KR20230068712A - 메모리 시스템의 성능 최적화 장치 및 그 방법 - Google Patents

메모리 시스템의 성능 최적화 장치 및 그 방법 Download PDF

Info

Publication number
KR20230068712A
KR20230068712A KR1020210154794A KR20210154794A KR20230068712A KR 20230068712 A KR20230068712 A KR 20230068712A KR 1020210154794 A KR1020210154794 A KR 1020210154794A KR 20210154794 A KR20210154794 A KR 20210154794A KR 20230068712 A KR20230068712 A KR 20230068712A
Authority
KR
South Korea
Prior art keywords
performance parameter
memory system
value
objective function
values
Prior art date
Application number
KR1020210154794A
Other languages
English (en)
Inventor
김기태
이선주
정인호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210154794A priority Critical patent/KR20230068712A/ko
Priority to US17/725,684 priority patent/US20230144376A1/en
Priority to CN202210577006.XA priority patent/CN116107490A/zh
Publication of KR20230068712A publication Critical patent/KR20230068712A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices

Abstract

본 발명의 실시예들은 메모리 시스템의 성능 최적화 장치 및 그 방법에 관한 것이다. 본 발명의 실시예들에 따르면, 메모리 시스템의 성능 최적화 방법은, 메모리 시스템의 성능 파라미터에 대한 N개의 후보 성능 파라미터 값들을 결정하는 단계; 메모리 시스템에 정의된 목적 함수에 대한 N개의 목적 함수 결과값들을 계산하는 단계; 및 N개의 후보 성능 파라미터 값들 및 N개의 목적 함수 결과값들을 기초로, 메모리 시스템의 성능 파라미터에 대한 추가 후보 성능 파라미터 값을 결정하는 단계;를 포함할 수 있다. 이때, 목적 함수는, 메모리 시스템이 호스트로부터 수신한 복수의 커맨드들을 처리하는데 소요된 복수의 레이턴시들의 평균값 및 복수의 레이턴시들 중 최대값에 대한 함수이다.

Description

메모리 시스템의 성능 최적화 장치 및 그 방법{PERFORMANCE OPTIMIZATION DEVICE OF MEMORY SYSTEM AND OPERATION THEREOF}
본 발명의 실시예들은 메모리 시스템의 성능 최적화 장치 및 그 방법에 관한 것이다.
저장 장치에 해당하는 메모리 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치이다. 메모리 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다.
메모리 시스템은 메모리 장치(e.g. 휘발성 메모리/비휘발성 메모리)를 제어하기 위한 메모리 컨트롤러를 더 포함할 수 있으며, 이러한 메모리 컨트롤러는 호스트로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 메모리 시스템에 포함된 메모리 장치에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다. 그리고 메모리 컨트롤러는 이러한 동작들을 실행하거나 제어하기 위한 논리 연산을 수행하기 위한 펌웨어를 구동할 수 있다.
메모리 시스템의 동작 성능은, 메모리 시스템의 성능 파라미터에 의해 결정될 수 있다. 일반적으로, 메모리 시스템을 개발하는 엔지니어는 메모리 시스템의 성능 파라미터와 메모리 시스템의 동작 성능과의 논리적 관계를 직접 분석하여 메모리 시스템의 성능 파라미터의 최적값을 수동으로 결정한다. 그러나 이처럼 엔지니어가 직접 메모리 시스템의 성능 파라미터의 최적값을 결정할 경우, 최적화에 오랜 시간이 소요되고 엔지니어에 따라 최적화되는 정도의 편차가 발생할 수 있다.
본 발명의 실시예들은 메모리 시스템의 성능 파라미터의 최적값을 빠르게 결정할 수 있는 메모리 시스템의 성능 최적화 장치 및 그 방법을 제공할 수 있다.
또한, 본 발명의 실시예들은 메모리 시스템의 성능 파라미터의 최적값에 대한 편차를 최소화할 수 있는 메모리 시스템의 성능 최적화 장치 및 그 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은 메모리 시스템의 성능 파라미터에 대한 N개(N은 자연수)의 후보 성능 파라미터 값들을 결정하는 단계; 메모리 시스템에 정의된 목적 함수에 대한 N개의 목적 함수 결과값들을 계산하는 단계; 및 N개의 후보 성능 파라미터 값들 및 N개의 목적 함수 결과값들을 기초로, 메모리 시스템의 성능 파라미터에 대한 추가 후보 성능 파라미터 값을 결정하는 단계;를 포함하는 메모리 시스템의 성능 최적화 방법을 제공할 수 있다.
이때, N개의 목적 함수 결과값들 각각은, 메모리 시스템의 성능 파라미터에 대한 N개의 후보 성능 파라미터 값들을 메모리 시스템에 적용하였을 때 측정된 목적 함수의 결과값일 수 있다. 그리고 목적 함수는, 메모리 시스템이 외부 장치로부터 수신한 복수의 커맨드들을 처리하는데 소요된 복수의 레이턴시들의 평균값 및 상기 복수의 레이턴시들 중 최대값에 대한 함수일 수 있다.
다른 측면에서, 본 발명의 실시예들은 메모리 시스템의 성능 파라미터에 대한 N개(N은 자연수)의 후보 성능 파라미터 값들을 저장하는 저장 메모리 및 메모리 시스템에 정의된 목적 함수에 대한 N개의 목적 함수 결과값들을 계산하고, N개의 후보 성능 파라미터 값들 및 N개의 목적 함수 결과값들을 기초로 메모리 시스템의 성능 파라미터에 대한 추가 후보 성능 파라미터 값을 결정하는 연산 프로세서를 포함하는 메모리 시스템의 성능 최적화 장치를 제공할 수 있다.
이때, N개의 목적 함수 결과값들 각각은, 메모리 시스템의 성능 파라미터에 대한 N개의 후보 성능 파라미터 값들을 메모리 시스템에 적용하였을 때 측정된 목적 함수의 결과값일 수 있다. 그리고 목적 함수는, 메모리 시스템이 외부 장치로부터 수신한 복수의 커맨드들을 처리하는데 소요된 복수의 레이턴시들의 평균값 및 복수의 레이턴시들 중 최대값에 대한 함수일 수 있다.
또 다른 측면에서, 본 발명의 실시예들은, 메모리 컨트롤러를 포함하는 메모리 시스템의 성능 파라미터에 대한 N개(N은 자연수)의 후보 성능 파라미터 값들을 저장하는 워킹 메모리 및 메모리 시스템에 정의된 목적 함수에 대한 N개의 목적 함수 결과값들을 계산하고, N개의 후보 성능 파라미터 값들 및 N개의 목적 함수 결과값들을 기초로 메모리 시스템의 성능 파라미터에 대한 추가 후보 성능 파라미터 값을 계산하는 프로세서를 포함하는 메모리 컨트롤러를 제공할 수 있다.
이때, N개의 목적 함수 결과값들 각각은, 메모리 시스템의 성능 파라미터에 대한 N개의 후보 성능 파라미터 값들을 메모리 시스템에 적용하였을 때 측정된 목적 함수의 결과값일 수 있다. 그리고 목적 함수는, 메모리 시스템이 외부 장치로부터 수신한 복수의 커맨드들을 처리하는데 소요된 복수의 레이턴시들의 평균값 및 복수의 레이턴시들 중 최대값에 대한 함수일 수 있다.
본 발명의 실시예들에 의하면, 메모리 시스템의 성능 파라미터의 최적값을 빠르게 결정하고, 메모리 시스템의 성능 파라미터의 최적값에 대한 편차를 최소화할 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도이다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템의 성능 최적화 장치의 개략적인 동작을 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 후보 성능 파라미터 값들과 목적 함수의 결과값들을 도시한 도면이다.
도 6은 본 발명의 실시예들에 따른 목적 함수의 형태를 나타낸 도면이다.
도 7 내지 도 9는 본 발명의 실시예들에 따른 메모리 시스템의 성능 최적화 장치가 추가 후보 성능 파라미터의 값을 결정하는 방법의 일 예를 도시한 도면이다.
도 10 내지 도 11은 본 발명의 실시예들에 따른 메모리 시스템의 성능 최적화 장치가 메모리 시스템의 성능 파라미터에 대한 최적값을 구하는 방법의 일 예를 도시한 도면이다.
도 12는 본 발명의 실시예들에 따른 메모리 시스템의 성능 최적화 방법을 나타낸 도면이다.
도 13은 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 리드 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 리드 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120)를 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 계층(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 매핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 리드 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 계층들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리 주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 계층(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 계층(FTL)에 전달하는 역할을 하는 호스트 인터페이스 계층(HIL: Host Interface Layer)와, 플래시 변환 계층(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 계층(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 리드 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 리드 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 리드 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 리드 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 리드 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 리드 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 리드 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 리드 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
한편, 전술한 메모리 장치(110)의 메모리 블록 각각은 다수의 워드 라인(WL)과 대응되는 다수의 페이지와 다수의 비트 라인(BL)과 대응되는 다수의 스트링으로 구성될 수 있다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL) 중 하나와 다수의 비트 라인(BL) 중 하나에 연결되는 메모리 셀이 정의될 수 있다. 각 메모리 셀에는 트랜지스터가 배치될 수 있다.
예를 들어, 메모리 셀(MC)에 배치된 트랜지스터는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 게이트는 절연체에 둘러싸인 플로팅 게이트(Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(Control Gate)를 포함할 수 있다.
각 메모리 블록에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
전술한 메모리 블록의 리드 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 3는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 3를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support)해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(310)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(320)와 연결될 수 있다. 다수의 비트 라인(BL)와 열 디코더(420) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(330)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 3와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 리드 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 리드 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀(MC)은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(320)와 연결될 수 있다.
메모리 셀(MC)에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(310)와 열 디코더(320)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(310)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(320)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀(MC)에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(330)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(330)는 중추적 역할을 한다. 데이터 레지스터(330)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(330)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(330)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 3의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(330)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀(MC)에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 리드 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 리드 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예: +20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화 되어 있다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템(100)의 성능 최적화 장치(10)의 개략적인 동작을 나타낸 도면이다.
도 4를 참조하면, 메모리 시스템(100)의 성능 최적화 장치(10)는 저장 메모리(11) 및 연산 프로세서(12)를 포함할 수 있다.
저장 메모리(11)는, 메모리 시스템(100)의 성능 파라미터(X)에 대한 N개(N은 자연수)의 후보 성능 파라미터 값들(X1, X2, ~, XN-1, XN)을 저장할 수 있다. 저장 메모리(11)는 휘발성 메모리(e.g. SRAM, DRAM, SDRAM) 또는 비휘발성 메모리(e.g. NAND flash)일 수 있다.
이때, N개(N은 자연수)의 후보 성능 파라미터 값들(X1, X2, ~, XN-1, XN)은, 메모리 시스템(100)의 성능 파라미터(X)가 가질 수 있는 값의 범위 내에서 랜덤하게 선택될 수 있다.
연산 프로세서(12)는, 메모리 시스템(100)에 정의된 목적 함수(OBJ_FUNC)에 대한 N개의 목적 함수 결과값들(OBJ_FUNC(X1), OBJ_FUNC(X2), ~, OBJ_FUNC(XN-1), OBJ_FUNC(XN))을 계산할 수 있다. 이를 위해, 연산 프로세서(12)는, 메모리 시스템(100)의 성능 파라미터(X)를 전술한 N개(N은 자연수)의 후보 성능 파라미터 값들(X1, X2, ~, XN-1, XN) 중 하나로 설정한 후에 메모리 시스템(100)의 동작 성능을 측정하는 과정을 반복할 수 있다.
N개의 목적 함수 결과값들(OBJ_FUNC(X1), OBJ_FUNC(X2), ~, OBJ_FUNC(XN-1), OBJ_FUNC(XN))은, 후보 성능 파라미터 값들(X1, X2, ~, XN-1, XN)을 메모리 시스템(100)에 적용하였을 때 측정된 목적 함수(OBJ_FUNC)의 결과값이다. 연산 프로세서(12)는 N개의 목적 함수 결과값들 OBJ_FUNC(X2), ~, OBJ_FUNC(XN-1), OBJ_FUNC(XN))을 계산하기 위해서, 저장 메모리(11)로부터 후보 성능 파라미터 값들(X1, X2, ~, XN-1, XN)을 로드할 수 있다.
연산 프로세서(12)는, N개의 후보 성능 파라미터 값들(X1, X2, ~, XN-1, XN) 및 N개의 목적 함수 결과값들(OBJ_FUNC(X1), OBJ_FUNC(X2), ~, OBJ_FUNC(XN-1), OBJ_FUNC(XN))을 기초로 하여, 메모리 시스템(100)의 성능 파라미터(X)에 대한 추가 후보 성능 파라미터의 값(XN+1)을 결정할 수 있다.
이처럼, 메모리 시스템(100)의 성능 최적화 장치(10)는, 이미 측정된 N개의 후보 성능 파라미터 값들(X1, X2, ~, XN-1, XN) 및 N개의 목적 함수 결과값들(OBJ_FUNC(X1), OBJ_FUNC(X2), ~, OBJ_FUNC(XN-1), OBJ_FUNC(XN))을 기초로 하여, 메모리 시스템(100)의 성능 파라미터(X)에 대한 추가 후보 성능 파라미터의 값(XN+1)을 자동으로 탐색할 수 있다. 따라서, 엔지니어가 직접 메모리 시스템(100)의 성능을 수동으로(manually) 분석할 때에 비해, 메모리 시스템(100)의 성능 최적화 장치(10)는 성능 파라미터(X)의 최적값을 빠르게 결정할 수 있으며, 엔지니어에 따라 성능 파라미터(X)의 최적값의 편차가 발생하는 것을 방지할 수 있다.
한편, 메모리 시스템(100)의 성능 최적화 장치(10)는, 일 예로, 메모리 시스템(100)과 연결된 별도의 컴퓨팅 디바이스(e.g. PC, 스마트폰, 태블릿)로 구현될 수 있다.
그러나, 다른 예로, 메모리 시스템(100)의 메모리 컨트롤러(120)가 메모리 시스템(100)의 성능 최적화 장치(10)로 동작할 수도 있다. 이 때, 저장 메모리(11)는 메모리 시스템(100)의 워킹 메모리(125)이고, 연산 프로세서(12)는 메모리 시스템(100)의 프로세서(124)일 수 있다.
한편, 메모리 시스템(100)의 성능 파라미터(X)는, 값의 변화에 따라 메모리 시스템(100)의 동작 성능에 영향을 미칠 수 있는 다양한 파라미터들 중 하나일 수 있다.
일 예로, 성능 파라미터(X)는, 메모리 시스템(100)에 포함된 라이트 버퍼의 사용률과 메모리 시스템(100)의 동작 특성(e.g. 호스트로부터 수신한 커맨드에 대한 완료 신호를 출력하는 데 사용되는 딜레이) 사이의 비율값일 수 있다. 메모리 시스템(100)은 호스트(HOST)에 의해 라이트 요청된 데이터를 메모리 장치(110)에 저장되기 전에 임시로 저장하기 위해 라이트 버퍼(미도시)를 사용할 수 있다. 일 예로, 라이트 버퍼는 메모리 시스템(100)에 포함된 워킹 메모리(125) 내부의 특정 영역에 위치할 수 있다.
메모리 시스템(100)은 라이트 버퍼의 사용률이 높을 경우에 라이트 버퍼에서 여유 공간의 크기가 줄어드는 것을 방지하기 위해 메모리 시스템(100)의 동작 특성을 조절할 수 있다. 이때, 라이트 버퍼의 사용률 WBU, 메모리 시스템(100)의 동작 특성 OP, 성능 파라미터(X)에 대해 OP = X*WBU의 관계가 성립할 수 있다.
다른 예로, 성능 파라미터(X)는, 메모리 시스템(100)에 포함된 구성 요소들에 입력되는 동작 클럭의 속도일 수 있다.
또 다른 예로, 성능 파라미터(X)는, 메모리 시스템(100)이 내부 동작(e.g. 리드/라이트)에 대한 결과를 확인하기 위해 생성하는 상태 리드 메시지의 생성 주기일 수 있다.
도 5는 본 발명의 실시예들에 따른 후보 성능 파라미터 값들(X1, X2, ~, XN-1, XN)과 이에 대한 목적 함수의 결과값들(OBJ_FUNC(X1), OBJ_FUNC(X2), ~, OBJ_FUNC(XN-1), OBJ_FUNC(XN))을 도시한 도면이다.
도 5를 참조하면, 도 4에서 설명한 연산 프로세서(12)에 의해, 후보 성능 파라미터(X1, X2, ~, XN-1, XN)와 후보 성능 파라미터(X1, X2, ~, XN-1, XN)에 대한 목적 함수의 결과값들(OBJ_FUNC(X1), OBJ_FUNC(X2), ~, OBJ_FUNC(XN-1), OBJ_FUNC(XN))이 계산될 수 있다. 각 후보 성능 파라미터에 대한 목적 함수의 결과값은, 메모리 시스템(100)의 성능 파라미터를 해당 후보 성능 파라미터로 설정한 후에 메모리 시스템(100)의 동작 성능을 측정하는 방식으로 계산될 수 있다.
본 발명의 실시예들에서, 메모리 시스템(100)의 성능 최적화 장치(10)는, 메모리 시스템(100)의 성능 파라미터(X)와 메모리 시스템(100)의 동작 성능과의 연관 관계를 최대한 정확하게 판단하기 위하여, 정의된 목적 함수(OBJ_FUNC(X))를 이용할 수 있다. 따라서, 목적 함수(OBJ_FUNC(X))의 형태를 어떻게 설정하는지에 따라, 메모리 시스템(100)의 성능 최적화 장치(10)가 메모리 시스템(100)의 성능 파라미터(X)의 최적값을 다르게 결정할 수 있다.
도 6은 본 발명의 실시예들에 따른 목적 함수(OBJ_FUNC(X))의 형태를 나타낸 도면이다.
메모리 시스템(100)은 외부 장치(e.g. 호스트(HOST))로부터 설정된 시구간(e.g. 1초) 동안 M개(M은 2 이상의 자연수)의 커맨드들(CMD_1, ~ CMD_M)을 수신할 수 있다. 이때, 메모리 시스템(100)은 M개의 커맨드들(CMD_1, ~ CMD_M) 각각을 처리하는데 소요된 레이턴시(latency)를 측정할 수 있다. 이하, 메모리 시스템(100)으로 M개의 커맨드들(CMD_1, ~ CMD_M)을 전송하는 외부 장치가 호스트(HOST)인 경우를 예를 들어 설명하나, 본 발명에서 설명하는 외부 장치가 반드시 호스트(HOST)로 한정되지는 않는다.
커맨드에 대한 레이턴시는, 호스트(HOST)가 메모리 시스템(100)에 커맨드를 전송한 시간과 메모리 시스템(100)이 해당 커맨드에 대한 처리 완료 응답을 호스트(100)로 전송한 시점과의 차이로 정의될 수 있다. 예를 들어, 호스트(HOST)가 기준 시점으로부터 100us가 경과한 시점에 커맨드를 메모리 시스템(100)으로 전송하고, 메모리 시스템(100)이 기준 시점으로부터 180us가 경과한 시점에 해당 커맨드에 대한 처리 완료 응답을 호스트(100)로 전송하였다고 가정한다. 이때, 해당 커맨드에 대한 레이턴시는 180us - 100us = 80us이다.
이때, 목적 함수(OBJ_FUNC(X))는 전술한 복수의 레이턴시들(latency(CMD_1), ~, latency(CMD_M))의 평균값(AVG_LATENCY) 및 복수의 레이턴시들(latency(CMD_1), ~, latency(CMD_M)) 중 최대값(MAX_LATENCY)에 대한 함수(f(AVG_LATENCY, MAX_LATENCY)일 수 있다.
복수의 레이턴시들(latency(CMD_1), ~, latency(CMD_M))의 평균값(AVG_LATENCY)은 (latency(CMD_1) + ... + latency(CMD_M))/M로 결정될 수 있다. 일 예로, M=1000000 일 때, 복수의 레이턴시들(latency(CMD_1), ~, latency(CMD_M))의 평균값(AVG_LATENCY)은 1000000개의 커맨드들의 레이턴시들의 평균일 수 있다.
복수의 레이턴시들(latency(CMD_1), ~, latency(CMD_M))의 최대값(MAX_LATENCY)은 max(latency(CMD_1), ~, latency(CMD_M))로 결정될 수 있다. 일 예로, M=1000000 일 때, 복수의 레이턴시들(latency(CMD_1), ~, latency(CMD_M))의 최대값(MAX_LATENCY)은 1000000개의 커맨드들의 레이턴시 중 최대값일 수 있다.
이처럼, 목적 함수(OBJ_FUNC(X))가 복수의 레이턴시들(latency(CMD_1), ~, latency(CMD_M))의 평균값(AVG_LATENCY) 및 복수의 레이턴시들(latency(CMD_1), ~, latency(CMD_M)) 중 최대값(MAX_LATENCY)의 함수로 정의되는 이유는 다음과 같다.
메모리 시스템(100)의 동작 성능을 판단하는 주요 지표는 지연 시간(delay time)과 스루풋(throughput)이 있다. 지연 시간은 메모리 시스템(100)이 호스트(HOST)로부터 입력받은 커맨드를 처리 완료하는데 소요되는 시간으로 정의될 수 있다. 스루풋은 메모리 시스템(100)이 호스트(HOST)로부터 입력받은 커맨드를 처리하는 성능으로 정의될 수 있다.
이때, 지연 시간과 스루풋 사이에 트레이드-오프(trade-off) 관계가 성립할 수 있다. 예를 들어, 메모리 시스템(100)이 지연 시간을 감소시키기 위해서, 호스트(HOST)로부터 리드 커맨드를 입력받을 경우에는 메모리 시스템(100)이 내부적으로 수행하는 소거(erase) 동작을 중지(suspend)한다고 가정한다.
이 경우, 메모리 시스템(100)은 호스트(HOST)로부터 입력받은 리드 커맨드를 보다 빠르게 처리할 수 있으므로 지연 시간을 줄일 수 있다. 하지만, 이로 인해 소거 동작이 처리되는 시점이 지연되고, 이로 인해 메모리 시스템(100)이 프리 메모리 블록을 확보하지 못하여 메모리 시스템(100)의 스루풋이 감소할 수 있다.
따라서, 메모리 시스템(100)의 성능 최적화 장치(10)는, 메모리 시스템(100)의 성능 파라미터의 최적값을 결정하기 위해 지연 시간과 스루풋을 모두 고려할 필요가 있다.
이때, 메모리 시스템(100)의 성능 최적화 장치(10)는 지연 시간을 전술한 복수의 레이턴시들(latency(CMD_1), ~, latency(CMD_M)) 중 최대값(MAX_LATENCY)을 기초로 정의할 수 있다.
그리고 메모리 시스템(100)의 성능 최적화 장치(10)는 스루풋을 전술한 복수의 레이턴시들(latency(CMD_1), ~, latency(CMD_M))의 평균값(AVG_LATENCY)을 기초로 정의할 수 있다. 일 예로, 스루풋은 복수의 레이턴시들(latency(CMD_1), ~, latency(CMD_M))의 평균값(AVG_LATENCY)에 반비례하는 값으로 정의될 수 있다.
따라서, 지연 시간을 줄이면서도 동시에 스루풋을 증가시킬 수 있는 최적의 성능 파라미터(X)를 결정하기 위해, 목적 함수(OBJ_FUNC(X))는 복수의 레이턴시들(latency(CMD_1), ~, latency(CMD_M))의 평균값(AVG_LATENCY) 및 복수의 레이턴시들(latency(CMD_1), ~, latency(CMD_M)) 중 최대값(MAX_LATENCY)을 모두 고려하는 함수로 정의될 수 있다.
마찬가지로, 메모리 시스템(100)의 성능 최적화 장치(10)는 두 가지의 상충되는 지표를 모두 고려하여 성능 파라미터에 대한 최적화를 수행할 수 있다. 예를 들어, 메모리 시스템(100)의 성능 최적화 장치(10)는 불량 검출 정확도와 불량 검출 시간이라는 두 가지의 상충되는 지표에 대해서, 목적 함수를 1) 불량 검출 정확도와 2) 불량 검출 시간의 역수에 대한 함수로 정의하여 성능 파라미터에 대한 최적화를 수행할 수 있다.
한편, 전술한 목적 함수(OBJ_FUNC(X))의 구체적인 형태는 다양하게 결정될 수 있다.
일 예로, 목적 함수(OBJ_FUNC(X))는 1) 복수의 레이턴시들(latency(CMD_1), ~, latency(CMD_M))의 평균값(AVG_LATENCY)에 제1 가중치(W1)를 곱한 값과 2) 복수의 레이턴시들(latency(CMD_1), ~, latency(CMD_M)) 중 최대값에 제2 가중치(W2)를 곱한 값의 합으로 결정될 수 있다. 즉, 목적 함수(OBJ_FUNC)는 다음과 같은 형태의 함수일 수 있다.
OBJ_FUNC(X) = (W1)*(AVG_LATENCY) + (W2)*(MAX_LATENCY)
이때, 제1 가중치(W1)의 값과 제2 가중치(W2)의 값은, 일 예로, (W1) + (W2) = 1을 만족하는 범위 내에서 결정될 수 있다(e.g. W1 = 0.4/W2 = 0.6, W1 = 0.5/W2 = 0.5).
도 7 내지 도 9는 본 발명의 실시예들에 따른 메모리 시스템(100)의 성능 최적화 장치(10)가 추가 후보 성능 파라미터(XN+1)의 값을 결정하는 방법의 일 예를 도시한 도면이다.
먼저 도 7을 참조하면, 메모리 시스템(100)의 성능 최적화 장치(10)는, 추가 후보 성능 파라미터(XN+1)의 값을 결정하기 위해 필요한 대리 함수(SURR_FUNC(X), surrogate function) 및 획득 함수(ACQ_FUNC(X), acquisition function)를 설정할 수 있다.
대리 함수(SURR_FUNC(X))는 전술한 N개의 후보 성능 파라미터 값들(X1, X2, ~, XN-1, XN) 및 N개의 목적 함수 결과값들(OBJ_FUNC(X1), OBJ_FUNC(X2), ~, OBJ_FUNC(XN-1), OBJ_FUNC(XN))을 기초로 추정된 함수이다. 대리 함수(SURR_FUNC(X))는 목적 함수(OBJ_FUNC(X))와 유사하다고 추정된 함수이지만 목적 함수(OBJ_FUNC(X))와 완전히 일치하지 않을 수 있다.
이때, 대리 함수(SURR_FUNC(X))를 정의하기 위해 다양한 확률 모델이 사용될 수 있다. 일 예로, 대리 함수(SURR_FUNC(X))는 가우시안 프로세스(Gaussian process)라는 확률 모델을 따르는 함수로 정의될 수 있다.
가우시안 프로세스를 따르는 함수는 임의의 입력에 대해서 정규 분포 랜덤 값(normal distribution random variable)을 출력하는 함수이다. 가우시안 프로세스를 따르는 함수는 1) 특정한 입력에 대한 출력값의 평균을 나타내는 함수인 평균 함수(mean function)과 2) 대리 함수(SURR_FUNC(X))를 추정하기 위해 주어진 샘플들이 어떤 관계(relationship) 및 공분산 행렬(covariance matrix)을 형성하는지를 나타내는 함수인 커널 함수(kernel function)을 통해 정의될 수 있다.
대리 함수(SURR_FUNC(X))를 통해, 임의의 성능 파라미터 값에 대한 확률 분포가 도출될 수 있다.
획득 함수(ACQ_FUNC(X))는 대리 함수(SURR_FUNC(X))를 기초로 결정될 수 있다. 획득 함수(ACQ_FUNC(X))는 대리 함수(SURR_FUNC(X))에 대한 확률 분포를 기초로 하여, N개의 후보 성능 파라미터 값들(X1, X2, ~, XN-1, XN)보다 목적 함수의 결과값을 더 최적화할 수 있는 성능 파라미터 값을 결정하기 위해 사용되는 함수이다.
획득 함수(ACQ_FUNC(X))는 1) 이미 탐색된 N개의 후보 성능 파라미터 값들(X1, X2, ~, XN-1, XN) 근처에 최적의 성능 파라미터 값이 존재할 수 있다는 기준인 개척(exploitation)과 2) 이미 탐색된 N개의 후보 성능 파라미터 값들(X1, X2, ~, XN-1, XN)과 멀리 떨어진 위치에 최적의 성능 파라미터 값이 존재할 수 있다는 기준인 탐험(exploration)을 모두 고려한 함수로 결정될 수 있다.
전술한 두 가지 기준을 고려하여 획득 함수(ACQ_FUNC(X))를 결정하는 방법은 다양하게 결정될 수 있다. 예를 들어, 획득 함수(ACQ_FUNC(X))를 결정하는 방법은 PI(Probability of Improvement) 또는 EI(Expected Improvement) 등일 수 있다.
본 발명의 실시예들에서, 추가 후보 성능 파라미터(XN+1)는, 획득 함수(ACQ_FUNC(X))의 값을 최소로 하는 성능 파라미터 값으로 결정될 수 있다. 이하, 이에 대해 자세히 설명한다.
도 8을 참조하면, 획득 함수(ACQ_FUNC(X))는 대리 함수(SURR_FUNC(X))와, 성능 파라미터를 대리 함수(SURR_FUNC(X))에 입력한 결과값의 분산(VARIANCE(X))값의 함수로 결정될 수 있다. 전술한 바와 같이 대리 함수(SURR_FUNC(X))가 확률 모델을 따른 함수로 정의되므로, 특정한 성능 파라미터 값을 대리 함수(SURR_FUNC(X))에 입력한 결과값 역시 하나의 값으로 고정되지 않고 확률 분포를 보인다. 따라서, 성능 파라미터를 대리 함수(SURR_FUNC(X))에 입력한 결과값의 분산(VARIANCE(X))값이 도출될 수 있다.
N개의 후보 성능 파라미터 값들(X1, X2, ~, XN-1, XN) 근처의 성능 파라미터 값에 대해, 대리 함수(SURR_FUNC(X))의 결과값은 이미 계산된 목적 함수의 결과값들(OBJ_FUNC(X1), OBJ_FUNC(X2), ~, OBJ_FUNC(XN-1), OBJ_FUNC(XN))과 유사하다. 따라서, N개의 후보 성능 파라미터 값들(X1, X2, ~, XN-1, XN)에 가까운 성능 파라미터 값에 대한 대리 함수(SURR_FUNC(X))의 결과값의 분산(VARIANCE(X))값은 작다고 가정할 수 있다.
그러나 N개의 후보 성능 파라미터 값들(X1, X2, ~, XN-1, XN)과 멀리 떨어진 성능 파라미터 값에 대해, 대리 함수(SURR_FUNC(X))의 결과값은 해당 성능 파라미터 값을 목적 함수(OBJ_FUNC(X))에 입력한 결과값과 차이가 많이 발생할 수 있다. 따라서, N개의 후보 성능 파라미터 값들(X1, X2, ~, XN-1, XN)과 멀리 떨어진 성능 파라미터 값에 대한 대리 함수(SURR_FUNC(X))의 결과값의 분산(VARIANCE(X))값은 크다고 가정할 수 있다.
전술한 가정에 따라, 획득 함수(ACQ_FUNC(X))는, 일 예로, 다음과 같이 결정될 수 있다.
ACQ_FUNC(X) = SURR_FUNC(X) - b*(VARIANCE(X))
이때, b는 미리 설정된 가중치 값일 수 있다.
따라서, N개의 후보 성능 파라미터 값들(X1, X2, ~, XN-1, XN)과 멀리 떨어진 성능 파라미터 값에 대한 획득 함수(ACQ_FUNC(X))의 값이, 대리 함수(SURR_FUNC(X))의 결과값의 분산(VARIANCE(X))에 의해서, N개의 후보 성능 파라미터 값들(X1, X2, ~, XN-1, XN) 근처의 성능 파라미터 값에 대한 획득 함수(ACQ_FUNC(X))의 값보다 작을 수 있다.
도 9를 참조하면, 획득 함수(ACQ_FUNC(X))가 결정되면, 메모리 시스템(100)의 성능 최적화 장치(10)는 획득 함수(ACQ_FUNC(X))의 값을 최소로 하는 성능 파라미터 값을 결정할 수 있다. 메모리 시스템(100)의 성능 최적화 장치(10)는 이 성능 파라미터 값을 추가 후보 성능 파라미터 값(XN+1)으로 결정할 수 있다.
도 10 내지 도 11은 본 발명의 실시예들에 따른 메모리 시스템(100)의 성능 최적화 장치(10)가 메모리 시스템(100)의 성능 파라미터에 대한 최적값을 구하는 방법의 일 예를 도시한 도면이다.
도 10을 참조하면, 메모리 시스템(100)의 성능 최적화 장치(10)에 포함된 연산 프로세서(120)는, 1) N개의 목적 함수 결과값들(OBJ_FUNC(X1), OBJ_FUNC(X2), ~, OBJ_FUNC(XN-1), OBJ_FUNC(XN)) 및 2) 추가 후보 성능 파라미터 값(XN+1)에 대한 목적 함수의 결과값을 기초로 하여, 메모리 시스템(100)의 성능 파라미터에 대한 최적값을, N개의 후보 성능 파라미터값들(X1, X2, ~, XN-1, XN) 및 추가 후보 성능 파라미터 값(XN+1) 중에서 결정할 지 여부를 판단할 수 있다.
메모리 시스템(100)의 성능 파라미터에 대한 최적값이 N개의 후보 성능 파라미터값들(X1, X2, ~, XN-1, XN) 및 추가 후보 성능 파라미터 값(XN+1) 중에서 결정될 때, 연산 프로세서(120)는 N개의 후보 성능 파라미터값들(X1, X2, ~, XN-1, XN) 및 추가 후보 성능 파라미터 값(XN+1) 중에서 목적 함수의 결과값을 최소로 하는 값을, 메모리 시스템(100)의 성능 파라미터에 대한 최적값으로 결정할 수 있다.
반면, 연산 프로세서(120)는, 메모리 시스템(100)의 성능 파라미터에 대한 최적값을 결정하기 위해, 후보 성능 파라미터값들(X1, X2, ~, XN-1, XN) 및 추가 후보 성능 파라미터 값(XN+1) 이외의 별도의 후보 성능 파라미터 값(XN+2)을 탐색할 수도 있다.
이하, 전술한 연산 프로세서(120)의 동작의 일 예를 도 11을 통하여 설명한다.
도 11을 참조하면, 연산 프로세서(120)는 N이 설정된 임계값 이상인지 판단할 수 있다(S1110).
N이 임계값 이상일 때(S1110-Y), 연산 프로세서(120)는, 메모리 시스템(100)의 성능 파라미터에 대한 최적값을, 후보 성능 파라미터값들(X1, X2, ~, XN-1, XN) 및 추가 후보 성능 파라미터 값(XN+1) 중에서 결정할 수 있다(S1120).
반면, N이 임계값 미만일 때(S1110-N), 연산 프로세서(120)는 N개의 목적 함수 결과값들(OBJ_FUNC(X1), OBJ_FUNC(X2), ~, OBJ_FUNC(XN-1), OBJ_FUNC(XN)) 및 추가 후보 성능 파라미터 값(XN+1)에 대한 목적 함수의 결과값 중에서 미리 설정된 기준값 이하의 값이 존재하는지를 판단한다(S1130).
만약 기준값 이하의 값이 존재할 때(S1130-Y), 연산 프로세서(120)는, 메모리 시스템(100)의 성능 파라미터에 대한 최적값을, N개의 후보 성능 파라미터값들(X1, X2, ~, XN-1, XN) 및 추가 후보 성능 파라미터 값(XN+1) 중에서 결정할 수 있다(S1120).
반면 기준값 이하의 값이 존재하지 않을 때(S1130-N), 연산 프로세서(120)는, N개의 후보 성능 파라미터값들(X1, X2, ~, XN-1, XN) 및 추가 후보 성능 파라미터 값(XN+1) 이외에 별도의 후보 성능 파라미터를 탐색할 수 있다(S1140).
도 12는 본 발명의 실시예들에 따른 메모리 시스템(100)의 성능 최적화 방법을 나타낸 도면이다.
도 12를 참조하면, 메모리 시스템(100)의 성능 최적화 방법은, 메모리 시스템(100)의 성능 파라미터(X)에 대한 N개(N은 자연수)의 후보 성능 파라미터값들(X1, X2, ~, XN-1, XN)을 결정하는 단계(S1210)를 포함할 수 있다.
성능 파라미터(X)는, 일 예로, 메모리 시스템(100)에 포함된 라이트 버퍼의 사용률에 따라 메모리 시스템(100)의 동작 성능을 변경하는 비율일 수 있다.
그리고, 메모리 시스템(100)의 성능 최적화 방법은, 메모리 시스템(100)에 정의된 목적 함수(OBJ_FUNC(X))에 대한 N개의 목적 함수 결과값들(OBJ_FUNC(X1), OBJ_FUNC(X2), ~, OBJ_FUNC(XN-1), OBJ_FUNC(X))을 계산하는 단계(S1220)를 포함할 수 있다. 이때, N개의 목적 함수 결과값들(OBJ_FUNC(X1), OBJ_FUNC(X2), ~, OBJ_FUNC(XN-1), OBJ_FUNC(X)) 각각은 N개의 후보 성능 파라미터값들(X1, X2, ~, XN-1, XN) 각각을 메모리 시스템(100)에 적용하였을 때 측정된 목적 함수(OBJ_FUNC(X))의 결과값이다.
이때, 목적 함수(OBJ_FUNC(X))는, 메모리 시스템(100)이 메모리 시스템(100)의 외부에 존재하는 외부 장치(e.g. 호스트(HOST))로부터 수신한 복수의 커맨드들을 처리하는데 소요된 복수의 레이턴시들의 평균값(AVG_LATENCY) 및 복수의 레이턴시들 중 최대값(MAX_LATENCY)에 대한 함수일 수 있다.
일 예로, 목적 함수(OBJ_FUNC(X))는, 전술한 복수의 레이턴시들의 평균값(AVG_LATENCY)에 제1 가중치(W1)를 곱한 값과 복수의 레이턴시들 중 최대값(MAX_LATENCY)에 제2 가중치(W2)를 곱한 값의 합을 나타내는 함수일 수 있다.
그리고, 메모리 시스템(100)의 성능 최적화 방법은, N개의 후보 성능 파라미터값들(X1, X2, ~, XN-1, XN) 및 N개의 목적 함수 결과값들(OBJ_FUNC(X1), OBJ_FUNC(X2), ~, OBJ_FUNC(XN-1), OBJ_FUNC(X))을 기초로, 메모리 시스템(100)의 성능 파라미터에 대한 추가 후보 성능 파라미터 값(XN+1)을 결정하는 단계(S1230)를 포함할 수 있다.
일 예로, 추가 후보 성능 파라미터 값(XN+1)은, N개의 후보 성능 파라미터 값들(X1, X2, ~, XN-1, XN) 및 N개의 목적 함수 결과값들(OBJ_FUNC(X1), OBJ_FUNC(X2), ~, OBJ_FUNC(XN-1), OBJ_FUNC(XN))을 기초로 추정된 대리 함수(SURR_FUNC(X))를 기초로 하는 획득 함수(ACQ_FUNC(X))에 대해, 획득 함수(ACQ_FUNC(X))의 값을 최소로 하는 성능 파라미터 값으로 결정될 수 있다. 이때, 획득 함수(ACQ_FUNC(X))는 성능 파라미터(X)를 대리 함수(SURR_FUNC(X))에 입력한 결과값과, 성능 파라미터(X)를 대리 함수(SURR_FUNC(X))에 입력한 결과값의 분산값(VARIANCE(X))의 함수일 수 있다.
한편, 메모리 시스템(100)의 성능 최적화 방법은, 1) N개의 목적 함수 결과값들(OBJ_FUNC(X1), OBJ_FUNC(X2), ~, OBJ_FUNC(XN-1), OBJ_FUNC(XN)) 및 2) 추가 후보 성능 파라미터값(XN+1)에 대한 목적 함수의 결과값(OBJ_FUNC(XN+1))을 기초로 하여, 메모리 시스템(100)의 성능 파라미터에 대한 최적값을 후보 성능 파라미터 값들(X1, X2, ~, XN-1, XN) 및 추가 후보 성능 파라미터 값(XN+1) 중에서 결정할지 여부를 판단하는 단계를 추가로 포함할 수 있다.
메모리 시스템(100)의 성능 최적화 방법은, 1) N이 설정된 임계값 이상이거나, 2) N개의 목적 함수 결과값들(OBJ_FUNC(X1), OBJ_FUNC(X2), ~, OBJ_FUNC(XN-1), OBJ_FUNC(XN)) 및 추가 후보 성능 파라미터값(XN+1)에 대한 목적 함수의 결과값(OBJ_FUNC(XN+1))중에서 미리 설정된 기준값 이하인 값이 존재할 때, 메모리 시스템(100)의 성능 파라미터에 대한 최적값을 후보 성능 파라미터 값들(X1, X2, ~, XN-1, XN) 및 추가 후보 성능 파라미터 값(XN+1) 중에서 결정할 수 있다.
도 13은 본 발명의 실시예들에 따른 컴퓨팅 시스템(1300)의 구성도이다.
도 13을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(1300)은 시스템 버스(1360)에 전기적으로 연결되는 메모리 시스템(100), 컴퓨팅 시스템(1300)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 1310), 컴퓨팅 시스템(1300)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 1320), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(1330), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(1340), 컴퓨팅 시스템(1300)이 사용하는 파워를 관리하는 파워 관리 모듈(1350) 등을 포함할 수 있다.
컴퓨팅 시스템(1300)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(1300)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 메모리 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 메모리 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로
210: 메모리 셀 어레이 220: 어드레스 디코더
230: 리드 앤 라이트 회로 240: 제어 로직
250: 전압 생성 회로

Claims (15)

  1. 메모리 시스템의 성능 파라미터에 대한 N개(N은 자연수)의 후보 성능 파라미터 값들을 결정하는 단계;
    상기 메모리 시스템에 정의된 목적 함수에 대한 N개의 목적 함수 결과값들을 계산하는 단계; 및
    상기 N개의 후보 성능 파라미터 값들 및 상기 N개의 목적 함수 결과값들을 기초로, 상기 메모리 시스템의 성능 파라미터에 대한 추가 후보 성능 파라미터 값을 결정하는 단계;를 포함하고,
    상기 N개의 목적 함수 결과값들 각각은, 상기 각 후보 성능 파라미터 값들을 상기 메모리 시스템에 적용하였을 때 측정된 상기 목적 함수의 결과값이고,
    상기 목적 함수는,
    상기 메모리 시스템이 외부 장치로부터 수신한 복수의 커맨드들을 처리하는데 소요된 복수의 레이턴시들의 평균값 및 상기 복수의 레이턴시들 중 최대값에 대한 함수인 메모리 시스템의 성능 최적화 방법.
  2. 제1항에 있어서,
    상기 성능 파라미터는,
    상기 메모리 시스템에 포함된 라이트 버퍼의 사용률에 따라 상기 메모리 시스템의 동작 성능을 변경하는 비율인 메모리 시스템의 성능 최적화 방법.
  3. 제1항에 있어서,
    상기 목적 함수는,
    상기 복수의 레이턴시들의 평균값에 제1 가중치를 곱한 값과 상기 복수의 레이턴시들 중 최대값에 제2 가중치를 곱한 값의 합을 나타내는 함수인 메모리 시스템의 성능 최적화 방법.
  4. 제1항에 있어서,
    상기 추가 후보 성능 파라미터 값은,
    상기 N개의 후보 성능 파라미터 값들 및 상기 N개의 목적 함수 결과값들을 기초로 추정된 대리 함수(surrogate function)를 기초로 하는 획득 함수(acquisition function)에 대해, 상기 획득 함수의 값을 최소로 하는 성능 파라미터 값으로 결정되는 메모리 시스템의 성능 최적화 방법.
  5. 제4항에 있어서,
    상기 획득 함수는,
    상기 성능 파라미터를 상기 대리 함수에 입력한 결과값과, 상기 성능 파라미터를 상기 대리 함수에 입력한 결과값의 분산(variance)값의 함수인 메모리 시스템의 성능 최적화 방법.
  6. 제1항에 있어서,
    1) 상기 N개의 목적 함수 결과값들 및 2) 상기 추가 후보 성능 파라미터값에 대한 목적 함수의 결과값을 기초로 하여, 상기 메모리 시스템의 성능 파라미터에 대한 최적값을, 상기 후보 성능 파라미터 값들 및 상기 추가 후보 성능 파라미터 값 중에서 결정할지 여부를 판단하는 단계;를 추가로 포함하는 메모리 시스템의 성능 최적화 방법.
  7. 제6항에 있어서,
    1) 상기 N이 설정된 임계값 이상이거나, 2) 상기 N개의 목적 함수 결과값들 및 상기 추가 후보 성능 파라미터에 대한 목적 함수 결과 값 중에서 미리 설정된 기준값 이하인 값이 존재할 때, 상기 메모리 시스템의 성능 파라미터에 대한 최적값을 상기 후보 성능 파라미터 값들 및 상기 추가 후보 성능 파라미터 값 중에서 결정하는 메모리 시스템의 성능 최적화 방법.
  8. 메모리 시스템의 성능 파라미터에 대한 N개(N은 자연수)의 후보 성능 파라미터 값들을 저장하는 저장 메모리; 및
    상기 메모리 시스템에 정의된 목적 함수에 대한 N개의 목적 함수 결과값들을 계산하고, 상기 N개의 후보 성능 파라미터 값들 및 상기 N개의 목적 함수 결과값들을 기초로 상기 메모리 시스템의 성능 파라미터에 대한 추가 후보 성능 파라미터 값을 결정하는 연산 프로세서;를 포함하고,
    상기 N개의 목적 함수 결과값들 각각은, 상기 각 후보 성능 파라미터 값들을 상기 메모리 시스템에 적용하였을 때 측정된 상기 목적 함수의 결과값이고,
    상기 목적 함수는,
    상기 메모리 시스템이 외부 장치로부터 수신한 복수의 커맨드들을 처리하는데 소요된 복수의 레이턴시들의 평균값 및 상기 복수의 레이턴시들 중 최대값에 대한 함수인 메모리 시스템의 성능 최적화 장치.
  9. 제8항에 있어서,
    상기 성능 파라미터는,
    상기 메모리 시스템에 포함된 라이트 버퍼의 사용률에 따라 상기 메모리 시스템의 동작 성능을 변경하는 비율인 메모리 시스템의 성능 최적화 장치.
  10. 제8항에 있어서,
    상기 목적 함수는,
    상기 복수의 레이턴시들의 평균값에 제1 가중치를 곱한 값과 상기 복수의 레이턴시들 중 최대값에 제2 가중치를 곱한 값의 합을 나타내는 함수인 메모리 시스템의 성능 최적화 장치.
  11. 제8항에 있어서,
    상기 추가 후보 성능 파라미터값은,
    상기 N개의 후보 성능 파라미터 값들 및 상기 N개의 목적 함수 결과값들을 기초로 추정된 대리 함수(surrogate function)를 기초로 하는 획득 함수(acquisition function)에 대해, 상기 획득 함수의 값을 최소로 하는 성능 파라미터 값으로 결정되는 메모리 시스템의 성능 최적화 장치.
  12. 제11항에 있어서,
    상기 획득 함수는,
    상기 성능 파라미터를 상기 대리 함수에 입력한 결과값과, 상기 성능 파라미터를 상기 대리 함수에 입력한 결과값의 분산(variance)값의 함수인 메모리 시스템의 성능 최적화 장치.
  13. 제8항에 있어서,
    상기 연산 프로세서는,
    1) 상기 N개의 목적 함수 결과값들 및 2) 상기 추가 후보 성능 파라미터값에 대한 목적 함수의 결과값을 기초로 하여, 상기 메모리 시스템의 성능 파라미터에 대한 최적값을, 상기 후보 성능 파라미터 값들 및 상기 추가 후보 성능 파라미터 값 중에서 결정할지 여부를 판단하는 메모리 시스템의 성능 최적화 장치.
  14. 제13항에 있어서,
    상기 연산 프로세서는,
    1) 상기 N이 설정된 임계값 이상이거나, 2) 상기 N개의 목적 함수 결과값들 및 상기 추가 후보 성능 파라미터값에 대한 목적 함수 결과값 중에서 미리 설정된 기준값 이하인 값이 존재할 때, 상기 메모리 시스템의 성능 파라미터에 대한 최적값을 상기 후보 성능 파라미터 값들 및 상기 추가 후보 성능 파라미터 값 중에서 결정하는 메모리 시스템의 성능 최적화 장치.
  15. 메모리 컨트롤러에 있어서,
    상기 메모리 컨트롤러를 포함하는 메모리 시스템의 성능 파라미터에 대한 N개(N은 자연수)의 후보 성능 파라미터 값들을 저장하는 워킹 메모리; 및
    상기 메모리 시스템에 정의된 목적 함수에 대한 N개의 목적 함수 결과값들을 계산하고, 상기 N개의 후보 성능 파라미터 값들 및 상기 N개의 목적 함수 결과값들을 기초로 상기 메모리 시스템의 성능 파라미터에 대한 추가 후보 성능 파라미터 값을 계산하는 프로세서;를 포함하고
    상기 N개의 목적 함수 결과값들 각각은, 상기 각 후보 성능 파라미터 값들을 상기 메모리 시스템에 적용하였을 때 측정된 상기 목적 함수의 결과값이고,
    상기 목적 함수는,
    상기 메모리 시스템이 외부 장치로부터 수신한 복수의 커맨드들을 처리하는데 소요된 복수의 레이턴시들의 평균값 및 상기 복수의 레이턴시들 중 최대값에 대한 함수인 메모리 컨트롤러.
KR1020210154794A 2021-11-11 2021-11-11 메모리 시스템의 성능 최적화 장치 및 그 방법 KR20230068712A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210154794A KR20230068712A (ko) 2021-11-11 2021-11-11 메모리 시스템의 성능 최적화 장치 및 그 방법
US17/725,684 US20230144376A1 (en) 2021-11-11 2022-04-21 Performance optimization device of memory system and operating method thereof
CN202210577006.XA CN116107490A (zh) 2021-11-11 2022-05-25 存储器系统的性能优化装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210154794A KR20230068712A (ko) 2021-11-11 2021-11-11 메모리 시스템의 성능 최적화 장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR20230068712A true KR20230068712A (ko) 2023-05-18

Family

ID=86228984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210154794A KR20230068712A (ko) 2021-11-11 2021-11-11 메모리 시스템의 성능 최적화 장치 및 그 방법

Country Status (3)

Country Link
US (1) US20230144376A1 (ko)
KR (1) KR20230068712A (ko)
CN (1) CN116107490A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7643983B2 (en) * 2003-03-28 2010-01-05 Hewlett-Packard Development Company, L.P. Data storage system emulation
US8499201B1 (en) * 2010-07-22 2013-07-30 Altera Corporation Methods and systems for measuring and presenting performance data of a memory controller system
US20180349158A1 (en) * 2017-03-22 2018-12-06 Kevin Swersky Bayesian optimization techniques and applications
US10853283B1 (en) * 2019-06-19 2020-12-01 Intel Corporation Integrated circuits for generating input/output latency performance metrics using real-time clock (RTC) read measurement module
US11526306B1 (en) * 2021-05-18 2022-12-13 Micron Technology, Inc. Command scheduling in a memory subsystem according to a selected scheduling ordering
US11934238B2 (en) * 2021-05-21 2024-03-19 Western Digital Technologies, Inc. Customized thermal throttling using environmental conditions
US11620176B2 (en) * 2021-07-15 2023-04-04 Beijing Tenafe Electronic Technology Co., Ltd. Visualization system for debug or performance analysis of SOC systems

Also Published As

Publication number Publication date
US20230144376A1 (en) 2023-05-11
CN116107490A (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
KR20220055717A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220105303A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US11061815B2 (en) Memory system, memory controller and operating method
KR20210097353A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210079555A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210079549A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20220075684A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210143387A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210157544A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210065356A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20210079552A (ko) 메모리 시스템 및 메모리 컨트롤러
KR20220130389A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220079264A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210152706A (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR20220072153A (ko) 저장 시스템 및 저장 시스템의 동작 방법
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20230068712A (ko) 메모리 시스템의 성능 최적화 장치 및 그 방법
US11709610B2 (en) Memory system, memory controller and operating method
KR20210132806A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20230031425A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230072196A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220114697A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230132951A (ko) 신드롬 가중치를 기초로 신뢰성 데이터를 결정하는 컨트롤러 및 그 동작 방법
KR20230135334A (ko) 가비지 컬렉션을 제어하는 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20220163661A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법