KR20160141833A

KR20160141833A - ITO 박막의 증착 방법 및 GaN 기반 LED 칩

Info

Publication number: KR20160141833A
Application number: KR1020167030918A
Authority: KR
Inventors: 보 겅; 호우공 왕; 멍신 자오; 리후이 웬; 웨이 시아; 펑 첸; 지엔셩 리우; 페이준 딩
Original assignee: 베이징 엔엠씨 씨오., 엘티디.
Priority date: 2014-06-18
Filing date: 2014-12-26
Publication date: 2016-12-09
Also published as: WO2015192628A1; CN105331936A; CN105331936B

Abstract

본 발명은 ITO 박막 증착 방법을 개시하고, 마그네트론 스퍼터링 공정을 채용하여 ITO 박막의 증착을 진행하며, 아래의 단계: 라디오 주파수 및 직류 공통 스퍼터링을 이용하여 기판 표면에 ITO 버퍼층을 증착하는 단계; 직류 스퍼터링을 이용하여 상기 ITO 버퍼층 표면에 ITO 박막층을 증착하는 단계를 포함한다. 라디오 주파수 및 직류 공통 스퍼터링을 통해, 스퍼터링 입자가 기판 표면에 충격을 가하여 손상시키는 것을 효율적으로 감소시킬 수 있다. 본 발명은 GaN 기반 LED 칩을 더 개시하고, 상기 칩의 ITO 투명 전극은 본 발명의 ITO 박막 증착 방법 설비를 통해 형성된다. ITO 투명 전극의 증착을 진행할 때, 본 발명의 ITO 박막 증착 방법을 채용하기 때문에, 스퍼터링 입자가 GaN기 기판 표면에 충격을 가하여 손상시키는 것을 효율적으로 감소시킬 수 있고, ITO 투명 전극과 GaN 기판 사이의 접촉 저항을 ㄱ감소시켜, LED 칩의 에너지 소모를 감소시키고, LED 칩의 광전 변환 효율을 증가시키고, LED 칩의 수명을 향상시킬 수 있다.

Description

ITO 박막의 증착 방법 및 GaN 기반 LED 칩{METHOD FOR DEPOSITING ITO THIN FILM AND GaN-BASED LED CHIP}

본 발명은 반도체 제조 영역에 관한 것이며, 특히, ITO(indium tin oxide, 인듐 주석 산화물) 박막의 증착 방법 및 GaN 기반 LED 칩에 관한 것입니다.

최근, 발광 다이오드(light emitting diode, LED) 기술이 계속 발전함에 따라, GaN 기반 LED 칩이 고성능 조명, 자동차 계기 디스플레이, 대면적 실외 디스플레이 장치, 신호등 및 보통 조명 등 다른 영역들에서 널리 응용되고 있다. LED 칩의 제조 과정에서, ITO 박막은 높은 광 투과율, 양호한 도전성 및 내 마모성 및 내식성 등의 장점을 구비하기 때문에, GaN 기반 LED 칩의 투명 도전층에 널리 이용되고 있다.

ITO 박막의 제조 방면에서, 전통적인 증착 공정과 비교하여, 마그네트론 스퍼터링 기술로 제조된 ITO 박막은 LED 칩의 출광 효율을 향상시킬 수 있을 뿐만 아니라, 에너지 소모를 감소시킬 수 있다. 이밖에, 마그네트론 스퍼터링으로 제조된 ITO 박막은 낮은 저항률과 높은 투과율을 가지며, 높은 굴절률 및 좀 더 조밀하다는 장점을 갖는다. 따라서, 일반적으로 마그네트론 스퍼터링 기술을 이용하여, 에피택셜층(epitaxial layer) P-GaN 표면에 ITO 투명 도전층을 증착하여 LED를 제조한다.

전통적인 마그네트론 스퍼터링을 이용하여 ITO 박막을 증착할 때, 일반적으로 직류(Direct Current, DC) 스퍼터링 방식을 채용한다. 기판(예를 들어 P-GaN 기판)이 마그네트론 스퍼터링 챔버로 이송된 이후에, 진공으로 만든 후 공정 가스를 주입하고, 타켓 재료에 DC 파워를 인가하여 ITO 박막을 원하는 두께로 증착시킨다.

그러나, 상기한 전통적인 ITO 박막 증착 과정에서, 개시 순간 타겟 재료의 역바이어스 전압이 과도하게 증가하고(대략 -1000V), 스퍼터링 시에도 타겟 재료의 바이어스 전압은 여전히 높게 유지된다(대략 -260V). 마그네트론 스퍼터링은 주로 스퍼터링 입자에 의해서 막이 증착되기 때문에, 비교적 높은 순시 전압 및 유지 전압이 개시 순간 및 스퍼터링 과정에서 스퍼터링 입자의 에너지를 과도하게 높일 수 있으며, P-GaN 기판에 대한 충격이 비교적 커서, P-GaN 기판의 표면을 손상시키고, ITO 박막과 P-GaN의 오믹 콘택 저항을 상승시킬 수 있다. 또한, 비교적 높은 오믹 콘택 저항은 LED 칩이 비교적 높은 구동 전압을 갖도록 하고, LED 칩이 더 많은 열량을 발생시키도록 하여, 최종적으로 LED 칩이 높은 에너지를 소모하고, 광전 변환 효율이 감소되며, 심지어 LED 칩의 폐기를 유발할 수 있다. 이밖에, 비교적 높은 순시 전압 및 유지 전압은 타겟 재료가 "오염"되는 것을 유발하며, 혹(nodule)을 생성시킨다. 따라서, 어떻게 스퍼터링 과정에서의 전압을 낮추는 것이 마그네트론 스퍼터링 방법을 이용하여 양호한 ITO 박막을 제조하는데 극복이 필요한 어려운 기술 중의 하나이다.

상기한 문제에 기초하여, 본 발명은 ITO 박막의 증착 과정에서 기판 표면이손상되는 것을 효율적으로 감소시킬 수 있는 ITO 박막의 증착 방법을 제공한다. 동시에, 본 발명은 GaN 기반 LED 칩을 더 제공한다.

상기한 기술적 효과를 달성하기 위하여, 본 발명은:

이하의 단계를 포함하는 ITO 박막의 증착 방법을 개시하고, 이하의 단계는;

S100, 라디오 주파수 및 직류 코-스퍼터링을 이용하여 기판 표면에 ITO 버퍼층을 증착하는 단계;

S200, DC 스퍼터링을 이용하여 ITO 버퍼층 상에 ITO 박막층을 증착하는 단계를 포함한다.

일 실시예로써, 상기 단계 S100에, 타겟 재료의 바이어스 전압은 -5V 내지 -150V이다.

일 실시예로써, 상기 단계 S100에서, 라디오 주파수 파워는 100W 내지 600W이고, 직류 파워는 5W 내지 50W이며;

상기 단계 S200에서, 직류 파워는 300W 내지 800W이다.

일 실시예로써, 상기 ITO 버퍼층과 상기 ITO 박막층의 증착 두께의 비율은 1:1.6 내지 20이다.

일 실시예로써, 상기 ITO 버퍼층의 증착 두께는 10nm 내지 50nm이고, 상기 ITO 박막층의 증착 두께는 80nm 내지 200nm이다.

일 실시예로써, 상기 단계 S100 및 S200에서, 이하의 단계:

반응 챔버 내로 산소 가스 및 염소 가스를 주입하는 단계를 더 포함하고; 그 중, 주입된 산소 가스 유량은 1sccm 내지 10sccm이고, 주입된 염소 가스 유량은 150sccm 내지 250sccm이다.

일 실시예로써, 상기 단계 S100에서, 아래와 같은 공정 변수: 즉 주입된 산소 유량은 5sccm이고, 주입된 염소 유량은 200sccm이며; 사용된 직류 파워는 10W이고, 사용된 라디오 주파수가 300W인 공정 변수를 채용한다.

일 실시예로써, 상기 단계 S200에서, 아래와 같은 공정 변수: 즉 주입된 산소 유량은 5sccm이고, 주입된 염소 유량은 200sccm이며; 사용된 직류 파워가 500W인 공정 변수를 채용한다.

일 실시예로써, 상기 ITO 버퍼층의 두께는 20nm이고, 상기 ITO 박막층의 두께는 100nm이다.

본 발명은 ITO 투명 전극을 포함하는 GaN 기반 LED 칩을 더 제공하고, 상기 ITO 투명 전극은 상기 ITO 박막층의 증착 방법 설비를 이용하여 제조된다.

본 발명의 ITO 박막의 증착 방법에 따르면, 마그네트론 스퍼터링 공정을 채용하여 ITO 박막의 증착을 진행하고: 먼저 라디오 주파수(Radio Frequency, RF) 및 직류(Direct Current, DC) 코-스퍼터링을 이용하여 기판 표면에 ITO 버퍼층을 증착한 후, 다시 직류 스퍼터링을 이용하여 ITO 버퍼층 표면에 ITO 박막층을 증착한다. 종래 기술에서 직류 직접 스퍼터링을 이용하여 ITO 박막을 형성하는 방식에 비교하여, 본 발명은 직류를 이용하여 ITO 박막층을 형성하기 이전에, 라디오 주파수와 직류의 코-스퍼터링을 이용하여 ITO 버퍼층을 형성하는 단계를 추가함으로써, 라디오 주파수의 유도로 인해 대량의 대전 입자가 생성되어, 스퍼터링에 의해 발생된 플라즈마의 전류 밀도가 증가하여 동일 파워에서, ITO 박막의 플라즈마 증착 과정에서 개시 전압을 크게 다운시킬 수 있고, 입자 에너지를 크게 감소시킬 수 있어, 입자가 기판에 성막될 때의 충격을 감소시킬 수 있다; 또한 후속되는 직류 스퍼터링을 이용한 ITO 박막 증착 과정에서, ITO 버퍼층의 존재로 인하여, 기판의 표면과 격리되어 고 에너지의 스퍼터링 입자가 기판의 표면에 충격을 가하여 손상시키는 것을 효율적으로 감소시킬 수 있고; 이밖에, 본 발명은 라디오 주파수와 직류 코-스퍼터링은 타겟 재료에 혹이 형성되는 확률을 효율적으로 감소시킬 수 있다.

이외에, 본 발명은 GaN 기반 LED 칩을 더 제공하고, 상기 칩의 ITO 투명 전극은 본 발명의 ITO 박막 증착 방법 설비를 이용하여 형성된다. ITO 투명 전극의 증착시, 본 발명의 ITO 박막 증착 방법을 채용하기 때문에, 스퍼터링 입자에 의해 GaN 기판 표면에 충격이 가해져 손상되는 것을 방지할 수 있고, ITO 투명 전극과 GaN 기판 사이의 접촉 저항을 감소시키고, LED 칩의 에너지 소모를 감소시키며, LED 칩의 광전 변환 효율을 증가시켜, LED 칩의 수명을 향상시킬 수 있다.

도 1은 본 발명의 ITO 박막의 증착 방법의 흐름도이다.

아래 실시예를 참조하여 본 발명을 상세하게 설명한다. 설명이 필요한 것은 충돌이 일어나지 않는 상황하에서, 본 출원의 실시예 및 실시예의 특징들은 서로 결합될 수 있다는 것이다.

본 발명은 ITO 박막의 증착 방법을 개시하고, 마그네트론 스퍼터링 공정을 이용하여 ITO 박막을 증착할 수 있다. 도 1을 참조하면, 본 발명의 ITO 박막의 증착 방법은 이하의 단계:

S100: 라디오 주파수(RF) 및 직류(DC) 코-스퍼터링을 이용하여 기판 표면에 ITO 버퍼층을 증착하는 단계;

그 중, 기판은 GaN 박막일 수 있고, 또한 GaAs 박막, GdS 박막 또는 SiO2 박막 등일 수 있다.

마그네트론 스퍼터링의 성막 매커니즘은: 반응 챔버 내에서의 공정 가스가 일정한 압력 하에서 플라즈마를 생성하고, 플라즈마는 타겟 재료와 충돌하여 스퍼터링 입자를 생성한다. 스퍼터링 입자는 기판의 표면 상에 증착되어 박막을 형성한다.

이하, S100 단계에 대해서 상세하게 설명한다.

단계 S100에서, RF 및 DC 코-스퍼터링을 통해 기판의 표면에 ITO 버퍼층을 형성하고, RF 및 DC 코-스퍼터링은 타겟 재료에 동시에 RF 바이어스 전압 및 DC 바이어스 전압을 인가한다는 것을 의미한다. RF 바이어스 전압의 유도에 의해서, 타겟 재료 주위에 대량의 대전 입자가 생성되고, 타겟 재료 주위의 스퍼터링 입자의 전류 밀도를 급격히 증가시킬 수 있다. 순수한 DC 스퍼터링과 비교할 때, 동일 파워하에서, 본 발명이 제공하는 ITO 박막 증착 방법은 스퍼터링 공정에서의 타겟 재료의 바이어스 전압을 큰 폭으로 감소시킬 수 있고, 또한 스퍼터링 입자의 에너지를 감소시키고, 스퍼터링 입자가 기판 상에 증착될 때, 충격 세기를 낮춤으로써 스퍼터링 입자가 기판의 표면에 가하는 손상을 효율적으로 감소시킬 수 있으며, 스퍼터링 입자가 기판 표면의 도핑 구조를 파괴시키는 것을 방지할 수 있다.

이외에, 종래 기술이 이용한 직류 직접 스퍼터링을 이용하여 ITO 박막을 형성하는 과정에서는, 타겟 재료가 용이하게 "오염"되어 혹(Nodule)이 생성되나, 본 발명의 RF 및 DC 코-스퍼터링은 타겟 재료의 "오염" 확률을 효율적으로 감소시킬 수 있다.

단계 S100에서, 타겟 재료의 바이어스 전압은 직접적으로 스퍼터링 입자의 에너지에 영향을 미친다. 타겟 재료의 바이어스 전압이 클수록 스퍼터링 입자의 에너지가 높아지고, 증착시 기판 표면에 대한 충격력이 커진다; 타겟 재료의 바이어스 전압이 감소할수록, 스퍼터링 입자의 에너지가 낮아지고, 증착시 기판 표면에 대한 충격력이 작아진다. 스퍼터링 입자의 기판 표면에 대한 손상을 피하기 위하여, 우선적으로 타겟 재료의 바이어스 전압을 -5V 내지 -150로 설정한다.

단계 S100에서, RF 파워 및 DC 파워를 조절할 수 있고, RF 파워 및 DC 파워의 비율을 조절함으로써, 타겟 재료의 바이어스 전압을 조절할 수 있다. 일반적으로, RF 파워가 클수록, 타겟 재료의 바이어스 전압이 감소하고; DC 파워가 감소할수록, 타겟 재료의 바이어스 전압이 감소한다. 타겟 재료의 바이어스 전압을 비교적 낮은 수준으로 유지하기 위하여, 단계 S100에서는 RF 파워를 1000W 내지 600W로 하고, DC 파워를 5W 내지 50W로 한다.

단계 S100에서, 증착된 ITO 버퍼층은 기판 표면의 바이어스 전압에 영향을 받을 수 있다. 만약, 기판 표면의 바이어스 전압이 증착된 ITO 버퍼층의 응력에 영향을 받는다고 할 때, 일반적으로 기판 표면의 바이어스 전압이 감소하면, 증착된 ITO 버퍼층의 응력이 감소한다. 따라서, 마그네트론 스퍼터링 과정에서 기판 표면의 바이어스 전압을 최대한 가장 낮은 수준까지 낮춰야 한다. RF 파워는 기판 상에 정방향 바이어스 전압을 생성하고, DC 파워는 기판에 역방향 바이어스 전압을 생성하며, RF 파워 및 DC 파워의 비율을 조절함으로써 기판 표면의 바이어스 전압을 0 또는 매우 작은 값으로 할 수 있다. 본 실시예에서, RF 파워가 300W이고, DC 파워가 10W일 때, 기판 표면의 바이어스 전압은 0V 내지 5V이다.

단계 S100에서, 기판 표면에 증착된 ITO 버퍼층은 주로 버퍼 및 보호 작용을 일으킨다. 먼저, 보호 기능은 후속 단계 S200에서 기판 표면의 손상을 효율적으로 방지할 수 있으며, ITO 버퍼층의 두께는 10nm보다 작지 않아야 하며, 구체적으로 두께 범위는 10nm 내지 50nm이다.

설명이 필요한 것은, 단계 S100에서, ITO 버퍼층의 증착시 버퍼층 온도, 산소 함량, 증착 속도 및 증착 시간 등 공정 변수를 조절함으로써, ITO 버퍼층의 두께 및 화학 성질을 조절할 수 있고, 또한 ITO 버퍼층과 기판 사이의 오믹 콘택 저항을 낮추는 목적을 달성할 수 있다. 그 중, 버퍼층 온도는 기판 상에 증착되는 버퍼층의 온도를 나타내며, 기판을 지지하는 가열기 또는 가열 기능을 갖는 받침대를 통해 상기 온도 조건을 달성할 수 있으며, 상기 온도는 ITO 버퍼층의 저항 및 조밀도를 비교적 크게 할 수 있으며, 일정 범위 내에서 온도를 증가시킬수록 ITO 버퍼층의 시트 저항(sheet resistance)은 감소하고, 조밀도는 점차 증가한다; 산소 함량은 주로 ITO 버퍼층의 성분을 제어하여, 버퍼층의 성능에 영향을 준다; 증착 속도는 주로 RF/DC 파워를 통해 조정되며, 일반적으로, RF/DC 파워가 증가할수록, 증착 속도는 빨라진다.

이하, 단계 S200에 대해서 상세하게 설명한다.

ITO 버퍼층의 증착이 완료되면, RF 및 DC 코-스퍼터링은 DC 스퍼터링으로 전환된다. DC 스퍼터링을 이용하여 ITO 버퍼층의 표면에 ITO 박막층을 형성한다. ITO 박막층의 증착 과정에서, ITO 버퍼층의 존재로 인하여, ITO 박막층과 기판의 표면이 격리될 수 있으며, ITO 박막층을 증착하는 과정에서 기판 표면이 높은 에너지로 스퍼터링 입자의 충격을 받는 것을 방지할 수 있다. 따라서, 스퍼터링 입자가 기판 표면을 손상시키는 것을 크게 감소시키거나 심지어 완전히 피할 수 있다.

단계 S200에서, 공정 조건을 만족시키기 위하여, DC 파워는 300W 내지 800W로 하는 것이 바람직하다.

그 중 일 실시예로, ITO 박막층의 증착 두께는 80nm 내지 200nm이다. 더 바람직하게, 일 실시예에서, ITO 버퍼층와 ITO 박막층의 증착 두께의 비율은 1:1.6 내지 20이다.

일 실시예에 따르면, 상기 단계 S100 및 S200에서 마그네트론 스퍼터링이 사용하는 타겟 재료는 변하지 않으며, 동일한 타겟 재료를 사용하여 ITO 버퍼층 및 ITO 박막층의 증착을 진행한다. 동일한 타겟 재료를 사용하기 때문에, ITO 버퍼층 및 ITO 박막층의 성분은 일치하며, 모두 인듐, 주석 및 산소 원소를 함유한다; 단, 산소 함량, 스퍼터링 전압 등 공정 변수의 영향에 의해서 ITO 버퍼층 및 ITO 박막층의 외관 구조는 일치하거나 또는 일치하지 않을 수 있다.

상기한 단계 S100 및 S200에서, 반응 챔버 측으로 필요한 가스를 주입하여, ITO 버퍼층 및 ITO 박막층의 증착을 완성한다. 일반적으로, 공정 가스는 염소 가스이며, 안정적인 화학 성질을 구비하여 기타 물질과 쉽게 반응하지 않는다. 이밖에, ITO 재질에는 산소 원소가 함유되어 있고, 또한 산소 원자의 성질은 비교적 활발하나 증착이 용이하지 않기 때문에, 증착 과정에서 산소 가스를 보충하여 산소 원자의 농도를 증가시킬 필요가 있다. 따라서, 일 실시예에서, ITO 버퍼층 및 ITO 박막층의 증착 과정에서, 반응 챔버에 산소 가스 및 염소 가스를 공정 가스로 주입하고, 그 중, 주입된 산소 가스의 유량은 1sccm 내지 10scc이고, 주입된 염소 가스의 유량은 150sccm 내지 250sccm이다.

전통적인 방법과 비교할 때, 본 발명의 ITO 박막 증착 방법은 먼저 직류 및 라디오 주파수 코-스퍼터링을 통해 기판 상에 ITO 버퍼층을 증착한 후, 다시 직류 스퍼터링을 이용하여 ITO 박막층을 증착한다. 직류 스퍼터링을 이용하여 ITO 박막층을 증착하는 과정에서, ITO 버퍼층의 존재로 인하여, 스퍼터링 입자가 기판 표면에 충격을 가하여 손상시키는 것을 효율적으로 감소시킬 수 있다.

이하, 구체적인 실시예를 통해 본 발명을 상세하게 설명한다.

실시예 1

마그네트론 스퍼터링 설비를 이용하여 ITO 박막을 증착하고, 마그네트론 스퍼터링 설비의 사용 방법은 해당 영역의 기술자가 일반적으로 사용하는 수단이므로, 본 발명에서는 불필요하게 설명하지 않는다. 본 실시예에서 P-GaN 기판을 사용하여 ITO 박막의 증착을 진행하고, 이하 4개의 단계:

(1) 공정 챔버에 산소 가스 및 염소 가스를 주입하는 단계, 산소 가스의 유량은 5sccm이고, 염소 가스의 유량은 200sccm이다;

(2) ITO 버퍼층을 증착하는 단계: 챔버 내로 5sccm의 산소 가스 및 200sccm의 염소 가스를 계속 주입하고; 동시에 타겟 재료에 DC 파워 및 RF 파워를 인가하며, 그 중 DC 파워는 10W이며, RF 파워는 300W이다;

상기 공정 변수 하에서, P-GaN 기판의 표면에는 20nm의 두께를 갖는 ITO 버퍼층이 형성된다.

(3) ITO 박막층을 증착하는 단계: 챔버 내로 5sccm의 산소 가스 및 200sccm의 염소 가스를 계속 주입하고; 동시에 타겟 재료에 500W의 DC 파워를 인가하며; ITO 버퍼층의 표면에 100nm의 두께를 갖는 ITO 박막층을 형성한다;

(4) 공정 종료되면, 가스 주입을 멈추고, 동시에 전원을 차단한다.

단계 (2)에서, DC 파워가 10W이고, RF 파워가 300W일 때, 타겟 재료의 바이어스 전압은 -15V이며, 스퍼터링 입자의 에너지가 과도하게 증가하여 P-GaN 기판 표면에 손상을 입히는 것을 효율적으로 방지할 수 있고; 동시에 DC 파워가 10W이고, RF 파워가 300W일 때, P-GaN 기판의 바이어스 전압은 0V 내지 5V이며, 증착된 ITO 커버층은 비교적 낮은 응력을 가짐으로써 ITO 박막층의 박막 품질을 증가시킬 수 있고; 또한 DC 파워가 10W이고, RF 파워가 300W일 때, 증착된 ITO 버퍼층과 P-GaN 기판 사이는 비교적 낮은 오믹 콘택 저항을 구비한다.

단계 (3)에서, ITO 박막층의 증착을 진행할 때, DC 및 RF 공통 스퍼터링이 DC 스퍼터링으로 변화되기 때문에, 타겟 재료의 바이어스 전압이 상승하고, 스퍼터링 입자의 에너지 역시 그에 따라서 상승한다. 그러나, ITO 버퍼층의 보호 작용에 의해서, 높은 에너지의 스퍼터링 입자는 P-GaN 기판의 표면을 직접적으로 공격할 수 없으며, 그로 인해 P-GaN 기판의 표면이 손상되는 것을 효과적으로 방지하여 성능이 우수한 제품을 얻는데 유리할 수 있다.

설명이 필요한 것은, 실시예 1에서, DC 파워, RF 파워, 염소 유량, 산소 유량 및 ITO 버퍼층의 두께 및 ITO 박막층의 두께는 모두 공정 조건에 따라서 조절될 수 있다.

본 발명은 GaN 기반 LED 칩을 제공하는 것이며, 그 전극은 ITO 투명 전극을 채용하며, 상기 ITO 투명 전극은 본 발명의 ITO 박막 증착 방법 설비를 이용하여 형성된다. ITO 투명 전극의 증착 시, 본 발명의 ITO 박막 증착 방법을 채용하기 때문에, 스퍼터링 입자가 GaN 기판 표면을 손상시키는 것을 효율적으로 감소시키고, 또한 ITO 투명 전극과 GaN 기판 사이의 접촉 저항을 감소시켜 LED 칩의 에너지 소모를 감소시킬 수 있고, LED 칩의 광전 변환 효율을 증가시켜, LED 칩의 수명을 향상시킬 수 있다.

이상 실시예들은 단지 본 발명의 몇 개의 실시 방식을 대표하는 것이고, 그 설명이 비교적 구체적이고 상세하지만, 본 발명의 특허청구범위를 제한하는 것으로 해석되지 않는다. 반드시 밝혀야 하는 것은, 해당 영역의 통상적인 기술자에게 있어서, 본 발명의 사상을 벗어나지 않는다는 전제하에서, 약간의 변형 및 개량을 진행할 수 있으며, 이것은 모두 본 발명의 보호 범위에 속한다. 따라서, 본 발명의 보호범위는 첨부된 특허청구범위에 준하여야 한다.

Claims

이하의 단계:
라디오 주파수 및 직류 공통 스퍼터링를 이용하여 기판 표면에 ITO 버퍼층을 증착하는 단계(S100);
직류 스퍼터링을 이용하여 상기 ITO 버퍼층 표면에 ITO 박막층을 증착하는 단계(S200)를 포함하는 ITO 박막 증착 방법.
제1항에 있어서, 상기 단계 S100에, 타겟 재료의 바이어스 전압은 -5V 내지 -150V인 것을 특징으로 하는 ITO 박막 증착 방법.
제1항에 있어서, 상기 단계 S100에서, 라디오 주파수 파워는 100W 내지 600W이고, 직류 파워는 5W 내지 50W이며;
상기 단계 S200에서, 직류 파워는 300W 내지 800W인 것을 특징으로 하는 ITO 박막 증착 방법.
제1항에 있어서, 상기 ITO 버퍼층과 상기 ITO 박막층의 증착 두께의 비율은 1:1.6 내지 20인 것을 특징으로 하는 ITO 박막 증착 방법.
제1항에 있어서, 상기 ITO 버퍼층의 증착 두께는 10nm 내지 50nm이고, 상기 ITO 박막층의 증착 두께는 80nm 내지 200nm인 것을 특징으로 하는 ITO 박막 증착 방법.
제1항에 있어서, 상기 단계 S100 및 S200에서, 이하의 단계:
반응 챔버 내로 산소 가스 및 염소 가스를 주입하는 단계를 더 포함하고; 그 중, 주입된 산소 가스 유량은 1sccm 내지 10sccm이고, 주입된 염소 가스 유량은 150sccm 내지 250sccm인 것을 특징으로 하는 ITO 박막 증착 방법.
제6항에 있어서, 상기 단계 S100에서, 아래와 같은 공정 변수: 즉 주입된 산소 유량은 5sccm이고, 주입된 염소 유량은 200sccm이며; 사용된 직류 파워는 10W이고, 사용된 라디오 주파수가 300W인 공정 변수를 채용하는 것을 특징으로 하는 ITO 박막 증착 방법.
제6항에 있어서, 상기 단계 S200에서, 아래와 같은 공정 변수: 즉 주입된 산소 유량은 5sccm이고, 주입된 염소 유량은 200sccm이며; 사용된 직류 파워가 500W인 공정 변수를 채용하는 것을 특징으로 하는 ITO 박막 증착 방법.
제7항 또는 제8항에 있어서, 상기 ITO 버퍼층의 두께는 20nm이고, 상기 ITO 박막층의 두께는 100nm인 것을 특징으로 하는 ITO 박막 증착 방법.
ITO 투명 전극을 포함하는 GaN 기반 LED 칩에서,
상기 ITO 투명 전극은 청구항 1 내지 9 중 어느 한 항의 상기 ITO 박막층의 증착 방법 설비를 이용하여 제조된 것을 특징으로 하는 GaN 기반 LED 칩.