KR20160122437A - 임베디드 인쇄회로기판 - Google Patents
임베디드 인쇄회로기판 Download PDFInfo
- Publication number
- KR20160122437A KR20160122437A KR1020150052277A KR20150052277A KR20160122437A KR 20160122437 A KR20160122437 A KR 20160122437A KR 1020150052277 A KR1020150052277 A KR 1020150052277A KR 20150052277 A KR20150052277 A KR 20150052277A KR 20160122437 A KR20160122437 A KR 20160122437A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- circuit board
- photosensitive insulating
- printed circuit
- interposer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 임베디드 인쇄회로기판에 관한 것으로, 코어 기판; 상기 코어 기판의 적어도 일면에 형성되어 캐비티(cavity)를 포함하는 감광성 절연층; 상기 캐비티를 통해 노출되는 상기 코어 기판의 표면에 배치되는 인터포저(interposer); 및 상기 캐비티 내에서 상기 인터포저 상에 배치되는 소자;를 포함한다.
Description
본 발명의 실시예는 임베디드 인쇄회로기판.
인쇄회로기판은 여러 종류의 소자를 평판 위에 밀집 탑재시키기 위하여 각 소자의 장착 위치를 확정하고 소자를 연결하는 회로패턴을 평판 표면에 인쇄하여 고정하는 구조로 구성하거나, 인쇄회로기판의 내부에 소자가 매립되는 형태의 임베디드(embedded) 구조로 구성된다.
소자와 기판 사이의 갭(gap)을 보완하기 위하여 중계 기판 개념의 인터포저(interposer)가 사용되고 있다.
이와 같은 인터포저로는 실리콘(Si), 유리 또는 유기 재료 등이 사용되고 있으나, 유리 인터포저의 경우 공정 진행에 있어 유리 재료의 핸들링(glass handling)의 문제가 발생하며, 유기 재료의 인터포저의 경우 열평장 계수의 차이에 따른 문제가 발생한다.
한편, 실리콘 재료의 인터포저의 경우 가장 성능이 우수하나, TSV(through silicon via)의 제작 공정시의 비용이 높은 단점으로 있다.
이로 인하여, TSV(through silicon via) 없이 실리콘 인터포저를 제작하여 기판에 삽입하는 구조와 공법에 대한 요구가 높아지고 있다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 감광성 절연층을 사용하여 TSV(through silicon via)가 없는 실리콘 인터포저(Si interposer)를 임베디드 인쇄회로기판에 적용하여 제조 비용을 절감하고자 한다.
또한, 본 발명은 감광성 절연층 상에 캐비티(cavity)를 형성하여, 코어 기판에 캐비티를 가공해 소자를 매립하는 구조에 비교하여, 워페이지(warpage) 문제를 감소시키고, 감광성 절연층을 다층으로 형성하여 집적도를 높이고자 한다.
전술한 문제를 해결하기 위한 본 실시예에 따른 임베디드 인쇄회로기판은 코어 기판; 상기 코어 기판의 적어도 일면에 형성되어 캐비티(cavity)를 포함하는 감광성 절연층; 상기 캐비티를 통해 노출되는 상기 코어 기판의 표면에 배치되는 인터포저(interposer); 및 상기 캐비티 내에서 상기 인터포저 상에 배치되는 소자;를 포함한다.
본 발명의 다른 일실시예에 따르면, 상기 인터포저는 실리콘(Si) 재료로 형성될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 감광성 절연층은 상기 코어 기판 상의 제1 감광성 절연층; 및 상기 제1 감광성 절연층 상의 제2 감광성 절연층;을 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 감광성 절연층 상에 형성되는 외부 절연층;을 더 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 외부 절연층은 상기 캐비티 내에서 상기 소자의 주변 공간에 충진될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 감광성 절연층은 비아(via)를 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 코어 기판은 비아(via)를 포함할 수 있다.
본 발명의 실시예에 따르면 감광성 절연층을 사용하여 TSV(through silicon via)가 없는 실리콘 인터포저(Si interposer)를 임베디드 인쇄회로기판에 적용하여 제조 비용을 절감할 수 있다.
또한, 본 발명의 실시예에 따르면 감광성 절연층 상에 캐비티(cavity)를 형성하여, 코어 기판에 캐비티를 가공해 소자를 매립하는 구조에 비교하여, 워페이지(warpage) 문제를 감소시키고, 감광성 절연층을 다층으로 형성하여 집적도를 높일 수 있다.
도 1 내지 도 7은 본 발명의 일실시예에 따른 임베디드 인쇄회로기판 및 그 제조 방법을 설명하기 위한 도면이다.
이하에서는 첨부한 도면을 참조하여 바람직한 본 발명의 일실시예에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 1 내지 도 7은 본 발명의 일실시예에 따른 임베디드 인쇄회로기판 및 그 제조 방법을 설명하기 위한 도면이다.
도 1 내지 도 7을 참조하여 본 발명의 일실시예에 따른 임베디드 인쇄회로기판의 제조 방법을 설명하기로 한다.
도 1에 도시된 바와 같이, 코어 기판(110)에 비아(111)와 회로 패턴(112)을 형성하고, 그 상부에 제1 감광성 절연층(121, 131)을 형성한다.
이후에는 도 2에 도시된 바와 같이 상기 코어 기판(110)의 일면상의 제1 감광성 절연층(121)을 패터닝하여, 상기 제1 감광성 절연층(121)을 패터닝하여 캐비티(cavity: 125)를 형성할 수 있으며, 상기 제1 감광성 절연층(121) 상에 비아를 형성하기 위한 비아 홀(123)도 함께 형성할 수 있다.
한편, 본 발명의 일실시예에 따르면 제1 감광성 절연층(121)의 두께는 10 ㎛ 내지 25 ㎛로 형성하고, 상기 비아 홀(123)의 직경을 5 ㎛ 내지 10 ㎛로 형성할 수 있으며, 이는 상기 제1 감광성 절연층(121)의 두께가 25 ㎛ 보다 큰 경우에는 상기 비아 홀(123)의 가공이 용이하지 않기 때문이다.
이후에는 도 3에 도시된 바와 같이 상기 비아 홀(123)에 비아(124)를 형성할 수 있다.
이후, 도 4에 도시된 바와 같이 상기 제1 감광성 절연층(121, 131) 상에 제2 감광성 절연층(122, 132)를 형성하고, 상기 제2 감광성 절연층(122)도 패터닝하여 캐비티(125)를 형성할 수 있다.
또한, 상기 제2 감광성 절연층(122)에 비아(126)를 형성할 수 있다.
이후에는 도 5에 도시된 바와 같이 상기 캐비티(125)를 통해 노출되는 코어 기판(110)의 표면에 인터포저(interposer: 140)를 배치하고, 상기 인터포저(140) 상에 소자(150)를 배치한다.
상기 인터포저(140)는 실리콘(Si) 재료로 형성될 수 있으며, 상기 인터포저(140)는 임베디드 인쇄회로기판 상에 매립되기 위해서는 두께가 30 ㎛ 내지 50 ㎛이하로 형성되어야 임베디드 인쇄회로기판의 두께를 두껍지 않게 하면서도 소자(150)를 안정적으로 고정할 수 있다.
이후, 도 6에 도시된 바와 같이 상기 감광성 절연층(120, 130) 상에 외부 절연층(160)을 형성하고, 도 7에 도시된 바와 같이 상기 외부 절연층(160)에 소자(150)의 단자(151)와 연결되는 비아(161)를 형성할 수 있다.
또한, 상기 외부 절연층(160)에도 코어 기판(110) 및 감광성 절연층(120, 130)의 비아(111, 124, 126)와 연결되는 비아(127)를 형성할 수 있다.
이후부터는 도 7을 참조하여 본 발명의 일실시예에 따른 임베디드 인쇄회로기판의 구조를 설명하기로 한다.
도 7에 도시된 바와 같이 본 발명의 일실시예에 따른 임베디드 인쇄회로기판은 코어 기판(110), 감광성 절연층(120, 130), 인터포저(interposer: 140) 및 소자(150)를 포함한다.
또한, 본 발명의 일실시예에 따른 임베디드 인쇄회로기판은 비아(111, 124, 126, 127, 161) 및 외부 절연층(160)을 더 포함할 수 있다.
코어 기판(110)은 비아(111)를 포함하며, 상기 코어 기판(110)의 일면과 타면에는 각각 감광성 절연층(120, 130)이 형성된다.
코어 기판(110)의 일면 상의 감광성 절연층(120)에는 캐비티(125)가 형성되며, 인터포저(interposer: 140)는 상기 캐비티(125)를 통해 노출되는 코어 기판(110)의 표면에 배치되고, 소자(150)는 상기 인터포저(140) 상에 배치된다.
이때, 상기 인터포저(140)는 실리콘(Si) 재료로 형성될 수 있으며, 상기 인터포저(140)는 임베디드 인쇄회로기판 상에 매립되기 위해서는 두께가 30 ㎛ 내지 50 ㎛이하로 형성되어야 임베디드 인쇄회로기판의 두께를 두껍지 않게 하면서도 소자(150)를 안정적으로 고정할 수 있다.
또한, 상기 감광성 절연층(120) 상에는 외부 절연층(160)이 형성될 수 있으며, 상기 외부 절연층(160)은 상기 캐비티(125) 내에서 상기 소자(150)의 주변 공간에 충진되어 소자(150)를 안정적으로 고정할 수 있다.
상기 감광성 절연층(120)에는 소자(150)의 단자(151)와 연결되는 비아(161)가 형성될 수 있다.
상기 감광성 절연층(120, 130)은 제1 감광성 절연층(121, 131)과 제2 감광성 절연층(122, 132)을 포함하며, 제1 감광성 절연층(121, 131) 또는 제2 감광성 절연층(122, 132)의 두께는 각각 10 ㎛ 내지 25 ㎛로 형성할 수 있으며, 이는 제1 감광성 절연층(121, 131) 또는 제2 감광성 절연층(122, 132)의 두께가 25 ㎛ 보다 큰 경우에는 비아 홀의 가공이 용이하지 않기 때문이다.
이와 같이 형성된 감광성 절연층(120, 130)에는 비아(124, 126, 127)가 형성될 수 있다.
따라서, 본 발명의 실시예에 따르면 감광성 절연층을 사용하여 TSV(through silicon via)가 없는 실리콘 인터포저(Si interposer)를 임베디드 인쇄회로기판에 적용하여 제조 비용을 절감할 수 있다.
또한, 본 발명의 실시예에 따르면 감광성 절연층 상에 캐비티(cavity)를 형성하여, 코어 기판에 캐비티를 가공해 소자를 매립하는 구조에 비교하여, 워페이지(warpage) 문제를 감소시키고, 감광성 절연층을 다층으로 형성하여 집적도를 높일 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110: 코어 기판
111: 비아
112: 회로 패턴
120, 130: 감광성 절연층
121, 131: 제1 감광성 절연층
122, 132: 제2 감광성 절연층
125: 캐비티
124, 126, 127: 비아
140: 인터포저
150: 소자
151: 단자
160: 외부 절연층
161: 비아
111: 비아
112: 회로 패턴
120, 130: 감광성 절연층
121, 131: 제1 감광성 절연층
122, 132: 제2 감광성 절연층
125: 캐비티
124, 126, 127: 비아
140: 인터포저
150: 소자
151: 단자
160: 외부 절연층
161: 비아
Claims (7)
- 코어 기판;
상기 코어 기판의 적어도 일면에 형성되어 캐비티(cavity)를 포함하는 감광성 절연층;
상기 캐비티를 통해 노출되는 상기 코어 기판의 표면에 배치되는 인터포저(interposer); 및
상기 캐비티 내에서 상기 인터포저 상에 배치되는 소자;
를 포함하는 임베디드 인쇄회로기판. - 청구항 1에 있어서,
상기 인터포저는,
실리콘(Si) 재료로 형성되는 임베디드 인쇄회로기판. - 청구항 1에 있어서,
상기 감광성 절연층은,
상기 코어 기판 상의 제1 감광성 절연층; 및
상기 제1 감광성 절연층 상의 제2 감광성 절연층;
을 포함하는 임베디드 인쇄회로기판. - 청구항 1에 있어서,
상기 감광성 절연층 상에 형성되는 외부 절연층;
을 더 포함하는 임베디드 인쇄회로기판. - 청구항 1에 있어서,
상기 외부 절연층은,
상기 캐비티 내에서 상기 소자의 주변 공간에 충진되는 임베디드 인쇄회로기판. - 청구항 1에 있어서,
상기 감광성 절연층은,
비아(via)를 포함하는 임베디드 인쇄회로기판. - 청구항 1에 있어서,
상기 코어 기판은,
비아(via)를 포함하는 임베디드 인쇄회로기판.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150052277A KR102426528B1 (ko) | 2015-04-14 | 2015-04-14 | 임베디드 인쇄회로기판 |
KR1020220091666A KR20220110457A (ko) | 2015-04-14 | 2022-07-25 | 회로 기판 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150052277A KR102426528B1 (ko) | 2015-04-14 | 2015-04-14 | 임베디드 인쇄회로기판 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220091666A Division KR20220110457A (ko) | 2015-04-14 | 2022-07-25 | 회로 기판 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160122437A true KR20160122437A (ko) | 2016-10-24 |
KR102426528B1 KR102426528B1 (ko) | 2022-07-29 |
Family
ID=57256933
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150052277A KR102426528B1 (ko) | 2015-04-14 | 2015-04-14 | 임베디드 인쇄회로기판 |
KR1020220091666A KR20220110457A (ko) | 2015-04-14 | 2022-07-25 | 회로 기판 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220091666A KR20220110457A (ko) | 2015-04-14 | 2022-07-25 | 회로 기판 |
Country Status (1)
Country | Link |
---|---|
KR (2) | KR102426528B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020122535A1 (ko) * | 2018-12-10 | 2020-06-18 | 엘지이노텍 주식회사 | 인쇄회로기판 |
US11935867B2 (en) | 2020-12-14 | 2024-03-19 | Samsung Electronics Co., Ltd. | Semiconductor package with memory stack structure connected to logic dies via an interposer |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060048664A (ko) * | 2004-06-30 | 2006-05-18 | 신꼬오덴기 고교 가부시키가이샤 | 전자 부품 내장 기판의 제조 방법 |
KR101085727B1 (ko) * | 2010-05-25 | 2011-11-21 | 삼성전기주식회사 | 임베디드 인쇄회로기판 및 이의 제조 방법 |
JP2013093614A (ja) * | 2010-05-25 | 2013-05-16 | Samsung Electro-Mechanics Co Ltd | 埋め込み印刷回路基板及びその製造方法 |
KR20140039656A (ko) * | 2012-09-24 | 2014-04-02 | 에스티에스반도체통신 주식회사 | 플립칩 반도체 패키지 및 그 제조방법 |
US20140291001A1 (en) * | 2010-11-22 | 2014-10-02 | Bridge Semiconductor Corporation | Method of making hybrid wiring board with built-in stiffener and interposer and hybrid wiring board manufactured thereby |
-
2015
- 2015-04-14 KR KR1020150052277A patent/KR102426528B1/ko active IP Right Grant
-
2022
- 2022-07-25 KR KR1020220091666A patent/KR20220110457A/ko not_active Application Discontinuation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060048664A (ko) * | 2004-06-30 | 2006-05-18 | 신꼬오덴기 고교 가부시키가이샤 | 전자 부품 내장 기판의 제조 방법 |
KR101085727B1 (ko) * | 2010-05-25 | 2011-11-21 | 삼성전기주식회사 | 임베디드 인쇄회로기판 및 이의 제조 방법 |
JP2013093614A (ja) * | 2010-05-25 | 2013-05-16 | Samsung Electro-Mechanics Co Ltd | 埋め込み印刷回路基板及びその製造方法 |
US20140291001A1 (en) * | 2010-11-22 | 2014-10-02 | Bridge Semiconductor Corporation | Method of making hybrid wiring board with built-in stiffener and interposer and hybrid wiring board manufactured thereby |
KR20140039656A (ko) * | 2012-09-24 | 2014-04-02 | 에스티에스반도체통신 주식회사 | 플립칩 반도체 패키지 및 그 제조방법 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020122535A1 (ko) * | 2018-12-10 | 2020-06-18 | 엘지이노텍 주식회사 | 인쇄회로기판 |
CN113196890A (zh) * | 2018-12-10 | 2021-07-30 | Lg伊诺特有限公司 | 印刷电路板 |
US11470721B2 (en) | 2018-12-10 | 2022-10-11 | Lg Innotek Co., Ltd. | Printed circuit board |
CN113196890B (zh) * | 2018-12-10 | 2024-02-06 | Lg伊诺特有限公司 | 印刷电路板 |
US11979985B2 (en) | 2018-12-10 | 2024-05-07 | Lg Innotek Co., Ltd. | Printed circuit board |
US11935867B2 (en) | 2020-12-14 | 2024-03-19 | Samsung Electronics Co., Ltd. | Semiconductor package with memory stack structure connected to logic dies via an interposer |
Also Published As
Publication number | Publication date |
---|---|
KR20220110457A (ko) | 2022-08-08 |
KR102426528B1 (ko) | 2022-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI526128B (zh) | 多層基板及其製造方法 | |
KR20220110457A (ko) | 회로 기판 | |
JP2012134500A5 (ko) | ||
JP2013004881A5 (ko) | ||
JP2023052130A (ja) | パッケージング基板及びこれを含む半導体装置 | |
JP2011198878A5 (ko) | ||
WO2018114583A4 (en) | Isolation structure for micro-transfer-printable devices | |
US11658405B2 (en) | Antenna-attached substrate and antenna module | |
TWI570816B (zh) | 封裝結構及其製法 | |
US9082723B2 (en) | Semiconductor package and fabrication method thereof | |
TWI573231B (zh) | 封裝基板及其製法 | |
JP2015099941A5 (ja) | 積層体 | |
TWI576025B (zh) | 基板結構及其製法 | |
KR102167597B1 (ko) | 임베디드 인쇄회로기판 | |
KR20090003880A (ko) | 매립패턴 기판 및 그 제조 방법 | |
KR20160116837A (ko) | 인쇄회로기판 | |
CN109192740B (zh) | 一种阵列基板及其制备方法 | |
TWI473228B (zh) | 半導體封裝件之製法 | |
TWI511631B (zh) | 用於安裝晶片之印刷電路板及其製造方法 | |
TWI476792B (zh) | 平面式磁性元件及其製造方法 | |
KR102357544B1 (ko) | 인쇄회로기판 | |
US11270894B2 (en) | Manufacturing method for semiconductor package with cantilever pads | |
KR20150087682A (ko) | 임베디드 인쇄회로기판 | |
KR102199281B1 (ko) | 인쇄회로기판 | |
TWI741107B (zh) | 半導體器件封裝及製造其之方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
A107 | Divisional application of patent | ||
GRNT | Written decision to grant |