KR20160116470A

KR20160116470A - 발광소자

Info

Publication number: KR20160116470A
Application number: KR1020150044220A
Authority: KR
Inventors: 정성호; 성동현; 이상열
Original assignee: 엘지이노텍 주식회사
Priority date: 2015-03-30
Filing date: 2015-03-30
Publication date: 2016-10-10
Also published as: KR102346719B1

Abstract

실시예는 발광소자에 관한 것으로서, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 및 상기 발광구조물의 표면에 배치되는 제1 절연층과 제2 절연층을 포함하는 광추출층을 포함한다.

Description

발광소자{Light Emitting Device}

실시예는 발광소자에 관한 것으로, 보다 상세하게는 굴절률이 다른 절연층을 적층하여 광추출 효율을 높일 수 있는 발광소자에 관한 것이다.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.

이러한 기술의 발달로 디스플레이 소자뿐만 아니라 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.

여기서, 발광소자는 제1 도전형 반도체층을 통해서 주입되는 전자와 제2 도전형 반도체층을 통해서 주입되는 정공이 서로 만나서 활성층(발광층)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출한다.

상술한 바와 같이 발광소자에서 방출되는 빛의 광추출 효율을 향상시키기 위해 발광소자에 광추출층 등을 추가적으로 배치시킬 수 있다.

한국공개특허 제10-2014-0046148호에서 개시하고 있는 '발광소자 패키지'는 전기적으로 분리된 제1 리드 프레임 및 제2 리드 프레임; 상기 제1,2 리드 프레임과 전기적으로 연결된 발광소자; 및 상기 발광소자를 포위하는 몰딩부;를 포함하고, 상기 발광소자는 상기 몰딩부와 접하는 상부면의 적어도 일부에 위치하는 광추출층을 포함하고, 상기 광추출층은 수 마이크로미터 내지 수백 마이크로미터 범위의 두께를 갖고, 상기 몰딩부와 접하는 상부면의 면적이 하부면의 면적보다 좁으며 측면에 경사면을 포함하고, 발광소자와 몰딩부의 계면에서 존재 가능한 보이드를 활성층으로부터 소정 간격 이격시킴으로써 보이드에 의한 전반사를 최소화시켜 광속을 향상시킬 수 있다.

하지만, 광추출층이 발광소자의 일면에만 배치되므로 발광소자의 측면으로 방출되는 빛의 제어가 어렵고, 광추출층이 단층으로 배치되므로 광추출 효율을 향상시키는데 한계가 있다.

실시예는 상기와 같은 문제점을 해결하기 위해서 안출된 것으로, 발광소자의 표면에 굴절률이 서로 다른 절연층을 적층한 광추출층을 구비하여 광추출 효율을 향상시킬 수 있는 발광소자를 제공하고자 한다.

상기와 같은 목적을 달성하기 위하여, 실시예는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 및 상기 발광구조물의 표면에 배치되는 제1 절연층과 제2 절연층을 포함하는 광추출층을 포함하고, 상기 제1 절연층의 굴절률과 상기 제2 절연층의 굴절률은 서로 다른 발광소자를 제공한다.

실시예에서, 상기 제1 도전형 반도체층 상의 제1 전극패드와 상기 제2 도전형 반도체층 상의 제2 전극패드를 더 포함하고, 상기 제1 전극패드와 제2 전극패드는 상기 광추출층 외부로 노출될 수 있다.

그리고, 상기 제1 절연층은 SiO₂를 포함할 수 있다.

또한, 상기 제2 절연층은 스핀온 유전체(Spin-On-Dielectric : SOD)를 포함할 수 있다.

여기서, 상기 스핀온 유전체는 퍼하이드로폴리실라잔(Perhydropolysilazane : PHPS)을 포함할 수 있다.

아울러, 상기 제2 절연층은 스핀 코팅(spin coating)되고, NH₄OH로 에칭(etching)될 수 있다.

한편, 상기 제2 절연층의 굴절률은 상기 제1 절연층의 굴절률보다 작을 수 있다.

그리고, 상기 제2 절연층의 두께는 1 um 내지 5 um일 수 있다.

또한, 상기 제2 절연층의 표면에는 표면거칠기(surface roughness)가 형성될 수 있다.

그리고, 상기 발광구조물이 배치되는 투광성 기판을 더 포함할 수 있다.

아울러, 상기 투광성 기판의 표면에는 표면거칠기(surface roughness)가 형성될 수 있다.

상술한 바와 같은 실시예에 의하면, 굴절률이 다른 절연층을 발광소자의 표면에 배치시킴으로써 광추출 효율을 증가시킬 수 있는 효과가 있다.

도 1은 제1 실시예에 따른 발광소자를 나타내는 단면도이다.
도 2는 제2 실시예에 따른 발광소자를 나타내는 단면도이다.
도 3a 내지 도 3d는 실시예에 따른 발광소자의 제조 공정을 나타내는 도면이다.
도 4는 제2 절연층의 표면을 HNO₃와 NH₄OH로 각각 큐어링했을 때, 제2 절연층을 이루는 성분과 제2 절연층의 굴절률을 도시한 그래프와 표이다.
도 5a는 제2 절연층의 표면을 H₂O₂로 큐어링 했을 때, 제2 절연층의 표면을 나타낸다.
도 5b는 제2 절연층의 표면을 NH₄OH로 큐어링했을 때, 제2 절연층의 표면에 형성된 표면거칠기를 나타낸다.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하면 다음과 같다.

본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly) 접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.

도 1은 제1 실시예에 따른 발광소자를 나타내는 단면도이다.

본 실시예에 따른 발광소자(100)는 수평형 발광소자일 수 있으며, 투광성 기판(120), 발광구조물(140), 광추출층(160)을 포함하여 이루어진다.

실시예에서, 투광성 기판(120)은 사파이어 기판 등이 사용될 수 있고, 투광성을 가지는 전도성 기판 또는 절연성 기판을 포함하는데 이에 대해 한정하지는 않는다.

그리고, 투광성 기판(120)은 열 전도성이 뛰어난 물질로 형성될 수 있고, 사파이어(Al₂O₃) 외에 SiO₂, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga₂0₃ 중 적어도 하나를 사용할 수 있다.

또한, 투광성 기판(120)의 일면에는 복수의 반도체 화합물이 적층된 발광구조물(140)이 배치된다. 그리고, 발광구조물(140)은 투광성 기판(120)의 하부에 구비되는 버퍼층(130), 버퍼층(130)의 하부에 구비되고, 제1 전극패드(141a)를 포함하는 제1 도전형 반도체층(141), 제1 도전형 반도체층(141)의 하부에 구비되는 활성층(142), 활성층(142)의 하부에 구비되고, 제2 전극패드(143a)를 포함하는 제2 도전형 반도체층(143)을 포함한다.

여기서, 제1 도전형 반도체층(141)과 활성층(142) 및 제2 도전형 반도체층(143)을 포함하는 발광구조물(140)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.

또한, 제1 도전형 반도체층(141)과 투광성 기판(120) 사이에는 버퍼층(130)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 버퍼층(130)의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 버퍼층(130) 위에는 언도프드(undoped) 반도체층이 형성될 수도 있으며, 이에 대해 한정하지는 않는다.

아울러, 제1 도전형 반도체층(141)은 반도체 화합물로 형성될 수 있다. 보다 상세히 설명하면, 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(141)이 n형 반도체층인 경우, 제1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.

그리고, 제1 도전형 반도체층(141)은 Al_xIn_yGa_(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(141)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.

한편, 활성층(142)은 제1 도전형 반도체층(141)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(143)을 통해서 주입되는 정공이 서로 만나서 활성층(142)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.

또한, 활성층(142)은 이중 접합 구조(Double Hetero Junction Structure), 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 활성층(142)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH₃), 질소 가스(N₂), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.

활성층(142)의 우물층/장벽층은 예를 들어, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, InAlGaN/InAlGaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 여기서, 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.

그리고, 활성층(142)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(142)의 장벽층이나 밴드갭보다 더 넓은 밴드갭을 가지는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.

아울러, 제2 도전형 반도체층(143)은 반도체 화합물로 형성될 수 있다. 보다 상세히 설명하면, 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, In_xAl_yGa_1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 그리고, 제2 도전형 반도체층(143)이 p형 반도체층인 경우, 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.

한편, 발광소자(100)에 구비되는 제1 전극패드(141a)는 제1 도전형 반도체층(141)의 일부가 메사 식각되어 일부가 노출된 면에 배치되고, 제2 전극패드(143a)는 제2 도전형 반도체층(143)의 하단면 일측에 배치된다. 여기서, 도전성을 높이기 위해 제2 도전형 반도체층(143)의 하단면과 제2 전극패드(143a) 사이에는 ITO(Indium Tin Oxide)(150)가 더 포함될 수 있다.

또한, 제1 전극패드(141a)와 제2 전극패드(143a)는 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.

그리고, 투광성 기판(120)과 발광구조물(140)의 표면에는 발광소자(100)의 외부양자효율을 향상시키기 위해 광추출층(160)이 배치될 수 있다.

실시예에서, 광추출층(160)은 굴절률이 서로 다른 제1 절연층(161)과 제2 절연층(162)이 투광성 기판(120)과 발광구조물(140) 표면에 적층되어 배치될 수 있다. 여기서, 광추출층(160)은 제1 전극패드(141a)와 제2 전극패드(143a) 및 투광성 기판(120)의 하면은 광추출층 외부로 노출되도록 투광성 기판(120)과 발광구조물(140) 표면에 배치될 수 있다.

그리고, 제2 절연층(162)의 굴절률은 제1 절연층(161)의 굴절률보다 작을 수 있는데, 이와 같이 제1 절연층과 제2 절연층의 굴절률 차이로 발광소자의 광추출 효율을 크게 향상시킬 수 있다.

또한, 제1 절연층(161)은 SiO₂를 포함할 수 있고, 제2 절연층(162)은 스핀온 유전체(Spin-On-Dielectric : SOD)를 포함할 수 있으며, 스핀온 유전체는 퍼하이드로폴리실라잔(Perhydropolysilazane : PHPS)을 포함할 수 있다.

아울러, 제1 절연층의 두께(T1)는 1000 Å 내지 3000 Å으로 배치될 수 있는데, 제1 절연층의 두께가 1000 Å보다 얇게 배치되면, 제1 절연층을 통해 투과되는 빛이 제대로 굴절되지 않을 수 있고, 제1 절연층의 두께가 3000 Å보다 두껍게 배치되면, 발광소자에서 방출되는 빛의 광투과율이 저하될 수 있다.

또한, 제2 절연층의 두께(T2)는 1 um 내지 5 um으로 배치될 수 있는데, 제2 절연층의 두께가 1 um보다 얇게 배치되면, 제1 절연층을 통해 투과된 빛의 굴절률과 제2 절연층에서 빛의 굴절률의 차이가 매우 작아 광추출효율이 향상되지 못할 수 있고, 제2 절연층의 두께가 5 um보다 두껍게 배치되면, 발광소자에서 방출되는 빛의 광투과율이 저하될 수 있다.

따라서, 제1 절연층의 두께와 제2 절연층의 두께의 비율이 0.02 : 1 내지 0.3 : 1로 배치되었을 때 발광소자의 광추출효율을 향상시킬 수 있으나 발광소자의 크기나 제1 절연층과 제2 절연층의 굴절률을 고려하여 제1 절연층의 두께와 제2 절연층의 두께는 결정될 수 있다.

또한, 제2 절연층(162)에는 표면거칠기(162a)가 형성되어 발광소자에서 방출되는 빛의 광추출효율을 더욱 향상시킬 수 있다.

여기서, 표면 거칠기는 제2 절연층을 NH₄OH로 에칭하는 과정에서 결정 방향성이 없이 형성될 수 있는데, 표면거칠기의 높이(h_R)는 제2 절연층의 두께에 따라 달라질 수 있으며, 평균적으로 제2 절연층 두께의 0.05 내지 0.3배로 형성될 수 있다.

도 2는 제2 실시예에 따른 발광소자를 나타내는 단면도이다.

도 2를 참조하면, 본 실시예에 따른 발광소자(200)는 수직형 발광소자일 수 있으며, 지지기판(210), 접합층(220), 반사층(230), 오믹층(240), 발광구조물(250), 채널층(260), 전류 차단층(270), 제2 전극(280), 광추출층(290)을 포함하여 이루어진다.

지지기판(210) 상에 접합층(220)과 반사층(230) 및 오믹층(240)이 배치되고, 오믹층(240) 상에 발광구조물(light emitting structure)이 배치될 수 있고, 발광구조물의 하부의 가장 자리 영역에는 채널층(channel layer, 260)이 배치될 수 있다.

지지기판(210)은 베이스 기판으로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W) 등 중에서 적어도 하나로 구현될 수 있다. 또한 지지기판(210)은 캐리어 웨이퍼, 예를 들어 Si, Ge, GaAs, ZnO, SiC, SiGe, Ga₂O₃, GaN 등으로 구현될 수 있다.

상기 지지기판(210)상에는 접합층(220)이 배치될 수 있다. 접합층(220)은 지지기판(210)에 반사층(230)을 접합시킬 수 있다. 접합층(220)는 예를 들어 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.

접합층(220) 상에는 반사층(230)이 형성될 수 있다. 반사층(230)은 반사특성이 우수한 물질, 예를 들어 은(Ag), 니켈(Ni), 알루미늄(Al), 루비듐(Rh), 팔라듐(Pd), 이리듐(Ir), 루테늄(Ru), 마그네슘(Mg), 아연(Zn), 백금(Pt), 금(Au), 하프늄(Hf) 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 또한 반사층(230)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있으며 이에 한정하지 않는다.

반사층(230) 상에는 오믹층(240)이 형성될 수 있다. 발광구조물(130)의 하면에 오믹 접촉되며, 층 또는 복수의 패턴으로 형성될 수 있다. 오믹층(240)은 투광성 전극층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.

지지기판(210), 접합층(220), 반사층(230) 및 오믹층(240)은 제1 전극일 수 있으며 발광구조물에 전류를 공급할 수 있다.

제1 전극과 발광구조물 사이에 채널층(260)이 배치될 수 있다. 채널층(260)은 발광구조물의 하부 가장자리 영역에 배치될 수 있고 투광성 물질로 형성될 수 있으며 예컨대 금속 산화물, 금속 질화물, 투광성 질화물, 투광성 산화물 또는 투광성 절연층으로 형성될 수 있다. 예를 들어, 채널층(260)는 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택적으로 형성될 수 있다.

제1 전극 상에는 발광구조물(250)이 배치될 수 있다. 발광구조물(250)은 제1 도전형 반도체층(251)과 활성층(252) 및 제2 도전형 반도체층(253)을 포함하여 이루어진다.

제1 도전형 반도체층(251)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(251)은 Al_xIn_yGa_(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.

제1 도전형 반도체층(251)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(251)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.

활성층(252)은 제1 도전형 반도체층(251)과 제2 도전형 반도체층(253) 사이에 배치되며, 단일 우물 구조(Double Hetero Structure), 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다.

활성층(252)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과장벽층, 예를 들면 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다.

우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.

제2 도전형 반도체층(253)은 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(253)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(253)은 예컨대, In_xAl_yGa_1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaNAlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.

제2 도전형 반도체층(253)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(253)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.

도시되지는 않았으나, 활성층(252)과 제2 도전형 반도체층(253)의 사이에는 전자 차단층(Electron blocking layer)가 배치될 수 있다. 전자 차단층은 초격자(superlattice) 구조로 이루어질 수 있는데, 초격자는 예를 들어 제2 도전형 도펀트로 도핑된 AlGaN이 배치될 수 있고, 알루미늄의 조성비를 달리하는 GaN이 층(layer)을 이루어 복수 개 서로 교대로 배치될 수도 있으나 이에 한정하지 않는다.

제1 도전형 반도체층(251)의 표면이 요철 등의 패턴을 이루어 광추출 효율을 향상시킬 수 있고, 제1 도전형 반도체층(251)의 표면에는 제2 전극(280)이 배치되는데 도시된 바와 같이 제2 전극(280)이 배치되는 제1 도전형 반도체층(251)의 표면은 제1 도전형 반도체층(251)의 표면을 따라 패턴을 이루거나 패턴을 이루지 않을 수 있다. 제2 전극(280)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.

발광구조물의 하부에는 제2 전극(280)와 대응하여 전류 차단층(270, current blocking layer)이 배치될 수 있는데, 전류 차단층(270)은 절연성 물질로 이루어질 수 있으며, 전류 차단층(270)에 의하여 지지기판(210) 방향에서 공급되는 전류가 제2 도전형 반도체층(253)의 전 영역으로 고루 공급될 수 있다.

지지기판(210)의 하면과 제2 전극(280)이 노출되도록 제1 절연층(291)이 배치되고, 제1 절연층(291) 상에 제2 절연층(292)이 순차적으로 적층되어 광추출층(290)이 배치될 수 있다. 그리고, 제1 실시예에서와 같이, 제2 절연층(292)에는 광추출효율을 더욱 향상시키기 위해 표면거칠기(292a)가 더 형성될 수 있다.

도 3a 내지 도 3d는 실시예에 따른 발광소자의 제조 공정을 나타내는 도면이다.

도 3a에 도시한 바와 같이, 투광성 기판(120) 상에 버퍼층 및 제1 도전형 반도체층(141)과 활성층(142) 및 제2 도전형 반도체층(143)을 포함하는 발광구조물(140)을 성장시킨다. 여기서, 발광구조물은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.

한편, 투광성 기판(120)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있는데, 투광성을 가지는 전도성 기판 또는 절연성 기판을 포함하며, 예를 들면 사파이어(Al₂O₃)를 사용할 수 있다. 그리고, 투광성 기판 위에는 요철 구조가 형성될 수 있고 이에 대해 한정하지는 않으며, 투광성 기판에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.

그리고, 발광구조물(140)에는 발광소자 패키지의 기판에 전기적으로 연결되는 제1 및 제2 전극패드(143a, 141a)가 배치된다.

실시예에서 발광소자에서 방출되는 빛의 광효율을 향상시키기 위해 발광소자의 표면에는 광추출층이 배치될 수 있는데, 광추출층은 굴절률이 다른 제1 절연층과 제2 절연층을 포함할 수 있고, 제2 절연층의 굴절률은 제1 절연층의 굴절률보다 작을 수 있다.

도 3b에 도시한 바와 같이, 제1 및 제2 전극패드(143a, 141a)는 외부에 노출되도록 투광성 기판(120)과 발광구조물(140)의 표면에 제1 절연층(161)이 배치될 수 있다. 여기서, 발광소자가 발광소자 패키지의 본체에 장착될 때, 발광소자 패키지의 리드프레임에 투광성 기판(120)의 하면이 접하므로 투광성 기판(120)의 하면도 외부에 노출될 수 있다.

그리고, 제1 절연층(161)의 두께는 후술할 제2 절연층이 제1 절연층(161)에 적층되었을 때, 제1 및 제2 전극패드(143a, 141a)를 덮지 않도록 제1 및 제2 전극패드(143a, 141a)의 높이보다 낮은 두께로 배치될 수 있다.

여기서, 제1 절연층(161)은 SiO₂를 포함할 수 있다.

도 3c를 참조하면, 제1 및 제2 전극패드(143a, 141a)는 외부에 노출되도록 제1 절연층(161)에는 제2 절연층(162)이 스핀 코팅(spin coating)될 수 있다. 그리고, 제2 절연층(162)의 굴절률은 제1 절연층(161)의 굴절률보다 작을 수 있다.

또한, 제2 절연층(162)은 스핀온 유전체(Spin-On-Dielectric : SOD)를 포함할 수 있으며, 스핀온 유전체는 퍼하이드로폴리실라잔(Perhydropolysilazane : PHPS)을 포함할 수 있다.

도 3d를 참조하면, 제2 절연층(162)은 제1 절연층(161)에 스핀 코팅(spin coating)된 후에, 제2 절연층(162)의 표면에 표면 거칠기(surface roughness)(162a)가 형성될 수 있도록 열공정이 수행된다. 이러한 열공정을 큐어링(curing) 공정이라고 한다. 이때, 큐어링 공정은 퍼니스(Furnace)에서 진행하는 건식 열공정으로서, 200℃ 내지 300℃의 온도에서 진행할 수 있다.

도 4는 제2 절연층의 표면을 HNO₃와 NH₄OH로 각각 큐어링했을 때, 제2 절연층을 이루는 성분과 제2 절연층의 굴절률을 도시한 그래프와 표이다.

도 4의 그래프는 제2 절연층의 광흡수도를 나타내는 푸리에변환 적외선 분광(Fourier Transform Infrared Spectrum : FTIR) 그래프인데, 푸리에변환 적외선 분광은 분자의 진동에 의한 스펙트럼이나 회전에 기인하는 스펙트럼을 관측하는 것으로 스펙트럼의 파장이나 세기를 해석함으로써 분자의 형상이나 원자 간의 결합력 또는 그것들의 조성을 알 수 있다.

상술한 바와 같이 열공정을 거친 뒤, 퍼하이드로폴리실라잔을 포함하는 제2 절연층을 암모니아수(NH₄OH)에 담궈 에칭(etching)시킬 수 있다. 이러한 에칭 공정을 통하여 퍼하이드로폴리실라잔 내 Si-H, Si-N 결합이 대부분 Si-O 결합으로 치환된다. 그리고, 제2 절연층은 -(SiH2NH)n-(n은 양의 정수)의 일반식을 갖는 실리콘산화막(Silicon Oxide : SiOx)이 형성된다. 도 5의 그래프에서와 같이, 제2 절연층의 표면을 HNO₃로 큐어링했을 때와 제2 절연층의 표면을 NH₄OH로 각각 큐어링했을 때의 제2 절연층의 조성을 비교해 봤을 때, NH₄OH로 큐어링했을 때에만 제2 절연층에 Si-O 결합이 있는 것을 확인할 수 있다.

또한, 실시예에 의하여 제1 절연층과 제2 절연층의 굴절률 차이로 발광소자의 광추출 효율을 향상시킬 수 있는데, 제2 절연층의 표면을 HNO₃로 큐어링했을 때와 제2 절연층의 표면을 NH₄OH로 각각 큐어링했을 때의 제2 절연층의 굴절률은 각각 1.443과 1.5543으로 NH₄OH로 각각 큐어링했을 때, 제2 절연층의 굴절률이 더 작다.

실시예에서는 제1 절연층의 굴절률(n1=1.456)보다 작은 굴절률(n2=1.443)을 갖는 제2 절연층을 제1 절연층에 적층하여 빛을 방출하도록 하여 제1 절연층과 제2 절연층의 굴절률 차이로 발광소자의 광추출 효율을 크게 향상시킬 수 있다.

도 5a는 제2 절연층의 표면을 H₂O₂로 큐어링 했을 때, 제2 절연층의 표면을 나타낸 것이고, 도 5b는 제2 절연층의 표면을 NH₄OH로 큐어링했을 때, 제2 절연층의 표면에 형성된 표면거칠기를 나타낸다.

도 5a와 도 5b를 참조하면, 제2 절연층을 H₂O₂로 큐어링 했을 때 제2 절연층의 표면은 매끈한 반면, 제2 절연층의 표면을 NH₄OH로 큐어링했을 때 제2 절연층의 표면에는 표면거칠기가 형성되는 것을 알 수 있다. 이와 같이 제2 절연층의 표면에 형성된 표면거칠기 또한 발광소자의 광추출 효율을 향상시켜준다.

상술한 발광소자는 하나 또는 복수 개가 하나의 발광소자 패키지 내에 배치될 수 있다.

여기서, 발광소자 패키지 내에 발광소자가 배치될 때, 발광소자의 제1 전극패드와 제2 전극패드는 발광소자 패키지의 기판에 구비되는 제1 리드 프레임과 제2 리드 프레임에 각각 전기적으로 연결될 수 있다. 또한, 발광소자의 둘레에는 실리콘 등을 포함하는 몰딩부가 배치되어 발광소자를 보호할 수 있다.

그리고, 상술한 발광소자 내지 발광소자 패키지는 조명 시스템의 광원으로 사용될 수 있는데, 일예로 영상표시장치의 백라이트 유닛과 조명 장치에 사용될 수 있다.

영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치에 사용될 때 등기구나 벌브(bulb) 타입의 광원에 사용될 수도 있다.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

100, 200 : 발광소자 120 : 투광성 기판
130 : 버퍼층 140, 250 : 발광구조물
141, 251 : 제1 도전형 반도체층 142, 252 : 활성층
143, 253 : 제2 도전형 반도체층 141a : 제1 전극패드
143a : 제2 전극패드 160, 290 : 광추출층
161, 291 : 제1 절연층 162, 292 : 제2 절연층

Claims

제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 및
상기 발광구조물의 표면에 배치되는 제1 절연층과 제2 절연층을 포함하는 광추출층을 포함하고,
상기 제1 절연층의 굴절률과 상기 제2 절연층의 굴절률은 서로 다른 발광소자.
제1 항에 있어서,
상기 제1 도전형 반도체층 상의 제1 전극패드와 상기 제2 도전형 반도체층 상의 제2 전극패드를 더 포함하고, 상기 제1 전극패드와 제2 전극패드는 상기 광추출층 외부로 노출되는 발광소자.
제1 항에 있어서,
상기 제1 절연층은 SiO₂를 포함하는 발광소자.
제1 항에 있어서,
상기 제2 절연층은 스핀온 유전체(Spin-On-Dielectric : SOD)를 포함하는 발광소자.
제4 항에 있어서,
상기 스핀온 유전체는 퍼하이드로폴리실라잔(Perhydropolysilazane : PHPS)을 포함하는 발광소자.
제1 항에 있어서,
상기 제2 절연층은 스핀 코팅(spin coating)되고, NH₄OH로 에칭(etching)된 발광소자.
제1 항에 있어서,
상기 제2 절연층의 굴절률은 상기 제1 절연층의 굴절률보다 작은 발광소자.
제1 항에 있어서,
상기 제2 절연층의 두께는 1 um 내지 5 um인 발광소자.
제1 항에 있어서,
상기 제2 절연층의 표면에는 표면거칠기(surface roughness)가 형성되는 발광소자.
제1 항에 있어서,
상기 발광구조물이 배치되는 투광성 기판을 더 포함하는 발광소자.
제10 항에 있어서,
상기 투광성 기판의 표면에는 표면거칠기(surface roughness)가 형성되는 발광소자.