KR102432588B1 - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR102432588B1
KR102432588B1 KR1020150133514A KR20150133514A KR102432588B1 KR 102432588 B1 KR102432588 B1 KR 102432588B1 KR 1020150133514 A KR1020150133514 A KR 1020150133514A KR 20150133514 A KR20150133514 A KR 20150133514A KR 102432588 B1 KR102432588 B1 KR 102432588B1
Authority
KR
South Korea
Prior art keywords
layer
refractive
light emitting
light
refractive layer
Prior art date
Application number
KR1020150133514A
Other languages
English (en)
Other versions
KR20170035025A (ko
Inventor
김회준
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020150133514A priority Critical patent/KR102432588B1/ko
Publication of KR20170035025A publication Critical patent/KR20170035025A/ko
Application granted granted Critical
Publication of KR102432588B1 publication Critical patent/KR102432588B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps

Abstract

실시예는 발광소자에 관한 것으로서 투광성 기판; 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하며, 상기 투광성 기판의 일면에 배치되는 발광구조물; 및 상기 투광성 기판의 타면에서 상기 발광구조물로부터 방출되는 빛이 출사되는 방향으로 적층되며, 서로 다른 굴절률을 갖는 복수의 굴절층을 포함한다.

Description

발광소자{Light Emitting Device}
실시예는 발광소자에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
이러한 기술의 발달로 디스플레이 소자뿐만 아니라 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
여기서, 발광소자는 제1 도전형 반도체층을 통해서 주입되는 전자와 제2 도전형 반도체층을 통해서 주입되는 정공이 서로 만나서 활성층(발광층)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출한다.
상술한 바와 같이 발광소자에서 방출되는 빛의 광추출 효율을 향상시키기 위해 발광소자에 광추출층 등을 추가적으로 배치시킬 수 있다.
한국공개특허 제10-2014-0046148호에서 개시하고 있는 '발광소자 패키지'는 전기적으로 분리된 제1 리드 프레임 및 제2 리드 프레임; 상기 제1,2 리드 프레임과 전기적으로 연결된 발광소자; 및 상기 발광소자를 포위하는 몰딩부;를 포함하고, 상기 발광소자는 상기 몰딩부와 접하는 상부면의 적어도 일부에 위치하는 광추출층을 포함하고, 상기 광추출층은 수 마이크로미터 내지 수백 마이크로미터 범위의 두께를 갖고, 상기 몰딩부와 접하는 상부면의 면적이 하부면의 면적보다 좁으며 측면에 경사면을 포함하고, 발광소자와 몰딩부의 계면에서 존재 가능한 보이드를 활성층으로부터 소정 간격 이격시킴으로써 보이드에 의한 전반사를 최소화시켜 광속을 향상시킬 수 있다.
하지만, 광추출층이 발광소자의 일면에만 배치되므로 발광소자의 측면으로 방출되는 빛의 제어가 어렵고, 광추출층이 단층으로 배치되므로 광추출 효율을 향상시키는데 한계가 있다.
실시예는 상기와 같은 문제점을 해결하기 위해서 안출된 것으로, 발광소자의 표면에 광이 고굴절층에서 저굴절층으로 방출될 수 있도록 복수의 굴절층이 배치되는 발광소자를 제공하고자 한다.
상기와 같은 목적을 달성하기 위하여, 실시예는 투광성 기판; 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하며, 상기 투광성 기판의 일면에 배치되는 발광구조물; 및 상기 투광성 기판의 타면에서 상기 발광구조물로부터 방출되는 빛이 출사되는 방향으로 적층되며, 서로 다른 굴절률을 갖는 복수의 굴절층을 포함하는 발광소자를 제공한다.
실시예에서, 상기 투광성 기판의 타면에서 상기 발광구조물의 두께 방향으로 적층되어 배치될 수 있다.
그리고, 상기 복수의 굴절층은 상기 발광구조물의 상기 두께 방향과 교차하는 방향으로 배치될 수 있다.
또한, 상기 복수의 굴절층 중에서 상기 투광성 기판에 가깝게 배치된 굴절층의 굴절률은 상기 투광성 기판으로부터 멀리 배치된 굴절층의 굴절률보다 클 수 있다.
그리고, 상기 복수의 굴절층은 굴절률이 서로 다른 제1 굴절층, 제2 굴절층 및 제3 굴절층을 포함할 수 있다.
여기서, 상기 제1 굴절층의 굴절률은 1.53 내지 1.56일 수 있다.
또한, 상기 제2 굴절층의 굴절률은 1.50 일 수 있다.
그리고, 상기 제3 굴절층의 굴절률은 1.456 일 수 있다.
한편, 상기 발광소자는 상기 제1 도전형 반도체층 상의 제1 전극패드; 및 상기 제2 도전형 반도체층 상의 제2 전극패드를 더 포함할 수 있다.
그리고, 상기 발광구조물은 상기 투광성 기판의 일면과 대향하는 제1 면; 및
상기 제1 면의 반대측의 제2 면을 포함하고, 상기 복수의 굴절층은 상기 제1 전극패드와 제2 전극패드를 노출시키면서 상기 발광구조물의 상기 제2 면 위에 배치될 수 있다.
한편, 상기 복수의 굴절층은 스핀온 유전체(Spin-On-Dielectric : SOD)가 스핀 코팅(spin coating)될 수 있다.
그리고, 상기 제3 굴절층은 암모니아수(NH4OH)로 에칭(etching)될 수 있다.
또한, 상기 제3 굴절층은 실리콘 옥사이드(SiO2)를 포함할 수 있다.
아울러, 제3 굴절층의 표면에는 표면거칠기(surface roughness)가 형성될 수 있다.
상술한 바와 같은 실시예에 의하면, 발광소자에서 광이 방출되는 방향으로 굴절률이 낮아지도록 발광소자의 표면에 복수의 굴절층을 배치시킴으로써 광추출 효율을 증가시킬 수 있는 효과가 있다.
도 1은 제1 실시예에 따른 발광소자를 나타내는 단면도이다.
도 2는 제2 실시예에 따른 발광소자를 나타내는 단면도이다.
도 3은 제3 실시예에 따른 발광소자를 나타내는 단면도이다.
도 4는 굴절층의 표면을 질산(HNO3)과 암모니아수(NH4OH)로 각각 큐어링 했을 때, 굴절층을 이루는 성분과 굴절층의 굴절률을 도시한 그래프이다.
도 5a는 굴절층의 표면을 과산화수소(H2O2)로 큐어링 했을 때, 굴절층의 표면을 나타낸다.
도 5b는 굴절층의 표면을 암모니아수(NH4OH)로 큐어링 했을 때, 굴절층의 표면에 형성된 표면거칠기를 나타낸다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하면 다음과 같다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly) 접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 제1 실시예에 따른 발광소자를 나타내는 단면도이다.
도 1에 도시한 바와 같이, 본 실시예에 따른 발광소자(100)는 플립칩으로 구비될 수 있으며, 투광성 기판(120), 발광구조물(140), 굴절층(160)을 포함한다.
실시예에서, 투광성 기판(120)은 사파이어 기판 등이 사용될 수 있고, 투광성을 가지는 전도성 기판 또는 절연성 기판을 포함하는데 이에 대해 한정하지는 않는다.
그리고, 투광성 기판(120)은 열 전도성이 뛰어난 물질로 형성될 수 있고, 사파이어(Al2O3) 외에 SiO2, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga203 중 적어도 하나를 사용할 수 있다.
또한, 투광성 기판(120)의 일면에는 복수의 반도체 화합물이 적층된 발광구조물(140)이 배치된다. 그리고, 발광구조물(140)은 투광성 기판(120)의 하부에 구비되는 버퍼층(130), 버퍼층(130)의 하부에 구비되고, 제1 전극패드(141a)를 포함하는 제1 도전형 반도체층(141), 제1 도전형 반도체층(141)의 하부에 구비되는 활성층(142), 활성층(142)의 하부에 구비되고, 제2 전극패드(143a)를 포함하는 제2 도전형 반도체층(143)을 포함한다.
여기서, 제1 도전형 반도체층(141)과 활성층(142) 및 제2 도전형 반도체층(143)을 포함하는 발광구조물(140)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 제1 도전형 반도체층(141)과 투광성 기판(120) 사이에는 버퍼층(130)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 버퍼층(130)의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 버퍼층(130) 위에는 언도프드(undoped) 반도체층이 형성될 수도 있으며, 이에 대해 한정하지는 않는다.
아울러, 제1 도전형 반도체층(141)은 반도체 화합물로 형성될 수 있다. 보다 상세히 설명하면, 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(141)이 n형 반도체층인 경우, 제1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
그리고, 제1 도전형 반도체층(141)은 AlxInyGa(1-x-y)N (0≤≤x≤≤1, 0≤≤y≤≤1, 0≤x+y≤≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(141)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
한편, 활성층(142)은 제1 도전형 반도체층(141)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(143)을 통해서 주입되는 정공이 서로 만나서 활성층(142)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
또한, 활성층(142)은 이중 접합 구조(Double Hetero Junction Structure), 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 활성층(142)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
활성층(142)의 우물층/장벽층은 예를 들어, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, InAlGaN/InAlGaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 여기서, 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
그리고, 활성층(142)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(142)의 장벽층이나 밴드갭보다 더 넓은 밴드갭을 가지는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
아울러, 제2 도전형 반도체층(143)은 반도체 화합물로 형성될 수 있다. 보다 상세히 설명하면, 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, InxAlyGa1 -x- yN (0≤≤x≤≤1, 0≤≤y≤≤1, 0≤x+y≤≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 그리고, 제2 도전형 반도체층(143)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
한편, 발광소자(100)에 구비되는 제1 전극패드(141a)는 제1 도전형 반도체층(141)의 일부가 메사 식각되어 일부가 노출된 면에 배치되고, 제2 전극패드(143a)는 제2 도전형 반도체층(143)의 하단면 일측에 배치된다. 여기서, 도전성을 높이기 위해 제2 도전형 반도체층(143)의 하단면과 제2 전극패드(143a) 사이에는 ITO(Indium Tin Oxide)(150)가 더 포함될 수 있다.
또한, 제1 전극패드(141a)와 제2 전극패드(143a)는 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
그리고, 발광소자(100)의 외부양자효율을 향상시키기 위해 투광성 기판(120)의 타면에서 발광구조물(140)로부터 방출되는 빛이 출사되는 방향으로 복수의 굴절층(160)이 적층될 수 있다. 또한, 복수의 굴절층(160)은 서로 다른 굴절률을 가질 수 있다.
아울러, 복수의 굴절층(160)은 투광성 기판(120)의 타면에서 발광구조물(140)의 두께 방향으로 적층되어 배치될 수 있으며, 발광구조물(140)의 상기 두께 방향과 교차하는 방향으로도 배치될 수 있다.
또한, 굴절층(160)은 복수의 층으로 배치될 수 있으며, 복수의 굴절층(160) 중에서 투광성 기판(120)에 가깝게 배치된 굴절층의 굴절률은 투광성 기판(120)으로부터 멀리 배치된 굴절층의 굴절률보다 클 수 있다.
실시예에서, 굴절층(160)은 제1 굴절층(161), 제2 굴절층(162) 및 제3 굴절층(163)을 포함할 수 있다. 여기서, 제1 굴절층(161), 제2 굴절층(162) 및 제3 굴절층(163)의 굴절률은 서로 다를 수 있고, 투광성 기판(120)의 굴절률보다 작을 수 있다.
그리고, 투광성 기판(120)의 굴절률은 1.7 내지 1.8일 수 있으며, 제1 굴절층(161)의 굴절률은 투광성 기판(120)의 굴절률보다 작은 1.53 내지 1.56일 수 있다.
또한, 제2 굴절층(162)의 굴절률은 제1 굴절층(161)의 굴절률보다 작도록 1.50일 수 있으며, 제3 굴절층(163)의 굴절률은 제2 굴절층(162)의 굴절률보다 작은 1.456일 수 있다.
이와 같이, 투광성 기판의 굴절률보다 굴절률이 작은 복수의 굴절층을 투광성 기판 상에 적층시키고, 복수의 굴절층을 적층시킬 때 굴절층 간에 배치되는 굴절층이 상하로 이웃하는 굴절층 굴절률의 중간값을 갖는 굴절층을 배치시킬 수 있다.
한편, 제1 도전형 반도체층(141) 상의 제1 전극패드(141a)와 제2 도전형 반도체층(143) 상의 제2 전극패드(143a)를 더 포함하고, 제1 전극패드(141a)와 제2 전극패드(143a)는 복수의 굴절층(160) 외부로 노출될 수 있다.
실시예에서, 굴절층(160)의 각 층은 스핀온 유전체(Spin-On-Dielectric : SOD)가 스핀 코팅(spin coating)될 수 있다. 여기서, 스핀온 유전체는 퍼하이드로폴리실라잔(Perhydropolysilazane : PHPS)을 포함할 수 있다.
그리고, 스핀온 유전체 물질로 코팅되어 제1 굴절층(161)이 형성되면 제1 굴절층(161)에 자외선(UV)을 조사한 뒤, 제1 굴절층(161) 상에 스핀온 유전체 물질을 다시 코팅하여 제2 굴절층(162)을 배치시킬 수 있다.
또한, 제2 굴절층(162)에는 자외선(UV)을 조사한 뒤 과산화수소수(H2O2)로 제2 굴절층의 표면을 큐어링하고, 스핀온 유전체 물질을 다시 코팅하여 제3 굴절층(163)이 제2 굴절층(162) 상에 배치될 수 있다.
각 굴절층의 표면을 큐어링하는 물질에 따라 각 굴절층의 굴절률이 달라질 수 있다. 따라서, 제1 굴절층의 굴절률보다 작은 굴절률을 갖는 제2 굴절층을 제1 굴절층에 적층시키고, 제2 굴절층의 굴절률보다 작은 굴절률을 갖는 제3 굴절층을 제2 굴절층에 적층시킬 수 있도록 각 굴절층의 표면을 큐어링함으로써, 발광소자의 빛이 고굴절률을 가진 굴절층에서 저굴절률을 가진 굴절층으로 방출될 수 있고, 발광소자의 광추출 효율을 향상시킬 수 있다.
여기서, 제3 굴절층(163)의 표면은 암모니아수(NH4OH)로 큐어링(curing)될 수 있고, 이 과정에서, 제3 굴절층(163)의 표면에는 결정 방향성이 없이 표면거칠기(surface roughness, 163a)가 형성될 수 있다. 그리고, 표면거칠기의 높이는 제3 굴절층의 두께에 따라 달라질 수 있다.
이와 같이 형성된 제3 굴절층(163)의 표면거칠기(163a)는 발광소자에서 방출되는 빛의 광추출 효율을 더욱 향상시킬 수 있다.
또한, 제3 굴절층(163)의 표면을 저온에서 암모니아수(NH4OH)로 큐어링(curing)되는 과정 중에 스핀온 유전체(SOD) 물질로 형성된 제3 굴절층(163)의 조성이 실리콘 옥사이드(SiO2)로 달라질 수 있다.
아울러, 굴절층(160)과 접하는 투광성 기판(120)의 표면에 표면거칠기(surface roughness, 120a)가 형성되어, 발광소자의 광추출 효율을 높여줄 수 있다.
도 2는 제2 실시예에 따른 발광소자를 나타내는 단면도이다.
도 2를 참조하면, 본 실시예에 따른 발광소자(200)는 수직형 발광소자일 수 있으며, 지지기판(210), 접합층(220), 반사층(230), 오믹층(240), 발광구조물(250), 채널층(260), 전류 차단층(270), 제2 전극(280), 굴절층(290)을 포함하여 이루어진다.
지지기판(210) 상에 접합층(220)과 반사층(230) 및 오믹층(240)이 배치되고, 오믹층(240) 상에 발광구조물(light emitting structure)이 배치될 수 있고, 발광구조물의 하부의 가장 자리 영역에는 채널층(channel layer, 260)이 배치될 수 있다.
지지기판(210)은 베이스 기판으로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W) 등 중에서 적어도 하나로 구현될 수 있다. 또한 지지기판(210)은 캐리어 웨이퍼, 예를 들어 Si, Ge, GaAs, ZnO, SiC, SiGe, Ga2O3, GaN 등으로 구현될 수 있다.
상기 지지기판(210)상에는 접합층(220)이 배치될 수 있다. 접합층(220)은 지지기판(210)에 반사층(230)을 접합시킬 수 있다. 접합층(220)는 예를 들어 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.
접합층(220) 상에는 반사층(230)이 형성될 수 있다. 반사층(230)은 반사특성이 우수한 물질, 예를 들어 은(Ag), 니켈(Ni), 알루미늄(Al), 루비듐(Rh), 팔라듐(Pd), 이리듐(Ir), 루테늄(Ru), 마그네슘(Mg), 아연(Zn), 백금(Pt), 금(Au), 하프늄(Hf) 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 또한, 반사층(230)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있으며 이에 한정하지 않는다.
반사층(230) 상에는 오믹층(240)이 형성될 수 있다. 발광구조물(130)의 하면에 오믹 접촉되며, 층 또는 복수의 패턴으로 형성될 수 있다. 오믹층(240)은 투광성 전극층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.
지지기판(210), 접합층(220), 반사층(230) 및 오믹층(240)은 제1 전극일 수 있으며 발광구조물에 전류를 공급할 수 있다.
제1 전극과 발광구조물 사이에 채널층(260)이 배치될 수 있다. 채널층(260)은 발광구조물의 하부 가장자리 영역에 배치될 수 있고 투광성 물질로 형성될 수 있으며 예컨대 금속 산화물, 금속 질화물, 투광성 질화물, 투광성 산화물 또는 투광성 절연층으로 형성될 수 있다. 예를 들어, 채널층(260)는 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택적으로 형성될 수 있다.
제1 전극 상에는 발광구조물(250)이 배치될 수 있다. 발광구조물(250)은 제1 도전형 반도체층(251)과 활성층(252) 및 제2 도전형 반도체층(253)을 포함하여 이루어진다.
제1 도전형 반도체층(251)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(251)은 AlxInyGa(1-x-y)N (0≤≤x≤1, 0≤≤y≤≤1, 0≤≤x+y≤≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.
제1 도전형 반도체층(251)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(251)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
활성층(252)은 제1 도전형 반도체층(251)과 제2 도전형 반도체층(253) 사이에 배치되며, 단일 우물 구조(Double Hetero Structure), 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다.
활성층(252)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과장벽층, 예를 들면 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다.
우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.
제2 도전형 반도체층(253)은 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(253)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(253)은 예컨대, InxAlyGa1 -x- yN (0≤≤x≤1, 0≤≤y≤≤1, 0≤≤x+y≤≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaNAlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.
제2 도전형 반도체층(253)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(253)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도시되지는 않았으나, 활성층(252)과 제2 도전형 반도체층(253)의 사이에는 전자 차단층(Electron blocking layer)가 배치될 수 있다. 전자 차단층은 초격자(superlattice) 구조로 이루어질 수 있는데, 초격자는 예를 들어 제2 도전형 도펀트로 도핑된 AlGaN이 배치될 수 있고, 알루미늄의 조성비를 달리하는 GaN이 층(layer)을 이루어 복수 개 서로 교대로 배치될 수도 있으나 이에 한정하지 않는다.
제1 도전형 반도체층(251)의 표면이 요철 등의 패턴을 이루어 광추출 효율을 향상시킬 수 있고, 제1 도전형 반도체층(251)의 표면에는 제2 전극(280)이 배치되는데, 도 2에 도시된 바와 같이 제2 전극(280)이 배치되는 제1 도전형 반도체층(251)의 표면은 제1 도전형 반도체층(251)의 표면을 따라 패턴을 이루거나 패턴을 이루지 않을 수 있다. 제2 전극(280)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
발광구조물의 하부에는 제2 전극(280)와 대응하여 전류 차단층(270, current blocking layer)이 배치될 수 있는데, 전류 차단층(270)은 절연성 물질로 이루어질 수 있으며, 전류 차단층(270)에 의하여 지지기판(210) 방향에서 공급되는 전류가 제2 도전형 반도체층(253)의 전 영역으로 고루 공급될 수 있다.
지지기판(210)의 하면과 제2 전극(280)이 노출되도록 제1 굴절층(291). 제2 굴절층(292), 제3 굴절층(293)이 순차적으로 적층되어 굴절층(290)이 배치될 수 있다. 그리고, 제1 실시예에서와 같이, 제3 굴절층(293)에는 광추출 효율을 더욱 향상시키기 위해 표면거칠기(293a)가 더 형성될 수 있다.
도 3은 제3 실시예에 따른 발광소자를 나타내는 단면도이다.
본 실시예에 따른 발광소자(300)는 수평형 발광소자일 수 있으며, 투광성 기판(320), 발광구조물(340), 굴절층(360)을 포함한다.
실시예에서, 투광성 기판(320)은 사파이어 기판 등이 사용될 수 있고, 투광성을 가지는 전도성 기판 또는 절연성 기판을 포함하는데 이에 대해 한정하지는 않는다.
또한, 투광성 기판(320)의 일면에는 복수의 반도체 화합물이 적층된 발광구조물(340)이 배치된다. 그리고, 발광구조물(340)은 투광성 기판(320)의 하부에 구비되는 버퍼층(330), 버퍼층(330)의 하부에 구비되고, 제1 전극패드(341a)를 포함하는 제1 도전형 반도체층(341), 제1 도전형 반도체층(341)의 하부에 구비되는 활성층(342), 활성층(342)의 하부에 구비되고, 제2 전극패드(343a)를 포함하는 제2 도전형 반도체층(343)을 포함한다.
한편, 발광소자(300)에 구비되는 제1 전극패드(341a)는 제1 도전형 반도체층(341)의 일부가 메사 식각되어 일부가 노출된 면에 배치되고, 제2 전극패드(343a)는 제2 도전형 반도체층(343)의 하단면 일측에 배치된다. 여기서, 도전성을 높이기 위해 제2 도전형 반도체층(343)의 하단면과 제2 전극패드(343a) 사이에는 ITO(Indium Tin Oxide)(350)가 더 포함될 수 있다.
또한, 제1 전극패드(341a)와 제2 전극패드(343a)는 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
그리고, 투광성 기판(320)의 타면과 발광구조물(340)의 측벽부에는 발광소자(300)의 외부양자효율을 향상시키기 위해 굴절층(360)이 배치될 수 있다.
또한, 굴절층(360)은 복수의 층으로 배치될 수 있으며, 각 굴절층의 굴절률이 외곽층으로 갈수록 굴절률이 작아지도록 복수의 굴절층(160)이 적층되어 배치될 수 있다.
한편, 발광구조물(340)은 투광성 기판(320)의 일면과 대향하는 제1 면과 상기 제1 면의 반대측의 제2 면을 포함할 수 있는데, 복수의 굴절층(160)은 제1 도전형 반도체층(341) 상의 제1 전극패드(341a)와 제2 도전형 반도체층(343) 상의 제2 전극패드(342a)를 노출시키면서 발광구조물(340)의 상기 제2 면 위에 배치될 수 있다.
실시예에서, 굴절층(360)은 제1 굴절층(361), 제2 굴절층(362) 및 제3 굴절층(363)을 포함할 수 있다. 여기서, 제1 굴절층(361), 제2 굴절층(362) 및 제3 굴절층(363)의 굴절률은 서로 다를 수 있고, 투광성 기판(320)의 굴절률보다 작을 수 있다.
그리고, 투광성 기판(320)의 굴절률은 1.7 내지 1.8일 수 있으며, 제1 굴절층(361)의 굴절률은 투광성 기판(320)의 굴절률보다 작은 1.53 내지 1.56일 수 있다.
또한, 제2 굴절층(362)의 굴절률은 제1 굴절층(361)의 굴절률보다 작도록 1.50일 수 있으며, 제3 굴절층(363)의 굴절률은 제2 굴절층(362)의 굴절률보다 작은 1.456일 수 있다.
이와 같이, 투광성 기판의 굴절률보다 굴절률이 작은 복수의 굴절층을 투광성 기판 상에 적층시키고, 복수의 굴절층을 적층시킬 때 굴절층 간에 배치되는 굴절층이 상하로 이웃하는 굴절층 굴절률의 중간값을 갖는 굴절층을 배치시킬 수 있다.
실시예에서, 굴절층(360)의 각 층은 스핀온 유전체(Spin-On-Dielectric : SOD)가 스핀 코팅(spin coating)될 수 있다. 여기서, 스핀온 유전체는 퍼하이드로폴리실라잔(Perhydropolysilazane : PHPS)을 포함할 수 있다.
한편, 제3 굴절층(363)의 표면은 암모니아수(NH4OH)로 큐어링(curing)될 수 있고, 이 과정에서, 제3 굴절층(363)의 표면에는 결정 방향성이 없이 표면거칠기(surface roughness, 363a)가 형성될 수 있다. 그리고, 표면거칠기의 높이는 제3 굴절층의 두께에 따라 달라질 수 있다.
이와 같이 형성된 제3 굴절층(363)의 표면거칠기(363a)는 발광소자에서 방출되는 빛의 광추출 효율을 더욱 향상시킬 수 있다.
상술한 바와 같이 실시예들에 따르면, 투광성 기판 상에 복수의 제1 굴절층, 제2 굴절층 및 제3 굴절층이 배치됨으로써 각 굴절층의 굴절률 차이로 발광소자의 광추출 효율을 높일 수 있으며, 굴절률이 단계적으로 바뀌어 Refractive index grading 효과를 얻을 수 있어 광추출 효율을 크게 향상시킬 수 있다.
도 4는 굴절층의 표면을 질산(HNO3)과 암모니아수(NH4OH)로 각각 큐어링 했을 때, 굴절층을 이루는 성분과 굴절층의 굴절률을 도시한 그래프이다.
도 4의 그래프는 제3 굴절층의 광흡수도를 나타내는 푸리에변환 적외선 분광(Fourier Transform Infrared Spectrum : FTIR) 그래프인데, 푸리에변환 적외선 분광은 분자의 진동에 의한 스펙트럼이나 회전에 기인하는 스펙트럼을 관측하는 것으로 스펙트럼의 파장이나 세기를 해석함으로써 분자의 형상이나 원자 간의 결합력 또는 그것들의 조성을 알 수 있다.
상술한 바와 같이 열공정을 거친 뒤, 퍼하이드로폴리실라잔을 포함하는 제3 굴절층을 암모니아수(NH4OH)에 담궈 큐어링(curing)시킬 수 있다. 이러한 큐어링 공정을 통하여 퍼하이드로폴리실라잔 내 Si-H, Si-N 결합이 대부분 Si-O 결합으로 치환된다.
도 4의 그래프에서와 같이, 제3 굴절층의 표면을 질산(HNO3)으로 큐어링 했을 때와 제3 굴절층의 표면을 암모니아수(NH4OH)로 각각 큐어링 했을 때의 제3 굴절층의 조성을 비교해 봤을 때, 암모니아수(NH4OH)로 큐어링 했을 때에만 제3 굴절층에 Si-O 결합이 있는 것을 확인할 수 있다.
제3 굴절층의 표면이 N-H 결합, Si-H 결합 및 Si-N 결합으로 형성되면 브리틀(bittle)하여 외부 스트레스에 약하나, 제3 굴절층의 표면이 Si-O 결합으로 조성이 전환되면, 표면이 유연해져 내구성이 향상될 수 있다.
도 5a는 굴절층의 표면을 과산화수소(H2O2)로 큐어링 했을 때, 굴절층의 표면을 나타내고, 도 5b는 굴절층의 표면을 암모니아수(NH4OH)로 큐어링 했을 때, 굴절층의 표면에 형성된 표면거칠기를 나타낸다.
도 5a와 도 5b를 참조하면, 굴절층을 과산화수소(H2O2)로 큐어링 했을 때 굴절층의 표면은 매끈한 반면, 굴절층의 표면을 암모니아수(NH4OH)로 큐어링 했을 때 굴절층의 표면에는 표면거칠기가 형성되는 것을 알 수 있다. 이와 같이, 실시예에서 제3 굴절층의 표면에 형성된 표면거칠기 또한 발광소자의 광추출 효율을 향상시켜 줄 수 있다.
상술한 발광소자는 하나 또는 복수 개가 하나의 발광소자 패키지 내에 배치될 수 있다.
여기서, 발광소자 패키지 내에 발광소자가 배치될 때, 발광소자의 제1 전극패드와 제2 전극패드는 발광소자 패키지의 기판에 구비되는 제1 리드 프레임과 제2 리드 프레임에 각각 전기적으로 연결될 수 있다. 또한, 발광소자의 둘레에는 실리콘 등을 포함하는 몰딩부가 배치되어 발광소자를 보호할 수 있다.
그리고, 상술한 발광소자 내지 발광소자 패키지는 조명 시스템의 광원으로 사용될 수 있는데, 일예로 영상표시장치의 백라이트 유닛과 조명 장치에 사용될 수 있다.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치에 사용될 때 등기구나 벌브(bulb) 타입의 광원에 사용될 수도 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200, 300 : 발광소자 120, 320 : 투광성 기판
130, 330 : 버퍼층 140, 250, 340 : 발광구조물
141, 251, 341 : 제1 도전형 반도체층 142, 252, 352 : 활성층
143, 253, 343 : 제2 도전형 반도체층 141a, 341a : 제1 전극패드
143a, 343a : 제2 전극패드 160, 290, 360 : 굴절층
161, 291, 361 : 제1 굴절층 162, 292, 362 : 제2 굴절층
163, 293, 363 : 제3 굴절층

Claims (14)

  1. 투광성 기판; 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하며, 상기 투광성 기판의 일면에 배치되는 발광구조물; 및 상기 투광성 기판의 타면에서 상기 발광구조물로부터 방출되는 빛이 출사되는 방향으로 적층되며, 서로 다른 굴절률을 갖는 복수의 굴절층을 포함하는 발광소자의 제조 방법에 있어서,
    상기 투광성 기판의 타면에 제1 굴절층을 형성하는, 제1 굴절층 형성 단계;
    상기 제1 굴절층 상에 제2 굴절층을 형성하는, 제2 굴절층 형성 단계; 및
    상기 제2 굴절층 상에 제3 굴절층을 형성하는, 제3 굴절층 형성 단계;를 포함하고,
    상기 제1 굴절층 형성 단계에서의 상기 제1 굴절층의 표면을 큐어링하는 물질, 상기 제2 굴절층 형성 단계에서의 상기 제2 굴절층의 표면을 큐어링하는 물질, 및 상기 제3 굴절층 형성 단계에서 상기 제3 굴절층의 표면을 큐어링하는 물질은 서로 다른,
    발광 소자의 제조 방법.
  2. 제1 항에 있어서,
    상기 제2 굴절층 형성 단계에서 상기 제2 굴절층의 표면을 과산화수소수(H2O2)로 큐어링하는, 발광 소자의 제조 방법.
  3. 제1 항 또는 제2 항에 있어서,
    상기 제3 굴절층 형성 단계에서 상기 제3 굴절층의 표면을 암모니아수(NH4OH)로 큐어링하는, 발광소자의 제조 방법.
  4. 제3 항에 있어서,
    상기 제3 굴절층 형성 단계에서 상기 제2 굴절층 상에 스핀온 유전체 물질을 상기 제3 굴절층으로서 적층하고, 상기 적층된 제3 굴절층의 표면을 암모니아수(NH4OH)로 큐어링하여 상기 큐어링된 제3 굴절층의 조성이 실리콘 옥사이드(SiO2)로 변경되는, 발광소자의 제조 방법.
  5. 제1 항에 있어서,
    상기 복수의 굴절층 중 어느 하나의 굴절층의 표면에는 표면거칠기(surface roughness)가 형성되는 발광소자의 제조 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020150133514A 2015-09-22 2015-09-22 발광소자 KR102432588B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150133514A KR102432588B1 (ko) 2015-09-22 2015-09-22 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150133514A KR102432588B1 (ko) 2015-09-22 2015-09-22 발광소자

Publications (2)

Publication Number Publication Date
KR20170035025A KR20170035025A (ko) 2017-03-30
KR102432588B1 true KR102432588B1 (ko) 2022-08-17

Family

ID=58503131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150133514A KR102432588B1 (ko) 2015-09-22 2015-09-22 발광소자

Country Status (1)

Country Link
KR (1) KR102432588B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096116A (ja) 2005-09-29 2007-04-12 Toyoda Gosei Co Ltd 発光素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101769075B1 (ko) * 2010-12-24 2017-08-18 서울바이오시스 주식회사 발광 다이오드 칩 및 그것을 제조하는 방법
KR20150039518A (ko) * 2013-10-02 2015-04-10 엘지이노텍 주식회사 발광소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096116A (ja) 2005-09-29 2007-04-12 Toyoda Gosei Co Ltd 発光素子

Also Published As

Publication number Publication date
KR20170035025A (ko) 2017-03-30

Similar Documents

Publication Publication Date Title
KR101827975B1 (ko) 발광소자
KR101941033B1 (ko) 발광소자
KR102007402B1 (ko) 발광소자
KR101908657B1 (ko) 발광소자
EP2752896B1 (en) Light emitting device package
KR101974153B1 (ko) 발광 소자 및 이를 포함하는 조명 시스템
KR101941032B1 (ko) 발광소자
KR101929933B1 (ko) 발광 소자 및 이를 포함하는 조명 시스템
KR101963220B1 (ko) 발광소자
KR101922529B1 (ko) 발광소자
KR101902398B1 (ko) 발광 소자 및 이를 포함하는 조명 시스템
KR102050053B1 (ko) 발광소자
KR102432588B1 (ko) 발광소자
KR102007401B1 (ko) 발광소자
KR102050052B1 (ko) 발광소자
KR101911867B1 (ko) 발광소자
KR102346719B1 (ko) 발광소자
KR101915212B1 (ko) 발광소자
KR101843895B1 (ko) 발광 소자 및 그를 이용한 조명 시스템
KR101911865B1 (ko) 발광소자
KR102319813B1 (ko) 발광소자
KR101960791B1 (ko) 발광소자
KR102310646B1 (ko) 발광소자 패키지 및 발광소자 패키지 어레이의 분리 장치
KR20130061342A (ko) 발광소자
KR20140056931A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant