KR20160091252A - 협 액자 및 협 액자가 배치된 디스플레이 - Google Patents

협 액자 및 협 액자가 배치된 디스플레이 Download PDF

Info

Publication number
KR20160091252A
KR20160091252A KR1020157036877A KR20157036877A KR20160091252A KR 20160091252 A KR20160091252 A KR 20160091252A KR 1020157036877 A KR1020157036877 A KR 1020157036877A KR 20157036877 A KR20157036877 A KR 20157036877A KR 20160091252 A KR20160091252 A KR 20160091252A
Authority
KR
South Korea
Prior art keywords
integrated circuit
customizing
display
circuit chip
pixel data
Prior art date
Application number
KR1020157036877A
Other languages
English (en)
Other versions
KR101780351B1 (ko
Inventor
안위 리우
궈셍 리
젱동 시아오
Original Assignee
시아오미 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시아오미 아이엔씨. filed Critical 시아오미 아이엔씨.
Publication of KR20160091252A publication Critical patent/KR20160091252A/ko
Application granted granted Critical
Publication of KR101780351B1 publication Critical patent/KR101780351B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본 발명은 협 액자 및 협 액자가 배치된 디스플레이에 관한 것으로, 디스플레이 기술 분야에 속한다. 상기 디스플레이의 협 액자는 동일 길이의 화소 데이터선, GIP선 및 적어도 2 개의 커스트마이징 집적회로칩을 구비하고, 각 커스트마이징 집적회로칩에 배치된 회로는 표준 집적회로칩에 배치된 회로에 상당하다. 각 커스트마이징 집적회로칩은 순차적으로 동일 직선을 따라 횡방향으로 배열되고 각 커스트마이징 집적회로칩의 횡방향 폭의 합계는 상기 표준 집적회로칩의 폭보다 크다. 각 커스트마이징 집적회로칩에는 모두 상기 화소 데이터선 및 상기 GIP선 중 적어도 하나가 연결되어 있다. 액자의 표준 집적회로칩을 적어도 2 개의 횡방향으로 나란히 배열된 집적회로칩으로 대체함으로서 종래 기술의 액자가 비교적 넓은 문제를 해결하고 디스플레이를 협 액자화할 수 있는 효과에 도달했다.

Description

협 액자 및 협 액자가 배치된 디스플레이{SLIM BEZEL AND DISPLAY PROVIDED WITH THE SAME}
본　출원은 출원일이 2015년1월26일이며, 출원번호가 201510038519.3인 중국특허출원 및 출원일이 2014년12월26 일이며, 출원번호가 201410834739.2인 중국특허출원을 기초로 우선권을 주장하고, 해당 중국특허출원의 전체 내용은 본원 발명에 원용된다.
본 발명은 디스플레이 기술분야에 관한 것으로, 특히 협 액자 및 협 액자가 배치된 디스플레이에 관한 것이다.
디스플레이의 해상도가 점점 높아짐에 따라 디스플레이의 액자(베젤) 점용면적을 최대한 줄이기 위해 각 제조사들은 모두 디스플레이의 액자를 좁히기 위해 노력하고 있다.
이러한 액자의 설계에 있어서, 디스플레이 상측 액자, 좌측 액자 및 우측 액자의 협(狹) 액자화는 이미 달성했지만, 디스플레이 하측 액자에는 일반적으로 디스플레이를 제어하는 집적회로칩 (약칭:IC, 전칭: integrated circuit), 플렉시블 회로기판의 본딩 (즉, FPC bonding), 화소 데이터선 (일반적으로 소스선 (source line)이라고 함) 및 GIP(전칭: Gate In Panel)선을 배치해야 하고, 또한 집적회로칩, 플렉시블 회로기판의 본딩, 화소 데이터선 및 GIP선의 배선은 모두 공정 프로세스의 영향을 받기 때문에 현재 디스플레이 하측 액자는 일반적으로 비교적 넓게 되어 있다.
본 발명은 종래 기술에 존재하는 문제를 해결하기 위하여 협 액자 및 협 액자가 배치된 디스플레이를 제공한다.
본 발명의 기술 방안은 다음과 같다.
본 발명의 제 1 양태에 따르면, 디스플레이 협 액자를 제공하고, 상기 디스플레이 협 액자는 동일 길이의 화소 데이터선, GIP선 및 적어도 2 개의 커스트마이징 집적회로칩을 구비하고, 각 커스트마이징 집적회로칩에 배치된 회로는 표준 집적회로칩에 배치된 회로에 상당하며,
각 커스트마이징 집적회로칩은 순차적으로 동일 직선을 따라 횡방향으로 배열되고, 각 커스트마이징 집적회로칩의 횡방향 폭의 합계(전체 폭)는 상기 표준 집적회로칩의 폭보다 크며,
각 커스트마이징 집적회로칩에는 상기 화소 데이터선 및 상기 GIP선 중의 적어도 하나가 연결되어 있다.
본 발명의 제 2 양태에 따르면 협 액자가 배치된 디스플레이를 제공하고, 상기 디스플레이는 스크린과 제 1 양태에 기재된 협 액자를 구비한다.
본 발명에 제공된 기술 방안에 따르면 다음과 같은 기술 효과를 가져올 수 있다.
액자 중의 표준 집적회로칩을 횡방향으로 나란히 배열된 적어도 2 개의 집적회로칩으로 교체하여 나란히 배열된 집적회로칩의 폭의 합계가 표준 집적회로칩의 폭보다 커지기 때문에 화소 데이터선 및 GIP선이 배선될 때 점용할 수 있는 폭이 넓어져 높이에 대한 점용을 감소할 수 있다. 따라서 종래 기술의 액자가 비교적 넓은 문제를 해결하고 디스플레이의 협 액자화 효과를 가져올 수 있다.
또한, 상기 일반적인 기재 및 하기 상세한 설명은 단지 예시적이고 해석적인 설명이며, 본 발명을 한정하지 않는다.
하기의 도면은 명세서에 병합되어 본 명세서의 일부를 구성하고 본 발명에 부합하는 실시예를 표시하며 명세서와 함께 본 발명의 원리를 해석한다.
도1은　일 예시적인 실시예에 따른 기존 디스플레이의 액자를 나타내는 모식도이다.
도 2a는 일 예시적인 실시예에 따른 디스플레이의 협 액자의 정면을 나타내는 모식도이다.
도 2b는 일 예시적인 실시예에 따른 도 2a의 협 액자의 화소 데이터선 및 GIP선의 1 층 배선 배열을 모식적으로 나타내는 사시도이다.
도 2c는 일 예시적인 실시예에 따른 도 2a의 협 액자의 확대 후 측면 단면을 나타내는 모식도이다.
도 2d는 일 예시적인 실시예에 따른 도 2a의 협 액자의 화소 데이터선 및 GIP선의 2 층 배선 배열을 나타내는 모식도이다.
도 2e는 일 예시적인 실시예에 따른 도 2d의 협 액자를 모식적으로 나타내는 사시도이다.
도 2f는 일 예시적인 실시예에 따른 도 2d의 협 액자의 확대 후 측면 단면을 나타내는 모식도이다.
도 3a는 다른 일 예시적인 실시예에 따른 디스플레이의 협 액자의 정면을 나타내는 모식도이다.
도 3b는 일 예시적인 실시예에 따른 도 3a의 협 액자의 확대 후 측면 단면을 나타내는 모식도이다.
도 3c는 일 예시적인 실시예에 따른 도 3a의 협 액자의 화소 데이터선 및 GIP선의 2 층 배선 배열을 나타내는 모식도이다.
도 3d는 일 예시적인 실시예에 따른 도 3c의 협 액자의 확대 후 측면 단면을 나타내는 모식도이다.
도 4는 다른 일 예시적인 실시예에 따른 디스플레이 협 액자의 정면을 나타내는 모식도이다.
도 5는 일 예시적인 실시예에 따른 협 액자가 배치된 디스플레이를 나타내는 모식도이다.
여기서, 예시적인 실시예에 대하여 상세하게 설명하고, 그 사례를 도면에 표시한다. 하기의 서술이 도면에 관련될 때, 달리 명시하지 않는 경우, 서로 다른 도면에서의 동일한 부호는 동일한 구성 요소 또는 유사한 구성 요소를 나타낸다. 하기의 예시적인 실시예에서 서술한 실시방식은 본 발명에 부합되는 모든 실시 방식을 대표하는 것이 아니며, 실시방식들은 다만 첨부된 특허청구의 범위에 기재한 본 발명의 일부 측면에 부합되는 장치 및 방법의 예이다. 본 발명에 기재된 "협 액자"는 일반적으로 디스플레이의 작아진 하측 액자를 가리키며 디스플레이는 적어도 스크린 및 하측 액자를 구비한다.
도1은　일 예시적인 실시예에 따른 기존 디스플레이의 액자를 나타내는 모식도이다．　도　１에　도시한　액자에서　표준　집적회로칩　（１０）의　높이는　Ｃ이고，　폭은　Ａ이며，　또한　상기　액자는　화소　데이터선（１２）　및　ＧＩＰ선（１４）을　포함하며　일반적으로　ＧＩＰ선（１４）의　수량은　화소　데이터선（１２）　수량보다　훨씬　적다．　한편，　화소　데이터선（１２）은　신호를　전송할　때　동기　전송에　대한　요구가　비교적　높기　때문에，　화소　데이터선（１２）의　배선을　중점적으로　고려할　필요가　있다．　α　실리콘과　인듐　갈륨　아연　산화물　(약칭 : IGZO, 전칭 : indium gallium zinc oxide) 재질의　고해상도　스크린에　있어서，　개개의　화소　데이터선　（１２）　및　개개의　ＧＩＰ선（１４）은　모두　표준　집적회로칩　（１０）의　핀에　연결되어　있으며，　해상도　１２８０×１０２４인　스크린을　예로　들면，　각　화소가　모두　３　개의　트랜지스터　（각각　빨강，　녹색，　파랑의　세　가지　색상에　대응）로　구성되고，　또한，　１　열마다　１　개의　화소　데이터선을　필요로　하기　때문에　한정　폭　이내에　화소　데이터선　１２８０×３＝３８４０개를　연결해야　하며，　저온　다결정　실리콘　기술　(약칭:LTPs ,전칭:Low Temperature Poly-silicon)이　ｍｕｘ　회로를　구비한다　하더라도　약　１２８０개의　화소　데이터선을　필요로　한다.
따라서　한정　폭　Ａ에서　스크린　패널내로　연결되는　화소　데이터선은　일정한　높이를　점용해야　하며，　동시에　스크린이　화면을　표시할　때　화소　데이터선（１２）에　접속된　화소점은　표시시의　동기화를　유지해야　하기에，　즉　이러한　화소　데이터선（１２）을　동일　길이로　배치해야　하기에　더욱　큰　높이　Ｂ를　점용해야　한다．　때문에　디스플레이　하측　액자의　폭은　비교적　넓게　되어　있다．
기존　공정　프로세스의　제한성으로　더　작은　폭　및　더　작은　길이를　갖는　집적회로칩을　제공하기가　어렵다．　하지만　집적회로칩을　더　짧고　더　가늘게　할　수　있기　때문에　디스플레이　하측　액자　폭을　최대한　감소하기　위하여　표준　집적회로칩을　적어도　２　개의　보다　짧고　보다　좁은　커스트마이징　집적회로칩으로　대체할　수　있으며，　구체적으로　도　２a와　같다．
도　２a는　일　예시적인　실시예에　따른　디스플레이의　협　액자의　정면을　나타내는　모식도이다．　　도　２a에서，　상기　협　액자（２００）는　적어도　２개의　커스트마이징　집적회로칩（２０），　동일　길이의　화소　데이터선（２２）　및　ＧＩＰ선（２４）을　구비하고　각　커스트마이징　집적회로칩（２０）에　배치된　회로는　표준　집적회로칩에　배치된　회로에　상당하다．
각　커스트마이징　집적회로칩（２０）은　순차적으로　동일　직선　Ｌ１에　따라　횡방향으로　배열되고　각　커스트마이징　집적회로칩（２０）의　횡방향　폭의　합계는　표준　집적회로칩의　폭보다　크다． 도　２a의　두　개의　커스트마이징　집적회로칩（２０）에　있어서　두　개의　커스트마이징　집적회로칩（２０）의　폭의　합계　Ｄ１＋Ｄ２는　일반적으로　도　１의　표준　집적회로칩（１０）의　폭　Ａ보다　크다．
본　실시예에서　각　커스트마이징　집적회로칩의　배열방식은　동일하며，　즉　각　커스트마이징　집적회로칩의　폭과　높이에　의해　형성된　평면은　모두　동일　평면　상에　위치하고，　또한，　커스트마이징　집적회로칩의　배열　방향을　제　１의　배열　방식으로　설치한다．　제　１　의　배열　방식에　있어서　커스트마이징　집적회로칩의　폭과　높이에　의해　형성된　평면은　협　액자가　위치한　평면과　평행된다． 도　２b는　일 예시적인 실시예에 따른 도 2a의 협 액자의 화소 데이터선 및 GIP선의 1 층 배선 배열을 모식적으로 나타내는 사시도이다.　도　２b에 있어서 좌측　커스트마이징　집적회로칩（２０）과　우측　커스트마이징 집적회로칩（２０）의　배열은 동일하며，　즉　좌측　커스트마이징　집적회로칩（２０）의　폭　Ｄ１　및　높이　Ｆ에 의해 형성된 평면과　우측　커스트마이징　집적회로칩（２０）의　폭　Ｄ２　및　높이　Ｆ에 의해 형성된　평면은　동일　평면　상에　위치하고，　또한　모두　협　액자(２００)가 위치한 평면과　평행하고　커스트마이징　집적회로칩（２０）의　두께　Ｈ가 위치한 선은　협　액자(２００)가 위치한 평면에　수직된다．
도 2c는 일 예시적인 실시예에 따른 도 2a의 협 액자의 확대 후 측면 단면을 나타내는 모식도이다．　도　２c에서　알 수　있다시피，　커스트마이징　집적회로칩（２０）의　폭　및　높이　Ｆ에 의해 형성된　평면은　협　액자(２００)가 위치한 평면과　평행하고　커스트마이징　집적회로칩（２０）의　두께　Ｈ는　협　액자(２００)가 위치한 평면에　수직된다. 여기서,　협　액자(２００)가 위치한 평면은　디스플레이　스크린이 위치한 평면과　동일하거나　평행된다．
선택적으로,　각　인접한　２개의　커스트마이징　집적회로칩（２０）　사이는　접촉적으로　또는 비접촉적으로　배치된다． 즉，２개의　서로　인접한　커스트마이징　집적회로칩（２０）　사이의　간격은　０보다　크거나　０과 같다． 각　서로　인접한　２개의　커스트마이징　집적회로칩(２０)　사이마다　모두　접촉하여　배치되는　경우，　각　커스트마이징　집적회로칩　(２０)의　폭의　합계는　표준　집적회로칩의　폭보다　크고，　서로　인접한　두　개의　커스트마이징　집적회로칩(２０)사이마다　모두　접촉되지　아니할 때，　즉　서로　인접한　커스트마이징　집적회로칩(２０)　사이마다　일정한　간격이　존재할 때,　가장　좌측의　커스트마이징　집적회로칩（２０）의　좌측　가장자리에서　가장　우측의　커스트마이징　집적회로칩（２０）의　우측　가장자리까지의　거리는　일반적으로　도　１의　표준　집적회로칩（１０）의　폭　Ａ보다　크다．
커스트마이징　집적회로칩의　종방향에서　점용하는　높이를　줄이고　디스플레이　하측　액자를　최대한　좁게 하기　위하여,　각　커스트마이징　집적회로칩（２０）을　순차적으로　동일 직선을 따라 횡방향으로　배열한다．　즉，　각　커스트마이징　집적회로칩（２０）의　횡방향　중심선은　동일　직선　Ｌ１상에　위치한다.　각　커스트마이징　집적회로칩（２０）의　횡방향　중심선이　모두　동일　직선Ｌ１상에　위치하는　것은　이상적인 형태로서　실제로　배치하는　경우　이러한　커스트마이징　집적회로칩（２０）은　가능한　순차적으로　동일　직선을　따라　횡방향으로　배열되어 있다．
각　커스트마이징　집적회로칩(２０)에　배치한　전기　회로가　표준　집적회로칩에　배치된　전기　회로에　상당하기에，즉　표준　집적회로칩의　회로가　복수의　커스트마이징　집적회로칩（２０）에　분포되기에　화소　데이터선(２２) 및 ＧＩＰ선(２４)을　배선할　때　점용하는　높이를　최대한　줄이기　위하여　각　커스트마이징　집적회로칩（２０）의　횡방향의　폭의　합계가　표준　집적회로칩의　폭보다　더　크게　설치한다．　화소　데이터　선(２２)　및 ＧＩＰ선(２４)의　배선시　점용　면적이　일정하기　때문에　점용　가능한　배선　면적의　폭이　넓어진　후　화소　데이터선(２２) 및 ＧＩＰ선(２４)의　배선시의　점용　높이가　작아져，　즉，도　２a 중의　높이　Ｅ１이　도１ 중의　높이　Ｂ보다　작아져，　따라서　디스플레이　하측　액자가　좁아지고　디스플레이　하측　액자의　협 액자화를　실현했다．
실제로　디스플레이　하측　액자를　좁게　하는　경우　각　커스트마이징　집적회로칩에는　모두　화소　데이터선（２２）　및　ＧＩＰ선(２４)　중의　적어도 하나가　연결되어 있다．　즉,　하나의　커스트마이징　집적회로칩에는　화소　데이터선(２２)만이　연결될 수 있고，혹은　ＧＩＰ선(２４)만이　연결될 수도　있고，　화소　데이터선（２２） 및　ＧＩＰ선(２４)이　동시에　연결될　수도　있으며，　구체적으로　커스트마이징　집적회로칩（２０）의　내부　회로의　레이아웃에　의해　결정된다．
선택적으로　각　커스트마이징　집적회로칩（２０） 상부의 핀은　균일하게　배치되어 있고，　또한　이러한　핀은 화소　데이터선（２２）　및　ＧＩＰ선（２４）과　일일히　대응되여　연결된다．　일반적으로　각　커스트마이징　집적회로칩（２０）　상부의 핀　수량은　화소　데이터선（２２） 및　ＧＩＰ선(２４)의　수량과　동일하지만，실제　필요에　따라　커스트마이징　집적회로칩（２０）의　상부에는　기타　용도의　핀을　설치할 수도 있으며，본　실시예의　보호　범위는 이에 한정되는　것이　아니다．
각　커스트마이징　집적회로칩（２０）의　상부에　핀이　균일하게　배치되어 있고, 또한　이러한　핀이　화소　데이터선（２２）　및　ＧＩＰ선(２４)에　일일히　대응되기에　커스트마이징　집적회로칩（２０）의　상부에서　화소　데이터선（２２）　및　ＧＩＰ선(２４)의　배선에 이용되는　영역에　대한　낭비를　최대한　줄일　수　있어 화소　데이터선（２２）　및　ＧＩＰ선(２４)을　최대한　균일하게　배치하여　도　２a의　배선　높이　Ｅ１의　감소를　극대화할 수 있다．
일　구현예에　있어서，　스크린에서　화소를　동시에　표시하거나　또는　동시에　오프해야　하기에　화소는　적시성(timeliness)에　대한　요구가　매우　높으며，　또한　이로　하여　화소　데이터선（２２）의　길이를　동일하게　배치할　필요가 있다．　이러한　화소가　동일한　시각에　제어되는　것을　확보하기 위하여　화소　데이터선（２２）의　길이가　동일한　전제하에서　동일한 시각에 화소　데이터선（２２）을　제어해야 하며，따라서　각　인접한　２개의　커스트마이징　집적회로칩　사이는　와이어에　의해　연결되여，　각　커스트마이징　집적회로칩（２０）은 이에　연결된　화소　데이터　선(２２)에　동시에　신호를　전송할 수 있다．　즉，　각　커스트마이징　집적회로칩（２０）은　이에　연결된　모든　화소　데이터선(２２)에　동시에　신호를　전송하는　것을　제어하기 위하여 사용된다．
또한　각　커스트마이징　집적회로칩（２０）의　회로는　표준　집적회로칩이　각　커스트마이징　집적회로칩(２０)에　분산되어 이루어진 것으로서，회로중의　소자들이　점용하는　공간이　일정하기에　각　커스트마이징　집적회로칩의　전체 면적은 일반적으로　상기　표준　집적회로칩의　면적과　같다．　선택적으로　각　커스트마이징　집적회로칩　（２０）의　가장자리에 의한　면적의　손실을　고려할 때,　각　커스트마이징　집적회로칩（２０）의　전체 면적은　일반적으로　표준　집적회로칩의　면적보다　약간　클 수 있다．
선택적으로　각　커스트마이징　집적회로칩（２０）의　높이　Ｆ는　동일하다.　각　커스트마이징　집적회로칩（２０）의　회로는　표준　집적회로칩이　각　커스트마이징　집적회로칩（２０）에　분산되어 이루어진 것으로서，　각　커스트마이징　집적회로칩（２０）의　전체 면적이　표준　집적회로칩의　면적과　동일한　경우，　각　커스트마이징　집적회로칩（２０）의　높이　Ｆ는　모두　도　１의　표준　집적회로칩（１０）의　높이　Ｃ보다　작고，　각　커스트마이징　집적회로칩의　폭은　동일하거나　상이할 수 있으며，　예를　들어　Ｄ１과　Ｄ２는　동일할 수도　있고　상이할 수도 있다．
일 구현예에 있어서, 디스플레이 하측 액자를 더 좁게 하기 위하여 커스트마이징 집적회로칩에 연결하는 각 화소 데이터선 및 GIP선을 2 층 또는 2 층 이상으로 배치하여 스크린의 상응한 포트에 연결할 수 있다.
도　２a, 도　２b　및 도　２c에 있어서　커스트마이징　집적회로에　연결하는　각　화소　데이터선　및　ＧＩＰ선은　１　층　이상의　배치방식으로　스크린의　대응하는　포트에　연결되고，　즉　모든　화소　데이터선　및　ＧＩＰ선은　모두　동일　층에　위치한다．　화소　데이터선의　수량이　너무　많기에　이러한　화소　데이터선이　하측　액자의　높이에　대한　점용을　더욱　감소하기 위하여　화소 데이터선을, 또는 화소 데이터선과 GIP선을　각각　적어도　두 층에　배치할　수　있다．　예를　들어，　도　２b에 도시한 바와 같이　화소　데이터선（２２）　및　ＧＩＰ선(２４)　중　일부가　제　１　층에　균일하게　배치되어　스크린의　대응　포트(２６)와　연결되어　있으며，　화소　데이터선（２２）　및　ＧＩＰ선(２４)　중　다른　일부는　제　２　층에　균일하게　배치되어　스크린의　대응하는　포트(２６)과　연결되어 있다．
도 2d는 일 예시적인 실시예에 따른 도 2a의 협 액자의 화소 데이터선 및 GIP선의 2 층 배선 배열을 나타내는 모식도이다．　도　２d에서　화소　데이터선（２２）　및　ＧＩＰ선（24）중　실선으로　표시된　선이　제　１　층에　위치하고　점선으로　표시된　선이　제　２　층에　위치한다．　두　층을　더욱　쉽게　전시하기 위하여 도 ２e를 제시한다. 도 2e는 일 예시적인 실시예에 따른 도 2d의 협 액자를 모식적으로 나타내는 사시도이다.　 도　２e에서, 화소　데이터선（２２）　및　ＧＩＰ선（24）중　실선으로　표시한　선과　점선으로　표시한　선은　각각　두　층에　위치하지만， 여기서,　커스트마이징　집적회로칩（２０）　및　이의 핀은　모두　도　２a　및 도　２b와　동일하다．
도 2f는 일 예시적인 실시예에 따른 도 2d의 협 액자의 확대 후 측면 단면을 나타내는 모식도이다．　두 층에　각각　위치하는　화소　데이터선　（２２）　및　ＧＩＰ선（24）은　모두　커스트마이징　집적회로칩（２０）　및　스크린의　대응　포트에　연결되고，　커스트마이징　집적회로칩（２０）의　폭과　높이에 의해 형성된 평면은 협　액자　(２００)가 위치한 평면과　평행하고　커스트마이징　집적회로칩（２０）의　두께　Ｈ는　협　액자　(２００)가 위치한 평면에　수직된다．
도 2b 및 도 2e에서 알 수 있다시피, 도 2b의 각 화소 데이터선(22) 및 GIP선(24)은 동일 층에 배선되어 있으며, 도 2e의 각 화소 데이터선(22) 및 GIP선(24)은 두 층에 배선되어 있다. 각 화소 데이터선 (22) 및 GIP선 (24)이 두 층에 배선되는 경우, 하측 액자의 두께를 점용할 수 있고, 또한 동일 층의 선의 수량을 감소할 수 있기에, 동일 층의 레이아웃 면적의 점용을 감소할 수 있다. 각 층의 폭이 변화하지 않는 경우, 선의 각 층의 높이에 대한 점용을 감소시켜, 하측 액자 높이에 대한 점용을 감소하여 하측 액자를 더욱 좁게 할 수 있다. 즉, 도 2d에서 배선 높이 E2는 도 2a의 배선 높이 E1보다 작고, 이에 따라, 도 2d에서 좌측 커스트마이징 집적회로칩(20) 및 우측 커스트마이징 집적회로칩(20)의 중심선이 위치한 직선 L2와 도 2a의 직선 L1는 다르며, 직선 L1에 비해 직선 L2는 하측 액자(200)의 위 가장자리에 더 가깝게 위치해 있고, 혹은 디스플레이의 스크린에 더 가깝게 위치해 있다.
위와 같이, 본 발명의 실시예에 따른 디스플레이 협 액자는 액자 중의 표준 집적회로칩을 횡방향으로 나란히 배열된 적어도 2 개의 집적회로칩으로 대체하고 또한 나란히 배열된 집적회로칩의 전체 폭이 표준 집적회로칩의 폭보다 크기 때문에 화소 데이터선 및 GIP선이 배선될 때 점용할 수 있는 폭이 넓어지고, 높이에 대한 점용을 감소할 수 있다. 따라서 종래 기술의 액자가 비교적 넓은 문제를 해결하고 디스플레이를 협 액자화하는 효과에 달했다.
선택적인 구현예에 있어서, 커스트마이징 집적회로칩의 폭이 디스플레이 하측 액자의 폭에 대한 점용을 최대한 감소하여 디스플레이 하측 액자를 더 좁게 하기 위해 디스플레이 하측 액자를 설계할 때 커스트마이징 집적회로칩의 배열 방향을 제 2의 배열방식으로 설치한다. 제 2의 배열방식은 커스트마이징 집적회로칩을 스크린이 위치한 평면에 수직하도록 설치한다. 즉, 커스트마이징 집적회로칩의 배열방식이 동일하고, 커스트마이징 집적회로칩의 폭은 디스플레이 하측 액자의 두께를 점용하며, 커스트마이징 집적회로칩의 두께는 디스플레이 하측 액자 폭을 점용한다. 다시 말하면, 각 커스트마이징 집적회로칩의 폭과 높이에 의해 형성된 평면은 모두 동일 평면에 위치하고, 또한 각 커스트마이징 집적회로칩의 폭과 높이에 의해 형성된 평면은 협 액자가 위치한 평면에 수직된다.
도 3a는 다른 일 예시적인 실시예에 따른 디스플레이 협 액자의 정면을 나타내는 모식도이다. 도 3a에서 디스플레이 하측 액자(200)에 설치된 커스트마이징 집적회로칩(20)은 여전히 동일 직선L3에 따라 횡방향으로 배열되어 있으며, 또한 각 커스트마이징 집적회로칩(20)은 스크린이 위치한 면에 수직되게 설치된다. 즉, 커스트마이징 집적회로칩(20)은 도 1의 표준 집적회로칩 (10)과 90 °를 이룬다. 커스트마이징 집적회로칩(20)의 두께 H가 커스트마이징 집적회로칩(20)의 폭 (즉, 도 2a의 폭 F)보다 훨씬 작기 때문에 디스플레이 하측 액자를 좁게 할수 있다. 도 3a 및 도 2a의 차이점을 보다 쉽게 도시하기 위하여 도 3b를 제시한다. 도 3b는 일 예시적인 실시예에 따른 도 3a의 협 액자의 확대 후 측면 단면을 나타내는 모식도이다. 도 3b에서 커스트마이징 집적회로칩(20)의 두께 H는 하측 액자(200)의 높이를 점용하고 커스트마이징 집적회로칩(20)의 높이 F는 하측 액자(200)의 두께를 점용하고 있다. 도 3b 및 도 2c에서 알 수 있다시피, 커스트마이징 집적회로칩(20)의 두께 H가 커스트마이징 집적회로칩(20)의 높이 F보다 훨씬 작기 때문에 하측 액자(200)의 높이에 대한 커스트마이징 집적회로칩(20)의 점용을 감소할 수 있어, 디스플레이 하측 액자를 좁게 할수 있다.
마찬가지로 도 3a와 같이 커스트마이징 집적회로칩(20)을 배열하는 경우 하측 액자를 더 좁게 하기 위해 커스트마이징 집적회로에 연결하는 각 화소 데이터선 및 GIP선을 두 층 또는 두 층 이상으로 배치하여 스크린의 대응 포트에 연결할 수 있다.
도 3a에서 커스트마이징 집적회로와 연결하는 각 화소 데이터선 및 GIP선은 1 층 이상의 배열 방식으로 스크린의 대응 포트에 연결되고, 즉 모든 화소 데이터선 및 GIP선은 모두 동일층에 위치한다. 화소 데이터선의 수량이 너무 많기에 이러한 화소 데이터선의 하측 액자의 높이에 대한 점용을 더욱 감소할 수 있도록 화소 데이터선을, 또는 화소 데이터선과 GIP선을 각각 적어도 두 층에 배치할 수 있다. 예를 들어, 화소 데이터선 및 GIP선 중 일부는 제 1 층에 균일하게 배치되어 스크린의 대응 포트와 연결되어 있으며, 화소 데이터선 및 GIP선 중 다른 일부는 제 2 층에 균일하게 배치되여 스크린의 대응 포트와 연결되어 있다.
도 3c는 일 예시적인 실시예에 따른 도 3a의 협 액자의 화소 데이터선 및 GIP선의 2 층 배선 배열을 나타내는 모식도이다. 도 3c에서 하측 액자(200)에 배치되는 화소 데이터선 (22) 및 GIP선(2) 중 실선으로 표시된 선이 제 1 층에 위치하고 점선으로 표시된 선이 제 2 층에 위치하며 이외의 하측 액자(200) 중의 다른 배선 및 설치는 모두 도 3a와 동일하다. 구체적으로는 도 3a의 설명을 참조한다. 두 층을 더 쉽게 전시하기 위하여 도 3d를 제시한다. 도 3d는 일 예시적인 실시예에 따른 도 3c의 협 액자의 확대 후 측면 단면을 나타내는 모식도이다. 도 3d에서, 하측 액자(200) 중 두 층에 각각 위치하는 화소 데이터선 (22) 및 GIP선(24)은 모두 커스트마이징 집적회로칩(20) 및 스크린의 대응 포트에 연결되며, 커스트마이징 집적회로칩(20)의 두께H는 하측 액자(200)의 높이를 점용하고 커스트마이징 집적회로칩(20)의 높이 F는 하측 액자(200)의 두께를 점용한다.
도 3b 및 도 3d에서 알 수 있다싶이, 도 3b의 각 화소 데이터선 (22) 및 GIP선(24)이 동일 층에 배선되어 있고, 도 3d의 각 화소 데이터선 (22) 및 GIP선(24)은 두 층에 배선되어 있다. 각 화소 데이터선 (22) 및 GIP선 (24)이 두 층에 배선되는 경우 하측 액자의 두께를 점용할 수 있고 동일 층의 선의 수량을 감소할 수 있기에 동일 층에 있어서의 레이아웃 면적의 점용을 감소할 수 있다. 각 층의 폭이 변화하지 않는 경우, 각 층의 높이에 대한 점용을 감소할 수 있고, 즉 하측 액자 높이에 대한 점용을 감소하여 하측 액자를 더욱 좁게할 수 있다. 다시 말하면, 도 3c의 높이 E4가 도 3a의 배선 높이 E3보다 작기에 도 3c의 좌측 커스트마이징 집적회로칩(20) 및 우측 커스트마이징 집적회로칩(20)의 중심선이 위치한 직선 L4은 도 3a의 직선 L3과는 다르다. 즉, 직선 L3에 비하면 직선 L4는 하측 액자(200)의 위 가장자리에 더 가깝게 위치하고, 또는 디스플레이 스크린에 더 가깝게 위치한다.
위와 같이, 본 발명의 실시예에 따른 디스플레이 협 액자는 액자 중의 표준 집적회로칩을 횡방향으로 나란히 배열된 적어도 2 개의 집적회로칩으로 대체하고 또한 나란히 배열된 집적회로칩의 전체 폭이 표준 집적회로칩의 폭보다 크기 때문에 화소 데이터선 및 GIP선이 배선될 때 점용할 수 있는 폭이 넓어지고, 높이에 대한 점용을 감소할 수 있다. 따라서 종래 기술의 액자가 비교적 넓은 문제를 해결하고 디스플레이를 협 액자화하는 효과에 달했다.
여기서, 도 3a에 도시한 하측 액자의 구조는 커스트마이징 집적회로칩의 배열 방향이 도 2a의 배열 방향과 다른 이외, 도 2a의 다른 구조는 모두 도 3a에 적용될 수 있고, 구체적인 구조는 모두 도 2a의 설명을 참조할 수 있으며, 여기서 중복하여 설명하지 않는다.
또한, 도 2a 및 도 3a에서 두 개의 보다 짧고 보다 좁은 커스트마이징 집적회로칩(20) 만을 예시적으로 도시했지만 실제 응용에 있어서 표준 집적회로칩을 3개 또는 3개 이상의 보다 짧고 보다 좁은 커스트마이징 집적회로칩으로 나눌 수 있다. 도4는 다른 일 예시적인 실시예에 따른 디스플레이 협 액자의 정면을 나타내는 모식도이다. 도 4에서, 표준 집적회로칩을 3 개의 보다 짧고 보다 좁은 커스트마이징 집적회로칩(40)으로 분해하고 이러한 커스트마이징 집적회로칩(40)들은 순차적으로 직선L5을 따라 횡방향으로 배열되고, 또한 이러한 커스트마이징 집적회로칩(40)들의 전체 면적(면적의 합계)은 도 1에 도시된 표준 집적회로칩(10)의 면적과 동일하며, 이러한 커스트마이징 집적회로칩(40)들의 전체 폭(폭의 합계)은 도 1에 도시된 표준 집적회로칩(10)의 폭 A보다 크고, 이러한 커스트마이징 집적회로칩(40)의 높이 F '는 도 1에 도시된 표준 집적회로칩 (10)의 높이 C보다 작다. 이러한 커스트마이징 집적회로칩 (40)의 상부에는 여전히 핀이 균일하게 배치되어 있고, 또한 상기 핀은 각각 화소 데이터선 (42) 및 GIP선(44)과 일일히 연결된다. 마찬가지로 도4의 배선 높이 E5는 도 1의 배선의 높이 B보다 작고, 이로서 디스플레이 하측 액자를 좁게 할 수 있다.
위와 같이, 본 발명의 실시예에 따른 디스플레이 협 액자는 액자 중의 표준 집적회로칩을 횡방향으로 나란히 배열된 적어도 2 개의 집적회로칩으로 대체하고 또한 나란히 배열된 집적회로칩의 전체 폭이 표준 집적회로칩의 폭보다 크기 때문에 화소 데이터선 및 GIP선이 배선될 때 점용할 수 있는 폭이 넓어지고, 높이에 대한 점용을 감소할 수 있다. 따라서 종래 기술의 액자가 비교적 넓은 문제를 해결하고 디스플레이를 협 액자화하는 효과에 달했다.
도 5는 일 예시적인 실시예에 따른 협 액자가 배치된 디스플레이를 나타내는 모식도이다. 도 5에서, 상기 디스플레이는 스크린(520) 및 협 액자(540)를 구비하고, 여기서 협 액자(540)는 도 2a 내지 도2F, 도 3a 내지 도 3d, 또는 도 4에 도시된 협 액자이며, 구체적으로는 도 2a 내지 도 2F, 도 3a 내지 도 3d, 또는 도 4에 대한 설명을 참조할 수 있으며, 여기서 중복하여 설명하지 않는다.
위와 같이, 본 발명의 실시예에 따른 협 액자가 배치된 디스플레이는 액자 중의 표준 집적회로칩을 횡방향으로 나란히 배열된 적어도 2 개의 집적회로칩으로 대체하고 또한 나란히 배열된 집적회로칩의 전체 폭이 표준 집적회로칩의 폭보다 크기 때문에 화소 데이터선 및 GIP선이 배선될 때 점용할 수 있는 폭이 넓어지고, 높이에 대한 점용을 감소할 수 있다. 따라서 종래 기술의 액자가 비교적 넓은 문제를 해결하고 디스플레이를 협 액자화하는 효과에 달했다.
본 발명의 각 실시예에 있어서, 상기 각 도면에 따라 커스트마이징 집적회로칩의 "높이", "폭" 및 "두께"를 설명하며, 동일한 커스트마이징 에 있어서 집적회로칩의 폭은 높이보다 크고, 높이는 두께보다 크다. 또한 본 발명의 각 실시예에 있어서, 커스트마이징 집적회로칩의 "높이", "폭" 및 "두께"는 설명의 편의를 도모하기 위해 사용되는 것으로, 본 발명의 보호 범위를 한정하는 것이 아니다. 실제 응용에서 커스트마이징 집적회로칩의 "높이"를 "폭"이라 할 수도 있고, 커스트마이징 집적회로칩의 "폭"을 "길이"등 이라고 할 수도 있다.
통상의 지식을 가진 자는 명세서에 대한 이해 및 명세서에 기재된 발명에 대한 실시를 통해 본 발명의 다른 실시방안를 용이하게 얻을 수 있다. 당해 출원의 취지는 본 발명에 대한 임의의 변형, 용도 또는 적응적인 변화를 포함하고, 이러한 변형, 용도 또는 적응적 변화는 본 발명의 일반적인 원리에 따르고, 당해 출원이 공개하지 않은 본 기술 분야의 공지기술 또는 통상의 기술수단을 포함한다. 명세서 및 실시예는 단지 예시적인 것으로서, 본 발명의 진정한 범위와 취지는 다음의 특허청구 범위에 의해 결정된다.
본 발명은 상기에 서술되고 도면에 도시된 특정 구성에 한정되는 것이 아니고 그 범위를 이탈하지 않는 상황하에서 다양한 수정 및 변경을 실시할 수 있음으로 이해되어야 한다. 본 발명의 범위는 단지 첨부된 특허청구 범위에 의해서만 한정된다.

Claims (9)

  1. 동일 길이의 화소 데이터선, GIP선 및 적어도 2 개의 커스트마이징 집적회로칩을 구비하고, 각 커스트마이징 집적회로칩에 배치된 회로는 표준 집적회로칩에 배치된 회로에 상당하며,
    각 커스트마이징 집적회로칩은 순차적으로 동일 직선을 따라 횡방향으로 배열되고, 각 커스트마이징 집적회로칩의 횡방향 폭의 합계는 상기 표준 집적회로칩의 폭보다 크며,
    각 커스트마이징 집적회로칩에는 모두 상기 화소 데이터선 및 상기 GIP선 중의 적어도 하나가 연결되는 것을 특징으로 하는
    디스플레이의 협 액자.
  2. 제1항에 있어서,
    각　인접한　２개의　커스트마이징　집적회로칩　사이는　와이어에　의해　연결되고，　각 커스트마이징 집적회로칩은 연결된 모든 상기 화소 데이터선에 동시에 신호를 전송하는 것을 제어하기 위해 사용되는 것을 특징으로 하는
    디스플레이의 협 액자.
  3. 제1항에 있어서,
    각 커스트마이징 집적회로칩의 면적의 합계는 상기 표준 집적회로칩의 면적과 동일한 것을 특징으로 하는
    디스플레이의 협 액자.
  4. 제3항에 있어서,
    각 커스트마이징 집적회로칩의 높이는 동일하고 또한 모두 상기 표준 집적회로칩의 높이 보다 작으며, 각 커스트마이징 집적회로칩의 폭은 동일하거나 또는 상이한 것을 특징으로 하는
    디스플레이의 협 액자.
  5. 제1항에 있어서,
    각　인접한　２개의　커스트마이징　집적회로칩　사이는　접촉적으로　또는 비접촉적으로 배치되는 것을 특징으로 하는
    디스플레이의 협 액자.
  6. 제1항에 있어서,
    각 커스트마이징 집적회로칩 상부의 핀은 균일하게 배치되고, 상기 핀은 상기 화소 데이터선 및 상기 GIP선과 일일히 대응하여 연결되는 것을 특징으로 하는
    디스플레이의 협 액자.
  7. 제1항에 있어서,
    각 커스트마이징 집적회로칩의 폭과 높이에 의해 형성된 평면은 모두 동일 평면 상에 위치하고,
    각 커스트마이징 집적회로칩의 폭과 높이에 의해 형성된 평면은 상기 협 액자가 위치한 평면과 평행되거나 혹은 각 커스트마이징 집적회로칩의 폭과 높이에 의해 형성된 평면은 상기 협 액자가 위치한 평면에 수직되는 것을 특징으로 하는
    디스플레이의 협 액자.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    각 커스트마이징 집적회로칩에 연결된 상기 화소 데이터선 및 상기 GIP선은 적어도 1 층 배선 배열방식에 따라 스크린의 해당 포트와 연결되는 것을 특징으로 하는
    디스플레이의 협 액자.
  9. 스크린과 청구항 제1항 내지 제8항 중 어느 한 항에 기재된 협 액자를 구비하는 것을 특징으로 하는
    협 액자가 배치된 디스플레이.
KR1020157036877A 2014-12-26 2015-10-30 협 액자 및 협 액자가 배치된 디스플레이 KR101780351B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201410834739.2 2014-12-26
CN201410834739 2014-12-26
CN201510038519.3 2015-01-26
CN201510038519.3A CN104640390B (zh) 2014-12-26 2015-01-26 窄边框及配置有窄边框的显示器
PCT/CN2015/093290 WO2016101707A1 (zh) 2014-12-26 2015-10-30 窄边框及配置有窄边框的显示器

Publications (2)

Publication Number Publication Date
KR20160091252A true KR20160091252A (ko) 2016-08-02
KR101780351B1 KR101780351B1 (ko) 2017-09-21

Family

ID=53218553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157036877A KR101780351B1 (ko) 2014-12-26 2015-10-30 협 액자 및 협 액자가 배치된 디스플레이

Country Status (8)

Country Link
US (1) US9646959B2 (ko)
EP (1) EP3037876B1 (ko)
JP (1) JP2017506369A (ko)
KR (1) KR101780351B1 (ko)
CN (1) CN104640390B (ko)
MX (1) MX357246B (ko)
RU (1) RU2636273C2 (ko)
WO (1) WO2016101707A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104640390B (zh) * 2014-12-26 2017-10-10 小米科技有限责任公司 窄边框及配置有窄边框的显示器
CN105206623B (zh) * 2015-10-08 2019-02-22 京东方科技集团股份有限公司 阵列基板和显示装置
WO2018063411A1 (en) * 2016-10-01 2018-04-05 Intel Corporation Micro led display miniaturization mechanism
CN108447396B (zh) * 2018-02-26 2020-11-03 上海天马微电子有限公司 显示装置
CN108738228B (zh) * 2018-07-23 2021-10-29 维沃移动通信有限公司 一种电路板组件及终端
CN110400534A (zh) * 2019-08-06 2019-11-01 深圳市爱协生科技有限公司 一种全面屏

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000187451A (ja) * 1998-12-22 2000-07-04 Fujitsu Ltd ディスプレイ装置の配線設計方法及びその方法を利用したディスプレイ装置
JP4006284B2 (ja) * 2002-07-17 2007-11-14 株式会社 日立ディスプレイズ 液晶表示装置
JP4525174B2 (ja) * 2004-05-21 2010-08-18 セイコーエプソン株式会社 液晶表示装置
JP2007139912A (ja) * 2005-11-15 2007-06-07 Sharp Corp 駆動素子実装表示装置
JP2007192968A (ja) * 2006-01-18 2007-08-02 Epson Imaging Devices Corp 液晶表示装置
KR101300683B1 (ko) * 2006-02-06 2013-08-26 삼성디스플레이 주식회사 액정 표시 장치
JP2008003134A (ja) * 2006-06-20 2008-01-10 Mitsubishi Electric Corp 配線構造、及び表示装置
KR101258259B1 (ko) * 2009-09-17 2013-04-25 엘지디스플레이 주식회사 유기전계발광표시장치
TWI395007B (zh) 2009-09-30 2013-05-01 Au Optronics Corp 扇出線路以及顯示面板
TWI447499B (zh) * 2009-10-27 2014-08-01 Lg Display Co Ltd 液晶顯示裝置之陣列基板、液晶顯示裝置及其製造方法
CN102540525B (zh) * 2010-12-30 2015-02-25 上海天马微电子有限公司 一种液晶显示装置
CN102314011A (zh) * 2011-09-06 2012-01-11 深圳市华星光电技术有限公司 Lcd驱动电路、数据驱动芯片、液晶面板及液晶显示装置
CN103389819B (zh) 2012-05-11 2016-08-10 群康科技(深圳)有限公司 触控面板及运用该触控面板的显示器
US9230459B2 (en) * 2012-11-29 2016-01-05 Dell Products L.P. Ambience reflective display frame
KR101995714B1 (ko) * 2012-12-28 2019-07-04 엘지디스플레이 주식회사 표시장치
JP6196456B2 (ja) * 2013-04-01 2017-09-13 シナプティクス・ジャパン合同会社 表示装置及びソースドライバｉｃ
CN104345937B (zh) 2013-07-31 2017-08-04 南昌欧菲光科技有限公司 窄边框触摸屏
CN103677424A (zh) 2013-12-24 2014-03-26 江西合力泰科技股份有限公司 一种使用底胶层印刷的触摸屏感应层
KR102159830B1 (ko) * 2013-12-30 2020-09-24 엘지디스플레이 주식회사 표시소자
CN103928009B (zh) * 2014-04-29 2017-02-15 深圳市华星光电技术有限公司 用于窄边框液晶显示器的栅极驱动器
CN104267853A (zh) 2014-10-13 2015-01-07 深圳欧菲光科技股份有限公司 触摸屏
CN104640390B (zh) * 2014-12-26 2017-10-10 小米科技有限责任公司 窄边框及配置有窄边框的显示器

Also Published As

Publication number Publication date
RU2636273C2 (ru) 2017-11-21
RU2016101388A (ru) 2017-07-24
US20160190117A1 (en) 2016-06-30
EP3037876A1 (en) 2016-06-29
JP2017506369A (ja) 2017-03-02
CN104640390A (zh) 2015-05-20
MX2016000472A (es) 2016-08-16
KR101780351B1 (ko) 2017-09-21
EP3037876B1 (en) 2018-10-17
WO2016101707A1 (zh) 2016-06-30
US9646959B2 (en) 2017-05-09
MX357246B (es) 2018-07-02
CN104640390B (zh) 2017-10-10

Similar Documents

Publication Publication Date Title
KR101780351B1 (ko) 협 액자 및 협 액자가 배치된 디스플레이
CN206619376U (zh) 显示面板及包含其的装置
CN107390941B (zh) 触控基板、触控面板、显示基板、显示面板和显示装置
CN104793420B (zh) 阵列基板及制作方法、显示装置
US10209793B2 (en) Touch display device
CN206098392U (zh) 一种显示面板及显示装置
US20180188858A1 (en) Display panel, method of manufacturing the same, and display device
WO2016119373A1 (zh) 阵列基板、触控面板及阵列基板的制作方法
CN104142772A (zh) 一种内嵌式触摸屏及显示装置
US9990904B2 (en) Pixel array suitable for slim border designs
CN109887458A (zh) 显示面板和显示装置
US11004381B2 (en) Array substrate comprising an antenna, driving method and display device
US10096627B2 (en) Pixel array substrate
EP3598495A1 (en) Array substrate and manufacturing method therefor, display panel and display apparatus
CN107678590B (zh) 一种触控显示面板及其驱动方法
CN105824473A (zh) 一种触摸屏面板及显示装置
JP2020529642A (ja) タッチ表示基板および表示装置
US10712860B2 (en) Touch panel
KR20210033039A (ko) 픽셀 어레이 기판
WO2018192189A1 (zh) 一种阵列基板和显示装置
US20140362318A1 (en) Multiple circuit board for liquid crystal display panels and method for manufacturing liquid crystal display panels
WO2017059752A1 (zh) 阵列基板和显示装置
TWI549036B (zh) 內嵌式觸控顯示面板
CN108459752B (zh) 触控显示整合驱动电路以及使用其的触控显示装置
CN104637409B (zh) 窄边框及配置有窄边框的显示器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right