KR20160013011A - 전자 부품 장치의 제조 방법, 적층 시트, 및 전자 부품 장치 - Google Patents

전자 부품 장치의 제조 방법, 적층 시트, 및 전자 부품 장치 Download PDF

Info

Publication number
KR20160013011A
KR20160013011A KR1020157031254A KR20157031254A KR20160013011A KR 20160013011 A KR20160013011 A KR 20160013011A KR 1020157031254 A KR1020157031254 A KR 1020157031254A KR 20157031254 A KR20157031254 A KR 20157031254A KR 20160013011 A KR20160013011 A KR 20160013011A
Authority
KR
South Korea
Prior art keywords
sealing sheet
sheet
electronic component
functional layer
resin
Prior art date
Application number
KR1020157031254A
Other languages
English (en)
Inventor
히로유키 센자이
고지로 가메야마
에이지 도요다
츠요시 이시자카
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20160013011A publication Critical patent/KR20160013011A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/38—Layered products comprising a layer of synthetic resin comprising epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/18—Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • B32B27/20—Layered products comprising a layer of synthetic resin characterised by the use of special additives using fillers, pigments, thixotroping agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

전자 부품이 피실장체에 실장된 적층체를 준비하는 공정 A 와, 전자 부품을 봉지하기 위한 봉지용 시트와 봉지용 시트는 상이한 재질로 이루어지는 기능층을 갖는 적층 시트를 준비하는 공정 B 와, 가열판 상에 적층체를 전자 부품이 실장된 면을 위로 하여 배치함과 함께, 적층체의 전자 부품이 실장된 면 상에 적층 시트를, 봉지용 시트면을 하측으로 하여 배치하는 공정 C 와, 공정 C 후, 열프레스하여 전자 부품을 봉지용 시트에 매립하여 봉지하는 공정 D 를 구비하고, 공정 D 후에, 기능층의 측면의 적어도 일부가 봉지용 시트를 구성하는 수지에 의해 피복되어 있는 반도체 장치의 제조 방법.

Description

전자 부품 장치의 제조 방법, 적층 시트, 및 전자 부품 장치{ELECTRONIC-COMPONENT-DEVICE MANUFACTURING METHOD, LAMINATED SHEET, AND ELECTRONIC-COMPONENT DEVICE}
본 발명은, 전자 부품 장치의 제조 방법, 당해 전자 부품 장치의 제조 방법에 사용되는 적층 시트, 및 전자 부품 장치에 관한 것이다.
종래, 반도체 소자의 봉지에 사용되는 봉지용 시트가 알려져 있다.
특허문헌 1 에는, 금속박으로 이루어지는 기재면 상에, 특정한 성분을 함유하는 에폭시 수지 조성물로 이루어지는 수지 조성물층이 형성된 반도체 소자 봉지용 시트가 개시되어 있다. 특허문헌 1 에서는, 흡착 헤드에 장착한 반도체 소자 봉지용 시트를, 금형에 배치된 반도체 소자에 압착시킴과 함께, 흡착 헤드 내에 내장된 히터로 반도체 소자 봉지용 시트를 가열하여 수지 조성물층을 가열 용융시키고, 이어서, 수지 조성물층을 가열 경화시켜 금형으로부터 탈형시킴으로써, 반도체 소자의 편면측이 봉지 수지층에 의해 수지 봉지되고, 나아가 봉지 수지층 표면에 금속박이 형성된 반도체 장치를 얻을 수 있는 것이 기재되어 있다.
일본 공개특허공보 2000-174045호
반도체 장치 등의 전자 부품 장치에 있어서는, 반도체 소자를 봉지하고 있는 수지에 균열이나 결손이 없는 것이 요망된다.
본 발명은 상기 서술한 과제를 감안하여 이루어진 것으로, 그 목적은 전자 부품을 봉지하고 있는 수지에 균열이나 결손이 발생하는 것을 억제하는 것이 가능한 전자 부품 장치의 제조 방법, 및 적층 시트를 제공하는 것에 있다. 또, 전자 부품을 봉지하고 있는 수지의 균열이나 결손의 발생이 억제된 전자 부품 장치를 제공하는 것에 있다.
본원 발명자들은, 하기 구성을 채용함으로써 상기 과제를 해결할 수 있는 것을 알아내어 본 발명을 완성시키기에 이르렀다.
즉, 본 발명은, 전자 부품 장치의 제조 방법으로서,
전자 부품이 피실장체에 실장된 적층체를 준비하는 공정 A 와,
전자 부품을 봉지하기 위한 봉지용 시트와 상기 봉지용 시트와는 상이한 재질로 이루어지는 기능층을 갖는 적층 시트를 준비하는 공정 B 와,
가열판 상에 상기 적층체를 상기 전자 부품이 실장된 면을 위로 하여 배치함과 함께, 상기 적층체의 상기 전자 부품이 실장된 면 상에 상기 적층 시트를, 상기 봉지용 시트면을 하측으로 하여 배치하는 공정 C 와,
상기 공정 C 후, 열프레스하여 상기 전자 부품을 상기 봉지용 시트에 매립하여 봉지하는 공정 D 를 구비하고,
상기 공정 D 후에, 상기 기능층의 측면의 적어도 일부가 상기 봉지용 시트를 구성하는 수지에 의해 피복되어 있는 것을 특징으로 한다.
본 발명에 관련된 전자 부품 장치의 제조 방법에 의하면, 열프레스하여 상기 전자 부품을 상기 봉지용 시트에 매립하여 봉지하는 공정 D 를 갖고, 상기 공정 D 후에, 상기 기능층의 측면의 적어도 일부가 상기 봉지용 시트를 구성하는 수지에 의해 피복된다. 전자 부품을 봉지하는 수지에 있어서는, 특히, 모서리 부분에 균열 결손이 발생하기 쉽다. 그러나, 본 발명에 관련된 전자 부품 장치의 제조 방법에 의하면, 상기 기능층의 측면의 적어도 일부가 상기 봉지용 시트를 구성하는 수지에 의해 피복되어 있기 때문에, 봉지용 시트의 모서리 부분의 균열이나 결손을 억제할 수 있다.
상기 구성에 있어서, 상기 기능층의 두께를 h, 상기 기능층에 있어서의 상기 수지에 의해 피복되어 있는 부분의 두께를 d 로 했을 때, 상기 공정 D 후의 상기 d 가 [0.01 × h] 이상 [0.99 × h] 이하인 것이 바람직하다. 상기 공정 D 후의 상기 d 가 [0.01 × h] 이상이면, 봉지용 시트의 모서리 부분의 균열이나 결손을 보다 바람직하게 억제할 수 있다. 한편, 상기 공정 D 후의 상기 d 가 [0.99 × h] 이하이면, 상기 수지에 의해 제조용의 장치 (예를 들어, 상측 가열판) 가 오염되는 것을 방지할 수 있다.
상기 구성에 있어서, 상기 봉지용 시트의 0 ∼ 200 ℃ 에 있어서의 최저 용융 점도가 100000 ㎩·s 이하인 것이 바람직하다. 상기 봉지용 시트의 0 ∼ 200 ℃ 에 있어서의 최저 용융 점도가 100000 ㎩·s 이하이면, 열프레스시의 용융 점도가 100000 ㎩·s 이하가 된다. 그 결과, 기능층의 측면의 적어도 일부가 상기 봉지용 시트를 구성하는 수지에 의해 피복된 구조를 형성하기 쉽게 할 수 있다.
상기 구성에 있어서는, 상기 봉지용 시트와 상기 기능층은 평면에서 볼 때 동일 형상이고, 상기 적층 시트의 외주의 길이가 500 ㎜ 이상인 것이 바람직하다. 복수의 전자 부품을 외주의 길이가 500 ㎜ 이상이라는 대면적의 봉지용 시트로 봉지하는 경우, 봉지용 시트의 전자 부품에 대한 추종성은 보다 높은 것이 요망된다.
본 발명에서는, 가열판과 봉지용 시트 사이에 적층체가 개재되어 있기 때문에, 복수의 전자 부품을 외주의 길이가 500 ㎜ 이상이라는 대면적의 봉지용 시트로 봉지하는 경우에도, 봉지용 시트의 전자 부품에 대한 충분한 추종성을 확보하는 것이 가능해진다.
또한, 봉지용 시트의 외주의 길이란, 봉지용 시트에 있어서의 외측의 둘레의 길이 전체를 말하고, 예를 들어, 봉지용 시트가 사각형인 경우에는 [(세로 길이) × 2 ＋ (가로 길이) × 2] 인 것을 말하고, 봉지용 시트가 원형인 경우에는 원주 전체의 길이 [2 × π × (반경)] 를 말한다.
상기 구성에 있어서, 상기 봉지용 시트는 에폭시 수지, 경화제, 및 무기 충전제를 함유하고 있는 것이 바람직하다. 상기 구성으로 함으로써, 전자 부품의 장기 신뢰성을 향상시킬 수 있다.
또 본 발명은, 적층 시트로서, 상기에 기재된 전자 부품 장치의 제조 방법에 사용되는 것을 특징으로 한다.
상기 적층 시트가, 상기에 기재된 전자 부품 장치의 제조 방법에 사용되면, 상기 공정 D 에 의해, 상기 기능층의 측면의 적어도 일부를 상기 봉지용 시트를 구성하는 수지에 의해 피복할 수 있다. 그 결과, 당해 적층 시트를 사용하여 제조되는 전자 부품 장치는, 봉지용 시트의 모서리 부분의 균열이나 결손이 억제된 것이 된다.
상기 구성에 있어서, 상기 봉지용 시트의 0 ∼ 200 ℃ 에 있어서의 최저 용융 점도가 100000 ㎩·s 이하인 것이 바람직하다. 상기 봉지용 시트의 0 ∼ 200 ℃ 에 있어서의 최저 용융 점도가 100000 ㎩·s 이하이면, 열프레스시의 용융 점도가 100000 ㎩·s 이하가 된다. 그 결과, 기능층의 측면의 적어도 일부가 상기 봉지용 시트를 구성하는 수지에 의해 피복된 구조를 형성하기 쉽게 할 수 있다.
상기 구성에 있어서는, 상기 봉지용 시트와 상기 기능층은 평면에서 볼 때 동일 형상이고, 상기 적층 시트의 외주의 길이가 500 ㎜ 이상인 것이 바람직하다. 복수의 전자 부품을 외주의 길이가 500 ㎜ 이상이라는 대면적의 봉지용 시트로 봉지하는 경우, 봉지용 시트의 전자 부품에 대한 추종성은 보다 높은 것이 요망된다.
본 발명에서는, 가열판과 봉지용 시트 사이에 적층체가 개재되어 있기 때문에, 복수의 전자 부품을 외주의 길이가 500 ㎜ 이상이라는 대면적의 봉지용 시트로 봉지하는 경우에도, 봉지용 시트의 전자 부품에 대한 충분한 추종성을 확보하는 것이 가능해진다.
상기 구성에 있어서, 상기 봉지용 시트는, 에폭시 수지, 경화제, 및 무기 충전제를 함유하고 있는 것이 바람직하다. 상기 구성으로 함으로써, 전자 부품의 장기 신뢰성을 향상시킬 수 있다.
또, 본 발명은, 전자 부품 장치로서,
전자 부품이 피실장체에 실장된 적층체와,
상기 전자 부품을 봉지한 봉지용 시트와,
상기 봉지용 시트의 상기 전자 부품과는 반대측에 적층된 기능층을 갖고,
상기 기능층의 측면의 적어도 일부가 상기 봉지용 시트를 구성하는 수지에 의해 피복되어 있는 것을 특징으로 한다.
상기 구성에 의하면, 상기 기능층의 측면의 적어도 일부가 상기 봉지용 시트를 구성하는 수지에 의해 피복되어 있다. 전자 부품을 봉지하는 수지에 있어서는, 특히, 모서리 부분에 균열 결손이 발생하기 쉽다. 그러나, 본 발명에 관련된 전자 부품 장치에 의하면, 상기 기능층의 측면의 적어도 일부가 상기 봉지용 시트를 구성하는 수지에 의해 피복되어 있기 때문에, 봉지용 시트의 모서리 부분의 균열이나 결손을 억제할 수 있다.
본 발명에 의하면, 전자 부품을 봉지하고 있는 수지에 균열이나 결손이 발생하는 것을 억제하는 것이 가능한 전자 부품 장치의 제조 방법, 및 적층 시트를 제공할 수 있다. 또, 전자 부품을 봉지하고 있는 수지의 균열이나 결손의 발생이 억제된 전자 부품 장치를 제공할 수 있다.
도 1 은, 본 발명의 일 실시형태에 관련된 전자 부품 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 2 는, 본 발명의 일 실시형태에 관련된 전자 부품 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 3 은, 본 발명의 일 실시형태에 관련된 전자 부품 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 4(a) 및 4(b) 는, 본 발명의 일 실시형태에 관련된 전자 부품 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 5 는, 본 발명의 일 실시형태에 관련된 전자 부품 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 6 은, 본 발명의 일 실시형태에 관련된 전자 부품 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
이하, 본 발명의 실시형태에 대해 도면을 참조하면서 설명한다. 단, 본 발명은 이들의 실시형태에만 한정되는 것은 아니다.
본 실시형태에 관련된 전자 부품 장치의 제조 방법은,
전자 부품이 피실장체에 실장된 적층체를 준비하는 공정 A 와,
전자 부품을 봉지하기 위한 봉지용 시트와 상기 봉지용 시트와는 상이한 재질로 이루어지는 기능층을 갖는 적층 시트를 준비하는 공정 B 와,
가열판 상에 상기 적층체를 상기 전자 부품이 실장된 면을 위로 하여 배치함과 함께, 상기 적층체의 상기 전자 부품이 실장된 면 상에 상기 적층 시트를, 상기 봉지용 시트면을 하측으로 하여 배치하는 공정 C 와,
상기 공정 C 후, 열프레스하여 상기 전자 부품을 상기 봉지용 시트에 매립하여 봉지하는 공정 D 를 적어도 구비하고,
상기 공정 D 후에, 상기 기능층의 측면의 적어도 일부가 상기 봉지용 시트를 구성하는 수지에 의해 피복되어 있다.
상기 전자 부품으로는, 피실장체에 실장되고, 전자 부품으로서의 기능을 발휘하는 것이면 특별히 한정되지 않지만, 예를 들어, SAW (Surface Acoustic Wave) 필터 ; 압력 센서, 진동 센서 등의 MEMS (Micro Electro Mechanical Systems) ; LSI 등의 IC, 트랜지스터 등의 반도체 소자 ; 콘덴서 ; 저항 등의 전자 디바이스를 들 수 있다.
상기 피실장체로는 특별히 한정되지 않지만, 프린트 배선 기판, 반도체 웨이퍼 등을 들 수 있다.
상기 적층체의 구체예로는, 상기 전자 부품으로서 반도체 소자 (예를 들어, 반도체 칩) 를 사용함과 함께 상기 피실장체로서 반도체 웨이퍼를 사용하고, CoW (chip on wafer) 접속을 실시한 것을 들 수 있다.
이하, 상기 전자 부품으로서 반도체 칩, 상기 피실장체로서 반도체 웨이퍼를 사용한 경우에 대해 설명한다.
도 1 ∼ 도 6 은, 본 발명의 일 실시형태에 관련된 전자 부품 장치의 제조 방법을 설명하기 위한 단면 모식도이다. 또한, 도 4(b) 는 도 4(a) 의 부분 확대도이다.
[적층체를 준비하는 공정]
도 1 에 나타내는 바와 같이, 본 실시형태에 관련된 전자 부품 장치의 제조 방법에서는, 먼저, 반도체 칩 (23) 이 반도체 웨이퍼 (22) 에 실장된 적층체 (20) 를 준비한다 (공정 A). 또한, 도 1 에서는, 복수의 반도체 칩 (23) 이 반도체 웨이퍼 (22) 에 실장되어 있는 모습을 나타내고 있지만, 본 발명에 있어서 피실장체에 실장되는 전자 부품의 수는 1 개여도 된다. 반도체 칩 (23) 은, 회로가 형성된 반도체 웨이퍼를 공지된 방법으로 다이싱하여 개편화함으로써 형성할 수 있다. 반도체 칩 (23) 의 반도체 웨이퍼 (22) 로의 탑재에는, 플립 칩 본더나 다이 본더 등의 공지된 장치를 사용할 수 있다. 반도체 칩 (23) 과 반도체 웨이퍼 (22) 는 범프 (도시 생략) 등의 돌기 전극을 통해 전기적으로 접속되어 있다. 또, 반도체 칩 (23) 과 반도체 웨이퍼 (22) 사이의 거리는 적절히 설정할 수 있고, 일반적으로는 15 ∼ 50 ㎛ 정도이다. 이 간극에는 봉지 수지 (언더 필) 를 충전해도 된다.
[적층 시트를 준비하는 공정]
또, 본 실시형태에 관련된 전자 부품 장치의 제조 방법에서는, 도 2 에 나타내는 바와 같이, 전자 부품을 봉지하기 위한 봉지용 시트 (10) 와 봉지용 시트 (10) 와는 상이한 재질로 이루어지는 기능층 (12) 이 적층된 적층 시트 (8) 를 준비한다 (공정 B). 적층 시트 (8) 는, 봉지용 시트 (10) 측을 첩합 (貼合) 면으로 하여, 폴리에틸렌테레프탈레이트 (PET) 필름 등의 지지체 상에 적층된 상태로 준비해도 된다. 이 경우, 지지체에는 봉지용 시트 (10) 의 박리를 용이하게 실시하기 위해 이형 처리가 실시되어 있어도 된다.
또한, 본 실시형태에서는, 적층 시트가 봉지용 시트 (10) 와 기능층 (12) 이 적층된 2 층 구성인 경우에 대해 설명하지만, 본 발명에 있어서의 적층 시트는, 봉지용 시트와 기능층을 가지고 있으면 이 예에 한정되지 않고, 다른 층이 더욱 적층되어 있어도 된다.
(봉지용 시트)
봉지용 시트 (10) 는, 에폭시 수지 및 페놀 수지를 함유하는 것이 바람직하다. 이로써, 양호한 열경화성이 얻어진다.
상기 에폭시 수지로는 특별히 한정되는 것은 아니다. 예를 들어, 트리페닐메탄형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 변성 비스페놀 A 형 에폭시 수지, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 변성 비스페놀 F 형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 페놀노볼락형 에폭시 수지, 페녹시 수지 등의 각종 에폭시 수지를 사용할 수 있다. 이들 에폭시 수지는 단독으로 사용해도 되고 2 종 이상 병용해도 된다.
에폭시 수지의 경화 후의 인성 및 에폭시 수지의 반응성을 확보하는 관점에서는, 에폭시 당량 150 ∼ 250, 연화점 혹은 융점이 50 ∼ 130 ℃ 의 상온에서 고형인 것이 바람직하고, 그 중에서도 신뢰성의 관점에서, 트리페닐메탄형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 비페닐형 에폭시 수지가 보다 바람직하다.
상기 페놀 수지는, 에폭시 수지와의 사이에서 경화 반응을 발생시키는 것이면 특별히 한정되는 것은 아니다. 예를 들어, 페놀노볼락 수지, 페놀아르알킬 수지, 비페닐아르알킬 수지, 디시클로펜타디엔형 페놀 수지, 크레졸노볼락 수지, 레졸 수지 등이 사용된다. 이들 페놀 수지는 단독으로 사용해도 되고, 2 종 이상 병용해도 된다.
상기 페놀 수지로는, 에폭시 수지와의 반응성의 관점에서, 수산기 당량이 70 ∼ 250, 연화점이 50 ∼ 110 ℃ 인 것을 사용하는 것이 바람직하고, 그 중에서도 경화 반응성이 높다는 관점에서, 페놀노볼락 수지를 바람직하게 사용할 수 있다. 또, 신뢰성의 관점에서, 페놀아르알킬 수지나 비페닐아르알킬 수지와 같은 저흡습성의 것도 바람직하게 사용할 수 있다.
에폭시 수지와 페놀 수지의 배합 비율은, 경화 반응성이라는 관점에서, 에폭시 수지 중의 에폭시기 1 당량에 대하여 페놀 수지 중의 수산기의 합계가 0.7 ∼ 1.5 당량이 되도록 배합하는 것이 바람직하고, 보다 바람직하게는 0.9 ∼ 1.2 당량이다.
봉지용 시트 (10) 중의 에폭시 수지 및 페놀 수지의 합계 함유량은 2.0 중량％ 이상이 바람직하고, 3.0 중량％ 이상이 보다 바람직하다. 2.0 중량％ 이상이면, 전자 부품, 피실장체 등에 대한 접착력이 양호하게 얻어진다. 봉지용 시트 (10) 중의 에폭시 수지 및 페놀 수지의 합계 함유량은 20 중량％ 이하가 바람직하고, 10 중량％ 이하가 보다 바람직하다. 20 중량％ 이하이면 흡습성을 저감시킬 수 있다.
봉지용 시트 (10) 는, 열가소성 수지를 함유하는 것이 바람직하다. 이로써, 미경화시의 핸들링성이나, 경화물의 저응력성이 얻어진다.
상기 열가소성 수지로는, 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET 나 PBT 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지, 불소 수지, 스티렌-이소부틸렌-스티렌 블록 공중합체 등을 들 수 있다. 이들 열가소성 수지는 단독으로, 또는 2 종 이상을 병용하여 사용할 수 있다. 그 중에서도, 저응력성, 저흡수성이라는 관점에서 스티렌-이소부틸렌-스티렌 블록 공중합체가 바람직하다.
봉지용 시트 (10) 중의 열가소성 수지의 함유량은 1.0 중량％ 이상이 바람직하고, 1.5 중량％ 이상이 보다 바람직하다. 1.0 중량％ 이상이면, 유연성, 가요성이 얻어진다. 봉지용 시트 (10) 중의 열가소성 수지의 함유량은 3.5 중량％ 이하가 바람직하고, 3 중량％ 이하가 보다 바람직하다. 3.5 중량％ 이하이면, 전자 부품이나 피실장체와의 접착성이 양호하다.
봉지용 시트 (10) 는, 무기 충전제를 함유하는 것이 바람직하다.
상기 무기 충전제는 특별히 한정되는 것이 아니고, 종래 공지된 각종 충전제를 사용할 수 있고, 예를 들어, 석영 유리, 탤크, 실리카 (용융 실리카나 결정성 실리카 등), 알루미나, 질화알루미늄, 질화규소, 질화붕소의 분말을 들 수 있다. 이들은 단독으로 사용해도 되고, 2 종 이상 병용해도 된다. 그 중에서도, 선팽창 계수를 양호하게 저감시킬 수 있다는 이유에서, 실리카, 알루미나가 바람직하고, 실리카가 보다 바람직하다.
실리카로는, 실리카 분말이 바람직하고, 용융 실리카 분말이 보다 바람직하다. 용융 실리카 분말로는, 구상 용융 실리카 분말, 파쇄 용융 실리카 분말을 들 수 있지만, 유동성이라는 관점에서 구상 용융 실리카 분말이 바람직하다. 그 중에서도, 평균 입경이 10 ∼ 30 ㎛ 범위의 것이 바람직하고, 15 ∼ 25 ㎛ 범위의 것이 보다 바람직하다.
또한, 평균 입경은 예를 들어, 모집단으로부터 임의로 추출되는 시료를 사용하고, 레이저 회절 산란식 입도 분포 측정 장치를 사용하여 측정함으로써 도출할 수 있다.
봉지용 시트 (10) 중의 상기 무기 충전제의 함유량은, 봉지용 시트 (10) 전체에 대하여 80 ∼ 95 중량％ 인 것이 바람직하고, 보다 바람직하게는 85 ∼ 90 중량％ 이다. 상기 무기 충전제의 함유량이 봉지용 시트 (10) 전체에 대하여 80 중량％ 이상이면, 장기 신뢰성을 향상시킬 수 있다. 한편, 상기 무기 충전제의 함유량이 봉지용 시트 (10) 전체에 대하여 95 량％ 이하이면, 유연성, 유동성, 접착성이 보다 양호해진다.
봉지용 시트 (10) 는, 경화 촉진제를 함유하는 것이 바람직하다.
경화 촉진제로는, 에폭시 수지와 페놀 수지의 경화를 진행시키는 것이면 특별히 한정되지 않고, 예를 들어, 트리페닐포스핀, 테트라페닐포스포늄테트라페닐보레이트 등의 유기 인계 화합물 ; 2-페닐-4,5-디하이드록시메틸이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸 등의 이미다졸계 화합물 ; 등을 들 수 있다. 그 중에서도, 혼련시의 온도 상승에 의해서도 경화 반응이 급격히 진행되지 않고, 봉지용 시트 (10) 를 양호하게 제작할 수 있다는 이유에서, 2-페닐-4,5-디하이드록시메틸이미다졸이 바람직하다.
경화 촉진제의 함유량은, 에폭시 수지 및 페놀 수지의 합계 100 중량부에 대하여 0.1 ∼ 5 중량부가 바람직하다.
봉지용 시트 (10) 는, 난연제 성분을 함유하는 것이 바람직하다. 이로써 부품 쇼트나 발열 등에 의해 발화했을 때의 연소 확대를 저감시킬 수 있다. 난연제 조성분으로는, 예를 들어 수산화알루미늄, 수산화마그네슘, 수산화철, 수산화칼슘, 수산화주석, 복합화 금속 수산화물 등의 각종 금속 수산화물 ; 포스파젠계 난연제 등을 사용할 수 있다.
소량으로도 난연 효과를 발휘한다는 관점에서, 포스파젠계 난연제에 함유되는 인 원소의 함유율은 12 중량％ 이상인 것이 바람직하다.
봉지용 시트 (10) 중의 난연제 성분의 함유량은, 전체 유기 성분 (무기 필러를 제외한다) 중, 10 중량％ 이상이 바람직하고, 15 중량％ 이상이 보다 바람직하다. 10 중량％ 이상이면 난연성이 양호하게 얻어진다. 봉지용 시트 (10) 중의 열가소성 수지의 함유량은 30 중량％ 이하가 바람직하고, 25 중량％ 이하가 보다 바람직하다. 30 중량％ 이하이면, 경화물의 물성 저하 (구체적으로는, 유리 전이 온도나 고온 수지 강도 등의 물성의 저하) 가 적은 경향이 있다.
봉지용 시트 (10) 는, 실란 커플링제를 함유하는 것이 바람직하다. 실란 커플링제로는 특별히 한정되지 않고, 3-글리시독시프로필트리메톡시실란 등을 들 수 있다.
봉지용 시트 (10) 중의 실란 커플링제의 함유량은 0.1 ∼ 3 중량％ 가 바람직하다. 0.1 중량％ 이상이면, 경화물의 강도가 충분히 얻어져 흡수율을 낮게 할 수 있다. 3 중량％ 이하이면, 아웃 가스량을 낮게 할 수 있다.
봉지용 시트 (10) 는, 안료를 함유하는 것이 바람직하다. 안료로는 특별히 한정되지 않고, 카본 블랙 등을 들 수 있다.
봉지용 시트 (10) 중의 안료의 함유량은 0.1 ∼ 2 중량％ 가 바람직하다. 0.1 중량％ 이상이면, 레이저 마킹 등에 의한 마킹을 했을 때의 양호한 마킹성이 얻어진다. 2 중량％ 이하이면, 경화물 강도가 충분히 얻어진다.
또한, 수지 조성물에는, 상기의 각 성분 이외에 필요에 따라 다른 첨가제를 적절히 배합할 수 있다.
봉지용 시트 (10) 의 0 ∼ 200 ℃ 에 있어서의 최저 용융 점도는 100000 ㎩·s 이하인 것이 바람직하고, 50000 ㎩·s 이하인 것이 보다 바람직하다. 상기 봉지용 시트의 0 ∼ 200 ℃ 에 있어서의 최저 용융 점도가 100000 ㎩·s 이하이면, 열프레스시의 용융 점도가 100000 ㎩·s 이하가 된다. 그 결과, 기능층의 측면의 적어도 일부가 상기 봉지용 시트를 구성하는 수지에 의해 피복된 구조를 형성하기 쉽게 할 수 있다. 봉지용 시트 (10) 의 0 ∼ 200 ℃ 에 있어서의 최저 용융 점도는, 열가소성 수지의 첨가량에 의해 컨트롤할 수 있다.
또, 봉지용 시트 (10) 의 0 ∼ 200 ℃ 에 있어서의 최저 용융 점도는 1000 ㎩·s 이상인 것이 바람직하고, 10000 ㎩·s 이상인 것이 보다 바람직하다. 봉지용 시트 (10) 의 0 ∼ 200 ℃ 에 있어서의 최저 용융 점도가 1000 ㎩·s 이상이면, 적층체 (20) 상에 봉지용 시트 (10) 를 배치했을 때, 봉지용 시트 (10) 의 외주 부분 (바로 아래에 전자 부품이 없는 부분) 이 아래로 처지는 것을 억제하고, 봉지용 시트와 실장 기판 사이에 공기가 갇힌 상태로 프레스되는 것을 억제할 수 있다. 그 결과, 프레스 후에 얻어지는 전자 부품 장치에 보이드의 발생이 일어나기 어려워진다.
봉지용 시트 (10) 의 0 ∼ 200 ℃ 에 있어서의 최저 용융 점도는, 열가소성 수지, 열경화성 수지, 무기 충전제 등의 첨가량에 의해 컨트롤할 수 있다.
봉지용 시트 (10) 는, 단층 구조여도 되고, 2 이상의 봉지용 시트를 적층한 다층 구조여도 되지만, 층간 박리의 우려가 없고, 시트 두께의 균일성을 높게 하기 쉽다는 이유에서 단층 구조가 바람직하다.
봉지용 시트 (10) 의 두께는 특별히 한정되지 않지만, 봉지용 시트로서 사용하는 관점에서 예를 들어, 50 ㎛ ∼ 2000 ㎛ 이다.
봉지용 시트 (10) 의 제조 방법은 특별히 한정되지 않지만, 봉지용 시트 (10) 를 형성하기 위한 수지 조성물의 혼련물을 조제하고, 얻어진 혼련물을 도공하는 방법이나, 얻어진 혼련물을 시트상으로 소성 가공하는 방법이 바람직하다. 이로써, 용제를 사용하지 않고 봉지용 시트 (10) 를 제작할 수 있으므로, 전자 부품 (반도체 칩 (23)) 이 휘발된 용제에 의해 영향을 받는 것을 억제할 수 있다.
구체적으로는, 후술하는 각 성분을 믹싱 롤, 가압식 니더, 압출기 등의 공지된 혼련기로 용융 혼련함으로써 혼련물을 조제하고, 얻어진 혼련물을 도공 또는 소성 가공에 의해 시트상으로 한다. 혼련 조건으로서, 온도는 상기 서술한 각 성분의 연화점 이상인 것이 바람직하고, 예를 들어 30 ∼ 150 ℃, 에폭시 수지의 열경화성을 고려하면, 바람직하게는 40 ∼ 140 ℃, 더욱 바람직하게는 60 ∼ 120 ℃ 이다. 시간은 예를 들어 1 ∼ 30 분간, 바람직하게는 5 ∼ 15 분간이다.
혼련은, 감압 조건하 (감압 분위기하) 에서 실시하는 것이 바람직하다. 이로써 탈기할 수 있음과 함께, 혼련물로의 기체의 침입을 방지할 수 있다. 감압 조건하의 압력은 바람직하게는 0.1 ㎏/㎠ 이하, 보다 바람직하게는 0.05 ㎏/㎠ 이하이다. 감압하의 압력의 하한은 특별히 한정되지 않지만, 예를 들어, 1 × 10-4 ㎏/㎠ 이상이다.
혼련물을 도공하여 봉지용 시트 (10) 를 형성하는 경우, 용융 혼련 후의 혼련물은, 냉각하지 않고 고온 상태인 채로 도공하는 것이 바람직하다. 도공 방법으로는 특별히 제한되지 않고, 바 코트법, 나이프 코트법, 슬롯 다이법 등을 들 수 있다. 도공시의 온도로는, 상기 서술한 각 성분의 연화점 이상이 바람직하고, 에폭시 수지의 열경화성 및 성형성을 고려하면, 예를 들어 40 ∼ 150 ℃, 바람직하게는 50 ∼ 140 ℃, 더욱 바람직하게는 70 ∼ 120 ℃ 이다.
혼련물을 소성 가공하여 봉지용 시트 (10) 를 형성하는 경우, 용융 혼련 후의 혼련물은, 냉각하지 않고 고온 상태인 채로 소성 가공하는 것이 바람직하다. 소성 가공 방법으로는 특별히 제한되지 않고, 평판 프레스법, T 다이 압출법, 스크루 다이 압출법, 롤 압연법, 롤 혼련법, 인플레이션 압출법, 공 (共) 압출법, 캘린더 성형법 등등을 들 수 있다. 소성 가공 온도로는 상기 서술한 각 성분의 연화점 이상이 바람직하고, 에폭시 수지의 열경화성 및 성형성을 고려하면, 예를 들어 40 ∼ 150 ℃, 바람직하게는 50 ∼ 140 ℃, 더욱 바람직하게는 70 ∼ 120 ℃ 이다.
또한, 봉지용 시트 (10) 는, 적당한 용제에 봉지용 시트 (10) 를 형성하기 위한 수지 등을 용해, 분산시켜 바니시를 조정하고, 이 바니시를 도공하여 얻을 수도 있다.
(기능층)
기능층 (8) 은, 봉지용 시트 (10) 에 의해 반도체 칩 (23) 을 봉지했을 때의 봉지용 시트 (10) 의 모서리 부분의 균열이나 결손을 억제하는 기능이나, 봉지 후의 휘어짐을 방지하는 기능을 갖는다.
기능층 (8) 을 구성하는 재질로는, 금속박이나 플라스틱판을 바람직하게 사용할 수 있다. 상기 금속으로는, 42니켈-철 합금 (42 알로이), SUS304 등의 스테인리스, 구리, 알루미늄, 니켈 등을 들 수 있다. 그 중에서도, 방열성 향상의 관점에서 구리가 바람직하다.
상기 플라스틱판에 있어서의 소재로는, 예를 들어, 폴리에틸렌 (PE), 폴리프로필렌 (PP), 에틸렌-프로필렌 공중합체 등의 올레핀계 수지 ; 에틸렌-아세트산비닐 공중합체 (EVA), 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산에스테르 (랜덤, 교호) 공중합체 등의 에틸렌을 모노머 성분으로 하는 공중합체 ; 폴리에틸렌테레프탈레이트 (PET), 폴리에틸렌나프탈레이트 (PEN), 폴리부틸렌테레프탈레이트 (PBT) 등의 폴리에스테르 ; 아크릴계 수지 ; 폴리염화 비닐 (PVC) ; 폴리우레탄 ; 폴리카보네이트 ; 폴리페닐렌술파이드 (PPS) ; 폴리아미드 (나일론), 전방향족 폴리아미드 (아라미드) 등의 아미드계 수지 ; 폴리에테르에테르케톤 (PEEK) ; 폴리이미드 ; 폴리에테르이미드 ; 폴리염화비닐리덴 ; ABS (아크릴로니트릴-부타디엔-스티렌 공중합체) ; 셀룰로오스계 수지 ; 실리콘 수지 ; 불소 수지 등을 들 수 있다.
기능층 (8) 의 두께로는 50 ∼ 5000 ㎛ 가 바람직하고, 100 ∼ 1000 ㎛ 가 보다 바람직하다. 기능층 (8) 의 두께를 50 ㎛ 이상으로 함으로써, 봉지 후의 휘어짐을 완화할 수 있고, 5000 ㎛ 이하로 함으로써, 프레스시에 봉지용 시트에 열이 전달되기 쉬워져, 전자 부품의 매립성을 향상시킬 수 있다.
적층 시트 (8) 에 있어서, 봉지용 시트 (10) 와 기능층 (7) 은 평면에서 볼 때 동일 형상이며, 적층 시트 (8) 의 외주의 길이가 500 ㎜ 이상인 것이 바람직하고, 800 ㎜ 이상인 것이 보다 바람직하다. 또, 적층 시트 (8) 의 외주의 길이의 상한은 특별히 한정되지 않지만, 실용적인 범위를 고려하여, 예를 들어 3000 ㎜ 이하로 할 수 있다. 복수의 반도체 칩 (23) 을 외주의 길이가 500 ㎜ 이상이라는 대면적의 봉지용 시트 (10) 로 봉지하는 경우, 봉지용 시트 (10) 의 반도체 칩 (23) 에 대한 추종성은, 보다 높은 것이 요망된다. 본 실시형태에서는, 후술하는 바와 같이, 하측 가열판 (32) 과 봉지용 시트 (10) 사이에 적층체 (20) 가 개재되어 있기 때문에, 복수의 반도체 칩 (23) 을 외주의 길이가 500 ㎜ 이상이라는 대면적의 봉지용 시트 (10) 로 봉지하는 경우에도, 봉지용 시트 (10) 의 반도체 칩 (23) 에 대한 충분한 추종성을 확보하는 것이 가능해진다.
적층 시트 (8) 는, 봉지용 시트 (10) 와 기능층 (8) 을 적층함으로써 얻어진다. 적층 방법에 대해서는 특별히 한정되지 않고, 예를 들어, 봉지용 시트 (10) 와 기능층 (8) 을 별도로 제작해두고, 이들을 압착 등에 의해 첩합 (貼合) 하는 방법이나 기능층 (8) 상에 봉지용 시트를 형성하기 위한 혼련물 등을 도공하는 방법 등을 들 수 있다.
[적층 시트와 적층체를 배치하는 공정]
적층체를 준비하는 공정 (공정 A), 및 적층 시트를 준비하는 공정 (공정 B) 후, 도 3 에 나타내는 바와 같이, 하측 가열판 (32) 상에 적층체 (20) 를 반도체 칩 (23) 이 실장된 면을 위로 하여 배치함과 함께, 적층체 (20) 의 반도체 칩 (23) 이 실장된 면 상에 적층 시트 (8) 를, 봉지용 시트 (10) 면을 하측으로 하여 배치한다 (공정 C). 이 공정 C 에 있어서는, 하측 가열판 (32) 상에 먼저 적층체 (20) 를 배치하고, 그 후, 적층체 (20) 상에 적층 시트 (8) 를 배치해도 되고, 적층체 (20) 상에 적층 시트 (8) 를 먼저 적층하고, 그 후, 적층체 (20) 와 적층 시트 (8) 가 적층된 적층물을 하측 가열판 (32) 상에 배치해도 된다.
[전자 부품을 봉지용 시트에 매립하는 공정]
상기 공정 C 후, 도 4(a) 에 나타내는 바와 같이, 하측 가열판 (32) 과 상측 가열판 (34) 에 의해 열프레스하고, 반도체 칩 (23) (전자 부품) 을 봉지용 시트 (10) 에 매립한다 (공정 D). 봉지용 시트 (10) 는, 반도체 칩 (23) 및 그에 부수되는 요소를 외부 환경으로부터 보호하기 위한 봉지 수지로서 기능하게 된다. 이로써, 반도체 웨이퍼 (22) 상에 실장되어 있는 반도체 칩 (23) 이 봉지용 시트 (10) 에 매립된 구조체 (26) 가 얻어진다.
반도체 칩 (23) 을 봉지용 시트 (10) 에 매립할 때의 열프레스 조건으로는, 온도가 예를 들어, 40 ∼ 100 ℃, 바람직하게는 50 ∼ 90 ℃ 이며, 압력이 예를 들어, 0.1 ∼ 10 ㎫, 바람직하게는 0.5 ∼ 8 ㎫ 이고, 시간이 예를 들어 0.3 ∼ 10 분간, 바람직하게는 0.5 ∼ 5 분간이다. 이로써, 반도체 칩 (23) 이 봉지용 시트 (10) 에 매립된 전자 부품 장치를 얻을 수 있다. 또, 봉지용 시트 (10) 의 반도체 칩 (23) 및 반도체 웨이퍼 (22) 에 대한 밀착성 및 추종성의 향상을 고려하면, 감압 조건하에 있어서 프레스하는 것이 바람직하다.
상기 감압 조건으로는, 압력이 예를 들어, 0.1 ∼ 5 ㎪, 바람직하게는, 0.1 ∼ 100 ㎩ 이고, 감압 유지 시간 (감압 개시부터 프레스 개시까지의 시간) 이 예를 들어, 5 ∼ 600 초이고, 바람직하게는, 10 ∼ 300 초이다.
공정 D 후, 즉, 반도체 칩 (23) (전자 부품) 을 봉지용 시트 (10) 에 매립한 후, 기능층 (8) 의 측면의 적어도 일부가 봉지용 시트 (10) 를 구성하는 수지에 의해 피복되어 있다 (도 4(b) 참조). 이와 같은 구성은, 반도체 칩 (23) (전자 부품) 을 봉지용 시트 (10) 에 매립할 때의 압력에 의해, 봉지용 시트 (10) 를 구성하는 수지의 일부가 측면 방향으로 압출됨과 함께, 기능층 (8) 의 일부가 봉지용 시트 (10) 에 매립된 결과 얻어진다.
여기서, 공정 D 후의 기능층 (8) 의 두께를 h, 기능층 (8) 에 있어서의 상기 수지에 의해 피복되어 있는 부분 (봉지용 시트 (10) 를 구성하는 수지에 의해 피복되어 있는 부분) 의 두께를 d 로 했을 때, 공정 D 후의 상기 d 는, [0.01 × h] 이상인 것이 바람직하고, [0.05 × h] 이상인 것이 보다 바람직하다. 또, 공정 D 후의 상기 d 는, [0.99 × h] 이하인 것이 바람직하고, [0.50 × h] 이하인 것이 보다 바람직하다. 상기 공정 D 후의 상기 d 가 [0.01 × h] 이상이면, 봉지용 시트의 모서리 부분의 균열이나 결손을 보다 바람직하게 억제할 수 있다. 한편, 상기 공정 D 후의 상기 d 가 [0.99 × h] 이하이면, 상기 수지에 의해 제조용의 장치 (예를 들어, 상측 가열판 (34)) 가 오염되는 것을 방지할 수 있다. 공정 D 후의 상기 D 의 수치는, 공정 D 를 실시할 때의 조건 (예를 들어, 압력이나 가압 시간) 이나, 봉지용 시트 (10) 를 구성하는 수지의 선택에 의해 컨트롤할 수 있다.
[열경화 공정]
다음으로, 봉지용 시트 (10) 를 열경화 처리하여 전자 부품 장치 (28) 를 형성한다 (도 5 참조). 구체적으로는, 예를 들어, 반도체 웨이퍼 (22) 상에 실장되어 있는 반도체 칩 (23) 이 봉지용 시트 (10) 에 매립된 구조체 (26) 전체를 가열함으로써 봉지체 (28) 를 얻는다.
열경화 처리의 조건으로서 가열 온도가 바람직하게는 100 ℃ 이상, 보다 바람직하게는 120 ℃ 이상이다. 한편, 가열 온도의 상한이 바람직하게는 200 ℃ 이하, 보다 바람직하게는 180 ℃ 이하이다. 가열 시간이 바람직하게는 10 분 이상, 보다 바람직하게는 30 분 이상이다. 한편, 가열 시간의 상한이 바람직하게는 180 분 이하, 보다 바람직하게는 120 분 이하이다. 또, 필요에 따라 가압해도 되고, 바람직하게는 0.1 ㎫ 이상, 보다 바람직하게는 0.5 ㎫ 이상이다. 한편, 상한은 바람직하게는 10 ㎫ 이하, 보다 바람직하게는 5 ㎫ 이하이다.
[다이싱 공정]
계속해서, 봉지체 (28) 의 다이싱을 실시해도 된다 (도 6 참조). 이로써, 반도체 칩 (23) 단위에서의 전자 부품 장치 (29) 를 얻을 수 있다.
[기판 실장 공정]
필요에 따라, 전자 부품 장치 (29) 에 대하여 (반도체 웨이퍼 (22) 의 반도체 칩 (23) 과는 반대측의 면에 대하여) 재배선 및 범프를 형성하고, 이것을 별도의 기판 (도시 생략) 에 실장하는 기판 실장 공정을 실시할 수 있다. 전자 부품 장치 (29) 의 상기 별도의 기판으로의 실장에는, 플립 칩 본더나 다이 본더 등의 공지된 장치를 사용할 수 있다. 이 기판 실장 공정을 실시한 경우, FOWLP (팬 아웃형 웨이퍼 레벨 패키지) 를 얻을 수 있다.
이상, 본 실시형태에 관련된 전자 부품 장치의 제조 방법에 의하면, 열프레스하여 반도체 칩 (23) 을 봉지용 시트 (10) 에 매립하여 봉지하는 공정 D 를 갖고, 상기 공정 D 후에, 기능층 (8) 의 측면의 적어도 일부가 봉지용 시트 (10) 를 구성하는 수지에 의해 피복된다. 반도체 칩 (23) 을 봉지하는 수지에 있어서는, 특히, 모서리 부분에 균열 결손이 발생하기 쉽다. 그러나, 본 실시형태에 관련된 전자 부품 장치의 제조 방법에 의하면, 기능층 (8) 의 측면의 적어도 일부가 봉지용 시트 (10) 를 구성하는 수지에 의해 피복되어 있기 때문에, 봉지용 시트 (10) 의 모서리 부분의 균열이나 결손을 억제할 수 있다.
상기 서술한 실시형태에서는, 본 발명의 전자 부품으로서 반도체 칩 (23), 피실장체로서 반도체 웨이퍼 (22) 를 사용한 경우에 대해 설명했지만, 본 발명은 이 예에 한정되지 않고, 상기 전자 부품으로서 반도체 칩 이외의 것을 사용하고, 상기 피실장체로서 반도체 웨이퍼 이외의 것을 사용한 경우에도 상기 전자 부품 장치의 제조 방법을 적용할 수 있다.
실시예
이하에, 이 발명의 바람직한 실시예를 예시적으로 상세하게 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한은, 이 발명의 범위를 그들에만 한정하는 취지의 것은 아니다.
실시예에서 사용한 성분에 대해 설명한다.
에폭시 수지 a : 신닛테츠 화학 (주) 제조의 YSLV-80XY (비스페놀 F 형 에폭시 수지, 에포킨 당량 200 g/eq, 연화점 80 ℃)
페놀 수지 a : 메이와 화성사 제조의 MEH-7851-SS (비페닐아르알킬 골격을 갖는 페놀 수지, 수산기 당량 203 g/eq, 연화점 67 ℃)
무기 충전제 a : 덴키 화학 공업사 제조의 FB-9454FC (용융 구상 실리카, 평균 입자경 20 ㎛)
경화 촉진제 a : 시코쿠 화성 공업사 제조의 2PHZ-PW (2-페닐-4,5-디하이드록시메틸이미다졸)
열가소성 수지 a : 카네카사 제조의 SIBSTER 072T (스티렌-이소부틸렌-스티렌 블록 공중합체)
(봉지용 시트의 제작)
실시예 1 ∼ 2, 비교예 1
표 1 에 기재된 배합비에 따라 각 성분을 배합하고, 롤 혼련기에 의해 60 ∼ 120 ℃, 10 분간, 감압 조건하 (0.01 ㎏/㎠) 에서 용융 혼련하여, 혼련물을 조제하였다. 이어서, 얻어진 혼련물을 120 ℃ 의 조건하, 슬롯 다이법에 의해 도공하여 시트상으로 형성하고, 표 1 에 나타내는 두께의 봉지용 시트를 제작하였다. 또한, 실시예, 비교예의 각 봉지용 시트의 형상은 원형상이고, 직경, 외주 길이는 표 1 과 같다.
(최저 용융 점도의 측정)
점탄성 측정 장치 ARES (레오메트릭스·사이언티픽사 제조) 를 사용하여 각 샘플을 측정했을 때의 0 ∼ 200 ℃ 에 있어서의 용융 점도의 최저값을 최저 용융 점도로 하였다. 측정 조건은, 승온 속도 10 ℃／min, 변형 : 20 ％, 주파수 : 0.1 ㎐ 로 하였다.
(적층 시트의 제작)
실시예, 및 비교예의 봉지용 시트에 기능층을 첩합하여 적층 시트를 얻었다. 기능층에는, 실시예, 비교예 모두 공통의 것을 사용하였다. 구체적으로는, 원형상, 두께 50 ㎛ 의 동박을 사용하였다. 기능층의 직경, 외주 길이는 표 1 과 같다. 또한, 첩부 (貼付) 시에는 봉지용 시트와 기능층의 중심점이 평면에서 보았을 때 일치하도록 첩부하였다.
(전자 부품이 실장된 기판의 준비)
전자 부품이 실장된 기판을 준비하였다. 기판에는 직경 300 ㎜, 두께 700 ㎛ 의 반도체 웨이퍼를 사용하였다. 전자 부품은 세로 10 ㎜, 가로 10 ㎜, 두께 500 ㎛ 의 반도체 칩을 사용하고, 상기 기판 상에 10 ㎜ 의 간격 (1 의 전자 부품의 단부 (端部) 와 인접하는 전자 부품의 단부의 거리) 을 두고, 세로 14 개 × 가로 14 개로 실장하였다. 또한, 펌프의 높이는 50 ㎛ 이다.
(평가용 샘플의 제작)
순시 진공 적층 장치 VS008-1515 (미카도 테크노스 (주) 제조) 의 하측 가열판 상에 전자 부품이 실장된 면을 위로 하여 상기 기판을 배치하고, 그 위에 적층 시트를 봉지용 시트면을 하측으로 하여 배치하였다. 그 후, 감압하에서 열프레스하였다. 열프레스 조건은 표 1 과 같다.
열프레스 후, 150 ℃ 의 오븐에서 1 시간 가열하였다. 그 후, 실온 (23 ℃) 까지 자연 냉각하여, 평가용 샘플로 하였다.
(피복률의 측정)
측정 현미경 시스템 (CCS-CORE PLUS, 이노텍사 제조) 을 사용하고, 각 샘플에 대해, 기능층에 있어서의 수지에 의해 피복되어 있는 부분의 두께 d 를 측정하였다. 그 후, 하기 (식 1) 에 의해 피복률을 산출하였다. 또한, 본 실시예, 비교예에서는 [최초의 기능층의 두께] 는 50 ㎛ 이다. 결과를 표 1 에 나타낸다.
(식 1) [피복률] = d/[최초의 기능층의 두께]
(박리성)
측정 현미경 시스템 (CCS-CORE PLUS, 이노텍사 제조) 을 사용하rh, 봉지용 시트와 기능층 사이에 박리가 있는지 여부를 관찰하였다. 박리가 없었던 경우를 ○, 박리가 있었던 경우를 × 로 하여 평가하였다. 또한, 박리가 없었던 경우에는, 기능층에 의해 봉지용 시트의 모서리 부분의 균열이나 결손을 억제하는 것이 가능해진다. 한편, 박리가 있는 경우에는, 봉지용 시트의 모서리 부분의 균열이나 결손을 억제하기 어려워진다.
Figure pct00001
8 : 적층 시트
10 : 봉지용 시트
12 : 기능층
20 : 적층체
22 : 반도체 웨이퍼 (피실장체)
23 : 반도체 칩 (전자 부품)
28 : 전자 부품 장치
32 : 하측 가열판

Claims (11)

  1. 전자 부품이 피실장체에 실장된 적층체를 준비하는 공정 A 와,
    전자 부품을 봉지하기 위한 봉지용 시트와 상기 봉지용 시트와는 상이한 재질로 이루어지는 기능층을 갖는 적층 시트를 준비하는 공정 B 와,
    가열판 상에 상기 적층체를 상기 전자 부품이 실장된 면을 위로 하여 배치함과 함께, 상기 적층체의 상기 전자 부품이 실장된 면 상에 상기 적층 시트를, 상기 봉지용 시트면을 하측으로 하여 배치하는 공정 C 와,
    상기 공정 C 후, 열프레스하여 상기 전자 부품을 상기 봉지용 시트에 매립하여 봉지하는 공정 D 를 구비하고,
    상기 공정 D 후에, 상기 기능층의 측면의 적어도 일부가 상기 봉지용 시트를 구성하는 수지에 의해 피복되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 기능층의 두께를 h, 상기 기능층에 있어서의 상기 수지에 의해 피복되어 있는 부분의 두께를 d 로 했을 때, 상기 공정 D 후의 상기 d 가 [0.01 × h] 이상 [0.99 × h] 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 봉지용 시트의 0 ∼ 200 ℃ 에 있어서의 최저 용융 점도가 100000 ㎩·s 이하인 것을 특징으로 하는 전자 부품 장치의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 봉지용 시트와 상기 기능층은 평면에서 볼 때 동일 형상이며, 상기 적층 시트의 외주의 길이가 500 ㎜ 이상인 것을 특징으로 하는 전자 부품 장치의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 봉지용 시트는, 에폭시 수지, 경화제, 및 무기 충전제를 함유하고 있는 것을 특징으로 하는 전자 부품 장치의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 전자 부품 장치의 제조 방법에 사용되는 것을 특징으로 하는 적층 시트.
  7. 제 6 항에 있어서,
    상기 봉지용 시트의 0 ∼ 200 ℃ 에 있어서의 최저 용융 점도가 100000 ㎩·s 이하인 것을 특징으로 하는 적층 시트.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 봉지용 시트와 상기 기능층은 평면에서 볼 때 동일 형상이며, 상기 적층 시트의 외주의 길이가 500 ㎜ 이상인 것을 특징으로 하는 적층 시트.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 봉지용 시트는, 에폭시 수지, 경화제, 및 무기 충전제를 함유하고 있는 것을 특징으로 하는 적층 시트.
  10. 전자 부품이 피실장체에 실장된 적층체와,
    상기 전자 부품을 봉지한 봉지용 시트와,
    상기 봉지용 시트의 상기 전자 부품과는 반대측에 적층된 기능층을 갖고,
    상기 기능층의 측면의 적어도 일부가 상기 봉지용 시트를 구성하는 수지에 의해 피복되어 있는 것을 특징으로 하는 전자 부품 장치.
  11. 제 10 항에 있어서,
    상기 기능층의 두께를 h, 상기 기능층에 있어서의 상기 수지에 의해 피복되어 있는 부분의 두께를 d 로 했을 때, 상기 d 가 [0.01 × h] 이상 [0.99 × h] 이하인 것을 특징으로 하는 전자 부품 장치.
KR1020157031254A 2013-05-23 2014-04-16 전자 부품 장치의 제조 방법, 적층 시트, 및 전자 부품 장치 KR20160013011A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-108845 2013-05-23
JP2013108845A JP5735036B2 (ja) 2013-05-23 2013-05-23 電子部品装置の製造方法、及び、積層シート
PCT/JP2014/060797 WO2014188825A1 (ja) 2013-05-23 2014-04-16 電子部品装置の製造方法、積層シート、及び、電子部品装置

Publications (1)

Publication Number Publication Date
KR20160013011A true KR20160013011A (ko) 2016-02-03

Family

ID=51933390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157031254A KR20160013011A (ko) 2013-05-23 2014-04-16 전자 부품 장치의 제조 방법, 적층 시트, 및 전자 부품 장치

Country Status (6)

Country Link
JP (1) JP5735036B2 (ko)
KR (1) KR20160013011A (ko)
CN (1) CN105210184A (ko)
SG (1) SG11201509542VA (ko)
TW (1) TW201508844A (ko)
WO (1) WO2014188825A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6379051B2 (ja) * 2015-01-23 2018-08-22 日東電工株式会社 中空型電子デバイス封止用シート
JP6369405B2 (ja) 2015-07-07 2018-08-08 信越化学工業株式会社 半導体封止用熱硬化性樹脂組成物
JP6597471B2 (ja) 2016-05-02 2019-10-30 信越化学工業株式会社 大面積の半導体素子搭載基材を封止する方法
WO2017203622A1 (ja) * 2016-05-25 2017-11-30 日立化成株式会社 封止構造体及びその製造方法、並びに、封止材
JP6520872B2 (ja) 2016-09-01 2019-05-29 信越化学工業株式会社 半導体封止用熱硬化性樹脂組成物
JP2018064054A (ja) * 2016-10-14 2018-04-19 日立化成株式会社 封止材、及び、封止構造体の製造方法
US11799442B2 (en) 2017-09-29 2023-10-24 Nagase Chemtex Corporation Manufacturing method of mounting structure, and laminate sheet therefor
CN111466021B (zh) * 2017-12-14 2024-04-16 长濑化成株式会社 安装结构体的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174045A (ja) 1998-12-04 2000-06-23 Nitto Denko Corp 半導体素子封止用シートおよびそれを用いた半導体装置の製法ならびに半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3462282B2 (ja) * 1994-11-29 2003-11-05 株式会社東芝 樹脂封止型半導体装置、電子回路装置およびこの製造方法
JPH10163400A (ja) * 1996-11-28 1998-06-19 Nitto Denko Corp 半導体装置及びそれに用いる２層リードフレーム
JP4417122B2 (ja) * 2004-01-21 2010-02-17 日東電工株式会社 シート状半導体封止用樹脂組成物
JP2007307843A (ja) * 2006-05-20 2007-11-29 Apic Yamada Corp 樹脂モールド方法および樹脂モールド装置
JP5565548B2 (ja) * 2009-03-23 2014-08-06 Ｔｄｋ株式会社 樹脂封止型電子部品及びその製造方法
JP2011001473A (ja) * 2009-06-19 2011-01-06 Hitachi Chem Co Ltd 電子部品用絶縁材料
JP5385247B2 (ja) * 2010-12-03 2014-01-08 信越化学工業株式会社 ウエハモールド材及び半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174045A (ja) 1998-12-04 2000-06-23 Nitto Denko Corp 半導体素子封止用シートおよびそれを用いた半導体装置の製法ならびに半導体装置

Also Published As

Publication number Publication date
JP5735036B2 (ja) 2015-06-17
WO2014188825A1 (ja) 2014-11-27
SG11201509542VA (en) 2015-12-30
TW201508844A (zh) 2015-03-01
JP2014229771A (ja) 2014-12-08
CN105210184A (zh) 2015-12-30

Similar Documents

Publication Publication Date Title
KR20160013011A (ko) 전자 부품 장치의 제조 방법, 적층 시트, 및 전자 부품 장치
JP6643791B2 (ja) 中空封止用樹脂シート及び中空パッケージの製造方法
KR20170015086A (ko) 필름형 에폭시 수지 조성물, 필름형 에폭시 수지 조성물의 제조 방법, 및 반도체 장치의 제조 방법
WO2016181761A1 (ja) 封止樹脂シート
WO2016189998A1 (ja) 電子部品内蔵基板用封止樹脂シート及び電子部品内蔵基板の製造方法
JP6302693B2 (ja) 中空封止用樹脂シート及び中空パッケージの製造方法
TW201442166A (zh) 電子零件密封用樹脂片材、樹脂密封型半導體裝置及樹脂密封型半導體裝置之製造方法
TW201624578A (zh) 半導體裝置之製造方法
US9147625B2 (en) Thermosetting resin sheet for sealing electronic component, resin-sealed type semiconductor device, and method for producing resin-sealed type semiconductor device
KR20160013010A (ko) 전자 부품 장치의 제조 방법
TWI620658B (zh) Resin sheet for electronic component sealing, resin sealed semiconductor device, and method for manufacturing resin sealed semiconductor device
WO2014188824A1 (ja) 電子部品装置の製造方法
US20160269000A1 (en) Resin sheet for sealing electronic device and method for manufacturing electronic-device package
WO2014156777A1 (ja) 中空型電子デバイス封止用シート、及び、中空型電子デバイスパッケージの製造方法
JP6677966B2 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
JP6630861B2 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
JP6434181B2 (ja) 中空型電子デバイス封止用シート、及び、中空型電子デバイスパッケージの製造方法
TW201430966A (zh) 密封體的製造方法、密封體製造用框狀間隔件、密封體及電器
JP5735030B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
TW201504293A (zh) 附分隔件之樹脂片材、電子零件裝置之製造方法及電子零件裝置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination