KR20160010741A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20160010741A
KR20160010741A KR1020140090575A KR20140090575A KR20160010741A KR 20160010741 A KR20160010741 A KR 20160010741A KR 1020140090575 A KR1020140090575 A KR 1020140090575A KR 20140090575 A KR20140090575 A KR 20140090575A KR 20160010741 A KR20160010741 A KR 20160010741A
Authority
KR
South Korea
Prior art keywords
light
display area
shielding film
substrate
scribing
Prior art date
Application number
KR1020140090575A
Other languages
English (en)
Other versions
KR102238994B1 (ko
Inventor
추교섭
배종욱
조보경
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140090575A priority Critical patent/KR102238994B1/ko
Priority to US14/558,434 priority patent/US9711583B2/en
Priority to TW103144606A priority patent/TWI617063B/zh
Priority to CN201410816857.0A priority patent/CN105280669B/zh
Priority to DE102014119629.5A priority patent/DE102014119629B4/de
Publication of KR20160010741A publication Critical patent/KR20160010741A/ko
Application granted granted Critical
Publication of KR102238994B1 publication Critical patent/KR102238994B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 표시장치는 표시영역 및 상기 표시영역 이외에 비표시영역이 구획된 기판, 상기 표시영역에 형성된 제1 차광막 및 상기 비표시영역에 형성된 제2 차광막, 및 상기 제1 차광막 상에 형성된 산화물 박막트랜지스터 및 유기발광 다이오드를 포함하며, 상기 제1 차광막과 상기 제2 차광막은 서로 이격된 것을 특징으로 한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 보다 자세하게는 스크라이빙 공정 시 발생하는 정전기 유입을 방지하여 표시장치의 신뢰성을 향상시킬 수 있는 표시장치에 관한 것이다.
최근, 표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정표시장치(Liquid Crystal Display : LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 유기전계발광표시장치(Organic Light Emitting Device) 등과 같은 여러 가지의 디스플레이가 실용화되고 있다. 이들 중, 유기전계발광표시장치는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 차세대 표시장치로 주목받고 있다.
표시장치를 구동하는 방식에는 수동 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor)를 이용한 능동 매트릭스(active matrix) 방식이 있다. 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 매트릭스 방식은 박막트랜지스터를 각 화소 전극에 연결하고 박막트랜지스터의 게이트 전극에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다.
박막트랜지스터는 이동도, 누설전류 등과 같은 기본적인 박막트랜지스터의 특성뿐만 아니라, 오랜 수명을 유지할 수 있는 내구성 및 전기적 신뢰성이 매우 중요하다. 여기서, 박막트랜지스터의 액티브층은 주로 비정질 실리콘 또는 다결정 실리콘으로 형성되는데, 비정질 실리콘은 성막 공정이 간단하고 생산 비용이 적게 드는 장점이 있지만 전기적 신뢰성이 확보되지 못하는 문제가 있다. 또한 다결정 실리콘은 높은 공정 온도로 인하여 대면적 응용이 매우 곤란하며, 결정화 방식에 따른 균일도가 확보되지 못하는 문제점이 있다.
한편, 산화물로 액티브층을 형성할 경우, 낮은 온도에서 성막하여도 높은 이동도를 얻을 수 있으며 산소의 함량에 따라 저항의 변화가 커서 원하는 물성을 얻기가 매우 용이하기 때문에 최근 박막트랜지스터로의 응용에 있어 큰 관심을 끌고 있다. 특히, 액티브층에 사용될 수 있는 산화물로는 아연 산화물(ZnO), 인듐 아연 산화물(InZnO) 또는 인듐 갈륨 아연 산화물(InGaZnO4) 등을 그 예로 들 수 있다. 산화물 액티브층을 포함하는 박막트랜지스터는 외부 광원에 의해 광전류가 발생하는 불안정한 특성을 가지고 있어, 외부광으로부터 액티브층을 보호하는 차광막이 필요하게 된다.
도 1은 종래 표시장치를 나타낸 평면도이고 도 2는 도 1의 I-I'에 따라 절취한 단면도이다.
도 1을 참조하면, 종래 표시장치는 마더기판인 기판(10)에 복수의 액티브 영역(A/A)이 형성된 표시패널(DP)들이 형성된다. 이렇게 형성된 표시패널(DP)들을 각각 독립된 패널들로 분리하게 위해 스크라이빙 공정이 수행된다. 스크라이빙 공정은 스크라이빙 휠(scribing wheel)을 이용하여 ①번 스크라이빙 라인을 따라 기판(10)을 절삭한 후, ②번 스크라이빙 라인을 따라 기판(10)을 절삭함으로써, 독립된 표시패널(DP)들을 형성하게 된다.
보다 자세하게, 도 2를 참조하면, 기판(10) 상에 차광층(LS)이 위치하고, 차광층(LS) 상에 버퍼층(15)이 위치한다. 차광층(LS)은 추후 형성될 액티브층에 광이 입사되는 것을 방지한다. 버퍼층(15) 상에 액티브층(20)이 위치하고, 액티브층(20) 상에 위치한 게이트 절연막(25)으로 절연된다. 게이트 절연막(25) 상에 게이트 전극(30)이 위치하고, 층간 절연막(35)에 의해 절연된다. 층간 절연막(35) 상에 소스 전극(40a)과 드레인 전극(40b)이 콘택홀들(35a, 35b)을 통해 액티브층(20)에 연결되어 박막트랜지스터(TFT)를 구성한다. 상기 박막트랜지스터(TFT) 상에 유기절연막(45)이 위치하고, 유기절연막(45) 상에 화소 전극(50)이 위치하여 비어홀(47)을 통해 드레인 전극(40b)에 연결된다. 화소 전극(50) 상에 뱅크층(55)이 위치하고, 뱅크층(55)에 의해 노출된 화소 전극(50) 상에 발광층(60)이 위치한다. 발광층(60)이 위치한 기판(20) 상에 대향 전극(65)이 위치하고 이들이 형성된 기판(20)이 대향 기판(70)으로 밀봉되어 표시장치가 구성된다.
한편, 전술한 바와 같이, 산화물로 이루어진 액티브층(20)은 외부 광원에 의해 광전류가 발생하는 불안정한 특성을 가지고 있기 때문에 차광막(LS)이 기판(20) 전면에 형성된다. 그러나, 스크라이빙 공정에서 스크라이빙 휠(swh)이 기판(20)을 절삭할 때 발생되는 정전기가 차광막(LS)을 통해 액티브 영역(A/A)으로 침투되어 박막트랜지스터에 영향을 주게 된다. 따라서, 박막트랜지스터의 전기적 특성이 저하되어 표시장치의 신뢰성이 저하되는 문제점이 있다.
본 발명은 스크라이빙 공정 시 발생하는 정전기 유입을 방지하여 표시장치의 신뢰성을 향상시킬 수 있는 표시장치를 제공한다.
상기한 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 표시장치는 표시영역 및 상기 표시영역 이외에 비표시영역이 구획된 기판, 상기 표시영역에 형성된 제1 차광막 및 상기 비표시영역에 형성된 제2 차광막, 및 상기 제1 차광막 상에 형성된 산화물 박막트랜지스터 및 유기발광 다이오드를 포함하며, 상기 제1 차광막과 상기 제2 차광막은 서로 이격된 것을 특징으로 한다.
상기 제1 차광막은 상기 표시영역의 전 영역에 형성된 것을 특징으로 한다.
상기 제2 차광막은 상기 기판의 가장자리를 둘러싸는 것을 특징으로 한다.
상기 제2 차광막은 연속적 또는 불연속적으로 형성된 것을 특징으로 한다.
상기 제1 차광막과 상기 제2 차광막이 이격된 거리는 1㎛ 내지 10,000㎛인 것을 특징으로 한다.
상기 제2 차광막의 폭은 1㎛ 내지 10,000㎛인 것을 특징으로 한다.
본 발명의 실시예들에 따른 표시장치는 표시영역과 비표시영역에 형성된 제1 차광막 및 제2 차광막을 구비하되 제1 차광막과 제2 차광막은 서로 이격되도록 형성함으로써, 기판의 스크라이빙 시 발생하는 정전기가 표시영역으로 전달되는 것을 방지하여, 표시장치의 신뢰성을 향상시킬 수 있는 이점이 있다.
도 1은 종래 표시장치를 나타낸 평면도.
도 2는 도 1의 I-I'에 따라 절취한 단면도.
도 3은 본 발명의 제1 실시예에 따른 표시장치를 나타낸 평면도.
도 4는 도 3의 Ⅱ-Ⅱ'에 따라 절취한 단면도.
도 5는 본 발명의 제1 실시예에 따른 표시장치의 스크라이빙 공정을 나타낸 평면도.
도 6은 도 5의 Ⅲ-Ⅲ'에 따라 절취한 단면도.
도 7은 본 발명의 제2 실시예에 따른 표시장치를 나타낸 평면도.
도 8은 본 발명의 제2 실시예에 따른 표시장치의 스크라이빙 공정을 나타낸 평면도.
도 9는 본 발명의 제3 실시예에 따른 표시장치를 나타낸 평면도.
도 10은 본 발명의 제3 실시예에 따른 표시장치의 스크라이빙 공정을 나타낸 평면도.
도 11은 본 발명의 제1 실시예에 따라 제조된 표시장치의 박막트랜지스터의 게이트 전압-드레인 전류 곡선을 나타낸 그래프.
도 12는 종래 기술에 따라 제조된 표시장치의 박막트랜지스터의 게이트 전압-드레인 전류 곡선을 나타낸 그래프.
이하, 첨부한 도면을 참조하여 본 발명의 일 실시 예들을 상세히 설명하면 다음과 같다.
도 3은 본 발명의 제1 실시예에 따른 표시장치를 나타낸 평면도이고, 도 4는 도 3의 Ⅱ-Ⅱ'에 따라 절취한 단면도이다. 하기에서는 본 발명의 표시장치의 실시예로 유기전계발광표시장치를 예로 설명한다. 다만, 본 발명은 이에 한정되지 않으며 액정표시장치 등의 평판표시장치에도 적용할 수 있다.
도 3을 참조하면, 본 발명의 제1 실시예에서 개시하는 표시장치(100)는 기판(105)과 대향기판(180)이 합착되어 구성되고, 표시영역(A/A)과 표시영역(A/A)을 제외한 나머지 영역인 비표시영역(N/A)이 형성되어 있다. 표시영역(A/A)은 박막트랜지스터 어레이와 유기발광다이오드가 형성되어 화상이 표시되는 액티브 영역(active area, A/A)이고, 비표시영역(N/A)은 액티브 영역(A/A) 이외에 화상이 표시되지 않는 비 액티브 영역(non active area, N/A)이다. 상기 비표시영역(N/A)에는 표시영역(A/A)에 구동신호를 인가하기 위해서, 구동칩이 실장되고 외부의 인쇄회로기판으로부터 신호를 인가받는 복수의 배선들이 구비되는 패드부(PAD)가 위치한다.
표시영역(A/A)과 비표시영역(N/A)은 외부의 광이 입사되는 것을 차단하는 차광막(LS1, LS2)들이 구비된다. 제1 차광막(LS1)은 최소한 표시영역(A/A)의 전 영역에 위치하여 표시영역(A/A)에 형성된 박막트랜지스터에 광이 입사되는 것을 차단하고, 제2 차광막(LS2)은 비표시영역(N/A)의 가장자리를 둘러싸도록 위치하여, 스크라이빙 공정 시 정전기가 표시영역(A/A)으로 전달되는 것을 방지한다. 이때, 표시영역(A/A)에 위치한 제1 차광막(LS1)과 비표시영역(N/A)에 위치한 제2 차광막(LS2)은 서로 이격되게 형성되어, 스크라이빙 공정 시 정전기가 차광막을 타고 표시영역(A/A)으로 전달되는 것을 방지한다.
보다 자세하게, 도 4를 참조하여 표시영역(A/A)과 비표시영역(N/A)에 형성된 제1 및 제2 차광막(LS1, LS2)을 설명하면 다음과 같다. 하기에서는 표시영역(A/A)을 설명하기 위해 하나의 서브픽셀을 예로 설명하였다.
기판(105) 상의 표시영역(A/A)에 제1 차광막(LS1)이 위치하고, 비표시영역(N/A)에 제2 차광막(LS2)이 위치한다. 기판(105)은 유리, 플라스틱 또는 금속으로 이루어진다. 제1 및 제2 차광막(LS1, LS2)은 외부 광이 내부로 입사되는 것을 차단하기 위한 것으로, 광을 차단할 수 있는 재료로 이루어진다. 제1 및 제2 차광막(LS1, LS2)은 전기전도 특성과 낮은 반사율을 가지는 재료로 이루어지며, 예를 들어, 비정질 실리콘(a-Si), 게르마늄(Ge), 산화탄탈륨(TaOx), 산화구리(CuOx) 등의 반도체 계열의 재료로 이루어질 수 있다.
상기 제1 및 제2 차광막(LS1, LS2)이 형성된 기판(105) 상에 버퍼층(110)이 위치한다. 버퍼층(110)은 기판(105)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막트랜지스터를 보호하기 위해 형성하는 것으로, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등으로 이루어진다. 상기 버퍼층(110) 상에 액티브층(115)이 위치한다. 액티브층(115)은 비정질 아연 산화물계 복합 반도체, 특히 a-IGZO 반도체는 갈륨산화물(Ga2O3), 인듐산화물(In2O3) 및 아연산화물(ZnO)의 복합체 타겟을 이용하여 스퍼터링(sputtering) 방법에 의해 형성될 수 있으며, 이외에도 화학기상증착이나 원자증착(Atomic Layer Deposition; ALD) 등의 화학적 증착방법을 이용할 수도 있다. 여기서, 본 발명의 실시예의 경우에는 갈륨, 인듐, 아연의 원자비가 각각 1:1:1, 2:2:1, 3:2:1 및 4:2:1인 복합 산화물 타겟을 사용하여 비정질 아연 산화물계 복합 반도체를 증착할 수 있으며, 이때 상기 갈륨, 인듐, 아연의 원자비가 2:2:1인 복합 산화물 타겟을 사용하는 경우 상기 갈륨, 인듐, 아연의 당량(equivalent weight)비는 대략 2.8:2.8:1을 가질 수 있다. 도시하지 않았지만 액티브층(115)의 양측에는 불순물이 도핑되어 소스 영역과 드레인 영역이 구비되고, 소스 영역과 드레인 영역 사이에 채널 영역이 구비된다.
상기 액티브층(115) 상에 게이트 절연막(120)이 위치한다. 게이트 절연막(120)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층으로 이루어진다. 상기 게이트 절연막(120) 상의 표시영역(A/A)에는 게이트 전극(125)이 위치하고, 비표시영역(N/A)에는 게이트 전극(125)과 연결된 게이트 신호라인(GL)이 위치한다. 게이트 전극(125)은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 탄탈륨(Ta) 및 텅스텐(W)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금의 단층이나 다층으로 이루어진다. 게이트 전극(125)은 상기 액티브층(115)의 채널 영역에 대응되게 위치한다.
상기 게이트 전극(125)이 형성된 기판(105) 상에 층간 절연막(130)이 위치한다. 층간 절연막(130)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층으로 이루어진다. 또한, 층간 절연막(130)과 게이트 절연막(120)은 상기 액티브층(115)의 양 측의 소스 영역과 드레인 영역을 노출하는 콘택홀들(135a, 135b)이 구비된다.
상기 층간 절연막(130) 상에 소스 전극(140a)과 드레인 전극(140b)이 위치한다. 소스 전극(140a) 및 드레인 전극(140b)은 단일층 또는 다중층으로 이루어질 수 있으며, 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 소스 전극(140a) 및 드레인 전극(140b)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴, 몰리브덴/알루미늄 또는 티타늄/알루미늄의 2중층이거나 몰리브덴/알루미늄-네오디뮴/몰리브덴, 몰리브덴/알루미늄/몰리브덴 또는 티타늄/알루미늄/티타늄의 3중층으로 이루어질 수 있다. 소스 전극(140a)과 드레인 전극(140b)은 층간 절연막(130)과 게이트 절연막(120)에 형성된 콘택홀들(135a, 135b)을 통해 액티브층(120)의 소스 영역과 드레인 영역에 각각 접속된다.
상기 소스 전극(140a) 및 드레인 전극(140b)이 형성된 기판(105) 상에 유기절연막(145)이 위치한다. 유기절연막(145)은 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate) 등의 유기물로 이루어질 수 있다. 상기 유기절연막(145)에는 박막트랜지스터(TFT)의 드레인 전극(140b)을 노출하는 비어홀(147)이 구비된다.
상기 유기절연막(145) 상에 화소 전극(150)이 위치한다. 화소 전극(150)은 투명도전막으로 이루어질 수 있다. 투명도전막은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명하면서도 도전성을 가진 재료일 수 있다. 여기서, 유기전계발광표시장치가 전면발광형 구조로 형성될 경우 투명도전막의 하부에 알루미늄(Al), 알루미늄-네오디움(Al-Nd), 은(Ag), 은 합금(Ag alloy) 등과 같은 고반사율의 특성을 갖는 반사금속막을 더 포함할 수 있고, 투명도전막/반사금속막/투명도전막의 구조로 이루어질 수 있다. 바람직하게 화소 전극(150)은 예를 들어 ITO/Ag/ITO의 구조로 이루어질 수 있다. 화소 전극(150)은 유기절연막(145)에 구비된 비어홀(147)을 통해 드레인 전극(140b)에 연결된다.
화소 전극(150) 상에 화소 전극(150)을 노출하는 뱅크층(155)이 위치한다. 뱅크층(155)은 화소를 정의하며 화소 전극(150)을 절연시키는 것으로 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어진다. 화소 전극(150)과 뱅크층(155) 상에 유기 발광층(160)이 위치한다. 유기 발광층(160)은 적어도 발광층을 포함하며, 정공주입층, 정공수송층, 전자수송층 또는 전자주입층을 더 포함할 수 있다. 유기 발광층(160) 상에 대향 전극(165)이 위치한다. 대향 전극(165)은 일함수가 낮은 금속들로 은(Ag), 마그네슘(Mg), 칼슘(Ca) 등을 사용할 수 있다. 따라서, 화소 전극(150), 유기 발광층(160) 및 대향 전극(165)으로 구성된 유기발광 다이오드가 구성된다. 박막트랜지스터와 유기발광 다이오드가 형성된 기판(105)은 대향 기판(180)을 통해 밀봉되어 본 발명의 표시장치를 구성한다.
한편, 본 발명의 기판(105) 상에 형성된 제1 차광막(LS1)과 제2 차광막(LS2)은 표시영역(A/A)과 비표시영역(N/A)에 각각 위치한다. 제1 차광막(LS1)은 최소한 표시영역(A/A)의 전 영역에 위치하여 표시영역(A/A)에 형성된 박막트랜지스터에 광이 입사되는 것을 차단하고, 제2 차광막(LS2)은 비표시영역(N/A)의 가장자리를 둘러싸도록 위치하여, 스크라이빙 공정 시 정전기가 표시영역(A/A)으로 전달되는 것을 방지한다. 제1 차광막(LS1)은 표시영역(A/A)을 모두 커버하도록 판(plate) 형상으로 형성되고, 제2 차광막(LS2)은 기판(105)의 가장자리를 모두 둘러싸도록 끊김 없이 연속적으로 형성된다. 제2 차광막(LS2)은 액자 틀 형상으로 일체형으로 이루어진다.
표시영역(A/A)에 위치한 제1 차광막(LS1)과 비표시영역(N/A)에 위치한 제2 차광막(LS2)은 서로 이격되어, 스크라이빙 공정 시 정전기가 차광막을 타고 표시영역(A/A)으로 전달되는 것을 방지한다. 여기서, 제1 차광막(LS1)과 제2 차광막(LS2)의 이격된 거리(d)는 적어도 1㎛ 이상이며, 100㎛ 이상으로 이루어지거나 바람직하게 1000㎛ 이상으로 형성되어, 제2 차광막(LS2)에서 제1 차광막(LS1)으로 정전기가 전달되는 것을 방지한다. 또한, 제2 차광막(LS2)은 기판(105) 측면으로부터 일정 거리만큼의 폭(W)을 가지도록 형성된다. 제2 차광막(LS2)의 폭(w)은 적어도 0.1 ㎛ 이상이며, 10㎛ 이상으로 이루어지거나 바람직하게 1000㎛ 이상으로 형성되어, 스크라이빙 휠이 제2 차광막(LS2) 영역에서 스크라이빙 될 수 있도록 충분한 폭을 제공한다. 제2 차광막(LS2)의 폭(w)은 10,000㎛ 이하로 이루어져 표시영역(A/A)에까지 도달하지 않도록 한다.
도 5는 본 발명의 제1 실시예에 따른 표시장치의 스크라이빙 공정을 나타낸 평면도이고 도 6은 도 5의 Ⅲ-Ⅲ'에 따라 절취한 단면도이다.
표시장치의 스크라이빙 공정은 표시장치를 제조하는데 있어서 생산성을 높이고자, 복수의 셀 영역이 구분된 대면적 기판들로 수행된다. 즉, 전술한 기판(105)과 대향 기판(80)이 모두 대면적 기판들에 해당된다. 따라서, 상기 대면적 기판들에 복수의 셀을 형성하고 합착한 후 각각의 셀 영역 별로 절단해서 복수의 표시장치용 셀을 얻는다. 상기 스크라이빙 공정은 스크라이빙 휠(wheel)을 이용하여 셀 영역별로 스크라이빙해서 선 모양의 흠집을 내는 스크라이빙 장치, 및 흠집을 따라 대면적 기판들을 실질적으로 절단하여 다수의 표시장치 셀로 형성하는 브레이킹 장치로 나뉘게 된다. 이를 이용한 스크라이빙 공정을 살펴보면 다음과 같다.
도 5 및 도 6을 참조하면, 전술한 박막트랜지스터와 유기발광 다이오드가 형성된 기판(105)과 대향 기판(180)이 합착된다. 합착된 기판(105)과 대향 기판(180)에는 다수의 셀 영역(C), 다수의 셀 영역(C) 내에 구획된 표시영역(A/A)과 비표시영역(N/A) 및 패드영역(P)이 구획된다. 다수의 셀 영역(C) 내의 비표시영역(N/A)에 실런트 등의 밀봉재가 도포되어 기판(105)과 대향 기판(180)이 합착된다.
상기 합착된 기판들(105, 180)의 스크라이빙 라인을 따라 스크라이빙 휠(swh)로 스크라이빙 한다. 보다 자세하게, 기판(105) 상면에 스크라이빙 휠(swh)을 정렬하고 스크라이빙한다. 이때, 스크라이빙 휠(swh)의 위치는 기판(105)의 외면에서 셀 영역(C)의 경계에 해당된다. 특히, 셀 영역(C)의 경계에는 차광막(LS2, LS3)들이 형성되어 스크라이빙 라인의 역할을 한다. 따라서, 셀 영역(C)의 경계 중 ①번 스크라이빙 라인을 따라 먼저 y축(도면에서 세로 방향)으로 스크라이빙 휠(swh)을 이용하여 스크라이빙 한다. 다음, ①번 스크라이빙 라인을 따라 x축(도면에서 가로 방향)으로 스크라이빙 휠(swh)을 이용하여 스크라이빙 한다. 이어, ②번 스크라이빙 라인을 따라 x축으로 스크라이빙 휠(swh)을 이용하여 스크라이빙하여 스크라이빙 공정을 수행한다.
이때, ①번 스크라이빙 라인에는 제2 차광막(LS2)이 위치하고 ②번의 스크라이빙 라인에는 제3 차광막(LS3)이 위치하여, 스크라이빙 휠(swh)에 의한 스크라이빙 공정 시 발생하는 정전기가 제2 차광막(LS2)과 제3 차광막(LS3)에 가두어진다. 그러나, 표시영역(A/A)의 제1 차광막(LS1)과는 이격되어 있으므로, 제2 차광막(LS2)과 제3 차광막(LS3)에 가두어진 정전기가 제1 차광막(LS1)으로 전달되지 않는다. 한편, 도시하지 않았지만, 기판(105)을 반전하여 대향 기판(180)의 상면에 스크라이빙 휠을 정렬한 후, 기판(105)의 패드영역(P)이 노출되도록 대향 기판(180)을 스크라이빙하는 공정이 추가로 수행되어 최종 표시장치가 제조된다.
이와 같이, 스크라이빙 공정이 수행된 표시장치는 전술한 도 3 및 4에 도시된 표시장치의 구조로 형성된다. 따라서, 본 발명의 제1 실시예에 따른 표시장치는 표시영역과 비표시영역에 형성된 제1 차광막 및 제2 차광막을 구비하며, 특히, 제1 차광막과 제2 차광막은 서로 이격되고, 제2 차광막이 스크라이빙되는 기판의 가장자리에 배치된다. 따라서, 기판의 스크라이빙 시 발생하는 정전기를 제2 차광막에서 가두고 표시영역으로 전달되는 것을 방지할 수 있는 이점이 있다.
한편, 도 7은 본 발명의 제2 실시예에 따른 표시장치를 나타낸 평면도이고, 도 8은 본 발명의 제2 실시예에 따른 표시장치의 스크라이빙 공정을 나타낸 평면도이다. 하기에서는 전술한 제1 실시예에 동일한 구성요소에 대해 동일한 도면부호를 붙여 중복되는 설명을 생략하기로 한다.
도 7을 참조하면, 본 발명의 제2 실시예에서 개시하는 표시장치(100)는 기판(105)과 대향기판(180)이 합착되어 구성되고, 표시영역(A/A)과 표시영역(A/A)을 제외한 나머지 영역인 비표시영역(N/A)이 형성되어 있다. 상기 비표시영역(N/A)에는 표시영역(A/A)에 구동신호를 인가하기 위해서, 구동칩이 실장되고 외부의 인쇄회로기판으로부터 신호를 인가받는 복수의 배선들이 구비되는 패드부(PAD)가 위치한다.
표시영역(A/A)과 비표시영역(N/A)은 외부의 광이 입사되는 것을 차단하는 차광막(LS1, LS2)들이 구비된다. 제1 차광막(LS1)은 최소한 표시영역(A/A)의 전 영역에 위치하여 표시영역(A/A)에 형성된 박막트랜지스터에 광이 입사되는 것을 차단하고, 제2 차광막(LS2)은 비표시영역(N/A)의 가장자리를 둘러싸도록 위치하여, 스크라이빙 공정 시 정전기가 표시영역(A/A)으로 전달되는 것을 방지한다. 이때, 표시영역(A/A)에 위치한 제1 차광막(LS1)과 비표시영역(N/A)에 위치한 제2 차광막(LS2)은 서로 이격되게 형성되어, 스크라이빙 공정 시 정전기가 차광막을 타고 표시영역(A/A)으로 전달되는 것을 방지한다.
제1 차광막(LS1)은 표시영역(A/A)을 모두 커버하도록 판(plate) 형상으로 형성되고, 제2 차광막(LS2)은 기판(105)의 가장자리를 둘러싸도록 위치한다. 전술한 제1 실시예와는 달리, 제2 차광막(LS2)은 불연속적으로 이루어지며 예를 들어, 라인 별로 이격된 형상으로 이루어진다. 예를 들어, 도면에 도시된 바와 같이, 기판(105)의 상측에 형성된 제2 차광막(LS2)과, 기판(105)의 하측에 형성된 제2 차광막(LS2), 기판(105)의 좌측에 형성된 제2 차광막(LS2) 및 기판(105)의 우측에 형성된 제2 차광막(LS2)이 모두 끊어진 형상으로 이루어진다.
반면, 도면에 도시하지 않았지만, 기판(105)의 상측에 형성된 제2 차광막(LS2)과 기판(105)의 좌측에 형성된 제2 차광막(LS2)이 연결되지만, 기판(105)의 상측에 형성된 제2 차광막(LS2)이 기판(105)의 우측에 형성된 제2 차광막(LS2)과 끊기고, 기판(105)의 좌측에 형성된 제2 차광막(LS2)이 기판(105)의 하측에 형성된 제2 차광막(LS2)과 끊긴 형상으로도 이루어질 수 있다. 또한, 이와는 반대로, 기판(105)의 상측에 형성된 제2 차광막(LS2)과 기판(105)의 우측에 형성된 제2 차광막(LS2)이 연결되지만, 기판(105)의 상측에 형성된 제2 차광막(LS2)이 기판(105)의 좌측에 형성된 제2 차광막(LS2)과 끊기고, 기판(105)의 우측에 형성된 제2 차광막(LS2)이 기판(105)의 하측에 형성된 제2 차광막(LS2)과 끊긴 형상으로도 이루어질 수 있다.
전술한 제2 실시예에 따른 표시장치(100)는 다음과 같이 스크라이빙 될 수 있다. 도 8을 참조하면, 전술한 박막트랜지스터와 유기발광 다이오드가 형성된 기판(105)과 대향 기판(180)이 합착된다. 합착된 기판(105)과 대향 기판(180)에는 다수의 셀 영역(C), 다수의 셀 영역(C) 내에 구획된 표시영역(A/A)과 비표시영역(N/A) 및 패드영역(P)이 구획된다. 다수의 셀 영역(C) 내의 비표시영역(N/A)에 실런트 등의 밀봉재가 도포되어 기판(105)과 대향 기판(180)이 합착된다.
상기 합착된 기판들(105, 180)의 스크라이빙 라인을 따라 스크라이빙 휠(swh)로 스크라이빙 한다. 보다 자세하게, 기판(105) 상면에 스크라이빙 휠(swh)을 정렬하고 스크라이빙한다. 이때, 스크라이빙 휠(swh)의 위치는 기판(105)의 외면에서 셀 영역(C)의 경계에 해당된다. 특히, 셀 영역(C)의 경계에는 차광막(LS2, LS3)들이 형성되어 스크라이빙 라인의 역할을 한다. 이때 차광막(LS2, LS3)들은 라인 별로 이격된 형상으로 이루어진다. 예를 들어, 도 8에 도시된 바와 같이, 기판(105)의 상측에 형성된 제2 차광막(LS2)과 제3 차광막(LS3), 기판(105)의 하측에 형성된 제2 차광막(LS2)과 제3 차광막(LS3), 기판(105)의 좌측에 형성된 제2 차광막(LS2)과 제3 차광막(LS3) 및 기판(105)의 우측에 형성된 제2 차광막(LS2)과 제3 차광막(LS3)이 모두 끊어진 형상으로 이루어진다.
셀 영역(C)의 경계 중 ①번 스크라이빙 라인을 따라 먼저 y축(도면에서 세로 방향)으로 스크라이빙 휠(swh)을 이용하여 스크라이빙 한다. 다음, ①번 스크라이빙 라인을 따라 x축(도면에서 가로 방향)으로 스크라이빙 휠(swh)을 이용하여 스크라이빙 한다. 이어, ②번 스크라이빙 라인을 따라 x축으로 스크라이빙 휠(swh)을 이용하여 스크라이빙하여 스크라이빙 공정을 수행한다.
이때, ①번 스크라이빙 라인에는 제2 차광막(LS2)과 제3 차광막(LS3)이 위치하고 ②번의 스크라이빙 라인에는 제2 차광막(LS2)이 위치하여, 스크라이빙 휠(swh)에 의한 스크라이빙 공정 시 발생하는 정전기가 제2 차광막(LS2)과 제3 차광막(LS3)에 가두어진다. 그러나, 표시영역(A/A)의 제1 차광막(LS1)과는 이격되어 있으므로, 제2 차광막(LS2)과 제3 차광막(LS3)에 가두어진 정전기가 제1 차광막(LS1)으로 전달되지 않는다.
전술한 바와 같이, 본 발명의 제2 실시예에 따른 표시장치는 표시영역과 비표시영역에 형성된 제1 차광막 및 제2 차광막을 구비하며, 특히, 제1 차광막과 제2 차광막은 서로 이격되고, 제2 차광막이 스크라이빙되는 기판의 가장자리에 배치된다. 따라서, 기판의 스크라이빙 시 발생하는 정전기를 제2 차광막에서 가두고 표시영역으로 전달되는 것을 방지할 수 있는 이점이 있다.
한편, 도 9는 본 발명의 제3 실시예에 따른 표시장치를 나타낸 평면도이고, 도 10은 본 발명의 제3 실시예에 따른 표시장치의 스크라이빙 공정을 나타낸 평면도이다. 하기에서는 전술한 제1 및 제2 실시예에 동일한 구성요소에 대해 동일한 도면부호를 붙여 중복되는 설명을 생략하기로 한다.
도 9를 참조하면, 본 발명의 제3 실시예에서 개시하는 표시장치(100)는 기판(105)과 대향기판(180)이 합착되어 구성되고, 표시영역(A/A)과 표시영역(A/A)을 제외한 나머지 영역인 비표시영역(N/A)이 형성되어 있다. 상기 비표시영역(N/A)에는 표시영역(A/A)에 구동신호를 인가하기 위해서, 구동칩이 실장되고 외부의 인쇄회로기판으로부터 신호를 인가받는 복수의 배선들이 구비되는 패드부(PAD)가 위치한다.
표시영역(A/A)과 비표시영역(N/A)은 외부의 광이 입사되는 것을 차단하는 차광막(LS1, LS2)들이 구비된다. 제1 차광막(LS1)은 최소한 표시영역(A/A)의 전 영역에 위치하여 표시영역(A/A)에 형성된 박막트랜지스터에 광이 입사되는 것을 차단하고, 제2 차광막(LS2)은 비표시영역(N/A)의 가장자리를 둘러싸도록 위치하여, 스크라이빙 공정 시 정전기가 표시영역(A/A)으로 전달되는 것을 방지한다. 이때, 표시영역(A/A)에 위치한 제1 차광막(LS1)과 비표시영역(N/A)에 위치한 제2 차광막(LS2)은 서로 이격되게 형성되어, 스크라이빙 공정 시 정전기가 차광막을 타고 표시영역(A/A)으로 전달되는 것을 방지한다.
제1 차광막(LS1)은 표시영역(A/A)을 모두 커버하도록 판(plate) 형상으로 형성되고, 제2 차광막(LS2)은 기판(105)의 가장자리를 둘러싸도록 위치한다. 전술한 제1 실시예와는 달리, 제2 차광막(LS2)은 불연속적으로 이루어지며 예를 들어, 도트 형상으로 이루어진다. 예를 들어, 도면에 도시된 바와 같이, 기판(105)의 상측과 하측에 각각 형성된 제2 차광막(LS2)은 4개로 분리된 도트 형상으로 이루어지고, 기판(105)의 좌측과 우측에 각각 형성된 제2 차광막(LS2)은 5개로 분리된 도트 형상으로 이루어진다. 그러나, 본 발명은 이에 한정되지 않으며, 제2 차광막(LS2)의 위치별로 도트의 개수는 2개 이상 수 십 개 이하로 이루어질 수 있다. 제2 차광막(LS2)의 도트들의 이격 간격은 적어도 1㎛ 이상이며, 100㎛ 이상으로 이루어지거나 바람직하게 1000㎛ 이상으로 형성되어, 제2 차광막(LS2)들에서 정전기가 전달되는 것을 방지한다.
전술한 제3 실시예에 따른 표시장치(100)는 다음과 같이 스크라이빙 될 수 있다. 도 10을 참조하면, 전술한 박막트랜지스터와 유기발광 다이오드가 형성된 기판(105)과 대향 기판(180)이 합착된다. 합착된 기판(105)과 대향 기판(180)에는 다수의 셀 영역(C), 다수의 셀 영역(C) 내에 구획된 표시영역(A/A)과 비표시영역(N/A) 및 패드영역(P)이 구획된다. 다수의 셀 영역(C) 내의 비표시영역(N/A)에 실런트 등의 밀봉재가 도포되어 기판(105)과 대향 기판(180)이 합착된다.
상기 합착된 기판들(105, 180)의 스크라이빙 라인을 따라 스크라이빙 휠(swh)로 스크라이빙 한다. 보다 자세하게, 기판(105) 상면에 스크라이빙 휠(swh)을 정렬하고 스크라이빙한다. 이때, 스크라이빙 휠(swh)의 위치는 기판(105)의 외면에서 셀 영역(C)의 경계에 해당된다. 특히, 셀 영역(C)의 경계에는 차광막(LS2, LS3)들이 형성되어 스크라이빙 라인의 역할을 한다. 이때 차광막(LS2, LS3)들은 도트 형상으로 이루어진다. 예를 들어, 도 10에 도시된 바와 같이, 기판(105)의 상측과 하측에 각각 형성된 제2 차광막(LS2)은 4개의 도트 형상으로 이루어지고, 기판(105)의 좌측과 우측에 각각 형성된 제2 차광막(LS2)은 5개의 도트 형상으로 이루어진다.
셀 영역(C)의 경계 중 ①번 스크라이빙 라인을 따라 먼저 y축(도면에서 세로 방향)으로 스크라이빙 휠(swh)을 이용하여 스크라이빙 한다. 다음, ①번 스크라이빙 라인을 따라 x축(도면에서 가로 방향)으로 스크라이빙 휠(swh)을 이용하여 스크라이빙 한다. 이어, ②번 스크라이빙 라인을 따라 x축으로 스크라이빙 휠(swh)을 이용하여 스크라이빙하여 스크라이빙 공정을 수행한다.
이때, ①번 스크라이빙 라인에는 제2 차광막(LS2)과 제3 차광막(LS3)이 위치하고 ②번의 스크라이빙 라인에는 제2 차광막(LS2)이 위치하여, 스크라이빙 휠(swh)에 의한 스크라이빙 공정 시 발생하는 정전기가 제2 차광막(LS2)과 제3 차광막(LS3)에 가두어진다. 그러나, 표시영역(A/A)의 제1 차광막(LS1)과는 이격되어 있으므로, 제2 차광막(LS2)과 제3 차광막(LS3)에 가두어진 정전기가 제1 차광막(LS1)으로 전달되지 않는다.
전술한 바와 같이, 본 발명의 제2 실시예에 따른 표시장치는 표시영역과 비표시영역에 형성된 제1 차광막 및 제2 차광막을 구비하며, 특히, 제1 차광막과 제2 차광막은 서로 이격되고, 제2 차광막이 스크라이빙되는 기판의 가장자리에 배치된다. 따라서, 기판의 스크라이빙 시 발생하는 정전기를 제2 차광막에서 가두고 표시영역으로 전달되는 것을 방지할 수 있는 이점이 있다.
도 11은 본 발명의 제1 실시예에 따라 제조된 표시장치의 박막트랜지스터의 게이트 전압-드레인 전류 곡선을 나타낸 그래프이고, 도 12는 종래 기술에 따라 제조된 표시장치의 박막트랜지스터의 게이트 전압-드레인 전류 곡선을 나타낸 그래프이다. 여기서, 종래 기술에 따라 제조된 표시장치는 도 2에 도시된 표시장치임을 참고한다.
도 11을 참조하면, 본 발명의 제1 실시예에 따라 스크라이빙 라인에 차광막이 형성된 기판을 스크라이빙하여 제조된 표시장치의 박막트랜지스터는 -2V의 문턱전압을 나타내고 있다. 반면, 도 12를 참조하면, 종래 기술에 따라 기판을 스크라이빙하여 제조된 표시장치의 박막트랜지스터는 -7.6V의 문턱전압을 나타내 본 발명에의 박막트랜지스터보다 -5.4V 정도 쉬프트 된 것을 확인할 수 있었다. 즉, 본 발명은 기판의 스크라이빙 라인에 차광막을 형성하되 표시영역의 차광막과 이격되도록 형성함으로써, 스크라이빙 시 발생하는 정전기에 의해 박막트랜지스터의 특성이 저하되는 것을 방지할 수 있는 이점이 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 표시장치 105 : 기판
110 : 버퍼층 115 : 액티브층
120 : 게이트 절연막 125 : 게이트 전극
130 : 층간 절연막 135a, 135b : 콘택홀
140a : 소스 전극 140b : 드레인 전극
145 : 유기 절연막 150 : 화소 전극
155 : 뱅크층 160 : 유기 발광층
165 : 대향 전극 180 : 대향 기판
LS1 : 제1 차광막 LS2 : 제2 차광막

Claims (6)

  1. 표시영역 및 상기 표시영역 이외에 비표시영역이 구획된 기판;
    상기 표시영역에 형성된 제1 차광막 및 상기 비표시영역에 형성된 제2 차광막; 및
    상기 제1 차광막 상에 형성된 산화물 박막트랜지스터 및 유기발광 다이오드;를 포함하며,
    상기 제1 차광막과 상기 제2 차광막은 서로 이격된 것을 특징으로 하는 표시장치.
  2. 제1 항에 있어서,
    상기 제1 차광막은 상기 표시영역의 전 영역에 형성된 것을 특징으로 하는 표시장치.
  3. 제1 항에 있어서,
    상기 제2 차광막은 상기 기판의 가장자리를 둘러싸는 것을 특징으로 하는 표시장치.
  4. 제3 항에 있어서,
    상기 제2 차광막은 연속적 또는 불연속적으로 형성된 것을 특징으로 하는 표시장치.
  5. 제1 항에 있어서,
    상기 제1 차광막과 상기 제2 차광막이 이격된 거리는 1㎛ 내지 10,000㎛인 것을 특징으로 하는 표시장치.
  6. 제1 항에 있어서,
    상기 제2 차광막의 폭은 1㎛ 내지 10,000㎛인 것을 특징으로 하는 표시장치.
KR1020140090575A 2014-07-17 2014-07-17 표시장치 KR102238994B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020140090575A KR102238994B1 (ko) 2014-07-17 2014-07-17 표시장치
US14/558,434 US9711583B2 (en) 2014-07-17 2014-12-02 Display device
TW103144606A TWI617063B (zh) 2014-07-17 2014-12-19 顯示裝置
CN201410816857.0A CN105280669B (zh) 2014-07-17 2014-12-24 显示装置
DE102014119629.5A DE102014119629B4 (de) 2014-07-17 2014-12-24 Ritzverfahren zum herstellen einer anzeigevorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140090575A KR102238994B1 (ko) 2014-07-17 2014-07-17 표시장치

Publications (2)

Publication Number Publication Date
KR20160010741A true KR20160010741A (ko) 2016-01-28
KR102238994B1 KR102238994B1 (ko) 2021-04-12

Family

ID=55021594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140090575A KR102238994B1 (ko) 2014-07-17 2014-07-17 표시장치

Country Status (5)

Country Link
US (1) US9711583B2 (ko)
KR (1) KR102238994B1 (ko)
CN (1) CN105280669B (ko)
DE (1) DE102014119629B4 (ko)
TW (1) TWI617063B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3089144B1 (en) * 2015-04-29 2018-04-11 LG Display Co., Ltd. Shift register using oxide transistor and display device using the same
CN105529301B (zh) * 2016-01-04 2019-07-05 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板和显示装置
KR102504128B1 (ko) * 2016-03-11 2023-02-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR102518377B1 (ko) * 2016-05-20 2023-04-06 엘지디스플레이 주식회사 지문센서 일체형 터치 스크린 장치
CN106024807B (zh) * 2016-06-07 2019-11-29 上海天马有机发光显示技术有限公司 一种显示面板及其制作方法
CN106409865A (zh) * 2016-06-27 2017-02-15 上海天马有机发光显示技术有限公司 有机发光显示面板及其制造方法、以及显示装置
KR102007435B1 (ko) 2016-08-02 2019-08-06 삼성디스플레이 주식회사 유기발광 표시모듈 및 이를 포함하는 유기발광 표시장치
TW202224189A (zh) * 2016-10-21 2022-06-16 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
TWI631695B (zh) * 2017-08-14 2018-08-01 友達光電股份有限公司 顯示面板的製作方法
US10516032B2 (en) 2017-09-28 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device
CN109755257A (zh) * 2017-11-03 2019-05-14 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
JP7086582B2 (ja) * 2017-12-11 2022-06-20 株式会社ジャパンディスプレイ 表示装置
CN110794610A (zh) * 2018-08-02 2020-02-14 京东方科技集团股份有限公司 一种显示组件、显示装置
KR102627937B1 (ko) * 2018-11-27 2024-01-23 삼성디스플레이 주식회사 표시 패널
KR20200118316A (ko) * 2019-04-05 2020-10-15 삼성디스플레이 주식회사 표시 장치
TWI750895B (zh) * 2020-08-21 2021-12-21 友達光電股份有限公司 電子裝置
CN114823825A (zh) * 2022-04-12 2022-07-29 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005181422A (ja) * 2003-12-16 2005-07-07 Nec Corp 発光型表示装置及びその製造方法
KR20060073513A (ko) * 2004-12-24 2006-06-28 산요덴키가부시키가이샤 표시 장치
KR20070037070A (ko) * 2005-09-30 2007-04-04 엘지.필립스 엘시디 주식회사 액정표시장치와 그 제조방법
KR20100032187A (ko) * 2008-09-17 2010-03-25 삼성전자주식회사 유기전계발광소자
JP2011009704A (ja) * 2009-05-26 2011-01-13 Seiko Epson Corp 薄膜装置、薄膜装置を備えた可撓性回路基板、及び薄膜装置の製造方法
KR20110029095A (ko) * 2009-09-14 2011-03-22 가시오게산키 가부시키가이샤 발광 패널 및 발광 패널의 제조방법
KR20120042149A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 평판 표시 패널, 평판 표시 패널용 원장기판, 및 평판 표시 패널 제조 방법
KR20120066492A (ko) * 2010-12-14 2012-06-22 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR20130019700A (ko) * 2011-08-17 2013-02-27 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20130092364A (ko) * 2012-02-09 2013-08-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20140071218A (ko) * 2012-12-03 2014-06-11 엘지디스플레이 주식회사 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW495854B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6661025B2 (en) * 2000-09-22 2003-12-09 Seiko Epson Corporation Method of manufacturing electro-optical apparatus substrate, electro-optical apparatus substrate, electro-optical apparatus and electronic apparatus
KR100579184B1 (ko) * 2003-11-24 2006-05-11 삼성에스디아이 주식회사 유기전계발광표시장치
JP2005333042A (ja) * 2004-05-21 2005-12-02 Sony Corp 電気光学表示装置の製造方法及び電気光学表示装置
TWI340607B (en) * 2005-08-12 2011-04-11 Au Optronics Corp Organic electroluminescent display panel and fabricating method thereof
KR100776480B1 (ko) * 2005-08-30 2007-11-16 삼성에스디아이 주식회사 유기 발광 표시장치 및 그 제조 방법
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR100839754B1 (ko) * 2007-08-14 2008-06-19 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
TWI371223B (en) * 2008-02-20 2012-08-21 Chimei Innolux Corp Organic light emitting display device and fabrications thereof and electronic device
KR101708525B1 (ko) 2009-09-25 2017-02-20 아사히 가라스 가부시키가이샤 표시 장치의 제조 방법 및 표시 장치
KR101394936B1 (ko) * 2009-11-06 2014-05-14 엘지디스플레이 주식회사 광차단층을 갖는 평판 표시 장치
US20120229736A1 (en) 2009-11-20 2012-09-13 Sharp Kabushiki Kaisha Liquid crystal panel and liquid crystal display device
KR101701208B1 (ko) * 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
KR101127588B1 (ko) * 2010-03-09 2012-03-22 삼성모바일디스플레이주식회사 액정 표시 장치 및 액정 표시 장치의 제조 방법
KR20120061129A (ko) * 2010-10-25 2012-06-13 삼성모바일디스플레이주식회사 표시 장치
KR101815256B1 (ko) * 2011-06-28 2018-01-08 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
JP2013045522A (ja) 2011-08-22 2013-03-04 Sony Corp 表示装置およびその製造方法
KR20130045733A (ko) * 2011-10-26 2013-05-06 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR101944704B1 (ko) * 2012-03-02 2019-04-17 엘지디스플레이 주식회사 액정표시장치
KR101980234B1 (ko) * 2012-10-30 2019-05-21 삼성디스플레이 주식회사 유기 발광 표시 장치와, 이의 제조 방법
KR101473309B1 (ko) * 2012-11-29 2014-12-16 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
US8981359B2 (en) * 2012-12-21 2015-03-17 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
KR102196949B1 (ko) * 2013-03-29 2020-12-30 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
KR102072140B1 (ko) * 2013-06-26 2020-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20150044327A (ko) * 2013-10-16 2015-04-24 삼성디스플레이 주식회사 전계 완화 박막트랜지스터, 이의 제조 방법 및 이를 포함하는 표시장치
KR102108362B1 (ko) * 2013-10-25 2020-05-11 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR102282996B1 (ko) * 2013-10-30 2021-07-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
TWI511283B (zh) * 2013-11-07 2015-12-01 Chunghwa Picture Tubes Ltd 畫素陣列基板及有機發光二極體顯示器
KR102280777B1 (ko) * 2013-12-20 2021-07-23 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102141557B1 (ko) * 2013-12-26 2020-08-05 엘지디스플레이 주식회사 어레이 기판
KR102214476B1 (ko) * 2014-03-17 2021-02-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102227875B1 (ko) * 2014-05-30 2021-03-15 엘지디스플레이 주식회사 유기 발광 디스플레이 장치

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005181422A (ja) * 2003-12-16 2005-07-07 Nec Corp 発光型表示装置及びその製造方法
KR20060073513A (ko) * 2004-12-24 2006-06-28 산요덴키가부시키가이샤 표시 장치
KR20070037070A (ko) * 2005-09-30 2007-04-04 엘지.필립스 엘시디 주식회사 액정표시장치와 그 제조방법
KR20100032187A (ko) * 2008-09-17 2010-03-25 삼성전자주식회사 유기전계발광소자
JP2011009704A (ja) * 2009-05-26 2011-01-13 Seiko Epson Corp 薄膜装置、薄膜装置を備えた可撓性回路基板、及び薄膜装置の製造方法
KR20110029095A (ko) * 2009-09-14 2011-03-22 가시오게산키 가부시키가이샤 발광 패널 및 발광 패널의 제조방법
KR20120042149A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 평판 표시 패널, 평판 표시 패널용 원장기판, 및 평판 표시 패널 제조 방법
KR20120066492A (ko) * 2010-12-14 2012-06-22 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR20130019700A (ko) * 2011-08-17 2013-02-27 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20130092364A (ko) * 2012-02-09 2013-08-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20140071218A (ko) * 2012-12-03 2014-06-11 엘지디스플레이 주식회사 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법

Also Published As

Publication number Publication date
US20160020264A1 (en) 2016-01-21
TW201605091A (zh) 2016-02-01
CN105280669A (zh) 2016-01-27
US9711583B2 (en) 2017-07-18
CN105280669B (zh) 2018-11-23
DE102014119629A1 (de) 2016-01-21
DE102014119629B4 (de) 2023-08-24
KR102238994B1 (ko) 2021-04-12
TWI617063B (zh) 2018-03-01

Similar Documents

Publication Publication Date Title
KR102238994B1 (ko) 표시장치
KR100941836B1 (ko) 유기 전계 발광표시장치
KR102397799B1 (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR102517446B1 (ko) 표시장치 및 그 제조방법
KR101073542B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
TWI424506B (zh) 半導體裝置的製造方法
US9947736B2 (en) Manufacture method of AMOLED back plate and structure thereof
KR101065407B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN104157678B (zh) 具有高开口率的像素结构及电路
US10615371B2 (en) Manufacturing method of display device providing light emission on bezel region
KR102508750B1 (ko) 발광 표시 장치
US9490310B2 (en) Manufacturing method and structure of thin film transistor backplane
KR102048941B1 (ko) 가요성 기판 및 그 제조 방법, 유기 발광 표시 장치
KR101901251B1 (ko) 산화물 반도체 박막트랜지스터 및 그의 제조 방법
US10573205B2 (en) Flexible display device and method for manufacturing flexible display device
EP4287257A1 (en) Thin film transistor and display device including the same
KR102633986B1 (ko) 투명 표시 장치
KR20080102665A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
CN109638021B (zh) 柔性tft基板的制作方法及柔性oled面板的制作方法
KR102468858B1 (ko) 표시 장치용 기판과 그를 포함하는 표시 장치
KR102235076B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
KR102053441B1 (ko) 배리어 필름 및 이를 이용한 표시장치의 제조방법
KR20180014330A (ko) 표시 기판 및 이의 제조 방법
KR102050386B1 (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
KR102155568B1 (ko) 박막트랜지스터 및 이를 포함하는 유기발광 표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant