KR20200118316A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200118316A
KR20200118316A KR1020190040195A KR20190040195A KR20200118316A KR 20200118316 A KR20200118316 A KR 20200118316A KR 1020190040195 A KR1020190040195 A KR 1020190040195A KR 20190040195 A KR20190040195 A KR 20190040195A KR 20200118316 A KR20200118316 A KR 20200118316A
Authority
KR
South Korea
Prior art keywords
static electricity
display area
layer
electricity blocking
line
Prior art date
Application number
KR1020190040195A
Other languages
English (en)
Inventor
박준현
이안수
김동우
문성재
조강문
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190040195A priority Critical patent/KR20200118316A/ko
Priority to US16/821,691 priority patent/US11227843B2/en
Priority to CN202010249911.3A priority patent/CN111799302A/zh
Publication of KR20200118316A publication Critical patent/KR20200118316A/ko

Links

Images

Classifications

    • H01L27/3272—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H01L27/3276—
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H01L2251/53—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판, 상기 비표시 영역에 위치하고, 트랜지스터를 포함하는 구동 회로 및 상기 구동 회로에 제어 신호를 전달하는 구동부 제어선을 포함하는 구동부, 상기 비표시 영역에 위치하여 상기 표시 영역을 둘러싸는 정전기 차단선을 포함하고, 상기 정전기 차단선은 상기 구동부와 중첩한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 유기 발광 표시 장치에 관한 것이다.
유기 발광 표시 장치는 기판 위에 발광 소자들(light emitting elements)과 이를 구동하기 위한 회로 소자들을 형성하여 제조된 표시 패널을 포함한다.
표시 패널은 대부분의 영역이 화면을 형성하는 표시 영역일 수 있지만, 표시 패널의 특정 영역, 예컨대 가장자리 영역은 구동 회로, 신호선 등이 배치되는 비표시 영역일 수 있다.
화면 비율(screen-to-body ratio)이 큰 전자 장치(예컨대, 스마트폰, 태블릿 PC, 노트북, 텔레비전, 모니터 등)에 대한 요구가 점점 증가하고 있다. 통상적으로 표시 패널의 비표시 영역은 전자 장치의 화면 비율을 증가시키는데 제약이 된다. 비표시 영역이 좁을수록 더욱 넓은 화면을 제공할 수 있으므로, 비표시 영역을 줄이기 위한 노력이 계속되고 있다. 하지만, 비표시 영역을 줄이기 위해서는 비표시 영역에 배치되는 요소들을 더욱 콤팩트(compact)하게 설계하거나 생략해야 하므로, 이로 인해 표시 장치의 신뢰성이 저하될 수 있다.
실시예들은 표시 패널의 비표시 영역을 줄이면서 신뢰성이 개선된 표시 장치를 제공하는 것이다.
일 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판, 상기 비표시 영역에 위치하고, 트랜지스터를 포함하는 구동 회로 및 상기 구동 회로에 제어 신호를 전달하는 구동부 제어선을 포함하는 구동부, 상기 비표시 영역에 위치하여 상기 표시 영역을 둘러싸는 정전기 차단선을 포함하고, 상기 정전기 차단선은 상기 구동부와 중첩한다.
상기 정전기 차단선은 상기 구동 회로와 중첩할 수 있다.
상기 정전기 차단선은 상기 구동부 제어선과 중첩할 수 있다.
상기 표시 장치는 상기 비표시 영역에 위치하여 상기 표시 영역을 둘러싸며 상기 정전기 차단선과 중첩하는 댐을 더 포함할 수 있다.
상기 정전기 차단선의 폭은 상기 댐의 하부면의 폭보다 작고, 상기 댐이 상기 정전기 차단선을 완전히 덮을 수 있다.
상기 댐은 하부층 및 상기 하부층 위에 위치하는 상부층을 포함하고, 상기 정전기 차단선은 상기 하부층과 상기 상부층 사이에 위치할 수 있다.
상기 정전기 차단선은 상기 댐의 상부에 위치할 수 있다.
상기 정전기 차단선의 폭은 상기 댐의 하부면의 폭보다 크고, 상기 댐이 상기 정전기 차단선의 일부를 덮을 수 있다.
상기 표시 장치는 상기 표시 영역에 위치하는 발광 소자를 더 포함하고, 상기 발광 소자는 제1 전극, 상기 제1 전극 위에 위치하는 발광층 및 상기 발광층 위에 위치하는 제2 전극을 포함하고, 상기 제2 전극은 상기 댐이 위치하는 영역까지 확장되어 상기 비표시 영역에서 상기 댐의 상부를 덮을 수 있다.
상기 표시 영역을 덮고, 상기 발광 소자를 밀봉하는 봉지층을 더 포함하고, 상기 정전기 차단선은 서로 나란하게 연장되는 복수의 정전기 차단선을 포함하고, 상기 복수의 정전기 차단선 중 일부는 상기 봉지층에 덮이고, 상기 복수의 정전기 차단선 중 나머지는 상기 봉지층에 덮이지 않을 수 있다.
상기 정전기 차단선은 서로 나란하게 연장되는 복수의 정전기 차단선을 포함하고, 상기 표시 장치는 상기 복수의 정전기 차단선을 서로 연결하고, 상기 복수의 정전기 차단선에 공통 전압을 전달하는 연결선을 더 포함할 수 있다.
상기 표시 장치는 상기 비표시 영역에서 상기 댐보다 상기 표시 영역으로부터 더 멀리 위치하여 상기 표시 영역을 둘러싸며 상기 복수의 정전기 차단선 중 하나와 중첩하는 마스크 지지대를 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 제1 기판, 상기 제1 기판 위에 위치하는 복수의 트랜지스터, 상기 복수의 트랜지스터 중에서 상기 표시 영역에 위치하는 제1 트랜지스터 위에 위치하여 상기 제1 트랜지스터의 일 전극과 전기적으로 연결되는 제1 전극, 상기 제1 전극 위에 위치하는 발광층, 상기 발광층 위에 위치하는 제2 전극, 상기 제1 트랜지스터의 일 전극과 상기 제1 전극 사이에 위치하여 상기 제1 트랜지스터의 일 전극과 상기 제1 전극에 접촉하여 전기적으로 연결시키는 접촉층, 상기 비표시 영역에서 상기 접촉층과 동일 층에 위치하고 상기 표시 영역을 둘러싸는 정전기 차단선을 포함한다.
상기 표시 장치는 상기 복수의 트랜지스터 중에서 상기 비표시 영역에 위치하는 위치하는 제2 트랜지스터를 포함하는 구동 회로 및 상기 구동 회로에 제어 신호를 전달하는 구동부 제어선을 포함하는 구동부를 더 포함하고, 상기 정전기 차단선은 상기 구동부와 중첩할 수 있다.
상기 표시 장치는 상기 비표시 영역에 위치하여 상기 표시 영역을 둘러싸며 상기 정전기 차단선과 중첩하는 댐을 더 포함할 수 있다.
상기 정전기 차단선의 폭은 상기 댐의 하부면의 폭보다 작고, 상기 댐이 상기 정전기 차단선을 완전히 덮을 수 있다.
상기 정전기 차단선의 폭은 상기 댐의 하부면의 폭보다 크고, 상기 댐이 상기 정전기 차단선의 일부를 덮을 수 있다.
상기 제2 전극은 상기 댐이 위치하는 영역까지 확장되어 상기 비표시 영역에서 상기 댐의 상부를 덮을 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판, 상기 비표시 영역에 위치하여 상기 표시 영역을 둘러싸고 서로 나란하게 연장되는 제1 내지 제3 정전기 차단선, 상기 비표시 영역에 위치하여 상기 표시 영역을 둘러싸고 상기 제1 정전기 차단선과 중첩하는 제1 댐, 상기 비표시 영역에 위치하여 상기 표시 영역을 둘러싸고 상기 제2 정전기 차단선과 중첩하는 제2 댐, 상기 비표시 영역에 위치하여 상기 표시 영역을 둘러싸고 상기 제3 정전기 차단선과 중첩하는 마스크 지지대, 및 상기 제1 내지 제3 정전기 차단선을 서로 연결시키고, 상기 제1 내지 제3 정전기 차단선에 공통 전압을 전달하는 연결선을 포함한다.
상기 표시 장치는 상기 표시 영역에 위치하는 발광 소자, 및 상기 표시 영역을 덮고, 상기 발광 소자를 밀봉하는 봉지층을 더 포함하고, 상기 제1 정전기 차단선 및 상기 제2 정전기 차단선은 상기 봉지층에 덮이고, 상기 제3 정전기 차단선은 상기 봉지층에 덮이지 않을 수 있다.
표시 패널의 비표시 영역을 줄이면서 비표시 영역에 위치하는 구동 회로 같은 회로를 정전기로부터 보호할 수 있다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 2는 도 1에서 A-A'선을 따라 취한 일 실시예의 개략적인 단면도이다.
도 3은 도 1에서 A"-A"'선을 따라 취한 일 실시예의 개략적인 단면도이다.
도 4는 도 1에서 B-B'선을 따라 취한 일 실시예의 개략적인 단면도이다.
도 5는 도 1에서 A-A'선을 따라 취한 다른 실시예의 개략적인 단면도이다.
도 6은 도 1에서 A"-A"'선을 따라 취한 다른 실시예의 개략적인 단면도이다.
도 7은 도 1에서 B-B'선을 따라 취한 다른 실시예의 개략적인 단면도이다.
도 8은 도 1에서 A-A'선을 따라 취한 또 다른 실시예의 개략적인 단면도이다.
도 9는 도 1에서 A"-A"'선을 따라 취한 또 다른 실시예의 개략적인 단면도이다.
도 10은 도 1에서 B-B'선을 따라 취한 또 다른 실시예의 개략적인 단면도이다.
도 11은 도 1에서 A-A'선을 따라 취한 또 다른 실시예의 개략적인 단면도이다.
도 12는 도 1에서 A"-A"'선을 따라 취한 또 다른 실시예의 개략적인 단면도이다.
도 13은 도 1에서 B-B'선을 따라 취한 또 다른 실시예의 개략적인 단면도이다.
도 14는 도 1에서 B-B'선을 따라 취한 또 다른 실시예의 개략적인 단면도이다.
도 15는 도 1에서 B-B'선을 따라 취한 또 다른 실시예의 개략적인 단면도이다.
도 16은 도 1에서 B-B'선을 따라 취한 또 다른 실시예의 개략적인 단면도이다.
도 17은 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 18은 일 실시예에 따른 표시 장치에서 하나의 화소의 등가 회로도이다.
첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
도면에서, 방향을 나타내는데 사용되는 부호 x는 제1 방향이고, y는 제1 방향과 수직인 제2 방향이고, z는 제1 방향 및 제2 방향과 수직인 제3 방향이다.
이제, 본 발명의 실시예들에 따른 표시 장치에 대하여 도면들을 참고로 하여 상세하게 설명한다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 1을 참고하면, 표시 장치(1)는 표시 영역(display area)(DA) 및 비표시 영역(non-display area)(NA)을 포함하는 표시 패널(10)을 포함한다. 표시 영역(DA)과 비표시 영역(NA)은 평면도를 기준으로 구분될 수 있다. 도 1에서 점선 사각형 안쪽이 표시 영역(DA)에 해당하고 점선 사각형 바깥쪽이 비표시 영역(NA)에 해당한다.
표시 패널(10)에서 표시 영역(DA)은 영상이 표시되는 화면에 해당한다. 표시 영역(DA) 주변의 비표시 영역(NA)에는 표시 영역(DA)에 인가되는 각종 신호들을 생성 및/또는 전달하기 위한 회로들 및/또는 신호선들이 배치되어 있다. 비표시 영역(NA)은 표시 영역(DA)을 둘러쌀 수 있다.
표시 패널(10)의 표시 영역(DA)에는 복수의 화소(PX), 복수의 게이트선(스캔선이라고도 함), 복수의 데이터선, 구동 전압선 등이 배치되어 있다. 각 화소(PX)에는 게이트선, 데이터선 및 구동 전압선이 연결되고, 각 화소(PX)는 이들 신호선으로부터 게이트 신호(스캔 신호라고도 함), 데이터 신호 및 구동 전압을 인가받을 수 있다. 각 화소(PX)는 발광 소자를 포함할 수 있다. 발광 소자는 유기 발광 소자일 수 있다. 표시 영역(DA)는 화소(PX)와 연결될 수 있는 센싱선이나 발광 제어선 같은 신호선들, 또는 전술한 것과 다른 신호를 전달하는 신호선이 더 배치될 수도 있다.
표시 영역(DA)에는 사용자의 접촉 또는 비접촉 터치를 감지하기 위한 터치 센서층이 위치할 수 있다.
도 1에서는 사각형의 표시 영역(DA)을 예시하였으나, 표시 영역(DA)은 사각형 외의 다각형, 원형, 타원형 등 다양한 형상을 가질 수 있고, 다각형의 모서리는 둥글게 형성될 수도 있다.
표시 패널(10)의 비표시 영역(NA)은 표시 패널(10)의 외부로부터 신호들을 전달받기 위한 패드들을 포함하는 패드부(PP)를 포함할 수 있다. 패드부(PP)는 표시 패널(10)의 가장자리를 따라 위치할 수 있다. 예를 들어, 패드부(PP)는 표시 패널(10)의 일측 가장자리를 따라 제1 방향(x)으로 길게 위치할 수 있다. 표시 장치(1)는 패드부(PP)에 접합(bonding)되는 연성 인쇄 회로 기판을 포함할 수 있다. 연성 인쇄 회로 기판의 패드들은 패드부(PP)의 패드들에 전기적으로 연결될 수 있다. 표시 패널(10)의 크기에 따라서 표시 패널(10)은 제1 방향(x)으로 이격되어 있는 복수의 패드부(PP)를 포함할 수 있고, 각각의 패드부(PP)에 연성 인쇄 회로 기판이 하나씩 접합될 수 있다. 도 1에서 표시 패널(10)의 하단부에 패드부(PP)가 위치하는 것으로 예시하였으나, 패드부(PP)는 표시 패널(10)의 상단부에 위치하거나, 하단부와 상단부에 위치할 수도 있다.
표시 장치(1)는 표시 패널(10)의 비표시 영역(NA)에 위치하는 구동 장치(driving unit)를 포함한다. 구동 장치는 표시 패널(10)를 구동하기 위한 각종 신호를 생성 및/또는 처리할 수 있다. 구동 장치는 데이터선들에 데이터 신호를 인가하는 데이터 구동부(data driver), 게이트선들에 게이트 신호를 인가하는 게이트 구동부(gate driver)(GD), 그리고 데이터 구동부 및 게이트 구동부(GD)를 제어하는 신호 제어부(signal controller)를 포함할 수 있다.
표시 패널(10)은 표시 영역(DA) 및 비표시 영역(NA)을 포함하는 제1 기판(110)을 포함할 수 있고, 게이트 구동부(GD)는 표시 패널(10)의 제1 기판(110)의 비표시 영역(NA) 위에 집적되어 있을 수 있다. 게이트 구동부(GD)는 표시 영역(DA)의 좌우 양측 또는 일측에 위치할 수 있다. 데이터 구동부는 집적회로 칩 형태로 제공될 수 있고, 패드부(PP)에 연결되는 연성 인쇄 회로 기판이나 표시 패널(10)의 비표시 영역(NA)에 위치할 수 있다. 신호 제어부는 집적회로 칩 형태로 제공될 수 있고, 연성 인쇄 회로 기판에 접합되는 인쇄 회로 기판에 위치할 수 있다. 데이터 구동부와 신호 제어부는 통합 칩 형태로 제공될 수도 있다.
비표시 영역(NA)에 위치하는 게이트 구동부(GD)는 게이트선들과 연결되어 화소들(PX)에 게이트 신호를 인가한다. 게이트 구동부(GD)는 비표시 영역(NA)에 집적될 수 있다. 게이트 구동부(GD)는 수직 개시 신호, 클록 신호, 게이트 오프 전압에 준하는 저전압 등의 구동부 제어 신호들(driver controlling signals)을 신호 제어부로부터 전달받아 게이트 신호(게이트 온 전압 및 게이트 오프 전압)를 생성하여 게이트선들에 인가할 수 있다. 게이트 구동부(GD)는 구동부 제어 신호들을 이용하여 게이트 신호를 생성하고 출력하는 구동 회로(시프트 레지스터(shift register)라고도 함)를 포함한다. 구동 회로는 서로 종속적으으로 연결되어 있는 스테이지들을 포함한다. 또한, 게이트 구동부(GD)는 스테이지들에 구동부 제어 신호들을 전달하는 구동부 제어선들(driver controlling signal lines)을 포함한다. 스테이지들은 게이트선들과 일대일로 연결되어, 프레임마다 게이트선들에 게이트 신호를 순차적으로 출력할 수 있다. 각각의 스테이지는 트랜지스터들을 포함하고, 적어도 하나의 축전기를 포함할 수 있다. 구동부 제어 신호들 중 일부 신호는 신호 제어부가 아닌 다른 장치로부터 제공될 수도 있다.
표시 패널(10)은 표시 영역(DA)을 전체적으로 덮는 봉지층(EN)을 포함한다. 봉지층은 표시 영역(DA), 특히 발광 소자들을 밀봉하여 표시 패널(10)의 내부, 특히 표시 영역(DA)으로 수분이나 산소가 침투하는 것을 차단하는 역할을 한다. 봉지층(EN)의 가장자리는 표시 패널(10)의 가장자리와 표시 영역(DA) 사이에 위치할 수 있다.
비표시 영역(NA)은 정전기로부터 비표시 영역(NA)의 구동 회로나 표시 영역(DA)의 화소(PX) 등을 보호하기 위한 정전기 차단선(EP)을 포함할 수 있다. 정전기 차단선(EP)은 표시 영역(NA)을 둘러싸는 폐루프 형태로 비표시 영역(NA)에 위치할 수 있다. 정전기 차단선(EP)은 표시 패널(10)에 포함되는 여러 층의 도전 물질 중 적어도 어느 하나로 이루어질 수 있다. 정전기 차단선(EP)은 하나 이상으로 이루어질 수 있다. 정전기 차단선(EP)에는 접지 전압 또는 공통 전압이 인가될 수 있다.
도 1에 예시한 바와 같이, 정전기 차단선(EP)은 서로 나란하게 연장되는 제1 정전기 차단선(EP1), 제2 정전기 차단선(EP2) 및 제3 정전기 차단선(EP3)을 포함할 수 있다. 표시 영역(DA)으로부터 멀어지는 순서대로 제1 정전기 차단선(EP1), 제2 정전기 차단선(EP2) 및 제3 정전기 차단선(EP3)이 위치할 때, 제1 정전기 차단선(EP1) 및 제2 정전기 차단선(EP2)은 봉지층(EN)에 덮이고, 제3 정전기 차단선(EP3)은 봉지층(EN)에 덮이지 않을 수 있다. 제1 내지 제3 정전기 차단선(EP1, EP2, EP3)은 게이트 구동부(GD)와 중첩할 수 있다.
제1 내지 제3 정전기 차단선(EP1, EP2, EP3)는 표시 패널(10)의 상측 가장자리와 하측 가장자리에서 제1 방향(x)으로 연장되고, 표시 패널(10)의 좌측 가장자리와 우측 가장자리에서 제2 방향(y)으로 연장될 수 있다. 제1 내지 제3 정전기 차단선(EP1, EP2, EP3)은 표시 패널(10)의 적어도 어느 하나의 가장자리에 위치하는 연결선(EPL)에 의해 서로 연결될 수 있다. 도 1에 예시한 바와 같이, 연결선(EPL)은 표시 패널(10)의 상측 가장자리에서 제1 내지 제3 정전기 차단선(EP1, EP2, EP3)을 서로 연결시킬 수 있다. 실시예에 따라, 연결선(EPL)은 표시 패널(10)의 하측 가장자리에서 제1 내지 제3 정전기 차단선(EP1, EP2, EP3)을 서로 연결시키거나, 또는 표시 패널(10)의 좌측 가장자리와 우측 가장자리 중 적어도 어느 하나에서 제1 내지 제3 정전기 차단선(EP1, EP2, EP3)을 서로 연결시킬 수 있다.
이제, 도 1과 함께 도 2 내지 도 4를 참조하여 표시 패널(10)의 단면 구조에 대한 일 실시예에 대하여 상세하게 설명한다.
도 2는 도 1에서 A-A'선을 따라 취한 일 실시예의 개략적인 단면도이다. 도 3은 도 1에서 A"-A"'선을 따라 취한 일 실시예의 개략적인 단면도이다. 도 4는 도 1에서 B-B'선을 따라 취한 일 실시예의 개략적인 단면도이다. 도 2 및 도 3은 표시 패널(10)의 상측 가장자리에서의 비표시 영역(NA)의 단면 구조를 나타낸다. 도 4는 표시 패널(10)의 좌측 가장자리에서의 비표시 영역(NA) 및 일부 표시 영역(DA)의 단면 구조를 나타낸다. 표시 패널(10)의 우측 가장자리 부근은 좌측 가장자리 부근과 대략 대칭인 단면 구조를 가질 수 있다.
먼저, 게이트 구동부(GD)에 대해 간략하게 설명하면, 게이트 구동부(GD)는 비표시 영역(NA)에서 서로 인접하게 위치하는 구동 회로(DC) 및 구동부 제어선들(DS)을 포함한다. 구동 회로(DC)는 트랜지스터들(TRd)을 포함할 수 있다. 구동 회로(DC)는 구동 회로 영역(DCR)에 위치하고, 구동부 제어선들(DS)은 구동부 제어선 영역(DSR)에 위치한다. 구동 회로 영역(DCR) 및 구동부 제어선 영역(DSR)은 각각 표시 패널(10)의 가장자리와 표시 영역(DA) 사이에서 제2 방향(y)으로 연장되어 위치할 수 있다. 구동 회로 영역(DCR)은 구동부 제어선 영역(DSR)보다 표시 영역(DA)에 가깝게 위치할 수 있다. 구동부 제어선들(DS)은 구동 회로(DC)와 전기적으로 연결되어 있고, 구동 회로(DC)에 수직 개시 신호, 클록 신호, 특정 레벨의 저전압 등을 전달할 수 있다. 구동부 제어선들(DS) 중 적어도 하나는 구동 회로 영역(DCR)에 위치하거나, 구동 회로 영역(DCR)과 표시 영역(DA) 사이에 위치할 수도 있다.
단면 구조에 대해 설명하면, 표시 패널(10)은 제1 기판(110) 및 제1 기판(110) 위에 형성된 여러 층들, 배선들, 소자들을 포함한다. 표시 패널(10)는 밀봉재(300)에 의해 제1 기판(110)과 합착된 제2 기판(210)을 포함할 수 있다. 표시 패널(10)의 표시 영역(DA)에는 복수의 화소(PX)가 배치되고, 각각의 화소(PX)는 트랜지스터들과 축전기와 발광 소자를 포함하지만, 도 4에서는 하나의 트랜지스터(TRp)와 이에 연결되어 있는 하나의 발광 소자(LD)를 도시하여 설명한다. 또한, 비표시 영역(NA)의 구동 회로(DC)는 트랜지스터들과 축전기를 포함하지만, 도 4에서는 몇 개의 트랜지스터(TRd)를 도시하여 설명한다.
제1 기판(110)은 유리, 석영, 세라믹 등으로 이루어진 경성(rigid) 기판일 수도 있다. 제1 기판(110)은 폴리이미드(polyimide) 같은 폴리머로 이루어질 수 있는 연성(flexible) 기판일 수도 있다.
제1 기판(110) 위에는 버퍼층(120)이 위치하고, 버퍼층(120) 위에 제1 절연층(140)이 위치하며, 제1 절연층(140) 위에 제2 절연층(160)이 위치할 수 있다.
제1 기판(110)과 버퍼층(120) 사이에는 광차단층(LB)이 위치할 수 있다. 광차단층(LB)은 트랜지스터(TRp)의 반도체층(Ap)에 외부 광이 도달하는 것을 막아 반도체층(Ap)의 특성 저하를 막을 수 있다. 광차단층(LB)에 의해 트랜지스터(TRp), 특히 유기 발광 표시 장치에서 전류 특성이 중요한 구동 트랜지스터의 누설 전류를 제어할 수 있다. 광차단층(LB)은 차단할 파장대의 광을 투과시키지 않는 재료를 포함할 수 있으며, 예컨대 금속, 금속 합금 등의 도전성 물질로 만들어질 수 있다. 따라서, 광차단층(LB)은 표시 패널(10)에서 특정 전압을 인가받는 전극으로서 기능할 수 있다. 이 경우, 트랜지스터(TRp)의 전압-전류 특성 그래프 중 포화 영역에서 전류 변화율이 작아져서 구동 트랜지스터로서의 특성을 향상시킬 수 있다. 광차단층(LB)은 화소(PX)의 다른 트랜지스터(예컨대, 스위칭 트랜지스터) 또는 신호선(예컨대, 구동 전압선)과 전기적으로 연결되어 있을 수 있고, 플로팅 상태일 수도 있다. 광차단층(LB)은 구동 회로(DC)의 트랜지스터(TRd) 아래에 위치할 수도 있다.
광차단층(LB) 위에 위치하는 버퍼층(120)은 반도체층(Ap, Ad)을 형성하는 과정에서 제1 기판(110)으로부터 반도체층(Ap, Ad)으로 확산될 수 있는 불순물을 차단하고 제1 기판(110)이 받는 스트레스를 줄이는 역할을 할 수 있다. 버퍼층(120)은 규소 산화물, 규소 질화물 등의 무기 절연 물질을 포함할 수 있다.
버퍼층(120)과 제1 절연층(140) 사이에는 트랜지스터(TRp, TRd)의 반도체층(Ap, Ad)이 위치할 수 있다. 반도체층(Ap, Ad)은 게이트 전극(Gp, Gd)과 중첩하는 채널 영역과 그 양측의 도핑되어 있는 소스 영역 및 드레인 영역을 포함할 수 있다. 반도체층(Ap, Ad)은 다결정 규소, 비정질 규소, 또는 산화물 반도체를 포함할 수 있다.
반도체층(Ap, Ad) 위에는 위치하는 제1 절연층(140)은 규소 산화물, 규소 질화물 등의 무기 절연 물질을 포함할 수 있다. 제1 절연층(140)은 게이트 절연층으로 불릴 수 있다.
제1 절연층(140)과 제2 절연층(160) 사이에는 게이트선들, 구동부 제어선들(DS), 트랜지스터(TRp, TRd)의 게이트 전극(Gp, Gd)을 포함하는 게이트 도전체가 위치할 수 있다. 게이트 도전체는 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있고, 티타늄(Ti)/몰리브덴(Mo) 같은 다중층일 수 있다. 구동부 제어선들(DS)은 게이트 도전체와 동일 층일 수 있다. 본 명세서에서 동일 층 또는 동일 층으로 형성된다는 것은 해당 구성요소들이 동일 공정에서 동일 재료로 형성되는 것을 의미한다. 즉, 구동부 제어선들(DS)은 게이트 도전체와 동일 공정에서 동일 재료로 형성될 수 있다.
제1 절연층(140) 및 게이트 도전체 위에 위치하는 제2 절연층(160)은 규소 산화물, 규소 질화물 등의 무기 절연 물질을 포함할 수 있다. 제2 절연층(160)은 층간 절연층으로 불릴 수 있다.
제2 절연층(160) 위에는 데이터선, 구동 전압선(driving voltage line), 공통 전압선(common voltage line)(VC), 트랜지스터(TRp, TRd)의 소스 전극(Sp, Sd) 및 드레인 전극(Dp, Dd)을 포함하는 데이터 도전체가 위치할 수 있다.
소스 전극(Sp, Sd) 및 드레인 전극(Dp, Dd)은 제1 절연층(140) 및 제2 절연층(160)에 형성된 접촉 구멍들을 통해 반도체층(Ap, Ad)의 소스 영역 및 드레인 영역에 각각 연결될 수 있다. 소스 전극(Sp)과 드레인 전극(Dp) 중 하나는 버퍼층(120), 제1 절연층(140) 및 제2 절연층(160)에 형성된 접촉 구멍을 통해 광차단층(LB)과 연결될 수 있다.
공통 전압선(VC)은 화소(PX)의 발광 소자(LD) 또는 구동 회로(DC)에 인가될 수 있는 소정 레벨의 전원 전압(power voltage)을 전달할 수 있다. 예를 들어, 공통 전압선(VC)은 공통 전압(ELVSS) 또는 접지 전압을 전달할 수 있다. 공통 전압선(VC)은 일단이 패드부(PP)에 전기적으로 연결되어 있을 수 있다. 공통 전압선(VC)은 표시 영역(DA)을 둘러싸도록 형성되거나, 표시 패널(10)의 각각의 가장자리를 따라 제1 방향(x) 및 제2 방향(y)으로 연장되는 바(bar) 형태로 형성될 수 있다.
데이터 도전체는 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있다. 데이터 도전체는 티타늄/구리(Ti/Cu), 티타늄/알루미늄(Ti/Al), 티타늄/구리/티타늄(Ti/Cu/Ti), 티타늄/알루미늄/티타늄(Ti/Al/Ti), 몰리브덴/알루미늄/티타늄(Mo/Al/Mo) 같은 다중층일 수 있다. 구동부 제어선들(DS) 중 적어도 일부는 데이터 도전체와 동일 층, 즉 데이터 도전체와 동일 공정에서 동일 재료로 형성될 수도 있다. 공통 전압선(VC)은 데이터 도전체와 동일 층일 수 있다.
게이트 전극(Gp), 소스 전극(Sp) 및 드레인 전극(Dp)은 반도체층(Ap)과 함께 트랜지스터(TRp)를 이룬다. 게이트 전극(Gd), 소스 전극(Sd) 및 드레인 전극(Dd)은 반도체층(Ad)과 함께 트랜지스터(TRd)를 이룬다. 도 4의 실시예에서, 드레인 전극(Dp)은 버퍼층(120), 제1 절연층(140) 및 제2 절연층(160)에 형성된 접촉 구멍을 통해 광차단층(LB)과 연결되어 있다. 트랜지스터(TRp, TRd)는 게이트 전극(Gp, Gd)이 반도체층(Ap, Ad)보다 위에 위치하지만, 트랜지스터의 구조는 이에 한정되는 것은 아니고 다양하게 변경될 수 있다.
제2 절연층(160)과 데이터 도전체 위에는 규소 질화물, 규소 산화물 등의 무기 절연 물질을 포함하는 제3 절연층(181)이 위치할 수 있다. 무기 절연층인 제3 절연층(181)은 패시베이션층(passivation layer)으로 불릴 수 있다. 실시예에 따라, 제3 절연층(181)은 생략될 수도 있다.
제3 절연층(181) 위에 제1 내지 제3 정전기 차단선(EP1, EP2, EP3) 및 접촉층(CT)이 위치할 수 있다. 제1 내지 제3 정전기 차단선(EP1, EP2, EP3)과 접촉층(CT)은 동일 층일 수 있다. 즉, 제1 내지 제3 정전기 차단선(EP1, EP2, EP3)과 접촉층(CT)은 동일 공정에서 동일 재료로 형성될 수 있다. 예를 들어, 제1 내지 제3 정전기 차단선(EP1, EP2, EP3)과 접촉층(CT)은 ITO, IZO 같은 투명 도전성 산화물로 형성될 수 있다. 또한, 접촉층(CT)은 패드부(PP)의 패드의 한 층과 동일 공정에서 동일 재료로 형성될 수 있다.
표시 패널(10)의 좌측 및 우측 가장자리에서 제1 정전기 차단선(EP1)과 제2 정전기 차단선(EP2)은 구동 회로 영역(DCR)에 위치하고, 제3 정전기 차단선(EP3)은 구동부 제어선 영역(DSR)에 위치할 수 있다. 실시예에 따라, 제1 내지 제3 정전기 차단선(EP1, EP2, EP3)이 구동부 제어선 영역(DSR)에 위치할 수도 있다.
표시 패널(10)의 상측 및 하측 가장자리에서 제1 내지 제3 정전기 차단선(EP1, EP2, EP3)은 제1 방향(x)으로 나란하게 연장될 수 있다. 도 3에 예시한 바와 같이, 연결선(EPL)은 제1 내지 제3 정전기 차단선(EP1, EP2, EP3) 및 접촉층(CT)과 동일 층이다. 연결선(EPL)은 공통 전압선(VC) 위의 접촉층(CT)으로부터 제3 정전기 차단선(EP3)까지 제2 방향(y)으로 연장된다. 이에 따라, 제1 내지 제3 정전기 차단선(EP1, EP2, EP3)은 연결선(EPL)에 의해 서로 연결되고, 공통 전압선(VC)에 전기적으로 연결되어 공통 전압(ELVSS)을 인가 받을 수 있다. 연결선(EPL)은 공통 전압(ELVSS)을 제1 내지 제3 정전기 차던선(EP1, EP2, EP3)에 전달할 수 있다.
접촉층(CT)은 제3 절연층(181)에 형성된 접촉 구멍들을 통해 공통 전압선(VC) 및 트랜지스터(TRp)의 드레인 전극(Dp)에 각각 연결될 수 있다. 접촉층(CT)은 발광 소자(LD)의 제1 전극(E1)을 형성하는 과정에서 공통 전압선(VC) 및 트랜지스터(TRp)의 드레인 전극(Dp)을 보호하는 역할을 할 수 있다. 실시예에 따라, 접촉층(CT)은 생략될 수도 있다.
제3 절연층(181)과 접촉층(CT) 위에는 유기 절연 물질을 포함하는 제4 절연층(182)이 위치할 수 있다. 예를 들어, 제4 절연층(182)은 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등을 포함할 수 있는 유기 절연층일 수 있다. 제4 절연층(182)은 평탄화층으로 불릴 수 있다. 제4 절연층(182)은 구동 회로(DC)의 적어도 일부를 덮도록 형성될 수 있다.
제4 절연층(182) 위에는 발광 소자(LD)의 제1 전극(E1)이 위치할 수 있다. 제1 전극(E1)은 제4 절연층(182)에 형성된 접촉 구멍을 통해 접촉층(CT)에 연결되고, 접촉층(CT)을 통해 드레인 전극(Dp)에 전기적으로 연결될 수 있다. 제1 전극(E1)은 은(Ag), 니켈(Ni), 금(Au), 백금(Pt), 알루미늄(Al), 구리(Cu), 알루미늄네오듐(AlNd), 알루미늄니켈란타늄(AlNiLa) 등의 금속이나 금속 합금을 포함할 수 있다. 제1 전극(E1)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전 물질을 포함할 수 있다. 제1 전극(E1)은 ITO/은(Ag)/ITO, ITO/알루미늄(Al) 같은 다중층일 수 있다.
제4 절연층(182) 위에는 제1 전극(E1)과 중첩하는 개구를 가지는 제5 절연층(360)이 위치할 수 있다. 제5 절연층(360)의 개구는 각각의 화소 영역을 정의할 수 있고, 화소 정의층으로 불릴 수 있다. 제5 절연층(360)은 유기 절연 물질을 포함하는 유기 절연층일 수 있다.
제1 전극(E1) 위에는 발광층(EL)이 위치한다. 발광층(EL)은 제5 절연층(360)의 개구에 의해 정의되는 화소 영역에 위치한다.
발광층(EL) 위에 제2 전극(E2)이 위치한다. 제2 전극(E2)은 표시 영역(DA) 전체를 덮을 수 있다. 제2 전극(E2)은 비표시 영역(NA)으로 연장되어 공통 전압선(VC)에 연결된 접촉층(CT)에 접촉할 수 있다. 이에 따라, 제2 전극(E2)에는 공통 전압(ELVSS)이 인가될 수 있다. 제2 전극(E2)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag) 등의 일함수가 낮은 금속으로 얇은 층으로 형성되어 광 투과성을 가질 수 있다. 제2 전극(E2)은 ITO, IZO 같은 투명 도전 물질을 포함할 수 있다.
제2 전극(E2)은 비표시 영역(NA)의 구동 회로 영역(DCR)까지 연장되어 구동 회로(DC)와 중첩하는 차폐층(shielding layer)(SL)을 형성할 수 있다. 즉, 구동 회로(DC)와 중첩하는 차폐층(SL)은 제2 전극(E2)과 동일 층으로 형성될 수 있다. 제1 정전기 차단선(EP1) 및 제2 정전기 차단선(EP2)은 제2 전극(E2), 즉 차폐층(SL)과 중첩할 수 있다. 제3 정전기 차단선(EP3)은 제2 전극(E2)과 중첩하지 않을 수 있다. 차폐층(SL)은 제2 전극(E2)과 연결되어 있으므로, 차폐층(SL)에는 공통 전압(ELVSS)이 인가될 수 있다.
구동 회로(DC)를 구성하는 트랜지스터들(TRd)은 정전기에 취약하므로 정전기가 유입되면 손상될 수 있다. 차폐층(SL)은 구동 회로(DC)를 차폐하여 표시 장치(1)의 제조 공정이나 표시 장치(1)의 취급 중 정전기가 구동 회로(DC)를 손상시키는 것을 막을 수 있다. 차폐층(SL)은 구동 회로(DC)의 적어도 일부, 거의 전부, 또는 전부를 덮도록 형성될 수 있다. 차폐층(SL)은 구동 회로(DC)가 배치된 것과 같이, 제2 방향(y)으로 길게 형성될 수 있다.
각 화소(PX)의 제1 전극(E1), 발광층(EL) 및 제2 전극(E2)은 유기 발광 다이오드 같은 발광 소자(LD)를 이룬다. 제1 전극(E1)은 유기 발광 다이오드의 애노드(anode)일 수 있고, 제2 전극(E2)은 유기 발광 다이오드의 캐소드(cathode)일 수 있다. 제1 전극(E1)은 화소 전극으로 불릴 수 있고, 제2 전극(E2)은 공통 전극으로 불릴 수 있다. 발광 소자들(LD)은 청색광을 방출하는 발광 소자이거나 백색광을 방출하는 발광 소자일 수 있다. 이와 달리, 발광 소자들(LD)은 3원색을 방출하는 발광 소자들, 예컨대 적색광을 방출하는 발광 소자, 녹색광을 방출하는 발광 소자 및 청색광을 방출하는 발광 소자를 포함할 수 있다.
제2 전극(E2) 위에는 캐핑층(capping layer)(371)이 위치하고, 캐핑층(371) 위에는 기능층(functional layer)(372)이 위치할 수 있다. 캐핑층(371)은 굴절률 조정을 통해 광 효율을 증가시키는 역할을 할 수 있다. 기능층(372)은 봉지층(EN)의 형성 시 하부 층들의 손상을 방지하는 역할과 광 효율을 증가시키는 역할을 할 수 있다. 캐핑층(371)은 무기 절연 물질을 포함할 수 있고, 기능층(372)은 불화 리튬(LiF) 같은 물질을 포함할 수 있다. 캐핑층(371)은 표시 영역(DA)으로부터 비표시 영역(NA)으로 제2 전극(E2)보다 좀더 연장되도록 형성되어 비표시 영역(NA)에서 제3 절연층(181)과 접촉할 수 있다. 기능층(372)은 표시 영역(DA)으로부터 비표시 영역(NA)으로 제2 전극(E2)과 동일하게 연장되거나 제2 전극(E2)보다 조금 적게 연장되거나, 캐핑층(371)과 동일하게 연장되도록 형성될 수 있다. 실시예에 따라, 캐핑층(371) 및 기능층(372)은 차폐층(SL)의 일부를 덮을 수도 있다.
캐핑층(371) 및 기능층(372) 위에는 봉지층(EN)이 위치할 수 있다. 봉지층(EN)은 발광 소자(LD)를 밀봉하여 외부로부터 수분이나 산소가 침투하는 것을 방지하는 역할을 한다. 봉지층(EN)은 표시 영역(DA) 전체를 덮고 있으며, 봉지층(EN)의 가장자리(edge)는 비표시 영역(NA)에 위치할 수 있고, 구동 회로 영역(DCR)보다 표시 영역(DA)으로부터 멀리 위치할 수 있다.
봉지층(EN)은 하나 이상의 무기층과 하나 이상의 유기층을 포하할 수 있다. 도 2 내지 도 4에서 예시한 바와 같이, 봉지층(EN)은 제1 무기층(391), 유기층(392) 및 제2 무기층(393)을 포함하는 박막 봉지층일 수 있다. 봉지층(EN)에서 제1 무기층(391) 및 제2 무기층(393)은 주로 수분 등의 침투를 방지하는 역할을 하고, 유기층(392)은 주로 봉지층(EN)의 표면, 특히 표시 영역(DA)에서 제2 무기층(393)의 표면을 평탄화하는 역할을 한다. 제1 무기층(391) 및 제2 무기층(393)은 규소 산화물, 규소 질화물 등의 무기 절연 물질을 포함할 수 있다. 유기층(392)은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 페릴렌계 수지 등의 유기 물질을 포함할 수 있다.
제1 무기층(391)과 제2 무기층(393)은 유기층(392)보다 넓게 형성되어 있으며, 봉지층(EN)의 가장자리 부근에서 제1 무기층(391)과 제2 무기층(393)은 접촉할 수 있다. 제1 무기층(391)의 가장자리와 제2 무기층(393)의 가장자리는 대략 일치할 수 있다. 제1 무기층(391)은 봉지층(EN)의 가장자리 부근에서 캐핑층(371)과 접촉할 수 있다. 이에 따라, 봉지층(EN)의 가장자리 부근에서 제3 절연층(181), 캐핑층(371), 제1 무기층(391) 및 제2 무기층(393)이 순서대로 적층되어 무기막 간의 접촉이 이루어질 수 있다. 이와 같이 제1 무기층(391) 및 제2 무기층(393)을 넓게 형성하고, 무기막 간의 접촉이 이루지도록 함으로써, 표시 영역(DA)의 측면으로부터 수분이나 산소가 침투하는 것을 더욱 견고히 방지할 수 있고, 수분이나 산소의 침투 경로를 길고 복잡하게 하여 침투를 지연시킬 수 있다.
비표시 영역(NA)에는 댐(DM1, DM2)이 위치할 수 있다. 댐(DM1, DM2)은 봉지층(EN)의 유기층(392)을 형성할 때 모노머 같은 유기 물질이 흘러 넘치는 것을 막는 역할을 하며, 이에 따라 봉지층(EN)의 유기층(392)의 가장자리는 대체로 댐(DM1, DM2)보다 안쪽에, 즉 댐(DM1, DM2)과 표시 영역(DA) 사이에 위치할 수 있다. 봉지층(EN)의 제1 무기층(391)과 제2 무기층(393)은 댐(DM1, DM2) 위로 연장하여 댐(DM1, DM2)을 덮도록 형성될 수 있다. 이 경우, 제1 무기층(391)과 제2 무기층(393)의 접촉 면적이 증가하므로, 제1 무기층(391)과 제2 무기층(393) 간의 부착력이 증가할 수 있다.
게이트 구동부(GD)가 위치하는 영역에서, 댐(DM1, DM2)은 게이트 구동부(GD)와 중첩하게 위치한다. 이와 같이 위치하도록 댐(DM1, DM2)을 형성하면, 댐(DM1, DM2)의 형성으로 인해 비표시 영역(NA)이 증가하지 않을 수 있다. 이에 따라 비표시 영역(NA)의 폭을 줄이거나 비표시 영역(NA)에 위치하는 배선들이나 소자들의 형성 및 설계 마진을 증가시킬 수 있다. 예컨대, 댐(DM1, DM2)이 게이트 구동부(GD)와 표시 영역(DA) 사이에 형성되거나, 게이트 구동부(GD)보다 외곽에 형성되는 경우보다 비표시 영역(NA)의 폭을 줄일 수 있다. 이에 따라 표시 장치(1)의 화면 비율을 증가시킬 수 있다. 도 4에 예시한 바와 같이, 댐(DM1, DM2)은 구동 회로 영역(DCR)에는 위치할 수 있다. 실시예에 따라, 댐(DM1, DM2)은 구동부 제어선 영역(DSR)에 위치하거나, 또는 구동 회로 영역(DCR) 및 구동부 제어선 영역(DSR)에 모두 위치할 수도 있다.
댐(DM1, DM2)은 표시 영역(DA)에 좀더 가깝게 위치하는 제1 댐(DM1) 및 표시 영역(DA)으로부터 좀더 멀리 위치하는 제2 댐(DM2)을 포함할 수 있다. 제1 댐(DM1)은 제1 정전기 차단선(EP1)과 중첩하고, 제2 댐(DM2)은 제2 정전기 차단선(EP2)과 중첩할 수 있다. 즉, 제1 댐(DM1)은 제1 정전기 차단선(EP1)을 따라 표시 영역(DA)을 둘러싸고, 제2 댐(DM2)은 제2 정전기 차단선(EP2)을 따라 표시 영역(DA)을 둘러싸도록 위치할 수 있다.
제1 정전기 차단선(EP1)의 폭은 제1 댐(DM1)의 하부면의 폭보다 작을 수 있다. 제2 정전기 차단선(EP2)의 폭은 제2 댐(DM2)의 하부면의 폭보다 작을 수 있다. 제1 댐(DM1)은 제1 정전기 차단선(EP1)을 완전히 덮어서 제1 정전기 차단선(EP1)의 상부면 뿐만 아니라 측면과 접촉할 수 있다. 제1 댐(DM1)의 하부면은 제1 정전기 차단선(EP1) 및 제3 절연층(181)과 접촉할 수 있다. 제2 댐(DM2)은 제2 정전기 차단선(EP2)을 완전히 덮어서 제2 정전기 차단선(EP2)의 상부면 뿐만 아니라 측면과 접촉할 수 있다. 제2 댐(DM2)의 하부면은 제2 정전기 차단선(EP2) 및 제3 절연층(181)과 접촉할 수 있다.
댐(DM1, DM2)은 적어도 하나의 층으로 형성될 수 있다. 댐(DM1, DM2)은 표시 영역(DA)에 형성되는 절연층을 이용하여 형성될 수 있다. 예를 들어, 댐(DM1, DM2)이 단층으로 형성되는 경우, 댐(DM1, DM2)은 제4 절연층(182)과 동일 층으로 형성되거나, 제5 절연층(360)과 동일 층으로 형성될 수 있다. 도 2 내지 도 3에 예시한 바와 같이, 댐(DM1, DM2)이 복층으로 형성되는 경우, 하부층인 제1 층(L11, L21)은 제4 절연층(182)과 동일 층으로 형성될 수 있고, 상부층인 제2 층(L12, L22)은 제5 절연층(360)과 동일 층으로 형성될 수 있다.
제1 댐(DM1) 또는 제1 댐(DM1)의 하부층(L11)을 제4 절연층(182)과 동일 층으로 형성하더라도, 제1 댐(DM1)은 제4 절연층(182)과 떨어져 위치한다. 만약, 제1 댐(DM1)이 제4 절연층(182)과 붙어 있거나 연속적으로 형성되면 제1 댐(DM1) 직전에 봉지층(EN)의 유기층(392)을 형성하는 유기 물질을 수용할 수 있는 공간이 없게 된다.
제1 댐(DM1)과 제2 댐(DM2)이 모두 복층으로 형성되더라도, 제2 댐(DM2)은 제1 댐(DM1)보다 높게 형성될 수 있다. 예컨대 제5 절연층(360) 및 상부층(L12, L22)을 형성할 때 하프톤 마스크를 사용하여 제2 댐(DM2)의 상부층(L22)을 제1 댐(DM1)의 상부층(L12)보다 높게 형성할 수 있다. 이와 달리, 제1 댐(DM1)과 제2 댐(DM2)은 실질적으로 동일한 높이로 형성될 수 있다.
발광 소자(LD)의 제2 전극(E2)은 댐(DM1, DM2)이 위치하는 영역까지 확장되어 비표시 영역(NA)에서 댐(DM1, DM2)의 상부를 덮을 수 있다. 제2 전극(E2)은 댐(DM1, DM2)의 상부층(L12, L22)의 상부면과 측면에 접촉하고, 댐(DM1, DM2)의 하부층(L11, L21)의 측면과 접촉할 수 있다.
비표시 영역(NA)에는 마스크 지지대(MS)가 위치할 수 있다. 전술한 발광층(EL), 제2 전극(E2), 캐핑층(371), 기능층(372), 그리고 봉지층(EN)의 제1 및 제2 무기층(391, 393)은 해당 층이 형성될 영역이 오픈되어 있는 금속 마스크를 사용하여 증착하여 형성될 수 있다. 마스크 지지대(MS)는 이러한 금속 마스크를 지지하는 역할을 한다. 마스크 지지대(MS)는 댐(DM1, DM2)보다 표시 영역(DA)으로부터 더 멀리 위치할 수 있다. 마스크 지지대(MS)는 제4 절연층(182)과 동일 층으로 형성되거나, 제5 절연층(360)과 동일 층으로 형성될 수 있다.
마스크 지지대(MS)는 제3 정전기 차단선(EP3)과 중첩할 수 있다. 즉, 마스크 지지대(MS)는 제3 정전기 차단선(EP3)을 따라 표시 영역(DA)을 둘러싸도록 위치할 수 있다. 제3 정전기 차단선(EP3)의 폭은 마스크 지지대(MS)의 하부면의 폭보다 작을 수 있다. 마스크 지지대(MS)는 제3 정전기 차단선(EP3)을 완전히 덮어서 제3 정전기 차단선(EP3)의 상부면 뿐만 아니라 측면과 접할 수 있다. 마스크 지지대(MS)의 하부면은 제3 정전기 차단선(EP3) 및 제3 절연층(181)과 접촉할 수 있다.
표시 패널(10)의 가장자리를 따라 위치하는 밀봉재(300)에 의해 제1 기판(110)과 합착되어 있는 제2 기판(210)이 봉지층(EN) 위에 위치한다. 인쇄 회로막의 접합을 위해 패드부(PP)가 외부로 노출될 수 있도록, 패드부(PP)가 위치하는 영역, 예컨대 표시 패널(10)의 하단부에서 제2 기판(210)은 제1 기판(110)보다 짧게 형성될 수 있다.
밀봉재(300)는 표시 영역(DA)을 완전히 둘러싸도록 형성되어 있다. 밀봉재(300)는 제1 기판(110)과 제2 기판(210)을 합착하며, 수분, 산소 등의 불순물이 외부에서 제1 기판(110)과 제2 기판(210) 사이로 침투하는 것을 막아준다. 따라서, 제1 기판(110), 제2 기판(210) 및 이들 사이의 밀봉재(300)에 의해 표시 영역(DA)은 기밀하게 밀봉될 수 있다. 제1 기판(110) 또는 제2 기판(210) 위에 밀봉 물질(sealing material)을 도포하고 제1 기판(110)과 제2 기판(210) 사이에 밀봉 물질이 배치될 수 있도록 제1 기판(110)과 제2 기판(210)을 마주한 후, 밀봉 물질이 도포된 부위에 레이저를 조사하여 밀봉재(300)를 형성할 수 있다. 도포된 밀봉 물질은 프릿(frit), 예컨대 글라스 프릿일 수 있다. 밀봉 물질에 레이저를 조사하여 가열하면 밀봉 물질이 용융되어 접착제처럼 제1 기판(110)과 제2 기판(210)에 접착된다. 제1 기판(110)과 제2 기판(210)에 접착된 밀봉 물질이 경화되어 제1 기판(110)과 제2 기판(210)을 기밀하게 합착하는 밀봉재(300)를 형성하게 된다. 전술한 바와 같이, 표시 영역(DA)은 봉지층(EN)에 의해서도 밀봉되므로, 표시 영역(DA)은 이중으로 밀봉될 수 있다.
밀봉재(300)는 게이트 구동부(GD), 특히 구동부 제어선 영역(DSR)과 적어도 부분적으로 중첩할 수 있다. 이와 같이 밀봉재(300)와 구동 회로(DC)가 중첩하면 표시 영역(DA) 좌우의 비표시 영역(NA)의 면적을 줄일 수 있으므로, 표시 장치(1)의 좌우 베젤 폭을 줄일 수 있다.
제2 기판(210)은 유리, 석영, 세라믹 등과 같은 투명하고 견고한 재료로 형성될 수 있다. 제2 기판(210)은 봉지층(EN)으로부터 소정 거리로 이격되어 있을 수 있다.
제1 기판(110)을 향하는 제2 기판(210)의 표면 위에는 차광 부재(220), 색필터(230R, 230G, 230B)가 위치할 수 있다. 색필터(230R, 230G, 230B)는 적색 색필터(230R), 녹색 색필터(230G) 및 청색 색필터(230B)를 포함할 수 있다. 색필터(230R, 230G, 230B) 위에는 캐핑층이 위치할 수 있다.
차광 부재(220)는 대략 화소 영역(예컨대, 발광층(EL)과 중첩하는 영역)을 제외한 영역에 형성되어 있으며, 화소 영역을 제외한 영역에서 투광을 막는 역할을 한다. 차광 부재(220)은 적색 색필터(230R)와 녹색 색필터(230G) 사이, 녹색 색필터(230G)과 청색 색필터(230B) 사이, 그리고 청색 색필터(230B)과 적색 색필터(230R) 사이에 위치할 수 있다. 차광 부재(220)은 적색 색필터(230R), 녹색 색필터(230G) 및 청색 색필터(230B)가 배치되는 영역을 구획할 수 있다.
발광 소자(LD)가 청색광을 방출하는 발광 소자인 경우, 적색 색필터(230R)는 청색광을 적색광을 변환하고, 녹색 색필터(230G)는 청색광을 녹색광으로 변환하고, 청색 색필터(230B)는 청색광을 그대로 투과시킬 수 있다. 따라서 적색 색필터(230R) 및 녹색 색필터(230G)는 색변환층으로 불릴 수 있고, 청색 색필터(230B)는 투과층으로 불릴 수 있다. 적색 색필터(230R)는 청색광을 적색광으로 변환하는 양자점(quantum dot) 및 형광체 중 적어도 하나를 포함할 수 있다. 녹색 색필터(230G)는 청색광을 녹색광으로 변환하는 양자점 및 형광체 중 적어도 하나를 포함할 수 있다. 청색 색필터(230B)는 청색광을 투과시키는 수지(resin)를 포함할 수 있고, 염료 또는 안료를 더 포함할 수도 있다. 청색 파장 대역을 제외한 파장을 투과시키고 청색 파장 대역을 차단하는 청색광 커팅 필터(예컨대, 황색 색필터)가 적색 색필터(230R)와 제2 기판(210) 사이 및 녹색 색필터(230G)와 제2 기판(210) 사이에 위치할 수도 있다.
제2 기판(210) 위에는 터치를 감지하기 위한 터치 전극들을 포함하는 터치 센서층이 위치할 수 있고, 외광 반사를 줄이기 위한 편광층이 위치할 수 있다.
이하, 도 1과 함께 도 5 내지 도 7을 참조하여 표시 패널(10)의 단면 구조에 대한 다른 실시예에 대하여 설명한다. 상술한 도 1 내지 도 4의 실시예와 비교하여 차이점 위주로 설명한다.
도 5는 도 1에서 A-A'선을 따라 취한 다른 실시예의 개략적인 단면도이다. 도 6은 도 1에서 A"-A"'선을 따라 취한 다른 실시예의 개략적인 단면도이다. 도 7은 도 1에서 B-B'선을 따라 취한 다른 실시예의 개략적인 단면도이다.
제1 내지 제3 정전기 차단선(EP1, EP2, EP3)은 접촉층(CT)과 동일 층이 아니고, 발광 소자(LD)의 제1 전극(E1)과 동일 층일 수 있다. 즉, 제1 내지 제3 정전기 차단선(EP1, EP2, EP3)은 발광 소자(LD)의 제1 전극(E1)과 동일 공정에서 동일 재료로 형성될 수 있다.
제1 정전기 차단선(EP1)은 제1 댐(DM1)의 하부층(L11)과 상부층(L12) 사이에 위치하고, 제2 정전기 차단선(EP2)은 제2 댐(DM2)의 하부층(L21)과 상부층(L22) 사이에 위치할 수 있다. 제1 정전기 차단선(EP1)의 폭은 제1 댐(DM1)의 상부층(L12)의 하부면의 폭보다 작을 수 있다. 제1 댐(DM1)의 상부층(L12)은 제1 정전기 차단선(EP1)을 완전히 덮어서 제1 정전기 차단선(EP1)의 상부면 뿐만 아니라 측면과 접촉할 수 있다. 제2 정전기 차단선(EP2)의 폭은 제2 댐(DM2)의 상부층(L22)의 하부면의 폭보다 작을 수 있다. 제2 댐(DM2)의 상부층(L22)은 제2 정전기 차단선(EP2)을 완전히 덮어서 제2 정전기 차단선(EP2)의 상부면 뿐만 아니라 측면과 접촉할 수 있다.
마스크 지지대(MS)는 제5 절연층(360)과 동일 층으로 형성되고, 발광 소자(LD)의 제1 전극(E1)과 동일 층인 제3 정전기 차단선(EP3)을 완전히 덮을 수 있다.
연결선(EPL)은 공통 전압선(VC) 위의 접촉층(CT)으로부터 제3 정전기 차단선(EP3)까지 제2 방향(y)으로 연장되고, 제1 정전기 차단선(EP1) 및 제2 정전기 차단선(EP2)은 제1 댐(DM1)의 하부층(L11)에 형성된 접촉 구멍 및 제2 댐(DM2)의 하부층(L21)에 형성된 접촉 구멍을 통해 연결선(EPL)에 각각 연결될 수 있다.
이러한 차이점을 제외하고, 앞서 도 1 내지 도 4를 참조하여 설명한 실시예의 특징들은 도 5 내지 도 7을 참조로 설명한 실시예에 모두 적용될 수 있으므로, 도 1 내지 도 4에서 설명한 실시예의 중복되는 특징에 대한 설명은 생략한다.
이하, 도 1과 함께 도 8 내지 도 10을 참조하여 표시 패널(10)의 단면 구조에 대한 또 다른 실시예에 대하여 설명한다. 상술한 도 1 내지 도 4의 실시예와 비교하여 차이점 위주로 설명한다.
도 8은 도 1에서 A-A'선을 따라 취한 또 다른 실시예의 개략적인 단면도이다. 도 9는 도 1에서 A"-A"'선을 따라 취한 또 다른 실시예의 개략적인 단면도이다. 도 10은 도 1에서 B-B'선을 따라 취한 또 다른 실시예의 개략적인 단면도이다.
제1 내지 제3 정전기 차단선(EP1, EP2, EP3)은 접촉층(CT)과 동일 층이 아니고, 발광 소자(LD)의 제2 전극(E2)과 동일 층일 수 있다. 즉, 제1 내지 제3 정전기 차단선(EP1, EP2, EP3)은 발광 소자(LD)의 제2 전극(E2)과 동일 공정에서 동일 재료로 형성될 수 있다.
발광 소자(LD)의 제2 전극(E2)은 제1 내지 제3 정전기 차단선(EP1, EP2, EP3)와 직접 연결되지 않으며, 제2 전극(E2)은 연결 부재(CM)와 연결되어 있다. 연결 부재(CM)는 제4 절연층(182) 위에 위치하고, 접촉층(CT)을 통해 공통 전압선(VC)에 전기적으로 연결될 수 있다. 이를 위해, 공통 전압선(VC)과 중첩하는 제3 절연층(181) 및 제4 절연층(182)의 일부는 제거될 수 있다. 연결 부재(CM)가 공통 전압선(VC)과 연결되어 있으므로, 제2 전극(E2)은 연결 부재(CM)를 통해 공통 전압선(VC)에 전기적으로 연결될 수 있다. 연결 부재(CM)는 발광 소자(LD)의 제1 전극(E1)과 동일 층일 수 있다.
제1 정전기 차단선(EP1)은 제1 댐(DM1)의 상부에 위치할 수 있다. 제1 정전기 차단선(EP1)은 제1 댐(DM1)의 상부층(L12)의 상부에 위치할 수 있다. 즉, 제1 정전기 차단선(EP1)은 제1 댐(DM1)의 상부층(L12)의 상부면과 접촉할 수 있다.
제2 정전기 차단선(EP2)은 제2 댐(DM2)의 상부에 위치할 수 있다. 제2 정전기 차단선(EP2)은 제2 댐(DM2)의 상부층(L22)의 상부에 위치할 수 있다. 즉, 제2 정전기 차단선(EP2)은 제2 댐(DM2)의 상부층(L12)의 상부면과 접촉할 수 있다.
제3 정전기 차단선(EP3)은 마스크 지지대(MS)의 상부에 위치할 수 있다. 마스크 지지대(MS)는 제4 절연층(182) 또는 제5 절연층(360)과 동일 층으로 형성될 수 있다.
연결선(EPL)은 공통 전압선(VC) 위의 접촉층(CT)으로부터 제3 정전기 차단선(EP3)까지 제2 방향(y)으로 연장되고, 제1 정전기 차단선(EP1) 및 제2 정전기 차단선(EP2)은 제1 댐(DM1)의 하부층(L11)과 상부층(L12)에 형성된 접촉 구멍 및 제2 댐(DM2)의 하부층(L21)과 상부층(L22)에 형성된 접촉 구멍을 통해 연결선(EPL)에 각각 연결될 수 있다. 제3 정전기 차단선(EP3)은 마스크 지지대(Ms)에 형성된 접촉 구멍을 통해 연결선(EPL)에 연결될 수 있다.
게이트 구동부(GD)가 위치하는 영역에서, 제3 절연층(181)과 제4 절연층(182) 사이에 차폐층(SL)이 위치할 수 있다. 차폐층(SL)은 제3 절연층(181)과 댐(DM1, DM2) 사이에 위치하고, 공통 전압선(VC) 위의 접촉층(CT)에 접촉하여 공통 전압(ELVSS)을 인가받을 수 있다. 차폐층(SL)은 접촉층(CT)과 동일 층일 수 있다.
이러한 차이점을 제외하고, 앞서 도 1 내지 도 4를 참조하여 설명한 실시예의 특징들은 도 8 내지 도 10을 참조로 설명한 실시예에 모두 적용될 수 있으므로, 도 1 내지 도 4에서 설명한 실시예의 중복되는 특징에 대한 설명은 생략한다.
이하, 도 1과 함께 도 11 내지 도 13을 참조하여 표시 패널(10)의 단면 구조에 대한 또 다른 실시예에 대하여 설명한다. 상술한 도 1 내지 도 4의 실시예와 비교하여 차이점 위주로 설명한다.
도 11은 도 1에서 A-A'선을 따라 취한 또 다른 실시예의 개략적인 단면도이다. 도 12는 도 1에서 A"-A"'선을 따라 취한 또 다른 실시예의 개략적인 단면도이다. 도 13은 도 1에서 B-B'선을 따라 취한 또 다른 실시예의 개략적인 단면도이다.
제1 정전기 차단선(EP1)의 폭은 제1 댐(DM1)의 하부면의 폭보다 크고, 제2 정전기 차단선(EP2)의 폭은 제2 댐(DM2)의 하부면의 폭보다 크며, 제3 정전기 차단선(EP3)의 폭은 마스크 지지대(MS)의 하부면의 폭보다 크다. 즉, 제1 댐(DM1)은 제1 정전기 차단선(EP1)의 일부를 덮고, 제2 댐(DM2)은 제2 정전기 차단선(EP2)의 일부를 덮으며, 마스크 지지대(MS)는 제3 정전기 차단선(EP3)의 일부를 덮을 수 있다. 예를 들어, 제1 댐(DM1)은 제1 정전기 차단선(EP1)의 상부면의 대략 80%를 덮고, 제2 댐(DM2)은 제2 정전기 차단선(EP2)의 상부면의 대략 80%를 덮고, 마스크 지지대(MS)는 제3 정전기 차단선(EP3)의 상부면의 대략 80%를 덮을 수 있다.
제1 정전기 차단선(EP1)의 폭이 제1 댐(DM1)의 하부면의 폭보다 크기 때문에 제1 댐(DM1)을 덮는 발광 소자(LD)의 제2 전극(E2)과 제1 정전기 차단선(EP1)이 접촉할 수 있다. 그리고 제2 정전기 차단선(EP2)의 폭이 제2 댐(DM2)의 하부면의 폭보다 크기 때문에 제2 댐(DM2)을 덮는 발광 소자(LD)의 제2 전극(E2)과 제2 정전기 차단선(EP2)이 접촉할 수 있다.
이러한 차이점을 제외하고, 앞서 도 1 내지 도 4를 참조하여 설명한 실시예의 특징들은 도 11 내지 도 13을 참조로 설명한 실시예에 모두 적용될 수 있으므로, 도 1 내지 도 4에서 설명한 실시예의 중복되는 특징에 대한 설명은 생략한다.
이상에서 게이트 구동부(GD)가 위치하는 영역에서 댐(DM1, DM2)이 구동 회로 영역(DCR)에 위치하는 실시예에 대하여 설명하였으나, 댐(DM1, DM2)은 구동부 제어선 영역(DSR)에 위치할 수 있다.
이하, 게이트 구동부(GD)가 위치하는 영역에서 댐(DM1, DM2)이 구동부 제어선 영역(DSR)에 위치하는 실시예들에 대하여 도 14 내지 도 16을 참조하여 설명한다. 도 4의 실시예와 비교하여 차이점 위주로 설명한다.
도 14는 도 1에서 B-B'선을 따라 취한 또 다른 실시예의 개략적인 단면도이다.
도 14를 참조하면, 제4 절연층(182) 위에는 공통 전압선(VC) 위의 접촉층(CT)과 접촉하고 연결되어 있는 연결 부재(CM)가 위치할 수 있다.
제4 절연층(182)은 구동 회로(DC)의 적어도 일부를 덮도록 형성되고, 제4 절연층(182) 위에 구동 회로(DC)와 중첩하는 차폐층(SL)이 위치할 수 있다. 차폐층(SL)은 구동 회로(DC)를 차폐하여 표시 장치(1)의 제조 공정이나 표시 장치(1)의 취급 중 정전기가 구동 회로(DC)를 손상시키는 것을 막을 수 있다. 차폐층(SL)은 구동 회로(DC)의 적어도 일부, 거의 전부, 또는 전부를 덮도록 형성될 수 있다. 차폐층(SL)은 구동 회로(DC)가 배치된 것과 같이, 제2 방향(y)으로 길게 형성될 수 있다. 차폐층(SL)은 연결 부재(CM)와 전기적 및 물리적으로 연결되어 있고, 연결 부재(CM)와 접촉층(CT)을 통해 공통 전압선(VC)에 전기적으로 연결될 수 있다. 도전층인 차폐층(SL)과 연결 부재(CM)는 제1 전극(E1)과 동일 층일 수 있다. 즉, 차폐층(SL)과 연결 부재(CM)는 제1 전극(E1)과 동일 공정에서 동일 재료로 형성될 수 있다.
제2 전극(E2)은 연결 부재(CM)와 연결되어 있다. 연결 부재(CM)는 공통 전압선(VC)과 전기적으로 연결되어 있으므로, 제2 전극(E2)은 연결 부재(CM)를 통해 공통 전압선(VC)에 전기적으로 연결될 수 있다. 따라서 공통 전압선(VC)이 공통 전압(ELVSS)을 전달하는 경우, 제2 전극(E2)은 공통 전압(ELVSS)을 인가받을 수 있다.
캐핑층(371) 및 기능층(372)은 대략 차폐층(SL)까지 형성될 수 있다. 캐핑층(371) 및 기능층(372)은 차폐층(SL)의 일부를 덮을 수 있고, 전부를 덮도록 형성될 수도 있다. 캐핑층(371)의 하부면은 차폐층(SL)의 상부면과 접할 수 있다.
댐(DM1, DM2)은 구동부 제어선 영역(DSR)에 위치하고, 구동 회로 영역(DCR)에는 위치하지 않을 수 있다. 또한, 제1 내지 제3 정전기 차단선(EP1, EP2, EP3)도 구동부 제어선 영역(DSR)에 위치한다.
이러한 차이점을 제외하고, 앞서 도 1 내지 도 4를 참조하여 설명한 실시예의 특징들은 도 14를 참조로 설명한 실시예에 모두 적용될 수 있으므로, 도 1 내지 도 4에서 설명한 실시예의 중복되는 특징에 대한 설명은 생략한다.
도 15는 도 1에서 B-B'선을 따라 취한 또 다른 실시예의 개략적인 단면도이다.
도 15를 참조하면, 도 14의 실시예와 달리, 표시 패널(10)은 제2 전극(E2)을 공통 전압선(VC)과 전기적으로 연결하는 연결 부재(CM)를 포함하지 않고, 제2 전극(E2)이 직접 공통 전압선(VC) 위의 접촉층(CT)에 접촉하여 연결될 수 있다. 그리고 차폐층(SL)은 제2 전극(E2)의 연장부에 의해 형성될 수 있다. 즉, 구동 회로(DC)와 중첩하는 차폐층(SL)은 제2 전극(E2)과 동일 공정에서 동일 재료로 형성될 수 있다.
이러한 차이점을 제외하고, 앞서 도 1 내지 도 4, 및 도 14를 참조하여 설명한 실시예의 특징들은 도 15를 참조로 설명한 실시예에 모두 적용될 수 있으므로, 도 1 내지 도 4, 및 도 14에서 설명한 실시예의 중복되는 특징에 대한 설명은 생략한다.
도 16은 도 1에서 B-B'선을 따라 취한 또 다른 실시예의 개략적인 단면도이다.
도 16을 참조하면, 도 14의 실시예와 달리, 제1 전극(E1)과 동일 층으로 형성될 수 있는 차폐층(SL)이 공통 전압선(VC) 위의 접촉층(CT)에 접촉되어 있다. 따라서 차폐층(SL)은 접촉층(CT)을 통해 공통 전압(ELVSS)을 인가받을 수 있다. 표시 패널(10)은 제2 전극(E2)을 공통 전압선(VC)과 전기적으로 연결하는 연결 부재(CM)를 포함하지 않고, 제2 전극(E2)이 차폐층(SL) 및 접촉층(CT)을 통해 공통 전압선(VC)에 전기적으로 연결될 수 있다.
이러한 차이점을 제외하고, 앞서 도 1 내지 도 4, 및 도 14를 참조하여 설명한 실시예의 특징들은 도 16을 참조로 설명한 실시예에 모두 적용될 수 있으므로, 도 1 내지 도 4, 및 도 14에서 설명한 실시예의 중복되는 특징에 대한 설명은 생략한다.
이하, 도 17을 참조하여 표시 장치(1)의 패드부(PP)의 패드가 어떤 구조를 갖는지를 표시 영역(DA)에 위치하는 화소와의 층 관계를 중심으로 설명한다. 도면의 복잡화를 피하기 위해, 표시 영역(DA)은 제1 기판(110)부터 발광 소자(LD)까지만 도시하였다.
도 17은 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 17을 참조하면, 패드부(PP)에는 패드(P)가 위치한다. 패드(P)는 복수의 층(PL1, PL2, PL3)으로 형성될 수 있다. 예를 들어, 패드(P)는 트랜지스터(TRp)의 게이트 전극(Gp)과 동일 공정에서 동일 재료로 형성될 수 있는 제1 층(PL1), 트랜지스터(TRp)의 소스 전극(Sp) 및 드레인 전극(Dp)과 동일 공정에서 동일 재료로 형성될 수 있는 제2 층(PL2), 그리고 제2 층(PL2) 위에 위치하는 제3 층(PL3)을 포함한다. 패드(P)를 구성하는 층으로 3개의 층(PL1, PL2, PL3)이 도시되어 있지만, 패드(P)는 그보다 적거나 많은 층을 포함할 수도 있다.
제1 층(PL1)은 표시 패널(10)의 비표시 영역(NA)에 위치하는 배선과 연결될 수 있고, 배선의 일부가 제1 층(PL1)을 형성할 수도 있다. 제2 층(PL2)은 제2 절연층(160)에 형성된 접촉 구멍을 통해 제1 층(PL1)에 연결될 수 있고, 제3 층(PL3)은 제3 절연층(181)에 형성된 접촉 구멍을 통해 제2 층(PL2)에 연결될 수 있다. 따라서 제3 층(PL3)으로 입력되는 신호는 제2 층(PL2) 및 제1 층(PL1)을 통해 배선으로 전달될 수 있다.
데이터 도전체인 제2 층(PL2)이 단층의 구리(Cu)로 형성되거나, 다중층(예컨대, Ti/Cu)으로 형성되더라도 최상부층이 구리(Cu)로 형성되는 경우, 제2 층(PL2)이 외부로 노출되면 산화되기 쉽다. 따라서 제2 층(PL2)의 산화를 방지하기 위해, 제2 층(PL2) 위에는 제2 층(PL2)이 노출되지 않도록 덮는 제3 층(PL3)이 형성될 수 있다. 제3 층(PL3)은 예컨대 ITO, IZO 같은 투명 도전성 산화물로 형성될 수 있다. 투명 도전성 산화물 외에도, 제3 층(PL3)은 산화 방지나 내식성이 우수한 도전체로 형성될 수 있다. 제3 층(PL3)은 패드(P)의 가장 상부층으로서 연성 인쇄 회로막 등의 패드와 이방성 도전막, 솔더(solder) 등을 통해 전기적으로 접속되는 부분이고, 패드 단자로 불릴 수 있다. 제3 층(PL3)은 제3 절연층(181)과 제4 절연층(182) 사이에 위치할 수 있고, 제4 절연층(182)은 제3 층(PL3)의 가장자리를 덮고 있을 수 있다. 이와 달리, 제3 층(PL3)의 어느 부분도 제4 절연층(182)에 의해 덮이지 않을 수도 있다.
상술한 접촉층(CT) 및 연결선(EPL)은 제3 층(PL3)과 동일 층일 수 있다. 즉, 접촉층(CT) 및 연결선(EPL)은 제3 층(PL3)과 동일 공정에서 동일 재료로 형성될 수 있다. 또한, 도 2 내지 도 4에서 상술한 제1 내지 제3 정전기 차단선(EP1, EP2, EP3)은 제3 층(PL3)과 동일 층일 수 있다.
화소(PX)가 포함하는 저장 축전기(storage capacitor)(도 18의 SC 참조)의 두 전극(C1, C2) 중 제1 전극(C1)은 트랜지스터(TRp)의 게이트 전극(Gp)과 동일 층으로 형성될 수 있다. 제1 전극(C1)과 중첩하는 제2 전극(C2)은 트랜지스터(TRp)의 소스 전극(Sp) 및 드레인 전극(Dp)과 동일 층으로 형성될 수 있다. 제1 전극(C1)은 게이트 전극(Gp)과 전기적으로 연결될 수 있고, 제2 전극(C2)은 드레인 전극(Dp)과 전기적으로 연결될 수 있다. 한편, 도 17에는 전술한 실시예들과 달리, 제1 절연층(140)이 전체적으로 형성되지 않고, 게이트 도전체와 중첩하는 영역에만 형성되어 있다. 이러한 구조는 게이트 도전체를 패터닝할 때 제1 절연층(140)을 함께 패터닝한 결과일 수 있다.
이하, 도 18을 참조하여 일 실시예에 따른 화소에 대하여 설명한다.
도 18은 일 실시예에 따른 표시 장치에서 하나의 화소의 등가 회로도이다.
도 18을 참조하면, 화소(PX)는 복수의 트랜지스터(T1, T2, T3), 저장 축전기(SC), 그리고 발광 소자(LD)를 포함한다. 화소(PX)에는 복수의 신호선(DL, GL, CL, SSL, DVL, VC)이 연결되어 있다. 화소(PX)가 3개의 트랜지스터와 1개의 축전기로 이루어진 구조를 도시하고 있지만, 트랜지스터 및 축전기의 수는 다양하게 변경될 수 있다. 화소(PX)에 6개의 신호선이 연결되어 있는 구조를 도시하고 있지만, 신호선의 종류와 수는 다양하게 변형될 수 있다.
신호선(DL, GL, CL, SSL, DVL, VC)은 데이터선(DL), 게이트선(GL), 센싱선(SSL), 구동 전압선(DVL) 및 공통 전압선(VC)을 포함할 수 있다. 게이트선(GL)은 제2 트랜지스터(T2)에 게이트 신호(GW)를 전달할 수 있다. 데이터선(DL)은 데이터 신호(DT)를 전달하고, 구동 전압선(DVL)은 구동 전압(ELVDD)을 전달할 수 있고, 공통 전압선(VC)은 공통 전압(ELVSS)을 전달할 수 있다. 센싱 제어선(CL)은 센싱 신호(SS)를 전달할 수 있고, 센싱선(SSL)은 센싱부와 연결될 수 있다.
트랜지스터(T1, T2, T3)는 구동 트랜지스터인 제1 트랜지스터(T1), 스위칭 트랜지스터인 제2 트랜지스터(T2), 그리고 센싱 트랜지스터인 제3 트랜지스터(T3)를 포함한다. 각각의 트랜지스터(T1, T2, T3)는 게이트 전극(G1, G2, G3), 소스 전극(S1, S2, S3) 및 드레인 전극(D1, D2, D3)을 포함하는 3단자 소자이다. 소스 전극과 드레인 전극은 고정된 것은 아니며, 트랜지스터의 3단자에서 게이트 전극을 제외한 2단자 중 하나는 소스 전극이고 다른 하나는 드레인 전극으로 불릴 수 있다.
제1 트랜지스터(T1)의 게이트 전극(G1)은 저장 축전기(SC)의 제1 전극(C1) 및 제2 트랜지스터(T2)의 드레인 전극(D2)과 연결되어 있다. 제1 트랜지스터(T1)의 소스 전극(S1)은 구동 전압선(DVL)에 연결되어 있고, 제1 트랜지스터(T1)의 드레인 전극(D1)은 발광 소자(LD)의 애노드에 연결되어 있다. 그리고 제1 트랜지스터(T1)의 드레인 전극(D1)은 제3 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)를 통해 전달되는 데이터 신호(DT)의 크기에 대응하는 구동 전류(ID)를 발광 소자(LD)에 공급할 수 있고, 발광 소자(LD)는 구동 전류(ID)의 크기에 대응하는 휘도로 발광할 수 있다. 따라서 화소(PX)는 데이터 신호(DT)의 크기에 따라 제1 트랜지스터(T1)를 통하여 흐르는 전류량을 조절함으로써 계조를 표시할 수 있다. 구동 전류(ID)는 제1 트랜지스터(T1)의 게이트 전극(G1)과 소스 전극(S1) 간의 전압인 게이트-소스 전압(VGS)과 연관될 수 있다. 즉, 제1 트랜지스터(T1)의 VGS가 클수록 구동 전류(ID)가 커질 수 있다. 제1 트랜지스터(T1)의 반도체층과 중첩할 수 있는 광차단층(LB)이 제1 트랜지스터(T1)의 드레인 전극(D1)과 연결됨으로써, 출력 포화 특성 같은 제1 트랜지스터(T1)의 특성을 향상시킬 수 있다.
제2 트랜지스터(T2)의 게이트 전극(G2)은 게이트선(GL)과 연결되어 있고, 제2 트랜지스터(T2)의 소스 전극(S2)은 데이터선(DL)과 연결되어 있고, 제2 트랜지스터(T2)의 드레인 전극(D2)은 제1 트랜지스터(T1)의 게이트 전극(G1) 및 저장 축전기(SC)의 제1 전극(C1)과 연결되어 있다. 제2 트랜지스터(T2)는 게이트선(GL)을 통해 전달받은 게이트 신호(GW)에 따라 턴 온되어, 데이터선(DL)을 통해 전달되는 데이터 신호(DT)를 제1 트랜지스터(T1)의 게이트 전극(G1) 및 저장 축전기(SC)의 제1 전극(C1)으로 전달하는 스위칭 동작을 수행할 수 있다.
제3 트랜지스터(T3)의 게이트 전극(G3)은 센싱 제어선(CL)과 연결되어 있고, 제3 트랜지스터(T3)의 소스 전극(S3)은 제1 트랜지스터(T1)의 드레인 전극(D1) 및 발광 소자(LD)의 애노드와 연결되어 있고, 제3 트랜지스터(T3)의 드레인 전극(D3)은 센싱선(SSL)과 연결되어 있다. 제3 트랜지스터(T3)는 화질 저하의 원인이 되는 제1 트랜지스터(T1)의 문턱 전압과 같은 특성을 센싱하기 위한 트랜지스터이다. 제3 트랜지스터(T3)는 센싱 제어선(CL)을 통해 전달받은 센싱 신호(SS)에 따라 턴 온되어 제1 트랜지스터(T1)와 센싱선(SSL)을 전기적으로 접속시키고, 센싱선(SSL)과 연결된 센싱부는 센싱 기간 동안 제1 트랜지스터(T1)의 특성 정보를 센싱할 수 있다. 센싱 기간 동안 제3 트랜지스터(T3)를 통해 센싱한 특성 정보를 반영하여 보상된 데이터 신호를 생성함으로써, 화소(PX)마다 다를 수 있는 제1 트랜지스터(T1)의 특성 편차를 외부적으로 보상할 수 있다.
저장 축전기(SC)의 제1 전극(C1)은 제1 트랜지스터(T1)의 게이트 전극(G1) 및 제2 트랜지스터(T2)의 드레인 전극(D2)에 연결되어 있고, 저장 축전기(SC)의 제2 전극(C2)은 제1 트랜지스터(T1)의 드레인 전극(D1) 및 발광 소자(LD)의 애노드에 연결되어 있다. 저장 축전기(SC)는 충전된 데이터 신호(DT)를 유지하여 발광 기간 동안 지속적으로 발광 소자(LD)가 발광하도록 한다. 발광 소자(LD)의 캐소드는 공통 전압(ELVSS)을 전달하는 공통 전압선(VC)에 연결될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
1: 표시 장치 10: 표시 패널
110: 제1 기판 140: 제1 절연층
160: 제2 절연층 181: 제3 절연층
182: 제4 절연층 210: 제2 기판
220: 차광 부재 230R, 230G, 230B: 색필터
300: 밀봉층 360: 제5 절연층
371: 캐핑층 372: 기능층
391: 제1 무기층 392: 유기층
393: 제2 무기층 CM: 연결 부재
CT: 접촉층 EP: 정전기 차단선
DA: 표시 영역 DC: 구동 회로
DCR: 구동 회로 영역 DM1, MD2: 댐
DS: 구동부 제어선 DSR: 구동부 제어선 영역
E1: 제1 전극 E2: 제2 전극
EL: 발광층 EN: 봉지층
GD: 게이트 구동부 LD: 발광 소자
NA: 비표시 영역 P: 패드
PP: 패드부 PX: 화소
SL: 차폐층 VC: 공통 전압선

Claims (20)

  1. 표시 영역 및 비표시 영역을 포함하는 기판;
    상기 비표시 영역에 위치하고, 트랜지스터를 포함하는 구동 회로 및 상기 구동 회로에 제어 신호를 전달하는 구동부 제어선을 포함하는 구동부;
    상기 비표시 영역에 위치하여 상기 표시 영역을 둘러싸는 정전기 차단선을 포함하고,
    상기 정전기 차단선은 상기 구동부와 중첩하는 표시 장치.
  2. 제1 항에 있어서,
    상기 정전기 차단선은 상기 구동 회로와 중첩하는 표시 장치.
  3. 제1 항에 있어서,
    상기 정전기 차단선은 상기 구동부 제어선과 중첩하는 표시 장치.
  4. 제1 항에 있어서,
    상기 비표시 영역에 위치하여 상기 표시 영역을 둘러싸며 상기 정전기 차단선과 중첩하는 댐을 더 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 정전기 차단선의 폭은 상기 댐의 하부면의 폭보다 작고, 상기 댐이 상기 정전기 차단선을 완전히 덮는 표시 장치.
  6. 제4 항에 있어서,
    상기 댐은 하부층 및 상기 하부층 위에 위치하는 상부층을 포함하고,
    상기 정전기 차단선은 상기 하부층과 상기 상부층 사이에 위치하는 표시 장치.
  7. 제4 항에 있어서,
    상기 정전기 차단선은 상기 댐의 상부에 위치하는 표시 장치.
  8. 제4 항에 있어서,
    상기 정전기 차단선의 폭은 상기 댐의 하부면의 폭보다 크고, 상기 댐이 상기 정전기 차단선의 일부를 덮는 표시 장치.
  9. 제4 항에 있어서,
    상기 표시 영역에 위치하는 발광 소자를 더 포함하고,
    상기 발광 소자는 제1 전극, 상기 제1 전극 위에 위치하는 발광층 및 상기 발광층 위에 위치하는 제2 전극을 포함하고,
    상기 제2 전극은 상기 댐이 위치하는 영역까지 확장되어 상기 비표시 영역에서 상기 댐의 상부를 덮는 표시 장치.
  10. 제9 항에 있어서,
    상기 표시 영역을 덮고, 상기 발광 소자를 밀봉하는 봉지층을 더 포함하고,
    상기 정전기 차단선은 서로 나란하게 연장되는 복수의 정전기 차단선을 포함하고,
    상기 복수의 정전기 차단선 중 일부는 상기 봉지층에 덮이고, 상기 복수의 정전기 차단선 중 나머지는 상기 봉지층에 덮이지 않는 표시 장치.
  11. 제4 항에 있어서,
    상기 정전기 차단선은 서로 나란하게 연장되는 복수의 정전기 차단선을 포함하고,
    상기 복수의 정전기 차단선을 서로 연결하고, 상기 복수의 정전기 차단선에 공통 전압을 전달하는 연결선을 더 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 비표시 영역에서 상기 댐보다 상기 표시 영역으로부터 더 멀리 위치하여 상기 표시 영역을 둘러싸며 상기 복수의 정전기 차단선 중 하나와 중첩하는 마스크 지지대를 더 포함하는 표시 장치.
  13. 표시 영역 및 비표시 영역을 포함하는 제1 기판;
    상기 제1 기판 위에 위치하는 복수의 트랜지스터;
    상기 복수의 트랜지스터 중에서 상기 표시 영역에 위치하는 제1 트랜지스터 위에 위치하여 상기 제1 트랜지스터의 일 전극과 전기적으로 연결되는 제1 전극;
    상기 제1 전극 위에 위치하는 발광층;
    상기 발광층 위에 위치하는 제2 전극;
    상기 제1 트랜지스터의 일 전극과 상기 제1 전극 사이에 위치하여 상기 제1 트랜지스터의 일 전극과 상기 제1 전극에 접촉하여 전기적으로 연결시키는 접촉층;
    상기 비표시 영역에서 상기 접촉층과 동일 층에 위치하고 상기 표시 영역을 둘러싸는 정전기 차단선을 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 복수의 트랜지스터 중에서 상기 비표시 영역에 위치하는 위치하는 제2 트랜지스터를 포함하는 구동 회로 및 상기 구동 회로에 제어 신호를 전달하는 구동부 제어선을 포함하는 구동부를 더 포함하고,
    상기 정전기 차단선은 상기 구동부와 중첩하는 표시 장치.
  15. 제13 항에 있어서,
    상기 비표시 영역에 위치하여 상기 표시 영역을 둘러싸며 상기 정전기 차단선과 중첩하는 댐을 더 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 정전기 차단선의 폭은 상기 댐의 하부면의 폭보다 작고, 상기 댐이 상기 정전기 차단선을 완전히 덮는 표시 장치.
  17. 제15 항에 있어서,
    상기 정전기 차단선의 폭은 상기 댐의 하부면의 폭보다 크고, 상기 댐이 상기 정전기 차단선의 일부를 덮는 표시 장치.
  18. 제13 항에 있어서,
    상기 제2 전극은 상기 댐이 위치하는 영역까지 확장되어 상기 비표시 영역에서 상기 댐의 상부를 덮는 표시 장치.
  19. 표시 영역 및 비표시 영역을 포함하는 기판;
    상기 비표시 영역에 위치하여 상기 표시 영역을 둘러싸고 서로 나란하게 연장되는 제1 내지 제3 정전기 차단선;
    상기 비표시 영역에 위치하여 상기 표시 영역을 둘러싸고 상기 제1 정전기 차단선과 중첩하는 제1 댐;
    상기 비표시 영역에 위치하여 상기 표시 영역을 둘러싸고 상기 제2 정전기 차단선과 중첩하는 제2 댐;
    상기 비표시 영역에 위치하여 상기 표시 영역을 둘러싸고 상기 제3 정전기 차단선과 중첩하는 마스크 지지대; 및
    상기 제1 내지 제3 정전기 차단선을 서로 연결시키고, 상기 제1 내지 제3 정전기 차단선에 공통 전압을 전달하는 연결선을 포함하는 표시 장치.
  20. 제19 항에 있어서,
    상기 표시 영역에 위치하는 발광 소자; 및
    상기 표시 영역을 덮고, 상기 발광 소자를 밀봉하는 봉지층을 더 포함하고,
    상기 제1 정전기 차단선 및 상기 제2 정전기 차단선은 상기 봉지층에 덮이고, 상기 제3 정전기 차단선은 상기 봉지층에 덮이지 않는 표시 장치.
KR1020190040195A 2019-04-05 2019-04-05 표시 장치 KR20200118316A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190040195A KR20200118316A (ko) 2019-04-05 2019-04-05 표시 장치
US16/821,691 US11227843B2 (en) 2019-04-05 2020-03-17 Display device including static electricity blocking lines
CN202010249911.3A CN111799302A (zh) 2019-04-05 2020-04-01 包括静电阻挡线的显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190040195A KR20200118316A (ko) 2019-04-05 2019-04-05 표시 장치

Publications (1)

Publication Number Publication Date
KR20200118316A true KR20200118316A (ko) 2020-10-15

Family

ID=72663219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190040195A KR20200118316A (ko) 2019-04-05 2019-04-05 표시 장치

Country Status (3)

Country Link
US (1) US11227843B2 (ko)
KR (1) KR20200118316A (ko)
CN (1) CN111799302A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200094244A (ko) * 2019-01-29 2020-08-07 삼성디스플레이 주식회사 표시장치
CN109920935B (zh) * 2019-03-18 2021-08-10 上海天马有机发光显示技术有限公司 显示面板及显示装置
KR20210086309A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치
CN112612371B (zh) * 2020-12-15 2024-01-23 武汉天马微电子有限公司 触控显示面板及触控显示装置
CN113360020B (zh) * 2021-06-01 2024-03-26 武汉天马微电子有限公司 显示面板及显示装置
CN113363304B (zh) * 2021-06-03 2022-09-13 武汉天马微电子有限公司 一种显示面板和显示装置
KR20230017391A (ko) * 2021-07-27 2023-02-06 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20230096541A (ko) * 2021-12-23 2023-06-30 엘지디스플레이 주식회사 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669710B1 (ko) 2004-02-18 2007-01-16 삼성에스디아이 주식회사 평판 디스플레이 장치
KR101222537B1 (ko) 2005-12-10 2013-01-15 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
KR102238994B1 (ko) * 2014-07-17 2021-04-12 엘지디스플레이 주식회사 표시장치
KR102288328B1 (ko) 2015-01-28 2021-08-11 엘지디스플레이 주식회사 정전기 방지회로 및 이를 포함하는 표시장치, 세트 전자 장치
KR102451728B1 (ko) 2015-05-19 2022-10-07 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
JP6673731B2 (ja) 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR20180016677A (ko) * 2016-08-04 2018-02-19 삼성디스플레이 주식회사 액정 표시 장치
KR102439673B1 (ko) * 2017-06-19 2022-09-05 삼성디스플레이 주식회사 표시 장치
CN110503917A (zh) * 2018-05-16 2019-11-26 鸿富锦精密工业（深圳）有限公司 像素驱动电路及具有像素驱动电路的显示装置
KR102660928B1 (ko) * 2018-12-04 2024-04-24 엘지디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US20200321292A1 (en) 2020-10-08
CN111799302A (zh) 2020-10-20
US11227843B2 (en) 2022-01-18

Similar Documents

Publication Publication Date Title
KR20200118316A (ko) 표시 장치
US11839132B2 (en) Electroluminescence display device having a through-hole in display area
KR102511049B1 (ko) 터치 디스플레이 패널
EP3848990A1 (en) Display device
KR20210083005A (ko) 터치 디스플레이 패널
KR20210016114A (ko) 표시 장치
KR20200081980A (ko) 터치 스크린 일체형 표시장치
KR102583813B1 (ko) 디스플레이 장치
US11502147B2 (en) Display device
KR20200108152A (ko) 표시 장치
US20210273145A1 (en) Display device
US20210134923A1 (en) Display device
KR102182538B1 (ko) 표시 장치 및 유기 발광 표시 장치
KR102431313B1 (ko) 유기 발광 표시 장치
KR20200118315A (ko) 표시 장치
KR102398001B1 (ko) 유기 발광 표시 장치
KR20210009487A (ko) 표시 장치
US11836325B2 (en) Display device
KR102574813B1 (ko) 플렉서블 전계 발광 표시장치
KR20180061843A (ko) 유기발광 표시장치
KR102466445B1 (ko) 유기 발광 표시 장치
KR20220096625A (ko) 표시장치
KR20220081172A (ko) 표시장치
KR20220089019A (ko) 터치 표시 패널
KR20210068753A (ko) 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination