KR102583813B1 - 디스플레이 장치 - Google Patents
디스플레이 장치 Download PDFInfo
- Publication number
- KR102583813B1 KR102583813B1 KR1020170170948A KR20170170948A KR102583813B1 KR 102583813 B1 KR102583813 B1 KR 102583813B1 KR 1020170170948 A KR1020170170948 A KR 1020170170948A KR 20170170948 A KR20170170948 A KR 20170170948A KR 102583813 B1 KR102583813 B1 KR 102583813B1
- Authority
- KR
- South Korea
- Prior art keywords
- black matrix
- buffer layer
- substrate
- layer
- display device
- Prior art date
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 174
- 239000000758 substrate Substances 0.000 claims abstract description 130
- 239000010409 thin film Substances 0.000 claims description 22
- 238000005538 encapsulation Methods 0.000 claims description 12
- 239000000945 filler Substances 0.000 abstract description 14
- 238000005304 joining Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 225
- 239000010408 film Substances 0.000 description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 238000000034 method Methods 0.000 description 20
- 230000008569 process Effects 0.000 description 19
- 239000011521 glass Substances 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 125000000524 functional group Chemical group 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000004381 surface treatment Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000010186 staining Methods 0.000 description 4
- 238000005728 strengthening Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- -1 acryl Chemical group 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/873—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 출원의 예에 따른 디스플레이 장치는, 기판 상에 마련되고 복수의 오목부를 갖는 버퍼층 및 복수의 오목부 각각에 배치된 블랙 매트릭스를 포함함으로써, 블랙 매트릭스 패턴의 유실을 방지하고 트랜지스터 기판과 컬러 필터 기판의 접합 시에 충진재를 균일하게 충진시킬 수 있다.
Description
본 출원은 디스플레이 장치에 관한 것이다.
디스플레이 장치는 텔레비전 또는 모니터의 표시 화면 이외에도 노트북 컴퓨터, 테블릿 컴퓨터, 스마트 폰, 휴대용 표시 기기, 휴대용 정보 기기 등의 표시 화면으로 널리 사용되고 있다.
액정 표시 장치와 유기 발광 표시 장치는 스위칭 소자로서 트랜지스터(Thin Film Transistor)를 이용하여 영상을 표시한다. 액정 표시 장치는 자체 발광 방식이 아니기 때문에 액정 표시 패널의 하부에 배치된 백라이트 유닛으로부터 조사되는 광을 이용하여 영상을 표시하게 된다. 이러한 액정 표시 장치는 백라이트 유닛을 가지므로 디자인에 제약이 있으며, 휘도 및 응답 속도가 저하될 수 있다. 유기 발광 표시 장치는 유기물을 포함하기 때문에 수분에 취약하여 신뢰성 및 수명이 저하될 수 있다.
최근에는, 마이크로 발광 소자를 이용한 유기 발광 표시 장치에 대한 연구 및 개발이 진행되고 있으며, 이러한 유기 발광 표시 장치는 고화질과 고신뢰성을 갖기 때문에 차세대 표시로서 각광받고 있다.
종래의 디스플레이 장치는 캐리어 유리 기판 상에 폴리이미드 기판 및 버퍼층을 순차적으로 적층하고, 버퍼층 상에 블랙 매트릭스를 패터닝한다. 그러나, 종래의 디스플레이 장치는 버퍼층과 블랙 매트릭스 간의 표면 에너지 차이에 의하여 버퍼층과 블랙 매트릭스과 안정적으로 접착되지 않기 때문에 블랙 매트릭스 패턴이 유실되는 문제점이 발생한다. 이를 해결하기 위하여, 종래의 디스플레이 장치는 폴리이미드 기판 상에 바로 블랙 매트릭스를 패터닝하여 블랙 매트릭스 패턴의 유실을 방지할 수 있으나, 이때는 트랜지스터 기판과 컬러 필터 기판의 접합 시에 충진재가 일정하게 채워지지 않아 디스플레이 패널에 얼룩이 발생하는 문제점을 가진다.
본 출원은 복수의 오목부를 갖는 버퍼층을 포함함으로써, 블랙 매트릭스 패턴의 유실을 방지하고 트랜지스터 기판과 컬러 필터 기판의 접합 시에 충진재를 균일하게 충진시킬 수 있는 것을 기술적 과제로 한다.
그리고, 본 출원은 복수의 오목부를 갖는 버퍼층을 구비하고 오목부의 바닥면을 요철 형태로 구현함으로써, 블랙 매트릭스 패턴의 유실을 방지하여 빛샘 및 시감 저하 현상을 방지하고, 트랜지스터 기판과 컬러 필터 기판의 사이에 충진재를 균일하게 채워 디스플레이 패널의 얼룩 현상을 방지하는 것을 기술적 과제로 한다.
그리고, 본 출원은 버퍼층에 가해지는 스트레스를 완화함으로써 버퍼층의 두께를 증가시킬 수 있고, 디스플레이 패널의 방습 기능을 향상시켜 디스플레이 장치의 신뢰성을 향상시키는 것을 기술적 과제로 한다.
본 출원에 따른 디스플레이 장치는 기판 상에 마련되고 복수의 오목부를 갖는 버퍼층 및 복수의 오목부 각각에 배치된 블랙 매트릭스를 포함한다.
본 출원에 따른 디스플레이 장치는 기판 상에 마련된 버퍼층, 버퍼층 상에 마련되고 기판을 기준으로 버퍼층의 상단의 높이보다 낮게 배치된 하단을 갖는 블랙 매트릭스, 및 블랙 매트릭스의 하단과 단차를 갖도록 배치된 하단을 갖는 컬러 필터를 포함한다.
기타 예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 출원에 따른 디스플레이 장치는 복수의 오목부를 갖는 버퍼층을 포함함으로써, 블랙 매트릭스 패턴의 유실을 방지하고 트랜지스터 기판과 컬러 필터 기판의 접합 시에 충진재를 균일하게 충진시킬 수 있다.
본 출원에 따른 디스플레이 장치는 복수의 오목부를 갖는 버퍼층을 구비하고 오목부의 바닥면을 요철 형태로 구현함으로써, 블랙 매트릭스 패턴의 유실을 방지하여 빛샘 및 시감 저하 현상을 방지하고, 트랜지스터 기판과 컬러 필터 기판의 사이에 충진재를 균일하게 채워 디스플레이 패널의 얼룩 현상을 방지할 수 있다.
본 출원에 따른 디스플레이 장치는 버퍼층에 가해지는 스트레스를 완화함으로써 버퍼층의 두께를 증가시킬 수 있고, 디스플레이 패널의 방습 기능을 향상시켜 디스플레이 장치의 신뢰성을 향상시킬 수 있다.
위에서 언급된 본 출원의 효과 외에도, 본 출원의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 출원의 일 예에 따른 디스플레이 장치를 나타내는 평면도이다.
도 2는 도 1의 절단선 I-I'을 따라 자른 단면도이다.
도 3은 도 2의 A 영역을 나타내는 단면도이다.
도 4는 도 2의 A 영역을 나타내고, 버퍼층의 오목부 및 블랙 매트릭스의 다른 실시예를 나타내는 단면도이다.
도 5는 도 2의 A 영역을 나타내고, 버퍼층의 오목부 및 블랙 매트릭스의 다른 실시예를 나타내는 단면도이다.
도 6은 본 출원의 일 예에 따른 디스플레이 장치에서, 버퍼층을 나타내는 단면도이다.
도 7a 내지 도 7d는 본 출원의 일 예에 따른 디스플레이 장치에서, 버퍼층의 제조 방법을 개략적으로 나타내는 공정 단면도이다.
도 2는 도 1의 절단선 I-I'을 따라 자른 단면도이다.
도 3은 도 2의 A 영역을 나타내는 단면도이다.
도 4는 도 2의 A 영역을 나타내고, 버퍼층의 오목부 및 블랙 매트릭스의 다른 실시예를 나타내는 단면도이다.
도 5는 도 2의 A 영역을 나타내고, 버퍼층의 오목부 및 블랙 매트릭스의 다른 실시예를 나타내는 단면도이다.
도 6은 본 출원의 일 예에 따른 디스플레이 장치에서, 버퍼층을 나타내는 단면도이다.
도 7a 내지 도 7d는 본 출원의 일 예에 따른 디스플레이 장치에서, 버퍼층의 제조 방법을 개략적으로 나타내는 공정 단면도이다.
본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 출원의 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 출원을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 출원 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 출원의 구성 요소를 설명하는 데 있어서, 제1, 제2 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
따라서, 본 출원에서의 표시 장치는 LCM, OLED 모듈 등과 같은 협의의 디스플레이 장치 자체, 및 LCM, OLED 모듈 등을 포함하는 응용제품 또는 최종소비자용 장치인 세트 장치까지 포함할 수 있다.
예를 들어, 디스플레이 패널이 유기전계발광(OLED) 디스플레이 패널인 경우에는, 다수의 게이트 라인과 데이터 라인, 및 게이트 라인과 데이터 라인의 교차 영역에 형성되는 픽셀(Pixel)을 포함할 수 있다. 그리고, 각 픽셀에 선택적으로 전압을 인가하기 위한 소자인 박막 트랜지스터를 포함하는 어레이 기판과, 어레이 기판 상의 유기 발광 소자(OLED)층, 및 유기 발광 소자층을 덮도록 어레이 기판 상에 배치되는 봉지 기판 또는 인캡슐레이션(Encapsulation) 기판 등을 포함하여 구성될 수 있다. 봉지 기판은 외부의 충격으로부터 박막 트랜지스터 및 유기 발광 소자층 등을 보호하고, 유기 발광 소자층으로 수분이나 산소가 침투하는 것을 방지할 수 있다. 그리고, 어레이 기판 상에 형성되는 층은 무기발광층(inorganic light emitting layer), 예를 들어 나노사이즈의 물질층(nano-sized material layer) 또는 양자점(quantum dot) 등을 포함할 수 있다.
그리고, 디스플레이 패널은 디스플레이 패널에 부착되는 금속판(metal plate)과 같은 후면(backing)을 더 포함할 수 있다. 금속판에 한정되지 않고 다른 구조도 포함될 수 있다.
본 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면 및 예를 통해 본 출원의 예를 살펴보면 다음과 같다.
도 1은 본 출원의 일 예에 따른 디스플레이 장치를 나타내는 평면도이고, 도 2는 도 1의 절단선 I-I'을 따라 자른 단면도이다.
도 1 및 도 2를 참조하면, 디스플레이 장치(100)는 트랜지스터 기판(110), 제1 버퍼층(120), 픽셀 어레이층(130), 봉지층(140), 충진층(150), 컬러 필터(162), 블랙 매트릭스(164), 제2 버퍼층(170), 기판(180), 윈도우 커버(190), 디스플레이 구동 회로부(210), 및 스캔 구동 회로부(220)를 포함한다.
트랜지스터 기판(110)은 베이스 기판으로서, 플렉서블 기판일 수 있다. 예를 들어, 트랜지스터 기판(110)은 투명 폴리이미드(Polyimide) 재질을 포함할 수 있다. 폴리이미드 재질의 트랜지스터 기판(110)은 고온의 증착 공정이 이루어짐을 감안할 때, 고온에서 견딜 수 있는 내열성이 우수한 폴리이미드가 이용될 수 있다. 폴리이미드 재질의 트랜지스터 기판(110)은 캐리어 유리 기판에 마련되어 있는 희생층의 전면(Front Surfacae)에 일정 두께로 코팅된 폴리이미드 수지가 경화되어 형성될 수 있다. 여기에서, 캐리어 유리 기판은 레이저 릴리즈 공정에 의한 희생층의 릴리즈에 의해 트랜지스터 기판(110)으로부터 분리될 수 있다. 그리고, 희생층은 비정질 실리콘(a-Si) 또는 실리콘 질화막(SiNx)을 통해 이루어질 수 있다.
일 예에 따르면, 트랜지스터 기판(110)은 글라스 기판일 수 있다. 예를 들어, 트랜지스터 기판(110)은 산화규소(SiO2) 또는 산화알루미늄(Al2O3)을 주성분으로서 포함할 수 있다.
트랜지스터 기판(110)은 표시 영역(AA) 및 비표시 영역(NA)을 포함할 수 있다. 표시 영역(AA)은 영상이 표시되는 영역으로서, 트랜지스터 기판(110)의 중앙 부분에 정의될 수 있다. 여기에서, 표시 영역(AA)은 픽셀 어레이층(130)의 활성 영역에 해당할 수 있다. 예를 들어, 표시 영역(AA)은 복수의 게이트 라인(미도시)과 복수의 데이터 라인(미도시)에 의해 교차되는 픽셀 영역마다 형성된 복수의 픽셀(미도시)로 이루어질 수 있다. 여기에서, 복수의 픽셀 각각은 광을 방출하는 최소 단위의 영역으로 정의될 수 있다.
비표시 영역(NA)은 영상이 표시되지 않는 영역으로서, 표시 영역(AA)을 둘러싸는 트랜지스터 기판(110)의 가장자리 부분에 정의될 수 있다.
제1 버퍼층(120)은 트랜지스터 기판(110) 상에 마련될 수 있다. 제1 버퍼층(120)은 트랜지스터 기판(110)을 통해 픽셀 어레이층(130)에 침투하는 수분을 차단하기 위하여, 트랜지스터 기판(110)의 전면 전체에 형성될 수 있다. 제1 버퍼층(120)은 복수의 무기막이 적층되어 형성될 수 있다. 예를 들어, 제1 버퍼층(120)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 및 실리콘 산질화막(SiON) 중 하나 이상의 무기막이 적층된 다중막으로 형성될 수 있다. 버퍼층(120)은 복수의 무기막을 포함함으로써, 패널의 수분 투습도(WVTR, Water Vapor Transmission Rate)를 향상시킬 수 있다.
픽셀 어레이층(130)는 박막 트랜지스터층(TFTL) 및 발광 소자층(EDL)을 포함한다. 박막 트랜지스터층(TFTL)은 박막 트랜지스터(131), 게이트 절연막(132), 층간 절연막(133), 보호막(134), 평탄화층(135)을 포함할 수 있다.
박막 트랜지스터(131)는 트랜지스터 기판(110) 상의 표시 영역(AA)에 마련될 수 있다. 박막 트랜지스터(131)는 액티브층(ACL), 게이트 전극(GE), 드레인 전극(DE), 및 소스 전극(SE)을 포함할 수 있다.
액티브층(ACL)은 트랜지스터 기판(110)의 표시 영역(AA)에 마련될 수 있다. 액티브층(ACL)은 게이트 전극(GE), 드레인 전극(DE) 및 소스 전극(SE)과 중첩되도록 배치될 수 있다. 액티브층(ACL)은 드레인 전극(DE) 및 소스 전극(SE)과 직접 접촉하고, 게이트 절연막(132)을 사이에 두고 게이트 전극(GE)과 마주할 수 있다. 일 예에 따르면, 액티브층(ACL)의 일부는 도펀트가 도핑되지 않은 반도체 물질로 이루어지고, 액티브층(ACL)의 다른 일부는 도펀트가 도핑된 반도체 물질로 이루어질 수 있다.
게이트 전극(GE)은 게이트 절연막(132) 상에 마련될 수 있다. 게이트 전극(GE)은 게이트 절연막(132)을 사이에 두고, 액티브층(ACL)의 중앙 영역과 중첩될 수 있다. 예를 들어, 게이트 전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.
드레인 전극(DE) 및 소스 전극(SE)은 층간 절연막(133) 상에서 서로 이격되어 마련될 수 있다. 드레인 전극(DE)은 게이트 절연막(132) 및 층간 절연막(133)에 마련된 제1 컨택홀을 통해 액티브층(ACL)의 일단과 접촉하고, 소스 전극(SE)은 게이트 절연막(132) 및 층간 절연막(133)에 마련된 제2 컨택홀을 통해 액티브층(ACL)의 타단과 접촉할 수 있다. 소스 전극(SE)은 평탄화층(135)의 제3 컨택홀을 통해 유기 발광 소자(136)의 제1 전극(E1)과 직접 접촉할 수 있다.
게이트 절연막(132)은 액티브층(ACL) 상에 마련될 수 있다. 구체적으로, 게이트 절연막(132)은 액티브층(ACL) 및 트랜지스터 기판(110) 상에 배치될 수 있고, 액티브층(ACL)과 게이트 전극(GE)을 절연시킬 수 있다. 그리고, 게이트 절연막(132)은 트랜지스터 기판(110)의 표시 영역(AA) 전면에 형성될 수 있고, 액티브층(ACL)과 드레인 전극(DE) 또는 소스 전극(SE)이 접촉하기 위하여 해당 영역이 제거될 수 있다. 예를 들어, 게이트 절연막(132)은 드레인 전극(DE)이 관통하는 제1 컨택홀 및 소스 전극(SE)이 관통하는 제2 컨택홀을 포함할 수 있다. 게이트 절연막(132)은 무기 절연 물질, 예를 들어, 이산화 실리콘(SiO2), 실리콘 질화막(SiNx), 및 실리콘 산질화막(SiON) 또는 이들의 다중층으로 이루어 질 수 있으나, 이에 한정되지 않는다.
층간 절연막(133)은 게이트 전극(GE) 상에 마련될 수 있다. 예를 들어, 층간 절연막(133)은 이산화 실리콘(SiO2), 실리콘 질화막(SiNx), 및 실리콘 산질화막(SiON) 또는 이들의 다중층으로 이루어진 무기 절연 물질일 수 있으나, 이에 한정되지 않는다. 층간 절연막(133)은 액티브층(ACL)과 드레인 전극(DE) 또는 소스 전극(SE)이 접촉하기 위하여 해당 영역이 제거될 수 있다. 예를 들어, 층간 절연막(133)은 드레인 전극(DE)이 관통하는 제1 컨택홀 및 소스 전극(SE)이 관통하는 제2 컨택홀을 포함할 수 있다. 여기에서, 층간 절연막(133)의 제1 컨택홀 및 제2 컨택홀 각각은 게이트 절연막(132)의 제1 컨택홀 또는 제2 컨택홀과 연결될 수 있다.
보호막(134)은 박막 트랜지스터(131) 상에 마련될 수 있다. 구체적으로, 보호막(134)은 소스 전극(SE), 드레인 전극(DE), 및 데이터 라인을 덮도록 형성되어 박막 트랜지스터(131)를 보호할 수 있다. 예를 들어, 보호막(134)은 이산화 실리콘(SiO2), 실리콘 질화막(SiNx), 및 실리콘 산질화막(SiON) 또는 이들의 다중층으로 이루어진 무기 절연 물질일 수 있으나, 이에 한정되지 않는다.
평탄화층(135)은 보호막(134) 상에 마련되어, 박막 트랜지스터(131)의 상단을 평탄화시킬 수 있다. 평탄화층(135)은 제1 전극(E1)과 소스 전극(SE)이 접촉하기 위하여 해당 영역이 제거될 수 있다. 예를 들어, 평탄화층(135)은 제1 전극(E1)이 관통하는 제3 컨택홀을 포함할 수 있다. 일 예에 따르면, 평탄화층(135)은 아크릴 수지(Acryl resin), 에폭시 수지(Epoxy resin), 페놀 수지(Phenolic resin), 폴리아미드 수지(Polyamide resin), 폴리이미드 수지(Polyimide resin) 등의 유기 절연물로 이루어질 수 있으나, 반드시 그에 한정되는 것은 아니다.
발광 소자층(EDL)은 복수의 유기 발광 소자(136) 및 복수의 뱅크(137)를 포함할 수 있다.
복수의 유기 발광 소자(136)는 평탄화층(135) 상에 마련되고, 복수의 박막 트랜지스터(131) 각각과 전기적으로 연결될 수 있다. 유기 발광 소자(136)는 제1 전극(E1), 유기 발광층(EL) 및 제2 전극(E2)을 포함할 수 있다.
제1 전극(E1)은 평탄화층(135) 상에 마련될 수 있다. 구체적으로, 제1 전극(E1)은 뱅크(137)에 의해 정의되는 유기 발광 소자(136)의 개구 영역(OA)과 중첩되게 배치될 수 있다. 그리고, 제1 전극(E1)은 평탄화층(135)에 마련된 제3 컨택홀을 통해 박막 트랜지스터(131)의 소스 전극(SE)에 접촉될 수 있다. 일 예에 따르면, 제1 전극(E1)은 일함수 값이 큰 ITO, IZO, ZnO, 또는 In2O3와 같은 투명 도전 물질로 이루어짐으로써 양극(Anode)의 역할을 할 수 있다.
유기 발광층(EL)은 제1 전극(E1) 상에 마련될 수 있다. 일 예에 따르면, 유기 발광층(EL)은 픽셀 영역별로 구분되지 않고 전체 픽셀에 공통되는 유기막 형태로 구현될 수 있다. 예를 들어, 유기 발광층(EL)은 제1 전극(E1)뿐만 아니라 뱅크(137) 상에도 형성될 수 있다. 여기에서, 유기 발광층(EL)은 정공 수송층(Hole transporting layer), 유기 발광층(Organic light emitting layer), 전자 수송층(Electron transporting layer)을 포함할 수 있다. 그리고, 유기 발광층(EL)은 발광층의 발광 효율 및 수명 등을 향상시키기 위한 적어도 하나 이상의 기능층을 더 포함할 수 있다.
제2 전극(E2)은 유기 발광층(EL) 상에 마련될 수 있다. 예를 들어, 제2 전극(E2)은 픽셀 영역별로 구분되지 않고 전체 픽셀에 공통되는 전극 형태로 구현될 수 있다. 전압이 제1 전극(E1) 및 제2 전극(E2)에 함께 인가되면 정공 및 전자 각각이 정공 수송층 또는 전자 수송층을 통해 발광층으로 이동하고, 발광층에서 서로 결합하여 발광할 수 있다. 제2 전극(E2)은 유기 발광 소자(136)의 음극(Cathode)으로 기능할 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Mg 또는 이들의 화합물로 이루어지는 불투명 금속 재질로 구현될 수 있다.
복수의 뱅크(137)는 평탄화층(135) 상에 마련될 수 있다. 구체적으로, 복수의 뱅크(137) 각각은 서로 인접한 제1 전극들(E1)의 사이에 마련되어, 제1 전극(E1)을 구획할 수 있다. 따라서, 복수의 뱅크(137)는 서로 인접한 제1 전극들(E1)을 전기적으로 절연함으로써, 복수의 유기 발광 소자(136)의 개구 영역(OA)을 정의할 수 있다. 예를 들어, 복수의 뱅크(137)는 폴리이미드계 수지(Polyimides resin), 아크릴계 수지(Acryl resin), 벤조사이클로뷰텐(BCB) 등의 유기 절연 물질로 이루어질 수 있으나, 이에 한정되지 않는다.
봉지층(140)은 픽셀 어레이층(130)을 덮을 수 있다. 구체적으로, 봉지층(140)은 제2 전극(E2)의 상단 전체에 마련될 수 있다. 봉지층(140)은 외부에서 유입될 수 있는 수분 등의 침투를 막아 유기 발광층(EL)의 열화를 방지할 수 있다. 일 예에 따르면, 봉지층(140)은 구리(Cu) 및 알루미늄(Al) 등의 금속 또는 그들의 합금으로 이루어질 수 있으나, 이에 한정되지 않고 당업계에 공지된 다양한 재료로 구현될 수 있다.
충진층(150)은 트랜지스터 기판(110) 및 기판(180) 사이의 공간에 채워지고, 댐(미도시)에 의해 디스플레이 장치(100)의 외부로 퍼지지 않는다. 충진층(150)은 트랜지스터 기판(110) 및 기판(180) 사이에 배치되어 광 손실을 방지하고, 트랜지스터 기판(110) 및 기판(180) 간의 접착력을 증가시킬 수 있다.
컬러 필터(162)는 제2 버퍼층(170) 상에 형성될 수 있고, 복수의 오목부(171)의 사이에 배치될 수 있다. 그리고, 트랜지스터 기판(110) 및 기판(180)은 컬러 필터(162)가 유기 발광 소자(136)에 중첩되도록 접합될 수 있다. 구체적으로, 컬러 필터(162)는 충진층(150)과 제2 버퍼층(170) 사이에 개재될 수 있고, 제2 버퍼층(170) 상에서 패터닝된 블랙 매트릭스(164)에 의해 둘러싸일 수 있다. 예를 들어, 복수의 컬러 필터(162) 각각은 복수의 유기 발광 소자(136) 각각에 대응하도록 서로 이격되게 배치될 수 있다. 다른 예를 들어, 인접한 컬러 필터들(162) 각각은 복수의 유기 발광 소자(136) 각각에 대응하면서 서로 접촉할 수 있다. 컬러 필터(162)는 유기 발광 소자(136)에 대응되게 배치되어, 유기 발광 소자(136)에서 방출되는 백색 광의 색을 변환시킬 수 있다. 예를 들어, 복수의 컬러 필터(162)는 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터로 이루어질 수 있다. 따라서, 복수의 서브 픽셀 중 적색 서브 픽셀, 녹색 서브 픽셀, 및 청색 서브 픽셀은 컬러 필터(162)를 포함할 수 있고, 백색 서브 픽셀은 컬러 필터 없이 구현될 수 있다.
블랙 매트릭스(164)는 제2 버퍼층(170) 상에서 패터닝될 수 있다. 구체적으로, 블랙 매트릭스(164)는 제2 버퍼층(170)의 오목부(171)에 배치될 수 있다. 그리고, 블랙 매트릭스(164)는 유기 발광 소자(136)의 개구 영역(OA)을 정의하는 뱅크(137)와 중첩될 수 있다. 예를 들어, 블랙 매트릭스(164)는 유기 발광 소자(136)의 개구 영역(OA)과 중첩되지 않도록 제2 버퍼층(170) 상에서 패터닝된 후, 트랜지스터 기판(110)과 기판(180)이 접합하면 충진층(150)과 제2 버퍼층(170) 사이에 배치될 수 있다. 그리고, 블랙 매트릭스(164)는 서로 인접한 컬러 필터들(162)의 사이에 배치되어, 컬러 필터(162) 각각을 구획할 수 있다. 이와 같이, 블랙 매트릭스(164)는 복수의 유기 발광 소자(136) 각각의 개구 영역(OA)을 둘러쌀 수 있고, 박막 트랜지스터(131)에 입사되는 광을 차단할 수 있다. 그리고, 블랙 매트릭스(164)는 유기 발광 소자(136)에서 방출된 광이 비표시 영역(NA)으로 새어나가는 것을 차단하여 명암비의 감소를 방지할 수 있다. 따라서, 블랙 매트릭스(164)는 픽셀 어레이층(130)의 개구율 및 투과성을 향상시킴으로써, 소비 전력을 감소시키고 휘도를 향상시킬 수 있다. 그리고, 블랙 매트릭스(164)는 복수의 유기 발광 소자(136) 각각에서 방출된 광이 서로 혼합되는 것을 방지함으로써, 빛샘 및 시감 저하 현상을 개선할 수 있다.
일 예에 따르면, 블랙 매트릭스(164)의 하부는 오목부(171)에 의해 둘러싸이고, 블랙 매트릭스(164)의 상부는 복수의 컬러 필터(162)에 의해 둘러싸일 수 있다. 구체적으로, 블랙 매트릭스(164)의 하부는 제2 버퍼층(170)의 오목부(171)에 수용되어 오목부(171)에 둘러싸일 수 있고, 블랙 매트릭스(164)의 상부는 제2 버퍼층(170)의 상단 표면으로부터 돌출되어 제2 버퍼층(170) 상에 배치된 복수의 컬러 필터(162)에 의해 둘러싸일 수 있다. 따라서, 블랙 매트릭스(164)의 상단의 높이는 기판(180)을 기준으로 제2 버퍼층(170)의 상단의 높이보다 높을 수 있다. 이와 같이, 블랙 매트릭스(164)가 오목부(171)에 배치됨으로써, 블랙 매트릭스(164)와 제2 버퍼층(170) 간의 표면 에너지를 최적화할 수 있고, 블랙 매트릭스(164)와 제2 버퍼층(170)의 접착력을 강화시켜 블랙 매트릭스(164)의 유실을 방지할 수 있다.
일 예에 따르면, 블랙 매트릭스(164)의 상단의 높이는 기판(180)을 기준으로 제2 버퍼층(170)의 상단의 높이와 동일할 수 있다. 따라서, 블랙 매트릭스(164)가 오목부(171)에 전부 삽입됨으로써, 블랙 매트릭스(164)와 제2 버퍼층(170) 간의 표면 에너지를 최적화할 수 있고, 블랙 매트릭스(164)와 제2 버퍼층(170)의 접착력을 강화시켜 블랙 매트릭스(164)의 유실을 방지할 수 있다. 그리고, 블랙 매트릭스(164)의 전부가 오목부(171)에 삽입되면, 블랙 매트릭스(164)의 상부가 제2 버퍼층의 상단(170b)으로부터 돌출되는 경우와 달리, 블랙 매트릭스(164)의 측면 전체가 오목부(171)의 내측면(171b)과 접하여 안정적으로 고정될 수 있다.
일 예에 따르면, 블랙 매트릭스(164)의 상단의 높이는 기판(180)을 기준으로 제2 버퍼층(170)의 상단의 높이보다 낮을 수 있다. 그리고, 컬러 필터(162)의 하단(162a)은 제2 버퍼층(170)의 상단(170b) 및 오목부(171)의 내측면(171b)의 상부를 둘러쌀 수 있다. 따라서, 블랙 매트릭스(164)가 오목부(171)에 전부 삽입되고, 컬러 필터(162)의 하단(162a)의 가장자리가 오목부(171)에 삽입되어 블랙 매트릭스(164)의 상단(164b)을 덮음으로써, 블랙 매트릭스(164)와 제2 버퍼층(170) 간의 표면 에너지를 최적화할 수 있고, 블랙 매트릭스(164)와 제2 버퍼층(170)의 접착력을 강화시켜 블랙 매트릭스(164)의 유실을 방지할 수 있다. 그리고, 블랙 매트릭스(164)의 전부가 오목부(171)에 삽입되고, 컬러 필터(162)의 하단(162a)의 가장자리가 오목부(171)에 삽입되면, 블랙 매트릭스(164)의 상단(164b)과 제2 버퍼층(170)의 상단(170b)의 높이가 동일한 경우와 달리, 블랙 매트릭스(164)의 측면 전체가 오목부의 내측면(171b)과 접하여 안정적으로 고정되는 동시에 블랙 매트릭스(164)의 상단(164b)이 컬러 필터(162)의 하단(162a)의 가장자리에 의해 안정적으로 고정될 수 있다.
제2 버퍼층(170)은 기판(180) 상에 마련될 수 있다. 제2 버퍼층(170)은 기판(180)을 통해 픽셀 어레이층(130)에 침투하는 수분을 차단하기 위하여, 기판(180)의 전면 전체에 형성될 수 있다. 제2 버퍼층(170)은 복수의 무기막이 적층되어 형성될 수 있다. 예를 들어, 제2 버퍼층(170)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 및 실리콘 산질화막(SiON) 중 하나 이상의 무기막이 적층된 다중막으로 형성될 수 있다. 제2 버퍼층(170)은 복수의 무기막을 포함함으로써, 패널의 수분 투습도(WVTR, Water Vapor Transmission Rate)를 향상시킬 수 있다.
제2 버퍼층(170)은 복수의 오목부(171)를 포함할 수 있다. 구체적으로, 복수의 오목부(171)는 제2 버퍼층(170)의 상단 표면으로부터 단차를 가질 수 있다. 복수의 오목부(171)는 제2 버퍼층(170) 상에 식각 공정을 수행하여 형성될 수 있고, 블랙 매트릭스(164)를 수용할 수 있다. 따라서, 오목부(171)의 바닥면(171a)은 블랙 매트릭스(164)의 하단(164a)과 접촉되고, 오목부(171)의 내측면(171b)은 블랙 매트릭스(164)의 측면을 둘러쌀 수 있다. 결과적으로, 오목부(171)는 블랙 매트릭스(164)와 제2 버퍼층(170) 간의 표면 에너지를 최적화시킬 수 있고, 블랙 매트릭스(164)의 유실을 방지할 수 있다.
일 예에 따르면, 제2 버퍼층(170)은 오목부(171)를 포함함으로써, 제2 버퍼층(170)에 가해지는 스트레스를 완화할 수 있다. 예를 들어, 제2 버퍼층(170)은 두께가 두꺼워질수록 디스플레이 패널에 대한 방습 효과가 향상되지만, 스트레스에 취약해지는 문제점을 가진다. 따라서, 종래 기술에 따른 버퍼층은 버퍼층의 두께를 일정 수준 이상 증가시킬 수 없고, 디스플레이 패널의 방습 효과 및 스트레스 분산 효과를 동시에 만족시킬 수 없다. 하지만, 본 출원에 따른 디스플레이 장치(100)는 제2 버퍼층(170) 상에 형성된 오목부(171)를 포함함으로써, 제2 버퍼층(170)에 스트레스가 집중되는 것을 방지할 수 있고, 제2 버퍼층(170)의 두께를 증가시켜도 디스플레이 장치(100)의 신뢰성을 증가시킬 수 있다. 이와 같이, 디스플레이 장치(100)는 디스플레이 패널의 방습 효과 및 스트레스 분산 효과를 동시에 만족시킬 수 있다.
기판(180)은 봉지층(130)을 사이에 두고 트랜지스터 기판(110)과 마주할 수 있다. 구체적으로, 기판(180)은 충진층(150)의 상단 전체에 마련될 수 있다. 예를 들어, 기판(180)은 기판(180)의 상단에 컬러 필터(162) 및 블랙 매트릭스(164)가 형성된 후, 트랜지스터 기판(110)과 접합될 수 있다. 여기에서, 기판(180)은 트랜지스터 기판(110) 상에 구비된 박막 트랜지스터(131) 및 유기 발광 소자(136) 등을 외부 수분, 공기 등으로부터 차단하도록 트랜지스터 기판(110) 상에 배치될 수 있다. 일 예에 따르면, 기판(180)은 트랜지스터 기판(110)과 대향하도록 위치하고, 트랜지스터 기판(110) 및 기판(180)은 그 가장자리를 따라 배치되는 실링 부재(미도시)에 의해 서로 접합될 수 있다. 예를 들어, 기판(180)은 유리 기판 또는 플라스틱 기판일 수 있다.
윈도우 커버(190)는 커버 접착 부재를 매개로 하여 기판(180)의 전면(Front Surface)에 접착될 수 있다. 일 예에 따르면, 윈도우 커버(190)는 플라스틱 재질, 금속 재질, 또는 글라스 재질로 이루어질 수 있다. 그리고, 글라스 재질의 윈도우 커버(190)는 사파이어 글라스(Sapphire Glass)를 포함할 수 있다.
디스플레이 구동 회로부(210)는 트랜지스터 기판(110)의 비표시 영역(NA)에 마련된 패드부에 연결되어 디스플레이 구동 시스템으로부터 공급되는 영상 데이터에 대응되는 영상을 각 픽셀에 표시할 수 있다. 일 예에 따르면, 디스플레이 구동 회로부(210)는 복수의 회로 필름(211), 복수의 데이터 구동 집적 회로(213), 인쇄 회로 기판(215) 및 타이밍 제어부(217)를 포함할 수 있다.
복수의 회로 필름(211) 각각의 일측에 마련된 입력 단자들은 필름 부착 공정에 의해 인쇄 회로 기판(215)에 부착되고, 복수의 회로 필름(211) 각각의 타측에 마련된 출력 단자들은 필름 부착 공정에 의해 패드부에 부착될 수 있다. 일 예에 따르면, 복수의 회로 필름(211) 각각은 디스플레이 장치(100)의 베젤 영역을 감소시키기 위하여 연성 회로 필름으로 구현될 수 있고, 윈도우 커버(190)의 측면을 감싸도록 벤딩될 수 있다.
복수의 데이터 구동 집적 회로(213) 각각은 복수의 회로 필름(211) 각각에 개별적으로 실장될 수 있다. 이러한 복수의 데이터 구동 집적 회로(213) 각각은 타이밍 제어부(217)로부터 제공되는 픽셀 데이터와 데이터 제어 신호를 수신하고, 데이터 제어 신호에 따라 픽셀 데이터를 아날로그 형태의 픽셀별 데이터 신호로 변환하여 해당하는 데이터 라인에 공급할 수 있다. 일 예에 따르면, 복수의 데이터 구동 집적 회로(213) 각각은 해당하는 회로 필름(211)의 벤딩에 따라 윈도우 커버(190)의 측면에 배치될 수 있다.
인쇄 회로 기판(215)은 타이밍 제어부(217)를 지지하고, 디스플레이 구동 회로부(210)의 구성들 간의 신호 및 전원을 전달할 수 있다. 일 예에 따르면, 인쇄 회로 기판(215)은 회로 필름(211)의 벤딩에 따라 윈도우 커버(190)의 전면(Front Surface) 상에 배치될 수 있다.
타이밍 제어부(217)는 인쇄 회로 기판(215)에 실장되고, 인쇄 회로 기판(215)에 마련된 유저 커넥터를 통해 디스플레이 구동 시스템으로부터 제공되는 영상 데이터와 타이밍 동기 신호를 수신할 수 있다. 타이밍 제어부(217)는 타이밍 동기 신호에 기초해 영상 데이터를 픽셀 배치 구조에 알맞도록 정렬하여 픽셀 데이터를 생성하고, 생성된 픽셀 데이터를 해당하는 데이터 구동 집적 회로(213)에 제공할 수 있다. 그리고, 타이밍 제어부(217)는 타이밍 동기 신호에 기초해 데이터 제어 신호와 스캔 제어 신호 각각을 생성하고, 데이터 제어 신호를 통해 복수의 데이터 구동 집적 회로(213) 각각의 구동 타이밍을 제어하고, 스캔 제어 신호를 통해 스캔 구동 회로부(220)의 구동 타이밍을 제어할 수 있다. 여기에서, 스캔 제어 신호는 복수의 회로 필름(211) 중 첫번째 또는/및 마지막 연성 회로 필름과 트랜지스터 기판(110)의 비표시 영역(NA)을 통해서 해당하는 스캔 구동 회로부(220)에 공급될 수 있다.
스캔 구동 회로부(220)는 트랜지스터 기판(110)의 비표시 영역(NA)에 마련될 수 있다. 스캔 구동 회로부(220)는 디스플레이 구동 회로부(210)로부터 제공되는 스캔 제어 신호에 따라 스캔 신호를 생성하고, 설정된 순서에 해당하는 스캔 라인에 공급할 수 있다. 일 예에 따르면, 스캔 구동 회로부(220)는 박막 트랜지스터와 함께 트랜지스터 기판(110)의 비표시 영역(NA)에 형성될 수 있다.
도 3은 도 2의 A 영역을 나타내는 단면도이다.
도 3을 참조하면, 제2 버퍼층(170)은 기판(180) 상에 배치될 수 있다. 예를 들어, 제2 버퍼층의 하단(170a)은 기판(180)의 전면(Front Surface)과 마주할 수 있고, 제2 버퍼층의 상단(170b)은 복수의 컬러 필터의 하단(162a)과 마주하거나 오목부(171)를 포함할 수 있다.
블랙 매트릭스(164)는 제2 버퍼층(170) 상에서 패터닝되어, 제2 버퍼층(170)의 오목부(171)에 배치될 수 있다. 일 예에 따르면, 블랙 매트릭스(164)의 일부는 오목부(171)에 삽입될 수 있다. 구체적으로, 블랙 매트릭스(164)의 하부는 오목부(171)에 의해 둘러싸이고, 블랙 매트릭스(164)의 상부는 버퍼층의 상단(170b) 표면으로부터 돌출되어 복수의 컬러 필터(162)에 의해 둘러싸일 수 있다. 예를 들어, 블랙 매트릭스(164)의 하단(164a)은 오목부의 바닥면(171a)에 접촉되고, 블랙 매트릭스(164)의 하부의 측면은 오목부(171)의 내측면(171b)에 의해 둘러싸일 수 있으며, 블랙 매트릭스(164)의 상단(164b)은 제2 버퍼층(170)의 상단(170b)으로부터 돌출되어 복수의 컬러 필터(162)에 의해 둘러싸일 수 있다. 따라서, 블랙 매트릭스(164)의 상단(164b)의 높이는 기판(180)을 기준으로 제2 버퍼층(170)의 상단(170b)의 높이보다 높을 수 있다. 그리고, 복수의 컬러 필터의 상단(162b)의 높이는 기판(180)을 기준으로 블랙 매트릭스의 상단(164b)보다 높을 수 있다. 따라서, 블랙 매트릭스(164)의 상부는 복수의 컬러 필터(162)의 사이에 배치될 수 있다. 그리고, 복수의 컬러 필터(162) 각각은 복수의 오목부(171) 또는 복수의 오목부(171)에 배치된 블랙 매트릭스(164)의 사이에 배치될 수 있다.
따라서, 블랙 매트릭스(164)가 오목부(171)에 배치됨으로써, 블랙 매트릭스(164)와 제2 버퍼층(170) 간의 표면 에너지를 최적화할 수 있고, 블랙 매트릭스(164)와 제2 버퍼층(170)의 접착력을 강화시켜 블랙 매트릭스(164)의 유실을 방지할 수 있다. 여기에서, 블랙 매트릭스(164)의 일부가 오목부(171)에 삽입되어, 오목부(171)에 삽입된 블랙 매트릭스(164)의 측면은 오목부(171)의 내측면(171b)과 접하여 안정적으로 고정될 수 있다. 결과적으로, 블랙 매트릭스(164)의 하단(164a)과 오목부(171)의 바닥면(171a) 간의 표면 에너지는 최적화될 수 있고, 디스플레이 장치(100)는 블랙 매트릭스(164)의 유실을 방지할 수 있다.
이와 같이, 블랙 매트릭스(164)의 일부가 오목부(171)에 삽입됨으로써, 블랙 매트릭스(164)는 정해진 패턴 형태를 유지할 수 있다. 여기에서, 블랙 매트릭스(164)의 정해진 패턴 형태는 디스플레이 장치(100)의 전방에서 바라본 오목부(171)의 형상에 의해 결정될 수 있다. 예를 들어, 제2 버퍼층(170)이 복수의 오목부(171)를 포함하지 않는다면, 블랙 매트릭스(164)가 제2 버퍼층(170) 상에 패터닝되더라도 블랙 매트릭스(164)와 제2 버퍼층(170) 간의 표면 에너지 차이가 발생할 수 있다. 그리고, 블랙 매트릭스(164)와 제2 버퍼층(170) 간의 표면 에너지 차이가 발생하면 블랙 매트릭스(164)의 유실이 발생할 수 있고, 블랙 매트릭스(164)의 유실이 발생한 곳에서 빛샘 및 시감 저하 현상이 발생할 수 있다. 따라서, 본 출원에 따른 디스플레이 장치(100)는 복수의 오목부(171)를 갖는 제2 버퍼층(170)을 포함하고, 복수의 오목부(171) 각각에 블랙 매트릭스(164)를 패터닝함으로써, 블랙 매트릭스(164) 패턴의 유실을 방지할 수 있다.
그리고, 본 출원에 따른 디스플레이 장치(100)는 복수의 오목부(171)를 갖는 제2 버퍼층(170)이 기판(180) 상에 배치되고, 블랙 매트릭스(164)의 일부가 오목부(171)에 삽입됨으로써, 트랜지스터 기판(110)과 기판(180)의 사이에 충진재를 균일하게 충진시킬 수 있다. 예를 들어, 제2 버퍼층(170)이 기판(180) 상에 배치되지 않고 블랙 매트릭스(164)가 기판(180) 상에 바로 배치된다면, 트랜지스터 기판(110)과 기판(180)의 접합 시에 충진재가 불균일하게 분포될 수 있고, 충진재가 부족한 영역에서 얼룩 현상이 발생할 수 있다. 따라서, 본 출원에 따른 디스플레이 장치(100)는 기판(180) 상에 배치되고 복수의 오목부(171)를 갖는 제2 버퍼층(170)을 포함하고, 복수의 오목부(171) 각각에 블랙 매트릭스(164)를 패터닝함으로써, 블랙 매트릭스(164) 패턴의 유실을 방지하는 동시에, 트랜지스터 기판(110)과 기판(180)의 접합 시에 충진재를 균일하게 분포시킬 수 있다. 이와 같이, 디스플레이 장치(100)는 빛샘 및 시감 저하 현상을 방지하는 동시에, 충진재의 불균일 분포로 인한 얼룩 현상을 방지할 수 있다.
도 4는 도 2의 A 영역을 나타내고, 버퍼층의 오목부 및 블랙 매트릭스의 다른 실시예를 나타내는 단면도이다.
도 4를 참조하면, 블랙 매트릭스(164)는 제2 버퍼층(170) 상에서 패터닝되어, 제2 버퍼층(170)의 오목부(171)에 배치될 수 있다. 일 예에 따르면, 블랙 매트릭스(164)는 오목부(171)에 삽입될 수 있다. 구체적으로, 블랙 매트릭스(164)는 오목부(171)에 의해 둘러싸이고, 블랙 매트릭스(164)의 상단(164b)은 제2 버퍼층의 상단(170b) 표면과 동일 레이어를 형성할 수 있다. 예를 들어, 블랙 매트릭스(164)의 상단(164b)의 높이는 기판(180)을 기준으로 제2 버퍼층의 상단(170b)의 높이와 동일할 수 있다. 그리고, 블랙 매트릭스(164)의 상단(164b)의 높이는 기판(180)을 기준으로 컬러 필터(162)의 하단(162a)의 높이와 동일할 수 있다. 따라서, 블랙 매트릭스(164)의 하단(164a)은 오목부(171)의 바닥면(171a)에 접촉되고, 블랙 매트릭스(164)의 측면은 오목부(171)의 내측면(171b)에 의해 둘러싸일 수 있으며, 블랙 매트릭스(164)의 상단(164b)은 제2 버퍼층(170)의 상단(170b)과 동일 평면을 형성할 수 있다. 즉, 컬러 필터의 하단(162a)은 평탄면을 유지할 수 있다. 그리고, 복수의 컬러 필터(162) 각각은 복수의 오목부(171) 또는 복수의 오목부(171)에 배치된 블랙 매트릭스(164)의 사이에 배치될 수 있다.
따라서, 블랙 매트릭스(164)가 오목부(171)에 전부 삽입됨으로써, 블랙 매트릭스(164)와 제2 버퍼층(170) 간의 표면 에너지를 최적화할 수 있고, 블랙 매트릭스(164)와 제2 버퍼층(170)의 접착력을 강화시켜 블랙 매트릭스(164)의 유실을 방지할 수 있다. 여기에서, 블랙 매트릭스(164)의 전부가 오목부(171)에 삽입되면, 블랙 매트릭스(164)의 상부가 제2 버퍼층의 상단(170b)으로부터 돌출되는 경우와 달리, 블랙 매트릭스(164)의 측면 전체가 오목부(171)의 내측면(171b)과 접하여 안정적으로 고정될 수 있다. 결과적으로, 블랙 매트릭스(164)의 하단(164a)과 오목부(171)의 바닥면(171a) 간의 표면 에너지는 최적화될 수 있고, 디스플레이 장치(100)는 블랙 매트릭스(164)의 유실을 방지할 수 있다.
이와 같이, 블랙 매트릭스(164)의 전부가 오목부(171)에 삽입됨으로써, 블랙 매트릭스(164)는 정해진 패턴 형태를 유지할 수 있다. 여기에서, 블랙 매트릭스(164)의 정해진 패턴 형태는 디스플레이 장치(100)의 전방에서 바라본 오목부(171)의 형상에 의해 결정될 수 있다. 예를 들어, 제2 버퍼층(170)이 복수의 오목부(171)를 포함하지 않는다면, 블랙 매트릭스(164)가 제2 버퍼층(170) 상에 패터닝되더라도 블랙 매트릭스(164)와 제2 버퍼층(170) 간의 표면 에너지 차이가 발생할 수 있다. 그리고, 블랙 매트릭스(164)와 제2 버퍼층(170) 간의 표면 에너지 차이가 발생하면 블랙 매트릭스(164)의 유실이 발생할 수 있고, 블랙 매트릭스(164)의 유실이 발생한 곳에서 빛샘 및 시감 저하 현상이 발생할 수 있다. 따라서, 본 출원에 따른 디스플레이 장치(100)는 복수의 오목부(171)를 갖는 제2 버퍼층(170)을 포함하고, 복수의 오목부(171) 각각에 블랙 매트릭스(164)를 패터닝함으로써, 블랙 매트릭스(164) 패턴의 유실을 방지할 수 있다.
도 5는 도 2의 A 영역을 나타내고, 버퍼층의 오목부 및 블랙 매트릭스의 다른 실시예를 나타내는 단면도이다.
도 5를 참조하면, 블랙 매트릭스(164)는 제2 버퍼층(170) 상에서 패터닝되어, 제2 버퍼층(170)의 오목부(171)에 배치될 수 있다. 일 예에 따르면, 블랙 매트릭스(164)는 오목부(171)에 삽입될 수 있다. 구체적으로, 블랙 매트릭스(164)는 오목부(171)에 의해 둘러싸이고, 블랙 매트릭스(164)의 상단(164b)은 제2 버퍼층의 상단(170b) 표면과 단차를 형성할 수 있다. 예를 들어, 블랙 매트릭스(164)의 상단(164b)의 높이는 기판(180)을 기준으로 제2 버퍼층의 상단(170b)의 높이보다 낮을 수 있다. 그리고, 블랙 매트릭스(164)의 하단(164a)은 오목부(171)의 바닥면(171a)에 접촉되고, 블랙 매트릭스(164)의 측면은 오목부(171)의 내측면(171b)에 의해 둘러싸일 수 있으며, 블랙 매트릭스(164)의 상단(164b)은 제2 버퍼층의 상단(170b)과 단차를 형성할 수 있다. 따라서, 컬러 필터(162)의 하단(162a)은 제2 버퍼층(170)의 상단(170b) 및 오목부(171)의 내측면(171b)의 상부를 둘러쌀 수 있다. 그리고, 컬러 필터(162)의 하단(162a)의 가장자리는 오목부(171)에 수용되어 블랙 매트릭스(164)의 상단(164b)과 접촉될 수 있다. 따라서, 컬러 필터(162)와 제2 버퍼층(170) 간의 표면 에너지가 최적화될 수 있고, 블랙 매트릭스(164)와 제2 버퍼층(170) 간의 표면 에너지를 최적화시키는 데 일조할 수 있다. 결과적으로, 블랙 매트릭스(164)의 하단(164a)은 오목부(171)의 바닥면(171a)과 접촉되고, 블랙 매트릭스(164)의 상단(164b)은 컬러 필터(162)의 하단(162a)의 가장자리와 접촉됨으로써, 블랙 매트릭스(164)와 제2 버퍼층(170) 간의 표면 에너지가 최적화될 수 있다.
따라서, 블랙 매트릭스(164)가 오목부(171)에 전부 삽입되고, 컬러 필터(162)의 하단(162a)의 가장자리가 오목부(171)에 삽입되어 블랙 매트릭스(164)의 상단(164b)을 덮음으로써, 블랙 매트릭스(164)와 제2 버퍼층(170) 간의 표면 에너지를 최적화할 수 있고, 블랙 매트릭스(164)와 제2 버퍼층(170)의 접착력을 강화시켜 블랙 매트릭스(164)의 유실을 방지할 수 있다. 여기에서, 블랙 매트릭스(164)의 전부가 오목부(171)에 삽입되고, 컬러 필터(162)의 하단(162a)의 가장자리가 오목부(171)에 삽입되면, 블랙 매트릭스(164)의 상단(164b)과 제2 버퍼층(170)의 상단(170b)의 높이가 동일한 경우와 달리, 블랙 매트릭스(164)의 측면 전체가 오목부의 내측면(171b)과 접하여 안정적으로 고정되는 동시에 블랙 매트릭스(164)의 상단(164b)이 컬러 필터(162)의 하단(162a)의 가장자리에 의해 안정적으로 고정될 수 있다. 결과적으로, 블랙 매트릭스(164)의 하단(164a)과 오목부(171)의 바닥면(171a) 간의 표면 에너지는 최적화될 수 있고, 디스플레이 장치(100)는 블랙 매트릭스(164)의 유실을 방지할 수 있다.
도 6은 본 출원의 일 예에 따른 디스플레이 장치에서, 버퍼층을 나타내는 단면도이다.
도 6을 참조하면, 오목부(171)의 바닥면(171a)은 요철 형태를 가질 수 있다. 구체적으로, 오목부(171)는 제2 버퍼층(170) 상에 식각 공정을 수행하여 형성될 수 있다. 그리고, 오목부(171)의 바닥면(171a)은 표면 처리 공정을 통해 요철 형태를 가질 수 있다. 이 때, 식각 공정 및 표면 처리 공정은 드라이 에칭(Dry etching) 공정을 통해 수행될 수 있으나, 반드시 이에 한정되는 것은 아니다. 따라서, 오목부(171)의 바닥면(171a)은 요철 형태로 구현됨으로써, 요철 형태 없이 오목부(171)만 형성된 경우보다 블랙 매트릭스(164)의 하단(164a)과 오목부(171)의 바닥면(171a) 간의 표면 에너지를 최적화시킬 수 있고, 블랙 매트릭스(164)의 유실을 방지할 수 있다.
일 예에 따르면, 오목부(171)의 바닥면(171a)은 작용기를 포함함으로써, 표면 특성이 변경될 수 있다. 예를 들어, 오목부(171)의 바닥면(171a)이 이산화 실리콘(SiO2)으로 이루어지고, 오목부(171)의 바닥면(171a)에 아르곤(Ar), 산소(O2), 수소(H2)와 같은 플라즈마 가스를 통해 표면 처리 공정을 수행하면, 기존의 이산화 실리콘(SiO2)에 작용기가 결합하거나, 기존의 이산화 실리콘(SiO2)의 결합이 깨지고 새로운 작용기가 형성될 수 있다. 여기에서, 플라즈마 가스의 종류 및 제2 버퍼층(170)의 구성 물질은 블랙 매트릭스(164)의 하단(164a)과 오목부(171)의 바닥면(171a) 간의 표면 에너지를 최적화시키기 위하여 변경될 수 있다. 구체적으로, 오목부(171)의 바닥면(171a)은 플라즈마 가스에 의한 표면 처리 공정을 통해 -OH와 같은 작용기가 형성될 수 있고, 블랙 매트릭스(164)와의 접합을 위한 표면 에너지가 최적화될 수 있다. 여기에서, 작용기의 종류는 -OH에 한정되지 않고, 플라즈마 가스의 종류 및 오목부(171)의 바닥면의 종류에 따라 변경될 수 있다. 이와 같이, 작용기는` 오목부(171)의 바닥면(171a)의 표면 특성을 변경시킴으로써, 블랙 매트릭스(164)의 하단(164a)과 오목부(171)의 바닥면(171a) 간의 표면 에너지를 최적화시킬 수 있다.
일 예에 따르면, 오목부(171)의 깊이(D)는 제2 버퍼층(170)의 상단(170b)으로부터 제2 버퍼층(170)의 두께(T)의 1/3 이하일 수 있다. 그리고, 블랙 매트릭스(164)의 하단(164a)의 높이는 제2 버퍼층(170)의 하단(170a)을 기준으로 제2 버퍼층(170)의 상단(170b)의 높이의 2/3 이상일 수 있다. 구체적으로, 제2 버퍼층(170)은 오목부(171)를 포함하여 블랙 매트릭스(164)의 유실을 방지하면서도, 본래의 기능인 디스플레이 패널의 방습 기능을 수행할 수 있다. 그리고, 제2 버퍼층(170)은 디스플레이 패널에 대한 투습을 방지하기 위하여 소정의 두께(T)를 유지할 수 있으나, 오목부(171)가 형성되는 영역은 오목부(171)의 깊이(D)만큼 제2 버퍼층(170)의 두께가 감소할 수 있다. 따라서, 오목부(171)의 깊이(D)는 제2 버퍼층(170)의 상단으로부터 제2 버퍼층(170)의 두께(T)의 1/3 이하로 형성됨으로써, 오목부(171)가 형성되는 영역의 제2 버퍼층(170)의 두께를 일정 수준 이상으로 유지할 수 있다. 예를 들어, 제2 버퍼층(170)이 3000 옹스트롬(Å)의 두께(T)를 갖는 경우, 오목부(171)의 깊이(D)는 500 내지 1000 옹스트롬(Å)의 깊이(D)를 가질 수 있다. 따라서, 오목부(171)가 형성되는 영역의 제2 버퍼층(170)의 두께는 제2 버퍼층(170)의 전체 두께(T)의 2/3 이상일 수 있다. 결과적으로, 제2 버퍼층(170)은 오목부(171)의 깊이를 조절함으로써, 블랙 매트릭스(164)의 유실을 방지하는 동시에 디스플레이 패널의 방습 기능을 수행할 수 있는 소정의 두께를 유지할 수 있다.
도 7a 내지 도 7d는 본 출원의 일 예에 따른 디스플레이 장치에서, 버퍼층의 제조 방법을 개략적으로 나타내는 공정 단면도이다.
도 7a를 참조하면, 본 출원에 따른 디스플레이 장치(100)를 제조하기 위하여, 캐리어 유리 기판(10) 및 캐리어 유리 기판(10)의 상단에 적층된 희생층(20)이 마련될 수 있다. 그리고, 기판(180) 및 제2 버퍼층(170)은 순차적으로 캐리어 유리 기판(10) 상에 적층될 수 있다. 따라서, 캐리어 유리 기판(10)은 기판(180) 및 제2 버퍼층(170)이 적층되는 동안 기판(180) 및 제2 버퍼층(170)을 지지할 수 있다. 따라서, 캐리어 유리 기판(10)은 임시적으로 지지 기판의 역할을 할 수 있다.
도 7b를 참조하면, 제2 버퍼층(170) 상에 오목부(171)를 형성하기 위하여, 포토 레지스트(30)가 제2 버퍼층(170) 상에 배치될 수 있다. 예를 들어, 포토 레지스트(30)는 포지티브 포토 레지스트(Positive PR)가 사용될 수 있다. 그리고, 마스크(40)는 오목부(171)의 형상에 따라 제조될 수 있고, 포토 레지스트(30) 상에 노광 공정을 수행하기 위하여 포토 레지스트(30) 상에 이격되게 마련될 수 있다. 여기에서, 오목부(171)가 형성되는 영역은 블랙 매트릭스(164)가 패터닝되는 영역을 의미하므로, 마스크(40)는 블랙 매트릭스(164)의 패터닝 공정에 사용되는 마스크가 사용될 수 있다. 따라서, 제2 버퍼층(170) 상에 오목부(171)를 형성하는 공정은 별도의 마스크를 필요로 하지 않으므로, 디스플레이 장치(100)의 제조 비용 및 시간이 절감될 수 있다. 그리고, 마스크(40)가 배치된 후 레이저(Laser)를 조사하면, 포토 레지스트(30)는 오목부(171)에 대응하는 영역이 제거될 수 있다.
도 7c 및 도 7d를 참조하면, 포토 레지스트(30)의 오목부(171)에 대응하는 영역이 제거되면, 드라이 에칭(Dry Etching) 공정을 통해 제2 버퍼층(170) 상에 오목부(171)가 형성될 수 있다. 일 예에 따르면, 오목부(171)는 제2 버퍼층(170) 상에 식각 공정을 수행하여 형성될 수 있다. 그리고, 오목부(171)의 바닥면(171a)은 표면 처리 공정을 통해 요철 형태를 가질 수 있다. 오목부(171)의 바닥면(171a)은 요철 형태로 구현됨으로써, 요철 형태 없이 오목부(171)만 형성된 경우보다 블랙 매트릭스(164)의 하단(164a)과 오목부(171)의 바닥면(171a) 간의 표면 에너지를 최적화시킬 수 있고, 블랙 매트릭스(164)의 유실을 방지할 수 있다.
따라서, 본 출원에 따른 디스플레이 장치는 복수의 오목부를 갖는 버퍼층을 포함함으로써, 블랙 매트릭스 패턴의 유실을 방지하고 트랜지스터 기판과 컬러 필터 기판의 접합 시에 충진재를 균일하게 충진시킬 수 있다. 그리고, 디스플레이 장치는 블랙 매트릭스 패턴의 유실을 방지하여 빛샘 및 시감 저하 현상을 방지할 수 있고, 트랜지스터 기판과 컬러 필터 기판의 사이에 충진재를 균일하게 채워 디스플레이 패널의 얼룩 현상을 방지함으로써, 디스플레이 패널의 방습 기능을 향상시켜 디스플레이 장치의 신뢰성을 향상시킬 수 있다.
이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.
100: 디스플레이 장치
110: 트랜지스터 기판 120: 제1 버퍼층
130: 픽셀 어레이층 140: 봉지층
150: 충진층 162: 컬러 필터
164: 블랙 매트릭스 170: 제2 버퍼층
171: 오목부 180: 기판
190: 윈도우 커버 210: 디스플레이 구동 회로부
220: 스캔 구동 회로부
110: 트랜지스터 기판 120: 제1 버퍼층
130: 픽셀 어레이층 140: 봉지층
150: 충진층 162: 컬러 필터
164: 블랙 매트릭스 170: 제2 버퍼층
171: 오목부 180: 기판
190: 윈도우 커버 210: 디스플레이 구동 회로부
220: 스캔 구동 회로부
Claims (14)
- 트랜지스터 기판 상에 마련된 복수의 박막 트랜지스터;
상기 복수의 박막 트랜지스터 각각과 전기적으로 연결된 복수의 유기 발광 소자;
상기 복수의 유기 발광 소자의 사이마다 배치되어 상기 복수의 유기 발광 소자의 개구 영역을 정의하는 복수의 뱅크;
상기 복수의 박막 트랜지스터 및 상기 복수의 유기 발광 소자를 덮는 봉지층;
기판 상에 마련되고, 상기 복수의 뱅크 각각과 중첩되는 복수의 오목부를 갖는 버퍼층;
상기 복수의 오목부 각각에 배치된 블랙 매트릭스; 및
상기 트랜지스터 기판과 상기 기판 사이의 빈 공간을 채우는 충진층을 포함하고,
상기 블랙 매트릭스의 상단의 높이는 상기 기판을 기준으로 상기 버퍼층의 상단의 높이와 동일하거나 낮은 디스플레이 장치. - 제 1 항에 있어서,
상기 복수의 오목부의 사이에 배치되면서, 상기 복수의 유기 발광 소자의 개구 영역과 중첩되는 컬러 필터를 더 포함하는 디스플레이 장치. - 제 1 항에 있어서,
상기 복수의 오목부는 상기 버퍼층의 상단 표면으로부터 단차를 갖는 디스플레이 장치. - 제 1 항에 있어서,
상기 블랙 매트릭스의 하부는 상기 복수의 오목부 각각에 의해 둘러싸이는 디스플레이 장치. - 삭제
- 삭제
- 제 1 항에 있어서,
상기 복수의 오목부의 바닥면은 요철 형태를 갖는 디스플레이 장치. - 제 1 항에 있어서,
상기 복수의 오목부의 깊이는 상기 버퍼층의 상단으로부터 상기 버퍼층의 두께의 1/3 이하인 디스플레이 장치. - 트랜지스터 기판 상에 마련된 복수의 박막 트랜지스터;
상기 복수의 박막 트랜지스터 각각과 전기적으로 연결된 복수의 유기 발광 소자;
상기 복수의 유기 발광 소자의 사이마다 배치되어 상기 복수의 유기 발광 소자의 개구 영역을 정의하는 복수의 뱅크;
상기 복수의 박막 트랜지스터 및 상기 복수의 유기 발광 소자를 덮는 봉지층;
기판 상에 마련된 버퍼층;
상기 버퍼층 상에 마련되고, 상기 기판을 기준으로 상기 버퍼층의 상단의 높이보다 낮게 배치된 하단을 가지며, 상기 복수의 뱅크 각각과 중첩되는 블랙 매트릭스;
상기 블랙 매트릭스의 하단과 단차를 갖도록 배치된 하단을 갖고, 상기 복수의 유기 발광 소자의 개구 영역과 중첩되는 컬러 필터; 및
상기 트랜지스터 기판과 상기 기판 사이의 빈 공간을 채우는 충진층을 포함하고,
상기 블랙 매트릭스의 상단의 높이는 상기 기판을 기준으로 상기 버퍼층의 상단의 높이와 동일하거나 낮은 디스플레이 장치. - 삭제
- 삭제
- 삭제
- 제 9 항에 있어서,
상기 버퍼층 및 상기 블랙 매트릭스의 계면은 요철 형태를 갖는 디스플레이 장치. - 제 9 항에 있어서,
상기 블랙 매트릭스의 하단의 높이는 상기 버퍼층의 하단을 기준으로 상기 버퍼층의 상단 높이의 2/3 이상인 디스플레이 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170170948A KR102583813B1 (ko) | 2017-12-13 | 2017-12-13 | 디스플레이 장치 |
| CN201811477597.3A CN110034158B (zh) | 2017-12-13 | 2018-12-05 | 显示装置 |
| US16/213,515 US10985347B2 (en) | 2017-12-13 | 2018-12-07 | Display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170170948A KR102583813B1 (ko) | 2017-12-13 | 2017-12-13 | 디스플레이 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190070446A KR20190070446A (ko) | 2019-06-21 |
| KR102583813B1 true KR102583813B1 (ko) | 2023-09-26 |
Family
ID=66697295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170170948A KR102583813B1 (ko) | 2017-12-13 | 2017-12-13 | 디스플레이 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10985347B2 (ko) |
| KR (1) | KR102583813B1 (ko) |
| CN (1) | CN110034158B (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210084913A (ko) * | 2019-12-30 | 2021-07-08 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN111312780B (zh) * | 2020-02-27 | 2022-12-23 | 深圳市华星光电半导体显示技术有限公司 | 一种具有高开口率的显示面板及其制作方法和显示装置 |
| CN111665656A (zh) * | 2020-06-28 | 2020-09-15 | 武汉华星光电技术有限公司 | 显示装置及其制备方法 |
| CN114196910A (zh) * | 2020-09-02 | 2022-03-18 | 延原表股份有限公司 | 掩模框架以及包括其的沉积系统 |
| CN114284320A (zh) * | 2021-12-16 | 2022-04-05 | 合肥维信诺科技有限公司 | 显示面板以及显示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150338702A1 (en) | 2014-01-22 | 2015-11-26 | Boe Technology Group Co., Ltd. | Color filter substrate and manufacturing method thereof, liquid crystal display panel and display device |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3928543B2 (ja) * | 2001-12-11 | 2007-06-13 | セイコーエプソン株式会社 | 電機光学装置用基板及びその製造方法、電気光学装置並びに電子機器 |
| JP4245032B2 (ja) * | 2006-10-03 | 2009-03-25 | セイコーエプソン株式会社 | 発光装置および電子機器 |
| KR101274048B1 (ko) * | 2007-04-19 | 2013-06-12 | 엘지디스플레이 주식회사 | 액정표시패널 및 그 제조방법 |
| JP2009294498A (ja) * | 2008-06-06 | 2009-12-17 | Toppan Printing Co Ltd | 表示装置用カラーフィルタの製造方法及び表示装置用カラーフィルタ |
| KR20110054732A (ko) * | 2009-11-18 | 2011-05-25 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| CN102645799B (zh) * | 2011-03-29 | 2015-01-07 | 京东方科技集团股份有限公司 | 一种液晶显示器件、阵列基板和彩膜基板及其制造方法 |
| KR101773087B1 (ko) * | 2011-06-17 | 2017-08-31 | 삼성디스플레이 주식회사 | 블랙 매트릭스 함유 ｎｄ 필름을 구비한 유기 발광 표시 장치 |
| KR102082793B1 (ko) * | 2012-05-10 | 2020-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 그 제작 방법 |
| JP5334341B2 (ja) * | 2012-08-08 | 2013-11-06 | シャープ株式会社 | 有機ｅｌデバイス |
| KR20140114210A (ko) * | 2013-03-18 | 2014-09-26 | 엘지디스플레이 주식회사 | 입체영상 표시장치 및 그 제조방법 |
| KR102193091B1 (ko) * | 2014-05-22 | 2020-12-21 | 엘지디스플레이 주식회사 | 낮은 반사율을 갖는 블랙 매트릭스를 구비한 평판 표시장치 및 그 제조 방법 |
| CN104979372B (zh) * | 2015-05-20 | 2018-03-02 | 京东方科技集团股份有限公司 | 显示基板及其制作方法以及显示装置 |
| KR102378893B1 (ko) * | 2015-05-29 | 2022-03-24 | 엘지디스플레이 주식회사 | 유기발광 표시장치 |
| KR102658367B1 (ko) * | 2016-09-28 | 2024-04-18 | 삼성디스플레이 주식회사 | 컬러 필터 및 이를 포함하는 표시 장치 |
| CN106526942B (zh) * | 2017-01-06 | 2018-12-11 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
-
2017
- 2017-12-13 KR KR1020170170948A patent/KR102583813B1/ko active IP Right Grant
-
2018
- 2018-12-05 CN CN201811477597.3A patent/CN110034158B/zh active Active
- 2018-12-07 US US16/213,515 patent/US10985347B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150338702A1 (en) | 2014-01-22 | 2015-11-26 | Boe Technology Group Co., Ltd. | Color filter substrate and manufacturing method thereof, liquid crystal display panel and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20190181385A1 (en) | 2019-06-13 |
| KR20190070446A (ko) | 2019-06-21 |
| CN110034158B (zh) | 2023-08-18 |
| CN110034158A (zh) | 2019-07-19 |
| US10985347B2 (en) | 2021-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102470375B1 (ko) | 디스플레이 장치 | |
| KR102583813B1 (ko) | 디스플레이 장치 | |
| KR102505255B1 (ko) | 디스플레이 장치 | |
| KR102656795B1 (ko) | 유기발광 표시장치와 그의 제조방법 | |
| US10319951B2 (en) | Organic light-emitting display device and method for manufacturing the same | |
| KR102333549B1 (ko) | 표시장치 | |
| GB2545994B (en) | Organic light emitting display device having a resin transfer channel in a light blocking layer | |
| KR20240045195A (ko) | 투명 유기 발광 표시 장치 및 이의 제조방법 | |
| KR101787978B1 (ko) | 유기 발광장치와 이의 제조방법 | |
| KR102430794B1 (ko) | 디스플레이 장치 | |
| CN108231834A (zh) | 发光显示装置及其制造方法 | |
| KR20180004384A (ko) | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 | |
| KR102666703B1 (ko) | 전계 발광 표시장치 | |
| KR20200108152A (ko) | 표시 장치 | |
| KR102646212B1 (ko) | 유기 발광 표시 장치 | |
| KR20170015699A (ko) | 유기발광다이오드 표시장치 | |
| KR102449478B1 (ko) | 디스플레이 장치 | |
| KR20180077856A (ko) | 전계발광 표시장치 | |
| CN111029385A (zh) | Oled显示面板及显示装置 | |
| KR102094143B1 (ko) | 유기발광다이오드 표시장치의 제조방법 | |
| KR20150078392A (ko) | 유기전계발광 표시장치 및 그 제조 방법 | |
| US20220149124A1 (en) | Flexible Display Device and Method of Manufacturing the Same | |
| CN114664886A (zh) | 电致发光显示装置 | |
| KR102119572B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR102392326B1 (ko) | 유기 발광 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |