KR20160008604A - 고체 촬상장치 - Google Patents

고체 촬상장치 Download PDF

Info

Publication number
KR20160008604A
KR20160008604A KR1020157035335A KR20157035335A KR20160008604A KR 20160008604 A KR20160008604 A KR 20160008604A KR 1020157035335 A KR1020157035335 A KR 1020157035335A KR 20157035335 A KR20157035335 A KR 20157035335A KR 20160008604 A KR20160008604 A KR 20160008604A
Authority
KR
South Korea
Prior art keywords
photodiode
stacked
incident light
photodiodes
gate
Prior art date
Application number
KR1020157035335A
Other languages
English (en)
Inventor
히로카즈 세키네
Original Assignee
세텍 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세텍 컴퍼니 리미티드 filed Critical 세텍 컴퍼니 리미티드
Publication of KR20160008604A publication Critical patent/KR20160008604A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

포토다이오드의 축적전하를 증대시키고 적층형 포토다이오드의 판독경로를 간편하게 한 이면조사형 고체 촬상장치를 제공한다.
이면조사형 고체 촬상장치의 포토다이오드를 축적게이트 구조로 하는 것으로 축적 전하량이나 감도를 증대시킨다. 또한 입사광방향으로 포토다이오드를 분리하는 배리어 영역을 설치하고 축적게이트에 인가하는 펄스 전압으로 배리어 영역의 장벽높이를 제어하는 것으로써, 입사방향으로 분리된 적층형 포토다이오드간의 신호전하의 전송을 제어하고 적층형 포토다이오드의 판독을 간편하게 한다. 이 구조에 의해, 집적도를 낮추지 않고 글로벌 셔터를 진행하거나 색 필터를 사용하지 않고 포토다이오드의 분광 감도특성을 바꾸거나 S/N개선을 할 수 있다.

Description

고체 촬상장치{SOLID-STATE IMAGING DEVICE}
본 발명은, 이면조사형(裏面照射型) 고체 촬상장치의 구조 및 그 동작 방법에 관한 것이다.
고체 촬상장치는 CCD센서로 대표되는 전하전송형 고체 촬상소자와 CMOS센서로 대표되는 X-Y어드레스형 고체 촬상소자로 대별(大別)된다. 이하의 설명에서는 고체 촬상장치로서는 CMOS센서로 설명한다. 최근 다화소화(多畵素化)에 따르는 화소 사이즈의 축소와 고감도화를 양립시키기 위하여 이면조사형의 CMOS센서 타입이 급속하게 주류로 되고 있다. CMOS센서의 각 화소셀은 입사광에 응한 신호전하를 발생하는 광전변환부 (이하 화소라고 한다)와 이 광전변환부의 신호전하를 신호전압으로 변환하여 증폭하는 증폭부를 갖추고 있다.
이면조사형의 CMOS센서의 구조로서는, CMOS센서의 웨이퍼 공정이 완료된 후에, CMOS센서 웨이퍼를 기판 지지재(支持材)에 부착하고, 센서 이면으로부터 박막화(薄膜化)하고 이면에 색 필터를 형성하여 완성된다. 이 구조 및 제조방법의 일예를 특허문헌 1에 나타낸다.
이와 같은 이면조사형의 CMOS센서에서는 광전변환을 진행하는 화소부는 포토다이오드(photo diode)로 형성되고 실리콘 계면의 영향에 의한 암시(暗時)출력을 억제하기 위하여 포토다이오드와는 반대 도전계의 불순물(不純物)영역으로 차단되고 있다. 때문에 포토다이오드의 전위는 외부로부터 컨트롤 할 수 없다. 포토다이오드에서 축적된 전하의 판독은 포토다이오드와 인접되어 설치되어 있는 트랜스퍼 게이트 아래의 전위를 변화시켜 진행한다. 화소 사이즈의 축소와 함께 포토다이오드로 축적할 수 있는 신호전하량의 감소에 의한 화질의 열화가 문제가 되어왔다.
한편, 통칭 Foveon 센서라고 불리는 적층형 포토다이오드형의 이미지 센서가 알려져 있다(특허문헌2). 이 센서는 입사광의 파장에 대응한 신호전하를 깊이 방향의 다른 위치에 존재하는 포토다이오드로 광전변환하고 축적시켜 입사광의 파장에 대응하는 신호전하를 단독으로 판독하기 위한 독립 판독경로를 가진 구조이다. 단독 판독경로를 각 셀에 설치하기 때문에 셀의 미세화를 저해하는 문제점이 있었다.
같은 구조에서, 색의 3원색인 R(적), G(녹), B(청)을 각각의 깊이의 포토다이오드에 대응시킨 적층형 포토다이오드형의 이미지 센서의 구조를 특허문헌 3에 나타낸다. 이 구조에서도, 입사광의 파장에 대응한 신호전하를 단독으로 판독하기 때문에 판독경로를 만들 필요가 있어 동일하게 셀의 미세화를 저해하는 문제점이 있었다. 즉 특허문헌 3은 본 출원인으로부터 제안된 것이다.
CCD센서에 있어서는, 신호전하를 전송하기 위한 CCD레지스터가 존재하기 때문에 동시성(同時性)을 갖추게 한 글로벌 셔터는 용이하지만 CMOS센서는 순차 화소신호를 판독해가는 롤링 셔터 모드(Rolling shutter mode)로 되고 글로벌 셔터를 실현할 수 없다. 때문에, CMOS센서로는 움직임이 있는 피사체(被寫體)에 대하여, 화상이 왜곡되는, 소위 롤링 셔터 왜곡이 발생해 버리는 문제점이 있다. 이 롤링 셔터 왜곡을 방지하기 위해서는, 새롭게 일차적인 축적영역을 가로방향으로 인접하여 추가할 필요가 있어 화소 사이즈가 커져버리는 문제가 있었다.
최근의 미세화소에서는, 이면조사형 고체 촬상장치(이하 이면조사형의 CMOS센서로 설명한다)가 많이 사용되고 있다. 이면조사형 촬상장치는 이면에서 입사광을 포토다이오드로 집광(集光)시킬 수 있다. 이 구조에서는, 이면측에 배선층이 없기 때문에 마이크로렌즈로부터 포토다이오드까지의 거리를 짧게 하는 것으로 입사하는 광신호의 로스(loss)를 저감하는 것으로 빛의 이용율을 향상시키고 있다. 이 이면조사형 고체 촬상장치는 배선을 형성하고 있는 신호전하 판독측의 표면에 기판 지지재를 부착시키고 웨이퍼의 이면 측을 CMP(Chemical Mechanical Polishing) 또는 에칭에 의해 웨이퍼의 두께를 박막화(薄膜化)하고 있다. 이 박막화에 의해 종래의 표면조사형 고체 촬상장치와 동등한 분광 감도특성을 얻고 있다. 이 이면조사형 고체 촬상장치 포토다이오드에서는 전하축적 용량을 증가시키기 위하여 신호전하 판독측의 포토다이오드 표면에 게이트 절연막(絶緣膜)을 개재한 MOS형 구조가 되는 축적게이트를 구비한 구조가 특허문헌 4에서 제안되고 있다. 이 구조에서는 포토다이오드에서의 축적 전하량을 증가할 수는 있지만 복수의 신호전하를 분리하여 축적할 수는 없다.
[선행 기술문헌]
[특허문헌]
특허문헌 1:일본공개특허2003-31785공보
특허문헌 2: US5965875
특허문헌 3:일본공개특허평 7-74340공보
특허문헌 4:일본공개특허2010-141045공보
본 발명의 목적은 이면조사형 고체 촬상장치에 있어서, 각 화소당에 단독으로 축적할 수 있는 전하를 복수개로 하는 고체 촬상장치를 제공하는 것에 있다. 이 구조를 채용하는 것으로, 화소수의 증가뿐만 아니라, 분광특성이 다른 포토다이오드의 신호전하를 동일 부위의 화소에서 단독으로 축적하고 적층방향의 포토다이오드의 전하를 동일 회로에서 독립 판독을 하고, 판독을 위한 회로 면적을 증가시키지 않고, 고집적화(高集積化)에 적합한 이면조사형 고체 촬상장치를 제공하는 것에 있다. 본 구조에서는 가로방향으로 인접한 축적 부분을 설치하지 않고 글로벌 셔터를 실현할 수도 있다.
상기 과제를 해결하기 위하여 더욱 본 발명의 이면조사형의 CMOS센서에서는, 광전변환을 진행하는 화소부의 포토다이오드의 두께 방향의 도중영역(途中領域)에 포토다이오드와는 반대 도전계의 불순물영역을 설치하고 포토다이오드를 상하 방향으로 분리시킨 복수의 영역(이하 적층형 포토다이오드라 한다)을 형성한다. 따라서, 예를 들면 입사광의 파장에 의해 발생한 신호전하를 독립하여 축적하고 적층형 포토다이오드에 축적된 신호전하를 독립하여 판독하거나 축적게이트에 인가하는 전압에 의해 상하 방향으로 적층된 포토다이오드간의 전하의 전송을 제어할 수 있다.
본 발명에 의하면, 이면조사형의 CMOS센서에 있어서, 포토다이오드에서의 축적 전하량을 증대할 수 있다. 상하 방향의 포토다이오드간의 전하의 전송을 축적게이트로 컨트롤 할 수 있기 때문에 새로운 판독경로를 불필요하게 한 적층 포토다이오드형의 이미지 센서를 제공할 수 있다. 또한, 가로방향으로 인접한 축적 부분을 설치하지 않고 글로벌 셔터를 실현하는 고체 촬상장치를 제공할 수 있다.
도 1은, 본 발명의 제1실시예에 관련되는 이면조사형의 CMOS센서의 개략구조도이다.
도 2는 도 1의 실시예 1의 AA’의 단면구조도와 각 영역에 대응한 전위우물분포의 도이다.
도 3은 도 2에 나타내는 전위우물분포로 적층형 포토다이오드간의 신호전하의 전송방법을 설명하는 도이다.
도 4는 도 1의 실시예 1의 BB’의 단면구조도와 각 영역에 대응한 전위우물분포의 도이다.
도 5는 도 4에 나타내는 전위우물분포로 신호전하의 판독방법을 설명하는 도이다.
도 6은 도 3, 5에 나타내는 전하의 전송방법을 조합하여 적층형 포토다이오드간의 신호전하의 전송 시퀀스를 설명하는 도이다.
도 7은 본 발명의 제1실시예에 관련되는 이면조사형의 CMOS센서의 적층형 포토다이오드를 이용한 제2의 실시예에 관한 글로벌 셔터 모드를 실현하는 구동 타이밍을 설명하는 도이다.
도 8은 도 7의 타이밍에서 적층형 포토다이오드간의 신호전하의 전송 시퀀스 및 플로팅 정션(floating junction)에의 판독 시퀀스를 설명하는 도이다.
도 9은 본 발명의 제3실시예에 관련되는 이면조사형의 CMOS센서의 개략구조도이다.
도 10은 본 발명의 제3실시예에 관한 이면조사형으로 색 필터를 생략한 개략구성도이다.
도 11은 본 발명의 제4실시예에 관한 이면조사형의 CMOS센서의 개략구조도이다.
도 12는 도 11의 AA’의 단면구조도와 각 영역에 대응한 전위우물분포의 도이다.
도 13은 도 12에 나타내는 본 발명의 제4실시예에 관한 이면조사형의 CMOS센서의 적층형 포토다이오드 전위우물분포에서 복수의 적층형 포토다이오드간의 신호전하의 전송방법을 설명하는 도이다.
도 14는 도 11에 나타내는 본 발명의 제4실시예에 관한 이면조사형의 CMOS센서의 각 적층형 포토다이오드에 있어서의 분광 감도특성의 일예를 설명하는 도이다.
도 15는 도 14의 각 적층형 포토다이오드의 분광 감도특성으로부터 신호 처리를 진행함으로써 얻어진 컬러 신호의 분광특성을 나타내는 도이다.
도 16은 본 발명의 제5실시예에 관련되는 이면조사형의 CMOS센서의 각 적층형 포토다이오드의 전위우물분포에서 적층 포토다이오드의 전위우물의 깊이를 바꾸고 광량이 작은 경우와 큰 경우의 신호전하의 판독방법을 설명하는 도이다.
이하, 본 발명의 실시예에 관한 이면조사형의 CMOS센서의 구조 및 동작방법에 대하여 도면을 참조하면서 설명한다. 이하의 설명에 있어서 동일한 부분에는 동일한 부호 및 처리명을 첨부하고 최초에 그 상세한 설명을 하고 중복하는 동일부분의 설명은 생략한다. 또한 도중의 설명에 있어서는 약호(略號)로 표시한다.
<제1의 실시예>
도 1은 본 발명의 제1실시예에 관한 CMOS센서의 1 예를 도시하는 개략구성도이며, 화소부의 구조의 1 예를 도시하는 단면도이다. 도에 있어서, CMOS센서를 기판 지지재 위에 배선층을 아래로 향하게 부착시키고, CMOS센서의 웨이퍼의 이면에서 CMP(Chemical Mechanical Polishing) 또는 에칭에 의해 박막화함으로써, 5~10μm정도의 두께의 센서층(2)이 형성된다. 센서층(2)위에는 색 필터층(3)이 형성되어 있다.
p형 불순물영역의 Pwell층(4) 중에는, n형 불순물영역의 포토다이오드(5’), (5‘’)(이하 도중에서는 PD로 생략한다)에서 형성되는 화소부가 배치되어 있다. 포토다이오드는 두께 방향의 도중영역에, 포토다이오드와는 반대 도전계(p형)의 불순물영역(16)을 설치하고 포토다이오드를 상하 방향으로 분리시킨 복수의 영역(이하 적층형 포토다이오드라 한다)을 형성하는 구조로 되어 있다.
적층형 포토다이오드는 도 1중에서, 배선측의 적층형 포토다이오드(5’)와 입사광 측의 적층형 포토다이오드(5‘’)로 기재되어 있다. 이하 도중에서는 생략하여 PD1, PD2로 표기한다. 입사광측의 적층형 포토다이오드 (5‘’)(PD2)의 상부는 적층형 포토다이오드와는 반대 도전계의 불순물영역(6)(이하 표면 차단층이라 한다)에서 차단되어 있다. 이 표면 차단층(6)은 제로 전위로 유지되고 있고 실리콘 계면의 영향에 의한 암시 출력의 열화를 억제하는 구조가 되어 있다. 적층형 포토다이오드(5’), (5‘’)는 Pwell층(4)에서 소자분리 되어 있다. Pwell층(4)은 제로 전위로 유지된 표면 차단층과 연결되어 소자분리를 한다. 또한 소자분리를 강화하기 위하여 Pwell층(4) 내에 소자분리 영역을 따로 형성해도 좋다.
도 1의 적층형 포토다이오드(5’)(PD1)의 하부(배선측)의 표면에는 게이트 절연막(7)을 통해 MOS트랜지스터 게이트(이하 축적게이트(8)이라고 한다)가 있고 축적게이트(8)에는 인접하여 전송 게이트(9)가 있고 전송 게이트(9)에 인접하여 플로팅 정션(10)이 설치되어 있다. 플로팅 정션(10)에서는 신호전하량의 검출을 하고 출력회로(도시하지 않음)를 통해 수직신호선(도시하지 않음), 수평신호선(도시하지 않음)을 통해 외부로 출력한다. 축적게이트(8)나 전송 게이트(9) 위에는 절연막(7’)을 통하여 배선층 (11)이 형성되어 게이트의 구동이나 신호선, 전원선으로서 사용된다. 이것이 센서층(2)의 구조이다.
도 1의 적층형 포토다이오드(5‘’)(PD2)의 상부(입사광측)의 표면 차단층(6)위에는 색 필터층(3)이 형성된다. 색 필터층(3)은 각 화소에 대응하여 형성된 색 필터(12), 투명층(13), 마이크로렌즈(14)로 구성된다. 입사광(15)은 마이크로렌즈(14)를 경과하여 포토다이오드(5’),(5‘’)로 집광된다.
도 1의 A-A’단면에 있어서의 적층형 포토다이오드(5’),(5‘’)의 구조를 도 2 (a)에 도시하고, 거기에 따른 전위우물의 프로파일을 도 2(b), (c)에 나타낸다. 축적게이트(이하 도중에서는 ST로 약한다)(8)에 부전압 인가 시와 정전압 인가 시의 전위우물을 도 2(b), 도 2(c)에 각각 나타낸다. 도중 축적게이트의 전위도 함께 나타내고 있다. 표면 차단층(6)의 전위는 제로로 하고 제로 전위 레벨을 가로방향의 점선으로 나타낸다.
도 1에서 상하 방향으로 적층형 포토다이오드(5’), (5‘’)를 분리하기 위한 불순물영역(16)은 이하의 설명에서는 배리어 영역(16)이라 한다. 배리어 영역(16)의 불순물농도로서는, 적층형 포토다이오드(5’),(5‘’)에서 축적되는 신호전하의 전기적인 분리를 하기 위한 충분한 농도와 축적게이트의 전압변화로 이 장벽부분의 전위 배리어가 해소되는 정도의 희미함을 겸비한 농도로 한다. 도 1에서는 불순물영역(16)은 가로방향으로 연속하여 형성된 도면으로 하고 있지만 화소마다 독립한 구성으로 해도 상관없다.
도 1의 A-A’단면에 있어서의 적층형 포토다이오드(5’),(5‘’)의 구조를 도 2 (a)에 나타내고, 거기에 따른 전위우물의 프로파일을 도 2(b), (c)에 나타낸다. 축적게이트(8)에 부전압 인가 시와 정전압 인가 시의 전위우물을 도 2(b), 도 2(c)에 각각 나타내고 도중에서는 ST부전압, ST정전압이라고 표현하고 있다. 도중 Pwell 및 표면 차단층(6)의 전위는 제로로 하고 제로 전위 레벨을 가로방향으로 가는 점선으로 나타낸다.
도 2(b)에 나타내는 바와 같이, 축적게이트(8)를 충분한 부전압으로 (예를 들면 -1~-2V) 하면 실리콘 계면의 전위는 제로로 된다. 더 이상으로 부전압의 절대치를 크게 해도, 계면에 주변부의 소자분리의 Pwell영역(표면 차단층과 연결되어 제로 전위로 유지되고 있다)으로부터 정공이 주입되어, 포토다이오드(5)의 배선측의 표면(도 2 (a)에서는 왼쪽의 표면)의 실리콘 계면의 전위는 제로인 채로 유지된다. 이 상태를 표면 피닝이라고 한다. 이 상태로 되면 실리콘 계면의 영향을 받지 않고 적층형 포토다이오드(5’)의 암시 출력은 억제된다. 한편, 적층형 포토다이오드(5‘’)의 입사광측의 표면(도 2 (a)에서는 우측의 표면)부분은 제로 전위로 유지된 표면 차단층(6)과 접촉하고 있다. 이 상태에서의 적층형 포토다이오드(5’),(5‘’)와 배리어 영역(16)에서의 전위우물의 프로파일로서는, 도 2(b)에서 나타낸 것처럼 되고 배리어 영역(16)의 전위장벽에서 적층형 포토다이오드(5’),(5‘’)의 전위우물이 분리된 상태로 된다.
도 1에 나타낸 바와 같이 배리어 영역(16)은 제로 전위로 유지된 소자분리의 Pwell층에 연결되어 있지만, 깊이 방향의 두께가 얇은 것과 불순물농도를 낮게 하고 있기 때문에 상하에 있는 적층형 포토다이오드(5’),(5‘’)로부터 배리어 영역으로 연장되는 공핍층(空乏層)이 연결하면 배리어 영역(16)의 전위는 제로로부터 부상하여 도 2(b)의 모양이 된다. 이 상태를 침식(punch through)상태라고 한다. 이렇게 되면 배리어 영역(16)의 전위는 그 양측에 있는 적층형 포토다이오드(5’), (5‘’)의 전위 프로파일로 결정된다. 도 2(b)에서는 축적게이트(8)는 부전압(도중에서는 ST부전압이라고 표현하고 있다)으로 하고 있다.
적층형 포토다이오드(5‘’)의 입사광측의 표면(도 2 (a)에서는 오른쪽의 표면)부분은 제로 전위로 유지된 표면 차단층(6)과 접촉하고 있다. 한편, 축적게이트(8)를 정전압(도중에서는 ST정전압이라고 표현하고 있다)으로 하면 적층형 포토다이오드(5’)의 전위우물은 깊어진다. 이것에 따른 배리어 영역(16)의 전위장벽은 도 2(c)에 나타내는 바와 같이 대폭으로 작아지고 전하의 상하 방향의 포토다이오드간 (PD2⇒PD1)전송을 방해하지 않는 것처럼 할 수 있다.
도 2(c)에 나타내는 바와 같이, 축적게이트(8)를 정전압 (예를 들면 미세화소 1.1um센서에서는 2.8~3.6V)으로 하면 적층형 포토다이오드(5‘)의 배선측의 표면(도 2(a) 좌측의 표면)의 전위는 깊어진다. 포토다이오드(5‘’)의 입사광측의 표면(도 2(a) 우측의 표면)부분은 제로 전위로 유지된 표면 차단층(6)과 접촉하고 있기 때문에, 축적게이트(8)의 정전압이 커져도, 표면 차단층(6)의 제로 전위의 영향을 받아 변화는 작다. 이렇게 포토다이오드(5)의 전위우물은 축적게이트에 인가하는 전압(0~3.6V)으로 결정되지만 전위우물의 프로파일은 축적게이트에 인가하는 전압(0~3.6V)과 제로 전위에 유지된 표면 쉴드의 전위의 가감으로 포화 신호량을 제어할 수 있다. 축적게이트가 정전압상태에서는 실리콘 계면의 영향을 받아 포토다이오드(5)에서의 암시 출력(암전류)은 증가하지만 포화 신호량을 크게 하려고 하는 밝은 촬영 신 때문에 화질에 영향을 주지 않는다. 밝은 촬영 신에서는 광 산탄잡음(光ショットノイズ)이 지배적으로 된다. 이렇게 본 발명의 구조에서는 S/N을 떨어뜨리지 않고 축적 전하량을 늘릴 수 있다.
도 3 (a), (b)은 적층형 포토다이오드(5’),(5‘’)사이에서 전하가 어떻게 전송되는지를 설명하는 도이다. 도 3 (a)은, 도 2(b)에 나타내는 바와 같이 전송 게이트(9)에 부전압 또는 제로 전압을 인가한 상태에서 축적게이트(8)에 부전압을 인가해 (도중에서는 ST부전압/ (TG OFF)이라고 표현하고 있다), 적층형 포토다이오드(5’)(도중의 PD1)에는 신호전하가 축적되어 있지 않고 한 방향의 적층형 포토다이오드(5‘’) (도중의 PD2)에는 신호전하가 축적된 상태이다. 적층형 포토다이오드(5‘)의 전위우물에 축적되는 신호전하의 양을 수위로 선정하여 해칭(hatching)으로 표시한다. 이하의 도에서는 같은 표현을 사용한다.
도 3(b)은 적층형 포토다이오드(5‘’)(도중의 PD2)의 신호전하가 한 방향의 적층형 포토다이오드(5’) (도중의 PD1)에 전송되는 모양을 나타내는 도이다. 전송 게이트(9)에 부전압 또는 제로 전압을 인가한 상태에서 축적게이트(8)에 정전압을 인가하고 (도중에서는 ST정전압/ (TG OFF)이라고 표현하고 있다), 적층형 포토다이오드(5’)(도중의 PD1)의 전위우물을 깊게 한다. 이 때, 배리어 영역(16)의 전위장벽을 도 2(c)에 나타낸 바와 같이, 전하의 전송을 방해하지 않는 상태로 함으로써 적층형 포토다이오드(5‘’)에 축적된 신호전하는 장벽이었던 배리어 영역(16)을 경과하여 적층형 포토다이오드(5‘’)로 전송된다.
본 발명의 제1실시예인 도 1의 B-B’단면에 있어서의 적층형 포토다이오드(5’),(5‘’), 전송 게이트(9)와 플로팅 정션(10)의 구조를 도 4 (a)에 나타내고 B-B’단면에 따른 전위우물의 프로파일을 도 4(b), (c)에 나타낸다. 도 4(b)는 축적게이트(8)에 부전압을 인가하고 전송 게이트(9)에 부전압 또는 제로 전압을 인가했을 경우(도중에서는 TG OFF/ (ST부전압)이라고 표현하고 있다)의 전위우물 프로파일이며, 도 4(c)는 축적게이트(8)를 부전압으로 유지한 채 전송 게이트(9)에 정전압을 인가한 경우(도중에서는 TG ON/ (ST부전압)이라고 표현하고 있다)의 전위우물 프로파일이다. 도중 플로팅 정션의 전위도 함께 표시하고 있다.
도 5 (a)에 나타내는 바와 같이, 축적게이트(8)에 부전압을 인가하고 전송 게이트(9)에 부전압 또는 제로 전압을 인가했을 경우(도중에서는 TG OFF/ (ST부전압)이라고 표현하고 있다)에서는 광전변환하여 발생한 신호전하는 축적게이트(8) 아래의 적층형 포토다이오드(5’),(5‘’)에 축적된다.
다음으로 도 5(b)에 나타내는 바와 같이, 축적게이트(8)를 부전압으로 유지한 채, 전송 게이트(9)에 정전압을 인가하고 전송 게이트(9)하의 전위우물을 깊게 하면 (도중에서는 TG ON/ (ST부전압)이라고 표현하고 있다), 축적게이트(8) 아래의 적층형 포토다이오드(5’),(5‘’)에 축적된 신호전하의 내, 적층형 포토다이오드(5’)의 신호전하는 전송 게이트(9) 아래로 전송되어 플로팅 정션(10)으로 유입한다. 한편, 적층형 포토다이오드(5‘’)의 신호전하는 배리어 영역(16)의 전위장벽에 의해 그대로의 상태로 유지된다.
도 6(a)~ (d)은, 적층형 포토다이오드(5’),(5‘’)사이에서 전하가 어떻게 전송되는지를 설명하는 도이다. 도 5(a)와 마찬가지로, 축적게이트(8)에 부전압을 인가하고 전송 게이트(9)에 부전압 또는 제로 전압을 인가한 경우(도중에서는 ST부전압/TG OFF라고 표현한다)에서, 광전변환하여 발생한 신호전하가 축적게이트(8)하의 적층형 포토다이오드(5’),(5‘’)에 각각 축적되고 있는 상태를 도 6 (a)에 나타낸다.
도 5(b)로 표시하는 바와 같이, 적층형 포토다이오드(5‘’) (도중의 PD1)에 축적된 신호전하가 전송 게이트(9)를 여는 것으로써, 플로팅 정션(10)에 유입되어 적층형 포토다이오드(5’)에는 전하가 없어지고 그 후에 전송 게이트(9)를 닫은 (도중에서는 ST부전압/TG ON⇒OFF로 표현하고 있다) 상태를 도 6(b)에 나타낸다. 적층형 포토다이오드(5‘’)의 신호전하는 배리어 영역(16)의 전위장벽에 의해 그대로의 상태로 유지된다.
도 3(b)에서 나타내는 바와 같이, 전송 게이트(9)에는 부전압 또는 제로 전압을 인가한 채의 상태에서, 축적게이트(8)에 정전압을 인가하고, 적층형 포토다이오드(5‘’)에 축적된 신호전하를 장벽이었던 배리어 영역(16)을 경과하여 적층형 포토다이오드(5‘’)에 전송시킨다. 그 후에 축적게이트(8)를 부전압으로 되돌린 (도중에서는 ST정전압⇒부전압/TG OFF라고 표현하고 있다) 상태를 도 6(c)에 나타낸다.
도 5(b)에 나타내는 바와 같이, 축적게이트(8)를 부전압으로 유지한 채, 축적게이트(8) 아래의 적층형 포토다이오드(5’) (도중PD1)에 축적된 신호전하를 전송 게이트(9)에 정전압을 인가해 전위우물을 깊게 하고 플로팅 정션(10)으로 전송시킨 후에 전송 게이트(9)를 닫은 (도중에서는 ST부전압/TG ON⇒OFF라고 표현한다) 후의 상태를 도 6(d)에서 나타내고 있다. 이렇게 하여 적층형 포토다이오드(5’),(5‘’)에 축적된 신호전하를 단독으로 판독할 수 있다.
상기의 도 5(b), 도 6(b)의 설명에 있어서, 적층형 포토다이오드(5’)로부터의 신호전하의 판독 시에, 축적게이트(8)에는 부전압을 인가한 상태에서 전송 게이트(9)에 정전압을 인가하여 신호전하를 플로팅 정션(10)으로 전송한다고 설명하였다. 이 전송 시에는 축적게이트(8)에는 부전압을 인가할 필요는 없고 적층형 포토다이오드(5’),(5‘’) 간에서 전하전송이 발생하지 않는 정도의 정전압을 인가하여 전송 게이트의 전압변화와 동기하고 축적게이트(8)의 전압을 변화시켜도 좋다.
<제2의 실시예>
도 7 (a), (b)은 도 1에 나타내는 본 발명의 제1의 실시예에 관련되는 CMOS센서의 적층형 포토다이오드 구조를 이용하여 제2의 실시예인 글로벌 셔터 기능을 실현하기 위한 구동 타이밍을 나타내는 도이다. 입사광측의 포토다이오드(5‘’) (PD2) 및 축적게이트측의 포토다이오드(5’) (PD1)의 신호전하량의 시간변화를 각각 도 7 (a), (b)에 나타낸다.
도 7(a)은 입사광측의 포토다이오드(5‘’)(PD2)에서의 신호전하량의 시간변화를 나타내고 있다. 입사광에 의해 광전변환 되어 축적된 신호전하량은 시간의 경과와 함께 증가한다. 다음에 광전변환기간이 완료 후, 도 3(b)로 나타낸 바와 같이 축적게이트에 정전압을 인가하고 입사광측의 포토다이오드(5‘’)(PD2)로부터 축적게이트측의 포토다이오드(5’)(PD1)에 신호전하의 전송을 한다. 이 신호전하의 전송은 입사광측의 포토다이오드(5‘’) (PD2)의 모든 화소에서 동시에 진행하고 도중에서는 Global Shutter와 링크시켜 Global Shift라고 표현되어 있다.
도 7(b)은 축적게이트측의 포토다이오드(5’)(PD1)에서의 신호전하량의 시간변화를 나타내고 있다. Global Shift에서 PD2로부터 전송되어 온 신호전하는 일시적으로 축적(도중Storage라고 기재되어 있다) 되고 전송 게이트를 여는 것으로, 도 5(b)처럼 플로팅 정션으로 판독된다 (도중Read Out라고 기재되어 있다). 이 판독의 타이밍은 통상의 CMOS센서의 판독과 마찬가지로 화소의 수평주사 라인마다 단부로부터 진행되고 화소의 수평주사 라인의 단부로부터의 위치에 따라 다르다.
도 7(b)에는, PD1에서의 축적 전하량 (Global Shift에서 전송되어 온 PD2의 신호전하량)이외에 PD1에서 발생하는 입사광의 적외광 성분의 광전변환분도 표시되어 있다. 이런 시간변화는 도중에서 일점쇄선(一点鎖線)으로 표시되어 있고 그의 광전변환 기간은 Read Out로부터 다음의 Read Out까지의 시간이며 PD2의 광전변환 기간과 같다.
PD1로부터의 판독 전하량은 PD1에서의 축적 전하량 (Global Shift에서 전송되어 온 PD2의 신호전하량)과 PD1에서 광전변환된 전하량의 합계이다. 양자의 광전변환 기간은 같지만 광전변환의 타이밍은 화소의 수평주사 라인 위치에 따라 다르다. 이렇게, 출력 화상은 가시광(可視光) 성분으로 PD2에서 광전변환된 분은 Global Shutter화상으로 되고 PD1에서 적외광성분에 의해 광전변환된 분은 Rolling Shutter화상과의 합성 화상으로 된다.
일반적으로 컬러 카메라에서는 인간의 시감도(視感度)에 맞추기 때문에 적외 컷 필터(cut filter)를 장착한다. 일반적인 650nm이상을 컷하는 필터의 경우에는 배리어 영역의 깊이가 5um정도의 경우에 포토다이오드(5’)(PD1)에서 발생하는 전하량은 650nm에서도 2할 정도이다. 이 사이의 사정은 특허문헌 3의 도 3으로부터 추정하였다.
입사광의 적외광성분에 의해 광전변환된 PD1에서의 전하량은 상기의 설명과 같이 Rolling Shutter 화상으로 된다. 이 성분을 절감하기 위해서는 Global Shift의 직전에 전송 게이트를 열음으로써, PD1에서 축적되어 있는 전하를 플로팅 정션으로 배출할 수 있다. 단, 이 경우에도 Global Shift로부터 Read Out까지의 Storage기간에 PD1에서 광전변환에 의해 발생한 전하는 잔류한다.
도 7 (a), (b)에 나타내는 글로벌 셔터 기능을 실현하기 위한 구동 타이밍에 있어서 입사광측의 포토다이오드(5‘’)(PD2) 및 축적게이트측의 포토다이오드(5’)(PD1)의 신호전하량의 변화를 도 8 (a), (b)에 나타낸다. Global Shift의 직전에 전송 게이트를 열고 도 5(b)에 나타내는 바와 같이 PD1에서 광전변환 하여 축적되어 있었던 전하를 제거한다 (도중Reset하고 표현되고 있다). 그 후에, 전송 게이트를 닫은 상태의 전하분포를 도 8 (a)에 나타낸다. 이 상태에서는, PD2에서 광전변환한 신호전하는 그대로 축적되어 있다.
다음으로, 도 8(b)에 나타내는 바와 같이, 축적게이트에 정전압을 인가하고 Global Shift를 진행하고 PD2로부터 PD1에의 신호전하의 전송된 상태를 나타낸다. 여기서 전송 게이트는 닫겨진 채 (TG OFF)의 상태로 해둔다.
다음으로, 도 8(c)에 나타내는 바와 같이, 축적게이트를 부전압으로 되돌리고 PD2에서의 입사광의 광전변환와 PD1에서의 신호전하의 축적(도중Integration라고 기재되어 있다)을 진행한다. 전송 게이트는 닫긴 대로(TG OFF)이다.
다음으로 Read Out의 타이밍에서 도 5(b)에서 나타내는 바와 같이 전송 게이트를 열고 PD1에서 축적되어 있는 전하를 플로팅 정션으로 전송한다. 다만, 이 경우에도 Global Shift로부터 Read Out까지의 Storage기간에 PD1에서 광전변환에 의해 발생한 전하는 가산된다. 한편 PD2에서는 광전변환이 Global Shift완료하여 배리어가 형성된 타이밍으로부터 계속하여 진행되고 있다.
<제3의 실시예>
도 9는 본 발명의 제3의 실시예에 관한 CMOS센서의 1 예를 제시하는 개략구성도이며 화소부의 구조의 1 예를 제시하는 단면도이다. 도 1과의 상위점(相違点)은 포토다이오드(5’),(5‘’)를 분리하는 배리어 영역(16)의 두께 방향의 위치를 변화시킨 구성에 있다. 적층형 포토다이오드는 도 1과 마찬가지로 축적게이트측의 포토다이오드(5’)와 입사광측의 포토다이오드(5‘’)라고 칭하고 도중에서도 동일하게 PD1, PD2로 표기되어 있다.
도 9에서 상하 방향으로 적층형 포토다이오드(5’),(5‘’)를 분리하기 위한 배리어 영역(16)의 두께 방향의 위치가 바뀌는 것으로써 입사광측의 적층형 포토다이오드(5‘’)(PD2)에서의 분광 감도특성을 변화할 수 있다. 입사광측의 적층형 포토다이오드(5‘’) 위의 표면 차단층(6)의 계면(실리콘 최상부)으로부터 배리어 영역(16)의 전위가 가장 얕아진 위치(도 6의 중앙의 도중(B)에서 나타내는 종파선(縱破線)위치)까지의 거리에 대하여 적층형 포토다이오드(5’)에서 광전변환되어 축적되는 전하량은 입사광의 파장에 의해 변화되고 거리가 증가함으로써 장파장(長波長)측의 감도가 향상해간다. 이 실리콘 표면에서의 깊이를 바꾼 분광 감도특성의 정량적인 시뮬레이션으로서는 특허문헌 3의 도 4에 도시된다.
도 9에서 상하 방향으로 적층형 포토다이오드(5’),(5‘’)를 분리하기 위한 배리어 영역(16)의 두께 방향의 위치가 바뀜으로써, 축적게이트측의 적층형 포토다이오드(5’)(PD1)에서의 분광 감도특성도 동일하게 변화할 수 있다. 배리어 영역(16)의 전위가 가장 얕아진 위치(도 6)의 중앙의 도중(B)에서 나타내는 종파선위치)로부터 축적게이트측의 적층형 포토다이오드(5’)의 실리콘 계면까지의 거리에 대하여, 적층형 포토다이오드(5’)에서 광전변환되어 축적되는 전하량은 입사광의 파장에 의해 변화되고 거리가 증가됨으로써 단파장측의 감도가 향상해간다. 이 실리콘 표면에서 광전변환하여 축적되는 영역의 깊이를 바꾼 포토다이오드의 분광 감도특성의 정량적인 시뮬레이션의 예는 특허문헌 3의 도 5, 6에 나타낸다.
도 9에서 상하 방향으로 적층형 포토다이오드(5’),(5‘’)를 분리하기 위한 배리어 영역(16)의 두께 방향의 위치를 각 화소에서 변화시킴으로써, 각 화소의 축적게이트측의 적층형 포토다이오드(5’)(PD1)와 입사광측의 적층형 포토다이오드(5‘’)(PD2)의 분광 감도특성을 화소마다 변화할 수 있다. 도 9에서는 각 화소 위에는 각 색의 색 필터(12)가 형성되어 있지만 각 화소의 색 필터(12)의 분광에 응하여 적층형 포토다이오드(5’),(5‘’)를 분리하기 위한 배리어 영역(16)의 두께 방향의 위치를 변화시킨다. 따라서, 색 필터의 분광특성과 각 화소의 적층형 포토다이오드(5’),(5‘’)의 분광특성의 조합으로 각 색의 적층형 포토다이오드(5’),(5‘’)로부터 취출되는 분광특성의 소정 분광특성에의 교정(calibration) 자유도를 늘릴 수 있다.
도 9에서는 적층형 포토다이오드(5’),(5‘’)의 상부에는 각 색의 색 필터(12)가 형성되어 있었지만 도 10에 나타내는 바와 같이 색 필터를 생략하고 분리하는 배리어 영역(16)의 두께 방향의 위치를 화소마다 변화시킴으로써, 각 화소의 적층형 포토다이오드(5’),(5‘’)의 분광특성을 변화하고 색 필터 없이도 가시영역에서의 색정보 및 적외영역에서의 광학정보를 얻을 수 있다.
<제4의 실시예>
도 11은 본 발명의 제4의 실시예에 관한 CMOS센서의 1 예를 제시하는 개략구성도이며, 화소부의 구조의 1 예를 제시하는 단면도이다. 도 1과의 상위점(相違点)은 배리어 영역(16)이 1장 증가되고, 배리어 영역(16’)과 (16‘’)으로 2장이 되어 있는 것으로 이것에 따른 적층형 포토다이오드도 3층으로 되어 적층형 포토다이오드(5’), (5‘’), (5‘’’)가 두께 방향으로 존재하고 있는 것이다. 이 구조는 특허문헌 3의 도 1, 2와 유사하다. 도 11에서 나타나는 적층형 포토다이오드(5’), (5‘’), (5‘’’)에 의한 화소의 구조는 깊이 방향의 위치가 다른 3개의 포토다이오드로부터 색신호를 취득하는 방식의 특허문헌 3의 도 1에 나타내는 고체 촬상장치와 유사하다.
도 11에 나타내는 3층의 적층형 포토다이오드(5’), (5‘’), (5‘’’)와 특허문헌 3의 도 1에 나타내는 3층의 포토다이오드의 큰 차이는 각 포토다이오드에서 광전변환 되어 발생 축적된 신호전하의 판독방법에 있다. 즉 특허문헌 3의 고체 촬상장치에 있어서는, 포토다이오드로부터 신호전하를 판독하는 경로가 특허문헌 3의 도 1, 도 8에 나타내는 바와 같이 각각 독립되어 있지만 도 11에 나타내는 본 발명에 있어서는 판독을 위한 독립된 경로를 가지지 않는다. 다음으로 도 11에 나타내는 본 발명의 신호전하의 판독방법과 함께 설명한다.
도 11의 A-A’단면에 있어서의 배리어 영역(16’), (16‘’) 및 적층형 포토다이오드(5’), (5‘’), (5‘’’)의 구조를 도 12 (a)에 나타내고 각각의 영역에 대응한 전위우물 프로파일을 도 12(b), (c)에 나타낸다. 축적게이트(8)에 부전압을 인가한 상태로 광전변환 전후에 대응하고 적층형 포토다이오드(5’)(PD1), (5‘’)(PD2), (5‘’’)(PD3)에 신호전하가 축적되기 전(도 12(b))과 광전변환하여 신호전하가 축적된 후(도 12(c))의 전위우물과 신호전하의 축적상황을 각각 나타내고 있다.
도 12(b)에 나타내는 바와 같이 축적게이트(8)를 충분한 부전압으로 하면 표면 피닝상태로 되어 적층형 포토다이오드(5’)의 실리콘 계면의 전위는 제로로 된다 (이 상황은 도 2(b)와 같다). 한편, 적층형 포토다이오드(5‘’)의 입사광측의 표면(도 12 (a)에서는 오른쪽의 표면)부분은 제로 전위로 유지된 표면 차단층(6)과 접촉하고 있다. 이 상태에서의 적층형 포토다이오드(5’), (5‘’), (5‘’’)와 배리어 영역(16’), (16‘’)에서의 전위우물의 프로파일로서는 도 12(b)의 모양으로 되고 배리어 영역(16’), (16‘’)의 전위장벽에 의해 적층형 포토다이오드(5’),(5‘’), (5‘’’)의 전위우물이 분리된 상태로 된다. 도 12 (a)에는 표면 차단층(6)측의 실리콘 계면을 기준으로서 축적게이트측의 실리콘 계면까지의 거리를 X1이라고 하고 배리어 영역(16’), (16‘’)에서의 전위우물의 가장 얕은 위치까지의 거리는 각각 X2, X3로서 표현되어 있다.
도 12(b)에 나타낸 전위우물의 프로파일에서는, 표면 차단층측에서 침입한 입사광에 의해 광전변환하여 발생한 신호전하는 적층형 포토다이오드(5’), (5‘’), (5‘’’)의 전위우물에 도 12(c)에서처럼 축적된다. 표면 차단층 표면에서의 깊이에 따라 각 적층형 포토다이오드(5’),(5‘’), (5‘’’)에서 발생 축적되는 신호전하량은 입사광의 분광 스펙트럼에 따라 다르다. 즉, 입사광에 단파장 성분(청색)이 많으면 표면 쉴드측의 적층형 포토다이오드(5‘’’)(PD3)에 축적되는 신호전하량이 증가되고 입사광에 장파장 성분(적색)이 많으면 축적게이트측의 적층형 포토다이오드(5’)(PD1)에 축적되는 신호전하량이 증가된다. 또한 입사광에 중파장 성분(녹색)이 많으면 축적게이트측의 적층형 포토다이오드(5‘’) (PD2)에 축적되는 신호전하량이 증가된다.
도 13(a)~ (e)은 적층형 포토다이오드(5’), (5‘’), (5‘’’) 간에서 전하가 어떻게 전송되는지를 설명하는 도이다. 도 12(c)의 상태 즉 축적게이트(8)에 부전압을 인가하고 전송 게이트(9)에 부전압 또는 제로전압을 인가한 경우에서 광전변환하여 발생한 신호전하가 축적게이트(8) 아래의 적층형 포토다이오드(5’), (5‘’) ,(5‘’’)에 각각 축적되어 있는 상태를 초기 상태로 한다.
도 12(c)의 초기 상태로부터 전송 게이트(도시하지 않음)를 열음으로써, 적층형 포토다이오드(5’)(도중의 PD1)에 축적된 신호전하는 플로팅 정션(10)(도시하지 않음)으로 유입되고 적층형 포토다이오드(5’)에는 전하가 없어진다. 이는 도 5(a), (b)에 나타내는 시퀀스와 같다. 그 후에, 전송 게이트를 닫은(도중에서는 ST부전압/TG ON⇒OFF라고 표현하고 있다) 상태를 도 13(a)에 나타낸다. 적층형 포토다이오드(5‘’), (5‘’’)의 신호전하는 배리어 영역(16’), (16‘’)의 전위장벽에 의해 그대로의 상태로 유지된다. 이것은 도 6(b)에서 나타낸 시퀀스와 유사하다.
도 3(b)에서 나타난 바와 같이, 전송 게이트(9)에는 부전압 또는 제로전압을 인가한 채의 상태에서, 축적게이트(8)에 정전압을 인가하고 적층형 포토다이오드(5‘’)에 축적된 신호전하를 장벽이었던 배리어 영역(16’)을 경과시켜 적층형 포토다이오드(5’)로 전송시킨다. 이 상태를 도 13(b)에 나타낸다. 여기에서 중요한 것은 축적게이트(8)에 정전압치는 배리어 영역(16’)의 전위장벽은 없어지지만 배리어 영역(16‘’)의 전위장벽은 유지하고 적층형 포토다이오드(5‘’’)에 축적된 신호전하는 그대로 유지시킨다. 도 13(b)에서는 ST부전압⇒Low정전압/TG OFF라고 표시하고 있다.
다음으로, 축적게이트(8)를 부전압으로 되돌리고 축적게이트(8) 아래의 적층형 포토다이오드(5’)(도중PD1)에 전송 축적된 PD2에서 발생한 신호전하를 전송 게이트(9)(도시하지 않음)에 정전압을 인가하여 전위우물을 깊게 하고 플로팅 정션(10)으로 전송시킨 후에 전송 게이트(9)를 닫은(도중에서는 ST부전압/TG ON⇒OFF라고 표현하고 있다) 후의 상태를 도 13(c)에 나타내고 있다.
도 3(b)에서 도시하는 바와 같이, 전송 게이트(9)에는 부전압 또는 제로 전압을 인가한 채의 상태에서, 축적게이트(8)에 정전압을 인가하고 적층형 포토다이오드(5‘’’)에 축적된 신호전하를 장벽이었던 배리어 영역(16’),배리어 영역(16‘’)을 경과하고 적층형 포토다이오드(5’)로 전송시킨다. 이 상태를 도 13(d)에 표시한다. 여기에서 중요한 것은 축적게이트(8)에 정전압치는 배리어 영역(16’)과 배리어 영역(16‘’)의 전위장벽을 모두 없앨수 있는 고전압으로 하는 것이다. 도 13(d)에서는 도 13(b)과 구별하여 ST부전압⇒High정전압/TG OFF라고 표시하고 있다.
마지막으로 축적게이트(8)를 부전압으로 되돌리고 축적게이트(8) 아래의 적층형 포토다이오드(5’)(도중PD1)에 전송 축적된 PD3에서 발생한 신호전하를 전송 게이트(9)(도시하지 않음)에 정전압을 인가하여 전위우물을 깊게 하고 플로팅 정션(10)으로 전송시키고, 그 후에 전송 게이트(9)를 닫은(도중에서는 ST부전압/TG ON⇒OFF라고 표현하고 있다) 후의 상태를 도 13(e)에 도시하고 있다. 이것은 도 12(b)의 광전변환전의 상태이며 Initial상태라고 도중에 표기했다. 이렇게 하여 적층형 포토다이오드(5’), (5‘’) (5‘’’)에 축적된 신호전하를 단독으로 판독할 수 있다.
상기의 도 13(c), 도 13(e)의 설명에 있어서 적층형 포토다이오드(5’)로부터의 신호전하의 판독 시에 축적게이트(8)에는 부전압을 인가한 상태에서 전송 게이트(9)에 정전압을 인가하고 신호전하를 플로팅 정션(10)으로 전송한다고 설명하였다. 이 전송 시에는 축적게이트(8)는 부전압으로 되돌린 다음 전송 게이트를 열 필요는 없고 최초에 전송 게이트를 연 상태로 하고 축적게이트의 전압을 부전압으로 되돌려 가는 과정에서 적층형 포토다이오(5’)로부터 플로팅 정션(10)으로의 전하의 전송을 해도 좋다. 또한, 축적게이트(8)와 전송 게이트(9)에 인가하는 펄스 전압을 동기하여 변화시킴으로써, 플로팅 정션(10)에의 신호전하의 전송을 진행해도 좋다.
도 12 (a)에 도시한 표면 차단층(6)측의 실리콘 계면을 기준으로 한 구체적인 치수 이미지로서는 특허문헌 3의 도 6에 도시하는 바와 같이, X1=8um, X2=4um, X3=1um으로 한 경우의 적층형 포토다이오드(5’)(PD1), (5‘’)(PD2), (5‘’’), (PD3)에서의 분광 감도특성은 도 14에 나타낸 것처럼 된다. 이 계산에 채용한 수식(數式)은 특허문헌 3의 것(수3)이다.
도 14에 도시한 적층형 포토다이오드(5’)(PD1), (5‘’)(PD2), (5‘’’)(PD3)에서의 분광 감도특성으로 신호 처리를 진행함으로써 얻은 컬러 신호의 분광특성을 도 15에 나타낸다. 이것은 특허문헌 3의 도 7에 도시된 분광파형(分光波形)과 같다.
이상의 설명에서는, 축적게이트(8)의 재질에 관해서는 특히 서술하지는 않았지만 통상 게이트 재료로 하여 사용되는 다결정 실리콘 이외에, 금속규화물이어도 되고 금속재료이어도 된다. 금속재료는 일반적으로 입사광에 대하여 반사율이 높고 본 발명의 구조에서는 축적게이트까지 침입한 입사광은 축적게이트의 금속막에서 반사되어 다시 포토다이오드에 입사되어 적외광의 감도향상을 도모할 수 있다.
이상의 설명에서 서술한 바와 같이, 본 발명의 구조에서는, 축적게이트(8)에 인가하는 전압에 의해 입사광의 침입 방향으로 배치된 적층형 포토다이오드간의 신호전하의 전송을 컨트롤하고 같은 판독용의 전송 게이트를 경과하여 플로팅 정션으로 판독을 할 수 있기 때문에 특허문헌 2 및 3에 나타내는 종래예와 같이 독립적인 판독경로를 설치할 필요가 없고 화소 셀의 집적화에 큰 메리트를 가져다준다.
배리어 영역의 위치에 따라 적층형 포토다이오드의 분광 감도특성을 제어할 수 있는 것으로써 본 발명은 새로운 부가가치를 초래한다. 즉, 도 1 또는 도 9에 나타내는 바와 같이 색 필터로 조합시킴으로써 색 필터의 분광특성과 적층형 포토다이오드의 분광특성의 조합으로 되고 적외 컷 필터를 떼어낸 컬러 센서를 제공할 수 있다.
또 도 10 또는 도 11에 나타내는 바와 같이 색 필터를 떼어내도 적층형 포토다이오드의 분광 감도특성이 다른 컬러의 촬상 화상을 얻을 수 있다. 즉 1화소 셀에서 3원색의 정보를 얻을 수 있고 또한 판독경로를 새롭게 가로방향으로 설치할 필요가 없기 때문에 셀 사이즈의 축소가 용이하여 소자의 칩 사이즈의 축소에 크게 공헌한다.
도 11에 나타내는 제4의 실시예에서는 배리어 영역은 2개까지만으로 설명했지만 3개이상의 배리어 영역에서 포토다이오드를 분리하고 4개이상의 적층형 포토다이오드를 형성하는 것도 가능하다.
<제5의 실시예>
도 16은 본 발명의 제5의 실시예에 관한 CMOS센서의 전위우물의 프로파일이다. 본 발명의 제1의 실시예인 도 1의 B-B’단면에 따른 전위우물의 프로파일이 도 4(b), (c)에 도시되어 있지만 여기에서는 적층형 포토다이오드(5’), (5‘’)의 전위우물은 거의 동일하게 되어 있었다. 본 발명의 제5의 실시예로서는 이 전위우물을 축적게이트측의 포토다이오드(5’)(PD1)를 깊게 하고 입사광측의 포토다이오드(5‘’)(PD2)를 얕게 한 전위우물의 프로파일을 도 16(a)~ (c)에 나타낸다. 여기서 배리어 영역(16)의 전위장벽은 제로 전위보다 깊게 해둔다.
도 16(a)은 입사광량이 작은 경우를 나타내고 있고 적층형 포토다이오드(5’), (5‘’)의 양쪽에 신호전하는 축적되지만 축적게이트측의 포토다이오드(5’)(PD1)는 주요하게 적외광에 대응한 전하이며 적외 컷 필터가 설치된 통상의 촬상계에서는 발생 전하량은 포토다이오드(5‘’)(PD2)에 비해 적다.
입사광량이 작은 경우에는 가시광 영역의 광전변환 전하량은 주요하게 포토다이오드(5‘’)(PD2)에 축적된다. 이 경우의 판독으로서는 도 16(b)에 나타내는 바와 같이, 전송 게이트TG를 여는 것으로써, 축적게이트측의 포토다이오드(5’)(PD1)에 축적된 전하를 플로팅 정션으로부터 외부로 배출한다. 구체적으로는 플로팅 정션에 인접한 리셋 게이트(도시하지 않음)로부터 리셋 드레인(도시하지 않음)에 버려진다. 다음으로, 도 3(b)에 나타내는 바와 같이 축적게이트에 정전압을 인가하고 포토다이오드(5‘’)(PD2)로부터 포토다이오드(5’)(PD1)에 전하를 전송하고 전송 게이트보다 플로팅 정션에 전송시켜 전하의 판독을 진행한다.
도 16(c)은 입사광량이 큰 경우를 나타내고 있다. 입사광측의 포토다이오드(5‘’)(PD2)에서 발생하여 적층할 수 없게 된 전하는 배리어 영역의 전위장벽을 넘어 축적게이트측의 포토다이오드(5’)(PD1)에 넘쳐 축적된다. 광전변환 후에는 축적게이트에 정전압을 인가하고 포토다이오드(5‘’) (PD2)로부터 포토다이오드(5’)(PD1)에 전하를 전송하고 포토다이오드(5’)(PD1)에 축적되어 있었던 전하와 합류시키고 전송 게이트를 열음으로써, 플로팅 정션에 전송시켜 합체한 전하의 판독을 한다.
이 전하의 합체는 축적게이트측의 포토다이오드(5’)(PD1)에서 상기한 바와 같이 진행해도 좋지만 전송 게이트를 열음으로써, 포토다이오드(5’)(PD1)의 전하를 플로팅 정션에 전송시킨 후에, 축적게이트에 정전압을 인가하고 포토다이오드(5‘’)(PD2)로부터 포토다이오드(5’)(PD1)에 전하를 전송하고 다시 전송 게이트를 열고 플로팅 정션에서 전하의 합체를 진행해도 좋다.
상기 입사광량이 작은 경우에는, 가시광영역의 광전변환과 전하축적은 포토다이오드(5‘’)(PD2)만으로 한다. 이 때문에 포토다이오드(5‘’)(PD2)에서의 리크(leak)전류만이 중첩되어 포토다이오드(5’)(PD1)의 리크전류는 중첩되지 않고 S/N열화를 억제할 수 있다. 한편, 입사광량이 큰 경우에는, 전하축적은 포토다이오드(5‘’)(PD2), (5’)(PD1)의 양쪽으로 축적되어 쌍방의 리크전류도 중첩되지만, 신호전하량이 크기 때문에 본래의 S/N으로 된다.
이상의 설명에서는 축적게이트측의 적층형 포토다이오드로부터의 신호전하의 판독은 동일한 전송 게이트를 경유하여 플로팅 정션으로부터 판독을 하고 있었지만 축적게이트측의 적층형 포토다이오드에 복수의 전송 게이트를 설치하고 적층형 포토다이오드의 층의 순서에 의해 전송방향을 바꾸어도 되고 인접의 화소로부터의 신호전하를 플로팅 정션에서 합류시켜도 된다.
이상의 설명에서는 입사광측의 적층형 포토다이오드 표면은 제로 전위로 유지된 표면 차단층으로 덮어져 있었지만 이 표면 차단층의 대신에 게이트 구조이어도 된다. 이 경우의 게이트 재료로서는 입사광의 흡수를 억제한 투명전극재료를 사용하는 것이 바람직하다. 이 투명 전극 구조에서는, 표면 피닝상태로 하기 때문에 신호전하의 축적상태에서는 부전압 인가가 바람직하지만 전송 상태에서는 펄스를 인가하고 적층 포토다이오드간의 전송을 어시스트하는 것도 가능하다.
이상의 설명에서는, CMOS센서로 설명을 하였지만, 본 발명은 CCD센서이어도 같은 포토다이오드 구조를 취하는 것이 가능하다.
1 기판 지지재
2 센서층
3 색 필터층
4 Pwell층
5 포토다이오드(PD)
5’, 5‘’, 5‘’’ 적층형 포토다이오드(PD1, PD2, PD3)
6 표면 차단층
7, 7’ 게이트 절연 막
8 축적게이트(ST)
9 전송 게이트(TG)
10 플로팅 정션
11 배선층
12 색 필터
13 투명층
14 마이크로렌즈
15 입사광
16, 16’, 16‘’ 배리어 영역

Claims (3)

  1. 광전변환된 신호전하를 축적하는 포토다이오드(photo diode)가 행렬 형상으로 배치된 이면조사형 고체 촬상장치에 있어서,
    입사광과는 반대측에 노출한 상기 포토다이오드 상부에 절연막을 통하여 설치한MOS형의 축적게이트와,
    입사광과 직교하는 면의 방향으로 연장되는 상기 포토다이오드와는 반대 도전계의 불순물영역에서 상기 포토다이오드를 분리하고 축적게이트측의 제1의 포토다이오드와 입사광면측의 제2의 포토다이오드의 2층 구조로한 적층형 포토다이오드와,
    상기 축적게이트에 인접하여 설치한 전송 게이트를 구비하고,
    상기 적층형 포토다이오드는 상기 축적게이트에 펄스 전압을 인가함으로써, 상기 적층형의 포토다이오드간에서 신호전하를 전송하는 것을 특징으로 하는 고체 촬상장치.
  2. 광전변환된 신호전하를 축적하는 포토다이오드가 행렬 형상으로 배치된 이면조사형 고체 촬상장치에 있어서, 입사광과는 반대측에 노출한 상기 포토다이오드 상부에 절연막을 통하여 설치한 MOS형의 축적게이트와,
    입사광과 직교하는 면의 방향으로 연장되고,또한 상기 포토다이오드와는 반대 도전계이며입사광측의 표면으로부터 위치가 다른 복수의 불순물영역에서, 상기 포토다이오드를 3층이상으로 분리한 적층형 포토다이오드와,
    상기 축적게이트에 인접하여 설치한 전송 게이트를 구비하고,
    상기 적층형 포토다이오드는 상기 축적게이트에 펄스 전압을 인가함으로써, 상기 적층형의 포토다이오드간에서 신호전하를 전송하는것을 특징으로 하는 고체 촬상장치.
  3. 광전변환된 신호전하를 축적하는 포토다이오드가 행렬 형상으로 배치된 이면조사형 고체 촬상장치에 있어서,
    입사광과는 반대측에 노출한 상기 포토다이오드 상부에, 절연막을 통하여 설치한 MOS형의 축적게이트와,
    입사광과 직교하는 면의 방향으로 연장되고 또한 상기 포토다이오드와는 반대 도전계인 불순물영역에서 상기 포도다이오드를 분리하고 축적게이트측의 제1의 포토다이오드와 입사광면측의 제2의 포토다이오드의 2층 구조로 한 적층형 포토다이오드와,
    상기 축적게이트에 인접하여 설치한 전송 게이트를 구비하고,
    상기 행렬 위에 배치한 복수의 적층형 포토다이오드에 대응한 복수의 축적게이트에 동시에 일제히 펄스 전압을 인가하고 입사광측의 제2의 포토다이오드로부터 축적게이트측의 제1의 포토다이오드로의 신호전하의 전송을 상기 복수의 포토다이오드에 있어서 동시에 진행하고 상기 제1의 포토다이오드로부터 행마다 각 전송 게이트를 동작하여 순차 신호전하의 판독을 하는 것을 특징으로 하는 고체 촬상장치.
KR1020157035335A 2013-09-10 2014-09-06 고체 촬상장치 KR20160008604A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-186823 2013-09-10
JP2013186823A JP5604703B1 (ja) 2013-09-10 2013-09-10 固体撮像装置
PCT/JP2014/073590 WO2015037547A1 (ja) 2013-09-10 2014-09-06 固体撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020187000118A Division KR20180004336A (ko) 2013-09-10 2014-09-06 고체 촬상장치

Publications (1)

Publication Number Publication Date
KR20160008604A true KR20160008604A (ko) 2016-01-22

Family

ID=51840464

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157035335A KR20160008604A (ko) 2013-09-10 2014-09-06 고체 촬상장치
KR1020187000118A KR20180004336A (ko) 2013-09-10 2014-09-06 고체 촬상장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020187000118A KR20180004336A (ko) 2013-09-10 2014-09-06 고체 촬상장치

Country Status (6)

Country Link
US (1) US10008521B2 (ko)
EP (1) EP2996149A4 (ko)
JP (1) JP5604703B1 (ko)
KR (2) KR20160008604A (ko)
CN (1) CN105556674B (ko)
WO (1) WO2015037547A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10879285B2 (en) 2015-09-11 2020-12-29 Sony Semiconductor Solutions Corporation Solid-state image pickup device to increase an area efficiency of a silicon interface on the transistor element side and electronic apparatus

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9621864B2 (en) * 2014-01-14 2017-04-11 Microsoft Technology Licensing, Llc Spectral imaging system
JP2015146364A (ja) * 2014-02-03 2015-08-13 ソニー株式会社 固体撮像素子、固体撮像素子の駆動方法、固体撮像素子の製造方法および電子機器
WO2016111010A1 (ja) * 2015-01-09 2016-07-14 オリンパス株式会社 固体撮像装置
JP2016143851A (ja) * 2015-02-05 2016-08-08 ソニー株式会社 固体撮像素子、および電子装置
JP2016170114A (ja) * 2015-03-13 2016-09-23 株式会社東芝 距離測定装置及び光検出器
KR102481481B1 (ko) 2015-12-15 2022-12-26 삼성전자 주식회사 이미지 센서 및 그 제조 방법
JP6814748B2 (ja) * 2016-01-15 2021-01-20 タワー パートナーズ セミコンダクター株式会社 固体撮像装置
KR102549621B1 (ko) 2016-09-02 2023-06-28 삼성전자주식회사 반도체 장치
US10917625B1 (en) 2016-10-20 2021-02-09 Facebook Technologies, Llc Time multiplexed dual-band sensor
KR102650654B1 (ko) 2016-11-08 2024-03-25 삼성전자주식회사 높은 광전변환 효율과 낮은 암전류를 구현할 수 있는 이미지 센서
US10419701B2 (en) 2017-06-26 2019-09-17 Facebook Technologies, Llc Digital pixel image sensor
US10917589B2 (en) 2017-06-26 2021-02-09 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
CN107677380A (zh) * 2017-10-30 2018-02-09 湖北京邦科技有限公司 一种彩色数字硅光电倍增器件
US11393867B2 (en) * 2017-12-06 2022-07-19 Facebook Technologies, Llc Multi-photodiode pixel cell
US11107860B2 (en) 2018-02-06 2021-08-31 Samsung Electronics Co., Ltd. Organic image sensors without color filters
US10969273B2 (en) 2018-03-19 2021-04-06 Facebook Technologies, Llc Analog-to-digital converter having programmable quantization resolution
US11004881B2 (en) 2018-04-03 2021-05-11 Facebook Technologies, Llc Global shutter image sensor
US10916575B2 (en) 2018-04-04 2021-02-09 Samsung Electronics Co., Ltd. Image sensor and method of manufacturing image sensor
US10923523B2 (en) 2018-04-16 2021-02-16 Facebook Technologies, Llc Multi-photodiode pixel cell
US10848681B2 (en) 2018-04-17 2020-11-24 Facebook Technologies, Llc Image reconstruction from image sensor output
US10812742B2 (en) 2018-04-18 2020-10-20 Facebook Technologies, Llc Apparatus and method for determining whether a photodiode saturates and outputting a digital value representing a charge from that photodiode based on that determination
US11233085B2 (en) * 2018-05-09 2022-01-25 Facebook Technologies, Llc Multi-photo pixel cell having vertical gate structure
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11089210B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Configurable image sensor
US11089241B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Pixel cell with multiple photodiodes
US10903260B2 (en) * 2018-06-11 2021-01-26 Facebook Technologies, Llc Multi-photodiode pixel cell
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
US10931884B2 (en) 2018-08-20 2021-02-23 Facebook Technologies, Llc Pixel sensor having adaptive exposure time
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
CN109411492B (zh) * 2018-09-26 2021-01-29 上海集成电路研发中心有限公司 一种堆叠式图像传感器像素结构与制备方法
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
CN109141632A (zh) * 2018-11-06 2019-01-04 德淮半导体有限公司 像素单元、图像传感器及其制造方法以及成像装置
US11102430B2 (en) 2018-12-10 2021-08-24 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
WO2020170703A1 (ja) 2019-02-20 2020-08-27 パナソニックＩｐマネジメント株式会社 撮像装置およびその駆動方法
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
KR20200131423A (ko) * 2019-05-14 2020-11-24 주식회사 디비하이텍 포토다이오드 및 이를 포함하는 엑스레이 센서
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
CN110536084A (zh) * 2019-09-10 2019-12-03 Oppo广东移动通信有限公司 叠层互补金属氧化物半导体图像传感器及图像处理方法
CN110572594B (zh) * 2019-09-11 2022-04-15 Oppo广东移动通信有限公司 叠层互补金属氧化物半导体图像传感器及图像处理方法
CN110677605B (zh) * 2019-09-12 2022-04-12 Oppo广东移动通信有限公司 一种叠层cis、图像处理方法及存储介质和终端设备
CN110677606B (zh) * 2019-09-16 2022-06-10 Oppo广东移动通信有限公司 一种像素结构、cis和终端
CN110690237B (zh) * 2019-09-29 2022-09-02 Oppo广东移动通信有限公司 一种图像传感器、信号处理方法及存储介质
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
KR20220087436A (ko) * 2019-10-30 2022-06-24 소니 세미컨덕터 솔루션즈 가부시키가이샤 수광 소자, 거리 측정 모듈, 및, 전자 기기
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3220302B2 (ja) 1993-09-01 2001-10-22 株式会社東芝 固体撮像装置
US5965875A (en) 1998-04-24 1999-10-12 Foveon, Inc. Color separation in an active pixel cell imaging array using a triple-well structure
JP3759435B2 (ja) 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
KR100720483B1 (ko) 2005-12-09 2007-05-22 동부일렉트로닉스 주식회사 수직 칼라 필터 검출기단 및 그 제조방법
JP4894275B2 (ja) 2006-01-20 2012-03-14 ソニー株式会社 固体撮像装置
JP4992446B2 (ja) 2006-02-24 2012-08-08 ソニー株式会社 固体撮像装置及びその製造方法、並びにカメラ
US7781715B2 (en) * 2006-09-20 2010-08-24 Fujifilm Corporation Backside illuminated imaging device, semiconductor substrate, imaging apparatus and method for manufacturing backside illuminated imaging device
EP2133918B1 (en) 2008-06-09 2015-01-28 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus
JP5369505B2 (ja) * 2008-06-09 2013-12-18 ソニー株式会社 固体撮像装置、及び電子機器
US20100230583A1 (en) 2008-11-06 2010-09-16 Sony Corporation Solid state image pickup device, method of manufacturing the same, image pickup device, and electronic device
JP2010141045A (ja) * 2008-12-10 2010-06-24 Toshiba Corp 固体撮像装置
JP4905468B2 (ja) 2009-01-09 2012-03-28 ソニー株式会社 固体撮像素子
JP2011159757A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
JP2012199489A (ja) * 2011-03-23 2012-10-18 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2013012556A (ja) 2011-06-28 2013-01-17 Sony Corp 固体撮像装置とその製造方法、および電子機器
US8829637B2 (en) 2011-07-29 2014-09-09 Semiconductor Components Industries, Llc Image sensor with controllable vertically integrated photodetectors using a buried layer
US8569700B2 (en) * 2012-03-06 2013-10-29 Omnivision Technologies, Inc. Image sensor for two-dimensional and three-dimensional image capture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10879285B2 (en) 2015-09-11 2020-12-29 Sony Semiconductor Solutions Corporation Solid-state image pickup device to increase an area efficiency of a silicon interface on the transistor element side and electronic apparatus

Also Published As

Publication number Publication date
KR20180004336A (ko) 2018-01-10
CN105556674B (zh) 2019-06-21
US10008521B2 (en) 2018-06-26
CN105556674A (zh) 2016-05-04
JP5604703B1 (ja) 2014-10-15
JP2015056408A (ja) 2015-03-23
US20160111457A1 (en) 2016-04-21
EP2996149A1 (en) 2016-03-16
WO2015037547A1 (ja) 2015-03-19
EP2996149A4 (en) 2016-09-07

Similar Documents

Publication Publication Date Title
KR20160008604A (ko) 고체 촬상장치
US10147766B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
US9548328B2 (en) Solid-state image sensor and camera
US9659984B2 (en) Solid-state image sensor including a photoelectric conversion element, a charge conversion element, and a light shielding element, method for producing the same solid-state image sensor, and electronic apparatus including the same solid-state image sensor
JP4224036B2 (ja) フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
US8829578B2 (en) Solid-state imaging device
JP6126593B2 (ja) 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
KR101640260B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자기기
KR102433497B1 (ko) 고체 촬상 장치, 촬상 장치
TWI534994B (zh) 固態成像裝置，其驅動方法及電子設備
TWI497702B (zh) Solid state camera device
JP4751865B2 (ja) 裏面照射型固体撮像素子及びその製造方法
KR20170070266A (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자 기기
JP2012033583A (ja) 固体撮像素子及びその製造方法、並びに撮像装置
JP2013012551A (ja) 固体撮像装置、固体撮像装置の製造方法、及び電子機器
SG179550A1 (en) Color-optimized image sensor
JP2010245100A (ja) 固体撮像素子
US20110001207A1 (en) Solid state image sensor and manufacturing method thereof
JP4404561B2 (ja) Ｍｏｓ型カラー固体撮像装置
US11183526B2 (en) Image sensor
KR101476035B1 (ko) 고체 촬상 장치의 제조 방법 및 고체 촬상 장치
JP2007115787A (ja) 固体撮像素子
JP4645578B2 (ja) 固体撮像素子および固体撮像素子の製造方法
JP4487634B2 (ja) 固体撮像素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
A107 Divisional application of patent