KR20150136394A - 윙부를 가지는 플렉시블 적층 패키지 - Google Patents

윙부를 가지는 플렉시블 적층 패키지 Download PDF

Info

Publication number
KR20150136394A
KR20150136394A KR1020140063833A KR20140063833A KR20150136394A KR 20150136394 A KR20150136394 A KR 20150136394A KR 1020140063833 A KR1020140063833 A KR 1020140063833A KR 20140063833 A KR20140063833 A KR 20140063833A KR 20150136394 A KR20150136394 A KR 20150136394A
Authority
KR
South Korea
Prior art keywords
package
flexible
packages
layer
adhesive
Prior art date
Application number
KR1020140063833A
Other languages
English (en)
Other versions
KR102222484B1 (ko
Inventor
김종훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140063833A priority Critical patent/KR102222484B1/ko
Priority to US14/495,686 priority patent/US9425169B2/en
Priority to TW103134689A priority patent/TWI628777B/zh
Priority to CN201410670802.3A priority patent/CN105280562B/zh
Publication of KR20150136394A publication Critical patent/KR20150136394A/ko
Application granted granted Critical
Publication of KR102222484B1 publication Critical patent/KR102222484B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48092—Helix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Memories (AREA)

Abstract

플렉시블 적층 패키지는 내부에 칩을 함침하고 접촉부(contact portion)를 노출하는 플랙시블층을 포함하고 고정부(fixing portion) 및 윙부(wing portion)를 가지는 제1 및 제2패키지들, 고정부들을 상호 체결시키는 제1접착부(adhesion part), 및 접촉부들을 상호 전기적으로 연결하는 제1신축성 연결부(stretchable interconnector)를 포함한다.

Description

윙부를 가지는 플렉시블 적층 패키지{Flexible stack package with wing portion}
본 출원은 패키지 기술(package technology)에 관한 것으로서, 특히 플렉시블 윙부(flexible wing portion)을 가지는 플렉시블 적층 패키지에 관한 것이다.
전자 제품들에 요구되는 소자는 다양한 전자 회로 요소들을 포함할 수 있으며, 이러한 전자 회로 요소들은 반도체 칩(chip) 또는 다이(die)로 불리는 반도체기판에 집적될 수 있다. 반도체 칩 패키지(package)는 컴퓨터(computer)나 모바일(mobile) 기기 또는 데이터 스토리지(data storage)와 같은 전자 제품에 채용되고 있다. 전자 제품의 이동성에 대한 요구 및 입을 수 있는 웨어러벌(wearable) 기기에 대한 요구가 증대됨에 따라 구부리거나 휠 수 있는 패키지(package) 구조에 대한 관심이 증대되고 있다. 구부리거나 휘는 플렉시블한 패키지를 구현하기 위해서 다양한 시도들이 제시되고 있다. 반도체 칩이나 패키지가 얇은 두께를 유지할 경우 휘어지는 특성을 구현하기가 보다 용이할 수 있지만, 그 두께가 두꺼워질 경우 휘어지는 특성을 유지하기가 어렵다.
본 출원이 해결하고자 하는 과제는, 다수의 반도체 칩들이 적층된 구조이면서도 구부러지거나 휘어질 수 있는 플렉시블 윙부를 가지는 플렉시블 적층 패키지를 제시하는 것이다.
본 출원의 일 점은, 내부에 칩을 함침하고 접촉부(contact portion)를 노출하는 플랙시블층을 포함하고 고정부(fixing portion) 및 윙부(wing portion)를 가지는 제1 및 제2패키지들; 상기 제1 및 제2패키지들의 상기 고정부들을 상호 체결시키는 제1접착부(adhesion part); 및 상기 제1 및 제2패키지들의 상기 접촉부들을 상호 전기적으로 연결하는 제1신축성 연결부(stretchable interconnector)를 포함하는 플렉시블 적층 패키지를 제시한다.
상기 제1신축성 연결부는 양 단부들이 상기 제1 및 제2패키지들의 상기 접촉부들에 각각 체결되고 단부들 사이 부분이 구부러저 코일(coil)이나 웨이브(wave) 형상을 가지는 도전 라인을 포함할 수 있다.
상기 플렉시블 층은 상기 칩을 사이에 두는 상측 플렉시블층 및 하측 플렉시블층을 포함할 수 있다.
본 출원의 예에 따르면, 적어도 2개 이상의 단품 패키지들을 상호 적층한 전체 두께를 보다 얇게 유도하는 구조의 패키지 적층 소자를 제시할 수 있다. 단품 패키지들을 상호 전기적으로 연결하는 연결 구조에서 범프나 솔더 볼(solder ball)의 도입을 배제할 수 있어, 연결 구조의 높이를 낮게 유도할 수 있다. 이에 따라, 전체 패키지 적층 소자의 두께를 보다 낮은 두께로 유도할 수 있다.
도 1은 일 예에 따른 플렉시블 적층 패키지를 나타내 보인 단면도이다.
도 2 및 도 3은 일 예에 따른 플렉시블 적층 패키지의 신축성 연결부(stretchable interconnector)를 보여주는 도면들이다.
도 4는 일 예에 따른 플렉시블 적층 패키지가 구부러진 형상을 나타내 보인 단면도이다.
도 5 내지 도 6은 다른 일 예에 따른 플렉시블 적층 패키지를 나타내 보인 도면들이다.
도 7은 또 다른 일 예에 따른 플렉시블 적층 패키지를 나타내 보인 단면도이다.
본 출원의 예의 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "상부", "하부", 또는 "내부"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이며 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 경우를 특정하여 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되거나 체결되는 것을 의미하며, 이러한 체결 구조에 추가적인 부재가 더 개재될 수도 있다. "직접적으로 연결"되거나 "직접적으로 접속"되는 경우는 중간에 다른 구성 요소들이 존재하지 않은 것으로 해석될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들에서도 마찬가지의 해석이 적용될 수 있다. 반도체 칩은 전자 회로가 집적된 반도체 기판이 칩(chip) 형태로 절단 가공된 형태를 의미할 수 있다. 반도체 기판 또는 반도체 칩은 DRAM이나 SRAM, FLASH, MRAM, ReRAM, FeRAM 또는 PcRAM과 같은 메모리(memory) 칩이나 또는 논리 집적회로가 집적된 로직(logic) 칩을 의미할 수 있다.
도 1 내지 도 4는 일 예에 따른 플렉시블 적층 패키지를 설명하기 위해서 제시한 도면들이다.
도 1은 플렉시블 적층 패키지(10)를 보여주고, 도 2 및 도 3은 신축성 연결부(stretchable interconnector: 400)를 보여주고, 도 4는 플렉시블 적층 패키지(10)의 구부러진 형상을 보여준다. 도 1을 참조하면, 플렉시블 적층 패키지(10)는 구부러지거나 휘어질 수 있는 플렉시블한 단품 패키지들(100, 200)이 적층된 형상을 가진다. 플렉시블한 단품 패키지들(100, 200) 개개는 전제 적층 패키지(10)의 일부를 이루는 서브 패키지(sub package) 또는 단위 패키지(unit package)일 수 있다. 플렉시블한 단품 패키지들(100, 200) 개개는 그 내부에 반도체 칩(110, 210)을 함침하는 플렉시블한 층(120, 220)을 포함하여 이루어질 수 있다.
반도체 칩(110, 210)은 집적회로들이 실리콘(Si) 기판과 같은 반도체 기판에 집적되어 이루어질 수 있으며, 그 두께는 휘어질 수 있도록 얇은 두께를 가지도록 가공될 수 있다. 반도체 칩(110, 210)은 집적회로가 집적된 활성면(active surface)에 반대되는 후면(backside)를 연마하여 제거함으로써, 그 두께가 휘어질 수 있을 정도로 얇은 두께, 예컨대, 최대 30㎛ 이하의 두께를 가질 수 있다. 30㎛ 보다 큰 두께를 반도체 칩(110, 210)이 가질 경우 너무 두꺼운 두께에 기인하여 휘거나 구부러지기 보다는 깨지거나 크랙(crack)이 발생될 수 있다.
반도체 칩(110, 210)이 구부러지거나 휘어질 때 반도체 칩(110, 210)에는 응력(stress)의 영향이 유발된다. 플렉시블층(120, 220)은 반도체 칩(110, 210)의 위치에 기계적힘을 중화시키는 기계적 중화면(mechanical neutral plane)을 유도하도록, 반도체 칩(110, 210)을 사이에 두고 합지(lamination)된 하측 플렉시블층(121, 221) 및 상측 플렉시블층(123, 223)을 포함하여 구비될 수 있다. 반도체 칩(110, 210) 내에 집적된 회로들을 외부와 전기적으로 연결할 연결 단자(111, 211)들이 위하는 반도체 칩(110, 210)의 상면을 덮도록 상측 플렉시블층(123, 223)이 위치하고, 반대 하면을 덮도록 하측 플렉시블층(121, 221)이 위치할 수 있다.
하측 플렉시블층(121, 221) 또는 상측 플렉시블층(123, 223)은 플렉시블한 물질의 층으로 이루어질 수 있으며, 또한, 신축성을 가지는 신축성 또는 탄성 물질의 층을 포함하여 이루어질 수 있다. 하측 플렉시블층(121, 221) 또는 상측 플렉시블층(123, 223) 예컨대 폴리머(polymer) 물질이나 고무(rubber) 물질 또는 탄성중합체(elastomer) 물질을 포함하는 층으로 이루어질 수 있다. 이들 물질은 휘어지거나 구부러지거나 하는 플렉시블한 층 또는 필름, 기판 형태로 가공될 수 있고, 이들의 층이나 필름은 탄성 또는 신축성을 가질 수 있다. 플렉시블층(120, 220)의 플렉시블한 특성 또는 탄성 특성에 의해서 그 내부에 함침된 반도체 칩(110, 210)에 기계적 중화면이 유도될 수 있어, 반도체 칩(110, 210)에 걸릴 수 있는 응력을 보다 완화하여 반도체 칩(110, 210)이 깨지거나 크랙을 유발하지 않고 더 크게 구부러지거나 더 크게 휘어지도록 허용할 수 있다.
도 1 및 도 4를 함께 참조하면, 플렉시블 적층 패키지(10)가 중앙부에 비해주변부가 아래 방향으로 휘어있는 형태, 다시 말해 크라잉 형태(crying shape)로 휘어질 경우, 제1상측 플렉시블층(123)과 제1칩(110) 사이의 계면 부분 및 제1상측 플렉시블층(123) 자체에 인장 스트레스(tensile stress)가 인가되지만, 제1상측 플렉시블층(123)이 인장 스트레스를 상쇄시키는 방향으로 탄성 복원력을 제공할 수 있다. 또는 제1상측 플렉시블층(123)은 인장 스트레스를 버퍼(buffer)하여 완화 또는 감쇄시키는 층으로 작용할 수 있다. 제1하측 플렉시블층(121)과 제1칩(110) 사이의 계면 부분 및 제1하측 플렉시블층(123) 자체에는 반대로 압축 스트레스(compressive stress)가 인가되지만, 제1하측 플렉시블층(121)이 압축 스트레스를 상쇄시키는 방향으로 탄성 복원력을 제공하거나 흡수 감쇄시킬 수 있다. 이와 같이 제1플렉시블층(120)은 플렉시블 적층 패키지(10)나 제1패키지(100)가 휘어질 때 내부의 반도체 제1칩(110)에 인가되는 스트레스를 상쇄시키는 힘을 유도하여 제1칩(110)의 위치에 기계적 중화면을 유도할 수 있다. 제1플렉시블층(120)은 반도체 제1칩(110)에 실제 인가되는 응력을 완화시킴으로써, 반도체 제1칩(110)이 휘어지면서도 크랙이 유발되거나 깨지는 것이 억제되도록 유도한다.
도 1을 다시 참조하면, 플렉시블 적측 패키지(10)를 이루는 플렉시블 패키지들(100, 200) 개개는 고정부(fixing portion: 101, 201) 및 윙부(wing portion: 103, 105, 203, 205)로 상호 구분된다. 고정부(101, 201)는 상하의 제1 및 제2패키지들(110, 210)들이 상호 체결 고정되는 위치 부분으로 설정된다. 윙부(wing portion: 103, 105, 203, 205)는 플렉시블하게 상하로 유동되거나 구부러질 수 있는 있는 위치 부분으로 설정된다. 윙부(103, 105, 203, 205)는 고정부(101, 210)의 양측 가장 자리 부분으로 각각 윙 제1부분(103, 203) 및 윙 제2부분(105, 205)으로 설정될 있다. 또는 고정부(101, 201)가 한 쪽으로 치우쳐 위치하고, 다른 쪽에 윙 제1부분(103, 203) 또는 윙 제2부분(105, 205) 만이 단독으로 설정될 수도 있다.
고정부(101, 201)에만 제1접착부(300)가 도입되어 제1 및 제2패키지(110, 210)을 상호 체결시켜 고정한다. 제1패키지(100)의 제1고정부(101)와 제2패키지(200)의 제2고정부(201)에 제1접착부(300)가 접착되어 상호 간을 기계적으로 체결한다. 제1접착부(300)는 유전 물질의 접착제를 포함하는 층으로 도입될 수 있다. 고정부(101, 201)가 제1접착부(300)에 의해 고정되지만, 제1패키지(100)의 제1윙부(103, 105)와 제2패키지의 제2윙부(203, 205)는 상호 마주보며 그 사이에 이격 간극 갭(gap)을 가지도록 위치할 수 있다. 제1 및 제2윙부들(103, 105, 203, 205)은 구속되지 않고 상대적으로 자유롭게 구부러지거나 휘어질 수 있는 플렉시블(flexible)한 국부적 부분을 의미할 수 있다. 윙부(103, 105, 203, 205)는 플렉시블 적층 패키지(10)가 휘거나 구부러질수 있는 플렉시블 기능을 가지도록 허용하는 부분일 수 있다. 고정부(101, 201)가 설정되는 위치에 따라 제1윙부(103, 203)와 제2윙부(203, 205)의 길이가 상호 같거나 또는 다르게 설정될 수 있다.
도 1 및 도 2를 함께 참조하면, 반도체 칩(110, 210) 내에 집적된 회로들을 외부와 전기적으로 연결하는 패드(pad)와 같은 연결 단자(111, 211)에 전기적으로 연결되는 접촉부(130, 230)가 패키지들(100, 200)에 각각 구비된다. 접촉부(130, 230)는 플렉시블층(120, 220)을 관통하여 노출되도록 구비될 수 있다. 접촉부(130, 230)는 패키지들(100, 200)의 가장자리 부분인 윙부(103, 105, 203, 205)에 위치하며, 상측 플렉시블층(123, 223)을 관통하도록 구비될 수 있다. 접촉부(130, 230)는 패드 형태나 또는 범프(bump) 등의 형태로 구비될 수 있다.
제1신축성 연결부(stretchable interconnector: 400)는 제1패키지(100)의 I/O 패드인 제1단자(111)에 접속되어 이들의 연장부일 수 있는 제1접촉부(130)와 제2패키지(100)의 제2단자(211)에 접속된 제2접촉부(230)를 상호 연결한다. 제1신축성 연결부(400)는 양 단부가 제1 및 제2접촉부(130, 230)들에 각각 체결되어 연결되고, 단부들 사이의 라인(line) 몸체 부분이 도 2에 제시된 바와 같이 코일 형태로 감긴 형상을 가지는 도전 라인을 구비할 수 있다. 제1신축성 연결부(400)는 코일 형상 외에 신축될 수 있는 부재로 구비될 수 있다. 예컨대, 제1신축성 연결부(400)는 양 단부가 제1 및 제2접촉부(130, 230)들에 각각 체결되어 연결되고, 단부들 사이의 라인(line) 몸체 부분이 도 4에 제시된 바와 같이 구부러져 물결 웨이브(wave) 형상을 가지는 도전 라인으로 구비하는 웨이브형 제1신축성 연결부(401)로 변형될 수 있다. 코일 형상이나 웨이브 형상은 제1신축성 연결부(400, 401)가 신장되거나 압축되도록 허용할 수 있어, 도 4에 제시된 바와 같이 플렉시블 적층 패키지(10)가 휠 때 제1신축성 연결부(401)가 플렉서블하게 압축 또는 신장될 수 있다. 접촉부(130, 230)이 위치하는 윙부(103, 105, 203, 205)가 자유롭게 또는 플렉서블하게 상대적으로 유동할 때, 제1신축성 연결부(400, 401)가 플렉서블하므로 윙부(103, 105, 203, 205)의 움직임을 구속하지 않고 자유롭게 허용할 수 있다.
제1패키지(100) 상에 제2패키지(200)가 적층될 때, 제1접촉부(130)가 제2접촉부(230)와 상호 대향되어 마주보도록, 제1패키지(100)의 제1상측 플렉서블층(123)에 제2패키지(200)의 제2상측 플렉서블층(223)이 대향되도록 적층될 수 있다. 제1접촉부(130)에 연결된 제1신축성 연결부(400)는 상호 마주보는 제1윙부(103, 105)와 제2윙부(203, 205) 사이의 갭(gap) 부분을 지나 연장되어 제2접촉부(230)에 연결된다. 도 1에 제시된 바와 같이, 제1 및 제2패키지들(100, 200)은 계단 형상을 이루도록 상호 간에 오프셋(off set)된 위치에 적층될 수 있다.
도 3을 참조하면, 제1신축성 연결부(400)의 몸체를 이루는 도전 라인을 피복하여 전기적으로 절연하는 절연 피복층(450)을 더 구비할 수 있다. 절연 피복층(450)은 폴리머 물질과 같은 유연하고 플렉시블한 절연 물질로 구비될 수 있다. 제1신축성 연결부(400)는 금(Au) 또는 알루미늄(Al), 구리(Cu)를 포함하는 금속 라인으로 구비될 수 있으며, 와이어 본딩(wire bonding)과 같은 연결 라인을 형성하는 기술를 채용하여 형성될 수 있다. 제1신축성 연결부(400)가 접촉부(230 또는 130)에 연결된 후, 폴리머 물질을 스프레이(spray) 등으로 도포하여 피복함으로써, 절연 피복층(450)을 형성할 수 있다.
도 5 내지 도 6은 다수의 패키지들(2100, 2200, 2300, 2400)이 계단 형상을 이루는 플렉시블 적층 패키지(20)를 나타내 보인 도면들이다.
도 5를 참조하면, 제1패키지(2100)는 제1접촉부(2130)가 연결된 제1칩(2110)을 상측 및 하측 플렉시블층들(2121, 2123) 사이에 둔 제1플렉시블층(2120)을 포함하고, 제2패키지(2200)는 제2접촉부(2230)가 연결된 제2칩(2210)을 내부에 함침한 제2플렉시블층(2220)을 포함하고, 제3패키지(2300)는 제3접촉부(2330)가 연결된 제3칩(2310)을 내부에 함침한 제3플렉시블층(2320)을 포함하고, 제4패키지(2400)는 제4접촉부(2430)가 연결된 제2칩(2410)을 내부에 함침한 제4플렉시블층(2420)을 포함한다. 제1 내지 제4패키지들(2100, 2200, 2300, 2400)은 계단 형상을 이루도록 상호 간에 오프셋(off set)된 위치에 적층될 수 있으며, 지그 재그(zigzag) 계단 형상을 이루도록 적층될 수 있다.
제1 내지 제4패키지들(2100, 2200, 2300, 2400) 개개의 고정부(2201)들은 윙부들(2203, 2205)을 각각 설정하며 상호 간에 중첩된 위치에 위치하고, 이들 고정부(2201)들을 상호 체결하는 접착부들(2310, 2320, 2330)이 패키지들(2100, 2200, 2300, 2400) 사이에 도입될 수 있다. 접착부들(2310, 2320, 2330)은 상호 간에 중첩된 위치에 위치할 수 있다. 이에 따라, 윙부(2203, 2205)로 설정된 제1 내지 제4패키지들(2100, 2200, 2300, 2400) 개개의 영역들이 자유롭게 구부러지거나 휠 수 있는 플렉시블한 특성을 유지할 수 있다.
제1 내지 제4패키지들(2100, 2200, 2300, 2400) 개개의 접촉부들(2130, 2230, 2330, 2430)이 동일한 방향을 바라보게 위치하도록 패키지들이 적층될 수 있다. 접촉부들(2130, 2230, 2330, 2430)을 상호 연결하도록 신축성 연결부들(2411, 2421, 2431)이 구비될 수 있다. 신축성 연결부들(2411, 2421, 2431)는 제2 내지 제4패키지들(2200, 2300, 2400)의 윙부(2203, 2205)로 설정된 개개의 모서리부의 외측을 돌아 이격되어 지나가도록 연장된 형상으로 구비될 수 있다.
도 6에 제시된 바와 같이, 제1접촉부(2130)와 제2접촉부(2230)을 연결하는 제1신축성 연결부(2410)가 구비되고, 제1신축성 연결부(2410)의 단부가 체결된 제2접촉부(2230) 부분에 인근하는 다른 부분에 제2신축성 연결부(2420)의 단부가 연결되어, 제2신축성 연결부(2420)가 제1신축성 연결부(2410)와 제2접촉부(2230)을 매개로 하여 상호 전기적으로 연결될 수 있다.
도 7은 패키지 기판(3700)에 실장된 플렉시블 적층 패키지(30)를 보여준다.
도 7을 참조하면, 제1패키지(3100)는 제1칩(3110)을 상측 및 하측 플렉시블층들(3121, 3123) 사이에 둔 제1플렉시블층(3120)을 포함하고, 제2패키지(3200)는 제2칩(3210)을 내부에 함침한 제2플렉시블층(3220)을 포함한다. 제1패키지(3100)와 제2패키지(3200)의 고정부들은 제1접착부(3310)에 의해 상호 체결 고정된다. 제1패키지(3100)와 제2패키지(3200) 각각의 모서리부들이 상호 간에 수직하게 정렬되도록 제1 및 제2패키지들(3100, 3200)이 상호 수직 적층될 수 있다. 제1 및 제2패키지들(3100, 3200)의 접촉부들을 상호 연결하는 제1신축성 연결부(3410)가 구비될 수 있다.
제1패키지(3100)는 패키지 기판(3700)에 제2접착부(3350)에 의해 부착 고정될 수 있다. 이때, 제2접착부(3350)는 제1접착부(3310)에 중첩되는 위치에 위치한다. 즉, 제1패키지(3100)의 고정부의 일면은 제1접착부(3310)가 접착되고, 이에 반대되는 반대측 다른 일면 부분에는 제2접착부(3350)가 접착된다. 제2접착부(3350)가 제1패키지(3100)의 고정부만을 고정시키므로, 제1패키지(3100)의 다른 윙부는 자유롭게 구부러지거나 휘어지는 플렉시블 특성을 유지할 수 있다.
패키지 기판(3700)은 실질적으로 플렉시블한 기판 몸체부(3701)에 제1 및 제2패키지들(3100, 3200)들과의 전기적 연결을 위한 회로 제1배선부(3702)가 랜딩(landing) 단자로 구비한다. 회로 제1배선부(3702)가 형성된 면에 반대되는 반대측 면에 위치하는 회로 제2배선부(3703)가 구비될 수 있으며, 회로 제1배선부(3702)와 제2배선부(3703)을 상호 연결하는 연결 배선부(3705)가 몸체부(3701) 내에 구비될 수 있다. 기판 몸체부(3701)는 적층 패키지의 플렉시블한 특성을 유지하기 위해서, 플렉시블한 물질로 이루어지는 기판 또는 필름 형태를 가질 수 있다. 기판 몸체부(3701)는 폴리이미드와 같이 플렉시블한 폴리머 물질의 필름 또는 다양한 폴리머 또는 유전 물질의 필름이 다층으로 합지된 기판일 수 있다.
제2신축성 연결부(3430)가 회로 제1배선부(3702)와 제1패키지(3100)의 접촉부(3130) 접촉부를 상호 전기적으로 연결하도록 구비된다. 이에 따라, 패키지 기판(3700)이나 제1패키지(3100)가 구부러지거나 휘어지더라도, 제2신축성 연결부(3430)는 단락되지 않고 함께 신장되거나 압축되어 전기적 연결을 유지시킬 수 있다. 이를 위해서, 제2신축성 연결부(3430)는 코일 형상이나 물결 형상을 가질 수 있다.
상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 출원에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.
100, 200: 반도체 칩, 120, 220: 플렉시블 층,
300: 접착부, 400; 신축성 연결부.

Claims (20)

  1. 내부에 칩을 함침하고 접촉부(contact portion)를 노출하는 플랙시블층을 포함하고 고정부(fixing portion) 및 윙부(wing portion)를 가지는 제1 및 제2패키지들;
    상기 제1 및 제2패키지들의 상기 고정부들을 상호 체결시키는 제1접착부(adhesion part); 및
    상기 제1 및 제2패키지들의 상기 접촉부들을 상호 전기적으로 연결하는 제1신축성 연결부(stretchable interconnector)를 포함하는 플렉시블 적층 패키지.
  2. 제1항에 있어서,
    상기 제1신축성 연결부는
    양 단부들이 상기 제1 및 제2패키지들의 상기 접촉부들에 각각 체결되고 단부들 사이 부분이 구부러저 코일(coil)이나 웨이브(wave) 형상을 가지는 도전 라인을 포함하는 플렉시블 적층 패키지.
  3. 제2항에 있어서,
    상기 제1신축성 연결부는
    상기 도전 라인을 피복하는 절연 피복층을 더 포함하는 플렉시블 적층 패키지.
  4. 제1항에 있어서,
    상기 접촉부는
    상기 윙부에 위치하는 플렉시블 적층 패키지.
  5. 제4항에 있어서,
    상기 제1 및 제2패키지들은
    상기 제1패키지의 접촉부와 상기 제2패키지의 접촉부가 상호 대향되어 마주보도록 상호 적층된 플렉시블 적층 패키지.
  6. 제5항에 있어서,
    상기 신축성 연결부는
    상기 제1 및 제2패키지들의 상기 윙부들이 마주보는 사이 갭(gap) 부분으로 연장된 플렉시블 적층 패키지.
  7. 제4항에 있어서,
    상기 제1 및 제2패키지들은
    상기 제1패키지의 접촉부와 상기 제2패키지의 접촉부가 동일한 방향을 바라보도록 상호 적층된 적층 패키지.
  8. 제7항에 있어서,
    상기 신축성 연결부는
    상기 제1 및 제2패키지들의 상기 윙부들 중 어느 하나의 윙부의 모서리부 외측으로 이격되어 지나가도록 연장되는 플렉시블 적층 패키지.
  9. 제4항에 있어서,
    상기 윙부는 상기 고정부의 양측 부분으로 설정된 플렉시블 적층 패키지.
  10. 제1항에 있어서,
    상기 제1 및 제2패키지들은
    각각의 모서리부들이 수직하게 정렬되도록 상호 간에 실질적으로 수직하게 적층된 플렉시블 적층 패키지.
  11. 제1항에 있어서,
    상기 제1 및 제2패키지들은
    계단 형상을 이루도록 상호 간에 오프셋(off set)된 위치에 적층된 플렉시블 적층 패키지.
  12. 제1항에 있어서,
    상기 칩은
    30 ㎛ 이하의 두께를 가지는 플렉시블 적층 패키지.
  13. 제1항에 있어서,
    상기 플렉시블 층은
    상기 칩을 사이에 두는 상측 플렉시블층 및 하측 플렉시블층을 포함하는 플렉시블 적층 패키지.
  14. 제1항에 있어서,
    상기 플렉시블 층은
    폴리머(polymer), 고무(rubber) 또는 탄성중합체(elastomer)를 포함하는 플렉시블 적층 패키지.
  15. 제14항에 있어서,
    상기 플렉시블 층은
    폴리이미드(polyimide)를 포함하는 플렉시블 적층 패키지.
  16. 제1항에 있어서,
    상기 제1패키지가 상측에 위치하는 패키지 기판; 및
    상기 접착층이 접착된 상기 제1패키지의 상기 고정부의 일면에 반대되는 다른 일면 부분과 상기 패키지 기판 표면 일부를 접착시키는 제2접착부를 더 포함하는 플렉시블 적층 패키지.
  17. 제16항에 있어서,
    상기 패키지 기판에 위치하는 회로 배선부와
    상기 제1패키지의 상기 접촉부를 전기적으로 연결하는 제2신축성 연결부(stretchable interconnector)를 더 포함하는 플렉시블 적층 패키지.
  18. 제16항에 있어서,
    상기 패키지 기판은
    플렉시블 물질을 포함하여 이루어진 플렉시블 적층 패키지.
  19. 제1항에 있어서,
    상기 제2패키지 상에 위치하는 제3패키지; 및
    상기 제3패키지의 고정부와 상기 제2패키지의 상기 고정부를 제3접착부(adhesion part)를 포함하는 플렉시블 적층 패키지.
  20. 제19항에 있어서,
    상기 제3접착부와 상기 제1접착부는
    상호 중첩되는 위치에 위치하는 플렉시블 적층 패키지.
KR1020140063833A 2014-05-27 2014-05-27 윙부를 가지는 플렉시블 적층 패키지 KR102222484B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140063833A KR102222484B1 (ko) 2014-05-27 2014-05-27 윙부를 가지는 플렉시블 적층 패키지
US14/495,686 US9425169B2 (en) 2014-05-27 2014-09-24 Flexible stack packages having wing portions
TW103134689A TWI628777B (zh) 2014-05-27 2014-10-06 具有翼部分的可撓性堆疊封裝
CN201410670802.3A CN105280562B (zh) 2014-05-27 2014-11-20 具有翼部分的挠性堆叠封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140063833A KR102222484B1 (ko) 2014-05-27 2014-05-27 윙부를 가지는 플렉시블 적층 패키지

Publications (2)

Publication Number Publication Date
KR20150136394A true KR20150136394A (ko) 2015-12-07
KR102222484B1 KR102222484B1 (ko) 2021-03-04

Family

ID=54702685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140063833A KR102222484B1 (ko) 2014-05-27 2014-05-27 윙부를 가지는 플렉시블 적층 패키지

Country Status (4)

Country Link
US (1) US9425169B2 (ko)
KR (1) KR102222484B1 (ko)
CN (1) CN105280562B (ko)
TW (1) TWI628777B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297572B2 (en) * 2014-10-06 2019-05-21 Mc10, Inc. Discrete flexible interconnects for modules of integrated circuits
KR20170060372A (ko) 2015-11-24 2017-06-01 에스케이하이닉스 주식회사 휘어진 칩을 이용한 플렉서블 패키지
CN106920779B (zh) * 2017-03-09 2019-09-06 三星半导体(中国)研究开发有限公司 柔性半导体封装件的组合结构及其运输方法
US10950551B2 (en) * 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US11201096B2 (en) * 2019-07-09 2021-12-14 Texas Instruments Incorporated Packaged device with die wrapped by a substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845991A (ja) * 1995-07-26 1996-02-16 Hitachi Ltd 半導体装置の製造方法およびそれによって得られる半導体装置
KR20050033664A (ko) * 1994-11-15 2005-04-12 폼팩터, 인크. 가요성 와이어로부터 전기 접점 구조물의 제조
KR20070078953A (ko) * 2006-01-31 2007-08-03 주식회사 하이닉스반도체 적층형 패키지
JP2010118395A (ja) * 2008-11-11 2010-05-27 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
US20110285215A1 (en) * 2009-02-07 2011-11-24 Murata Manufacturing Co., Ltd. Method for manufacturing module with planar coil, and module with planar coil

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027958A (en) 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
US6025728A (en) * 1997-04-25 2000-02-15 Micron Technology, Inc. Semiconductor package with wire bond protective member
US6153929A (en) 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
US6882546B2 (en) * 2001-10-03 2005-04-19 Formfactor, Inc. Multiple die interconnect system
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7759167B2 (en) 2005-11-23 2010-07-20 Imec Method for embedding dies
KR101336569B1 (ko) * 2007-05-22 2013-12-03 삼성전자주식회사 증가된 결합 신뢰성을 갖는 반도체 패키지 및 그 제조 방법
KR101013557B1 (ko) 2008-11-06 2011-02-14 주식회사 하이닉스반도체 플랙시블 반도체 패키지 및 이를 제조하기 위한 와이어 본딩 장치
CN103187404A (zh) * 2011-12-31 2013-07-03 刘胜 半导体芯片堆叠封装结构及其工艺
US9082763B2 (en) * 2012-03-15 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Joint structure for substrates and methods of forming

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050033664A (ko) * 1994-11-15 2005-04-12 폼팩터, 인크. 가요성 와이어로부터 전기 접점 구조물의 제조
JPH0845991A (ja) * 1995-07-26 1996-02-16 Hitachi Ltd 半導体装置の製造方法およびそれによって得られる半導体装置
KR20070078953A (ko) * 2006-01-31 2007-08-03 주식회사 하이닉스반도체 적층형 패키지
JP2010118395A (ja) * 2008-11-11 2010-05-27 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
US20110285215A1 (en) * 2009-02-07 2011-11-24 Murata Manufacturing Co., Ltd. Method for manufacturing module with planar coil, and module with planar coil

Also Published As

Publication number Publication date
US20150348942A1 (en) 2015-12-03
CN105280562A (zh) 2016-01-27
US9425169B2 (en) 2016-08-23
KR102222484B1 (ko) 2021-03-04
CN105280562B (zh) 2019-09-13
TW201545310A (zh) 2015-12-01
TWI628777B (zh) 2018-07-01

Similar Documents

Publication Publication Date Title
JP4058642B2 (ja) 半導体装置
JP4452627B2 (ja) 集積回路アセンブリ
KR102222484B1 (ko) 윙부를 가지는 플렉시블 적층 패키지
KR102033787B1 (ko) 플렉시블 적층 패키지
TW201203128A (en) Semiconductor memory device and manufacturing the same
TWI481001B (zh) 晶片封裝結構及其製造方法
KR102342277B1 (ko) 다수의 반도체 다이 기와식 스택을 포함하는 반도체 소자 어셈블리
KR101890711B1 (ko) 범프 버퍼 스프링패드부를 포함하는 전자 소자의 패키지 및 제조 방법
KR20150129939A (ko) 반도체 패키지 및 그 제조 방법
KR20130022821A (ko) 스택 패키지 및 그의 제조 방법
US9024452B2 (en) Semiconductor package comprising an interposer and method of manufacturing the same
KR20170034957A (ko) 플렉서블윙 배선기판을 포함하는 반도체 패키지
KR100813623B1 (ko) 가요성 필름, 이를 이용한 반도체 패키지 및 제조방법
JP3693057B2 (ja) 半導体装置の製造方法
TW201606947A (zh) 晶片之正、背面間電性連接結構及其製造方法
US8624390B2 (en) Packaging an electronic device
KR101662386B1 (ko) 지지 기판을 이용한 플렉서블 소자 제조 방법 및 이에 의하여 제조된 플렉서블 소자
TWI677945B (zh) 半導體裝置
EP2557594A1 (en) Semiconductor device reducing risks of a wire short-circuit and a wire flow
KR20090032845A (ko) 반도체 패키지 및 그의 제조방법
KR20170026676A (ko) 슬라이딩 상호 연결 배선 구조를 포함하는 플렉서블 소자
CN109103147B (zh) 柔性封装架构、制作方法及具有该架构的可穿戴设备
KR100947146B1 (ko) 반도체 패키지
TWI423405B (zh) 具載板之封裝結構
US8129826B2 (en) Semiconductor package apparatus having redistribution layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant