KR101662386B1 - 지지 기판을 이용한 플렉서블 소자 제조 방법 및 이에 의하여 제조된 플렉서블 소자 - Google Patents

지지 기판을 이용한 플렉서블 소자 제조 방법 및 이에 의하여 제조된 플렉서블 소자 Download PDF

Info

Publication number
KR101662386B1
KR101662386B1 KR1020140094466A KR20140094466A KR101662386B1 KR 101662386 B1 KR101662386 B1 KR 101662386B1 KR 1020140094466 A KR1020140094466 A KR 1020140094466A KR 20140094466 A KR20140094466 A KR 20140094466A KR 101662386 B1 KR101662386 B1 KR 101662386B1
Authority
KR
South Korea
Prior art keywords
substrate
circuit board
flexible
electronic device
conductive film
Prior art date
Application number
KR1020140094466A
Other languages
English (en)
Other versions
KR20150031399A (ko
Inventor
백경욱
이건재
황건태
유현균
김도현
김유선
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to US14/478,279 priority Critical patent/US10172241B2/en
Publication of KR20150031399A publication Critical patent/KR20150031399A/ko
Application granted granted Critical
Publication of KR101662386B1 publication Critical patent/KR101662386B1/ko

Links

Images

Abstract

제 1 플렉서블 기판; 상기 제 1 플렉서블 기판상에 구비된 회로기판;
상기 회로기판 상에 구비된 전자소자; 상기 전자소자 상에 구비되며, 상기 전자소자와 전기적으로 연결된 범프; 상기 회로소자 상에 구비된 제 2 플렉서블 기판; 및 상기 제 2 플렉서블 기판과 상기 회로기판 사이에 구비되며, 상기 범프와 물리적으로 접촉하며, 상기 제 2 플렉서블 기판의 측면으로 연장되는 전극라인을 포함하는 것을 특징으로 하는 플렉서블 소자가 제공된다.

Description

지지 기판을 이용한 플렉서블 소자 제조 방법 및 이에 의하여 제조된 플렉서블 소자{Method for manufacturing flexible device using holding wafer, and flexible device manufactured by the same}
본 발명은 지지 기판을 이용한 플렉서블 소자 패키징 방법 및 이에 의하여 제조된 플렉서블 소자에 관한 것으로, 보다 상세하게는 플렉서블 소자의 가요성을 그대로 유지하면서, 기계적으로 강건한 새로운 플렉서블 소자 패키징 방법 및 이에 의하여 제조된 플렉서블 소자에 관한 것이다.
플렉서블 전자소자(flexible electronic device)는 소정의 힘이 가해짐에 따라 휘어지거나, 구부러질 수 있는 전자소자를 의미한다. 이와 같은 플렉서블 소자는 소자 자체의 가요성뿐만 아니라, 소자 하부의 기판과 소자를 덮는 코팅층 또한 소정 수준의 가용성을 가져야 한다.
하지만, 플렉서블 등과 같은 가요성 기판(플렉서블 기판)은 보통 고온 환경에서 진행되는 반도체 소자 제조 공정을 견디기에는 적합하지 않다는 문제가 있다. 더 나아가, 완성된 플렉서블 소자는 기판-소자-코팅층 사이에 충분한 접합력이 있어야 하는데, 만약 충분한 접합이 이루어지지 않는 경우, 휘어짐에 따라 기판-소자-코팅층 사이의 접합이 떨어지는 문제가 있다. 또한 인체 내와 같은 용액 환경에서 코팅층의 충분한 방수 특성은 플렉서블 전자소자에 있어서, 매우 중요하나, 코팅층의 충분한 방수 특성을 고려한 플렉서블 전자소자는 아직 개시되지 않고 있다.
따라서, 대면적 집적 회로(LSI)가 플렉서블한 형태로 구현된 경우에도, 소자의 방수, 소자의 기계적 보호, 열 방출을 효과적으로 수행하면서, 소자로부터 발생된 전기적 신호를 외부로 전달하기 위한, 플렉서블 소자용 패키징 기술이 필요하다.
따라서, 본 발명이 해결하고자 하는 과제는 플렉서블 소자에 적용할 수 있는, 새로운 플렉서블 소자용 패키징 방법과, 이에 의하여 제조된 플렉서블 소자를 제공하는 것이다.
상기 과제를 해결하기 위하여, 본 발명은 제 1 플렉서블 기판; 상기 제 1 플렉서블 기판상에 구비된 회로기판; 상기 회로기판 상에 구비된 전자소자; 상기 전자소자 상에 구비되며, 상기 전자소자와 전기적으로 연결된 범프; 상기 전자소자 상에 적층된 이방성 전도성 필름; 상기 이방성 전도성 필름상에 구비된 제 2 플렉서블 기판; 및 상기 이방성 전도성 필름과 상기 제 2 플렉서블 기판 사이에 구비되며, 상기 범프와 전기적으로 연결되며, 상기 제 2 플렉서블 기판의 측면으로 연장되는 전극라인을 포함하는 것을 특징으로 하는 플렉서블 소자를 제공한다.
본 발명의 일 실시예에서, 상기 회로기판은 실리콘층 및 실리콘 산화물층을 포함하는 실리콘 기판이다.
본 발명의 일 실시예에서, 상기 실리콘 기판은 SOI 기판 중 하부 실리콘층이 제거된 실리콘 기판이다.
본 발명의 일 실시예에서, 상기 전극 라인은 상기 이방성 전도성 필름과 접촉한 후, 상기 플렉서블 기판의 측면으로 연장된다.
본 발명의 일 실시예에서, 상기 제 2 플렉서블 기판은 플렉서블 소자이다.
본 발명의 일 실시예에서, 상기 제 1 플렉서블 기판보다 상기 비등방성 절연 필름이 더 크며, 상기 비등방성 절연 필름보다 상기 제 2 플라스틱 기판이 더 크다.
본 발명의 일 실시예에서, 상기 전극라인은 상기 비등방성 절연 필름으로부터 상기 제 2 플라스틱 기판 측면으로 통하여 노출되도록 연장된다.
본 발명은 상기 과제를 해결하기 위하여, 회로기판 상에 상부에 범프가 구비된 전자소자를 제조하는 단계; 상기 전자소자 상에 고정기판을 접촉시켜, 상기 회로기판을 고정시키는 단계; 상기 회로기판의 두께를 감소시키는 단계; 상기 회로기판 하부에 지지기판을 접촉시키는 단계; 상기 고정기판을 제거하는 단계; 및 상기 전자기판 상부 방향으로, 이방성 전도성 필름을 적층한 후, 전극라인이 구비된 플렉서블 기판을 가열/가압하는 단계;를 포함하는 플렉서블 소자 제조방법을 제공한다.
본 발명의 일 실시예에서, 상기 회로기판은 SOI 기판이며, 상기 두께를 감소시키는 단계는 상기 SOI 기판 하부의 하부 실리콘층을 식각시키는 방식으로 진행된다.
본 발명의 일 실시예에서, 상기 회로기판을 고정시키는 단계는, 상기 회로기판 상의 전자소자에 상기 고정기판을 접착시키는 방식으로 진행되며, 상기 회로기판 하부에 지지기판을 접촉시키는 단계는, 상기 지지기판에 상기 회로 기판 하부를 접착시키는 방식으로 진행된다.
본 발명은 또한 순차적으로 적층된 하부 실리콘층-실리콘산화물층-상부 실리콘층으로 이루어진 회로기판상에 전자 소자를 제조하는 단계; 상기 전자소자 상에 제 1 접착수지를 도포하는 단계; 상기 접착수지상에 제 1 지지기판을 접합시키는 단계; 상기 회로기판 하부를 식각하여 상기 회로기판의 두께를 조절하는 단계; 상기 회로기판의 후면에 제 2 접착수지를 도포한 후, 제 1 플렉서블 기판을 상기 회로기판 후면에 접합시키는 단계; 상기 제 1 지지기판을 제거하는 단계; 상기 제 1 플렉서블 기판 후면에 제 2 지지기판을 부착시키는 단계; 상기 전자소자 상에 복수 개의 범프를 적층하는 단계; 상기 범프 상에 이방성 전도성 필름을 적층한 후, 제 2 플렉서블 기판으로 가열/가압하는 단계; 및 상기 제 2 지지기판을 제거하는 단계를 포함하는 것을 특징으로 하는 플렉서블 소자 제조방법을 제공한다.
본 발명의 일 실시예에서, 상기 제 1 플렉서블 기판보다 상기 비등방성 절연 필름이 더 크며, 상기 비등방성 절연 필름보다 상기 제 2 플라스틱 기판이 더 크다. 또한, 상기 전극라인은 상기 비등방성 절연 필름으로부터 상기 제 2 플라스틱 기판 측면으로 통하여 노출되도록 연장된 것을 특징으로 하는 플렉서블 소자 제조방법.
본 발명에 따르면, 하부실리콘층-실리콘산화물층-상부실리콘층으로 이루어진 실리콘-온-인슐레이터(SOI) 기반 회로 기판에 이방성 전도성 필름을 범프를 통하여 접합시키고, 이후 상기 이방성 전도성 필름에, 상기 이방성 전도성 필름과 전기적으로 연결되는 전극라인(제 2 전극라인)이 구비된 플렉서블 기판을 접합시킨다. 따라서, SOI 기판의 하부 실리콘층을 제거함으로써, 실리콘 기판의 플렉서블 특성을 그대로 유지할 수 있고, 아울러, 최종 도포되는 보호층의 두께 조절을 통하여 SOI 기판의 회로가 소자의 휨으로부터 발생하는 기계적 스트레스를 최소화할 수 있다.
도 1 내지 17은 본 발명의 일 실시에에 따른 플렉서블 패키징 방법을 설명하는 도면이다.
도 18 내지 26은 본 발명의 또 다른 일 실시예에 따른, 이방성 전도필름(ACF)를 이용한 플렉서블 소자 제조방법을 설명하는 도면이다.
도 27 내지 30은 각각 본 발명의 일 실시예에 따라 회로 기판을 식각하여 제조된 플래쉬 메모리 사진 및 이에 대한 특성을 분석한 결과이다.
이하, 본 발명을 도면을 참조하여 상세하게 설명하고자 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타내며, 본 명세서에 첨부된 도면은 모두 전체 평면도 및 부분 단면(A-A', B-B', 또는 C-C')을 절개한 단면도의 형식으로 해석된다. 또한, 본 발명에서 사용되는 "플렉서블(flexible)" 이라는 용어는 딱딱한(rigid) 특성을 갖는 실리콘 기판 등과 구별되는 용어로서, 플렉서블 기판 등과 같이 기판이 일정각도로 휘어지거나, 접힐 수 있는 특성을 모두 포함하는 용어이다.
또한 본 명세서에서 사용되는 "플렉서블(flexible)" 이라는 용어는 딱딱한(rigid) 특성을 갖는 실리콘 기판 등과 구별되는 용어로서, 플렉서블 기판 등과 같이 기판이 일정각도로 휘어지거나, 접힐 수 있는 특성을 모두 포함하는 용어이다.
본 발명은 상술한 종래 기술의 문제를 해결하기 위하여, 플렉서블 기판 상에 적층되는 이방성 전도성 필름과, 상기 이방성 전도성 필름 상에 구비되며, 플렉서블 특성을 충분히 갖는 회로 기판(예를 들어 실리콘 기판)을 포함하는 플렉서블 소자를 제공하며, 상기 이방성 전도성 필름과 회로 기판은, 회로 패키징을 위하여 사용되는 전도성 부재인 범프 및 전도성 라인에 의하여 연결된다. 즉, ‘회로기판의 범프와 제 2 플렉서블 기판의 전극 라인은, 회로 패키징을 위하여 사용되는 이방성 전도성 필름에 의하여 전기적으로 연결되며, 이하 도면을 이용하여 본 발명에 따른 패키징 방법에 의한 플렉서블 소자의 제조방법을 상세히 설명한다.
도 1 내지 17은 본 발명의 일 실시에에 따른 플렉서블 패키징 방법을 설명하는 도면이다.
도 1을 참조하면, 실리콘층(100)/실리콘산화물층(200)/실리콘층(100)으로 이루어진 SOI 기판이 개시된다. 본 발명의 일 실시예에서 상기 실리콘 기반 기판은 추후 회로가 제조되는 기재로 기능하므로, 이하 회로 기판으로 명명되며, 특히 하부 실리콘층은 추후 진행되는 식각 공정으로 두께가 얇아지게 되며, 그 결과, 회로기판은 제조 공정 중 플렉서블 특성을 획득하게 된다.
도 2를 참조하면, 상기 기판 상에 대면적 집적 회로(LSI)와 같은 전자소자(300)가 제조된다. 상기 소자(300)의 제조방법은 종래의 통상적인 기판에서 제조된 바에 따르므로, 이에 대한 상세한 설명은 생략한다.
도 3을 참조하면, 상기 소자(300) 상에 제 1 접착 수지(400)가 도포된다. 본 발명의 일 실시예에서 상기 제 1 접착 수지(400)는 접착성 에폭시 수지이지만, 본 발명의 범위는 이에 제한되지 않는다.
도 4를 참조하면, 상기 제 1 접착 수지(400)에 제 1 지지기판(110)이 접합되며, 본 발명의 일 실시예에서 상기 제 1 지지기판(110)은 실리콘 기판이었으나, 본 발명의 범위는 이에 제한되지 않는다.
도 5를 참조하면, 상기 회로 기판의 두께가 조절되는데, 본 발명의 일 실시예에서는 SOI 기판의 구조적 특성에 따라 하부 실리콘층(100)을 식각 공정 등으로 제거하였다. 본 발명의 일 실시예에서 상기 SOI 기판의 두께 조절은 상부 고정 기판을 접합시킨 후, 진행되는데, 만약 상부 고정 기판이 없으면, 과도하게 얇아지는 기판 두께로 인한 기판의 변형이 발생할 수 있기 때문이다.
도 6을 참조하면, 상기 제 1 지지기판(110) 아래에 부착된 소자 및 기판을, 제 2 접착 수지(500)가 도포된 플렉서블 기판(600)으로 전사시켜, 접착시킨다.
도 7을 참조하면, 상기 제 1 지지기판(110)을 전자소자(300)로부터 이격시켜, 제거한다.
도 8을 참조하면, 상기 플렉서블 기판(600)에 제 3 접착 수지(400)를 통하여 제 2 지지기판(110)을 접합시킨다.
도 9를 참조하면, 상기 전자소자(300) 상에 전도성 재질, 예를 들어 금과 같은 금속 재질로 이루어진 돌출 부재인 범프(700)가 적층된다. 상기 범프는 상기 소자(300)와 전기적으로 연결되어, 소자로부터 발생하는 전기적 신호를 외부로 배출시키며, 더 나아가, 향후 접촉되는 전도성 기판을 수용하는 부재로서 기능하게 된다.
도 10을 참조하면, 상기 범프(700)에 이방성 전도성 필름(800)이 대향하여 접촉하게 된다.
도 11및 12를 참조하면, 이후 또 다른 제 2 플렉서블 기판(900)이 상기 이방성 전도성 필름(800) 상에 적층된 후, 일정한 열과 압력으로 가압된다. 이에 따라 이방성 전도성 필름은 수직방향으로 전도성과 부착력이 생기고, 아울러 수평 방향으로 절연된다. 이때 본 발명자는 기본적으로 절연 특성을 갖는 플렉서블 기판(900)에 의하여 상기 소자로부터의 전기적 신호가 단절되는 문제를 해결하기 위하여, 상기 제 2 플렉서블 기판(900)에 전극 라인(1000)을 미리 구비시켜, 상기 이방성 전도성 필름(800)과 접촉시킨다. 이로써 상기 가열 및 가압 공정을 통하여 수직 방향으로의 전도성을 갖는 이방성 전도성 필름(800)에 의하여, 소자로부터 발생된 전기적 신호는 상기 플렉서블 기판의 전극라인(1000)으로 전기적으로 연결된다. 본 발명의 일 실시예에서 상기 제 2 플렉서블 기판(900)은 회로 기판보다 넓은 대면적으로 가지며, 상기 전극라인(1000)은 상기 이방성 전도성 필름(800)과 접촉된 후, 외부로 노출되는 플렉서블 기판(900)의 측면으로 연장된다. 이로써 소자의 패키징 공정 후 소자의 전기적 연결이 보다 용이해진다.
하지만 상기 제 2 플렉서블 기판(900) 대신 또 다른 플렉서블 소자(901)가 사용될 수 있으며, 이는 도 13 및 14에 도시된다.
도 15 및 16을 참조하면, 상기 제 2 지지기판(110)은 제 1 플렉서블 기판(600)으로부터 분리된다. 이에 따라 제 1 플렉서블 기판(600) 및 제 2 플렉서블 기판(900) 사이에 구비되며, 플렉서블 특성을 갖는 수준의 두께를 가지는 실리콘 기판에 제조된 전자소자가 완성된다. 상기 전자소자에서 발생한 전기적 신호는, 상기 소자 상에 적층된 범프(700), 상기 범프(700)와 접촉하는 상기 비등방성 전도성 필름(800), 그리고 상기 비등방성 전도성 필름과 접촉하는 전극라인(1000)을 통하여 외부로 흐르게 된다. 본 발명이 일 실시예에 따른 패키징 소자의 전극라인(1000)은 보다 넓은 면적에 의하여 회로 기판으로부터 연장된 측면에 이격된 상태로 복수개 구비되며, 상기 전극 라인(1000)은 상기 패키징 소자의 4개 측면에 모두 구비된다. 또한, 상기 패키징 소자는, 소자가 구비되는 제 1 플렉서블 기판(600)과, 상기 제 1 플렉서블 기판(600) 보다 넓은 면적의 비등방성 전도성 필름(800), 상기 비등방성 전도성 필름(800)보다 넓은 면적의 제 2 플렉서블 기판(900)이 구비되며, 상기 제 2 플렉서블 기판(900)의 측면에는 복수 개의 전극라인이 구비되며, 상기 복수 개의 전극라인은 외부 회로와 연결되도록 상기 제 2 플렉서블 기판 상에 노출되도록 연장된다.
도 17은 본 발명의 또 다른 일 실시예에 따라 플렉서블 기판 대신 플렉서블 소자(901)이 사용된 경우를 나타내는 도면이다. 도 17의 경우, 플렉서블 기판(600)과 제 2 플렉서블 소자(901) 사이에 구비된 회로 기판이 개시되며, 상기 회로 기판 상의 소자(300)는 상기 제 2 플렉서블 소자(901)의 측면으로 이어진 전극라인(1000)을 통하여 외부로 연결된다.
도 18 내지 26은 본 발명의 또 다른 일 실시예에 따른, 이방성 전도필름(ACF)를 이용한 플렉서블 소자 제조방법을 설명하는 도면이다.
도 18을 참조하면, 도 1과 동일하게 SOI와 같은 회로 기판이 개시된다. 본 발명의 일 실시예에서 상기 SOI 기판은 하부실리콘층(111)/실리콘산화물층(201)/상부실리콘층(101)로 구성되나, 본 발명의 범위는 이에 제한되지 않는다. 본 명세서에서 회로 기판은 집접 회로와 같은 전자 소자가 제조되기 위한 기판을 의미한다.
도 19를 참조하면, 상기 SOI 기판 상에 전자소자(301)가 제조되며, 상기 전자소자(301) 상에는 상기 전자 소자(301)로부터 발생한 전기적 신호를 외부로 내보내게 위한 범프(311)가 구비된다.
도 20을 참조하면, 상기 범프(311) 및 전자소자(301)에 고정기판(501)이 접촉되는데, 본 발명의 일 실시예에서는 상기 고정기판(501)에 별도의 접착층(401)이 도포되어, 상기 고정기판(501)과 회로기판의 전자소자(301)는 서로 접착된다.
도 21을 참조하면, 하부실리콘층(111)은 식각 공정 등에 의하여 제거되며, 이로써 박막 형태의 기판 상에 제조된 전자소자(301)가 실리콘, 유리와 같은 물질로 이루어진 고정기판(501)에 의하여 고정된 형태가 된다. 이
도 22를 참조하면, 상기 고정기판(501)에 의하여 고정된 회로기판(본 발명의 일 실시예에서는 실리콘산화물층(201)) 하부에, 실리콘 또는 유리와 같은 또 다른 지지기판(601)이 접촉되는데, 예를 들어 별도의 접착층(미도시)에 의하여 상기 지지기판(601) 상의 회로기판 하부가 상기 지지기판(601)에 접착될 수 있다.
도 23을 참조하면, 상기 지지기판(601)이, 두께가 얇아진 회로기판에 접착된 후, 전자소자 상부에 접착된 고정기판(501)은 식각 또는 물리적 방식으로 제거된다.
도 24 내지 26를 참조하면, 이방성 전도 필름(801)을 사이에 두고, 전극라인(911)이 구비된 플렉서블 소자(901)가 상기 실리콘산화물층(201) 방향으로 가압된다. 이때 상기 이방성 전도 필름(801)이 녹을 수준으로 열이 인가되며, 이를 통하여 상기 실리콘산화물층(201)은 상기 이방성 전도 필름(801)을 통하여 상기 플렉서블 소자의 전극라인(911)과 전기적으로 연결된다. 이후, 실리콘산화물층(201)을 보호하기 위한 패시베이션층(1001)이 도포된다.
도 27 내지 30은 각각 본 발명의 일 실시예에 따라 회로 기판을 식각하여 제조된 플래쉬 메모리 사진 및 이에 대한 특성을 분석한 결과이다.
도 27을 참조하면, 본 발명에 따라 제조된 플래쉬 메모리 소자는 상당 수준으로 접히는 것을 알 수 있다.
도 28을 참조하면, 접힌 경우에도 도 27의 플래쉬 메모리는 접촉 저항이 일정하다는 것을 알 수 있다.
도 29를 참조하면, 본 발명에 따라 제조된 플래쉬 메모리 소자는 휘는 상황에서도 메모리의 동작 특성이 나온다는 것을 보여주는 것을 알 수 있다.
도 30을 참조하면, 도 30은 NAND-타입 플래쉬 메모리의 동작 데이터로서, 휘는 상황에서도 메모리의 동작 특성이 나온다는 것을 알 수 있다.
이상 살핀 바와 같이 본 발명은 전자소자를 회로 기판에 제조한 후, 식각 공정을 진행, 회로 기판에 플렉서블 특성을 부여한다. 이후, 이방성 전도 필름으로 플렉서블 기판과 상기 전자소자를 전기적으로 연결하는데, 특히 본 발명은 회로 기판에 복수의 소자를 제조한 후, 1회의 식각 공정 만으로 회로 기판에 플렉서블 특성을 부여할 수 있으므로, 공정상 매우 유리하다는 장점이 있다.
바람직한 실시예를 참조하여 본 발명을 이상 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 회로기판 상에 상부에 범프가 구비된 전자소자를 제조하는 단계;
    상기 전자소자 상에 고정기판을 접촉시켜, 상기 회로기판을 고정시키는 단계;
    상기 회로기판의 두께를 감소시키는 단계;
    상기 회로기판 하부에 지지기판을 접촉시키는 단계;
    상기 고정기판을 제거하는 단계; 및
    상기 회로기판 상부 방향으로, 이방성 전도성 필름을 적층한 후, 전극라인이 구비된 플렉서블 기판을 가열 및 가압하는 단계;를 포함하는 플렉서블 소자 제조방법.
  9. 제 8항에 있어서,
    상기 회로기판은 SOI 기판이며, 상기 두께를 감소시키는 단계는 상기 SOI 기판 하부의 하부 실리콘층을 식각시키는 방식으로 진행되는 것을 특징으로 하는 플렉서블 소자 제조방법.
  10. 제 9항에 있어서,
    상기 회로기판을 고정시키는 단계는, 상기 회로기판 상의 전자소자에 상기 고정기판을 접착시키는 방식으로 진행되는 것을 특징으로 하는 플렉서블 소자 제조방법.
  11. 제 8항에 있어서,
    상기 회로기판 하부에 지지기판을 접촉시키는 단계는, 상기 지지기판에 상기 회로 기판 하부를 접착시키는 방식으로 진행되는 것을 특징으로 하는 플렉서블 소자 제조방법.
  12. 순차적으로 적층된 하부 실리콘층-실리콘산화물층-상부 실리콘층으로 이루어진 회로기판 상에 전자소자를 제조하는 단계;
    상기 전자소자 상에 제 1 접착수지를 도포하는 단계;
    상기 제 1 접착수지 상에 제 1 지지기판을 접합시키는 단계;
    상기 회로기판 하부를 식각하여 상기 회로기판의 두께를 조절하는 단계;
    상기 회로기판의 후면에 제 2 접착수지를 도포한 후, 제 1 플렉서블 기판을 상기 회로기판 후면에 접합시키는 단계;
    상기 제 1 지지기판을 제거하는 단계;
    상기 제 1 플렉서블 기판 후면에 제 2 지지기판을 부착시키는 단계;
    상기 전자소자 상에 복수 개의 범프를 적층하는 단계;
    상기 범프 상에 이방성 전도성 필름을 적층한 후, 제 2 플렉서블 기판으로 가열 및 가압하는 단계; 및
    상기 제 2 지지기판을 제거하는 단계를 포함하는 것을 특징으로 하는 플렉서블 소자 제조방법.
  13. 제 12항에 있어서,
    상기 제 1 플렉서블 기판보다 상기 이방성 전도성 필름의 면적이 더 크며, 상기 이방성 전도성 필름보다 상기 제 2 플렉서블 기판의 면적이 더 큰 것을 특징으로 하는 플렉서블 소자 제조방법.
  14. 제 13항에 있어서,
    상기 이방성 전도성 필름과 상기 제 2 플렉서블 기판 사이에 구비되는전극라인은 상기 이방성 전도성 필름으로부터 상기 제 2 플렉서블 기판 측면으로 통하여 노출되도록 연장된 것을 특징으로 하는 플렉서블 소자 제조방법.
KR1020140094466A 2013-09-13 2014-07-25 지지 기판을 이용한 플렉서블 소자 제조 방법 및 이에 의하여 제조된 플렉서블 소자 KR101662386B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/478,279 US10172241B2 (en) 2013-09-13 2014-09-05 Method for packaging flexible device using holding wafer, and flexible device manufactured by the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130110232 2013-09-13
KR20130110232 2013-09-13

Publications (2)

Publication Number Publication Date
KR20150031399A KR20150031399A (ko) 2015-03-24
KR101662386B1 true KR101662386B1 (ko) 2016-10-05

Family

ID=53024983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140094466A KR101662386B1 (ko) 2013-09-13 2014-07-25 지지 기판을 이용한 플렉서블 소자 제조 방법 및 이에 의하여 제조된 플렉서블 소자

Country Status (1)

Country Link
KR (1) KR101662386B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190036161A (ko) * 2017-09-27 2019-04-04 한국과학기술원 플렉서블 전자 소자 제작을 위한 전사 장비 및 이를 이용한 전사 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160085202A (ko) 2015-01-07 2016-07-15 삼성전자주식회사 디스플레이장치
KR102426433B1 (ko) 2015-11-09 2022-07-29 삼성디스플레이 주식회사 플렉서블 표시 장치 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197679A (ja) 2001-12-28 2003-07-11 Sharp Corp 半導体装置及びその実装方法並びに実装体
JP2007281116A (ja) * 2006-04-05 2007-10-25 Casio Comput Co Ltd 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685943B1 (ko) * 2000-11-28 2007-02-23 엘지.필립스 엘시디 주식회사 스메틱 액정표시소자의 제조방법
US7972910B2 (en) * 2005-06-03 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of integrated circuit device including thin film transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197679A (ja) 2001-12-28 2003-07-11 Sharp Corp 半導体装置及びその実装方法並びに実装体
JP2007281116A (ja) * 2006-04-05 2007-10-25 Casio Comput Co Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190036161A (ko) * 2017-09-27 2019-04-04 한국과학기술원 플렉서블 전자 소자 제작을 위한 전사 장비 및 이를 이용한 전사 방법
KR102009492B1 (ko) * 2017-09-27 2019-08-12 한국과학기술원 플렉서블 전자 소자 제작을 위한 전사 장비 및 이를 이용한 전사 방법

Also Published As

Publication number Publication date
KR20150031399A (ko) 2015-03-24

Similar Documents

Publication Publication Date Title
JP5706794B2 (ja) マイクロスプリング接点を有するインターポーザ、ならびにインターポーザを製作する方法および使用する方法
TW201203128A (en) Semiconductor memory device and manufacturing the same
JP6908112B2 (ja) 電子部品モジュール及びその製造方法
TW201810443A (zh) 連接電子組件至基板
US9403672B2 (en) Chip package and method of manufacturing the same
US10445554B2 (en) Package structure of fingerprint identification chip
US20140183728A1 (en) Wafer supporting structure, intermediate structure of a semiconductor package including the wafer supporting structure
KR101662386B1 (ko) 지지 기판을 이용한 플렉서블 소자 제조 방법 및 이에 의하여 제조된 플렉서블 소자
US9669567B2 (en) Manufacturing method of molded article
US9818014B2 (en) Surface sensor
KR20150033937A (ko) 반도체 패키지 및 그 제작 방법
US10172241B2 (en) Method for packaging flexible device using holding wafer, and flexible device manufactured by the same
US6414397B1 (en) Anisotropic conductive film, method of mounting semiconductor chip, and semiconductor device
TW201417661A (zh) 具有電子元件之基板結構與製造具有電子元件之基板結構之方法
JP2004047623A (ja) 接触型センサ内蔵半導体装置及びその製造方法
US20080217791A1 (en) Semiconductor device
US20210305301A1 (en) Semiconductor package structure and related methods
KR20150136394A (ko) 윙부를 가지는 플렉시블 적층 패키지
TW201606947A (zh) 晶片之正、背面間電性連接結構及其製造方法
CN111048468A (zh) 电子元件的层叠件及其制造方法
KR101492335B1 (ko) 플렉서블 소자 패키징 방법 및 이에 의하여 제조된 플렉서블 소자
KR20150031406A (ko) 패키징 기술을 이용한 플렉서블 소자
KR101616272B1 (ko) 반도체 패키지 제작 방법
KR101486201B1 (ko) 유연 집적회로 소자 및 이의 제조 방법
US8836134B2 (en) Semiconductor stacked package and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190826

Year of fee payment: 4