KR20150134099A - 전압 발생기 및 이를 포함하는 반도체 메모리 장치 - Google Patents

전압 발생기 및 이를 포함하는 반도체 메모리 장치 Download PDF

Info

Publication number
KR20150134099A
KR20150134099A KR1020140060994A KR20140060994A KR20150134099A KR 20150134099 A KR20150134099 A KR 20150134099A KR 1020140060994 A KR1020140060994 A KR 1020140060994A KR 20140060994 A KR20140060994 A KR 20140060994A KR 20150134099 A KR20150134099 A KR 20150134099A
Authority
KR
South Korea
Prior art keywords
voltage
trim
operating temperature
change
output voltage
Prior art date
Application number
KR1020140060994A
Other languages
English (en)
Other versions
KR102158859B1 (ko
Inventor
김태현
민영선
서성환
김원태
남상완
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140060994A priority Critical patent/KR102158859B1/ko
Priority to US14/716,550 priority patent/US9601209B2/en
Publication of KR20150134099A publication Critical patent/KR20150134099A/ko
Application granted granted Critical
Publication of KR102158859B1 publication Critical patent/KR102158859B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

전압 발생기는 제1 트림부 및 제2 트림부를 포함한다. 제1 트림부는 전원 전압에 기초하여 동작 온도의 변화에 따라 가변하는 제1 전압 및 동작 온도가 변하더라도 불변하는 제2 전압을 발생하고, 동작 온도가 제1 온도인 경우에 제1 전압과 제2 전압이 동일하도록 제2 전압의 레벨을 변경하는 제1 트림 동작을 수행한다. 제2 트림부는 전원 전압, 제1 전압, 제2 전압, 기준 전압 및 피드백 전압에 기초하여 출력 전압을 발생하고, 출력 전압에 기초하여 피드백 전압을 조절하며, 제1 트림 동작의 결과에 기초하여 동작 온도의 변화에 따른 출력 전압의 변화량을 조절하는 제2 트림 동작을 수행한다.

Description

전압 발생기 및 이를 포함하는 반도체 메모리 장치{VOLTAGE GENERATOR AND SEMICONDUCTOR MEMORY DEVICE INCLUDING THE SAME}
본 발명은 반도체 메모리 장치에 관한 것으로서, 더욱 상세하게는 반도체 메모리 장치에 포함되는 전압 발생기 및 상기 전압 발생기를 포함하는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치는 데이터를 저장하는 복수의 메모리 셀들을 포함할 수 있다. 또한 반도체 메모리 장치는 전원 공급이 중단될 때 저장된 데이터를 상실하는지 여부에 따라 휘발성 메모리 장치(volatile memory device)와 비휘발성 메모리 장치(nonvolatile memory device)로 구분될 수 있다. 비휘발성 메모리 장치에 포함되는 메모리 셀들은 온도 및/또는 프로그램/소거 횟수 등과 같은 사용 환경에 따라서 동작 특성이 달라질 수 있으며, 온도 변화에 상응하는 동작 전압이 메모리 셀들에 제공될 필요가 있다.
본 발명의 일 목적은 온도 변화에 따라서 출력 전압의 레벨을 효율적으로 조절하는 전압 발생기를 제공하는 것이다.
본 발명의 다른 목적은 상기 전압 발생기를 포함하는 반도체 메모리 장치를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 전압 발생기는 제1 트림부 및 제2 트림부를 포함한다. 상기 제1 트림부는 전원 전압에 기초하여 동작 온도의 변화에 따라 가변하는 제1 전압 및 상기 동작 온도가 변하더라도 불변하는 제2 전압을 발생하고, 상기 동작 온도가 제1 온도인 경우에 상기 제1 전압과 상기 제2 전압이 동일하도록 상기 제2 전압의 레벨을 변경하는 제1 트림(trim) 동작을 수행한다. 상기 제2 트림부는 상기 전원 전압, 상기 제1 전압, 상기 제2 전압, 기준 전압 및 피드백 전압에 기초하여 출력 전압을 발생하고, 상기 출력 전압에 기초하여 상기 피드백 전압을 조절하며, 상기 제1 트림 동작의 결과에 기초하여 상기 동작 온도의 변화에 따른 상기 출력 전압의 변화량을 조절하는 제2 트림 동작을 수행한다.
상기 제1 트림 동작이 완료되면, 상기 동작 온도가 상기 제1 온도인 경우에 제1 목표 레벨을 가지도록 상기 출력 전압이 설정될 수 있다. 상기 제2 트림 동작이 완료되면, 상기 동작 온도가 제2 온도인 경우에 제2 목표 레벨을 가지도록 상기 출력 전압이 설정될 수 있다.
상기 동작 온도가 상기 제1 온도인 경우에 상기 출력 전압을 상기 제1 목표 레벨로 고정한 상태에서 상기 동작 온도의 변화에 따른 상기 출력 전압의 변화량을 조절하여, 상기 동작 온도가 상기 제2 온도인 경우에 상기 출력 전압이 상기 제2 목표 레벨로 설정될 수 있다.
일 실시예에서, 상기 제1 트림부는 제1 전압 발생부 및 제2 전압 발생부를 포함할 수 있다. 상기 제1 전압 발생부는 상기 전원 전압 및 접지 전압에 기초하여 상기 제1 전압을 발생할 수 있다. 상기 제2 전압 발생부는 상기 전원 전압 및 상기 접지 전압에 기초하여 상기 제2 전압을 발생하고, 제1 제어 신호에 기초하여 상기 제2 전압의 레벨을 변경할 수 있다.
상기 제1 전압 발생부는 제1 PMOS 트랜지스터, 제2 PMOS 트랜지스터, 제3 PMOS 트랜지스터 및 제4 PMOS 트랜지스터를 포함할 수 있다. 상기 제1 PMOS 트랜지스터는 상기 전원 전압과 연결되는 제1 단자, 상기 접지 전압과 연결되는 제어 단자 및 제2 단자를 구비할 수 있다. 상기 제2 PMOS 트랜지스터는 상기 제1 PMOS 트랜지스터의 제2 단자와 연결되는 제1 단자, 상기 접지 전압과 연결되는 제어 단자 및 제1 노드와 연결되는 제2 단자를 구비할 수 있다. 상기 제3 및 제4 PMOS 트랜지스터들은 상기 제1 노드와 상기 접지 전압 사이에 병렬로 연결되고, 상기 접지 전압과 연결되는 제어 단자를 각각 구비할 수 있다. 상기 제1 노드로부터 상기 제1 전압이 출력될 수 있다.
상기 제2 전압 발생부는 제1 저항 및 제2 저항을 포함할 수 있다. 상기 제1 저항은 상기 전원 전압과 제1 노드 사이에 연결될 수 있다. 상기 제2 저항은 상기 제1 노드와 상기 접지 전압 사이에 연결될 수 있다. 상기 제1 노드로부터 상기 제2 전압이 출력되며, 상기 제1 제어 신호에 기초하여 상기 제1 저항의 저항 값 및 상기 제2 저항의 저항 값 중에서 적어도 하나가 변경 가능할 수 있다.
일 실시예에서, 상기 제2 트림부는 제1 비교부, 제2 비교부, 출력 전압 발생부 및 피드백부를 포함할 수 있다. 상기 제1 비교부는 상기 기준 전압과 상기 피드백 전압을 비교할 수 있다. 상기 제2 비교부는 상기 제1 전압과 상기 제2 전압을 비교할 수 있다. 상기 출력 전압 발생부는 제1 노드 및 제2 노드를 통하여 상기 제1 비교부 및 상기 제2 비교부와 연결되며, 상기 제1 노드의 전압을 증폭하여 상기 출력 전압을 발생할 수 있다. 상기 피드백부는 상기 출력 전압을 피드백하여 상기 피드백 전압을 조절할 수 있다. 제1 제어 신호를 기초로 상기 제1 비교부를 흐르는 제1 전류 및 상기 제2 비교부를 흐르는 제2 전류 중에서 적어도 하나를 변경하여 상기 동작 온도의 변화에 따른 상기 출력 전압의 변화량이 조절될 수 있다.
상기 제1 비교부는 제1 NMOS 트랜지스터, 제2 NMOS 트랜지스터 및 제1 전류원을 포함할 수 있다. 상기 제1 NMOS 트랜지스터는 상기 제1 노드와 제3 노드 사이에 연결되고, 상기 기준 전압이 인가되는 제어 단자를 구비할 수 있다. 상기 제2 NMOS 트랜지스터는 상기 제2 노드와 상기 제3 노드 사이에 연결되고, 상기 피드백 전압이 인가되는 제어 단자를 구비할 수 있다. 상기 제1 전류원은 상기 제3 노드와 접지 전압 사이에 연결될 수 있다.
상기 제2 비교부는 제3 NMOS 트랜지스터, 제4 NMOS 트랜지스터 및 제2 전류원을 포함할 수 있다. 상기 제3 NMOS 트랜지스터는 상기 제1 노드와 제4 노드 사이에 연결되고, 상기 제1 전압이 인가되는 제어 단자를 구비할 수 있다. 상기 제4 NMOS 트랜지스터는 상기 제2 노드와 상기 제4 노드 사이에 연결되고, 상기 제2 전압이 인가되는 제어 단자를 구비할 수 있다. 상기 제2 전류원은 상기 제4 노드와 상기 접지 전압 사이에 연결될 수 있다.
상기 제2 전류원은 복수의 파워 스위치들을 포함할 수 있다. 상기 복수의 파워 스위치들은 상기 제4 노드와 상기 접지 전압 사이에 병렬로 연결되고, 상기 제1 제어 신호에 기초하여 선택적으로 턴온될 수 있다.
상기 출력 전압 발생부는 제1 PMOS 트랜지스터, 제2 PMOS 트랜지스터 및 증폭기를 포함할 수 있다. 상기 제1 PMOS 트랜지스터는 상기 전원 전압과 상기 제1 노드 사이에 연결되고, 상기 제2 노드와 연결되는 제어 단자를 구비할 수 있다. 상기 제2 PMOS 트랜지스터는 상기 전원 전압과 상기 제2 노드 사이에 연결되고, 상기 제2 노드와 연결되는 제어 단자를 구비할 수 있다. 상기 증폭기는 상기 제1 노드와 연결되는 입력 단자 및 상기 출력 전압을 제공하는 출력 단자를 구비할 수 있다.
상기 제2 전류의 크기가 증가하는 경우에 상기 동작 온도의 변화에 따른 상기 출력 전압의 변화량이 증가할 수 있다.
일 실시예에서, 상기 전압 발생기는 제어부를 더 포함할 수 있다. 상기 제어부는 상기 제1 전압 및 상기 제2 전압을 기초로 상기 제1 트림 동작을 제어하는 제1 제어 신호를 발생하고, 상기 출력 전압을 기초로 상기 제2 트림 동작을 제어하는 제2 제어 신호를 발생할 수 있다.
상기 제어부는 저장부를 더 포함할 수 있다. 상기 저장부는 상기 제1 트림 동작이 완료된 경우에 상기 제1 제어 신호의 최종 값 및 상기 제2 트림 동작이 완료된 경우에 상기 제2 제어 신호의 최종 값을 저장할 수 있다.
상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 반도체 메모리 장치는 메모리 셀 어레이 및 전압 발생기를 포함한다. 상기 메모리 셀 어레이는 복수의 메모리 셀들을 포함하고, 메모리 셀 구동 전압에 기초하여 동작한다. 상기 전압 발생기는 전원 전압에 기초하여 상기 메모리 셀 구동 전압을 발생한다. 상기 전압 발생기는 제1 트림부 및 제2 트림부를 포함한다. 상기 제1 트림부는 상기 전원 전압에 기초하여 동작 온도의 변화에 따라 가변하는 제1 전압 및 상기 동작 온도가 변하더라도 불변하는 제2 전압을 발생하고, 상기 동작 온도가 제1 온도인 경우에 상기 제1 전압과 상기 제2 전압이 동일하도록 상기 제2 전압의 레벨을 변경하는 제1 트림(trim) 동작을 수행한다. 상기 제2 트림부는 상기 전원 전압, 상기 제1 전압, 상기 제2 전압, 기준 전압 및 피드백 전압에 기초하여 상기 메모리 셀 구동 전압을 발생하고, 상기 메모리 셀 구동 전압에 기초하여 상기 피드백 전압을 조절하며, 상기 제1 트림 동작의 결과에 기초하여 상기 동작 온도의 변화에 따른 상기 메모리 셀 구동 전압의 변화량을 조절하는 제2 트림 동작을 수행한다.
상기 반도체 메모리 장치는 비휘발성 메모리 장치이고, 상기 복수의 메모리 셀들은 비휘발성 메모리 셀들이고, 상기 메모리 셀 구동 전압은 상기 비휘발성 메모리 셀들에 인가되는 독출 전압일 수 있다. 상기 비휘발성 메모리 셀들에 대한 프로그램/소거 횟수에 기초하여 상기 독출 전압의 레벨이 선택적으로 변경될 수 있다.
일 실시예에서, 상기 제2 트림부는 상기 제2 트림 동작을 제어하는 제어 신호를 수신하고, 상기 제2 트림 동작이 완료된 경우에 상기 제어 신호의 최종 값이 저장될 수 있다. 상기 제1 트림 동작 및 상기 제2 트림 동작이 완료된 이후에 상기 프로그램/소거 횟수가 기준 횟수를 초과하는 경우에, 미리 정해진 룩업 테이블에 기초하여 상기 제어 신호의 최종 값이 변경될 수 있다.
일 실시예에서, 상기 제1 트림 동작 및 상기 제2 트림 동작이 완료된 이후에 상기 프로그램/소거 횟수가 기준 횟수를 초과하는 경우에, 상기 제1 트림 동작 및 상기 제2 트림 동작이 다시 수행될 수 있다.
일 실시예에서, 상기 비휘발성 메모리 장치는 복수의 워드 라인들이 수직으로 적층된 수직형 비휘발성 메모리 장치일 수 있다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 전압 발생기는 제1 트림부 및 제2 트림부를 포함한다. 상기 제1 트림부는 전원 전압에 기초하여 동작 온도의 변화에 따라 가변하는 제1 전압 및 상기 동작 온도가 변하더라도 불변하는 제2 전압을 발생하고, 상기 동작 온도가 제1 온도인 경우에 상기 제1 전압과 상기 제2 전압이 동일하도록 상기 제1 전압의 레벨 및 상기 제2 전압의 레벨 중 적어도 하나를 변경하는 제1 트림(trim) 동작을 수행한다. 상기 제2 트림부는 상기 전원 전압, 상기 제1 전압, 상기 제2 전압, 기준 전압 및 피드백 전압에 기초하여 출력 전압을 발생하고, 상기 출력 전압에 기초하여 상기 피드백 전압을 조절하며, 상기 제1 트림 동작의 결과에 기초하여 상기 동작 온도의 변화에 따른 상기 출력 전압의 변화량을 조절하는 제2 트림 동작을 수행한다.
상기와 같은 본 발명의 실시예들에 따른 전압 발생기는 두 단계의 트림 동작(즉, 보정 동작)을 수행하는 전압 발생기를 포함할 수 있다. 구체적으로, 상기 전압 발생기는 제1 트림 동작의 결과로부터 획득된 출력 전압의 제1 목표 레벨을 고정한 상태에서, 제2 트림 동작을 수행하여 출력 전압이 제2 목표 레벨을 가지도록 설정할 수 있다. 따라서, 상기 전압 발생기는 현재 동작 온도에 상응하는 목표 레벨을 가지는 출력 전압을 효과적으로 발생할 수 있으며, 상기 전압 발생기를 포함하는 반도체 메모리 장치의 동작 성능이 향상될 수 있다.
도 1은 본 발명의 실시예들에 따른 전압 발생기를 나타내는 블록도이다.
도 2a 및 2b는 도 1의 전압 발생기의 동작을 설명하기 위한 도면들이다.
도 3은 도 1의 전압 발생기에 포함되는 제1 트림부의 일 예를 나타내는 회로도이다.
도 4는 도 3의 제1 트림부에 포함되는 제1 전압 발생부의 다른 예를 나타내는 회로도이다.
도 5a 및 5b는 도 3의 제1 트림부에 포함되는 제2 전압 발생부의 다른 예들을 나타내는 회로도들이다.
도 6은 도 1의 전압 발생기에 포함되는 제2 트림부의 일 예를 나타내는 도면이다.
도 7은 도 6의 제2 트림부에 포함되는 제2 전류원의 일 예를 나타내는
도 8 및 9는 도 1의 전압 발생기에 포함되는 제2 트림부의 다른 예들을 나타내는 도면들이다.
도 10a 및 10b는 도 1의 전압 발생기의 동작을 설명하기 위한 도면들이다.
도 11은 본 발명의 실시예들에 따른 전압 발생기를 나타내는 블록도이다.
도 12는 본 발명의 실시예들에 따른 전압 발생 방법을 나타내는 순서도이다.
도 13a 및 13b는 도 12의 제1 트림 동작을 수행하는 단계의 예들을 나타내는 순서도들이다.
도 14는 도 12의 제2 트림 동작을 수행하는 단계의 일 예를 나타내는 순서도이다.
도 15는 본 발명의 실시예들에 따른 반도체 메모리 장치를 나타내는 블록도이다.
도 16a, 16b 및 16c는 도 15의 반도체 메모리 장치에 포함되는 메모리 셀 어레이의 예들을 나타내는 도면들이다.
도 17은 도 15의 반도체 메모리 장치에 포함되는 전압 발생기의 동작을 설명하기 위한 순서도이다.
도 18a 및 18b는 도 17의 메모리 셀 구동 전압의 레벨을 선택적으로 변경하는 단계의 예들을 나타내는 순서도들이다.
도 19는 본 발명의 실시예들에 따른 반도체 메모리 장치가 메모리 카드에 응용된 예를 나타내는 도면이다.
도 20은 본 발명의 실시예들에 따른 반도체 메모리 장치가 솔리드 스테이트 드라이브에 응용된 예를 나타내는 도면이다.
도 21은 본 발명의 실시예들에 따른 컴퓨팅 시스템을 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 전압 발생기를 나타내는 블록도이다.
도 1을 참조하면, 전압 발생기(100)는 제1 트림부(200) 및 제2 트림부(300)를 포함한다.
제1 트림부(200)는 전원 전압(VDD)에 기초하여 제1 전압(VNTC, Voltage Negative Temperature Coefficient) 및 제2 전압(VZTC, Voltage Zero Temperature Coefficient)을 발생한다. 제1 전압(VNTC)은 동작 온도의 변화에 따라 가변하는 전압이며, 제2 전압(VZTC)은 상기 동작 온도가 변하더라도 불변하는 전압이다. 제1 트림부(200)는 제1 제어 신호(CS1)에 기초하여 제1 트림(trim) 동작을 수행한다. 상기 제1 트림 동작은 상기 동작 온도가 제1 온도인 경우에 제1 전압(VNTC)과 제2 전압(VZTC)이 동일하도록 제1 전압(VNTC)의 레벨 및 제2 전압(VZTC)의 레벨 중 적어도 하나를 조절하는 보정(calibration) 동작을 나타낸다.
일 실시예에서, 도 2a를 참조하여 후술하는 것처럼 상기 제2 전압(VZTC)의 레벨을 변경하여 상기 제1 트림 동작이 수행될 수 있다. 다른 실시예에서, 도 10a를 참조하여 후술하는 것처럼 상기 제1 전압(VNTC)의 레벨을 변경하여 상기 제1 트림 동작이 수행될 수 있다. 또 다른 실시예에서, 도 10b를 참조하여 후술하는 것처럼 상기 제1 전압(VNTC)의 레벨 및 상기 제2 전압(VZTC)의 레벨을 변경하여 상기 제1 트림 동작이 수행될 수 있다.
제2 트림부(300)는 전원 전압(VDD), 제1 전압(VNTC), 제2 전압(VZTC), 기준 전압(VREF) 및 피드백 전압(VFB)에 기초하여 출력 전압(VOUT)을 발생한다. 도 6을 참조하여 후술하는 것처럼, 피드백 전압(VFB)은 출력 전압(VOUT)에 기초하여 조절된다. 제2 트림부(300)는 제2 제어 신호(CS2)에 기초하여 제2 트림 동작을 수행한다. 상기 제2 트림 동작은 상기 제1 트림 동작이 완료된 이후에 수행되며, 상기 제1 트림 동작의 결과에 기초하여 상기 동작 온도의 변화에 따른 출력 전압(VOUT)의 변화량(즉, 출력 전압(VOUT)의 기울기)을 조절하는 보정 동작을 나타낸다.
도 2a 및 2b는 도 1의 전압 발생기의 동작을 설명하기 위한 도면들이다. 도 2a는 도 1의 제1 트림부(200)에서 수행되는 상기 제1 트림 동작의 일 예를 설명하기 위한 그래프이고, 도 2b는 도 1의 제2 트림부(300)에서 수행되는 상기 제2 트림 동작을 설명하기 위한 그래프이다.
도 1 및 2a를 참조하면, 제1 전압(VNTC)은 상기 동작 온도의 변화에 따라 가변하며, 제2 전압(VZTC)은 상기 동작 온도가 변하더라도 불변한다. 예를 들어, 상기 동작 온도가 증가할수록 제1 전압(VNTC)이 감소할 수 있다.
제1 제어 신호(CS1)에 기초하여 상기 동작 온도가 제1 온도(T1)인 경우에 제1 전압(VNTC)과 제2 전압(VZTC)을 일치시키기 위한 상기 제1 트림 동작이 수행될 수 있다. 도 2a에 도시된 것처럼, 상기 제2 전압(VZTC)의 레벨을 변경하여 상기 제1 트림 동작이 수행되며, 예를 들어 상기 제2 전압(VZTC)의 레벨은 점선(L1)과 점선(L2)의 사이에서 증가 또는 감소될 수 있다. 도 2a에서는 상기 동작 온도가 제1 온도(T1)인 경우에 제1 전압(VNTC)이 제1 레벨(V1)을 가지므로, 상기 제2 전압(VZTC)의 레벨이 제1 레벨(V1)로 설정되는 경우에 상기 제1 트림 동작이 완료될 수 있다. 도 2b를 참조하여 후술하는 것처럼, 상기 제1 트림 동작이 완료되면, 상기 동작 온도가 제1 온도(T1)인 경우에 제1 목표 레벨(VTGT1)을 가지도록 출력 전압(VOUT)이 설정될 수 있다.
도 1 및 2b를 참조하면, 상기 제1 트림 동작이 완료된 이후에 제2 제어 신호(CS2)에 기초하여 상기 동작 온도가 제2 온도(T2)인 경우에 출력 전압(VOUT)이 제2 목표 레벨(VTGT2)을 가지기 위한 상기 제2 트림 동작이 수행될 수 있다. 도 2b에 도시된 것처럼, 상기 동작 온도의 변화에 따른 상기 출력 전압(VOUT)의 변화량(즉, 기울기)을 조절하여 상기 제2 트림 동작이 수행되며, 예를 들어 상기 출력 전압(VOUT)의 변화량은 점선(LA)과 점선(LB) 사이에서 증가 또는 감소될 수 있다. 이 때, 상기 동작 온도가 제1 온도(T1)인 경우에 출력 전압(VOUT)을 제1 목표 레벨(VTGT1)로 고정한 상태에서 상기 동작 온도의 변화에 따른 상기 출력 전압(VOUT)의 변화량이 조절될 수 있다. 상기 제2 트림 동작이 완료되면, 상기 동작 온도가 제2 온도(T2)인 경우에 제2 목표 레벨(VTGT2)을 가지도록 출력 전압(VOUT)이 설정될 수 있다.
본 발명의 실시예들에 따른 전압 발생기(100)는 두 단계의 트림 동작(즉, 보정 동작)을 수행한다. 구체적으로, 전압 발생기(100)는 상기 동작 온도가 제1 온도(T1)인 경우에 상기 제1 트림 동작을 수행하고, 상기 동작 온도가 제2 온도(T2)인 경우에 상기 제2 트림 동작을 수행한다. 상기 제1 트림 동작의 결과로부터 획득된 출력 전압(VOUT)의 제1 목표 레벨(VTGT1)을 고정한 상태에서, 상기 제2 트림 동작을 수행하여 출력 전압(VOUT)이 제2 목표 레벨(VTGT2)을 가지도록 설정할 수 있다. 따라서, 출력 전압(VOUT)을 보정하기 위한 시행착오(trial and error)의 횟수가 감소되며, 전압 발생기(100)는 현재 동작 온도에 상응하는 목표 레벨을 가지는 출력 전압(VOUT)을 효과적으로 발생할 수 있다.
도 3은 도 1의 전압 발생기에 포함되는 제1 트림부의 일 예를 나타내는 회로도이다.
도 3을 참조하면, 제1 트림부(200)는 제1 전압 발생부(210) 및 제2 전압 발생부(230)를 포함할 수 있다.
제1 전압 발생부(210)는 전원 전압(VDD) 및 접지 전압(VSS)에 기초하여 제1 전압(VNTC)을 발생할 수 있다.
제1 전압 발생부(210)는 제1 PMOS 트랜지스터(MP11), 제2 PMOS 트랜지스터(MP12), 제3 PMOS 트랜지스터(MP13) 및 제4 PMOS 트랜지스터(MP14)를 포함할 수 있다. 제1 PMOS 트랜지스터(MP11)는 전원 전압(VDD)과 연결되는 제1 단자, 접지 전압(VSS)과 연결되는 제어 단자 및 제2 단자를 구비할 수 있다. 제2 PMOS 트랜지스터(MP12)는 상기 제1 PMOS 트랜지스터(MP11)의 제2 단자와 연결되는 제1 단자, 접지 전압(VSS)과 연결되는 제어 단자 및 제1 노드(N11)와 연결되는 제2 단자를 구비할 수 있다. 제3 및 제4 PMOS 트랜지스터들(MP13, MP14)은 제1 노드(N11)와 접지 전압(VSS) 사이에 병렬로 연결되고, 접지 전압(VSS)과 연결되는 제어 단자를 각각 구비할 수 있다. 상기 제1 내지 제4 PMOS 트랜지스터들(MP11, MP12, MP13, MP14)의 제어 단자들은 접지 전압(VSS)에 공통적으로 연결될 수 있다. 제1 노드(N11)로부터 제1 전압(VNTC)이 출력될 수 있다.
상기 동작 온도가 상대적으로 낮은 경우에, PMOS 트랜지스터들(MP11, MP12, MP13, MP14)의 문턱 전압이 상승하고, 제1 전압 발생부(210)를 흐르는 전류가 감소하며, 따라서 제1 전압(VNTC)이 증가한다. 상기 동작 온도가 상대적으로 높은 경우에, 상기 PMOS 트랜지스터들(MP11, MP12, MP13, MP14)의 문턱 전압이 하강하고, 상기 제1 전압 발생부(210)를 흐르는 전류가 증가하며, 따라서 제1 전압(VNTC)이 감소한다. 따라서, 도 2a에 도시된 것처럼 상기 동작 온도가 증가할수록 제1 전압(VNTC)이 감소할 수 있다.
제2 전압 발생부(230)는 전원 전압(VDD) 및 접지 전압(VSS)에 기초하여 제2 전압(VZTC)을 발생하고, 제1 제어 신호(CS1)에 기초하여 상기 제2 전압(VZTC)의 레벨을 변경할 수 있다. 제1 및 제2 전압 발생부들(210, 230)은 동일한 전원(즉, 동일한 전원 전압(VDD))을 이용할 수 있다.
제2 전압 발생부(230)는 제1 저항(R11) 및 제2 저항(R12)을 포함할 수 있다. 제1 저항(R11)은 전원 전압(VDD)과 제2 노드(N21) 사이에 연결될 수 있다. 제2 저항(R12)은 제2 노드(N21)와 접지 전압(VSS) 사이에 연결될 수 있다. 제2 노드(N21)로부터 제2 전압(VZTC)이 출력되며, 제1 제어 신호(CS1)에 기초하여 제1 저항(R11)의 저항 값이 변경될 수 있다. 다시 말하면, 제1 저항(R11)은 가변 저항일 수 있다.
도 4는 도 3의 제1 트림부에 포함되는 제1 전압 발생부의 다른 예를 나타내는 회로도이다.
도 4를 참조하면, 제1 전압 발생부(210a)는 제1 NMOS 트랜지스터(MN11), 제2 NMOS 트랜지스터(MN12), 제3 NMOS 트랜지스터(MN13) 및 제4 NMOS 트랜지스터(MN14)를 포함할 수 있다. 제1 NMOS 트랜지스터(MN11)는 전원 전압(VDD)과 연결되는 제1 단자, 전원 전압(VDD)과 연결되는 제어 단자 및 제2 단자를 구비할 수 있다. 제2 NMOS 트랜지스터(MN12)는 상기 제1 NMOS 트랜지스터(MN11)의 제2 단자와 연결되는 제1 단자, 전원 전압(VDD)과 연결되는 제어 단자 및 제1 노드(N12)와 연결되는 제2 단자를 구비할 수 있다. 제3 및 제4 NMOS 트랜지스터들(MN13, MN14)은 제1 노드(N12)와 접지 전압(VSS) 사이에 병렬로 연결되고, 전원 전압(VDD)과 연결되는 제어 단자를 각각 구비할 수 있다. 상기 제1 내지 제4 NMOS 트랜지스터들(MN11, MN12, MN13, MN14)의 제어 단자들은 전원 전압(VDD)에 공통적으로 연결될 수 있다. 제1 노드(N12)로부터 제1 전압(VNTC)이 출력될 수 있다.
도 5a 및 5b는 도 3의 제1 트림부에 포함되는 제2 전압 발생부의 다른 예들을 나타내는 회로도들이다.
도 5a를 참조하면, 제2 전압 발생부(230a)는 제1 저항(R21) 및 제2 저항(R22)을 포함할 수 있다. 제1 저항(R21)은 전원 전압(VDD)과 제2 노드(N22) 사이에 연결될 수 있다. 제2 저항(R22)은 제2 노드(N22)와 접지 전압(VSS) 사이에 연결될 수 있다. 제2 노드(N22)로부터 제2 전압(VZTC)이 출력되며, 제1 제어 신호(CS1)에 기초하여 제2 저항(R22)의 저항 값이 변경될 수 있다. 다시 말하면, 제2 저항(R22)은 가변 저항일 수 있다.
도 5b를 참조하면, 제2 전압 발생부(230b)는 제1 저항(R31) 및 제2 저항(R32)을 포함할 수 있다. 제1 저항(R31)은 전원 전압(VDD)과 제2 노드(N23) 사이에 연결될 수 있다. 제2 저항(R32)은 제2 노드(N23)와 접지 전압(VSS) 사이에 연결될 수 있다. 제2 노드(N23)로부터 제2 전압(VZTC)이 출력되며, 제1 제어 신호들(CS11, CS12)에 기초하여 제1 저항(R31)의 저항 값 및 제2 저항(R32)의 저항 값이 변경될 수 있다. 다시 말하면, 제1 저항(R31) 및 제2 저항(R32)은 모두 가변 저항들일 수 있다.
도 3, 4, 5a 및 5b를 참조하여 상술한 본 발명의 실시예들에 따른 전압 발생기에 포함되는 제1 트림부는, 도 2a에 도시된 그래프에 기초하여 상기 제1 트림 동작을 수행하는데 이용될 수 있다. 다시 말하면, 도 3 및 4에 도시된 제1 전압 발생부들(210, 210a)은 상기 동작 온도의 변화에 따라 가변하는 제1 전압(VNTC)을 발생할 수 있다. 도 3, 5a 및 5b에 도시된 제2 전압 발생부들(230, 230a, 230b)은 전원 전압(VDD)과 접지 전압(VSS) 사이에 연결된 두 개의 저항들을 포함하고, 상기 동작 온도가 변하더라도 불변하는 제2 전압(VZTC)을 발생할 수 있다. 제2 전압 발생부들(230, 230a, 230b)은 제1 제어 신호(CS1)에 기초하여 상기 두 개의 저항들 중에서 적어도 하나의 저항 값을 변경하여 상기 제2 전압(VZTC)의 레벨을 변경함으로써, 상기 동작 온도가 제1 온도(T1)인 경우에 제1 전압(VNTC)과 제2 전압(VZTC)을 일치시킬 수 있다.
도 6은 도 1의 전압 발생기에 포함되는 제2 트림부의 일 예를 나타내는 도면이다.
도 6을 참조하면, 제2 트림부(300)는 제1 비교부(310), 제2 비교부(330), 출력 전압 발생부(350) 및 피드백부(370)를 포함할 수 있다.
제1 비교부(310)는 기준 전압(VREF)과 피드백 전압(VFB)을 비교할 수 있다. 제1 비교부(310)를 따라서 제1 전류(I1)가 흐를 수 있다.
제1 비교부(310)는 제1 NMOS 트랜지스터(MN21), 제2 NMOS 트랜지스터(MN22) 및 제1 전류원(311)을 포함할 수 있다. 제1 NMOS 트랜지스터(MN21)는 제1 노드(N31)와 제3 노드(N33) 사이에 연결되고, 기준 전압(VREF)이 인가되는 제어 단자를 구비할 수 있다. 제2 NMOS 트랜지스터(MN22)는 제2 노드(N32)와 제3 노드(N33) 사이에 연결되고, 피드백 전압(VFB)이 인가되는 제어 단자를 구비할 수 있다. 제1 전류원(311)은 제3 노드(N33)와 접지 전압(VSS) 사이에 연결될 수 있다.
제2 비교부(330)는 제1 전압(VNTC)과 제2 전압(VZTC)을 비교할 수 있다. 제2 비교부(330)를 따라서 제2 전류(I2)가 흐를 수 있다.
제2 비교부(330)는 제3 NMOS 트랜지스터(MN23), 제4 NMOS 트랜지스터(MN24) 및 제2 전류원(331)을 포함할 수 있다. 제3 NMOS 트랜지스터(MN23)는 제1 노드(N31)와 제4 노드(N34) 사이에 연결되고, 제1 전압(VNTC)이 인가되는 제어 단자를 구비할 수 있다. 제4 NMOS 트랜지스터(MN24)는 제2 노드(N32)와 제4 노드(N34) 사이에 연결되고, 제2 전압(VZTC)이 인가되는 제어 단자를 구비할 수 있다. 제2 전류원(331)은 제4 노드(N34)와 접지 전압(VSS) 사이에 연결될 수 있다.
출력 전압 발생부(350)는 제1 노드(N31) 및 제2 노드(N32)를 통하여 제1 비교부(310) 및 제2 비교부(330)와 연결되며, 제1 노드(N31)의 전압을 증폭하여 출력 전압(VOUT)을 발생할 수 있다.
출력 전압 발생부(350)는 제1 PMOS 트랜지스터(MP21), 제2 PMOS 트랜지스터(MP22) 및 증폭기(351)를 포함할 수 있다. 제1 PMOS 트랜지스터(MP21)는 전원 전압(VDD)과 제1 노드(N31) 사이에 연결되고, 제2 노드(N32)와 연결되는 제어 단자를 구비할 수 있다. 제2 PMOS 트랜지스터(MP22)는 전원 전압(VDD)과 제2 노드(N32) 사이에 연결되고, 제2 노드(N32)와 연결되는 제어 단자를 구비할 수 있다. 증폭기(351)는 제1 노드(N31)와 연결되는 입력 단자 및 출력 전압(VOUT)을 제공하는 출력 단자를 구비할 수 있다.
피드백부(370)는 출력 전압(VOUT)을 피드백하여 피드백 전압(VFB)을 조절할 수 있다.
일 실시예에서, 제2 제어 신호(CS2)를 기초로 제2 비교부(330)를 흐르는 제2 전류(I2)를 변경하여 상기 동작 온도의 변화에 따른 상기 출력 전압(VOUT)의 변화량(즉, 기울기)이 조절될 수 있다. 다시 말하면, 제2 비교부(330)에 포함되는 제2 전류원(331)은 가변 전류원일 수 있다.
구체적으로, 출력 전압(VOUT)은 하기의 [수학식 1]에 기초하여 발생될 수 있다.
Figure pat00001
상기의 [수학식 1]에서, W1은 제1 비교부(310)에 포함되는 트랜지스터들(MN21, MN22)의 채널 폭을 나타내고, W2는 제2 비교부(330)에 포함되는 트랜지스터들(MN23, MN24)의 채널 폭을 나타내며, β는 피드백부(370)의 피드백 이득을 나타낸다. 따라서, 제1 전류(I1) 및 제2 전류(I2) 중 적어도 하나를 변경하여 상기 동작 온도의 변화에 따른 상기 출력 전압(VOUT)의 변화량이 조절될 수 있다. 예를 들어, 제2 전류(I2)의 크기가 증가하는 경우에 상기 동작 온도의 변화에 따른 상기 출력 전압(VOUT)의 변화량이 증가할 수 있다.
도 7은 도 6의 제2 트림부에 포함되는 제2 전류원의 일 예를 나타내는
도 7을 참조하면, 제2 전류원(331)은 복수의 파워 스위치들(331a, 331b, ..., 331n)을 포함할 수 있다.
복수의 파워 스위치들(331a, 331b, ..., 331n)은 제4 노드(N34)와 접지 전압(VSS) 사이에 병렬로 연결되고, 제2 제어 신호(CS2)에 기초하여 선택적으로 턴온될 수 있다. 복수의 파워 스위치들(331a, ..., 331n) 중에서 턴온되는 파워 스위치들의 개수에 기초하여 제2 전류(I2)의 크기가 결정될 수 있다.
복수의 파워 스위치들(331a, ..., 331n) 각각은 제4 노드(N34)와 접지 전압(VSS) 사이에 직렬로 연결되는 두 개의 NMOS 트랜지스터들을 포함할 수 있다. 예를 들어, 제1 파워 스위치(331a)는 NMOS 트랜지스터들(MN31, MN41)을 포함하고, 제2 파워 스위치(331b)는 NMOS 트랜지스터들(MN32, MN42)을 포함하며, 제n(n은 자연수) 파워 스위치(331n)는 NMOS 트랜지스터들(MN3n, MN4n)을 포함할 수 있다. NMOS 트랜지스터들(MN31, MN32, ..., MN3n) 각각은 바이어스 전압(VBIAS)이 인가되는 제어 단자를 구비하고, NMOS 트랜지스터들(MN41, MN42, ..., MN4n) 각각은 제2 제어 신호(CS2)의 비트들(CS2[1], CS2[2], ..., CS2[n]) 중 하나가 인가되는 제어 단자를 구비할 수 있다.
도 8 및 9는 도 1의 전압 발생기에 포함되는 제2 트림부의 다른 예들을 나타내는 도면들이다.
도 8을 참조하면, 제2 트림부(300a)는 제1 비교부(310a), 제2 비교부(330a), 출력 전압 발생부(350) 및 피드백부(370)를 포함할 수 있다.
도 8의 제1 비교부(310a)는 제1 전류원(311)이 제1 전류원(313)으로 변경된 것을 제외하면 도 6의 제1 비교부(310)와 실질적으로 동일할 수 있다. 도 8의 제2 비교부(330a)는 제2 전류원(331)이 제2 전류원(333)으로 변경된 것을 제외하면 도 6의 제2 비교부(330)와 실질적으로 동일할 수 있다. 도 8의 출력 전압 발생부(350) 및 피드백부(370)는 도 6의 출력 전압 발생부(350) 및 피드백부(370)와 각각 실질적으로 동일할 수 있다.
제1 전류원(313)은 제3 노드(N33)와 접지 전압(VSS) 사이에 연결될 수 있다. 제2 전류원(333)은 제4 노드(N34)와 접지 전압(VSS) 사이에 연결될 수 있다.
일 실시예에서, 제2 제어 신호(CS2)를 기초로 제1 비교부(310a)를 흐르는 제1 전류(I1)를 변경하여 상기 동작 온도의 변화에 따른 상기 출력 전압(VOUT)의 변화량(즉, 기울기)이 조절될 수 있다. 다시 말하면, 제1 비교부(310a)에 포함되는 제1 전류원(313)은 가변 전류원일 수 있다. 예를 들어, 제1 전류원(313)은 도 7에 도시된 제2 전류원(331)과 유사한 구조를 가질 수 있다. 예를 들어, 제1 전류(I1)의 크기가 증가하는 경우에 상기 동작 온도의 변화에 따른 상기 출력 전압(VOUT)의 변화량이 감소할 수 있다.
도 9를 참조하면, 제2 트림부(300b)는 제1 비교부(310b), 제2 비교부(330b), 출력 전압 발생부(350) 및 피드백부(370)를 포함할 수 있다.
도 9의 제1 비교부(310b)는 제1 전류원(311)이 제1 전류원(315)으로 변경된 것을 제외하면 도 6의 제1 비교부(310)와 실질적으로 동일할 수 있다. 도 9의 제2 비교부(330b)는 제2 전류원(331)이 제2 전류원(335)으로 변경된 것을 제외하면 도 6의 제2 비교부(330)와 실질적으로 동일할 수 있다. 도 9의 출력 전압 발생부(350) 및 피드백부(370)는 도 6의 출력 전압 발생부(350) 및 피드백부(370)와 각각 실질적으로 동일할 수 있다.
제1 전류원(315)은 제3 노드(N33)와 접지 전압(VSS) 사이에 연결될 수 있다. 제2 전류원(335)은 제4 노드(N34)와 접지 전압(VSS) 사이에 연결될 수 있다.
일 실시예에서, 제2 제어 신호들(CS21, CS22)을 기초로 제1 비교부(310b)를 흐르는 제1 전류(I1) 및 제2 비교부(330b)를 흐르는 제2 전류(I2)를 변경하여 상기 동작 온도의 변화에 따른 상기 출력 전압(VOUT)의 변화량(즉, 기울기)이 조절될 수 있다. 다시 말하면, 제1 비교부(310b)에 포함되는 제1 전류원(315) 및 제2 비교부(330b)에 포함되는 제2 전류원(335)은 가변 전류원들일 수 있다. 예를 들어, 제1 전류원(315) 및 제2 전류원(335)은 도 7에 도시된 제2 전류원(331)과 유사한 구조를 각각 가질 수 있다.
도 6, 7, 8 및 9를 참조하여 상술한 본 발명의 실시예들에 따른 전압 발생기에 포함되는 제2 트림부는, 도 2b에 도시된 그래프에 기초하여 상기 제2 트림 동작을 수행하는데 이용될 수 있다. 다시 말하면, 도 6, 7 및 9에 도시된 제2 트림부들(300, 300a, 300b)은 제2 제어 신호(CS2)에 기초하여 제1 전류(I1) 및 제2 전류(I2) 중 적어도 하나를 변경함으로써, 상기 동작 온도가 제1 온도(T1)인 경우에 출력 전압(VOUT)을 제1 목표 레벨(VTGT1)로 고정한 상태에서 상기 동작 온도의 변화에 따른 상기 출력 전압(VOUT)의 변화량을 조절하여 상기 동작 온도가 제2 온도(T2)인 경우에 출력 전압(VOUT)을 제2 목표 레벨(VTGT2)로 설정할 수 있다.
도 10a 및 10b는 도 1의 전압 발생기의 동작을 설명하기 위한 도면들이다. 도 10a 및 10b는 도 1의 제1 트림부(200)에서 수행되는 상기 제1 트림 동작의 다른 예들을 설명하기 위한 그래프들이다.
도 1 및 10a를 참조하면, 제1 제어 신호(CS1)에 기초하여 상기 동작 온도가 제1 온도(T1)인 경우에 제1 전압(VNTC)과 제2 전압(VZTC)을 일치시키기 위한 상기 제1 트림 동작이 수행될 수 있다. 도 10a에 도시된 것처럼, 상기 제1 전압(VNTC)의 레벨을 변경하여 상기 제1 트림 동작이 수행되며, 예를 들어 상기 제1 전압(VNTC)의 레벨은 점선(L3)과 점선(L4)의 사이에서 증가 또는 감소될 수 있다.
도 1 및 10b를 참조하면, 제1 제어 신호(CS1)에 기초하여 상기 동작 온도가 제1 온도(T1)인 경우에 제1 전압(VNTC)과 제2 전압(VZTC)을 일치시키기 위한 상기 제1 트림 동작이 수행될 수 있다. 도 10b에 도시된 것처럼, 상기 제1 전압(VNTC)의 레벨 및 상기 제2 전압(VZTC)의 레벨을 변경하여 상기 제1 트림 동작이 수행되며, 예를 들어 상기 제2 전압(VZTC)의 레벨은 점선(L1)과 점선(L2)의 사이에서 증가 또는 감소되고 상기 제1 전압(VNTC)의 레벨은 점선(L3)과 점선(L4)의 사이에서 증가 또는 감소될 수 있다.
실시예에 따라서, 도 10a에 도시된 그래프 또는 도 10b에 도시된 그래프에 기초하여 상기 제1 트림 동작을 수행하는 제1 트림부는, 도 3, 4, 5a 및 5b를 참조하여 상술한 제1 트림부와는 상이한 구성을 가질 수 있다.
도 11은 본 발명의 실시예들에 따른 전압 발생기를 나타내는 블록도이다.
도 11을 참조하면, 전압 발생기(100a)는 제1 트림부(200) 및 제2 트림부(300)를 포함한다. 전압 발생기(100a)는 제어부(400)를 더 포함할 수 있다.
도 11의 제1 트림부(200) 및 제2 트림부(300)는 도 1의 제1 트림부(200) 및 제2 트림부(300)와 각각 실질적으로 동일할 수 있다.
제어부(400)는 제1 전압(VNTC) 및 제2 전압(VZTC)을 기초로 상기 제1 트림 동작을 제어하는 제1 제어 신호(CS1)를 발생하고, 출력 전압(VOUT)을 기초로 상기 제2 트림 동작을 제어하는 제2 제어 신호(CS2)를 발생할 수 있다. 제1 트림부(200)는 제1 제어 신호(CS1)에 기초하여 상기 동작 온도가 제1 온도(T1)인 경우에 제1 전압(VNTC)과 제2 전압(VZTC)을 일치시킬 수 있다. 제2 트림부(300)는 제2 제어 신호(CS2)에 기초하여 상기 동작 온도가 제2 온도(T2)인 경우에 제2 목표 레벨(VTGT2)을 가지도록 출력 전압(VOUT)을 설정할 수 있다.
일 실시예에서, 제어부(400)는 저장부(410)를 포함할 수 있다. 저장부(410)는 상기 제1 트림 동작이 완료된 경우에 제1 제어 신호(CS1)의 최종 값 및 상기 제2 트림 동작이 완료된 경우에 제2 제어 신호(CS2)의 최종 값을 저장할 수 있다. 상기 제1 및 제2 트림 동작들이 완료된 이후에, 전압 발생기(100a)는 저장부(410)로부터 제공되는 상기 제1 제어 신호(CS1)의 최종 값 및 상기 제2 제어 신호(CS2)의 최종 값에 기초하여 현재 동작 온도에 상응하는 목표 레벨을 가지는 출력 전압(VOUT)을 발생할 수 있다.
도 12는 본 발명의 실시예들에 따른 전압 발생 방법을 나타내는 순서도이다.
도 1 및 12를 참조하면, 전원 전압(VDD)에 기초하여 제1 전압(VNTC) 및 제2 전압(VZTC)이 발생된다(단계 S110). 제1 전압(VNTC)은 동작 온도의 변화에 따라 가변하는 전압이며, 제2 전압(VZTC)은 상기 동작 온도가 변하더라도 불변하는 전압이다.
제1 전압(VNTC) 및 제2 전압(VZTC)에 기초하여 제1 트림 동작이 수행된다(단계 S120). 상기 제1 트림 동작은 상기 동작 온도가 제1 온도(T1)인 경우에 제1 전압(VNTC)과 제2 전압(VZTC)이 동일하도록 제1 전압(VNTC)의 레벨 및 제2 전압(VZTC)의 레벨 중 적어도 하나를 조절하는 보정 동작을 나타낸다. 제1 제어 신호(CS1)에 기초하여 상기 제1 트림 동작이 수행될 수 있다.
상기 제1 트림 동작의 결과에 기초하여 제2 트림 동작이 수행된다(단계 S130). 상기 제2 트림 동작은 상기 동작 온도의 변화에 따른 출력 전압(VOUT)의 변화량(즉, 기울기)을 조절하는 보정 동작을 나타낸다. 제2 제어 신호(CS2)에 기초하여 상기 제2 트림 동작이 수행될 수 있다.
상기 제1 및 제2 트림 동작들의 결과에 기초하여 출력 전압(VOUT)이 발생된다(단계 S140). 예를 들어, 전원 전압(VDD), 제1 전압(VNTC), 제2 전압(VZTC), 기준 전압(VREF), 피드백 전압(VFB), 제1 제어 신호(CS1) 및 제2 제어 신호(CS2)에 기초하여 출력 전압(VOUT)을 발생한다. 상기 제1 트림 동작이 완료된 경우에 제1 제어 신호(CS1)의 최종 값 및 상기 제2 트림 동작이 완료된 경우에 제2 제어 신호(CS2)의 최종 값이 제공되면, 상기 동작 온도가 제1 온도(T1)인 경우에 제1 목표 레벨(VTGT1)을 가지고 상기 동작 온도가 제2 온도(T2)인 경우에 제2 목표 레벨(VTGT2)을 가지도록 출력 전압(VOUT)이 설정되며, 현재 동작 온도에 상응하는 목표 레벨을 가지는 출력 전압(VOUT)이 발생될 수 있다.
도 13a 및 13b는 도 12의 제1 트림 동작을 수행하는 단계의 예들을 나타내는 순서도들이다.
도 12 및 13a를 참조하면, 상기 제1 트림 동작을 수행하는데 있어서(단계 S120), 상기 동작 온도가 제1 온도(T1)인 경우에 제1 전압(VNTC)과 제2 전압(VZTC)이 동일한지 여부가 판단될 수 있다(단계 S121).
상기 동작 온도가 제1 온도(T1)인 경우에 제1 전압(VNTC)과 제2 전압(VZTC)이 동일하지 않다면(단계 S121: 아니오), 제2 전압(VZTC)의 레벨이 변경되고(단계 S123), 단계 S121이 다시 수행될 수 있다.
상기 동작 온도가 제1 온도(T1)인 경우에 제1 전압(VNTC)과 제2 전압(VZTC)이 동일하다면(단계 S121: 예), 상기 제1 트림 동작이 완료될 수 있다. 실시예에 따라서, 상기 제1 트림 동작이 완료된 경우에 상기 제1 제어 신호(CS1)의 최종 값이 저장될 수 있다.
도 13a의 실시예는 도 2a에 도시된 그래프에 기초하여 상기 제1 트림 동작을 수행하는데 적용될 수 있다.
도 12 및 13b를 참조하면, 상기 제1 트림 동작을 수행하는데 있어서(단계 S120), 상기 동작 온도가 제1 온도(T1)인 경우에 제1 전압(VNTC)과 제2 전압(VZTC)이 동일한지 여부가 판단될 수 있다(단계 S121).
상기 동작 온도가 제1 온도(T1)인 경우에 제1 전압(VNTC)과 제2 전압(VZTC)이 동일하지 않다면(단계 S121: 아니오), 제1 전압(VNTC)의 레벨 및 제2 전압(VZTC)의 레벨 중 적어도 하나가 변경되고(단계 S125), 단계 S121이 다시 수행될 수 있다.
상기 동작 온도가 제1 온도(T1)인 경우에 제1 전압(VNTC)과 제2 전압(VZTC)이 동일하다면(단계 S121: 예), 상기 제1 트림 동작이 완료될 수 있다.
도 13b의 실시예는 도 2a에 도시된 그래프, 도 10a에 도시된 그래프 또는 도 10b에 도시된 그래프에 기초하여 상기 제1 트림 동작을 수행하는데 적용될 수 있다.
도 14는 도 12의 제2 트림 동작을 수행하는 단계의 일 예를 나타내는 순서도이다.
도 12 및 14를 참조하면, 상기 제2 트림 동작을 수행하는데 있어서(단계 S130), 상기 동작 온도가 제2 온도(T2)인 경우에 출력 전압(VOUT)이 제2 목표 레벨(VTGT2)로 설정되었는지 여부가 판단될 수 있다(단계 S131).
상기 동작 온도가 제2 온도(T2)인 경우에 출력 전압(VOUT)이 제2 목표 레벨(VTGT2)로 설정되지 않았다면(단계 S131: 아니오), 상기 동작 온도가 제1 온도(T1)인 경우에 출력 전압(VOUT)을 제1 목표 레벨(VTGT1)로 고정한 상태에서 상기 동작 온도의 변화에 따른 상기 출력 전압(VOUT)의 변화량이 조절되고(단계 S133), 단계 S131이 다시 수행될 수 있다.
상기 동작 온도가 제2 온도(T2)인 경우에 출력 전압(VOUT)이 제2 목표 레벨(VTGT2)로 설정되었다면(단계 S131: 예), 상기 제2 트림 동작이 완료될 수 있다. 실시예에 따라서, 상기 제2 트림 동작이 완료된 경우에 상기 제2 제어 신호(CS2)의 최종 값이 저장될 수 있다.
도 15는 본 발명의 실시예들에 따른 반도체 메모리 장치를 나타내는 블록도이다.
도 15를 참조하면, 반도체 메모리 장치(500)는 메모리 셀 어레이(510), 로우 디코더(520), 페이지 버퍼(530), 데이터 입출력 버퍼(540), 제어 회로(550) 및 전압 발생기(560)를 포함한다. 예를 들어, 반도체 메모리 장치(500)는 비휘발성 메모리 장치일 수 있으며, 플래시 메모리 장치, PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric random access memory) 등과 같은 임의의 비휘발성 메모리 장치일 수 있다.
메모리 셀 어레이(510)는 복수의 메모리 셀들을 포함하고, 메모리 셀 구동 전압(VO)에 기초하여 동작한다. 상기 복수의 메모리 셀들은 복수의 워드 라인들 및 복수의 비트 라인들에 각각 연결될 수 있다. 예를 들어, 상기 복수의 메모리 셀들은 비휘발성 메모리 셀들일 수 있다. 도 16a 내지 16c를 참조하여 후술하는 바와 같이, 상기 복수의 메모리 셀들은 각각 NAND 또는 NOR 플래시 메모리 셀들일 수 있으며, 2차원 어레이(array) 구조 또는 3차원 수직 어레이 구조로 배열될 수 있다.
로우 디코더(520)는 상기 복수의 워드 라인들에 연결되고, 로우 어드레스에 응답하여 상기 복수의 워드 라인들 중 적어도 하나를 선택할 수 있다.
페이지 버퍼(530)는 상기 복수의 비트 라인들에 연결되고, 메모리 셀 어레이(510)에 프로그램 될 기입 데이터를 저장하거나 혹은 메모리 셀 어레이(510)로부터 감지된 독출 데이터를 저장한다. 즉, 페이지 버퍼(530)는 반도체 메모리 장치(500)의 동작 모드에 따라 기입 드라이버로서 또는 감지 증폭기로서 동작할 수 있다.
데이터 입출력 버퍼(540)는 페이지 버퍼(530)를 통하여 상기 기입 데이터를 메모리 셀 어레이(510)에 제공하고, 메모리 셀 어레이(510)로부터 페이지 버퍼(530)를 거쳐서 출력되는 상기 독출 데이터를 외부(예를 들어, 메모리 컨트롤러)에 제공할 수 있다.
제어 회로(550)는 메모리 셀 어레이(510)에 대한 데이터 저장, 소거 및 독출 동작을 수행하도록 로우 디코더(520), 페이지 버퍼(530), 데이터 입출력 버퍼(540) 및 전압 발생기(560)를 제어할 수 있다.
전압 발생기(560)는 전원 전압에 기초하여 메모리 셀 구동 전압(VO)을 발생한다. 전압 발생기(560)는 도 1의 전압 발생기(100) 및 도 11의 전압 발생기(100a) 중 하나일 수 있으며, 두 단계의 트림 동작(즉, 보정 동작)을 수행한다. 구체적으로, 전압 발생기(560)는 제1 트림 동작의 결과로부터 획득된 메모리 셀 구동 전압(VO)의 제1 목표 레벨을 고정한 상태에서, 제2 트림 동작을 수행하여 메모리 셀 구동 전압(VO)이 제2 목표 레벨을 가지도록 설정할 수 있다. 상기 제1 및 제2 트림 동작들이 완료된 이후에. 전압 발생기(560)는 상기 제1 및 제2 트림 동작들을 제어하는 제1 및 제2 제어 신호들의 최종 값에 기초하여 현재 동작 온도에 상응하는 목표 레벨을 가지는 메모리 셀 구동 전압(VO)을 효과적으로 발생할 수 있다. 따라서, 전압 발생기(560)를 포함하는 반도체 메모리 장치(500)의 동작 성능이 향상될 수 있다.
일 실시예에서, 메모리 셀 구동 전압(VO)은 상기 비휘발성 메모리 셀들에 인가되는 독출 전압이며, 상기 비휘발성 메모리 셀들에 대한 프로그램/소거 횟수에 기초하여 상기 독출 전압의 레벨이 선택적으로 변경될 수 있다. 예를 들어, 상기 제1 및 제2 트림 동작들이 완료된 이후에 상기 프로그램/소거 횟수가 기준 횟수를 초과하는 경우에, 미리 정해진 룩업 테이블(552)에 기초하여 상기 제2 트림 동작을 제어하는 상기 제2 제어 신호의 최종 값이 변경될 수 있다. 룩업 테이블(552)은 제어 회로(550)에 포함되며, 프로그램/소거 횟수의 변화에 따른 상기 독출 전압의 변화량에 대한 정보를 포함할 수 있다. 다른 예에서, 상기 제1 및 제2 트림 동작들이 완료된 이후에 상기 프로그램/소거 횟수가 기준 횟수를 초과하는 경우에, 상기 제1 트림 동작 및 상기 제2 트림 동작이 다시 수행되어 상기 제2 제어 신호의 최종 값이 변경될 수 있다.
도 16a, 16b 및 16c는 도 15의 반도체 메모리 장치에 포함되는 메모리 셀 어레이의 예들을 나타내는 도면들이다.
도 16a는 NOR형 플래시 메모리 장치에 포함되는 메모리 셀 어레이의 일 예를 나타내는 회로도이고, 도 16b는 NAND형 플래시 메모리 장치에 포함되는 메모리 셀 어레이의 일 예를 나타내는 회로도이며, 도 16c는 수직형 플래시 메모리 장치에 포함되는 메모리 셀 어레이의 일 예를 나타내는 회로도이다.
도 16a를 참조하면, 메모리 셀 어레이(510a)는 복수의 메모리 셀(MC1)들을 포함할 수 있다. 동일한 열에 배열된 메모리 셀(MC1)들은 비트 라인들(BL(1), ..., BL(m)) 중 하나와 공통 소스 라인(CSL) 사이에 병렬로 배치될 수 있으며, 동일한 행에 배열된 메모리 셀(MC1)들은 워드 라인들(WL(1), WL(2), ..., WL(n)) 중 하나에 공통으로 연결될 수 있다. 예를 들어, 제1 열에 배열된 메모리 셀들은 제1 비트 라인(WL(1))과 공통 소스 라인(CSL) 사이에 병렬로 배치될 수 있다. 제1 행에 배열된 메모리 셀들의 게이트 전극들은 제1 워드 라인(WL(1))에 공통으로 연결될 수 있다. 메모리 셀(MC1)들은 워드 라인들(WL(1), ..., WL(n))에 인가되는 전압의 레벨에 따라 제어될 수 있다. 메모리 셀 어레이(510a)를 포함하는 NOR형 플래시 메모리 장치는 바이트(byte) 단위 또는 워드(word) 단위로 기입 동작 및 독출 동작을 수행하며, 블록(block, 511) 단위로 소거 동작을 수행할 수 있다.
도 16b를 참조하면, 메모리 셀 어레이(510b)는 스트링 선택 트랜지스터(SST)들, 접지 선택 트랜지스터(GST)들 및 메모리 셀(MC2)들을 포함할 수 있다. 스트링 선택 트랜지스터(SST)들은 비트 라인들(BL(1), ..., BL(m))에 연결되고, 접지 선택 트랜지스터(GST)들은 공통 소스 라인(CSL)에 연결될 수 있다. 동일한 열에 배열된 메모리 셀(MC2)들은 비트 라인들(BL(1), ..., BL(m)) 중 하나와 공통 소스 라인(CSL) 사이에 직렬로 배치될 수 있으며, 동일한 행에 배열된 메모리 셀(MC2)들은 워드 라인들(WL(1), WL(2), WL(3), ..., WL(n-1), WL(n)) 중 하나에 공통으로 연결될 수 있다. 즉, 스트링 선택 트랜지스터(SST)들과 접지 선택 트랜지스터(GST)들 사이에 메모리 셀(MC2)들이 직렬로 연결될 수 있으며, 스트링 선택 라인(SSL)과 접지 선택 라인(GSL) 사이에는 16개, 32개 또는 64개의 복수의 워드 라인들이 배열될 수 있다.
스트링 선택 트랜지스터(SST)들은 스트링 선택 라인(SSL)에 연결되어, 스트링 선택 라인(SSL)으로부터 인가되는 전압의 레벨에 따라 제어될 수 있고, 접지 선택 트랜지스터(GST)들은 접지 선택 라인(GSL)에 연결되어, 접지 선택 라인(GSL)으로부터 인가되는 전압의 레벨에 따라 제어될 수 있다. 메모리 셀(MC2)들은 워드 라인들(WL(1), ..., WL(n))에 인가되는 전압의 레벨에 따라 제어될 수 있다.
메모리 셀 어레이(510b)를 포함하는 NAND형 플래시 메모리 장치는 페이지(page, 513) 단위로 기입 동작 및 독출 동작을 수행하며, 블록(514) 단위로 소거 동작을 수행할 수 있다. 한편, 실시예에 따라서, 페이지 버퍼들은 각각 짝수 비트 라인과 홀수 비트 라인이 하나씩 연결될 수 있다. 이 경우, 짝수 비트 라인들은 짝수 페이지를 형성하고, 홀수 비트 라인들은 홀수 페이지를 형성하며, 메모리 셀(MC2)들에 대한 기입 동작은 짝수 페이지와 홀수 페이지가 번갈아 가며 순차적으로 수행될 수 있다.
도 16c를 참조하면, 메모리 셀 어레이(510c)는 수직 구조를 가지는 복수의 스트링(515)들을 포함할 수 있다. 스트링(515)은 제2 방향(D2)을 따라 복수 개로 형성되어 스트링 열을 형성할 수 있으며, 상기 스트링 열은 제3 방향(D3)을 따라 복수 개로 형성되어 스트링 어레이를 형성할 수 있다. 복수의 스트링(515)들은 비트 라인들(BL(1), ..., BL(m))과 공통 소스 라인(CSL) 사이에 제1 방향(D1)을 따라 직렬로 배치되는 접지 선택 트랜지스터(GSTV)들, 메모리 셀(MC3)들 및 스트링 선택 트랜지스터(SSTV)들을 각각 포함할 수 있다.
접지 선택 트랜지스터(GSTV)들은 접지 선택 라인들(GSL11, GSL12, ..., GSLi1, GSLi2)에 각각 연결되고, 스트링 선택 트랜지스터(SSTV)들은 스트링 선택 라인들(SSL11, SSL12, ..., SSLi1, SSLi2)에 각각 연결될 수 있다. 동일한 층에 배열되는 메모리 셀(MC3)들은 워드 라인들(WL(1), WL(2), ..., WL(n-1), WL(n)) 중 하나에 공통으로 연결될 수 있다. 접지 선택 라인들(GSL11, ..., GSLi2) 및 스트링 선택 라인들(SSL11, ..., SSLi2)은 제2 방향(D2)으로 연장되며 제3 방향(D3)을 따라 복수 개로 형성될 수 있다. 워드 라인들(WL(1), ..., WL(n))은 제2 방향(D2)으로 연장되며 제1 방향(D1) 및 제3 방향(D3)을 따라 복수 개로 형성될 수 있다. 비트 라인들(BL(1), ..., BL(m))은 제3 방향(D3)으로 연장되며 제2 방향(D2)을 따라 복수 개로 형성될 수 있다. 메모리 셀(MC3)들은 워드 라인들(WL(1), ..., WL(n))에 인가되는 전압의 레벨에 따라 제어될 수 있다.
메모리 셀 어레이(510c)를 포함하는 수직형 플래시 메모리 장치는 NAND 플래시 메모리 셀들을 포함하므로, NAND형 플래시 메모리 장치와 마찬가지로 페이지 단위로 기입 동작 및 독출 동작을 수행하며, 블록 단위로 소거 동작을 수행한다.
실시예에 따라서, 하나의 스트링(515)에 포함되는 두 개의 스트링 선택 트랜지스터들은 하나의 스트링 선택 라인에 연결되고 하나의 스트링에 포함되는 두 개의 접지 선택 트랜지스터들은 하나의 접지 선택 라인에 연결되도록 구현될 수도 있다. 또한, 실시예에 따라서, 하나의 스트링은 하나의 스트링 선택 트랜지스터 및 하나의 접지 선택 트랜지스터를 포함하여 구현될 수도 있다.
도 17은 도 15의 반도체 메모리 장치에 포함되는 전압 발생기의 동작을 설명하기 위한 순서도이다.
도 1, 15 및 17을 참조하면, 전원 전압(VDD)에 기초하여 제1 전압(VNTC) 및 제2 전압(VZTC)이 발생되고(단계 S210), 제1 전압(VNTC) 및 제2 전압(VZTC)에 기초하여 제1 트림 동작이 수행되고(단계 S220), 상기 제1 트림 동작의 결과에 기초하여 제2 트림 동작이 수행되며(단계 S230), 상기 제1 및 제2 트림 동작들의 결과에 기초하여 메모리 셀 구동 전압(VO)이 발생된다(단계 S240). 도 17의 단계 S210, S220, S230 및 S240은 도 12의 단계 S110, S120, S130 및 S140과 각각 실질적으로 동일할 수 있다.
메모리 셀 어레이(510)에 포함되는 복수의 메모리 셀들(예를 들어, 비휘발성 메모리 셀들)에 대한 프로그램/소거 횟수에 기초하여 메모리 셀 구동 전압(VO)의 레벨이 선택적으로 변경된다(단계 S250).
도 18a 및 18b는 도 17의 메모리 셀 구동 전압의 레벨을 선택적으로 변경하는 단계의 예들을 나타내는 순서도들이다.
도 17 및 18a를 참조하면, 상기 메모리 셀 구동 전압의 레벨을 선택적으로 변경하는데 있어서(단계 S250), 상기 프로그램/소거 횟수가 기준 횟수를 초과하는지 여부가 판단될 수 있다(단계 S251).
상기 프로그램/소거 횟수가 상기 기준 횟수를 초과하는 경우에(단계 S251: 예), 미리 정해진 룩업 테이블(552)에 기초하여 상기 제2 트림 동작을 제어하는 상기 제2 제어 신호의 최종 값이 변경될 수 있다(단계 S253). 상기 변경된 제2 제어 신호의 최종 값에 기초하여 메모리 셀 구동 전압(VO)이 발생될 수 있다(도 17의 단계 S240).
상기 프로그램/소거 횟수가 상기 기준 횟수보다 작거나 같은 경우에(단계 S251: 아니오), 메모리 셀 구동 전압(VO)의 레벨이 변경되지 않을 수 있다.
도 17 및 18b를 참조하면, 상기 메모리 셀 구동 전압의 레벨을 선택적으로 변경하는데 있어서(단계 S250), 상기 프로그램/소거 횟수가 상기 기준 횟수를 초과하는지 여부가 판단될 수 있다(단계 S251).
상기 프로그램/소거 횟수가 상기 기준 횟수를 초과하는 경우에(단계 S251: 예), 상기 제1 트림 동작 및 상기 제2 트림 동작이 다시 수행될 수 있다(단계 S255). 상기 다시 수행된 제1 및 제2 트림 동작들의 결과에 기초하여 메모리 셀 구동 전압(VO)이 발생될 수 있다(도 17의 단계 S240).
상기 프로그램/소거 횟수가 상기 기준 횟수보다 작거나 같은 경우에(단계 S251: 아니오), 메모리 셀 구동 전압(VO)의 레벨이 변경되지 않을 수 있다.
도 19는 본 발명의 실시예들에 따른 반도체 메모리 장치가 메모리 카드에 응용된 예를 나타내는 도면이다.
도 19를 참조하면, 메모리 카드(900)는 복수의 접속 핀들(910), 메모리 컨트롤러(920) 및 반도체 메모리 장치(930)를 포함한다.
호스트(미도시)와 메모리 카드(900) 사이의 신호들이 송수신되도록 복수의 접속 핀들(910)은 상기 호스트에 연결될 수 있다. 복수의 접속 핀들(910)은 클록 핀, 커맨드 핀, 데이터 핀 및/또는 리셋 핀을 포함할 수 있다.
메모리 컨트롤러(920)는, 상기 호스트로부터 데이터를 수신하고, 상기 수신된 데이터를 반도체 메모리 장치(930)에 저장할 수 있다. 한편, 도시하지는 않았지만, 메모리 카드(900)는 상기 데이터를 임시 저장하는 적어도 하나의 휘발성 메모리 장치를 더 포함할 수도 있다.
반도체 메모리 장치(930)는 도 15의 반도체 메모리 장치(500)이며, 비휘발성 메모리 장치일 수 있다. 반도체 메모리 장치(930)는 두 단계의 트림 동작(즉, 보정 동작)을 수행하는 전압 발생기를 포함할 수 있다. 구체적으로, 상기 전압 발생기는 제1 트림 동작의 결과로부터 획득된 메모리 셀 구동 전압(VO)의 제1 목표 레벨을 고정한 상태에서, 제2 트림 동작을 수행하여 메모리 셀 구동 전압(VO)이 제2 목표 레벨을 가지도록 설정할 수 있다. 따라서, 상기 전압 발생기는 현재 동작 온도에 상응하는 목표 레벨을 가지는 메모리 셀 구동 전압(VO)을 효과적으로 발생할 수 있으며, 상기 전압 발생기를 포함하는 반도체 메모리 장치(930)의 동작 성능이 향상될 수 있다.
예를 들어, 메모리 카드(900)는 멀티미디어 카드(MultiMedia Card; MMC), 임베디드 멀티미디어 카드(embedded MultiMedia Card; eMMC), 하이브리드 임베디드 멀티미디어 카드(hybrid embedded MultiMedia Card; hybrid eMMC), SD(Secure Digital) 카드, 마이크로 SD 카드, 메모리 스틱(Memory Stick), ID 카드, PCMCIA(Personal Computer Memory Card International Association) 카드, 칩 카드(Chip Card), USB 카드, 스마트 카드(Smart Card), CF 카드(Compact Flash Card)등과 같은 메모리 카드일 수 있다.
실시예에 따라서, 메모리 카드(900)는 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular), 스마트 폰(smart phone), MP3 플레이어, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console) 등과 같은 호스트에 장착될 수 있다.
도 20은 본 발명의 실시예들에 따른 반도체 메모리 장치가 솔리드 스테이트 드라이브에 응용된 예를 나타내는 도면이다.
도 20을 참조하면, 솔리드 스테이트 드라이브(Solid State Drive; SSD, 1000)는 메모리 컨트롤러(1010) 및 복수의 반도체 메모리 장치들(1020)을 포함한다.
메모리 컨트롤러(1010)는, 호스트(미도시)로부터 데이터를 수신하고, 상기 수신된 데이터를 복수의 반도체 메모리 장치들(1020)에 저장할 수 있다. 한편, 도시하지는 않았지만, 솔리드 스테이트 드라이브(1000)는 상기 데이터를 임시 저장하는 적어도 하나의 휘발성 메모리 장치를 더 포함할 수도 있다.
복수의 반도체 메모리 장치들(1020) 각각은 도 15의 반도체 메모리 장치(500)이며, 비휘발성 메모리 장치일 수 있다. 복수의 반도체 메모리 장치들(1020) 각각은 두 단계의 트림 동작(즉, 보정 동작)을 수행하는 전압 발생기를 포함할 수 있다. 구체적으로, 상기 전압 발생기는 제1 트림 동작의 결과로부터 획득된 메모리 셀 구동 전압(VO)의 제1 목표 레벨을 고정한 상태에서, 제2 트림 동작을 수행하여 메모리 셀 구동 전압(VO)이 제2 목표 레벨을 가지도록 설정할 수 있다. 따라서, 상기 전압 발생기는 현재 동작 온도에 상응하는 목표 레벨을 가지는 메모리 셀 구동 전압(VO)을 효과적으로 발생할 수 있으며, 상기 전압 발생기를 포함하는 반도체 메모리 장치들(1020)의 동작 성능이 향상될 수 있다.
실시예에 따라서, SSD(1000)는 컴퓨터, 노트북, 핸드폰, 스마트 폰, MP3 플레이어, 피디에이, 피엠피, 디지털 TV, 디지털 카메라, 포터블 게임 콘솔 등과 같은 호스트에 장착될 수 있다.
도 21은 본 발명의 실시예들에 따른 컴퓨팅 시스템을 나타내는 블록도이다.
도 21을 참조하면, 컴퓨팅 시스템(1100)은 프로세서(1110), 메모리 장치(1120), 사용자 인터페이스(1130), 버스(1150) 및 메모리 시스템(1160)을 포함한다. 실시예에 따라서, 컴퓨팅 시스템(1100)은 베이스밴드 칩 셋(baseband chipset)과 같은 모뎀(1140)을 더 포함할 수 있다.
프로세서(1110)는 특정 계산들 또는 태스크들을 실행할 수 있다. 예를 들어, 프로세서(1110)는 마이크로프로세서 또는 중앙 처리 장치(CPU)일 수 있다. 프로세서(1110)는 어드레스 버스, 제어 버스 및/또는 데이터 버스와 같은 버스(1150)를 통하여 메모리 장치(1120)에 연결될 수 있다. 예를 들어, 메모리 장치(1120)는 DRAM, 모바일 DRAM, SRAM, PRAM, FRAM, RRAM 및/또는 MRAM으로 구현될 수 있다. 또한, 프로세서(1110)는 주변 구성요소 상호연결(peripheral component interconnect, PCI) 버스와 같은 확장 버스에 연결될 수 있다. 이에 따라, 프로세서(1110)는 키보드 또는 마우스와 같은 하나 이상의 입력 장치, 프린터 또는 디스플레이 장치와 같은 하나 이상의 출력 장치를 포함하는 사용자 인터페이스(1130)를 제어할 수 있다. 모뎀(1140)은 외부 장치와 무선으로 데이터를 송수신할 수 있다.
메모리 시스템(1160)의 반도체 메모리 장치들(1180)에는 프로세서(1110)에 의해 처리된 데이터 또는 모뎀(1140)을 통하여 수신된 데이터 등이 메모리 컨트롤러(1170)를 통해 저장될 수 있다. 반도체 메모리 장치들(1180)은 비휘발성 메모리 장치들이며, 두 단계의 트림 동작(즉, 보정 동작)을 수행하는 전압 발생기를 포함함으로써, 반도체 메모리 장치들(1180)의 동작 성능이 향상될 수 있다.
실시예에 따라서, 컴퓨팅 시스템(1100)은 동작 전압을 공급하기 위한 파워 서플라이를 더 포함할 수 있다. 또한, 실시예에 따라서, 컴퓨팅 시스템(1100)은 응용 칩셋(application chipset), 카메라 이미지 프로세서(camera image processor, CIS) 등을 더 포함할 수 있다.
본 발명은 반도체 메모리 장치, 특히 플래시 메모리 장치와 같은 비휘발성 메모리 장치, 및 이를 포함하는 다양한 장치 및 시스템에 적용될 수 있다. 따라서, 본 발명은 반도체 메모리 장치를 구비하는 메모리 카드, 솔리드 스테이트 드라이브, 컴퓨터, 노트북, 핸드폰, 스마트 폰, MP3 플레이어, 피디에이, 피엠피, 디지털 TV, 디지털 카메라, 포터블 게임 콘솔 등과 같은 전자 기기에 확대 적용될 수 있을 것이다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 전원 전압에 기초하여 동작 온도의 변화에 따라 가변하는 제1 전압 및 상기 동작 온도가 변하더라도 불변하는 제2 전압을 발생하고, 상기 동작 온도가 제1 온도인 경우에 상기 제1 전압과 상기 제2 전압이 동일하도록 상기 제2 전압의 레벨을 변경하는 제1 트림(trim) 동작을 수행하는 제1 트림부; 및
    상기 전원 전압, 상기 제1 전압, 상기 제2 전압, 기준 전압 및 피드백 전압에 기초하여 출력 전압을 발생하고, 상기 출력 전압에 기초하여 상기 피드백 전압을 조절하며, 상기 제1 트림 동작의 결과에 기초하여 상기 동작 온도의 변화에 따른 상기 출력 전압의 변화량을 조절하는 제2 트림 동작을 수행하는 제2 트림부를 포함하는 전압 발생기.
  2. 제 1 항에 있어서,
    상기 제1 트림 동작이 완료되면, 상기 동작 온도가 상기 제1 온도인 경우에 제1 목표 레벨을 가지도록 상기 출력 전압이 설정되고,
    상기 제2 트림 동작이 완료되면, 상기 동작 온도가 제2 온도인 경우에 제2 목표 레벨을 가지도록 상기 출력 전압이 설정되는 것을 특징으로 하는 전압 발생기.
  3. 제 2 항에 있어서,
    상기 동작 온도가 상기 제1 온도인 경우에 상기 출력 전압을 상기 제1 목표 레벨로 고정한 상태에서 상기 동작 온도의 변화에 따른 상기 출력 전압의 변화량을 조절하여, 상기 동작 온도가 상기 제2 온도인 경우에 상기 출력 전압이 상기 제2 목표 레벨로 설정되는 것을 특징으로 하는 전압 발생기.
  4. 제 1 항에 있어서, 상기 제1 트림부는,
    상기 전원 전압 및 접지 전압에 기초하여 상기 제1 전압을 발생하는 제1 전압 발생부; 및
    상기 전원 전압 및 상기 접지 전압에 기초하여 상기 제2 전압을 발생하고, 제1 제어 신호에 기초하여 상기 제2 전압의 레벨을 변경하는 제2 전압 발생부를 포함하는 것을 특징으로 하는 전압 발생기.
  5. 제 1 항에 있어서, 상기 제2 트림부는,
    상기 기준 전압과 상기 피드백 전압을 비교하는 제1 비교부;
    상기 제1 전압과 상기 제2 전압을 비교하는 제2 비교부;
    제1 노드 및 제2 노드를 통하여 상기 제1 비교부 및 상기 제2 비교부와 연결되며, 상기 제1 노드의 전압을 증폭하여 상기 출력 전압을 발생하는 출력 전압 발생부; 및
    상기 출력 전압을 피드백하여 상기 피드백 전압을 조절하는 피드백부를 포함하고,
    제1 제어 신호를 기초로 상기 제1 비교부를 흐르는 제1 전류 및 상기 제2 비교부를 흐르는 제2 전류 중에서 적어도 하나를 변경하여 상기 동작 온도의 변화에 따른 상기 출력 전압의 변화량이 조절되는 것을 특징으로 하는 전압 발생기.
  6. 제 5 항에 있어서,
    상기 제2 전류의 크기가 증가하는 경우에 상기 동작 온도의 변화에 따른 상기 출력 전압의 변화량이 증가하는 것을 특징으로 하는 전압 발생기.
  7. 제 1 항에 있어서,
    상기 제1 전압 및 상기 제2 전압을 기초로 상기 제1 트림 동작을 제어하는 제1 제어 신호를 발생하고, 상기 출력 전압을 기초로 상기 제2 트림 동작을 제어하는 제2 제어 신호를 발생하는 제어부를 더 포함하는 것을 특징으로 하는 전압 발생기.
  8. 복수의 메모리 셀들을 포함하고, 메모리 셀 구동 전압에 기초하여 동작하는 메모리 셀 어레이; 및
    전원 전압에 기초하여 상기 메모리 셀 구동 전압을 발생하는 전압 발생기를 포함하고,
    상기 전압 발생기는,
    상기 전원 전압에 기초하여 동작 온도의 변화에 따라 가변하는 제1 전압 및 상기 동작 온도가 변하더라도 불변하는 제2 전압을 발생하고, 상기 동작 온도가 제1 온도인 경우에 상기 제1 전압과 상기 제2 전압이 동일하도록 상기 제2 전압의 레벨을 변경하는 제1 트림(trim) 동작을 수행하는 제1 트림부; 및
    상기 전원 전압, 상기 제1 전압, 상기 제2 전압, 기준 전압 및 피드백 전압에 기초하여 상기 메모리 셀 구동 전압을 발생하고, 상기 메모리 셀 구동 전압에 기초하여 상기 피드백 전압을 조절하며, 상기 제1 트림 동작의 결과에 기초하여 상기 동작 온도의 변화에 따른 상기 메모리 셀 구동 전압의 변화량을 조절하는 제2 트림 동작을 수행하는 제2 트림부를 포함하는 반도체 메모리 장치.
  9. 제 8 항에 있어서,
    상기 반도체 메모리 장치는 비휘발성 메모리 장치이고, 상기 복수의 메모리 셀들은 비휘발성 메모리 셀들이고, 상기 메모리 셀 구동 전압은 상기 비휘발성 메모리 셀들에 인가되는 독출 전압이며,
    상기 비휘발성 메모리 셀들에 대한 프로그램/소거 횟수에 기초하여 상기 독출 전압의 레벨이 선택적으로 변경되는 것을 특징으로 하는 반도체 메모리 장치.
  10. 전원 전압에 기초하여 동작 온도의 변화에 따라 가변하는 제1 전압 및 상기 동작 온도가 변하더라도 불변하는 제2 전압을 발생하고, 상기 동작 온도가 제1 온도인 경우에 상기 제1 전압과 상기 제2 전압이 동일하도록 상기 제1 전압의 레벨 및 상기 제2 전압의 레벨 중 적어도 하나를 변경하는 제1 트림(trim) 동작을 수행하는 제1 트림부; 및
    상기 전원 전압, 상기 제1 전압, 상기 제2 전압, 기준 전압 및 피드백 전압에 기초하여 출력 전압을 발생하고, 상기 출력 전압에 기초하여 상기 피드백 전압을 조절하며, 상기 제1 트림 동작의 결과에 기초하여 상기 동작 온도의 변화에 따른 상기 출력 전압의 변화량을 조절하는 제2 트림 동작을 수행하는 제2 트림부를 포함하는 전압 발생기.
KR1020140060994A 2014-05-21 2014-05-21 전압 발생기 및 이를 포함하는 반도체 메모리 장치 KR102158859B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140060994A KR102158859B1 (ko) 2014-05-21 2014-05-21 전압 발생기 및 이를 포함하는 반도체 메모리 장치
US14/716,550 US9601209B2 (en) 2014-05-21 2015-05-19 Voltage generator and semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140060994A KR102158859B1 (ko) 2014-05-21 2014-05-21 전압 발생기 및 이를 포함하는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20150134099A true KR20150134099A (ko) 2015-12-01
KR102158859B1 KR102158859B1 (ko) 2020-09-22

Family

ID=54556529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140060994A KR102158859B1 (ko) 2014-05-21 2014-05-21 전압 발생기 및 이를 포함하는 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US9601209B2 (ko)
KR (1) KR102158859B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106773958A (zh) * 2016-12-16 2017-05-31 北京电子工程总体研究所 一种控制电路的通用供电系统
TWI603336B (zh) * 2017-01-25 2017-10-21 新唐科技股份有限公司 電源電路及其記憶體裝置
US10049729B1 (en) * 2017-09-19 2018-08-14 Qualcomm Incorporated Flexible memory assistance scheme
KR102545174B1 (ko) * 2018-10-05 2023-06-19 삼성전자주식회사 차지 펌프 회로를 포함하는 메모리 장치
US11069415B2 (en) 2018-10-05 2021-07-20 Samsung Electronics Co., Ltd. Memory device including charge pump circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020071703A (ko) * 2000-11-29 2002-09-13 닛뽄덴끼 가부시끼가이샤 비휘발성 메모리용 기준 전압 발생기 회로

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004034564A2 (en) 2002-09-06 2004-04-22 Telefonaktiebolaget Lm Ericsson (Publ) Trimming of a two point phase modulator
US6750641B1 (en) 2003-06-05 2004-06-15 Texas Instruments Incorporated Method and circuit for temperature nonlinearity compensation and trimming of a voltage reference
US7543253B2 (en) 2003-10-07 2009-06-02 Analog Devices, Inc. Method and apparatus for compensating for temperature drift in semiconductor processes and circuitry
JP4549743B2 (ja) 2004-06-07 2010-09-22 富士通セミコンダクター株式会社 温度センサ回路及びそれの校正方法
US7817469B2 (en) * 2004-07-26 2010-10-19 Sandisk Il Ltd. Drift compensation in a flash memory
JP4655890B2 (ja) 2005-11-02 2011-03-23 株式会社デンソー 半導体装置
JP4753966B2 (ja) 2008-05-22 2011-08-24 三菱電機株式会社 電力変換装置並びに電流センサ装置の温度補正方法
KR101015049B1 (ko) 2008-08-12 2011-02-16 한국전기연구원 공정 드리프트에 대한 보정 기능을 가지는 온도 센서 회로 및 그 방법
US7907021B2 (en) 2008-09-05 2011-03-15 Issc Technologies Corp. Two-step VCO calibration method
US8004917B2 (en) 2008-09-22 2011-08-23 Sandisk Technologies Inc. Bandgap voltage and temperature coefficient trimming algorithm
US7859918B1 (en) 2009-10-12 2010-12-28 Xilinx, Inc. Method and apparatus for trimming die-to-die variation of an on-chip generated voltage reference
KR20130064991A (ko) 2011-12-09 2013-06-19 에스케이하이닉스 주식회사 기준전압생성회로 및 이를 이용한 내부전압생성회로
US8576651B2 (en) 2012-01-20 2013-11-05 Sandisk 3D Llc Temperature compensation of conductive bridge memory arrays
US8710888B2 (en) 2012-02-24 2014-04-29 Analog Devices, Inc. System and method for oscillator frequency control
US20140025330A1 (en) 2012-07-11 2014-01-23 Mcube, Inc. Dynamic temperature calibration

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020071703A (ko) * 2000-11-29 2002-09-13 닛뽄덴끼 가부시끼가이샤 비휘발성 메모리용 기준 전압 발생기 회로

Also Published As

Publication number Publication date
KR102158859B1 (ko) 2020-09-22
US9601209B2 (en) 2017-03-21
US20150340097A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
US9830986B2 (en) Electronic device having increased read margin by compensating for sneak current and operating method thereof
KR102158859B1 (ko) 전압 발생기 및 이를 포함하는 반도체 메모리 장치
CN108109653B (zh) 上电复位电路及具有该上电复位电路的半导体存储器装置
CN110619909B (zh) 非易失性存储器设备及该非易失性存储器设备的读写方法
US9640234B2 (en) Semiconductor memory apparatus
KR20120042649A (ko) 소프트 스타팅 기능을 갖는 전압 레귤레이터 및 전압 레귤레이터의 제어 방법
KR102374841B1 (ko) 가변 전압 발생 회로 및 이를 포함하는 메모리 장치
CN110491422B (zh) 内部电压发生电路和包括内部电压发生电路的存储器装置
KR20130051176A (ko) 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
KR20170006640A (ko) 클럭 신호 발생 장치 및 이를 포함하는 메모리 장치
CN112596596B (zh) 集成电路、存储器装置及管理一位线电压产生电路的方法
US10115461B1 (en) Electronic device using resistive memory element and a recovery operation to compensate for threshold drift
KR102499388B1 (ko) 음의 전압 생성 장치를 포함하는 메모리 장치
KR102643713B1 (ko) 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
KR102571185B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR102526601B1 (ko) 전류 드라이버, 라이트 드라이버 및 이를 이용하는 반도체 메모리 장치
KR20170019872A (ko) 버퍼 회로 및 이를 포함하는 전자 회로
US11804841B2 (en) Interface circuit and operating method thereof to compensate for supply voltage variations
CN115268553B (zh) 电压供应电路、三维存储器器件、外围电路以及用于调整电压供应电路的方法
US20230410918A1 (en) Power leakage blocking in low-dropout regulator
US20230343399A1 (en) Voltage supply circuits, three-dimensional memory devices, peripheral circuit, and methods for adjusting voltage supply circuit
KR102398570B1 (ko) 레귤레이터, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR20220163685A (ko) 반도체 장치 내 전원을 안정시키기 위한 장치 및 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant