KR20150128669A - 낮은값의 커패시터들을 이용한 집적된 고전압 분리 - Google Patents

낮은값의 커패시터들을 이용한 집적된 고전압 분리 Download PDF

Info

Publication number
KR20150128669A
KR20150128669A KR1020157021870A KR20157021870A KR20150128669A KR 20150128669 A KR20150128669 A KR 20150128669A KR 1020157021870 A KR1020157021870 A KR 1020157021870A KR 20157021870 A KR20157021870 A KR 20157021870A KR 20150128669 A KR20150128669 A KR 20150128669A
Authority
KR
South Korea
Prior art keywords
voltage
integrated circuit
high voltage
electrically conductive
coupled
Prior art date
Application number
KR1020157021870A
Other languages
English (en)
Inventor
랜디 야흐
그레고리 딕스
토마스 유복 리
빈센트 키켐포와
Original Assignee
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로칩 테크놀로지 인코포레이티드 filed Critical 마이크로칩 테크놀로지 인코포레이티드
Publication of KR20150128669A publication Critical patent/KR20150128669A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0568—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48265—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

고전압 정격 분리 커패시터들은 1차 집적회로 다이의 일면에 형성된다. 분리 커패시터들은 제1 전압 영역의 1차 집적회로를 제2 전압 영역의 2차 집적회로에 AC 결합시킨다. 분리 커패시터들은 1차 집적회로를 2차 집적회로 다이로부터 DC 분리시킨다. 제1 전압 영역으로부터 제2 전압 영역으로의 분리된 전력 전송에는, 고전압 정격 분리 커패시터들을 통해서 AC 발진기 또는 PWM 발생기가 제공된다. AC 발진기 전압 진폭은 고전압 정격 분리 커패시터들을 통해서 전력의 증가를 위해서 증가될 수 있고, 제2 전압 영역의 더 큰값의 커패시터가 제2 전압 영역의 회로로부터의 피크 전류 요구를 위하여 제공될 수 있다.

Description

낮은값의 커패시터들을 이용한 집적된 고전압 분리{INTEGRATED HIGH VOLTAGE ISOLATION USING LOW VALUE CAPACITORS}
본 출원은, Randy Yach, Gregory Dix, Thomas Youbok Lee, 및 Vincent Quiquempoix에 의해 "High Voltage Capacitor"의 명칭으로 2013년 3월 10일에 출원된 공동 소유의 미국 가출원 번호 61/775,663호의 우선권을 청구하며, 상기 가출원은 모든 목적을 위해 참조로서 여기에 포함된다.
본 발명은 고전압 분리 커패시터들에 관한 것으로서, 특히, 집적회로 내의 낮은값의 커패시터들을 이용하는 집적된 고전압 분리에 관한 것이다.
최근의 산업 응용물들에 있어서, 갈바니(galvanic) 전류와 직류-직류(DC-to-DC) 둘 다의 전기적 분리의 필요성이 데이터 통신과 예를 들면 서로 다른 그라운드 전위들의 DC 공급 전압들 둘 다에 대해서 증가하고 있다. 전형적인 분리 애플리케이션들은, 주로 분리 배리어를 가로지르는 데이터 통신이었다. 하지만, 근년에, 애플리케이션들은, (데이터 통신용) 분리 디바이스도 분리된 직류-직류 에너지 전송 성능들을 또한 포함할 것을 요구한다.
전형적인 전기적 분리 방법들은, 광학형, 유도형, 예를 들면, 변압기 또는 전자기 무선 주파수들 통한 교류(AC)를 이용하는 유도형, 커패시터(커패시터는 매우 훌륭한 갈바니 전기 분리기(isolator)임) 등을 포함할 수 있다. 광학 커플러들은 유용한 신호 분리 디바이스이지만, 느린 데이터 속도(1MHz 이하)로 제한되고 집적시키기에는 부피가 크다. 게다가, 광학 커플러는 분리된 DC 전력을 통과시킬 수 없다. 유도형 및 용량형 분리 구현들은, 높은 데이터 속도를 제공하고, 전기적으로 분리된 전력 전송을 제공하고, 제조 비용이 저렴하다. 하지만, 집적회로 패키지 내에 고전압 분리 커패시터들을 효율적으로 집적시키는 데에는 문제가 많았다.
그러므로, 서로 다른 전압 영역에 있는 2개의 집적회로들 사이의 전력을 전송하기 위해 고전압 및 낮은 커패시턴스값의 분리 커패시터들을 이용하는 방법이 필요하다.
일 실시예에 따르면, 서로 다른 전압 영역들 사이에서의 고전압 분리를 위해 만들어진 집적회로 디바이스는, 제1 전압 영역에 결합된 1차 집적회로; 제2 전압 영역에 결합된 2차 집적회로; 상기 1차 집적회로의 일면의 적어도 일부 위에 있는(over) 제1 절연층; 상기 제1 절연층 위에 위치하는 복수의 고전압 정격 분리 커패시터들 -상기 복수의 고전압 정격 분리 커패시터들의 각각은: 상기 제1 절연층 상에 있는 제1 전기 전도층, 각자의 제1 전기 전도층들의 일부 상에 있는 고전압 정격 유전체층, 및 각자의 상기 고전압 정격 유전체층 상에 있는 제2 전기 전도층을 포함함- ; 상기 1차 집적회로에 제공된 파형 발생기; 상기 1차 집적회로에 제공되고, 상기 파형 발생기에 결합된 입력부들과 상기 제1 전기 전도층들의 각자의 전도층들에 결합되는 출력부들을 구비한 푸시-풀 드라이버들; 및 상기 제2 집적회로에 제공되고, 상기 제2 전기 전도층들의 각자의 전도층들에 결합되는 입력부들을 구비한 교류-직류 변환기를 포함하고, 이로써, AC 전력이 푸시-풀 드라이버로부터 상기 교류-직류 변환기로 전송된다.
추가 실시예에 따르면, 상기 제2 전기 전도층들의 적어도 일부 위에 있고, 상기 고전압 정격 유전체층들과 상기 제1 전기 전도층들의 일부 위에 있는 제2 절연층을 더 포함하고, 상기 제2 절연층은: 제1 본드 와이어들이 상기 제1 전기 전도층들을 상기 1차 집적회로의 회로 연결 패드들에 결합시키도록 상기 제1 전기 전도층들 위에 있는 제1 개구들, 및 제2 본드 와이어들이 상기 제2 전도층들을 상기 제2 집적회로의 회로 연결 패드들에 결합시키도록 상기 제2 전기 전도층들 위에 있는 제2 개구들을 구비한다.
추가 실시예에 따르면, 집적회로 패키지는 상기 1차 집적회로 및 상기 2차 집적회로와 상기 고전압 정격 분리 커패시터들의 캡슐화를 제공할 수 있다. 추가 실시예에 따르면, 상기 집적회로 패키지는, 각자의 제1 전기 전도층들에 결합되는 몇개의 외부 연결 노드들과 상기 복수의 제1 고전압 정격 분리 커패시터들의 각자의 제2 전기 전도층들에 결합되는 몇개의 다른 외부 연결 노드들을 구비한다. 추가 실시예에 따르면, 상기 외부 연결 노드들은 상기 집적회로 패키지 리드 프레임의 리드 핑거들이고, 각자의 리드 핑거들은 본드 와이어들로 상기 제1 전기 전도층 및 상기 제2 전기 전도층들에 결합된다. 추가 실시예에 따르면, 상기 제1 전기 전도층 및 상기 제2 전기 전도층은 금속이다. 추가 실시예에 따르면, 상기 제1 전도성 금속층 및 상기 제2 전도성 금속층은 알루미늄이 포함된다. 추가 실시예에 따르면, 상기 제1 전기 전도층 및 상기 제2 전기 전도층은 구리가 포함된다. 추가 실시예에 따르면, 상기 제1 전기 전도층 및 상기 제2 전기 전도층은, 티타늄, 탄탈륨, 코발트, 몰리브덴, 및 이들의 실리사이드(silicide)들 및 살리사이드(salicide)들로 이루어진 그룹 중 임의의 하나 이상으로부터 선택된다.
추가 실시예에 따르면, 상기 고전압 정격 유전체층들은 실리콘이산화물(SiO2)을 포함한다. 추가 실시예에 따르면, 상기 고전압 정격 유전체층은 실리콘질화물(SiN)을 포함한다. 추가 실시예에 따르면, 상기 고전압 정격 유전체층은 옥시나이트라이드(Oxynitride)를 포함한다. 추가 실시예에 따르면, 상기 고전압 정격 유전체층은, 서로 다른 두께들로 산화물이 도핑되거나 또는 도핑되지않고 그리고 표준 기법에 의해 증착되거나 성장된, 스택층들을 포함한다. 추가 실시예에 따르면, 상기 고전압 정격 유전체층들의 각각은 대략 4 미크론(μ)의 두께를 갖는다. 추가 실시예에 따르면, 상기 고전압 정격 분리 커패시터들 각각은 대략 10 피코패럿의 커패시턴스 값을 갖는다. 추가 실시예에 따르면, 상기 1차 집적회로는 마이크로컨트롤러이다. 추가 실시예에 따르면, 상기 푸시-풀 드라이버들의 상기 출력부들의 각각은 적어도 2개의 상기 제1 전기 전도층들에 결합되고, 대응하는 적어도 2개의 제2 전기 전도층들은 상기 교류-직류 변환기에 결합된다.
추가 실시예에 따르면, 상기 교류-직류 변환기의 출력부에 결합된 저전압 커패시터를 더 포함하고, 상기 저전압 커패시터는 상기 복수의 고전압 정격 분리 커패시터들 중 하나보다 큰 커패시턴스 값을 갖는다. 추가 실시예에 따르면, 상기 교류-직류 변환기의 출력부에 결합된 전압 조정기를 더 포함한다. 추가 실시예에 따르면, 상기 전압 조정기는, 상기 복수의 고전압 정격 분리 커패시터들의 상기 제2 전기 전도층들 중 하나의 전도층에 결합되는 전압 피드백 제어 출력부를 구비하고, 상기 복수의 고전압 정격 분리 커패시터들의 상기 제1 전기 전도층들의 각자의 전도층은 상기 파형 발생기의 제어 입력부에 결합되고, 상기 전압 조정기의 전압 피드백 제어 출력은 상기 파형 발생기의 출력을 제어한다.
추가 실시예에 따르면, 상기 파형 발생기는 발진기이고, 상기 전압 조정기는 상기 발진기의 출력 진폭을 제어한다. 추가 실시예에 따르면, 상기 파형 발생기는 발진기이고, 상기 전압 조정기는 상기 발진기의 출력 주파수를 제어한다. 추가 실시예에 따르면, 상기 전압 조정기의 상기 전압 피드백 제어 출력부와 상기 복수의 고전압 정격 분리 커패시터들의 상기 제2 전기 전도층들 중 해당 전도층 사이에 결합되는 PWM 변조기를 더 포함하고, 상기 파형 발생기는 상기 PWM 변조기에 의해 제어되는 전력 스위치들을 포함한다. 추가 실시예에 따르면, 상기 파형 발생기는 발진기이다. 추가 실시예에 따르면, 상기 제1 전압 영역의 전압원과 상기 푸시-풀 드라이버들로의 체배된 동작 전압을 공급하는 것 사이에 결합된 전압 체배기를 더 포함한다. 추가 실시예에 따르면, 상기 전압 체배기는 상기 전압원을 2배로 체배한다. 추가 실시예에 따르면, 상기 전압 체배기는 상기 전압원을 3배로 체배한다. 추가 실시예에 따르면, 상기 교류-직류 변환기는 전하 펌프이다. 추가 실시예에 따르면, 상기 교류-직류 변환기는 정류기이다.
본 개시는 첨부한 도면들과 결합된 이하의 설명을 참조함으로써 보다 완전하게 이해될 수 있다.
도 1 및 1a은, 본 발명의 특정 예시적인 실시예에 따른, 집적회로에 형성된 고전압 정격 분리 커패시터에 대한 개략적인 입면도(elevation view)를 도시한다.
도 1b 및 1c은, 본 발명의 또하나의 특정 예시적인 실시예에 따른, 집적회로에 형성된 고전압 정격 분리 커패시터에 대한 개략적인 입면도를 도시한다.
도 2는, 본 발명의 특정 예시적인 실시예들에 따른, 집적회로에 형성된 고전압 정격 분리 커패시터의 개략적인 정사도(orthogonal view)를 도시한다.
도 3은, 본 발명의 특정 예시적인 실시예들에 따른, 1차 집적회로에 형성되고 2차 집적회로에 결합된 복수의 고전압 정격 분리 커패시터들의 개략적인 평면도를 도시한다.
도 4는, 본 발명의 특정 예시적인 실시예들에 따른, 전력 회로 및 신호 회로를 1차 집적회로 및 2차 집적회로 사이에 결합시키는 복수의 고전압 정격 분리 커패시터들의 개략적인 블록도를 도시한다.
도 5는 본 발명의 또하나의 특정 예시적인 실시예에 따른, 1차 집적회로와 2차 집적회로 사이에 전력 회로 및 신호 회로를 결합시키는 복수의 고전압 정격 분리 커패시터들의 개략적인 블록도를 도시한 도면으로서, 여기서, 2차 집적회로의 회로들은 1차 집적회로로부터 2차 집적회로로의 전력 전송을 제어한다.
도 6은, 본 발명의 교시들에 따른, 10 피코패럿(pF) 커패시터의 전류 이송 성능 대(對) 상기 커패시터에 인가된 신호 주파수의 표 및 그래프를 도시한다.
도 7 및 7a은, 본 발명의 또하나의 실시예에 따른, 집적회로에 형성된 복수의 역적층된 고전압 정격 분리 커패시터들의 개략적인 입면도를 도시한다.
도 8은, 본 발명의 또하나의 특정 예시적인 실시예에 따른, 1차 집적회로에 형성되고 제1 및 제2 2차 집적회로에 결합된 복수의 고전압 정격 분리 커패시터들에 대한 개략적인 평면도를 도시한다.
본 개시는 다양한 변형들 및 대안의 형태들을 허용하지만, 그의 특정 예시적인 실시예들이 도면들에 도시되었고 본 명세서에서 상세히 설명된다. 하지만, 그 특정 예시적인 실시예들에 대한 설명은 본 개시를 여기에 개시된 특정 형태들로 한정하고자 하는 것이 아니고, 오히려, 본 개시는 부속된 특허청구범위에서 정의되는 모든 변형들 및 균등물을 포괄하는 것으로 이해되어야 한다.
다양한 실시예들에 따르면, 분리된 공급 전압이 발생될 수 있는데, 이 전압은 1차 공급원으로부터 전기적으로 분리된다. 이러한 특징은, 최근의 전자장비 시스템 설계에서 특히 요구될 수 있다. 직류-직류 분리 및 교류-직류 분리는 이러한 예시이다. 용량형 분리 디바이스는, (a) 용량형 분리 배리어를 가로질러 1차측으로부터 2차측으로 전력을 전송하는 방법; 및 (b) 피드백 네트워크를 이용하여 분리된 2차 전력을 조정하는(regulating) 방법을 이용할 수 있다. 이러한 응용물에 있어서, 서로 다른 통신 디바이스들 사이에 전기적(예를 들면, 갈바닉) 분리 배리어를 생성하기 위하여, 고전압 정격(>3000Vrms) 실리콘 커패시터들이 요구된다. 이러한 고전압 정격 커패시터는, 서로 다른 전압 영역들에 연결된 디바이스들 사이의 (a) 분리된 직류-직류 전력 전송 및 (b) 분리된 데이터 통신에 이용될 수 있다.
고전압 커패시터의 크기들은 표준 반도체 절연체들의 항복전압 때문에 제한된다. 다양한 실시예들에 따른 커패시터는, 2차 다이로 전력을 통과시키기 위해서 더 작은값의 커패시터를 이용하려고 시도할 것이다. 그리고 더 작은 항복전압을 갖는 더 큰값의 커패시터는, 제2 전압 영역에 연결된 2차 IC 내의 전하 펌프(charge pump) 또는 정류기(rectifier)의 후단에 위치한 홀딩/필터 커패시터로서 이용될 수 있다. 작은 커패시터를 통해 2차 IC로 전력을 통과시키기 위해서는, 더 큰 전압 스윙 및/또는 더 높은 주파수가 필요할 것이다.
다양한 실시예들에 따르면, 대략 3000Vrms 고전압 정격 커패시터를 제공할 수 있는, 분리 디바이스를 위한 용량형 결합체(capacitive couplings)가 제조될 것이다. 다양한 실시예들에 따르면, SiO2 유전 절연체를 갖는 특수한 전극 형태로 형성된 저가 고전압 정격 커패시터를 만드는 방법이 제안된다.
다양한 실시예들에 따르면, 직류-직류 에너지 전송은: DC 에너지(VDD1)를 가변 발진 주파수 또는 (외부 또는 내부로부터의) 조정가능한 PWM으로 변환하는 것; 용량형 매체를 이용하여 분리 배리어를 가로질러 AC 에너지를 전송하는 것; 정류기와 조정기를 이용하여 2차 공급 전압(VDD2)을 생성하는 것; 그리고 2차 디바이스의 조정된 전압을 원격 모니터링하는 것을 포함할 수 있다. 발진기 출력 주파수(또는 PWM)는, 2차 디바이스(조정된 전압 출력 레벨 표시기)로부터의 피드백 신호에 기반하여 자동-동조될(auto-tune) 수 있다.
다양한 실시예들에 따르면, 예를 들면, 스크랩(scrap) 집적회로 웨이퍼들이, 적층 다이 패키지(stacked die package)에 이용되기에 적합한 실리콘이산화물(SiO2) 및 알루미늄에 기반한, 여기에 개시된 분리 커패시터들을 만드는 데에, 간단한 공정으로 이용될 수 있다. 전기적으로 절연하는 산화물 두께는, 수천 볼트를 견뎌내도록 선택될 수 있고, 그리고 결과적으로 2개의 서로 다른 전압 영역들에 연결된 집적회로 디바이스들 사이에서 효율적인 전력 전송과 신호 전송을 가능하게 할 정도로 높은 커패시턴스가 선택될 수 있다.
적층된 다이 SiO2 절연 커패시터들의 이용은, 매우 낮은 커패시턴스값을 가져오는 것으로 여겨졌다. 하지만, 본 발명의 다양한 실시예들에 따르면, 이러한 커패시터들을 가로질러 더 높은 전압을 제공하기 위해서는, 예를 들면, 높은 고전압 트랜지스터들, 전압 2배기들 및 전압 3배기들 등과 같은 다양한 회로 기술들을 이용함으로써, 효율적인 전력 전송 및 신호 전송에 충분한 커패시턴스가 제조될 수 있다.
갈바닉 분리 배리어를 횡단하는(over) 1차 DC 에너지를 이용하여 분리 공급 전압을 발생시키기 위하여는, 분리 배리어를 횡단하는(over) 2차 공급 전압이 용량형 또는 유도형 에너지 결합 방법으로 1차 공급 전압을 이용함으로써, 발생될 수 있다.
일 실시예에 따르면, 2차 공급은 제2 전압 영역의 부하 전류를 제공하기에 충분한 전력(P=V*I)을 갖는다. 조정된 분리 전압은, 상기 전압에 연결된 디바이스들의 최대 부하 전류에 부합하도록 설계될 수 있다.
일 실시예에 따르면, 3000Vrms를 초과하는 분리 전압을 제공할 수 있는, 고전압 정격 SiO2 커패시터를 위한 특수한 전극 형태가 제안된다.
추가로, 분리 커패시터들을 단일 집적회로 패키지의 다른 디바이스들과 어떻게 내부-연결시킬 것인지가 개시될 것이다.
마지막으로, 고전압 커패시터가 다음의 응용물들에 이용될 수 있지만, 여기에 개시된 다양한 예시들에서 논의된 특정 응용물로 제한되는 것은 아니다:
1차 디바이스로부터 2차 디바이스로의 DC 에너지 전송, 및
1차 디바이스로부터 2차 디바이스로의 데이터 통신들 또는 그 반대로의 데이터 통신들.
이제 도면들을 참조하여, 예시적인 실시예들에 대한 상세가 도식적으로 설명된다. 도면들에서 동일한 요소들은 동일한 번호들로 표시될 것이며, 유사한 요소들은 서로 다른 소첨자를 갖는 동일한 번호들로 표시될 것이다.
도 1 및 1a을 보면, 본 발명의 특정 예시적인 실시예에 따른, 집적회로에 형성된 고전압 정격 분리 커패시터의 개략적인 입면도가 도시된다. 전체적으로 번호(100)로 표시된 고전압 정격 분리 커패시터는, 제1 전도층(106), 제2 전도층(112), 제1 전도층(106) 및 제2 전도층(112) 각자의 사이에 있는 고전압 정격 유전체(절연)층(110), 그리고, 제1 전도층(106)의 일부와 제2 전도층(112) 위에 있는 예를 들면 패시베이션(passivation)인 절연층(108)을 포함할 수 있다. 제1 패드 개구(114)는 제1 전도층(106)으로의 전기적 접근(access)을 제공하기 위해 이용될 수 있다. 제2 패드 개구(116)는 제2 전도층(112)으로의 전기적 접근을 제공하기 위해 이용될 수 있다. 고전압 정격 분리 커패시터(100)는 집적회로(102)에 배치된 절연층(104) 상에 위치하고 거기에 부착될 수 있다.
적어도 하나의 고전압 정격 분리 커패시터(100)는, 제1 전도층(106)을 형성하기 위한 제1 마스크와, 제2 전도층(112)과 고전압 정격 유전체층(110)을 형성하기 위한 제2 마스크를 이용하여 제조될 수 있다. 제3 마스크가, 절연(예를 들면, 패시베이션)층(108)에 제1 패드 개구(114) 및 제2 패드 개구(116)를 형성하기 위해 이용될 수 있다. 다른 공정 제조 단계들이 동일한 성공율로 이용될 수 있을 것으로 생각되며 이는 본 발명의 범위에 있으며, 집적회로 제조분야에서 통상의 기술을 가진 자 및 본 발명의 이득을 가진 자는 여전히 본 발명의 사상과 의도 내에 있을 이러한 대안적 설계들을 도출할 수 있을 것이다.
제1 전도층(106) 및 제2 전도층(112) 각자는, 비한정적인 예로써, 알루미늄, 구리, 티타늄, 탄탈륨, 코발트, 몰리브덴, 이들의 실리사이드들 및 살리사이드들 등과 같은 전도성 금속 재료를 포함할 수 있다. 절연층(104)은, 비한정적인 예로써, 실리콘이산화물(SiO2), 실리콘질화물(SiN), 옥시나이트라이드, 또는 서로 다른 두께들로 산화물의 도핑되거나 도핑되지않은, 그리고 표준 기법들에 의해 점착(deposited)되거나 성장된 스택(stack) 층들일 수 있다. 고전압 정격 유전체층(110)은, 비한정적인 예로써, 실리콘이산화물(SiO2), 실리콘질화물(SiN), SiOxNy, 산화물-질화물-산화물(ONO) 등일 수 있다. 절연 유전체층(110)의 두께는, 고전압 정격 분리 커패시터(100)의 내전압 성능들을 결정할 수 있고, 비한정적인 예로써, 대략 3000 볼트 DC 절연 항복 전압(breakdown voltage)에 대하여 대략 4 미크론 ㄷ두께의 SiO2일 수 있다. 절연층(108)은, 저전압 패드(114) 및 고전압 패드(116)로의 연결을 위한 개구들을 갖는 보호용 패시베이션층, 예를 들면, 실리콘이산화물, 실리콘질화물 등일 수 있다. 용어들, "고전압 패드" 및 "저전압 패드"는, 전력, 그라운드, 또는 신호들 중 어느 하나에 대해서도 어떠한 직류(DC) 연결들도 갖지 않는 서로 다른 전압 영역들을 의미한다. 전압차들은, 전압 영역들 사이에서 크거나 작을 수 있으며, 그리고, 또한 대전압 과도전류들(transients) 등에 영향을 받는 디바이스들, 예를 들면, 낙뢰, 전력 스위칭 과도전류들(transients) 등에 의해 생길 수 있는 유도 기전력(EMF) 전압들에 영향을 받는 센서들로부터의 보호 및 상기 센서들의 분리를 위해 이용될 수도 있다.
이제, 도 1a을 보면, 고전압 정격 분리 커패시터(100) 어셈블리의 제1 전도층(106)은, 집적회로(102)(이하, 1차 IC(102)라고 함)의 리드 핑거들(120) 및/또는 연결 패드들에 본드 와이어들(124)을 이용하여 연결될 수 있다. 고전압 정격 분리 커패시터(100) 어셈블리의 전도층(112)은, 제2 집적회로(118)(이하, 2차 IC(118)라고 함)의 연결 패드들 및/또는 리드 핑거들(122)에 본드 와이어들(126)을 이용하여 연결될 수 있다. 2차 IC(118)는 본드 와이어들(128)을 이용하여 리드 핑거들(122)에 연결될 수도 있다. 1차 IC(102)는 제1 전압 영역에서 동작하도록 구성될 수 있고, 2차 IC(118)는 제2 전압 영역에서 동작하도록 구성될 수 있다. 제1 전압 영역과 제2 전압 영역 사이의 그라운드 및 전압 전위들은 수천 볼트 차이를 가질 수 있는데, 고전압 정격 유전체층(110)의 내전압(항복전압), 예를 들면 유전체층 두께에 의해 제한될 뿐이다. 리드 핑거들(120)은 제1 전압 영역에 결합될 수 있으며, 리드 핑거들(122)은 제2 전압 영역에 결합될 수 있다. 1차 IC(102), 고전압 정격 분리 커패시터(100), 2차 IC(118), 및 리드 핑거들(120, 122)의 일부들은, 집적회로 패키지(130), 예를 들면, 에폭시에 의해 캡슐화될 수 있다. 다이 패들(paddle)이 이용될 수 있지만 도면의 명료성을 위해 도시하지 않았다. 리드 핑거들을 대신하여 예를 들면, 볼 범프들 등과 같은 다른 집적회로 외부 연결 노드들이 이용될 수 있음이 예상될 수 있으며 본 발명의 범위에 있다.
도 1b 및 1c을 보면, 본 발명의 또하나의 특정 예시적인 실시예에 따른, 집적회로에 형성된 고전압 정격 분리 커패시터에 대한 개략적인 입면도가 도시되어 있다. 전체적으로 번호(100a)로 표시된 고전압 정격 분리 커패시터는, 제1 전도층(106), 제2 전도층(112), 제1 전도층(106) 및 제2 전도층(112) 각자의 사이에 있는 고전압 정격 유전체(절연)층(110), 및 제1 전도층(106)의 일부 및 제2 전도층(112) 위에 있는(over) 예를 들면 패시베이션인 절연층(108)을 포함할 수 있다. 전도성 재료(132)가 제1 전도층(106) 위에 있을(over) 수 있는 고전압 정격 유전체층(110) 내의 개구를 채우는 데에 이용될 수 있다. 전도성 재료(132)는 제1 전도층(106)으로의 전기적 접근을 제공하기 위해 이용될 수 있다. 제2 패드 개구(116)는 제2 전도층(112)으로의 전기적 접근을 제공하기 위해 이용될 수 있다. 고전압 정격 분리 커패시터(100a)는 집적회로(102)에 배치된 절연층 위에(over) 위치하고 거기에 부착될 수 있다. 고전압 정격 분리 커패시터(100a)의 동작은, 상술한 고전압 정격 분리 커패시터(100)의 동작과 실질적으로 동일하다.
도 2를 보면, 본 발명의 특정 예시적인 실시예들에 따른, 집적회로에 형성된 고전압 정격 분리 커패시터의 개략적인 정사도가 도시되어 있다. 고전압 정격 분리 커패시터(100)가, 1차 IC(102)에 부착되고, 본드 와이어들(124)을 이용하여 리드 핑거들(120)의 일부에 연결되고, 본드 와이어들(124a)을 이용하여 1차 IC(102)에 연결되고, 본드 와이어들(126)을 이용하여 2차 IC(118)에 연결되고, 및/또는 본드 와이어(126a)를 이용하여 리드 핑거들(122)에 연결된 것을 보여준다. 고전압 정격 분리 커패시터(100)는, 1차 IC(102)의 일면의 절연층(104), 예를 들면 패시베이션층에 부착될 수 있다.
도 3을 보면, 본 발명의 특정 예시적인 실시예들에 따른, 1차 집적회로에 형성되고 2차 집적회로에 결합된 복수의 고전압 정격 분리 커패시터들의 개략적인 평면도가 도시되어 있다. 복수의 고전압 정격 분리 커패시터들(100)은 절연층(104)상에서 1차 IC(102) 위에(over) 배치될 수 있다(도 1 및 1a 참조). 복수의 고전압 정격 분리 커패시터들(100)의 각각은, 제1 전압 영역의 리드 핑거(120)를, 제2 전압 영역의 제2 IC(118)의 신호 패드 또는 전력 패드로부터 직류(DC) 분리하는데에 이용될 수 있다(예를 들면, 리드 핑거(120a), 본드 와이어(124a), 분리 커패시터(100a), 본드 와이어(126a) 및 2차 IC(118)의 연결 패드). 1차 IC(102)의 신호 패드로부터 2차 IC(118)의 신호 패드로(예를 들면, 본드 와이어(124b), 분리 커패시터(100b), 본드 와이어(126b), 및 2차 IC(118)의 연결 패드). 제1 전압 영역 내의 리드 핑거(120e)로부터 제2 전압 내의 리드 핑거(122h)로(예를 들면, 본드 와이어(124e), 분리 커패시터(100e), 본드 와이어(126e) 및 리드 핑거(122h)).
복수의 고전압 정격 분리 커패시터들(100)은 특정 응용물에 있어서는 필요에 따라서 연결될 수 있다. 고전압 정격 분리 커패시터들(100)의 각각은 도 1 및 1a에 도시되고 상술한 바와 같이 형성될 수 있다. 고전압 정격 분리 커패시터들(100)은 임의의 소망하는 기하학 형태로 형성될 수 있으며 도 3에 도시된 특정의 예시적인 실시예에 도시된 바와 같은 정사각형 또는 직사각형 형태들로 제한되지 않음이 예상될 수 있으며, 본 발명의 범위 내에 있다.
도 4를 보면, 본 발명의 특정 예시적인 실시예들에 따른, 1차 집적회로 및 2차 집적회로 사이의 전력 회로 및 신호 회로를 결합시키는 복수의 고전압 정격 분리 커패시터들에 대한 개략적인 블록도가 도시되어 있다. 예를 들면 분리 커패시터들(100a-100f)인 복수의 고전압 정격 분리 커패시터들(100)을 통한 교류(AC) 전압을 이용하여, 전력이 제1 전압 영역으로부터 제2 전압 영역으로 또는 그 반대로 분리되고 전송될 수 있다. 이 AC 전압은 파형 발생기(432)에 의해 발생될 수 있는데, 예를 들면, 스위치(434)가 닫히고 및 파형 발생기(432)가 비활성화일 때에, 펄스폭 변조(PWM) 변조기 등 또는 외부 펄스폭 변조(PWM) 신호에 의해 제어되는 전력 스위치들, 발진기에 의해서 발생될 수 있다. 드라이버들(430, 428)은, 분리 커패시터들(100a-100f)을 통해서, 전압 전하 펌프(444)로 그라운드 기준부를 필요로하지 않는 푸시-풀(예를 들면, 차동(differential) 신호) 파형을 제공할 수 있으며, 여기서 상기 전압 전하 펌프(444)는 그 다음에 분리 전압을 제2 전압 영역의 전압 조정기(446)에 제공할 수 있다. 제1 전압 영역의 프로그램가능 입출력부(I/O)(436) 및 제2 전압 영역의 프로그램가능 입출력부(I/O)(442)가 제공될 수 있으며, 이들은 (내전압이 증가된) 더 작은 직렬 연결된 커패시터들(438, 440)에 의해서 또는 추가적인 분리 커패시터들(100)에 의해서 DC 분리될 수 있다.
도 6을 보면, 본 발명의 교시들에 따른, 10 피코패럿(pF) 커패시터의 전류 이송 능력들 대(對) 상기 커패시터에 인가된 신호 주파수의 표 및 그래프가 도시되어 있다. 분리 커패시터들(100)은 바람직하게는 대략 10 피코패럿의 커패시턴스 값을 가질 수 있다. 도 6에 도시된 표와 그래프는, 10 pF 커패시터에 대해 서로 다른 주파수들에서의 전류 이송 성능들을 보여준다. 하나의 10 pF 커패시터가 희망하는 주파수에서 충분한 양의 전류를 공급할 수 없다면, 예를 들면 도 4의 분리 커패시터들(100a-100f)과 같이, 추가적인 병렬 연결된 분리 커패시터들(100)을 추가하는 것이 적절할 수 있다.
분리 커패시터들(100)의 병렬연결 대신에 또는 이 병렬연결에 추가하여, 전압 2배기/3배기(450)를 이용함으로써 더 높은 AC 전압 진폭이 1차 IC(102)로부터 발생될 수 있다. 이 더 높은 AC 전압은 드라이버들(430, 428)에 결합되어, 분리 커패시터들(100)을 통해서 전하 펌프(444)에 분리결합될 더 높은 진폭을 갖는 구동 전력 신호를 만들 수 있다. 하지만, 분리 커패시터들(100)의 전류 성능들(도 6 참조)을 초과할 수 있는 피크 전력 요구 상황들에서는, 더 낮은 내전압(withstand voltage) 및 동작 전압들을 갖는 더 높은 커패시턴스 값의 커패시터(452)가, 2차 IC(118)에(집적회로에 또는 IC 패키지(430)의 외부(도시하지 않음)에) 추가될 수 있다. 커패시턴스가 더 높고 동작 전압은 더 낮은 커패시터(452)가 조정기(446)로부터 요구되는 피크 전류를 제공하도록 크기가 변경될 수 있지만, 반면에, 조정기(446)로부터의 전류 요구가 피크 요구보다 작을 때에는 전압이 분리 커패시터들(100)을 통해서 커패시터(452)를 재충전한다.
도 4를 보면, 신호 출력 드라이버들로부터 신호 입력 드라이버들로의 저레벨 신호들은, 매우 낮은 신호 전류 요구사항들, 예를 들면, 더 높은 임피던스들을 가질 수 있다. 그러므로, 작은값, 예를 들면, 대략 1 pF의 커패시터들이 효율적으로 이용될 수 있다. 커패시터들(440)은, 분리 커패시터들(100)과 동일한 구조일 수 있으며, 또는 집적회로 제조분야에서 알려진 구조들일 수도 있다. 임의의 커패시터가 DC를 차단하여서, 제1 전압 영역의 회로와 제2 전압 영역의 회로 사이에서 신호 데이터 전송들이, 래치들 또는 레지스터들을 이용하여 장기 데이터 로직 레벨 보유를 위해 바람직하게 에지 트리거될 수 있다. 이들 분리 커패시터들(100)은 또한 마이크로컨트롤러들 및 기타 아날로그 제품들의 전력 공급 응용물들에 이용될 수 있으며, 분리 디바이스들로 제한되지만은 않는다.
도 5를 보면, 본 발명의 또하나의 특정 예시적인 실시예에 따른, 1차 집적회로와 2차 집적회로 사이에서 전력 회로와 신호 회로를 결합시키는 복수의 고전압 정격 분리 커패시터들에 대한 개략적인 블록도가 도시되어 있는데, 여기서, 2차 집적회로의 회로들은 1차 집적회로로부터 2차 집적회로로의 전력 전송을 제어한다. 고전압 정격 분리 커패시터들(100a, 100b)을 통한 교류(AC) 전압을 이용하여, 전력이 제1 전압 영역으로부터 제2 전압영역으로 또는 그 반대로 분리되고 전송될 수 있다. 이 AC 전압은, 파형 발생기(532), 예를 들면, 발진기, 펄스폭 변조(PWM) 변조기 등에 의해 제어되는 전력 스위치들, 또는 스위치(534)가 닫히고 및 파형 발생기(532)가 비활성화일 때의 외부 펄스폭 변조(PWM) 신호에 의해 발생될 수 있다. 드라이버들(530, 528)은, 그라운드 기준부를 필요로 하지 않는 푸시-풀(예를 들면, 차동 신호) 파형을 분리 커패시터들(100a, 100b)을 통해 정류기(544)에 제공할 수 있다.
정류기(544)는, 제2 전압 영역에 전원 전압을 제공하는 전압 조정기(546)에 DC 전압을 제공한다. 전압 조정기(546)는 또한, 내부 전압 기준부(도시하지 않음)와 분리 전압(VDD - ISO) 사이의 에러 전압을 PWM 변조기(548)에 제공할 수 있다. PWM 변조기(548)의 출력은, 피드백 제어 신호를, 분리 커패시터(100c)를 통해서 파형 발생기(532) 또는 외부 PWM 발생기(도시하지 않음)에 제공한다. 이 피드백 제어 신호로부터, 파형 발생기(532)는, 커패시터(552)에 원하는 분리 전압을 유지하기 위해, 자신의 출력 진폭 및/또는 주파수를 바꿀 수 있다. 제1 전압 영역으로부터의 분리된 입력들은, 예를 들면 입력 회로(538)에 의해 수신될 수 있으며, 분리 커패시터(100e)를 통해 제2 전압 영역으로의 출력 드라이버 회로(544)에 분리결합될 수 있다. 마찬가지로, 제2 전압 영역으로부터의 분리된 입력들은, 예를 들면 입력 회로(542)에 의해 수신될 수 있으며, 분리 커패시터(100d)를 통해 제1 전압 영역의 출력 드라이버(536)에 분리결합될 수 있다.
더높은 AC 전압 진폭은 전압 2배기/3배기(550)를 이용함으로써 1차 IC(102)로부터 발생될 수 있다. 이 더 높은 AC 전압은 드라이버들(530, 528)에 결합되어, 분리 커패시터(100)를 통해서 정류기(544)에 분리결합될 더 높은 진폭을 갖는 구동 전력 신호를 만들 수 있다. 하지만, 분리 커패시터들(100)의 전류 성능들(도 6 참조)을 초과할 수 있는 피크 전력 요구 상황들에서는, 더 낮은 내전압 및 동작 전압을 갖는 더 높은 커패시턴스값의 커패값의 커패2)가 2차 IC(118)(집적회로에 또는 IC 패키지(530)의 외부에(도시하지 않음))에 추가될 수 있다. 커패시턴스가 더 높고 동작 전압이 더 낮은 커패시터(552)는, 조정기(546)로부터 요구되는 피크 전류를 제공하도록 크기가 변경될 수 있지만, 반면에, 조정기(546)로부터의 전류 요구가 그렇게 크지 않을 때에는 분리 커패시터(100)를 통한 전류와 전압이 커패시터(552)를 재충전한다. 추가적인 효율을 위해서, 전압 조정기(546)는 2상태 전압 제어를 제공할 수 있는데, 여기서 커패시터(552)가 더 높은 전압으로 충전되고 있을 때에만, PWM 변조기(548)가 커패시터(552)가 과전압으로 충전되는 것을 방지하기 위해 파형 발생기(532)의 주파수 및/또는 진폭을 더 낮출 수 있다. 마찬가지로, 커패시터(552)의 충전 전압이 낮아지게 될 때에는, PWM 변조기(548)가 파형 발생기(532)의 주파수 및/또는 진폭을 증가시킬 수 있다. 커패시터(552) 후단의 더 엄격한 전압 제어는 표준 방식의 전압 조정기, 예를 들면 스위치 모드 전력 공급기(SMPS)에서 수행될 수 있다.
제1 전압 영역의 공급 전압(VDD)은, 내부 파형 발생기(532)를 이용하여 AC 에너지로서 전송되고, 또한 분리 커패시터들(100a, 100b)을 통해 분리 배리어를 가로질러 제2 전압 영역으로 전송된다는 점을 유의해야 한다. DC 공급 전압(VDD - ISO)은, 분리 커패시터들(100a, 100b)로부터의 정류된 AC 신호로부터 변할(develop) 수 있으며, PWM 변조기(548)와 피드백 분리 결합 커패시터(100c)에 의해 형성되는 피드백 회로를 통해서 조정될 수 있다.
도 7 및 7a을 보면, 본 발명의 또하나의 특정 예시적인 실시예에 따른, 집적회로에 형성된 복수의 역적층된 고전압 정격 분리 커패시터들에 대한 개략적인 입면도가 도시되어 있다. 전체적으로 번호(700)로 표시된 또하나의 고전압 정격 분리 커패시터는, 제2 전기 전도층(112) 위에 있는 절연층(704), 절연층(704) 위에 있는 제3 전도층(712), 제3 전도층(712)의 일부 위에 있는 절연 유전체층(710), 절연 유전체층(710) 위에 있는 제4 전도층(706), 및 제3 전도층(712)의 일부와 제4 전도층(706) 위에 있는 절연층(708)을 포함할 수 있다. 절연층(708)의 제3 패드 개구(716)는, 제3 전도층(712)으로의 전기 연결 접근을 제공할 수 있다. 절연층(708)의 제4 패드 개구(714)는 제4 전도층(706)으로의 전기 연결 접근을 제공할 수 있다.
고전압 정격 분리 커패시터(들)(700)는 집적회로(102) 상에 배치된 고전압 정격 분리 커패시터(들)(100) 위에(over) 위치하고 거기에 부착될 수 있다. 제1 전압 영역과 제2 전압 영역 사이에서 원하는 전압 항복 정격을 유지하기 위해서 분리 커패시터들(100 및 700) 사이에 덜 두꺼운 전기 절연체(예를 들면, 전기 절연층(704))가 배치되도록 제3 전도층(712) 및 제4 전도층(706) 각자가 역전(inverting)될 수 있다는 것을 제외하고는, 고전압 정격 분리 커패시터(들)(700)의 구조는 고전압 정격 분리 커패시터(들)(100)의 구조와 실질적으로 동일하다. 1차 IC(102), 2차 IC(118), 및 분리 커패시터들(100, 700)은 집적회로 패키지(730) 내에 캡슐화된다(패키징된다).
도 8을 보면, 본 발명의 또하나의 특정 예시적인 실시예에 따른, 1차 집적회로에 형성되고 제1의 2차 집적회로 및 제2의 2차 집적회로에 결합된 복수의 고전압 정격 분리 커패시터들에 대한 개략적인 평면도가 도시되어 있다. 분리 커패시터들(100, 700)은 서로 직교하도록 위치할 수 있으며, 또하나의 2차 IC(818)가 분리 커패시터들(700)에 결합될 수 있다. 이로써, 2개 이상의 2차 IC들이 1차 IC(102)와 함께 패키징될 수 있다(예를 들면, IC 패키지(830)). 2차 IC들(118, 818) 둘 다가 제2 전압 영역에 있을 수 있고, 또는, 2차 IC(118)는 제2 전압 영역에 있고 2차 IC(818)는 제3 전압 영역에 있을 수 있는데, 여기서, 2차 IC들(118, 818) 둘 다는 제1 전압 영역의 1차 IC(102)로부터 완전히 분리될 수 있다. 또한, 2차 IC들(118, 818)이 제2 전압 영역 및 제3 전압 영역에 구성될 때에는, 서로로부터 분리될 수도 있다. 1차 IC(102)는 마이크로컨트롤러 등을 포함할 수 있으며, 2차 IC(118, 818)는 디지털 프로세서(DSP), 충전 시간 측정 유닛(CTMU)들, 보조 프로세서들, 특정 입출력 인터페이스들, 카운터들, 타이머들, 아날로그-디지털 변환기들(ADC), 디지털-아날로그 변환기들(DAC) 등일 수 있다. 1차 IC(102) 및 2차 IC들(118, 818) 및 분리 커패시터들(100, 700)은 집적회로 패키지(830) 내에 캡슐화(패키징)될 수 있다.
복수의 고전압 정격 분리 커패시터들(100, 700)은 특정 응용물을 위한 필요에 따라 연결될 수 있다. 각각의 고전압 정격 분리 커패시터들(100, 700)은 도 7 및 7a에 도시되고 상술한 바와 같이 형성될 수 있다. 고전압 정격 분리 커패시터들(100, 700)은 임의의 소망하는 기하학 형태로 형성될 수 있으며 도 3 및 8에 도시된 특정 예시적인 실시예에서 보여주는 바와 같은 정사각형 또는 직사각형 형태들로 한정되지 않음이 예상되며 본 발명의 범위 내에 있다.
본 개시는 다양한 변형들 및 대안의 형태들을 허용하지만, 그의 특정 예시의 실시예들이 도면들에 도시되었고 본 명세서에서 상세히 설명된다. 하지만, 그 특정 예시의 실시예들에 대한 설명은 본 개시를 여기에서 개시된 특정 형태들로 한정하고자 하는 것이 아니고, 오히려, 본 개시는 부속 특허청구범위에 정의되는 모든 변형들 및 균등물을 포괄하는 것으로 이해되어야 한다.

Claims (29)

  1. 서로 다른 전압 영역들 사이에서의 고전압 분리를 위해 만들어진 집적회로 디바이스로서:
    제1 전압 영역에 결합된 1차 집적회로;
    제2 전압 영역에 결합된 2차 집적회로;
    상기 1차 집적회로의 일면의 적어도 일부 위에 있는(over) 제1 절연층;
    상기 제1 절연층 위에 위치하는 복수의 고전압 정격 분리 커패시터들 -상기 복수의 고전압 정격 분리 커패시터들의 각각은:
    상기 제1 절연층 상에 있는 제1 전기 전도층,
    각자의 제1 전기 전도층들의 일부 상에 있는 고전압 정격 유전체층, 및
    각자의 상기 고전압 정격 유전체층 상에 있는 제2 전기 전도층을 포함함- ;
    상기 1차 집적회로에 제공된 파형 발생기;
    상기 1차 집적회로에 제공되고, 상기 파형 발생기에 결합된 입력부들과 상기 제1 전기 전도층들의 각자의 전도층들에 결합되는 출력부들을 구비한 푸시-풀 드라이버들; 및
    상기 제2 집적회로에 제공되고, 상기 제2 전기 전도층들의 각자의 전도층들에 결합되는 입력부들을 구비한 교류-직류 변환기를 포함하고,
    이로써, AC 전력이 푸시-풀 드라이버로부터 상기 교류-직류 변환기로 전송되는, 집적회로 디바이스.
  2. 제1항에 있어서,
    상기 제2 전기 전도층들의 적어도 일부 위에 있고, 상기 고전압 정격 유전체층들과 상기 제1 전기 전도층들의 일부 위에 있는 제2 절연층을 더 포함하고,
    상기 제2 절연층은:
    제1 본드 와이어들이 상기 제1 전기 전도층들을 상기 1차 집적회로의 회로 연결 패드들에 결합시키도록 상기 제1 전기 전도층들 위에 있는 제1 개구들, 및
    제2 본드 와이어들이 상기 제2 전도층들을 상기 제2 집적회로의 회로 연결 패드들에 결합시키도록 상기 제2 전기 전도층들 위에 있는 제2 개구들을 구비하는, 집적회로 디바이스.
  3. 제1항에 있어서,
    상기 1차 집적회로 및 상기 2차 집적회로와 상기 고전압 정격 분리 커패시터들을 캡슐화하는 집적회로 패키지를 더 포함하는, 집적회로 디바이스.
  4. 제3항에 있어서,
    상기 집적회로 패키지는,
    각자의 제1 전기 전도층들에 결합되는 몇개의 외부 연결 노드들과 상기 복수의 제1 고전압 정격 분리 커패시터들의 각자의 제2 전기 전도층들에 결합되는 몇개의 다른 외부 연결 노드들을 구비하는, 집적회로 디바이스.
  5. 제4항에 있어서,
    상기 외부 연결 노드들은 상기 집적회로 패키지 리드 프레임의 리드 핑거들이고, 각자의 리드 핑거들은 본드 와이어들로 상기 제1 전기 전도층 및 상기 제2 전기 전도층들에 결합되는, 집적회로 디바이스.
  6. 제1항에 있어서,
    상기 제1 전기 전도층 및 상기 제2 전기 전도층은 금속인, 집적회로 디바이스.
  7. 제6항에 있어서,
    상기 제1 전도성 금속층 및 상기 제2 전도성 금속층은 알루미늄이 포함되는, 집적회로 디바이스.
  8. 제6항에 있어서,
    상기 제1 전기 전도층 및 상기 제2 전기 전도층은 구리가 포함되는, 집적회로 디바이스.
  9. 제1항에 있어서,
    상기 제1 전기 전도층 및 상기 제2 전기 전도층은, 티타늄, 탄탈륨, 코발트, 몰리브덴, 및 이들의 실리사이드(silicide)들 및 살리사이드(salicide)들로 이루어진 그룹 중 임의의 하나 이상으로부터 선택되는, 집적회로 디바이스.
  10. 제1항에 있어서,
    상기 고전압 정격 유전체층들은 실리콘이산화물(SiO2)을 포함하는, 집적회로 디바이스.
  11. 제1항에 있어서,
    상기 고전압 정격 유전체층은 실리콘질화물(SiN)을 포함하는, 집적회로 디바이스.
  12. 제1항에 있어서,
    상기 고전압 정격 유전체층은 옥시나이트라이드(Oxynitride)를 포함하는, 집적회로 디바이스.
  13. 제1항에 있어서,
    상기 고전압 정격 유전체층은, 서로 다른 두께들로 산화물이 도핑되거나 또는 도핑되지않고 그리고 표준 기법에 의해 증착되거나 성장된, 스택층들을 포함하는, 집적회로 디바이스.
  14. 제1항에 있어서,
    상기 고전압 정격 유전체층들의 각각은 대략 4 미크론(μ)의 두께를 갖는, 집적회로 디바이스.
  15. 제1항에 있어서,
    상기 고전압 정격 분리 커패시터들 각각은 대략 10 피코패럿의 커패시턴스 값을 갖는, 집적회로 디바이스.
  16. 제1항에 있어서,
    상기 1차 집적회로는 마이크로컨트롤러인, 집적회로 디바이스.
  17. 제1항에 있어서,
    상기 푸시-풀 드라이버들의 상기 출력부들의 각각은 적어도 2개의 상기 제1 전기 전도층들에 결합되고, 대응하는 적어도 2개의 제2 전기 전도층들은 상기 교류-직류 변환기에 결합되는, 집적회로 디바이스.
  18. 제1항에 있어서,
    상기 교류-직류 변환기의 출력부에 결합된 저전압 커패시터를 더 포함하고,
    상기 저전압 커패시터는 상기 복수의 고전압 정격 분리 커패시터들 중 하나보다 큰 커패시턴스 값을 갖는, 집적회로 디바이스.
  19. 제1항에 있어서,
    상기 교류-직류 변환기의 출력부에 결합된 전압 조정기를 더 포함하는, 집적회로 디바이스.
  20. 제19항에 있어서,
    상기 전압 조정기는, 상기 복수의 고전압 정격 분리 커패시터들의 상기 제2 전기 전도층들 중 하나의 전도층에 결합되는 전압 피드백 제어 출력부를 구비하고,
    상기 복수의 고전압 정격 분리 커패시터들의 상기 제1 전기 전도층들의 각자의 전도층은 상기 파형 발생기의 제어 입력부에 결합되고, 상기 전압 조정기의 전압 피드백 제어 출력은 상기 파형 발생기의 출력을 제어하는, 집적회로 디바이스.
  21. 제20항에 있어서,
    상기 파형 발생기는 발진기이고, 상기 전압 조정기는 상기 발진기의 출력 진폭을 제어하는, 집적회로 디바이스.
  22. 제20항에 있어서,
    상기 파형 발생기는 발진기이고, 상기 전압 조정기는 상기 발진기의 출력 주파수를 제어하는, 집적회로 디바이스.
  23. 제20항에 있어서,
    상기 전압 조정기의 상기 전압 피드백 제어 출력부와 상기 복수의 고전압 정격 분리 커패시터들의 상기 제2 전기 전도층들 중 해당 전도층 사이에 결합되는 PWM 변조기를 더 포함하고, 상기 파형 발생기는 상기 PWM 변조기에 의해 제어되는 전력 스위치들을 포함하는, 집적회로 디바이스.
  24. 제1항에 있어서,
    상기 파형 발생기는 발진기인, 집적회로 디바이스.
  25. 제1항에 있어서,
    상기 제1 전압 영역의 전압원과 상기 푸시-풀 드라이버들로의 체배된 동작 전압을 공급하는 것 사이에 결합된 전압 체배기를 더 포함하는, 집적회로 디바이스.
  26. 제25항에 있어서,
    상기 전압 체배기는 상기 전압원을 2배로 체배하는, 집적회로 디바이스.
  27. 제25항에 있어서,
    상기 전압 체배기는 상기 전압원을 3배로 체배하는, 집적회로 디바이스.
  28. 제1항에 있어서,
    상기 교류-직류 변환기는 전하 펌프인, 집적회로 디바이스.
  29. 제1항에 있어서,
    상기 교류-직류 변환기는 정류기인, 집적회로 디바이스.
KR1020157021870A 2013-03-10 2014-03-07 낮은값의 커패시터들을 이용한 집적된 고전압 분리 KR20150128669A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361775663P 2013-03-10 2013-03-10
US61/775,663 2013-03-10
US14/198,078 2014-03-05
US14/198,078 US8988142B2 (en) 2013-03-10 2014-03-05 Integrated high voltage isolation using low value capacitors
PCT/US2014/021614 WO2014164270A1 (en) 2013-03-10 2014-03-07 Integrated high voltage isolation using low value capacitors

Publications (1)

Publication Number Publication Date
KR20150128669A true KR20150128669A (ko) 2015-11-18

Family

ID=51487130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157021870A KR20150128669A (ko) 2013-03-10 2014-03-07 낮은값의 커패시터들을 이용한 집적된 고전압 분리

Country Status (6)

Country Link
US (1) US8988142B2 (ko)
EP (1) EP2974189B1 (ko)
KR (1) KR20150128669A (ko)
CN (1) CN105009532B (ko)
TW (1) TWI625617B (ko)
WO (1) WO2014164270A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337253B2 (en) * 2013-03-09 2016-05-10 Microchip Technology Incorporated Method and apparatus for constructing an isolation capacitor in an integrated circuit
US9921252B2 (en) 2014-03-30 2018-03-20 Seeo, Inc. High voltage isolation measurement system
US10147784B2 (en) 2014-05-15 2018-12-04 Texas Instruments Incorporated High voltage galvanic isolation device
US9299697B2 (en) 2014-05-15 2016-03-29 Texas Instruments Incorporated High breakdown voltage microelectronic device isolation structure with improved reliability
US9819274B2 (en) * 2014-11-20 2017-11-14 Microchip Technology Incorporated Start-up controller for a power converter
US9531376B2 (en) * 2015-05-29 2016-12-27 Silicon Laboratories Inc. Solid state relay using capacitive isolation
US10277130B2 (en) 2015-06-01 2019-04-30 Microchip Technolgoy Incorporated Primary-side start-up method and circuit arrangement for a series-parallel resonant power converter
JP2017026505A (ja) * 2015-07-24 2017-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9520354B1 (en) 2015-07-29 2016-12-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Silicon designs for high voltage isolation
DE102016109114A1 (de) * 2016-05-18 2017-11-23 Infineon Technologies Ag Schaltkreisarchitektur für eine Messanordnung, einen Pegelwandler-Schaltkreis, eine Ladungspumpstufe und eine Ladungspumpe sowie Verfahren zum Betreiben dieser
DE102016109118A1 (de) 2016-05-18 2017-11-23 Infineon Technologies Ag Schaltkreisarchitektur für eine Messanordnung, einen Pegelwandler-Schaltkreis, eine Ladungspumpstufe und eine Ladungspumpe sowie Verfahren zum Betreiben dieser
US10033434B1 (en) 2017-01-24 2018-07-24 Magnetrol International, Incorporated Loop powered process control instrument with communication bypass circuit
US10320430B2 (en) 2017-09-29 2019-06-11 Intel Corporation Transmitter with power supply rejection
US11222945B2 (en) * 2017-12-29 2022-01-11 Texas Instruments Incorporated High voltage isolation structure and method
US10651894B2 (en) * 2018-02-01 2020-05-12 Linear Technology Holding Llc Transceiver utilizing isolated signaling and concealed isolated power to attain high common mode working voltage and tolerance
US11335768B2 (en) 2018-04-16 2022-05-17 Semtech Corporation Integrated high voltage capacitor
KR20200100967A (ko) * 2019-02-19 2020-08-27 주식회사 엘지화학 Ic 칩 및 이를 이용한 회로 시스템
US11029366B2 (en) 2019-08-13 2021-06-08 Allegro Microsystems, Llc Ground disconnect detection for multiple voltage domains
US11205611B1 (en) 2020-06-15 2021-12-21 Texas Instruments Incorporated Leadframe capacitors
US11984802B2 (en) * 2021-06-30 2024-05-14 Texas Instruments Incorporated Rectifier with signal reconstruction
US11901402B2 (en) 2021-11-18 2024-02-13 Texas Instruments Incorporated Standalone isolation capacitor
CN117494620A (zh) * 2023-11-16 2024-02-02 海光集成电路设计(北京)有限公司 综合方法、冗余单元的删除方法、装置、设备及存储介质

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973367A (en) 1995-10-13 1999-10-26 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
CN1183587C (zh) * 1996-04-08 2005-01-05 德克萨斯仪器股份有限公司 用于把两个集成电路直流上相互隔离的方法和设备
US6442213B1 (en) 1997-04-22 2002-08-27 Silicon Laboratories Inc. Digital isolation system with hybrid circuit in ADC calibration loop
JP3839267B2 (ja) * 2001-03-08 2006-11-01 株式会社ルネサステクノロジ 半導体装置及びそれを用いた通信端末装置
US8198951B2 (en) * 2004-06-03 2012-06-12 Silicon Laboratories Inc. Capacitive isolation circuitry
US7737871B2 (en) * 2004-06-03 2010-06-15 Silicon Laboratories Inc. MCU with integrated voltage isolator to provide a galvanic isolation between input and output
US7282409B2 (en) * 2004-06-23 2007-10-16 Micron Technology, Inc. Isolation structure for a memory cell using Al2O3 dielectric
US20060290377A1 (en) 2005-05-31 2006-12-28 Jongsun Kim Capacitively coupled pulsed signaling bus interface
US7864546B2 (en) * 2007-02-13 2011-01-04 Akros Silicon Inc. DC-DC converter with communication across an isolation pathway
KR101342321B1 (ko) * 2007-03-22 2013-12-16 톰슨 라이센싱 전자 장치들에게 절연되고 조정된 ｄｃ 전력을 공급하는 장치
US8188814B2 (en) 2008-02-15 2012-05-29 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. High voltage isolation dual capacitor communication system
KR20120088013A (ko) 2010-09-20 2012-08-08 삼성전자주식회사 디커플링 반도체 커패시터를 포함하는 반도체 패키지
US9093433B2 (en) 2010-11-18 2015-07-28 Microchip Technology Incorporated Using bump bonding to distribute current flow on a semiconductor power device
US8569816B2 (en) * 2011-04-21 2013-10-29 Freescale Semiconductor, Inc. Isolated capacitors within shallow trench isolation

Also Published As

Publication number Publication date
WO2014164270A1 (en) 2014-10-09
CN105009532A (zh) 2015-10-28
US8988142B2 (en) 2015-03-24
EP2974189B1 (en) 2019-09-04
TWI625617B (zh) 2018-06-01
EP2974189A1 (en) 2016-01-20
CN105009532B (zh) 2019-02-05
US20140253227A1 (en) 2014-09-11
TW201502741A (zh) 2015-01-16

Similar Documents

Publication Publication Date Title
KR20150128669A (ko) 낮은값의 커패시터들을 이용한 집적된 고전압 분리
EP2974190B1 (en) Method and apparatus for generating regulated isolation supply voltage
TWI638392B (zh) 在積體電路中建構隔離電容器之方法及裝置
US9450506B2 (en) Apparatus for multi-level switched-capacitor rectification and DC-DC conversion
CN104205330B (zh) 电力用半导体模块以及电力变换装置
CN109787659B (zh) 电流隔离器
US9761545B2 (en) Isolator and method of manufacturing isolator
US20140126247A1 (en) Snubber circuit for dc-dc voltage converter
CN109905031A (zh) 具有集成变压器和电压控制器的隔离式电力传输设备
Greco et al. Integrated transformer modelling for galvanically isolated power transfer systems
Greco et al. A 100-mW fully integrated DC-DC converter with double galvanic isolation
Simonot et al. Design and characterization of an integrated CMOS gate driver for vertical power MOSFETs
KR20220085812A (ko) Ac-dc 변환기 회로
US9590514B1 (en) Carbon nanotube-based integrated power converters
JP6316484B1 (ja) 電力変換器
JP5899947B2 (ja) パワー半導体モジュールおよび電力変換装置
JP6818836B1 (ja) 電力変換装置
JP6705948B2 (ja) 電力変換装置および電力変換装置の接続方法
RU2686450C1 (ru) Интегральная микросхема гальванической развязки на структурах кремний на сапфире

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application