KR20150127595A - 인디케이터 라인을 구비한 웨이퍼 매핑 프로세스 제어 - Google Patents

인디케이터 라인을 구비한 웨이퍼 매핑 프로세스 제어 Download PDF

Info

Publication number
KR20150127595A
KR20150127595A KR1020157023098A KR20157023098A KR20150127595A KR 20150127595 A KR20150127595 A KR 20150127595A KR 1020157023098 A KR1020157023098 A KR 1020157023098A KR 20157023098 A KR20157023098 A KR 20157023098A KR 20150127595 A KR20150127595 A KR 20150127595A
Authority
KR
South Korea
Prior art keywords
wafer
line
die
picking
dice
Prior art date
Application number
KR1020157023098A
Other languages
English (en)
Inventor
매튜 깁슨
프렘 나-남츄
에크가차이 켕안안타논
매튜 벙커
Original Assignee
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로칩 테크놀로지 인코포레이티드 filed Critical 마이크로칩 테크놀로지 인코포레이티드
Publication of KR20150127595A publication Critical patent/KR20150127595A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

다이 픽킹 프로세스에서 정렬을 제공하기 위한 방법은 반도체 웨이퍼를 기준 다이에 근거하여 정렬시키는 것, 웨이퍼를 가로질러 확장하는 라인을 따라 복수의 다이스를 픽킹함으로써 기준 다이에 대한 인디케이터 라인을 형성하는 것; 및 웨이퍼에 대한 픽킹기의 위치를 모니터링하기 위해 기준 라인을 사용하는 것을 포함할 수 있다. 다이 부착기는 이러한 방법을 자동으로 구현하기 위한 제어 시스템을 포함할 수 있다.

Description

인디케이터 라인을 구비한 웨이퍼 매핑 프로세스 제어{WAFER MAPPING PROCESS CONTROL WITH INDICATOR LINE}
본 출원은 2013년 3월 12일 출원된 미국 가출원 번호 61/777,638호의 이익을 주장하며, 상기 가출원은 그 전체가 본 명세서에 통합된다.
본 발명은 반도체 칩 프로세싱에 관한 것으로, 예를 들어 웨이퍼로부터 다이의 확실하고 정확한 픽킹(picking)을 제공하는 웨이퍼 매핑 프로세스에 관한 것이다.
웨이퍼들은 전형적으로 접착테이프 또는 플라스틱 포일 상에서 다이싱되어, 다이스는 예를 들어 와플 형상의 팩들, 젤 팩, 테이프 및 릴, 또는 패키지에 본딩되기 위해서 담기어 있지만 쉽게 떼어낼 수 있다. 개개의 다이스는 다양한 방식으로 떼어낼 수 있는데, 예를 들어 다이를 파지(gripping)하고 테이프로부터 잡아당기거나 다이를 핀으로 테이프로부터 밀거나 또는 진공으로 다이로부터 테이프를 떼어내는 것이다. 박리된(released) 다이는 일반적으로 진공 툴에 의해 픽킹되어 원하는 위치에 놓인다. 일부 시스템들은 다이 백사이드(back side)에 대고 밀어 접착 포일의 접착력을 파괴할 수 있는 이젝터 니들 시스템(ejector needle system)이 구비된 픽킹 및 위치기(pick and place machine)와, 다이 본더와, 및 본드 위치로 이동시키기 전에 상기 다이를 유지하고 좌표의 z축 이동이 가능한 진공 픽업 툴을 포함한다.
웨이퍼로부터 다이스의 픽킹은, 전형적으로 웨이퍼 상의 다양한 다이스의 위치들을 나타내는 웨이퍼 맵을 이용하면 쉬워진다. 종래의 프로세스에서, 하나 이상의 기준 다이스는 웨이퍼 또는 특정 다이에 대한 픽킹 위치 즉, 픽킹 툴, 예를 들어 다이 부착기(D/A machine)의 위치를 정렬하는데 사용된다.
도 1은 복수의 반도체 다이스를 포함하는 반도체 집적회로 웨이퍼의 개략적인 평면도를 도시한다. 복수의 반도체 다이스(104)의 각각에 평면의 트랜지스터들, 다이오드들 및 도체들을 생성하기 위한 추가 프로세싱을 위해서, 실리콘 웨이퍼(102)는 복수의 반도체 다이스(104)로 스크라이빙될 수 있다. 모든 회로들이 복수의 반도체 다이스(104) 상에 제조된 후에, 상기 다이스(104)는 단일화(분리)되고 집적회로들(미도시됨)로 패키징화된다.
도 2a - 도 2f는 정렬용 기준 다이를 사용하는 종래의 픽킹 프로세스를 도시한다. 특히, 도 2a - 도 2f는 프로세스의 3단계에 대한 물리적인 웨이퍼(102) 및 대응하는 웨이퍼 맵(110)을 도시한다. 웨이퍼(102)는 하나 이상의 기준 다이스와 함께 미리 제조될 수 있으며, 하나 이상의 기준 다이스는 그룹들로 배열될 수 있다. 이 예시에서, 웨이퍼(102)는 2개 그룹의 기준 다이스: 상부 기준 다이 그룹(105A) 및 하부 기준 다이 그룹(105B)과 함께 미리 제조되고, 각각은 행으로 정렬된 같은 수의 다이스(이 예시에서는 5개의 다이스)를 포함한다. 제1 단계에서, 도 2a 및 도 2b를 참조하면, 사용자는 다음의 다이 픽킹을 위한 공간 기준으로서 작용하도록 기준 다이 그룹들 중 하나의 그룹(기준 다이 그룹(105A) 또는 기준 다이 그룹(105B))을 선택할 수 있다. 선택된 기준 다이 그룹(105A 또는 105B)의 각 끝에 있는 개개의 다이(104)(도시된 예시에서, 선택된 기준 다이 그룹(105A 또는 105B)의 제일 왼쪽의 다이(104) 및 제일 오른쪽의 다이(104))는, 소프트웨어 의해 예를 들어 웨이퍼 맵(110) 상의 이러한 다이스(104) 위에(over) "+" 또는 기타 심볼을 추가함으로써 시각적으로 마킹될 수 있다. 본 명세서에 사용된 바와 같이, 선택된 기준 다이 그룹(여기서 그룹(105A) 및 그룹(105B) 중 어느 하나)은 또한 기준 다이(105)로 간단히 명명된다.
도 2c 및 도 2d에 도시된 제2 단계에서는, 픽킹/다이 부착기는 픽킹기와 웨이퍼(102)의 상대적 위치를 체크하기 위해 선택된 기준 다이(105)를 사용하면서 웨이퍼(102) 상의 임의의 위치로부터 다이스(104)를 픽업하기 시작한다. 도 2e 및 도 2f에 도시된 바와 같이, 웨이퍼(102) 상의 모든 또는 실질적으로 모든 다이스(104)가 소모될 때까지 픽킹 프로세스는 계속될 수 있다.
하지만, 선택된 기준 다이(105)는 전형적으로 웨이퍼(102)에 단지 2개의 포인트(기준 다이(105)의 각 끝에 있는 개개의 다이스(104))만을 제공하므로, 픽킹 툴/다이 부착기가 종종 웨이퍼(102)에 대한 부정확한 정렬을 검출할 수 없다. 따라서 픽킹/다이 부착기는 하나의 행 및/또는 열을 슬립할 수 있고, 이는 다이 부착 시 조립되는 다이스의 테스트 실패로 인해 최종 검사에서 낮은 수율을 가져올 수 있다.
그러므로, 예를 들어 웨이퍼 상의 부정확한 다이 위치를 픽킹할 가능성을 감소시키거나 또는 실질적으로 제거하기 위해, 웨이퍼에 대한 픽킹/다이 부착기를 보다 확실하게 정렬할 필요가 있다.
본 개시의 교시에 따르면, 정상적인 픽킹에 앞서 인디케이터 라인을 생성하도록, 자동화된 프로세스가 다이 부착기(D/A machine) 소프트웨어에 제공될 수 있으며, 따라서 다이 부착기는 이후에 스스로를 모니터링할 수 있게 된다.
일 실시예에서, 다이 픽킹 프로세스에서 정렬을 제공하기 위한 방법은, 반도체 웨이퍼를 기준 다이에 근거하여 정렬시키는 것, 상기 웨이퍼를 가로질러 확장하는 라인을 따라 복수의 다이스를 픽킹함으로써 상기 기준 다이에 대한 인디케이터 라인을 형성하는 것, 및 상기 웨이퍼에 대한 픽킹기의 위치를 모니터링하기 위해 상기 기준 라인을 사용하는 것을 포함한다.
또 하나의 실시예에서, 어레이로 이루어진 다이스를 구비한 웨이퍼를 처리하는 방법은 픽킹기가, 웨이퍼를 기준 다이에 근거하여 정렬하는 것, 상기 웨이퍼를 가로질러 확장하는 라인을 따라 복수의 다이스를 픽킹함으로써 상기 기준 다이에 대한 인디케이터 라인을 형성하는 것, 상기 웨이퍼로부터 복수의 다이스를 픽킹하는 것, 및, 픽킹 프로세스 동안에, 상기 웨이퍼에 대한 상기 픽킹기의 위치를 확인하기 위해 상기 인디케이터 라인을 사용하는 것을 포함한다.
또 하나의 실시예에서, 반도체 웨이퍼는 어레이로 이루어진 다이스, 기준 다이, 및 상기 기준 다이와 관련하여 확장하는 인디케이터 라인을 포함하고, 상기 인디케이터 라인은 상기 웨이퍼를 가로질러 확장하는 라인을 따라 복수의 픽킹된 다이스를 포함하고, 상기 인디케이터 라인은 위치 확인을 위해 픽킹기에 의해 사용될 수 있다.
상술한 구성에 의해, 웨이퍼에 대한 픽킹/다이 부착기를 보다 확실하게 정렬함으로써, 예를 들어 웨이퍼 상의 부정확한 다이 위치를 픽킹할 가능성을 감소시키거나 또는 실질적으로 제거할 수 있다.
예시적인 실시예들이 이하에서 도면을 참조하여 설명된다.
도 1은 복수의 반도체 다이스를 포함하는 반도체 집적회로 웨이퍼의 개략적인 평면도를 도시한다.
도 2a - 도 2f는 정렬을 위해 선택된 기준 다이를 사용하는 종래의 픽킹 프로세스를 도시한다.
도 3a - 도 3h는 일 실시예에 따른, 기준 라인 또는 "인디케이터 라인"을 이용하는 다이 부착기(D/A machine) 정렬 및 검증(verification)을 위한 예시적인 프로세스를 도시한다.
도 4a - 도 4f는 일 실시예에 따른, 인디케이터 라인을 생성하기 위한 예시적인 프로세스를 도시한다.
도 5a 및 도 5b는 일 실시예에 따른, 물리적인 웨이퍼 및 대응하는 웨이퍼 맵을 각각 도시한 도면으로, 지그재그 또는 톱니 구성을 구비하는 예시적인 인디케이터 라인을 보여준다.
도 6a 및 도 6b는 일 실시예에 따른, 물리적인 웨이퍼 및 대응하는 웨이퍼 맵(110)을 각각 도시한 도면으로, 예시적인 일렬의 인디케이터 라인을 보여준다.
도 7은 다양한 실시예에 따른, 특히 위치 검증 및/또는 오류 검출을 위한 기준 라인을 이용하는 웨이퍼 매핑 제어 프로세스를 사용함으로써, 본 명세서에 개시된 임의의 기법들을 이용하여 웨이퍼들을 프로세싱하기 위한 예시적인 다이 부착기(D/A machine)를 도시한다.
도 8은 일 실시예에 따른, 예시적인 웨이퍼 매핑 제어 방법을 도시하는 도면으로, 이 방법은 제어 시스템의 소프트웨어/로직으로 구현될 수 있다.
도 9a 및 도 9b는 물리적인 웨이퍼 및 대응하는 웨이퍼 맵을 각각 도시한 도면으로, 부착기에 의한 정확한 픽킹의 예시를 보여준다.
도 9c 및 도 9d는 예시적인 실시예에 따른, 픽킹 프로세스 동안의 오류의 예시를 도시한다.
본 개시의 교시에 따르면, 인디케이터 라인은 웨이퍼 상에 형성되고 픽킹 위치의 검증에 이용되며, 이로 인해, 다이 부착기는 모든 행 및 열의 위치를 검증할 수 있다. 예를 들어, 픽킹 프로세스에 앞서 각 웨이퍼의 프로세스 시작 시 인디케이터 라인을 생성하도록 다이 부착기 소프트웨어에서, 자동화된 프로세스가 생성될 수 있고, 이에 의해 다이 부착기는 스스로를 모니터링할 수 있다.
인디케이터 라인의 사용은 웨이퍼 맵 데이터로부터 웨이퍼의 확실하고 정확한 픽킹을 보증할 수 있다. 예를 들어, 상기 기법은 다이 부착기들 상의 픽킹 및 위치 동작 동안에 웨이퍼 맵 - 대 - 웨이퍼 정렬의 오류들을 빠르게 검출하는 방법을 제공할 수 있다. 상기 방법은 웨이퍼 맵 - 대 - 웨이퍼 정렬의 오류들에 대해 조립(assembly) 오퍼레이터들에게 빠르게 경고함으로써 품질을 향상시킬 수 있는데, 상기 웨이퍼 맵 - 웨이퍼 정렬의 오류는 그 결과 부정확한 다이를 픽킹하고 조립할 수 있다.
일부 실시예들에서, 인디케이터 라인은 웨이퍼 기준 다이를 횡단하는데(cross), 이는 신뢰할만한 방향을 보증할 수 있다.
도 3a - 도 3h는 일 실시예에 따른, 기준 라인 또는 "인디케이터 라인"을 이용하는 다이 부착기 정렬 및 검증을 위한 예시적인 프로세스를 도시한다. 특히, 도 3a - 도 3h는 프로세스의 4단계를 위한 물리적인 웨이퍼(102) 및 대응하는 웨이퍼 맵(110)을 도시한다. 도 3a 및 도 3b에 도시된 제1 단계에서는, 웨이퍼(102)가 선택된 기준 다이(105)를 이용하여 정렬된다. 예를 들어, 사용자는 웨이퍼(102) 상에 미리 형성된, 이용 가능한 기준 다이스(105A 및 105B)로부터 기준 다이(105B)를 선택할 수 있다. 다음에, 도 3c 및 도 3d에 도시된 바와 같이, 다이 부착기는 웨이퍼를 가로질러 확장되는 직선 라인을 따라 복수의 다이스(104)를 픽킹함으로써 웨이퍼(102) 및 웨이퍼 맵(110) 둘 다에 인디게이터 라인(120)을 생성한다.
일부 실시예들에서, 인디케이터 라인(120)은 웨이퍼(102)를 완전히 가로질러 확장하는 라인을 따라 모든 다이(104)를 픽킹함으로써 형성될 수 있다.
다른 실시예에서, 인디케이터 라인(120)은 웨이퍼(102)를 가로질러 확장하는 라인을 따라 다이스(104)의 모두는 아니지만 적어도 약 50%를 픽킹함으로써 형성될 수 있다. 예를 들어, 인디케이터 라인(120)은 웨이퍼를 가로질러 확장하는 라인의 대부분을 따라 확장되는 다이스(104)의 연속적인 행을 픽킹함으로써 또는 웨이퍼를 가로질러 확장하는 라인을 따라 교호 방식으로 다이스(104)를 픽킹함으로써, 예를 들어 웨이퍼(102)를 가로질러 확장하는 라인 또는 라인의 상당한 부분을 따라 하나 걸러 다이(104)를 픽킹함으로써 형성될 수 있다.
또 다른 실시예에서, 인디케이터 라인(120)은 웨이퍼(102)를 가로질러 확장하는 라인을 따라 다이스(104)의 25%와 50% 사이를 픽킹함으로써 형성될 수 있다. 예를 들어, 인디케이터 라인(120)은 웨이퍼를 가로질러 확장하는 라인을 따라 교호 방식으로, 즉 웨이퍼(102)를 가로질러 확장하는 라인을 따라 다이스(104)의 25% - 50%의 총합을 픽킹하는 방식으로 다이스(104)를 픽킹함으로써 형성될 수 있다.
또 다른 실시예에서, 인디케이터 라인(120)은 웨이퍼(102)를 가로질러 확장하는 2개 이상의 인접 행들을 포함할 수 있는데, 각 행은 위에 논의한 임의의 다양한 실시예들에 따라 픽킹된 다이스(104)의 모든 또는 일부 부분을 갖는다. 예를 들어, 인디케이터 라인(120)은 제1 열을 따라 모든 다이(104)를 픽킹하고 그리고 제1 행에 인접하는 제2 행을 따라 교호(예를 들어, 하나 걸러) 방식으로 다이스를 픽킹함으로써 형성될 수 있는데, 이에 의해, 예를 들어 이하에서 논의되는 예시적인 실시예에 도시된 바와 같이, "실톱으로 자른 형태의(jigsaw)" 형상의 인디케이터 라인(120)을 형성할 수 있다.
일부 실시예에서, 인디케이터 라인(120)은 기준 다이(105)(예를 들어, 선택된 기준 다이(105B))를 횡단하도록 형성될 수 있다. 본 명세서에 사용된 바와 같이, "횡단(cross)"은 (a) 완전하게 교차(cross)하는 2개의 라인 또는 세그먼트들, (b) 제2 라인 또는 세그먼트의 종점 다이를 통해 확장하는 제1 라인 또는 세그먼트, 그리고 (c) 제2 라인 또는 세그먼트와 종점 다이를 공유하는 제1 라인 또는 세그먼트를 포함한다. 따라서 횡단하는 라인들 또는 세그먼트들은 적어도 하나의 다이(104)를 공유한다.
다음에, 도 3e 및 도 3f에 도시된 바와 같이, 다이 부착기는 웨이퍼(102) 상의 임의의 위치로부터 다이스(104)를 픽업하기 시작한다. 픽킹 프로세스는 도 3g 및 도 3h에 도시된 바와 같이 웨이퍼(102)의 모든 또는 실질적으로 모든 다이스(104)가 소모될 때까지 계속될 수 있다. 픽킹 프로세스 동안에, 다이 부착기는 다이 부착기 위치의 자기 검증 및 웨이퍼 맵 - 대 - 웨이퍼 정렬을 위해 인디케이터 라인(120)을 이용할 수 있다.
도 4a - 도 4f는 일 실시예에 따른, 인디케이터 라인(120)(즉, 위에서 논의된 도 3c 및 도 3d에 도시된 단계에 대응함)을 생성하기 위한 예시적인 프로세스를 도시한다. 특히, 도 4a - 도 4f는 상기 프로세스의 3 단계를 위한 물리적인 웨이퍼(102) 및 대응하는 웨이퍼 맵(110)을 도시한다.
도 4a 및 도 4b에 도시된 바와 같이, 인디케이터 라인(120)의 생성은 웨이퍼(102)를 가로질러 확장하는 하나 이상의 행을 따라 다이스(104)를 픽킹함으로써 웨이퍼(102) 및 웨이퍼 맵(110) 상에서 시작된다. 이 예시에서, 인디케이터 라인(120)의 생성은 제1 행을 따라 교호 방식으로 다이스(104)를 픽킹함으로써 시작된다. 인디케이터 라인(120)의 제1 행을 완료한 후에, 도 4c 및 도 4d에 도시된 바와 같이 다이스(104)의 인접하는 제2 행이 픽킹되고, 따라서 실질적으로 지그-재그 또는 톱니 형상을 가진 인디케이터 라인(120)을 형성한다.
도 4e 및 도 4f에 도시된 바와 같이, 인디케이터 라인(120)은 신뢰할만한 방향을 제공할 수 있는 기준 다이(105B)를 횡단하도록 위치할 수 있다. 도시된 예시에서, 인디게이터 라인(120)의 제2 행은 기준 다이(105B)의 가장 왼쪽의 다이를 공유한다. 대안적인 실시예에서는, 인디케이터 라인(102)이 하나 이상의 행 또는 열만큼 기준 다이(105B)로부터 떨어져 있을 수 있다.
도 5a 및 도 5b는 물리적인 웨이퍼(102) 및 대응하는 웨이퍼 맵(110)을 각각 도시한 도면으로, 도 4e 및 도 4f에 도시된 것과 유사하게, 지그재그 또는 톱니 구성을 구비하는 또 하나의 인디케이터 라인(120)을 보여준다. 인디케이터 라인(120)의 이 구성은 소정의 시스템들 또는 상황들에서 직선의 일렬(single-row) 인디케이터 라인을 능가하는 추가의 장점을 제공할 수 있다. 예를 들어, 행 및 열 위치 둘 다에 있어서의 오류들을 검출함으로써, 지그재그 또는 톱니 구성은 추가의 오류 보호(protection)를 제공할 수 있다.
도 6a 및 도 6b는 물리적인 웨이퍼(102) 및 대응하는 웨이퍼 맵(110)을 각각 도시한 도면으로, 직선의 일렬 인디케이터 라인(120)의 예시를 보여준다.
도 7은 특히, 본 명세서에 개시된 바와 같이, 위치 검증 및/또는 오류 검출을 위한 기준 라인을 이용하는 웨이퍼 매핑 제어 프로세스를 사용함으로써, 본 명세서에 개시된 임의의 기술을 이용하는 웨이퍼들, 예를 들어 위에서 논의한 임의의 웨이퍼들(102)을 프로세싱하기 위한 예시적인 다이 부착기(150)를 도시한다. 다이 부착기(150)는 웨이퍼(102)로부터 다이스를 픽킹하기 위한 픽킹 디바이스 또는 장치(154)를 제어하도록 구성된 제어 시스템(152)을 포함할 수 있다. 제어 시스템(152)은 픽킹 기능, 위치 검증 기능 및 오류 검출 기능을 포함하여, 다이 부착기(150)의 제어 동작들을 수행하기 위한 임의의 적절한 하드웨어 및/또는 소프트웨어를 포함할 수 있다. 예를 들어, 도시된 바와 같이, 제어 시스템(152)은 프로세서(160), 및 (a) 본 명세서에 개시된 임의의 기능성, 예를 들어 도 8에 관해서 하기에서 논의되는 방법을 수행하기 위한 소프트웨어 또는 다른 컴퓨터 판독 가능 로직 또는 명령들(164) 및 (b) 하나 이상의 웨이퍼 맵(110)을 저장하는 비-일시적인 메모리(162)를 포함할 수 있다. 비-일시적인 메모리(162)는 임의의 적절한 메모리 디바이스 또는 디바이스들, 예를 들어 레지스터 메모리, 프로세서 캐시, 자기 메모리, 랜덤 액세스 메모리(RAM), 임의의 유형의 읽기 전용 메모리들(ROMs), 플래시 메모리, 디스크들 등을 포함할 수 있다. 비-일시적인 메모리(162)는 또한 하나 이상의 데이터베이스를 포함할 수 있다. 대안으로, 본 명세서에 개시된 일부 또는 모든 기능성이 제어 시스템(152)의 펌웨어에 의해 제공될 수 있다.
도 8은 일 실시예에 따른, 예시적인 웨이퍼 매핑 제어 방법(200)을 도시하는 도면으로, 이 방법은 제어 시스템(152)의 소프트웨어/로직(164)으로 구체화될 수 있다. 단계 202에서, 다이 부착기(150)는 웨이퍼(102) 및 웨이퍼 맵(110)을 로딩하고 정렬한다. 단계 204에서, 머신(machine)(150)은 웨이퍼를 픽킹 축을 중심으로 90도 회전시킨다. 단계 206에서, 머신(150)은 다이 부착 헤드(154)를 기준 다이(105)(다수의 이용 가능한 기준 다이로부터 사용자가 선택할 수 있음)가 포함된 행으로 이동시킨다. 단계 208에서, 머신(150)은 예를 들어 위에서 논의한 바와 같이, 인디케이터 라인(120)을 생성하기 위해 웨이퍼(102)를 가로질러 확장되는 하나 이상의 행의 전부 또는 부분적인 픽킹을 수행한다.
단계 210에서, 머신(150)은 웨이퍼(102)를 픽킹 방향으로 복원하도록 회전시킨다. 단계 212에서, 오퍼레이터는 자동화된 픽킹 프로세스를 초기화할 수 있으며, 여기서 다이 부착기(150)는 정상적으로 동작하고, 적절한 시간마다(예를 들어, 규칙적인 간격으로, 모든 행 또는 열 뒤에, 소정 수의 다이스의 픽킹 후에 등) 다이 부착기의 위치의 자기 검증을 수행한다. 자동화된 픽킹 프로세스 동안에, 다이 부착기(150)는 인디케이터 라인(120)의 연장된 방향에 수직으로 이동하고, 이로써 머신(150)은 각 통과 신호에서 인디케이터 라인(120)을 통과한다. 예를 들어, 도 3c - 도 3f를 보면, 픽킹기(150)는 각 수평 행을 픽킹하기 위해 수평으로 이동하고, 따라서 각 수평 통과 신호에서 수직-방향의 인디케이터 라인(120)을 통과한다. 따라서 머신(150)은 웨이퍼(102)의 각 행에 있는 실제 다이스의 위치와 웨이퍼 맵(110)을 비교함으로써, 각 수평 통과 신호에서 웨이퍼에 대한 다이 부착기의 위치를 검증한다.
단계 214에서, 머신(150)은 오류를 검출할 수 있다. 예를 들어, 머신(150)은 웨이퍼 맵이 다이 있음을 나타내는 위치에 실제 다이가 없음을 결정할 수 있거나 그 반대일 수 있는데, 이는 실제의 머신 위치가 웨이퍼 맵에 의해 표시되는 위치로부터 하나 (이상)의 다이 오프셋이다는 것을 나타낼 수 있다. 오류가 검출될 때에는 머신(150)은 오퍼레이터에 오류 신호를 발생시키고 표시할 수 있으며, 오퍼레이터는 단계 216에 나타낸 바와 같이 오류들을 적당하게 수정할 수 있다. 예를 들어, 머신(150)은 오류가 있음을 나타내는 팝-업을 발생시킬 수 있고, 추가로 오류의 상세 항목들을 제공할 수 있다. 소프트웨어는 사용자로 하여금 오류를 검증하고 및/또는 실제 웨이퍼에서 다이 위치의 수정을 수행하도록 촉구할 수 있다. 오류 수정 후에는 픽킹 동작이 단계 218에서 나타낸 바와 같이, 완료될 때까지 이 방식으로 계속될 수 있다.
도 9a 및 도 9b는 물리적인 웨이퍼(102) 및 대응하는 웨이퍼 맵(110)을 각각 도시한 도면으로, 머신(150)에 의한 정확한 픽킹의 예시를 보여주며, 반면에 도 9c 및 도 9d는 픽킹 프로세스 동안의 오류의 예시를 도시한다. 도 9a 및 도 9b에 도시된 바와 같이, 픽업되는 웨이퍼(102)의 다이 패턴은 웨이퍼 맵(110)과 일치한다. 이에 비하여, 도 9c 및 도 9d에서는 픽업되는 웨이퍼(102)의 다이 패턴이 웨이퍼 맵(110)과 일치하지 않는다. 특히, 웨이퍼 맵(110)은 다이가 있어야 함을 나타내지만, 머신(150)은 특정 다이 위치(104A)에 있어서 웨이퍼에 다이가 없다고 검출한다. 따라서 머신(150)은 부착기(150)의 실제 위치가 웨이퍼 맵이 나타내는 위치로부터 하나 이상의 다이만큼 오프셋 된다고 결정할 수 있다. 이에 대응하여, 머신(150)은 오류가 있음을 나타내는 팝업(220)을 발생시킬 수 있고 추가로 오류의 세부 항목들을 제공할 수 있다. 일부 실시예에세, 머신(150)은 오류가 검출되는 모든 행에서 정지할 것이고, 예를 들어, 정렬 오류를 수정하는 소정의 사용자 일부 상호 작용 후에 다만 다음 행의 픽킹을 진행할 것이다. 다른 실시예에서, 머신(150)은 오류(들)가 검출되어도 계속 모든 웨이퍼를 픽킹할 수 있고, 이후 사용자를 위해 오류 보고를 발생시킬 수 있다.
본 발명의 상세한 설명에 실시예들이 개시되고 서술되어 있을지라도, 본 발명의 정신 및 범위로부터 벗어남이 없이 상기 실시예들에 따라 다양한 변경물, 대체물, 변형물이 만들어질 수 있는 것으로 이해되어야 한다.

Claims (18)

  1. 다이 픽킹 프로세스에서 정렬을 제공하기 위한 방법으로서,
    반도체 웨이퍼를 기준 다이에 근거하여 정렬시키는 것;
    상기 웨이퍼를 가로질러 확장하는 라인을 따라 복수의 다이스를 픽킹함으로써 상기 기준 다이에 대한 인디케이터 라인을 형성하는 것; 및
    상기 웨이퍼에 대한 픽킹기의 위치를 모니터링하기 위해 상기 기준 라인을 사용하는 것을 포함하는, 다이 픽킹 프로세스의 정렬 제공 방법.
  2. 제1항에 있어서,
    상기 인디케이터 라인이 상기 기준 다이를 횡단하도록 상기 인디케이터 라인을 형성하는 것을 포함하는, 다이 픽킹 프로세스의 정렬 제공 방법.
  3. 제1항에 있어서,
    상기 인디케이터 라인을 형성하는 것은 상기 웨이퍼를 가로질러 확장하는 상기 라인을 따라 모든 다이를 픽킹하는 것을 포함하는, 다이 픽킹 프로세스의 정렬 제공 방법.
  4. 제1항에 있어서,
    상기 인디케이터 라인을 형성하는 것은 상기 웨이퍼를 가로질러 확장하는 상기 라인을 따라 다만 일부 다이스만을 픽킹하는 것을 포함하는, 다이 픽킹 프로세스의 정렬 제공 방법.
  5. 제1항에 있어서,
    상기 인디케이터 라인을 형성하는 것은 상기 웨이퍼를 가로질러 확장하는 상기 라인을 따라 모든 다이스가 아닌 대부분의 다이스를 픽킹하는 것을 포함하는, 다이 픽킹 프로세스의 정렬 제공 방법.
  6. 제1항에 있어서,
    상기 인디케이터 라인을 형성하는 것은 상기 웨이퍼를 가로질러 확장하는 상기 라인을 따라 교호 방식으로 다이를 픽킹하는 것을 포함하는, 다이 픽킹 프로세스의 정렬 제공 방법.
  7. 제1항에 있어서,
    상기 인디케이터 라인을 형성하는 것은 상기 웨이퍼를 가로질러 확장하는 상기 라인을 따라 하나 걸러 다이를 픽킹하는 것을 포함하는, 다이 픽킹 프로세스의 정렬 제공 방법.
  8. 제1항에 있어서,
    상기 인디케이터 라인을 형성하는 것은 상기 웨이퍼를 가로질러 확장하는 제1 라인을 따라 모든 또는 실질적으로 모든 다이스를 픽킹하고 그리고 제1 라인에 인접하고 병렬인 제2 라인을 따라 교호 방식으로 다이를 픽킹함으로써 지그재그 또는 톱니 형상을 형성하는 것을 포함하는, 다이 픽킹 프로세스의 정렬 제공 방법.
  9. 제1항에 있어서,
    상기 기준 다이는 상기 웨이퍼의 다수의 개별 다이스를 포함하는, 다이 픽킹 프로세스의 정렬 제공 방법.
  10. 어레이로 이루어진 다이스를 구비한 웨이퍼를 처리하는 방법으로서,
    픽킹기가 웨이퍼를 기준 다이에 근거하여 정렬하는 것;
    상기 픽킹기가 상기 웨이퍼를 가로질러 확장하는 라인을 따라 복수의 다이스를 픽킹함으로써 상기 기준 다이에 대한 인디케이터 라인을 형성하는 것;
    상기 픽킹기가 상기 웨이퍼로부터 복수의 다이스를 픽킹하는 것; 및
    픽킹 프로세스 동안에, 상기 픽킹기가 상기 웨이퍼에 대한 상기 픽킹기의 위치를 확인하기 위해 상기 인디케이터 라인을 사용하는 것을 포함하는, 웨이퍼 처리 방법.
  11. 제10항에 있어서,
    상기 픽킹기가 맵 위치 오류를 식별하고 상기 오류를 오퍼레이터에 표시하는 것을 더 포함하는, 웨이퍼 처리 방법
  12. 반도체 웨이퍼로서,
    어레이로 이루어진 다이스;
    기준 다이; 및
    상기 기준 다이와 관련하여 확장하는 인디케이터 라인을 포함하고,
    상기 인디케이터 라인은 상기 웨이퍼를 가로질러 확장하는 라인을 따라 복수의 픽킹된 다이스를 포함하고,
    상기 인디케이터 라인은 위치 확인을 위해 픽킹기에 의해 사용될 수 있는, 반도체 웨이퍼.
  13. 제12항에 있어서,
    상기 인디케이터 라인은 픽킹되는 상기 웨이퍼를 가로질러 확장하는 상기 라인을 따라 모든 다이를 포함하는, 반도체 웨이퍼.
  14. 제12항에 있어서,
    상기 인디케이터 라인은 픽킹되는 상기 웨이퍼를 가로질러 확장하는 상기 라인을 따라 다만 일부 다이스만을 포함하는, 반도체 웨이퍼.
  15. 제12항에 있어서,
    상기 인디케이터 라인은 픽킹되는 상기 웨이퍼를 가로질러 확장하는 상기 라인을 따라 모든 다이스가 아닌 대부분의 다이스를 포함하는, 반도체 웨이퍼.
  16. 제12항에 있어서,
    상기 인디케이터 라인은 상기 웨이퍼를 가로질러 확장하는 상기 라인을 따라 교호 방식으로 픽킹된 다이스를 포함하는, 반도체 웨이퍼.
  17. 제12항에 있어서,
    상기 인디케이터 라인은 상기 웨이퍼를 가로질러 확장하는 상기 라인을 따라 픽킹된 하나 거른 다이를 포함하는, 반도체 웨이퍼.
  18. 제12항에 있어서,
    상기 인디케이터 라인은 상기 웨이퍼를 가로질러 확장하는 제1 라인을 따라 픽킹되는 모든 또는 실질적으로 모든 다이스와, 및 제1 라인에 인접하고 제2 라인을 따라 교호 방식으로 픽킹된 다이스에 의해 정의되는 지그재그 또는 톱니 형상을 포함하는, 반도체 웨이퍼.
KR1020157023098A 2013-03-12 2014-03-06 인디케이터 라인을 구비한 웨이퍼 매핑 프로세스 제어 KR20150127595A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361777638P 2013-03-12 2013-03-12
US61/777,638 2013-03-12
US14/197,625 2014-03-05
US14/197,625 US9263397B2 (en) 2013-03-12 2014-03-05 Wafer mapping process control with indicator line
PCT/US2014/021179 WO2014143598A1 (en) 2013-03-12 2014-03-06 Wafer mapping process control with indicator line

Publications (1)

Publication Number Publication Date
KR20150127595A true KR20150127595A (ko) 2015-11-17

Family

ID=51523973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157023098A KR20150127595A (ko) 2013-03-12 2014-03-06 인디케이터 라인을 구비한 웨이퍼 매핑 프로세스 제어

Country Status (6)

Country Link
US (1) US9263397B2 (ko)
EP (1) EP2973675B1 (ko)
KR (1) KR20150127595A (ko)
CN (1) CN105009269B (ko)
TW (1) TWI645486B (ko)
WO (1) WO2014143598A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2544335A (en) 2015-11-13 2017-05-17 Oculus Vr Llc A method and apparatus for use in the manufacture of a display element
WO2017134485A1 (en) * 2016-02-02 2017-08-10 Ismeca Semiconductor Holding Sa A method and apparatus for picking components from a carrier

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS632344A (ja) * 1986-06-23 1988-01-07 Matsushita Electric Works Ltd ウエハチツプの検出方法
US5177129A (en) 1991-04-22 1993-01-05 The Valspar Corporation Interior can coating compositions containing cyclodextrins
JP3849363B2 (ja) * 1999-08-30 2006-11-22 松下電器産業株式会社 半導体チップのピックアップ方法
US6380000B1 (en) * 1999-10-19 2002-04-30 Texas Instruments Incorporated Automatic recovery for die bonder wafer table wafermap operations
US6756796B2 (en) 2002-08-09 2004-06-29 Texas Instruments Incorporated Method of search and identify reference die
JP2013004794A (ja) * 2011-06-17 2013-01-07 Renesas Electronics Corp 半導体チップのピックアップ装置、ピックアップ方法、ダイボンディング装置、ダイボンディング方法、半導体装置の製造方法
US9229058B2 (en) * 2012-06-27 2016-01-05 Texas Instruments Incorporated Die attach pick error detection

Also Published As

Publication number Publication date
EP2973675B1 (en) 2021-08-11
CN105009269B (zh) 2019-08-16
US9263397B2 (en) 2016-02-16
TWI645486B (zh) 2018-12-21
WO2014143598A1 (en) 2014-09-18
EP2973675A1 (en) 2016-01-20
TW201448088A (zh) 2014-12-16
US20140264962A1 (en) 2014-09-18
CN105009269A (zh) 2015-10-28

Similar Documents

Publication Publication Date Title
US10388609B2 (en) Die attach pick error detection
JP2011091286A (ja) 半導体装置の製造方法
KR20150127595A (ko) 인디케이터 라인을 구비한 웨이퍼 매핑 프로세스 제어
JP2013004794A (ja) 半導体チップのピックアップ装置、ピックアップ方法、ダイボンディング装置、ダイボンディング方法、半導体装置の製造方法
JPH07106405A (ja) アライメント方法
CN105329850A (zh) 圆片级芯片尺寸封装的测试方法
TWI400759B (zh) 使用參考腳墊來校正黏結座標之方法
US11398435B2 (en) Substrate, alignment method and alignment device
KR101237056B1 (ko) 반도체 패키지 집합체 정렬방법
JP6042175B2 (ja) ピックアップ方法およびピックアップ装置
US20100155967A1 (en) Integrated circuits on a wafer and method of producing integrated circuits
CN107403769B (zh) 组件薄片及单个化方法
JP5621395B2 (ja) 半導体装置の製造方法
KR100716552B1 (ko) 다이 어태치 방법
EP3757585A1 (en) An apparatus comprising a defect sensor structure
US11031367B2 (en) Bond head assemblies including reflective optical elements, related bonding machines, and related methods
WO2017134485A1 (en) A method and apparatus for picking components from a carrier
JP2008010447A (ja) 半導体装置の製造方法
CN104418046B (zh) 对位圆片的总成及方法
JP2015069976A (ja) 加工方法
JP5686542B2 (ja) 分割予定ラインの検出方法
WO2008069212A1 (ja) 半導体ウェハおよびこれを用いた半導体装置の製造方法
WO2022137287A1 (ja) ボンディング装置及びボンディング方法
CN104900560B (zh) 可挑拣高长宽比晶粒的晶粒挑拣装置及方法
JP5914263B2 (ja) 電子部品のバンプ認識方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application