CN105009269A - 具有指示线的晶片映射过程控制 - Google Patents

具有指示线的晶片映射过程控制 Download PDF

Info

Publication number
CN105009269A
CN105009269A CN201480010532.1A CN201480010532A CN105009269A CN 105009269 A CN105009269 A CN 105009269A CN 201480010532 A CN201480010532 A CN 201480010532A CN 105009269 A CN105009269 A CN 105009269A
Authority
CN
China
Prior art keywords
line
nude film
wafer
index line
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480010532.1A
Other languages
English (en)
Other versions
CN105009269B (zh
Inventor
马修·吉布森
普瑞·那-南奇威
埃克高柴·根加南塔诺
马修·邦克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN105009269A publication Critical patent/CN105009269A/zh
Application granted granted Critical
Publication of CN105009269B publication Critical patent/CN105009269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明涉及一种用于在裸片拾取过程中提供对准的方法，所述方法可包含：基于参考裸片对准半导体晶片；通过沿着跨越所述晶片延伸的线拾取若干个裸片来相对于所述参考裸片形成指示线；及使用参考线来监视拾取机器相对于所述晶片的位置。裸片附着机器可包含用于自动实施此方法的控制系统。

Description

具有指示线的晶片映射过程控制
相关申请案交叉参考
本申请案主张于2013年3月12日提出申请的第61/777,638号美国临时申请案的权益，所述临时申请案全文并入本文中。
技术领域
本发明涉及半导体芯片处理，例如，一种提供从晶片可靠且精确拾取裸片的晶片映射过程。
背景技术
晶片通常在粘合带或塑料箔上经切割，因此裸片经含纳(但可易于移除)例如以供存储在叠片包装、凝胶包装、卷带与卷轴包装中或接合到封装中。个别裸片可以各种方式移除，例如，抓握裸片并从卷带拉拽所述裸片，用引脚从卷带推动裸片，或通过真空牵引带远离裸片。经释放裸片通常由真空工具拾取并视需要放置。一些系统包含：配备有喷射器针系统的拾取及放置机器与裸片接合器，所述喷射器针系统按压裸片背侧以帮助打破粘合箔的粘合力；以及具有经坐标化的z轴移动的真空拾取工具，所述真空拾取工具在到接合位置的转移之前固持裸片。
通常使用指示各个裸片在晶片上的位置的晶片映射来促进从晶片拾取裸片。在常规过程中，一或多个参考裸片用以相对于晶片或特定裸片对准拾取位置，即，拾取工具(例如，裸片附着(D/A)机器)的位置。
图1展示包括多个半导体裸片的半导体集成电路晶片的示意性平面图。硅晶片102可划切成多个半导体裸片104以供进一步处理以在多个半导体裸片104中的每一者上形成平面晶体管、二极管及导体。在所有电路已制作于多个半导体裸片104上之后，裸片104经单个化(分离)且封装到集成电路(未展示)中。
图2A1到2C2图解说明使用参考裸片来对准的常规拾取过程。特定来说，图2A1到2C2针对所述过程的三个步骤图解说明物理晶片102及对应晶片映射110。晶片102可预制作有可布置成群组的一或多个参考裸片。在此实例中，晶片102预制作有以下两个参考裸片群组：上部参考裸片群组105A及下部参考裸片群组105B，其各自包含对准成行的相同数目个裸片(在此实例中，五个裸片)。在第一步骤中，参考图2A1及2A2，用户可选择参考裸片群组中的一者(参考裸片群组105A或参考裸片群组105B)来充当用于后续裸片拾取的空间参考。选定参考裸片群组105A或105B的每一端上的个别裸片104(在所图解说明实例中，选定参考裸片群组105A或105B的最左边裸片104及最右边裸片104)可由软件(例如)通过在晶片映射110上的此裸片104上方添加“+”或其它符号来在视觉上标记。如本文中所使用，选定参考裸片群组(此处，群组105A或者105B)还简称为参考裸片105。
在由图2B1及2B2所图解说明的第二步骤中，拾取/裸片附着机器开始从晶片102上的任何位置拾取裸片104，同时使用选定参考裸片105来检查拾取机器与晶片102的相对定位。如在图2C1及2C2中所展示，拾取过程可继续直到消耗晶片102上的所有或实质上所有裸片104为止。
然而，选定参考裸片105通常在晶片102中仅提供两个点(参考裸片105的每一端处的个别裸片104)，使得拾取工具/裸片附着机器常常无法检测相对于晶片102的不正确对准。因此，拾取/裸片附着机器可使一行及/或列滑移，此可由于裸片附着处组装的未通过测试裸片而导致最终测试处的低合格率。
发明内容
因此，需要相对于晶片更可靠地对准拾取/裸片附着机器(例如)以减少或实质上消除拾取晶片上的不正确裸片位置的可能性。
根据本发明的教示，一种自动化过程可提供于裸片附着(D/A)机器软件中以在正常拾取之前形成指示线，因此允许所述D/A机器随后监视其自身。
在一个实施例中，一种用于在裸片拾取过程中提供对准的方法包括：基于参考裸片对准半导体晶片；通过沿着跨越所述晶片延伸的线拾取若干个裸片来相对于所述参考裸片形成指示线；及使用参考线来监视拾取机器相对于所述晶片的位置。
在另一实施例中，一种处理具有裸片阵列的晶片的方法包括：拾取机器基于参考裸片对准晶片；通过沿着跨越所述晶片延伸的线拾取若干个裸片来相对于所述参考裸片形成指示线；从所述晶片拾取多个裸片；及在所述拾取过程期间，使用所述指示线来验证所述拾取机器相对于所述晶片的位置。
在另一实施例中，一种半导体晶片包括：裸片阵列；参考裸片；及指示线，其相对于所述参考裸片延伸，所述指示线包括沿着跨越所述晶片延伸的线的若干个所拾取裸片，其中所述指示线可由拾取机器用于位置验证。
附图说明
下文参考图式论述实例性实施例，其中：
图1图解说明包括多个半导体裸片的半导体集成电路晶片的示意性平面图；
图2A1到2C2图解说明使用选定参考裸片来对准的常规拾取过程；
图3A1到3D2图解说明根据一个实施例的用于使用参考线或“指示线”的D/A机器对准及验证的实例性过程；
图4A1到4C2图解说明根据一个实施例的用于形成指示线的实例性过程；
图5A及5B分别图解说明根据一个实施例的物理晶片及对应晶片映射，展示具有之字形或锯齿配置的实例性指示线；
图6A及6B分别图解说明根据一个实施例的物理晶片及对应晶片映射110，展示实例性单行指示线；
图7图解说明根据各种实施例的用于使用本文中所揭示的技术中的任一者(特定来说)通过采用使用用于位置验证及/或错误检测的参考线的晶片映射控制过程处理晶片的实例性裸片附着(D/A)机器；
图8图解说明根据一个实施例的可在控制系统的软件/逻辑中体现的实例性晶片映射控制方法；
图9A1及9A2分别图解说明物理晶片及对应晶片映射，展示通过机器的精确拾取的实例；且
图9B1及9B2图解说明根据实例性实施例的在拾取过程期间的错误的实例。
具体实施方式
根据本发明的教示，指示线形成于晶片上且用于拾取位置的验证，此允许D/A机器验证每一行及列的位置。举例来说，自动化过程可形成于所述D/A机器软件内以在于拾取过程之前处理每一晶片的开始处形成指示线，借此允许D/A机器监视其自身。
使用指示线可确保依晶片映射数据可靠且精确拾取晶片。举例来说，所述技术可提供一种在D/A机器上的拾取及放置操作期间快速检测晶片映射到晶片对准中的错误的方法。其可通过向组合件操作者快速警示可导致拾取及组装不正确裸片的晶片映射到晶片对准中的错误来改进质量。
在一些实施例中，指示线与晶片参考裸片交叉，此可确保可靠定向。
图3A1到3D2图解说明根据一个实施例的用于使用参考线或“指示线”的D/A机器对准及验证的实例性过程。特定来说，图3A1到3D2针对所述过程的四个步骤图解说明物理晶片102及对应晶片映射110。在由图3A1及3A2图解说明的第一步骤中，使用选定参考裸片105来对准晶片102。举例来说，用户可从预形成在晶片102上的可用参考裸片105A及105B选择参考裸片105B。接下来，如由图3B1及3B2所图解说明，D/A机器通过沿着跨越所述晶片延伸的直线拾取若干个裸片104来在晶片102及晶片映射110两者上形成指示线120。
在一些实施例中，指示线120可通过沿着跨越晶片102完全延伸的线拾取每一裸片104而形成。
在其它实施例中，指示线120可通过沿着跨越晶片102延伸的线拾取至少约50％而非所有裸片104而形成。举例来说，指示线120可通过拾取沿着跨越所述晶片延伸的线的大部分延伸的连续行的裸片104，或通过沿着跨越所述晶片延伸的线以交替方式拾取裸片104(例如，通过沿着跨越晶片102延伸的线或沿着跨越晶片102延伸的线的实质部分拾取每隔一个裸片104)而形成。
在又其它实施例中，指示线120可通过沿着跨越晶片102延伸的线拾取介于25％与50％之间的裸片104而形成。举例来说，指示线120可通过沿着跨越所述晶片延伸的线以交替方式(以沿着跨越晶片102延伸的线拾取总共25％到50％的裸片104的方式)拾取裸片104而形成。
在又其它实施例中，指示线120可包含跨越晶片102延伸的两个或两个以上邻近行，其中每一行具有根据上文所论述的各种实施例中的任一者拾取的裸片104的所有或某一部分。举例来说，指示线120可通过沿着第一行拾取每一裸片104及通过沿着邻近第一行的第二行以交替方式(例如，每隔一个裸片)拾取裸片而形成，借此形成“线锯”状指示线120，例如，如在下文论述的实例性实施例中所展示。
在一些实施例中，指示线120可经形成使得其与参考裸片105(例如，选定参考裸片105B)交叉。如本文中所使用，“交叉”包含(a)两个线或分段完全交叉，(b)第一线或分段延伸穿过第二线或分段的端点裸片，及(c)第一线或分段与第二线或分段共享端点裸片。因此，交叉线或分段共享至少一个裸片104。
接下来，如由图3C1及3C2所图解说明，D/A机器开始从晶片102上的任何位置拾取裸片104。如在图3D1及3D2中所展示，拾取过程可继续直到消耗晶片102上的所有或实质上所有裸片104为止。在拾取过程期间，D/A机器可将指示线120用于D/A机器位置与晶片映射到晶片对准的自验证。
图4A1到4C2图解说明根据一个实施例的用于形成指示线120(即，对应于上文所论述的图3B1及3B2中展示的步骤)的实例性过程。特定来说，图4A1到4C2针对所述过程的三个步骤图解说明物理晶片102及对应晶片映射110。
如在图4A1及4A2中所展示，通过沿着跨越晶片102延伸的一或多个行拾取裸片104来在晶片102及晶片映射110上开始指示线120的形成。在此实例中，通过沿着第一行以交替方式拾取裸片104来开始指示线120的形成。在完成第一行的指示线120之后，拾取邻近第二行的裸片104，如在图4B1及4B2中所展示，因此形成具有实质上之字形或锯齿形状的指示线120。
如在图4C1及4C2中所展示，指示线120可经定位使得其与参考裸片105B交叉，此可提供可靠定向。在所图解说明的实例中，第二行的指示线120共享参考裸片105B的最左边裸片。在替代实施例中，指示线102可与参考裸片105B间隔开一或多个行或列。
图5A及5B分别图解说明物理晶片102及对应晶片映射110，展示具有类似于图4C1及4C2中所展示的之字形或锯齿配置的另一指示线120。在特定系统或情景中，指示线120的此配置可提供优于笔直单行指示线的进一步优点。举例来说，之字形或锯齿配置可通过检测行及列位置两者中的错误来提供额外错误保护。
图6A及6B分别图解说明物理晶片102及对应晶片映射110，展示笔直单行指示线120的实例。
图7图解说明如本文中所揭示的用于使用本文中所揭示的技术中的任一者(特定来说)通过采用使用用于位置验证及/或错误检测的参考线的晶片映射控制过程处理晶片(例如，上文所论述的晶片102中的任一者)的实例性裸片附着(D/A)机器150。D/A机器150可包含经配置以控制用于从晶片102拾取裸片的拾取装置或设备154的控制系统152。控制系统152可包含用于执行D/A机器150的控制操作(包含拾取、位置验证及错误检测功能)的任何适合硬件及/或软件。举例来说，如所展示，控制系统152可包含处理器160及非暂时性存储器162，所述非暂时性存储器存储(a)用于执行本文中所揭示的功能性中的任一者(例如，下文关于图8论述的方法)的软件或其它计算机可读逻辑或指令164，及(b)一或多个晶片映射110。非暂时性存储器162可包含一或若干任何适合存储器装置，例如，寄存器存储器、处理器高速缓冲存储器、磁存储器、随机存取存储器(RAM)、任何类型的只读存储器(ROM)、闪速存储器、磁盘等。非暂时性存储器162还可包含一或多个数据库。或者，可由控制系统152的固件提供本文中所揭示的一些或所有功能性。
图8图解说明根据一个实施例的可在控制系统152的软件/逻辑164中体现的实例性晶片映射控制方法200。在步骤202处，D/A机器150装载晶片102并对准晶片102与晶片映射110。在步骤204处，机器150接着使晶片旋转90度到拾取轴。在步骤206处，机器150使裸片附着头154移动到含有参考裸片105(其可为用户从多个可用参考裸片选择的)的行。在步骤208处，机器150接着执行跨越晶片102延伸的一或多个行的完全或部分拾取以形成指示线120，例如，如上文所论述。
在步骤210处，机器150接着使晶片120旋转回到拾取定向。在步骤212处，操作者可接着起始自动化拾取过程，其中D/A机器150正常运行，且可在适合时间(例如，以规律间隔、在每一行或列之后、在拾取预定义数目个裸片之后等)执行机器的位置的自验证。在自动化拾取过程期间，其中D/A机器150垂直于指示线120的伸长方向移动，使得机器150通过每一通道上的指示线120。举例来说，参考图3B1到3C2，拾取机器150水平移动以拾取每一水平行，且因此通过每一水平通道上的垂直定向的指示线120。因此，机器150可通过比较晶片102的每一行中的实际裸片的位置与晶片映射110来验证机器在每一水平通道上相对于晶片的位置。
在步骤214处，机器150可检测错误。举例来说，机器150可确定在其中晶片映射指示存在裸片的位置处不存在实际裸片，或反之亦然，此可指示实际机器位置是从由晶片映射指示的位置偏移一个(或多个)裸片。当检测到错误时，机器150可产生错误信号且将所述错误信号显示给操作者，且所述操作者可视情况校正错误，如216处所指示。举例来说，机器150可产生指示存在错误的弹出窗口，且可进一步提供错误的细节。软件可接着提示用户验证错误及/或在实际晶片处执行裸片位置的校正。在校正错误之后，拾取操作可以此方式继续直到完成为止，如218处所指示。
图9A1及9A2分别图解说明物理晶片102及对应晶片映射110，展示通过机器150的精确拾取的实例，而图9B1及9B2图解说明在拾取过程期间的错误的实例。如图9A1及9A2中所展示，正被拾取的晶片102的裸片图案匹配晶片映射110。相比之下，在图9B1及9B2中，正被拾取的晶片102的裸片图案不匹配晶片映射110。特定来说，机器150针对特定裸片位置104A检测在晶片上不存在裸片，而晶片映射110指示应存在裸片。因此，机器150可确定机器150的实际位置从由晶片映射指示的位置偏离达一或多个裸片。作为响应，机器150可产生指示存在错误的弹出窗口220，且可进一步提供错误的细节。在一些实施例中，机器150将停留在其中检测到错误的每一行上，且仅在某一预定义用户互动(例如，以校正对准错误)之后才继续进行拾取下一行。在其它实施例中，机器150即使在检测到错误之后仍可继续拾取全晶片，且接着为用户产生错误报告。
尽管在本发明中详细描述所揭示实施例，但应理解，可在不背离所述实施例的精神及范围的情况下对所述实施例做出各种改变、替代及更改。

Claims (18)

1.一种用于在裸片拾取过程中提供对准的方法，其包括：
基于参考裸片对准半导体晶片；
通过沿着跨越所述晶片延伸的线拾取若干个裸片来相对于所述参考裸片形成指示线；及
使用参考线来监视拾取机器相对于所述晶片的位置。
2.根据权利要求1所述的方法，其包括形成所述指示线使得其与所述参考裸片交叉。
3.根据权利要求1所述的方法，其中形成所述指示线包括沿着跨越所述晶片延伸的所述线拾取每一裸片。
4.根据权利要求1所述的方法，其中形成所述指示线包括沿着跨越所述晶片延伸的所述线拾取所述裸片中的仅一些裸片。
5.根据权利要求1所述的方法，其中形成所述指示线包括沿着跨越所述晶片延伸的所述线拾取大部分而非所有所述裸片。
6.根据权利要求1所述的方法，其中形成所述指示线包括沿着跨越所述晶片延伸的所述线以交替方式拾取裸片。
7.根据权利要求1所述的方法，其中形成所述指示线包括沿着跨越所述晶片延伸的所述线拾取每隔一个裸片。
8.根据权利要求1所述的方法，其中形成所述指示线包括通过沿着跨越所述晶片延伸的第一线拾取所有或实质上所有所述裸片及沿着邻近且平行于所述第一线的第二线以交替方式拾取裸片来形成之字形或锯齿形状。
9.根据权利要求1所述的方法，其中所述参考裸片包括所述晶片的多个个别裸片。
10.一种处理具有裸片阵列的晶片的方法，其包括：
拾取机器基于参考裸片对准晶片；
所述拾取机器通过沿着跨越所述晶片延伸的线拾取若干个裸片来相对于所述参考裸片形成指示线；
所述拾取机器从所述晶片拾取多个裸片；及
在所述拾取过程期间，所述拾取机器使用所述指示线来验证所述拾取机器相对于所述晶片的位置。
11.根据权利要求10所述的方法，其进一步包括所述拾取机器识别映射位置错误，且将所述错误指示给操作者。
12.一种半导体晶片，其包括：
裸片阵列；
参考裸片；及
指示线，其相对于所述参考裸片延伸，所述指示线包括沿着跨越所述晶片延伸的线的若干个所拾取裸片，其中所述指示线可由拾取机器用于位置验证。
13.根据权利要求12所述的晶片，其中所述指示线包括沿着跨越正被拾取的所述晶片延伸的所述线的每一裸片。
14.根据权利要求12所述的晶片，其中所述指示线包括沿着跨越正被拾取的所述晶片延伸的所述线的所述裸片中的仅一些裸片。
15.根据权利要求12所述的晶片，其中所述指示线包括沿着跨越正被拾取的所述晶片延伸的所述线的大部分而非所有所述裸片。
16.根据权利要求12所述的晶片，其中所述指示线包括沿着跨越所述晶片延伸的所述线以交替方式拾取的裸片。
17.根据权利要求12所述的晶片，其中所述指示线包括沿着跨越所述晶片延伸的所述线拾取的每隔一个裸片。
18.根据权利要求12所述的晶片，其中所述指示线包括由沿着跨越所述晶片延伸的第一线拾取的所有或实质上所有所述裸片及沿着邻近所述第一线的第二线以交替方式拾取的裸片界定的之字形或锯齿形状。
CN201480010532.1A 2013-03-12 2014-03-06 具有指示线的晶片映射过程控制 Active CN105009269B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361777638P 2013-03-12 2013-03-12
US61/777,638 2013-03-12
US14/197,625 2014-03-05
US14/197,625 US9263397B2 (en) 2013-03-12 2014-03-05 Wafer mapping process control with indicator line
PCT/US2014/021179 WO2014143598A1 (en) 2013-03-12 2014-03-06 Wafer mapping process control with indicator line

Publications (2)

Publication Number Publication Date
CN105009269A true CN105009269A (zh) 2015-10-28
CN105009269B CN105009269B (zh) 2019-08-16

Family

ID=51523973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480010532.1A Active CN105009269B (zh) 2013-03-12 2014-03-06 具有指示线的晶片映射过程控制

Country Status (6)

Country Link
US (1) US9263397B2 (zh)
EP (1) EP2973675B1 (zh)
KR (1) KR20150127595A (zh)
CN (1) CN105009269B (zh)
TW (1) TWI645486B (zh)
WO (1) WO2014143598A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352342A (zh) * 2016-02-02 2018-07-31 伊斯梅卡半导体控股公司 用于从载件上拾取部件的方法和设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2544335A (en) 2015-11-13 2017-05-17 Oculus Vr Llc A method and apparatus for use in the manufacture of a display element

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS632344A (ja) * 1986-06-23 1988-01-07 Matsushita Electric Works Ltd ウエハチツプの検出方法
JP2001068529A (ja) * 1999-08-30 2001-03-16 Matsushita Electric Ind Co Ltd 半導体チップのピックアップ方法
US6380000B1 (en) * 1999-10-19 2002-04-30 Texas Instruments Incorporated Automatic recovery for die bonder wafer table wafermap operations
US20040029306A1 (en) * 2002-08-09 2004-02-12 Balamurugan Subramanian Method of search and identify reference die
JP2013004794A (ja) * 2011-06-17 2013-01-07 Renesas Electronics Corp 半導体チップのピックアップ装置、ピックアップ方法、ダイボンディング装置、ダイボンディング方法、半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177129A (en) 1991-04-22 1993-01-05 The Valspar Corporation Interior can coating compositions containing cyclodextrins
US9229058B2 (en) * 2012-06-27 2016-01-05 Texas Instruments Incorporated Die attach pick error detection

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS632344A (ja) * 1986-06-23 1988-01-07 Matsushita Electric Works Ltd ウエハチツプの検出方法
JP2001068529A (ja) * 1999-08-30 2001-03-16 Matsushita Electric Ind Co Ltd 半導体チップのピックアップ方法
US6380000B1 (en) * 1999-10-19 2002-04-30 Texas Instruments Incorporated Automatic recovery for die bonder wafer table wafermap operations
US20040029306A1 (en) * 2002-08-09 2004-02-12 Balamurugan Subramanian Method of search and identify reference die
JP2013004794A (ja) * 2011-06-17 2013-01-07 Renesas Electronics Corp 半導体チップのピックアップ装置、ピックアップ方法、ダイボンディング装置、ダイボンディング方法、半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352342A (zh) * 2016-02-02 2018-07-31 伊斯梅卡半导体控股公司 用于从载件上拾取部件的方法和设备

Also Published As

Publication number Publication date
WO2014143598A1 (en) 2014-09-18
EP2973675A1 (en) 2016-01-20
US20140264962A1 (en) 2014-09-18
KR20150127595A (ko) 2015-11-17
CN105009269B (zh) 2019-08-16
TW201448088A (zh) 2014-12-16
EP2973675B1 (en) 2021-08-11
US9263397B2 (en) 2016-02-16
TWI645486B (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
US10807236B2 (en) System and method for multimodal mapping and localization
US9229058B2 (en) Die attach pick error detection
US10628644B2 (en) System and method for sequence management of vehicles
US9448065B2 (en) Manufacturing method of semiconductor device and semiconductor manufacturing apparatus
US20220057231A1 (en) Methods and apparatuses for detecting map calibration errors
US20160351508A1 (en) Creating Unique Device Identification For Semiconductor Devices
CN105009269A (zh) 具有指示线的晶片映射过程控制
WO2020133982A1 (zh) 一种机器人定位方法及装置、电子设备
CN101750607B (zh) 用于被动式光学导航的手术器械标识的识别方法
CN114310865A (zh) 为机器区域配置可视化设备
US8100317B2 (en) Method of teaching eyepoints for wire bonding and related semiconductor processing operations
TWI400759B (zh) 使用參考腳墊來校正黏結座標之方法
CN104637781A (zh) 一种在处理机台上生成用于定位晶圆的制程的方法
US20180114767A1 (en) Bond head assemblies including reflective optical elements, related bonding machines, and related methods
KR100716552B1 (ko) 다이 어태치 방법
CN114332818A (zh) 障碍物的检测方法、装置和电子设备
US20130214388A1 (en) Semiconductor Wafer Adapted to Support Transparency in Partial Wafer Processing
US10996308B2 (en) Apparatus and method for authentication of electronic device test stations
CN103914714B (zh) 用于电子标签初始化的系统
CN106454725B (zh) 多实例定位引擎数据融合的防抖动方法
WO2023055375A1 (en) Image comparison to determine device abnormalities
CN117557939A (zh) 包裹的检测方法、设备及存储介质
CN111443699A (zh) 定位漂移检测方法及装置、机器人
CN104576477A (zh) 晶圆结构及其捡片方法
CN106373211A (zh) 一种指纹打卡设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant