CN108352342A - 用于从载件上拾取部件的方法和设备 - Google Patents
用于从载件上拾取部件的方法和设备 Download PDFInfo
- Publication number
- CN108352342A CN108352342A CN201680063353.3A CN201680063353A CN108352342A CN 108352342 A CN108352342 A CN 108352342A CN 201680063353 A CN201680063353 A CN 201680063353A CN 108352342 A CN108352342 A CN 108352342A
- Authority
- CN
- China
- Prior art keywords
- pick
- good
- head
- component
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67271—Sorting devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Engineering & Computer Science (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
根据本发明提供了处理载件上的部件的方法,该方法包括以下步骤:提供其上支撑有多个部件的载件;测试多个部件以识别良好部件和劣质部件,其中,良好部件是成功通过测试的那些部件并且劣质部件是未通过测试的那些部件;限定从载件待拾取的第一良好部件;将整数个部件限定为跳跃值;将可操作以从载件上拾取部件的拾取头定位在载件上的第一参考位置上方;识别在从第一参考位置开始的跳跃值内的一个或多个良好部件;使拾取头或载件移动以使拾取头定中在一个或多个良好部件中的至少一个上方;使拾取头或载件移动以使拾取头从所述一个或多个良好部件中的至少一个上方移动至限定的待拾取的第一良好部件上方,而不拾取所述一个或多个良好部件中的至少一个;使拾取头定中在待拾取的第一良好部件上方;拾取待拾取的第一良好部件。本发明进一步提供了对应的部件处理设备。
Description
技术领域
本发明涉及一种用于从载件(诸如,晶圆)上拾取部件(诸如,晶片)的方法和设备,并且特别地涉及一种包含如下操作的方法和设备:使载件相对于拾取头移动,或者使拾取头相对于载件移动,以便使得拾取头从开始位置移动至待拾取的部件,由此使拾取头相对于沿着拾取头开始位置与待拾取的部件之间的路径定位的部件对准,以便使得在拾取头定中在待拾取的部件上方之前,拾取头相对于晶圆上的部件进行至少一次中间对准。
背景技术
晶圆上的元件由拾取头拾取。通常带有元件的晶圆被移动到定位有拾取头的拾取站中。晶圆将具有参考基准点,并且在进入拾取站时使晶圆对准以便使得参考基准点定中在拾取头下方。
在晶圆已经对准之后,使拾取头从参考基准点上方开始移动以便使得拾取头定中在待拾取的第一元件上方。
现有解决方案不能提供拾取头在待拾取的预定的第一元件上方的可靠的定中;例如,这能够是由于晶圆包括许多具有小尺寸的元件,从而使得难以将拾取头准确地定位在待拾取的单个预定的第一元件上方;尤其是在拾取头需要从其开始位置移动一大段距离至待拾取的预定的第一元件时,会出现拾取头在待拾取的预定的第一元件上方的特别不可靠的定中。因此,现有解决方案不能提供从晶圆上可靠地拾取待拾取的预定的第一元件。同样,作为在待拾取的预定的第一元件上方的不可靠定中的结果,现有解决方案也未能提供拾取头在晶圆上的待拾取的随后元件上方的可靠定中,因为拾取头的移动通常将预定的第一元件的位置用作参考位置,从该参考位置确定晶圆上的待拾取的随后元件的位置。
在一个现有解决方案中,拾取头从参考基准点上方移动以便使得其定中在待拾取的第一元件上方是基于元件的已知尺寸和晶圆上的元件之间存在的间距而实现的;例如,假定晶圆的边缘限定参考基准点,并且元件尺寸为2 mm且晶圆上的元件之间的间距为1mm,则如果待拾取的第一元件是从晶圆的最外边缘开始的第三个元件,那么系统使拾取头从晶圆的边缘开始移动7 mm(即,在第一个元件上的2 mm + 在第一个间距上的1 mm + 在第二个元件上的2 mm + 在第二个间距上的1 mm + 在待拾取的元件的第一半部上移动的1mm,以便使得拾取头相对于该元件定中),从而使得拾取头定中在待拾取的第一元件上方。
然而,拾取头从参考基准点上方移动以便使得其定中在待拾取的第一元件上方只有在位于沿着参考基准点与待拾取的第一元件之间的路径的中间元件未发生位移的情况下才会成功;如果沿着该路径的元件位移,则沿着该路径(在位移的元件与待拾取的第一元件之间)的所有元件也将位移相等的量。而且,如果沿着该路径的多于一个的中间元件位移,则将存在位移的累积,并且待拾取的第一元件的位移量将大体上等于沿着该路径的每个元件的所有位移量的总和。
相应地,由于位于沿着参考基准点与待拾取的第一元件之间的路径的中间元件的位移,所以拾取头可能没有准确地定中在待拾取的第一元件上方。
在已经拾取第一元件之后,拾取头将移动以定中在待拾取的随后元件下方;这时会出现类似的问题,因此,拾取头将没有准确地定中在待拾取的随后元件上方。
本发明的一个目标是消除与拾取系统的现有拾取方法相关联的一个或多个上述缺点。
发明内容
根据本发明,这些目标借助于处理载件上的部件的方法来实现,该方法包括以下步骤:提供载件,该载件上支撑有多个部件;对多个部件进行测试以便识别良好部件和劣质部件,其中,良好部件是成功地通过测试的那些部件并且劣质部件是未能通过测试的那些部件;限定从载件上待拾取的第一良好部件;将整数个部件限定为跳跃值;使拾取头定位在载件上的第一参考位置上方,该拾取头可操作以从载件上拾取部件;识别一个或多个良好部件,该一个或多个良好部件在从第一参考位置开始的跳跃值内;使拾取头或载件移动以便使得拾取头定中在一个或多个良好部件中的至少一个上方;使拾取头或载件移动以便使得拾取头从所述一个或多个良好部件中的至少一个上方移动至限定的待拾取的第一良好部件上方,而不拾取所述一个或多个良好部件中的至少一个;使拾取头定中在待拾取的第一良好部件上方;拾取待拾取的第一良好部件。
优选地,载件是晶圆。
优选地,部件是晶片。
有利地使拾取头移动以便使得其定中在一个或多个良好部件中的至少一个上方,这实施拾取头的中间对准;因此,在拾取头从载件上的第一参考位置移动至待拾取的第一晶片时,拾取头在到达待拾取的第一部件之前经历相对于载件上的部件的至少一次对准。拾取头经历的对准使拾取头定中在非限定的待拾取的第一元件的元件上方的可能性降低,并且因此使由于载件上的部件的位置误差的累积而使拾取头错误地拾取非限定的待拾取的第一元件的元件的可能性降低。
将整数个部件限定为跳跃值的步骤可以包括:将大于“1”的整数个部件限定为跳跃值。
该方法可以包括:识别多个良好部件,该多个良好部件在从第一参考位置开始的跳跃值内。该方法可以包括:在使拾取头移动至限定的待拾取的第一良好部件上方之前,使拾取头移动以便使得其顺序地定中在至少两个良好部件上方,而不拾取所述至少两个良好部件中的任一个。
该方法可以包括:识别在从第一参考位置开始的跳跃值内的所有良好部件,并且该方法可以进一步包括以下步骤:在第一参考位置与待拾取的第一良好部件之间限定路径,该路径需要使拾取头经历最小数量的跳跃以便从第一参考位置移动至待拾取的第一良好部件,其中,跳跃包括使拾取头移动通过小于或者等于跳跃值的整数个部件,并且使拾取头定中在部件上方。该方法可以包括以下步骤:在使拾取头移动至限定的待拾取的第一良好部件上方之前,使拾取头移动以便使得其定中在一个或多个良好部件上方,该一个或多个良好部件定位在需要使拾取头经历最小数量的跳跃的所述确定路径。
该方法可以包括:识别在从第一参考位置开始的跳跃值内的所有良好部件,并且该方法可以进一步包括以下步骤:在第一参考位置与待拾取的第一良好部件之间确定具有最短距离的路径。该方法可以进一步包括以下步骤:在使拾取头移动至限定的待拾取的第一良好部件上方之前,使拾取头移动以便使得其定中在定位在所述确定路径的一个或多个良好部件上方。
该方法可以包括以下步骤:(a)通过以下方式为在第一参考位置开始的跳跃值内的每个良好部件确定分数(F):对于每个良好部件,加上表示使拾取头从其第一参考位置移动至所述部件的成本的成本值(G),加上表示从所述部件移动至待拾取的第一部件的估计成本的成本值(H);(b)使拾取头移动以便使得其定中在具有最低分数(F)的部件上方;(c)如果具有最低分数的部件在从待拾取的第一部件开始的跳跃值内,则使拾取头从具有最低分数的部件移动至待拾取的第一部件;如果具有最低分数的部件不在从待拾取的第一部件开始的跳跃值内,则通过以下方式为在从所述部件开始的跳跃值内的每个良好部件确定分数(F):对于每个良好部件,加上表示使拾取头从其当前位置移动至所述部件的成本的成本值(G),加上表示从所述部件移动至待拾取的第一部件的估计成本的成本值(H),并且使拾取头移动以便使得其定中在具有最低分数(F)的部件上方,重复这些步骤直到拾取头定中在位于从待拾取的第一部件开始的跳跃值内的部件上方。
该方法可以进一步包括以下步骤:(a)识别一个或多个良好部件,该一个或多个良好部件在从拾取头的当前位置开始的跳跃值内;(b)使拾取头移动以便使得其定中在被识别的一个或多个良好部件中的至少一个上方;(c)使拾取头从所述一个或多个良好部件中的至少一个上方移动至待拾取的另一个良好部件上方,而不拾取所述一个或多个良好部件中的至少一个;(d)使拾取头定中在所述待拾取的另一个良好部件上方;(e)拾取所述待拾取的另一个良好部件;(f)重复步骤a至e,直到已经从载件上拾取了预定数量的部件。
例如,该方法可以包括以下步骤:识别一个或多个良好部件,该一个或多个良好部件在由待拾取的第一良好部件占据的位置的跳跃值内;使拾取头移动以便使得其定中在被识别的一个或多个良好部件中的至少一个上方;使拾取头从所述一个或多个良好部件中的至少一个上方移动至待拾取的第二良好部件上方,而不拾取所述一个或多个良好部件中的至少一个;使拾取头定中在待拾取的第二良好部件上方;拾取待拾取的第二良好部件。
该方法可以进一步包括以下步骤:生成映射文件,该映射文件具有表示良好部件在载件上的位置以及劣质部件在载件上的位置的数据,以及其中,用于相应载件的映射文件是在从该载件上拾取任何部件之前生成的。该方法可以进一步包括:使用映射文件来识别在第一参考位置的跳跃值内的一个或多个良好部件,和/或识别在拾取头定中在其上的部件的跳跃值内的一个或多个良好部件。
在一个实施例中,载件上的所述第一参考位置由限定在载件上的基准点来限定,和/或由载件上的预定部件来限定。
使拾取头移动以便使得其定中在部件上方的步骤可以包括使用视觉系统来观察拾取头相对于该部件的定位。
根据本发明的又一方面,一种部件处理设备被提供,该部件处理设备包括:拾取头,该拾取头可操作以从载件上拾取部件;以及数据处理装置,该数据处理装置被编程为实施根据上面提到的方法中的任一项的方法。
附图说明
在对通过示例的方式给出并且通过附图图示的实施例的描述的帮助下将更好地理解本发明,在附图中:
图1是根据本发明的一个实施例的方法所包含的步骤的流程图;
图2a至图2h示意性地图示了图1中所示的方法的步骤的执行;
图3a至图3e示意性地图示了根据本发明的另外的实施例的方法的步骤的执行;
图4图示了具有多个良好晶片和劣质晶片的晶圆的平面图,并且示出了待拾取的第一良好晶片以及在晶圆上的第一参考晶片上对准的拾取头;
图5图示了图4的晶圆的平面图,其中,为在从第一参考晶片开始的晶片的跳跃值数量内的每个晶片示出了分数(F)和成本值((G)&(H))。
具体实施方式
图1是详细示出了根据本发明的实施例的操作载件(在该示例中形式为晶圆)上的部件(在该示例中为晶片)的方法中所包含的步骤的流程图。该流程图包括如下步骤:(1)提供其上具有多个晶片的晶圆。应该理解的是,本发明不限于用于晶圆并且晶片可以设置在任何合适的载件上(例如,硅晶圆或者载件托盘或者任何载件元件)。同样,本发明不限于用于晶片,并且本发明能够用于处理任何合适的部件(例如,硅晶片、或者模制半导体封装、或者能够在晶圆箔上或者在硅晶圆或者载件托盘或者任何载件元件上进行调节的任何单元)。
然后,(2)对多个晶片进行测试以便识别良好晶片和劣质晶片,其中,良好晶片是成功地通过测试的那些晶片并且劣质晶片是未能通过测试的那些晶片;并且生成映射文件,该映射文件包含指示良好晶片和劣质晶片在晶圆上的位置的数据。晶片所经历的测试的类型不是本发明的重点;晶片可以经历任何合适的测试;优选地,晶圆上的所有晶片均经历相同的测试,并且通过测试的那些晶片被表示为“良好的”晶片,并且未能通过测试的那些晶片被表示为“劣质的”晶片。在本发明的优选实施例中,晶片已经经过测试以便识别良好晶片和劣质晶片,生成了映射文件;该映射文件将包含指示每个良好晶片和劣质晶片在晶圆上的位置的数据。例如,该映射文件可以包括一系列坐标(例如,x-y坐标),每个坐标对应于相应晶片在晶圆上的位置,并且该映射文件还可以包含指示与相应坐标对应的晶片是良好晶片还是劣质晶片的数据,和/或指示在晶圆上的良好晶片的数量和/或劣质晶片的数量的数据。有利地,在本实施例中,在晶圆上的每个良好晶片和劣质晶片的位置在拾取头从晶圆上拾取任何晶片之前被确定。
然后,(3)限定待拾取的第一良好晶片。待拾取的第一良好晶片可以通过用户选择待拾取的第一良好晶片而简单地限定。在另一个实施例中,映射文件建议将一个或多个晶片作为待拾取的第一晶片,并且映射文件中建议的那些晶片中的一个被选择作为待拾取的第一晶片。
然后,(4)限定作为跳跃值的整数个晶片(该跳跃值限定拾取头在从一个晶片移动至另一个晶片时能够跳跃/移动通过的晶圆上的晶片的最大数量;在一个实施例中,拾取头是静止的并且晶圆能够相对于拾取头移动,以便使得拾取头跳过晶圆上的晶片;在另一个实施例中,晶圆是静止的并且拾取头本身移动以便跳过晶圆上的晶片)。
随后,(5)使拾取头(该拾取头可操作以从晶圆上拾取晶片)定位在晶圆上的第一参考位置上方。在该示例中,第一参考位置不同于限定的待拾取的第一良好晶片的位置。然后,(6)识别在从第一参考位置开始的跳跃值内的一个或多个良好晶片。
然后,(7)使晶圆移动以便使得一个或多个良好晶片中的一个定中在拾取头下方。在该实施例的变型中,使拾取头移动以便使得将其定中在一个或多个良好晶片中的至少一个上方。在本发明中,可以使用视觉/摄像机系统来有助于拾取头相对于良好晶片的定中。
然后,(8)使晶圆移动以便使得限定的第一良好晶片定中在拾取头下方,但还未拾取定中在拾取头下方的所述一个或多个良好晶片中的一个。在该实施例的变型中,拾取头从所述一个或多个良好晶片中的一个上方移动至限定的待拾取的第一良好晶片上方,但还未拾取所述一个或多个良好晶片中的一个。
然后,(9)使晶圆移动以便使得待拾取的第一良好晶片定中在拾取头下方。在该实施例的变型中,使拾取头移动以便使得其定中在待拾取的第一良好晶片上方。然后,(10)通过拾取头来拾取待拾取的第一良好晶片。
有利地使晶圆(或者拾取头)移动以便使得将拾取头定中在一个或多个良好晶片中的至少一个上方,这在将待拾取的预定的第一晶片定中在拾取头下方之前实施拾取头的中间对准。因此,在使晶圆(或者拾取头)移动至待拾取的第一晶片时以便使得将拾取头定中在的晶圆上的第一参考位置上方,拾取头在到达待拾取的第一晶片之前会经历相对于晶圆上的中间良好晶片的至少一次对准。拾取头在中间良好晶片下方的定中/对准会降低由于晶圆上的晶片的位置误差的累积而产生的拾取头错误地拾取非限定的待拾取的第一元件的晶片的可能性。
图2a至图2h图示了根据本发明的一个实施例的方法的步骤。图2a示出了已经被提供的晶圆20,晶圆20上具有多个晶片21。
然后对多个晶片21进行测试以便识别良好晶片和劣质晶片,其中,良好晶片是成功地通过测试的那些晶片并且劣质晶片是未能通过测试的那些晶片。应该理解的是,晶片可以经受任何类型的测试以便确定其是良好晶片还是劣质晶片。在该示例中,晶片21中的每一个已经经历电测试以便确定每个晶片的电路是否正确地运行。电路正确地运行的那些晶片被视为良好晶片,并且电路有缺陷的那些晶片被视为劣质晶片。图2b将良好晶片22示出为灰色框并且将劣质晶片23示出为黑色框。
在该实施例中,然后生成映射文件,该映射文件具有表示良好晶片22和劣质晶片23在晶圆20上的位置的数据。例如,该映射文件可以包括一系列坐标(例如,x-y坐标),每个坐标对应于相应晶片在晶圆上的位置,并且该映射文件还可以包含指示与相应坐标对应的晶片是良好晶片还是劣质晶片的数据,和/或指示晶圆上的良好晶片的数量和/或劣质晶片的数量的数据。该映射文件还可以用于确定晶圆上的基准点/参考点的位置,以及用于确定晶圆上的未授权区域(例如,确定晶圆上的由(多个)基准点元件占据的区域;晶圆上的不存在晶片的区域(例如,晶片已经被拾取的区域(部分晶圆));晶圆上的由非活跃元件占据的区域(镜像区域))。在任何情况下,晶圆上的这些未授权区域是拾取头优选地应该避免的区域,并且映射文件包含识别这些未授权区域的数据或者能够用于确定这些非授权区域的数据。
然后限定待拾取的第一良好晶片24。在一个实施例中,用户将限定/选择待拾取的第一良好晶片24。本发明提供的是,在不需要用户介入的情况下更加可靠地使拾取头精确地移动至限定的待拾取的第一良好晶片24。图2c示出了如由用户选择的待拾取的第一良好晶片24(条纹框)。在一个实施例中,可以在映射文件中建议可能的待拾取的第一良好晶片24;在这种情况中,本发明可以涉及从映射文件建议的可能的第一良好晶片24中选择待拾取的第一良好晶片;例如,在映射文件建议的可能的待拾取的第一良好晶片24中,可以选择将使得能够执行对晶圆上的所有良好晶片进行最有效的拾取的良好晶片来限定待拾取的第一良好晶片24。
然后限定作为“跳跃值”的整数个晶片。用户可以任意地选择整数个晶片作为跳跃值。在本申请中,“跳跃值”是在拾取头不需要相对于晶片定中的情况下拾取头能够移动通过的最大数量的晶片。应该理解的是,在本发明中,能够通过如下方式来实现拾取头相对于晶片的定中:使晶圆移动以便使得晶片定中在拾取头下方,或者使拾取头移动以便使得拾取头定中在晶片上。通常,如果拾取头在晶圆上的晶片上的准确对准优先于拾取速度(即,如果拾取的准确度优先于拾取的速度),则用户将选择小的整数作为跳跃值(例如,在1至6之间的整数;优选地在2至6之间的整数);另一方面,如果用户使从晶圆上拾取晶片的速度优先于拾取的准确度,则用户将选择大的整数作为跳跃值(例如,在7至12之间的整数)。
图2d提供了用于实施该方法的软件的软件用户界面25的屏幕截图;能够看到的是,软件用户界面25提供了区域26,用户能够在区域26中选择用于跳跃值的整数(1—12)。在该示例中,用户已经选择整数“3”作为跳跃值;这意味着任何时候都能允许拾取头在晶圆20上跳过最多“3”个晶片。换言之,晶圆或者拾取头的每次移动均受到限制,以便使得拾取头在任何时候都只能在晶圆20上跳过最多“3”个晶片。当然,应该理解的是,晶圆或者拾取头能够移动以便使得拾取头跳过少于“3”个晶片。同样地,如果用户已经选择整数“6”作为跳跃值,则拾取头可以在晶圆20上跳过最多“6”个晶片。
随后将拾取头(该拾取头可操作以从晶圆20上拾取晶片21)定位在晶圆20上的第一参考位置上方。图2e示出了已经定位在晶圆20上的第一参考位置上方的拾取头28;在该示例中,第一参考位置被限定至第一参考晶片27上方,该第一参考晶片27定位在晶圆20的边缘处。然而,将理解的是,拾取头28可以替代地已经定位在以及预定作为第一参考位置的任何另一位置处;例如,晶圆20可以具有设置在其上的基准点或者标记,该基准点或者标记限定晶圆上的第一参考位置,拾取头28待定位在该第一参考位置上方。
然后识别在从第一参考位置开始的跳跃值内的一个或多个良好晶片22。在优选实施例中,然后从映射文件中识别在从第一参考位置开始的跳跃值内的一个或多个良好晶片22,该映射文件包含指示晶圆上的每个良好晶片和劣质晶片的位置的数据。在该示例中,跳跃值是“3”;相应地,软件识别在从第一参考晶片27开始的“3”个晶片内的一个或多个良好晶片22。如在图2f中所示,在从第一参考晶片27开始的“3”个晶片内存在四个良好晶片201a至201d。良好晶片201a是从第一参考晶片27开始的“1”晶片,并且良好晶片201b是从第一参考晶片27开始的“1.4”晶片(即,沿着一个轴线(例如,x轴线)的“1”晶片以及沿着另一个正交轴线(例如,y轴线)的“1”晶片,通过毕达哥拉斯定理给出“(12+12)的平方根”=1.4晶片);良好晶片201c是远离第一参考晶片27小于“3”的晶片(即,远离其“2”晶片);并且良好晶片201d也是远离第一参考晶片27小于“3”的晶片(即,通过毕达哥拉斯定理得出远离其“2.828”晶片)。
使晶圆20移动(或者使拾取头移动)以便使得将拾取头定中在良好晶片201a至201d中的一个上方。在该示例中,最接近待拾取的第一良好晶片24定位的良好晶片被识别;并且然后使晶圆20移动(或者然后使拾取头移动)以便使得将拾取头定中在最接近待拾取的第一良好晶片24定位的良好晶片上方。因此,如在图2g中所示,在该示例中,使晶圆20移动(或者使拾取头移动)以便使得将拾取头定中在良好晶片201d上方,因为良好晶片201d最接近待拾取的第一良好晶片24。重要的是,拾取头没有拾取良好晶片201d,相反地,拾取头仅仅定中在良好晶片201d上方。
由于待拾取的第一良好晶片24定位在良好晶片201d的“3”个晶片内,所以在拾取头28已经与良好晶片201d对准之后,然后使拾取头28从所述良好晶片201d上方移动至待拾取的第一良好晶片24上方,如在图2h中所示。使晶圆20(或者拾取头)移动以便使得将拾取头定中在待拾取的第一良好晶片24上方;并且然后通过拾取头来拾取待拾取的第一良好晶片24。
因此,使晶圆20逐步地移动(或者使拾取头逐步地移动),以便使得将拾取头从第一参考晶片27朝向待拾取的第一良好晶片24移动。在拾取头移动以便拾取限定的待拾取的第一良好晶片24之前,拾取头相对于中间良好晶片201b定中。当从一个晶片跨越至另一晶片时,跳跃值限定拾取头能够跳过的最大数量的晶片。在使晶圆20(或者拾取头)移动以便使得拾取头从第一参考晶片27朝向待拾取的第一良好晶片24逐步地移动时,使晶圆20(或者拾取头)移动以便使得将拾取头定中在中间良好晶片201d上方;有利地,这确保了拾取头在限定的待拾取的第一良好晶片24上方的更加可靠的定中,因为在中间良好晶片201d与待拾取的第一良好晶片24之间的晶片的位置误差的累积小于在第一参考晶片27与待拾取的第一良好晶片24之间的晶片的位置误差的累积。
再次参照图2f,能够看到的是,存在四个不同的良好晶片201a至201d,这四个不同的良好晶片201a至201d全都在从第一参考晶片27开始的“3”个晶片内。在给出的示例中,使晶圆20(或者拾取头)移动以便使得将拾取头定中在良好晶片201d上方,因为良好晶片201d最接近待拾取的第一良好晶片24定位。
在一些情形中,在从最接近待拾取的第一良好晶片24的晶片开始的跳跃值内存在良好晶片22,然而,该良好晶片22可能被拒绝(例如,因为由视觉系统拍摄的图像显示该晶片有故障或者发生位移);并且在该特定情况中,使晶圆20(或者拾取头)移动以便使得将拾取头定中在不同的良好晶片22上方。
在一些其它情形中,在从最接近待拾取的第一良好晶片24的晶片开始的跳跃值内不存在良好晶片;相应地,必须采取不同的路径,如在图3a至图3d中所示。
图3a图示了在该方法中的一个阶段,该阶段与图2f中图示的阶段相对应,并且将良好晶片22示出为灰色框以及将劣质晶片23示出为黑色框。待拾取的第一良好晶片24由竖直条纹图示。在该示例中,跳跃值被限定为“3”;并且类似于图2f,存在四个良好晶片202a至202d,这四个良好晶片202a至202d在从第一参考晶片27开始的“3”个晶片内,其中,良好晶片202a处于最接近待拾取的第一良好晶片24的位置。
然而,如果要使晶圆20(或者拾取头28)移动以便使得将拾取头28定中在良好晶片202a上方,那么随后拾取头就不能作任何进一步的移动,因为在良好晶片202a的“3”个晶片(即,跳跃值)内的全部晶片都是劣质晶片。因此,拾取头不能到达待拾取的第一良好晶片24。
对应地,在本发明的另一个实施例中,该方法包含如下步骤:检查最接近待拾取的第一良好晶片24的良好晶片在从其开始的跳跃值内是否具有其它良好晶片。如果最接近待拾取的第一良好晶片24的良好晶片在远离所述良好晶片的跳跃值内不具有其它良好晶片,那么该方法包含如下步骤:检查第二接近待拾取的第一良好晶片24的良好晶片在从其开始的跳跃值内是否具有其它良好晶片。如果第二接近待拾取的第一良好晶片24的良好晶片在从其开始的跳跃值内不具有其它良好晶片,那么该方法包含如下步骤:检查第三接近待拾取的第一良好晶片24的良好晶片在从其开始的跳跃值内是否具有其它良好晶片,等等。因此,在该实施例中,最接近待拾取的第一良好晶片24并且在从其开始的跳跃值内还具有其它良好晶片(或者在从其开始的跳跃值内具有待拾取的第一良好晶片24)的良好晶片被识别;并且然后将拾取头定中在该识别出的良好晶片上。
在图3b图示的示例中,拾取头28定中在良好晶片202d上(即,已经使晶圆20移动以便使得将拾取头28定中在良好晶片202d上;或者使拾取头28移动以便将其定中在良好晶片202d上),因为该良好晶片202d是在从其开始的跳跃值(“3”个晶片)内具有其它良好晶片22的最接近待拾取的第一良好晶片24的良好晶片。
接着,然后在从良好晶片202d开始的跳跃值(即,“3”个晶片)内的良好晶片22被识别(203da至203dj)。在该示例中,跳跃值为“3”,对应地,软件识别在从良好晶片202d开始的“3”个晶片内的一个或多个良好晶片(除了在从拾取头最近定中在其上的良好晶片开始的跳跃值内的那些良好晶片之外(即,在该情况中为在第一参考晶片27的3个晶片内的所有那些良好晶片))。如在图3b中所示,在从良好晶片202d开始的“3”个晶片内存在十个良好晶片203da至203dj(不包括在第一参考晶片27的3个晶片内的那些良好晶片,即,不包括四个良好晶片202a至202d)。在该特定实施例中,在拾取头最近定中在其上的良好晶片的跳跃值内的那些良好晶片未被考虑,即,拾取头最近定中在第一参考晶片27上并且四个良好晶片202a至202d在从第一参考晶片27开始的跳跃值(“3”个晶片)内,因此,这四个良好晶片202a至202d不被视为在从良好晶片202d开始的跳跃值(即,“3”个晶片)内的良好晶片22。在本发明中,当确定在晶片的跳跃值内的良好晶片时,情况如下:除了在拾取头最近定中在其上的良好晶片的跳跃值内的那些良好晶片之外,在晶片的跳跃值内的所有那些晶片均被考虑。
如在图3c中所示,然后使晶圆20(或者拾取头28)移动以便使得将拾取头28定中在十个良好晶片203da至203dj中的一个上方。在该十个良好晶片203da至203dj中,最接近待拾取的第一良好晶片24定位的良好晶片被识别;并且然后使晶圆20(或者拾取头28)移动以便使得将拾取头28定中在最接近待拾取的第一良好晶片24定位的良好晶片上方。在该示例中,良好晶片203di是最接近待拾取的第一良好晶片24定位的良好晶片。使晶圆20(或者拾取头28)移动以便使得将拾取头28定中在良好晶片203di上方,因为该良好晶片203di最接近待拾取的第一良好晶片24定位。重要的是,拾取头28在该阶段没有拾取良好晶片203di,相反地,拾取头仅仅定中在良好晶片203di上方。
如在图3d中所示,在从良好晶片203di开始的跳跃值(即,“3”个晶片)内(并且没有在拾取头最近定中在其上的良好晶片的跳跃值内)的下一个良好晶片22被识别为204dia至204dic。在该三个良好晶片204dia至204dic中,最接近待拾取的第一良好晶片24定位的良好晶片204dic被识别;并且然后使晶圆20(或者拾取头28)移动以便使得将拾取头28定中在最接近待拾取的第一良好晶片24定位的良好晶片204dic上方。重要的是,拾取头28在该阶段没有拾取良好晶片203di和良好晶片204dic中的任一个,相反地,拾取头28仅仅连续地定中在良好晶片203di和良好晶片204dic上方。
如在图3e中所示,由于待拾取的第一良好晶片24定位在从良好晶片204dic开始的跳跃值内(即,在“3”个晶片内),所以然后可以使拾取头28从所述良好晶片204dic上方直接移动至待拾取的第一良好晶片24上方(或者可以使晶圆20移动以便使得拾取头28处于待拾取的第一良好晶片24上方)。使晶圆20(或者拾取头28)移动以便使得将拾取头28定中在待拾取的第一良好晶片24上方;并且然后通过拾取头来拾取待拾取的第一良好晶片24。
图4示出了已经被提供的晶圆40,晶圆40上具有的多个晶片21。多个晶片21已经进行了测试以便识别出良好晶片41a至41ff以及劣质晶片42a至42c。图4将良好晶片41a至41ff示出为灰色框并且将劣质晶片42a至42c示出为黑色框。
待拾取的第一良好晶片44(竖直条纹框)已经被限定;并且用于跳跃值的整数“3”个晶片已经被限定(这意味着拾取头在任何时候都能够在晶圆40上跳过最多“3”个晶片,在一个实施例中,拾取头是静止的并且晶圆能够相对于拾取头移动以便使得拾取头跳过晶圆上的晶片;在另一个实施例中,晶圆是静止的并且拾取头本身移动以便跳过晶圆上的晶片)。将理解的是,跳跃值可以是任何整数。
拾取头28(该拾取头28可操作以从晶圆20上拾取晶片21)被定位在晶圆40上的第一参考位置43上方,在该示例中为第一参考晶片43上方(水平条纹框)。然而,将理解的是,拾取头28可以替代地已经定位在已经被预定为第一参考位置的任何另一位置处;例如,晶圆40可以具有设置在其上的基准点或者标记,该基准点或者标记限定晶圆上的第一参考位置,拾取头28待定位在该第一参考位置上方。
然后,在从第一参考晶片43开始的跳跃值内的所有良好晶片41a至41q以及41t被识别。在该示例中,跳跃值为“3”,对应地,然后在从第一参考晶片43开始的“3”个晶片内的所有良好晶片41a至41q以及41t被识别。晶片42a至42c在第一参考晶片43的“3”个晶片内,但其不是良好晶片;良好晶片41r、41s、41u至41z、以及41aa至41ff是良好晶片,但其与第一参考晶片43相距“3”个晶片以上(例如,良好晶片41r与第一参考晶片43的距离为“3.6”晶片,即,良好晶片41r沿着水平轴线与第一参考晶片43相距“3”个晶片并且沿着竖直轴线与第一参考晶片43相距“2”个晶片,并且因此与第一参考晶片43相距的距离为“(32+22)的平方根”);良好晶片41a至41q以及41t在第一参考晶片43的“3”个晶片内(例如,良好晶片41t与第一参考晶片43相距“3”个晶片,并且良好晶片41p与第一参考晶片43相距“2.8”个晶片)。
重要的是,待拾取的第一良好晶片44没有在从第一参考晶片43开始的跳跃值内;待拾取的第一良好晶片44与第一参考晶片43相距“3”个晶片以上。由于待拾取的第一良好晶片44没有在第一参考晶片43的“3”个晶片内,所以拾取头28不能从第一参考晶片43直接跳跃至待拾取的第一良好晶片44。因此,为了从第一参考晶片43到达待拾取的第一良好晶片44,使晶圆20(或者拾取头28)移动以便使得将在待拾取的第一良好晶片44的跳跃值(“3”个晶片)内的第一中间良好晶片定中在拾取头28下方;如果该第一中间良好晶片在待拾取的第一良好晶片44的跳跃值(“3”个晶片)内,那么然后能够使晶圆20(或者拾取头)移动以便使得拾取头从该第一中间良好晶片直接移动至定中在待拾取的第一良好晶片44上方;然而,如果该第一中间良好晶片没有在待拾取的第一良好晶片44的跳跃值(“3”个晶片)内,那么使晶圆20(或者拾取头28)移动以便使得拾取头从第一中间良好晶片移动至定中在第二中间良好晶片上方,并且如果必要的话随后移动至定中在其它中间良好晶片上方,直到拾取头最终到达在待拾取的第一良好晶片44的跳跃值(“3”个晶片)内的中间良好晶片(即,定中在该中间良好晶片上方);拾取头然后从在待拾取的第一良好晶片44的跳跃值(“3”个晶片)内的该中间良好晶片跳跃至待拾取的第一良好晶片44。
在图4中示出的示例中可以看到的是,存在多个良好晶片41a至41q以及41t,该多个良好晶片41a至41q以及41t都在第一参考晶片43的“3”个晶片内;对应地,存在拾取头可以遵循的多条不同的路径以便从第一参考晶片43到达待拾取的第一良好晶片44:例如,在一个可能路径中,拾取头可以从第一参考晶片43跳跃至晶片41k,从晶片41k跳跃至晶片41r,并且然后从晶片41r跳跃至待拾取的第一晶片44,因为晶片41k在第一参考晶片43的跳跃值(“3”个晶片)内,晶片41r在晶片41k的跳跃值(“3”个晶片)内,并且待拾取的第一晶片44在晶片41k的跳跃值(“3”个晶片)内。在第二可能路径中,拾取头可以从第一参考晶片43跳跃至晶片41m,从晶片41m跳跃至晶片41t,并且然后从晶片41t跳跃至待拾取的第一晶片44,因为晶片41m在第一参考晶片43的跳跃值(“3”个晶片)内,晶片41r在晶片41k的跳跃值(“3”个晶片)内,并且待拾取的第一晶片44在晶片41k的跳跃值(“3”个晶片)内。在第三可能路径中,拾取头可以从第一参考晶片43跳跃至晶片41t,从晶片41t跳跃至待拾取的第一晶片44,因为晶片41t在第一参考晶片43的跳跃值(“3”个晶片)内,并且待拾取的第一晶片44与晶片41t仅相距“1”个晶片并且因此在从晶片41t开始的跳跃值内(即,在从晶片41t开始的“3”个晶片内)。上面提到了三个可能示例性路径,然而,还存在许多其它可能路径,拾取头可以采取这些可能路径来从第一参考晶片43移动至待拾取的第一晶片44。
在本申请中将理解的是,在本发明中,术语“跳跃”至晶片意指使晶圆或者拾取头移动以便使得拾取头位于该晶片上方,并且随后使晶圆或者拾取头移动以便使得将拾取头定中在该晶片上方。应该理解的是,可以使用视觉系统或者摄像机系统来有助于使晶圆或者拾取头移动以便使得将拾取头定中在该晶片上方。将拾取头定中在晶片上是耗时的,因此,为了尽可能快速地使拾取头从第一参考晶片43移动至待拾取的第一晶片44,优选地采取需要最小跳跃数量的路径。在图4a中示出的示例中,具有最小跳跃数量的路径是如下路径:在该路径中,拾取头从第一参考晶片43跳跃至晶片41t,并且从晶片41t跳跃至待拾取的第一晶片44(即,在上面的示例中提到的第三可能路径);该路径仅需要两次跳跃以便使得拾取头从第一参考晶片43移动至待拾取的第一晶片44。上面描述的第二可能路径和第三可能路径的每一个例如需要三次跳跃,并且因此在采取这些路径中的一个的情况下,可能使得拾取头花费更长时间来从第一参考晶片43移动至待拾取的第一晶片44。
应该注意的是,可能存在一条以上路径具有相同的最小跳跃数量。例如,如下路径也仅仅需要两次跳跃:在该路径中,拾取头从第一参考晶片43跳跃至晶片41m,并且从晶片41m跳跃至待拾取的第一晶片44。同样,如下路径也仅仅需要两次跳跃:在该路径中,拾取头从第一参考晶片43跳跃至晶片41p,并且从晶片41p跳跃至待拾取的第一晶片44;并且如下路径也仅仅需要两次跳跃:在该路径中,拾取头从第一参考晶片43跳跃至晶片41q,并且从晶片41q跳跃至待拾取的第一晶片44。然而,在图4中示出的示例中,当跳跃值为“3”时,不存在需要小于“2”次跳跃以使得拾取头可以沿着该路径移动以便从第一参考晶片43到达待拾取的第一晶片44的路径。在本发明中,可以采取具有最小跳跃数量的任何路径;因此,可以采取上面提到的仅仅需要“2”次跳跃的示例性路径中的任何一个。
在本发明的另外的实施例中,选择需要最小跳跃数量并且同样具有最小物理距离的路径。在图4中示出的示例中能够看到具有最小跳跃数量的许多路径,即,存在需要使拾取头仅仅经历两次跳跃的许多路径;然而,在该另外的实施例中,选择需要使拾取头移动最小物理距离以便从第一参考晶片43到达待拾取的第一晶片44的路径(即,在第一参考晶片43至待拾取的第一晶片44之间具有最小物理距离的路径)。在图4中,需要最小跳跃数量并且同样具有最小物理距离的路径是如下路径:在该路径中,拾取头从第一参考晶片43跳跃至晶片41t,并且从晶片41t跳跃到待拾取的第一晶片44(或者如下路径:在该路径中,拾取头从第一参考晶片43跳跃至晶片41m,并且从晶片41m跳跃至待拾取的第一晶片44,这两条路径均需要相同的跳跃数量并且需要使拾取头移动相同的物理距离);上面提到的其它路径可能需要使拾取头移动通过更大的物理距离。
图5图示了如果识别需要最小跳跃数量并且同样具有最小物理距离的路径的示例。图5示出了在图4中示出的许多相同的特征,并且相同特征由相同的附图标记表示。
对于在第一参考晶片43的跳跃值内的每个良好元件,分数“F”被计算。该分数“F”被用于找出具有最小跳跃数量以及拾取头(或者晶圆)需要移动的最小物理距离的路径(即,下述顺序:按该顺序晶圆上的良好晶片被拾取(首先拾取指定的待拾取的第一良好晶片)以便使得能够从晶圆上拾取所有良好晶片)。分数“F”由成本函数限定,该成本函数将到达第一可拾取晶片44的成本的探索式估值与从参考晶片43开始行进的距离进行组合。具体地,分数“F”由如下成本函数限定:
F=G+H
在此,“G”是从参考晶片43开始到达的已知成本;并且“H”是从晶片(n)到达下一个可拾取晶片和/或待拾取的第一晶片的成本的探索式估值。
对于在第一参考晶片43的跳跃值内的良好元件,分数(F)被计算(即,对于在从第一参考晶片43开始的“3”个晶片内的良好晶片,计算分数(F))。拾取头然后跳跃至具有最低分数(F)的晶片。一旦拾取头已经跳跃至该晶片,就对于在该晶片的跳跃值内的良好元件计算分数(F);并且拾取头然后跳跃至具有最低分数(F)的晶片。重复执行这些步骤,直到拾取头被定中在待拾取的第一晶片44的“3”个晶片内的晶片上;然后使拾取头从该晶片移动至待拾取的第一晶片44并且定中在待拾取的第一晶片44上。然后使拾取头移动以便拾取待拾取的第一晶片44。
在已经拾取待拾取的第一晶片44之后,重复这些相同的步骤以便从待拾取的第一晶片44的位置移动至待拾取的第二晶片的位置。重复执行这些步骤,直到已经从晶圆40上拾取了所有的良好晶片(或者预定数量的良好晶片)。
如在本发明的方法中提到的,拾取头跳跃至具有最低分数(F)的晶片。能够按照任何合适的路径探寻器技术来为晶圆40上的下述每个良好晶片计算分数(F):该每个良好晶片在从第一参考晶片43开始的“3”个晶片内(即,在从第一参考晶片43开始的“跳跃值”数量的晶片内的所有良好晶片),或者该每个良好晶片在拾取头已经定中在其上的随后晶片的“3”个晶片(即,“跳跃值”)内。然而,在优选实施例中,每个良好晶片的分数由如下公式计算:
(F)=(G)+(H)
其中,“F”是晶片的分数,成本“G”是使拾取头移动至所述晶片的移动成本(例如,使拾取头从第一参考晶片移动至所述晶片的移动成本),并且成本“H”是从所述晶片移动至待拾取的晶片的估计移动成本(例如,从所述晶片移动至待拾取的第一晶片44的估计移动成本)。因此,在本发明的方法中,拾取头跳跃至具有最低分数“F”的良好晶片(即,使拾取头移动至定中在该良好晶片上方)。
为了更加清楚地图示该实施例,在图5中图示了参照系49,该参照系49示出了x轴线和y轴线。在该示例中,为了为晶圆40上的给定晶片计算“G”成本,为拾取头沿着x轴线在其上移动的每个晶片分配“1”的成本,并且为拾取头沿着y轴线在其上移动的每个晶片分配“1”的成本;为拾取头沿着对角线在其上移动的每个晶片分配“1.4”的成本。将理解的是,可以给每个成本分配任何值,并且本发明不限于需要使用“1”、“1”以及“1.4”的成本值。
计算晶圆40上的良好晶片的“G”成本就是获得拾取头当前定中在其上的晶片的“G”成本,并且然后取决于移动至该晶片所需要的对角线移动或正交(非对角线)移动而加“1”或“1.4”。应该注意的是,第一参考晶片43的“G”成本为“0”。例如,在图5中,第一参考晶片43具有“0”的“G”成本,良好晶片41g的“G”成本为“1”,因为为了从第一参考晶片43到达良好晶片41g,拾取头需要沿着y轴线移动一个晶片;良好晶片41f的“G”成本为“2”,因为为了从第一参考晶片43到达良好晶片41f,拾取头需要沿着y轴线移动两个晶片;良好晶片41m的“G”成本为“1”,因为为了从第一参考晶片43到达良好晶片41m,拾取头需要沿着x轴线移动一个晶片;良好晶片41t的“G”成本为“3”,因为为了从第一参考晶片43到达良好晶片41t,拾取头需要沿着y轴线移动三个晶片;良好晶片41k的“G”成本为“2.24”,因为为了从第一参考晶片43到达良好晶片41k,拾取头需要沿着y轴线移动两个晶片,加上沿着x轴线移动一个晶片(即,使用毕达哥拉斯定理“(22+12)的平方根”)。
晶圆上的晶片的估计成本H能够按照各种方式来估计。在本发明的一个实施例中,为了计算晶圆40上的良好晶片的估计成本H,需要计算拾取头为了从该晶片到达待拾取的下一个晶片必须移动通过的晶片的总数量(仅通过正交(非对角线)移动来进行移动),并且包括劣质晶片42a至42c。例如,在图5中,良好晶片41m具有“3”的估计成本H,因为,为了从良好晶片41m移动至待拾取的第一晶片44,拾取头必须沿着x轴线移动“3”个晶片(即,劣质晶片42d、良好晶片41t、待拾取的第一晶片44);良好晶片41t具有“1”的估计成本H,因为,为了从良好晶片41m移动至待拾取的第一晶片44,拾取头必须沿着x轴线移动1个晶片;良好晶片41k具有“3.61”的估计成本H,因为,为了从良好晶片41k移动至待拾取的第一晶片44,拾取头必须沿着x轴线移动“3”个晶片加上沿着y轴线移动“2”个晶片,从而得到(即,使用毕达哥拉斯定理“(32+22)的平方根”)3.61的估计成本H。
为了计算良好晶片的分数F,将该晶片的成本G和成本H相加。在图5中,在每个晶片的左下角示出了在第一参考晶片43的“3”个晶片(即,“跳跃值”)内的每个良好晶片的成本G;在每个晶片的右下角示出了在第一参考晶片43的“3”个晶片(即,“跳跃值”)内的每个良好晶片的估计成本H;并且在每个晶片的右上角示出了每个晶片的对应分数F。
在图5中示出的示例中,良好晶片41m具有最低的分数F,因此,根据本发明,将使晶圆在拾取头下方移动以便使得拾取头从第一参考晶片43跳至良好晶片41m,并且将拾取头定中在良好晶片41m上方(即,拾取头将从第一参考晶片43跳至良好晶片41m)。通过跳至具有最低分数F的良好晶片41m,拾取头将沿着满足如下条件的路径移动:即,需要最低的跳跃数量并且是在第一参考晶片43与待拾取的第一晶片44之间的最短的物理距离。在拾取头已经定中在良好晶片41m上方之后,并且在还未从晶圆40上拾取良好晶片41m的情况下,拾取头然后将从良好晶片41m直接移动至待拾取的第一晶片44;拾取头将定中在待拾取的第一晶片44上方并且拾取头将拾取该晶片44。
然而,在另一种情形中,如在图5中图示的,多于一个良好晶片可以得到相同的分数F(即,图5中的41m和41t)。在这种情况下,将通过采用最低的估计成本H来选择合格的晶片,以便使得拾取头移动至尽可能接近目标的第一可拾取晶片44。
在已经拾取晶片44之后,将重复执行上面提到的步骤以便使得拾取头移动至定中在待拾取的第二良好晶片上方。具体地,对于在晶片44的跳跃值内的每个良好晶片,计算分数F(即,对于在从晶片44开始的“3”个晶片内的每个良好晶片,计算分数F)。拾取头然后跳至具有最低分数F的晶片。一旦拾取头已经跳至该晶片,就为在该晶片的跳跃值内的每个良好晶片计算分数F;并且拾取头然后跳至具有最低分数F的晶片;重复执行这些步骤,直到拾取头定中在位于待拾取的第二个晶片的“3”个晶片内的晶片上;然后使拾取头从该晶片移动至待拾取的第二晶片,并且将拾取头定中在待拾取的第二个晶片上。然后使拾取头移动以便拾取待拾取的第二晶片。
对于晶圆上的待拾取的每个良好晶片重复执行这些步骤,直到已经从晶圆40上拾取了待拾取的所有良好晶片。
本发明的所描述的实施例的各种改进例和变型例对于本领域技术人员而言将是明显的,而不脱离如在所附权利要求书中限定的本发明的范围。尽管已经结合特别优选的实施例对本发明进行描述,但应该理解的是,如所要求的本发明不应该不恰当地限于这些特定实施例。
Claims (12)
1.一种处理载件上的部件的方法,所述方法包括以下步骤:
提供载件,所述载件上支撑有多个部件;
对所述多个部件进行测试以便识别良好部件和劣质部件,其中,良好部件是成功地通过测试的那些部件,并且劣质部件是未能通过测试的那些部件;
限定从所述载件上待拾取的第一良好部件;
将整数个部件限定为跳跃值;
将拾取头定位在所述载件上的第一参考位置上方,所述拾取头可操作以从所述载件上拾取部件;
识别一个或多个良好部件,所述一个或多个良好部件在从所述第一参考位置开始的所述跳跃值内;
使所述拾取头或者所述载件移动,以便使得将所述拾取头定中在所述一个或多个良好部件中的至少一个上方;
使所述拾取头或者所述载件移动,以便使得所述拾取头从所述一个或多个良好部件中的所述至少一个上方移动至限定的待拾取的第一良好部件上方,而不拾取所述一个或多个良好部件中的所述至少一个;
将所述拾取头定中在所述待拾取的第一良好部件上方;
拾取所述待拾取的第一良好部件。
2.根据权利要求1所述的方法,其中,所述载件是晶圆,并且所述部件包括设置在所述晶圆上的晶片。
3.根据权利要求1或2所述的方法,其中,将整数个部件限定为跳跃值的步骤包括将大于“1”的整数个部件限定为跳跃值。
4.根据前述权利要求中任一项所述的方法,其中,所述方法包括识别在从所述第一参考位置开始的所述跳跃值内的多个良好部件;以及其中,所述方法包括:在将所述拾取头移动至限定的待拾取的第一良好部件上方之前,使所述拾取头移动以便使得所述拾取头顺序地定中在至少两个良好部件上方,而不拾取所述至少两个良好部件中的任一个。
5.根据前述权利要求中任一项所述的方法,其中,所述方法包括识别在从所述第一参考位置开始的所述跳跃值内的所有良好部件,并且所述方法进一步包括以下步骤:
在所述第一参考位置与所述待拾取的第一良好部件之间限定路径,所述路径需要使所述拾取头经历最少数量的跳跃以便从所述第一参考位置移动至所述待拾取的第一良好部件,其中,跳跃包括使所述拾取头移动通过小于或者等于所述跳跃值的整数个部件,并且使所述拾取头定中在部件上方;以及
其中,所述方法包括以下步骤:在使所述拾取头移动至限定的待拾取的第一良好部件上方之前,使所述拾取头移动以便使得其定中在一个或多个良好部件上方,所述一个或多个良好部件定位在需要使所述拾取头经历最少数量的跳跃的所述确定路径上。
6.根据前述权利要求中任一项所述的方法,其中,所述方法包括识别在从所述第一参考位置开始的所述跳跃值内的所有良好部件,并且所述方法进一步包括以下步骤:
在所述第一参考位置与所述待拾取的第一良好部件之间确定具有最短距离的路径;
以及其中,所述方法包括以下步骤:在使所述拾取头移动至限定的待拾取的第一良好部件上方之前,使所述拾取头移动以便使得其定中在定位在所述确定路径上的一个或多个良好部件上方。
7.根据前述权利要求中任一项所述的方法,所述方法包括:
(a)通过以下方式为在从所述第一参考位置开始的所述跳跃值内的每个良好部件确定分数(F):对于每个良好部件,加上表示使所述拾取头从其第一参考位置移动至所述部件的成本的成本值(G),加上表示从所述部件移动至所述待拾取的第一部件的估计成本的成本值(H);
(b)使所述拾取头移动以便使得其定中在具有最低分数(F)的部件上方;
(c)如果具有最低分数的部件在从所述待拾取的第一部件开始的所述跳跃值内,则使所述拾取头从具有最低分数的部件移动至所述待拾取的第一部件;如果具有最低分数的部件没有在从所述待拾取的第一部件开始的所述跳跃值内,则通过以下方式为在从所述部件开始的所述跳跃值内的每个良好部件确定分数(F):对于每个良好部件,加上表示使所述拾取头从其当前位置移动至所述部件的成本的成本值(G),加上表示从所述部件移动至所述待拾取的第一部件的估计成本的成本值(H),并且使所述拾取头移动以便使得其定中在具有最低分数(F)的部件上方,并且重复这些步骤,直到所述拾取头定中在位于从所述待拾取的第一部件开始的所述跳跃值内的部件上方。
8.根据前述权利要求中任一项所述的方法,所述方法进一步包括以下步骤:
(a)识别一个或多个良好部件,所述一个或多个良好部件在从所述拾取头定中在其上的部件开始的所述跳跃值内;
(b)使所述拾取头移动以便使得其定中在被识别的一个或多个良好部件中的至少一个上方;
(c)使所述拾取头从所述一个或多个良好部件中的所述至少一个上方移动至待拾取的另一个良好部件上方,而不拾取所述一个或多个良好部件中的所述至少一个;
(d)使所述拾取头定中在所述待拾取的另一个良好部件上方;
(e)拾取所述待拾取的另一个良好部件;
(f)重复所述步骤a至e,直到已经从所述载件上拾取了预定数量的部件。
9.根据前述权利要求中任一项所述的方法,所述方法进一步包括以下步骤:
(a)识别一个或多个良好部件,所述一个或多个良好部件在由所述待拾取的第一良好部件占据的位置的所述跳跃值内;
(b)使所述拾取头移动以便使得其定中在被识别的一个或多个良好部件中的至少一个上方;
(c)使所述拾取头从所述一个或多个良好部件中的所述至少一个上方移动至待拾取的第二良好部件上方,而不拾取所述一个或多个良好部件中的所述至少一个;
(d)使所述拾取头定中在所述待拾取的第二良好部件上方;
(e)拾取所述待拾取的第二良好部件。
10.根据前述权利要求中任一项所述的方法,其中,所述方法进一步包括以下步骤:
生成映射文件,所述映射文件具有表示所述良好部件在所述载件上的位置以及所述劣质部件在所述载件上的位置的数据,以及其中,用于相应载件的所述映射文件是在从所述载件上拾取任何部件之前生成的;以及
使用所述映射文件来识别在所述第一参考位置的所述跳跃值内的一个或多个良好部件,和/或识别在所述拾取头定中在其上的部件的所述跳跃值内的一个或多个良好部件。
11.根据前述权利要求中任一项所述的方法,其中,所述载件上的所述第一参考位置是所述拾取头定中在其上的位置,所述第一参考位置由所述载件上的基准点限定,或者是所述载件上的预定部件。
12.一种部件处理设备,所述部件处理设备包括:
拾取头,所述拾取头可操作以从载件上拾取部件;以及
数据处理装置,所述数据处理装置被编程为实施根据权利要求1至11中任一项所述的方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/IB2016/050519 WO2017134485A1 (en) | 2016-02-02 | 2016-02-02 | A method and apparatus for picking components from a carrier |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108352342A true CN108352342A (zh) | 2018-07-31 |
Family
ID=55315461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680063353.3A Pending CN108352342A (zh) | 2016-02-02 | 2016-02-02 | 用于从载件上拾取部件的方法和设备 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20180277408A1 (zh) |
EP (1) | EP3411902A1 (zh) |
KR (1) | KR20180109839A (zh) |
CN (1) | CN108352342A (zh) |
PH (1) | PH12018500503A1 (zh) |
TW (1) | TW201728519A (zh) |
WO (1) | WO2017134485A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10707138B1 (en) * | 2017-03-29 | 2020-07-07 | Xilinx, Inc. | High yield package assembly technique |
KR102369934B1 (ko) * | 2017-06-23 | 2022-03-03 | 삼성전자주식회사 | 칩 실장장치 및 이를 이용한 칩 실장방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6174788B1 (en) * | 1998-02-05 | 2001-01-16 | Texas Instruments Incorporated | Partial semiconductor wafer processing with multiple cuts of random sizes |
CN102194710A (zh) * | 2010-03-04 | 2011-09-21 | 沈亚容 | 旋转式芯片结合设备及其方法 |
US20140002128A1 (en) * | 2012-06-27 | 2014-01-02 | Texas Instruments Incorporated | Die Attach Pick Error Detection |
US20140264962A1 (en) * | 2013-03-12 | 2014-09-18 | Microchip Technology Incorporated | Wafer Mapping Process Control with Indicator Line |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100047053A1 (en) * | 2008-08-19 | 2010-02-25 | Silverbrook Research Pty Ltd | Die picker for picking printhead die from a wafer |
US20100047962A1 (en) * | 2008-08-19 | 2010-02-25 | Silverbrook Research Pty Ltd | Multi-chip printhead assembler |
EP2339611B1 (en) * | 2009-12-23 | 2015-11-11 | ISMECA Semiconductor Holding SA | Wafer handler comprising a vision system |
-
2016
- 2016-02-02 WO PCT/IB2016/050519 patent/WO2017134485A1/en active Application Filing
- 2016-02-02 KR KR1020187007394A patent/KR20180109839A/ko unknown
- 2016-02-02 US US15/762,231 patent/US20180277408A1/en not_active Abandoned
- 2016-02-02 CN CN201680063353.3A patent/CN108352342A/zh active Pending
- 2016-02-02 EP EP16703612.8A patent/EP3411902A1/en not_active Withdrawn
- 2016-11-10 TW TW105136627A patent/TW201728519A/zh unknown
-
2018
- 2018-03-08 PH PH12018500503A patent/PH12018500503A1/en unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6174788B1 (en) * | 1998-02-05 | 2001-01-16 | Texas Instruments Incorporated | Partial semiconductor wafer processing with multiple cuts of random sizes |
CN102194710A (zh) * | 2010-03-04 | 2011-09-21 | 沈亚容 | 旋转式芯片结合设备及其方法 |
US20140002128A1 (en) * | 2012-06-27 | 2014-01-02 | Texas Instruments Incorporated | Die Attach Pick Error Detection |
US20140264962A1 (en) * | 2013-03-12 | 2014-09-18 | Microchip Technology Incorporated | Wafer Mapping Process Control with Indicator Line |
CN105009269A (zh) * | 2013-03-12 | 2015-10-28 | 密克罗奇普技术公司 | 具有指示线的晶片映射过程控制 |
Also Published As
Publication number | Publication date |
---|---|
KR20180109839A (ko) | 2018-10-08 |
TW201728519A (zh) | 2017-08-16 |
US20180277408A1 (en) | 2018-09-27 |
EP3411902A1 (en) | 2018-12-12 |
WO2017134485A1 (en) | 2017-08-10 |
PH12018500503A1 (en) | 2018-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9934565B2 (en) | Systems and methods for automatically verifying correct die removal from film frames | |
KR100598787B1 (ko) | 다이렉트 프로브 센싱을 위한 개선된 방법 및 장치 | |
US8654190B2 (en) | Imaging position correction method, imaging method, and substrate imaging apparatus | |
JP4896136B2 (ja) | 改善された構成部品ピックイメージ処理を備えたピックアンドプレース機 | |
US20120024089A1 (en) | Methods of teaching bonding locations and inspecting wire loops on a wire bonding machine, and apparatuses for performing the same | |
US10388609B2 (en) | Die attach pick error detection | |
US20070018673A1 (en) | Electronic component testing apparatus | |
CN109142380A (zh) | 电路板的故障检测方法、装置和系统 | |
CN1096111C (zh) | 存储器大规模集成电路特定部分的搜索方法和装置 | |
CN114441942A (zh) | Pcb板的飞针测试方法、系统、设备及存储介质 | |
CN108352342A (zh) | 用于从载件上拾取部件的方法和设备 | |
US6756796B2 (en) | Method of search and identify reference die | |
CN104637781B (zh) | 一种在处理机台上生成用于定位晶圆的制程的方法 | |
CN111146103A (zh) | 晶圆的检测方法及检测设备 | |
US10302697B2 (en) | Automated scan chain diagnostics using emission | |
CN115035031A (zh) | Pin针的缺陷检测方法、装置、电子设备及存储介质 | |
JP7427258B2 (ja) | ロボットセルを較正するためのデバイスおよび方法 | |
CN106507656A (zh) | 装配位置的示教 | |
US6633663B1 (en) | Method and system for determining component dimensional information | |
JP4927776B2 (ja) | 部品実装方法 | |
CN102778206A (zh) | 零件间距测量装置及零件间距测量方法 | |
CN109596971B (zh) | 飞针测试机的对位方法 | |
CN110767575B (zh) | 用于处理基板的设备和方法 | |
JP6170140B2 (ja) | 基板外観検査装置 | |
US20070109010A1 (en) | Electronic component testing apparatus and method for electronic component testing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180731 |