KR20150126358A - 평탄화 방법, 기판 처리 시스템, ｍｒａｍ 제조 방법 및 ｍｒａｍ 소자 - Google Patents

평탄화 방법, 기판 처리 시스템, ｍｒａｍ 제조 방법 및 ｍｒａｍ 소자 Download PDF

Info

Publication number
KR20150126358A
KR20150126358A KR1020157024339A KR20157024339A KR20150126358A KR 20150126358 A KR20150126358 A KR 20150126358A KR 1020157024339 A KR1020157024339 A KR 1020157024339A KR 20157024339 A KR20157024339 A KR 20157024339A KR 20150126358 A KR20150126358 A KR 20150126358A
Authority
KR
South Korea
Prior art keywords
film
gcib
oxygen
forming
metal film
Prior art date
Application number
KR1020157024339A
Other languages
English (en)
Inventor
겐이치 하라
노리아키 도요다
이사오 야마다
Original Assignee
도쿄엘렉트론가부시키가이샤
코우리츠다이가쿠호우징 효고켄리츠다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤, 코우리츠다이가쿠호우징 효고켄리츠다이가쿠 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150126358A publication Critical patent/KR20150126358A/ko

Links

Images

Classifications

    • H01L43/12—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L43/02—
    • H01L43/08—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

MRAM의 MTJ 소자의 형성 전에 성막된 금속막을 확실하게 평탄화할 수 있는 평탄화 방법을 제공한다. 웨이퍼(W)에 있어서, SiO2막(42)에 매설된 Cu막(43)을 성막한 후, Cu막(43)의 표면에 산소의 GCIB를 조사해서 Cu막(43)을 평탄화하고, Ta막(44)을 성막한 후나, Ru막(45) 또는 Ta막(46)을 성막한 후, Ta막(44), Ru막(45) 또는 Ta막(46)에 산소의 GCIB를 조사해서 Ta막(44), Ru막(45) 또는 Ta막(46)을 평탄화하고, 또한 PtMn막(47)을 성막한 후, PtMn막(47)의 표면에 산소의 GCIB를 조사해서 PtMn막(47)을 평탄화하고, 그 후, CoFe 박막(55) 및 Ru 박막(56)을 성막하고, 또한 CoFeB 박막(51), MgO 박막(50) 및 CoFeB 박막(52)을 이 순서대로 성막함으로써 MTJ 소자(48)를 형성한다.

Description

평탄화 방법, 기판 처리 시스템, ＭＲＡＭ 제조 방법 및 ＭＲＡＭ 소자{PLANARIZATION METHOD, SUBSTRATE TREATMENT SYSTEM, MRAM MANUFACTURING METHOD, AND MRAM ELEMENT}
본 발명은 MRAM의 MTJ 소자의 형성 전에 성막된 금속막을 평탄화하는 평탄화 방법, 기판 처리 시스템, MRAM 제조 방법 및 MRAM 소자에 관한 것이다.
최근 들어, DRAM이나 SRAM을 대신하는 차세대 불휘발성 메모리로서 MRAM(Magnetoresistive Random Access Memory)(자기 저항 메모리)이 개발되어 있다. MRAM은 캐패시터 대신에 MTJ(Magnetic Tunnel Junction)(자기 터널 접합) 소자를 갖고, 자화 상태를 이용해서 기억을 행한다.
MTJ 소자는, 절연막, 예를 들어 MgO막과, 해당 MgO막을 사이에 두고 대향하는 2개의 강자성 막, 예를 들어 CoFeB막으로 이루어지는데, MgO막이 평탄화되어 있지 않으면 MTJ 소자의 특성에 악영향, 예를 들어 MR비(Magneto-Resistance ratio)의 저하를 초래한다.
도 16에 도시한 바와 같이, MTJ 소자(100)는, 금속막(104) 상에 형성되는데, MgO막(102) 및 CoFeB막(101, 103)이 모두 극박막이기 때문에, 금속막(104)의 표면의 요철의 영향을 받아서 평탄도가 악화된다.
평탄도를 개선하는 경우, 플라즈마를 사용하지 않는 평탄화 방법으로서, GCIB(Gas Cluster Ion Beam)(가스 클러스터 이온빔)를 사용하는 평탄화 방법이 알려져 있다.
GCIB는, 진공 분위기를 향해서 가스를 분사하여 가스를 구성하는 분자의 클러스터를 형성하고, 또한 해당 클러스터를 이온화하여, 바이어스 전압에 의해 이온화된 클러스터를 가속해서 웨이퍼에 충돌시키는 방법이다(예를 들어, 특허문헌 1 참조).
클러스터는, 당해 클러스터가 금속막 등에 충돌했을 때 당해 금속막의 표면을 따라 클러스터로부터 분자를 비산시켜서 해당 표면으로부터 돌출된 볼록부를 우선적으로 스퍼터하는 래터럴 스퍼터 효과를 갖는 것으로 알려져 있다.
금속막(104)을 GCIB로 평탄화하는 경우, 원자량이 큰 희가스, 예를 들어 아르곤(Ar) 가스가 사용된다.
일본 특허 공개 제2012-104859호 공보
그러나, 금속막(104)은, 난 에칭성의 귀금속으로 이루어지는 경우가 많아, 원자량이 큰 아르곤 가스의 GCIB를 사용해도 여전히 금속막(104)의 볼록부를 스퍼터해서 에칭하는 것은 곤란하여, 금속막(104)을 확실하게 평탄화하는 것은 곤란하다.
본 발명의 과제는, MRAM의 MTJ 소자의 형성 전에 성막된 금속막을 확실하게 평탄화할 수 있는 평탄화 방법, 기판 처리 시스템, MRAM 제조 방법 및 MRAM 소자를 제공하는 데 있다.
상기 과제를 해결하기 위해서, 본 발명에 따르면, 기판 상에 있어서, MRAM의 MTJ 소자의 형성 전에 성막된 금속막에 산소의 GCIB를 조사하는 평탄화 방법이 제공된다.
본 발명에 있어서, 유기산의 분위기 내에서 상기 금속막에 상기 산소의 GCIB를 조사하는 것이 바람직하다.
본 발명에 있어서, 상기 금속막에 상기 산소의 GCIB를 조사한 후에 상기 기판을 가열하는 것이 바람직하다.
본 발명에 있어서, 상기 기판 상에서는 상기 MTJ 소자의 형성 전에 복수의 금속막이 성막되고, 상기 복수의 금속막 중 하나의 금속막이 성막된 후이며, 상기 하나의 금속막을 덮는 다른 금속막이 성막되기 전에, 상기 하나의 금속막에 상기 산소의 GCIB를 조사하는 것이 바람직하다.
본 발명에 있어서, 적어도 상기 MTJ 소자가 형성되기 직전에 형성된 상기 금속막에 상기 산소의 GCIB를 조사하는 것이 바람직하다.
본 발명에 있어서, 상기 금속막에 상기 산소의 GCIB를 조사하기 전에 상기 기판을 가열하는 것이 바람직하다.
상기 과제를 해결하기 위해서, 본 발명에 따르면, 금속막을 성막하는 성막 처리실과, 산소의 GCIB를 조사하는 GCIB 조사 처리실을 구비하는 기판 처리 시스템으로서이며, 상기 성막 처리실은, MRAM의 MTJ 소자의 형성 전에 기판 상에 상기 금속막을 성막하고, 상기 GCIB 조사 처리실은, 상기 MTJ 소자의 형성 전에, 상기 성막된 금속막에 상기 산소의 GCIB를 조사하는 기판 처리 시스템이 제공된다.
본 발명에 있어서, 기판을 가열하는 가열 처리실을 더 구비하고, 상기 가열 처리실은, 상기 금속막의 성막 후이며 상기 금속막에의 산소의 GCIB의 조사 전에, 상기 기판을 가열하는 것이 바람직하다.
상기 과제를 해결하기 위해서, 본 발명에 따르면, 하부 전극을 형성하는 하부 전극 형성 스텝과, 상기 하부 전극 상에 하부 금속층을 형성하는 하부 금속층 형성 스텝과, 상기 하부 금속층 상에 반강자성층을 형성하는 반강자성층 형성 스텝과, 상기 반강자성층 상에 MTJ 소자를 형성하는 MTJ 소자 형성 스텝과, 상기 MTJ 소자 상에 상부 전극을 형성하는 상부 전극 형성 스텝을 갖고, 상기 하부 전극 형성 스텝 및 상기 하부 금속층 형성 스텝의 사이, 상기 하부 금속층 형성 스텝 및 상기 반강자성층 형성 스텝의 사이, 및 상기 반강자성층 형성 스텝 및 상기 MTJ 소자 형성 스텝의 사이 중 적어도 어느 하나에 있어서 실행되는 평탄화 스텝을 더 갖고, 상기 평탄화 스텝에서는 형성된 금속막에 산소의 GCIB를 조사하는 MRAM 제조 방법이 제공된다.
상기 과제를 해결하기 위해서, 본 발명에 따르면, 하부 전극을 형성하는 하부 전극 형성 스텝과, 상기 하부 전극을 평탄화하는 평탄화 스텝과, 상기 평탄화된 하부 전극 상에 MTJ 소자를 형성하는 MTJ 소자 형성 스텝과, 상기 MTJ 소자 상에 반강자성층을 형성하는 반강자성층 형성 스텝과, 상기 반강자성층 상에 상부 금속층을 형성하는 상부 금속층 형성 스텝과, 상기 상부 금속층 상에 상부 전극을 형성하는 상부 전극 형성 스텝을 갖고, 상기 평탄화 스텝에서는 형성된 금속막에 산소의 GCIB를 조사하는 MRAM 제조 방법이 제공된다.
상기 과제를 해결하기 위해서, 본 발명에 따르면, 금속막 상에 형성된 MTJ 소자를 적어도 구비하는 MRAM 소자로서이며, 상기 금속막의 평탄도가 Ra로 1.0nm 이하인 MRAM 소자가 제공된다.
본 발명에 따르면, MRAM의 MTJ 소자의 형성 전에 성막된 금속막을 확실하게 평탄화할 수 있다.
도 1은 본 발명의 제1 실시 형태에 관한 기판 처리 시스템의 구성을 개략적으로 도시하는 평면도이다.
도 2는 도 1에서의 평탄화 처리 모듈의 구성을 개략적으로 도시하는 단면도이다.
도 3은 도 2에서의 GCIB 조사 장치의 구성을 개략적으로 도시하는 단면도이다.
도 4는 산소의 GCIB의 조사에 의한 평탄화 처리를 설명하기 위한 단면도이다.
도 5는 본 실시 형태에 관한 평탄화 방법이 적용되는 MRAM의 구성을 개략적으로 도시하는 단면도이다.
도 6은 MRAM의 제조 과정에서의 Cu막의 요철의 다른 금속막으로의에의 전파를 설명하기 위한 단면도이다.
도 7은 산소의 GCIB의 조사에 의한 Cu막의 평탄화를 설명하기 위한 단면도이다.
도 8은 MRAM의 제조 과정에서의 Ta막의 요철의 다른 금속막으로의에의 전파를 설명하기 위한 단면도이다.
도 9는 산소의 GCIB의 조사에 의한 Ta막의 평탄화를 설명하기 위한 단면도이다.
도 10은 MRAM의 제조 과정에서의 PtMn막의 요철의 다른 금속막으로의에의 전파를 설명하기 위한 단면도이다.
도 11은 산소의 GCIB의 조사에 의한 PtMn막의 평탄화를 설명하기 위한 단면도이다.
도 12는 본 실시 형태에 관한 평탄화 방법이 적용되는 MRAM 제조 처리의 흐름도이다.
도 13은 본 발명의 제2 실시 형태에 관한 기판 처리 시스템의 구성을 개략적으로 도시하는 평면도이다.
도 14는 본 실시 형태에 관한 평탄화 방법의 흐름도이다.
도 15는 본 실시 형태에 관한 평탄화 방법의 변형예의 흐름도이다.
도 16은 MRAM의 일반적인 구성을 개략적으로 도시하는 단면도이다.
이하, 본 발명의 실시 형태에 대해서 도면을 참조하면서 설명한다.
먼저, 본 발명의 제1 실시 형태에 관한 기판 처리 시스템에 대해서 설명한다.
도 1은, 본 실시 형태에 관한 기판 처리 시스템의 구성을 개략적으로 도시하는 평면도이다.
도 1에서, 기판 처리 시스템(10)은, 예를 들어 복수의 웨이퍼(W)(도면 중 파선으로 나타냄)를 수용하는 용기, 예를 들어 FOUP(Front Opening Unified Pod)(11)로부터 웨이퍼(W)를 반출하는 로더 모듈(12)과, 웨이퍼(W)에 성막 처리를 실시하는 복수의 성막 처리 모듈(13)(성막 처리실)과, 성막 처리가 실시된 웨이퍼(W)에 후술하는 도 4의 평탄화 처리를 실시하는 평탄화 처리 모듈(14)(GCIB 조사 처리실)과, 각 성막 처리 모듈(13)에의 각 웨이퍼(W)의 반출입을 행하는 트랜스퍼 모듈(15)과, 로더 모듈(12)과 및 트랜스퍼 모듈(15)의 사이에 각 웨이퍼(W)의 수수를 행하는 2개의 로드록 모듈(16)을 구비한다.
로더 모듈(12)은, 내부가 대기 개방된 대략 직육면체 형상의 반송실로 이루어지며, FOUP(11)를 장착 가능한 로드 포트(17)를 갖고, 해당 로드 포트(17)에 장착된 FOUP(11)에의 각 웨이퍼(W)의 반출입을 행하는 반송 아암(18)(도면 중 파선으로 나타냄)을 반송실의 내부에 갖는다.
트랜스퍼 모듈(15)의 둘레에는 복수의 성막 처리 모듈(13)이 방사상으로 배치되어 접속되고, 해당 트랜스퍼 모듈(15)은 내부가 감압된 반송실을 갖고, 반송실의 내부에 배치된 반송 아암(19)(도면 중 파선으로 나타냄)에 의해 각 성막 처리 모듈(13), 평탄화 처리 모듈(14) 및 각 로드록 모듈(16)의 사이의 각 웨이퍼(W)의 반송을 행한다.
로드록 모듈(16)은, 내부를 대기압 환경 및 감압 환경으로 전환 가능한 대기실로 이루어지며, 로더 모듈(12)의 반송 아암(18) 및 트랜스퍼 모듈(15)의 반송 아암(19)이 로드록 모듈(16)을 통해서 각 웨이퍼(W)의 수수를 행한다.
각 성막 처리 모듈(13)은 내부가 감압된 처리실을 갖고, 웨이퍼(W)를 낱장으로 수용해서 처리실 내에서 발생시킨 플라즈마의 스퍼터에 의해 당해 웨이퍼(W)에 성막 처리를 실시한다.
기판 처리 시스템(10)은, 제어부(20)를 구비하고, 해당 제어부(20)는, 예를 들어 원하는 레시피를 실현하는 프로그램에 따라서 기판 처리 시스템(10)의 각 구성 요소의 동작을 제어하여 각 웨이퍼(W)에 원하는 레시피에 대응하는 처리를 실시한다. 또한, 도 1에서는, 제어부(20)는 로더 모듈(12)에 접속되어 있지만, 제어부(20)는 기판 처리 시스템(10)에서의 어느 하나의 구성 요소에 접속되어도 되고, 또한 어느 하나의 구성 요소가 제어부(20)를 갖고 있어도 되고, 또한 제어부(20)는, 기판 처리 시스템(10)과는 다른 장소에 설치된 외부 서버로서 구성되어도 된다.
도 2는, 도 1에서의 평탄화 처리 모듈의 구성을 개략적으로 도시하는 단면도이다.
도 2에서, 평탄화 처리 모듈(14)은, 웨이퍼(W)를 수용하는 처리실(21)과, 해당 처리실(21) 내의 하방에 배치된 적재대(22)와, 해당 적재대(22)의 상면에 적재되어 웨이퍼(W)를 정전 흡착하는 정전 척(23)과, 해당 정전 척(23)을 정전 흡착된 웨이퍼(W)와 함께 적재대(22)로부터 이격시키는 아암부(24)와, 처리실(21)의 측벽부에 배치되어 산소의 GCIB를 대략 수평하게 조사하는 GCIB 조사 장치(25)와, 내부에 유기산, 예를 들어 아세트산을 저장하고, 또한 처리실(21) 내와 연통하는 유기산 저장조(26)를 갖는다.
평탄화 처리 모듈(14)에서는, 아암부(24)가, 정전 흡착된 웨이퍼(W)가 GCIB 조사 장치(25)에 대향하도록 정전 척(23)을 적재대(22)로부터 이격시키고, GCIB 조사 장치(25)는 대향하는 웨이퍼(W)를 향해서 산소의 GCIB를 조사한다.
유기산 저장조(26)는 연통 관(27)에 의해 처리실(21)에 접속되는데, 해당 연통 관(27)은 밸브(28)를 갖고, 해당 밸브(28)의 개폐에 의해 처리실(21) 및 유기산 저장조(26)의 연통을 제어한다. 밸브(28)가 개방되었을 때, 유기산 저장조(26) 내에서 증발한 아세트산의 가스가 연통 관(27)을 통해서 처리실(21) 내에 도입된다.
적재대(22)는 냉매 유로 및 히터(모두 도시하지 않음)를 내장하여, 아암부(24)가 적재대(22)에 수용되고 정전 척(23)이 적재대(22)의 상면에 적재될 때, 정전 흡착된 웨이퍼(W)를 냉각하는 한편, 당해 웨이퍼(W)를 가열할 수도 있다.
도 3은, 도 2에서의 GCIB 조사 장치의 구성을 개략적으로 도시하는 단면도이다.
도 3에서, GCIB 조사 장치(25)는, 대략 수평하게 배치되고, 또한 내부가 감압된 통 형상의 본체(29)와, 해당 본체(29)의 일단에 배치되는 노즐(30)과, 판상의 스키머(31)와, 이오나이저(32)와, 가속기(33)와, 영구 자석(34)과, 애퍼쳐판(35)을 갖는다.
노즐(30)은 본체(29)의 중심축을 따라 배치되고, 해당 중심축을 따라 산소 가스를 분출한다. 스키머(31)는, 본체(29) 내의 횡단면을 덮도록 배치되고, 중심부가 본체(29)의 중심축을 따라 노즐(30)을 향해서 돌출되고어, 해당 돌출된 부분의 정상부에 세공(36)을 갖는다. 애퍼쳐판(35)도 본체(29) 내의 횡단면을 덮도록 배치되고, 본체(29)의 중심축에 대응하는 부분에 애퍼쳐 구멍(37)을 갖고, 본체(29)의 타단도 본체(29)의 중심축에 대응하는 부분에 애퍼쳐 구멍(38)을 갖는다.
이오나이저(32), 가속기(33) 및 영구 자석(34)은 모두 본체(29)의 중심축을 둘러싸도록 배치되며, 이오나이저(32)는, 내장된 필라멘트를 가열함으로써 전자를 본체(29)의 중심축을 향해서 방출하고, 가속기(33)는, 본체(29)의 중심축을 따라 전위차를 발생시키고, 영구 자석(34)은, 본체(29)의 중심축 근방에서 자계를 발생시킨다.
GCIB 조사 장치(25)에서는, 본체(29)의 일단측(도면 중 좌측)으로부터 타단측(도면 중 우측)에 걸쳐서, 노즐(30), 스키머(31), 이오나이저(32), 가속기(33), 애퍼쳐판(35) 및 영구 자석(34)이 이 순서대로 배치된다.
노즐(30)이 감압된 본체(29)의 내부를 향해서 산소 가스를 분출하면, 산소 가스의 체적이 급격하게 커져지고, 산소 가스는 급격한 단열 팽창을 일으켜서 산소 분자가 급냉된다. 각 산소 분자는 급냉되면, 운동 에너지가 저하되어서 각 산소 분자간에 작용하는 분자간력(반데르발스 힘)에 의해 서로 밀착되고, 이에 의해, 다수의 산소 분자로 이루어지는 복수의 산소 가스 클러스터(39)가 형성된다.
스키머(31)는, 세공(36)에 의해 복수의 산소 가스 클러스터(39) 중 본체(29)의 중심축을 따라 이동하는 산소 가스 클러스터(39)만을 선별하고, 이오나이저(32)는, 본체(29)의 중심축을 따라 이동하는 산소 가스 클러스터(39)에 전자를 충돌시킴으로써 당해 산소 가스 클러스터(39)를 이온화하고, 가속기(33)는, 이온화된 산소 가스 클러스터(39)를 전위차에 의해 본체(29)의 타단측으로 가속하고, 애퍼쳐판(35)은, 애퍼쳐 구멍(37)에 의해, 가속된 산소 가스 클러스터(39) 중 본체(29)의 중심축을 따라 이동하는 산소 가스 클러스터(39)만을 선별하고, 영구 자석(34)은, 자계에 의해 비교적 작은 산소 가스 클러스터(39)(이온화된 산소 분자의 단량체를 포함함)의 진로를 변경한다. 영구 자석(34)에서는, 비교적 큰 산소 가스 클러스터(39)도 자계의 영향을 받지만, 질량이 크기 때문에, 자력에 의해 진로가 변경되지 않고, 본체(29)의 중심축을 따라 이동을 계속한다.
영구 자석(34)을 통과한 비교적 큰 산소 가스 클러스터(39)는, 본체(29)의 타단의 애퍼쳐 구멍(38)을 통과해서 본체(29)의 밖으로 사출되어, 웨이퍼(W)를 향해서 조사된다.
그런데, 본 발명자는 본 발명에 앞서, 난 에칭성의 금속인 구리의 에칭을 촉진하기 위해서, CMP(Chemical Mechanical Polishing)에 의해 표면이 연마된 구리 기판에 산소 이온빔 및 아세트산 가스의 분위기 내에서 산소의 GCIB를 조사한 결과, 모두 구리 기판의 표면을 에칭할 수 있었지만, 산소 이온빔을 조사한 경우보다도, 산소의 GCIB를 조사한 경우가 더 구리 기판의 평탄도가 향상되어 있음을 확인하였다. 예를 들어, CMP에 의해 연마된 구리 기판의 평탄도가 Ra=0.819nm이었는데던 바, 산소 이온빔을 조사한 경우에는 해당동 평탄도가 Ra=1.192nm로 오히려 악화된 한편, 산소의 GCIB를 조사한 경우에는 해당동 평탄도가 Ra=0.511nm로 향상되어 있음을 확인하였다.
또한, 발명자는, 스퍼터에 의해 성막된 후에 결정화한 난 에칭성의 금속인 백금 기판을 향하여, 아세트산 가스가 존재하지 않는 분위기 내 및 아세트산 가스의 분위기 내의 각각에 있어서 산소의 GCIB를 조사한 결과, 모두 백금 기판의 평탄도가 향상되어 있음을 확인하였다. 예를 들어, 결정화한 백금 기판의 평탄도가 Ra=1.85nm이었는데던 바, 아세트산 가스가 존재하지 않는 분위기 내에서 산소의 GCIB를 조사한 경우에는 해당동 평탄도가 Ra=1.0nm로 향상되었고, 또한 아세트산 가스의 분위기 내에서 산소의 GCIB를 조사한 경우에는 해당동 평탄도가 Ra=0.96nm로 향상되어 있음을 확인하였다.
또한, 아세트산 가스가 존재하지 않는 분위기 내에서 산소의 GCIB를 조사한 경우에는, 백금 기판의 표면에 백금뿐만 아니라 백금의 산화물이 존재하는 한편, 아세트산 가스의 분위기 내에서 산소의 GCIB를 조사한 경우에는, 백금 기판의 표면에 백금만이 존재하고 있는 것도 확인하였다.
이상의 확인 결과로부터, 본 발명자는, 난 에칭성의 금속이어도 산소의 GCIB를 조사함으로써 산화물로 변질시킬 수 있고, 또한 당해 산화물은 아세트산 가스에 의해 용이하게 제거할 수 있다는 지견을 얻었다.
이상의 지견에 기초하여, 본 발명자는, 산소의 GCIB에 의해 난 에칭성의 금속막의 평탄도를 향상할 수 있는 이유를 이하와 같이 추정하였다.
먼저, 산소의 GCIB가 난 에칭성의 금속막의 표면에 충돌하면, 산소 분자의 클러스터가 갖는 큰 운동 에너지에 의해 금속과 산소의 화학 반응이 촉진되어서 금속막의 표면에 금속의 산화물이 생성된다. 이 화학 반응은 산소 분자의 클러스터가 충돌하기 쉬운 표면의 볼록부에서 우선적으로 진행되는데, 난 에칭성의 귀금속이어도 귀금속의 산화물은 그 자체의 증기압이 다른 일반의 금속 산화물보다도 높고, 또한 처리실 내의 압력과 동일 정도이거나, 또는 그 이상이기 때문에 승화하기 쉽고, 또한 아세트산 등의 카르복실기를 갖는 유기산은 귀금속과 착체를 형성해서 귀금속의 산화물의 승화를 보조하기 때문에, 아세트산 가스는 금속의 산화물을 용이하게 제거한다.
한편, 산소의 GCIB는, 금속막의 표면에 충돌했을 때 당해 금속막의 표면을 따라 산소 분자의 클러스터로부터 산소 분자를 비산시켜서 해당 표면으로부터 돌출된 볼록부를 우선적으로 스퍼터한다.
즉, 유기산 가스의 분위기 중에서 산소의 GCIB를 금속막의 표면에 조사하면, 표면의 볼록부의 우선적인 산화물로의 변질, 승화라는 화학적 제거와, 표면의 볼록부의 산소 분자에 의한 우선적인 스퍼터라는 물리적 제거와의 상승시너지 효과에 의해 금속막의 평탄도가 향상된다.
그런데, 금속막의 평탄화 기술로서, 금속막의 형성 후에 당해 금속막의 표면을 플라즈마 중의 양이온에 의해 스퍼터하여, 평탄화하는 것이 검토되고 있지만, 양이온은 바이어스 전압에 의해 금속막으로 끌려 들어가기 때문에, 금속막의 표면의 요철뿐만 아니라 평탄부도 에칭하는 경우가 있어, 도리어오히려 금속막의 평탄도가 악화되는 경우가 있다.
따라서, 플라즈마 중의 양이온에 의한 스퍼터를 사용하지 않고 금속막의 평탄도를 향상시킬 수 있는, 상술한 산소의 GCIB의 금속막의 표면에의 조사는, 금속막의 평탄화 기술로서 대단히 유효하다. 또한, (MTJ)소자의 구성 막을 산화시키는 산소 가스 등의 산화 가스는 소자의 성능을 열화시키기 때문에, 통상의 MRAM의 제조 처리에서는 사용되지 않지만, 본 발명에서는 상술한 바와 같이, 산소를 GCIB에 사용하고, 또한 유기산에 의한 산화막의 제거를 병용함으로써 산소를 사용하는 것이 가능하게 된다.
본 실시 형태에서는, 상기 지견에 기초하여, MRAM의 제조 과정에서, MTJ 소자의 형성 전에 성막된 금속막(40)에, 도 4에 도시한 바와 같이, 산소 가스 클러스터(39)로 이루어지는 산소의 GCIB를 조사해서 해당 금속막(40)을 평탄화한다.
도 5는, 본 실시 형태에 관한 평탄화 방법이 적용되는 MRAM의 구성을 개략적으로 도시하는 단면도이다. MRAM은 웨이퍼(W)의 표면에 다수 형성되는데, 도 5는 복수의 금속막 등의 적층 구조에 가공을 실시해서 얻어진 MRAM을 나타낸다. 또한, 도 6 이하의 적층 구조도 가공이 실시된 상태로 나타낸다. MRAM은 MTJ 소자를 갖는 전자 디바이스이며, MTJ 소자는, 통상 산화막이, (자화 방향이 고정된) 고정층인 강자성체층 및 (자화 방향이 자유로운) 자유층인 강자성체층 사이에 끼워진 구조를 나타내고, 산화막은, 통상 AlOx나 MgO로 이루어지며, 강자성체층은 NiFe 합금, CoFe 합금이나 CoFeB 합금 등으로 이루어진다.
도 5에서, MRAM(41)(MRAM 소자)은, 웨이퍼(W)의 실리콘 기초부 상에 형성된 SiO2막(42)에 매설된 Cu막(43)과, 해당 Cu막(43) 상에 성막된 Ta막(44)과, 해당 Ta막(44) 상에 성막된 Ru막(45)과, 해당 Ru막(45) 상에 성막된 Ta막(46)과, 해당 Ta막(46) 상에 성막된 반강자성층인 PtMn막(47)과, 해당 PtMn막(47) 상에 형성된 CoFe 박막(55)과, 해당 CoFe 박막(55) 상에 형성된 Ru 박막(56)과, 해당 Ru 박막(56) 상에 형성된 MTJ 소자(48)와, 해당 MTJ 소자(48) 상에 성막된 Ta막(49)을 갖고, MTJ 소자(48)는, MgO 박막(50)과, 해당 MgO 박막(50)을 사이에 두고 대향하는 2개의 CoFeB 박막(51, 52)으로 이루어진다. Cu막(43) 및 Ta막(44)은 하부 전극을 구성하고, Ta막(49)은 상부 전극을 구성한다.
Cu막(43)은, SiO2막(42)에 플라즈마 에칭 등에 의해 홈이 형성된 후, 해당 홈에 도금 등에 의해 Cu를 매립함으로써 형성되고, Ta막(44) 내지 Ru 박막(56), Ta막(49)의 각각은, 각 성막 처리 모듈(13)에 있어서 플라즈마의 스퍼터에 의해 성막되고, MTJ 소자(48)의 각 박막(50 내지 52)도 각 성막 처리 모듈(13)에 있어서 플라즈마의 스퍼터에 의해 성막된다.
MRAM(41)에서는, MTJ 소자(48)의 특성을 유지하기 위해서, 각 박막(50 내지 52, 55, 56), 특히, MgO 박막(50)이 평탄화되며, MgO 박막(50)은 막 두께가 일정, 예를 들어 약 1nm 정도인 것이 바람직하다.
한편, MRAM(41)의 제조 과정에서는, 예를 들어 도 6에 도시한 바와 같이, Cu막(43)이 성막된 후, Cu막(43)의 표면이 CMP에 의해 연마되는데, CMP나 후속하는계속되는 Ta막(44)의 상방에 형성되는 절연막, 예를 들어 SiCN막의 에칭 시에 있어서의 플라즈마에의 폭로에 의해 Cu막(43)의 표면에 요철이 발생한다. 또한, SiCN막은 Cu막(43)의 형성 과정에서 에칭에 의해 제거되기 때문에, 도 6에는 도시되어나타나 있지 않다.
해당 Cu막(43)의 표면의 요철을 제거하지 않고, Ta막(44) 이후의 막을 성막하면, 각 금속막은 Cu막(43)의 표면의 요철을 전파하여, MTJ 소자(48)의 각 박막(50 내지 52)도 평탄화되지 않는다.
따라서, 본 실시 형태에서는, Cu막(43)의 표면이 플라즈마에 폭로되어서 표면에 요철이 발생한 후이며, Ta막(44)이 성막되기 전에, 웨이퍼(W)를 평탄화 처리 모듈(14)에 반입하여, 처리실(21) 내의 아세트산 가스의 분위기 중에서, 도 7에 도시한 바와 같이, GCIB 조사 장치(25)에 의해 산소 가스 클러스터(39)로 이루어지는 산소의 GCIB를 Cu막(43)에 조사한다. 이 경우, Cu막(43)의 요철이, 상술한 화학적 제거 및 물리적 제거에 의해 제거되어서 Cu막(43)의 표면이 평탄화된다.
또한, Ta막(44) 내지 Ta막(46)의 각각은 플라즈마의 스퍼터에 의해 성막되기 때문에, 성막 직후는 아몰퍼스 상태이지만, 그 후, Ta막(44) 내지 Ta막(46)의 각각에 있어서 토탈 에너지를 삭감하기 위해서 다결정 성장이 진행되고, 체적 수축 및 변형이 발생해서 Ta막(44) 내지 Ta막(46)의 각각의 표면에 요철이 발생한다.
여기서, 도 8에 도시한 바와 같이, 예를 들어 다결정 성장의 진행에 의해 발생한 Ta막(46)의 표면의 요철을 제거하지 않고, PtMn막(47)을 성막하면, PtMn막(47) 내지 Ru 박막(56)은 Ta막(46)의 표면의 요철을 전파하여, MTJ 소자(48)의 각 박막(50 내지 52)도 평탄화되지 않는다.
따라서, 본 실시 형태에서는, Ta막(46)의 표면에 다결정 성장의 진행에 의해 요철이 발생한 후이며, PtMn막(47)이 성막되기 전에, 웨이퍼(W)를 평탄화 처리 모듈(14)에 반입하여, 처리실(21) 내의 아세트산 가스의 분위기 중에서, 도 9에 도시한 바와 같이, 산소의 GCIB를 Ta막(46)에 조사한다. 이 경우, Ta막(46)의 요철이, 상술한 화학적 제거 및 물리적 제거에 의해 제거되어서 Ta막(46)의 표면이 평탄화된다. 또한, Ta막(44) 내지 Ta막(46)에 대해서는, 어느 하나의 막을 산소의 GCIB에 의해 평탄화해도 되고, Ta막(44) 내지 Ta막(46) 모두를 산소의 GCIB에 의해 평탄화해도 된다.
또한, PtMn막(47)도 플라즈마의 스퍼터에 의해 성막되기 때문에, 성막 직후는 아몰퍼스 상태이지만, 그 후, 다결정 성장이 진행되어 표면에 요철이 발생한다.
여기서, 도 10에 도시한 바와 같이, 다결정 성장의 진행에 의해 발생한 PtMn막(47)의 표면 요철을 제거하지 않고, MTJ 소자(48)를 형성하면, CoFe 박막(55), Ru 박막(56)이나 CoFeB 박막(51)은, PtMn막(47)의 표면의 요철을 전파하여, MgO 박막(50)도 평탄화되지 않는다.
따라서, 본 실시 형태에서는, PtMn막(47)의 표면에 다결정 성장의 진행에 의해 요철이 발생한 후이며, MTJ 소자(48)가 형성되기 전에, 웨이퍼(W)를 평탄화 처리 모듈(14)에 반입하여, 처리실(21) 내의 아세트산 가스의 분위기 중에서, 도 11에 도시한 바와 같이, 산소의 GCIB를 PtMn막(47)에 조사한다. 이 경우, PtMn막(47)의 요철이, 상술한 화학적 제거 및 물리적 제거에 의해 제거되어서 PtMn막(47)의 표면이 평탄화된다.
또한, CoFe 박막(55)이나 Ru 박막(56)도, 성막 직후에는 아몰퍼스 상태이며, 다결정 성장의 진행에 의해 요철이 발생하는 경우가 있지만, CoFe 박막(55)이나 Ru 박막(56)은 다른 금속막에 비해 더 얇기 때문에, 발생하는 요철도 그다지 크지 않아, MgO 박막(50)의 평탄도에 거의 영향을 주지 않는다. 또한, CoFe 박막(55)이나 Ru 박막(56)은 극박이기 때문에, 평탄화 자체가 곤란하다. 따라서, MgO 박막(50)의 평탄화에 대해서는, CoFe 박막(55)이나 Ru 박막(56)의 평탄화보다도, 오히려 PtMn막(47)의 평탄화가 효과적이다.
도 12는, 본 실시 형태에 관한 평탄화 방법이 적용되는 MRAM 제조 처리의 흐름도이다. 본 제조 처리는, 소정의 프로그램에 따라서 제어부(20)가 기판 처리 시스템(10)의 각 구성 요소의 동작을 제어함으로써 실행된다.
도 12에서, 먼저, 웨이퍼(W)를 성막 처리 모듈(13)에 반입해서 SiO2막(42)에 매설된 Cu막(43)을 성막한 후, 웨이퍼(W)를 연마 모듈(도시 생략)에 반입해서 CMP에 의해 Cu막(43)의 표면을 연마하여, 당해 Cu막(43)을 하부 전극의 일부로서 형성한다(스텝 S1201).
계속해서, 웨이퍼(W)를 평탄화 처리 모듈(14)에 반입하고, 웨이퍼(W)를 정전 척(23)에 정전 흡착시켜, 해당 정전 흡착된 웨이퍼(W)를, 예를 들어 상온 이하로 냉각하고, 처리실(21) 내에 유기산 저장조(26)로부터 증발한 아세트산 가스를, 예를 들어 5.3×10-3Pa로 도입하고, 아암부(24)에 의해 정전 척(23)에 정전 흡착된 웨이퍼(W)를 GCIB 조사 장치(25)에 대향시켜, 해당 GCIB 조사 장치(25)로부터 웨이퍼(W)를 향해서 산소의 GCIB를 조사하여, Cu막(43)을 평탄화한다(스텝 S1202). 이때, 아암부(24)는, 정전 척(23)을 도 2 중의 상하 방향이나 안쪽 방향으로 이동시켜서 웨이퍼(W)의 전체면을 산소의 GCIB에 의해 주사시킨다. 또한, 산소의 GCIB에 의한 Cu막(43)의 평탄화를 촉진하기 위해서, 산소의 GCIB에 대하여 웨이퍼(W)를 정면으로 대향시키지 않고, 해당 웨이퍼(W)를 산소의 GCIB에 대하여 경사지게 해도 된다.
계속해서, 웨이퍼(W)를 성막 처리 모듈(13)에 반입해서 Ta막(44)을 성막한 후, 하부 금속층으로서의 Ru막(45)이나 Ta막(46)을 성막한다(스텝 S1203). Ta막(44), Ru막(45) 및 Ta막(46)은, 동일한 성막 처리 모듈(13)에 의해 성막해도 되고, 각각 상이한 성막 처리 모듈(13)에 의해 성막해도 된다.
Ta막(44), Ru막(45) 및 Ta막(46)에서는, 다결정 성장의 진행에 수반하여 Ta막(44), Ru막(45) 및 Ta막(46)의 각각의 표면에 요철이 발생하는데, 어느 정도 다결정 성장이 진행된 후, 웨이퍼(W)를 평탄화 처리 모듈(14)에 반입하여, 스텝 S1202와 마찬가지로, 산소의 GCIB를 웨이퍼(W)에 조사함으로써, Ta막(44), Ru막(45) 및 Ta막(46)을 평탄화한다(스텝 S1204).
계속해서, 웨이퍼(W)를 성막 처리 모듈(13)에 반입해서 PtMn막(47)(반강자성층)을 성막한다(스텝 S1205). PtMn막(47)에서도이라도, 다결정 성장의 진행에 수반하여 표면에 요철이 발생하기 때문에, 어느 정도 다결정 성장이 진행된 후, 웨이퍼(W)를 평탄화 처리 모듈(14)에 반입하여, 스텝 S1202와 마찬가지로, 산소의 GCIB를 웨이퍼(W)에 조사함으로써, PtMn막(47)을 평탄화한다(스텝 S1206).
계속해서, 웨이퍼(W)를 성막 처리 모듈(13)에 반입해서 CoFe 박막(55) 및 Ru 박막(56)을 성막하고, 또한 CoFeB 박막(51), MgO 박막(50) 및 CoFeB 박막(52)을 이 순서대로 성막함으로써, PtMn막(47) 상에 MTJ 소자(48)를 형성한다(스텝 S1207).
그 후, 웨이퍼(W)를 다른 성막 처리 모듈(13)에 반입해서 MTJ 소자(48) 상에 Ta막(49)을 성막해서 상부 전극을 형성하고(스텝 S1208), 본 처리를 종료한다.
도 12의 MRAM 제조 처리에 의하면, 웨이퍼(W) 상에서, MTJ 소자(48)의 형성 전에 성막된 각 금속막(43 내지 47)에 산소의 GCIB가 조사된다. 각 금속막(43 내지 47)에 산소의 GCIB가 조사되면, 가령 각 금속막(43 내지 47)이 귀금속에 의해 구성되어 있어도, 당해 각 금속막(43 내지 47)의 표면이 산화해서 비교적 승화하기 쉬운 산화물로 변질된다. 또한, GCIB 중의 산소 분자의 클러스터는, 각 금속막(43 내지 47)의 표면에 충돌하면, 당해 각 금속막(43 내지 47)의 표면을 따라 산소 분자를 비산시켜서 해당 표면으로부터 돌출된 볼록부를 우선적으로 스퍼터한다. 즉, 각 금속막(43 내지 47)의 표면의 볼록부는 화학적 제거 및 물리적 제거에 의해 우선적으로 제거된다. 이에 의해, MRAM의 MTJ 소자(48)의 형성 전에 성막된 각 금속막(43 내지 47)을 확실하게 평탄화할 수 있다.
또한, 도 12의 MRAM 제조 처리에서는, 화학적 제거 및 물리적 제거를 병용하기 때문에, 평탄화 속도를 향상시킬 수 있어고, 가열에 의해 화학적 반응을 촉진할 필요가 없기 때문에, 웨이퍼(W)를 비교적 저온에서 평탄화할 수 있어, 예를 들어 가열에 의한 MTJ 소자(48)의 특성 변화를 억제할 수 있다.
또한, 도 12의 MRAM 제조 처리에서는, 플라즈마 중의 양이온에 의해 스퍼터하는 경우가 없기 때문에, 도리어오히려 각 금속막(43 내지 47)의 평탄도를 악화시킬 우려가 없으며, 또한 할로겐 가스를 사용하지 않기 때문에, 평탄화를 행한 후에 할로겐 제거를 위한 세정을 행할 필요를 없앨 수 있다.
상술한 도 12의 MRAM 제조 처리에서는, 아세트산 가스의 분위기 내에서 각 금속막(43 내지 47)에 산소의 GCIB가 조사된다. 아세트산은 금속의 산화물을 용이하게 제거하므로, 산소의 GCIB에 의해 산화물로 변질된 각 금속막(43 내지 47)의 표면의 볼록부를 확실하게 제거할 수 있고, 또한 볼록부의 산소 분자에 의한 우선적인 스퍼터에 의해 비산해서 처리실(21)의 내벽 등에 부착된 금속의 산화물도 제거할 수 있어, 처리실(21)의 세정 횟수를 저감시킬 수 있고, 따라서, 기판 처리 시스템(10)의 가동률을 향상시킬 수 있다.
또한, 각 금속막(43 내지 47)의 표면에 산화물이 남아, 후에 성막되는 CoFeB 박막(51, 52)의 일부가 산화해서 MTJ 소자(48)의 특성에 영향을 주는 경우가 있는데, 아세트산 가스에 의해 각 금속막(43 내지 47)의 표면에 산화물을 제거하므로, CoFeB 박막(51, 52)의 일부의 산화를 방지할 수 있어, MTJ 소자(48)의 특성에 영향을 주는 것을 방지할 수 있다.
또한, 상술한 도 12의 MRAM 제조 처리에서는, 해당 정전 흡착된 웨이퍼(W)가 상온 이하로 냉각되므로, 웨이퍼(W)에 대한 아세트산 가스의 흡착 계수가 향상되어, 각 금속막(43 내지 47)의 산화물을 아세트산 가스에 의해 효율적으로 제거할 수 있다. 한편, 웨이퍼(W)에 흡착된 아세트산이 다음 공정, 예를 들어 스퍼터에 의한 성막 처리까지 잔류하면, 당해 다음 공정에 영향을 주므로, 산소의 GCIB를 조사한 후, 웨이퍼(W)를 적재대(22)의 히터에 의해 가열해서 아세트산을 웨이퍼(W)로부터 기화시켜 제거하는 것이 바람직하다.
상술한 도 12의 MRAM 제조 처리에서는, 유기산인 아세트산 가스의 분위기에서 산소의 GCIB가 조사되었지만, 예를 들어 금속막이 귀금속인 Pt나 Ru로 이루어지는 경우, 이들 귀금속의 산화물(예를 들어, PtO, PtO2, RuO나 RuO2)의 증기압은 높아고 승화하기 쉽기 때문에, 산소의 GCIB의 조사 시, 아세트산 가스의 분위기는 필수적이지 않다.
또한, 상술한 도 12의 MRAM 제조 처리에서는, MTJ 소자(48)보다 하방의 금속막(43 내지 47)에 산소의 GCIB를 조사해서 평탄화를 행했지만, 금속막(43 내지 47) 모두를 평탄화할 필요는 없으며, 적어도 어느 하나의 금속막이 평탄화되기만 해도, MTJ 소자(48)에서의 MgO 박막(50)의 평탄화를 기대할 수 있다. 특히, MTJ 소자(48)에 가까운 PtMn막(47)에만 산소의 GCIB를 조사해서 평탄화를 행하면, 가령 PtMn막(47)이 자신의 다결정 성장의 진행에 수반되는 요철뿐만 아니라, 하방의 각 금속막(43 내지 46)의 표면의 요철이 전파된 결과로서의 요철을 표면에 갖고 있어도, 어느 요철이든 한번에 제거할 수 있기 때문에, 평탄화의 효율을 향상시킬 수 있다. 단, PtMn막(47)에 장기간에 걸쳐서 산소의 GCIB를 조사하면, PtMn막(47)으로부터 Mn이 빠져나가 자성을 상실하는 경우가 있기 때문에, 이 경우, PtMn막(47) 상에 희생층으로서의 Mn 리치의 PtMn 박막을 형성하는 것이 바람직하다.
또한, MgO 박막(50)의 바로 아래의 CoFeB 박막(51)을 산소의 GCIB의 조사에 의해 평탄화해도 되지만, CoFeB 박막(51)의 막 두께가 매우 얇기 때문에, CoFeB 박막(51)의 평탄화를 효과적으로 행할 수 없다. 따라서, CoFeB 박막(51)의 평탄화를 행하는 경우에는, 다른 금속막의 평탄화도 행하는 것이 바람직하다.
이어서, 본 발명의 제2 실시 형태에 관한 평탄화 방법 및 기판 처리 시스템에 대해서 설명한다.
본 실시 형태는, 그 구성이나 작용이 상술한 제1 실시 형태와 기본적으로 동일하고, 기판 처리 시스템이 어닐 모듈을 더 구비하는 점에서 상술한 제1 실시 형태와 상이하다. 따라서, 중복된 구성, 작용에 대해서는 설명을 생략하고, 이하에 상이한 구성, 작용에 관한 설명을 행한다.
도 13은, 본 실시 형태에 관한 기판 처리 시스템의 구성을 개략적으로 도시하는 평면도이다.
도 13에서, 기판 처리 시스템(53)은, 기판 처리 시스템(10)과 달리, 성막 처리 모듈(13)이나 평탄화 처리 모듈(14) 외에 어닐 모듈(54)(가열 처리실)을 더 구비한다. 어닐 모듈(54)은, 램프 히터(도시 생략) 등을 내장하여, 수용한 웨이퍼(W)를 가열한다.
그런데, 스퍼터에 의해 성막된 각 금속막(43 내지 47)은, 아몰퍼스 상태로부터 다결정 성장이 진행되어 표면에 요철이 발생하는데, 다결정 성장은 비교적 천천히 진행되기 때문에, 다결정이 완전히 다 성장하기 전에, 각 금속막(43 내지 47)에 산소의 GCIB의 조사에 의한 평탄화를 실시하면, 각 금속막(43 내지 47)에서는 평탄화된 후에도 다결정 성장이 진행되어, 평탄화된 표면에 요철이 발생할 가능성이 있다.
본 실시 형태에서는, 이것에 대응하여, 각 금속막(43 내지 47)을 가열함으로써 다결정 성장을 촉진시켜, 산소의 GCIB의 조사에 의한 평탄화 전에 각 금속막(43 내지 47)의 다결정화를 포화시킨다.
도 14는, 본 실시 형태에 관한 평탄화 방법의 흐름도이다. 본 방법은, 도 12의 MRAM 제조 처리에서의 스텝 S1202, 스텝 S1204 및 스텝 S1206에서 실행된다.
도 14에서, 먼저, 웨이퍼(W)를 어닐 모듈(54)에 반입하여, 웨이퍼(W)를 램프 히터로 가열한다. 이때, 아몰퍼스 상태인 금속막(43 내지 47) 중 어느 하나(이하, 간단히 「금속막」이라고 함)에서 다결정 성장이 촉진되어 다결정화가 포화한다(스텝 S1401). 또한, PtMn막(47)을 가열하는 경우, 당해 PtMn막(47)의 자성을 상실하지 않기 위해서, PtMn의 퀴리 온도 이하로 가열하는 것이 바람직하다.
계속해서, 웨이퍼(W)를 평탄화 처리 모듈(14)에 반입하고, 웨이퍼(W)를 정전 척(23)에 정전 흡착시켜, 처리실(21) 내에 유기산 저장조(26)로부터 증발한 아세트산 가스를 도입하고, 아암부(24)에 의해 정전 척(23)에 정전 흡착된 웨이퍼(W)를 GCIB 조사 장치(25)에 대향시켜, 해당 GCIB 조사 장치(25)로부터 웨이퍼(W)를 향해서 산소의 GCIB를 조사하여 금속막을 평탄화한다(스텝 S1402). 이때, 금속막의 다결정화는 포화되어하고 있으므로, 당해 금속막에서는 평탄화된 후에 다결정 성장은 발생하지 않아, 평탄화된 표면에 요철이 발생하지 않는다.
계속해서, 웨이퍼(W)를 다시 어닐 모듈(54)에 반입하여, 웨이퍼(W)를 램프 히터로 가열한다. 이때, 웨이퍼(W)에 흡착된 아세트산이 기화해서 제거되고(스텝 S1403), 그 후, 본 방법을 종료한다.
도 14의 평탄화 방법에 의하면, 금속막에 산소의 GCIB를 조사하기 전에 웨이퍼(W)를 가열하므로, 당해 금속막의 다결정화를 포화시킬 수 있고, GCIB의 조사에 의해 금속막이 평탄화된 후, 금속막에 있어서 다결정 성장이 진행되어 당해 금속막의 평탄도가 다시 저하되는 것을 방지할 수 있다.
또한, 웨이퍼(W)에 대한 아세트산 가스의 흡착 계수를 향상시키기 위해서 웨이퍼(W)를 냉각하는 경우에는, 도 15에 도시한 바와 같이, 스텝 S1401의 웨이퍼(W)의 가열을 행한 후이며, 스텝 S1402의 산소 GCIB의 조사에 의한 평탄화 전에, 웨이퍼(W)를 평탄화 처리 모듈(14)에 반입하고, 웨이퍼(W)를 정전 척(23)에 정전 흡착시켜, 해당 정전 흡착된 웨이퍼(W)를, 예를 들어 상온 이하로 냉각하는 것이 바람직하다(스텝 S1501).
이에 의해, 웨이퍼(W)가 냉각된 후이며 산소의 GCIB의 조사에 의한 평탄화 전에 웨이퍼(W)가 가열되는 경우가 없기 때문에, 평탄화 시, 웨이퍼(W)에 대한 아세트산 가스의 흡착 계수를 향상시킬 수 있다.
상술한 도 14의 평탄화 방법에서는, 금속막의 다결정화를 포화시키기 위한 가열을 어닐 모듈(54)에서 행했지만, 당해 가열은 평탄화 처리 모듈(14)의 적재대(22)의 히터에 의해 행해도 된다.
이상, 본 발명에 대해서, 상기 각 실시 형태를 사용해서 설명했지만, 본 발명은 상기 각 실시 형태에 한정되는 것은 아니다.
도 12의 MRAM 제조 처리의 흐름도나 도 14의 평탄화 방법은, MTJ 소자(48)와 근접하는 금속층이 존재하면, 도 5에 도시하는 구성 이외의 구성을 갖는 MRAM의 제조에 적용할 수 있다.
예를 들어, 전기 회로 구성의 관계에서, 도 5의 MRAM(41)과 역 구조의 MRAM도 사용되는 경우가 있는데, 당해 MRAM을 제조할 때는, 예를 들어 도 12의 MRAM 제조 처리의 각 스텝을 역으로 실행한다. 이 경우, 스텝 S1208 후에, 스텝 S1202와 마찬가지의 평탄화를 실행해서 Ta막(49)을 평탄화하고, 그 후, 스텝 S1207을 실행한다. 이에 의해, MTJ 소자(48)를 구성하는 각 박막, 특히, MTJ 소자(48)에서의 MgO 박막(50)의 평탄화를 행할 수 있다. 또한, 이 경우, 스텝 S1206, 스텝 S1204 및 스텝 S1202의 평탄화는 불필요하다.
또한, MRAM의 하부 금속층을 구성하는 귀금속도 Ru나 Ta에 한정되지 않고, 다른 귀금속, 예를 들어 Pt이어도 된다.
또한, 처리실(21) 내에 도입되는 유기산의 가스는 아세트산 가스에 한정되지 않고, 예를 들어 카르복실기를 갖는 유기산(카르복실산)인 포름산이나 클로로아세트산의 가스를 처리실(21) 내에 도입해도 된다.
또한, 본 발명의 목적은, 상술한 각 실시 형태의 기능을 실현하는 소프트웨어의 프로그램 코드를 기록한 기억 매체를, 컴퓨터, 예를 들어 제어부(20)에 공급하고, 제어부(20)의 CPU가 기억 매체에 저장된 프로그램 코드를 판독해서 실행함으로써도 달성된다.
이 경우, 기억 매체로부터 판독된 프로그램 코드 자체가 상술한 각 실시 형태의 기능을 실현하게 되고, 프로그램 코드 및 그 프로그램 코드를 기억한 기억 매체는 본 발명을 구성하게 된다.
또한, 프로그램 코드를 공급하기 위한 기억 매체로서는, 예를 들어 RAM, NV-RAM, 플로피(등록 상표) 디스크, 하드 디스크, 광자기 디스크, CD-ROM, CD-R, CD-RW, DVD(DVD-ROM, DVD-RAM, DVD-RW, DVD+RW) 등의 광 디스크, 자기 테이프, 불휘발성의 메모리 카드, 다른 ROM 등의 상기 프로그램 코드를 기억할 수 있는 것이면 된다. 또는, 상기 프로그램 코드는, 인터넷, 상용 네트워크, 또는 로컬 에리어 네트워크 등에 접속되는 도시하지 않은 다른 컴퓨터나 데이터베이스 등으로부터 다운로드함으로써 제어부(20)에 공급되어도 된다.
또한, 제어부(20)가 판독한 프로그램 코드를 실행함으로써, 상기 각 실시 형태의 기능이 실현될 뿐만 아니라, 그 프로그램 코드의 지시에 기초하여, CPU 상에서 가동하고 있는 OS(오퍼레이팅 시스템) 등이 실제 처리의 일부 또는 전부를 행하여, 그 처리에 의해 상술한 각 실시 형태의 기능이 실현되는 경우도 포함된다.
또한, 기억 매체로부터 판독된 프로그램 코드가, 제어부(20)에 삽입된 기능 확장 보드나 제어부(20)에 접속된 기능 확장 유닛에 구비되는 메모리에 기입된 후, 그 프로그램 코드의 지시에 기초하여, 그 기능 확장 보드나 기능 확장 유닛에 구비되는 CPU 등이 실제 처리의 일부 또는 전부를 행하여, 그 처리에 의해 상술한 각 실시 형태의 기능이 실현되는 경우도 포함된다.
상기 프로그램 코드의 형태는, 오브젝트 코드, 인터프리터에 의해 실행되는 프로그램 코드, OS에 공급되는 스크립트 데이터 등의 형태로부터 이루어져도 된다.
본 출원은, 2013년 3월 7일에 출원된 일본 출원 제2013-045261호에 기초하는 우선권을 주장하는 것이며, 당해 일본 출원에 기재된 전체 내용을 본 출원에 원용한다.
W : 웨이퍼 10, 53 : 기판 처리 시스템
13 : 성막 처리 모듈 14 : 평탄화 처리 모듈
20 : 제어부 25 : GCIB 조사 장치
26 : 유기산 저장조 39 : 산소 가스 클러스터
40 : 금속막 41 : MRAM
43 : Cu막 44, 46, 49 : Ta막
45 : Ru막 47 : PtMn막
48 : MTJ 소자 50 : MgO 박막
51, 52 : CoFeB 박막 54 : 어닐 모듈

Claims (11)

  1. 기판 상에 있어서, MRAM(자기 저항 메모리)의 MTJ(자기 터널 접합) 소자 형성 전에 성막된 금속막에 산소의 GCIB(가스 클러스터 이온빔)를 조사하는 것을 특징으로 하는 평탄화 방법.
  2. 제1항에 있어서,
    유기산의 분위기 내에서 상기 금속막에 상기 산소의 GCIB를 조사하는 것을 특징으로 하는, 평탄화 방법.
  3. 제2항에 있어서,
    상기 금속막에 상기 산소의 GCIB를 조사한 후에 상기 기판을 가열하는 것을 특징으로 하는, 평탄화 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 기판 상에서는 상기 MTJ 소자의 형성 전에 복수의 금속막이 성막되고,
    상기 복수의 금속막 중 하나의 금속막이 성막된 후이며, 상기 하나의 금속막을 덮는 다른 금속막이 성막되기 전에, 상기 하나의 금속막에 상기 산소의 GCIB를 조사하는 것을 특징으로 하는, 평탄화 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    적어도 상기 MTJ 소자가 형성되기 직전에 형성된 상기 금속막에 상기 산소의 GCIB를 조사하는 것을 특징으로 하는, 평탄화 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 금속막에 상기 산소의 GCIB를 조사하기 전에 상기 기판을 가열하는 것을 특징으로 하는, 평탄화 방법.
  7. 금속막을 성막하는 성막 처리실과, 산소의 GCIB를 조사하는 GCIB 조사 처리실을 구비하는 기판 처리 시스템이며,
    상기 성막 처리실은, MRAM의 MTJ 소자의 형성 전에 기판 상에 상기 금속막을 성막하고,
    상기 GCIB 조사 처리실은, 상기 MTJ 소자의 형성 전에, 상기 성막된 금속막에 상기 산소의 GCIB를 조사하는 것을 특징으로 하는 기판 처리 시스템.
  8. 제7항에 있어서,
    기판을 가열하는 가열 처리실을 더 구비하고,
    상기 가열 처리실은, 상기 금속막의 성막 후이며 상기 금속막에의 산소의 GCIB의 조사 전에, 상기 기판을 가열하는 것을 특징으로 하는, 기판 처리 시스템.
  9. 하부 전극을 형성하는 하부 전극 형성 스텝과,
    상기 하부 전극 상에 하부 금속층을 형성하는 하부 금속층 형성 스텝과,
    상기 하부 금속층 상에 반강자성층을 형성하는 반강자성층 형성 스텝과,
    상기 반강자성층 상에 MTJ 소자를 형성하는 MTJ 소자 형성 스텝과,
    상기 MTJ 소자 상에 상부 전극을 형성하는 상부 전극 형성 스텝을 갖고,
    상기 하부 전극 형성 스텝 및 상기 하부 금속층 형성 스텝의 사이, 상기 하부 금속층 형성 스텝 및 상기 반강자성층 형성 스텝의 사이, 및 상기 반강자성층 형성 스텝 및 상기 MTJ 소자 형성 스텝의 사이 중 적어도 어느 하나에 있어서 실행되는 평탄화 스텝을 더 갖고,
    상기 평탄화 스텝에서는 형성된 금속막에 산소의 GCIB를 조사하는 것을 특징으로 하는 MRAM 제조 방법.
  10. 하부 전극을 형성하는 하부 전극 형성 스텝과,
    상기 하부 전극을 평탄화하는 평탄화 스텝과,
    상기 평탄화된 하부 전극 상에 MTJ 소자를 형성하는 MTJ 소자 형성 스텝과,
    상기 MTJ 소자 상에 반강자성층을 형성하는 반강자성층 형성 스텝과,
    상기 반강자성층 상에 상부 금속층을 형성하는 상부 금속층 형성 스텝과,
    상기 상부 금속층 상에 상부 전극을 형성하는 상부 전극 형성 스텝을 갖고,
    상기 평탄화 스텝에서는 형성된 금속막에 산소의 GCIB를 조사하는 것을 특징으로 하는 MRAM 제조 방법.
  11. 금속막 상에 형성된 MTJ 소자를 적어도 구비하는 MRAM 소자로서,
    상기 금속막의 평탄도가 Ra로 1.0nm 이하인 것을 특징으로 하는 MRAM 소자.
KR1020157024339A 2013-03-07 2014-02-27 평탄화 방법, 기판 처리 시스템, ｍｒａｍ 제조 방법 및 ｍｒａｍ 소자 KR20150126358A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013045261 2013-03-07
JPJP-P-2013-045261 2013-03-07
PCT/JP2014/055703 WO2014136855A1 (ja) 2013-03-07 2014-02-27 平坦化方法、基板処理システム、mram製造方法及びmram素子

Publications (1)

Publication Number Publication Date
KR20150126358A true KR20150126358A (ko) 2015-11-11

Family

ID=51491364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157024339A KR20150126358A (ko) 2013-03-07 2014-02-27 평탄화 방법, 기판 처리 시스템, ｍｒａｍ 제조 방법 및 ｍｒａｍ 소자

Country Status (5)

Country Link
US (1) US20160035584A1 (ko)
JP (1) JPWO2014136855A1 (ko)
KR (1) KR20150126358A (ko)
TW (1) TW201440271A (ko)
WO (1) WO2014136855A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6545053B2 (ja) * 2015-03-30 2019-07-17 東京エレクトロン株式会社 処理装置および処理方法、ならびにガスクラスター発生装置および発生方法
US9960207B1 (en) 2016-10-13 2018-05-01 Globalfoundries Inc. Spin-selective electron relay
CN108232007A (zh) * 2016-12-21 2018-06-29 上海磁宇信息科技有限公司 一种气体团簇离子束修剪被刻蚀后的磁性隧道结的方法
CN108695431B (zh) * 2017-04-07 2022-09-20 上海磁宇信息科技有限公司 一种磁性隧道结的平坦化方法
JP2019161106A (ja) 2018-03-15 2019-09-19 東芝メモリ株式会社 半導体記憶装置の製造方法
CN113458875A (zh) * 2021-06-21 2021-10-01 武汉大学深圳研究院 一种靶材温度可控范围广的团簇离子束高温抛光方法和装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3331397B2 (ja) * 1999-07-23 2002-10-07 ティーディーケイ株式会社 トンネル磁気抵抗効果素子
JP3325868B2 (ja) * 2000-01-18 2002-09-17 ティーディーケイ株式会社 トンネル磁気抵抗効果素子の製造方法、薄膜磁気ヘッドの製造方法およびメモリ素子の製造方法
JP4686430B2 (ja) * 2002-03-28 2011-05-25 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
US20070258170A1 (en) * 2004-08-27 2007-11-08 Shinji Yuasa Magnetic Tunnel Junction Device and Method of Manufacturing the Same
JP5006134B2 (ja) * 2007-08-09 2012-08-22 東京エレクトロン株式会社 ドライクリーニング方法
JP5497278B2 (ja) * 2008-07-17 2014-05-21 東京エレクトロン株式会社 銅の異方性ドライエッチング方法および装置
JP2009194398A (ja) * 2009-05-25 2009-08-27 Toshiba Corp 磁気抵抗効果素子、及び磁気抵抗効果素子を備えた磁気記憶装置
JP2012009804A (ja) * 2010-05-28 2012-01-12 Toshiba Corp 半導体装置及びその製造方法
JP2012204591A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 膜形成方法および不揮発性記憶装置
JP5851951B2 (ja) * 2011-09-21 2016-02-03 東京エレクトロン株式会社 エッチング方法、エッチング装置、および記憶媒体

Also Published As

Publication number Publication date
WO2014136855A1 (ja) 2014-09-12
US20160035584A1 (en) 2016-02-04
TW201440271A (zh) 2014-10-16
JPWO2014136855A1 (ja) 2017-02-16

Similar Documents

Publication Publication Date Title
US9601688B2 (en) Method of manufacturing magnetoresistive element and method of processing magnetoresistive film
US10157961B2 (en) Method of manufacturing magnetoresistive element
US20160035584A1 (en) Planarization method, substrate treatment system, mram manufacturing method, and mram element
US8981507B2 (en) Method for manufacturing nonvolatile memory device
JP4354519B2 (ja) 磁気抵抗効果素子の製造方法
JP6132791B2 (ja) 半導体デバイスの製造方法及び製造装置
JP2012204408A (ja) 半導体装置の製造方法
KR101578077B1 (ko) 플라즈마 에칭 방법
US20140138347A1 (en) Method for manufacturing magnetoresistance effect element
US9419211B2 (en) Etching method and substrate processing apparatus
JP2008091484A (ja) 磁気抵抗効果素子の製造方法および磁気抵抗効果素子の製造装置
JP6018220B2 (ja) 磁気抵抗効果素子の製造方法
KR102365473B1 (ko) 피처리체를 에칭하는 방법
JP2012222093A (ja) 磁気抵抗素子の製造方法及び製造装置
CN108232010B (zh) 一种气体团簇离子束平坦化磁性隧道结底电极的方法
WO2014157735A1 (ja) 平坦化方法、基板処理システム及びメモリ製造方法
WO2009107485A1 (ja) 磁気抵抗効果素子の製造方法及び製造装置
CN108231821B (zh) 一种氧气气体团簇离子束制备磁性隧道结阵列的方法
WO2019082716A1 (ja) エッチング方法
KR101602869B1 (ko) 자기 저항 효과 소자의 제조 방법 및 제조 시스템

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid