KR20150124102A - 구동 회로 및 이를 포함하는 표시 장치 - Google Patents

구동 회로 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20150124102A
KR20150124102A KR1020140050458A KR20140050458A KR20150124102A KR 20150124102 A KR20150124102 A KR 20150124102A KR 1020140050458 A KR1020140050458 A KR 1020140050458A KR 20140050458 A KR20140050458 A KR 20140050458A KR 20150124102 A KR20150124102 A KR 20150124102A
Authority
KR
South Korea
Prior art keywords
reference voltage
node
gamma reference
control signal
signal
Prior art date
Application number
KR1020140050458A
Other languages
English (en)
Inventor
이승우
린지아씬
리아오즈양
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140050458A priority Critical patent/KR20150124102A/ko
Priority to US14/605,022 priority patent/US20150310835A1/en
Publication of KR20150124102A publication Critical patent/KR20150124102A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

구동 회로는 타이밍 컨트롤러, 감마 기준 전압 신호 생성부, 감마 기준 전압 신호 스위치부 및 데이터 구동부를 포함한다. 타이밍 컨트롤러는 입력 이미지 데이터에 기초하여 감마 제어 신호, 스위치 제어 신호, 데이터 구동부 제어 신호 및 데이터 신호를 생성한다. 감마 기준 전압 신호 생성부는 감마 제어 신호에 기초하여 복수의 감마 기준 전압 신호들을 생성한다. 감마 기준 신호 스위치부는 스위치 제어 신호에 기초하여 감마 기준 전압 신호들의 순서를 바꾸어서 복수의 전환된 감마 기준 전압 신호들을 생성한다. 데이터 구동부는 데이터 구동부 제어 신호 및 전환된 감마 기준 전압 신호들에 기초하여 데이터 신호에 상응하는 복수의 데이터 구동 전압 신호들을 생성한다.

Description

구동 회로 및 이를 포함하는 표시 장치 {DRIVING CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 구동 회로에 관한 것으로서, 더욱 상세하게는 R 데이터 구동 전압 신호, G 데이터 구동 전압 신호 및 B 데이터 구동 전압 신호 간의 변경을 고속으로 수행하는 구동 회로 및 이를 포함하는 표시 장치에 관한 것이다.
최근의 표시 장치의 구동 회로는 적색(R), 녹색(G) 및 청색(B) 별로 감마 기준 전압 신호들을 가진다. 구동 회로는 R, G, B 감마 기준 전압 신호 및 타이밍 컨트롤러에서 전달받은 R 데이터, G 데이터 및 B 데이터에 기초하여 R, G, B 데이터 구동 전압 신호들을 생성하여 표시 패널에 전달한다.
타이밍 컨트롤러에서 R 데이터, G 데이터 및 B 데이터를 서로 스위칭하는 종래 기술의 경우, 하드웨어 필요량이 크기 때문에 구동 회로의 가격이 비싸지고, 스위칭 시간이 오래 걸려 디스플레이 장치가 고속으로 동작하지 못하는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 R 데이터 구동 전압 신호, G 데이터 구동 전압 신호 및 B 데이터 구동 전압 신호 간의 변경을 고속으로 수행하는 구동 회로를 제공하는데 있다.
본 발명의 일 목적은 R 데이터 구동 전압 신호, G 데이터 구동 전압 신호 및 B 데이터 구동 전압 신호 간의 변경을 고속으로 수행하는 구동 회로를 포함하는 표시 장치를 제공하는데 있다.
상기 일 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 구동 회로는 타이밍 컨트롤러, 감마 기준 전압 신호 생성부, 감마 기준 전압 신호 스위치부 및 데이터 구동부를 포함한다. 상기 타이밍 컨트롤러는 입력 이미지 데이터에 기초하여 감마 제어 신호, 스위치 제어 신호, 데이터 구동부 제어 신호 및 데이터 신호를 생성한다. 상기 감마 기준 전압 신호 생성부는 상기 감마 제어 신호에 기초하여 복수의 감마 기준 전압 신호들을 생성한다. 상기 감마 기준 신호 스위치부는 상기 스위치 제어 신호에 기초하여 상기 감마 기준 전압 신호들의 순서를 바꾸어서 복수의 전환된 감마 기준 전압 신호들을 생성한다. 상기 데이터 구동부는 상기 데이터 구동부 제어 신호 및 상기 전환된 감마 기준 전압 신호들에 기초하여 상기 데이터 신호에 상응하는 복수의 데이터 구동 전압 신호들을 생성한다.
일 실시예에 있어서, 상기 감마 기준 전압 신호들은 복수의 R 감마 기준 전압 신호들, 복수의 G 감마 기준 전압 신호들 및 복수의 B 감마 기준 전압 신호들을 포함할 수 있고, 상기 전환된 감마 기준 전압 신호들은 복수의 전환된 A 감마 기준 전압 신호들, 복수의 전환된 B 감마 기준 전압 신호들 및 복수의 전환된 C 감마 기준 전압 신호들을 포함할 수 있고, 상기 감마 기준 전압 신호 스위치부는 상기 스위치 제어 신호에 기초하여 제1 R 감마 기준 전압 신호, 제1 G 감마 기준 전압 신호 및 제1 B 감마 기준 전압 신호의 순서를 바꾸어서 제1 전환된 A 감마 기준 전압 신호, 제1 전환된 B 감마 기준 전압 신호 및 제1 전환된 C 감마 기준 전압 신호를 생성하는 제1 스위치를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 스위치는 패스 제어 신호 생성부 및 패스 트랜지스터 회로를 포함할 수 있다. 상기 패스 제어 신호 생성부는 상기 스위치 제어 신호에 기초하여 복수의 패스 제어 신호들을 생성하고, 상기 패스 제어 신호들의 각각을 복수의 제어 신호 출력 노드들의 각각을 통해 출력할 수 있고, 상기 패스 트랜지스터 회로는 상기 패스 제어 신호들에 기초하여 상기 제1 R 감마 기준 전압 신호, 제1 G 감마 기준 전압 신호 및 제1 B 감마 기준 전압 신호의 순서를 바꾸어서 상기 제1 전환된 A 감마 기준 전압 신호, 상기 제1 전환된 B 감마 기준 전압 신호 및 상기 제1 전환된 C 감마 기준 전압 신호를 생성할 수 있다.
일 실시예에 있어서, 상기 스위치 제어 신호는 제1 스위치 제어 신호, 제2 스위치 제어 신호 및 제3 스위치 제어 신호를 포함할 수 있다. 상기 패스 제어 신호 생성부는 제1 스위칭 회로, 제2 스위칭 회로 및 제3 스위칭 회로를 포함할 수 있다. 상기 제1 스위칭 회로는 상기 제1 스위치 제어 신호에 응답하여 전원 전압 노드를 제1 노드 및 제2 노드에 선택적으로 연결할 수 있다. 상기 제2 스위칭 회로는 상기 제2 스위치 제어 신호에 응답하여 상기 제1 노드 및 상기 제2 노드를 제3 노드, 제4 노드 및 제5 노드에 선택적으로 연결할 수 있다. 상기 제3 스위칭 회로는 상기 제3 스위치 제어 신호에 응답하여 상기 제3 노드, 상기 제4 노드 및 상기 제5 노드를 상기 제어 신호 출력 노드들에 선택적으로 연결할 수 있다.
일 실시예에 있어서, 상기 제1 스위칭 회로는 제1 트랜지스터 및 제2 트랜지스터를 포함할 수 있다. 상기 제1 트랜지스터는 상기 제1 스위치 제어 신호에 응답하여 상기 전원 전압 노드와 상기 제1 노드를 연결할 수 있다. 상기 제2 트랜지스터는 상기 제1 스위치 제어 신호에 응답하여 상기 전원 전압 노드와 상기 제2 노드를 연결할 수 있다.
일 실시예에 있어서, 상기 제2 스위칭 회로는 제3 트랜지스터, 제4 트랜지스터 및 제5 트랜지스터를 포함할 수 있다. 상기 제3 트랜지스터는 상기 제2 스위치 제어 신호에 응답하여 상기 제1 노드와 상기 제3 노드를 연결할 수 있다. 상기 제4 트랜지스터는 상기 제2 스위치 제어 신호에 응답하여 상기 제1 노드와 상기 제4 노드를 연결할 수 있다. 상기 제5 트랜지스터는 상기 제2 스위치 제어 신호에 응답하여 상기 제2 노드와 상기 제5 노드를 연결할 수 있다.
일 실시예에 있어서, 상기 제어 신호 출력 노드들은 A 노드 내지 F 노드를 포함할 수 있다. 상기 제3 스위칭 회로는 제6 트랜지스터, 제7 트랜지스터, 제8 트랜지스터, 제9 트랜지스터, 제10 트랜지스터 및 제11 트랜지스터를 포함할 수 있다. 상기 제6 트랜지스터는 상기 제3 스위치 제어 신호에 응답하여 상기 제3 노드와 상기 A 노드를 연결할 수 있다. 상기 제7 트랜지스터는 상기 제3 스위치 제어 신호에 응답하여 상기 제3 노드와 상기 B 노드를 연결할 수 있다. 상기 제8 트랜지스터는 상기 제3 스위치 제어 신호에 응답하여 상기 제4 노드와 상기 C 노드를 연결할 수 있다. 상기 제9 트랜지스터는 상기 제3 스위치 제어 신호에 응답하여 상기 제4 노드와 상기 D 노드를 연결할 수 있다. 상기 제10 트랜지스터는 상기 제3 스위치 제어 신호에 응답하여 상기 제5 노드와 상기 E 노드를 연결할 수 있다. 상기 제11 트랜지스터는 상기 제3 스위치 제어 신호에 응답하여 상기 제5 노드와 상기 F 노드를 연결할 수 있다.
일 실시예에 있어서, 상기 패스 트랜지스터 회로는 상기 패스 제어 신호들에 기초하여 제1 R 감마 기준 전압 신호, 제1 G 감마 기준 전압 신호 및 제1 B 감마 기준 전압 신호를 통과시켜 상기 제1 전환된 A 감마 기준 전압 신호, 제1 전환된 B 감마 기준 전압 신호 및 제1 전환된 C 감마 기준 전압 신호를 생성하는 패스 트랜지스터들을 포함할 수 있다.
일 실시예에 있어서, 상기 감마 기준 전압 신호 생성부는 상기 R 감마 기준 전압 신호들을 생성하는 R 감마 기준 전압 신호 생성부, 상기 G 감마 기준 전압 신호들을 생성하는 G 감마 기준 전압 신호 생성부 및 상기 B 감마 기준 전압 신호들을 생성하는 B 감마 기준 전압 신호 생성부를 포함할 수 있다.
일 실시예에 있어서, 상기 R 감마 기준 전압 신호 생성부는 전원 전압 노드와 접지 전압 노드 사이에 연결되는 저항 열(Resistor string)을 포함할 수 있다. 상기 저항 열은 직렬 연결된 복수의 저항들 및 상기 저항들 사이에 위치하는 복수의 노드들을 포함할 수 있다.
일 실시예에 있어서, 상기 R 감마 기준 전압 신호 생성부는 복수의 디코더들을 더 포함할 수 있다. 상기 디코더들 중 제1 디코더는 상기 감마 제어 신호에 기초하여 상기 저항들 사이에 위치하는 노드들의 전압 신호들 중 하나를 제1 R 감마 기준 전압 신호로서 출력할 수 있다.
일 실시예에 있어서, 상기 감마 기준 전압 신호 생성부는 전원 전압 노드와 접지 전압 노드 사이에 직렬 연결되는 복수의 저항들을 갖는 하나의 저항 열을 포함하고, 상기 감마 제어 신호에 기초하여 상기 저항들 사이에 위치하는 복수의 노드들을 통해 상기 R 감마 기준 전압 신호들, 상기 G 감마 기준 전압 신호들 및 상기 B 감마 기준 전압 신호들을 생성할 수 있다.
일 실시예에 있어서, 상기 감마 기준 전압 신호 생성부는 복수의 디코더를 더 포함할 수 있다. 상기 디코더들 중 제1 디코더는 상기 감마 제어 신호에 기초하여 상기 저항 열에 포함되는 복수의 노드들 중 하나의 노드의 전압 신호를 제1 R 감마 기준 전압 신호로서 출력하고, 상기 노드들 중 하나의 노드의 전압 신호를 제1 G 감마 기준 전압 신호로서 출력하고, 상기 노드들 중 하나의 노드의 전압 신호를 제1 B 감마 기준 전압 신호로서 출력할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 타이밍 컨트롤러, 감마 기준 전압 신호 생성부, 감마 기준 전압 신호 스위치부, 데이터 구동부 및 표시 패널을 포함한다. 상기 타이밍 컨트롤러는 입력 이미지 데이터에 기초하여 감마 제어 신호, 스위치 제어 신호, 데이터 구동부 제어 신호, 게이트 구동부 제어 신호 및 데이터 신호를 생성한다. 상기 감마 기준 전압 신호 생성부는 상기 감마 제어 신호에 기초하여 복수의 감마 기준 전압 신호들을 생성한다. 상기 감마 기준 전압 신호 스위치부는 상기 스위치 제어 신호에 기초하여 상기 감마 기준 전압 신호들의 순서를 바꾸어서 복수의 전환된 감마 기준 전압 신호들을 생성한다. 상기 데이터 구동부는 상기 데이터 구동부 제어 신호 및 상기 전환된 감마 기준 전압 신호들에 기초하여 상기 데이터 신호에 상응하는 복수의 데이터 구동 전압 신호들을 생성한다. 상기 표시 패널은 상기 데이터 구동 전압 신호들 및 상기 게이트 구동 전압 신호들에 응답하여 상기 입력 이미지 데이터에 상응하는 영상을 표시한다.
본 발명의 실시예들에 따른 구동 회로 및 이를 포함하는 표시 장치는 감마 전압 기준 신호 스위치부를 통해 R 데이터 구동 전압 신호, G 데이터 구동 전압 신호 및 B 데이터 구동 전압 신호 간의 변경 시간을 감소시킴으로써 고속 디스플레이를 수행할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 서브 회로를 나타내는 블록도이다.
도 3은 도 2의 서브 회로에 포함되는 제1 스위치의 동작의 일 실시예를 나타내는 표이다.
도 4는 도 2의 서브 회로에 포함되는 제1 스위치의 일 예를 나타내는 블록도이다.
도 5는 도 4의 제1 스위치에 포함되는 패스 제어 신호 생성부를 나타내는 회로도이다.
도 6은 도 4의 제1 스위치에 포함되는 패스 트랜지스터 회로를 나타내는 회로도이다.
도 7a 및 7b는 도 4의 제1 스위치의 예시적인 등가 회로들을 나타내는 도면들이다.
도 8은 도 1의 표시 장치에 포함되는 감마 기준 전압 신호 생성부의 일 실시예를 나타내는 블록도이다.
도 9는 도 2의 서브 회로에 포함되는 제1 디지털-아날로그 컨버터의 일 실시예를 나타내는 블록도이다.
도 10은 도 2의 서브 회로에 포함되는 제1 스위치의 동작을 나타내는 타이밍도이다.
도 11은 본 발명의 실시예들에 따른 표시 장치를 포함하는 이미지 센서를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
도 12는 도 11의 컴퓨팅 시스템에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(100)는 구동 회로(180), 게이트 구동부(GATE DRIVING UNIT; 150) 및 표시 패널(DISPLAY PANEL; 140)을 포함한다. 구동 회로(180)는 타이밍 컨트롤러(TIMING CTRL; 160), 감마 기준 전압 신호 생성부(GRV GENERATOR; 110), 감마 기준 전압 신호 스위치부(SWITCH UNIT; 120) 및 데이터 구동부(DATA DRIVING UNIT; 130)를 포함한다. 서브 회로(170)는 감마 기준 전압 신호 생성부(110), 감마 기준 전압 신호 스위치부(120) 및 데이터 구동부(130)를 포함한다.
타이밍 컨트롤러(160)는 입력 이미지 데이터(INPUT IMAGE)에 기초하여 감마 제어 신호(G_CS), 스위치 제어 신호(SW_CS), 데이터 구동부 제어 신호(SD_CS), 게이트 구동부 제어 신호(GD_CS) 및 데이터 신호(RGB)를 생성한다. 감마 기준 전압 신호 생성부(110)는 감마 제어 신호(G_CS)에 기초하여 복수의 감마 기준 전압 신호들(GRV_R, GRV_G, GRV_B)을 생성한다. 감마 기준 전압 신호 스위치부(120)는 스위치 제어 신호(SW_CS)에 기초하여 감마 기준 전압 신호(GRV_R, GRV_G, GRV_B)들의 순서(130)를 바꾸어서 복수의 전환된 감마 기준 전압 신호들(SGRV_A, SGRV_B, SGRV_C)을 생성한다. 데이터 구동부(130)는 데이터 구동부 제어 신호(SD_CS) 및 전환된 감마 기준 전압 신호들(SGRV_A, SGRV_B, SGRV_C)에 기초하여 데이터 신호(RGB)에 상응하는 복수의 데이터 구동 전압 신호들(DV1 내지 DVM)을 생성한다. 서브 회로(170)에 대하여 도 2를 참조하여 후술하고, 감마 기준 전압 스위치부(120)에 대하여 도 3 내지 10을 참조하여 후술한다.
게이트 구동부(150)는 게이트 구동부 제어 신호(GD_CS)에 기초하여 복수의 게이트 구동 전압 신호(GV1 내지 GVN)를 생성한다.
표시 패널(140)은 제1 데이터 라인(DL1) 내지 제M 데이터 라인(DLM) 및 제1 게이트 라인(GL1) 내지 제N 게이트 라인(GLN)을 포함한다. 표시 패널(140)은 제1 데이터 라인(DL1) 내지 제M 데이터 라인(DLM)의 각각과 제1 게이트 라인(GL1) 내지 제N 게이트 라인(GLN)의 각각의 조합에 상응하는 화소 회로들(Pixel circuits)을 포함한다. 화소 회로들은 제1 화소 회로(141)를 포함한다. 제1 화소 회로(141)는 제1 트랜지스터(TR1)와 제1 커패시터(C1)를 포함한다. 제1 트랜지스터(TR1)의 소스는 제1 데이터 라인(DL1)과 전기적으로 연결되고, 제1 트랜지스터(TR1)의 게이트는 제1 게이트 라인(GL1)에 전기적으로 연결되고, 제1 트랜지스터(TR1)의 드레인은 제1 커패시터(C1)의 일 말단과 전기적으로 연결된다. 제1 커패시터(C1)의 타 말단은 접지 단자(GND)와 전기적으로 연결된다. 표시 패널(140)은 데이터 구동 전압 신호들(DV1 내지 DVM) 및 게이트 구동 전압 신호들(GV1 내지 GVN)에 응답하여 입력 이미지 데이터(INPUT IMAGE)에 상응하는 영상을 표시한다.
도 2는 도 1의 표시 장치에 포함되는 서브 회로를 나타내는 블록도이다.
도 2를 참조하면, 서브 회로(170)는 감마 기준 전압 신호 생성부(110), 감마 기준 전압 신호 스위치부(120) 및 데이터 구동부(130)를 포함한다.
감마 기준 전압 신호들(GRV_R, GRV_G, GRV_B)은 복수의 R 감마 기준 전압 신호들(GRV_R1 내지 GRV_RK), 복수의 G 감마 기준 전압 신호들(GRV_G1 내지 GRV_GK) 및 복수의 B 감마 기준 전압 신호들(GRV_B1 내지 GRV_BK)을 포함할 수 있다. 전환된 감마 기준 전압 신호들(SGRV_A, SGRV_B, SGRV_C)은 복수의 전환된 A 감마 기준 전압 신호들(SGRV_A1 내지 SGRV_AK), 복수의 전환된 B 감마 기준 전압 신호들(SGRV_B1 내지 SGRV_BK) 및 복수의 전환된 C 감마 기준 전압 신호들(SGRV_C1 내지 SGRV_CK)을 포함할 수 있다.
감마 기준 전압 신호 스위치부(120)는 제1 스위치(SW1; 121) 내지 제K 스위치(SWK; 122)를 포함할 수 있다. 제1 스위치(121)는 스위치 제어 신호(SW_CS)에 기초하여 제1 R 감마 기준 전압 신호(GRV_R1), 제1 G 감마 기준 전압 신호 (GRV_G1)및 제1 B 감마 기준 전압 신호(GRV_B1)의 순서를 바꾸어서 제1 전환된 A 감마 기준 전압 신호(SGRV_A1), 제1 전환된 B 감마 기준 전압 신호(SGRV_B1) 및 제1 전환된 C 감마 기준 전압 신호(SGRV_C1)를 생성할 수 있다. 제K 스위치(122)는 스위치 제어 신호(SW_CS)에 기초하여 제K R 감마 기준 전압 신호(GRV_RK), 제K G 감마 기준 전압 신호 (GRV_GK)및 제K B 감마 기준 전압 신호(GRV_BK)의 순서를 바꾸어서 제K 전환된 A 감마 기준 전압 신호(SGRV_AK), 제K 전환된 B 감마 기준 전압 신호(SGRV_BK) 및 제K 전환된 C 감마 기준 전압 신호(SGRV_CK)를 생성할 수 있다.
감마 기준 전압 신호 생성부(110)는 R 감마 기준 전압 신호들(GRV_R1 내지 GRV_RK)을 생성하는 R 감마 기준 전압 신호 생성부(111R), G 감마 기준 전압 신호들(GRV_G1 내지 GRV_GK)을 생성하는 G 감마 기준 전압 신호 생성부(111G) 및 B 감마 기준 전압 신호들(GRV_B1 내지 GRV_BK)을 생성하는 B 감마 기준 전압 신호 생성부(111B)를 포함할 수 있다.
R 감마 기준 전압 신호 생성부(111R)는 전원 전압 노드(VDD; 141)와 접지 전압 노드(VGND; 151) 사이에 연결되는 저항 열(140)을 포함할 수 있다. 저항 열(140)은 직렬 연결된 복수의 저항들(R11, R12 내지 R1L, RK1, RK2 내지 RKL 및 RK+1) 및 저항들(R11, R12 내지 R1L, RK1, RK2 내지 RKL 및 RK+1) 사이에 위치하는 복수의 노드들(142 내지 150)을 포함할 수 있다. R 감마 기준 전압 신호 생성부(111R)는 복수의 디코더들(D1R 내지 DKR)을 더 포함할 수 있다. 제1 디코더(D1R)는 감마 제어 신호(G_CS)에 기초하여 저항들(R11, R12 내지 R1L) 사이에 위치하는 제1 노드(142)의 전압 신호, 제2 노드(143)의 전압 신호, 제3 노드(144)의 전압 신호 및 제4 노드(145)의 전압 신호 중 하나를 제1 R 감마 기준 전압 신호(GRV_R1)로서 출력할 수 있다. 제K 디코더(DKR)는 감마 제어 신호(G_CS)에 기초하여 저항들(R1K, RK2 내지 RKL) 사이에 위치하는 제6 노드(147)의 전압 신호, 제7 노드(148)의 전압 신호, 제8 노드(149)의 전압 신호 및 제9 노드(150)의 전압 신호 중 하나를 제K R 감마 기준 전압 신호(GRV_RK)로서 출력할 수 있다.
G 감마 기준 전압 신호 생성부(111G) 및 B 감마 기준 전압 신호 생성부(111B)는 상기 R 감마 기준 전압 신호 생성부(111R)에 관한 설명에 기초하여 이해할 수 있으므로 설명을 생략한다.
데이터 구동부(130)는 제1 데이터 구동 전압 신호들(DV11 내지 DV1M)을 생성하는 제1 데이터 구동 유닛(131A), 제2 데이터 구동 전압 신호들(DV21 내지 DV2M)을 생성하는 제2 데이터 구동 유닛(131B) 및 제3 데이터 구동 전압 신호들(DV31 내지 DV3M)을 생성하는 제3 데이터 구동 유닛(131C)을 포함할 수 있다.
제1 데이터 구동 유닛(131A)은 제1 디지털-아날로그 컨버터(DAC1; 132A) 내지 제M 디지털-아날로그 컨버터(DACM)를 포함할 수 있다. 제1 디지털-아날로그 컨버터(132A)는 전환된 A 감마 기준 전압 신호들(SGRV_A1 내지 SGRV_AK)에 기초하여 데이터 신호(RGB)에 상응하는 제(1, 1) 데이터 구동 전압 신호(DV11)를 생성할 수 있다. 제M 디지털-아날로그 컨버터(133A)는 전환된 A 감마 기준 전압 신호들(SGRV_A1 내지 SGRV_AK)에 기초하여 데이터 신호(RGB)에 상응하는 제(1, M) 데이터 구동 전압 신호(DV1M)를 생성할 수 있다. 제1 디지털-아날로그 컨버터(132A)에 대하여 도 9를 참조하여 자세하게 후술한다.
제2 데이터 구동 유닛(131B) 및 제3 데이터 구동 유닛(131C)은 제1 데이터 구동 유닛(131A)에 관한 설명에 기초하여 이해할 수 있으므로 설명을 생략한다.
상기 설명은 감마 기준 전압 신호 생성부(110) 및 데이터 구동부(130)의 구현 방법의 일 실시예에 관한 것이며, 감마 기준 전압 신호 생성부(110) 및 데이터 구동부(130)는 상기 설명과 다른 방법으로 구현될 수 있다.
도 3은 도 2의 서브 회로에 포함되는 제1 스위치의 동작의 일 실시예를 나타내는 표이다.
도 3을 참조하면, 스위치 제어 신호(SW_CS)가 000의 값을 가지는 경우, 제1 스위치(121)는 제1 전환된 A 감마 기준 전압 신호(SGRV_A1)로서 제1 R 감마 기준 전압 신호(GRV_R1)를 출력하고, 제1 전환된 B 감마 기준 전압 신호(SGRV_B1)로서 제1 G 감마 기준 전압 신호(GRV_G1)를 출력하고, 제1 전환된 C 감마 기준 전압 신호(SGRV_C1)로서 제1 B 감마 기준 전압 신호(GRV_B1)를 출력할 수 있다.
스위치 제어 신호가 001의 값을 가지는 경우, 제1 스위치(121)는 제1 전환된 A 감마 기준 전압 신호(SGRV_A1)로서 제1 R 감마 기준 전압 신호(GRV_R1)를 출력하고, 제1 전환된 B 감마 기준 전압 신호(SGRV_B1)로서 제1 B 감마 기준 전압 신호(GRV_B1)를 출력하고, 제1 전환된 C 감마 기준 전압 신호(SGRV_C1)로서 제1 G 감마 기준 전압 신호(GRV_G1)를 출력할 수 있다.
스위치 제어 신호가 010의 값을 가지는 경우, 제1 스위치(121)는 제1 전환된 A 감마 기준 전압 신호(SGRV_A1)로서 제1 G 감마 기준 전압 신호(GRV_G1)를 출력하고, 제1 전환된 B 감마 기준 전압 신호(SGRV_B1)로서 제1 R 감마 기준 전압 신호(GRV_R1)를 출력하고, 제1 전환된 C 감마 기준 전압 신호(SGRV_C1)로서 제1 B 감마 기준 전압 신호(GRV_B1)를 출력할 수 있다.
스위치 제어 신호가 011의 값을 가지는 경우, 제1 스위치(121)는 제1 전환된 A 감마 기준 전압 신호(SGRV_A1)로서 제1 G 감마 기준 전압 신호(GRV_G1)를 출력하고, 제1 전환된 B 감마 기준 전압 신호(SGRV_B1)로서 제1 B 감마 기준 전압 신호(GRV_B1)를 출력하고, 제1 전환된 C 감마 기준 전압 신호(SGRV_C1)로서 제1 R 감마 기준 전압 신호(GRV_R1)를 출력할 수 있다.
스위치 제어 신호가 100의 값을 가지는 경우, 제1 스위치(121)는 제1 전환된 A 감마 기준 전압 신호(SGRV_A1)로서 제1 B 감마 기준 전압 신호(GRV_B1)를 출력하고, 제1 전환된 B 감마 기준 전압 신호(SGRV_B1)로서 제1 R 감마 기준 전압 신호(GRV_R1)를 출력하고, 제1 전환된 C 감마 기준 전압 신호(SGRV_C1)로서 제1 G 감마 기준 전압 신호(GRV_G1)를 출력할 수 있다.
스위치 제어 신호가 101의 값을 가지는 경우, 제1 스위치(121)는 제1 전환된 A 감마 기준 전압 신호(SGRV_A1)로서 제1 B 감마 기준 전압 신호(GRV_B1)를 출력하고, 제1 전환된 B 감마 기준 전압 신호(SGRV_B1)로서 제1 G 감마 기준 전압 신호(GRV_G1)를 출력하고, 제1 전환된 C 감마 기준 전압 신호(SGRV_C1)로서 제1 R 감마 기준 전압 신호(GRV_R1)를 출력할 수 있다.
상기 테이블은 제1 스위치(121)의 동작의 일 실시예를 나타내고 있으며, 감마 기준 전압 신호 스위치부(120)는 상기 테이블과 상이한 방법으로 구현될 수 있다.
도 2의 제1 회로(170)의 감마 기준 전압 신호 스위치부(120)에 포함되는 제1 스위치(121)를 제외한 다른 스위치들은 제1 스위치(121)에 대한 설명에 기초하여 이해할 수 있으므로 설명을 생략한다.
도 4는 도 2의 서브 회로에 포함되는 제1 스위치의 일 예를 나타내는 블록도이다.
도 4를 참조하면, 스위치 제어 신호(SW_CS)는 제1 스위치 제어 신호(SW_CS[0]), 제2 스위치 제어 신호(SW_CS[1]) 및 제3 스위치 제어 신호(SW_CS[2])를 포함한다. 제1 스위치(121)는 패스 제어 신호 생성부(PTCS GENERATOR; 123) 및 패스 트랜지스터 회로(PTC; 124)를 포함할 수 있다. 패스 제어 신호 생성부(123)는 제1 스위치 제어 신호(SW_CS[0]), 제2 스위치 제어 신호(SW_CS[1]) 및 제3 스위치 제어 신호(SW_CS[2])에 기초하여 복수의 패스 제어 신호들(PTCS1 내지 PTCS6)을 생성하고, 패스 제어 신호들(PTCS1 내지 PTCS6)의 각각을 복수의 제어 신호 출력 노드들(PA 내지 PF)의 각각을 통해 출력할 수 있다. 패스 트랜지스터 회로(124)는 패스 제어 신호들(PA 내지 PF)에 기초하여 제1 R 감마 기준 전압 신호(GRV_R1), 제1 G 감마 기준 전압 신호 (GRV_G1) 및 제1 B 감마 기준 전압 신호(GRV_B1)의 순서를 바꾸어서 제1 전환된 A 감마 기준 전압 신호(SRGV_A1), 제1 전환된 B 감마 기준 전압 신호(SGRV_B1) 및 제1 전환된 C 감마 기준 전압 신호(SGRV_C1)를 생성할 수 있다.
패스 제어 신호 생성부(123)에 대하여 도 5를 참조하여 후술하고, 패스 트랜지스터 회로(124)에 대하여 도 6을 참조하여 후술한다.
도 4에 도시된 제1 스위치(121)는 구현의 일 예이고, 제1 스위치(121)는 도 4에 도시된 내용과 다른 형태로 구현될 수 있다.
도 5는 도 4의 제1 스위치에 포함되는 패스 제어 신호 생성부를 나타내는 회로도이다.
도 5를 참조하면, 패스 제어 신호 생성부(123)는 제1 스위칭 회로(SL1), 제2 스위칭 회로(SL2) 및 제3 스위칭 회로(SL3)를 포함할 수 있다. 제1 스위칭 회로(SL1)는 제1 스위치 제어 신호(SW_CS[0])에 응답하여 전원 전압 노드(VDD)를 제1 노드(P1) 및 제2 노드(P2)에 선택적으로 연결할 수 있다. 제2 스위칭 회로(SL2)는 제2 스위치 제어 신호(SW_CS[1])에 응답하여 제1 노드(P1) 및 제2 노드(P2)를 제3 노드(P3), 제4 노드(P4) 및 제5 노드(P5)에 선택적으로 연결할 수 있다. 제3 스위칭 회로(SL3)는 제3 스위치 제어 신호(SW_CS[2])에 응답하여 제3 노드(P3), 제4 노드(P4) 및 제5 노드(P5)를 제어 신호 출력 노드들(PA 내지 PF)에 선택적으로 연결할 수 있다.
제1 스위칭 회로(SL1)는 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)를 포함할 수 있다. 제1 트랜지스터(T1)는 NMOS 트랜지스터로 구현될 수 있고, 제2 트랜지스터(T2)는 PMOS 트랜지스터로 구현될 수 있다. 제1 트랜지스터(T1)는 제1 스위치 제어 신호(SW_CS[0])에 응답하여 전원 전압 노드(VDD)와 제1 노드(P1)를 연결할 수 있다. 제1 트랜지스터(T1)의 게이트에 제1 스위치 제어 신호(SW_CS[0])가 인가되고, 제1 트랜지스터(T1)의 소스와 전원 전압 노드(VDD)가 전기적으로 연결되고, 제1 트랜지스터(T1)의 드레인과 제1 노드(P1)가 전기적으로 연결될 수 있다. 제2 트랜지스터(T2)는 제1 스위치 제어 신호(SW_CS[0])에 응답하여 전원 전압 노드(VDD)와 제2 노드(P2)를 연결할 수 있다. 제2 트랜지스터(T2)의 게이트에 제1 스위치 제어 신호(SW_CS[0])가 인가되고, 제2 트랜지스터(T2)의 소스와 전원 전압 노드(VDD)가 전기적으로 연결되고, 제2 트랜지스터(T2)의 드레인과 제2 노드(P2)가 전기적으로 연결될 수 있다.
제1 스위치 제어 신호(SW_CS[0])가 논리 하이 값을 가지면, 제1 트랜지스터(T1)는 턴-온(Turn-on)되어 전원 전압 노드(VDD)와 제1 노드(P1) 가 전기적으로 연결되고, 제2 트랜지스터(T2)는 턴-오프(Turn-off)되어 전원 전압 노드(VDD)와 제2 노드(P2)가 전기적으로 분리된다. 제1 스위치 제어 신호(SW_CS[0])가 논리 로우 값을 가지면, 제1 트랜지스터(T1)는 턴-오프되어 전원 전압 노드(VDD)와 제1 노드(P1)가 전기적으로 분리되고, 제2 트랜지스터(T2)는 턴-온되어 전원 전압 노드(VDD)와 제2 노드(P2)가 전기적으로 연결된다.
제2 스위칭 회로(SL2)는 제3 트랜지스터(T3), 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)를 포함할 수 있다. 제3 트랜지스터(T3) 및 제5 트랜지스터(T5)는 NMOS 트랜지스터로 구현될 수 있고, 제4 트랜지스터(T4)는 PMOS 트랜지스터로 구현될 수 있다. 제3 트랜지스터(T3)는 제2 스위치 제어 신호(SW_CS[1])에 응답하여 제1 노드(P1)와 제3 노드(P3)를 연결할 수 있다. 제3 트랜지스터(T3)의 게이트에 제2 스위치 제어 신호(SW_CS[1])가 인가되고, 제3 트랜지스터(T3)의 소스와 제1 노드(P1)가 전기적으로 연결되고, 제3 트랜지스터(T3)의 드레인과 제3 노드(P3)가 전기적으로 연결될 수 있다. 제4 트랜지스터(T4)는 제2 스위치 제어 신호(SW_CS[1])에 응답하여 제1 노드(P1)와 제4 노드(P4)를 연결할 수 있다. 제4 트랜지스터(T4)의 게이트에 제2 스위치 제어 신호(SW_CS[1])가 인가되고, 제4 트랜지스터(T4)의 소스와 제1 노드(P1)가 전기적으로 연결되고, 제4 트랜지스터(T4)의 드레인과 제4 노드(P4)가 전기적으로 연결될 수 있다. 제5 트랜지스터(T5)는 제2 스위치 제어 신호(SW_CS[1])에 응답하여 제2 노드(P2)와 제5 노드(P5)를 연결할 수 있다. 제5 트랜지스터(T5)의 게이트에 제2 스위치 제어 신호(SW_CS[1])가 인가되고, 제5 트랜지스터(T5)의 소스와 제2 노드(P2)가 전기적으로 연결되고, 제5 트랜지스터(T5)의 드레인과 제5 노드(P5)가 전기적으로 연결될 수 있다.
제2 스위치 제어 신호(SW_CS[1])가 논리 하이 값을 가지면, 제3 트랜지스터(T3)는 턴-온되어 제1 노드(P1)와 제3 노드(P3)가 전기적으로 연결되고, 제5 트랜지스터(T5)는 턴-온되어 제2 노드(P2)와 제5 노드(P5)가 전기적으로 연결되고, 제4 트랜지스터(T4)는 턴-오프되어 제1 노드(P1)와 제4 노드(P4)가 전기적으로 분리된다. 제2 스위치 제어 신호(SW_CS[1])가 논리 로우 값을 가지면, 제3 트랜지스터(T3)는 턴-오프되어 제1 노드(P1)와 제3 노드(P3)가 전기적으로 분리되고, 제5 트랜지스터(T5)는 턴-오프되어 제2 노드(P2)와 제5 노드(P5)가 전기적으로 분리되고, 제4 트랜지스터(T4)는 턴-온되어 제1 노드(P1)와 제4 노드(P4)가 전기적으로 연결된다.
제어 신호 출력 노드들(PA 내지 PF)은 A 노드(PA), B 노드(PB), C 노드(PC), D 노드(PD), E 노드(PE) 및 F 노드(PF)를 포함한다. 제3 스위칭 회로(SL3)는 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 제9 트랜지스터(T9), 제10 트랜지스터(Ta) 및 제11 트랜지스터(Tb)를 포함할 수 있다. 제6 트랜지스터(T6), 제8 트랜지스터(T8) 및 제10 트랜지스터(Ta)는 NMOS 트랜지스터로 구현될 수 있고, 제7 트랜지스터(T7), 제9 트랜지스터(T9) 및 제11 트랜지스터(Tb)는 PMOS 트랜지스터로 구현될 수 있다. 제6 트랜지스터(T6)는 A 노드(PA)를 통해서 제1 패스 제어 신호(PTCS1)를 출력하고, 제7 트랜지스터(T7)는 B 노드(PB)를 통해서 제2 패스 제어 신호(PTCS2)를 출력하고, 제8 트랜지스터(T8)는 C 노드(PC)를 통해서 제3 패스 제어 신호(PTCS3)를 출력하고, 제9 트랜지스터(T9)는 D 노드(PD)를 통해서 제4 패스 제어 신호(PTCS4)를 출력하고, 제10 트랜지스터(Ta)는 E 노드(PE)를 통해서 제5 패스 제어 신호(PTCS5)를 출력하고, 제11 트랜지스터(Tb)는 F 노드(PF)를 통해서 제6 패스 제어 신호(PTCS6)를 출력할 수 있다.
제6 트랜지스터(T6)는 제3 스위치 제어 신호(SW_CS[2])에 응답하여 제3 노드(P3)와 A 노드(PA)를 연결할 수 있다. 제6 트랜지스터(T6)의 게이트에 제3 스위치 제어 신호(SW_CS[2])가 인가되고, 제6 트랜지스터(T6)의 소스와 제3 노드(P3)가 전기적으로 연결되고, 제6 트랜지스터(T6)의 드레인과 A 노드(PA)가 전기적으로 연결될 수 있다. 제7 트랜지스터(T7)는 제3 스위치 제어 신호(SW_CS[2])에 응답하여 제3 노드(P3)와 B 노드(PB)를 연결할 수 있다. 제7 트랜지스터(T7)의 게이트에 제3 스위치 제어 신호(SW_CS[2])가 인가되고, 제7 트랜지스터(T7)의 소스와 제3 노드(P3)가 전기적으로 연결되고, 제7 트랜지스터(T7)의 드레인과 B 노드(PB)가 전기적으로 연결될 수 있다. 제8 트랜지스터(T8)는 제3 스위치 제어 신호(SW_CS[2])에 응답하여 제4 노드(P4)와 C 노드(PC)를 연결할 수 있다. 제8 트랜지스터(T8)의 게이트에 제3 스위치 제어 신호(SW_CS[2])가 인가되고, 제8 트랜지스터(T8)의 소스와 제4 노드(P4)가 전기적으로 연결되고, 제8 트랜지스터(T8)의 드레인과 C 노드(PC)가 전기적으로 연결될 수 있다. 제9 트랜지스터(T9)는 제3 스위치 제어 신호(SW_CS[2])에 응답하여 제4 노드(P4)와 D 노드(PD)를 연결할 수 있다. 제9 트랜지스터(T9)의 게이트에 제3 스위치 제어 신호(SW_CS[2])가 인가되고, 제9 트랜지스터(T9)의 소스와 제4 노드(P4)가 전기적으로 연결되고, 제9 트랜지스터(T9)의 드레인과 D 노드(PD)가 전기적으로 연결될 수 있다. 제10 트랜지스터(Ta)는 제3 스위치 제어 신호(SW_CS[2])에 응답하여 제5 노드(P5)와 E 노드(PE)를 연결할 수 있다. 제10 트랜지스터(Ta)의 게이트에 제3 스위치 제어 신호(SW_CS[2])가 인가되고, 제10 트랜지스터(Ta)의 소스와 제5 노드(P5)가 전기적으로 연결되고, 제10 트랜지스터(Ta)의 드레인과 E 노드(PE)가 전기적으로 연결될 수 있다. 제11 트랜지스터(Tb)는 제3 스위치 제어 신호(SW_CS[2])에 응답하여 제5 노드(P5)와 F 노드(PF)를 연결할 수 있다. 제11 트랜지스터(Tb)의 게이트에 제3 스위치 제어 신호(SW_CS[2])가 인가되고, 제11 트랜지스터(Tb)의 소스와 제5 노드(P5)가 전기적으로 연결되고, 제11 트랜지스터(Tb)의 드레인과 F 노드(PF)가 전기적으로 연결될 수 있다.
제3 스위치 제어 신호(SW_CS[2])가 논리 하이 값을 가지면, 제6 트랜지스터(T6)는 턴-온되어 제3 노드(P3)와 A 노드(PA)가 전기적으로 연결되고, 제8 트랜지스터(T8)는 턴-온되어 제4 노드(P4)와 C 노드(PC)가 전기적으로 연결되고, 제10 트랜지스터(Ta)는 턴-온되어 제5 노드(P5)와 E 노드(PE)가 전기적으로 연결되고, 제7 트랜지스터(T7)는 턴-오프되어 제3 노드(P3)와 B 노드(PB)가 전기적으로 분리되고, 제9 트랜지스터(T9)는 턴-오프되어 제4 노드(P4)와 D 노드(PD)가 전기적으로 분리되고, 제11 트랜지스터(Tb)는 턴-오프되어 제5 노드(P5)와 F 노드(PF)가 전기적으로 분리된다. 제3 스위치 제어 신호(SW_CS[2])가 논리 로우 값을 가지면, 제6 트랜지스터(T6)는 턴-오프되어 제3 노드(P3)와 A 노드(PA)가 전기적으로 분리되고, 제8 트랜지스터(T8)는 턴-오프되어 제4 노드(P4)와 C 노드(PC)가 전기적으로 분리되고, 제10 트랜지스터(Ta)는 턴-오프되어 제5 노드(P5)와 E 노드(PE)가 전기적으로 분리되고, 제7 트랜지스터(T7)는 턴-온되어 제3 노드(P3)와 B 노드(PB)가 전기적으로 연결되고, 제9 트랜지스터(T9)는 턴-온되어 제4 노드(P4)와 D 노드(PD)가 전기적으로 연결되고, 제11 트랜지스터(Tb)는 턴-온되어 제5 노드(P5)와 F 노드(PF)가 전기적으로 연결된다.
도 6은 도 4의 제1 스위치에 포함되는 패스 트랜지스터 회로를 나타내는 회로도이다.
도 6을 참조하면, 패스 트랜지스터 회로(124)는 논리 합 연산기들 및 패스 트랜지스터들(PT1 내지 PT9)을 포함한다. 제1 R 감마 기준 전압 신호(GRV_R1)는 제1 노드(n1)에 인가되고, 제1 G 감마 기준 전압 신호(GRV_G1)는 제2 노드(n2)에 인가되고, 제1 B 감마 기준 전압 신호(GRV_B1)는 제3 노드(n3)에 인가된다. 제1 전환된 A 감마 기준 전압 신호(SGRV_A1)는 제4 노드(n4)를 통해 출력되고, 제1 전환된 B 감마 기준 전압 신호(SGRV_B1)는 제5 노드(n5)를 통해 출력되고, 제1 전환된 C 감마 기준 전압 신호(SGRV_C1)는 제6 노드(n6)를 통해 출력된다. 제1 패스 트랜지스터(PT1)의 소스와 제1 노드(n1)는 전기적으로 연결되고, 제1 패스 트랜지스터(PT1)의 게이트에 제1 패스 제어 신호(PTCS1)와 제2 패스 제어 신호(PTCS2)를 논리 합(OR)한 신호가 인가되고, 제1 패스 트랜지스터(PT1)의 드레인에 제4 노드(n4)가 전기적으로 연결된다. 제2 패스 트랜지스터(PT2)의 소스와 제2 노드(n2)는 전기적으로 연결되고, 제2 패스 트랜지스터(PT2)의 게이트에 제3 패스 제어 신호(PTCS3)와 제4 패스 제어 신호(PTCS4)를 논리 합(OR)한 신호가 인가되고, 제2 패스 트랜지스터(PT2)의 드레인에 제5 노드(n5)가 전기적으로 연결된다. 제3 패스 트랜지스터(PT3)의 소스와 제3 노드(n3)는 전기적으로 연결되고, 제3 패스 트랜지스터(PT3)의 게이트에 제5 패스 제어 신호(PTCS5)와 제6 패스 제어 신호(PTCS6)를 논리 합(OR)한 신호가 인가되고, 제3 패스 트랜지스터(PT3)의 드레인에 제6 노드(n6)가 전기적으로 연결된다. 제4 패스 트랜지스터(PT4)의 소스와 제1 노드(n1)는 전기적으로 연결되고, 제4 패스 트랜지스터(PT4)의 게이트에 제3 패스 제어 신호(PTCS3)와 제5 패스 제어 신호(PTCS5)를 논리 합(OR)한 신호가 인가되고, 제4 패스 트랜지스터(PT4)의 드레인에 제4 노드(n4)가 전기적으로 연결된다. 제5 패스 트랜지스터(PT5)의 소스와 제2 노드(n2)는 전기적으로 연결되고, 제5 패스 트랜지스터(PT5)의 게이트에 제1 패스 제어 신호(PTCS1)와 제6 패스 제어 신호(PTCS6)를 논리 합(OR)한 신호가 인가되고, 제5 패스 트랜지스터(PT5)의 드레인에 제5 노드(n5)가 전기적으로 연결된다. 제6 패스 트랜지스터(PT6)의 소스와 제3 노드(n3)는 전기적으로 연결되고, 제6 패스 트랜지스터(PT6)의 게이트에 제2 패스 제어 신호(PTCS2)와 제4 패스 제어 신호(PTCS4)를 논리 합(OR)한 신호가 인가되고, 제6 패스 트랜지스터(PT6)의 드레인에 제6 노드(n6)가 전기적으로 연결된다. 제7 패스 트랜지스터(PT7)의 소스와 제1 노드(n1)는 전기적으로 연결되고, 제7 패스 트랜지스터(PT7)의 게이트에 제4 패스 제어 신호(PTCS4)와 제6 패스 제어 신호(PTCS6)를 논리 합(OR)한 신호가 인가되고, 제7 패스 트랜지스터(PT7)의 드레인에 제4 노드(n4)가 전기적으로 연결된다. 제8 패스 트랜지스터(PT8)의 소스와 제2 노드(n2)는 전기적으로 연결되고, 제8 패스 트랜지스터(PT8)의 게이트에 제2 패스 제어 신호(PTCS2)와 제5 패스 제어 신호(PTCS5)를 논리 합(OR)한 신호가 인가되고, 제8 패스 트랜지스터(PT8)의 드레인에 제5 노드(n5)가 전기적으로 연결된다. 제9 패스 트랜지스터(PT9)의 소스와 제3 노드(n3)는 전기적으로 연결되고, 제9 패스 트랜지스터(PT9)의 게이트에 제1 패스 제어 신호(PTCS1)와 제3 패스 제어 신호(PTCS3)를 논리 합(OR)한 신호가 인가되고, 제9 패스 트랜지스터(PT9)의 드레인에 제6 노드(n6)가 전기적으로 연결된다.
도 7a 및 7b는 도 4의 제1 스위치의 예시적인 등가 회로들을 나타내는 도면들이다.
도 7a를 참조하면, 제1 등가 회로(121a)는 스위치 제어 신호(SW_CS)가 001의 값을 가지는 경우의 도 4의 제1 스위치(121)의 등가 회로이다. 제1 전환된 A 감마 기준 전압 신호(SGRV_A1)로서 제1 R 감마 기준 전압 신호(GRV_R1)가 출력되고, 제1 전환된 B 감마 기준 전압 신호(SGRV_B1)로서 제1 B 감마 기준 전압 신호(GRV_B1)가 출력되고, 제1 전환된 C 감마 기준 전압 신호(SGRV_C1)로서 제1 G 감마 기준 전압 신호(GRV_G1)가 출력된다.
도 7b를 참조하면, 제1 등가 회로(121b)는 스위치 제어 신호(SW_CS)가 011의 값을 가지는 경우의 도 4의 제1 스위치(121)의 등가 회로이다. 제1 전환된 A 감마 기준 전압 신호(SGRV_A1)로서 제1 G 감마 기준 전압 신호(GRV_G1)가 출력되고, 제1 전환된 B 감마 기준 전압 신호(SGRV_B1)로서 제1 B 감마 기준 전압 신호(GRV_B1)가 출력되고, 제1 전환된 C 감마 기준 전압 신호(SGRV_C1)로서 제1 R 감마 기준 전압 신호(GRV_R1)가 출력된다.
도 8은 도 1의 표시 장치에 포함되는 감마 기준 전압 신호 생성부의 일 실시예를 나타내는 블록도이다.
도 8을 참조하면, 감마 기준 전압 신호 생성부(110a)는 저항 열(140a)과 복수의 디코더들(D1Ra 내지 DKRa)을 포함할 수 있다. 저항 열(140a)은 복수의 저항들(R11a 내지 R1La, RK1a 내지 RKLa 및 RK+1a) 및 복수의 저항들(R11a 내지 R1La, RK1a 내지 RKLa 및 RK+1a) 간에 복수의 노드들(142a 내지 150a)을 포함할 수 있다.
저항 열(140a)의 일 말단은 전원 전압 단자(VDD)와 전기적으로 연결되고, 저항 열(140a)의 타 말단은 접지 전압 단자(VGND)와 전기적으로 연결될 수 있다. 제1 디코더(D1Ra)는 감마 제어 신호(G_CS)에 기초하여 제1 노드(142a)의 전압 신호, 제2 노드(143a)의 전압 신호, 제3 노드(144a)의 전압 신호 및 제4 노드(145a)의 전압 신호를 입력받을 수 있다. 제1 디코더(D1Ra)는 상기 입력받은 전압 신호들 중 하나를 제1 전환된 R 감마 기준 전압 신호(GRV_R1)로서 출력할 수 있고, 상기 입력 받은 전압 신호들 중 하나를 제1 전환된 G 감마 기준 전압 신호(GRV_G1)로서 출력할 수 있고, 상기 입력 받은 전압 신호들 중 하나를 제1 전환된 B 감마 기준 전압 신호(GRV_B1)로서 출력할 수 있다. 제K 디코더(DKRa)는 감마 제어 신호(G_CS)에 기초하여 제6 노드(147a)의 전압 신호, 제7 노드(148a)의 전압 신호, 제8 노드(149a)의 전압 신호 및 제9 노드(150a)의 전압 신호를 입력받을 수 있다. 제K 디코더(DKRa)는 상기 입력받은 전압 신호들 중 하나를 제K 전환된 R 감마 기준 전압 신호(GRV_RK)로서 출력할 수 있고, 상기 입력 받은 전압 신호들 중 하나를 제K 전환된 G 감마 기준 전압 신호(GRV_GK)로서 출력할 수 있고, 상기 입력 받은 전압 신호들 중 하나를 제K 전환된 B 감마 기준 전압 신호(GRV_BK)로서 출력할 수 있다.
도 9는 도 2의 서브 회로에 포함되는 제1 디지털-아날로그 컨버터의 일 실시예를 나타내는 블록도이다.
도 9를 참조하면, 도 2의 서브 회로(170)에 포함되는 제1 디지털-아날로그 컨버터(132A)는 저항 열(133A) 및 디코더(DEC)를 포함할 수 있다. 저항 열(133A)은 복수의 저항들(r11 내지 r1P, r21, rKP, rK+11 내지 rK+1P) 및 상기 저항들(r11 내지 r1P, r21, rKP, rK+11 내지 rK+1P) 사이에 위치하는 제1 노드(190a), 제2 노드(191a), 제3 노드(192a), 제4 노드(193a), 제5 노드(194a), 제6 노드(195a), 제7 노드(196a) 및 제8 노드(197a)를 포함할 수 있다. 제1 노드(190a)에는 전원 전압 신호가 인가될 수 있고, 제4 노드(193a)에는 제1 전환된 A 감마 기준 전압 신호(SGRV_A1)가 인가될 수 있고, 제5 노드(194a)에는 제K 전환된 A 감마 기준 전압 신호(SGRV_AK)가 인가될 수 있고, 제8 노드(197a)에는 접지 전압 신호가 인가될 수 있다.
디코더(DEC)는 제1 전환된 A 감마 기준 전압 신호(SGRV_A1) 내지 제K 전환된 A 감마 기준 전압 신호(SGRV_AK)를 통해 제1 R 감마 기준 전압 신호(GRV_R1) 내지 제K R 감마 기준 전압 신호(GRV_RK)가 입력되는 경우, 데이터 신호(RGB) 중 R 데이터 신호에 기초하여 제1 노드(190a)의 전압 신호, 제2 노드(191a)의 전압 신호, 제3 노드(192a)의 전압 신호, 제4 노드(193a)의 전압 신호, 제5 노드(194a)의 전압 신호, 제6 노드(195a)의 전압 신호, 제7 노드(196a)의 전압 신호 및 제8 노드(197a)의 전압 신호 중 하나를 제(1, 1) 데이터 구동 전압 신호(DV11)로서 출력할 수 있다. 디코더(DEC)는 제1 전환된 A 감마 기준 전압 신호(SGRV_A1) 내지 제K 전환된 A 감마 기준 전압 신호(SGRV_AK)를 통해 제1 G 감마 기준 전압 신호(GRV_G1) 내지 제K G 감마 기준 전압 신호(GRV_GK)가 입력되는 경우, 데이터 신호(RGB) 중 G 데이터 신호에 기초하여 제1 노드(190a)의 전압 신호, 제2 노드(191a)의 전압 신호, 제3 노드(192a)의 전압 신호, 제4 노드(193a)의 전압 신호, 제5 노드(194a)의 전압 신호, 제6 노드(195a)의 전압 신호, 제7 노드(196a)의 전압 신호 및 제8 노드(197a)의 전압 신호 중 하나를 제(1, 1) 데이터 구동 전압 신호(DV11)로서 출력할 수 있다. 디코더(DEC)는 제1 전환된 A 감마 기준 전압 신호(SGRV_A1) 내지 제K 전환된 A 감마 기준 전압 신호(SGRV_AK)를 통해 제1 B 감마 기준 전압 신호(GRV_B1) 내지 제K B 감마 기준 전압 신호(GRV_BK)가 입력되는 경우, 데이터 신호(RGB) 중 B 데이터 신호에 기초하여 제1 노드(190a)의 전압 신호, 제2 노드(191a)의 전압 신호, 제3 노드(192a)의 전압 신호, 제4 노드(193a)의 전압 신호, 제5 노드(194a)의 전압 신호, 제6 노드(195a)의 전압 신호, 제7 노드(196a)의 전압 신호 및 제8 노드(197a)의 전압 신호 중 하나를 제(1, 1) 데이터 구동 전압 신호(DV11)로서 출력할 수 있다.
제1 디지털-아날로그 컨버터(132A)는 상기 기술한 내용과 다른 실시예들로서 구현될 수 있다. 도 2의 서브 회로(170)에 포함되는 데이터 구동부(130)에 포함되는 제1 디지털-아날로그 컨버터(132A)를 제외한 나머지 디지털-아날로그 컨버터들은 상기 제1 디지털-아날로그 컨버터(132A)에 대한 설명에 기초하여 이해할 수 있으므로 설명을 생략한다.
도 10은 도 2의 서브 회로에 포함되는 제1 스위치의 동작을 나타내는 타이밍도이다.
도 10을 참조하면, 제N 시간(TN), 제N+1 시간(TN+1) 및 제N+2 시간(TN+2)은 각각 도 1의 표시 장치(100)에 포함되는 표시 패널(140)의 제N 게이트 라인, 제N+1 게이트 라인 및 제N+2 게이트 라인의 구동 시간을 지칭한다.
게이트 구동부 제어 신호(GD_CS)에 포함되는 수직 동기화 신호(H_SYNC)가 논리 로우 값으로 변경되는 제1 시점(210)에서 제N 게이트 라인에 포함되는 화소 회로들의 구동이 시작된다. 제1 스위치(121)가 000에서 100으로 변경된 스위치 제어 신호(SW_CS)에 기초하여 제1 전환된 A 감마 기준 전압 신호(SGRV_A1) 값을 제1 B 감마 기준 전압 신호(GRV_B1) 값으로 변경하고, 제1 전환된 B 감마 기준 전압 신호(SGRV_B1) 값을 제1 R 감마 기준 전압 신호(GRV_R1) 값으로 변경하고, 제1 전환된 C 감마 기준 전압 신호(SGRV_C1) 값을 제1 G 감마 기준 전압 신호(GRV_G1)로 변경하기 위해 변경 시간(Tt)이 소요된다. 제1 스위치(121)의 변경이 끝난 제2 시점(220)부터 제N 게이트 라인에 포함되는 화소 회로들이 안정된 이미지를 출력하는 제3 시점(230)까지 세틀링 시간(Ts)이 소요된다. 제3 시점(230)부터 제N+1 게이트 라인에 포함되는 화소 회로들의 구동이 시작되는 제4 시점(240)까지를 홀드 시간(Th)이라 칭한다.
고해상도 이미지를 표시하기 위해 표시 패널(140)이 포함하는 게이트 라인의 수가 늘어나게 되면, 각 게이트 라인에 할당되는 구동 시간(TN, TN+1, TN+2)은 줄어든다. 본 발명의 일 실시예에 따른 표시 장치(100)는 변경 시간(Tt)을 줄여 상대적으로 큰 세틀링 시간(Ts)과 홀드 시간(Th)의 시간 마진을 가지므로, 표시 패널(140)이 고속으로 동작할 수 있다.
도 11은 본 발명의 실시예들에 따른 표시 장치를 포함하는 이미지 센서를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
도 11을 참조하면, 컴퓨팅 시스템(300)은 프로세서(310), 메모리 장치(320), 저장 장치(330), 이미지 센서(360), 디스플레이 장치(340) 및 파워 서플라이(350)를 포함할 수 있다. 컴퓨팅 시스템(300)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다.
프로세서(310)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(310)는 마이크로프로세서(micro-processor), 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 프로세서(310)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus)를 통하여 메모리 장치(320), 저장 장치(330) 및 디스플레이 장치(340)와 통신을 수행할 수 있다. 실시예에 따라, 프로세서(310)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(320)는 컴퓨팅 시스템(300)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(320)는 디램(DRAM), 모바일 디램, 에스램(SRAM), 피램(PRAM), 에프램(FRAM), 알램(RRAM) 및/또는 엠램(MRAM)을 포함하여 구현될 수 있다. 저장 장치(330)는 솔리드 스테이트 드라이브(solid state drive), 하드 디스크 드라이브(hard disk drive), 씨디롬(CD-ROM) 등을 포함할 수 있다. 컴퓨팅 시스템(300)은 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터 등과 같은 출력 수단을 더 포함할 수 있다. 파워 서플라이(350)는 컴퓨팅 시스템(300)의 동작에 필요한 동작 전압을 공급할 수 있다.
디스플레이 장치(340)는 도 1의 표시 장치(100)를 통해 구현될 수 있다. 디스플레이 장치(340)에 대하여 도 1 내지 10을 참조하여 전술하였으므로 설명을 생략한다.
이미지 센서(360)는 상기 버스들 또는 다른 통신 링크를 통해서 프로세서(310)와 연결되어 통신을 수행할 수 있다. 이미지 센서(300)는 프로세서(310)와 함께 하나의 칩에 집적될 수도 있고, 서로 다른 칩에 각각 집적될 수도 있다.
컴퓨팅 시스템(300)의 구성 요소들은 다양한 형태들의 패키지로 구현될 수 있다. 예를 들어, 컴퓨팅 시스템(300)의 적어도 일부의 구성들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다.
한편, 컴퓨팅 시스템(300)은 본원발명의 실시예들에 따른 메모리 시스템을 이용하는 모든 컴퓨팅 시스템으로 해석되어야 할 것이다. 예를 들어, 컴퓨팅 시스템(300)은 디지털 카메라, 이동 전화기, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 스마트폰 등을 포함할 수 있다.
도 12는 도 11의 컴퓨팅 시스템에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.
도 12를 참조하면, 컴퓨팅 시스템(400)은 MIPI 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치(예를 들어, 이동 전화기, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 스마트폰 등)로 구현될 수 있고, 어플리케이션 프로세서(410), 이미지 센서(440) 및 디스플레이 장치(450) 등을 포함할 수 있다.
어플리케이션 프로세서(410)의 CSI 호스트(412)는 카메라 시리얼 인터페이스(Camera Serial Interface; CSI)를 통하여 이미지 센서(440)의 CSI 장치(441)와 시리얼 통신을 수행할 수 있다. 일 실시예에서, CSI 호스트(412)는 광 디시리얼라이저(DES)를 포함할 수 있고, CSI 장치(441)는 광 시리얼라이저(SER)를 포함할 수 있다. 어플리케이션 프로세서(410)의 DSI 호스트(411)는 디스플레이 시리얼 인터페이스(Display Serial Interface DSI)를 통하여 디스플레이 장치(450)의 DSI 장치(451)와 시리얼 통신을 수행할 수 있다. 일 실시예에서, DSI 호스트(411)는 광 시리얼라이저(SER)를 포함할 수 있고, DSI 장치(1151)는 광 디시리얼라이저(DES)를 포함할 수 있다.
디스플레이 장치(450)는 도 1의 표시 장치(100)를 통해 구현될 수 있다. 디스플레이 장치(450)에 대하여 도 1 내지 10을 참조하여 전술하였으므로 설명을 생략한다.
또한, 컴퓨팅 시스템(400)은 어플리케이션 프로세서(410)와 통신을 수행할 수 있는 알에프(Radio Frequency; RF) 칩(460)을 더 포함할 수 있다. 컴퓨팅 시스템(400)의 PHY(413)와 RF 칩(460)의 PHY(461)는 MIPI(Mobile Industry Processor Interface) DigRF에 따라 데이터 송수신을 수행할 수 있다. 또한, 어플리케이션 프로세서(410)는 PHY(461)의 MIPI DigRF에 따른 데이터 송수신을 제어하는 DigRF MASTER(414)를 더 포함할 수 있고, RF 칩(460)은 DigRF MASTER(414)를 통하여 제어되는 DigRF SLAVE(462)를 더 포함할 수 있다.
한편, 컴퓨팅 시스템(400)은 지피에스(Global Positioning System; GPS)(420), 스토리지(470), 마이크(480), 디램(Dynamic Random Access Memory; DRAM)(485) 및 스피커(490)를 포함할 수 있다. 또한, 컴퓨팅 시스템(400)은 초광대역(Ultra WideBand; UWB)(510), 무선랜(Wireless Local Area Network; WLAN)(520) 및 와이맥스(Worldwide Interoperability for Microwave Access; WIMAX)(530) 등을 이용하여 통신을 수행할 수 있다. 다만, 컴퓨팅 시스템(400)의 구조 및 인터페이스는 하나의 예시로서 이에 한정되는 것이 아니다.
본 발명은 표시 장치를 구비하는 임의의 전자 장치에 유용하게 이용될 수 있다. 예를 들어, 본 발명은 표시 장치를 구비하는 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템 등에 적용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 입력 이미지 데이터에 기초하여 감마 제어 신호, 스위치 제어 신호, 데이터 구동부 제어 신호 및 데이터 신호를 생성하는 타이밍 컨트롤러;
    상기 감마 제어 신호에 기초하여 복수의 감마 기준 전압 신호들을 생성하는 감마 기준 전압 신호 생성부;
    상기 스위치 제어 신호에 기초하여 상기 감마 기준 전압 신호들의 순서를 바꾸어서 복수의 전환된 감마 기준 전압 신호들을 생성하는 감마 기준 전압 신호 스위치부; 및
    상기 데이터 구동부 제어 신호 및 상기 전환된 감마 기준 전압 신호들에 기초하여 상기 데이터 신호에 상응하는 복수의 데이터 구동 전압 신호들을 생성하는 데이터 구동부를 포함하는 구동 회로.
  2. 제1 항에 있어서,
    상기 감마 기준 전압 신호들은 복수의 R 감마 기준 전압 신호들, 복수의 G 감마 기준 전압 신호들 및 복수의 B 감마 기준 전압 신호들을 포함하고,
    상기 전환된 감마 기준 전압 신호들은 복수의 전환된 A 감마 기준 전압 신호들, 복수의 전환된 B 감마 기준 전압 신호들 및 복수의 전환된 C 감마 기준 전압 신호들을 포함하고,
    상기 감마 기준 전압 신호 스위치부는 상기 스위치 제어 신호에 기초하여 제1 R 감마 기준 전압 신호, 제1 G 감마 기준 전압 신호 및 제1 B 감마 기준 전압 신호의 순서를 바꾸어서 제1 전환된 A 감마 기준 전압 신호, 제1 전환된 B 감마 기준 전압 신호 및 제1 전환된 C 감마 기준 전압 신호를 생성하는 제1 스위치를 포함하는 것을 특징으로 하는 구동 회로.
  3. 제2 항에 있어서, 상기 제1 스위치는,
    상기 스위치 제어 신호에 기초하여 복수의 패스 제어 신호들을 생성하고, 상기 패스 제어 신호들의 각각을 복수의 제어 신호 출력 노드들의 각각을 통해 출력하는 패스 제어 신호 생성부; 및
    상기 패스 제어 신호들에 기초하여 상기 제1 감마 기준 전압 신호, 제1 G 감마 기준 전압 신호 및 제1 B 감마 기준 전압 신호의 순서를 바꾸어서 상기 제1 전환된 A 감마 기준 전압 신호, 상기 제1 전환된 B 감마 기준 전압 신호 및 상기 제1 전환된 C 감마 기준 전압 신호를 생성하는 패스 트랜지스터 회로를 포함하는 것을 특징으로 하는 구동 회로.
  4. 제3 항에 있어서,
    상기 스위치 제어 신호는 제1 스위치 제어 신호, 제2 스위치 제어 신호 및 제3 스위치 제어 신호를 포함하고,
    상기 패스 제어 신호 생성부는,
    상기 제1 스위치 제어 신호에 응답하여 전원 전압 노드를 제1 노드 및 제2 노드에 선택적으로 연결하는 제1 스위칭 회로;
    상기 제2 스위치 제어 신호에 응답하여 상기 제1 노드 및 상기 제2 노드를 제3 노드, 제4 노드 및 제5 노드에 선택적으로 연결하는 제2 스위칭 회로; 및
    상기 제3 스위치 제어 신호에 응답하여 상기 제3 노드, 상기 제4 노드 및 상기 제5 노드를 상기 제어 신호 출력 노드들에 선택적으로 연결하는 제3 스위칭 회로를 포함하는 것을 특징으로 하는 구동 회로.
  5. 제4 항에 있어서, 상기 제1 스위칭 회로는,
    상기 제1 스위치 제어 신호에 응답하여 상기 전원 전압 노드와 상기 제1 노드를 연결하는 제1 트랜지스터; 및
    상기 제1 스위치 제어 신호에 응답하여 상기 전원 전압 노드와 상기 제2 노드를 연결하는 제2 트랜지스터를 포함하는 것을 특징으로 하는 구동 회로.
  6. 제5 항에 있어서, 상기 제2 스위칭 회로는,
    상기 제2 스위치 제어 신호에 응답하여 상기 제1 노드와 상기 제3 노드를 연결하는 제3 트랜지스터;
    상기 제2 스위치 제어 신호에 응답하여 상기 제1 노드와 상기 제4 노드를 연결하는 제4 트랜지스터; 및
    상기 제2 스위치 제어 신호에 응답하여 상기 제2 노드와 상기 제5 노드를 연결하는 제5 트랜지스터를 포함하는 것을 특징으로 하는 구동 회로.
  7. 제6 항에 있어서,
    상기 제어 신호 출력 노드들은 A 노드 내지 F 노드를 포함하고,
    상기 제3 스위칭 회로는,
    상기 제3 스위치 제어 신호에 응답하여 상기 제3 노드와 상기 A 노드를 연결하는 제6 트랜지스터;
    상기 제3 스위치 제어 신호에 응답하여 상기 제3 노드와 상기 B 노드를 연결하는 제7 트랜지스터;
    상기 제3 스위치 제어 신호에 응답하여 상기 제4 노드와 상기 C 노드를 연결하는 제8 트랜지스터;
    상기 제3 스위치 제어 신호에 응답하여 상기 제4 노드와 상기 D 노드를 연결하는 제9 트랜지스터;
    상기 제3 스위치 제어 신호에 응답하여 상기 제5 노드와 상기 E 노드를 연결하는 제10 트랜지스터;
    상기 제3 스위치 제어 신호에 응답하여 상기 제5 노드와 상기 F 노드를 연결하는 제11 트랜지스터를 포함하는 것을 특징으로 하는 구동 회로.
  8. 제3 항에 있어서,
    상기 패스 트랜지스터 회로는,
    상기 패스 제어 신호들에 기초하여 제1 R 감마 기준 전압 신호, 제1 G 감마 기준 전압 신호 및 제1 B 감마 기준 전압 신호를 통과시켜 상기 제1 전환된 A 감마 기준 전압 신호, 제1 전환된 B 감마 기준 전압 신호 및 제1 전환된 C 감마 기준 전압 신호를 생성하는 패스 트랜지스터들을 포함하는 것을 특징으로 하는 구동 회로.
  9. 제2 항에 있어서,
    상기 감마 기준 전압 신호 생성부는,
    상기 R 감마 기준 전압 신호들을 생성하는 R 감마 기준 전압 신호 생성부;
    상기 G 감마 기준 전압 신호들을 생성하는 G 감마 기준 전압 신호 생성부; 및
    상기 B 감마 기준 전압 신호들을 생성하는 B 감마 기준 전압 신호 생성부를 포함하는 것을 특징으로 하는 구동 회로.
  10. 입력 이미지 데이터에 기초하여 감마 제어 신호, 스위치 제어 신호, 데이터 구동부 제어 신호, 게이트 구동부 제어 신호 및 데이터 신호를 생성하는 타이밍 컨트롤러;
    상기 감마 제어 신호에 기초하여 복수의 감마 기준 전압 신호들을 생성하는 감마 기준 전압 신호 생성부;
    상기 스위치 제어 신호에 기초하여 상기 감마 기준 전압 신호들의 순서를 바꾸어서 복수의 전환된 감마 기준 전압 신호들을 생성하는 감마 기준 전압 신호 스위치부;
    상기 데이터 구동부 제어 신호 및 상기 전환된 감마 기준 전압 신호들에 기초하여 상기 데이터 신호에 상응하는 복수의 데이터 구동 전압 신호들을 생성하는 데이터 구동부;
    상기 게이트 구동부 제어 신호에 기초하여 복수의 게이트 구동 전압 신호들을 생성하는 게이트 구동부; 및
    상기 데이터 구동 전압 신호들 및 상기 게이트 구동 전압 신호들에 응답하여 상기 입력 이미지 데이터에 상응하는 영상을 표시하는 표시 패널을 포함하는 표시 장치.
KR1020140050458A 2014-04-28 2014-04-28 구동 회로 및 이를 포함하는 표시 장치 KR20150124102A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140050458A KR20150124102A (ko) 2014-04-28 2014-04-28 구동 회로 및 이를 포함하는 표시 장치
US14/605,022 US20150310835A1 (en) 2014-04-28 2015-01-26 Driving circuit and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140050458A KR20150124102A (ko) 2014-04-28 2014-04-28 구동 회로 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20150124102A true KR20150124102A (ko) 2015-11-05

Family

ID=54335343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140050458A KR20150124102A (ko) 2014-04-28 2014-04-28 구동 회로 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US20150310835A1 (ko)
KR (1) KR20150124102A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102608951B1 (ko) * 2018-09-06 2023-12-04 삼성전자주식회사 디스플레이 장치 및 디스플레이 장치의 제어방법
CN114203084B (zh) * 2021-11-19 2023-08-29 天钰科技股份有限公司 源极驱动电路及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004085806A (ja) * 2002-08-26 2004-03-18 Nec Yamagata Ltd 表示パネルの駆動装置
JP4798753B2 (ja) * 2005-02-28 2011-10-19 ルネサスエレクトロニクス株式会社 表示制御回路および表示制御方法
KR101189278B1 (ko) * 2006-04-18 2012-10-09 삼성디스플레이 주식회사 디지털 아날로그 변환기 및 표시 장치의 구동 방법
TWI386908B (zh) * 2008-10-22 2013-02-21 Au Optronics Corp 伽瑪電壓轉換裝置

Also Published As

Publication number Publication date
US20150310835A1 (en) 2015-10-29

Similar Documents

Publication Publication Date Title
US11935465B2 (en) Organic light emitting diode display including data driver which alternately outputs first data signal and second data signal
US10467973B2 (en) Buffer amplifier circuit for enhancing the slew rate of an output signal and devices including the same
KR101573850B1 (ko) 마스킹 회로를 포함하는 데이터 처리 시스템과 그 방법
US9558705B2 (en) Flat panel display device controlling initialization of data lines supplied to a pixel unit
US20110175942A1 (en) Gamma Reference Voltage Output Circuit of Source Driver
US9727297B2 (en) Dual organic light-emitting diode display and head mount display electronic device having the same
JPH09505904A (ja) 液晶ディスプレイの信号駆動回路
US9552770B2 (en) Emission driver, organic light-emitting diode (OLED) display including the same, and electronic device
KR20210028774A (ko) 스캔 드라이버 및 표시 장치
KR20210107934A (ko) 유기발광 디스플레이 장치 및 이의 구동 방법 장치 및 이를 포함하는 디스플레이 시스템
JP6490357B2 (ja) 電圧伝送回路、電圧送信回路、及び、電圧受信回路
KR20160076118A (ko) 스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치
KR102087186B1 (ko) 증폭기 오프셋 보상 기능을 갖는 소스 구동 회로 및 이를 포함하는 디스플레이 장치
JP2007116278A (ja) 空き端子処理方法及びインタフェース装置
KR20160062372A (ko) 데이터 구동 장치 및 이를 포함하는 표시 장치
US9450599B1 (en) Current digital-to-analog converter reducing flicker noise
KR20150124102A (ko) 구동 회로 및 이를 포함하는 표시 장치
US8502813B2 (en) Semiconductor device including level shifter, display device including the semiconductor device and method of operating the semiconductor device
US20210335277A1 (en) Data driver and display device including a data driver
KR20170078911A (ko) 표시 장치 및 이를 포함하는 전자 기기
JP6937548B2 (ja) スキャンラインドライバ
KR20210081008A (ko) 레벨 쉬프터와 그를 포함한 표시장치
KR20160089560A (ko) 스캔라인 드라이버
KR20160029571A (ko) 연산증폭회로 및 이를 포함하는 반도체 장치
KR20210144427A (ko) 오프셋 전압 보상 회로, 상기 회로를 포함하는 감마 전압 생성 회로, 및 상기 회로를 포함하는 소스드라이버

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid