KR20150081223A - 스터드 범프 및 그의 패키지 구조체 및 그의 제조 방법 - Google Patents

스터드 범프 및 그의 패키지 구조체 및 그의 제조 방법 Download PDF

Info

Publication number
KR20150081223A
KR20150081223A KR1020140064122A KR20140064122A KR20150081223A KR 20150081223 A KR20150081223 A KR 20150081223A KR 1020140064122 A KR1020140064122 A KR 1020140064122A KR 20140064122 A KR20140064122 A KR 20140064122A KR 20150081223 A KR20150081223 A KR 20150081223A
Authority
KR
South Korea
Prior art keywords
chip
ppm
stud bump
substrate
weight
Prior art date
Application number
KR1020140064122A
Other languages
English (en)
Inventor
퉁-한 추앙
씽-후아 차이
준-더 이
Original Assignee
와이어 테크놀로지 씨오. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와이어 테크놀로지 씨오. 엘티디. filed Critical 와이어 테크놀로지 씨오. 엘티디.
Publication of KR20150081223A publication Critical patent/KR20150081223A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/8109—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8181—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0135—Quinary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3651—Formation of intermetallics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

스터드 범프 구조체, 그의 패키지 구조체 및 패키지 구조체의 제조 방법이 제공된다. 스터드 범프 구조체는 제1칩; 및 기판상에 배치된 은 합금 스터드 범프를 포함하며, 온-칩 은 합금 스터드 범프는 0.01~10 중량%의 Pd를 포함하는 한편, 나머지는 은이다. 패키지 구조체는 플립 칩 본딩에 의해 온-칩 은 합금 스터드 범프에 전기적으로 접속된 기판-상부 본딩 패드를 갖는 기판을 추가로 포함한다.

Description

스터드 범프 및 그의 패키지 구조체 및 그의 제조 방법{STUD BUMP AND PACKAGE STRUCTURE THEREOF AND METHOD OF MANUFACTURING THE SAME}
관련 출원에 대한 상호 참조
본 출원은, 전체가 본 출원에 참조로 포함된, 2014년 1월 3일에 출원된 대만 특허출원 제103100145호의 우선권을 주장한다.
기술 분야
본 출원은 스터드 범프 구조체, 그의 패키지 구조체 및 패키지 구조체의 제조 방법에 관한 것이며, 특히, 은 합금 스터드 범프 구조체, 그의 패키지 구조체 및 패키지 구조체의 제조 방법에 관한 것이다.
플립 칩 어셈블리의 장점은, 다수의 접속점(connection points)을 갖는 것, 각 접속점 간의 짧은 거리, 작은 패키지 면적, 고주파에서의 우수한 성능, 높은 신뢰성, 전자기 간섭에 대한 우수한 저항성을 포함할 수 있다. 따라서, 플립 칩 어셈블리는 집적 회로(IC) 또는 발광 다이오드(LED)와 같은 전자 장치를 위한 패키징 공정에 통상적으로 사용되었다. 범프를 제조하고 패키징하는 것은 플립 칩 어셈블리 공정에서 중요한 역할을 한다. 대부분의 플립 칩 범프는 Sn-37Pb, Sn-9Zn, Sn-0.7Cu, Sn-3.5Ag, Sn-51In, Sn-58Bi, Sn-3-Ag-0.5Cu, Sn-9Zn-3Bi 등과 같은 땜납 합금으로 이루어진다. 땜납 범프의 제조 방법은 전기도금 및 스텐실 인쇄를 포함할 수 있다. 하지만, 전기도금에 의해 제조된 땜납 범프는 통상적으로 환경에 유해하며, 그의 특정 합금 조성은 통상적으로 제어하기가 어렵다. 또한, 무연 땜납 범프(Pb-free solder bump)를 형성하기 위한 적절한 도금 용액 및 도금 공정을 발견하기도 어렵다. 예를 들어, 범프가 Sn-3.5Ag, Sn-0.7Cu 또는 Ag-0.5Cu와 같은 합금으로 형성될 경우, 합금의 조성은 통상적으로 제어하기가 어렵다. 땜납 범프가 Sn-51In, Sn-58Bi 또는 Sn-9Zn-Bi와 같은 합금으로 형성될 경우, 통상적으로 적절한 도금 용액을 찾기가 매우 어렵다.
따라서, 요즘은, 땜납 페이스트의 스텐실 인쇄가 플립 칩 패키징 공정에서 필수적인 방법이 되었다. 플립 칩 땜납 페이스트용 핵심 재료는 땜납 분말이다. 일반적으로, SMT(surface mount technology)에서 땜납 분말의 입자 크기(직경)는 약 30 ㎛와 50 ㎛ 사이이고, 상기 크기의 땜납 분말은 제조가 더 용이하다. 하지만, 플립 칩 범프의 크기가 통상적으로 120 ㎛ 미만이므로, 땜납 분말의 크기는 10 ㎛ 미만일 것이 요구되며, 이러한 작은 크기의 땜납 분말은 제조하기가 매우 어렵다. 또한, 플립 칩 범프의 크기가 100 ㎛ 미만, 또는 심지어 약 50 ㎛ 미만으로 감소할 경우, 비록 땜납 분말의 크기가 10 ㎛ 미만일지라도 각 범프는 오직 소량의 땜납 분말만을 포함할 수 있다. 따라서, 리플로우 공정 후에 공평면성(coplanarity)의 어려움이 발생하는 경향이 있다. 땜납 페이스트에 의한 플립 칩 범프 제조시 다른 문제점은 리플로우 공정 후에 플럭스(flux)에 의해 형성된 홀을 포함하며, 각 접속점 사이의 거리가 100 ㎛ 미만일 경우 스텐실 인쇄의 제조 불량이 가파르게 증가할 수 있다.
전기도금 금 범프, 또는 금 와이어를 이용한 금 본드(gold bond)에 의해 제조된 금 스터드 범프가 또한 전기 접속을 위한 플립 칩 범프로서 사용될 수 있다. 하지만, 플립 칩 범프로서 전기도금 금 범프 및 금 스터드 범프 중 임의의 것이 사용될 경우 금속간 화합물의 급속한 형성으로 인해 조인트 계면에서 취화(embrittlement) 문제가 발생한다. 또한, 기판과, 전기도금 금 범프 및 금 스터드 범프 중 임의의 것의 조립를 위해 종래의 땜납 기술이 사용될 경우, 전기도금 금 범프 또는 금 스터드 범프로부터 상당한 양의 금이 땜납 재료에 확산되고, 금이 땜납으로 극도로 급속히 확산됨으로 인해 상당한 양의 취성(brittle) AuSn4 금속간 화합물이 형성된다. 그 결과, 전기 전도성 접착제를 이용한 본딩(bonding)이, 통상적으로 전기도금 금 범프 또는 금 스터드 범프를 통해 칩과 기판을 조립하기 위한 유일한 방법이다. 접착제 본딩의 단점 중 하나는 땜납 본딩에 의해 제공되는 것보다 더 열악한 전도율(electrical conductivity)을 제공하는 것이다. 또한, 땜납 본딩에 의해 제공되는 2개의 큰 장점인 자기 정렬(self alignment) 및 재작업성(reworkability)은 접착제 본딩을 이용할 경우 더 이상 수득되지 않는다. 또한, 전기도금 금 범프 및 금 스터드 범프는 제조 및 재료 비용을 고려시 둘 다 고가이다.
결과적으로, 전자 패키징 산업에서, 땜납 본딩 공정에 사용되는 다른 재료로서 전기도금 구리 범프 또는 구리 필러(pillar), 또는 구리 와이어를 사용한 구리 본드에 의해 제조된 구리 스터드 범프가 고려된다. 하지만, 전기도금 구리 범프, 전기도금 구리 필러 및 구리 스터드 범프 중 임의의 것이 플립 칩 범프로서 사용될 경우, 금속간 화합물의 느린 형성으로 인해 조인트 계면에서 플로팅 본딩(floating bonding) 문제가 잠재적으로 발생한다. 또한, 구리는 산화 및 부식되는 경향이 있으며, 따라서 수득된 패키지 제품의 신뢰성이 불량하다. 더욱 심각한 것은, 구리는 패키징 기술에 있어서 지나치게 단단하여, 구리 범프의 제조 동안 패드-하부(under-pad) 칩의 크레이터링(cratering)이 발생하는 경향이 있으며, 구리 범프 와 기판의 조립 동안 공평면성 문제도 또한 발생하는 경향이 있다. 공평면성 문제는 초미세 피치 패키지 및 3D-IC 패키지에 더욱 불리하다.
본 발명의 실시형태는 제1칩 및 은 합금 스터드 범프를 포함하는 스터드 범프 구조체를 제공한다. 은 합금 스터드 범프는 제1칩 위에 가로놓여 배치된다. 은 합금 스터드 범프의 조성은: 0.01 내지 10 중량%의 팔라듐 및 나머지 은의 제1 조성; 0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금 및 나머지 은의 제2 조성; 0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금, 0.01 내지 10 중량%의 금 및 나머지 은의 제3 조성; 0.01 내지 10 중량%의 팔라듐, 10 내지 800 ppm의 미량 금속(trace metal) - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제4 조성; 0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제5 조성; 0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 금, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제6 조성; 및 0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금, 0.01 내지 10 중량%의 금, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제7 조성으로 구성된 그룹의 하나로부터 선택된다.
본 발명의 다른 실시형태는 제1칩, 온-칩(on-chip) 은 합금 스터드 범프 및 기판을 포함하는 패키지 구조체를 제공한다. 제1칩은 온-칩 본딩 패드를 포함한다. 온-칩 은 합금 스터드 범프는 제1칩의 온-칩 본딩 패드 위에 가로놓여 배치된다. 기판은 제1칩에 플립-칩 본딩되어 온-칩 은 합금 스터드 범프에 전기적으로 접속된 기판-상부(on-substrate) 본딩 패드를 포함한다. 온-칩 은 합금 스터드 범프의 조성은: 0.01 내지 10 중량%의 팔라듐 및 나머지 은의 제1 조성; 0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금 및 나머지 은의 제2 조성; 0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금, 0.01 내지 10 중량%의 금 및 나머지 은의 제3 조성; 0.01 내지 10 중량%의 팔라듐, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제4 조성; 0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제5 조성; 0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 금, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제6 조성; 및 0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금, 0.01 내지 10 중량%의 금, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제7 조성으로 구성된 그룹의 하나로부터 선택된다.
본 발명의 또 다른 실시형태는 패키지 구조체의 제조 방법을 제공한다. 먼저, 은 합금 와이어가 제공된다. 이어서, 은 합금 와이어의 단부를 용융시켜 프리 에어 볼(free air ball)을 형성한다. 이어서, 프리 에어 볼을 제1칩의 온-칩 본딩 패드상에 본딩하여 볼 본드(ball bond)를 형성한다. 또한, 볼 본드가 온-칩 본딩 패드 상에 잔류하여 온-칩 은 합금 스터드 범프를 형성하도록 은 합금 와이어를 잘라낸다. 최종적으로, 플립-칩 본딩을 이용하여 온-칩 은 합금 스터드 범프를 통해 기판의 기판-상부 본딩 패드에 제1칩을 전기적으로 접속시킨다. 또한, 온-칩 은 합금 스터드 범프의 조성은: 0.01 내지 10 중량%의 팔라듐 및 나머지 은의 제1 조성; 0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금 및 나머지 은의 제2 조성; 0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금, 0.01 내지 10 중량%의 금 및 나머지 은의 제3 조성; 0.01 내지 10 중량%의 팔라듐, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제4 조성; 0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제5 조성; 0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 금, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제6 조성; 및 0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금, 0.01 내지 10 중량%의 금, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제7 조성으로 구성된 그룹의 하나로부터 선택된다.
후속하는 실시형태에서 첨부 도면을 참조로 상세한 설명이 제시된다.
본 발명은 하기와 같은 첨부 도면을 참조로 후속하는 상세한 설명 및 실시예를 판독함으로써 더 완전히 이해될 수 있다:
도 1은 한 실시형태에 따른 스터드 범프 구조체 및 그의 패키지 구조체에 대한 제조 공정의 흐름도이고;
도 2는 한 실시형태에 따른 스터드 범프 구조체의 제조 방법의 단계(step or stage)의 측면도를 개략적으로 예시하고;
도 3은 한 실시형태에 따른 스터드 범프 구조체의 제조 방법의 단계의 측면도를 개략적으로 예시하고;
도 4는 한 실시형태에 따른 스터드 범프 구조체의 제조 방법의 단계의 측면도를 개략적으로 예시하고;
도 5는 한 실시형태에 따른 스터드 범프 구조체의 제조 방법의 단계의 측면도를 개략적으로 예시하고;
도 6는 한 실시형태에 따른, 접착제를 이용한 패키지 구조체의 제조 방법의 단계의 측면도를 개략적으로 예시하고;
도 7은 한 실시형태에 따른, 땜납 재료를 이용한 패키지 구조체의 제조 방법의 단계의 측면도를 개략적으로 예시하고;
도 8은 한 실시형태에 따른, 열간 프레스(hot pressing) 본딩을 이용한 패키지 구조체의 제조 방법의 단계의 측면도를 개략적으로 예시한다.
후속하는 설명은 본 발명을 수행하기 위한 최적으로 고려된 양태의 설명이다. 이러한 설명은 본 발명의 일반적인 원리를 예시하고자 하는 목적으로 이루어지며 제한하는 의미로 고려되지 않아야 한다. 본 발명의 범위는 첨부 청구항을 참조함으로써 최적으로 결정된다.
또한, 후속하는 설명에서 제2 특징부 위(over) 및 상(on)에 제1 특징부를 형성하는 것은, 제1 및 제2 특징부가 직접 접촉하여 형성된 실시형태를 포함할 수 있으며, 제1 및 제2 특징부가 직접 접촉하지 않을 수 있도록 제1 및 제2 특징부 사이에 추가 특징부가 형성될 수 있는 실시형태도 또한 포함할 수 있다.
청구된 발명을 포함하여 후속하는 설명에서, 문구 ppm은 "parts per million"의 약자이며 특징부의 조성에서 원소의 중량 분율을 의미한다. 또한, 문구 "집적 회로" 및 그의 약자인 IC는, 로직 회로 및 그의 주변 회로, 휘발성 메모리 회로 및 그의 주변 회로, 비휘발성 메모리 회로 및 그의 주변 회로, 발광 요소 및 그의 주변 회로를 갖는 그의 관련 회로, 광 감지 요소 및 그의 주변 회로를 갖는 그의 관련 회로, MEMS(microelectromechanical systems) 장치 및 그의 주변 회로를 갖는 그의 관련 회로, 테스트용 회로 등 중 임의의 하나 또는 그의 2개 이상의 조합으로부터 선택될 수 있다.
도 1은 한 실시형태에 따른 스터드 범프 구조체 및 그의 패키지 구조체 제조의 흐름도를 예시한다. 단계 102에서, 은 합금 와이어가 제공된다. 단계 104에서, 은 합금 와이어의 단부를 용융시켜 프리 에어 볼을 형성한다. 단계 106에서, 프리 에어 볼을 제1칩 상에 본딩시켜 볼 본드를 형성한다. 단계 108에서, 볼 본드를 제1칩 상에 잔류시켜 온-칩 은 합금 스터드 범프를 형성하도록 은 합금 와이어를 잘라낸다. 단계 110에서, 제1칩 위에 가로놓여 형성된 온-칩 은 합금 스터드 범프를 구비한 제1칩을 뒤집어, 기판 위에 가로놓인 기판-상부 본딩 패드에 조립한다.
도 2 내지 5는 한 실시형태에 따른 스터드 범프 구조체의 제조 방법의 단계들의 측면도를 개략적으로 예시한다.
도 1 및 2에 있어서, 단계 102에서 은 합금 와이어(200)가 제공된다. 또한, 온-칩 본딩 패드(204)를 포함하는 제1칩(202)도 제공될 수 있다. 은 합금 와이어(200)를 기판(202) 위에 가로놓인 본딩 패드(204) 위로 끌어당긴다. 이 실시형태에 따라, 은 합금 와이어(200)의 조성은 0.01 내지 10 중량%의 팔라듐이 첨가된 은이다. 이와 달리, 설명된 0.01 내지 10 중량%의 팔라듐을 갖는 은에 0.01 내지 10 중량%의 금 및/또는 백금이 추가로 첨가될 수 있다. 선택적으로, 설명된 조성에 베릴륨, 세륨 및 란타늄 중 하나 또는 그의 임의의 혼합물 10 내지 800 ppm을 첨가할 수 있다. 은 합금 와이어(200)의 와이어 직경은 10 ㎛와 50 ㎛ 사이일 수 있지만, 각종 응용에서 다른 각종 적절한 직경을 갖는 은 합금 와이어(200)도 또한 사용될 수 있다. 제1칩(202)은 집적 회로 제조 공정 완료 후의 분할된 단일 반도체 칩(즉, 실리콘 칩)일 수 있거나, 집적 회로 제조 공정 완료 후의 반도체 웨이퍼(즉, 실리콘 웨이퍼)의 복수의 미분할 칩 중 하나일 수 있다. 온-칩 본딩 패드(204)의 예는, 이에 제한되지는 않지만 구리 패드, 알루미늄 패드, 금 패드, 은 패드, 니켈 패드 또는 다른 적절한 표면-마감 패드를 포함할 수 있다.
더 상세하게는, 은 합금 와이어(200)의 조성은, 0.01 내지 10 중량%의 팔라듐 및 나머지 은의 제1 조성; 0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금 및 나머지 은의 제2 조성; 0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금, 0.01 내지 10 중량%의 금 및 나머지 은의 제3 조성; 0.01 내지 10 중량%의 팔라듐, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제4 조성; 0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제5 조성; 0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 금, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제6 조성; 및 0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금, 0.01 내지 10 중량%의 금, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제7 조성으로 구성된 그룹의 하나로부터 선택된다.
도 1 및 3에 있어서, 단계 104에서 은 합금 와이어(200)의 단부를 용융시켜 프리 에어 볼(206)을 형성한다. 실시형태에 따라, 프리 에어 볼(206)은 EFO(electric flame off)에 의해 형성할 수 있다. 하지만, 일부 실시형태에 따라, 프리 에어 볼(206)은 와이어 본딩 공정 동안 다른 방법에 의해 형성될 수 있다.
도 1 및 4에 있어서, 단계 106에서 프리 에어 볼(206)을 제1칩(202)상에 본딩하여 볼 본드(208)를 형성한다. 실시형태에 따라, 프리 에어 볼(206)은 열간 프레스 또는 초음파 열간 프레스에 의해 제1칩(202) 위에 가로놓인 온-칩 본딩 패드(204) 상에 본딩된다. 하지만, 일부 실시형태에 따라, 프리 에어 볼(206)은 와이어 본딩 공정 동안 다른 방법에 의해 제1칩(202)에 본딩되어 제1 볼 본드(208)를 형성할 수 있다.
도 1 및 5에 있어서, 단계 108에서 제1 볼 본드(208)를 제1칩(202)의 온-칩 본딩 패드(204) 상에 잔류시켜 온-칩 은 합금 스터드 범프(208)를 형성하도록, 은 합금 와이어(200)를 잘라낸다. 실시형태에 따라, 스터드 범프 구조체는: 제1칩(202), 및 제1칩(202)상의 온-칩 본딩 패드(204) 상에 가로 놓여 배치된 온-칩 은 합금 스터드 범프(208)를 포함할 수 있다. 온-칩 은 합금 스터드 범프(208)의 직경은 20 ㎛와 100 ㎛ 사이일 수 있지만, 직경이 50 ㎛보다 두꺼운 은 합금 와이어(200)가 사용된 경우 각종 응용에서 다른 각종 적절한 직경을 갖는 온-칩 은 합금 스터드 범프(208)도 또한 사용될 수 있다.
도 1 및 6에 있어서, 제1칩(202)을 뒤집어서, 온-칩 본딩 패드(204) 상에 가로놓인 온-칩 은 합금 스터드 범프(208)를 기판(616)상에 가로놓인 기판-상부 본딩 패드(618) 상에 배치한다. 이어서, 접착제(614)에 의해 온-칩 은 합금 스터드 범프(208)를 기판-상부 본딩 패드(618) 상에 본딩하여 제1 플립 칩 패키지를 형성한다. 이 실시형태에서, 온-칩 은 합금 스터드 범프(208)의 조성은 0.01 내지 10 중량%의 팔라듐이 첨가된 은이다. 이와 달리, 설명된 0.01 내지 10 중량%의 팔라듐을 갖는 은에 0.01 내지 10 중량%의 금 및/또는 백금이 추가로 첨가될 수 있다. 선택적으로, 설명된 조성에 베릴륨, 세륨 및 란타늄 중 하나 또는 그의 임의의 혼합물 10 내지 800 ppm이 첨가될 수 있다. 기판(616)은, 예를 들어 그 안에 관통 비아를 갖는 세라믹 인터포저, 인쇄 회로 기판, 또는 그 안에 실리콘 관통 비아(TSV)를 갖는 실리콘 인터포저를 포함하는 결정성 실리콘 기판을 갖는 칩과 같은, 제1칩(202)과 상이한 제2칩일 수 있다. 온-칩 본딩 패드(204) 및 기판-상부 본딩 패드(618)의 예는 독립적으로, 이에 제한되지는 않지만 구리 패드, 알루미늄 패드, 금 패드, 은 패드, 니켈 패드 또는 다른 적절한 표면-마감 패드를 포함할 수 있다. 접착제(614)는, 예를 들어 등방성 전기 전도성 접착제 또는 비등방성 전기 전도성 접착제일 수 있다. 다른 실시형태에서, 이와 달리 전기 비-전도성 접착제가 사용될 수 있다. 전기 비-전도성 접착제는 복수의 온-칩 은 합금 스터드 범프(208)들 사이의 공간을 채운다. 전기 비-전도성 접착제의 부피는 냉각 동안 수축되어, 온-칩 은 합금 스터드 범프(208)가 기판-상부 본딩 패드(618)와 직접 및 밀접하게 접촉하고 이에 전기적으로 접속되어 그 사이에서 전류를 전도하는 결과를 초래한다. 냉각 후, 전기 비-전도성 접착제는 여전히 계속해서 온-칩 은 합금 스터드 범프(208) 및 기판-상부 본딩 패드(618)를 지지하고 이들이 서로 직접 및 밀접하게 접촉하도록 유지시킨다.
더 상세하게는, 도 6에 도시된 온-칩 은 합금 스터드 범프(208)의 조성은 은 합금 와이어(200)의 조성과 동일할 수 있다. 즉, 온-칩 은 합금 스터드 범프(208)의 조성은 상술한 바와 같이 은 합금 와이어(200)에 대해 제시된 제1 내지 제7 조성의 조성 선택사항 중 하나로부터 선택될 수 있다.
도 1 및 7에 있어서, 제1칩(202)을 뒤집어서, 온-칩 본딩 패드(204) 상에 가로놓인 온-칩 은 합금 스터드 범프(208)를 기판(616) 상에 가로놓인 기판-상부 본딩 패드(618) 상에 배치한다. 이어서, 온-칩 은 합금 스터드 범프(208)를 땜납 재료(615)에 의해 기판-상부 본딩 패드(618) 상에 다르게 본딩시켜 제2 플립 칩 패키지를 형성한다. 이 실시형태에서, 온-칩 은 합금 스터드 범프(208)의 조성은 0.01 내지 10 중량%의 팔라듐이 첨가된 은이다. 이와 달리, 설명된 0.01 내지 10 중량%의 팔라듐을 갖는 은에 0.01 내지 10 중량%의 금 및/또는 백금이 추가로 첨가될 수 있다. 선택적으로, 설명된 조성에 베릴륨, 세륨 및 란타늄 중 하나 또는 그의 임의의 혼합물 10 내지 800 ppm이 첨가될 수 있다. 기판(616)은, 예를 들어 그 안에 관통 비아의 형성이 완성된 세라믹 인터포저, 인쇄 회로 기판, 또는 그 안에 실리콘 관통 비아(TSV)의 형성이 완성된 실리콘 인터포저를 포함하는 결정성 실리콘 기판을 갖는 칩과 같은, 제1칩(202)과 상이한 제2칩일 수 있다. 온-칩 본딩 패드(204) 및 기판-상부 본딩 패드(618)의 예는 독립적으로, 이에 제한되지는 않지만 구리 패드, 알루미늄 패드, 금 패드, 은 패드, 니켈 패드 또는 다른 적절한 표면-마감 패드를 포함할 수 있다. 땜납 재료(615)는 순수 주석, 순수 인듐, 또는 Sn-37Pb, Sn-9Zn, Sn-0.7Cu, Sn-3.5Ag, Sn-51In, Sn-58Bi, Sn-3-Ag-0.5Cu, Sn-9Zn-3Bi 등과 같은 합금일 수 있다. 이 실시형태에서, 땜납 재료(615)는 두께가 10 ㎛ 이상인 충진제(filler) 금속이며, 땜납 충진제 금속의 일부는 온-칩 은 합금 스터드 범프(208)와 기판-상부 본딩 패드(618)의 본딩 동안 기판-상부 본딩 패드(618)와 반응하는 한편, 도 7의 땜납 재료(615)로서 도시된 땜납 충진제 금속의 나머지 부분은 온-칩 은 합금 스터드 범프(208)와 기판-상부 본딩 패드(618) 사이의 계면에 잔류한다. 다른 실시형태에서, 땜납 재료(615)는 두께가 10 ㎛ 미만인 박막(thin film)이고, 수득된 구조체는 도 8에 도시된 것과 유사하다. 차이점은 온-칩 은 합금 스터드 범프(208)와, 기판(616) 상에 가로놓인 기판-상부 본딩 패드(618) 사이의 계면의 땜납 막(solder film)이, 가열 동안 기판-상부 본딩 패드(618)와 반응하고, 온-칩 은 합금 스터드 범프(208)와 기판-상부 본딩 패드(618) 사이의 계면에 주석 포함 금속간 층을 형성하면서, 온-칩 은 합금 스터드 범프(208)와 기판-상부 본딩 패드(618)를 본딩하는 동안 완전히 소진된다는 것이다. 한 실시형태에서, 5 내지 30분 동안 온-칩 은 합금 스터드 범프(208) 및 기판-상부 본딩 패드(618)에 0.1 Kg/mm2과 1 Kg/mm2 사이의 압력을 인가하여 땜납 막의 융점보다 10 ℃ 초과의 차이로 더 높은 온도에서 열간 프레스 본딩을 이용하여 10-3 Torr와 10-6 Torr 사이의 진공 환경하에서 땜납 막을 이용하는 본딩 단계가 수행된다. 금속간 화합물은 기판-상부 본딩 패드(618)의 다양한 종류 및/또는 조성에 따라, Ag3Sn, Cu6Sn5, Cu3Sn, Ni3Sn4 등과 같은 다양한 조성을 가질 수 있다. 이들 금속간 화합물은 모두 땜납 재료의 융점보다 더 높은 융점을 가지며, 이는 관련된 구조체가 통상적인 땜납 재료의 융점에 상응하는 더 낮은 온도에서 조립될 수 있지만, 수득된 조인트는 통상적인 땜납 재료의 융점보다 더 높은 온도를 견딜 수 있는 장점을 제공한다.
더 상세하게는, 도 7에 도시된 온-칩 은 합금 스터드 범프(208)의 조성은 은 합금 와이어(200)의 조성과 동일할 수 있다. 즉, 온-칩 은 합금 스터드 범프(208)의 조성은 상술한 바와 같이 은 합금 와이어(200)에 대해 제시된 제1 내지 제7 조성의 조성 선택사항 중 하나로부터 선택될 수 있다.
도 1 및 8에 있어서, 제1칩(202)을 뒤집어서, 온-칩 본딩 패드(204) 상에 가로놓인 온-칩 은 합금 스터드 범프(208)를 기판(616) 상에 가로놓인 기판-상부 본딩 패드(618) 상에 배치한다. 이어서, 열간 프레스 본딩을 이용하여 제1칩(202), 온-칩 은 합금 스터드 범프(208) 및 기판(618)의 기판-상부 본딩 패드(618)에 열 및 압력을 직접 가함으로써 온-칩 은 합금 스터드 범프(208)를 기판-상부 본딩 패드(618) 상에 다르게 본딩시켜 제2 플립 칩 패키지를 형성한다. 한 실시형태에서, 열간 프레스 본딩은 3 내지 60초 동안 온-칩 은 합금 스터드 범프(208) 및 기판-상부 본딩 패드(618)에 0.5 Kg/mm2과 3 Kg/mm2 사이의 압력을 인가하여 300 ℃와 600 ℃ 사이의 온도에서 대기 환경하에서 수행된다. 이 실시형태에서, 온-칩 은 합금 스터드 범프(208)의 조성은 0.01 내지 10 중량%의 팔라듐이 첨가된 은이다. 이와 달리, 설명된 0.01 내지 10 중량%의 팔라듐을 갖는 은에 0.01 내지 10 중량%의 금 및/또는 백금이 추가로 첨가될 수 있다. 선택적으로, 설명된 조성에 베릴륨, 세륨 및 란타늄 중 하나 또는 그의 임의의 혼합물 10 내지 800 ppm이 첨가될 수 있다. 기판(616)은, 예를 들어, 안에 관통 비아의 형성이 완료된 세라믹 인터포저, 인쇄 회로 기판, 또는 안에 실리콘 관통 비아(TSV)의 형성이 완료된 실리콘 인터포저를 포함하는 결정성 실리콘 기판을 갖는 칩과 같은, 제1칩(202)과 상이한 제2칩일 수 있다. 온-칩 본딩 패드(204) 및 기판-상부 본딩 패드(618)의 예는 독립적으로, 이에 제한되지는 않지만 구리 패드, 알루미늄 패드, 금 패드, 은 패드, 니켈 패드 또는 다른 적절한 표면-마감 패드를 포함할 수 있다.
더 상세하게는, 도 8에 도시된 온-칩 은 합금 스터드 범프(208)의 조성은 은 합금 와이어(200)의 조성과 동일할 수 있다. 즉, 온-칩 은 합금 스터드 범프(208)의 조성은 상술한 바와 같이 은 합금 와이어(200)에 대해 제시된 제1 내지 제7 조성의 조성 선택사항 중 하나로부터 선택될 수 있다.
한 실시형태에서, 도 5에 도시된 온-칩 은 합금 스터드 범프(208)의 조성은 0.01 내지 10 중량%의 팔라듐이 첨가된 은이다. 이와 달리, 설명된 0.01 내지 10 중량%의 팔라듐을 갖는 은에 0.01 내지 10 중량%의 금 및/또는 백금이 추가로 첨가될 수 있다. 선택적으로, 설명된 조성에 베릴륨, 세륨 및 란타늄 중 하나 또는 그의 임의의 혼합물 10 내지 800 ppm이 첨가될 수 있다. 더 상세하게는, 도 5에 도시된 온-칩 은 합금 스터드 범프(208)의 조성은 은 합금 와이어(200)의 조성과 동일할 수 있다. 즉, 온-칩 은 합금 스터드 범프(208)의 조성은 상술한 바와 같이 은 합금 와이어(200)에 대해 제시된 제1 내지 제7 조성의 조성 선택사항 중 하나로부터 선택될 수 있다. 스터드 범프가 순수 은(Ag)으로 형성될 경우, 은 스터드 범프는 일렉트로마이그레이션(electromigration), 지나치게 유연해짐(being too soft), 및 용이한 산화, 및 습기로 인한 부식과 같은 문제를 겪을 것임을 발견하였다. 하지만, 은 합금 스터드 범프에 적정량의 팔라듐(Pd)이 첨가될 경우, 은 합금 스터드 범프의 강도, 내 습기 부식성 및 내 산화성을 향상시킬 뿐만 아니라, 은의 일렉트로마이그레이션도 또한 억제할 수 있다. 또한, 팔라듐의 낮은 확산 속도로 인해 금속간 화합물의 과도한 형성도 또한 억제된다. 한편, 은 합금 스터드 범프에 지나치게 많은 팔라듐이 첨가되어 팔라듐 함량이 상술한 범위를 초과할 경우, 은 합금 스터드 범프는 잠재적으로 지나치게 강성이 되고 지나치게 취화되어, 응용이 제한된다. 또한, 은 합금 스터드 범프에 적정량의 금(Au), 백금(Pt) 또는 둘 모두를 첨가하여 은 합금 스터드 범프의 강도, 내 습기 부식성 및 내 산화성을 추가로 향상시킬 수 있다. 또한, 베릴륨, 세륨, 란타늄 또는 그의 임의의 조합을 포함하는 미량 금속을 은 합금 스터드 범프에 선택적으로 첨가하여 은 합금 스터드 범프의 입자 크기를 감소시킬 수 있고 은 합금 스터드 범프의 강도, 연성(ductility), 및 고온 크리프(high-temperature creep)에 대한 내성을 증가시킬 수 있다. 한편, 은 합금 스터드 범프에 지나치게 많은 금 또는 백금이 첨가되어 함량이 상술한 범위를 초과할 경우, 은 합금 스터드 범프와 온-칩 본딩 패드(즉, 알루미늄 패드) 사이의 계면은 지나치게 두꺼운 금속간 화합물을 포함할 수 있어서, 접속점의 취화, 전기 저항의 증가 및 공정 비용의 증가를 초래한다. 또한, 은 합금 스터드 범프에 베릴륨, 세륨, 란타늄 또는 그의 임의의 조합을 포함하는 미량 금속이 지나치게 많이 첨가되어 함량이 상술한 범위를 초과할 경우, 은 합금 스터드 범프의 전기 저항도 또한 증가하고, 접속점도 또한 취화되며, 또한, 은 합금 스터드 범프의 내 산화성 및 내 부식성이 악화된다.
비록 상술한 스터드 범프 구조체는 은 및 팔라듐의 특정한 주요 조성, 및 금, 백금, 베릴륨, 세륨 및 란타늄의 특정한 선택적 조성을 포함하지만, 본 발명의 범위는 제한되지 않을 것임을 주목해야 한다. 일부 실시형태에 따라, 스터드 범프 구조체는 또한 다른 금속 원소, 비-금속 원소 또는 일부 오염물을 포함할 수도 있다. 하지만, 이들 추가 원소들은 각종 응용에 따라 사용되어야 하며, 스터드 범프 구조체의 성능은 동일하게 유지되어야 한다.
다른 금속으로 형성된 스터드 범프(예를 들어, 금 스터드 범프, 구리 스터드 범프 또는 구리 필러)에 비해, 각종 실시형태에 따른 은 합금 스터드 범프는 각종 응용에 더욱 광범위하게 적용될 수 있으며 더 우수한 안정성을 가질 수 있다. 예를 들어, 금(Au) 스터드 범프가 사용될 경우, 스터드 범핑 칩이 납땜 공정에 의해 기판에 조립될 때 금 스터드 범프의 상당한 양의 금이 용융 땜납에 용해되어 금속간 화합물인 AuSn4를 형성할 수 있다. 또한, 디바이스가 작동되거나 신뢰성 테스트가 수행될 때, 금 스터드 범프와 알루미늄 패드 사이의 계면에 상당한 양의 취성 금속간 화합물인 AuxAly 및 커켄달 보이드(Kirkendall void)가 형성되어, 접속점의 파손, 전기 저항의 증가 및 전자 제품의 신뢰성 감소를 초래할 수 있다. 따라서, 일반적으로 금 스터드 범프는 고분자 전도성 접착제에 의해 조립된다. 하지만, 고분자 전도성 접착제의 전기 전도율 및 열 전도율은 금속성 땜납 본딩보다 훨씬 더 나쁘며, 고분자 전도성 접착제는 또한 땜납 본딩에 의해 제공되는 자기 정렬 및 재작업성의 장점이 없다.
반대로, 플립 칩 본딩에 구리 스터드 범프를 사용할 경우, 구리 스터드 범프와 알루미늄 패드 사이의 계면에 불충분한 금속간 화합물이 형성될 수 있어서, 플로팅 땜납의 문제를 초래하고, 따라서 성공적으로 접속되는지 여부를 알기가 어려울 것이다. 또한, 수득된 제품은 금속 잔류물 테스트 수행시 불합격하는 경향이 있다. 또한, 구리는 산화 및 부식에 취약하며 수득된 전자 장치의 신뢰성이 통상적으로 불량하다. 또한, 구리의 경성 및 경도가 높으므로, 구리 스터드 범핑 공정 동안 패드-하부 칩이 파손될 수 있다. 따라서, 상술한 공정에서 구리 스터드 범프를 사용하는 것이 어렵다. 최근에는, 3차원(3-D) IC 및 2.5-D IC의 패키지는 플립 칩 전도성 범프로서 구리 필러를 사용한다. 하지만, 구리 필러는 단단하고 경성이며, 따라서 열간 프레스 본딩을 이용한 조립 공정 동안 구리 필러와 본딩 패드 사이의 고형 접촉에 있어서 소성 변형이 어려워, 그 사이에 다수의 보이드가 잔류하는 결과를 초래하거나 심지어는 본딩의 실패를 초래한다. 그 결과, 패키지의 구리 필러 매트릭스에 공평면성 불량 문제가 발생할 수 있다. 이 문제는 패키지 접촉의 크기가 감소하는 경향에 따라 더 심해진다.
반대로, 각종 실시형태에 따른 은 합금 스터드 범프는 더 유연하며, 따라서 열간 프레스 본딩을 이용한 조립 공정 동안 은 합금 스터드 범프와 본딩 패드 간의 고형 접촉에 대해 소성 변형하기가 더 용이하여, 구리 필러에서의 공평면성 불량 문제를 감소시키거나 심지어는 없애는 결과를 초래한다. 따라서, 각종 실시형태에 따른 은 합금 스터드 범프는 3D-IC 및/또는 2.5D-IC의 패키지 제품의 칩 조립에 사용하기에 특히 적합하다. 또한, 각종 실시형태에 따른 은 합금 스터드 범프는 더 유연하며, 따라서 프리 에어 볼을 위에 본딩시 칩이 손상되지 않을 수 있다. 본딩 공정 동안 금 스터드 범프 만큼 많은 취성 금속간 화합물이 형성되지 않을 수 있다. 구리 스터드 범프와는 반대로, 여전히 충분한 양의 금속간 화합물이 형성될 수 있어서 충분한 본딩을 초래한다. 또한, 수득된 제품은 금속 잔류물 테스트를 통과할 수 있다. 각종 실시형태에 따라, 은 합금 스터드 범프는 납땜, 전도성 접착제 또는 열간 프레스에 의해 본딩될 수 있지만, 응용에 따라 다른 본딩법도 또한 사용될 수 있다. 이에 비해, 용융 땜납에서의 금의 높은 가용성으로 인해 땜납 본딩을 이용한 조립 공정에 종래의 전기도금 금 범프 또는 금 스터드 범프가 사용될 수 없으며, 공평면성 문제로 인해 구리 스터드 범프 또는 구리 필러를 이용한 조립 공정에 열간 프레스 법이 사용될 수 없음이 알려져 있다.
또한, 설명된 은 합금 스터드 범프는 칩 상에 가로놓여 형성될 수 있거나, 특정한 웨이퍼 레벨 패키지 기술을 수행하기 위해 미분할 웨이퍼 상에 가로놓여 직접 형성될 수 있다. 웨이퍼 상에 직접 은 합금 스터드 범프를 형성하는 것의 장점은 웨이퍼를 절단하기 전에 상당량의 은 합금 스터드 범프를 형성함으로써 가공 비용이 절감되는 것을 포함한다. 웨이퍼 레벨 패키징 공정에서, 다이싱 전에 10,000개 초과의 스터드 범프를 단일 웨이퍼 상에 형성할 수 있다. 즉, 열간 프레스 공정 동안 웨이퍼를 지속적으로 가열하여 스터드 범프를 형성한다. 따라서, 마지막 스터드 범프가 최종적으로 웨이퍼 상에 형성될 경우, 공정의 초기에 형성된 첫번째 스터드 범프는 웨이퍼와 함께 장시간 동안, 예를 들어 수십 분 동안 가열될 수 있다. 그 결과, 초기 본딩된 금 스터드 범프에 있어서, 웨이퍼 레벨 패키징 공정이 완료된 후에 상당량의 금속간 화합물이 성장할 수 있을 우려가 있다. 이 경우, 공정의 초기 단계에 형성된 금 스터드 범프는 접속점의 취화 및 접속점의 본딩 강도(즉, 접착력)가 약화됨으로 인해 손상될 수 있다. 따라서, 금 스터드 범프는 웨이퍼 레벨 패키징에서의 응용에 있어서 심각한 문제점들에 부딪힌다. 전기도금 금 범프 또는 금 스터드 범프를 사용할 경우, 이들은 오직 통상적으로 웨이퍼로부터 분할된 칩 상에 형성될 수 있을 뿐이며, 웨이퍼를 칩으로 분할하기 전에 웨이퍼 상에 직접 가로놓여 형성될 수 없다. 반대로, 구리 스터드 범프는 범프/패드 계면에 불충분한 금속간 화합물을 초래할 수 있어서 이 또한 웨이퍼 레벨 패키지에 적합하지 않다. 또한, 구리는 너무 경성이어서 본딩 공정 동안 웨이퍼가 손상될 수 있다. 더 심각하게는, 특히 공정의 초기에 형성되어 웨이퍼 레벨 패키징 동안 장시간 웨이퍼와 가열된 스터드 범프에 있어서, 구리는 고온에서 산화되는 경향이 있다. 3D-IC 또는 2.5D-IC의 웨이퍼 레벨 패키지 기술에 구리 필러가 사용될 경우, 구리 필러의 일부는 다양한 높이, 소위 공평면성 문제로 인해 열간 프레스 단계 동안 본딩 패드와 접촉하지 않아, 본딩 계면에서 보이드가 형성되는 결과를 초래하거나, 심지어는 본딩에 실패하는 결과를 초래할 것이다.
한편, 은 합금 스터드 범프에 있어서, 금속간 화합물은 적절한 두께까지 천천히 성장할 수 있고, 금속간 화합물이 나타나면 접속을 확인할 수 있다. 또한, 웨이퍼 레벨 패키징 동안 은 합금 스터드 범프가 웨이퍼 바로 위에 형성될 경우, 비록 공정의 초기 단계에 형성된 은 합금 스터드 범프가 장시간 웨이퍼와 가열된다 할지라도, 가열로부터 초래되어 형성된 상당한 양의 금속간 화합물이 존재하지 않을 것이다. 따라서, 은 합금 스터드 범프의 본딩 강도가 유지될 수 있다. 본 발명의 은 합금 스터드 범프는 웨이퍼 레벨 패키지의 응용에 있어서 금 스터드 범프 및 구리 스터드 범프보다 더 우수함이 명백하다.
상술한 각종 실시형태에 따라, 신규 은 합금 스터드 범프, 그의 패키지 및 그의 제조 방법이 제공된다. 은 합금 스터드 범프는 충분한 본딩 계면이 초래될 수 있도록 알루미늄 패드와 충분한 양의 금속간 화합물을 형성할 수 있다. 구리 스터드 범프 또는 구리 필러를 사용하여 발생할 수 있는 플로팅 땜납 문제가 방지될 수 있다. 한편, 은 합금 스터드 범프의 금속간 화합물이 매우 천천히 성장하므로, 접속점의 계면은 취화되지 않을 것이며, 은 합금 스터드 범프 및 수득된 제품의 신뢰성이 향상될 수 있다. 또한, 은 합금 스터드 범프는 더 유연하며, 따라서 기판-상부 본딩 패드와 고형 접촉하도록 열간 프레스 동안 소성 변형될 수 있어서, 구리 필러 사용시 발생할 수 있는 공평면성 문제가 없이 완벽한 본딩을 완성할 수 있다. 전기도금 땜납 범프에 비해, 은 합금 스터드 범프는 환경에 더 양호하며(오염을 덜 초래하며) 은 합금의 조성이 더 정밀하게 제어될 수 있다. 또한, 땜납 페이스트의 스텐실 인쇄로 인한 공평면성의 어려움이 방지될 수 있다. 또한, 은 합금 스터드 범프는 웨이퍼 레벨 패키징 공정에 사용될 수 있다.
이후에, 더 상세한 실시예 및 비교예가 설명되며, 이는 본 출원의 범위를 제한하는 것을 의도하지 않는다.
비교예 1
아크 방전에 의해 순금 와이어(직경: 17.4 ㎛)의 한 단부를 용융시켜 표면 장력에 기인한 프리 에어 볼을 형성하였다. 와이어 본딩 기술의 초음파 열간 프레스에 의해 프리 에어 볼을 실리콘 칩 상의 알루미늄 패드에 본딩시켜 볼 본드를 형성하였다. 이어서, 금 와이어를 잘라내어 금 스터드 범프를 형성하였다. 제조 상세사항은 표 1에 도시된다. 수득된 금 스터드 범프의 크기는 표 2에 도시된다. 수득된 금 스터드 범프의 접착력은 표 3에 도시된다.
비교예 2
아크 방전에 의해 순수 구리 와이어(직경: 17.4 ㎛)의 한 단부를 용융시켜 표면 장력에 기인한 프리 에어 볼을 형성하였다. 와이어 본딩 기술의 초음파 열간 프레스에 의해 프리 에어 볼을 실리콘 칩 상의 알루미늄 패드에 본딩시켜 볼 본드를 형성하였다. 이어서, 구리 와이어를 잘라내어 구리 스터드 범프를 형성하였다.
실시예 1 스터드 범프 제조
아크 방전에 의해 은 합금 와이어(96 중량% Ag-4 중량% Pd-600 ppm Be-100 ppm Ce-100 ppm La; 직경: 17.4 ㎛)의 한 단부를 용융시켜 표면 장력에 기인한 프리 에어 볼을 형성하였다. 와이어 본딩 기술의 초음파 열간 프레스에 의해 프리 에어 볼을 실리콘 칩 상의 알루미늄 패드에 본딩시켜 볼 본드를 형성하였다. 이어서, 은 합금 와이어를 잘라내어 은 합금 스터드 범프를 형성하였다. 제조 상세사항은 표 1에 도시된다. 수득된 은 합금 스터드 범프의 크기는 표 2에 도시된다. 수득된 은 합금 스터드 범프의 접착력은 표 3에 도시된다. 표 2에 있어서, 비록 스터드 범프의 형성에 사용된 와이어의 직경은 동일하였지만, 은 합금 스터드 범프의 크기는 금 스터드 범프의 크기보다 더 작았다. 은 합금 스터드 범프의 더 작은 크기는 접속 거리가 짧은 고밀도 패키지에 사용될 수 있다는 장점을 가졌다. 또한, 본드 테스터 DAGE4000에 의해 실시예 1에서 수득된 은 합금 스터드 범프 및 비교예 1의 금 스터드 범프에 볼 전단 테스트(ball shear test)(표 3에 도시된 바와 같음)를 수행하였으며, 결과는 은 합금 스터드 범프의 접착력이 금 스터드 범프의 접착력보다 1528% 더 높음을 나타냈다.
제조 상세사항
은 합금 스터드 범프 금 스터드 범프
파워 230(dac) 230(dac)
시간 10(ms) 13.5(ms)
접착력 24(gf) 24(gf)
접착 시간 12(ms) 12(ms)
전류 46(mA) 40(mA)
방전 시간 0.46(ms) 0.46(ms)
수득된 합금 스터드 범프의 크기

은 합금 스터드 범프 금 스터드 범프
직경 두께 직경 두께
샘플 수 30 30 30 30
최대 40.2 ㎛ 16.3 ㎛ 40.7 ㎛ 16.4 ㎛
최소 36.4 ㎛ 15.6 ㎛ 36.5 ㎛ 15.8 ㎛
평균 38.2 ㎛ 15.8 ㎛ 39.1 ㎛ 16.0 ㎛
수득된 스터드 범프의 접착력
은 합금 스터드 범프 금 스터드 범프
샘플 수 30 30
최대 25.6 g 22.7 g
최소 23.5 g 20.2 g
평균 24.8 g 21.1 g
실시예 2 신뢰성 테스트
실리콘 칩 상에 제조된, 실시예 1의 은 합금 스터드 범프, 비교예 1의 금 스터드 범프, 및 비교예 2의 구리 스터드 범프를 각각 칩에 본딩시킨 다음, 언더필하여(underfilled), 납땜 공정(땜납 조성: 96.5 중량% Pb-3 중량% Ag-0.5 중량% Cu)에 의해 볼 그리드 어레이 패키지(BGA)의 비스말레이미드 트리아진 수지(BT 수지) 기판에 플립-칩 조립하였다. 이어서, BT 기판의 후면 상에 프리 에어 볼을 배치하여 플립 칩/BGA 고밀도 패키징 제품의 조립을 완성하였다. 그 후에, 수득된 스터드 범프 패키징 제품 각각에 대해 온도 특성 테스트(temperature cycling test;TCT), 가압 가열 테스트(pressure cooking test;PCT) 및 고온 저장(high temperature storage;HTS) 테스트를 수행하여 그들의 신뢰성을 테스트하였다.
실험에 따라, 비교예 1의 금 스터드 범프와 칩 상의 알루미늄 패드 간의 계면 사이에 형성된 금속간 화합물은 두께가 2.1 ㎛였다. 금속간 화합물이 너무 두꺼워서 제품의 접속점이 취화되고 파손되어, 제품의 불량을 초래하였다. 한편, 비교예 2의 구리 스터드 범프와 알루미늄 패드의 계면 사이에 형성된 금속간 화합물은 두께가 겨우 0.1 ㎛였다. 금속간 화합물의 양이 너무 작아서 접속이 성공적인지 아닌지 여부를 알 수 없었다. 하지만, 실시예 1의 은 합금 스터드 범프와 알루미늄 패드 간의 계면에 형성된 금속간 화합물은 두께가 0.8 ㎛였다. 금속간 화합물은 접속이 완성되었는지 여부를 알기에 충분히 두꺼웠지만, 쉽게 파손되지 않게 할 만큼 많이 두껍지는 않았다.
또한, 비교예 1의 금 스터드 범프에 대해 온도 특성 테스트를 500 사이클 수행하였고, 금 스터드 범프의 금속간 화합물의 두께는 3.5 ㎛까지 상당히 증가하였다. 비교예 2의 구리 스터드 범프에 대해 온도 특성 테스트를 3000 사이클 수행하였고, 구리 스터드 범프의 금속간 화합물의 두께는 겨우 0.3 ㎛였다. 실시예 1의 은 합금 스터드 범프에 대해 온도 특성 테스트를 3000 사이클 수행하였고, 은 합금 스터드 범프의 금속간 화합물의 두께는 1.2 ㎛까지 증가하였다.
또한, 168 시간의 가압 가열 테스트 후, 비교예 1의 금 스터드 범프의 금속간 화합물의 두께는 3.2 ㎛까지 증가하였으며, 비교예 2의 구리 스터드 범프의 금속간 화합물의 두께는 겨우 0.4 ㎛였으며, 실시예 1의 은 합금 스터드 범프의 금속간 화합물의 두께는 1.4 ㎛까지 증가하였다.
또한, 500 시간의 고온 저장 테스트 후, 비교예 1의 금 스터드 범프의 금속간 화합물의 두께는 칩 상의 알루미늄 패드가 거의 완전히 소진되도록 4.5 ㎛까지 증가하였으며, 비교예 2의 구리 스터드 범프의 금속간 화합물의 두께는 겨우 1.1 ㎛였으며, 실시예 1의 은 합금 스터드 범프의 금속간 화합물의 두께는 1.7 ㎛까지 증가하였다.
따라서, 비교예 1의 금 스터드 범프의 금속간 화합물은 너무 빨리 성장하여 접속점이 취화되었다. 반대로, 비교예 2의 구리 스터드 범프에서는 접속이 완성되었는지 아닌지 여부를 알기에 충분한 금속간 화합물이 성장하지 않았다. 하지만, 실시예 1의 은 합금 스터드 범프의 금속간 화합물의 두께는 금 스터드 범프의 금속간 화합물의 두께와 구리 스터드 범프의 금속간 화합물의 두께 사이였다. 즉, 은 합금 스터드 범프의 계면이 취화되지 않고 접속이 완성되었다. 따라서, 실시예 1의 은 합금 스터드 범프는 비교예 1 및 2의 스터드 범프보다 더 우수한 신뢰성을 가졌다.
실시예 3 웨이퍼 레벨 패키지
실시예 1의 은 합금 스터드 범프, 비교예 1의 금 스터드 범프 및 비교예 2의 구리 스터드 범프 12,000 개를 각각 실리콘 웨이퍼(6 인치) 상에 형성하여 웨이퍼 레벨 패키지에 대해 테스트하였다.
웨이퍼 상에 모든 스터드 범프가 형성된 후, 그 위에 형성된 금속간 화합물의 두께를 분석하였다. 실험에 따라, 첫 번째 금 스터드 범프(비교예 1)에 형성된 금속간 화합물은 두께가 2.1 ㎛였으며, 첫 번째 구리 스터드 범프(비교예 2)에 형성된 금속간 화합물은 두께가 0.2 ㎛였고, 첫 번째 은 합금 스터드 범프(실시예 1)에 형성된 금속간 화합물은 두께가 0.7 ㎛였다.
또한, 스터드 범프를 구비한 웨이퍼를 열간 프레스에 의해 다른 웨이퍼와 조립한 다음, 수득된 제품을 보내어 이에 대해 500 사이클의 설명된 온도 특성 테스트를 수행하였다. 결과는, 처음 10개의 금 스터드 범프(즉, 공정의 초기 단계에 형성된 처음 10개의 금 스터드 범프) 및 처음 10개의 구리 스터드 범프(즉, 공정의 초기 단계에 형성된 처음 10개의 구리 스터드 범프)의 금속간 화합물 층의 평균 두께가 각각 4.2 ㎛ 및 0.5 ㎛인 한편, 처음 10개의 은 합금 스터드 범프(즉, 공정의 초기 단계에 형성된 처음 10개의 은 합금 스터드 범프)의 금속간 화합물 층의 평균 두께는 1.6 ㎛였음을 나타냈다. 공정의 초기에 형성된 금 스터드 범프는 모든 스터드 범프가 형성된 후에 취화되고 파손되었다. 구리 스터드 범프는 불량하게 접속되고 심각하게 산화되었으며, 칩은 거의 파손되었다. 하지만, 은 합금 스터드 범프는 상술한 문제점들을 갖지 않았다.
또한, 비교예 1의 금 스터드 범프 및 실시예 1의 은 합금 스터드 범프의 수율은 거의 100%였다. 하지만, 비교예 2의 구리 스터드 범프의 수율은 약 64%였다.
또한, 처음 10개의 금 스터드 범프의 평균 접착력은 마지막 10개의 금 스터드 범프(즉, 공정의 마지막 단계에서 형성된 마지막 10개의 금 스터드 범프)의 평균 접착력보다 약 10% 더 낮았다. 처음 10개의 구리 스터드 범프의 평균 접착력은 마지막 10개의 구리 스터드 범프(즉, 공정의 마지막 단계에서 형성된 마지막 10개의 구리 스터드 범프)의 평균 접착력보다 약 22% 더 낮았다. 처음 10개의 은 합금 스터드 범프의 평균 접착력은 마지막 10개의 은 합금 스터드 범프(즉, 공정의 마지막 단계에서 형성된 마지막 10개의 은 합금 스터드 범프)의 평균 접착력과 거의 동일하였다.
실시예 4 2.5D- IC 패키지 응용
실시예 1의 은 합금 스터드 범프, 및 비교예 2의 구리 스터드 범프와 동일한 방법으로 형성된 직경이 40 ㎛인 구리 필러를 각각, 집적 회로 칩 상의 알루미늄 패드 상에 형성하였다. 그 안에 관통 비아의 형성이 완료된 세라믹 인터포저를 포함하는 세라믹 기판상의 구리 전극에 대해 은 합금 스터드 범프 및 구리 필러를 본딩하기 위해 열간 프레스 헤드를 사용하였다. 결과는, 구리 필러의 일부의 본딩 계면에 다수의 보이드가 존재함을 나타내었다. 보이드는 주로 구리 필러의 공명편성 문제로부터 초래되었다. 반대로, 결과는, 모든 은 합금 스터드 범프가 알려진 결함이 없는 완벽한 계면을 제공하였음을 나타내었다. 은 합금 스터드 범프의 수득된 제품을 0.1 mm의 변위 조건하에서 3-점 굽힘 동적 피로(3-point bending dynamic fatigue) 테스트로 테스트하였으며, 결과는 제품의 평균 수명이 14,550 테스트 사이클만큼 높음을 나타내었다.
실시예 5 3D- IC 패키지 응용
실시예 1의 은 합금 스터드 범프, 및 비교예 2의 구리 스터드 범프와 동일한 방법으로 형성된 직경이 40 ㎛인 구리 필러를 각각 집적 회로 칩 상의 알루미늄 패드 상에 형성하였다. 그 안에 실리콘 관통 비아(TSV)의 형성이 완료된 실리콘 인터포저를 포함하는 결정성 실리콘 기판상의 구리 전극에 대해 은 합금 스터드 범프 및 구리 필러를 본딩하기 위해 열간 프레스 헤드를 사용하였다. 결과는, 구리 필러의 일부의 본딩 계면에 다수의 보이드가 존재함을 나타내었다. 보이드는 주로 구리 필러의 공평면성 문제로부터 초래되었다. 반대로, 결과는, 모든 은 합금 스터드 범프가 알려진 결함이 없는 완벽한 계면을 제공하였음을 나타내었다. 은 합금 스터드 범프의 수득된 제품을 0.1 mm의 변위 조건하에서 3-점 굽힘 동적 피로 테스트로 테스트하였고, 결과는 제품의 평균 수명이 16,280 테스트 사이클만큼 높음을 나타내었다.
본 발명은 실시예에 의해, 및 바람직한 실시형태에 관해 설명되었지만, 본 발명은 개시된 실시형태로 제한되지 않음이 이해될 것이다. 반면, 본 발명은 각종 변형 및 유사한 배열(당업자에게 명백할 것인)을 포함하도록 의도된다. 따라서, 첨부 청구항의 범위는 그러한 모든 변형 및 유사한 배열을 망라하도록 가장 광범위한 해석을 따라야 한다.

Claims (22)

  1. 제1칩; 및
    상기 제1칩 상에 가로놓여 배치된 은 합금 스터드 범프
    를 포함하며,
    상기 은 합금 스터드 범프의 조성은:
    0.01 내지 10 중량%의 팔라듐 및 나머지 은의 제1 조성;
    0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금 및 나머지 은의 제2 조성;
    0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금, 0.01 내지 10 중량%의 금 및 나머지 은의 제3 조성;
    0.01 내지 10 중량%의 팔라듐, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제4 조성;
    0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제5 조성;
    0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 금, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제6 조성; 및
    0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금, 0.01 내지 10 중량%의 금, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제7 조성
    으로 구성된 그룹의 하나로부터 선택되는,
    스터드 범프 구조체.
  2. 제1항에 있어서, 상기 제1칩은 분할된 단일 반도체 칩, 또는 반도체 웨이퍼의 미분할 칩을 포함하는 스터드 범프 구조체.
  3. 제1항에 있어서, 상기 제1칩은 본딩 패드를 추가로 포함하고, 상기 은 합금 스터드 범프는 상기 본딩 패드 상에 가로놓여 배치된 스터드 범프 구조체.
  4. 온-칩 본딩 패드를 포함하는 제1칩;
    상기 제1칩의 온-칩 본딩 패드 상에 가로놓여 배치된 온-칩 은 합금 스터드 범프; 및
    상기 제1칩에 플립-칩 본딩함으로써 상기 온-칩 은 합금 스터드 범프에 전기적으로 접속된 기판-상부 본딩 패드를 포함하는 기판
    을 포함하며,
    상기 온-칩 은 합금 스터드 범프의 조성은:
    0.01 내지 10 중량%의 팔라듐 및 나머지 은의 제1 조성;
    0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금 및 나머지 은의 제2 조성;
    0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금, 0.01 내지 10 중량%의 금 및 나머지 은의 제3 조성;
    0.01 내지 10 중량%의 팔라듐, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제4 조성;
    0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제5 조성;
    0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 금, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제6 조성; 및
    0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금, 0.01 내지 10 중량%의 금, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제7 조성
    으로 구성된 그룹의 하나로부터 선택되는,
    패키지 구조체.
  5. 제4항에 있어서, 상기 제1칩은 분할된 단일 반도체 칩, 또는 반도체 웨이퍼의 미분할 칩을 포함하는 패키지 구조체.
  6. 제4항에 있어서, 상기 기판은, 실리콘 인터포저 칩, 실리콘 인터포저 웨이퍼, 세라믹 인터포저 기판 또는 인쇄 회로 기판인 제2칩을 포함하는 패키지 구조체.
  7. 제4항에 있어서, 상기 온-칩 은 합금 스터드 범프 및 상기 기판-상부 본딩 패드는 그 사이의 접착제, 그 사이의 땜납 재료, 또는 직접 열간 프레스 본딩 단계에 의해 수행된 직접 본딩에 의해 전기적으로 접속된 패키지 구조체.
  8. 제7항에 있어서, 상기 접착제는 등방성 전기 전도성 접착제 또는 비등방성 전기 전도성 접착제인 패키지 구조체.
  9. 제7항에 있어서, 상기 온-칩 은 합금 스터드 범프 및 상기 기판-상부 본딩 패드는 전기 비-전도성 접착제에 의해 지지되고, 따라서 서로 밀접하게 직접 접촉하는 패키지 구조체.
  10. 제7항에 있어서, 직접 가열 및 프레스(pressing)에 의해 상기 온-칩 은 합금 스터드 범프와 상기 기판-상부 본딩 패드 사이에 본딩 계면을 형성하여, 상기 온-칩 은 합금 스터드 범프가 소성 변형되도록 하고 상기 기판-상부 본딩 패드의 재료에 반응하도록 하는 패키지 구조체.
  11. 제7항에 있어서, 상기 직접 본딩된 온-칩 은 합금 스터드 범프와 기판-상부 본딩 패드의 본딩 계면은 땜납 합금 또는 주석 포함 금속간 층을 포함하는 패키지 구조체.
  12. 은 합금 와이어를 제공하는 단계;
    상기 은 합금 와이어의 단부를 용융시켜 프리 에어 볼을 형성하는 단계;
    상기 프리 에어 볼을 제1칩의 온-칩 본딩 패드 상에 본딩하여 볼 본드를 형성하는 단계;
    상기 볼 본드가 상기 온-칩 본딩 패드 상에 잔류하여 온-칩 은 합금 스터드 범프를 형성하도록 상기 은 합금 와이어를 잘라내는 단계; 및
    플립 칩 본딩을 이용하여 상기 온-칩 은 합금 스터드 범프를 통해 기판의 기판-상부 본딩 패드에 상기 제1칩을 전기적으로 접속하는 단계
    를 포함하며;
    상기 온-칩 은 합금 스터드 범프의 조성은:
    0.01 내지 10 중량%의 팔라듐 및 나머지 은의 제1 조성;
    0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금 및 나머지 은의 제2 조성;
    0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금, 0.01 내지 10 중량%의 금 및 나머지 은의 제3 조성;
    0.01 내지 10 중량%의 팔라듐, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제4 조성;
    0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제5 조성;
    0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 금, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제6 조성; 및
    0.01 내지 10 중량%의 팔라듐, 0.01 내지 10 중량%의 백금, 0.01 내지 10 중량%의 금, 10 내지 800 ppm의 미량 금속 - 상기 미량 금속은 10 내지 600 ppm의 베릴륨, 10 내지 100 ppm의 세륨 및 10 내지 100 ppm의 란타늄 중 적어도 하나를 포함함 - 및 나머지 은의 제7 조성
    으로 구성된 그룹의 하나로부터 선택되는,
    패키지 구조체의 제조 방법.
  13. 제12항에 있어서, 상기 플립-칩 본딩은:
    상기 제1칩을 뒤집어 상기 온-칩 은 합금 스터드 범프를 상기 기판의 상기 기판-상부 본딩 패드 상에 가로놓이도록 배치하는 단계; 및
    접착제를 이용하여 상기 온-칩 은 합금 스터드 범프와 상기 기판-상부 본딩 패드를 본딩하는 단계
    를 추가로 포함하는, 패키지 구조체의 제조 방법.
  14. 제12항에 있어서, 상기 접착제는 등방성 전기 전도성 접착제 또는 비등방성 전기 전도성 접착제인, 패키지 구조체의 제조 방법.
  15. 제13항에 있어서, 상기 접착제는 전기 비-전도성 접착제이고, 상기 플립-칩 본딩은:
    상기 접착제를 이용하여 상기 온-칩 은 합금 스터드 범프와 상기 기판-상부 본딩 패드를 본딩한 후, 상기 전기 비-전도성 접착제를 냉각하여 냉각 동안 상기 전기 비-전도성 접착제의 부피를 축소시켜서, 상기 온-칩 은 합금 스터드 범프가 상기 기판-상부 본딩 패드와 밀접하게 직접 접촉하고 그에 전기적으로 접속되는 결과를 초래하는 단계
    를 추가로 포함하는, 패키지 구조체의 제조 방법.
  16. 제12항에 있어서, 상기 플립-칩 본딩은:
    상기 제1칩을 뒤집어 상기 온-칩 은 합금 스터드 범프를 상기 기판의 상기 기판-상부 본딩 패드 상에 가로놓이도록 배치하는 단계; 및
    땜납 재료를 이용하여 상기 온-칩 은 합금 스터드 범프와 상기 기판-상부 본딩 패드를 본딩하는 단계
    를 추가로 포함하는, 패키지 구조체의 제조 방법.
  17. 제16항에 있어서, 상기 땜납 재료는 두께가 10 ㎛ 이상인 충진제 금속이고, 상기 땜납 충진제 금속의 일부는 상기 온-칩 은 합금 스터드 범프 및 상기 기판-상부 본딩 패의 본딩 동안 상기 기판-상부 본딩 패드와 반응하는 한편, 상기 땜납 충진제 금속의 나머지 부분은 상기 온-칩 은 합금 스터드 범프와 상기 기판-상부 본딩 패드 사이의 계면에 잔류하는, 패키지 구조체의 제조 방법.
  18. 제17항에 있어서, 상기 땜납 충진제 금속을 이용한 본딩 단계는 1 내지 3분 동안 땜납 재료의 융점보다 10 ℃ 초과의 차이만큼 더 높은 온도에서 압축 없이 대기 또는 질소 분위기하에서 수행되는, 패키지 구조체의 제조 방법.
  19. 제16항에 있어서, 상기 땜납 재료는 두께가 10 ㎛ 미만인 박막이고, 상기 땜납 막은, 상기 기판-상부 본딩 패드와 반응하고, 상기 온-칩 은 합금 스터드 범프와 상기 기판-상부 본딩 패드 사이의 계면에 주석 포함 금속간 층을 형성하면서 상기 온-칩 은 합금 스터드 범프와 상기 기판-상부 본딩 패드를 본딩하는 동안 완전히 소진되는, 패키지 구조체의 제조 방법.
  20. 제19항에 있어서, 상기 땜납 막을 이용한 본딩 단계는 5 내지 30분 동안 상기 온-칩 은 합금 스터드 범프 및 상기 기판-상부 본딩 패드에 0.1 Kg/mm2과 1 Kg/mm2 사이의 압력을 인가하여 상기 땜납 막의 융점보다 10 ℃ 초과의 차이만큼 더 높은 온도에서 열간 프레스 본딩을 이용하여 10-3 Torr와 10-6 Torr 사이의 진공 환경하에서 수행되는, 패키지 구조체의 제조 방법.
  21. 제12항에 있어서, 상기 플립-칩 본딩은:
    상기 제1칩을 뒤집어 상기 온-칩 은 합금 스터드 범프를 상기 기판의 상기 기판-상부 본딩 패드 상에 가로놓이도록 배치하는 단계; 및
    열간 프레스 본딩을 이용하여 상기 제1칩, 상기 온-칩 은 합금 스터드 범프 및 상기 기판의 상기 기판-상부 본딩 패드에 직접 열 및 압력을 인가하여 상기 온-칩 은 합금 스터드 범프 및 상기 기판-상부 본딩 패드를 본딩하는 단계
    를 추가로 포함하는, 패키지 구조체의 제조 방법.
  22. 제21항에 있어서, 상기 열간 프레스 본딩은 3 내지 60 초 동안 상기 온-칩 은 합금 스터드 범프 및 상기 기판-상부 본딩 패드에 0.5 Kg/mm2과 3 Kg/mm2 사이의 압력을 인가하여 300 ℃와 600 ℃ 사이의 온도에서 대기 환경하에서 수행되는, 패키지 구조체의 제조 방법.
KR1020140064122A 2014-01-03 2014-05-28 스터드 범프 및 그의 패키지 구조체 및 그의 제조 방법 KR20150081223A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103100145 2014-01-03
TW103100145A TWI538762B (zh) 2014-01-03 2014-01-03 銲球凸塊與封裝結構及其形成方法

Publications (1)

Publication Number Publication Date
KR20150081223A true KR20150081223A (ko) 2015-07-13

Family

ID=53443207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140064122A KR20150081223A (ko) 2014-01-03 2014-05-28 스터드 범프 및 그의 패키지 구조체 및 그의 제조 방법

Country Status (6)

Country Link
US (1) US9425168B2 (ko)
JP (1) JP6050308B2 (ko)
KR (1) KR20150081223A (ko)
CN (1) CN104766849B (ko)
DE (1) DE102014106714B4 (ko)
TW (1) TWI538762B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7142909B2 (en) * 2002-04-11 2006-11-28 Second Sight Medical Products, Inc. Biocompatible bonding method and electronics package suitable for implantation
TWI538762B (zh) * 2014-01-03 2016-06-21 樂金股份有限公司 銲球凸塊與封裝結構及其形成方法
US20170232562A1 (en) * 2014-08-22 2017-08-17 Kabushiki Kaisha Toyota Jidoshokki Bonding structure, bonding material and bonding method
US9718677B1 (en) * 2016-01-19 2017-08-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9754914B1 (en) * 2016-05-10 2017-09-05 Rosemount Aerospace Inc. Method to provide die attach stress relief using gold stud bumps
US20180019234A1 (en) * 2016-07-13 2018-01-18 Innolux Corporation Display devices and methods for forming the same
JP6680239B2 (ja) * 2017-02-20 2020-04-15 日亜化学工業株式会社 発光装置の製造方法
RU2671383C1 (ru) * 2017-12-20 2018-10-30 Акционерное общество "Научно-исследовательский институт электронной техники" Способ формирования шариковых выводов на алюминиевой металлизации контактных площадок кристалла
JP7148300B2 (ja) * 2018-07-12 2022-10-05 上村工業株式会社 導電性バンプ、及び無電解Ｐｔめっき浴
US10347602B1 (en) * 2018-07-23 2019-07-09 Mikro Mesa Technology Co., Ltd. Micro-bonding structure
US10388627B1 (en) * 2018-07-23 2019-08-20 Mikro Mesa Technology Co., Ltd. Micro-bonding structure and method of forming the same
EP3671861A1 (en) * 2018-12-17 2020-06-24 Nexperia B.V. Semiconductor device and electrical contact
RU2717264C1 (ru) * 2019-02-12 2020-03-19 Акционерное общество "Научно-исследовательский институт электронной техники" Способ применения платиновой металлизации в системе перераспределения контактных площадок кристаллов интегральных микросхем и полупроводниковых приборов
DE102020130638A1 (de) * 2019-12-11 2021-06-17 Infineon Technologies Ag Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung
CN113140660A (zh) * 2020-01-20 2021-07-20 光宝光电(常州)有限公司 封装结构与封装结构的制作方法
JP2023044582A (ja) * 2021-09-17 2023-03-30 株式会社東芝 半導体装置
TWI799285B (zh) * 2022-06-07 2023-04-11 友達光電股份有限公司 顯示裝置及其製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3527356B2 (ja) * 1996-04-04 2004-05-17 新日本製鐵株式会社 半導体装置
KR100352865B1 (ko) * 1998-04-07 2002-09-16 신꼬오덴기 고교 가부시키가이샤 반도체 장치 및 그 제조방법
US20030001286A1 (en) * 2000-01-28 2003-01-02 Ryoichi Kajiwara Semiconductor package and flip chip bonding method therein
JP3609076B2 (ja) * 2002-03-12 2005-01-12 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US6919646B2 (en) * 2002-03-12 2005-07-19 Nec Electronics Corporation Semiconductor device with contacting electrodes
KR101001700B1 (ko) * 2007-03-30 2010-12-15 엠케이전자 주식회사 반도체 패키지용 은합금 와이어
JP2010087052A (ja) * 2008-09-30 2010-04-15 Panasonic Corp フリップチップ実装構造体
US8389328B2 (en) * 2008-11-06 2013-03-05 Sumitomo Bakelite Co., Ltd. Method of manufacturing electronic device and electronic device
CN102187444B (zh) * 2009-04-01 2014-04-09 库力索法工业公司 导电凸部、引线环及导电凸部、引线环的形成方法
JP5165810B1 (ja) * 2012-09-12 2013-03-21 田中電子工業株式会社 銀金パラジウム系合金バンプワイヤ
TWI395313B (zh) * 2012-11-07 2013-05-01 Wire technology co ltd 銲球凸塊結構及其形成方法
TWI538762B (zh) * 2014-01-03 2016-06-21 樂金股份有限公司 銲球凸塊與封裝結構及其形成方法

Also Published As

Publication number Publication date
US9425168B2 (en) 2016-08-23
JP2015130502A (ja) 2015-07-16
TWI538762B (zh) 2016-06-21
JP6050308B2 (ja) 2016-12-21
US20150194409A1 (en) 2015-07-09
DE102014106714A1 (de) 2015-07-09
DE102014106714B4 (de) 2018-04-12
TW201527029A (zh) 2015-07-16
CN104766849A (zh) 2015-07-08
CN104766849B (zh) 2018-05-18

Similar Documents

Publication Publication Date Title
US9425168B2 (en) Stud bump and package structure thereof and method of manufacturing the same
KR101528030B1 (ko) 스터드 범프 구조물 및 그 제조 방법
KR100548114B1 (ko) 땜납 박 및 반도체 장치 및 전자 장치
US6563225B2 (en) Product using Zn-Al alloy solder
US7847399B2 (en) Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles
KR100719905B1 (ko) Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
JP4609296B2 (ja) 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置
JP2002301588A (ja) はんだ箔および半導体装置および電子装置
JP5064577B2 (ja) ボールボンディング用ワイヤ
JP2002305213A (ja) はんだ箔および半導体装置および電子装置
US20240335912A1 (en) Method of forming a layer structure, chip package and chip arrangement
US20040072396A1 (en) Semiconductor electronic device and method of manufacturing thereof
JP2003290974A (ja) 電子回路装置の接合構造及びそれに用いる電子部品
TWI576933B (zh) 封裝結構的形成方法
JP4432541B2 (ja) 電子機器
JPH118270A (ja) 半導体チップの搭載方法、チップオンチップ構造体の製造方法及びチップオンボード構造体の製造方法
JP2006054227A (ja) 半導体パワーモジュール及び半導体装置
JP5401996B2 (ja) 半導体装置の製造方法
JPH09148334A (ja) バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置
JP2004058085A (ja) 鉛フリーはんだ合金
KR20070039477A (ko) 무연 땜납 합금

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal