KR20150075362A - 콘택트층의 형성 방법 - Google Patents

콘택트층의 형성 방법 Download PDF

Info

Publication number
KR20150075362A
KR20150075362A KR1020140180905A KR20140180905A KR20150075362A KR 20150075362 A KR20150075362 A KR 20150075362A KR 1020140180905 A KR1020140180905 A KR 1020140180905A KR 20140180905 A KR20140180905 A KR 20140180905A KR 20150075362 A KR20150075362 A KR 20150075362A
Authority
KR
South Korea
Prior art keywords
gas
film
substrate
plasma
contact layer
Prior art date
Application number
KR1020140180905A
Other languages
English (en)
Inventor
세이시 무라카미
다카야 시미즈
사토시 와카바야시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150075362A publication Critical patent/KR20150075362A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, 하지의 기판의 영향을 받지 않고 콘택트층을 형성할 수 있는 콘택트층의 형성 방법을 제공한다. 콘택트 홀(112)을 갖는 기판(110) 위에, 해당 기판과 매립 금속과의 콘택트를 취하기 위한 콘택트층(114)을 형성할 때에, 챔버 내에 기판(110)을 배치하고, Ti 원료 가스, 환원 가스, Si 원료 가스를 도입해서, 이들을 플라즈마화하여 기판(110) 위에 TiSix막(113)을 성막하고, 그 TiSix막(113)의 콘택트 홀(112)의 바닥의 부분을 콘택트층(114)으로 한다.

Description

콘택트층의 형성 방법{METHOD OF FORMING CONTACT LAYER}
본 발명은, 기판 위에, 해당 기판과 매립 금속의 콘택트를 취하기 위한 콘택트층을 형성하는 콘택트층의 형성 방법에 관한 것이다.
반도체 디바이스의 제조에 있어서는, 최근의 고밀도화 및 고집적화의 요청에 대응하여, 회로 구성을 다층 배선 구조로 하는 경향이 있고, 이 때문에, 하층의 Si 기판과 상층의 배선층과의 접속부인 콘택트 홀의 전기적 접속을 위한 매립 기술이 중요해지고 있다.
이러한 콘택트 홀의 매립에 사용되는 금속 배선(플러그)과 하층의 Si 기판과의 오믹 콘택트(Ohmic Contact)를 취하기 위해서, 이 매립에 앞서 콘택트 홀의 내측에, 화학적 증착법(CVD법)에 의해 Ti막을 성막하고, 그 후, 하지의 Si 기판과 Ti막을 반응시켜서 콘택트 홀의 바닥의 Si 확산층 위에 TiSix를 선택적으로 성장시킨 콘택트 영역을 형성하여, 양호한 오믹 저항(Ohmic Resistance)을 얻는 기술이 알려져 있다(예를 들어, 특허문헌 1).
일본 특허 공개 평5-67585호 공보
그런데, 최근 들어, 로직 디바이스 등에는 탄소(C)를 함유한 Si 기판이 사용되는 경우가 있는데, C 함유 Si 기판에 상기 특허문헌 1에 개시된 기술을 사용하면, 하지의 Si와 Ti의 반응이 발생하기 어렵다는 문제 및 콘택트 영역에 C가 도입되어서 저항이 증가한다는 문제가 발생한다. 또한, 반도체 디바이스의 미세화에 수반하여, 기판 위의 확산층이 점점 좁아지고 있어, 기판과의 반응을 이용한 콘택트층의 형성이 한계에 달하고 있다.
본 발명은, 이러한 점을 감안하여 이루어진 것으로, 하지의 기판의 영향을 받지 않고 콘택트층을 형성할 수 있는 콘택트층의 형성 방법을 제공하는 것을 과제로 한다.
즉, 본 발명의 제1 형태는, 콘택트 홀을 갖는 기판 위에, 상기 기판과 매립 금속의 콘택트를 취하기 위한 콘택트층을 형성하는 콘택트층의 형성 방법으로서, 챔버 내에 상기 기판을 배치하고, Ti 원료 가스, 환원 가스, Si 원료 가스를 도입하고, 상기 Ti 원료 가스, 상기 환원 가스, 상기 Si 원료 가스를 플라즈마화하여 상기 기판 위에 TiSix막을 성막하고, 상기 TiSix막의 상기 콘택트 홀의 바닥의 부분을 콘택트층으로 하는 콘택트층의 형성 방법을 제공한다.
상기 제1 형태에서, 상기 Ti 원료 가스로서 TiCl4 가스를, 상기 환원 가스로서 H2 가스를 적절하게 사용할 수 있다. 또한, 상기 TiSix막의 성막 시의 온도가 500℃ 이하인 것이 바람직하다. 또한, 상기 TiSix막을 성막할 때에 상기 챔버 내에 플라즈마 생성 가스로서 Ar 가스를 도입하는 것이 바람직하다.
본 발명의 제2 형태는, 콘택트 홀을 갖는 기판 위에, 상기 기판과 매립 금속의 콘택트를 취하기 위한 콘택트층을 형성하는 콘택트층의 형성 방법으로서, 챔버 내에 상기 기판을 배치하고, Si 원료 가스를 도입하여, 상기 기판의 상기 콘택트 홀의 바닥의 부분에 Si막을 성막하고, Ti 원료 가스, 환원 가스를 도입해서, 상기 Ti 원료 가스, 상기 환원 가스를 플라즈마화하여 상기 기판 위에 Ti막을 성막하고, 상기 Ti막을 상기 Si막과 반응시켜서 상기 콘택트 홀의 바닥의 부분에 TiSix로 이루어지는 상기 콘택트층을 형성하는 콘택트층의 형성 방법을 제공한다.
상기 제2 형태에서, 상기 Ti 원료 가스로서 TiCl4 가스를, 상기 환원 가스로서 H2 가스를 적절하게 사용할 수 있다. 또한, 상기 Ti막 성막 시의 온도가 500℃ 이하인 것이 바람직하다. 또한, 상기 Ti막을 성막할 때에 상기 챔버 내에 플라즈마 생성 가스로서 Ar 가스를 도입하는 것이 바람직하다.
상기 제1 및 제2 형태에서, 상기 챔버 내에 설치된 적재대 위에 상기 기판을 적재하고, 상기 적재대에 하부 전극을 설치하고, 상기 적재대에 대향하도록 상부 전극을 설치하며, 상기 상부 전극에 고주파 전력을 공급함으로써, 상기 상부 전극과 상기 하부 전극의 사이에 형성되는 고주파 전계에 의해 플라즈마를 생성하도록 할 수 있다. 이 경우에, 상기 하부 전극에 접속된 전송로에, 임피던스 조정 회로를 접속하고, 이에 의해 상기 플라즈마가 생성된 부위에서 본 상기 전송로의 임피던스를 저하시켜 상기 플라즈마로부터 상기 하부 전극에 흐르는 전류를 증가시켜, 가스의 해리를 촉진시키는 것이 바람직하다.
본 발명에 따르면, 기판과의 반응을 이용하지 않으므로, 하지의 기판의 영향을 받지 않고 콘택트층을 형성할 수 있다.
도 1은 본 발명에 따른 콘택트층 형성 방법을 실시하기 위한 성막 장치의 일례를 도시하는 개략 단면도이다.
도 2는 콘택트층 형성 방법의 제1 예를 도시하는 공정 단면도이다.
도 3은 TiSix막을 성막할 때의 반응에서의 온도와 기브스의 자유 에너지의 관계를 도시하는 도면이다.
도 4는 임피던스 조정 회로의 기능을 설명하기 위한 성막 장치의 모식도이다.
도 5는 콘택트층 형성 방법의 제2 예를 도시하는 공정 단면도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대하여 구체적으로 설명한다.
이하의 설명에서, 가스의 유량 단위는 mL/min을 사용하고 있고, 가스는 온도 및 기압에 따라 체적이 크게 변화하기 때문에, 본 발명에서는 표준 상태로 환산한 값을 사용하고 있다. 또한, 표준 상태로 환산한 유량은 통상 sccm(Standard Cubic Centimeter per Minutes)으로 표기되기 때문에 sccm을 병기하고 있다. 여기에서의 표준 상태는, 온도 0℃(273.15K), 기압 1atm(101325Pa)의 상태이다.
<콘택트층 형성 방법을 실시하기 위한 장치>
도 1은 본 발명에 따른 콘택트층 형성 방법을 실시하기 위한 성막 장치의 일례를 도시하는 개략 단면도이다.
성막 장치(100)는, 평행 평판 전극에 고주파 전계를 형성함으로써 플라즈마를 형성하면서 CVD법에 의해 TiSix막, Si막, Ti막을 성막 가능하게 구성된다.
이 성막 장치(100)는, 대략 원통 형상의 챔버(1)를 갖고 있다. 챔버(1)의 내부에는, 피처리 기판인 Si 웨이퍼(이하, 간단히 웨이퍼라 기재함)(W)를 수평하게 지지하기 위한 적재대(스테이지)인 AlN으로 구성된 서셉터(2)가 그 중앙 하부에 설치된 원통 형상의 지지 부재(3)에 의해 지지된 상태로 배치되어 있다. 서셉터(2)의 외측 테두리부에는 웨이퍼(W)를 가이드하기 위한 가이드 링(4)이 설치되어 있다. 또한, 서셉터(2)에는, 몰리브덴 등의 고융점 금속으로 구성된 히터(5)가 매립되어 있고, 이 히터(5)는, 히터 전원(6)으로부터 급전받음으로써 피처리 기판인 웨이퍼(W)를 소정의 온도로 가열한다.
챔버(1)의 천장벽(1a)에는, 절연 부재(9)를 개재하여 평행 평판 전극의 상부 전극으로서도 기능하는 프리믹스 타입의 샤워 헤드(10)가 설치되어 있다. 샤워 헤드(10)는, 베이스 부재(11)와 샤워 플레이트(12)를 갖고 있으며, 샤워 플레이트(12)의 외주부는, 부착 방지용의 원환 형상을 이루는 중간 부재(13)를 개재하여 베이스 부재(11)에 도시하지 않은 나사에 의해 고정되어 있다. 샤워 플레이트(12)는 플랜지 형상을 이루고, 그 내부에 오목부가 형성되어 있고, 베이스 부재(11)와 샤워 플레이트(12)의 사이에 가스 확산 공간(14)이 형성되어 있다. 베이스 부재(11)는, 그 외주에 플랜지부(11a)가 형성되어 있고, 이 플랜지부(11a)가 절연 부재(9)에 지지되어 있다. 샤워 플레이트(12)에는, 복수의 가스 토출 구멍(15)이 형성되어 있고, 베이스 부재(11)의 중앙 부근에는 하나의 가스 도입 구멍(16)이 형성되어 있다.
그리고, 상기 가스 도입 구멍(16)은, 가스 공급 기구(20)의 가스 라인에 접속되어 있다.
가스 공급 기구(20)는, 클리닝 가스인 ClF3 가스를 공급하는 ClF3 가스 공급원(21), Ti 화합물 가스인 TiCl4 가스를 공급하는 TiCl4 가스 공급원(22), 플라즈마 생성 가스나 퍼지 가스로서 사용하는 Ar 가스를 공급하는 Ar 가스 공급원(23), 환원 가스인 H2 가스를 공급하는 H2 가스 공급원(24), 질화 가스인 NH3 가스를 공급하는 NH3 가스 공급원(25), N2가스를 공급하는 N2 가스 공급원(26), Si 화합물 가스인 SiH4 가스를 공급하는 SiH4 가스 공급원(27)을 갖고 있다. 그리고, ClF3 가스 공급원(21)에는 ClF3 가스 공급 라인(28, 35)이, TiCl4 가스 공급원(22)에는 TiCl4 가스 공급 라인(29)이, Ar 가스 공급원(23)에는 Ar 가스 공급 라인(30)이, H2 가스 공급원(24)에는 H2 가스 공급 라인(31)이, NH3 가스 공급원(25)에는 NH3 가스 공급 라인(32), N2 가스 공급원(26)에는 N2 가스 공급 라인(33)이, SiH4 가스 공급원(27)에는 SiH4 가스 공급 라인(34)이 각각 접속되어 있다. 그리고, 각 가스 라인에는 매스 플로우 컨트롤러(37) 및 매스 플로우 컨트롤러(37)를 사이에 두고 2개의 밸브(36)가 설치되어 있다.
TiCl4 가스 공급 라인(29)에는 ClF3 가스 공급 라인(28) 및 Ar 가스 공급 라인(30)이 접속되어 있다. 또한, H2 가스 공급 라인(31)에는, NH3 가스 공급 라인(32), N2 가스 공급 라인(33), SiH4 가스 공급 라인(34) 및 ClF3 가스 공급 라인(35)이 접속되어 있다. TiCl4 가스 공급 라인(29) 및 H2 가스 공급 라인(31)은 가스 혼합부(38)에 접속되고, 여기서 혼합된 혼합 가스가 가스 배관(39)을 통해 상기 가스 도입 구멍(16)에 도입되어 있다. 그리고, 혼합 가스는, 가스 도입 구멍(16)을 거쳐서 가스 확산 공간(14)에 이르고, 샤워 플레이트(12)의 가스 토출 구멍(15)을 통해 챔버(1) 내의 웨이퍼(W)를 향하여 토출된다.
샤워 헤드(10)에는, 정합기(40)를 통하여 고주파 전원(41)이 접속되어 있고, 이 고주파 전원(41)으로부터 샤워 헤드(10)에 고주파 전력이 공급되도록 되어 있다. 샤워 헤드(10)는, 평행 평판 전극의 상부 전극으로서 기능한다. 한편, 서셉터(2)의 표면 근방에는 평행 평판 전극의 하부 전극으로서 기능하는 전극(42)이 매설되어 있다. 따라서, 샤워 헤드(10)에 고주파 전력이 공급됨으로써, 샤워 헤드(10)와 전극(42)의 사이에 고주파 전계가 형성되고, 이 고주파 전계에 의해, 처리 가스가 플라즈마화된다. 고주파 전원(41)의 주파수는 200kHz 내지 13.56MHz로 설정되는 것이 바람직하고, 전형적으로는 450kHz가 사용된다.
전극(42)에 접속된 전송로(42a)에는 임피던스 조정 회로(43)가 접속되어 있다. 임피던스 조정 회로(43)는, 플라즈마가 생성된 부위(P)에서 본 전극(42)에 연결되는 전송로(42a)의 임피던스를 저하시켜서 전류를 증가시키기 위한 것이며, 예를 들어 코일(44)과 가변 콘덴서(45)로 이루어져 있다. 전송로(42a)에 흐르는 전류는 센서(46)에 의해 검출되고, 그 검출값에 기초하여 임피던스 조정 회로(43)의 리액턴스가 제어된다.
또한, 샤워 헤드(10)의 베이스 부재(11)에는, 샤워 헤드(10)를 가열하기 위한 히터(47)가 설치되어 있다. 이 히터(47)에는 히터 전원(48)이 접속되어 있고, 히터 전원(48)으로부터 히터(47)에 급전함으로써 샤워 헤드(10)가 원하는 온도로 가열된다. 베이스 부재(11)의 상부에 형성된 오목부에는 단열 부재(49)가 설치되어 있다.
챔버(1)의 저벽(1b)의 중앙부에는 원형의 구멍(50)이 형성되어 있고, 저벽(1b)에는 이 구멍(50)을 덮도록 하방을 향해 돌출된 배기실(51)이 설치되어 있다. 배기실(51)의 측면에는 배기관(52)이 접속되어 있고, 이 배기관(52)에는 배기 장치(53)가 접속되어 있다. 그리고 이 배기 장치(53)를 작동시킴으로써 챔버(1) 내를 소정의 진공도까지 감압하는 것이 가능하게 되어 있다.
서셉터(2)에는, 웨이퍼(W)를 지지하여 승강시키기 위한 3개(2개만 도시)의 웨이퍼 지지 핀(54)이 서셉터(2)의 표면에 대하여 돌몰 가능하게 설치되고, 이들 웨이퍼 지지 핀(54)은 지지판(55)에 지지되어 있다. 그리고, 웨이퍼 지지 핀(54)은 에어 실린더 등의 구동 기구(56)에 의해 지지판(55)을 통해 승강된다.
챔버(1)의 측벽에는, 챔버(1)와 인접하여 설치된 도시하지 않은 웨이퍼 반송실과의 사이에서 웨이퍼(W)의 반출입을 행하기 위한 반출입구(57)와, 이 반출입구(57)를 개폐하는 게이트 밸브(58)가 설치되어 있다.
성막 장치(100)의 구성부인 히터 전원(6, 48), 밸브(36), 매스 플로우 컨트롤러(37), 정합기(40), 고주파 전원(41), 가변 콘덴서(45), 구동 기구(56) 등은, 마이크로프로세서(컴퓨터)를 구비한 제어부(60)에 접속되어 제어되는 구성으로 되어 있다. 또한, 제어부(60)에는, 오퍼레이터가 성막 장치(100)를 관리하기 위하여 커맨드의 입력 조작 등을 행하는 키보드나, 성막 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(61)가 접속되어 있다. 또한, 제어부(60)에는, 성막 장치(100)에서 실행되는 각종 처리를 제어부(60)의 제어로 실현하기 위한 프로그램이나, 처리 조건에 따라서 성막 장치(100)의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 처리 레시피가 저장된 기억부(62)가 접속되어 있다. 처리 레시피는, 기억부(62) 중의 기억 매체(62a)에 기억되어 있다. 기억 매체는 하드 디스크 등의 고정적인 것이어도 되고, CD-ROM, DVD 등의 가반성의 것이어도 된다. 또한, 다른 장치로부터, 예를 들어 전용 회선을 통해 레시피를 적절히 전송시키도록 해도 된다. 그리고, 필요에 따라, 유저 인터페이스(61)로부터의 지시 등으로 임의의 처리 레시피를 기억부(62)로부터 호출하여 제어부(60)에 실행시킴으로써, 제어부(60)의 제어 하에서 성막 장치(100)에서의 원하는 처리가 행하여진다.
<콘택트층 형성 방법의 제1 예>
이어서, 이상과 같은 성막 장치(100)를 사용하여 행하여지는 콘택트층 형성 방법의 제1 예에 대하여 설명한다.
도 2는, 콘택트층 형성 방법의 제1 예를 도시하는 공정 단면도이다. 본 예에서는, 웨이퍼(W)로서, 예를 들어 Si 기판(110) 위에 층간 절연막(111)이 형성되고, 층간 절연막(111)에 Si 기판(110)의 불순물 확산 영역(110a)에 달하는 콘택트 홀(112)이 형성된 구조를 갖는 것을 사용한다(도 2의 (a)). 이어서, 이 웨이퍼(W)의 전체 면에 도 1의 성막 장치(100)를 사용하여, 이하에 설명하는 바와 같이 하여 TiSix막(113)을 형성한다(도 2의 (b)).
성막 장치(100)에 의해 TiSix막을 성막할 때에는, 먼저, 챔버(1) 내의 압력을 조정한 후, 게이트 밸브(58)를 개방으로 하고, 반송실(도시하지 않음)로부터 반출입구(57)를 통해 도 2의 (a)의 구조를 갖는 웨이퍼(W)를 챔버(1) 내에 반입한다. 그리고, 챔버(1) 내를 소정의 진공도로 유지하면서, 웨이퍼(W)를 예비 가열하여, 웨이퍼(W)의 온도가 거의 안정된 시점에서, Ar 가스, H2 가스, TiCl4 가스, SiH4 가스를 도시하지 않은 프리플로우 라인에 흘려서 프리플로우를 행한 후, 가스 유량 및 압력을 동일하게 유지한 채 성막용의 라인으로 절환하여, 이들 가스를 샤워 헤드(10)를 통해 챔버(1) 내에 도입한다.
그리고, 이들 가스의 도입 개시 후, 샤워 헤드(10)에 고주파 전원(41)으로부터 고주파 전력을 인가하여, 챔버(1) 내에 도입된 Ar 가스, H2 가스, TiCl4 가스 및 SiH4 가스의 플라즈마를 생성하고, 히터(5)에 의해 소정 온도로 가열된 웨이퍼(W) 위에서 플라즈마화된 가스를 반응시킴으로써, Si 기판(110) 표면에 TiSix막(113)을 퇴적시킨다. 이와 같이 플라즈마를 사용함으로써, 콘택트 홀(112) 내에 용이하게 TiSix막을 성막할 수 있다.
이 TiSix막(113)의 콘택트 홀(112) 저부에서의 Si 기판(110)과 접촉하고 있는 부분이 콘택트층(114)으로 되고, 이 상태에서 콘택트 홀(112) 내에 금속(115)을 매립함으로써, 콘택트층(114)을 개재하여 금속(115)과 기판(110)의 불순물 확산 영역(110a)의 사이에 오믹 콘택트가 형성된다(도 2의 (c)).
종래는, Ti막과 하지의 기판을 구성하는 Si와의 사이의 반응에 의해 TiSix를 선택적으로 성장시켜서 콘택트 영역을 형성하고 있었지만, 로직 디바이스 등에 사용되는 C 함유 Si 기판에서는, 하지의 Si와 Ti의 반응이 발생하기 어렵고, 또한 콘택트 영역에 C가 도입되어서 저항이 증가한다는 문제나, 반도체 디바이스의 미세화에 수반하는 확산층의 협소화에 대응할 수 없다는 문제가 발생하고 있다.
따라서, 본 예에서는, 기판(110)의 확산 영역 위에 CVD법에 의해 직접 TiSix막(113)을 형성한다. 이에 의해, 하지의 기판 상태에 관계없이, 양호한 콘택트를 얻을 수 있다.
이 경우에, 불순물이 적어 양호한 콘택트층을 형성하는 관점에서, TiSix막의 형성 시에는, 성막을 위한 가스를 플라즈마화할 필요가 있다.
즉, Ti 원료로서 TiCl4 가스를 사용하고, Si 원료로서 SiH4 가스를 사용하여 TiSix막을 성막할 때에는, 도 3에 도시한 바와 같이, (1) 내지 (4)에서 나타내는 가스 반응에서는 깁스의 자유 에너지가 0 근방이며, TiSix를 생성하는 반응이 발생되기 어려운 것에 반해, (5), (6)에 도시한 바와 같이 가스를 플라즈마화했을 경우에는, 깁스의 자유 에너지가 절대값이 큰 음의 값이며, 충분히 반응이 진행된다. 따라서, 플라즈마를 사용함으로써 TiSix의 형성이 촉진되고, 또한 불순물로서의 Cl의 탈리도 촉진되어서, 비저항이 낮은 양질의 TiSix막의 생성이 가능하게 된다.
또한, 성막 온도가 500℃ 이하인 것이 바람직하다. 성막 온도가 500℃를 초과하면, 콘택트층에 대한 불순물의 확산이 염려되고, 또한, 디바이스에 대한 악영향도 염려되기 때문이다. 보다 바람직하게는 450℃ 이하이다. 단, 온도가 너무 낮으면 양호한 막질이 얻어지지 않기 때문에, 350℃ 이상이 바람직하다.
양호한 막질의 TiSix막을 얻기 위해서는, 최대한 큰 파워로 플라즈마 생성 가스인 Ar 가스를 이온화하고, Ar 이온에 의해 TiCl4 가스를 해리시켜, Cl을 유효하게 제거함과 함께, 콘택트 홀의 저부에 양호한 반응성으로 TiSix막을 성막할 수 있도록 하는 것이 바람직하다. 그러나, 플라즈마로부터 웨이퍼(W)에 흐르는 전류는 일부이며, 절반 이상은 챔버 벽부에 흐르기 때문에, 충분히 큰 파워의 고주파 전력을 공급하면, 플라즈마로부터 챔버 벽부에 흐르는 전류가 커져서, 플라즈마가 불안정해져 이상 방전 등이 발생할 우려가 있다.
따라서, 도 1의 성막 장치에서는, 서셉터(2) 내의 전극(42)에 접속된 전송로(42a)에 임피던스 조정 회로(43)를 설치해서, 플라즈마가 생성된 부위(P)에서 본 전송로(42a)의 임피던스를 조정 가능하게 하여, 이러한 문제를 해소할 수 있도록 하고 있다.
즉, 충분히 큰 파워를 부여하는 것은, 플라즈마와 웨이퍼의 사이의 플라즈마 시스의 전위차(V)를 크게 하여 이온을 가속함으로써 가스의 해리를 촉진하기 위해서인데, 옴의 법칙(V=ZI)에 따라서, 플라즈마로부터 웨이퍼에 흐르는 전류(I)를 증가시키면, 고주파 파워가 낮아도 전위차를 크게 할 수 있다(Z는 임피던스).
플라즈마로부터 웨이퍼까지의 사이에는, 플라즈마 시스와 서셉터(2)라는 용량 성분이 있고, 이들이 저항으로 되는데, 도 4에 도시한 바와 같이, 임피던스 조정 회로(43)에 의해, 그들의 용량 성분을 캔슬하도록 하고, 전송로(42a)의 임피던스를 최대한 저하시킴으로써, 플라즈마로부터 웨이퍼(W)를 통해 전송로(42a)에 흐르는 전류를 효과적으로 크게 할 수 있다. 이 때문에, 비교적 작은 파워로 가스의 해리를 촉진할 수 있어, 반응성을 높일 수 있다. 또한, 도 1에서는, 임피던스 조정 회로(43)로서 코일(44)과 가변 콘덴서(45)를 조합한 것을 사용하여, 가변 콘덴서(45)에 의해 임피던스를 조정하도록 했지만, 이것에 한정하는 것은 아니다.
또한, 플라즈마로부터 웨이퍼(W)에 흐르는 전류를 크게 함으로써, 플라즈마로부터 챔버 벽부에 흐르는 전류를 상대적으로 작게 할 수 있어, 고주파 파워를 크게 해도 플라즈마를 안정화시킬 수 있다.
본 예에서, 고주파 파워는, 충분히 TiCl4 가스를 해리시켜서 양호한 반응성을 얻는 관점에서, 100W 이상이 바람직하고, 또한, 플라즈마의 안정성을 손상시키지 않고, 플라즈마 데미지를 발생시키지 않는 관점에서, 3000W 이하가 바람직하다.
본 예의 TiSix막의 성막에 있어서, 고주파 전원(41)으로부터 공급되는 고주파 전력의 주파수는, 200kHz 내지 13.56MHz가 바람직하고, 전형적으로는 450kHz가 사용된다. 이것은, 플라즈마 가스로서 도입되는 Ar 가스를 고에너지의 Ar 이온으로 하기 위해 유리하기 때문이다.
챔버(1) 내의 압력은, 압력이 낮을수록 플라즈마 데미지가 저하되는데, 압력이 너무 저하되면 현저하게 TiSix막의 면내 균일성(저항값)이 악화되어버린다. 또한, 압력이 너무 높아지면 TiSix막의 저항값이 높아져버리기 때문에 바람직하지 않다. 그 때문에, 그러한 점을 고려하여 바람직한 범위가 규정된다.
TiSix막의 성막 조건의 구체적인 범위는 이하와 같다.
고주파 전력의 파워: 100 내지 3000W
TiCl4 가스 유량(성막을 위한 유량): 1 내지 100mL/min(sccm), 보다 바람직하게는 3.5 내지 20mL/min(sccm)
Ar 가스 유량: 100 내지 10000mL/min(sccm)
H2 가스 유량: 50 내지 5000mL/min(sccm)
SiH4 가스 유량: 1 내지 2000mL/min(sccm)
챔버 내 압력: 13.3 내지 1333Pa(0.1 내지 10Torr)
성막 시의 웨이퍼 온도: 350 내지 500℃
또한, 성막 시간은, 얻고자 하는 막 두께에 따라서 적절히 설정된다. TiSix막으로 이루어지는 콘택트층(114)의 두께는 1 내지 10nm 정도가 바람직하다.
이상과 같이 하여 TiSix막의 성막을 행한 후, 필요에 따라 TiSix막의 질화 처리를 실시해도 된다. 이 질화 처리에서는, 상기 TiSix막의 성막이 종료된 후, TiCl4 가스 및 SiH4 가스를 정지하고, H2 가스 및 Ar 가스를 흘린 채의 상태로 하여, 챔버(1) 내를 적당한 온도로 가열하면서, 질화 가스로서 NH3 가스를 흘림과 함께, 고주파 전원(41)으로부터 샤워 헤드(10)에 고주파 전력을 인가하여 처리 가스를 플라즈마화하고, 플라즈마화한 처리 가스에 의해 TiSix막의 표면을 질화한다.
TiSix막 성막 후 또는 질화 처리 후에, 게이트 밸브(58)를 개방하고, 반출입구(57)를 통해 도시하지 않은 웨이퍼 반송실에 웨이퍼(W)를 반출한다.
이와 같이 하여, TiSix막 및 필요에 따라 질화 처리를 소정 매수의 웨이퍼에 대하여 행한 후, 챔버(1)의 클리닝을 행한다. 이 처리는, 챔버(1) 내에 웨이퍼가 존재하지 않는 상태에서, 챔버(1) 내에 ClF3 가스 공급원(21)으로부터 ClF3 가스 공급 라인(28) 및 (35)을 통해 ClF3 가스를 도입하여, 샤워 헤드(10)를 적당한 온도로 가열하면서 드라이 클리닝을 행함으로써 행한다.
또한, 본 예에서는, Ti 원료 가스로서 TiCl4 가스, 환원 가스로서 H2 가스, Si 원료 가스로서 SiH4 가스, 플라즈마 생성용 가스로서 Ar 가스를 사용했지만, 이들에 한정되는 것은 아니다.
또한, 본 예에서는, Ti 원료 가스, 환원 가스, Si 원료 가스를 동시에 공급하여 플라즈마 CVD에 의해 TiSix막을 성막했지만, Ti 원료 가스 및 환원 가스와, Si 원료 가스와의 공급, 또는, Ti 원료와, 환원 가스와, Si 원료 가스와의 공급을, Ar 가스나 N2 가스와 같은 퍼지 가스에 의한 퍼지를 사이에 두고 교대로 반복하여 플라즈마를 생성한 상태에서 원자층 퇴적법(ALD법)에 의해 TiSix막을 성막해도 된다.
<콘택트층 형성 방법의 제2 예>
이어서, 이상과 같은 성막 장치(100)를 사용하여 행하여지는 콘택트층 형성 방법의 제2 예에 대하여 설명한다.
도 5는, 콘택트층 형성 방법의 제2 예를 도시하는 공정 단면도이다. 본 예에서는, 웨이퍼(W)로서, 도 5에 도시한 바와 같이, 제1 예와 마찬가지로, 예를 들어 Si 기판(110) 위에 층간 절연막(111)이 형성되고, 층간 절연막(111)에 Si 기판(110)의 불순물 확산 영역(110a)에 달하는 콘택트 홀(112)이 형성된 구조를 갖는 것을 사용한다(도 5의 (a)). 이어서, 성막 장치(100)를 사용하여, 콘택트 홀(112)의 바닥의 Si 기판(110)의 영역에 선택적으로 Si막(116)을 성막한다(도 5의 (b)).
Si막(116)의 성막 시에는, 반송실(도시하지 않음)로부터 반출입구(57)를 통해 도 5의 (a)의 구조를 갖는 웨이퍼(W)를 챔버(1) 내에 반입하고, 웨이퍼(W)의 예비 가열 및 SiH4 가스 및 Ar 가스의 프리플로우를 행한 후, 가스 유량 및 압력을 동일하게 유지한 채 성막용의 라인으로 절환하여, SiH4 가스를 샤워 헤드(10)를 통해 챔버(1) 내에 도입하여, 콘택트 홀(112)의 바닥의 Si 기판(110)의 영역에 선택적으로 Si막(116)을 성막한다. 이때, Ar 가스를 도입함과 함께 샤워 헤드(10)에 고주파 전원(41)으로부터 고주파 전력을 인가하여, 플라즈마를 생성시켜도 된다.
이때의 구체적인 성막 조건은 이하와 같다.
SiH4 가스 유량: 1 내지 2000mL/min(sccm)
챔버 내 압력: 13.3 내지 1333Pa(0.1 내지 10Torr)
성막 시의 웨이퍼 온도: 350 내지 500℃
Si막의 막 두께: 1 내지 10nm
Si막(116)을 성막한 후, 전체면에 Ti막(117)을 성막하고, 콘택트 홀(112)의 저부에 존재하는 Si막(116)과 Ti막(117)을 반응시켜서, TiSix로 이루어지는 콘택트층(118)을 형성한다(도 5의 (c)). 이 상태에서 콘택트 홀(112) 내에 금속(119)을 매립함으로써, 콘택트층(118)을 개재하여 금속(119)과 Si 기판(110)의 불순물 확산 영역의 사이에 오믹 콘택트가 형성된다(도 5의 (d)).
Ti막의 성막은, 도 1의 장치에 의해, Si막 성막의 종료 후, 챔버(1) 내를 퍼지한 후에 행하여진다. 퍼지 후, Ar 가스, H2 가스, TiCl4 가스를 도시하지 않은 프리플로우 라인에 흘려서 프리플로우를 행한 후, 가스 유량 및 압력을 동일하게 유지한 채 성막용의 라인으로 절환하여, 이들 가스를 샤워 헤드(10)를 통해 챔버(1) 내에 도입한다. 이들 가스의 도입 개시 후, 샤워 헤드(10)에 고주파 전원(41)으로부터 고주파 전력을 인가하여, 챔버(1) 내에 도입된 Ar 가스, H2 가스 및 TiCl4 가스의 플라즈마를 생성하고, 히터(5)에 의해 소정 온도로 가열된 웨이퍼(W) 위에서 플라즈마화된 TiCl4 가스와 H2 가스를 반응시킴으로써, Si 기판(110) 표면에 Ti막(117)을 성막한다. 그리고, Ti막(117) 성막 시의 열 및 플라즈마에 의해, 콘택트 홀(112)의 바닥에 형성된 Si막(116)과 Ti막(117)이 반응하여, TiSix로 이루어지는 콘택트층(118)이 형성된다. 이때, 도 5의 (c)에 도시한 바와 같이, Ti막(117)의 일부를 Si막(116)과 반응시켜도 되고, Ti막(117)의 모두를 Si막(116)과 반응시켜도 된다. 이때의 반응을 촉진시키기 위해서, Ti막 성막 후에 어닐을 행해도 된다.
본 예에서는, 기판(110)의 불순물 확산 영역 위에 CVD법에 의해 Si막(116)을 성막하고 나서, 그 위에 Ti막(117)을 성막하고, 이 반응에 의해 TiSix로 이루어지는 콘택트층(118)을 형성하므로, 제1 예와 마찬가지로, 하지의 기판 상태에 관계없이, 양호한 콘택트를 얻을 수 있다.
이와 같이, Si막을 성막한 후에, 플라즈마 CVD에 의해 Ti막을 성막함으로써 TiSix를 형성하므로, Ti 원료인 TiCl4의 분해 및 Cl의 탈리가 촉진되어, 양질의 Ti막이 형성되고, Si막과의 반응에 의해 형성되는 TiSix로 이루어지는 콘택트층도 불순물이 적어, 저저항의 것으로 된다.
이 때의 Ti막의 성막 온도도, 제1 예의 TiSix막의 성막 시와 마찬가지로, 500℃ 이하인 것이 바람직하다. 성막 온도가 500℃를 초과하면, 콘택트층으로의 불순물의 확산이 염려되고, 또한, 디바이스에 대한 악영향도 염려되기 때문이다. 보다 바람직하게는 450℃ 이하이다. 단, 온도가 너무 낮으면 양호한 막질이 얻어지지 않기 때문에, 350℃ 이상이 바람직하다.
또한, 본 예에서의 Ti막의 성막 시에도, 제1 예와 마찬가지로, 서셉터(2) 내의 전극(42)에 접속된 전송로(42a)에 설치된 임피던스 조정 회로(43)에 의해, 플라즈마가 생성된 부위(P)에서 본 전송로의 임피던스를 조정 가능하게 하여, 큰 파워를 부여하지 않고, 플라즈마로부터 웨이퍼(W)를 통해 전송로(42a)에 흐르는 전류를 효과적으로 크게 하여, 가스의 해리를 촉진할 수 있어, 반응성을 양호하게 할 수 있다.
또한, 플라즈마로부터 웨이퍼(W)에 흐르는 전류를 크게 함으로써, 플라즈마로부터 챔버 벽부에 흐르는 전류를 상대적으로 작게 할 수 있어, 고주파 파워를 크게 해도 플라즈마를 안정화시킬 수 있다.
본 예의 Ti막의 성막 시에도, 제1 예와 마찬가지로, 고주파 전원(41)으로부터 공급되는 고주파 전력의 주파수는, 200kHz 내지 13.56MHz가 바람직하고, 전형적으로는 450kHz가 사용된다. 또한, 고주파 파워에 대해서도 제1 예와 마찬가지로, 100 내지 3000W가 바람직하다.
본 예의 Ti막의 성막 시에는, 챔버(1) 내의 압력은, 압력이 낮을수록 플라즈마 데미지가 저하되는데, 압력이 너무 저하되면 현저하게 Ti막의 면내 균일성(저항값)이 악화되어버린다. 또한, 압력이 너무 높아지면 Ti막의 저항값이 높아져버리기 때문에 바람직하지 않다. 그 때문에, 그러한 점을 고려하여 바람직한 범위가 규정된다.
Ti막의 성막 조건의 구체적인 범위는 이하와 같다.
고주파 전력의 파워: 100 내지 3000W
TiCl4 유량(성막을 위한 유량): 1 내지 100mL/min(sccm), 보다 바람직하게는 3.5 내지 20mL/min(sccm)
Ar 가스 유량: 100 내지 10000mL/min(sccm)
H2 가스 유량: 50 내지 5000mL/min(sccm)
챔버 내 압력: 13.3 내지 1333Pa(0.1 내지 10Torr)
성막 시의 웨이퍼 온도: 350 내지 500℃
또한, 성막 시간은, 얻고자 하는 막 두께에 따라서 적절히 설정된다. TiSix막(118)의 두께는 1 내지 10nm 정도가 바람직하다.
이상과 같이 하여 Ti막의 성막을 행한 후, 필요에 따라 Ti막의 질화 처리를 실시해도 된다. 이 질화 처리에서는, 상기 Ti막 성막이 종료된 후, TiCl4 가스를 정지하고, H2 가스 및 Ar 가스를 흘린 채의 상태로 하여, 챔버(1) 내를 적당한 온도로 가열하면서, 질화 가스로서 NH3 가스를 흘림과 함께, 고주파 전원(41)으로부터 샤워 헤드(10)에 고주파 전력을 인가하여 처리 가스를 플라즈마화하고, 플라즈마화한 처리 가스에 의해 Ti막의 표면을 질화한다.
Ti막 성막 후 또는 질화 처리 후, 게이트 밸브(58)를 개방하고, 반출입구(57)를 통해 도시하지 않은 웨이퍼 반송실에 웨이퍼(W)를 반출한다. 또한, 제1 예와 마찬가지로, 소정의 타이밍에 ClF3 가스에 의해 챔버(1) 내의 클리닝을 행한다.
또한, 본 예에서는, Si막 성막 시에, Si 원료 가스로서 SiH4 가스를 사용하고, Ti막 성막 시에, Ti 원료 가스로서 TiCl4 가스, 환원 가스로서 H2 가스, 플라즈마 생성용의 가스로서 Ar 가스를 사용했지만, 이들에 한정하는 것은 아니다.
또한, 본 예에서는, Ti 원료 가스, 환원 가스를 동시에 공급하여 플라즈마 CVD에 의해 Ti막을 성막했지만, Ti 원료 가스와 환원 가스의 공급을, Ar 가스나 N2 가스와 같은 퍼지 가스에 의한 퍼지를 사이에 두고 교대로 반복하여 플라즈마를 생성한 상태에서 원자층 퇴적법(ALD법)에 의해 Ti막을 성막해도 된다.
<다른 적용>
또한, 본 발명은 상기 실시 형태에 한정되지 않고 다양하게 변형 가능하다. 예를 들어 상기 실시 형태에서는, 샤워 헤드에 고주파 전력을 인가함으로써 고주파 전계를 형성하여 플라즈마를 생성했지만, 서셉터에 고주파 전력을 인가해도 되고, 또한, 플라즈마 생성 기구도 이러한 평행 평판형의 플라즈마 형성 기구에 한정하는 것은 아니다.
또한, 상기 실시 형태에서는 실리콘 기판 위에 Ti막을 성막하는 경우에 대하여 나타냈지만, 실리콘 기판에 한정하는 것은 아니다.
1 : 챔버 2 : 서셉터
5 : 히터 10 : 샤워 헤드
20 : 가스 공급 기구 22 : TiCl4 가스 공급원
23 : Ar 가스 공급원 24 : H2 가스 공급원
27 : SiH4 가스 공급원 41 : 고주파 전원
42 : 전극 42a : 전송로
43 : 임피던스 조정 회로 53 : 배기 장치
60 : 제어부 62 : 기억부
62a : 기억 매체 100 : 성막 장치
110 : Si 기판 111 : 층간 절연막
112 : 콘택트 홀 113 : TiSix막
114, 118 : 콘택트층 115, 119 : 금속
116 : Si막 117 : Ti막
W : 반도체 웨이퍼

Claims (10)

  1. 콘택트 홀을 갖는 기판 위에, 상기 기판과 매립 금속의 콘택트를 취하기 위한 콘택트층을 형성하는 콘택트층의 형성 방법으로서,
    챔버 내에 상기 기판을 배치하고, Ti 원료 가스, 환원 가스, Si 원료 가스를 도입해서, 상기 Ti 원료 가스, 상기 환원 가스, 상기 Si 원료 가스를 플라즈마화하여 상기 기판 위에 TiSix막을 성막하고, 상기 TiSix막의 상기 콘택트 홀의 바닥의 부분을 콘택트층으로 하는 콘택트층의 형성 방법.
  2. 제1항에 있어서,
    상기 Ti 원료 가스는 TiCl4 가스이며, 상기 환원 가스는 H2 가스인, 콘택트층의 형성 방법.
  3. 제2항에 있어서,
    상기 TiSix막의 성막 시의 온도가 500℃ 이하인, 콘택트층의 형성 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 TiSix막을 성막할 때에 상기 챔버 내에 플라즈마 생성 가스로서 Ar 가스를 도입하는, 콘택트층의 형성 방법.
  5. 콘택트 홀을 갖는 기판 위에, 상기 기판과 매립 금속의 콘택트를 취하기 위한 콘택트층을 형성하는 콘택트층의 형성 방법으로서,
    챔버 내에 상기 기판을 배치하고, Si 원료 가스를 도입하여, 상기 기판의 상기 콘택트 홀의 바닥의 부분에 Si막을 성막하고,
    Ti 원료 가스, 환원 가스를 도입해서, 상기 Ti 원료 가스, 상기 환원 가스를 플라즈마화하여 상기 기판 위에 Ti막을 성막하고, 상기 Ti막을 상기 Si막과 반응시켜서 상기 콘택트 홀의 바닥의 부분에 TiSix로 이루어지는 상기 콘택트층을 형성하는 콘택트층의 형성 방법.
  6. 제5항에 있어서,
    상기 Ti 원료 가스는 TiCl4 가스이며, 상기 환원 가스는 H2 가스인, 콘택트층의 형성 방법.
  7. 제6항에 있어서,
    상기 Ti막 성막 시의 온도가 500℃ 이하인, 콘택트층의 형성 방법.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서,
    상기 Ti막을 성막할 때에 상기 챔버 내에 플라즈마 생성 가스로서 Ar 가스를 도입하는, 콘택트층의 형성 방법.
  9. 제1항 또는 제5항에 있어서,
    상기 챔버 내에 설치된 적재대 위에 상기 기판을 적재하고, 상기 적재대에 하부 전극을 설치하고, 상기 적재대에 대향하도록 상부 전극을 설치하며, 상기 상부 전극에 고주파 전력을 공급함으로써, 상기 상부 전극과 상기 하부 전극의 사이에 형성되는 고주파 전계에 의해 플라즈마를 생성하는, 콘택트층의 형성 방법.
  10. 제9항에 있어서,
    상기 하부 전극에 접속된 전송로에, 임피던스 조정 회로를 접속하고, 이에 의해 상기 플라즈마가 생성된 부위에서 본 상기 전송로의 임피던스를 저하시켜서 상기 플라즈마로부터 상기 하부 전극에 흐르는 전류를 증가시켜, 가스의 해리를 촉진시키는, 콘택트층의 형성 방법.
KR1020140180905A 2013-12-25 2014-12-16 콘택트층의 형성 방법 KR20150075362A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-267707 2013-12-25
JP2013267707A JP6426893B2 (ja) 2013-12-25 2013-12-25 コンタクト層の形成方法

Publications (1)

Publication Number Publication Date
KR20150075362A true KR20150075362A (ko) 2015-07-03

Family

ID=53400852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140180905A KR20150075362A (ko) 2013-12-25 2014-12-16 콘택트층의 형성 방법

Country Status (4)

Country Link
US (1) US9349642B2 (ko)
JP (1) JP6426893B2 (ko)
KR (1) KR20150075362A (ko)
TW (1) TWI637443B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017057435A (ja) * 2015-09-14 2017-03-23 株式会社テクノファイン 原子層堆積装置
JP6796431B2 (ja) * 2016-08-12 2020-12-09 東京エレクトロン株式会社 成膜装置、およびそれに用いるガス吐出部材
JP6851173B2 (ja) * 2016-10-21 2021-03-31 東京エレクトロン株式会社 成膜装置および成膜方法
KR102163383B1 (ko) 2016-12-12 2020-10-08 어플라이드 머티어리얼스, 인코포레이티드 실리사이드 형성을 위한 방법들
US11401607B2 (en) * 2017-06-02 2022-08-02 Eugenus, Inc. TiSiN coating method
US10535527B2 (en) * 2017-07-13 2020-01-14 Applied Materials, Inc. Methods for depositing semiconductor films
KR20210040231A (ko) 2019-10-02 2021-04-13 삼성전자주식회사 반도체 장치
JP2022044209A (ja) * 2020-09-07 2022-03-17 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP2023023373A (ja) 2021-08-05 2023-02-16 東京エレクトロン株式会社 プラズマ処理装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3295108B2 (ja) 1991-09-10 2002-06-24 富士通株式会社 半導体装置の製造方法
JP2565131B2 (ja) * 1994-04-22 1996-12-18 日本電気株式会社 半導体装置の製造方法
JPH1131685A (ja) * 1997-07-14 1999-02-02 Hitachi Electron Eng Co Ltd プラズマｃｖｄ装置およびそのクリーニング方法
JP3636866B2 (ja) * 1997-07-16 2005-04-06 東京エレクトロン株式会社 ＣＶＤ−Ｔｉ膜の成膜方法
US5976976A (en) * 1997-08-21 1999-11-02 Micron Technology, Inc. Method of forming titanium silicide and titanium by chemical vapor deposition
JP4319269B2 (ja) * 1998-07-31 2009-08-26 キヤノンアネルバ株式会社 プラズマｃｖｄによる薄膜形成方法
US6524952B1 (en) * 1999-06-25 2003-02-25 Applied Materials, Inc. Method of forming a titanium silicide layer on a substrate
KR20010007527A (ko) * 1999-06-25 2001-01-26 조셉 제이. 스위니 반도체 장치내에 실리사이드를 형성하는 방법 및 이를이용한 프로세서 판독가능 저장매체
JP2002203810A (ja) * 2000-12-28 2002-07-19 Tokyo Electron Ltd 半導体装置の製造方法および半導体装置ならびに半導体装置の製造装置
KR100604089B1 (ko) * 2004-12-31 2006-07-24 주식회사 아이피에스 Ｉｎ-ｓｉｔｕ 박막증착방법
JP5207615B2 (ja) * 2006-10-30 2013-06-12 東京エレクトロン株式会社 成膜方法および基板処理装置
JP2011100962A (ja) * 2009-10-09 2011-05-19 Tokyo Electron Ltd 成膜方法及びプラズマ処理装置
KR20130106022A (ko) * 2012-03-19 2013-09-27 주식회사 원익아이피에스 기판처리장치 및 그 동작 방법

Also Published As

Publication number Publication date
US9349642B2 (en) 2016-05-24
JP6426893B2 (ja) 2018-11-21
TW201543573A (zh) 2015-11-16
TWI637443B (zh) 2018-10-01
US20150179518A1 (en) 2015-06-25
JP2015124397A (ja) 2015-07-06

Similar Documents

Publication Publication Date Title
JP7126381B2 (ja) 成膜装置および成膜方法
KR20150075362A (ko) 콘택트층의 형성 방법
KR101991574B1 (ko) 성막 장치, 및 그것에 이용하는 가스 토출 부재
JP6567489B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
US9508546B2 (en) Method of manufacturing semiconductor device
US11127598B2 (en) Film etching method for etching film
TW201900919A (zh) 矽氮化膜之成膜方法及成膜裝置
KR101759769B1 (ko) Ｔｉ막의 성막 방법
KR20060097070A (ko) 성막 처리 방법
TWI613309B (zh) ＴｉＮ膜之成膜方法及記憶媒體
KR20220086716A (ko) 웨이퍼 보우 (bow) 보상을 위한 배면 증착 및 국부 응력 조절
JP6988629B2 (ja) 成膜方法及び成膜装置
KR101596329B1 (ko) Vhf를 이용한 pe-ald 장치 및 방법
JP2021141285A (ja) 半導体製造装置および半導体装置の製造方法
TW202122618A (zh) 銅表面上之選擇性鈷沉積
TW201907046A (zh) 成膜方法及成膜裝置
JP2022015848A (ja) 成膜装置及び成膜方法
JPWO2007123212A1 (ja) Ｔｉ膜の成膜方法
JP2019163497A (ja) 成膜装置およびそれに用いる載置台

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application