KR20150067125A - 최적화된 형상을 갖는 cmos 촬상 디바이스, 및 포토콤포지션에 의해 이러한 디바이스를 생성하는 방법 - Google Patents

최적화된 형상을 갖는 cmos 촬상 디바이스, 및 포토콤포지션에 의해 이러한 디바이스를 생성하는 방법 Download PDF

Info

Publication number
KR20150067125A
KR20150067125A KR1020157003098A KR20157003098A KR20150067125A KR 20150067125 A KR20150067125 A KR 20150067125A KR 1020157003098 A KR1020157003098 A KR 1020157003098A KR 20157003098 A KR20157003098 A KR 20157003098A KR 20150067125 A KR20150067125 A KR 20150067125A
Authority
KR
South Korea
Prior art keywords
pixels
blocks
row
columns
rows
Prior art date
Application number
KR1020157003098A
Other languages
English (en)
Other versions
KR102145080B1 (ko
Inventor
피에르 로르
장-뤽 마르땡
브뤼노 보세
베르뜨랑 뒤퐁
Original Assignee
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
트릭셀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈, 트릭셀 filed Critical 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Publication of KR20150067125A publication Critical patent/KR20150067125A/ko
Application granted granted Critical
Publication of KR102145080B1 publication Critical patent/KR102145080B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0272—Selenium or tellurium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0296—Inorganic materials including, apart from doping material or other impurities, only AIIBVI compounds, e.g. CdS, ZnS, HgCdTe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0296—Inorganic materials including, apart from doping material or other impurities, only AIIBVI compounds, e.g. CdS, ZnS, HgCdTe
    • H01L31/02966—Inorganic materials including, apart from doping material or other impurities, only AIIBVI compounds, e.g. CdS, ZnS, HgCdTe including ternary compounds, e.g. HgCdTe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H04N5/3742—
    • H04N5/376—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Measurement Of Radiation (AREA)
  • Apparatus For Radiation Diagnosis (AREA)

Abstract

본 발명은 디지털 촬상 디바이스들, 특히 X-레이 의료 촬상을 위해 의도된 디바이스들의 분야에 있다. 본 발명은 회로들을 개별적으로 어드레싱함으로써 어드레싱된 픽셀들을 포함하는 촬상 디바이스 및 포토리소그래피에 의해 이러한 촬상 디바이스를 생성하는 방법에 관한 것이다. 촬상 디바이스는 10 cm2 이상의 표면적의 센서 (61) 를 포함하고, 단일 기판 상에 생성되고, 로우들 및 컬럼들로 배치된 픽셀들 (24) 의 그룹을 포함하는 이미지 구역 (23) 으로서, 컬럼 당 픽셀들의 수는 픽셀들의 컬럼들 모두에 대해 균일하지 않고, 각각의 픽셀 (24) 은 감광성 엘리먼트에 의해 생성된 전하들을 수집하는, 상기 이미지 구역; 픽셀들을 로우별로 연결하는 로우 컨덕터들; 픽셀들을 컬럼별로 연결하는 컬럼 컨덕터들; 로우 컨덕터들에 연결되고, 픽셀들의 각각의 로우를 개별적으로 어드레싱하기 위한 로우 어드레싱 블록들 (12); 및 컬럼 컨덕터들에 연결되고, 로우 어드레싱 블록들 (12) 에 의해 선택된 로우의 픽셀들 (24) 에 의해 수집된 전하들을 판독하기 위한 컬럼 판독 블록들로서, 컬럼 판독 블록들 (13) 은 이미지 구역 (23) 의 주변부에 놓이는, 상기 컬럼 판독 블록들을 포함하고, 로우 어드레싱 블록들 (12) 및 컬럼 판독 블록들 (13) 은 이미지 구역과 동일한 기판 (22) 상에 생성된다.

Description

최적화된 형상을 갖는 CMOS 촬상 디바이스, 및 포토콤포지션에 의해 이러한 디바이스를 생성하는 방법{CMOS IMAGING DEVICE HAVING OPTIMIZED SHAPE, AND METHOD FOR PRODUCING SUCH A DEVICE BY MEANS OF PHOTOCOMPOSITION}
본 발명은 디지털 촬상 (imaging) 디바이스들의 분야, 특히 X-레이 의료 촬상을 위해 의도된 디바이스들에 있다. 본 발명은 회로들을 개별적으로 어드레싱함으로써 어드레싱된 픽셀들을 포함하는 촬상 디바이스에 관한 것이다. 본 발명은 또한, 포토리소그래피에 의해 이러한 촬상 디바이스를 생성하는 방법에 관한 것이다.
디지털 촬상 디바이스는 일반적으로, 이미지 센서 및 프로세싱 수단을 포함한다. 현대 이미지 센서들, 즉 CCD ("Charge-Coupled Device") 기술, MOS ("Metal Oxide Semiconductor") 및 CMOS ("Complementary MOS") 센서들을 사용하는 센서들이 단결정 실리콘 기판들에 기반한 다양한 기술들의 도움으로, 뿐만 아니라 예를 들어 비정질 실리콘 (a-Si:H) 의 얇은 층들, 또는 실제로 다른 재료들 또는 기판들에 기초한 기술들에 관한 소정의 더 많은 특정 애플리케이션들을 위해 생성될 수 있다. 사용된 기술에 관계 없이, 각각의 카테고리에서 이미지 센서는 매트릭스를 형성하도록 로우 (row) 들 및 컬럼 (column) 들로 구성된, 픽셀들로도 지칭된 감광성 도트들을 포함한다. 각각의 픽셀은 이것이 노광되는 전자기 방사선을 전하들로 변환할 수 있고, 입사 포톤 방사선의 영향 하에 전하들을 수집하는 전하 콜렉터 엘리먼트를 포함한다. 전하들은 특히, 전하 콜렉터 엘리먼트들과 연관된 감광성 엘리먼트들에 의해 생성될 수 있다. 전통적으로, 픽셀들은 가시 범위 (visible range) 내 또는 가시 범위에 가까운 파장을 갖는 전자기 방사선을 검출 가능하게 하는 하나 이상의 감광성 엘리먼트들을 포함한다. X-레이 또는
Figure pct00001
-레이 방사선들이 사용될 수 있는 의료 분야 및 산업 분야에서, 방사선 소스와 이미지 센서 간에 방사선 컨버터를 개재하는 것이 일반적이다. 이러한 컨버터는, 예를 들어 각각 입사 전자기 방사선을 더 큰 파장의 방사선, 통상적으로 가시광의 파장으로, 또는 전하로 변환하는 신틸레이터 (scintillator) 또는 포토컨덕터일 수도 있다. 다르게 말하면, 신틸레이터는 입사 방사선의 영향 하에서 포톤들을 방출하는 한편 포토컨덕터는 입사 방사선의 영향 하에서 전하 캐리어들을 생성한다. 이들 이유들로, 신틸레이터에 의한 변환은 통상, 간접 변환으로 지칭되고, 포토컨덕터 재료에 의한 변환은 (전기 출력 신호를 참조하여) 직접 변환으로 지칭된다.
CCD 기술 이미지 센서에서, 전하들은 매트릭스의 단부에 있는 전하 판독 회로까지 픽셀에서 픽셀로 이동됨으로써 판독된다. MOS 또는 CMOS 기술 경로들에 기초하여 생성된 이미지 센서에서, 전하들을 판독하는 수단은 일반적으로 픽셀들로 부분적으로 통합된다. 전하들의 전기 신호들로의 변환은 실제로, 픽셀들 안에서 발생한다. 이들 전기 신호들은 픽셀들의 컬럼들의 각각의 단부에서 로우별로 판독된다. 이를 위해, 각각의 픽셀은 감광성 엘리먼트 또는 엘리먼트들에 또는 전하 콜렉터 엘리먼트에 추가하여 제어 또는 프로세싱 기능 (예를 들어, 회로 브레이커, 리셋, 증폭) 을 갖는 적어도 하나의 엘리먼트를 포함한다. CCD 들 외의 디바이스들에서, 픽셀들은 통상 2 개의 큰 카테고리들, 즉 한편으로 추가의 프로세싱 없이 전하들이 픽셀들 밖으로 트랜스퍼되는 패시브 픽셀들, 및 다른 한편으로는 픽셀들의 레벨에서 국부적으로 약간 더 정교한 프로세싱 기능들 (예를 들어, 증폭) 을 통합한 액티브 픽셀들로 분류된다. 이미지 센서는 또한, 로우별로 픽셀들을 연결하는 로우 컨덕터들, 및 컬럼별로 픽셀들을 연결하는 컬럼 컨덕터들을 포함한다. 로우 컨덕터들은 또한 로우 어드레싱 블록으로 지칭되는 어드레싱 회로에 접속되고, 컬럼 컨덕터들은 컬럼 판독 블록으로도 지칭되는 판독 회로에 접속된다. 로우 어드레싱 블록들 및 컬럼 판독 블록들은 2 개의 수직 사이드들에서, 매트릭스의 주변부에 배열된다. 로우 어드레싱 블록은 로우별로 픽셀들의 회로 브레이커 엘리먼트들을 작동시키는 것을 가능하게 하고, 컬럼 판독 블록은 컬럼 컨덕터들 상의 전기 신호들을 판독 가능하게 한다. 촬상 디바이스의 프로세싱 수단은 컬럼 판독 블록 상에서 복구된 로우 신호들을 프로세싱 가능하게 한다.
X-레이 촬상의 분야에서, 구강 내 치과 분야를 제외하고, 특히 이 출원에 필요한 제한된 치수들 때문에, MOS 또는 CMOS 기술을 이용하는 이미지 센서들이 알려져 있지만 이 시점에서는 그다지 사용하지 않는다. 이것은 2 개의 팩터들의 결합 (marriage) 에서 비롯된다. 제 1 팩터는, X-레이 방사선들이 애플리케이션들과 호환 가능한 간격들, 즉 통상적으로 일 미터 정도를 넘어서는 포커싱될 수 없다는 것이다. 결과적으로, 이미지 센서의 치수들은 이미징될 오브젝트의 치수들과 적어도 동일해야 한다. 제 2 팩터는, MOS 및 CMOS 이미지 센서들이 그들의 치수들이 상대적으로 제한되는 실리콘 웨이퍼들 상에서 생성된다는 것이다. 이들 웨이퍼들은 주로, 100 밀리미터 (mm) 내지 300mm 의 직경을 갖는다. 따라서, 실리콘 웨이퍼 상에 생성된 직사각형 형상의 MOS 또는 CMOS 이미지 센서는 현저하게 300mm 미만의 치수들을 나타낸다. 따라서, 인체의 다수의 기관 (organ) 들은 이러한 센서에 의해 이미징될 수 없다. 더 큰 직경의 실리콘 웨이퍼들을 사용하는 이미지 센서들은 비싼 비용을 가질 것이다. 하나의 솔루션은, 비정질 실리콘 기술 (a-Si:H) 을 이용하는 검출 매트릭스들로 행해지는 것과 같이, 1 또는 2 개의 방향들에서 서로 옆에 여러 개의 CMOS 이미지 센서들을 인접시키는 것에 있다. 그러나, 이미지 센서들에 대해, 제 2 센서의 픽셀들과 제 1 센서의 픽셀들의 인접은 무거운 패널티가 주어지고, 또는 실제로 이 구역에서 대표 신호의 감지가 어렵기 때문에, 로우 및/또는 컬럼 어드레싱 블록들이 놓이는 사이드들 상에서 방지된다. 또한, 서로 다양한 센서들의 구동이 복잡해진다. 실리콘 웨이퍼 상에 직사각형 기하학적 구조 MOS 또는 CMOS 이미지 센서들의 생성의 다른 문제점은, 결함 구역들이 일반적으로 웨이퍼들의 외측 에지에 접근할 때 조밀해진다는 것이다. 따라서, 실리콘 웨이퍼들의 주변부에 배제 구역을 만들고, 이에 의해 이용된 표면적을 더 제한하는 것이 바람직하다.
본 발명의 목적은 특히, 이들이 생성되는 실리콘 웨이퍼들의 기하학적 구조에 대하여 그 기하학적 구조가 최적화되는 제조 컨셉들을 사용하여, MOS 또는 CMOS 기술, 또는 임의의 킨 (kin) 기술 또는 폐쇄되거나 구동되는 것으로 간주되는 기술 (예를 들어, 바이폴라-CMOS에 대한 BiCMOS) 을 이용하는 센서들을 제공함으로써 전술된 문제점들 중 일부 또는 전부를 해결하는 것이다. 이 목적을 위해, 본 발명의 청구물은 10 cm2 이상의 표면적의 모놀리식 (monolithic) 센서를 포함하는 촬상 디바이스이고, 이 센서는:
단일 기판 상에 생성되고, 로우들 및 컬럼들로 배치된 픽셀들의 그룹을 포함하는 이미지 구역으로서, 컬럼 당 픽셀들의 수는 픽셀들의 컬럼들 모두에 대해 균일한 것은 아니고, 각각의 픽셀은 촬상 디바이스에 의해 수신된 포톤 방사선에 따라 생성된 전하들을 수집하는 전하 콜렉터 엘리먼트를 포함하는, 상기 이미지 구역,
Figure pct00002
픽셀들을 로우별로 연결하는 로우 컨덕터들,
Figure pct00003
픽셀들을 컬럼별로 연결하는 컬럼 컨덕터들,
Figure pct00004
로우 컨덕터들에 연결되고, 픽셀들의 각각의 로우를 개별적으로 어드레싱 가능하게 하는 로우 어드레싱 블록들, 및,
Figure pct00005
컬럼 컨덕터들에 연결되고, 로우 어드레싱 블록들에 의해 선택된 로우의 픽셀들에 의해 수집된 전하들을 판독 가능하게 하는 컬럼 판독 블록들로서, 컬럼 판독 블록들은 이미지 구역의 주변부에 놓이는, 상기 컬럼 판독 블록들을 포함하고,
로우 어드레싱 블록들 및 컬럼 판독 블록들은 이미지 구역과 동일한 기판 상에 생성된다.
생성의 특정 형태에 따르면, 적어도 2 개의 컬럼 판독 블록들은 별개의 랭크들의 로우들에 속하는 픽셀들과 인접한다. 다르게 말하면, 컬럼 판독 블록들 전부가 반드시 픽셀들의 로우들에 평행한 단일 로우를 따라 상호적으로 정렬되지는 않는다.
유리하게는, 컬럼 당 픽셀들의 수는, 이미지 구역의 주변 픽셀들이 실질적으로, 적어도 5 개의 사이드들을 포함하는 다각형을 형성하는 방식으로 구성된다. 따라서, 이미지 구역은 부정형 (non-rectangular) 형상을 나타낸다. 다각형은 바람직하게, 센서의 생성 및 그것의 커팅을 용이하게 하도록 20 미만의 수의 사이드들을 포함한다. 특히 유리한 실시형태에서, 이미지 구역의 주변 픽셀들은 실질적으로 정팔각형을 형성한다. 다각형 형상의 이미지 구역에 대해, 컬럼 판독 블록들은 그룹들로 함께 클러스터링되고, 각각의 그룹은 다각형의 사이드들 중 하나에 평행하다.
특히, 제 1 그룹의 컬럼 판독 블록들은 정팔각형의 제 1 사이드 상에 놓일 수 있고, 제 2 그룹의 컬럼 판독 블록들은 제 1 사이드에 인접한 제 2 사이드 상에 놓일 수 있으며, 제 3 그룹의 컬럼 판독 블록들은 제 2 사이드에 인접한 제 3 사이드 상에 놓일 수 있다.
로우 어드레싱 블록들은 이미지 구역의 주변부에 놓일 수 있다. 특히, 로우 어드레싱 블록들은 제 1, 제 2 및 제 3 사이드에 대향하는 정팔각형의 사이드들 상에 놓일 수 있고, 로우 컨덕터들은 기판의 제 1 금속 페이스 또는 층 상에 형성되고, 센서는 또한, 이미지 구역에 형성된 금속화 홀들 및 기판의 제 2 금속 페이스 또는 층 상에 형성된 제어 버스들을 포함하고, 이 제어 버스들은 픽셀들의 컬럼들에 평행하게 배향되고 로우 어드레싱 블록들에 연결되며, 금속화 홀들은 제어 버스들 중 하나에 각각의 로우 컨덕터를 연결한다. 다른 실시형태에서, 로우 어드레싱 블록들은 컬럼 판독 블록들과 동일한 정팔각형의 사이드들 상에 놓이고, 로우 컨덕터들은 기판의 제 1 금속 페이스 또는 층 상에 형성되고, 센서는 또한, 이미지 구역에 형성된 금속화 홀들 및 기판의 제 2 금속 페이스 또는 층 상에 형성되고, 제어 버스들은 픽셀들의 컬럼들에 평행하게 배향되고 로우 어드레싱 블록들에 연결되며, 금속화 홀들은 제어 버스들 중 하나에 각각의 로우 컨덕터를 연결한다.
다른 실시형태에 따르면, 컬럼 판독 블록들은 정팔각형의 제 1 사이드의 부분 상에, 제 1 사이드에 인접한 제 2 사이드 상에, 제 1 사이드에 대향하는 제 3 사이드의 부분 상에, 그리고 제 2 사이드에 대향하는 제 4 사이드 상에 놓이고, 제 1 및 제 3 사이드들의 부분들은 이미지 구역의 픽셀들의 컬럼들 각각의 판독을 허용하도록 상호 보완적이고, 로우 어드레싱 블록들은 제 2 사이드에 인접한 제 5 사이드의 부분 상에, 제 3 및 제 5 사이드들에 인접한 제 6 사이드 상에, 제 5 사이드에 대향하는 제 7 사이드의 부분 상에, 그리고 제 6 사이드에 대향하는 제 8 사이드 상에 놓이고, 제 5 및 제 7 사이드들의 부분들은 이미지 구역의 픽셀들의 로우들 각각의 어드레싱을 허용하도록 상호 보완적이다.
로우 어드레싱 블록들은 또한, 이미지 구역 안에 놓일 수 있다. 특히, 로우 어드레싱 블록들은 최대 수의 픽셀들을 포함하는 픽셀들의 컬럼들 중 하나에 인접할 수 있다.
다른 실시형태에 따르면, 로우 어드레싱 블록들은 이미지 구역의 주변부에 놓이고, 일부 로우 어드레싱 블록들은 픽셀들의 로우들에 평행하고 일부 로우 어드레싱 블록들은 픽셀들의 로우들 및 컬럼들에 대하여 경사지고, 로우 컨덕터들은 기판의 제 1 금속 페이스 또는 층 상에 형성되고, 센서는 또한, 이미지 구역에 형성된 금속화 홀들 (62) 및 기판의 제 2 금속 페이스 또는 층 상에 형성된 제어 버스들을 포함하고, 제어 버스들은 픽셀들의 컬럼들에 평행하게 배향되고 로우 어드레싱 블록들에 연결되며, 금속화 홀들은 각각의 로우 컨덕터를 제어 버스들 중 하나에 연결한다.
다른 실시형태에 따르면, 컬럼 판독 블록들 및 로우 어드레싱 블록들은 픽셀들의 로우들에 평행한, 이미지 구역의 주변부에 놓이고, 로우 컨덕터들은 기판의 제 1 금속 페이스 또는 층 상에 형성되고, 센서는 또한, 이미지 구역에 형성된 금속화 홀들 및 기판의 제 2 금속 페이스 또는 층 상에 형성되고, 제어 버스들은 픽셀들의 컬럼들에 평행하게 배향되고 로우 어드레싱 블록들에 연결되며, 금속화 홀들은 각각의 로우 컨덕터를 제어 버스들 중 하나에 연결한다.
다른 실시형태에 따르면, 각각의 컬럼 판독 블록은 픽셀들의 로우들에 평행하고, 컬럼 판독 블록들의 부분은 픽셀들의 컬럼들의 제 1 단부에 놓이고 다른 부분은 픽셀들의 컬럼들의 제 2 단부에 놓이고, 2 개의 부분들은 이미지 구역의 픽셀들의 컬럼들 각각의 판독을 허용하도록 상호 보완적이고, 로우 어드레싱 블록들은 픽셀들의 컬럼들에 평행한, 이미지 구역의 주변부에 놓이고, 로우 어드레싱 블록들의 부분은 픽셀들의 로우들의 제 1 단부에 놓이고 다른 부분은 픽셀들의 로우들의 제 2 단부에 놓이며, 2 개의 부분들은 이미지 구역의 픽셀들의 로우들 각각의 어드레싱을 허용하도록 상호 보완적이다.
이미지 구역의 주변 픽셀들은 또한, 실질적으로 볼록 육각형을 형성하고 이것의 제 1 사이드는 픽셀들의 로우들에 평행하고, 제 1 사이드에 인접한 이것의 제 2 및 제 3 사이드 양자 모두는 픽셀들의 컬럼들에 평행하고, 제 2 및 제 3 사이드에 각각 인접한 이것의 제 4 및 제 5 사이드는 픽셀들의 로우들 및 컬럼들에 대하여 경사지며, 제 4 및 제 5 사이드에 인접한 이것의 제 6 사이드는 픽셀들의 로우들에 평행하다.
센서의 각각의 픽셀은, 예를 들어 촬상 디바이스에 의해 수신된 방사선에 따라 전하들을 생성하는 감광성 엘리먼트를 포함한다.
X-레이 또는 감마-레이 방사선을 감광성 엘리먼트들이 감응하는 방사선으로 변환하도록 센서에는 신틸레이터 (scintillator) 가 광학적으로 커플링될 수 있다.
감광성 엘리먼트 대신에, 각각의 픽셀은 전하 콜렉터 엘리먼트의 적어도 하나의 부분을 형성하는 전하들을 수집하기 위한 전극을 포함할 수 있다. 포토컨덕터가 그 후, 센서의 픽셀들의 전하들을 수집하기 위한 전극들에 전기적으로 커플링될 수 있고, 이 포토컨덕터는 X-레이 또는 감마-레이 방사선을 전하들로 변환 가능하게 한다. 포토컨덕터는, 예를 들어 카드뮴 텔루라이드 (CdTe), 텔루라이드, 카드뮴 및 아연을 포함하는 화합물 (CdxTeyZnz), 갈륨 비소 (AsGa), 요오드화 수은 (HgI2), 산화 납 (PbO), 요오드화 납 (PbI2), 또는 셀렌 (Se) 으로 만들어진다.
각각의 로우 어드레싱 블록 및 각각의 컬럼 판독 블록은 로우 컨덕터들 및 컬럼들의 컨덕터들을 외부 회로들에 연결할 수 있는 접속 패드들을 포함할 수 있고, 상기 접속 패드들은 하나 이상의 라인들로 각각의 블록에 정렬된다. 각각의 블록의 접속 패드들은 바람직하게, 기판의 에지들과 정렬된다.
본 발명은 또한, 기판을 형성하는 반도체 웨이퍼 상에 포토리소그래피에 의해 촬상 디바이스를 생성하는 방법에 관련되고, 센서는:
Figure pct00006
기판 상에 생성되고, 로우들 및 컬럼들로 배치된 픽셀들의 그룹을 포함하는 이미지 구역으로서, 컬럼 당 픽셀들의 수는 픽셀들의 컬럼들 모두에 대해 균일하지 않고, 각각의 픽셀은 촬상 디바이스에 의해 수신된 포톤 방사선에 따라 생성되는 전하들을 수집하는 전하 콜렉터 엘리먼트를 포함하는, 상기 이미지 구역,
Figure pct00007
픽셀들을 로우별로 연결하는 로우 컨덕터들,
Figure pct00008
픽셀들을 컬럼별로 연결하는 컬럼 컨덕터들,
Figure pct00009
로우 컨덕터들에 연결되고, 픽셀들의 각각의 로우를 개별적으로 어드레싱 가능하게 하는 로우 어드레싱 블록들, 및
Figure pct00010
컬럼 컨덕터들에 연결되고, 로우 어드레싱 블록들에 의해 선택된 로우의 픽셀들에 의해 수집된 전하들을 판독 가능하게 하는 컬럼 판독 블록들로서, 컬럼 판독 블록들은 이미지 구역의 주변부에 놓이는, 상기 컬럼 판독 블록들을 포함하고,
Figure pct00011
로우 어드레싱 블록들 및 컬럼 판독 블록들은 이미지 구역으로서 동일한 기판 상에 생성되고;
방법은, 반도체 웨이퍼의 표면이 마스크들의 적어도 하나의 세트를 통한 방사선에 구역별로 노광되는 것을 특징으로 하고; 적어도 하나의 마스크 세트는 포토리소그래피에 의해 반도체 웨이퍼의 표면 상에 다양한 패턴들을 생성할 수 있도록 구성되고; 이미지 구역은 반도체 웨이퍼의 표면 상에, 서로 인접하여 패턴들의 연속적인 생성에 의해 획득되고; 획득된 이미지 구역은 이에 따라, 10 cm2 이상의 표면적을 나타내고;
방법은 또한, 구현된 패턴들의 수가 엄격히 1 보다 크고 15 미만인 것을 특징으로 한다.
유리하게는, 구현된 패턴들의 수는 8 미만이다. 이것은 촬상 디바이스의 생성에 필요한 포토리소그래피 방법의 부분에 대해 구현된 포토리피티션 (photorepetition) 들의 동작들을 제한하는 것을 가능하게 한다.
유리하게는, 구현된 마스크들의 세트들의 수는 3 미만이다. 마스크들의 각각의 세트와 연관된 비용은 높고, 구현된 마스크들의 세트들의 수를 제한하는 것이 적절하다.
유리하게는, 마스크 세트의 각 마스크는 포토리소그래피에 의해 n 개의 패턴들의 생성을 각각 허용하는, n 개의 별개의 영역들을 포함한다. n 은 정수, 바람직하게는 1 내지 15 및 바람직하게는 1 내지 10 사이에 있다.
이미지 구역은 마스크들의 2 또는 3 개의 세트들에 의해 형성된 패턴들의 생성에 의해 획득될 수 있다. 이 수는 동시에, 산업화의 전체 비용을 제한하기에 충분히 낮고, 마스크들 각각 상의 작은 표면적의 구역들의 수 및 이에 따른 대형 치수의 센서의 생성을 위해 필요한 포토-리피티션의 수를 곱하는 것을 (multiplying) 회피하기에 충분히 크다.
따라서, 웨이퍼는 기초적인 구역들로 분할되고, 방법은 포토리소그래피에 의해 구역별로 그렇게 하는, 각각의 기초적인 구역 상에 패턴을 구성하는 것으로 이루어진다. 인접한 구역들 상에 구성된 패턴들은 이미지 구역을 구성하도록 상호접속된다.
다르게 말하면, 이미지 구역은 다양한 인접한 패턴들을 구성하도록 다양한 포토리소그래피 동작들을 결합함으로써, 포토콤포지션 (photocomposition) 에 의해 생성된다. 이들 패턴들의 구조는 그들의 상호접속을 허용한다.
유리하게는, 이미지 구역의 주변 픽셀들은 적어도 5 개의 사이드들을 포함하는 실질적으로 다각형을 형성한다.
유리하게는, 이미지 구역의 주변 픽셀들은 20 미만의 수의 사이드들을 포함하는 실질적으로 다각형을 형성한다.
특히 유리한 구현으로, 이미지 구역의 주변 픽셀들은 실질적으로 정팔각형을 형성한다.
센서의 각각의 로우 어드레싱 블록은 상기 로우 어드레싱 블록에 대응하는 영역을 포함하는 패턴의 생성에 의해 형성될 수 있고, 패턴들 중 적어도 하나는 픽셀들의 로우들 및 컬럼들에 대하여 경사진 형상들을 나타내는 로우 어드레싱 블록을 형성한다.
유사하게, 센서의 각각의 컬럼 판독 블록은 상기 블록에 대응하는 영역을 포함하는 패턴의 생성에 의해 형성될 수 있고, 패턴들 중 적어도 하나는 픽셀들의 로우들 및 컬럼들에 대하여 경사진 형상들을 나타내는 컬럼 판독 블록을 형성한다.
유리하게는, 마스크들의 세트 또는 세트들은 직사각형 형상이다; 반도체 웨이퍼 상에 생성되는 각각의 패턴은 하나 이상의 밀폐 플랩 (obturation flap) 에 의해 선택된다.
반도체 웨이퍼의 표면은 마스크들의 세트를 통해 노광될 수 있고, 마스크 세트의 각각의 마스크는 이미지 구역, 로우 어드레싱 블록들 및 컬럼 판독 블록들을 둘러싸는 커팅 라인을 형성 가능하게 하고; 이 커팅 라인은 반도체 웨이퍼의 커팅을 용이하게 한다. 방법은 또한, 반도체 웨이퍼를 커팅 라인을 따라 커팅하여 센서를 형성하는 단계를 더 포함할 수 있다.
본 발명은 오브젝트들이 실질적으로 원형 또는 반원 형상, 예를 들어 심장 또는 가슴을 나타내는 이온화 방사선에 의한 이미징 분야에 특히 관심을 나타낸다. 본 발명은 그러면, 센서가 생성되는 실리콘 웨이퍼의 표면을 더 많이 이용하는 이점을 나타낸다.
본 발명은 첨부된 도면들과 관련하여 제공된, 다음에 이어지는 상세한 설명을 읽음으로써 더 잘 이해될 것이고 다른 이점들이 명백해질 것이다.
도 1 은 본 발명이 따르는 예시적인 CMOS 이미지 센서를 기능도 형태로 나타낸다.
도 2 는 본 발명에 따른 센서의 제 1 예시적인 실시형태를 나타낸다.
도 3a 및 도 3b 는 도 2 의 센서를 생성 가능하게 하는 마스크들의 세트들의 제 1 예를 개략적으로 나타낸다.
도 4 는 도 2 의 센서를 생성 가능하게 하는 제 2 예시의 마스크들의 세트를 나타낸다.
도 5a 및 도 5b 는 도 2 의 센서를 생성 가능하게 하는 제 3 예시의 마스크들의 세트들을 나타낸다.
도 6 은 본 발명에 따른 센서의 제 2 예시적인 실시형태를 나타낸다.
도 7a 및 도 7b 는 도 6 의 센서를 생성 가능하게 하는 제 1 예시의 마스크들의 세트들을 나타낸다.
도 8a 및 도 8b 는 도 6 의 센서를 생성 가능하게 하는 제 2 예시의 마스크들의 세트들을 나타낸다.
도 9 는 본 발명에 따른 센서의 제 3 예시적인 실시형태를 나타낸다.
도 10a 및 도 10b 는 도 9 의 센서를 생성 가능하게 하는 예시의 마스크들의 세트들을 나타낸다.
도 11 은 본 발명에 따른 센서의 제 4 의 예시적인 실시형태를 나타낸다.
도 12a, 도 12b 및 도 12c 는 도 11 의 센서를 생성 가능하게 하는 마스크들의 세트들의 예를 나타낸다.
도 13 은 본 발명에 따른 센서의 제 5 예시적인 실시형태를 나타낸다.
도 14a 및 도 14b 는 도 13 의 센서를 생성 가능하게 하는 마스크들의 세트들의 예를 나타낸다.
도 15 는 본 발명에 따른 센서의 제 6 예시적인 실시형태를 나타낸다.
도 16 은 도 15 의 센서를 생성 가능하게 하는 예시적인 마스크 세트를 나타낸다.
일반적으로, 본 발명은 디지털 촬상 디바이스 안에 통합되고 로우 및/또는 컬럼들로 배치된 픽셀들의 그룹, 로우 어드레싱 블록들, 컬럼 판독 블록들, 픽셀들의 로우들을 로우 어드레싱 블록에 연결하는 로우 컨덕터들, 및 픽셀들의 컬럼들을 컬럼 판독 블록에 연결하는 컬럼 컨덕터들을 포함하는 센서에 관한 것이다. 본 특허출원의 프레임워크 내에서, 컬럼 및 로우의 개념은 단지 상대적인 의미이고, 픽셀들의 로우 및 픽셀들의 컬럼은 단지 서로에 대해 통상적으로 수직으로 배열된 픽셀들의 라인들이다. 로우 컨덕터, 각각 컬럼 컨덕터는 픽셀들의 로우, 각각 픽셀들의 컬럼에 평행하게 배향되는 것으로서 정의된다. 센서의 픽셀들의 전체 그룹은 이미지 구역 (zone) 을 형성한다. 각각의 픽셀은 촬상 디바이스의 방사선 컨버터 상에서 포톤들을 수신할 때 유도된 전하들을 수집 가능하게 하는 전하 콜렉터 엘리먼트를 포함한다. 포톤들의 전하들로의 변환은 하나 이상의 감광성 엘리먼트들 (예를 들어, 포토다이오드, 포토MOS 등) 의 도움으로 픽셀에서 국소적으로 보장되거나, 또는 예를 들어 센서 바로 위에 증착되거나 임의의 접속 기법 (예를 들어, 범프 본딩 등) 에 의해 전기적으로 커플링된 광전도 층에서 멀리 위치될 수 있다. 신틸레이터 스타일 (scintillator style) 의 방사선 컨버터는 센서의 픽셀들 안에 통합되거나 통합되지 않을 수도 있다. 방사선 컨버터가 통합되는 경우, 센서는 이미지 센서에 더빙 (dub) 되고, 이미지 구역은 감광성 구역으로 지칭될 수 있다. 이미지 센서의 감광성 엘리먼트들은, 예를 들어 포토다이오드들 또는 포토트랜지스터들이다. 이들은 일반적으로, 가시 범위에서 포톤 방사선을 수신할 때 전하들을 생성한다. 촬상 디바이스가 X-레이 또는
Figure pct00012
-레이 방사선에 의한 촬상을 위해 의도되는 경우에서, 촬상 디바이스는 이 방사선을 감광성 엘리먼트들이 감응하는 방사선으로 변환하도록 이미지 센서와 연관된 신틸레이터를 포함할 수 있다. 본 발명은 또한, 임의의 감광성 엘리먼트들을 포함하지 않는 센서들에 적용한다. 이러한 센서들에서, 방사선 컨버터는 센서 상에 배열된 포토컨덕터로 이루어질 수 있다. 각각의 픽셀은, 예를 들어 전하들을 수집하기 위한 전극 및 저장 커패시터를 포함한다. 포토컨덕터는 센서의 픽셀들의 전하들을 수집하기 위해 각각의 전극에 공칭적으로 접속되어, X-레이 또는
Figure pct00013
-레이 방사선의 변환에서 발생하는 전하들이 픽셀들에서 국소적으로 수집된다. 로우 어드레싱 블록들은 로우 컨덕터들에 의해 개별적으로 픽셀들의 각각의 로우를 어드레싱 가능하게 한다. 블록들은, 각각이 하나 또는 바람직하게는 여러 개의 픽셀들의 로우들을 어드레싱하도록 치수화된다. 픽셀들의 로우의 어드레싱은 로우의 픽셀들 각각에서 하나 이상의 액츄에이터들을 제어하는 것으로 이루어진다. 예를 들어, 이 로우의 픽셀들에 수집된 전하들의 판독을 제어하도록, 로우 컨덕터 위로 소위 판독 신호를 주사 (injection) 하는 것을 포함한다. 픽셀들의 로우의 어드레싱은 또한, 이 로우의 픽셀들의 제로로의 리셋, 다시 말해 초기 전하량의 복구를 제어하도록 동일한 로우 컨덕터 위로 또는 다른 로우 컨덕터 위로 소위 제로 신호로의 리셋의 주사를 포함할 수 있다. 컬럼 판독 블록들은 일반적으로, 로우 어드레싱 블록들에 의해 선택된 로우의 픽셀들을 컬럼 컨덕터들 상에서 평행하게 판독 가능하게 한다. 컬럼 판독 블록들은 또한, 픽셀들의 하나 또는 바람직하게는 여러 개의 컬럼들 각각을 판독하도록 치수화된다. 로우 어드레싱 블록에 의해 선택된 로우 및 컬럼의 교차점에 놓인 픽셀의 판독은 컬럼 컨덕터 상의 수신을 포함하는데, 이 컨덕터 상에서 이 픽셀에 존재하는 전하량을 나타내는 신호가 이 픽셀의 조명 (illumination) 레벨에 비례한다. 현재, 로우 어드레싱 블록들 및 컬럼 판독 블록들 양자 모두에 의해 어드레싱된 픽셀들을 포함하는 센서들은 일반적으로 원형 웨이퍼들의 형태로, 실리콘 기판들 상에 특히 CMOS 기술로 생성된다.
본 발명의 제 1 양태에 따르면, 센서는 컬럼 당 픽셀들의 불균일한 수를 포함한다 (극복되어야하는 기술적 어려움은, 픽셀들이 블록 리소그래피 기법에 의해 "구성"된다는 사실에 관련된다). 다르게 말하면, 픽셀들의 컬럼들 모두는 반드시 동일한 수의 픽셀들을 포함하지는 않는다. 결과로서, 모든 로우들에 대해 균일한 로우 당 픽셀들의 수는 없다. 컬럼 당 그리고 로우 당 픽셀들의 수는 특히, 센서의 주변 픽셀들의 일부가 원 또는 반원과 같은 원뿔형 커브를 실질적으로 형성하는 그러한 방식으로 적응될 수 있다. 컬럼당 그리고 로우당 픽셀들의 수는 센서의 이미지 구역이 사변형 외의 다각형을 형성하는 그러한 방식으로 구성될 수 있다. 특히, 이미지 구역은 4 보다 많은 사이드들을 갖는 다각형을 형성할 수 있다. 바람직하게, 다각형은 볼록하고 균형잡힌다 (regular). 바람직하게, 이것은 기판 상에 배열된 커팅 라인을 따라 센서의 커팅을 용이하게 하도록 20 미만의 수의 사이드들을 포함한다. 예를 들어, 다각형은 팔각형인데, 이것은 사이드들의 수와 원형 면적에 대한 충전율 (fill factor) 간에 우수한 절충을 나타낸다. 팔각형은 또한, 픽셀들의 로우들에 평행한 사이드들 만을, 픽셀들의 컬럼들에 평행한 사이드들, 및 픽셀들의 로우들 및 컬럼들에 대하여 45°경사진 사이드들을 포함하는 이점을 제시한다. 후자의 양태는 포토콤포지션에 의한 센서를 제조하기 위한 프로세스를 용이하게 한다. 픽셀들은 일반적으로, 정방형 또는 적어도 직사각형 형상, 및 동일한 치수들을 갖는다. 따라서, 센서의 형상은 픽셀 내로, 즉 원하는 형상에 가까운 윤곽을 획득하도록 픽셀들을 배열함으로써 결정될 수 있다. 주변부에서의 소정의 픽셀들은 또한, 원하는 센서 형상에 더 정확히 비슷하도록 상이한 형상을 가질 수 있다. 센서의 형상은 또한, 픽셀들의 여러 개의 로우들 또는 컬럼들 내로 비슷해질 수 있다. 다르게 말하면, 픽셀들의 여러 개의 인접한 로우들 및 픽셀들의 여러 개의 인접한 컬럼들은 원하는 센서 형상에 전반적으로 비슷해지도록 하나의 동일한 (one and the same) 수의 픽셀들을 포함할 수 있다. 특히, 동일한 수의 픽셀들을 포함하는 픽셀들의 로우들 및 컬럼들의 수는 로우 어드레싱 블록들의 치수 및 컬럼 판독 블록들의 치수에 적응될 수 있다. 그러나, 그 형상이 가능한 한 정확하게 원하는 형상에 비슷한 센서를 생성하는 것이 바람직하다. 실제로, 노치 (notch) 들의 존재는 로우 및 컬럼 컨덕터들의 길이에서 상당한 불연속성, 이에 따른 이미지들에서의 아티팩트들의 존재를 수반한다. 이것은 블랙 이미지에서의 불연속성, 즉 임의의 입사 빔의 부재에서 획득된 이미지에 의해 드러나고, 이는 잡음의 공간 동질성에 유해하다.
본 발명의 제 2 양태에 따르면, 센서는 큰 표면적, 이 경우에서 적어도 10 cm2 이상이지만, 바람직하게는 100 cm2 이상, 또는 실제로 200 cm2 이상을 나타낸다. 수 제곱 센티미터 정도의, 상당히 작은 치수들을 갖는 현재 포토리소그래피 방법들에서는 마스크들 또는 레티클들의 세트들이 사용되었고, 센서는 따라서 문헌에서 "스티칭 (stitching)" 또는 포토콤포지션으로 지칭된, 합성된 포토리소그래피 (composed photolithography) 의 방법에 의해 반도체 웨이퍼 상에 형성된다. 다르게 말하면, 센서는 하나 이상의 마스크들을 통해 반도체 웨이퍼의 여러 노광들에 의해 형성된다 (이 노광들 각각은 센서의 다수의 엘리먼트들, 예를 들어 매트릭스 구역의 포토콤포지션의 경우에서 수십, 수백, 또는 실제로 수천의 픽셀들을 포함한다). 이 제 2 양태는 또한, 본 발명에 따른 센서가 적어도 하나의 금속 버스, 예를 들어, 길이가 50 mm 이상인, 즉 포토리소그래피 방법들에서 현재 사용된 마스크들의 최대 치수보다 큰, 로우 또는 컬럼 컨덕터를 나타낸다는 사실에 의해 표현될 수 있다.
본 발명의 제 1 및 제 2 양태들을 결합하는 것은, 큰 표면적을 갖고 매우 매력적인 면적 대 비용 비율을 나타내는 CMOS 센서들을 생성 가능하게 한다. 특히, 이 치수의 원이 새겨질 수 있는 정방형 형상의 CMOS 센서에 의한 직경이 9 인치 (약 230 mm) 인 방사선 이미지-증배관 튜브의 대체는 200 또는 300 mm 직경의 실리콘 웨이퍼에서 각각 생성된 여러 회로들의 인접을 요구한다. 반면에, 유사한 치수의 단일 웨이퍼에서 230 mm 직경의 원을 포함하는 형상을 생성하는 것이 완벽하게 가능하다. 따라서, 본 발명은 특히, 그 형상이 단일의 반도체 웨이퍼에 기초한 원의 형상에 비슷한 CMOS 센서들을 생성하는 것을 제안한다.
본 발명의 제 3 양태에 따르면, 로우 어드레싱 블록들 및 컬럼 판독 블록들은 픽셀들과 동일한 기판 상에서 생성된다. 실제로, 2 개의 기판들이 이용되는 경우, 하나는 픽셀들을 운반하고, 다른 하나는 판독 및/또는 어드레싱 블록들을 운반하는 경우, 연결 (linkup) 의 기술적 어려움들을 회피하도록, 픽셀들에 대해, 동일한 기판 상에 어드레싱 블록들 및 판독 블록들이 생성되는 것이 필요하다.
본 발명의 생성의 특정 형태에 따르면, 디바이스는 외부 회로들에 대한 연결을 위해 의도된, 기판 상에 생성된 접속 패드들을 포함하고, 이들 회로들은 예를 들어 전력 공급, 수집된 신호들의 프로세싱 또는 동기화에 전용된다. 외부 회로들, 예를 들어 프로세싱 수단과 센서의 접속은 따라서, 쉽게 달성될 수 있다. 접속 패드들은 로우 어드레싱 블록들 및 컬럼 판독 블록들에서 생성될 수 있다. 블록들은 그 후, 바람직하게 기판의 주변부에 배열된다. 유리하게는, 접속 패드들은 기판의 주변부에, 기판의 에지로부터 5 밀리미터 미만의 거리에, 또는 기판에 배열된 커팅 라인으로부터 배열된다. 통상적으로, 접속 패드들은 10 마이크로미터 내지 500 마이크로미터의 거리에 배열된다. 센서가 다각형 형상을 나타내는 경우, 접속 패드들은 바람직하게 하나 이상의 라인들로, 기판의 에지들과 정렬된다. 접속 패드들은, 예를 들어 50 마이크로미터 (㎛) 내지 70 ㎛ 사이에 있는 길이의 사이드들, 및 150 ㎛ 내지 210 ㎛ 사이에 있는 길이의 사이드들을 갖는 직사각형 형상을 갖는다. 이들 특징들은 이전에 언급된 외부 회로들과의 접속을 용이하게 하는 것을 가능하게 한다.
도 1 은 본 발명이 따르는 예시적인 CMOS 이미지 센서의 기능도이다. 이미지 센서 (10) 는 픽셀들 (P1 내지 P4) 의 2 개의 로우들 (L1 및 L2) × 2 개의 컬럼들 (Cl1 및 Cl2) 의 매트릭스 (11) 를 포함한다. 본 예시적인 센서에서, 픽셀들은 감광성 엘리먼트들을 포함하고, 따라서 "감광성 도트들" 로 지칭된다. 매트릭스 (11) 는 임의의 수의 로우들 및 컬럼들을 포함할 수 있고, 픽셀들은 일반적인 형태 P(i,j) 로 표시되고, 여기서 i 및 j 는 매트릭스 (11) 내의 로우 랭크 및 컬럼 랭크를 각각 지정하는 자연수들이다. 이미지 센서 (10) 는 또한, 로우 어드레싱 블록 (12), 컬럼 판독 블록 (13), 로우 컨덕터들 (Xi, XRAZi, XVdd 및 XVRAZ) 및 컬럼 컨덕터들 (Yj) 을 포함한다. 로우 어드레싱 블록 (12) 은 픽셀들 (P(i,j)) 의 각각의 로우 (i) 에 대해 최소로 2 개의 접속 포인트들 (SXi 및 SRAZi) 을 포함한다. 각각의 접속 포인트 (SXi) 는 대응하는 로우 컨덕터 (Xi) 에 접속되고, 각각의 접속 포인트 (SRAZi) 는 대응하는 로우 컨덕터 (XRAZi) 에 접속된다. 픽셀 (P(i,j)) 은 포토다이오드 (Dp(i,j)) 및 3 개의 트랜지스터들 (T1(i,j), T2(i,j) 및 T3(i,j)) 을 포함한다. 포토다이오드들 (Dp(i,j)) 은 물론, 임의의 감광성 엘리먼트로 대체되어 포톤 방사선 하에서 전하들을 생성할 수 있다. 제 1 트랜지스터 (T1(i,j)) 는 그 게이트 (G1) 에 의해 로우 (i) 의 로우 컨덕터 (XRAZi) 에, 그 드레인 (D1) 에 의해 로우 컨덕터 (XVRAZ) 에, 그리고 그 소스 (S1) 에 의해 포토다이오드 (Dp(i,j)) 의 캐소드에 연결된다. 모든 포토다이오드들 (Dp(i,j)) 의 애노드들은 공통 전위, 예를 들어 그라운드에 연결된다. 트랜지스터 (T1(i,j)) 의 소스 (S1) 와 포토다이오드 (Dp(i,j)) 의 캐소드 간의 접속 포인트는 플로팅 포인트 (A) 로 지칭된다. 트랜지스터 (T2(i,j)) 는 그 게이트 (G2) 에 의해 플로팅 포인트 (A) 에, 그 드레인 (D2) 에 의해 로우 컨덕터 (XVdd) 에, 그리고 그 소스 (S2) 에 의해 트랜지스터 (T3(i,j)) 의 소스 (S3) 에 연결된다. 트랜지스터 (T3(i,j)) 의 게이트 (G3) 는 로우 컨덕터 (Xi) 에 연결되고, 그 드레인 (D3) 은 컬럼 컨덕터 (Yj) 에 연결된다. 로우 컨덕터들 (XVRAZ) 모두는 하나의 동일한 전위를 받고, 제로 전위 (VRAZ) 로의 리셋으로 지칭된다. 이 전위는, 예를 들어 전압 소스 (14) 에 의해 제공된다. 유사한 방식으로, 로우 컨덕터들 (XVdd) 모두는 전력 공급 전위 (Vdd) 로 지칭된, 하나의 동일한 전위를 받는다. 이 전위는 예를 들어, 전압 소스 (15) 에 의해 제공된다. 로우 어드레싱 블록 (12) 은 또한, 로우 컨덕터들 (Xi 및 XRAZi) 위로 주입될 신호들을 생성 가능하게 하는 엘리먼트들을 포함할 수 있다. 이것은 예를 들어, 클록 및 시프트 레지스터들을 수반한다. 컬럼 판독 블록 (13) 은 각각의 컬럼 컨덕터 (Yj) 에 대해 최소로 접속 포인트 (EYj) 를 포함한다. 이것은 또한, 컬럼 컨덕터들 (Yj) 상에서 수신된 신호들을 프로세싱 가능하게 하는 엘리먼트들을 포함할 수 있다. 특히, 이것은 멀티플렉서, 증폭기 및/또는 아날로그-디지털 컨버터를 수반할 수 있다.
트랜지스터들 (T1(i,j)) 은 포토다이오드들 (Dp(i,j)) 의 캐소드의 전위를 제로 전위 (VRAZ) 로의 리셋으로 재초기화 가능하게 한다. 특히, 로우 (i) 의 로우 컨덕터 (XRAZi) 위로 주입된 신호가 액티브인 경우, 로우 (i) 의 포토다이오드들 (Dp(i,j)) 모두의 플로팅 포인트 (A) 의 전위는 전위 (VRAZ) 로 재초기화된다. 트랜지스터들 (T2(i,j)) 은 팔로어 모드 (follower mode) 에서 동작하고, 트랜지스터들 (T3(i,j)) 은 픽셀들 (P(i,j)) 의 로우 (i) 를 선택 가능하게 하는데, 이 픽셀들에 대해 플로팅 포인트 (A) 에서 축적된 전하량을 판독하는 것이 요망된다. 로우 (i) 의 로우 컨덕터 (Xi) 위로 주입된 신호가 액티브인 경우, 플로팅 포인트들 (A) 의 전위는 시프트 전압 내에서, 대응하는 컬럼 컨덕터 (Yj) 위로 복사된다. 이미지 센서 (10) 는 다음의 방식으로 동작한다. 바람직하게 플로팅 포인트 (A) 의 전위를 제로로 리셋하는 동작 후에 발생하는 이미지 캡처 페이즈 동안, 방사선에 대한 포토다이오드들 (Dp(i,j)) 의 노광은 플로팅 포인트들 (A) 의 레벨에서 전하를 생성한다. 각각의 플로팅 포인트 (A) 의 레벨에서 전하량은 일반적으로, 고려된 픽셀 (P(i,j)) 에 의해 수신된 방사선의 세기에 비례한다. 이미지 캡처 페이즈 다음에는 로우별로 판독 페이즈가 수행된다. 다양한 로우 컨덕터들 상에 주입된 신호들은 액티브 상태로 연속적으로 패스하므로, 각 컬럼 컨덕터 (Yj) 의 전위는 컬럼 (j) 의 다양한 픽셀들 (P(i,j)) 에 축적된 전하량을 연속적으로 나타낸다.
도 2 는 본 발명에 따른 센서의 제 1 예시적인 실시형태를 나타낸다. 이 센서 (21) 는 기판을 형성하는 원 형상의 반도체 웨이퍼 (22) 상에 생성된다. 센서 (21) 는 서로에 대해 인접해 있는 픽셀들 (24) 의 그룹으로 형성되어 로우들 및 컬럼들을 형성하는 감광성 구역 (23), 로우 어드레싱 블록들 (12), 및 컬럼 판독 블록들 (13) 을 포함한다. 도시되지 않은, 로우 컨덕터들은 픽셀들 (24) 의 각 로우를 로우 어드레싱 블록들 (12) 중 하나에 연결한다. 도시되지 않은, 컬럼 컨덕터들은 픽셀들 (24) 의 각 컬럼을 컬럼 판독 블록들 (13) 중 하나에 연결한다. 이 제 1 예시적인 실시형태에서, 감광성 구역 (23) 은 정팔각형을 형성한다. 팔각형의 사이드들은 연속적으로 23A 내지 23H 로 지정되고, 사이드 (23A) 는 픽셀들 (24) 의 로우들에 평행한 사이드이다. 감광성 구역 (23) 은 정방형 형상의 픽셀들 (241), 및 삼각형 형상의 픽셀들 (242) 을 포함한다. 여기서 삼각형 픽셀에 대해 하나 말하자면, 실제로, 소위 삼각형 형상의 이들 픽셀들 (242) 은 현실에서 픽셀들의 클러스터이고 여기서 각 픽셀은 사변형 형상을 갖지만 픽셀들의 클러스터는 실질적으로 삼각형 형상을 갖고, 사이드들 중 하나는 계단-형상이라는 것을 알아야 한다. 따라서, 삼각형 픽셀이라는 지정은 삼각형 픽셀 클러스터로서 이해된다. 특히, 픽셀들 (242) 은 이등변 직각 삼각형 형상을 갖는다. 감광성 구역 (23) 의 주변부 (periphery) 에서의 픽셀들은, 이들이 픽셀들 (24) 의 로우들에 또는 컬럼들에 평행한 사이드들, 다시 말해서 사이드들 (23A, 23C, 23E 및 23G) 상에 놓이는 경우 사각형 픽셀들 (241) 이고, 이들이 픽셀들 (24) 의 로우들에 그리고 컬럼들에 대하여 경사진 사이드들, 다시 말해서 사이드들 (23B, 23D, 23F 및 23H) 상에 놓이는 경우 삼각형 픽셀들 (242) 이다. 삼각형 픽셀들 (242) 은, 감광성 구역 (23) 이 팔각형 형상에 가장 비슷한 것을 허용하도록 배향된다. 다른 픽셀들 (24) 전부는 정방형 픽셀들 (241) 이다. 도 2 의 뷰에서, 로우 어드레싱 블록들 (12) 및 컬럼 판독 블록들 (13) 은 2 개의 상호적으로 수직인 로우들로 감광성 구역 (23) 의 주변부에서 단순히 배열될 수 없다는 것이 자명하다. 이러한 배열은 감광성 구역 (23) 이 새겨지는 원의 직경보다 상당히 큰 직경의 웨이퍼 (22) 를 필요로 할 것이다. 이 제 1 예시적인 실시형태에서, 로우 어드레싱 블록들 (12) 은 실제로, 감광성 구역 (23) 안에 놓인다. 로우 어드레싱 블록들은 픽셀들 (24) 의 2 개의 컬럼들 사이에 배열되고 팔각형의 사이드들 (23A 와 23E) 사이에서 연장된다. 이 배열은, 블록들 (12) 전부가 상호적으로 정렬되는 것을 허용하는 이점을 나타낸다. 한편으로는, 감광성 구역 (23) 은 이미지들 상에서 인지되기 쉬운 불연속성을 나타낸다. 컬럼 판독 블록들 (13) 은 팔각형의 사이드들 (23D, 23E 및 23F) 상에서, 감광성 구역 (23) 의 주변부에 놓인다. 이들 사이드들 각각에 대해, 블록들 (13) 은 팔각형 형상을 따르도록 상호적으로 정렬된다. 소정의 컬럼 판독 블록들 (13) 은 따라서, 픽셀들 (24) 의 로우들에 그리고 컬럼들에 대하여 경사진다. 블록들 (12 및 13) 은 로우 및 컬럼 컨덕터들을 외부 회로들에 접속시키는 것을 가능하게 하는 접속 패드들을 최소로 포함한다. 로우 어드레싱 블록들 (12) 의 접속 패드들은, 예를 들어 픽셀들 (24) 이 형성되는 페이스에 대향하는 반도체 웨이퍼 (22) 의 페이스를 통한 접속을 가능하게 하는, "비아 (via) 들" 로도 지칭된 금속화 홀들에 의해 형성된다. 컬럼 판독 블록들 (13) 은, 접속 패드들에 추가하여, 컬럼 컨덕터들 상에서 수신된 신호들을 프로세싱하기 위한 회로들을 포함할 수 있다. 이들 회로들은 픽셀들 (24) 이 형성되는 것과, 반도체 웨이퍼 (22) 의 동일한 페이스 상에, 또는 대향하는 페이스 상에 배열될 수 있다. 선택적 방식으로, 감광성 구역 (23) 및 컬럼 판독 블록들 (13) 을 둘러싸는 커팅 라인 (25) 이 반도체 웨이퍼 (22) 상에 형성될 수 있다. "다이 시일 링 (die seal ring)" 이라는 표현으로 지정된, 이 커팅 라인 (25) 은 반도체 웨이퍼를 국부적으로 보강 (strengthening) 하여 이에 따라 센서 (21) 의 커팅을 용이하게 하는 금속 층들의 스택에 의해 생성될 수 있다. 따라서, 커팅 라인 (25) 은 센서 (21) 의 에지를 형성한다. 센서 (21) 는 또한, 컬럼 판독 블록들 (13) 에 의해 방치되는 감광성 구역 (23) 의 사이드들 상에 라우팅 블록들 (26) 을 포함할 수 있다. 이 경우에서, 이들 라우팅 블록들 (26) 은 사이드들 (23A, 23B, 23C, 23G 및 23H) 상에 배열될 수 있다. 라우팅 블록들 (26) 은 특히, 전력 공급 라인들, 예를 들어 도 1 에서 표현된 이미지 센서 (10) 의 로우 컨덕터들 (XVRAZ 및 XVdd) 을 접속하는데 사용될 수 있다.
전술된 예시적인 센서 (21) 뿐만 아니라 이하에서 설명되는 예시적인 센서들에서, 픽셀들 (24) 은 기하학적 형상들, 즉 정방형들 또는 삼각형들로 표현된다는 것이 주목된다. 그러나, 이것은 단지 개략적인 표현이다. 픽셀들 (24) 은 도 1 을 참조하여 설명된, 예를 들어 픽셀들 P(i,j) 에 대응한다. 따라서, 픽셀의 표면이 주로 그 감광성 엘리먼트에 의해 차지되더라도, 그것은 또한 다른 엘리먼트들, 이 경우에서 트랜지스터들 및 컨덕터들의 세그먼트들에 의해 차지된다. 그럼에도 불구하고, 각각의 픽셀은 실질적으로 원하는 형상 내에서 새겨지도록 설계될 수 있다. 또한, 각각의 기하학적 형상은 단일 픽셀에 대응하는 것으로 간주되었다. 그러나, 정방형 및 각각의 삼각형은 복수의 픽셀들을 포함할 수 있다. 이 경우, 픽셀들의 블록들이라 말한다. 예로서, 도 2 에서 참조부호 241 로 지정된 각각의 엘리먼트는 2×2 픽셀들의 블록, 예컨대 도 1 의 행렬 (11), 또는 64×64 픽셀들의 블록을 포함할 수 있다. 참조부호 242 로 지정된 각각의 엘리먼트는 삼각형을 형성하도록 배열되는 동일한 치수들의 픽셀들의 블록을 포함할 수 있다. 또한, 본 특허출원에서 설명된 센서들의 다양한 예들에서, 각각의 로우 어드레싱 블록 (12) 은 픽셀들의 단일 로우, 또는 적합하다면 픽셀들의 블록들의 단일 로우를 어드레싱하는 것으로 표현된다. 그러나, 여기서 다시 이것은 단순한 표현이다. 하나의 동일한 로우 어드레싱 블록 (12) 은 픽셀들의 여러 개의 로우들 또는 픽셀들의 블록들의 여러 개의 로우들을 어드레싱할 수 있다. 센서 (21) 의 특정 경우에서, 동일한 어드레싱 블록 (12) 은 감광성 구역 (23) 의 픽셀들의 로우들 전부를 어드레싱할 수 있다. 유사하게, 컬럼 판독 블록 (13) 은 픽셀들의 여러 개의 컬럼들 또는 픽셀들의 블록들의 여러 개의 컬럼들을 어드레싱할 수 있다.
후속의 설명을 위해, 반도체 웨이퍼의 구역 상에서 패턴을 재생성하기 위한 그러한 방법으로 방사선이 통과할 수 있는 디바이스는 레티클 또는 마스크들의 세트로 지칭된다. 통상적으로, 반도체 웨이퍼는 감광성 수지로 코팅되고, 사용된 방사선은 자외선 범위에서의 파장을 갖추고 있다. 마스크들 또는 레티클들의 세트들은 예를 들어 26 mm × 32 mm 정도의 치수들을 갖는 직사각형 형상을 갖는다. 반도체 웨이퍼 상에 패턴을 생성하기 위해, 여러 개의 마스크들을 포함하는 마스크들의 적어도 하나의 세트가 이용된다. 마스크들 중 하나의 동일한 세트의 각각의 마스크는 마스크를 통해 그리고 감광성 웨이퍼 위로 방사선 투영의 구역에 대응하는 경계가 정해진 공간 구역을 규정한다.
마스크를 통한 방사선의 투영은 패턴의 일부의 프로덕션이 생성되는 것을 허용한다. 따라서, 패턴은 포토리소그래피에 의해, 마스크 세트의 다양한 마스크들을 통한 연속적인 노광들에 의해 생성된다. 다르게 말하면, 패턴은 연속적인 노광들에 의해 반도체 웨이퍼 상에 형성되고, 노광들 각각은 기술적 프로덕션의 제조를 가능하게 한다; 이들 기술적 레벨들은 예를 들어 N 또는 P 주입 레벨, 산화물 또는 다결정의, 또는 금속 산화물의 증착에 대응할 수 있다. 마스크들의 세트의 마스크들을 통한 연속적인 노광들의 완료로 획득된 이들 기술적 레벨들의 적층은 반도체 웨이퍼의 구역 상에 가동적 패턴 (operational pattern) 을 획득 가능하게 한다. 각각의 노광 사이에 증착, 에칭, 용해 등의 유형의 마이크로기술 방법들이 구현될 수 있음은 말할 필요도 없다.
사진 센서 (photographic sensor) 의 표면을 결국 규정하는 이미지 구역은 서로에게 인접한 하나 이상의 패턴들을 반도체 웨이퍼의 표면 상에 재생성함으로써 획득된다. 다르게 말하면, 패턴들은 상호접속되도록 의도되어 이미지 구역을 구성한다. 패턴들 간의 이 상호접속은 이하에서 설명되는 바와 같이, 본 발명에 의해 해결된 특정 어려움을 구성한다.
구현된 포토리소그래피 방법에서, 마스크들 중 하나의 동일한 세트의 마스크들은 마스크들의 세트의 투영 구역의 범위를 정하도록 밀폐 덮개에 의한 동일한 방식으로 부분적으로 밀폐될 수 있다. 마스크들의 세트의 이 부분 밀폐 방식에 의해, 마스크들의 하나의 동일한 세트는 여러 개의 패턴들이 생성될 수 있도록 구성될 수 있다.
다르게 말하면, 패턴을 생성하기 위해, 하나의 동일한 마스크 세트의 각 마스크는 이 패턴에 전용된 범위가 정해진 (delimited) 영역을 포함한다. 웨이퍼 상에 상기 패턴의 생성 동안, 상기 영역이 노광되는 그러한 방식으로 마스크들의 세트의 각 마스크는 밀폐된다. 따라서, 하나의 동일한 마스크 세트의 각 마스크는 여러 개의 영역들을 포함할 수 있고, 각각의 영역은 특정 패턴에 대응한다.
이 구현은, 마스크들 또는 레티클의 세트의 고비용이 대형 치수의 센서에 대한 설계 제약을 구성하기 때문에 특히 유리하다. 센서의 생성을 위해 필요한 마스크들의 세트들의 수를 제한하는 것이 적합하다. 본 발명은 유리하게는, 마스크들의 세트들의 이 수를 최적화하면서 대형 치수의 센서에 대해 고 유연성의 설계를 제공하고 복잡한 기하학적 구조를 나타내는 것을 가능하게 한다.
도 3a 및 도 3b 는 도 2 의 센서 (21) 를 생성 가능하게 하는 마스크들의 세트들의 제 1 예를 개략적으로 나타낸다. 도 3a 는 제 1 의 마스크들의 세트에 대응하고, 도 3b 는 제 2 의 마스크들의 세트에 대응한다. 제 1 의 마스크들의 세트 (31) 는 2 개의 패턴들 (311 및 312) 을 구성가능하다. 후속의 설명에서, 도 3a, 도 3b, 도 4, 도 5a, 도 5b, 도 7a, 도 7b, 도 8a, 도 8b, 도 10a, 도 10b, 도 12a, 도 12b, 도 12c, 도 14a, 도 14b, 도 16 은 마스크들의 세트들에 의해 생성가능한 패턴들을 나타낸다. 이들 도면들 각각은 마스크들의 세트를 구현함으로써, 포토리소그래피에 의해 웨이퍼 상에 생성가능한 패턴을 나타내는 것으로 이해된다. 패턴 (311) 은 커팅 라인 (25) 세그먼트에 의해 분리되는 상측부 (upper part) 및 하측부 (lower part) 를 포함한다. 상측부는 감광성 구역 (23) 의 사이드 (23F) 에 대응한다. 그 상측부는 픽셀들의 삼각형 블록을 형성 가능하게 하는 영역은 물론, 픽셀들의 이 블록과 연관된 컬럼 판독 (column reading) 블록 (13) 을 형성 가능하게 하는 영역을 포함한다. 컬럼 판독 블록 (13) 은 커팅 라인 (25) 세그먼트와 평행한, 그 외부 에지의 근처에, 즉 커팅 라인 (25) 세그먼트에 근접하여 정렬된 접속 패드들 (131) 을 포함한다. 이 예시적인 실시형태에서, 접속 패드들 (131) 은 단일 랭크를 따라 정렬된다. 그러나, 그 접속 패드들은 또한, 바람직하게는 커팅 라인 (25) 세그먼트와 모두 평행한, 여러 랭크들을 따라 정렬될 수 있다. 하측부는 감광성 구역 (23) 의 사이드 (23B) 에 대응한다. 그 하측부는 픽셀들의 삼각형 블록을 형성 가능하게 하는 영역은 물론, 라우팅 블록 (26) 을 형성 가능하게 하는 영역을 포함한다. 패턴 (311) 의 블록들 (13 및 26) 은 픽셀들의 로우 (row) 들에 대하여 그리고 컬럼들에 대하여 경사진 축들을 따라 연장된다. 패턴 (312) 은 감광성 구역 (23) 의 사이드들 (23D 및 23H) 을 형성하도록 의도된다. 그 패턴 (312) 은 패턴 (311) 에 대하여 축 대칭을 나타낸다.
따라서, 마스크들의 세트 (31) 의 각각의 마스크는 2 개의 패턴들 (311, 312) 의 포토리소그래피에 의한 생성을 각각 허용하는 2 개의 별개의 영역들을 포함한다.
대칭의 축은 픽셀들의 컬럼들과 평행한 축이다. 제 2 의 마스크들의 세트 (32) 는 5 개의 패턴들 (312 내지 325) 을 구성가능하다. 제 1 패턴 (321) 은 정방형 픽셀 (241), 또는 적합하다면, 픽셀들의 정방형 블록을 형성하도록 의도된다. 패턴 (322) 은 픽셀들의 로우들과 평행한 커팅 라인 (25) 세그먼트에 의해 분리되는 상측부 및 하측부를 포함한다. 상측부는 감광성 구역 (23) 의 사이드 (23E) 에 대응한다. 그 상측부는 컬럼 판독 블록 (13) 을 형성 가능하게 하는 영역, 및 특히 커팅 라인 (25) 세그먼트와 정렬된 접속 패드들 (131) 을 포함한다. 하측부는 사이드 (23A) 에 대응하고, 라우팅 블록 (26) 을 형성 가능하게 하는 부분을 포함한다. 패턴 (322) 의 블록들 (13 및 26) 은 픽셀들의 로우들과 평행하게 연장된다. 패턴 (323) 은 커팅 라인 (25) 세그먼트의 어느 하나의 사이드 상에 라우팅 블록 (26) 을 형성 가능하게 하는 영역을 포함한다. 그것은 감광성 구역 (23) 의 사이드들 (23C 및 23G) 을 형성 가능하게 한다. 패턴 (324) 은 다각형의 여러 사이드들 간에 커팅 라인 (25) 의 접합부 (junction) 들을 형성하도록 의도된다. 패턴 (325) 은 픽셀들의 정방형 블록을 형성 가능하게 하는 영역, 및 픽셀들의 컬럼들과 평행한 픽셀 (241) 의 사이드들 중 하나의 사이드에 인접한 로우 어드레싱 블록 (12) 을 형성 가능하게 하는 영역을 포함한다. 마스크들의 세트들 (31 및 32) 의 특정 특징들 중 하나는, 그들이 감광성 구역 (23) 의 픽셀들의 로우들에 대하여 그리고 컬럼들에 대하여 경사진 형상들을 나타내는 패턴들의 생성에 적응된다는 것이다. 따라서, 직사각형 형상의 마스크들의 세트와 윤곽 (contour) 들이 경사져 있는 감광성 구역을 생성하는 것이 가능하다. 이 이점은 현행 리소그래피 방법들이 반도체 웨이퍼 (22) 에 대하여 마스크들을 배향 가능하게 하지 않는 한은 특별한 중요성을 띤다.
마스크들의 세트 (32) 의 각각의 마스크는 5 개의 패턴들 (321, 322, 323, 324, 325) 의 리소그래피에 의한 생성을 각각 허용하는 5 개의 별개의 영역들을 포함한다는 것에 주목한다.
도 4 는 도 2 의 센서 (21) 을 생성 가능하게 하는 제 2 예시적인 마스크들의 세트를 나타낸다. 이 마스크들의 세트 (41) 에는 도 3a 의 마스크들의 세트 (31) 가 사용된다. 마스크들의 세트 (41) 는 6 개의 패턴들 (411 내지 416) 을 생성하는 것이 가능하다. 제 1 패턴 (411) 은 픽셀들의 2 개의 정방형 블록들 (241) 을 형성 가능하게 한다. 제 2 패턴 (412) 은 마스크들의 세트 (32) 에 대응하는 패턴 (322) 과 동일하다. 패턴들 (413 및 414) 은 패턴들 (323 및 324) 과 동일한 구조를 갖지만 더 작은 폭을 나타낸다. 패턴 (415) 은 로우 어드레싱 블록 (12) 에 대응한다. 패턴 (416) 은 패턴들 (322 및 412) 과 동일한 구조를 소유하지만 더 작은 폭을 나타낸다. 마스크들의 세트 (32) 대신에 패턴들 (411 내지 416) 에 대응하는 마스크들의 세트를 사용하는 이점은, 레티클의 하나의 동일한 (one and the same) 노광 동안 정방형 픽셀들의 2 개의 블록들을 형성 가능하게 하는 영역 (411) 을 포함하는 패턴의 존재 때문에 요구되는 포토-리피티션 (photo-repetition) 들의 수가 상당히 감소된다는 것이다. 마스크들의 세트 (41) 의 각각의 마스크는 6 개의 패턴들 (411, 412, 413, 414 및 415) 의 포토리소그래피에 의한 생성을 각각 허용하는 6 개의 별개의 영역들을 포함한다는 것에 주목한다.
도 5a 및 도 5b 는 도 2 의 센서 (21) 를 생성 가능하게 하는 제 3 예의 마스크들의 세트들을 나타낸다. 도 5a 는 10 개의 패턴들 (510 내지 519) 의 생성을 허용하는 제 1 의 마스크들의 세트 (51) 를 나타내고, 도 5b 는 하나 이상의 생성을 허용하는 제 2 의 마스크들의 세트 (52) 를 나타낸다. 제 1 의 마스크들의 세트 (51) 는 10 개의 패턴들 (510 내지 519) 을 포함한다. 패턴들 (510, 511 및 512) 은 마스크들의 세트들 (31 및 32) 의 패턴들 (311, 312 및 321) 과 각각 동일하다. 패턴 (513) 은 픽셀들의 로우들과 평행한 커팅 라인 (25) 세그먼트 및 접속 패드들 (131) 을 가진 컬럼 판독 블록 (13) 을 형성 가능하게 하는 영역을 포함한다. 그 패턴은 또한, 픽셀들의 로우들과 평행한 커팅 라인 (25) 세그먼트 및 라우팅 블록 (26) 을 형성 가능하게 하는 영역을 포함한다. 패턴들 (514, 515 및 517) 각각은 커팅 라인 (25) 세그먼트들 및 픽셀들의 컬럼들과 평행하게 배향된 2 개의 라우팅 블록들 (26) 을 형성 가능하게 한다. 패턴 (516) 은 픽셀들의 컬럼들과 평행한 로우 어드레싱 블록 (12) 을 프린트 가능하게 한다. 패턴 (518) 은 패턴 (513) 과 실질적으로 동일하다. 패턴 (518) 과 패턴 (513) 은 더 작은 폭에 의해 상이하다. 제 2 의 마스크들의 세트 (52) 는 픽셀들의 4 개의 정방형 블록들 (241) 을 형성 가능하게 하는 단일 패턴 (521) 을 포함한다. 제 1 의 마스크들의 세트 (51) 는 센서 (21) 전체를 형성하기 위해 단독으로 사용될 수 있다. 이 마스크들의 세트의 결점은, 픽셀들의 정방형 블록을 나타내는 패턴 (512) 의 치수들이 비교적 제한된다는 것이다. 따라서, 제 2 의 마스크들의 세트 (52) 는 보충으로서, 포토-리피티션들의 수를 최소화하기 위해 사용될 수 있다.
마스크들의 세트 (51) 의 각각의 마스크는 10 개의 패턴들 (510, 511, 512, 513, 514, 515, 516, 517, 518) 의 포토리소그래피에 의한 생성을 각각 허용하는 10 개의 별개의 영역들을 포함한다는 것에 주목한다. 마스크들의 세트 (52) 의 각각의 마스크는 패턴 (521) 의 생성을 허용하는 영역을 포함하며, 후자는 4 개의 인접한 패턴들 (241) 에 대응한다.
도 6 은 본 발명에 따른 센서의 제 2 예시적인 실시형태를 나타낸다. 이 센서 (61) 는 주로 로우 어드레싱 블록들 (12) 의 배열에 의해 도 2 의 센서 (21) 와 상이하다. 센서 (61) 는 또한, 팔각형 감광성 구역 (23) 을 형성하는 정방형 또는 삼각형 형상의 픽셀들의 블록들 (24) 을 포함한다. 컬럼 판독 블록들 (13) 은 또한, 3 개의 인접한 사이드들, 이 경우에는 사이드들 (23D 내지 23F) 상에 놓이게 된다. 로우 어드레싱 블록들 (12) 은 각각 팔각형의 대향 사이드들 상에, 즉 사이드들 (23H, 23A 및 23B) 상에 놓이게 된다. 이들 사이드들 각각 상에는, 블록들 (12) 이 상호 정렬된다. 픽셀들의 각각의 로우를 어드레싱 가능하게 하기 위하여, 센서 (61) 는 더욱이 감광성 구역 (23) 내에 생성된 제어 버스들 및 금속화 홀들 (62) 을 포함한다. 특히, 금속화 홀들은 비아 픽셀들 (243) 이라 불리는 소정의 픽셀들 (24) 에 존재한다. 제 1 연속의 금속화 홀들은 사이드 (23G) 의 중간과 사이드 (23A) 의 중간 사이에 생성되고, 제 2 연속의 금속화 홀들은 사이드 (23E) 의 중간과 사이드 (23C) 의 중간 사이에 생성된다. 픽셀들 (24) 및 로우 컨덕터들은 반도체 웨이퍼 (22) 의 제 1 금속화 층, 이 경우에는 그 외부면들 중 하나 상에 형성된다. 제어 버스들은 반도체 웨이퍼 (22) 의 다른 금속화 층 상에, 예를 들어, 대향 외부면 상에 형성된다. 그들은 픽셀들의 컬럼들과 평행하게 배향되며, 로우 어드레싱 블록들 (12) 에 링크된다. 각각의 금속화 홀 (62) 은 제어 버스들 중 하나에 로우 컨덕터들 중 하나를 연결한다. 제 1 연속의 금속화 홀들 (62) 은 센서 (61) 의 상측 절반의 픽셀들의 로우들을 어드레싱 가능하게 하고, 제 2 연속의 금속화 홀들은 하측 절반의 픽셀들의 로우들을 어드레싱 가능하게 한다. 도 6 에는, 간략화를 위해, 비아 픽셀 (243) 당 단 하나의 금속화 홀이 나타나 있다. 그러나, 비아 픽셀 (243) 은 로우 컨덕터들만큼 많은 금속화 홀들을 포함한다. 도 1 에 나타내진 픽셀들과 같은 픽셀들을 포함하는 센서의 경우, 각각의 비아 픽셀 (243) 은 2 개의 금속화 홀들을 포함하며, 제 1 금속화 홀은 컨덕터 Xi 을 연결하기 위한 것이고 제 2 금속화 홀은 컨덕터 XRAZi 를 연결하기 위한 것이다. 더욱이, 참조부호 24 가 단독의 픽셀 대신에 픽셀들의 블록들을 지정하는 경우에 있어서, 각각의 금속화 홀 (62) 표현은 금속화 홀들의 그룹에 대응하는 것으로 해석되어야 한다. 일반적으로, 센서 (62) 는 로우 컨덕터들의 총 개수와 동일한 수의 금속화 홀들을 포함한다.
도 7a 및 도 7b 는 도 6 의 센서 (61) 를 생성 가능하게 하는 제 1 예의 마스크들의 세트들을 나타낸다. 도 7a 에 나타내진 마스크들의 세트 (71) 는 2 개의 패턴들 (711 및 712) 의 생성을 허용한다. 패턴 (711) 은 라우팅 블록 (26) 을 형성 가능하게 하는 영역 대신에 로우 어드레싱 블록 (12) 을 형성 가능하게 하는 영역을 포함한다는 점을 제외하면, 도 3a 의 패턴 (311) 과 실질적으로 동일하다. 따라서, 상측부는 삼각형 픽셀 (242) 및 경사진 컬럼 판독 블록 (13) 을 형성 가능하게 하고, 하측부는 경사진 로우 어드레싱 블록 (12) 및 픽셀들의 삼각형 블록 (242) 을 형성 가능하게 한다. 로우 어드레싱 블록 (12) 은 커팅 라인 (25) 세그먼트와 정렬된 접속 패드들 (121) 을 포함한다. 패턴 (712) 은 픽셀들의 컬럼들과 평행한 축을 따라 패턴 (711) 에 대하여 축 대칭을 나타낸다. 도 7b 에 나타내진 마스크들의 세트 (72) 는 4 개의 패턴들 (721 내지 724) 의 생성을 허용한다. 제 1 패턴 (721) 은 정방형 픽셀들의 2 개의 블록들 (241) 에 대응한다. 패턴들 (722 및 723) 은 마스크들의 세트 (32) 에 대응하는 패턴들 (323 및 324) 에 각각 대응한다. 패턴 (724) 은 컬럼 판독 블록 (13) 을 형성 가능하게 하는 영역, 커팅 라인 (25) 세그먼트를 형성 가능하게 하는 영역 및 로우 어드레싱 블록 (12) 을 형성 가능하게 하는 영역을 포함한다.
마스크들의 세트 (71) 의 각각의 마스크는 2 개의 패턴들 (711 및 712) 의 포토리소그래피에 의한 생성을 각각 허용하는 2 개의 별개의 영역들을 포함한다는 것에 주목한다. 마스크들의 세트 (72) 의 각각의 마스크는 4 개의 패턴들 (721, 722, 723 및 724) 의 포토리소그래피에 의한 생성을 각각 허용하는 10 개의 별개의 영역들을 포함한다.
도 8a 및 도 8b 는 도 6 의 센서 (61) 를 생성 가능하게 하는 제 2 예의 마스크들의 세트들을 나타낸다. 도 8a 에 나타내진 마스크들의 세트 (81) 는 6 개의 패턴들 (811 내지 816) 을 생성 가능하게 한다. 패턴들 (811 및 812) 은 마스크들의 세트 (71) 의 패턴들 (711 및 712) 과 실질적으로 동일하지만, 다른 패턴들에 대한 마스크들의 세트에 대해 공간을 남기도록 약간 더 작은 치수들을 갖는다. 패턴 (813) 은 정방형 패턴 (214) 을 형성 가능하게 한다. 패턴 (814) 은 라인 (25) 세그먼트 및 픽셀들의 로우들과 평행한 컬럼 판독 블록 (13) 을 형성 가능하게 하는 상측부, 및 라인 (25) 세그먼트 및 픽셀들의 로우들과 평행한 로우 어드레싱 블록 (12) 을 형성 가능하게 하는 하측부를 포함한다. 패턴 (815) 은 라우팅 블록들 (26) 의 단부들을 형성 가능하게 하는 4 개의 영역들을 포함한다. 패턴 (816) 은 2 개의 라인 (25) 세그먼트들 및 픽셀들의 컬럼들과 평행한 2 개의 라우팅 블록들 (26) 을 포함한다. 도 8b 에 나타내진 마스크들의 세트 (82) 는 4 개의 정방형 픽셀들 (241) 을 형성 가능하게 하는 단일 패턴을 포함한다. 마스크들의 세트 (81) 는 센서 (61) 전체를 형성하기 위해 단독으로 사용될 수 있다.
도 9 는 본 발명에 따른 센서의 제 3 예시적인 실시형태를 나타낸다. 이 센서 (91) 는 주로, 로우 어드레싱 블록들 (12) 이 컬럼 판독 블록들 (13) 과 동일한 사이드들 상에, 이 경우에는 사이드들 (23D 내지 23F) 상에 놓이게 된다는 점에서 도 6 의 센서 (61) 와 상이하다. 다르게 언급한다면, 블록들 (12 및 13) 은 공통-어드레싱 블록들 (92) 이라 불리는 공통 블록들 내에서 병합된다. 센서 (61) 에 대한 이 센서 (91) 의 제 1 이점은, 라우팅 블록들 (26) 을 배열하기 위해 더 많은 사이드들을 사용하지 않은 채로 남겨 둔다는 것이다. 제 2 이점은 모든 접속들이 팔각형 센서의 3 개의 사이드들 상에서 생성될 수 있다는 것이다.
도 10a 및 도 10b 는 도 9 의 센서 (91) 를 생성 가능하게 하는 일 예의 마스크들의 세트들을 나타낸다. 도 10a 에 나타내진 마스크들의 세트 (101) 는 2 개의 패턴들 (1011 및 1012) 을 생성 가능하게 한다. 이들 패턴들은 컬럼 판독 블록들 (13) 을 형성 가능하게 하는 영역들이 공통-어드레싱 블록들 (92) 을 형성 가능하게 하는 영역들로 대체된다는 점을 제외하면, 마스크들의 세트 (31) 의 패턴들 (311 및 312) 과 각각 동일하다. 이들 블록들 (92) 은 예를 들어 로우 컨덕터들의 접속을 허용하는 제 1 라인의 접속 패드들 (921), 및 컬럼 컨덕터들의 접속을 허용하는 제 2 라인의 접속 패드들 (922) 을 포함한다. 도 10b 에 나타내진 마스크들의 세트 (102) 는 4 개의 패턴들 (1021 내지 1024) 을 생성 가능하게 한다. 패턴 (1021) 은 2 개의 정방형 픽셀들 (241) 을 형성 가능하게 하는 영역으로 형성된다. 패턴들 (1022 및 1023) 은 마스크들의 세트 (32) 의 패턴들 (323 및 324) 과 각각 동일하다. 패턴 (1024) 은 컬럼 판독 블록 (13) 을 형성 가능하게 하는 영역이 접속 패드들 (921 및 922) 과 공유된 공통-어드레싱 블록 (92) 을 형성 가능하게 하는 영역으로 대체된다는 점을 제외하면, 패턴 (322) 과 동일하다.
도 11 은 본 발명에 따른 센서의 제 4 예시적인 실시형태를 나타낸다. 이 센서 (111) 는 도 6 의 센서 (61) 에 비유될 수 있다. 센서 (111) 와 센서 (61) 는 주로 감광성 구역 (23) 이 팔각형이 아니고 오로지 직사각형 형상의 픽셀들의 블록들에 의해서만 형성된다는 점에서 상이하다. 특히, 감광성 구역 (23) 은 정방형 픽셀들의 블록들 (241) 에 의해, 비아 픽셀들 (243) 에 의해, 그리고 하프-픽셀들 (244) 이라 불리는 비-정방 정방형 픽셀들에 의해 형성된다. 이들 픽셀들 (241, 243 및 244) 은 원 (112) 의 형상에 가능한 한 가깝게 추종하도록 배치된다. 참조부호들 241, 243 및 244 는 또한 픽셀들의 블록들을 지정할 수 있다는 것이 상기된다. 로우 어드레싱 블록들 (12) 은 감광성 구역 (23) 의 주변에 배열되어, 실질적으로 반원을 형성한다. 컬럼 판독 블록들 (13) 은, 감광성 구역 (23) 의 주변에 배열되어, 실질적으로 반원을 형성하며, 그 반원은 로우 어드레싱 블록들 (12) 에 의해 형성된 반원과 대향한다. 소정의 블록들 (12 및 13) 은 픽셀들 (24) 의 로우들과 평행하게 배향되고, 나머지 블록들은 픽셀들 (24) 의 로우들에 대하여 그리고 컬럼들에 대하여 경사져 있다. 블록들 (12 및 13) 은 특히 픽셀들의 수가 인접한 컬럼들의 수와 상이한 컬럼들에 대해 경사져 있을 수 있다.
도 12a, 도 12b 및 도 12c 는 도 11 의 센서 (111) 를 생성 가능하게 하는 일 예의 마스크들의 세트들을 나타낸다. 도 12a 에 나타내진 마스크들의 세트 (121) 는 3 개의 패턴들 (1211 내지 1213) 을 생성 가능하게 한다. 제 1 패턴 (1211) 은 경사진 컬럼 판독 블록 (13) 을 형성 가능하게 하는 영역 및 블록 (13) 에 인접한 조인 라인 (113) 을 형성 가능하게 하는 영역을 포함한다. 또한, 그 패턴은 경사진 로우 어드레싱 블록 (12) 을 형성 가능하게 하는 영역 및 블록 (12) 에 인접한 조인 라인 (113) 을 형성 가능하게 하는 영역을 포함한다. 조인 라인들 (113) 은 컬럼 당 픽셀들의 수의 불연속성에 대해 블록들 (12) 간 또는 블록들 (13) 간 연속성을 보장 가능하게 한다. 패턴 (1212) 은 픽셀들의 컬럼들과 평행하게 배향된 축을 따른 대칭에 의해 패턴 (1211) 에 대해 대칭적이다. 패턴 (1213) 은 2 개의 정방형 픽셀들 (241) 을 형성 가능하게 하는 영역을 포함한다. 마스크들의 세트 (122) 는 7 개의 패턴들 (1221 내지 1227) 을 생성 가능하게 한다. 패턴 (1221) 은 정방형 픽셀 (241) 을 형성 가능하게 한다. 패턴 (1222) 은 픽셀들의 로우들의 방향으로 가늘고 긴 하프-픽셀 (244), 그 하프-픽셀 (244) 에 인접한 컬럼 판독 블록 (13), 및 그 블록 (13) 에 인접한 조인 라인 (113) 을 형성 가능하게 한다. 패턴 (1223) 은 픽셀들의 로우들의 방향들로 가늘고 긴 하프-픽셀 (244), 그 하프-픽셀 (244) 에 인접한 로우 어드레싱 블록 (12), 및 그 블록 (12) 에 인접한 조인 라인 (113) 을 형성 가능하게 한다. 패턴들 (1224 내지 1227) 은 픽셀들의 컬럼들과 평행하게 정렬된 부분, 및 픽셀들의 로우들에 대하여 그리고 컬럼들에 대하여 경사진 부분을 각각 포함하는 여러 조인 라인들을 형성 가능하게 한다. 마스크들의 세트 (123) 는 정방형 픽셀 (241) 이 비아 픽셀 (243) 로 대체되고, 각각의 하프-픽셀 (244) 이 비아 하프-픽셀 (245), 즉 금속화 홀 (62) 을 포함하는 하프-픽셀로 대체된다는 점을 제외하면, 패턴들 (1221 내지 1223) 과 동일한 3 개의 패턴들 (1231 내지 1233) 을 생성 가능하게 한다.
도 13 은 본 발명에 따른 센서의 제 5 예시적인 실시형태를 나타낸다. 이 센서 (191) 는 정방형 픽셀들 (241) 및 삼각형 픽셀들 (242) 로 형성된 팔각형 감광성 구역 (23) 을 포함한다. 로우 어드레싱 블록들 (12) 은 감광성 구역 (23) 의 주변에, 팔각형의 사이드 (23D) 상에, 그 사이드 (23D) 에 인접한 사이드 (23G) 의 절반 상에, 사이드 (23H) 상에, 그리고 사이드 (23H) 에 인접한 사이드 (23G) 의 절반 상에 놓이게 된다. 보다 일반적인 방식으로, 로우 어드레싱 블록들 (12) 은 상호 대향하는 팔각형의 제 1 및 제 2 사이드 상에, 제 1 사이드에 인접한 제 3 사이드의 부분 상에, 그리고 제 3 사이드에 대향하는 제 4 사이드의 부분 상에 놓이게 되며, 2 개의 부분들은 모든 픽셀들 (24) 의 로우들의 어드레싱을 허용하도록 서로 상호 보완적이다. 특히, 그 부분들 중 하나의 부분이 전체 사이드를 차지하는 것이 가능하고, 블록들 (12) 은 그러면 팔각형의 단 3 개의 사이드들 상에만 놓이게 된다. 유사한 방식으로, 컬럼 판독 블록들 (13) 은 상호 대향하는 제 5 및 제 6 사이드 상에, 제 5 사이드에 인접한 제 7 사이드의 부분 상에, 그리고 제 8 사이드의 상호 보완적인 부분 상에 놓이게 된다. 이 경우에, 블록들 (13) 은, 사이드들 (23B 및 23F) 상에, 사이드 (23B) 에 인접한 사이드 (23A) 의 절반 상에, 그리고 사이드 (23F) 에 인접한 절반 (23E) 상에 놓이게 된다. 커팅 라인 (25) (미도시) 은 또한, 감광성 구역 및 블록들 (12 및 13) 을 둘러싸도록 반도체 웨이퍼 (22) 상에 형성될 수 있다.
도 14a 및 도 14b 는 도 13 의 센서 (191) 를 생성 가능하게 하는 일 예의 마스크들의 세트들을 나타낸다. 도 14a 에 나타내진 마스크들의 세트 (201) 는 4 개의 패턴들 (2011 내지 2014) 을 생성 가능하게 한다. 패턴 (2011) 은 픽셀들의 로우들에 대하여 그리고 컬럼들에 대하여 경사진 커팅 라인 (25) 세그먼트에 의해 분리되는 상측부 및 하측부를 포함한다. 각각의 부분은 경사진 컬럼 판독 블록 (13) 및 픽셀들의 삼각형 블록 (242) 을 형성 가능하게 하는 영역을 포함한다. 패턴 (2012) 은 픽셀들의 컬럼들과 평행하게 배향되고 커팅 라인 (25) 세그먼트에 의해 분리된 2 개의 로우 어드레싱 블록들 (12) 을 포함한다. 패턴 (2013) 은 컬럼들과 평행하게 배향된 커팅 라인 (25) 세그먼트를 형성 가능하게 하는 영역을 포함한다. 패턴 (2014) 은 픽셀들의 로우들과 평행하게 배향되고 커팅 라인 (25) 세그먼트에 의해 분리된 2 개의 컬럼 판독 블록들 (13) 을 포함한다. 도 14b 에 나타내진 마스크들의 세트 (202) 는 5 개의 패턴들 (2021 내지 2025) 을 포함한다. 패턴 (2021) 은 픽셀들의 로우들에 대하여 그리고 컬럼들에 대하여 경사진 커팅 라인 (25) 세그먼트에 의해 분리되는 좌측부 및 우측부를 포함한다. 각각의 부분은 경사진 로우 어드레싱 블록 (12) 및 삼각형 픽셀 (242) 을 형성 가능하게 하는 영역을 포함한다. 패턴들 (2022 및 2023) 은 경사진 커팅 라인 (25) 세그먼트들을 형성 가능하게 한다. 패턴 (2024) 은 정방형 픽셀들의 2 개의 블록들 (241) 을 포함하고 패턴 (2025) 은 픽셀들의 로우들과 평행하게 배향된 커팅 라인 (25) 세그먼트를 형성 가능하게 한다.
도 15 는 본 발명에 따른 센서의 제 6 예시적인 실시형태를 나타낸다. 이 센서 (211) 는 오로지 정방형 픽셀들의 블록 (241) 들로만 형성된 감광성 구역 (23) 을 포함한다. 로우 어드레싱 블록들 (12) 의 부분은 픽셀들의 로우들의 단부들 중 하나에 놓이게 되고, 로우 어드레싱 블록들 (12) 의 나머지는 픽셀들의 로우들의 대향 단부에 놓이게 된다. 보다 정확하게는, 이 예시적인 실시형태에 있어서, 로우 어드레싱 블록들 (12) 은 센서 (211) 의 상측 절반 상의 픽셀들의 로우들의 좌측 단부에, 그리고 하측 절반 상의 우측 단부에 놓이게 된다. 유사한 방식으로, 컬럼 판독 블록들 (13) 의 부분은 픽셀들의 컬럼들의 제 1 단부에 놓이게 되고, 컬럼 어드레싱 블록들 (13) 의 나머지는 픽셀들의 컬럼들의 제 2 단부에 놓이게 된다. 이 경우에, 컬럼 어드레싱 블록들 (13) 은 센서 (211) 의 좌측부 상의 픽셀들의 컬럼들의 하측 단부에, 그리고 우측부 상의 상측 단부에 놓이게 된다. 로우 어드레싱 블록들 (12) 은 따라서 픽셀들의 컬럼들과 정렬되고, 블록들 (13) 은 픽셀들의 로우들과 정렬된다.
도 16 은 도 15 의 센서 (211) 를 생성 가능하게 하는 일 예시적인 마스크들의 세트를 나타낸다. 마스크들의 세트 (221) 는 8 개의 패턴들 (2211 내지 2218) 을 생성 가능하게 한다. 패턴 (2211) 은 센서 (211) 의 좌측부에 대한 컬럼 판독 블록 (13) 을 형성 가능하게 한다. 이 블록 (13) 의 접속 패드들 (131) 은 그 하측부에 근접하여 놓이게 된다. 패턴 (2212) 은 센서 (211) 의 우측부에 대한 컬럼 판독 블록 (13) 을 형성 가능하게 한다. 이 블록의 접속 패드들 (131) 은 그 상측부에 근접하여 놓이게 된다. 패턴들 (2213 및 2214) 은 센서 (211) 의 하측부 및 상측부 각각에 대한 로우 어드레싱 블록들 (12) 을 형성 가능하게 한다. 패턴 (2213) 에 의해 형성된 블록 (12) 의 접속 패드들 (121) 은 그 우측부에 근접하여 놓이게 되고, 패턴 (2214) 에 의해 형성된 블록 (12) 의 접속 패드들 (121) 은 그 좌측부에 근접하여 놓이게 된다. 패턴 (2215) 은 픽셀들의 컬럼들과 평행하게 배향된 커팅 라인 (25) 세그먼트를 형성 가능하게 한다. 패턴들 (2217 및 2218) 은 픽셀들의 로우들과 평행하게 배향된 커팅 라인 (25) 세그먼트들을 형성 가능하게 한다. 그리고, 패턴 (2216) 은 2 개의 정방형 픽셀들 (241) 을 형성 가능하게 한다.

Claims (35)

  1. 기판을 형성하는 반도체 웨이퍼 (22) 상에 포토리소그래피에 의해 촬상 (imaging) 디바이스를 생성하는 방법으로서,
    센서는,
    상기 기판 상에 생성되고, 로우들 및 컬럼들로 배치된 픽셀들 (24) 의 그룹을 포함하는 이미지 구역 (23) 으로서, 컬럼 당 픽셀들의 수는 픽셀들의 컬럼들 모두에 대해 균일한 것은 아니고, 각각의 픽셀 (24) 은 상기 촬상 디바이스에 의해 수신된 포톤 방사선에 따라 생성된 전하들을 수집하는 전하 콜렉터 엘리먼트를 포함하는, 상기 이미지 구역,
    상기 픽셀들을 로우별로 연결하는 로우 컨덕터들 (Xi, XRAZi),
    상기 픽셀들을 컬럼별로 연결하는 컬럼 컨덕터들 (Yj),
    상기 로우 컨덕터들 (Xi, XRAZi) 에 연결되고, 상기 픽셀들의 각각의 로우를 개별적으로 어드레싱 가능하게 하는 로우 어드레싱 블록들 (12), 및
    상기 컬럼 컨덕터들 (Yj) 에 연결되고, 상기 로우 어드레싱 블록들 (12) 에 의해 선택된 로우의 픽셀들 (24) 에 의해 수집된 전하들을 판독 가능하게 하는 컬럼 판독 블록들 (13) 로서, 상기 컬럼 판독 블록들 (13) 은 상기 이미지 구역 (23) 의 주변부에 놓이는, 상기 컬럼 판독 블록들을 포함하고,
    상기 로우 어드레싱 블록들 (12) 및 상기 컬럼 판독 블록들 (13) 은 상기 이미지 구역과 동일한 기판 (22) 상에 생성되고;
    상기 방법은, 상기 반도체 웨이퍼 (22) 의 표면이 마스크들의 적어도 하나의 세트를 통한 방사선에 구역별로 노광되고; 상기 적어도 하나의 마스크 세트는 포토리소그래피에 의해 상기 반도체 웨이퍼 (22) 의 상기 표면 상에 다양한 패턴들을 생성할 수 있도록 구성되고; 상기 이미지 구역은 상기 반도체 웨이퍼의 상기 표면 상에, 서로 인접하는 패턴들의 연속적인 생성에 의해 획득되고; 획득된 상기 이미지 구역 (23) 은 이에 따라, 10 cm2 이상의 표면적을 나타내는 것을 특징으로 하며;
    상기 방법은 또한, 구현된 상기 패턴들의 수가 엄격히 1 보다 크고 15 미만인 것을 특징으로 하는 촬상 디바이스를 생성하는 방법.
  2. 제 1 항에 있어서,
    상기 마스크들의 적어도 2 개의 세트의 각 마스크는 포토리소그래피에 의해 n 개의 패턴들의 생성을 각각 허용하는, n 개의 별개의 영역들을 포함하고; n 은 1 내지 15 사이에 있는 정수인, 촬상 디바이스를 생성하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 구현된 패턴들의 수는 8 미만인, 촬상 디바이스를 생성하는 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 이미지 구역은 마스크들의 2 또는 3 개의 세트들 (31, 32) 에 의해 형성된 패턴들의 생성에 의해 획득되는, 촬상 디바이스를 생성하는 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 이미지 구역의 주변 픽셀들은 실질적으로, 적어도 5 개의 사이드들을 포함하는 다각형을 형성하는, 촬상 디바이스를 생성하는 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 이미지 구역의 주변 픽셀들은 실질적으로, 20 미만의 수의 사이드들을 포함하는 다각형을 형성하는, 촬상 디바이스를 생성하는 방법.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 이미지 구역의 주변 픽셀들은 실질적으로 정팔각형을 형성하는, 촬상 디바이스를 생성하는 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 센서 (61) 의 각각의 로우 어드레싱 블록 (12) 은 상기 로우 어드레싱 블록 (12) 에 대응하는 영역을 포함하는 패턴 (711, 712, 724) 의 생성에 의해 형성되고, 상기 패턴들 (711, 712) 중 적어도 하나는 상기 픽셀들의 컬럼들 및 로우들에 대하여 경사진 형상들을 나타내는 로우 어드레싱 블록을 형성하는, 촬상 디바이스를 생성하는 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 센서 (21) 의 각각의 컬럼 판독 블록 (13) 은 상기 블록 (13) 에 대응하는 영역을 포함하는 패턴 (311, 312, 322) 의 생성에 의해 형성되고, 상기 패턴들 (311, 312) 중 적어도 하나는 상기 픽셀들의 컬럼들 및 로우들에 대하여 경사진 형상들을 나타내는 컬럼 판독 블록을 형성하는, 촬상 디바이스를 생성하는 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    마스크들 (31, 32) 의 세트 또는 세트들은 직사각형 형상이고, 상기 반도체 웨이퍼 (22) 상에 생성되는 각각의 패턴은 하나 이상의 밀폐 플랩 (obturation flap) 들에 의해 선택되는, 촬상 디바이스를 생성하는 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 반도체 웨이퍼 (22) 의 표면은 마스크들 (311, 312, 322, 323, 324) 의 세트를 통해 노광되고, 상기 마스크들 중 각각의 마스크는 상기 이미지 구역 (23), 상기 로우 어드레싱 블록들 (12) 및 상기 컬럼 판독 블록들 (13) 을 둘러싸는 커팅 라인 (25) 을 형성 가능하게 하는 영역을 포함하고; 상기 커팅 라인 (25) 은 상기 반도체 웨이퍼 (22) 의 커팅을 용이하게 하며; 상기 방법은 또한, 상기 반도체 웨이퍼 (22) 를 상기 커팅 라인 (25) 을 따라 커팅하여 센서 (21, 61, 91, 111, 191) 를 형성하는 단계를 포함하는, 촬상 디바이스를 생성하는 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 기재된 포토리소그래피 방법에 의해 획득된, 촬상 디바이스.
  13. 제 12 항에 있어서,
    적어도 2 개의 컬럼 판독 블록들 (13) 이 별개의 랭크들의 로우들에 속하는 픽셀들 (24) 과 인접하는, 촬상 디바이스.
  14. 제 12 항 또는 제 13 항에 있어서,
    컬럼 당 상기 픽셀들의 수는, 상기 이미지 구역 (23) 의 주변 픽셀들이 실질적으로, 적어도 5 개의 사이드들을 포함하는 다각형을 형성하는 방식으로 구성되는, 촬상 디바이스.
  15. 제 14 항에 있어서,
    상기 다각형은 20 미만의 수의 사이드들을 포함하는, 촬상 디바이스.
  16. 제 14 항에 있어서,
    상기 이미지 구역 (23) 의 주변 픽셀들은 실질적으로, 정팔각형을 형성하는, 촬상 디바이스.
  17. 제 14 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 컬럼 판독 블록들 (13) 은 그룹들로 함께 클러스터링되고, 각각의 그룹은 상기 다각형의 사이드들 (23D, 23E, 23F) 중 하나에 평행한, 촬상 디바이스.
  18. 제 16 항 또는 제 17 항에 있어서,
    제 1 그룹의 상기 컬럼 판독 블록들 (13) 은 상기 정팔각형의 제 1 사이드 (23D) 상에 놓이고, 제 2 그룹의 상기 컬럼 판독 블록들 (13) 은 상기 제 1 사이드에 인접한 제 2 사이드 (23E) 상에 놓이며, 제 3 그룹의 상기 컬럼 판독 블록들 (13) 은 상기 제 2 사이드에 인접한 제 3 사이드 (23F) 상에 놓이는, 촬상 디바이스.
  19. 제 12 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 로우 어드레싱 블록들 (12) 은 상기 이미지 구역 (23) 의 주변부에 놓이는, 촬상 디바이스.
  20. 제 18 항 또는 제 19 항에 있어서,
    상기 로우 어드레싱 블록들 (12) 은 상기 정팔각형의 상기 제 1, 상기 제 2 및 상기 제 3 사이드 (23D, 23E, 23F) 에 대향하는 상기 정팔각형의 사이드들 (23A, 23B, 23H) 상에 놓이고, 상기 로우 컨덕터들은 상기 기판 (22) 의 제 1 페이스 상에 형성되고, 상기 센서 (61) 는 또한, 상기 이미지 구역 (23) 에 형성된 금속화 홀들 (62) 및 상기 기판의 제 2 페이스 (금속 층) 상에 형성된 제어 버스들을 포함하고, 상기 제어 버스들은 상기 픽셀들의 컬럼들에 평행하게 배향되고 상기 로우 어드레싱 블록들 (12) 에 연결되며, 상기 금속화 홀들 (62) 은 각각의 로우 컨덕터 (Xi, XRAZi) 를 상기 제어 버스들 중 하나에 연결하는, 촬상 디바이스.
  21. 제 18 항 또는 제 19 항에 있어서,
    상기 로우 어드레싱 블록들 (92) 은 상기 컬럼 판독 블록들 (92) 과 동일한 상기 정팔각형의 사이드들 (23D, 23E, 23F) 상에 놓이고, 상기 로우 컨덕터들은 상기 기판의 제 1 페이스 (금속 층) 상에 형성되고, 상기 센서 (91) 는 또한, 상기 이미지 구역 (23) 에 형성된 금속화 홀들 (62) 및 상기 기판의 제 2 페이스 (금속 층) 상에 형성된 제어 버스들을 포함하고, 상기 제어 버스들은 상기 픽셀들의 컬럼들에 평행하게 배향되고 상기 로우 어드레싱 블록들 (92) 에 연결되며, 상기 금속화 홀들 (62) 은 각각의 로우 컨덕터 (Xi, XRAZi) 를 상기 제어 버스들 중 하나에 연결하는, 촬상 디바이스.
  22. 제 16 항, 제 17 항 및 제 19 항 중 어느 한 항에 있어서,
    상기 컬럼 판독 블록들 (13) 은 상기 정팔각형의 제 1 사이드 (23A) 의 부분 상에, 상기 제 1 사이드 (23A) 에 인접한 제 2 사이드 (23B) 상에, 상기 제 1 사이드 (23A) 에 대향하는 제 3 사이드 (23E) 의 부분 상에, 그리고 상기 제 2 사이드 (23B) 에 대향하는 제 4 사이드 (23F) 상에 놓이고, 상기 제 1 및 상기 제 3 사이드들 (23A, 23E) 의 부분들은 상기 이미지 구역 (23) 의 픽셀들의 컬럼들 각각의 판독을 허용하도록 상호보완적이고, 상기 로우 어드레싱 블록들 (12) 은 상기 제 2 사이드 (23B) 에 인접한 제 5 사이드 (23C) 의 부분 상에, 상기 제 3 및 상기 제 5 사이드 (23C, 23E) 에 인접한 제 6 사이드 (23D) 상에, 상기 제 5 사이드 (23C) 에 대향하는 제 7 사이드 (23G) 의 부분 상에, 그리고 상기 제 6 사이드 (23D) 에 대향하는 제 8 사이드 (23H) 상에 놓이고, 상기 제 5 및 제 7 사이드들 (23C, 23G) 의 부분들은 상기 이미지 구역 (23) 의 픽셀들의 로우들 각각의 어드레싱을 허용하도록 상호보완적인, 촬상 디바이스.
  23. 제 11 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 로우 어드레싱 블록들 (12) 은 상기 이미지 구역 (23) 안에 놓이는, 촬상 디바이스.
  24. 제 23 항에 있어서,
    상기 로우 어드레싱 블록들 (12) 은 최대 수의 픽셀들을 포함하는 픽셀들의 컬럼들 중 하나에 인접하는, 촬상 디바이스.
  25. 제 12 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 로우 어드레싱 블록들 (12) 은 상기 이미지 구역 (23) 의 주변부에 놓이고, 일부 로우 어드레싱 블록들 (12) 은 픽셀들의 로우들에 평행하고 일부 로우 어드레싱 블록들 (12) 은 상기 픽셀들의 로우들 및 컬럼들에 대하여 경사지고, 상기 로우 컨덕터들은 상기 기판의 제 1 페이스 (금속 층) 상에 형성되고, 상기 센서 (111) 는 또한, 상기 이미지 구역 (23) 에 형성된 금속화 홀들 (62) 및 상기 기판의 제 2 페이스 (금속 층) 상에 형성된 제어 버스들을 포함하고, 상기 제어 버스들은 상기 픽셀들의 컬럼들에 평행하게 배향되고 상기 로우 어드레싱 블록들 (12) 에 연결되며, 상기 금속화 홀들 (62) 은 각각의 로우 컨덕터 (Xi, XRAZi) 를 상기 제어 버스들 중 하나에 연결하는, 촬상 디바이스.
  26. 제 12 항 또는 제 13 항에 있어서,
    각각의 컬럼 판독 블록 (13) 은 상기 픽셀들의 로우들에 평행하고, 상기 로우 어드레싱 블록들 (12) 은 상기 픽셀들의 로우들에 평행한 상기 이미지 구역 (23) 의 주변부에 놓이고, 상기 로우 컨덕터들은 상기 기판의 제 1 페이스 (금속 층) 상에 형성되고, 상기 센서는 또한, 상기 이미지 구역 (23) 에 형성된 금속화 홀들 (62) 및 상기 기판의 제 2 페이스 (금속 층) 상에 형성된 제어 버스들을 포함하고, 상기 제어 버스들은 상기 픽셀들의 컬럼들에 평행하게 배향되고 상기 로우 어드레싱 블록들 (12) 에 연결되며, 상기 금속화 홀들 (62) 은 각각의 로우 컨덕터 (Xi, XRAZi) 를 상기 제어 버스들 중 하나에 연결하는, 촬상 디바이스.
  27. 제 12 항 또는 제 13 항에 있어서,
    각각의 컬럼 판독 블록 (13) 은 상기 픽셀들의 로우들에 평행하고, 상기 컬럼 판독 블록들 (13) 의 부분은 상기 픽셀들의 컬럼들의 제 1 단부에 놓이고 다른 부분은 상기 픽셀들의 컬럼들의 제 2 단부에 놓이고, 2 개의 상기 부분들은 상기 이미지 구역 (23) 의 상기 픽셀들의 컬럼들 각각의 판독을 허용하도록 상호 보완적이고, 상기 로우 어드레싱 블록들 (12) 은 상기 픽셀들의 컬럼들에 평행한 상기 이미지 구역 (23) 의 주변부에 놓이고, 상기 로우 어드레싱 블록들의 부분은 상기 픽셀들의 로우들의 제 1 단부에 놓이고 다른 부분은 상기 픽셀들의 로우들의 제 2 단부에 놓이며, 2 개의 상기 부분들은 상기 이미지 구역 (23) 의 상기 픽셀들의 로우들 각각의 어드레싱을 허용하도록 상호보완적인, 촬상 디바이스.
  28. 제 12 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 이미지 구역 (23) 의 주변부 픽셀들은 실질적으로 볼록 육각형을 형성하고, 상기 볼록 육각형의 제 1 사이드는 상기 픽셀들의 로우들에 평행하고, 상기 제 1 사이드에 인접한 상기 볼록 육각형의 제 2 및 제 3 사이드 양자는 상기 픽셀들의 컬럼들에 평행하고, 상기 제 2 및 상기 제 3 사이드에 각각 인접한 상기 볼록 육각형의 제 4 및 제 5 사이드는 상기 픽셀들의 컬럼들 및 로우들에 대하여 경사지며, 상기 제 4 및 상기 제 5 사이드에 인접한 상기 볼록 육각형의 제 6 사이드는 상기 픽셀들의 로우들에 평행한, 촬상 디바이스.
  29. 제 12 항 내지 제 28 항 중 어느 한 항에 있어서,
    상기 센서의 각각의 픽셀 (24) 은 상기 촬상 디바이스에 의해 수신된 방사선에 따라 전하들을 생성하는 감광성 엘리먼트 (Dp(i,j)) 를 포함하는, 촬상 디바이스.
  30. 제 29 항에 있어서,
    상기 센서 (21, 61, 91, 111, 191, 211) 에 광학적으로 커플링되고 X-레이 또는 감마-레이 방사선을 상기 감광성 엘리먼트들 (Dp(i,j)) 이 감응하는 방사선으로 변환 가능하게 하는 신틸레이터 (scintillator) 를 더 포함하는, 촬상 디바이스.
  31. 제 12 항 내지 제 28 항 중 어느 한 항에 있어서,
    각각의 픽셀 (24) 의 상기 전하 콜렉터 엘리먼트는 전하들을 수집하는 전극을 포함하는, 촬상 디바이스.
  32. 제 31 항에 있어서,
    상기 센서의 픽셀들 (24) 의 전하들을 수집하는 전극들에 전기적으로 커플링된 포토컨덕터를 더 포함하고,
    상기 포토컨덕터는 X-레이 또는 감마-레이 방사선을 전하들로 변환 가능하게 하는, 촬상 디바이스.
  33. 제 32 항에 있어서,
    상기 포토컨덕터는 카드뮴 텔루라이드 (CdTe), 텔루라이드, 카드뮴 및 아연을 포함하는 화합물 (CdxTeyZnz), 갈륨 비소 (AsGa), 요오드화 수은 (HgI2), 산화 납 (PbO), 요오드화 납 (PbI2), 또는 셀렌 (Se) 으로 만들어지는, 촬상 디바이스.
  34. 제 12 항 내지 제 33 항 중 어느 한 항에 있어서,
    각각의 로우 어드레싱 블록 (12) 및 각각의 컬럼 판독 블록 (13) 은 상기 로우 컨덕터들 (Xi, XRAZi) 및 상기 컬럼들의 컨덕터들 (Yj) 을 외부 회로들에 연결할 수 있는 접속 패드들 (121, 131, 921, 922) 을 포함하고, 상기 접속 패드들은 하나 이상의 라인들로 각각의 블록 (12, 13) 에 정렬되는, 촬상 디바이스.
  35. 제 15 항 내지 제 18 항 및 제 34 중 어느 한 항에 있어서,
    각각의 블록 (12, 13) 의 접속 패드들 (121, 131, 921, 922) 은 상기 기판 (22) 의 에지들과 정렬되는, 촬상 디바이스.
KR1020157003098A 2012-07-05 2013-07-05 최적화된 형상을 갖는 cmos 촬상 디바이스, 및 포토콤포지션에 의해 이러한 디바이스를 생성하는 방법 KR102145080B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1256469A FR2993097B1 (fr) 2012-07-05 2012-07-05 Dispositif imageur cmos a geometrie optimisee et procede de realisation d'un tel dispositif par photocomposition
FR1256469 2012-07-05
PCT/EP2013/064320 WO2014006214A1 (fr) 2012-07-05 2013-07-05 Dispositif imageur cmos à géométrie optimisée et procédé de réalisation d'un tel dispositif par photocomposition.

Publications (2)

Publication Number Publication Date
KR20150067125A true KR20150067125A (ko) 2015-06-17
KR102145080B1 KR102145080B1 (ko) 2020-08-14

Family

ID=47429865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157003098A KR102145080B1 (ko) 2012-07-05 2013-07-05 최적화된 형상을 갖는 cmos 촬상 디바이스, 및 포토콤포지션에 의해 이러한 디바이스를 생성하는 방법

Country Status (7)

Country Link
US (1) US9385149B2 (ko)
EP (1) EP2870631B1 (ko)
JP (1) JP6466326B2 (ko)
KR (1) KR102145080B1 (ko)
CN (1) CN104620386B (ko)
FR (1) FR2993097B1 (ko)
WO (1) WO2014006214A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9759818B2 (en) * 2014-09-05 2017-09-12 General Electric Company Digital flat panel detector with squircle shape
US10825848B2 (en) * 2015-09-11 2020-11-03 Teledyne Digital Imaging, Inc Image sensor and a method to manufacture thereof
CN105470264A (zh) * 2015-12-08 2016-04-06 上海中航光电子有限公司 一种阵列基板及显示面板
US10121817B2 (en) * 2015-12-17 2018-11-06 General Electric Company Radiation detector for use as an image intensifier
DE102016125331B4 (de) 2016-02-05 2022-12-01 General Electric Company Zusammengepasster Flat-Panel-Röntgendetektor, zusammengepasstes Lichtbildgebungspanel und Verfahren zur Herstellung eines Lichtbildgebungspanels
US11137504B2 (en) 2016-02-05 2021-10-05 General Electric Company Tiled radiation detector
FR3061300B1 (fr) 2016-12-26 2020-06-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'observation d'un objet
EP3355355B1 (en) * 2017-01-27 2019-03-13 Detection Technology Oy Asymmetrically positioned guard ring contacts
CN111400988B (zh) * 2018-12-27 2023-08-22 北京忆芯科技有限公司 集成电路芯片的凸点（Bump）盘布局方法
FR3119708B1 (fr) * 2021-02-11 2023-08-25 Trixell Détecteur numérique à étages de conversion superposés

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3003944B2 (ja) * 1990-10-04 2000-01-31 オリンパス光学工業株式会社 固体撮像素子
JP2002344811A (ja) * 2001-05-14 2002-11-29 Olympus Optical Co Ltd 固体撮像素子
JP2006519368A (ja) * 2003-02-14 2006-08-24 シーメンス　アクチエンゲゼルシヤフト Ｘ線検出器
WO2006112320A1 (ja) * 2005-04-15 2006-10-26 Hitachi Medical Corporation Ｘ線平面検出器及びｘ線画像診断装置
US20080128698A1 (en) * 2002-02-05 2008-06-05 Peter Martin Many million pixel image sensor
US20090283683A1 (en) * 2008-05-16 2009-11-19 Dalsa Corporation Semiconductor device with a CMOS image sensor, apparatus comprising such a semiconductor device and method of manufacturing such a device
US20100002115A1 (en) * 2008-07-03 2010-01-07 Xinqiao Liu Method for Fabricating Large Photo-Diode Arrays
JP2011523524A (ja) * 2008-04-30 2011-08-11 ウードゥヴェ セミコンダクターズ 面取りされた角部を備えると共に隣り合う画素行の間にマルチプレクサを有する画像センサ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8803171D0 (en) * 1988-02-11 1988-03-09 English Electric Valve Co Ltd Imaging apparatus
NL8903108A (nl) * 1989-12-20 1991-07-16 Philips Nv Werkwijze voor de vervaardiging van een inrichting en maskergroep voor de werkwijze.
GB9202693D0 (en) * 1992-02-08 1992-03-25 Philips Electronics Uk Ltd A method of manufacturing a large area active matrix array
JPH09293661A (ja) * 1996-04-25 1997-11-11 Toshiba Microelectron Corp 半導体装置の製造方法及び露光マスク及び半導体装置
JP2000162320A (ja) * 1998-09-22 2000-06-16 Toshiba Corp 平面検出器及びこれを用いたｘ線診断装置
WO2000054336A1 (en) * 1999-03-10 2000-09-14 Photobit Corporation Stitched circuits larger than the maximum reticle size in sub-micron process
US6605488B1 (en) * 1999-10-12 2003-08-12 Micron Technology, Inc. Layout technique for semiconductor processing using stitching
JP3588053B2 (ja) * 2001-02-07 2004-11-10 シャープ株式会社 電磁波検出器
DE50106886D1 (de) * 2001-05-05 2005-09-01 Pfeiffer Manfred Gerät zur Bilderfassung im Oralbereich, insbesondere zur zahnmedizinischen Diagnose
US6828542B2 (en) * 2002-06-07 2004-12-07 Brion Technologies, Inc. System and method for lithography process monitoring and control
IL158345A0 (en) * 2003-10-09 2004-05-12 Interon As Pixel detector and method of manufacture and assembly thereof
FR2888044B1 (fr) * 2005-07-01 2007-08-31 Atmel Grenoble Soc Par Actions Capteur d'image a coins coupes
WO2007014293A1 (en) * 2005-07-25 2007-02-01 The Regents Of The University Of California Digital imaging system and method to produce mosaic images
US7869559B2 (en) * 2006-10-19 2011-01-11 General Electric Company X-ray detector methods and apparatus
JP2010050702A (ja) * 2008-08-21 2010-03-04 Fujifilm Corp 撮像装置
US8400539B2 (en) * 2008-11-12 2013-03-19 Bae Systems Information And Electronic Systems Integration Inc. High density composite focal plane array
KR20100078103A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 이미지 센서 및 그 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3003944B2 (ja) * 1990-10-04 2000-01-31 オリンパス光学工業株式会社 固体撮像素子
JP2002344811A (ja) * 2001-05-14 2002-11-29 Olympus Optical Co Ltd 固体撮像素子
US20080128698A1 (en) * 2002-02-05 2008-06-05 Peter Martin Many million pixel image sensor
JP2006519368A (ja) * 2003-02-14 2006-08-24 シーメンス　アクチエンゲゼルシヤフト Ｘ線検出器
WO2006112320A1 (ja) * 2005-04-15 2006-10-26 Hitachi Medical Corporation Ｘ線平面検出器及びｘ線画像診断装置
JP2011523524A (ja) * 2008-04-30 2011-08-11 ウードゥヴェ セミコンダクターズ 面取りされた角部を備えると共に隣り合う画素行の間にマルチプレクサを有する画像センサ
US20090283683A1 (en) * 2008-05-16 2009-11-19 Dalsa Corporation Semiconductor device with a CMOS image sensor, apparatus comprising such a semiconductor device and method of manufacturing such a device
US20100002115A1 (en) * 2008-07-03 2010-01-07 Xinqiao Liu Method for Fabricating Large Photo-Diode Arrays

Also Published As

Publication number Publication date
FR2993097B1 (fr) 2015-05-22
WO2014006214A1 (fr) 2014-01-09
US9385149B2 (en) 2016-07-05
JP6466326B2 (ja) 2019-02-06
EP2870631B1 (fr) 2020-06-10
CN104620386A (zh) 2015-05-13
JP2015528206A (ja) 2015-09-24
EP2870631A1 (fr) 2015-05-13
US20150303228A1 (en) 2015-10-22
CN104620386B (zh) 2018-01-02
FR2993097A1 (fr) 2014-01-10
KR102145080B1 (ko) 2020-08-14

Similar Documents

Publication Publication Date Title
KR102145080B1 (ko) 최적화된 형상을 갖는 cmos 촬상 디바이스, 및 포토콤포지션에 의해 이러한 디바이스를 생성하는 방법
US5528043A (en) X-ray image sensor
JP5501358B2 (ja) 電荷感知セルおよび画素の幾何形状が改良された、ｃｍｏｓフォトゲート３ｄカメラシステム
JP4147186B2 (ja) 感光及び／又は感ｘ線センサからなるセンサ配置
JP5674350B2 (ja) 固体撮像素子
US8482108B2 (en) Wafer-scale X-ray detector and method of manufacturing the same
US5888676A (en) Projection-exposure method for manufacturing semiconductor device and devices made using same
GB2392307A (en) Photo-detector array with conductive via
GB2449853A (en) Photodetector for imaging system
DE102005060518A1 (de) Bilderfassungsbauelement und Herstellungsverfahren
TW200945414A (en) Method of forming mask for lithography, method of forming mask data for lithography, method of manufacturing back-illuminated solid-state imaging device, back-illuminated solid-state imaging device and electronic device
KR100801758B1 (ko) 이미지 센서 및 그 제어 방법
TW201347531A (zh) 用於暗電流校正之系統、裝置及方法
JP5281943B2 (ja) 固体撮像装置
US6163030A (en) MOS imaging device
US7388185B2 (en) Pixel detector and method of manufacture and assembly thereof
JP2006134915A (ja) 半導体基板、固体撮像装置および固体撮像装置の製造方法
EP3142147B1 (en) Image sensor and a method to manufacture thereof
CN108475684A (zh) 背面入射型固体摄像元件和其制造方法
JPS60245166A (ja) 固体撮像装置
KR101585078B1 (ko) Cmos기반의 단일칩을 이용한 x-선 검출기 또는 영상센서 및 그 제조방법
CN117293147A (zh) 图像传感器及其制作方法与光刻掩膜版
JPH0542828B2 (ko)
JPH0669088B2 (ja) 画像入力装置
GB2482626A (en) Photodetector for computer tomography imaging

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant