KR20150067079A - 3 차원 시스템-온-칩 이미지 센서 패키지 - Google Patents

3 차원 시스템-온-칩 이미지 센서 패키지 Download PDF

Info

Publication number
KR20150067079A
KR20150067079A KR1020140175959A KR20140175959A KR20150067079A KR 20150067079 A KR20150067079 A KR 20150067079A KR 1020140175959 A KR1020140175959 A KR 1020140175959A KR 20140175959 A KR20140175959 A KR 20140175959A KR 20150067079 A KR20150067079 A KR 20150067079A
Authority
KR
South Korea
Prior art keywords
substrate
photodetector
converter
assemblies
processor
Prior art date
Application number
KR1020140175959A
Other languages
English (en)
Inventor
베지 오가네시안
젠후아 루
Original Assignee
옵티즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 옵티즈 인코포레이티드 filed Critical 옵티즈 인코포레이티드
Publication of KR20150067079A publication Critical patent/KR20150067079A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B13/00—Optical objectives specially designed for the purposes specified below
    • G02B13/001—Miniaturised objectives for electronic devices, e.g. portable telephones, webcams, PDAs, small digital cameras
    • G02B13/0015—Miniaturised objectives for electronic devices, e.g. portable telephones, webcams, PDAs, small digital cameras characterised by the lens design
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Optics & Photonics (AREA)

Abstract

이미지 센서는 제1 기판과, 상기 제1 기판 상에 또는 내에 위치하는 복수의 복수의 포토 디텍터 어셈블리들을 포함한다. 상기 포토 디텍터 어셈블리들 각각이 제2 기판 상에 또는 내에 형성되고, 수신된 광에 응답하여 아날로그 신호를 생성하는 포토 디텍터, 제3 기판 상에 또는 내에 형성되는 컨버터, 및 제4 기판 상에 또는 내에 형성되는 프로세서를 포함하고. 상기 컨버터는 상기 포토 디텍터에 전기적으로 연결되고, 상기 아날로그 신호를 디지털 신호로 변환하기 위한 회로를 포함하고, 상기 프로세서는 상기 컨버터에 전기적으로 연결되고, 상기 디지털 신호를 처리하기 위한 회로를 포함한다.

Description

3 차원 시스템-온-칩 이미지 센서 패키지{THREE DIMENSIONAL SYSTEM-ON-CHIP IMAGE SENSOR PACKAGE}
본 출원은 2013년 12월 9일에 출원된 미국 가출원 제61/913,627호 및 2014년 11월 26일에 출원된 미국 정규 출원 제14/554,601호에 대한 우선권을 주장하며, 당해 미국 가출원 및 미국 정규 출원은 본 명세서에 참조로서 포함된다.
본 발명은 패키지된 이미지 센서들에 관한 것이다.
현재 스택된 시스템-인-패키지(SIP, System-In-Package) 구성으로 이미지 센서 디바이스를 갖는 프로세서를 패키징하는 것은 알려져 있다. 참조로서 본 명세서에 포함되는 미국 특허 제6,521,881호를 예로 든다. 그러한 구성에서, 프로세서는 이미지 센서 다이(image sensor die)에 의해 생성된 신호들을 처리하도록 특별히 설계된다. 이미지 센서 다이는 와이어본딩(wirebonding)과 인터포저(interposer)를 통해 프로세서에 연결된다. 이 구성이 갖는 한가지 단점은 센서 출력 신호들이 상대적으로 긴 이동 경로(즉, 와이어본딩을 지나, 인터포저를 지나고, 더 많은 와이어본딩을 지남)를 가지고, 이것은 이미지 센서 시스템의 효율을 떨어뜨리고, 이미지 센서 시스템의 성능을 제한한다. 센서 다이는 아날로그 신호들을 디지털 신호들로 변환하는 것과 같은 기본적인 전처리 기능들을 가진다. 그러나, 센서 다이는 어떠한 후처리 성능을 가지고 있지 않다. 또한, 이 구성은 수직 그리고 수평의 양쪽으로 과도한 양의 공간을 낭비한다.
종래의 한 솔루션은 2D 시스템-온-칩(SOC, System-On-Chip) 구성으로 프로세서와 이미지 센서를 형성하는 것이다. 유럽 특허 제1686789호를 예로 든다. 이 구성에서, 프로세서는 이미지 센서와 동일한 다이 상에 형성된다. 이러한 설계는 SIP 구성과 비교하여 신호 이동 거리를 향상시키지만(줄이지만), 이동 거리는 여전히 상대적으로 길다. 또한, SOC 구성을 이용함으로써, 프로세서 영역은 크게 제한될 수 있고, 따라서 프로세서를 형성하는데 이용 가능한 트랜지스터의 수가 제한될 수 있다(이에 따라, 그것의 처리 성능들과 수행 능력도 제한될 수 있다). 어떤 경우에는, 기본 이미지 센서 제어 로직만이 센서와 동일한 다이에 집적된다.
다른 종래의 솔루션은 2.5D/3D 패키징 기술들로, 분리하여 제작되어 완성된 반도체 모듈들/웨이퍼(wafer)들을 위로 차곡차곡 마운팅(mounting)하는 것을 수반한다. 이 솔루션은 전체 크기를 (다소) 줄이고, 신호 이동 거리를 (다소) 줄일 수 있다. 그러나, 이러한 솔루션은 여전히 분리하여 제작된 부품들의 세심한 집적을 요구하고, 크기와 신호 이동 거리도 어느 정도까지만 줄일 수 있을 뿐이다.
많은 종래의 모바일 디바이스들은 이미지 센서 신호들을 처리하기 위하여 모바일 디바이스의 메인 프로세서(즉, 어플리케이션 프로세서)에 의존한다. 이미지 캡쳐와 신호 처리의 단계들은 CMOS 이미지 센서가 빛 정보를 캡쳐하고, 아날로그 신호들을 생성하고, 아날로그 정보를 로우 디지털 데이터(raw digital data)로 변환하고, 로우 디지털 데이터를 어플리케이션 프로세서로 전달하는 것을 포함한다. 어플리케이션 프로세서는 로우 디지털 데이터를 디지털 이미지로 바꾸기 위해 이미지 처리 소프트웨어를 사용한다. 이 프로세스 흐름은 디지털 이미지 처리를 위한 어플리케이션 프로세서에 의존한다. 그러나, 디지털 이미지 처리는 프로세서로부터 많은 처리 능력과 연산 성능을 요구하고, 많은 진보된 연산 알고리즘들은 그러한 제약들로 인하여 모바일 폰 플랫폼에 별로 적합하지 않다. 어플리케이션 프로세서는 뛰어난 유연성(flexibility)을 가지지만, 그러나, 데이터를 처리할 수 있지만 빠르고 효과적인 방식으로의 처리가 아님을 의미하는 어플리케이션 특정 처리(application specific processing)가 트레이드오프(tradeoff)된다. 어플리케이션 프로세서는 또한 상대적으로 이미지 센서로부터 떨어져있어, 센서 디바이스에 대한 어떠한 피드백 또는 조정들이 크게 지연된다. 어플리케이션 프로세서는 로우 이미지 데이터를 처리하는 동안 이미지 센서뿐 아니라, 전체 모바일 디바이스를 관리할 필요가 있다. 로우 이미지 데이터는 크기가 매우 커서, 그러한 파일들을 전달하는 데에 상당한 리소스들과 커다란 지연들이 손실된다.
일부 모바일 디바이스들은 이미지 데이터를 처리하기 위해서, 어플리케이션 프로세서 칩과 분리된, 3D-SOC 칩을 사용한다. 3D-SOC 칩에 의해 수행되는, 이미지 캡쳐 프로세스는 빛 정보를 캡쳐하는 단계, 아날로그 신호들을 생성하는 단계, 아날로그 정보를 로우 디지털 데이터로 변환하는 단계, 로우 디지털 데이터를 처리하는 단계, 하드웨어 가속화(hardware acceleration)의 도움으로 로우 디지털 데이터를 디지털 이미지들로 변환하는 단계, 및 처리된 디지털 이미지를 어플리케이션 프로세서로 전달하는 단계를 포함한다. 이 프로세스 흐름은 모바일 폰 플랫폼에 별로 적합하지 않은 진보된 연산 알고리즘들을 가능하게 한다. 3D-SOC 프로세서는 디지털 이미지 처리에 대한 특정 용도(application specific)의 프로세서다. 하드웨어 가속화는 로우 데이터가 빠르고 효과적인 방식으로 처리되도록 한다. 3D-SOC 칩은 이미지 센서 아래에 2 ?보다 더 작은 집적된 프로세서를 가져서 그러한 신호 지연이 크게 줄어든다. 그 구성은 로우 디지털 데이터에 기초하여 빠르고 진보된 카메라 시스템 셀프 보정 매커니즘을 가능하게 하고, 디지털 이미지 처리를 위한 가능한 최고의 세트의 로우 디지털 데이터를 생성한다. 어플리케이션 프로세서는 다른 작업들을 처리하는데 자유로워서, 전체적인 모바일 디바이스 수행 능력을 향상시킨다. 처리된 이미지 데이터는 크기가 매우 작아서, 현재 모바일 디바이스에서 그러한 파일 데이터를 전달하는 것은 시스템 작업 로드 상에서 무시해도 될 정도이다. 그러므로, 더 작고, 더 신뢰할 수 있게 제작되고, 더 짧은 신호 이동 거리들을 제공하는 향상된 3D-SOC 카메라 칩이 요구된다.
앞서 언급한 문제들과 필요들은 제1 기판과 상기 제1 기판 상에 또는 내에 위치하는 복수의 포토 디텍터 어셈블리들을 포함하는 이미지 센서에 의해 해결된다. 상기 포토 디텍터 어셈블리들 각각은 제2 기판 상에 또는 내에 형성되고, 수신된 광에 응답하여 아날로그 신호를 생성하는 포토 디텍터, 제3 기판 상에 또는 내에 형성되는 컨버터, 및 제4 기판 상에 또는 내에 형성되는 프로세서를 포함하고, 상기 컨버터는 상기 포토 디텍터에 전기적으로 연결되고 상기 아날로그 신호를 디지털 신호로 변환하기 위한 회로를 포함하고, 상기 프로세서는 상기 컨버터에 전기적으로 연결되고, 상기 디지털 신호를 처리하기 위한 회로를 포함한다.
이미지 센서를 형성하는 방법은 제1 기판을 제공하는 단계, 및 상기 제1 기판 상에 또는 내에 위치하는 복수의 포토 디텍터 어셈블리들 각각을 형성하는 단계를 포함하고, 상기 복수의 포토 디텍터 어셈블리들 각각을 형성하는 단계는 제2 기판 상에 또는 내에 포토 디텍터-상기 포토 디텍터는 수신된 광에 대응하여 아날로그 신호를 생성함-를 형성하는 단계, 제3 기판 상에 또는 내에 컨버터를 형성하는 단계, 제4 기판 상에 또는 내에 프로세서를 형성하는 단계, 상기 컨버터-상기 컨버터는 상기 아날로그 신호를 디지털 신호로 변환하기 위한 회로를 포함함-를 상기 포토 디텍터에 전기적으로 연결시키는 단계와, 상기 프로세서-상기 프로세서는 상기 디지털 신호로 처리하기 위한 회로를 포함함-를 상기 컨버터에 전기적으로 연결시키는 단계를 포함한다.
본 발명의 다른 목적들과 특징들은 명세서, 청구항들과 첨부된 도면들의 검토에 의해 명확해질 것이다.
본 발명의 3 차원 시스템-온-칩 이미지 센서 패키지에 따르면, 더 작고, 더 신뢰할 수 있게 제작되고, 더 짧은 신호 이동 거리들을 제공할 수 있다.
도 1 내지 도 9는 본 발명의 포토 디텍터 어셈블리를 제작하는 단계들을 나타내는 측면 단면도들이다.
도 10은 제작되는 포토 디텍터 어셈블리들을 나란히 나타내는 측면 단면도이다.
도 11은 4x4 어레이의 포토 디텍터 어셈블리들의 평면도이다.
도 12는 회로 보드에 마운트된 이미지 센서 칩의 측면 단면도이다.
도 13은 플립 칩 구성에서 회로 보드에 마운트된 이미지 센서 칩의 측면 단면도이다.
본 발명은 광 센서(photonic sensor)와 프로세서의 3D-SOC 집적에 관한 것이다. 도 1 내지 도 9는 (픽셀당 하나의) 3 차원 시스템-온-칩 포토 디텍터 어셈블리들의 제작을 나타내는 측면 단면도들이다. 제작 프로세스는 프로세서(8)를 형성하는 것으로 시작하고, 이것은 바람직하게는 100 ㎛에서 700 ㎛까지의 범위의 두께를 갖는 실리콘 기판(10)을 제공하는 것으로 시작한다. 불순물들이 실리콘 기판 윗면 내로 주입된다. 주입(implantation)은 확산 도핑, 이온 주입, 및 다른 잘 알려진 도핑 프로세스들과 같은 실리콘 도핑 프로세스들을 이용하여 수행될 수 있다. 부가적인 불순물들은 분리 영역들(12), 웰(well) 영역들(예를 들면, P 도핑된 기판 또는 P 웰들(14), N 웰들(16) 등), 도핑된 영역들(예를 들면, P 도핑된 영역들(18), N 도핑된 영역들(20)), P-N 접합(junction)들, 그리고 프로세서들을 형성하기 위한 당해 기술 분야에 잘 알려진 다른 반도체 패턴들과 같은 패턴들과 프로세서 회로 요소들을 형성하기 위해서 이미 도핑된 실리콘 내로 선택적으로 주입된다. 적어도 하나의 도핑 레이어가 사용되는 동안, 도핑은 다양한 깊이들과 영역들에서 여러 번 반복되어, 도핑된 실리콘 레이어들을 생성할 수 있다. 확산 도핑, 이온 주입, 그리고 다른 잘 알려진 프로세서들과 같은 잘 알려진 실리콘 도핑 프로세스들이 사용될 수 있다. 도핑 패턴이 도 1에 도시되고, 이 도핑 패턴은 단지 프로세서 반도체 디바이스의 일반적인 표현으로 예시적이다.
프로세서(8)의 제작은 잘 알려진 CMOS(complementary metal-oxide-semiconductor) 제작 프로세스들을 이용하여 완료된다. 반도체 구조들, 금속 레어이들, 및 유전체 레이어들이 실리콘 기판(10) 위로 형성되고, 그 결과 폴리실리콘 레이어들(22), 산화물 레이어들(24), 확산 배리어들(26), 게이트 구조들(28), 도전성 트레이스들(30), 트랜지스터 구조들(32), 메모리 셀 캐시(memory cell cache), 아날로그 디지털 컨버터(ADC, analog to digital converter)들, 버스들, 그리고 잘 알려진 다른 구성요소들이 프로세서 유닛에 포함되고, 이것에 대해 여기에서 더 이상 기술하지 않는다. 프로세서들의 주요 작업은 컬리 보정, 오토 포커스, 픽셀 보간, 이미지 샤핑(image sharping), 및 다른 적절한 이미지 처리 관련 작업들과 같은 이미지 처리 관련 작업들을 다루는 것이다. 도 2에 도시된 구조는 단지 예시적이고, 프로세서 형성과 구조의 일반적인 표현을 위한 것이다. 트라이 게이트(tri-gate), 수직형 트랜지스터(vertical transistor), 스택된 트랜지스터들 등과 같은 다른 적절한 반도체 구조들이 사용될 수 있고, 그것들의 형성 프로세스들은 당해 기술분야에서 잘 알려져 있으므로, 여기에서 더 이상 기술하지 않는다.
잘 알려진 CMOS 제작 프로세스들을 이용하여, 라우팅 레이어(34)가 프로세서(8) 위로 형성된다. 라우팅 레이어(34)는 도전성 트레이스들(36), 및 유전체 기판(40) 위에 및/또는 유전체 기판(40)을 통해 연장되는 수직형 인터커넥트(vertical interconnect)들(38)을 포함한다. 라우팅 레이어(34)는 프로세서(8)의 반도체들과 금속 구조들(예를 들면, 트랜지스터들, 메모리 셀들, 버스들 등)에 전기적 연결들을 제공한다. 바람직하게는, 라우팅 레이어 위의 도전성 트레이스들(36)은 노출된 채로 남겨진다(이것은 후술될 ADC에 전기적인 연결을 위해 사용될 것이다). 라우팅 레이어의 각 레이어는 바람직하게는 두께가 0.5 ㎛ 또는 그 미만이다. 그 결과 구조가 도 3에 도시된다.
그 다음으로, 확산 도핑, 이온 주입, 또는 다른 잘 알려진 프로세스들과 같은 잘 알려진 실리콘 도핑 프로세스를 이용하여 도핑된 실리콘 기판(44)으로 시작하여 ADC(42)가 형성된다. 본딩 인터페이스 물질(46)이 기판(44)의 아래 표면 상에, 라우팅 레이어(34) 상에, 또는 둘 다에 증착된다. 본딩 인터페이스 물질(46)은 바람직하게는 반응 세팅 접착제(reaction-setting adhesive), 열 세팅 접착제(thermal-setting adhesive), 또는 당해 기술 분야에서 잘 알려진 다른 종류의 웨이퍼 본딩제(bonding agent)와 같은 유전체 속성들을 갖는 접착제이다. 접착 레이어는 바람직하게는 두께가 0.5 ㎛ 또는 그 미만이다. 그리고 나서, ADC 기판(44)은 본딩 인터페이스 물질(46)을 통해 라우팅 레이어(34) 위로 본딩된다. 실리콘 기판(44)은 당해 기술 분야에서 잘 알려진 웨이퍼 박막화 프로세스들을 이용하여 박막화될 수 있다. 화학적 기계적 폴리싱(CMP, Chemical Mechanical Polishing), 플라즈마 에칭 또는 다른 기술들과 같은 기술들이 사용될 수 있다. 바람직하게는, 기판(44)의 두께는 대략 0.5 ㎛와 같이, 2 ㎛보다 더 작다. 그 결과 구조가 도 4에 도시된다.
부가적인 불순물들은 분리 영역들(12), 웰 영역들(예를 들면, P 도핑된 기판 또는 P 웰들(14), N 웰들(16), 등), 도핑된 영역들(예를 들면, P 도핑된 영역들(18), N 도핑된 영역들(20)), P-N 접합들, 그리고 ADC들을 형성하기 위한 당해 기술 분야에서 잘 알려진 다른 반도체 패턴들과 같은 패턴들과 ADC 회로 요소들을 형성하기 위해서 이미 도핑된 실리콘 기판(44)에 선택적으로 주입된다. 적어도 하나의 도핑 레이어가 사용되는 동안, 도핑은 다양한 깊이들과 영역들에서 여러 번 반복되어, 도핑된 실리콘 레이어들을 생성할 수 있다. 확산 도핑, 이온 주입, 그리고 다른 잘 알려진 프로세스들과 같은 잘 알려진 실리콘 도핑 프로세스들이 사용될 수 있다. 도 5에는 도핑 패턴이 도시되고, 이것은 단지 예시적이고, ADC 반도체 디바이스의 일반적인 표현을 위한 것이다.
ADC는 잘 알려진 CMOS 제작 프로세스들을 이용하여 완료된다. 반도체 구조들, 금속 레이어들, 및 유전체 레이어들은 실리콘 기판(예를 들면, 폴리실리콘 레이어들(22), 산화물 레이어들(24), 확산 배리어들(26), 도전성 트레이스들(30) 등) 위에 형성되어, 캐패시터들, 증폭기들, 아날로그 디지털 컨버터들, 버스들, 그리고 잘 알려진 다른 부품들 구성요소들이 아날로그에서 디지털로의 처리에 포함되도록 한다. ADC 주요 작업은 포토다이오드 신호를 모으고, 변환하고, 전송하고, 증폭하고, 또는 CMOS 이미지 센서 포토다이오드 아날로그 디바이스들과 호환 가능한 다른 작업들을 수행하는 것과 같은 포토다이오드를 다루는 것이다. 각 ADC는 적어도 하나의 포토다이오드와 판독 회로에 연결될 것이다. 도 6에 도시된 구조는 단지 예시적이고, ADC 형성과 구조의 일반적인 표현을 위한 것이다. 수직 홀들(48)은 예를 들면, 화학적 에칭 또는 레이저 적용에 의해 ADC 기판(44)을 통해 형성된다. 절연 레이어(50)(예를 들면, 산화물 레이어)는 홀들(48)의 벽면들 상에 형성된다. 그리고 나서, 홀들(48)이 도전성 물질(52)들로 채워지거나 안에 붙여지는데, 도전성 물질(52)이 ADC(42)와 라우팅 레이어(34)를 전기적으로 연결(예를 들면, 각각의 선택된 도전성 트레이스들을 연결)하기 위하여 수직 도전성 인터커넥트들을 형성하고, 차례로 라우팅 레이어(34)가 프로세서(8)에 연결된다. 그 결과 구조가 도 6에 도시된다.
제2 라우팅 레이어(54)(이전에 기술된 라우팅 레이어(34)와 유사한 디자인임)가 도 7에 도시된 바와 같이, (ADC(42)의 요소들과 전기적인 접촉을 만들면서) ADC(42)의 상부에 마운트된다.
그리고 나서, 포토 디텍터(56)가 라우팅 레이어(54) 위에 마운트된다. 포토 디텍터(56)의 형성은 확산 도핑, 이온 주입, 또는 들어오는 빛에 응답하여 전기적 신호를 생성하는 포토 디텍터(56)(또한 포토다이오드라고도 함)를 형성하기 위한 잘 알려진 프로세스들과 같은 잘 알려진 실리콘 도핑 프로세스를 이용하여 도핑된 실리콘 웨이퍼 기판(58)으로 시작한다. 그러한 포토 디텍터들은 당해 기술 분야에서 잘 알려져 있어, 여기에서 더 이상 기술하지 않는다. 본딩 인터페이스 물질(60)은 도핑된 실리콘 기판(58)의 아래 표면 위로 증착된다. 본딩 인터페이스(60)는 물질 레이어들의 혼합일 수 있고, 그리고 본딩 인터페이스(60)는 바람직하게는 전기적으로 도전성이며, 본딩제의 기능을 한다. 도전성 접착제들과 같은 본딩제들이 사용될 수 있고, 또는, 바람직하게는 섭씨 400도 아래의 녹는점을 갖는 금속 물질이 사용될 수 있다. 또한, 콜드 웰딩(cold welding), 열 압착 본딩, 금속 대 금속 본딩, 또는 상온 본딩과 같은 기술들이 사용될 수 있고, 또는, 포토 디텍터(56)가 라우팅 레이어(54)에 전기적으로 연결되도록 다른 웨이퍼 본딩 기술들과 물질들이 사용될 수 있다. 예를 들면, 라우팅 레이어(54)의 윗면 상에 노출된 트레이스 레이어(36)는 금으로 코팅될 수 있고, 포토다이오드 도핑된 실리콘 기판(58)은 인듐 레이어로 코팅될 수 있다. 두 개의 인터페이스들이 함께 압착될 때, 인듐 금 합금을 생성하기 위해서 인듐을 금에 융합시킨다. 프로세스를 보조하기 위해서 열 압축과 가열냉각(annealing)이 사용될 수 있다. 그 구조는 위 표면과 아래 표면의 양쪽 표면 상에 실리콘을 갖는다. 양쪽 실리콘 표면들은 필연적으로 또는 적절하게 박막화될 수 있다. 실리콘은 화학적 기계적 폴리싱(CMP), 플라즈마 에칭 등과 같은 당해 기술 분야에서 잘 알려진 웨이퍼 박막화 프로세스들을 이용하여 박막화된다. 포토다이오드 실리콘 기판(58)의 두께는 바람직하게는 3 ㎛ 미만이다. 프로세서 실리콘 기판(10)의 아래쪽이 바람직하게 박막화되어, 전체 구조에서 두께가 대략 100 ㎛와 같이, 200 ㎛ 미만이 된다. 그 결과 구조가 도 8에 도시된다.
포토 디텍터 어셈블리는 포토다이오드(56)의 위 표면 위에 선택적인 광 강화 레이어(optical enhancement layer)(62)를 포함할 수 있고, 이것은 반사 방지성일 수 있고 또는 양자점(quantum dot)을 포함할 수 있다. 반사 방지 레이어의 일례는 바닥 반사 방지 코팅(BARC, Bottom Anti-Reflective Coating), 실리콘 나이트라이드 레이어, 실리콘 옥사이드 레이어, 및/또는 당해 기술 분야에서 잘 알려진 다른 광 강화 물질을 포함할 수 있다. 선택적인 광 차폐 물질은 인접한 포토다이오드들 사이의 광 강화 레이어(62) 내에 형성될 수 있다. 예를 들면, 트렌치들이 광 강화 레이어들을 통해 형성되고, 광 차폐 물질(64)로 채워질 수 있다. 광 차폐 물질은 도시된 바와 같이 광 강화 레이어(62)를 통해 및/또는 포토다이오드(56)를 통해 형성될 수 있다. 후자의 경우에는, 광 차폐 물질은 광 강화 레이어들 이전에 형성될 수 있다. 광 차폐 물질의 목적은 인접한 픽셀들 사이의 크로스 토크(cross talk)를 방지하는 것이다. 선택적인 산화물 레이어(66)는 (후술될 컬러 필터 어레이(CFA, color filter array)의 본딩의 질을 향상시키기 위해) 광 강화 레이어(62) 위쪽으로 물리적 기상 증착법(PVD, physical vapor deposition)을 통해 증착될 수 있다. 컬러 필터(68)(또는 당해 기술 분야에서 잘 알려진 다른 바람직한 광 레이어(들))은 산화물 레이어(66) 위로 증착될 수 있다. 마지막으로, 선택적인 마이크로렌즈(70)가 포토 디텍터(56)의 집광(集光) 성능을 향상시키기 위해서 컬러 필터(68) 위로 형성될 수 있다. 그 결과의 포토 디텍터 어셈블리(72)는 도 9에 도시된다.
도 10에 도시된 바와 같이, 상술된 포토 디텍터 어셈블리(72)는 동일 기판들 위에 어레이로 배열된 그러한 복수의 어셈블리들로서 최적으로 제작된다(즉, 세 개의 포토 디텍터 어셈블리들(72)이 도시되지만, 최종적인 이미지 센서 내의 픽셀들의 수만큼 많은 이미지 센서들(72)이 있을 수 있기 때문에, 더 많은 어셈블리들이 바람직하다). 도 11은 4x4 어레이로 배열된 16 개의 포토 디텍터 어셈블리들(72)의 평면도를 나타낸다. 포토 디텍터 어셈블리들(72)의 수평 크기들은 도시된 바와 같이 모두 동일한 크기일 수 있고, 또는 그것들은 어레이의 중심으로부터의 거리에 따른 함수로서 변경될 수 있다(즉, 어레이의 중심에 있는 포토 디텍터 어셈블리들(72)은 가장 작은 수평 크기를 가지고, 포토 디텍터 어셈블리들(72)의 수평 크기들은 어레이의 중심으로부터 떨어진 위치에 따른 함수로서 점진적으로 증가될 수 있다). 바람직하게는, 어레이 내부 상의 포토 디텍터 어셈블리들에 대한 프로세서들로부터의 신호들은 라우팅 레이어(34)를 통해 밖으로 전기적으로 연결된다.
이미지 센서 칩(74)은 포토 디텍터 어셈블리들(72)에 전기적으로 연결되는 본드 패드들(78)과 함께, 기판(76)에 마운트된 복수의 포토 디텍터 어셈블리들(72)에 의해 정의되는 액티브 영역을 포함한다. 이미지 센서 칩(74)은 본딩 인터페이스(82)(예를 들면, 에폭시, 다이 부착 테이프, 당해 기술 분야에 잘 알려진 다른 종류의 본딩제, 등)를 이용하여 리지드(rigid) 또는 플렉스(flex) 회로 보드(80)에 마운트될 수 있다. 본딩 인터페이스(82)는 이미지 센서 칩(74)의 뒤쪽 위 또는 리지드/플렉스 회로 보드(80) 위에 증착될 수 있다. 회로 보드(80)는 전기적 라우팅(86)(예를 들면, 도전성 트레이스들)에 연결되는 본드 패드들(84)을 포함한다. 와이어 본드들(88)은 센서 칩(74)의 본드 패드들(78)을 회로 보드(80)의 본드 패드들(84)에 전기적으로 연결한다. 선택적인 렌즈 배럴(90)(하우징(92)과 하나 이상의 렌즈들(94)을 포함함)은 도 12에 도시된 바와 같이, 회로 보드(80)에(그리고 이미지 센서 칩(74) 위에) 부착될 수 있다.
이미지 센서 칩은 대안으로 도 13에 도시된 바와 같이, 플립 칩 구성으로 (즉, 센서 칩(74)의 본드 패드들(78)을 회로 보드(80)의 본드 패드들(84)에 연결하는 인터커넥트들(96)을 이용하여) 리지드/플렉스 회로 보드(80)에 부착될 수 있다. 인터커넥트들(96)은 금 스터드(stud)들, 구리 기둥(copper pillar)들, 도전성 범프들, 또는 다른 잘 알려진 플립 칩 인터커넥트 구성일 수 있다. 리지드/플렉스 회로 보드(80) 내의 윈도우(즉, 개구)(98)는 이미지 센서 칩의 액티브 영역을 노출시킨다.
본 발명은 센서 처리 성능들을 향상시키고, 처리 능력을 향상시키고, 전력 소비를 줄이고, 신호 지연을 줄이고, 이미지 시스템 크기를 줄이기 위하여 CMOS 처리 방법들을 이용하여 각각이 그 자체의 프로세서, ADC, 그리고 포토 디텍터를 갖는 일체형(self-contained)의 포토 디텍터 어셈블리들을 활용한다. 그 구조는 디지털 처리 성능을 이미지 센서 칩 내에 집적시킨다. 포토 디텍터 어셈블리들 내의 반도체 디바이스들과 구조는 단일의 집적된 디바이스로 레이어 단위로 제작된다. 제안된 디자인의 두께는 분리되어 제작된 후 나중에 결합되는 현재의 디바이스들보다 훨씬 얇아, 전체 크기가 200 ㎛ 미만이 된다. 레이어들 사이의 상호 접속은 1 ㎛ 미만이 될 수 있다.
본 발명은 상술한, 그리고 여기에 설명한 실시예(들)에 한정되지 않고, 첨부된 청구항들의 범위 내에 있는 어떠한 변형 또는 모든 변형들을 포함하는 것을 이해할 수 있다. 예를 들면, 여기에서 본 발명에 대해 언급한 것들은 어떠한 청구항 또는 청구항 용어의 범위를 제한하도록 의도되지 않지만, 대신에 하나 이상의 청구항들에 의해 포함될 수 있는 하나 이상의 특징들을 단순히 참조할 수 있다. 위에서 언급된 물질들, 프로세스들과 수치 예들은 단지 예시적인 것으로, 청구항들을 제한하는 것으로 고려되어서는 안 된다. 또한, 청구항들과 명세서로부터 명백한 것과 같이, 모든 방법 단계들이 설명된 또는 청구된 정확한 순서로 수행될 필요가 있는 것은 아니고, 오히려, 본 발명의 이미지 센서의 적절한 형성을 허용하는 임의의 순서로 수행될 수 있다. 마지막으로, 물질의 단일 레이어들은 그러한 또는 그와 유사한 물질들의 복수의 레이어들로, 그리고 반대로도, 형성될 수 있다.
여기에서 사용된, 용어 “위”는 ”직접적으로 위”(그 사이에 위치한 중개의 물질들, 구성요소들 또는 공간이 없음)와 “간접적으로 위”(그 사이에 위치한 중개의 물질들, 구성요소들 또는 공간이 있음)를 포괄적으로 포함함을 알아야 한다. 이와 유사하게, 용어 ”인접한”은 “직접적으로 인접한”(그 사이에 위치한 중개의 물질들, 구성요소들 또는 공간이 없음)과 “간접적으로 인접한”(그 사이에 위치한 중개의 물질들, 구성요소들 또는 공간이 있음)을 포함하고, “마운트된”은 “직접적으로 마운트된”(그 사이에 위치한 중개의 물질들, 구성요소들 또는 공간이 없음)과 “간접적으로 마운트된”(그 사이에 위치한 중개의 물질들, 구성요소들 또는 공간이 있음)을 포함하고, “전기적으로 연결된”은 “직접적으로 전기적으로 연결된”(구성요소들을 서로 전기적으로 연결하는 그 사이의 중개의 물질들 또는 구성요소들이 없음)과 “간접적으로 전기적으로 연결된”(요소들을 서로 전기적으로 연결하는 그 사이의 중개의 물질들 또는 구성요소들이 있음)을 포함한다. 예를 들면, “기판 위로” 구성요소를 형성하는 것은 그 사이에 하나 이상의 중개의 물질들/요소들을 갖는 기판 위에 간접적으로 구성요소를 형성하는 것뿐 아니라, 그 사이에 중개의 물질들/요소들 없이 기판 위에 직접적으로 구성요소를 형성하는 것을 포함할 수 있다.

Claims (20)

  1. 이미지 센서로서,
    제1 기판; 및
    상기 제1 기판 상에 또는 내에 위치하는 복수의 포토 디텍터 어셈블리들을 포함하고,
    상기 포토 디텍터 어셈블리들 각각은,
    제2 기판 상에 또는 내에 형성되고, 수신된 광에 응답하여 아날로그 신호를 생성하는 포토 디텍터;
    제3 기판 상에 또는 내에 형성되는 컨버터; 및
    제4 기판 상에 또는 내에 형성되는 프로세서를 포함하고,
    상기 컨버터는 상기 포토 디텍터에 전기적으로 연결되고, 상기 아날로그 신호를 디지털 신호로 변환하기 위한 회로를 포함하고,
    상기 프로세서는 상기 컨버터에 전기적으로 연결되고, 상기 디지털 신호를 처리하기 위한 회로를 포함하는 것을 특징으로 하는 이미지 센서.
  2. 청구항 1에 있어서,
    상기 복수의 포토 디텍터 어셈블리들 각각에 대해, 상기 컨버터는 제1 라우팅 레이어에 의해 상기 포토 디텍터에 전기적으로 연결되고,
    상기 제1 라우팅 레이어는,
    상기 제2 기판과 상기 제3 기판 사이에 위치하는 제5 기판; 및
    상기 포토 디텍터로부터 상기 컨버터로 상기 아날로그 신호를 전달하는 상기 제5 기판 내의 적어도 하나의 도전성 트레이스를 포함하는 것을 특징으로 하는 이미지 센서.
  3. 청구항 2에 있어서,
    상기 복수의 포토 디텍터 어셈블리들 각각에 대해, 상기 프로세서는 제2 라우팅 레이어에 의해 상기 컨버터에 전기적으로 연결되고,
    상기 제2 라우팅 레이어는,
    상기 제3 기판과 상기 제4 기판 사이에 위치하는 제6 기판; 및
    상기 컨버터로부터 상기 프로세서로 상기 디지털 신호를 전달하는 상기 제6 기판 내의 적어도 하나의 도전성 트레이스를 포함하는 것을 특징으로 하는 이미지 센서.
  4. 청구항 1에 있어서,
    상기 복수의 포토 디텍터 어셈블리들 각각에 대해, 상기 디지털 신호는 컬러, 초점(focus), 및 이미지 선명도(sharpness) 중 적어도 하나를 포함하는 상기 수신된 광의 특성들에 해당하고, 상기 디지털 신호를 처리하기 위한 상기 회로가 상기 특성들 중 적어도 하나에 대하여 상기 디지털 신호를 수정하는 것을 특징으로 하는 이미지 센서.
  5. 청구항 1에 있어서,
    상기 복수의 포토 디텍터 어셈블리들 각각은 상기 포토 디텍터 위에 위치하는 반사 방지 코팅(anti-reflective coating)을 더 포함하는 이미지 센서.
  6. 청구항 1에 있어서,
    상기 복수의 포토 디텍터 어셈블리들 각각은 상기 포토 디텍터 위에 위치하는 컬러 필터를 더 포함하는 이미지 센서.
  7. 청구항 1에 있어서,
    상기 복수의 포토 디텍터 어셈블리들 각각은 상기 포토 디텍터 위에 위치하는 렌즈를 더 포함하는 이미지 센서.
  8. 청구항 1에 있어서,
    모든 상기 복수의 포토 디텍터 어셈블리들의 상기 제4 기판들이 하나의 공통 기판으로 일체로(integrally) 형성되는 것을 특징으로 하는 이미지 센서.
  9. 청구항 1에 있어서,
    상기 제1 기판은 상기 복수의 포토 디텍터 어셈블리들에 전기적으로 연결되는 본드 패드들을 포함하는 것을 특징으로 하는 이미지 센서.
  10. 청구항 9에 있어서,
    상기 제1 기판에 마운트되는 회로 보드; 및
    각각 상기 제1 기판의 상기 본드 패드들 중 하나와 상기 회로 보드의 본드 패드들 중 하나의 사이에 전기적으로 연결되는 와이어 본드들을 더 포함하고,
    상기 회로 보드는,
    전기적 트레이스들; 및
    상기 전기적 트레이스들에 전기적으로 연결되는 상기 본드 패드들을 포함하는 것을 특징으로 하는 이미지 센서.
  11. 청구항 9에 있어서,
    상기 제1 기판에 마운트되는 회로 보드; 및
    각각 상기 제1 기판의 상기 본드 패드들 중 하나와 상기 회로 보드의 본드 패드들 중 하나의 사이에 전기적으로 연결되는 전기적 인터커넥트들을 더 포함하고,
    상기 회로 보드는,
    전기적 트레이스들; 및
    상기 전기적 트레이스들에 전기적으로 연결되는 상기 본드 패드들을 포함하는 것을 특징으로 하는 이미지 센서.
  12. 청구항 11에 있어서,
    상기 회로 보드는 개구를 포함하고, 상기 포토 디텍터 어셈블리들이 상기 개구를 통과하는 광을 수신하도록 위치되는 것을 특징으로 하는 이미지 센서.
  13. 청구항 1에 있어서,
    렌즈 어셈블리를 더 포함하고,
    상기 렌즈 어셈블리는,
    하우징; 및
    상기 하우징에 마운트되는 하나 이상의 렌즈들을 포함하고,
    상기 포토 디텍터 어셈블리는 상기 하나 이상의 렌즈들을 통과하는 광을 수신하도록 위치되는 것을 특징으로 하는 이미지 센서.
  14. 청구항 1에 있어서,
    상기 복수의 포토 디텍터 어셈블리들은 상기 제1 기판 상에 또는 내에 2 차원 어레이로 배열되고, 상기 2 차원 어레이의 중심에 있는 포토 디텍터 어셈블리들이 상기 2 차원 어레이의 주변에 있는 포토 디텍터 어셈블리들보다 더 작은 수평 크기(lateral size)를 갖는 것을 특징으로 하는 이미지 센서.
  15. 이미지 센서를 형성하는 방법에 있어서,
    제1 기판을 제공하는 단계; 및
    상기 제1 기판 상에 또는 내에 위치하는 복수의 포토 디텍터 어셈블리들 각각을 형성하는 단계를 포함하고,
    상기 복수의 포토 디텍터 어셈블리들 각각을 형성하는 단계는,
    제2 기판의 상에 또는 내에 포토 디텍터- 상기 포토 디텍터는 수신된 광에 대응하여 아날로그 신호를 생성함-를 형성하는 단계;
    제3 기판 상에 또는 내에 컨버터를 형성하는 단계;
    제4 기판 상에 또는 내에 프로세서를 형성하는 단계;
    상기 컨버터-상기 컨버터는 상기 아날로그 신호를 디지털 신호로 변환하기 위한 회로를 포함함-를 상기 포토 디텍터에 전기적으로 연결시키는 단계; 및
    상기 프로세서-상기 프로세서는 상기 디지털 신호를 처리하기 위한 회로를 포함함-를 상기 컨버터에 전기적으로 연결시키는 단계를 포함하는 것을 특징으로 하는 방법.
  16. 청구항 15에 있어서,
    상기 복수의 포토 디텍터 어셈블리들 각각에 대해, 상기 컨버터를 상기 포토 디텍터에 연결시키는 단계는 상기 제2 기판과 상기 제3 기판 사이에 제1 라우팅 레이어를 형성하는 단계를 포함하고,
    상기 제1 라우팅 레이어는,
    상기 제2 기판과 상기 제3 기판 사이에 위치하는 제5 기판; 및
    상기 포토 디텍터로부터 상기 컨버터로 상기 아날로그 신호를 전달하는 상기 제5 기판 내의 적어도 하나의 도전성 트레이스를 포함하는 것을 특징으로 하는 방법.
  17. 청구항 16에 있어서,
    상기 복수의 포토 디텍터 어셈블리들 각각에 대해, 상기 프로세서를 상기 컨버터에 연결시키는 단계는 상기 제3 기판과 상기 제4 기판 사이에 제2 라우팅 레이어를 형성하는 단계를 포함하고,
    상기 제2 라우팅 레이어는,
    상기 제3 기판과 상기 제4 기판 사이에 위치하는 제6 기판; 및
    상기 컨버터로부터 상기 프로세서로 상기 디지털 신호를 전달하는 상기 제6 기판 내의 적어도 하나의 도전성 트레이스를 포함하는 것을 특징으로 하는 방법.
  18. 청구항 15에 있어서,
    상기 복수의 포토 디텍터 어셈블리들의 상기 포토 디텍터들 각각의 위에 반사 방지 코팅, 컬러 필터, 및 렌즈들을 형성하는 단계를 더 포함하는 방법.
  19. 청구항 15에 있어서,
    모든 상기 복수의 포토 디텍터 어셈블리들의 상기 제4 기판들이 하나의 공통 기판으로 일체로 형성되는 것을 특징으로 하는 방법.
  20. 청구항 15에 있어서,
    상기 제1 기판 상에 상기 복수의 포토 디텍터 어셈블리들에 전기적으로 연결되는 본드 패드들을 형성하는 단계;
    상기 제1 기판에 회로 보드를 마운트하는 단계; 및
    상기 제1 기판의 상기 본드 패드들 각각을 상기 회로 보드의 본드 패드들 중 하나에 전기적으로 연결시키는 단계를 더 포함하고,
    상기 회로 보드는,
    전기적 트레이스들; 및
    상기 전기적 트레이들에 전기적으로 연결되는 상기 본드 패드들을 포함하는 것을 특징으로 하는 방법.
KR1020140175959A 2013-12-09 2014-12-09 3 차원 시스템-온-칩 이미지 센서 패키지 KR20150067079A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361913627P 2013-12-09 2013-12-09
US61/913,627 2013-12-09
US14/554,601 US9667900B2 (en) 2013-12-09 2014-11-26 Three dimensional system-on-chip image sensor package
US14/554,601 2014-11-26

Publications (1)

Publication Number Publication Date
KR20150067079A true KR20150067079A (ko) 2015-06-17

Family

ID=53272415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140175959A KR20150067079A (ko) 2013-12-09 2014-12-09 3 차원 시스템-온-칩 이미지 센서 패키지

Country Status (5)

Country Link
US (1) US9667900B2 (ko)
KR (1) KR20150067079A (ko)
CN (1) CN104701333B (ko)
HK (1) HK1207204A1 (ko)
TW (1) TWI594406B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496247B2 (en) * 2013-08-26 2016-11-15 Optiz, Inc. Integrated camera module and method of making same
WO2017168665A1 (ja) 2016-03-30 2017-10-05 株式会社ニコン 特徴抽出素子、特徴抽出システム、および判定装置
CN108881877B (zh) * 2017-05-12 2020-07-24 京东方科技集团股份有限公司 显示处理装置及其显示处理方法以及显示装置
US10879291B2 (en) * 2018-11-27 2020-12-29 Raytheon Company Stacked sensor with integrated capacitors
KR20210012302A (ko) * 2019-07-24 2021-02-03 삼성전자주식회사 이미지 센서 칩을 포함하는 반도체 패키지 및 이의 제조 방법
US11309342B2 (en) 2019-09-23 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy vertical transistor structure to reduce cross talk in pixel sensor
FR3114439B1 (fr) 2020-09-18 2022-10-07 Commissariat Energie Atomique Circuit microelectronique tridimensionnel a repartition optimisee de ses fonctions numerique et analogique

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800199B2 (en) * 2003-06-24 2010-09-21 Oh Choonsik Semiconductor circuit
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
IL133453A0 (en) 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
JP3713418B2 (ja) * 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
US6909554B2 (en) * 2000-12-27 2005-06-21 Finisar Corporation Wafer integration of micro-optics
US6521881B2 (en) 2001-04-16 2003-02-18 Kingpak Technology Inc. Stacked structure of an image sensor and method for manufacturing the same
EP1419102A2 (de) 2001-08-24 2004-05-19 Schott Ag Verfahren zur herstellung von mikro-elektromechanischen bauelementen
WO2003041174A1 (fr) * 2001-11-05 2003-05-15 Mitsumasa Koyanagi Capteur d'images a semi-conducteur et procede de fabrication associe
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
US7863748B2 (en) * 2003-06-24 2011-01-04 Oh Choonsik Semiconductor circuit and method of fabricating the same
CN100587962C (zh) 2003-07-03 2010-02-03 泰塞拉技术匈牙利公司 用于封装集成电路器件的方法和设备
DE10344768B3 (de) 2003-09-26 2005-08-18 Siemens Ag Optisches Modul mit federndem Element zwischen Linsenhalter und Schaltungsträger und optisches System
DE10344770A1 (de) 2003-09-26 2005-05-04 Siemens Ag Optisches Modul und optisches System
US7335972B2 (en) 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
US8970049B2 (en) * 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
US7417293B2 (en) * 2004-04-27 2008-08-26 Industrial Technology Research Institute Image sensor packaging structure
JP5052130B2 (ja) * 2004-06-04 2012-10-17 カミヤチョウ アイピー ホールディングス 三次元積層構造を持つ半導体装置及びその製造方法
TWI250596B (en) 2004-07-23 2006-03-01 Ind Tech Res Inst Wafer-level chip scale packaging method
US7576767B2 (en) 2004-07-26 2009-08-18 Geo Semiconductors Inc. Panoramic vision system and method
US7417674B2 (en) 2004-08-25 2008-08-26 Micron Technology, Inc. Multi-magnification color image sensor
WO2006077739A1 (ja) * 2004-12-28 2006-07-27 Mitsumasa Koyanagi 自己組織化機能を用いた集積回路装置の製造方法及び製造装置
US7268410B1 (en) 2005-01-24 2007-09-11 National Semiconductor Corporation Integrated switching voltage regulator using copper process technology
EP1686789A1 (en) 2005-01-31 2006-08-02 STMicroelectronics (Research & Development) Limited Imaging system utilizing imaging lens and image sensor and method for aligning optical axis therein
KR100672995B1 (ko) 2005-02-02 2007-01-24 삼성전자주식회사 이미지 센서의 제조 방법 및 그에 의해 형성된 이미지 센서
US7705465B2 (en) 2005-04-01 2010-04-27 Panasonic Corporation Surface-mount type optical semiconductor device and method for manufacturing the same
US20070190747A1 (en) 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
KR100817060B1 (ko) 2006-09-22 2008-03-27 삼성전자주식회사 카메라 모듈 및 그 제조 방법
US8049256B2 (en) * 2006-10-05 2011-11-01 Omnivision Technologies, Inc. Active pixel sensor having a sensor wafer connected to a support circuit wafer
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7482646B2 (en) * 2006-10-18 2009-01-27 Hejian Technology (Suzhou) Co., Ltd. Image sensor
CN101170118B (zh) 2006-10-25 2010-11-10 鸿富锦精密工业（深圳）有限公司 影像感测器封装、影像感测器模组及它们的制造方法
US7807508B2 (en) 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7935568B2 (en) 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
JP5023663B2 (ja) * 2006-11-07 2012-09-12 ソニー株式会社 撮像装置、撮像方法
US7781781B2 (en) 2006-11-17 2010-08-24 International Business Machines Corporation CMOS imager array with recessed dielectric
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US7423335B2 (en) 2006-12-29 2008-09-09 Advanced Chip Engineering Technology Inc. Sensor module package structure and method of the same
US20080156518A1 (en) 2007-01-03 2008-07-03 Tessera, Inc. Alignment and cutting of microelectronic substrates
US7593636B2 (en) 2007-02-01 2009-09-22 Tessera, Inc. Pin referenced image sensor to reduce tilt in a camera module
US20080191297A1 (en) 2007-02-12 2008-08-14 Advanced Chip Engineering Technology Inc. Wafer level image sensor package with die receiving cavity and method of the same
US20080197435A1 (en) 2007-02-21 2008-08-21 Advanced Chip Engineering Technology Inc. Wafer level image sensor package with die receiving cavity and method of making the same
JP5584474B2 (ja) 2007-03-05 2014-09-03 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
US7541256B2 (en) 2007-03-28 2009-06-02 Sarnoff Corporation Method of fabricating back-illuminated imaging sensors using a bump bonding technique
CN100546026C (zh) 2007-04-29 2009-09-30 鸿富锦精密工业（深圳）有限公司 影像摄取装置
SG149709A1 (en) 2007-07-12 2009-02-27 Micron Technology Inc Microelectronic imagers and methods of manufacturing such microelectronic imagers
US8136071B2 (en) * 2007-09-12 2012-03-13 Neal Solomon Three dimensional integrated circuits and methods of fabrication
KR100866619B1 (ko) 2007-09-28 2008-11-03 삼성전기주식회사 웨이퍼 레벨의 이미지센서 모듈 및 그 제조방법, 그리고카메라 모듈
EP2213148A4 (en) 2007-10-10 2011-09-07 Tessera Inc ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED
US8212328B2 (en) 2007-12-05 2012-07-03 Intellectual Ventures Ii Llc Backside illuminated image sensor
US7884015B2 (en) * 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US8110884B2 (en) 2007-12-18 2012-02-07 Micron Technology, Inc. Methods of packaging imager devices and optics modules, and resulting assemblies
US20100053407A1 (en) 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
US20090212381A1 (en) 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
TW200952142A (en) 2008-06-13 2009-12-16 Phoenix Prec Technology Corp Package substrate having embedded semiconductor chip and fabrication method thereof
US7919348B2 (en) 2008-06-13 2011-04-05 Aptina Imaging Corporation Methods for protecting imaging elements of photoimagers during back side processing
US20100001305A1 (en) 2008-07-07 2010-01-07 Visera Technologies Company Limited Semiconductor devices and fabrication methods thereof
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
JP5367323B2 (ja) 2008-07-23 2013-12-11 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
US7855455B2 (en) * 2008-09-26 2010-12-21 International Business Machines Corporation Lock and key through-via method for wafer level 3 D integration and structures produced
US7875948B2 (en) 2008-10-21 2011-01-25 Jaroslav Hynecek Backside illuminated image sensor
KR101545630B1 (ko) 2008-12-26 2015-08-19 주식회사 동부하이텍 후면 수광 이미지센서의 제조방법
JP2010166004A (ja) 2009-01-19 2010-07-29 Panasonic Corp 半導体装置及びその製造方法
JP2010192866A (ja) 2009-01-20 2010-09-02 Panasonic Corp 光学デバイス、固体撮像装置、及び光学デバイスの製造方法
US8193555B2 (en) * 2009-02-11 2012-06-05 Megica Corporation Image and light sensor chip packages
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
US8232541B2 (en) 2009-04-14 2012-07-31 Intersil Americas Inc. Optical sensors that reduce specular reflections
US8111730B2 (en) 2009-08-20 2012-02-07 International Business Machines Corporation 3D optoelectronic packaging
US8290008B2 (en) 2009-08-20 2012-10-16 International Business Machines Corporation Silicon carrier optoelectronic packaging
JP5442394B2 (ja) 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US8476738B2 (en) 2010-06-29 2013-07-02 Chien-Hung Liu Electronic package with stacked semiconductor chips
US8697569B2 (en) 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
JP5468486B2 (ja) * 2010-07-26 2014-04-09 ルネサスエレクトロニクス株式会社 半導体集積回路
US8686565B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Stacked chip assembly having vertical vias
US8685793B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Chip assembly having via interconnects joined by plating
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8188897B2 (en) * 2010-10-29 2012-05-29 Hewlett-Packard Development Company, L.P. Analog to digital converter
US20120167392A1 (en) * 2010-12-30 2012-07-05 Stmicroelectronics Pte. Ltd. Razor with chemical and biological sensor
US8552518B2 (en) 2011-06-09 2013-10-08 Optiz, Inc. 3D integrated microelectronic assembly with stress reducing interconnects
US8546900B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8604576B2 (en) 2011-07-19 2013-12-10 Opitz, Inc. Low stress cavity package for back side illuminated image sensor, and method of making same
US9018725B2 (en) 2011-09-02 2015-04-28 Optiz, Inc. Stepped package for image sensor and method of making same
US8796800B2 (en) 2011-11-21 2014-08-05 Optiz, Inc. Interposer package for CMOS image sensor and method of making same
JP6214132B2 (ja) * 2012-02-29 2017-10-18 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
US8692344B2 (en) * 2012-03-16 2014-04-08 Optiz, Inc Back side illuminated image sensor architecture, and method of making same
US20130249031A1 (en) 2012-03-22 2013-09-26 Vage Oganesian Quantum Efficiency Back Side Illuminated CMOS Image Sensor And Package, And Method Of Making Same
TWI518886B (zh) 2012-04-24 2016-01-21 精材科技股份有限公司 光感裝置及其製法

Also Published As

Publication number Publication date
US9667900B2 (en) 2017-05-30
US20150163425A1 (en) 2015-06-11
TWI594406B (zh) 2017-08-01
CN104701333B (zh) 2018-04-06
HK1207204A1 (en) 2016-01-22
CN104701333A (zh) 2015-06-10
TW201528490A (zh) 2015-07-16

Similar Documents

Publication Publication Date Title
US9667900B2 (en) Three dimensional system-on-chip image sensor package
JP6796169B2 (ja) 垂直積層型画像センサ
US20200152685A1 (en) Semiconductor Device and Method of Manufacturing the Same, and Electronic Apparatus
TWI566338B (zh) 成像裝置，成像系統及製造雙面相機組件之方法
US11152417B2 (en) Anchor structures and methods for uniform wafer planarization and bonding
KR101474606B1 (ko) 수직으로 집적된 이미지 센서 칩 및 그 형성 방법
US8945967B2 (en) Photosensitive imaging device and method for forming semiconductor device
CN102332457B (zh) 高光效cmos图像传感器
CN205564751U (zh) 图像传感器和图像系统
WO2021146860A1 (zh) 堆叠式的芯片、制造方法、图像传感器和电子设备
TW200836336A (en) Solid-state imaging device, method of making the same, and imaging apparatus
CN110945660B (zh) 堆叠式的芯片、制造方法、图像传感器和电子设备
Lu Advancement of chip stacking architectures and interconnect technologies for image sensors
CN210866179U (zh) 堆叠式的图像传感芯片、图像传感器和电子设备
US20230387172A1 (en) Anchor Structures And Methods For Uniform Wafer Planarization And Bonding
US20090194798A1 (en) Backside illuminated imaging sensor having a carrier substrate and a redistribution layer
KR101571353B1 (ko) 이미지 센서 및 그의 제조 방법
US10622391B2 (en) Imaging systems with through-oxide via connections
US11201187B2 (en) CMOS image sensor packaging structure and fabrication method thereof, and camera device
KR101234340B1 (ko) 이미지센서 모듈, 이를 포함하는 영상장치 및 이미지센서 모듈 제조방법
CN111769127A (zh) 图像传感器、基于飞行时间技术的摄像装置及制备方法
KR101025087B1 (ko) 이미지센서 및 그 제조방법
JPH04127472A (ja) 光検知器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E801 Decision on dismissal of amendment
E601 Decision to refuse application
E601 Decision to refuse application
E801 Decision on dismissal of amendment