CN104701333B - 三维芯片上系统图像传感器封装 - Google Patents

Abstract

三维芯片上系统图像传感器封装。图像传感器，其包括第一衬底和布置在第一衬底上或中的多个光电检测器组件。光电检测器组件中的每一个光电检测器组件包括：在第二衬底上或中形成并配置成响应于接收到的光而生成模拟信号的光电检测器；在第三衬底上或中形成的转换器，其中转换器电耦合到光电检测器并包括用于将模拟信号转换成数字信号的电路；在第四衬底上或中形成的处理器，其中处理器电耦合到转换器并包括用于处理数字信号的电路。

Description

三维芯片上系统图像传感器封装

相关申请

本申请要求2013年12月9日提交的美国临时申请No.61/913,627的权益，并且其通过引用并入本文中。

技术领域

本发明涉及封装图像传感器。

背景技术

目前已知将具有图像传感器装置的处理器封装在堆叠式系统级封装（SIP）配置中。见例如通过引用被并入本文的美国专利6,521,881。在这样的配置中，处理器被特别设计成处理由图像传感器管芯产生的信号。图像传感器管芯经由引线接合和插入器连接到处理器。这个配置的一个缺点是，传感器输出信号具有相对长的传播路径（即，通过引线接合、通过插入器和通过更多的引线接合），这减小了效率并限制了图像传感器系统的能力。传感器管芯具有基本预处理功能，例如将模拟信号转换成数字信号。然而，传感器管芯没有任何后处理能力。此外，这个配置消耗过多数量的空间——垂直地和水平地两者。

一个常规解决方案是在2D芯片上系统（SOC）配置中形成处理器和图像传感器。见例如欧洲专利1686789。在这个配置中，处理器在与图像传感器相同的管芯上形成。这个设计与SIP配置比较改进（减小）了信号传播距离，但传播距离仍然相对长。此外，通过使用SOC配置，处理器区域可能是显著受限的，因而限制了形成处理器的可用晶体管的数量（且因此限制了其处理能力和性能）。在一些情况下，只有基本图像传感器控制逻辑被集成在与传感器相同的管芯上。

另一常规解决方案是2.5D/3D封装技术，其涉及将已分开制作和完成的半导体模块/晶片安装在彼此的顶部上。这个解决方案减小了总尺寸（稍微），并可减小传播信号距离（稍微）。然而，这个解决方案仍然要求分开制作的部件的小心集成，且只将大小和传播信号距离减小到仅仅特定程度。

很多常规移动装置依赖于移动装置的主处理器（即，应用处理器）来处理图像传感器信号。图像捕获和图像处理的步骤包括CMOS图像传感器捕获光信息并生成模拟信号，将模拟信息转换成原始数字数据，并将原始数字数据转移到应用处理器。应用处理器使用图像处理软件来将原始数字数据转变成数字图像。这个过程流程依赖于用于数字图像处理的应用处理器。然而，数字图像处理要求来自处理器的很多处理能力和计算能力，且很多高级计算算法由于这样的约束而并不充分地适合于移动电话平台。虽然应用处理器可具有极大的灵活性，然而折衷是应用特定处理，这意味着处理器可处理数据但不以快速和有效的方式。应用处理器也相对远离图像处理器，所以对传感器装置的任何反馈或调整被极大地延迟。应用处理器需要管理不仅图像传感器而且整个移动装置，同时处理原始图像数据。原始图像数据在大小上非常大，且转移这样的文件花费相当大的资源和极大的延迟。

一些移动装置使用与应用处理器芯片分离的3D-SOC芯片来处理图像数据。由3D-SOC芯片执行的图像捕获过程包括捕获光信息并生成模拟信号，将模拟信息转换成原始数字数据，处理原始数字数据并借助于硬件加速将它转换成数字图像，以及将经处理的数字图像转移到应用处理器。这个过程流程使能不是充分地适合于移动电话平台的高级计算算法。3D-SOC处理器是特定于数字图像处理的应用。硬件加速允许原始数据以快速和有效的方式被处理。3D-SOC芯片具有在图像传感器之下的可小于2 µm的集成处理器，使得信号时延被极大地减小。该配置基于原始数字数据来使能快速和高级照相机系统自校正机制，并产生用于数字图像处理的原始数字数据的最佳可能集合。应用处理器被释放以管理其它任务，改进了总移动装置性能。经处理的图像数据在大小上非常小，所以在当前移动装置中转移这样的文件数据在系统任务负荷上是可忽略不计的。因此，需要较小的、更可靠地被制作并提供较短的信号传播距离的改进的3D-SOC照相机芯片。

发明内容

前面提到的问题和需要由图像传感器处理，图像传感器包括第一衬底和布置在第一衬底上或中的多个光电检测器组件。光电检测器组件中的每一个光电检测器组件包括：在第二衬底上或中形成并配置成响应于接收到的光而生成模拟信号的光电检测器；在第三衬底上或中形成的转换器，其中转换器电耦合到光电检测器并包括用于将模拟信号转换成数字信号的电路；在第四衬底上或中形成的处理器，其中处理器电耦合到转换器并包括用于处理数字信号的电路。

形成图像传感器的方法包括：提供第一衬底并通过下列步骤来形成布置在第一衬底上或中的多个光电检测器组件中的每一个光电检测器组件：在第二衬底上或中形成光电检测器，其中光电检测器被配置成响应于接收到的光而生成模拟信号；在第三衬底上或中形成转换器；在第四衬底上或中形成处理器；将转换器电耦合到光电检测器，其中转换器包括用于将模拟信号转换成数字信号的电路；以及将处理器电耦合到转换器，其中处理器包括用于处理数字信号的电路。

通过回顾说明书、权利要求和附图，本发明的其它目的和特征将变得明显。

附图说明

图1-9是示出在制作本发明的光电检测器组件时的步骤的侧横截面视图。

图10是示出并排地被制作的光电检测器组件的侧横截面视图。

图11是光电检测器组件的4x4阵列的顶视图。

图12是安装到电路板的图像传感器芯片的侧横截面视图。

图13是在倒装芯片配置中安装到电路板的图像传感器芯片的侧横截面视图。

具体实施方式

本发明是光子传感器和处理器的3D-SOC集成。图1-9是示出三维芯片上系统光电检测器组件（每像素多达一个组件）的制作的侧横截面视图。制作过程通过形成处理器8开始，处理器8以提供优选地具有在从100µm到700µm的范围内的厚度的硅衬底10开始。杂质被注入到硅衬底顶表面内。可使用硅掺杂工艺例如扩散掺杂、离子注入和任何其它公知的掺杂工艺来执行注入。附加的杂质被选择性地注入已经掺杂的硅中以形成处理器电路元件和图案，例如隔离区12、阱区（例如P掺杂衬底或P阱14、N阱16等）、掺杂区（例如P掺杂区18、N掺杂区20）、P-N结和在用于形成处理器的领域中公知的其它半导体图案。虽然掺杂的至少一层被使用，但掺杂可在各种深度和区域处重复很多次，从而生成掺杂硅层。可使用公知的硅掺杂工艺例如扩散掺杂、离子注入和任何其它公知的工艺。掺杂图案在图1中示出并且仅作为处理器半导体装置的一般表示是示例性的。

通过使用公知的互补金属氧化物半导体（CMOS）制作工艺来完成处理器8的制作。半导体结构、金属层和介电层在硅衬底10之上形成，导致多晶硅层22、氧化物层24、扩散势垒26、栅极结构28、导电迹线30、晶体管结构32、存储器单元高速缓冲存储器、模数转换器（ADC）、总线和公知被包括在处理器单元中且不在本文进一步描述的任何其它部件。处理器的主要任务是处理图像处理相关任务，例如颜色校正、自动聚焦、像素插补、图像锐化和任何其它适当的图像处理相关任务。图2所示的结构仅仅是示例性的，且意图作为处理器形成和结构的一般表示。任何其它适当的半导体结构例如三栅极、垂直晶体管、堆叠式晶体管等可被使用，且它们的信息过程在本领域中是公知的且不在本文被进一步描述。

使用公知的互补金属氧化物半导体（CMOS）制作工艺，布线层34在处理器8之上形成。布线层34包括导电迹线36和在介电衬底40上和/或穿过介电衬底40延伸的垂直互连38。布线层34提供到处理器8的半导体和金属结构（例如晶体管、存储器单元、总线等）的电连接。优选地，在布线层的顶部上的导电迹线36保持暴露（其将用于电连接到如下所述的模数转换器（ADC））。在布线层中的每一层优选地在厚度上是0.5 µm或更小。在图3中示出结果结构。

接着以使用公知的硅掺杂工艺例如扩散掺杂、离子注入或任何其它公知的工艺来掺杂的硅衬底44开始形成ADC 12。接合界面材料46被沉积在衬底44的底表面上、在布线层34上或在这两者上。接合界面材料46优选地是具有介电性质的粘合剂，例如反应固化粘合剂、热固化粘合剂或在本领域中公知的任何其它类型的晶片接合剂。粘合剂层优选地在厚度上是0.5 µm或更小。ADC衬底44然后经由接合界面材料46接合到布线层34上。可使用本领域中公知的晶片薄化工艺来使硅衬底44变薄。可使用技术例如化学机械抛光（CMP）、等离子体蚀刻或任何其它技术。优选地，衬底44的厚度小于2 µm。例如大约0.5 µm。在图4中示出结果结构。

附加的杂质被选择性地注入已经掺杂的硅衬底44中以形成ADC电路元件和图案，例如隔离区12、阱区（例如P掺杂衬底或P阱14、N阱16等）、掺杂区（例如P掺杂区18、N掺杂区20）、P-N结和在用于形成ADC的领域中公知的其它半导体图案。虽然掺杂的至少一层被使用，但掺杂可在各种深度和区域处重复很多次，从而产生掺杂硅层。可使用公知的硅掺杂工艺例如扩散掺杂、离子注入和任何其它公知的工艺。掺杂图案在图5中示出且仅是示例性的，并且意图作为ADC半导体装置的一般表示。

通过使用公知的互补金属氧化物半导体（CMOS）制作工艺来完成ADC。半导体结构、金属层和介电层在硅衬底（例如多晶硅层22、氧化物层24、扩散势垒26、导电迹线30等）之上形成，导致电容器、放大器、模数转换器、总线和已知被包括在模数处理中的任何其它部件。ADC的主要任务是管理光电二极管，例如收集、转换、传输和放大光电二极管信号或执行与CMOS图像传感器光电二极管模拟装置兼容的任何其它任务。每一个ADC将连接到至少1个光电二极管和读出电路。图6所示的结构仅仅是示例性的，且意图作为ADC形成和结构的一般表示。通过例如化学蚀刻或激光施加来穿过ADC衬底44形成垂直孔48。绝缘层50（例如氧化物）在孔48的壁上形成。孔48然后用导电材料52填充或加衬，其中导电材料52形成用于电连接ADC 42和布线层34的垂直导电互连（例如连接每一个的选定导电迹线），且其中布线层34转而连接到处理器8。在图6中示出结果结构。

（与前面描述的布线层34类似的设计的）第二布线层54被安装到ADC 42的顶部（产生与ADC 42的元件的电接触），如图7所示。

光电检测器56然后被安装在布线层54之上。光电检测器56的形成以硅晶片衬底58开始，硅晶片衬底58使用公知的硅掺杂工艺来进行掺杂，所述公知的硅掺杂工艺例如是扩散掺杂、离子注入或用来形成响应于进入的光而生成电信号的光电检测器56（也被称为光电二极管）的任何其它公知的工艺。这样的光电检测器在本领域中是公知的且不在本文被进一步描述。接合界面材料60被沉积在掺杂硅衬底58的底表面之上。接合界面60可以是材料层的混合，且优选地是导电的并充当接合剂。可使用接合剂例如导电粘合剂，或可使用优选地具有在400摄氏度以下的熔融温度的金属材料。也可使用技术例如冷焊、热压缩接合、金属到金属接合或室温接合，或可使用任何其它晶片接合技术和材料，使得光电检测器56电耦合到布线层54。例如，可用金涂覆在布线层54的顶表面上暴露的迹线层36，且可用铟层涂覆光电二极管掺杂硅衬底58。当这两个界面被压在一起时，铟熔化到金中以生成铟金合金。热压缩和退火可用于帮助该过程。该结构具有在顶表面和底表面两者上的硅。硅表面都可在必要或适当时变薄。使用在本领域中公知的晶片薄化工艺例如化学机械抛光（CMP）、等离子体蚀刻等来使硅变薄。光电二极管硅衬底58的厚度优选地小于3 µm。处理器硅衬底10的底侧面优选地变薄，使得整个结构在厚度上小于200 µm，例如大约100 µm。在图8中示出结果结构。

光电检测器组件可包括在光电二极管56的顶表面之上的可选的光增强层62，其可以是抗反射的或包括量子点。一个示例性抗反射层可包括底部抗反射涂层（BARC）、氮化硅层、氧化硅层和/或在本领域中公知的任何其它光增强材料。可选的光屏蔽材料可在相邻光电二极管之间的光增强层62中形成。例如，沟槽可穿过光增强层而形成并填充有光屏蔽材料64。光屏蔽材料可如所示穿过光增强层62和/或穿过光电二极管56而形成。在后一情况下，光屏蔽材料可在光增强层之前形成。光屏蔽材料的目的是防止在相邻像素之间的串扰。可选的氧化物层56可通过物理气相沉积而沉积在光增强层62上（用于改进下面讨论的滤色器阵列（CFA）的接合质量）。滤色器68（或在本领域中公知的任何其它期望的一个或多个光学层）可被沉积在氧化物层66上。最后，可选的微透镜70可在滤色器68之上形成以改进光电检测器56的光收集能力。在图9中示出结果光电检测器组件72。

上面描述的光电检测器组件72被最好地制作为布置在相同衬底上的阵列中的多个这样的组件，如图10所示（即，示出三个光电检测器组件72，但多得多的光电检测器组件是优选的，因为可以有与在最终图像传感器中有的像素的数量一样多的图像传感器72）。图11示出布置在4x4阵列中的16个光电检测器组件72的顶视图。光电检测器组件72的横向大小可以如所示都是相同的大小，或它们可根据离阵列的中心的距离而改变（即，在阵列的中心处的光电检测器组件72具有最小的横向大小，且光电检测器组件72的横向大小可根据远离阵列的中心的位置而逐渐增加）。优选地，通过布线层34来电耦合出来自在阵列的内部上的光电检测器组件的处理器的信号。

图像传感器芯片74包括由安装到衬底76的多个光电检测器组件72限定的有源区域连同电耦合到光电检测器组件72的接合焊盘78。图像传感器芯片74可使用接合界面82（例如环氧树脂、管芯附着带、在本领域中公知的其它类型的接合剂等）安装到刚性或柔性电路板80。接合界面82可沉积在图像传感器芯片74的背面上或刚性/柔性电路板80上。电路板80包括连接到电路布线86（例如导电迹线）的接合焊盘84。引线接合88将传感器芯片74的接合焊盘78电连接到电路板80的接合焊盘84。可选的透镜镜筒90（其包括壳体92和一个或多个透镜94）可附着到电路板80（且在图像传感器芯片74之上），如图12所示。

图像传感器芯片可以在倒装芯片配置中替换地附着到刚性/柔性电路板80（即，使用互连96来将传感器芯片74的接合焊盘78连接到电路板80的接合焊盘84），如图13所示。互连96可以是金螺柱、铜柱、导电凸起或任何其它公知的倒装芯片互连配置。在刚性/柔性电路板80中的窗口（即，孔）98暴露图像传感器芯片的有源区域。

本发明利用自持的光电检测器组件，每一个光电检测器组件具有其自己的处理器、ADC和光电检测器，使用互补金属氧化物半导体（CMOS）处理方法来改进感官处理能力，改进处理能力，减少功率消耗，减小信号时延并减小图像系统大小。该结构将数字处理能力集成到图像传感器芯片内。在光电检测器组件中的结构和半导体装置被逐层制作为单个集成装置。所提出的设计的厚度比被分开制作且以后组合的现有装置薄得多，导致200 µm或更小的总尺寸。在层之间的互连可小于1 µm。

应理解，本发明不限于上面描述和本文图示的一个或多个实施例，而是包括落在所附权利要求的范围内的任何和所有变化。例如，在本文对本发明的提及并不意图限制任何权利要求或权利要求项的范围，而是替代地仅提到可由权利要求中的一个或多个权利要求覆盖的一个或多个特征。上面描述的材料、过程和数字示例仅仅是示例性的，且不应被认为限制权利要求。此外，如从权利要求和说明书明显的，不是所有方法步骤都需要以所示或所要求保护的确切次序而是以允许本发明的图像传感器的正确形成的任何次序被执行。最后，单层材料可被形成为多层这样的或类似的材料，反之亦然。

应注意的是，如在本文使用的，术语“在…之上”和“在…上”都开放式地包括“直接在…上”（没有布置在其间的中间材料、元件或空间）和“间接地在…上”（布置在其间的中间材料、元件或空间）。同样，术语“相邻”包括“直接相邻”（没有布置在其间的中间材料、元件或空间）和“间接地相邻”（布置在其间的中间材料、元件或空间），“安装到”包括“直接安装到”（没有布置在其间的中间材料、元件或空间）和“间接地安装到”（布置在其间的中间材料、元件或空间），以及“电耦合到”包括“直接电耦合到”（没有将元件电连接在一起的其间的中间材料或元件）和“间接地电耦合到”（将元件电连接在一起的其间的中间材料或元件）。例如，“在衬底之上”形成元件可包括直接在其间没有中间材料/元件的衬底上形成元件以及间接地在其间有中间材料/元件的衬底上形成元件。

Claims (17)

1.一种图像传感器，包括：

第一衬底；

多个光电检测器组件，其被布置在所述第一衬底上或第一衬底中，其中所述光电检测器组件中的每一个光电检测器组件包括：

光电检测器，其在第二衬底上或第二衬底中形成，并被配置成响应于接收到的光而生成模拟信号，

转换器，其在第三衬底上或第三衬底中形成，其中所述转换器电耦合到所述光电检测器并包括用于将模拟信号转换成数字信号的电路，以及

处理器，其在第四衬底上或第四衬底中形成，其中所述处理器电耦合到所述转换器并包括用于处理数字信号的电路，

电耦合在所述光电检测器和所述转换器之间的第一布线层，其中所述第一布线层包括：

设置在所述第二和第三衬底之间并且具有相对的第一和第二表面的第五衬底，

所述第五衬底中的至少一个第一导电迹线，被配置为将来自所述光电检测器的模拟信号传送到所述转换器，以及

从所述至少一个第一导电迹线延伸到所述第一表面的至少一个第一垂直互连，

从所述至少一个第一导电迹线延伸到所述第二表面的至少一个第二垂直互连，

其中所述至少一个第一垂直互连和所述至少一个第二垂直互连彼此不垂直对准；

电耦合在所述处理器和所述转换器之间的第二布线层，其中第二布线层包括：

布置在所述第三和第四衬底之间并且具有相对的第三和第四表面的第六衬底，

所述第六衬底中的至少一个第二导电迹线，被配置为将所述数字信号从所述转换器传送到所述处理器，

从所述至少一个第二导电迹线延伸到所述第三表面的至少一个第三垂直互连，以及

从所述至少一个第二导电迹线延伸到所述第四表面的至少一个第四垂直互连；

其中所述至少一个第三垂直互连和所述至少一个第四垂直互连彼此不垂直对准。

2.如权利要求1所述的传感器，其中对于所述多个光电检测器组件中的每一个光电检测器组件，所述数字信号对应于所述接收到的光的特性，所述特性包括颜色、焦点和图像清晰度中的至少一个，且其中所述用于处理所述数字信号的电路被配置成关于所述特性中的至少一个而修改所述数字信号。

3.如权利要求1所述的传感器，其中所述多个光电检测器组件中的每一个光电检测器组件还包括：

布置在所述光电检测器之上的抗反射涂层。

4.如权利要求1所述的传感器，其中所述多个光电检测器组件中的每一个光电检测器组件还包括：

布置在所述光电检测器之上的滤色器。

5.如权利要求1所述的传感器，其中所述多个光电检测器组件中的每一个光电检测器组件还包括：

布置在所述光电检测器之上的透镜。

6.如权利要求1所述的传感器，其中所有所述多个光电检测器组件的所述第四衬底整体地被形成为单个公共衬底。

7.如权利要求1所述的传感器，其中所述第一衬底包括电连接到所述多个光电检测器组件的接合焊盘。

8.如权利要求7所述的传感器，还包括：

安装到所述第一衬底的电路板，所述电路板包括：

电迹线；以及

接合焊盘，其电耦合到所述电迹线；

引线接合，每一个引线接合电连接在所述第一衬底的所述接合焊盘之一与所述电路板的所述接合焊盘之一之间。

9.如权利要求7所述的传感器，还包括：

安装到所述第一衬底的电路板，所述电路板包括：

电迹线；以及

接合焊盘，其电耦合到所述电迹线；

电互连，每一个电互连电连接在所述第一衬底的所述接合焊盘之一与所述电路板的所述接合焊盘之一之间。

10.如权利要求9所述的传感器，其中所述电路板包括孔，且其中所述光电检测器组件被定位成接收穿过所述孔的光。

11.如权利要求1所述的传感器，还包括：

透镜组件，其包括：

壳体，以及

一个或多个透镜，其被安装到所述壳体；

其中所述光电检测器组件被定位成接收穿过所述一个或多个透镜的光。

12.如权利要求1所述的传感器，其中所述多个光电检测器组件被布置在所述第一衬底上或所述第一衬底中的二维阵列中，且其中在所述二维阵列的中心处的光电检测器组件具有比在所述二维阵列的周边处的光电检测器组件的横向尺寸小的横向尺寸。

13.一种形成图像传感器的方法，包括：

提供第一衬底；

通过下列步骤来形成布置在第一衬底上或第一衬底中的多个光电检测器组件中的每一个光电检测器组件：

在第二衬底上或第二衬底中形成光电检测器，其中所述光电检测器被配置成响应于接收到的光而生成模拟信号，

在第三衬底上或第三衬底中形成转换器；

在第四衬底上或第四衬底中形成处理器，

将所述转换器电耦合到所述光电检测器，其中所述转换器包括用于将模拟信号转换成数字信号的电路，以及

将所述处理器电耦合到所述转换器，其中所述处理器包括用于处理所述数字信号的电路，

其中形成所述转换器以及将所述处理器电耦合到所述转换器包括：

在所述第四衬底上形成第一布线层，其中所述第一布线层包括具有至少一个导电迹线的第五衬底，将所述第三衬底接合到所述第一布线层上，以及在将所述第三衬底接合到所述第一布线层上之后，在所述第三衬底中形成所述用于将模拟信号转换成数字信号的电路。

14.如权利要求13所述的方法，其中对于所述多个光电检测器组件中的每一个光电检测器组件，所述转换器耦合到所述光电检测器包括在所述第二衬底和第三衬底之间形成第二布线层，其中所述第二布线层包括：

第六衬底，其被布置在所述第二衬底和第三衬底之间，以及

在所述第六衬底中的至少一个导电迹线，其被配置成将所述模拟信号从所述光电检测器传送到所述转换器。

15.如权利要求13所述的方法，还包括：

在所述多个光电检测器组件的所述光电检测器中的每一个光电检测器之上形成抗反射涂层、滤色器和透镜。

16.如权利要求13所述的方法，其中所有所述多个光电检测器组件的所述第四衬底整体地被形成为单个公共衬底。

17.如权利要求13所述的方法，还包括：

在所述第一衬底上形成电连接到所述多个光电检测器组件的接合焊盘；

将电路板安装到所述第一衬底，其中所述电路板包括：

电迹线，以及

接合焊盘，其电耦合到所述电迹线；

将所述第一衬底的所述接合焊盘中的每一个接合焊盘与所述电路板的所述接合焊盘之一电耦合。