KR20150054789A - 반도체 장치 및 전지 전압 감시 장치 - Google Patents

반도체 장치 및 전지 전압 감시 장치 Download PDF

Info

Publication number
KR20150054789A
KR20150054789A KR1020157005688A KR20157005688A KR20150054789A KR 20150054789 A KR20150054789 A KR 20150054789A KR 1020157005688 A KR1020157005688 A KR 1020157005688A KR 20157005688 A KR20157005688 A KR 20157005688A KR 20150054789 A KR20150054789 A KR 20150054789A
Authority
KR
South Korea
Prior art keywords
address
terminal
register
communication
battery
Prior art date
Application number
KR1020157005688A
Other languages
English (en)
Inventor
아끼꼬 후꾸떼
료스께 에노모또
준꼬 기무라
도시따까 우까이
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20150054789A publication Critical patent/KR20150054789A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L58/00—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles
    • B60L58/10—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles for monitoring or controlling batteries
    • B60L58/18—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles for monitoring or controlling batteries of two or more battery modules
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L3/00—Electric devices on electrically-propelled vehicles for safety purposes; Monitoring operating variables, e.g. speed, deceleration or energy consumption
    • B60L3/0023—Detecting, eliminating, remedying or compensating for drive train abnormalities, e.g. failures within the drive train
    • B60L3/0046—Detecting, eliminating, remedying or compensating for drive train abnormalities, e.g. failures within the drive train relating to electric energy storage systems, e.g. batteries or capacitors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L58/00—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles
    • B60L58/10—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles for monitoring or controlling batteries
    • B60L58/18—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles for monitoring or controlling batteries of two or more battery modules
    • B60L58/21—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles for monitoring or controlling batteries of two or more battery modules having the same nominal voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/396—Acquisition or processing of data for testing or for monitoring individual cells or groups of cells within a battery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/4207—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells for several batteries or cells simultaneously or sequentially
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H01M10/482—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte for several batteries or cells simultaneously or sequentially
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0042—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by the mechanical construction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q9/00—Arrangements in telecontrol or telemetry systems for selectively calling a substation from a main station, in which substation desired apparatus is selected for applying a control signal thereto or for obtaining measured values therefrom
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4271—Battery management systems including electronic circuits, e.g. control of current or voltage to keep battery in healthy state, cell balancing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2209/00—Arrangements in telecontrol or telemetry systems
    • H04Q2209/10—Arrangements in telecontrol or telemetry systems using a centralized architecture
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2209/00—Arrangements in telecontrol or telemetry systems
    • H04Q2209/30—Arrangements in telecontrol or telemetry systems using a wired architecture
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2209/00—Arrangements in telecontrol or telemetry systems
    • H04Q2209/80—Arrangements in the sub-station, i.e. sensing device
    • H04Q2209/88—Providing power supply at the sub-station
    • H04Q2209/883—Providing power supply at the sub-station where the sensing device enters an active or inactive mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T90/00—Enabling technologies or technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02T90/10—Technologies relating to charging of electric vehicles
    • Y02T90/16—Information or communication technologies improving the operation of electric vehicles

Abstract

다단으로 직렬 접속됨으로써 조전지를 구성하는 복수의 단전지 그룹에 접속되어 각각의 단전지의 전압을 측정하는 전지 전압 감시 IC와 전체를 제어하는 시스템 제어 장치를 포함하는 전지 전압 감시 장치에 있어서, 시스템 제어 장치와 복수의 전지 전압 감시 IC 사이의 통신을, 페일 세이프를 고려하여 실현한다. 시스템 제어 장치와 복수의 전지 전압 감시 IC는, 데이지 체인의 통신로에 의해서 서로 접속된다. 전지 전압 감시 IC는, 단전지 그룹 중 어느 단전지 그룹에 접속되는지를 2진 부호로 지정하는 배치 설정 단자를 구비한다. 가장 높은 전위의 그룹 또는 가장 낮은 전위의 그룹에 접속되는 것을 나타내는 부호와, 실제로 배치 설정 단자에 설정된 상태 사이의 해밍 거리가 1인 것이 검출되었을 때에는, 배치 설정 단자에 단선 또는 단락 등의 고장이 발생한 것이라 판단하고, 통신로에의 출력을 하이 임피던스로 함으로써 차단한다.

Description

반도체 장치 및 전지 전압 감시 장치{SEMICONDUCTOR DEVICE AND BATTERY VOLTAGE MONITORING DEVICE}
본 발명은 전지 전압 감시 장치 및 그에 사용하는 반도체 장치에 관한 것으로, 특히 전지 전압 감시 IC(Integrated Circuit)의 통신에서의 페일 세이프 설계에 적용하기에 유효한 기술에 관한 것이다.
현재, 차량 주행용 구동원으로서 모터를 사용하는 전기 자동차가 자동차 메이커뿐만 아니라 많은 기업·단체에서 개발되고 있다. 모터를 구동하기 위해서는 수백 볼트의 고전압을 갖는 차량 탑재 전원이 필요하게 된다. 이 전원은, 수 볼트 정도의 전압을 발생하는 전지 셀(단전지)을 복수 개 직렬로 접속하여 구성되는 조전지를 사용한 전지 시스템으로 실현되고 있다. 이러한 전지 시스템은, 차량의 주행 시나 충전 시 등 모든 사용 환경하에서, 각 전지 셀의 상태(예를 들어 전지 전압, 전지 임피던스, 온도, 충전 잔량 등)를 감시할 필요가 있다. 또한, 전지 시스템은 이상 발생 시에는 발화나 폭발 등의 중대한 리스크가 있으므로, 이것을 안전하게 운용하기 위해서는, 전압 측정 장치에 있어서 측정된 복수의 전지 셀 1개씩의 전지 전압 등의 상태 데이터를, 시스템 제어 장치로 전송하여 실시간으로 집계하고, 그 상태 데이터에 기초하여 적절한 제어를 행할 필요가 있다.
각 전지 셀의 상태를 감시하기 위해서, 전지 제어 시스템이 구성된다. 전지 제어 시스템은, 각 전지 셀을 개별로 고정밀도로 감시하여 제어하는 것이다. 전지 제어 시스템은, 통상적으로 감시 IC(Integrated Circuit), 폴트 모니터 IC, 시스템 제어 장치로서 작용하는 MCU(Micro Controller Unit) 등을 포함한다.
감시 IC는 전지 셀의 상태를 감시하여 상태 데이터(주로 전지 전압)를 출력하는 것이다. 감시 IC는, 전지 셀의 전지 전압을 예를 들어 ±5㎷ 정도의 정밀도로 측정하고, MCU로부터의 명령에 따라 측정 결과를 출력한다. 폴트 모니터 IC는, 전지 셀의 전압을 감시하여 소정의 전압을 초과한 경우에 신호를 출력하는 것이다. 폴트 모니터 IC는, 예를 들어, 전지 전압이 2V 이하로 된 경우에 과방전 상태인 것으로서 신호를 출력하고, 전지 전압이 4.5V 이상이 된 경우에 과충전 상태인 것으로서 신호를 출력한다. MCU는, 감시 IC 및 폴트 모니터 IC를 제어함과 함께, 감시 IC 및 폴트 모니터 IC의 출력 결과에 기초하여 전지 제어 시스템을 제어하는 것이다. MCU는, 감시 IC로부터 출력된 상태 데이터를 실시간으로 집계하고, 그 상태 데이터에 기초하여 적절한 제어를 행한다.
감시 IC 및 폴트 모니터 IC는, 통상적으로 12직렬 내지 14직렬의 Li 전지를 감시하는 기능을 갖는다. 전지 감시 모듈은, 하나의 감시 IC와 하나의 폴트 모니터 IC와 주변 소자가 탑재된 모듈 기판과, 12직렬 내지 14직렬로 접속된 전지 모듈을 포함한다. 따라서, 하나의 전지 감시 모듈은, 예를 들어, Li 전지의 경우, 43.2V 내지 50.4V 정도의 출력으로 된다. 따라서, 수백 볼트의 조전지는, 이 전지 감시 모듈을 복수 스택하여 구성된다. 스택 접속된 복수(예를 들어 8스택)의 전지 감시 모듈은, 하나의 MCU에 의해 제어된다. MCU는, 복수의 전지 감시 모듈의 감시 IC를 패러렐 또는 시리얼로 접속하는 통신선에 의해, 전지 감시 모듈을 개별로 제어한다.
MCU가 각 전지 감시 모듈을 개별로 제어하기 위해서는, 예를 들어 8스택된 감시 IC에 개별로 어드레스를 설정할 필요가 있다. 이로 인해, 많은 감시 IC는 어드레스를 설정하기 위한 복수의 단자를 갖고 있으며, 그 단자의 접속(풀다운/풀업)을 바꿈으로써 어드레스가 설정된다. 이 경우, 예를 들어 8스택의 경우에는, 적어도 3 단자의 어드레스 설정 핀이 필요해진다.
특허문헌 1에는, 아날로그의 전류가 입력되는 어드레스 검출 단자가 설치되고, 입력되는 전류의 방향과 크기에 기초하여, 축전 모듈의 어드레스를 특정하는 어드레스 인식 장치가 구비되어 있는 축전 시스템이 개시되어 있다. 복수의 축전 셀(E1 내지 E10)을 직렬 또는 병렬로 접속한 복수의 축전 모듈(B1 내지 B14)이 각각 접속 단자(11a, 12a)를 개재하여 직렬 또는 병렬로 접속됨과 함께, 상기 축전 모듈에 각각 어드레스 검출 단자(S1)가 설치되고, 이들 어드레스 검출 단자가 서로 접속되어 있다. 각 축전 모듈(B1 내지 B14)에 있어서의 어드레스 검출 단자(S1) 사이가 각각 케이블(6)에 의해 단락되어, 이 케이블(6)이 접지되어 있으며, 이에 의해, 축전 모듈(B1)로부터 축전 모듈(B14)을 향해 각 방전 배선(21)으로부터 전류 검출 회로(23)로 흐르는 전류의 방향이 일정해져서, 크기의 비교만으로 어드레스의 특정이 가능하게 되어 있다. 축전 시스템은, 마이크로컴퓨터가 수신한 전압 신호에 기초하여 제어 회로(M)로부터 트랜스(5)의 단자(S2 및 S3)를 통하여 송신된 전류 검출 회로(23)의 전류량의 신호에 따라 호스트 컴퓨터에 의해 자동으로 각 축전 모듈(B1 내지 B14)에 어드레스가 할당된다.
특허문헌 2에는, 복수의 단전지 보드와 배터리 관리 유닛을 루프 형상 통신로에 의해 접속한 조전지가 개시되어 있다. 단전지 보드는 단전지마다 설치되고, 단전지의 전압, 내부 저항, 온도, 주변 온도 등의 측정값을 디지털화하여 유지하고, 토큰링 통신 제어 프로토콜에 의해, 배터리 관리 유닛으로 보낸다. 통신로는 루프 형상이므로, 대다수는 인접 단전지 보드 간의 접속이다. 인접 단전지 보드 간의 전위차는 크지 않기 때문에, 그 레벨 시프트 회로의 구성은 용이하다.
특허문헌 3에는, 축전 장치를 제어하는 마스터측 제어 수단(23)과, 전지 전압을 감시하는 복수의 슬레이브측 제어 수단(14)을 갖는 축전 장치가 개시되어 있다. 이 축전 장치는, 마스터측 제어 수단(23)과 각 슬레이브측 제어 수단(14)의 처리 동작에 의해 설정한 자기 어드레스를 기억부에 기억하고, 전압 검출 회로(13)에 의해 검출한 전지 전압에 기초하는 제어 신호에 자기 어드레스를 부가하여 마스터측 제어 수단(23)으로 송신한다.
슬레이브측 제어 수단(14)은, 예를 들어 마이크로컴퓨터를 포함하고 있으며, 통신 인터페이스 회로(12)를 통해 제어 장치(1) 및 다른 조전지(5)와 송수신됨과 함께, 전압 검출 회로(13)에 의해 검출한 전지 전압의 신호가 입력된다. 이 전압 검출 회로(13)에 의해 검출한 전지 전압이 이차 전지(3)의 제한 전압값을 초과한 경우에는, 슬레이브측 제어 수단(14)에 의해 그것을 인식하여 후술하는 바와 같이 설정되는 어드레스와 함께 문제 정보인 제어 신호를, 통신 인터페이스 회로(12)를 통해 제어 장치(1)로 송신한다. 이에 의해, 제어 장치(1)는 문제가 있는 조전지를 특정하여 인식할 수 있다. 또한, 이 슬레이브측 제어 수단(14)은 임시 어드레스 생성을 위한 난수 발생부(15) 및 설정된 어드레스를 기억하기 위한 기억부(16)를 갖고 있다.
슬레이브측 제어 수단(14)은 이 커맨드를 수신하면, 커맨드의 수신 처리를 행하고(스텝 50), 그 커맨드의 종류의 판정을 행한다(스텝 51). 이 판정에서, 어드레스 재설정 커맨드라고 판정한 경우에는, 슬레이브측 제어 수단(14)이 갖는 난수 발생부(15)(여기에서는 전지 전압 검출 데이터를 시드로 하는 난수 발생 프로그램)를 사용하여 1 내지 N 이하(N은 미리 정한 상한값이며 여기에서는 255로 함)의 난수를 발생시키고, 그 난수를 임시 자기 어드레스로 한다(스텝 52). 계속해서, 회신 데이터의 준비를 행하고(스텝 53), 그 임시 어드레스를 대기 시간으로서 카운트하여 채용된 난수에 의한 회신 대기 시간의 조정 처리를 행하고(스텝 54), 그 임시 어드레스를 회신 처리하여 마스터측 제어 수단(23)으로 송신한다(스텝 55). 슬레이브측 제어 수단(14)으로부터 임시 어드레스의 송신을 받은 마스터측 제어 수단(23)은, 임시 어드레스의 수신 처리를 행하고(스텝 41), 유효 수신 데이터 건수가 임시 어드레스의 종류 수와 동일한지 여부를 판정한다(스텝 42). 이 스텝 42의 판정에서는, 유효 수신 데이터 건수와 임시 어드레스의 종류 수가 동일하지 않은 경우에는 스텝 40으로 되돌아가서 어드레스 재설정 커맨드의 발행을 행하고, 유효 수신 데이터 건수와 임시 어드레스의 종류 수가 동일해질 때까지 반복한다. 마스터측 제어 수단(23)측에서는, 모든 슬레이브측 제어 수단(14)이 서로 다른 임시 어드레스인 것으로 하면, 유효 수신 데이터 건수와 임시 어드레스의 종류 수가 최종적으로 동일해질 것이기 때문이다. 스텝 42에 있어서, 유효 수신 데이터 건수와 임시 어드레스의 종류 수가 동일해진 경우에는, 마스터측 제어 수단(23)은 임시 어드레스에 중복이 있는지 판정한다(스텝 43). 이 판정에서, 임시 어드레스에 중복이 있는 경우에는, 스텝 40으로 되돌아가서 어드레스 재설정 커맨드의 발행을 행하고, 임시 어드레스의 중복이 없어질 때까지 반복한다. 그리고, 임시 어드레스의 중복이 없어진 경우에는, 슬레이브측 제어 수단(14) 모두에 서로 다른 어드레스 데이터가 배분되는 것으로 하여, 마스터측 제어 수단(23)은 어드레스 확정 커맨드의 발행을 행하고, 모든 슬레이브측 제어 수단(14)으로 송신한다. 슬레이브측 제어 수단(14)에서는, 이 어드레스 확정 커맨드의 송신을 받아 커맨드 수신 처리를 하고(스텝 50), 그 커맨드의 종류의 판정을 행한다(스텝 51). 이 판정에서, 커맨드가 어드레스 확정 커맨드인 것으로 판정된 경우에는, 그 임시 어드레스를 마스터측 제어 수단(23)의 진정한 자기 어드레스로서 기억부(16)에 기억하고(스텝 56), 스텝 53 내지 스텝 55의 처리를 행한다. 이와 같이 하여 자동으로 복수의 전지 감시 장치(2)의 어드레스를 확정시킬 수 있다. 이와 같이, 난수 발생부(15)에 의해 임시 어드레스를 발생하여 이것을 자기 어드레스로 확정하도록 처리 동작시켰으므로, 간단히 각 전지 감시 장치(2)에 자기 어드레스를 설정할 수 있다.
특허문헌 4에는, 시스템 버스(6)에 의해 접속된 중앙 처리 장치(1)와 복수의 입출력 장치(2 내지 5)에 있어서, 입출력 장치에 어드레스를 자동 설정하는 시스템이 개시되어 있다. 중앙 처리 장치(1)와 복수의 입출력 장치(2 내지 5)는, 데이지 체인 형상의 데이터선(7)으로 접속되어 있다. 우선 시스템 내에서 어드레스를 자동 설정하기 위한 어드레스를 설정해 둔다. 그 어드레스를 지정하여 중앙 처리 장치(1)가 데이지 체인 형상의 데이터선(7)에 있어서 초단의 입출력 장치(2)에 대하여 설정할 어드레스의 선두값을 송신한다. 초단의 입출력 장치(2)는 수신한 어드레스를 설정하고, 자기 장치의 메모리만큼의 어드레스를 더하여 다음 단의 입출력 장치(3)에 대하여 설정할 어드레스의 선두값을 송신한다. 이것을 최종 단의 입출력 장치(5)까지 반복함으로써, 각 입출력 장치(2 내지 5)의 어드레스를 매핑할 수 있다.
일본특허공개 제2009-072053호 공보 일본특허공개 제2011-182558호 공보 일본특허공개 제2002-110259호 공보 일본특허공개 평05-165758호 공보
특허문헌 1, 2, 3 및 4에 대하여 본 발명자들이 검토한 결과, 이하와 같은 새로운 과제가 있다는 사실을 알게 되었다.
특허문헌 1에 개시되는 기술에 의하면, 배선 수의 증가나 커맨드 데이터 문장의 이용도 없기 때문에, 필요 이상의 축전 시스템의 대형화나 통신 시간의 증대를 방지할 수 있다. 직류 전류를 계속해서 흘릴 필요가 있기 때문에, 항상 전력을 소비하게 되거나, 또한, 단전지 셀마다의 공급하는 전류의 크기가 균일하게는 되지 않기 때문에, 조전지를 구성하는 단전지의 전압 밸런스인 셀 밸런스를 무너뜨리는 요인이 된다. 또한, 전류란 아날로그값이므로, 노이즈의 영향을 받을 우려가 있다. 특히, 소비 전력을 억제하기 위해 전류값을 낮게 억제한 경우에는, 노이즈의 영향이 커진다.
특허문헌 2에 개시되는 기술에 의하면, 다수의 고내압 아이솔레이터를 필요로 하지 않고, 배선 수의 증가를 억제할 수 있지만, 단전지 보드에 어드레스를 부여하는 방법에 대해서는 전혀 개시되어 있지 않다.
특허문헌 3에 개시되는 기술에 의하면, 확실하게 각 전지 감시 장치(2)에 자기 어드레스를 설정할 수 있지만, 전지 감시 장치(2)의 각각에도 MCU와 같은 프로세서를 구비할 필요가 있어, 비용 부담이 크다.
특허문헌 4에 개시되는 기술에 의하면, 데이지 체인으로 접속된 슬레이브 디바이스에 대하여 자동으로 어드레스를 부여할 수 있다. 특허문헌 4에 개시되는 기술 자체는, 시스템 버스에 공통으로 접속된 중앙 처리 장치와 복수의 입출력 장치를 포함하는 데이터 처리 시스템이며, 복수의 입출력 장치의 전위가 서로 다른 경우에 대해서는 상정되어 있지 않다. 가령 특허문헌 2에 개시되는 전지 감시 장치와 조합할 수 있었다고 해도, 설정한 어드레스가 고장에 의해 정확하게 판독되지 않는 등의, 고장에 대한 페일 세이프에 대해서는 전혀 개시되어 있지 않으며, 또한 시사조차도 되어 있지 않다.
본 발명자들이 검토한 결과, 이하와 같은 새로운 과제가 있다는 사실을 알게 되었다.
특허문헌 2에 개시되는 전지 감시 장치를 구성하기 위해서는, 복수의 전지 전압 감시 IC 간의 접속 방법이 문제이다. 전지 전압 감시 IC는, 그 배치되는 위치, 즉, 조전지의 어느 전위 탭에 접속될지에 따라 데이지 체인을 구성하는 통신 신호 단자의 전기적 특성을 바꿀 필요가 있다. 예를 들어, 승압 또는 강압의 레벨 시프터의 회로 방식, 포토 커플러 등의 절연 소자(아이솔레이터)의 입력 혹은 출력의 전기적 특성 등에, 적절하게 전압 출력, 전류 출력, 전압 입력, 전류 입력 등의 통신 신호 단자의 전기적 특성을 대응시킬 필요가 있다. 이때, 전지 전압 감시 IC의 통신 신호 단자의 전기적 특성을, 그 배치되는 위치, 즉, 조전지의 어느 전위 탭에 접속될지에 따라 적절히 전환 가능하게 구성하면 되다는 사실을 알아내었다. 통신 신호 단자의 전기적 특성이 서로 다른 다양한 전지 전압 감시 IC를 준비하는 것은 경제적으로 적절하지 않기 때문이다.
여기서, 전지 전압 감시 IC가, 그 배치된 위치, 즉, 조전지의 어느 전위 탭에 접속되었는지를 검지하는 방법에 대하여 검토한다. 전지 전압 감시 IC는, 시스템 제어 장치로서 작용하는 MCU와의 통신을 위해서, 각각 고유의 어드레스가 부여되어 있다. 본 발명자들은, 이 통신을 위한 어드레스와 전지 전압 감시 IC가 배치된 위치를 대응시킴으로써, 전지 전압 감시 IC는, 어드레스를 해석(디코드)함으로써, 배치된 위치를 검지할 수 있다는 사실을 알아내었다. 최저 전위단에 배치되는 전지 전압 감시 IC를 어드레스 0으로 하고, 고전위측을 향해 순차 어드레스를 증가시킴으로써 배치된 위치와 검지시킬 수 있으며, 그에 기초하여 통신 신호 단자의 전기적 특성을 맞출 수 있다.
본 발명자들은, 또한, 고장 등에 의해 부여된 어드레스에 오류가 발생하면, 전지 전압 감시 IC의 통신 신호 단자의 전기적 특성이 부적절하게 변화하고, 접속되어 있는 회로 사이에서 통신을 할 수 없게 되어, 경우에 따라서는, 전지 전압 감시 IC 자체가 접속되는 회로 또는 그 파괴 등의 중대한 사고로 이어질 우려가 있다는 사실을 알아내었다. 특히, 데이지 체인에서는, 최고 전위단에 배치되는 전지 전압 감시 IC와 최저 전위단에 배치되는 전지 전압 감시 IC는, 그 사이에 배치되는 것과는, 통신 신호 단자의 전기적 특성을 바꿀 필요가 있다.
시스템 제어 장치로서 작용하는 MCU와 복수의 전지 전압 감시 IC 사이의 통신을, 적은 배선으로 부품 비용을 억제하고 고기능의 통신 인터페이스를 전지 전압 감시 IC의 각각에 설치하거나, 복잡한 통신 프로토콜을 채용하지 않고, 또한, 페일 세이프를 고려하여 실현하기 위해서는, 전술한 바와 같은 해결해야 할 다양한 과제가 있다.
이와 같은 과제를 해결하기 위한 수단을 이하에 설명하지만, 그 밖의 과제와 신규 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명백해질 것이다.
본 출원에 있어서 개시되는 발명 중 대표적인 것에 대하여 간단히 설명하면 하기와 같다.
즉, 다단으로 직렬 접속됨으로써 조전지를 구성하는 복수의 단전지 중, 복수의 단전지 그룹마다 배치되는 복수의 전지 전압 감시 IC와 전지 시스템 제어부를 구비하는, 전지 전압 감시 장치로서, 이하와 같이 구성된다.
복수의 전지 전압 감시 IC는, 전위가 서로 다른 단전지 그룹마다 순차 배치되고, 전지 시스템 제어부와 데이지 체인에 의한 통신로에 의해서 접속되어 있다. 전지 전압 감시 IC는, 복수의 단전지 그룹 중 어느 단전지 그룹에 접속되는지를 2진 부호로 지정하는 배치 설정 단자를 갖는다. 전지 전압 감시 IC는, 배치 설정 단자의 상태가, 가장 높은 전위의 단전지 그룹에 접속된 것을 나타내는 부호 또는 가장 낮은 전위의 단전지 그룹에 접속된 것을 나타내는 부호와의 해밍 거리가 1일 때, 데이지 체인을 사용한 통신을 차단한다.
본 출원에 있어서 개시되는 발명 중 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면 하기와 같다.
즉, 시스템 제어 장치로서 작용하는 MCU와 복수의 전지 전압 감시 IC 사이의 통신을, 적은 배선으로 부품 비용을 억제하고, 고기능의 통신 인터페이스를 전지 전압 감시 IC의 각각에 설치하거나, 복잡한 통신 프로토콜을 채용하지 않고, 또한, 페일 세이프를 고려하여 실현할 수 있다.
도 1은, 실시 형태 1에 따른 전지 전압 감시 IC, 및 전지 시스템 제어부와 복수의 전지 전압 감시 IC와 일순 통신을 행하는 데이지 체인으로 접속한, 전지 전압 감시 장치의 구성예를 나타내는 블록도이다.
도 2는, 실시 형태 2에 따른 전지 전압 감시 IC, 및 전지 시스템 제어부와 복수의 전지 전압 감시 IC와 루프백 통신을 행하는 데이지 체인으로 접속한, 전지 전압 감시 장치의 구성예를 나타내는 블록도이다.
도 3은, 실시 형태 1에 따른 전지 전압 감시 IC(핀 어드레싱)의 보다 상세한 구성예를 나타내는 블록도이다.
도 4는, 실시 형태 3에 따른 전지 전압 감시 IC(오토 어드레싱)의 구성예를 나타내는 블록도이다.
도 5는, 실시 형태 1에 따른 전지 전압 감시 장치에 있어서 어드레스 설정 단자에 설정되는 전지 전압 감시 IC의 배치 어드레스(전지 전압 감시 모듈의 배치 어드레스)의 상호 해밍 거리를 나타내는 설명도이다.
도 6은, 실시 형태 1에 따른 전지 전압 감시 IC(핀 어드레싱)의 어드레스 테이블의 예를 나타내는 설명도이다.
도 7은, 실시 형태 3에 따른 전지 전압 감시 장치에 있어서 모드 설정 단자에 설정되는 부호의 상호 해밍 거리를 나타내는 설명도이다.
도 8은, 실시 형태 3에 따른 전지 전압 감시 IC(오토 어드레싱)의 어드레스 테이블의 예를 나타내는 설명도이다.
도 9는, 오토 어드레싱에 있어서의 자동 어드레스 설정의 동작을 나타내는 설명도이다.
도 10은, 오토 어드레싱(비트 시프트)에 있어서의 자동 어드레스 설정의 동작을 나타내는 타이밍차트이다.
도 11은, 오토 어드레싱(인크리먼트)에 있어서의 자동 어드레스 설정의 동작을 나타내는 타이밍차트이다.
도 12는, 데이지 체인을 포함한 인터럽트 신호 통신을 구비하는 전지 전압 감시 장치의 블록도이다.
도 13은, 테스트 모드에 있어서의 스테이터스 레지스터 일괄 판독의 동작을 나타내는 설명도이다.
도 14는, 테스트 모드에 있어서의 스테이터스 레지스터 일괄 판독의 동작을 나타내는 타이밍차트이다.
도 15는, 데이지 체인 통신의 동작 일례를 나타내는, 1프레임의 타이밍차트이다.
도 16은, 각종 통신 모드에서의 동작마다의 프레임 포맷의 일례이다.
1. 실시 형태의 개요
우선, 본 출원에 있어서 개시되는 발명의 대표적인 실시 형태에 대하여 개요를 설명한다. 대표적인 실시 형태에 대한 개요 설명에서 괄호를 부기하여 참조하는 도면 중의 참조 부호는 그것이 부가된 구성 요소의 개념에 포함되는 것을 예시하는 데 지나지 않는다.
〔1〕 <배치 설정 단자의 고장을 검출하여 출력을 차단>
정극(91)과 부극(92)의 사이에 다단으로 직렬 접속됨으로써 조전지를 구성하는 복수의 단전지 중, 상기 정극에 가까운 제1 탭(93)으로부터 상기 부극에 가까운 제2 탭(94)까지의, M개(M은 3 이상의 정수)의 단전지 그룹마다 배치되고, 상기 그룹에 속하는 단전지를 감시하기 위한 반도체 장치(전지 전압 감시 IC)(1_1 내지 1_M)로서, 이하와 같이 구성된다.
통신 신호 단자(4)와, 상기 M개의 단전지 그룹 중 어느 단전지 그룹에 접속되는지를 2진 부호로 지정하는 배치 설정 단자군(6, 7)과, 상기 통신 신호 단자로부터 신호를 출력할지 차단할지를 전환 가능한 출력 전환 회로(10)와, 상기 배치 설정 단자군의 상태에 기초하여 상기 출력 전환 회로를 제어하는 모드 판정 회로(20)를 구비한다.
상기 제1 탭에 접속되는 것을 지정하기 위한 상기 배치 설정 단자군의 상태를 제1 부호로 하고, 상기 제2 탭에 접속되는 것을 지정하기 위한 상기 배치 설정 단자군의 상태를 제2 부호로 한다.
상기 모드 판정 회로는, 상기 배치 설정 단자군의 상태가, 상기 제1 부호 또는 상기 제2 부호와의 해밍 거리가 1일 때, 상기 출력 전환 회로에 의해 상기 통신 신호 단자로부터의 출력을 차단한다.
이에 의해, 시스템 제어 장치로서 작용하는 MCU와 복수의 전지 전압 감시 IC 사이의 통신을, 적은 배선으로 부품 비용을 억제하고, 고기능의 통신 인터페이스를 전지 전압 감시 IC의 각각에 설치하거나, 복잡한 통신 프로토콜을 채용하지 않고, 또한, 페일 세이프를 고려하여 실현할 수 있다. 배치 설정 단자의 설정에 대해서는, 가장 전위가 높은 그룹에 배치된 것을 나타내는 제1 부호와, 가장 전위가 낮은 그룹에 배치된 것을 나타내는 제2 부호와, 각각 1비트만 상태가 서로 다른 부호(해밍 거리=1의 부호)의 설정을 금지한다. 배치 설정 단자의 상태가 금지되어 있는 설정으로 된 것을 검출하여 고장이라 판단하고, 출력을 차단한다. 이에 의해, 페일 세이프로 된다.
〔2〕 <전압 출력/전류 출력/HiZ의 전환>
상기 〔1〕에 있어서, 상기 출력 전환 회로는, 상기 통신 신호 단자를 전압원(12)으로 구동할지, 전류원(11)으로 구동할지, 하이 임피던스로 할지를 전환 가능하다.
상기 모드 판정 회로는, 상기 배치 설정 단자군의 상태가 상기 제1 부호와 일치했을 때, 상기 출력 전환 회로에 의해 상기 통신 신호 단자를 상기 전압원으로 구동한다. 상기 배치 설정 단자군의 상태가 상기 제2 부호와 일치했을 때, 상기 출력 전환 회로에 의해 상기 통신 신호 단자를 전류원으로 구동한다. 상기 배치 설정 단자군의 상태가 상기 제1 부호 또는 상기 제2 부호와의 해밍 거리가 1일 때, 상기 출력 전환 회로에 의해 상기 통신 신호 단자를 하이 임피던스로 한다.
이에 의해, 통신 신호 단자에 접속되는 회로가, 전압 입력형이더라도, 전류 입력형이더라도, 적절하게 대응할 수 있다. 특히, 최저 전위단에 배치되는 경우에는 전류 구동형 승압 레벨 시프터를 구동하기에 적합하며, 최고 전위단에 배치되는 경우에는 전압 입력형 절연 소자(아이솔레이터)를 구동하기에 적합하다. 또한, 내부의 IC 어드레스 신호에 1비트의 오류가 발생했을 때에는, 그것을 검출하여 상기 통신 신호 단자를 하이 임피던스로 함으로써, 외장형 회로를 파괴할 우려가 없어져서, 페일 세이프로 된다.
〔3〕 <어드레스 설정 단자(핀 어드레싱)>
상기 〔1〕또는〔2〕에 있어서, 반도체 장치(전지 전압 감시 IC)는, 상기 배치 설정 단자군은 어드레스 설정 단자(6)이며, 어드레스 레지스터(30)를 더 구비하고, 상기 어드레스 설정 단자에 설정되는 상태에 기초하여 상기 어드레스 레지스터를 설정한다.
이에 의해, 전지 전압 감시 IC의 어드레스를, 어드레스 설정 단자(6)에 인가하는 전압 레벨(로우 고정/하이 고정, 풀다운/풀업 등)에 의해, IC의 외부로부터 설정할 수 있다.
〔4〕 <모드 설정 단자>
상기 〔1〕또는〔2〕에 있어서, 반도체 장치(전지 전압 감시 IC)는, 상기 통신 신호 단자를 통신 신호 출력 단자(4)로 하고, 어드레스 레지스터(30)와 통신 신호 입력 단자(5)를 더 구비하고, 상기 배치 설정 단자군은 모드 설정 단자(7)이며, 상기 모드 설정 단자에 설정되는 상태와 상기 통신 신호 입력 단자로부터 입력되는 값에 기초하여, 상기 어드레스 레지스터를 설정한다.
이에 의해, 전지 전압 감시 IC의 어드레스를, 모드 설정 단자(7)에 인가하는 전압 레벨(로우 고정/하이 고정, 풀다운/풀업 등)과 IC 내부의 어드레스 레지스터(30)에 저장되는 값에 의해 설정할 수 있다. 예를 들어, 모드 설정 단자(7)에 의해, 최 고 전위단인지/최저 전위단인지/그 중간 중 어느 하나에 배치되어 있는지의 3가지 중 한 가지를 설정하고, 나머지의 상세한 어드레스를, 어드레스 레지스터(30)에 저장되는 값에 의해 설정할 수 있다. 최고 전위단과 최저 전위단 중 어느 쪽에 배치되어 있는지는, 고장에 의한 영향이 지대하므로 보호를 강화하고, 그 중간에 배치되어 있는 경우에는, 어드레스에 오류가 발생하는 고장의 영향은 비교적 경미하기 때문에, 보호보다도 복구를 강화하는 등의 대처를 가능하게 할 수 있다.
〔5〕 <오토 어드레싱>
상기 〔4〕에 있어서, 반도체 장치(전지 전압 감시 IC)는, 연산 회로(15)와 출력 선택 회로(16)와 레지스터 통신 제어 회로(17)를 더 구비한다.
상기 출력 선택 회로는, 상기 통신 신호 입력 단자로부터 입력된 신호에 대하여 상기 연산 회로에 의한 연산을 실시하여 상기 통신 신호 출력 단자에 출력할지, 상기 통신 신호 입력 단자로부터 입력된 신호를 그대로 상기 통신 신호 출력 단자에 출력할지가 선택 가능하다.
상기 통신 신호 입력 단자로부터 IC 어드레스를 지정한 레지스터 액세스 커맨드가 입력되었을 때, 상기 레지스터 액세스 커맨드에 기초하여 상기 레지스터 통신 제어 회로에 의해 내부 레지스터에 액세스 가능하다.
상기 통신 신호 입력 단자로부터 IC 어드레스 설정 커맨드와 IC 어드레스값이 입력되었을 때, 상기 IC 어드레스값에 기초하여 상기 어드레스 레지스터를 설정하고, 상기 출력 선택 회로는, 상기 통신 신호 입력 단자로부터 입력된 IC 어드레스값에 대하여 상기 연산 회로에 의한 연산이 실시된 신호를 선택하여 상기 통신 신호 출력 단자에 출력한다.
이에 의해, IC 어드레스가 미설정이더라도, 외부로부터 IC 어드레스를 설정할 수 있어, IC 어드레스를 지정하기 위한 단자 수를 필요 최소한으로 억제할 수 있다.
〔6〕 <비트 시프트에 의한 다음 단의 IC 어드레스 생성>
상기 〔5〕에 있어서, 상기 통신 신호 입력 단자에 입력되는 신호는 비트 시리얼 신호이고, 상기 통신 신호 출력 단자로부터 출력되는 신호는 비트 시리얼 신호이며, 상기 연산 회로에 의한 연산이 비트 시프트이다.
이에 의해, 상기 통신 신호 입력 단자로부터 입력된 어드레스값을 패러렐 신호로 변환하지 않고, 후단으로 송출할 새로운 어드레스값을 산출할 수 있어, 프레임 기간 단위로 지연시키지 않고, 후단으로 송출할 수 있다.
〔7〕 <인크리먼트에 의한 다음 단의 IC 어드레스 생성>
상기 〔5〕에 있어서, 상기 통신 신호 입력 단자에 입력되는 신호는 비트 시리얼 신호이고, 상기 통신 신호 출력 단자로부터 출력되는 신호는 비트 시리얼 신호이며, 상기 연산 회로는, 상기 IC 어드레스 설정 커맨드에 따라 입력된 상기 어드레스값을 인크리먼트하여 상기 통신 신호 출력 단자로부터 출력한다.
이에 의해, IC 어드레스값은 인접하는 반도체 장치(전지 전압 감시 IC)(1_1 내지 1_M)에, 순차 인접한 값이 부여되고, 코드 효율을 높게 할 수 있다(적은 비트 수로 많은 어드레스를 표현할).
〔8〕 <어드레스 레지스터 진단 모드>
상기 〔5〕에 있어서, 상기 통신 신호 입력 단자로부터 IC 어드레스 설정 커맨드와 IC 어드레스값이 입력되었을 때, 상기 IC 어드레스값에 기초하여 상기 어드레스 레지스터에 설정되는 값과, 상기 어드레스 레지스터에 저장되어 있는 값의 비교를 행한다.
이에 의해, 맨 처음의 IC 어드레스 설정 커맨드에서는, 어드레스 레지스터에의 IC 어드레스의 자동 설정을 행하고, 2번째 이후의 IC 어드레스 설정 커맨드에서는, 초기 설정된 IC 어드레스가 유지되어 있는지 여부의 진단을 행할 수 있다.
〔9〕 <인터럽트>
상기 〔1〕에 있어서, 인터럽트 출력 단자(52)를 더 구비하고, 상기 모드 판정 회로에 의해, 상기 배치 설정 단자군의 상태가 상기 제1 부호 또는 상기 제2 부호와의 해밍 거리가 1인 것이 검출되었을 때, 상기 인터럽트 출력 단자로부터 인터럽트 신호를 출력한다.
이에 의해, 고장의 발생을, 신속하고도 확실하게 전지 시스템 제어부에 통지할 수 있다.
〔10〕 <스테이터스 레지스터 일괄 판독>
정극(91)과 부극(92)의 사이에 다단으로 직렬 접속됨으로써 조전지를 구성하는 복수의 단전지 중, 복수의 단전지 그룹마다 배치되고, IC 어드레스가 부여되고, 상기 그룹에 속하는 단전지를 감시하기 위한 반도체 장치(전지 전압 감시 IC)(1_1 내지 1_M)로서, 이하와 같이 구성된다.
부여된 상기 IC 어드레스를 유지하기 위한 어드레스 레지스터(30)와, 통신 신호 입력 단자(5)와 통신 신호 출력 단자(4)를 구비한다.
상기 통신 신호 입력 단자로부터 입력되는 칩 어드레스 프레임의 데이터에 기초하여 IC 선택 신호(32)를 출력하는 칩 어드레스 판정 회로(22)와, 상기 통신 신호 입력 단자로부터 입력되는 레지스터 어드레스 프레임의 데이터에 기초하여 레지스터 선택 신호(33)를 출력하는 레지스터 어드레스 판정 회로(24)와, 상기 레지스터 선택 신호에 의해 지정 가능한 스테이터스 레지스터를 구비한다.
상기 IC 선택 신호에 의해 선택되었을 때, 상기 통신 신호 입력 단자로부터 입력되는 레지스터 판독 데이터 프레임의, 상기 어드레스 레지스터에 저장되어 있는 IC 어드레스에 대응하는 비트 위치의 데이터를, 상기 레지스터 선택 신호에 의해 지정되는 스테이터스 레지스터의 상태 정보로 치환하여 갱신하고, 갱신된 레지스터 판독 데이터 프레임을 상기 통신 신호 출력 단자로부터 송출한다.
이에 의해, 복수의 반도체 장치(전지 전압 감시 IC)(1_1 내지 1_M)로부터 일괄하여(동시이며 또한 병렬로), 상태 정보를 판독할 수 있다.
〔11〕 <칩 어드레스 프레임>
상기 〔10〕에 있어서, 상기 칩 어드레스 판정 회로는, 상기 칩 어드레스 프레임에 있어서의 상기 어드레스 레지스터에 저장되어 있는 IC 어드레스에 의해 특정되는 비트 위치의 값에 기초하여, 상기 IC 선택 신호를 출력한다.
이에 의해, 칩 어드레스 프레임에 있어서는 1비트로 1개의 반도체 장치(전지 전압 감시 IC)(1_1 내지 1_M)를 지정할 수 있고, 동시에 0개 내지 M개의 전지 전압 감시 IC를 독립적으로 병렬로 지정할 수 있다.
〔12〕 <어드레스 레지스터 진단 모드>
상기 〔10〕또는〔11〕에 있어서, 모드 설정 단자(7)를 더 구비하고, 상기 스테이터스 레지스터는 IC 어드레스 오류를 저장 가능하다. 상기 칩 어드레스 프레임이 소정의 값일 때, 상기 레지스터 어드레스 프레임의 값에 기초하여 상기 어드레스 레지스터에 설정되는 값과, 상기 어드레스 레지스터에 저장되어 있는 값이 상이할 때, 상기 IC 어드레스 오류를 상기 스테이터스 레지스터에 저장한다.
이에 의해, 맨 처음의 IC 어드레스 설정 커맨드에서는, 어드레스 레지스터에의 IC 어드레스의 자동 설정을 행하고, 2번째 이후의 IC 어드레스 설정 커맨드에서는, 초기 설정된 IC 어드레스가 유지되어 있는지 여부의 진단을 행할 수 있다. 진단 결과는 IC 어드레스 오류로서 스테이터스 레지스터에 저장되고, 스테이터스 레지스터 일괄 판독 커맨드에 의해, 복수의 반도체 장치(전지 전압 감시 IC)(1_1 내지 1_M)로부터 일괄하여 판독할 수 있다.
〔13〕 <전지 전압 감시 장치에서의 고장 시의 데이지 체인의 차단>
정극(91)과 부극(92)의 사이에 다단으로 직렬 접속됨으로써 조전지를 구성하는 복수의 단전지 중, M개(M은 3 이상의 정수)의 단전지 그룹마다 배치되는 제1 전압 측정부(2_1)로부터 제M 전압 측정부(2_M)까지의 M개의 전압 측정부와, 전지 시스템 제어부(3)를 구비하는, 전지 전압 감시 장치로서, 이하와 같이 구성된다.
제1 전압 측정부(2_1)로부터 제M 전압 측정부(2_M)까지의 M개의 전압 측정부는, 상기 정극에 가까운 최고 전위단(93)으로부터 상기 부극에 가까운 최저 전위단(94)까지의, M개(M은 3 이상의 정수)의 단전지 그룹마다, 상기 최저 전위단으로부터 상기 최고 전위단까지 순차 배치되고, 상기 배치에 기초하여 제1 어드레스로부터 제M 어드레스까지의 어드레스에 의해 식별된다.
상기 전지 시스템 제어부와, 상기 제1 전압 측정부로부터 상기 제M 전압 측정부까지가 데이지 체인(8)으로 접속되고, 상기 전지 시스템 제어부는, 상기 데이지 체인을 사용한 통신에 의해, 상기 제1 전압 측정부로부터 상기 제M 전압 측정부에 액세스 가능하다.
상기 제1 전압 측정부로부터 상기 제M 전압 측정부는, 상기 M개의 단전지 그룹 중 어느 단전지 그룹에 접속되는지를 2진 부호로 지정하는 배치 설정 단자군(6_1 내지 6_M, 7_1 내지 7_M)을 갖는다.
상기 최고 전위단의 단전지 그룹에 접속되는 것을 지정하기 위한 상기 배치 설정 단자군의 상태를 제1 부호로 하고, 상기 최저 전위단의 단전지 그룹에 접속되는 것을 지정하기 위한 상기 배치 설정 단자군의 상태를 제2 부호로 한다.
상기 제1 전압 측정부로부터 상기 제M 전압 측정부의 각각은, 상기 배치 설정 단자군의 상태가, 상기 제1 부호 또는 상기 제2 부호와의 해밍 거리가 1일 때, 상기 데이지 체인을 사용한 상기 통신을 차단한다.
이에 의해, 시스템 제어 장치로서 작용하는 MCU와 복수의 전지 전압 감시 IC 사이의 통신을, 적은 배선으로 부품 비용을 억제하고, 고기능의 통신 인터페이스를 전지 전압 감시 IC의 각각에 설치하거나, 복잡한 통신 프로토콜을 채용하지 않고, 또한, 페일 세이프를 고려하여 실현할 수 있다. 배치 설정 단자의 설정에 대해서는, 가장 전위가 높은 그룹에 배치된 것을 나타내는 제1 부호와, 가장 전위가 낮은 그룹에 배치된 것을 나타내는 제2 부호와, 각각 1비트만 상태가 서로 다른 부호(해밍 거리=1의 부호)의 설정을 금지한다. 배치 설정 단자의 상태가 금지되어 있는 설정으로 된 것을 검출하여 고장이라 판단하고, 출력을 차단한다. 이에 의해, 페일 세이프로 된다.
〔14〕 <일순 통신에서의 HiZ 제어>
상기 〔13〕에 있어서, 상기 제1 전압 측정부와 상기 전지 시스템 제어부가 제1 통신 배선(8_1)으로 접속되고, 상기 제M 전압 측정부와 상기 전지 시스템 제어부가 신호 전위 변환 소자(9)를 통해 제M+1 통신 배선(8_M+1)으로 접속된다. 또한, 상기 제1 전압 측정부와 제2 전압 측정부가 제2 통신 배선(8_2)으로 접속되고, 제M-1 전압 측정부와 상기 제M 전압 측정부가 제M 통신 배선(8_M)으로 접속된다.
상기 제1 전압 측정부는, 설정된 상기 배치 설정 단자군의 상태가 상기 제2 부호와 동등할 때에는, 상기 제2 통신 배선을 전류원(11)으로 구동하고, 설정된 상기 배치 설정 단자군의 상태가 상기 제2 부호와의 해밍 거리가 1일 때에는, 상기 제2 통신 배선을 하이 임피던스로 한다.
상기 제M 전압 측정부는, 설정된 상기 배치 설정 단자군의 상태가 상기 제1 부호와 동등할 때에는, 상기 신호 전위 변환 소자를 전압원(12)으로 구동하고, 설정된 상기 배치 설정 단자군의 상태가 상기 제1 부호와의 해밍 거리가 1일 때에는, 상기 신호 전위 변환 소자와의 접속을 하이 임피던스로 한다.
이에 의해, 일순 통신을 실현하는 데이지 체인에 있어서, 배치 어드레스의 고장을 검출한 경우에, 통신로의 구동을 하이 임피던스로 하여 보호할 수 있다.
〔15〕 <어드레스 설정 단자(핀 어드레싱)>
상기 〔13〕에 있어서, 상기 제1 전압 측정부로부터 상기 제M 전압 측정부는, 각각 어드레스 레지스터(30)를 더 구비하고, 상기 배치 설정 단자군은 어드레스 설정 단자(6)이며, 상기 어드레스 설정 단자에 설정되는 상태에 기초하여 상기 어드레스 레지스터를 설정한다.
이에 의해, 전압 측정부(2_1 내지 2_M)의 어드레스를, 어드레스 설정 단자(6)에 인가하는 전압 레벨(로우 고정/하이 고정, 풀다운/풀업 등)에 의해, IC의 외부로부터 설정할 수 있다.
〔16〕 <모드 설정 단자>
상기 〔13〕에 있어서, 상기 제1 전압 측정부로부터 상기 제M 전압 측정부는, 각각 어드레스 레지스터(30)를 더 구비하고, 상기 배치 설정 단자군은 모드 설정 단자(7)이며, 상기 모드 설정 단자에 설정되는 상태와 상기 데이지 체인을 사용한 통신에 의해 지정되는 값에 기초하여, 상기 어드레스 레지스터를 설정한다.
이에 의해, 전압 측정부의 어드레스를, 모드 설정 단자(7)에 인가하는 전압레벨(로우 고정/하이 고정, 풀다운/풀업 등)과 IC 내부의 어드레스 레지스터(30)에 저장되는 값에 의해 설정할 수 있다. 예를 들어, 모드 설정 단자(7)에 의해, 최고 전위단인지/최저 전위단인지/그 중간 중 어느 하나에 배치되어 있는지의 3가지 중 한 가지를 설정하고, 나머지의 상세한 어드레스를, 어드레스 레지스터(30)에 저장되는 값에 의해 설정할 수 있다. 최고 전위단과 최저 전위단의 어느 쪽에 배치되어 있는지는, 고장에 의한 영향이 지대하므로 보호를 강화하고, 그 중간에 배치되어 있는 경우에는, 어드레스에 오류가 발생하는 고장의 영향은 비교적 경미하기 때문에, 보호보다도 복구를 강화하는 등의 대처를 가능하게 할 수 있다.
〔17〕 <오토 어드레싱>
상기 〔16〕에 있어서, 상기 데이지 체인을 사용한 상기 통신은 시리얼 통신이며, 상기 전지 시스템 제어부는, 복수 비트를 포함하는 커맨드를 발행 가능하다.
상기 커맨드는, 상기 제1 전압 측정부로부터 상기 제M 전압 측정부 중 어느 것이 액세스 대상인지 각각 독립적으로 지정 가능한, M 비트를 포함하는 칩 어드레스 프레임을 포함한다.
상기 커맨드 중 어드레스 설정 커맨드는, 상기 제1 전압 측정부로부터 상기 제M 전압 측정부 중 어느 것도 액세스 대상이 아님을 나타내는 칩 어드레스 프레임과 상기 제1 전압 측정부에 설정할 어드레스값을 나타내는 데이터 프레임을 포함한다.
상기 제1 전압 측정부는, 상기 어드레스 설정 커맨드를 수신했을 때, 상기 어드레스 레지스터에 상기 데이터 프레임의 값에 기초하는 값을 저장한다. 또한, 상기 제1 전압 측정부는, 수신한 상기 어드레스 설정 커맨드를, 수신한 상기 어드레스 프레임과, 상기 데이터 프레임의 값에 미리 정해진 연산을 실시한 값에 의한 새로운 데이터 프레임을 포함하는 새로운 어드레스 설정 커맨드로 치환하여, 상기 제2 통신선을 통해 상기 제2 전압 측정부에 송출한다.
상기 제2 전압 측정부로부터 상기 제M-1 전압 측정부의 각각은, 수신한 상기 어드레스 설정 커맨드를, 수신한 어드레스 프레임과, 수신한 데이터 프레임의 값에 상기 연산을 실시한 값에 의한 새로운 데이터 프레임을 포함하는 새로운 어드레스 설정 커맨드로 치환하여, 다음 단의 전압 측정부에 송출한다.
이에 의해, IC 어드레스가 미설정이더라도, 외부로부터 IC 어드레스를 설정할 수 있어, IC 어드레스를 지정하기 위한 단자 수를 필요 최소한으로 억제할 수 있다.
〔18〕 <비트 시프트에 의한 다음 단의 IC 어드레스 생성>
상기 〔17〕에 있어서, 상기 연산이, 수신한 데이터 프레임의 값의 비트 시프트이다.
이에 의해, 상기 통신 신호 입력 단자로부터 입력된 어드레스값을 패러렐 신호로 변환하지 않고, 후단으로 송출할 새로운 어드레스값을 산출할 수 있어 프레임 기간 단위로 지연시키지 않고, 후단으로 송출할 수 있다.
〔19〕 <인크리먼트에 의한 다음 단의 IC 어드레스 생성>
상기 〔17〕에 있어서, 상기 연산이, 수신한 데이터 프레임의 값의 인크리먼트이다.
이에 의해, IC 어드레스값은 인접하는 반도체 장치(전지 전압 감시 IC)(1_1 내지 1_M)에, 순차 인접한 값이 부여되고, 코드 효율을 높게 할 수 있다(적은 비트 수로 많은 어드레스를 표현할).
〔20〕 <어드레스 레지스터 진단 모드>
상기 〔17〕에 있어서, 상기 제1 전압 측정부로부터 상기 제M-1 전압 측정부의 각각은, 상기 어드레스 설정 커맨드를 수신했을 때, 상기 데이터 프레임의 값에 기초하여 상기 어드레스 레지스터에 설정하는 값과, 상기 어드레스 레지스터에 저장되어 있는 값의 비교를 행한다.
이에 의해, 맨 처음의 IC 어드레스 설정 커맨드에서는, 어드레스 레지스터에의 IC 어드레스의 자동 설정을 행하고, 2번째 이후의 IC 어드레스 설정 커맨드에서는, 초기 설정된 IC 어드레스가 유지되어 있는지 여부의 진단을 행할 수 있다.
〔21〕 <배치 설정 단자의 고장을 검출하여 슬립 모드로 천이>
정극(91)과 부극(92)의 사이에 다단으로 직렬 접속됨으로써 조전지를 구성하는 복수의 단전지 중, 상기 정극에 가까운 제1 탭(93)으로부터 상기 부극에 가까운 제2 탭(94)까지의, M개(M은 3 이상의 정수)의 단전지 그룹마다 배치되고, 상기 그룹에 속하는 단전지를 감시하기 위한 반도체 장치(전지 전압 감시 IC)(1_1 내지 1_M)로서, 이하와 같이 구성된다.
통상 동작 모드와 슬립 모드를 갖고, 상기 통상 동작 모드로부터 상기 슬립 모드로의 전환을 행하는 모드 전환 회로와, 상기 M개의 단전지 그룹 중 어느 단전지 그룹에 접속되는지를 2진 부호로 지정하는 배치 설정 단자군(6, 7)과, 상기 배치 설정 단자군의 상태에 기초하여 상기 모드 전환 회로를 제어하는 모드 판정 회로(20)를 구비한다.
상기 제1 탭에 접속되는 것을 지정하기 위한 상기 배치 설정 단자군의 상태를 제1 부호로 하고, 상기 제2 탭에 접속되는 것을 지정하기 위한 상기 배치 설정 단자군의 상태를 제2 부호로 한다.
상기 모드 판정 회로는, 상기 배치 설정 단자군의 상태가, 상기 제1 부호 또는 상기 제2 부호와의 해밍 거리가 1인 것을 검출했을 때, 상기 모드 전환 회로에 의해, 상기 반도체 장치를 통상 동작 모드부터 슬립 모드로 천이시킨다.
이에 의해, 시스템 제어 장치로서 작용하는 MCU와 복수의 전지 전압 감시 IC 사이의 통신을, 적은 배선으로 부품 비용을 억제하고, 고기능의 통신 인터페이스를 전지 전압 감시 IC의 각각에 설치하거나, 복잡한 통신 프로토콜을 채용하지 않고, 또한, 페일 세이프를 고려하여 실현할 수 있다. 배치 설정 단자의 설정에 대해서는, 가장 전위가 높은 그룹에 배치된 것을 나타내는 제1 부호와, 가장 전위가 낮은 그룹에 배치된 것을 나타내는 제2 부호와, 각각 1비트만 상태가 서로 다른 부호(해밍 거리=1의 부호)의 설정을 금지한다. 배치 설정 단자의 상태가 금지되어 있는 설정으로 된 것을 검출하여 고장이라 판단하고, 출력을 차단한다. 이에 의해, 페일 세이프로 된다.
〔22〕 <어드레스 레지스터 진단 모드에서의 인터럽트>
상기 〔8〕에 있어서, 인터럽트 출력 단자(52)를 더 구비하고, 상기 어드레스 레지스터에 저장되어 있는 IC 어드레스값과 새롭게 설정되는 IC 어드레스값의 상기 비교 결과가 불일치한 경우에, 상기 인터럽트 출력 단자로부터 인터럽트 신호를 출력한다.
이에 의해, 초기 설정된 IC 어드레스가 적절하게 유지되어 있지 않다는 진단 결과가 검출된 경우에, 그 고장의 발생을, 신속하고도 확실하게 전지 시스템 제어부에 통지할 수 있다.
〔23〕 <데이지 체인 구성의 인터럽트 통신>
상기 〔9〕또는〔22〕에 있어서, 인터럽트 입력 단자(51)를 더 구비하고, 상기 인터럽트 입력 단자로부터 입력된 신호가 인터럽트 신호인 경우, 또는 상기 반도체 장치 자신에 의해 인터럽트 신호가 출력되는 경우에, 상기 인터럽트 출력 단자로부터 인터럽트 신호를 출력한다.
이에 의해, 인터럽트 신호의 전송로를 데이지 체인으로 구성할 수 있어, 인터럽트 신호에 의한 배선 수를 억제할 수 있다.
〔24〕 <스테이터스 레지스터 일괄 판독>
정극(91)과 부극(92)의 사이에 다단으로 직렬 접속됨으로써 조전지를 구성하는 복수의 단전지 중, M개(M은 3 이상의 정수)의 단전지 그룹마다 배치되는 제1 전압 측정부(2_1)로부터 제M 전압 측정부(2_M)까지의 M개의 전압 측정부와, 전지 시스템 제어부를 구비하는, 전지 전압 감시 장치로서, 이하와 같이 구성된다.
제1 전압 측정부(2_1)로부터 제M 전압 측정부(2_M)까지의 M개의 전압 측정부는, 상기 정극에 가까운 최고 전위단(93)으로부터 상기 부극에 가까운 최저 전위단(94)까지의, M개(M은 3 이상의 정수)의 단전지 그룹마다, 상기 최저 전위단으로부터 상기 최고 전위단까지 순차 배치되고, 상기 배치에 기초하여 제1 어드레스로부터 제M 어드레스까지의 어드레스에 의해 식별된다.
상기 전지 시스템 제어부와, 상기 제1 전압 측정부로부터 상기 제M 전압 측정부까지가 데이지 체인(8)으로 접속되고, 상기 전지 시스템 제어부는, 상기 데이지 체인을 사용한 통신에 의해, 상기 제1 전압 측정부로부터 상기 제M 전압 측정부에 액세스 가능하다.
상기 제1 전압 측정부로부터 상기 제M 전압 측정부는, 각각에 설정된 배치 어드레스를 유지한다.
상기 전지 시스템 제어부는, 상기 데이지 체인을 사용한 통신에 의해, 상기 제1 전압 측정부로부터 상기 제M 전압 측정부에 대하여, 칩 어드레스 프레임과 레지스터 어드레스 프레임과 유효한 데이터를 포함하지 않는 레지스터 판독 데이터 프레임을 송신하고, 판독된 데이터를 포함하는 레지스터 판독 데이터 프레임을 수신한다.
상기 제1 전압 측정부로부터 상기 제M 전압 측정부의 각각은, 수신한 칩 어드레스 프레임과 레지스터 어드레스 프레임을 그대로 송출한다. 상기 제1 전압 측정부로부터 상기 제M 전압 측정부의 각각은, 각각에 설정된 배치 어드레스가, 상기 칩 어드레스 프레임에 의해 지정된 배치 어드레스와 일치했을 때, 상기 레지스터 판독 데이터 프레임의, 상기 배치 어드레스에 대응하는 비트 위치의 데이터를, 상기 레지스터 어드레스 프레임에 의해 지정되는 스테이터스 레지스터(25)의 상태 정보로 치환하여 갱신하고, 갱신된 레지스터 판독 데이터 프레임을 상기 데이지 체인으로 송출한다.
이에 의해, 복수의 전압 측정부(2_1 내지 2_M)로부터 일괄하여(동시이며 또한 병렬로), 상태 정보를 판독할 수 있다.
〔25〕 <칩 어드레스 프레임>
상기 〔24〕에 있어서, 상기 칩 어드레스 프레임은, 상기 제1 전압 측정부로부터 상기 제M 전압 측정부를 각각 독립적으로 지정 가능한 M 비트의 어드레스 지정 비트를 포함하여 구성된다.
이에 의해, 칩 어드레스 프레임에 있어서는 1비트로 1개의 전압 측정부(2_1 내지 2_M)를 지정할 수 있으며, 동시에 0개 내지 M개의 전압 측정부를 독립적으로 병렬로 지정할 수 있다.
〔26〕 <어드레스 레지스터 진단 모드>
상기 〔24〕또는〔25〕에 있어서, 상기 제1 전압 측정부로부터 상기 제M 전압 측정부의 각각은 모드 설정 단자(7)와 상기 배치 어드레스를 유지하는 어드레스 레지스터(31)를 더 구비하고, 상기 스테이터스 레지스터는 칩 어드레스 오류를 저장 가능하다. 상기 칩 어드레스 프레임이 소정의 값일 때, 상기 레지스터 어드레스 프레임의 값에 기초하여 상기 어드레스 레지스터에 IC 어드레스를 설정한다. 상기 어드레스 레지스터에 설정되는 IC 어드레스와 상기 어드레스 레지스터에 저장되어 있는 IC 어드레스를 비교하고, 그 결과가 일치하지 않을 때, 상기 칩 어드레스 오류를 상기 스테이터스 레지스터에 저장한다.
이에 의해, 맨 처음의 IC 어드레스 설정 커맨드에서는, 어드레스 레지스터에의 IC 어드레스의 자동 설정을 행하고, 2번째 이후의 IC 어드레스 설정 커맨드에서는, 초기 설정된 IC 어드레스가 유지되어 있는지 여부의 진단을 행할 수 있다. 진단 결과는 IC 어드레스 오류로서 스테이터스 레지스터에 저장되고, 스테이터스 레지스터 일괄 판독 커맨드에 의해, 복수의 반도체 장치(전지 전압 감시 IC)(1_1 내지 1_M)로부터 일괄하여 판독할 수 있다.
〔27〕 <인터럽트>
상기 〔13〕에 있어서, 상기 제1 전압 측정부로부터 상기 제M 전압 측정부의 각각은 인터럽트 출력 단자(52)를 더 구비하고, 상기 배치 설정 단자군의 상태가, 상기 제1 부호 또는 상기 제2 부호와의 해밍 거리가 1인 것이 검출되었을 때, 상기 인터럽트 출력 단자로부터 인터럽트 신호를 출력한다.
이에 의해, 고장의 발생을, 신속하고도 확실하게 전지 시스템 제어부에 통지할 수 있다.
〔28〕 <어드레스 레지스터 진단 모드에서의 인터럽트>
상기 〔20〕에 있어서, 상기 제1 전압 측정부로부터 상기 제M 전압 측정부의 각각은 인터럽트 출력 단자(52)를 더 구비하고, 상기 어드레스 레지스터에 설정되는 IC 어드레스와 상기 어드레스 레지스터에 저장되어 있는 IC 어드레스를 비교하고, 그 결과가 일치하지 않을 때, 상기 인터럽트 출력 단자로부터 인터럽트 신호를 출력한다.
이에 의해, 초기 설정된 IC 어드레스가 적절하게 유지되어 있지 않다는 진단 결과가 검출된 경우에, 고장의 발생을, 신속하고도 확실하게 전지 시스템 제어부에 통지할 수 있다.
〔29〕 <데이지 체인 구성의 인터럽트 통신>
상기 〔27〕또는〔28〕에 있어서, 상기 제1 전압 측정부로부터 상기 제M 전압 측정부의 각각은, 인터럽트 입력 단자(51)를 더 구비하고, 상기 인터럽트 입력 단자로부터 입력된 신호가 인터럽트 신호인 경우, 또는, 자신이 인터럽트를 발생하는 경우에, 상기 인터럽트 출력 단자로부터 인터럽트 신호를 출력한다.
이에 의해, 인터럽트 신호의 전송로를 데이지 체인으로 구성할 수 있어, 인터럽트 신호에 의한 배선 수를 억제할 수 있다.
2. 실시 형태의 상세
실시 형태에 대하여 더 상세히 설명한다. 또한, 발명을 실시하기 위한 구체적인 내용을 설명하기 위한 전체 도면에 있어서, 동일한 기능을 갖는 요소에는 동일한 부호를 부여하고, 그 반복 설명을 생략한다.
〔실시 형태 1〕 <HiZ 제어>
도 1은, 실시 형태 1에 따른 전지 전압 감시 IC, 및 전지 시스템 제어부와 복수의 전지 전압 감시 IC와 일순 통신을 행하는 데이지 체인으로 접속한, 전지 전압 감시 장치의 구성예를 나타내는 블록도이다.
조전지는, 복수의 단전지를 다단으로 직렬 접속됨으로써 구성되어 있다. 이것을 몇 개인가의 단전지를 포함하는 M개(M은 3 이상의 정수)의 단전지 그룹으로 나누어, 단전지 그룹마다 전지 전압 감시 IC(1)를 탑재한 M개의 전압 측정부(2)가 배치된다. M개의 단전지 그룹은, 원래 직렬 접속되어 있으므로, 배치되는 M개의 전압 측정부(2)는 최저 전위단(94)으로부터 최고 전위단(93)까지의 사이에, 단계적으로 서로 다른 전위를 갖는다. 통상 최저 전위단(94)은 조전지의 부극(92)이며, 최고 전위단(93)은 정극(91)이다.
조전지를 N×M개의 단전지 그룹으로 나누어, M개의 단전지 그룹에 대하여 1조의 전지 전압 감시 장치를 배치하고, N조의 전지 전압 감시 장치에 의해 전체의 전지 전압 감시 장치를 구성하여도 된다. 복수의 전지 전압 감시 장치를 배치함으로써, 보다 고전압의 조전지나 복수의 조전지를 병렬 접속한 대규모 조전지에도 적용할 수 있다.
제1 전압 측정부(2_1)로부터 제M 전압 측정부(2_M)까지의 M개의 전압 측정부(2)는, 배치되는 위치에 기초하여 제1 어드레스로부터 제M 어드레스까지의 배치 어드레스가 부여되고, 이 배치 어드레스에 의해 식별된다. 배치되는 위치는, 직렬 접속된 단전지의 탭 위치이며, 조전지에 있어서의 전위에 대응한다. 제1 어드레스가 부여되는 제1 전압 측정부(2_1)는 최저 전위단(94)에 접속되어 있으며, 제2 전압 측정부(2_2) 이후 순차 높은 전위의 탭에 접속되고, 제M 어드레스가 부여된 제M 전압 측정부(2_M)는 최고 전위단(93)에 접속되어 있다.
전지 시스템 제어부(3)와, 제1 전압 측정부(2_1)로부터 제M 전압 측정부(2_M)까지의 M개의 전압 측정부(2)가 데이지 체인(8)으로 접속되어 있다. 도 1에는, 접속예로서 일순 통신을 행하는 데이지 체인(8)이 도시되어 있다. 제1 전압 측정부(2_1)와 전지 시스템 제어부(3)가 제1 통신 배선(8_1)으로 접속되고, 제M 전압 측정부(2_M)와 전지 시스템 제어부(3)가 신호 전위 변환 소자(9)를 통해 제M+1 통신 배선(8_M+1)으로 접속되고, 제1 전압 측정부(2_1)와 제2 전압 측정부(2_2)가 제2 통신 배선(8_2)으로 접속되며, 제M-1 전압 측정부(2_M-1)와 제M 전압 측정부(2_M)가 제M 통신 배선(8_M)으로 접속된다. 여기서, 신호 전위 변환 소자(9)는 직류적으로 절연하면서 통신 데이터를 전송하는 절연 소자(아이솔레이터)로서, 예를 들어, 포토 커플러, 유도 결합성 절연 소자, 용량 결합성 절연 소자 등이다. 제1 전압 측정부(2_1)로부터 제M 전압 측정부(2_M)까지의 전압 측정부(2)는, 각각에 설정된 배치 어드레스를 유지한다. 전지 시스템 제어부(3)는, 데이지 체인(8)을 사용한 통신에 의해, 제1 전압 측정부(2_1)로부터 제M 전압 측정부(2_M)까지 액세스 가능하다. 전압 측정부(2)에 전지 전압 감시 IC(1)가 탑재되고, 그 감시 IC(1)에 유지되어 있을 때에는, 배치 어드레스는, IC에 부가된 어드레스이며, IC 어드레스라 칭한다.
제1 전압 측정부(2_1)로부터 제M 전압 측정부(2_M)까지의 M개의 전압 측정부(2)의 각각은, M개의 단전지 그룹 중 어느 단전지 그룹에 접속되는지를 2진 부호로 지정하는 배치 설정 단자군(6_1 내지 6_M, 7_1 내지 7_M)을 구비한다. 배치 설정 단자군(6_1 내지 6_M, 7_1 내지 7_M)에는, 최고 전위단의 단전지 그룹에 접속되는 것을 지정할 때에는 제1 부호가 입력되고, 최저 전위단의 단전지 그룹에 접속되는 것을 지정할 때에는 제2 부호가 입력된다. 전압 측정부(2) 내에서 배치 설정 단자를 하이 고정 또는 로우 고정하고, 풀업 혹은 풀다운하거나, 혹은, 그 밖의 방법에 의해 디지털 신호를 입력하면 된다. 제1 전압 측정부(2_1)로부터 제M 전압 측정부(2_M)까지의 M개의 전압 측정부(2)의 각각은, 입력된 배치 설정 단자군(6_1 내지 6_M, 7_1 내지 7_M)의 상태가, 제1 부호 또는 제2 부호와의 해밍 거리가 1일 때, 데이지 체인(8)을 사용한 통신을 차단한다. 예를 들어, 데이지 체인(8)의 통신선(8_1 내지 8_M+1)에의 출력을 하이 임피던스로 한다.
제1 전압 측정부(2_1)로부터 제M 전압 측정부(2_M)까지의 M개의 전압 측정부(2)의 각각은, M개의 단전지 그룹 중 어느 단전지 그룹에 접속되는지에 따라 데이지 체인(8)에 있어서 접속되는 상대의 회로가 서로 다르며, 데이지 체인(8)의 통신선(8_1 내지 8_M+1)을 구동하는 회로의 특성을 맞출 필요가 있다. 제1 전압 측정부(2_1)는 통상 동일한 전위 레벨에 있는, 전지 시스템 제어부(3)로부터 제1 통신선(8_1)을 통해 입력되고, 1단 높은 전위 레벨에 있는 제2 전압 측정부(2_2)를, 제2 통신선(8_2)을 통해 구동하게 된다. 제M 전압 측정부는, 1단 낮은 전위 레벨에 있는 제M-1 전압 측정부(2_M-1)로부터 제M 통신선(8_M)을 통해 입력되고, 신호 전위 변환 소자(9)를 구동한다. 전위 레벨의 차이에 따라 레벨 시프터의 유무나 회로 방식이 서로 다르므로, 그에 맞춰 데이지 체인(8)의 통신선(8_1 내지 8_M+1)을 구동하는 회로의 특성을, 맞출 필요가 있다.
제1 어드레스로부터 제M 어드레스까지의 배치 어드레스를, 배치 설정 단자군(6_1 내지 6_M, 7_1 내지 7_M)에 설정하고, 이것에 기초하여 M개의 단전지 그룹중 어느 단전지 그룹에 접속되는지를 판정하고, 그에 맞춰 데이지 체인(8)의 통신선(8_1 내지 8_M+1)을 구동하는 회로의 특성을 맞출 수 있다. 배치 어드레스가 올바르면, 데이지 체인을 구성하는 통신 회로는 정확하게 기능한다. 그러나, 고장 등에 의해 배치 설정 단자군(6_1 내지 6_M, 7_1 내지 7_M)의 상태가 올바른 부호가 아니게 된 경우에는, 통신 회로가 정확하게 기능하지 않게 된다. 따라서, 페일 세이프의 사고 방식을 도입한다.
본 실시 형태에서는, 고장 등에 기인하는 어드레스의 오류 영향이 심각한 개소를, 중점적으로 보호한다. 데이지 체인의 통신로가 형성된 전지 전압 감시 장치에서는, 최고 전위단과 최저 전위단에서의 고장이 보다 심각하다. 중간의 전위에 접속된 전지 전압 측정부(2)는, 데이지 체인으로 접속되는 것은, 인접하는 전지 전압 측정부(2)만이기 때문에 전위차는 크지 않지만, 최고 전위단과 최저 전위단에 배치되는 전지 전압 측정부(2)는 접속처와의 전위차가 커서, 경우에 따라서는 최고 전위단과 최저 전위단의 전위차로까지 될 가능성이 있기 때문이다.
본 실시 형태에서는, 배치 설정 단자군(6_1 내지 6_M, 7_1 내지 7_M)의 상태가, 제1 부호 또는 제2 부호와의 해밍 거리가 1일 때, 데이지 체인(8)을 사용한 통신을 차단한다. 원래 최고 전위단(93)에 배치되는 전지 전압 측정부(2_M)에 설정되는 제1 부호에 1비트의 오류가 발생했을 때, 또는 원래 최저 전위단(94)에 배치되는 전지 전압 측정부(2_1)에 설정되는 제2 부호에 1비트의 오류가 발생했을 때, 통신로를 구동하지 않도록 차단한다. 한편, 중간적인 전위의 탭 위치에 배치되는 전지 전압 측정부(2)에 설정되는 부호에 1비트의 오류가 발생하여도, 데이지 체인을 구동하는 회로에는 중대한 영향을 미치는 전환은 발생하지 않는다.
이에 의해, 전지 시스템 제어부(3)와 복수의 전지 전압 측정부(2) 사이의 통신을, 적은 배선으로 부품 비용을 억제하고, 고기능의 통신 인터페이스를 전지 전압 측정부(2)의 각각에 설치하거나, 복잡한 통신 프로토콜을 채용하지 않고, 또한, 페일 세이프를 고려하여 실현할 수 있다. 고장 등에 의해 배치 설정 단자군(6_1 내지 6_M, 7_1 내지 7_M)의 상태가 올바른 부호가 아니게 된 경우에, 에러를 발생시키는 등이 아니라, 통신로에서 분리함으로써 페일 세이프로 된다.
제1 전압 측정부(2_1)로부터 제M 전압 측정부(2_M)까지의 M개의 전압 측정부(2)의 각각에, 전지 전압 감시 IC(1_1 내지 1_M)가 탑재되고, 배치 설정 단자군(6_1 내지 6_M, 7_1 내지 7_M)이 그 단자인 경우에 대하여, 보다 상세히 설명한다.
최저 전위단의 제1 전압 측정부(2_1)의 통신 신호 입력 단자(5_1)는, 전지 시스템 제어부(3)로서 작용하는 MCU에 의해 구동되기 때문에, 일반적으로는 전압 입력으로 되고, 통신 신호 출력 단자(4_1)는, 레벨 시프터를 통해 1단 고전위측의 제2 전압 측정부(2_2)의 통신 신호 입력 단자(5_2)에 접속되기 때문에, 전류 출력으로 하는 것이 좋다. 2단째 이후의 전압 측정부(2)는, 입력도 출력도 레벨 시프터에 접속되기 때문에, 전압 입력, 전류 출력이 적합하다. 최고 전위단의 제M 전압 측정부(2_M)의 통신 신호 입력 단자(5_M)는, 레벨 시프터의 출력에 접속되기 때문에 전압 입력이다. 통신 신호 출력 단자(4_M)는, 루프백 통신 회로 방식에 따라서 적절히 최적화된다. 예를 들어, 포토 커플러 등의 절연 소자(9: 아이솔레이터)를 통해 MCU(3)로 순회시킬 때는, 절연 소자(9)를 구동하기 때문에 전압 출력이 적합한 경우가 많다. 여기서, 레벨 시프터에는 다양한 회로 방식이 있지만, 저전위측에서 전류 출력된 신호를, 고전위측에서 저항에 의해 전압으로 변환하는 회로를 가정하고 있다. 강압 레벨 시프터도 마찬가지의 회로에 의해 실현할 수 있다.
제1 전압 측정부(2_1)는, 설정된 배치 설정 단자군(6_1, 7_1)의 상태가 상기 제1 부호와 동등할 때에는, 제2 통신 배선(8_2)을 전류원으로 구동하고, 설정된 배치 설정 단자군(6_1, 7_1)의 상태가 상기 제1 부호와의 해밍 거리가 1일 때에는, 제2 통신 배선(8_2)을 하이 임피던스로 한다.
제M 전압 측정부(2_M)는, 설정된 배치 설정 단자군(6_1, 7_1)의 상태가 상기 제2 부호와 동등할 때에는, 신호 전위 변환 소자(9)를 전압원으로 구동하고, 설정된 배치 설정 단자군(6_1, 7_1)의 상태가 상기 제2 부호와의 해밍 거리가 1일 때에는, 신호 전위 변환 소자(9)와의 접속을 하이 임피던스로 한다.
이에 의해, 일순 통신을 실현하는 데이지 체인에 있어서, 배치 어드레스의 고장을 검출한 경우에, 통신로의 구동을 하이 임피던스로 하여 보호할 수 있다.
제1 전압 측정부(2_1)로부터 제M 전압 측정부(2_M)까지의 M개의 전압 측정부(2)에 탑재할 수 있는, 전지 전압 감시 IC(1)의 보다 상세한 구성에 대하여 설명한다. 도 3은, 실시 형태 1에 따른 전지 전압 감시 IC(핀 어드레싱)의 보다 상세한 구성예를 나타내는 블록도이다.
전지 전압 감시 IC(1)는, 통신 신호 단자(4)와 상기 배치 설정 단자로서의 어드레스 설정 단자(6)와, 상기 통신 신호 단자로부터의 신호를 출력할지 차단할지를 전환 가능한 출력 전환 회로(10)와, 어드레스 설정 단자(6)의 상태에 기초하여 출력 전환 회로(10)를 제어하는 모드 판정 회로(20)를 구비한다. 모드 판정 회로(20)는, 어드레스 설정 단자(6)의 상태가, 상기 제1 부호 또는 상기 제2 부호와의 해밍 거리가 1일 때, 출력 전환 회로(10)에 의해 통신 신호 단자(4)로부터의 출력을 차단한다.
출력 전환 회로(10)는, 통신 신호 단자(4)를 전압원(12)으로 구동할지, 전류원(11)으로 구동할지, 하이 임피던스로 할지를 전환 가능하다. 어드레스 판정 회로(20)는, 통신 신호 단자(4)를 이하와 같이 제어한다.
어드레스 설정 단자(6)의 상태가 상기 제1 부호와 일치했을 때에는, 출력 전환 회로(10)에 의해 통신 신호 단자(4)를 전압원(12)으로 구동한다. 어드레스 설정 단자(6)의 상태가 상기 제2 부호와 일치했을 때에는, 출력 전환 회로(10)에 의해 통신 신호 단자(4)를 전류원(11)으로 구동한다. 어드레스 설정 단자(6)의 상태가 상기 제1 부호와 또는 상기 제2 부호와의 해밍 거리가 1일 때에는, 출력 전환 회로(10)에 의해 통신 신호 단자(4)를 하이 임피던스로 한다.
이에 의해, 통신 신호 단자에 접속되는 회로가, 전압 입력형이더라도, 전류 입력형이더라도, 적절하게 대응할 수 있다. 특히, 최저 전위단에 배치되는 경우에는 전류 구동형 승압 레벨 시프터를 구동하기에 적합하며, 최고 전위단에 배치되는 경우에는 전압 입력형 절연 소자(아이솔레이터)를 구동하기에 적합하다. 또한, 어드레스 설정 단자(6)의 상태에 1비트의 오류가 발생했을 때에는, 그것을 검출하여 상기 통신 신호 단자를 하이 임피던스로 함으로써, 외장형 회로를 파괴할 우려가 없어져서, 페일 세이프로 된다.
또한, 도 3에 기재한 그 밖의 회로 요소에 대해서는 후술한다.
도 5는, 실시 형태 1에 따른 전지 전압 감시 장치에 있어서 어드레스 설정 단자(6)에 설정되는 전지 전압 감시 IC의 배치 어드레스(전지 전압 감시 모듈의 배치 어드레스)의 상호 해밍 거리를 나타내는 설명도이다. 이 수치예는 단전지를 8개 직렬 접속한 단전지 그룹에 접속 가능한, 전지 전압 감시 시스템에 있어서의 배치 어드레스의 설정예이다. 최고 전위단에 배치되는 최상위의 감시 IC(1)에는, b'11111을 제외한 b'11***이 배치 어드레스로서 부여된다. 여기서, 「b'」는 2진수인 것을 나타내고, 「b'11111」은 5자리의 2진수에 있어서 모든 비트가 1인 수치를 나타낸다. 최저 전위단에 배치되는 최하위의 감시 IC(1)에는, b'10111이 부여되어 있다. 최상위 감시 IC에 설정될 수 있는 어드레스로부터 b'11111이 제외되어 있으므로, 최하위의 감시 IC(1)의 배치 어드레스 b'10111와는, 반드시 해밍 거리가 2 이상이 된다. 최상위와 최하위 사이의 중위의 감시 IC의 배치 어드레스는, b'00111을 제외한 b'00***로 하면 된다. 최상위의 감시 IC와도 최하위의 감시 IC와도, 중위의 감시 IC의 배치 어드레스와의 해밍 거리는 2 이상이 된다. 또한, 감시 IC를 단독으로 사용하는 경우에는, 배치 어드레스 b'01111을 부여하면 된다. 또한, 단독 사용의 감시 IC의 배치 어드레스를 b'01111로 함으로써, 최상위, 최하위 및 중위의 감시 IC의 어느 것과도 2 이상의 해밍 거리를 갖게 할 수 있다. 어드레스 설정 단자(6)의 상태가, 최상위, 최하위, 중위의 감시 IC 및 단독 사용의 감시 IC의 어드레스에 할당되지 않는 배치 어드레스일 때는, 출력을 하이 임피던스로 하여 통신로를 차단(비통신)한다. 최상위, 최하위, 중위의 감시 IC 및 단독 사용의 감시 IC의 배치 어드레스로부터 해밍 거리가 1인 배치 어드레스는, 반드시 출력을 HiZ로 제어할 배치 어드레스이다. 여기서, 중위의 감시 IC는 복수 있어도 되며, 그들에 설정할 배치 어드레스는, 서로 해밍 거리=1을 허용하고 있는 점에 특징이 있다. 중위의 감시 IC에 설정된 배치 어드레스에 오류가 발생하여도, 그 영향은 비교적 경미하기 때문에, 오류 검출을 위한 용장성을 갖게 하고 있지 않다. 그로 인해, 감시 IC를 탑재한 회로 기판의 고장 시, 및 감시 IC의 고장 시에, 중위의 감시 IC에 관해서는, 외부 핀(어드레스 설정용)을 변경 및 고려하지 않고, 용이하고도 안전하게 교환하는 것이 가능해진다. 최상위와 최하위의 감시 IC의 어드레스에 오류가 발생했을 때에는, 영향이 심각하므로, 배치 어드레스를 다른 배치 어드레스로부터 해밍 거리 2 이상 이격함으로써, 오류 검출 기능을 갖게 하여 보호를 강화하고 있다. 일률적으로 용장성을 갖게 하는 것보다도, 배치 어드레스를 표현하기 위한 비트 수를 적게 억제할 수 있다. 도 5에는, 8개의 감시 IC(1)를 식별할 수 있는 예를 나타내었지만, 그 이하 또는 그 이상의 수의 감시 IC(1)를 식별할 수 있는 배치 어드레스의 할당 방법으로 확장할 수 있다. 식별할 감시 IC의 수를 2배로 하기 위해서는, 배치 어드레스의 비트 수를 1비트, 즉 어드레스 설정 단자(6)의 단자 수를 1개 증가시키면 된다. 한편, 모든 감시 IC에 일률적으로 용장성을 갖게 하기 위해서는, 식별할 감시 IC의 수를 2배로 하기 위해서, 어드레스 설정 단자(6)의 단자 수를 2개 증가시킬 필요가 있다. 이 점에서도, 본 실시 형태의 어드레스 할당 방법은, 배치 어드레스를 표현하기 위한 비트 수를 적게 억제하여, 감시 IC에 구비할 어드레스 설정 단자(6)의 단자 수를 억제할 수 있다.
전지 전압 감시 IC(1)는, 또한, 어드레스 설정 단자(6)에 설정되는 상태에 기초하여, 어드레스 레지스터(30)를 설정할 수 있다. 어드레스 설정 단자(6)로부터 입력된 값은, 어드레스 판독 회로(18)에, 예를 들어 전원 투입 직후에 도입되고, 어드레스 테이블(19)을 거쳐서 IC 어드레스값으로 변환된 후에, 어드레스 레지스터(30)에 저장된다.
이에 의해, 어드레스 레지스터(30)를 어드레스 설정 단자(6)에 인가하는 전압에 의해, IC의 외부로부터 설정할 수 있다. 어드레스 설정 단자(6)를 로우 고정 또는 하이 고정하거나, 혹은, 풀다운 또는 풀업함으로써, 원하는 어드레스를 설정할 수 있다.
도 6은, 실시 형태 1에 따른 전지 전압 감시 IC(핀 어드레싱)의 어드레스 테이블의 예를 나타내는 설명도이다. 어드레스 설정 단자(6)의 상태와 어드레스 레지스터에 저장하는 값의 관계를 대응시키고 있다. (a)는 일반적인 설정 방법이며, (b)는 8스택(8개의 단전지 그룹에 접속되는 8개의 전압 감시 모듈을 구비하는 경우이며, M=8에 상당함)의 경우의 예이다. 칩 어드레스 프레임은, 데이지 체인 통신에 있어서, 액세스 대상의 칩 어드레스를 지정하는 통신 프레임에 있어서의 표시예이다. 데이지 체인 통신의 동작과 통신 프레임의 포맷에 대해서는 후술한다.
어드레스 설정 단자(6)에 설정된 상태에 기초하여, 어드레스 레지스터에 어드레스를 저장한다. 8스택의 경우, 최상위의 어드레스는 b'11000, 최하위의 어드레스는, b'11111로 하고, 중위의 어드레스를 b'11***로 할 수 있다.
데이지 체인 통신의 동작과 통신 프레임의 포맷에 대하여 설명한다. 전지 전압 감시 IC(1)는, 도시를 생략한 다양한 레지스터를 구비하고 있다. 전지 전압 감시 IC(1)를 제어하기 위한 제어 레지스터, 데이터를 유지하기 위한 데이터 레지스터, 전지 전압 감시 IC(1)의 상태나 측정 대상인 단전지의 상태를 유지하기 위한스테이터스 레지스터 등이 있다. 이들 레지스터에는, 레지스터 어드레스가 부여되어 있으며, 전지 시스템 제어부(3)로부터는, 칩 어드레스와 레지스터 어드레스를 지정하여, 원하는 레지스터에의 액세스가 가능하게 되어 있다.
도 15는, 데이지 체인 통신의 동작의 일례를 나타내는, 1 프레임의 타이밍차트이며, 도 16은, 각종 통신 모드에서의 동작마다의 프레임 포맷의 일례이다.
데이지 체인 통신은, 시리얼 셀렉트 신호 SS, 시리얼 클럭 신호 SCLK 및 시리얼 데이터 신호 SD에 의해 실현된다. 각각 1비트, 적어도 합계 3개의 신호선으로 구성할 수 있다. 2배의 개수의 신호선을 사용하여 차동화해도 되며, 또한, 데이터는 일부 병렬화하여도 된다. 도 15는 8비트로 1프레임을 구성한 예이다. 비트 수는 임의로 정할 수 있다.
통상 모드에서는, 호스트로부터 각 IC에의 레지스터 기입과, 호스트로부터 각 IC의 레지스터 판독의 2개의 커맨드가 있다. 호스트란 커맨드를 발행하는 주체이며, IC는 그 커맨드에 의해 지정되는 레지스터를 구비하는, 액세스처이다. 본 실시 형태에 있어서는, 전지 시스템 제어부(3)는 호스트이며, 전지 전압 감시 IC(1_1 내지 1_M)는 IC이다.
레지스터 기입에서는, 제1 프레임과 제2 프레임은 칩 어드레스 프레임을 구성하여 IC 어드레스를 지정한다. 제3 프레임에서 레지스터 어드레스를 지정하고, 라이트 커맨드인 것도 아울러 지정한다. 제4 프레임에서 기입 데이터를 지정한다. 제5 프레임과 제6 프레임에는, 제1 내지 제4 프레임의 커맨드에 대한 오류 검출을 위한 CRC(Cyclic Redundancy Check) 부호가 송신된다. 제7 프레임으로부터 제10 프레임에는, 액세스된 각 IC로부터 응답 신호를 송신(회신)할 수 있다. 레지스터 기입은, 일반적으로는, 호스트로부터 IC로의 단방향으로 완결되는 동작이며, 응답 신호의 회신은 필요가 없다. 칩 어드레스 프레임은, 접속되는 IC의 수와 동일한 수의 비트 수를 포함하도록 구성된다. 8비트의 프레임을 2프레임 사용함으로써, 16개까지의 IC를 지정할 수 있다. 1IC를 1비트에 대응시킴으로써, 16개까지의 IC를 독립적으로 지정할 수 있다. 최대 16개의 IC에 병렬로 동시에 동일값을 기입할 수 있으며, 한편, 1개 1개의 IC를 순차 지정하여 각각에 독립된 값을 기입할 수도 있다.
레지스터 판독에서도, 제1 프레임과 제2 프레임은 칩 어드레스 프레임을 구성하여 IC 어드레스를 지정한다. 제3 프레임에서 레지스터 어드레스를 지정하고, 리드 커맨드인 것도 아울러 지정한다. 제4 프레임에서 판독되는 데이터의 사이즈를 지정한다. 제5 프레임과 제6 프레임에는, 제1 내지 제4 프레임의 커맨드에 대한 오류 검출을 위한 CRC 부호가 송신된다. 제7 프레임 이후에, 상기 제4 프레임에서 지정한 데이터 사이즈에 대응하는 프레임 수의 판독 데이터가, 판독 데이터에 대한 CRC 부호가 부가되어, 액세스된 IC로부터 송신(회신)된다.
도 16에는, 칩 어드레스 프레임이 2프레임이며, 레지스터 어드레스와 리드/라이트를 지정하는 명령 프레임이 1프레임이며, 판독 데이터와 CRC 부호가 각각 2바이트인 경우를 도시하였지만, 이 길이(프레임 수)를 비롯한 포맷은, 임의로 설정할 수 있다.
어드레싱 모드와 테스트 모드에 대해서는, 후술한다.
데이지 체인 통신에서의 상기 통상 모드의 커맨드에 응답하기 위한, 전지 전압 감시 IC(1)의 구성에 대하여, 도 3을 인용하여 설명한다.
데이지 체인 통신에서의 모든 프레임은 통신 신호 입력 단자(5)로부터 입력되고, 그대로, 또는 응답 프레임 등이 추가되거나, 혹은, 수신한 프레임의 일부 데이터를 재기입하여, 후단의 전지 전압 감시 IC(1)로 송출하기 위해서, 통신 신호 출력 단자(4)로부터 출력된다. 도 3에는, 시리얼 셀렉트 신호 SS와 시리얼 클럭 신호 SCLK에 관한 회로는 도시를 생략하고 있으며, 통신 신호 입력 단자(5)로부터는 시리얼 데이터 신호 SD가 입력되는 것으로서 기재하고 있다.
통신 신호 입력 단자(5)로부터 입력된 시리얼 데이터 신호 SD는, 시리얼-패러렐 변환되어, 레지스터 통신 제어 회로(17)와, 칩 어드레스 프레임 추출 회로(21)와, 레지스터 어드레스 프레임 추출 회로(23)에 병렬로 입력된다. 칩 어드레스 프레임 추출 회로(21)에 의해, 입력된 시리얼 데이터 신호 SD가, 프레임 포맷에 있어서의 제1 프레임과 제2 프레임인 것이 검출되면, IC 선택/비선택 판별 회로(22)로 전송되고, 어드레스 레지스터(30)에 저장되어 있는 IC 어드레스와 비교되어, 일치했을 때는 IC 선택 신호(32)가 출력된다. 레지스터 어드레스 프레임 추출 회로(23)에 의해, 입력된 시리얼 데이터 신호 SD가, 프레임 포맷에 있어서의 제3 프레임과 제4 프레임인 것이 검출되면, 디코더를 포함하는 레지스터 어드레스 판정 회로(24)로 전송되고, 레지스터 선택 신호(33)가 출력된다. 레지스터 어드레스 판정 회로(24)는 라이트 커맨드인지 리드 커맨드인지도 아울러 판정한다. IC 선택 신호(32)에 의해, 자신의 IC가 액세스 대상인 것이 판정되었을 때, 판정된 리드 커맨드/라이트 커맨드에 따라서, 레지스터 선택 신호(33)에 의해 지정된(도 3에는 도시를 생략한) 레지스터가 액세스되고, 그 액세스 결과에 기초하여, 레지스터 통신 제어 회로(17)에 의해 응답 프레임이 구성된다. 레지스터 통신 제어 회로(17)는 응답 프레임의 CRC도 아울러 산출하고, CRC 프레임을 부가한다. 구성된 응답 프레임은, 패러렐-시리얼 변환기(54), 출력 선택 회로(16), 및 출력 전환 회로(10)를 거쳐 통신 신호 출력 단자(4)로부터 출력된다.
이에 의해, 데이지 체인 통신을 사용하여, 전지 전압 감시 IC(1) 내의 레지스터에 액세스할 수 있다. 도 3의 블록도는, 도 16에 도시한 프레임 구성에 맞춰서 기재한 것으로서, 일례에 지나지 않는다. 1프레임을 몇 비트로 구성할지, 칩 어드레스 프레임을 몇 프레임으로 구성할지 등, 프레임 포맷은 통신 대상의 IC의 수, IC당 레지스터의 수 등에 따라 적절히 정하면 된다.
〔실시 형태 2〕 <루프백 통신>
도 2는, 실시 형태 2에 따른 전지 전압 감시 IC, 및 전지 시스템 제어부와 복수의 전지 전압 감시 IC와 루프백 통신을 행하는 데이지 체인으로 접속한, 전지 전압 감시 장치의 구성예를 나타내는 블록도이다.
실시 형태 1에서는, 도 1에 도시한 바와 같이, 접속예로서 일순 통신을 행하는 데이지 체인(8)을 나타내었지만, 실시 형태 2에서는 루프백 통신을 행하는 데이지 체인(8)을 나타낸다. 전지 시스템 제어부(3)와, 제1 전압 측정부(2_1)로부터 제M 전압 측정부(2_M)까지의 M개의 전압 측정부(2)가 데이지 체인(8)으로 접속되어 있는 점에서는 마찬가지이지만, 전지 시스템 제어부(3)로부터 최고 전위단인 제M 전압 측정부(2_M)에 이르는 상향 통신로(8_U_1 내지 8_U_M)와 하향 통신로(8_D_M 내지 8_D_1)를 구비하는 점에서 상이하다.
전지 전압 감시 IC(1_1 내지 1_M)는, 각각, 상향 통신을 위한 출력 전환 회로(10_U), 통신 신호 입력 단자(5_U) 및 통신 신호 출력 단자(4_U)를 구비하고, 또한, 하향 통신을 위한 출력 전환 회로(10_D), 통신 신호 입력 단자(5_D) 및 통신 신호 출력 단자(4_D)를 구비한다. 상향 통신을 위한 출력 전환 회로(10_U)와 하향 통신을 위한 출력 전환 회로(10_D)는, 모드 판정 회로(20)에 의해 상향 하향 각각에 적합하도록 제어된다.
일순 통신 대신에 루프백 통신으로 함으로써, 특히, 레지스터 판독 커맨드에 있어서, 액세스 대상으로서 지정된 전지 전압 감시 IC(1)는, 후단으로부터의 회신을 기다리지 않고, 스스로 응답할 수 있다. 또한, 신호 전위 변환 소자(9)를 불필요로 할 수 있다.
〔실시 형태 3〕 <오토 어드레싱>
도 4는, 실시 형태 3에 따른 전지 전압 감시 IC(오토 어드레싱)의 구성예를 나타내는 블록도이다. 실시 형태 1에 따른 전지 전압 감시 IC(핀 어드레싱)에서는, 어드레스 설정 단자(6)에 의해, 모든 배치 어드레스를 설정하였다. 본 실시 형태 3에 있어서는, 모드 설정 단자(7)에 의해 그 IC가 최고 전위단에 배치되는지, 최저 전위단에 배치되는지, 그 중간에 배치되는지의 정보만을 설정한다.
도 7은, 실시 형태 3에 따른 전지 전압 감시 장치에 있어서 모드 설정 단자(7)에 설정되는 부호의 상호의 해밍 거리를 나타내는 설명도이다. 최고 전위단(93)에 배치되는 최상위의 전지 전압 감시 IC(1)에는, b'110이 배치 어드레스로서 부여되고, 최저 전위단(94)에 배치되는 최하위의 전지 전압 감시 IC(1)에는, b'101이 부여된다. 최상위와 최하위 사이의 중위 전지 전압 감시 IC의 배치 어드레스는, b'000으로 하면, 최상위의 전지 전압 감시 IC와도 최하위의 전지 전압 감시 IC와도, 배치 어드레스의 해밍 거리는 2 이상으로 된다. 또한, 전지 전압 감시 IC를 단독으로 사용하는 경우에는, 배치 어드레스 b'011을 부여하면 된다. 모드 설정 단자(7)의 상태가, 최상위, 최하위, 중위의 전지 전압 감시 IC 및 단독 사용의 전지 전압 감시 IC의 어드레스에 할당되지 않는 배치 어드레스일 때는, 출력을 하이 임피던스로 하여 통신로를 차단(비통신)한다. 최상위, 최하위, 중위의 전지 전압 감시 IC 및 단독 사용의 전지 전압 감시 IC의 배치 어드레스로부터 해밍 거리가 1인 배치 어드레스는, 반드시 출력을 HiZ로 제어할 배치 어드레스이다. 여기서, 중위의 전지 전압 감시 IC는 복수 있어도 되고, 그들에 설정할 배치 어드레스는, 모두 동일한 값으로 하고 있는 점에 특징이 있다.
실시 형태 1에서는, 도 5에 8개의 전지 전압 감시 IC(1)를 식별할 수 있는 예를 나타내고, 그때의 어드레스 설정 단자(6)의 수는 5핀이다. 전지 전압 감시 IC(1)의 수를 2배로 증가시킬 때마다 어드레스 설정 단자(6)의 수를 1핀씩 증가시킨다. 한편, 본 실시 형태 2에서는, 전지 전압 감시 IC의 수에 의하지 않고 모드 설정 단자(7)는 3핀이다.
이에 의해, 전지 전압 감시 IC에 구비할 단자 수를 억제할 수 있다.
한편, 실시 형태 1에서는, 도 6에 도시한 바와 같이, 어드레스 설정 단자(6)의 설정 정보에만 기초하여, 어드레스 레지스터에 저장하는 칩 어드레스를 산출하고, 어드레스 레지스터(30)에 설정하였지만, 모드 설정 단자(7)는 전지 전압 감시 IC의 수에 의하지 않고 3개만이므로, 이 정보만으로는 모든 전지 전압 감시 IC에 고유한 어드레스를 설정할 수는 없다. 따라서, 어드레스 레지스터(30)에 저장할 IC 어드레스는, 모드 설정 단자(7)의 설정 정보 외에, 데이지 체인을 사용한 통신에 의해 부여한다.
도 16의 어드레싱 모드의 란에, 어드레스 레지스터(30)에 IC 어드레스를 설정하기 위한 데이지 체인 통신의 프레임 포맷의 일례를 나타낸다. 제1 프레임과 제2 프레임은, 통상 모드와 마찬가지로, 칩 어드레스 프레임을 구성한다. 통상 모드에서는, 적어도 1개의 IC가 액세스 대상으로 되어 있는 것에 반하여, 어드레싱 모드의 제1 프레임과 제2 프레임은, 어느 쪽의 IC도 액세스 대상으로 지정하지 않는 데이터로 구성한다. 어드레싱 모드에서는 모든 IC의 어드레스 레지스터가 액세스 대상인 것이 명백한 점에서, 통상 모드에서 지정되는 일이 없는, 어느 쪽의 IC도 액세스 대상으로 지정하지 않는 데이터를 포함한 칩 어드레스 프레임에 의해, 어드레싱 모드인 것을 검출할 수 있다.
이에 의해, 통상 모드에 대하여 프레임 포맷의 종류나 프레임 수를 추가하지 않고, 어드레싱 모드를 추가할 수 있다.
어드레싱 모드인 것을 나타내는 제1 프레임과 제2 프레임에 이어서, 제3 프레임과 제4 프레임에는, 초단의 전지 전압 감시 IC(1)에 설정할 IC 어드레스값을 부여한다. 초단의 전지 전압 감시 IC(1)는, 그 값에 기초하여 어드레스 레지스터(30)를 설정하고, 소정의 연산을 실시하여 다음 단의 전지 전압 감시 IC로 송출한다.
도 4에 있어서, 레지스터 어드레스 프레임 추출 회로(23)에 의해 추출된 제3 프레임과 제4 프레임의 값은, 어드레스 테이블(19)을 거쳐서 어드레스 진단 레지스터(26)에 기입된 후, 전송 회로(27)를 거쳐서 어드레스 레지스터(30)에 전송된다. 이에 의해, 데이지 체인 통신의 제3 프레임과 제4 프레임에서 지정된 값에 기초하여, 어드레스 레지스터(30)가 설정된다. 한편, 제3 프레임과 제4 프레임의 값은, 연산 회로(15)에 의해 소정의 연산 처리가 실시되고, 출력 선택 회로(16), 및 출력 전환 회로(10)를 거쳐 통신 신호 출력 단자(4)로부터 출력되고, 다음 단의 감시 IC로 전송된다. 다음 단의 감시 IC에서도 마찬가지의 동작에 의해 어드레스 레지스터(30)가 설정된다. 소정의 연산이 실시되어 있기 때문에, 설정되는 IC 어드레스는, 초단의 것과는 상이한 값으로 할 수 있다. 또한, 다단으로 전송되고, 어드레스 설정되는 경우이더라도, 연산의 종류를 적절히 선택하면, 모든 감시 IC의 각각에 고유한 IC 어드레스를 설정할 수 있다.
도 8은, 실시 형태 3에 따른 전지 전압 감시 IC(오토 어드레싱)의 어드레스 테이블의 예를 나타내는 설명도이다. 모드 설정 단자는, 최상위의 b'110과 최하위의 b'101과 중위의 b'000의 3가지만이다. 어드레스 레지스터에 설정되는 값은, 최하위의 b'11111로부터 최상위의 b'10000까지 각각 고유의 값으로 할 수 있다.
도 9는, 오토 어드레싱에 있어서의 자동 어드레스 설정의 동작을 나타내는 설명도이다. 도 16에 도시된 제1 프레임과 제2 프레임에 의한 칩 어드레스 프레임과, 제3 프레임과 제4 프레임에 의한 레지스터 어드레스 프레임이, 8개의 전지 전압 감시 IC(1_1 내지 1_8)까지를 순차 전송되는 동작을, 모식적으로 나타낸 것이다. 칩 어드레스 프레임은, 1비트로 1개의 전지 전압 감시 IC를 나타내고, b'0일 때 액세스 대상인 것을 표현하는 것으로 한다. 칩 어드레스 프레임은 제1 프레임과 제2 프레임 합계 16비트를 포함하고 있으므로, 최대 16개의 IC를 접속한 데이지 체인으로 사용할 수 있지만, 도 9에서는 간략화를 위해 8개의 IC로 이루어지는 데이지 체인을 나타내고 있다. 칩 어드레스 프레임은 모두 1이므로, 통상 모드에서는 선택되는 IC가 없는 것으로 되고, 어드레싱 모드가 지정되어 있다. 칩 어드레스 프레임은, 모든 IC에 대하여 순차, 동일한 값(모두 1)이 전송된다. 전지 시스템 제어부(3)는, 초단의 전지 전압 감시 IC(1_1)에 대하여 레지스터 어드레스 프레임에 b'01111111, 11111111을 송출한다. 초단의 전지 전압 감시 IC(1_1)는, 도 8에 도시한 어드레스 테이블을 참조하여, 레지스터 어드레스 프레임에 b'01111111, 11111111에 대응하는 IC 어드레스 b'11111을 어드레스 레지스터(30)에 설정하고, 연산 회로(15)에 의해 레지스터 어드레스 프레임을 1비트 시프트하고, b'10111111, 11111111로 바꾸어 다음 단의 전지 전압 감시 IC(1_2)로 송출한다. 이후, 전지 전압 감시 IC(1_2 내지 1_7)는 수신한 레지스터 어드레스 프레임에 기초하여 어드레스 레지스터의 값을 설정함과 함께, 순차 1비트씩 시프트한 레지스터 어드레스 프레임을 다음 단으로 송출한다.
이에 의해, IC 어드레스가 미설정이더라도, 외부로부터 IC 어드레스를 설정할 수 있어, IC 어드레스를 지정하기 위한 단자 수를 필요 최소한으로 억제할 수 있다.
도 10은, 오토 어드레싱(비트 시프트)에 있어서의 자동 어드레스 설정의 동작을 나타내는 타이밍차트이다. 도 9에 도시한 예에서는, 레지스터 어드레스 프레임에 대한 연산을 비트 시프트하였다. 이때, 도 10에 도시한 타이밍차트와 같이, 비트 시프트를 SCLK에 동기하여 행하면 된다.
이에 의해, 통신 신호 입력 단자(5)로부터 입력된 레지스터 어드레스 프레임의 값을 패러렐 신호로 변환하지 않고, 후단으로 송출할 새로운 레지스터 어드레스 프레임의 값을 산출할 수 있고, 또한, 칩 어드레스 프레임과 레지스터 어드레스 프레임 모두, 프레임 기간 단위로 지연시키지 않고, 후단으로 송출할 수 있다.
도 11은, 오토 어드레싱(인크리먼트)에 있어서의 자동 어드레스 설정의 동작을 나타내는 타이밍차트이다. 연산 회로(15)에 의한 레지스터 어드레스 프레임에 대한 연산을, 인크리먼트로 한 경우의 예이다. 인크리먼트로 하기 위해서, 레지스터 어드레스 프레임을 일단 패러렐값으로 변환하여 1을 더한 후, 다시 시리얼값으로 되돌려서, 다음 단으로 송출한다. 시리얼-패러렐 변환은, 모든 데이터가 일치할 때까지 기다려서 실행할 필요가 있기 때문에, 1 프레임 사이클씩의 지연이 발생한다. 도 11에서는, SCLK의 도시를 생략하여, SS로 나타내는 1 프레임 사이클 마다의 변화를, 도시하였다. 모든 감시 IC(1_1 내지 1_8)의 어드레스 레지스터(30)의 설정이 완료할 때까지 시간이 걸리는 한편, 레지스터 어드레스 프레임은 순차 인크리먼트되므로, 적은 비트 수로 많은 감시 IC를 대상으로 어드레스 설정을 할 수 있다. 예를 들어, 8비트의 레지스터 어드레스 프레임이더라도 256개의 감시 IC를 대상으로 어드레스 설정을 할 수 있다.
이에 의해, IC 어드레스값은 인접하는 반도체 장치(전지 전압 감시 IC)(1_1 내지 1_M)에, 순차 인접한 값이 부여되고, 코드 효율을 높게 할 수 있다(적은 비트 수로 많은 어드레스를 표현할).
〔실시 형태 4〕 <어드레스 레지스터 진단>
어드레스 레지스터 진단에 대하여 설명한다. 실시 형태 3에서 설명한, 오토 어드레싱과 동일한 커맨드를, 다시 송신함으로써, 설정되어 있는 어드레스 레지스터에 의도치 않은 값의 변화가 없는지 여부를, 즉 고장의 발생 유무를 진단할 수 있다.
실시 형태 3에서 설명한 바와 같이, 전지 전압 감시 IC(1)에서는 도 4에 도시된 바와 같이, 레지스터 어드레스 프레임 추출 회로(23)에 의해 추출된 제3 프레임과 제4 프레임의 값은, 어드레스 테이블(19)을 거쳐서 어드레스 진단 레지스터(26)에 기입된 후, 전송 회로(27)를 거쳐서 어드레스 레지스터(30)로 전송된다. 이에 의해, 데이지 체인 통신의 제3 프레임과 제4 프레임에서 지정된 값에 기초하여, 어드레스 레지스터(30)가 설정된다. 여기서, 레지스터 어드레스 프레임에 기초하여 설정하려는 IC 어드레스는, 일단, 어드레스 진단 레지스터(26)에 저장된다. 그 시점에서, 어드레스 레지스터(30)에 설정되어 있는 IC 어드레스는, 비교 회로(28)에 의해 설정하려는 IC 어드레스와 비교된다. 그 결과가 어드레스 비교 일치 신호(34: 진단)로서 출력된다.
초기 설정과 동일한 IC 어드레스를 설정하는 오토 어드레싱 커맨드를, 다시 입력함으로써, 설정하려는 IC 어드레스와 동일한 IC 어드레스가 설정되어 있는지 여부의 진단에 이용할 수 있다. 동일한 커맨드이므로, 초기 설정의 시점에서는, 불일치한 결과를 출력하지만, 커맨드를 발행하는 전지 시스템 제어부(3)는 그것이 초기 설정일 때에는, 불일치하다는 결과를 무시하면 된다. 또한, 재설정, 혹은 설정 변경의 경우에도, 마찬가지이다. 일치한다는 결과가 기대될 때 불일치한 결과로 된 경우에는, 어드레스 레지스터에 어떠한 고장이 발생한 것이라고 진단할 수 있다. 일치 또는 불일치의 결과는, 스테이터스 레지스터를 설치하여, 거기에 저장할 수 있다. 전지 시스템 제어부(3)는, 오토 어드레싱 커맨드를 발행한 후, 스테이터스 레지스터의 내용을 판독하여 확인하면 된다.
불일치한 경우에는, 인터럽트 신호를 발생하여도 된다. 인터럽트 신호는, 각 감시 IC로부터 각각 출력되므로, 전지 시스템 제어부(3)와 각각 1:1로 접속하여도 되고, 공통 버스를 통해 접속하여도 된다. 그러나, 전지 전압 감시 시스템에서는, 각 감시 IC가 동작하는 전위가 상이하기 때문에, 1:1 접속하는 경우도, 공통 버스를 통해 접속하는 경우도, 많은 절연 소자(아이솔레이터)가 필요해진다. 따라서, 통신 신호선(8)과 마찬가지로 데이지 체인으로 구성하는 것이, 보다 적합하다.
도 12는, 데이지 체인을 포함한 인터럽트 신호 통신을 구비하는 전지 전압 감시 장치의 블록도이다. 각 전지 전압 감시 IC(1_1 내지 1_8)는 각각, 인터럽트 출력 단자(52)와 인터럽트 입력 단자(51)를 구비하고, 데이지 체인을 구성하여 접속되어 있다. 인터럽트 출력 단자(52)에는, 통신 신호 출력 단자(4)와 마찬가지로, 모드 판정 회로(20)에 의해 제어되는 출력 전환 회로(10)가 접속되고, 고장인 경우에는, 하이 임피던스로 전환하는 등에 의해, 통신을 차단할 수도 있다. 비교적 경미한 고장은, 인터럽트에 의해 전지 시스템 제어부(3)에 통지하여 복구할 수 있지만, 심각한 고장인 경우에는, 중대한 영향을 피하기 위해 신속하게 차단할 수 있다.
도 12에는, 일순 통신의 예를 나타내고 있다. 최상위의 전지 전압 감시 IC(1_8)로부터 전지 시스템 제어부(3)에의 경로에는, 그 전위차에 따라서는, 절연 소자(9: 아이솔레이터)가 필요해지는 경우가 있지만, 도시는 생략하였다. 도 2와 마찬가지의 루프백 통신의 데이지 체인을 구성할 수도 있지만, 그 경우에는, 인터럽트 출력 단자(52)와 인터럽트 입력 단자(51)는 각각, 상향과 하향의 2계통을 설치할 필요가 있다. 인터럽트 신호 전송하기 위해서, 송신 주체는 인터럽트가 발생한 전지 전압 감시 IC(1)이다. 인터럽트가 발생한 전지 전압 감시 IC(1)는, 칩 어드레스 프레임에 의해 전지 시스템 제어부(3)를 지정하는 라이트 커맨드를 발행하는 등의 방법에 의해, 인터럽트 신호를 전지 시스템 제어부(3)로 보낼 수 있다. 복수의 전지 전압 감시 IC로부터 동시에 인터럽트가 발생했을 때의 전송 방법이나 경합을 조정하는 방법은, 데이지 체인 통신을 이용한 공지된 통신 방식을 따라 실현할 수 있다.
인터럽트를 발생시킴으로써, 고장의 발생을, 신속하고도 확실하게 전지 시스템 제어부에 통지할 수 있다. 또한, 인터럽트 신호의 전송을 위해, 데이지 체인 구성을 취함으로써 통신 신호선 수를 억제하고, 또한, 절연 소자(아이솔레이터)의 사용 수를 억제할 수 있다.
〔실시 형태 5〕 <스테이터스 레지스터 일괄 판독>
도 13은, 테스트 모드에 있어서의 스테이터스 레지스터 일괄 판독의 동작을 나타내는 설명도이며, 도 14는, 테스트 모드에 있어서의 스테이터스 레지스터 일괄 판독의 동작을 나타내는 타이밍차트이다.
전지 전압 감시 IC(1)에는, 다양한 스테이터스 레지스터가 설치되어 있다. 예를 들어, 감시 대상의 단전지 이상을 나타내는 스테이터스, 데이지 체인 통신에 의해 수신한 커맨드의 CRC를 계산하여 에러를 검출한 경우의 CRC 에러 스테이터스, 상기 실시 형태 4에서 나타낸 어드레스 레지스터의 진단을 행한 경우의 에러를 나타내는 에러 스테이터스 등이다. 이들 에러가 발생한 경우, 상기 실시 형태 4에서 설명한 바와 같이, 인터럽트에 의해, 전지 시스템 제어부(3)에 에러의 발생은 통지할 수 있지만, 에러의 원인까지는 통지할 수 없는 경우가 적지 않다. 인터럽트의 통지는, 신속성을 우선하기 때문에, 통신 프로토콜을 간략한 것으로 하여, 전송할 수 있는 정보량을 제한하는 경우가 많기 때문이다. 이때, 이상의 발생을 인터럽트에 의해 통지된 전지 시스템 제어부(3)는 에러의 원인을 조사하기 위해서, 스테이터스 레지스터의 정보를 판독한다.
본 실시 형태 5에 있어서의 스테이터스 레지스터 일괄 판독은, 1개의 커맨드를 발행함으로써, 데이지 체인 접속된 모든 전지 전압 감시 IC로부터 일괄하여 스테이터스 레지스터의 내용을 판독한다. 프레임 포맷은 예를 들어, 도 16의 테스트 모드란에 나타낸 바와 같이 구성할 수 있다.
제1 프레임과 제2 프레임에 의해 칩 어드레스 프레임을 구성하고, 제3 프레임에서 리드 커맨드인 것과, 판독할 스테이터스 레지스터의 어드레스를 지정한다. 통상 모드에서는, 판독 데이터가 경합하는 것을 피하기 위해서, 리드 커맨드에서는 칩 어드레스 프레임은 1개의 감시 IC만을 지정할 수 있도록 구성되어 있다. 테스트 모드에서는, 리드 커맨드이더라도 모든 감시 IC를 동시에 액세스 대상으로서 지정한다. 판독되는 데이터는, 제7 프레임과 제8 프레임을 포함하는 리드 데이터 프레임으로 출력된다.
도 13에, 8개의 전지 전압 감시 IC를 포함한 데이지 체인에 있어서의, 스테이터스 레지스터 일괄 판독의 동작을 나타낸다. 8개의 전지 전압 감시 IC(1_1 내지 1_8)에는 동일한 어드레스의 스테이터스 레지스터에, a부터 h까지의 8가지의 상태 정보가 저장되어 있는 것으로서 기재한다. 실제로는, 상태 정보는 1비트로서, 1 또는 0의 2가지이다. a=1 또는 0, b=1 또는 0, …h=1 또는 0을 나타내고 있다. 도 13에는, 각 전지 전압 감시 IC(1_1 내지 1_8)로부터 출력되는 리드 데이터 프레임이 기재되어 있다. 전지 전압 감시 IC(1_1)는 제1 비트에 스테이터스 레지스터의 정보 a를 기입하여, 다음 단의 전지 전압 감시 IC(1_2)로 보낸다. 전지 전압 감시 IC(1_2)는, 수신한 리드 데이터 프레임의 1비트째는 그대로 하고, 제2비트에 자신의 스테이터스 레지스터의 정보 b를 기입하여, 다음 단의 전지 전압 감시 IC(1_3)로 보낸다. 이후, 순차, 수신한 리드 데이터 프레임에 있어서, 자기의 IC 어드레스에 기초하여 결정되는 비트 위치에, 자기의 스테이터스 레지스터의 정보를 기입하여, 다음 단의 전지 전압 감시 IC로 보낸다. 8개 모든 전지 전압 감시 IC(1_1 내지 1_8)를 경유하여 취집된 상태 정보는, 일괄하여 전지 시스템 제어부(3)가 수신한다.
도 14는, 이 동작의 타이밍차트이다. 리드 데이터 프레임은, SCLK에 동기하여 순차 새로운 상태 정보가 추가 기록된다. 전체적으로는, 프레임 단위에서의 지연은 발생하지 않는다.
이에 의해, 복수의 반도체 장치(전지 전압 감시 IC)(1_1 내지 1_M)로부터 일괄하여(동시이며 또한 병렬로), 상태 정보를 판독할 수 있다.
이상 본 발명자에 의해 이루어진 발명을 실시 형태에 기초하여 구체적으로 설명하였지만, 본 발명은 그에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능한 것은 물론이다.
예를 들어, 리튬 이온 전지, 니켈 수소 건전지, 연료 전지 등의 2차 전지를 다단으로 직렬 접속한 조전지에 한하지 않고, 직렬 접속된 1차 전지에 의한 조전지을 비롯하여, 예를 들어, 전기 이중층 캐패시터, 리튬 이온·캐패시터 등의 대용량 캐패시터 등을 다단으로 직렬 접속된 전원의 전압 감시 장치에 유효하게 적용할 수 있다.
본 발명은 전지 전압 감시 장치 및 그에 사용하는 반도체 장치에 관한 것으로, 특히 전지 전압 감시 IC의 통신에서의 페일 세이프 설계에 널리 적용할 수 있다.
1, 1_1 내지 1_M: 전지 전압 감시 IC
2, 2_1 내지 2_M: 전지 전압 감시 모듈(전압 측정부)
3: 전지 시스템 제어부
4, 4_1 내지 4_M: SDO(통신 신호 출력 단자)
5, 5_1 내지 5_M: SDI(통신 신호 입력 단자)
6: 어드레스 설정 단자
7: 모드 설정 단자
8_1 내지 8_M+1: 통신 배선
9: 절연 소자(아이솔레이터)
10: 출력 전환 회로
11: 전류 출력 회로
12: 전압 출력 회로
13: 스위치
15: 연산 회로
16: 출력 선택 회로
17: 레지스터 통신 제어 회로
18: 어드레스 판독 회로
19: 어드레스 테이블
20: 모드 판정 회로
21: 칩 어드레스 프레임 추출 회로
22: IC 선택/비선택 판별 회로
23: 레지스터 어드레스 프레임 추출 회로
24: 레지스터 어드레스 판정 회로
25: 스테이터스 레지스터
26: 어드레스 진단 레지스터
27: 전송 회로
28: 비교 회로
30: 어드레스 레지스터
31: IC 어드레스 신호
32: IC 선택 신호
33: 레지스터 선택 신호
34: 어드레스 비교 일치 신호(진단)
51: 인터럽트 입력 단자
52: 인터럽트 출력 단자
53: 시리얼-패러렐 변환 회로
54: 패러렐-시리얼 변환 회로
91: 조전지의 정극
92: 조전지의 부극
93: M개의 전지 감시 모듈이 접속되는 단전지 그룹의 최고 전위단
94: M개의 전지 감시 모듈이 접속되는 단전지 그룹의 최저 전위단

Claims (20)

  1. 정극과 부극의 사이에 다단으로 직렬 접속됨으로써 조전지(組電池)를 구성하는 복수의 단전지 중, 상기 정극에 가까운 제1 탭으로부터 상기 부극에 가까운 제2 탭까지의, M개(M은 3 이상의 정수)의 단전지 그룹마다 배치되고, 상기 그룹에 속하는 단전지를 감시하기 위한 반도체 장치로서,
    통신 신호 단자와,
    상기 M개의 단전지 그룹 중 어느 단전지 그룹에 접속되는지를 2진 부호로 지정하는 배치 설정 단자군과,
    상기 통신 신호 단자로부터 신호를 출력할지 차단할지를 전환 가능한 출력 전환 회로와,
    상기 배치 설정 단자군의 상태에 기초하여 상기 출력 전환 회로를 제어하는 모드 판정 회로를 구비하고,
    상기 제1 탭에 접속되는 것을 지정하기 위한 상기 배치 설정 단자군의 상태가 제1 부호이며, 상기 제2 탭에 접속되는 것을 지정하기 위한 상기 배치 설정 단자군의 상태가 제2 부호이며,
    상기 모드 판정 회로는, 상기 배치 설정 단자군의 상태가, 상기 제1 부호 또는 상기 제2 부호와의 해밍 거리가 1일 때, 상기 출력 전환 회로에 의해 상기 통신 신호 단자로부터의 출력을 차단하는, 반도체 장치.
  2. 제1항에 있어서,
    상기 출력 전환 회로는, 상기 통신 신호 단자를 전압원으로 구동할지, 전류원으로 구동할지, 하이 임피던스로 할지를 전환 가능하며,
    상기 모드 판정 회로는, 상기 배치 설정 단자군의 상태가 상기 제1 부호와 일치했을 때, 상기 출력 전환 회로에 의해 상기 통신 신호 단자를 상기 전압원으로 구동하고, 상기 배치 설정 단자군의 상태가 상기 제2 부호와 일치했을 때, 상기 출력 전환 회로에 의해 상기 통신 신호 단자를 전류원으로 구동하고, 상기 배치 설정 단자군의 상태가 상기 제1 부호 또는 상기 제2 부호와의 해밍 거리가 1일 때, 상기 출력 전환 회로에 의해 상기 통신 신호 단자를 하이 임피던스로 하는, 반도체 장치.
  3. 제1항에 있어서,
    상기 배치 설정 단자군은 어드레스 설정 단자이며, 어드레스 레지스터를 더 구비하고, 상기 어드레스 설정 단자에 설정되는 상태에 기초하여 상기 어드레스 레지스터를 설정하는, 반도체 장치.
  4. 제1항에 있어서,
    상기 통신 신호 단자를 통신 신호 출력 단자로 하고, 어드레스 레지스터와 통신 신호 입력 단자를 더 구비하고, 상기 배치 설정 단자군은 모드 설정 단자이며, 상기 모드 설정 단자에 설정되는 상태와 상기 통신 신호 입력 단자로부터 입력되는 값에 기초하여, 상기 어드레스 레지스터를 설정하는, 반도체 장치.
  5. 제4항에 있어서,
    연산 회로와 출력 선택 회로와 레지스터 통신 제어 회로를 더 구비하고,
    상기 출력 선택 회로는, 상기 통신 신호 입력 단자로부터 입력된 신호에 대하여 상기 연산 회로에 의한 연산을 실시하여 상기 통신 신호 출력 단자에 출력할지, 상기 통신 신호 입력 단자로부터 입력된 신호를 그대로 상기 통신 신호 출력 단자에 출력할지가 선택 가능하며,
    상기 통신 신호 입력 단자로부터 IC 어드레스를 지정한 레지스터 액세스 커맨드가 입력되었을 때, 상기 레지스터 액세스 커맨드에 기초하여 상기 레지스터 통신 제어 회로에 의해 내부 레지스터에 액세스 가능하고,
    상기 통신 신호 입력 단자로부터 IC 어드레스 설정 커맨드와 IC 어드레스값이 입력되었을 때, 상기 IC 어드레스값에 기초하여 상기 어드레스 레지스터를 설정하고, 상기 출력 선택 회로는, 상기 통신 신호 입력 단자로부터 입력된 IC 어드레스값에 대하여 상기 연산 회로에 의한 연산이 실시된 신호를 선택하여, 상기 통신 신호 출력 단자에 출력하는, 반도체 장치.
  6. 제5항에 있어서,
    상기 통신 신호 입력 단자에 입력되는 신호는 비트 시리얼 신호이고, 상기 통신 신호 출력 단자로부터 출력되는 신호는 비트 시리얼 신호이며, 상기 연산 회로에 의한 연산이 비트 시프트인, 반도체 장치.
  7. 제5항에 있어서,
    상기 통신 신호 입력 단자에 입력되는 신호는 비트 시리얼 신호이고, 상기 통신 신호 출력 단자로부터 출력되는 신호는 비트 시리얼 신호이며, 상기 연산 회로는, 상기 IC 어드레스 설정 커맨드에 따라 입력된 상기 어드레스값을 인크리먼트하여 상기 통신 신호 출력 단자로부터 출력하는, 반도체 장치.
  8. 제5항에 있어서,
    상기 통신 신호 입력 단자로부터 IC 어드레스 설정 커맨드와 IC 어드레스값이 입력되었을 때, 상기 IC 어드레스값에 기초하여 상기 어드레스 레지스터에 설정되는 값과, 상기 어드레스 레지스터에 저장되어 있는 값의 비교를 행하는, 반도체 장치.
  9. 제1항에 있어서,
    인터럽트 출력 단자를 더 구비하고, 상기 모드 판정 회로에 의해, 상기 배치 설정 단자군의 상태가 상기 제1 부호 또는 상기 제2 부호와의 해밍 거리가 1인 것이 검출되었을 때, 상기 인터럽트 출력 단자로부터 인터럽트 신호를 출력하는, 반도체 장치.
  10. 정극과 부극의 사이에 다단으로 직렬 접속됨으로써 조전지를 구성하는 복수의 단전지 중, 복수의 단전지 그룹마다 배치되고, IC 어드레스가 부여되고, 상기 그룹에 속하는 단전지를 감시하기 위한 반도체 장치로서,
    부여된 상기 IC 어드레스를 유지하기 위한 어드레스 레지스터와,
    통신 신호 입력 단자와 통신 신호 출력 단자와,
    상기 통신 신호 입력 단자로부터 입력되는 칩 어드레스 프레임의 데이터에 기초하여 IC 선택 신호를 출력하는 칩 어드레스 판정 회로와,
    상기 통신 신호 입력 단자로부터 입력되는 레지스터 어드레스 프레임의 데이터에 기초하여 레지스터 선택 신호를 출력하는 레지스터 어드레스 판정 회로와,
    상기 레지스터 선택 신호에 의해 지정 가능한 스테이터스 레지스터를 구비하고,
    상기 IC 선택 신호에 의해 선택되었을 때, 상기 통신 신호 입력 단자로부터 입력되는 레지스터 판독 데이터 프레임의, 상기 어드레스 레지스터에 저장되어 있는 IC 어드레스에 대응하는 비트 위치의 데이터를, 상기 레지스터 선택 신호에 의해 지정되는 스테이터스 레지스터의 상태 정보로 치환하여 갱신하고, 갱신된 레지스터 판독 데이터 프레임을 상기 통신 신호 출력 단자로부터 송출하는, 반도체 장치.
  11. 제10항에 있어서,
    상기 칩 어드레스 판정 회로는, 상기 칩 어드레스 프레임에 있어서의 상기 어드레스 레지스터에 저장되어 있는 IC 어드레스에 의해 특정되는 비트 위치의 값에 기초하여, 상기 IC 선택 신호를 출력하는, 반도체 장치.
  12. 제10항에 있어서,
    모드 설정 단자를 더 구비하고, 상기 스테이터스 레지스터는 IC 어드레스 오류를 저장 가능하며, 상기 칩 어드레스 프레임이 소정의 값일 때, 상기 레지스터 어드레스 프레임의 값에 기초하여 상기 어드레스 레지스터에 설정되는 값과, 상기 어드레스 레지스터에 저장되어 있는 값이 상이할 때, 상기 IC 어드레스 오류를 상기 스테이터스 레지스터에 저장하는, 반도체 장치.
  13. 정극과 부극의 사이에 다단으로 직렬 접속됨으로써 조전지를 구성하는 복수의 단전지 중, 상기 정극에 가까운 최고 전위단으로부터 상기 부극에 가까운 최저 전위단까지의, M개(M은 3 이상의 정수)의 단전지 그룹마다, 상기 최저 전위단으로부터 상기 최고 전위단까지 순차 배치되고, 상기 배치에 기초하여 제1 어드레스로부터 제M 어드레스까지의 어드레스에 의해 식별되는 제1 전압 측정부로부터 제M 전압 측정부까지의 M개의 전압 측정부와, 전지 시스템 제어부를 구비하는, 전지 전압 감시 장치로서,
    상기 전지 시스템 제어부와, 상기 제1 전압 측정부로부터 상기 제M 전압 측정부까지가 데이지 체인으로 접속되고,
    상기 전지 시스템 제어부는, 상기 데이지 체인을 사용한 통신에 의해, 상기 제1 전압 측정부로부터 상기 제M 전압 측정부에 액세스 가능하며,
    상기 제1 전압 측정부로부터 상기 제M 전압 측정부는, 각각 상기 M개의 단전지 그룹 중 어느 단전지 그룹에 접속되는지를 2진 부호로 지정하는 배치 설정 단자군을 갖고,
    상기 최고 전위단의 단전지 그룹에 접속되는 것을 지정하기 위한 상기 배치 설정 단자군의 상태가 제1 부호이며, 상기 최저 전위단의 단전지 그룹에 접속되는 것을 지정하기 위한 상기 배치 설정 단자군의 상태가 제2 부호이며,
    상기 제1 전압 측정부로부터 상기 제M 전압 측정부의 각각은, 상기 배치 설정 단자군의 상태가, 상기 제1 부호 또는 상기 제2 부호와의 해밍 거리가 1일 때, 상기 데이지 체인을 사용한 상기 통신을 차단하는, 전지 전압 감시 장치.
  14. 제13항에 있어서,
    상기 제1 전압 측정부와 상기 전지 시스템 제어부가 제1 통신 배선으로 접속되고, 상기 제M 전압 측정부와 상기 전지 시스템 제어부가 신호 전위 변환 소자를 통해 제M+1 통신 배선으로 접속되고, 상기 제1 전압 측정부와 제2 전압 측정부가 제2 통신 배선으로 접속되고, 제M-1 전압 측정부와 상기 제M 전압 측정부가 제M 통신 배선으로 접속되고,
    상기 제1 전압 측정부는, 설정된 상기 배치 설정 단자군의 상태가 상기 제2 부호와 동등할 때에는, 상기 제2 통신 배선을 전류원으로 구동하고, 설정된 상기 배치 설정 단자군의 상태가 상기 제2 부호와의 해밍 거리가 1일 때에는, 상기 제2 통신 배선을 하이 임피던스로 하고,
    상기 제M 전압 측정부는, 설정된 상기 배치 설정 단자군의 상태가 상기 제1 부호와 동등할 때에는, 상기 신호 전위 변환 소자를 전압원으로 구동하고, 설정된 상기 배치 설정 단자군의 상태가 상기 제1 부호와의 해밍 거리가 1일 때에는, 상기 신호 전위 변환 소자와의 접속을 하이 임피던스로 하는, 전지 전압 감시 장치.
  15. 제13항에 있어서,
    상기 제1 전압 측정부로부터 상기 제M 전압 측정부는, 각각 어드레스 레지스터를 더 구비하고, 상기 배치 설정 단자군은 어드레스 설정 단자이며, 상기 어드레스 설정 단자에 설정되는 상태에 기초하여 상기 어드레스 레지스터를 설정하는, 전지 전압 감시 장치.
  16. 제13항에 있어서,
    상기 제1 전압 측정부로부터 상기 제M 전압 측정부는, 각각 어드레스 레지스터를 더 구비하고, 상기 배치 설정 단자군은 모드 설정 단자이며, 상기 모드 설정 단자에 설정되는 상태와 상기 데이지 체인을 사용한 통신에 의해 지정되는 값에 기초하여, 상기 어드레스 레지스터를 설정하는, 전지 전압 감시 장치.
  17. 제16항에 있어서,
    상기 데이지 체인을 사용한 상기 통신은 시리얼 통신이며, 상기 전지 시스템 제어부는, 복수 비트를 포함하는 커맨드를 발행 가능하며,
    상기 커맨드는, 상기 제1 전압 측정부로부터 상기 제M 전압 측정부 중 어느 것이 액세스 대상인지 각각 독립적으로 지정 가능한, M 비트를 포함하는 칩 어드레스 프레임을 포함하고,
    상기 커맨드 중 어드레스 설정 커맨드는, 상기 제1 전압 측정부로부터 상기 제M 전압 측정부 중 모두 액세스 대상이 아님을 나타내는 칩 어드레스 프레임과 상기 제1 전압 측정부에 설정할 어드레스값을 나타내는 데이터 프레임을 포함하고,
    상기 제1 전압 측정부는, 상기 어드레스 설정 커맨드를 수신했을 때, 상기 어드레스 레지스터에 상기 데이터 프레임의 값에 기초하는 값을 저장하고,
    상기 제1 전압 측정부는, 수신한 상기 어드레스 설정 커맨드를, 수신한 상기 어드레스 프레임과, 상기 데이터 프레임의 값에 미리 정해진 연산을 실시한 값에 의한 새로운 데이터 프레임을 포함하는 새로운 어드레스 설정 커맨드로 치환하여, 상기 제2 통신선을 통해 상기 제2 전압 측정부에 송출하고,
    상기 제2 전압 측정부로부터 상기 제M-1 전압 측정부의 각각은, 수신한 상기 어드레스 설정 커맨드를, 수신한 어드레스 프레임과, 수신한 데이터 프레임의 값에 상기 연산을 실시한 값에 의한 새로운 데이터 프레임을 포함하는 새로운 어드레스 설정 커맨드로 치환하여 다음 단의 전압 측정부에 송출하는, 전지 전압 감시 장치.
  18. 제17항에 있어서,
    상기 연산이, 수신한 데이터 프레임의 값의 비트 시프트인, 전지 전압 감시 장치.
  19. 제17항에 있어서,
    상기 연산이, 수신한 데이터 프레임의 값의 인크리먼트인, 전지 전압 감시 장치.
  20. 제17항에 있어서,
    상기 제1 전압 측정부로부터 상기 제M-1 전압 측정부의 각각은, 상기 어드레스 설정 커맨드를 수신했을 때, 상기 데이터 프레임의 값에 기초하여 상기 어드레스 레지스터에 설정하는 값과, 상기 어드레스 레지스터에 저장되어 있는 값의 비교를 행하는, 전지 전압 감시 장치.
KR1020157005688A 2012-09-10 2012-09-10 반도체 장치 및 전지 전압 감시 장치 KR20150054789A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/073045 WO2014038081A1 (ja) 2012-09-10 2012-09-10 半導体装置及び電池電圧監視装置

Publications (1)

Publication Number Publication Date
KR20150054789A true KR20150054789A (ko) 2015-05-20

Family

ID=50236727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157005688A KR20150054789A (ko) 2012-09-10 2012-09-10 반도체 장치 및 전지 전압 감시 장치

Country Status (6)

Country Link
US (1) US9564765B2 (ko)
EP (1) EP2899556B1 (ko)
JP (1) JP5905588B2 (ko)
KR (1) KR20150054789A (ko)
CN (1) CN104603627B (ko)
WO (1) WO2014038081A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200139811A (ko) * 2018-04-12 2020-12-14 폭스바겐 악티엔게젤샤프트 감지 탭을 가진 전기 차량 배터리 셀

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2986466B1 (en) * 2013-04-15 2017-06-07 Volvo Truck Corporation Method and arrangement for error detection during charging of an energy storage system
WO2015147171A1 (ja) * 2014-03-28 2015-10-01 日本電気株式会社 蓄電システムおよび該蓄電システムの放電制御方法
JP6384710B2 (ja) * 2014-03-28 2018-09-05 パナソニックＩｐマネジメント株式会社 蓄電池システム
DE102014214996A1 (de) * 2014-07-30 2016-02-04 Robert Bosch Gmbh Verfahren zum Betrieb eines Batteriesystems
TWI617921B (zh) * 2015-05-15 2018-03-11 碩天科技股份有限公司 具有定址模式及偵測模式的電池感測器
JP5850197B1 (ja) * 2015-06-17 2016-02-03 ミツミ電機株式会社 電池保護集積回路及び回路特性設定方法
ITUB20169952A1 (it) 2016-01-13 2017-07-13 Genport Srl Dispositivo elettronico di regolazione per apparati di accumulo di energia elettrica del tipo a batteria
JP2019511077A (ja) * 2016-01-29 2019-04-18 ナントエナジー，インク． バッテリシステムにおけるバッテリノードの自動アドレス指定
JP6794856B2 (ja) * 2017-02-06 2020-12-02 株式会社リコー 接地ショート箇所検出装置、接地ショート箇所検出方法及び接地ショート箇所検出プログラム
JP6989221B2 (ja) * 2017-06-23 2022-01-05 ラピスセミコンダクタ株式会社 電池監視システム、信号伝送方法及び半導体装置
JP6817158B2 (ja) * 2017-06-29 2021-01-20 ラピスセミコンダクタ株式会社 半導体装置、及び電池監視システム
US10153698B1 (en) * 2017-07-31 2018-12-11 Lg Chem, Ltd. Control system for transitioning a DC-DC voltage converter from a buck operational mode to a safe operational mode
US11018513B2 (en) * 2017-07-31 2021-05-25 Lg Chem, Ltd. Battery cell management system
KR102474424B1 (ko) * 2017-10-31 2022-12-05 주식회사 엘엑스세미콘 마스터 콘트롤러와 슬레이브 콘트롤러들 간의 통신 방법, 그를 위한 슬레이브 콘트롤러, 및 그를 이용한 배터리 관리 시스템
KR102555499B1 (ko) * 2018-01-22 2023-07-12 삼성에스디아이 주식회사 집적 회로 및 이를 포함하는 배터리 관리 시스템
CN108092368B (zh) * 2018-01-29 2020-03-31 东莞市仲康电子科技有限公司 一种微处理器处理汽车多功能充电器数据的方法和装置
JP2019164472A (ja) 2018-03-19 2019-09-26 株式会社東芝 半導体装置
JP6963358B2 (ja) * 2018-03-26 2021-11-10 株式会社エンビジョンＡｅｓｃジャパン 電源装置
US11243588B2 (en) 2018-05-30 2022-02-08 Hangzhou Canaan Intelligence Information Technology Co, Ltd Series circuit and computing device
CN110661305B (zh) 2018-06-28 2021-01-05 宁德时代新能源科技股份有限公司 电池组管理系统及其控制方法
CN110740009B (zh) * 2018-07-20 2022-08-12 富联精密电子(天津)有限公司 数据传输校验装置及方法
US10852340B2 (en) * 2018-11-20 2020-12-01 GM Global Technology Operations LLC Vehicle electronics high-resistance fault detection and isolation
JP2021048523A (ja) * 2019-09-19 2021-03-25 株式会社東芝 Ｌｅｄ駆動制御回路、電子回路及びｌｅｄ駆動制御方法
KR20210103299A (ko) * 2020-02-13 2021-08-23 주식회사 엘지에너지솔루션 배터리 제어 시스템, 배터리 팩, 전기 차량 및 상기 배터리 제어 시스템을 위한 제어 방법
WO2022067425A1 (en) * 2020-09-29 2022-04-07 Neutron Automotive Controls Inc. Redundant fiber optic network and processing system for electric energy source management and related methods
JPWO2022186375A1 (ko) * 2021-03-05 2022-09-09
CN113119737B (zh) * 2021-04-28 2023-02-21 中国第一汽车股份有限公司 一种动力电池热失控监控装置、方法及动力电池系统
CN115825794B (zh) * 2022-01-07 2023-11-17 宁德时代新能源科技股份有限公司 电芯采样电路、电路故障预警方法及电池管理系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4047158A (en) * 1974-12-13 1977-09-06 Pertec Corporation Peripheral processing system
US4570217A (en) * 1982-03-29 1986-02-11 Allen Bruce S Man machine interface
JPH05165758A (ja) * 1991-12-13 1993-07-02 Shikoku Nippon Denki Software Kk 入出力装置のアドレス設定方式
US6332159B1 (en) * 1996-12-04 2001-12-18 Canon Kabushiki Kaisha Data communication system, apparatus and controlling method thereof
JP3581825B2 (ja) 2000-09-28 2004-10-27 日立ホーム・アンド・ライフ・ソリューション株式会社 蓄電装置
US6459648B1 (en) * 2001-10-13 2002-10-01 Josh N. Hogan Fault-tolerant address logic for solid state memory
JP4958434B2 (ja) * 2005-12-22 2012-06-20 オンセミコンダクター・トレーディング・リミテッド 電圧選択回路
JP5194669B2 (ja) * 2007-09-18 2013-05-08 Ｆｄｋ株式会社 蓄電システム
JP5386075B2 (ja) 2007-09-28 2014-01-15 株式会社日立製作所 多直列電池制御システム
JP5405785B2 (ja) * 2008-09-19 2014-02-05 ルネサスエレクトロニクス株式会社 半導体装置
JP5467597B2 (ja) 2010-03-01 2014-04-09 株式会社ピューズ 組電池
US9296348B2 (en) 2010-09-30 2016-03-29 Sanyo Electric Co., Ltd. Power supply device and vehicle using the same
JP2013211974A (ja) * 2012-03-30 2013-10-10 Renesas Electronics Corp 電池制御用半導体装置及び電池パック

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200139811A (ko) * 2018-04-12 2020-12-14 폭스바겐 악티엔게젤샤프트 감지 탭을 가진 전기 차량 배터리 셀

Also Published As

Publication number Publication date
US20150270727A1 (en) 2015-09-24
EP2899556B1 (en) 2018-12-19
JPWO2014038081A1 (ja) 2016-08-08
EP2899556A4 (en) 2016-04-20
JP5905588B2 (ja) 2016-04-20
CN104603627B (zh) 2017-11-03
EP2899556A1 (en) 2015-07-29
US9564765B2 (en) 2017-02-07
CN104603627A (zh) 2015-05-06
WO2014038081A1 (ja) 2014-03-13

Similar Documents

Publication Publication Date Title
KR20150054789A (ko) 반도체 장치 및 전지 전압 감시 장치
US8438426B2 (en) Flexible bus architecture for monitoring and control of battery pack
US20090306925A1 (en) Systems and methods for testing integrated circuit devices
US10564225B2 (en) Battery monitoring system, signal transmission method, and semiconductor device for monitoring batteries
JP6574952B2 (ja) 配線診断装置、電池システム、および電力システム
CN111434508B (zh) 接触器的控制电路、电源系统和电动车辆
US9111642B2 (en) Non-volatile memory device and electronic apparatus
KR102071404B1 (ko) Bms의 페일 세이프 장치 및 방법
KR102150068B1 (ko) 통신 진단 장치 및 방법
JP6201778B2 (ja) 電圧検出装置
US20140070616A1 (en) Power conversion output architecture
US9389251B2 (en) Voltage-stacked system for managing stacked voltage sources by using multiple monitoring circuits
US10539625B2 (en) Integrated standard-compliant data acquisition device
US10962621B2 (en) Communication circuit, communication system, and self-diagnosis method of communication circuit
JP2015149834A (ja) 電池監視装置
WO2016121150A1 (ja) 蓄電池装置、及び内部抵抗値導出方法
JP6034031B2 (ja) 二次電池装置
CN112701362A (zh) 涉及电池单元测量的系统和方法
CN116979164B (zh) 一种用于多节电池串联结构的芯片管理系统
US20180248230A1 (en) Battery control apparatus and battery system
CN114356807B (zh) 用于电池管理系统的控制芯片及数据传输方法
US11682799B2 (en) Modular battery monitor
CN113363599A (zh) 容错的电池系统
CN103569141A (zh) 铁道车辆用继电器盘
KR19980017428A (ko) 휴대용 시스템의 전원점검회로

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application