KR20150032868A - 방열 장치 및, 반도체 장치 - Google Patents

방열 장치 및, 반도체 장치 Download PDF

Info

Publication number
KR20150032868A
KR20150032868A KR1020157001315A KR20157001315A KR20150032868A KR 20150032868 A KR20150032868 A KR 20150032868A KR 1020157001315 A KR1020157001315 A KR 1020157001315A KR 20157001315 A KR20157001315 A KR 20157001315A KR 20150032868 A KR20150032868 A KR 20150032868A
Authority
KR
South Korea
Prior art keywords
refrigerant
flow path
hole
passage
mounting portion
Prior art date
Application number
KR1020157001315A
Other languages
English (en)
Other versions
KR101624523B1 (ko
Inventor
요시타카 이와타
쇼고 모리
다이조 가미야마
켄지 츠보카와
신이치 소가
히데오 다니모토
Original Assignee
가부시키가이샤 도요다 지도숏키
교세라 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도요다 지도숏키, 교세라 가부시키가이샤 filed Critical 가부시키가이샤 도요다 지도숏키
Publication of KR20150032868A publication Critical patent/KR20150032868A/ko
Application granted granted Critical
Publication of KR101624523B1 publication Critical patent/KR101624523B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Abstract

제1∼제5 세라믹 시트(21, 22, 23, 24, 25)의 적층 방향에 있어서, 제1 슬릿(22c) 및 제2 슬릿(22d)은, 제1 연통공(23c), 제2 연통공(23d), 제3 연통공(23e) 및 제4 연통공(23f)에 대하여, 제1 탑재부(121) 및 제2 탑재부(131) 측에 위치한다. 그리고, 각 제1 슬릿(22c)과 제1 연통공(23c)과의 겹침부(35) 및, 각 제2 슬릿(22d)과 제3 연통공(23e)과의 겹침부(36)는, 제1∼제5 세라믹 시트(21, 22, 23, 24, 25)의 적층 방향으로부터 보아, 제1 탑재부(121) 및 제2 탑재부(131)가 형성된 영역의 근방에 위치한다.

Description

방열 장치 및, 반도체 장치{HEAT DISSIPATION DEVICE AND SEMICONDUCTOR DEVICE}
본 발명은, 세라믹 시트가 적층되어 형성된 방열 장치 및, 반도체 소자가 실장된 금속판이 당해 방열 장치에 탑재됨으로써 구성된 반도체 장치에 관한 것이다.
이런 종류의 방열 장치가, 예를 들면 특허문헌 1에 개시되어 있다. 특허문헌 1의 방열 장치는, 냉매 유로의 구성 요소인 복수의 슬릿을 갖는 세라믹 시트와, 냉매 유로와 외부를 연통하는 연통로를 갖는 세라믹 시트를 포함하는 복수의 세라믹 시트가 적층된 적층체가 소성됨으로써 형성되어 있다. 그리고, 반도체 소자를 실장한 금속판이 방열 장치에 접합됨으로써 반도체 장치가 구성된다. 금속판을 개재하여 방열 장치에 전달된 반도체 소자의 열은, 냉매 유로를 흐르는 냉매에 방열되어, 반도체 소자가 냉각된다.
국제공개공보 WO2011/136362호
그러나, 이러한 방열 장치에 있어서, 반도체 소자 등의 냉각 대상물에 대한 냉각 성능의 더 한층의 향상이 요망되고 있다.
본 개시의 목적은, 냉각 대상물에 대한 냉각 성능을 향상시킬 수 있는 방열 장치 및, 반도체 장치를 제공하는 것이다.
본 개시에 있어서의 방열 장치의 일 실시 형태는, 복수의 세라믹 시트가 적층되어 이루어지는 기체(基體)와, 당해 기체의 내부에 형성된 냉매가 흐르는 냉매 유로와, 냉각 대상물이 탑재되는 부위로서 상기 기체의 제1면에 형성된 적어도 하나의 탑재부와, 상기 복수의 세라믹 시트 중 적어도 하나에 의해 형성되는 슬릿 형성층으로서, 당해 슬릿 형성층은, 상기 냉매 유로의 일부를 구성하는 복수의 슬릿을 갖고, 당해 복수의 슬릿은, 상기 세라믹 시트의 적층 방향으로부터 보아, 적어도 부분적으로 상기 탑재부를 포함하는 영역과 서로 겹치도록 형성된, 상기 슬릿 형성층과, 상기 복수의 세라믹 시트 중 적어도 하나에 의해 형성되는 연통로 형성층으로서, 당해 연통로 형성층은, 상기 냉매 유로의 일부를 구성함과 함께 상기 복수의 슬릿에 연통하는 연통로를 갖고, 상기 세라믹 시트의 적층 방향에 있어서, 상기 슬릿은, 상기 연통로에 대하여 상기 탑재부 측에 위치하는, 상기 연통로 형성층을 갖고, 상기 적층 방향으로부터 보아, 상기 슬릿과 상기 연통로에 있어서의 겹침부는, 상기 탑재부가 형성된 영역의 근방에 위치하고 있다.
본 개시에 있어서의 방열 장치의 새로운 실시 형태는, 복수의 세라믹 부재가 적층되어 이루어지는 기체와, 상기 기체의 내부에 형성된 냉매 유로와, 냉각 대상물이 탑재되는 부위로서 상기 기체의 제1면에 형성된 적어도 하나의 탑재부를 구비하고, 상기 냉매 유로는, 상기 탑재부의 바로 아래에 형성된 직하(直下) 유로와, 상기 직하 유로에 있어서의 냉매가 흐르는 방향의 상류측에 연통됨과 함께 냉매를 상기 직하 유로에 공급하는 공급 유로와, 상기 직하 유로에 있어서의 냉매가 흐르는 방향의 하류측에 연통됨과 함께 상기 직하 유로를 흐른 냉매를 배출하는 배출 유로와, 상기 공급 유로와 상기 배출 유로와의 사이에 위치하고, 상기 직하 유로에 대하여 연직 방향 하방으로부터 상방을 향하여 냉매를 분출시키는 분출 유로를 갖는다.
본 개시에 있어서의 반도체 장치의 실시 형태는, 상기 실시 형태의 방열 장치와, 상기 방열 장치의 상기 탑재부에 탑재되는 금속판과, 상기 금속판에 실장되는 반도체 소자를 구비한다.
도 1은 제1 실시 형태에 있어서의 반도체 장치의 사시도이다.
도 2는 도 1의 반도체 장치에 있어서의 방열 장치의 사시도이다.
도 3은 도 2의 방열 장치의 구성 요소인 복수의 세라믹 시트의 평면도이다.
도 4는 도 1의 반도체 장치의 단면도이다.
도 5(a)는 도 4에 있어서의 1-1선을 따른 단면도, 도 5(b)는 도 4에 있어서의 2-2선을 따른 단면도이다.
도 6은 도 4의 반도체 장치의 일부를 확대한 단면도이다.
도 7은 다른 실시 형태에 있어서의 세라믹 시트의 평면도이다.
도 8은 7의 세라믹 시트를 구비하는 반도체 장치의 단면도이다.
도 9는 다른 실시 형태에 있어서의 반도체 장치의 일부를 확대한 단면도이다.
도 10은 다른 실시 형태에 있어서의 반도체 장치의 일부를 확대한 단면도이다.
도 11은 다른 실시 형태에 있어서의 반도체 장치의 단면도이다.
도 12는 다른 실시 형태에 있어서의 세라믹 시트의 평면도이다.
도 13은 다른 실시 형태에 있어서의 반도체 장치의 단면도이다.
도 14는 도 13의 반도체 장치의 일부를 확대한 단면도이다.
도 15는 도 13의 반도체 장치에 있어서의 방열 장치의 구성 요소인 복수의 세라믹 시트의 평면도이다.
도 16은 제2 실시 형태에 있어서의 방열 장치의 사시도이다.
도 17은 도 16의 방열 장치를 구비하는 반도체 장치의 사시도이다.
도 18은 도 17에 있어서의 3-3선을 따른 단면도이다.
도 19는 도 17에 있어서의 4-4선을 따른 단면도이다.
도 20은 도 16의 방열 장치에 있어서의 기체의 구성 요소인 복수의 세라믹 시트의 평면도이다.
도 21은 다른 실시 형태에 있어서의 반도체 장치의 단면도이다.
(발명을 실시하기 위한 형태)
(제1 실시 형태)
이하, 본 발명을 구체화한 제1 실시 형태를 도 1∼도 6에 따라 설명한다.
도 1에 나타내는 반도체 장치(10)는, 방열 장치(11)의 기체(12)에 있어서의 한쪽의 면(제1면)(12a)에, 반도체 소자(13a)가 실장된 금속판(13b) 및, 반도체 소자(14a)가 실장된 금속판(14b)이 탑재됨으로써, 구성되어 있다. 금속판(13b, 14b)은, 배선층 및 접합층으로서 기능함과 함께, 순알루미늄(예를 들면, 공업용 순알루미늄인 1000계 알루미늄)이나 구리에 의해 형성되어 있다. 또한, 반도체 소자(13a, 14a)로서는, 예를 들면 IGBT(Insulated Gate Bipolar Transistor)나 다이오드가 이용된다. 또한, 반도체 소자(13a, 14a)와 금속판(13b, 14b)은, 금속 접합, 예를 들면, 경납땜이나 연납땜에 의해 접합되어 있다. 또한, 금속판(13b, 14b)과 방열 장치(11)는, 금속 접합, 예를 들면, 경납땜이나 연납땜에 의해 접합되어 있다. 이에 따라, 금속판(13b, 14b)은, 기체(12)에 있어서의 제1면(12a)에 탑재되어 있다.
도 2에 나타내는 바와 같이, 기체(12)에 있어서의 제1면(12a)에 있어서, 금속판(13b, 14b)이 올려놓여지는 부위(도 2에 있어서 파선으로 나타내는 부위)는, 금속판(13b, 14b)이 탑재되는 탑재부로서의 제1 탑재부(121) 및 제2 탑재부(131)이다. 즉, 기체(12)의 제1면(12a)에는 탑재부가 복수(제1 실시 형태에서는 2개) 병설되어 있다.
기체(12)는, 세라믹제의 시트가 복수매(제1 실시 형태에서는 5매) 적층됨으로써 구성되어 있고, 방열 장치(11)는, 기체(12)가 소성됨으로써 형성되어 있다. 세라믹의 재료로서는, 산화 알루미늄, 질화 규소, 탄화 규소, 질화 알루미늄 및, 알루미나·지르코늄 등이 이용된다. 또한, 방열 장치(11)의 냉각 방식으로서 수냉 방식을 채용하는 경우, 세라믹의 재료로서는, 내수성이 높은 재료가 바람직하다.
도 3에 나타내는 바와 같이, 제1 실시 형태의 방열 장치(11)는 세라믹 시트로서의 제1∼제5 세라믹 시트(21, 22, 23, 24, 25)를 구성 요소로서 구비하고 있다. 또한, 이하의 설명은, 방열 장치(11)에 있어서 제1 세라믹 시트(21)를 「위」로 하고, 제5 세라믹 시트(25)를 「아래」로 하여 설명한다. 제1 세라믹 시트(21)는, 방열 장치(11)의 천판부(天板部)를 구성함과 함께, 그 일면(상면)이 기체(12)에 있어서의 제1면(12a)이다. 또한, 제1 세라믹 시트(21)에는 관통공 형상의 냉매 공급공(21a) 및 냉매 배출공(21b)이 형성되어 있다. 냉매 공급공(21a) 및 냉매 배출공(21b)은 동일 개구 면적을 갖는다. 냉매 공급공(21a)에는, 방열 장치(11) 내에 냉매를 공급하는 공급관(P1)(도 1 및 도 2에 나타냄)이 접속됨과 함께, 냉매 배출공(21b)에는, 방열 장치(11) 내를 유통한 냉매를 외부로 배출하는 배출관(P2)(도 1 및 도 2에 나타냄)이 접속된다.
제2 세라믹 시트(22)에는 관통공 형상의 제1 냉매 유입공(22a)이 형성되어 있다. 제1 냉매 유입공(22a)은, 제1∼제5 세라믹 시트(21, 22, 23, 24, 25)의 적층 방향으로부터 보아, 냉매 공급공(21a)과 겹치는 위치에 형성되어 있다. 또한, 제2 세라믹 시트(22)에는 관통공 형상의 제1 냉매 유출공(22b)이 형성되어 있다. 제1 냉매 유출공(22b)은, 제1∼제5 세라믹 시트(21, 22, 23, 24, 25)의 적층 방향(이하, 단순히 적층 방향 A라고 하는 경우도 있음)으로부터 보아, 냉매 배출공(21b)과 겹치는 위치에 형성되어 있다. 제1 냉매 유입공(22a) 및 제1 냉매 유출공(22b)은, 대칭이 되는 위치에 형성되어 있다. 제1 냉매 유입공(22a) 및 제1 냉매 유출공(22b)은 동일 개구 면적을 갖는다.
또한, 제2 세라믹 시트(22)에 있어서의 제1 냉매 유입공(22a)과 제1 냉매 유출공(22b)과의 사이에는, 슬릿으로서의 복수의 제1 슬릿(22c)이 형성되어 있다. 각 제1 슬릿(22c)은, 제2 세라믹 시트(22)를 관통함과 함께, 제2 세라믹 시트(22)에 있어서의 제1 냉매 유입공(22a) 측의 위치로부터 제2 세라믹 시트(22)의 중앙부에 걸쳐 직선 형상으로 연장되어 있다. 제1 슬릿(22c)의 길이는 서로 동일하며, 제1 슬릿(22c)은 동일 개구 면적을 갖는다. 복수의 제1 슬릿(22c)은, 적어도 부분적으로 제1 탑재부(121)(금속판(13b) 및 반도체 소자(13a))의 바로 아래에 배치되어 있다. 즉, 적층 방향 A로부터 보아, 제1 슬릿(22c)은 적어도 부분적으로, 제1 탑재부(121)와 서로 겹쳐져 있다.
또한, 제2 세라믹 시트(22)에 있어서의 제1 냉매 유입공(22a)과 제1 냉매 유출공(22b)과의 사이에는, 슬릿으로서의 복수의 제2 슬릿(22d)이 형성되어 있다. 각 제2 슬릿(22d)은, 제2 세라믹 시트(22)를 관통함과 함께, 제2 세라믹 시트(22)에 있어서의 제1 냉매 유출공(22b) 측의 위치로부터 제2 세라믹 시트(22)의 중앙부에 걸쳐 직선 형상으로 연장되어 있다. 제2 슬릿(22d)의 길이는 서로 동일하며, 제2 슬릿(22d)은 동일 개구 면적을 갖는다. 복수의 제2 슬릿(22d)은, 적어도 부분적으로 제2 탑재부(131)(금속판(14b) 및 반도체 소자(14a))의 바로 아래에 배치되어 있다. 즉, 적층 방향 A로부터 보아, 제2 슬릿(22d)은 적어도 부분적으로, 제2 탑재부(131)와 서로 겹쳐져 있다.
제3 세라믹 시트(23)에는 관통공 형상의 제2 냉매 유입공(23a)이 형성되어 있다. 제2 냉매 유입공(23a)은, 적층 방향 A로부터 보아, 제1 냉매 유입공(22a)과 겹치는 위치에 형성되어 있다. 또한, 제3 세라믹 시트(23)에는 관통공 형상의 제2 냉매 유출공(23b)이 형성되어 있다. 제2 냉매 유출공(23b)은, 적층 방향 A로부터 보아, 제1 냉매 유출공(22b)과 겹치는 위치에 형성되어 있다. 제2 냉매 유입공(23a) 및 제2 냉매 유출공(23b)은 동일 개구 면적을 갖는다.
또한, 제3 세라믹 시트(23)에는, 각 제1 슬릿(22c)의 연설(延設) 방향에 대하여 직교하는 방향으로 연장되는 제1 연통공(23c)이 형성되어 있다. 제1 연통공(23c)은, 적층 방향 A로부터 보아, 각 제1 슬릿(22c)에 있어서의 제1 냉매 유입공(22a) 측의 단부(端部)인 일단부와 부분적으로 겹쳐져 있다. 따라서, 각 제1 슬릿(22c)과 제1 연통공(23c)은 연통되어 있다. 또한, 제3 세라믹 시트(23)에 있어서의 제1 연통공(23c)보다도 제2 냉매 유출공(23b)에 가까운 위치에는, 각 제1 슬릿(22c)의 연설 방향에 대하여 직교하는 방향으로 연장되는 제2 연통공(23d)이 형성되어 있다. 제2 연통공(23d)은, 적층 방향 A로부터 보아, 각 제1 슬릿(22c)에 있어서의 제1 냉매 유출공(22b) 측의 단부인 타단부와 부분적으로 겹쳐져 있다. 따라서, 각 제1 슬릿(22c)과 제2 연통공(23d)은 연통되어 있다.
또한, 제3 세라믹 시트(23)에는, 각 제2 슬릿(22d)의 연설 방향에 대하여 직교하는 방향으로 연장되는 제3 연통공(23e)이 형성되어 있다. 제3 연통공(23e)은, 적층 방향 A로부터 보아, 각 제2 슬릿(22d)에 있어서의 제1 냉매 유입공(22a) 측의 단부인 일단부와 부분적으로 겹쳐져 있다. 따라서, 각 제2 슬릿(22d)과 제3 연통공(23e)은 연통되어 있다. 또한, 제3 세라믹 시트(23)에 있어서의 제3 연통공(23e)보다도 제2 냉매 유출공(23b)에 가까운 위치에는, 각 제2 슬릿(22d)의 연설 방향에 대하여 직교하는 방향으로 연장되는 제4 연통공(23f)이 형성되어 있다. 제4 연통공(23f)은, 적층 방향 A로부터 보아, 각 제2 슬릿(22d)에 있어서의 제1 냉매 유출공(22b) 측의 단부인 타단부와 부분적으로 겹쳐져 있다. 따라서, 각 제2 슬릿(22d)과 제4 연통공(23f)은 연통되어 있다.
제4 세라믹 시트(24)에는, 제1 관통공(24a), 제2 관통공(24b) 및, 제3 관통공(24c)이 형성되어 있다. 제1 관통공(24a)은, 적층 방향 A로부터 보아, 제2 냉매 유입공(23a) 및, 제1 연통공(23c)의 일부와 겹치고, 제2 냉매 유입공(23a)과 제1 연통공(23c)을 연통하고 있다. 또한, 제2 관통공(24b)은, 적층 방향 A로부터 보아, 제2 연통공(23d)의 일부 및 제3 연통공(23e)의 일부와 겹치고, 제2 연통공(23d)과 제3 연통공(23e)을 연통하고 있다. 또한, 제3 관통공(24c)은, 적층 방향 A로부터 보아, 제4 연통공(23f)의 일부 및 제2 냉매 유출공(23b)과 겹치고, 제4 연통공(23f)과 제2 냉매 유출공(23b)을 연통하고 있다. 제5 세라믹 시트(25)는, 방열 장치(11)의 저판부(底板部)를 구성함과 함께, 그 일면(하면)이 기체(12)에 있어서의 제2면(12b)이다. 즉, 당해 제2면(12b)은, 기체(12)에 있어서, 제1면(12a)에 대하여 반대측에 위치하는 면이다.
도 4에 나타내는 바와 같이, 방열 장치(11)의 기체(12)는, 제5 세라믹 시트(25) 상에 제4 세라믹 시트(24), 제3 세라믹 시트(23), 제2 세라믹 시트(22), 제1 세라믹 시트(21)가 순서대로 적층됨으로써 형성되어 있다. 그리고, 기체(12)의 내부에는, 냉매 공급공(21a), 제1 냉매 유입공(22a), 제2 냉매 유입공(23a), 제1 관통공(24a), 제1 연통공(23c), 각 제1 슬릿(22c), 제2 연통공(23d), 제2 관통공(24b), 제3 연통공(23e), 각 제2 슬릿(22d), 제4 연통공(23f), 제3 관통공(24c), 제2 냉매 유출공(23b), 제1 냉매 유출공(22b) 및 냉매 배출공(21b)에 의해, 냉매가 흐르는 냉매 유로(15)가 형성되어 있다. 또한, 냉매 공급공(21a) 및 냉매 배출공(21b)은 기체(12)에 있어서의 제1면(12a)에 개구되어 있다.
제2 연통공(23d), 제2 관통공(24b) 및 제3 연통공(23e)은, 적층 방향 A로부터 보아, 제1 탑재부(121)와 제2 탑재부(131)와의 사이에 위치하는 냉매 유로(15)의 일부를 구성하고 있다. 그리고, 제2 연통공(23d), 제2 관통공(24b) 및 제3 연통공(23e)에 의해, 냉매 유로(15)의 일부, 즉, 제1 탑재부(121)로부터 제2면(12b)을 향하는 방향으로 연장됨과 함께, 또한, 제2면(12b)으로부터 제2 탑재부(131)를 향하는 방향으로 연장되는 냉매 유로(15)의 일부가 형성되어 있다.
제1 실시 형태에서는, 제2 세라믹 시트(22)가, 냉매 유로(15)의 일부를 구성하는 복수의 제1 슬릿(22c) 및 제2 슬릿(22d)을 갖는 슬릿 형성층에 상당한다. 또한, 제1 연통공(23c)은, 각 제1 슬릿(22c)에 있어서의 제1 냉매 유입공(22a) 측의 일부가 겹쳐 각 제1 슬릿(22c)에 연통하는 연통로에 상당한다. 제2 연통공(23d)은, 각 제1 슬릿(22c)에 있어서의 제2 냉매 유출공(23b) 측의 일부가 겹쳐 제1 슬릿(22c)에 연통하는 연통로에 상당한다. 제3 연통공(23e)은, 각 제2 슬릿(22d)에 있어서의 제1 냉매 유입공(22a) 측의 일부가 겹쳐 각 제2 슬릿(22d)에 연통하는 연통로에 상당한다. 제4 연통공(23f)은, 각 제2 슬릿(22d)에 있어서의 제1 냉매 유출공(22b) 측의 일부가 겹쳐 각 제2 슬릿(22d)에 연통하는 연통로에 상당한다. 그리고, 제3 세라믹 시트(23)가, 연통로에 상당하는 제1 연통공(23c), 제2 연통공(23d), 제3 연통공(23e) 및, 제4 연통공(23f)을 갖는 연통로 형성층에 상당한다.
그리고, 적층 방향 A에 있어서, 제1 슬릿(22c) 및 제2 슬릿(22d)은, 제1 연통공(23c), 제2 연통공(23d), 제3 연통공(23e) 및 제4 연통공(23f)에 대하여 제1 탑재부(121) 및 제2 탑재부(131) 측에 위치하고 있다.
방열 장치(11)에서는, 제1 슬릿(22c)에 있어서 냉매가 흐르는 하류측에, 제2 연통공(23d)이 연설(連設)됨과 함께, 제2 연통공(23d)에 제2 관통공(24b)이 연설되고, 기체(12)의 제1면(12a)으로부터 제2면(12b)을 향하여 연장되는 연설 유로(W)가 형성된다. 도 4 및 도 6에 나타내는 바와 같이, 연설 유로(W)에서는, 기체(12)의 제1면(12a) 측에 위치하는 제1 슬릿(22c)에 의해 형성되는 유로의 일부의 유로면(X1)과, 제2면(12b) 측에 위치하는 제2 관통공(24b)에 의해 형성되는 유로의 일부의 유로면(Y1)이, 제1∼제5 세라믹 시트(21∼25)의 적층 방향에 있어서 대향하고 있다.
유로면(X1)은, 제2 세라믹 시트(22)보다도 상측에 위치하는 제1 세라믹 시트(21)의 면으로 구성됨과 함께, 유로면(Y1)은, 제4 세라믹 시트(24)보다도 하측에 위치하는 제5 세라믹 시트(25)의 면으로 구성된다. 즉, 제1 슬릿(22c)으로 형성되는 유로는, 상기 적층 방향의 최상(最上)에 위치하는 냉매 유로(15)를 구성하는 유로이며, 유로면(X1)은 상기 유로의 상면에 상당한다. 또한, 제2 관통공(24b)으로 형성되는 유로는, 상기 적층 방향의 최하(最下)에 위치하는 냉매 유로(15)를 구성하는 유로이며, 유로면(Y1)은 상기 유로의 하면에 상당한다.
도 5(a)에 나타내는 바와 같이, 서로 이웃하는 제1 슬릿(22c)의 사이에는 제1 핀(31)이 형성되어 있다. 또한 도 5(b)에 나타내는 바와 같이, 서로 이웃하는 제2 슬릿(22d)의 사이에는 제2 핀(32)이 형성되어 있다.
도 6에 나타내는 바와 같이, 제1 핀(31)의 길이(H)(제1 슬릿(22c)의 길이)는, 적층 방향 A로부터 보아, 영역 Z(도 6에 있어서 있어서 도트로 나타내는 영역)에 포함되는 길이로 설정되어 있다. 이 영역 Z는, 제1 세라믹 시트(21)의 단면에 있어서, 직선 A, B의 사이에 끼워지는 영역이며, 이들 직선 A, B는, 기체(12)에 있어서의 제1면(12a)과 이루는 각도(θ)가 45°가 되도록, 금속판(13b)의 양단(131b, 132b)으로부터 연장되는 직선이다. 또한, 기체(12)에 있어서의 제1면(12a)에 대한 직선 A, B의 각도(θ)는, 30°∼60°의 범위 내이면 좋다. 이 직선 A, B의 사이에 끼워지는 영역 Z는, 반도체 소자(13a)로부터 발하는 열이 금속판(13b)을 개재하여 방열 장치(11)에 전달되는 열전달 영역을 나타내고 있다.
그리고, 제1 실시 형태에 있어서는, 적층 방향 A로부터 보아, 이 영역 Z에 대응하는 제1 연통공(23c)의 부위가, 각 제1 슬릿(22c)과 제1 연통공(23c)과의 겹침부(35)가 된다. 따라서, 겹침부(35)는, 반도체 소자(13a)로부터 발하는 열이 금속판(13b)을 개재하여 방열 장치(11)에 전달되는 열전달 영역 내에 위치하고 있다. 즉, 적층 방향 A로부터 보아, 겹침부(35)는, 제1 탑재부(121)가 형성된 영역의 근방에 위치하고 있다. 겹침부(35)는, 각 제1 슬릿(22c)에 있어서의 제1 냉매 유입공(22a) 측의 가장자리(221c)에 대하여 제1 슬릿(22c)의 내측에 위치하고 있다. 또한, 제2 핀(32)의 길이(제2 슬릿(22d)의 길이) 및, 각 제2 슬릿(22d)과 제3 연통공(23e)과의 겹침부(36)의 설명에 대해서는, 제1 핀(31)의 길이(H) 및, 각 제1 슬릿(22c)과 제1 연통공(23c)과의 겹침부(35)의 설명과 동일하며, 그 상세한 설명은 생략한다.
또한, 도 6에 있어서, 방열 장치(11)의 단면에서 보았을 때에 있어서, 겹침부(35)는, 제1 탑재부(121) 바로 아래의 제1 겹침부(35a)와, 제1 겹침부(35a) 이외의 제2 겹침부(35b)로 구성되어 있다. 그리고, 제2 겹침부(35b)의 길이가, 제1 겹침부(35a)의 길이보다 길게 되어 있다. 또한 여기에서 말하는 제2 겹침부(35b)의 길이가, 제1 겹침부(35a)의 길이보다 길게 되어 있다는 것은, 방열 장치(11)의 단면에서 보았을 때에 있어서, 제2 겹침부(35b)가, 제1 냉매 유입공(22a)측에 연설되어 있으며, 그에 따라 제2 겹침부(35b)의 길이가, 제1 겹침부(35a)의 길이보다 길게 되어 있다는 것을 말한다. 또한, 여기에서는 제1 탑재부(121)에 대해서 설명했지만, 제2 탑재부(131)측에서도 동일한 형태로 하고 있어도 좋다. 또한, 「탑재부 바로 아래」란, 탑재부에 대하여 냉매 유로(15) 측의 영역으로서, 적층 방향 A로부터 보아, 탑재부에 겹쳐지는 영역에 상당한다.
다음으로, 제1 실시 형태의 작용을 설명한다.
냉매 공급원으로부터 공급된 냉매는, 공급관(P1)으로부터 냉매 공급공(21a), 제1 냉매 유입공(22a), 제2 냉매 유입공(23a), 제1 관통공(24a) 및 제1 연통공(23c)을 통하여 각 제1 슬릿(22c) 내에 흘러든다. 여기에서, 제1 연통공(23c)으로부터 각 제1 슬릿(22c)에 냉매가 흘러들 때에는, 제1 탑재부(121)(반도체 소자(13a) 및 금속판(13b))를 향하도록 제1 연통공(23c)으로부터 각 제1 슬릿(22c) 내에 냉매가 분출된다. 이에 따라, 제1 연통공(23c)으로부터 각 제1 슬릿(22c)에 흘러드는 냉매에 분류(噴流)가 발생하여, 각 제1 슬릿(22c) 내를 흐르는 냉매가 교반된다. 그 결과, 예를 들면, 냉매가 제1면(12a)을 따라 흐른 후, 제1 탑재부(121)(기체(12)에 있어서의 제1면(12a))를 따르도록 각 제1 슬릿(22c)을 흐르는 경우에 비하면, 금속판(13b)을 통하여 방열 장치(11)(각 제1 핀(31))에 전달되는 반도체 소자(13a)의 열이, 각 제1 슬릿(22c)을 흐르는 냉매에 의해 효율 좋게 방열되어, 반도체 소자(13a)에 대한 냉각 성능이 향상된다. 또한, 제1 실시 형태에서는, 반도체 소자(13a)는 제1 냉각 대상물에 상당한다.
또한, 각 제1 슬릿(22c)을 흐르는 냉매는, 제2 연통공(23d), 제2 관통공(24b), 제3 연통공(23e)을 통하여 각 제2 슬릿(22d) 내에 흘러든다. 여기에서, 제3 연통공(23e)으로부터 각 제2 슬릿(22d)에 냉매가 흘러들 때에는, 제2 탑재부(131)(반도체 소자(14a) 및 금속판(14b))를 향하도록 제3 연통공(23e)으로부터 각 제2 슬릿(22d) 내에 냉매가 분출된다. 이에 따라, 제3 연통공(23e)으로부터 각 제2 슬릿(22d)에 흘러드는 냉매에 분류가 발생하여, 각 제2 슬릿(22d) 내를 흐르는 냉매가 교반된다. 그 결과, 예를 들면, 냉매가 제1면(12a)을 따라 흐른 후, 제2 탑재부(131)(기체(12)에 있어서의 제1면(12a))를 따르도록 각 제2 슬릿(22d)을 흐르는 경우에 비하면, 금속판(14b)을 통하여 방열 장치(11)(각 제2 핀(32))에 전달되는 반도체 소자(14a)의 열이, 각 제2 슬릿(22d)을 흐르는 냉매에 의해 효율 좋게 방열되어, 반도체 소자(14a)에 대한 냉각 성능이 향상된다. 또한, 제1 실시 형태에서는, 반도체 소자(14a)는 제2 냉각 대상물에 상당한다.
그리고, 각 제2 슬릿(22d)을 흐르는 냉매는, 제4 연통공(23f), 제3 관통공(24c), 제2 냉매 유출공(23b), 제1 냉매 유출공(22b) 및 냉매 배출공(21b)을 통하여 배출관(P2)으로부터 방열 장치(11)의 외부로 배출된다.
상기 제1 실시 형태에서는 이하의 효과가 얻어진다.
(1) 적층 방향 A에 있어서, 제1 슬릿(22c) 및 제2 슬릿(22d)은, 제1 연통공(23c), 제2 연통공(23d), 제3 연통공(23e) 및 제4 연통공(23f)에 대하여 제1 탑재부(121) 및 제2 탑재부(131) 측에 위치하고 있다. 그리고, 적층 방향 A로부터 보아, 각 제1 슬릿(22c)과 제1 연통공(23c)과의 겹침부(35) 및, 각 제2 슬릿(22d)과 제3 연통공(23e)과의 겹침부(36)는, 제1 탑재부(121) 및 제2 탑재부(131)가 형성된 영역의 근방에 위치하고 있다. 따라서, 제1 연통공(23c)으로부터 각 제1 슬릿(22c)에 흘러드는 냉매의 흐름 및, 제3 연통공(23e)으로부터 각 제2 슬릿(22d)에 흘러드는 냉매의 흐름이, 제1 탑재부(121) 및 제2 탑재부(131)를 향하는 흐름이 될 수 있다. 따라서, 예를 들면, 냉매가 제1 탑재부(121) 및 제2 탑재부(131)를 따르도록 각 제1 슬릿(22c) 및 각 제2 슬릿(22d)을 흐르는 경우에 비하면, 반도체 소자(13a, 14a)가 효율 좋게 냉각될 수 있어, 반도체 소자(13a, 14a)에 대한 냉각 성능이 향상될 수 있다.
(2) 냉각 대상물이 탑재되는 제1 탑재부(121)에 대응한 영역 Z, 즉, 전술한 열전달 영역인 영역 Z에 있어서, 제2 겹침부(35b)의 길이는, 제1 겹침부(35a)의 길이보다 길게 되어 있다. 여기에서, 냉매는 가는 슬릿의 냉매 유로에 들어가고 나서 난류(亂流)가 발생하지만, 난류가 열교환에 기여하기까지 타임 러그가 있다. 따라서, 제2 겹침부(35b)의 길이가, 제1 겹침부(35a)보다 길게 되어 있음으로써, 냉매에 의해, 상류측에 위치하는 전열 영역부터 냉각될 수 있어 반도체 소자(13a)가 효율 좋게 냉각될 수 있다. 그에 따라, 반도체 소자(13a)에 대한 냉각 성능이 향상될 수 있다. 또한, 제1 탑재부(121)와 동일하게, 제2 탑재부(131) 및 후술하는 제3 탑재부(171)에 대해서도 동일한 형태로 하면, 복수의 반도체 소자가 각 탑재부에 탑재된 경우에도 동일한 효과가 얻어진다.
(3) 냉매 유로(15)의 일부로서, 제2 연통공(23d), 제2 관통공(24b) 및 제3 연통공(23e)에 의해 형성되어 있는 일부는, 제1 탑재부(121)로부터 제2면(12b)을 향하는 방향으로 연장됨과 함께, 또한, 당해 제2면(12b)으로부터 제2 탑재부(131)를 향하는 방향으로 연장되어 있다. 따라서, 냉매 유로(15)를 흐르는 냉매의 흐름이, 제1 탑재부(121) 및 제2 탑재부(131)를 향하는 흐름이 될 수 있다. 따라서, 반도체 소자(13a)가 실장된 금속판(13b)이 제1 탑재부(121)에 탑재됨과 함께, 반도체 소자(14a)가 실장된 금속판(14b)이 제2 탑재부(131)에 탑재되는 경우에 있어서, 반도체 소자(13a, 14a)가 효율 좋게 냉각될 수 있어, 반도체 소자(13a, 14a)에 대한 냉각 성능이 향상될 수 있다.
(4) 제1 연통공(23c)과 제1 슬릿(22c), 제2 연통공(23e)과 제2 슬릿(22d)의 각각이 각 탑재부를 향하여 계단 형상으로 되어 있다. 그에 따라, 계단 형상의 냉매 유로(15)에서 냉매를 분류시킴과 함께 난류도 발생시킬 수 있어서, 각 제1 슬릿(22c)의 상류측의 가장자리(221c) 및 각 제2 슬릿(22d)의 상류측의 가장자리의 유로면(X1)으로부터 효율적으로 냉각할 수 있어 냉각 성능을 향상할 수 있다. 그 결과로서, 냉각 성능을 향상시키기 위해 유로를 길게 할 필요도 없어 방열 장치(11)를 소형화할 수 있다.
(5) 냉매 공급공(21a) 및 냉매 배출공(21b)은, 기체(12)에 있어서의 제1면(12a)에 개구되어 있다. 따라서, 기체(12)에 있어서의 제1면(12a)에 냉매 공급용의 공급관(P1)이나 냉매 배출용의 배출관(P2)을 접속할 수 있기 때문에, 방열 장치(11)에 필요한 부품이, 기체(12)에 있어서의 제1면(12a)측에 집약되어 배치될 수 있다. 그 결과로서, 방열 장치(11)를 소형화할 수 있다.
(6) 제1 핀(31)의 길이(H)(제1 슬릿(22c)의 길이)는, 적층 방향 A로부터 보아, 영역 Z에 포함되는 길이로 설정되어 있다. 이 영역 Z는, 금속판(13b)의 양단(131b, 132b)으로부터 연장됨과 함께 기체(12)에 있어서의 제1면(12a)과 이루는 각도(θ)가 45°가 되는 직선 A, B의 사이에 끼워지는 영역이다. 이에 의하면, 제1 핀(31)의 길이(H)가 반도체 소자(13a)의 방열에 최저한 필요한 길이가 될 수 있다. 즉, 제1 슬릿(22c)의 길이를 매우 짧게 할 수 있어, 제1 슬릿(22c)이, 영역 Z보다도 외측으로 비어져 나오는 위치까지 연장되도록 형성되어 있는 경우에 비하면, 제1 슬릿(22c) 내를 흐르는 냉매의 압력 손실이 억제될 수 있다.
(7) 연설 유로(W)가, 유로면(X1, Y1)이 적층 방향에 있어서 서로 대향하는 유로가 됨으로써, 유로 면적이 작아지는 부분을 줄일 수 있다. 따라서, 냉매의 압력 손실을 저감시킬 수 있다. 또한, 유로면(X1, Y1)이 대향됨으로써, 연설 유로(W)는, 적층 방향 A에 있어서 직선적인 유로에 가까워진다. 이 때문에, 연설 유로(W)에 있어서의 계단 형상 부분을 줄임으로써, 냉매 유로(15)의 횡방향으로의 확대를 저감시켜, 방열 장치(11)의 체격을 작게 할 수 있다.
또한, 상기 제1 실시 형태는 이하와 같이 변경해도 좋다.
도 7에 나타내는 바와 같이, 제2 세라믹 시트(22)에, 각 제1 슬릿(22c)과 각 제2 슬릿(22d)을 연통하는 연통부(22h)가 형성되어도 좋다. 그리고, 도 8에 나타내는 바와 같이, 제2 연통공(23d), 제2 관통공(24b) 및 제3 연통공(23e)이 삭제되어도 좋다. 이에 의하면, 제2 세라믹 시트(22)만으로, 각 제1 슬릿(22c)으로부터 연통부(22h)를 통하여 각 제2 슬릿(22d)에 냉매를 흘릴 수 있다. 따라서, 각 제1 슬릿(22c)으로부터 제2 연통공(23d), 제2 관통공(24b) 및 제3 연통공(23e)을 개재하여 각 제2 슬릿(22d)에 냉매를 흘리는 경우에 비하면, 냉매의 흐름이 부드러워지기 때문에, 냉매의 압력 손실을 억제할 수 있다. 또한, 이 경우, 제1 탑재부(121)에, 가장 냉각되는 것이 바람직한 반도체 소자를 실장한 금속판이 탑재되는 것이 바람직하다.
도 9에 나타내는 바와 같이, 예를 들면, 제1 연통공(23c)의 개구 면적을, 상기 제1 실시 형태의 제1 연통공(23c)의 개구 면적보다도 작게 하여, 제1 연통공(23c)을 통과할 때의 냉매의 유속을 빠르게 해도 좋다. 이에 의하면, 제1 연통공(23c)으로부터 각 제1 슬릿(22c)으로 흘러드는 냉매에 분류가 발생하기 쉬워진다. 그 결과, 반도체 소자(13a)에 대한 냉각 성능이 더욱 향상된다. 또한, 마찬가지로, 제3 연통공(23e)의 개구 면적을, 상기 제1 실시 형태의 제3 연통공(23e)의 개구 면적보다 작게 하여, 제3 연통공(23e)을 통과할 때의 냉매의 유속을 빠르게 해도 좋다.
도 10에 나타내는 바와 같이, 예를 들면, 제1 관통공(24a)의 개구 면적을, 상기 제1 실시 형태의 제1 관통공(24a)의 개구 면적보다도 크게 해도 좋다. 또한, 마찬가지로, 제2 관통공(24b)의 개구 면적을, 상기 제1 실시 형태의 제2 관통공(24b)의 개구 면적보다도 크게 해도 좋다.
도 11에 나타내는 바와 같이, 적층 방향 A로부터 보아, 제1 탑재부(121)와 제2 탑재부(131)와의 사이에 위치하는 냉매 유로(15)의 일부가, 제1 탑재부(121)로부터 기체(12)에 있어서의 제2면(12b)을 향하는 방향으로 연장된 끝에 위치하는 제2면(12b)의 부위에, 탑재부로서의 제3 탑재부(171)가 추가로 형성되어도 좋다. 그리고, 이 경우, 제2 관통공(24b)이 복수의 슬릿(41)을 대신할 수 있음과 함께, 적층 방향 A로부터 보아, 제4 세라믹 시트(24)에 있어서의 제3 탑재부(171)와 적어도 부분적으로 겹치는 부위에 복수의 핀(42)이 형성된다. 그리고, 반도체 소자(17a)가 실장된 금속판(17b)이 제3 탑재부(171)에 탑재된다. 반도체 소자(17a)는, 복수의 슬릿(41)을 흐르는 냉매에 의해 방열됨으로써 냉각된다. 반도체 소자(17a)는 제3 냉각 대상물에 상당한다. 이에 의하면, 방열 장치(11)에 반도체 소자가 매우 많이 탑재될 수 있어, 전체의 체적이 줄어듦과 함께, 방열 장치(11)에 탑재된 반도체 소자(13a, 14a, 17a)의 냉각 성능이 향상될 수 있다.
제2 세라믹 시트가, 도 12에 나타내는 바와 같이, 파선 형상의 복수의 제1 슬릿(43) 및 제2 슬릿(44)이 형성되어도 좋다. 이에 의하면, 평면에서 보았을 때에 직선 형상의 제1 슬릿(22c) 및 제2 슬릿(22d)에 비해 방열 표면적이 증가하고, 또한 냉매의 교반 효과를 가짐으로써 반도체 소자(13a, 14a)에 대한 냉각 성능이 더욱 향상될 수 있다.
상기 제1 실시 형태에 있어서, 냉매 유로(15)의 냉매 공급공 및 냉매 배출공의 위치가 변경되어도 좋다. 예를 들면, 냉매 공급공 및 냉매 배출공이, 기체(12)에 있어서의 제2면(12b)에 개구되어도 좋다.
상기 제1 실시 형태에 있어서, 제1 슬릿(22c) 및 제2 슬릿(22d)은, 적층 방향 A로부터 보아, 그들의 적어도 부분적으로, 제1 탑재부(121) 및 제2 탑재부(131)를 포함하는 영역과 서로 겹쳐져 있으면 좋다.
상기 제1 실시 형태에 있어서, 제1 슬릿(22c) 및 제2 슬릿(22d)의 수가 변경되어도 좋다. 슬릿의 수는, 반도체 소자의 면적이나 냉매 유로(15)의 통로폭 등에 따라 변경된다. 예를 들면, 냉매 유로(15)를 형성하는 영역 면적을 동일하게 하면, 통로폭을 크게 하면 슬릿의 수는 적어지고, 통로폭을 작게 하면 슬릿의 수는 많아진다.
상기 제1 실시 형태에 있어서, 방열 장치(11)의 기체(12)를 구성하는 세라믹 시트의 적층 매수가 변경되어도 좋다. 예를 들면, 세라믹 시트의 적층 매수는, 방열 장치(11) 내에 형성되는 냉매 유로(15)의 단면적(유로 면적)에 따라서 증감된다.
상기 제1 실시 형태에 있어서, 반도체 소자 및 금속판의 수는 특별히 한정되는 것은 아니다.
상기 제1 실시 형태에 있어서, 탑재부의 수는 특별히 한정되는 것은 아니다.
상기 제1 실시 형태에 있어서, 방열 장치(11)의 냉각 방식이 공냉이 되어도 좋다. 이와 같이 구성한 경우, 냉매 유로(15)에는, 공기 등의 냉각용 기체가 흐르게 된다.
도 4에 나타내는 제1 실시 형태의 방열 장치(11)에 있어서, 제1 슬릿(22c)에 연결되는 연설 유로(W)에 더하여, 그 연설 유로(W)와 동일한 구성을 갖는 연설 유로가 제2 슬릿(22d)측에 형성되어도 좋다.
도 13 및 도 14에 나타내는 바와 같이, 연설 유로(W)로서, 제1∼제5 세라믹 시트(21∼25)의 적층 방향으로 연장되는 직선 형상의 연설 유로(W1, W2)가 형성되어도 좋다. 연설 유로(W1)는, 제1 슬릿(22c)과, 제2 연통공(23d)과, 제2 관통공(24b)에 의해 구성되는 냉매 유로(15)의 일부의 유로이다. 연설 유로(W2)는, 냉매 유로(15)의 일부의 유로로서, 제2 슬릿(22d)과, 제4 연통공(23f)과, 제3 관통공(24c)에 의해 구성된다. 도 14에 나타내는 바와 같이, 연설 유로(W1)에서는, 제1 세라믹 시트(21)의 면으로 구성되는 유로면(X1)과 제5 세라믹 시트(25)의 면으로 구성되는 유로면(Y1)이, 적층 방향에 있어서 대향한다. 이 점은, 연설 유로(W2)에서도 동일하다. 직선 형상의 연설 유로(W1, W2)에 의하면, 유로를 계단 형상으로 형성하는 경우에 비해, 냉매의 압력 손실을 더욱 저감할 수 있다. 또한, 계단 형상의 부분을 줄임으로써, 냉매 유로(15)의 횡방향으로의 확대가 더욱 저감되어, 방열 장치(11)의 체격을 더욱 작게 할 수도 있다.
도 15에 나타내는 바와 같이, 직선 형상의 연설 유로(W1)를 형성하는 경우는, 제2 연통공(23d)에 있어서의 제2 냉매 유입공(23a) 측의 가장자리에 대하여 반대의 가장자리(제2 냉각 유출공(23b) 측의 가장자리)의 위치와, 제1 슬릿(22c)에 있어서의 제1 냉매 유입공(22a) 측의 가장자리에 대하여 반대의 가장자리(제1 냉각 유출공(22b) 측의 가장자리)의 위치를 일치시킨다. 또한, 연설 유로(W1)를 형성하는 경우는, 제2 연통공(23d)에 있어서의 제2 냉매 유입공(23a) 측의 가장자리의 위치와, 제2 관통공(24b)에 있어서의 제1 관통공(24a) 측의 가장자리의 위치를 일치시킨다. 또한, 직선 형상의 연설 유로(W2)를 형성하는 경우는, 제4 연통공(23f)에 있어서의 제2 냉매 유출공(23b) 측의 가장자리의 위치와, 제2 슬릿(22d)에 있어서의 제1 냉매 유출공(22b) 측의 가장자리의 위치를 일치시킨다. 또한, 연설 유로(W2)를 형성하는 경우는, 제4 연통공(23f)에 있어서의 제2 냉매 유출공(23b) 측의 가장자리에 대하여 반대의 가장자리(제2 냉각 유입공(23a) 측의 가장자리)의 위치와, 제3 관통공(24c)에 있어서의 제2 관통공(24b) 측의 가장자리의 위치를 일치시킨다.
(제2 실시 형태)
이하, 본 발명을 구체화한 제2 실시 형태를 도 16∼도 20에 따라 설명한다.
도 16에 나타내는 바와 같이, 방열 장치(11)는, 복수매(제2 실시 형태에서는 6매)의 제1∼제6 세라믹 부재(212, 213, 214, 215, 216, 217)를 적층하여 이루어지는 기체(218)를 구비하고 있다. 세라믹 부재의 재료로서는, 산화 알루미늄, 질화 규소, 탄화 규소, 질화 알루미늄 및, 알루미나·지르코니아 등이 이용된다. 또한, 방열 장치(11)의 냉각 방식으로서 수냉 방식을 채용하는 경우, 세라믹의 재료로서는, 내수성이 높은 재료가 바람직하다
기체(218)는, 냉매 공급공(219)과 냉매 배출공(220)을 갖는다. 외부 공급되는 냉매는, 냉매 공급공(219)을 통하여, 기체(218)의 내부에 형성된 냉매 유로에 공급되고, 상기 냉매 유로를 유통한 냉매는, 냉매 배출공(220)을 통하여, 기체(218)의 외부로 배출된다. 냉매 공급공(219) 및 냉매 배출공(220)은, 기체(218)의 구성 요소인 제1 세라믹 부재(212)에 각각 개구되어 있다. 즉, 이들 냉매 공급공(219) 및 냉매 배출공(220)은, 기체(218)에 있어서의 한쪽의 면(제1면)에 각각 개구되어 있다. 냉매 공급공(219)에는, 외부의 냉매 공급원에 접속되는 공급관(P1)을 접속할 수 있음과 함께, 냉매 배출공(220)에는, 냉매를 외부로 배출하는 배출관(P2)을 접속할 수 있다. 또한, 기체(218)에는, 제1∼제6 세라믹 부재(212, 213, 214, 215, 216, 217)의 적층 방향(이하, 단순히 적층 방향 B라고 하는 경우도 있음)으로부터 보아, 상기 냉매 유로와 적어도 부분적으로 겹치는 위치에, 전자 부품(221)의 탑재부(222)(도 16에 파선으로 나타냄)가 형성된다. 제2 실시 형태에 있어서 탑재부(222)는, 냉매 공급공(219) 및 냉매 배출공(220)이 개구되는 제1 세라믹 부재(212)의 면(제1면)이며, 기체(218)의 외부에 위치하는 면에 형성된다.
도 17에 나타내는 바와 같이, 반도체 장치(10)는, 전술한 제1 실시 형태와 동일하게, 방열 장치(11)의 기체(218)에 형성된 탑재부(222)에, 전자 부품(221)으로서 반도체 소자(226)가 실장된 금속판(227)이 탑재됨으로써 구성된다. 금속판(227)은, 배선층 및 접합층으로서 기능함과 함께, 순알루미늄(예를 들면, 공업용순알루미늄인 1000계 알루미늄)이나 구리이다. 반도체 소자(226)는, 예를 들면 IGBT(Insulated Gate Bipolar Transistor)나 다이오드이다. 반도체 소자(226)와 금속판(227) 및, 금속판(227)과 방열 장치(11)는, 예를 들면 경납땜이나 연납땜 등에 의해 금속 접합된다.
이하, 제2 실시 형태의 방열 장치(11)에 대해서 상세하게 설명한다.
도 18 및 도 19에 나타내는 바와 같이, 방열 장치(11)의 기체(218)의 내부에는, 냉매 공급공(219)과 냉매 배출공(220)에 연통하는 냉매 유로(228)가 형성되어 있다. 또한, 이하의 설명은, 기체(218)의 구성 요소임과 함께 탑재부(222)를 갖는 제1 세라믹 부재(212)를 「위」로 하고, 제1 세라믹 부재(212)로부터 가장 떨어진 위치에 있는 제6 세라믹 부재(217)를 「아래」로 하여 설명한다.
냉매 유로(228)는, 제1∼제7 유로(L1∼L7)를 구비한다. 상세하게는, 제1 유로(L1)는, 냉매 공급공(219)에 연설됨과 함께 냉매를 연직 방향 하방으로 흘리는 직선 형상의 유로이다. 제2 유로(L2)는, 제1 유로(L1)로부터 분기됨과 함께 냉매를 비스듬히 상방으로 흘리는 유로이다. 제3 유로(L3)는, 제2 유로(L2)에 연설됨과 함께 탑재부(222)의 바로 아래에 형성되며, 냉매를 수평 방향으로 흘리는 직선 형상의 유로이다. 제4 유로(L4)는, 제3 유로(L3)에 연설됨과 함께 냉매를 연직 방향 하방으로 흘리는 직선 형상의 유로이다. 제5 유로(L5)는, 제4 유로(L4)에 연설됨과 함께 냉매를 수평 방향으로 흘리는 직선 형상의 유로이다. 제6 유로(L6)는, 제5 유로(L5)에 연설됨과 함께 냉매를 연직 방향 상방으로 흘리는 직선 형상의 유로이다. 또한, 제7 유로(L7)는, 제2 유로(L2)와 함께 제1 유로(L1)로부터 분기되며, 냉매를 탑재부(222)의 바로 아래에 위치하는 제3 유로(L3)를 향하여 연직 방향 하방으로부터 상방으로 흘리는 직선 형상의 유로이다. 제1∼제6 세라믹 부재(212∼217)에는, 냉매 유로(228)의 구성 요소인 복수의 유로용 구멍이 형성되어 있다. 그리고, 전술한 제1∼제7 유로(L1∼L7)는, 복수의 유로용 구멍이, 제1∼제6 세라믹 부재(212∼217)의 적층 방향으로 서로 연결시킴으로써 구성되어 있다.
이하, 도 20을 이용하여, 방열 장치(11)의 각 부재를 설명한다. 또한, 도 20에 있어서는, 세라믹 부재를 형성하는 시트를 세라믹 시트로서 칭하고, 세라믹 부재와 동일한 부호를 이용하여 설명한다.
도 20에 나타내는 바와 같이, 제2 실시 형태에 있어서 방열 장치(11)의 구성 요소인 6매의 제1∼제6 세라믹 시트(212∼217)는, 그 길이 및 폭이 각각 동일 치수의 직사각형 형상의 시트이다.
제1 세라믹 시트(212)는, 탑재부(222)가 형성되는 방열 장치(11)의 천판을 구성하고, 탑재부(222)의 양측에는, 냉매 공급공(219)을 갖는 제1 유로용 구멍(212a)과, 냉매 배출공(220)을 갖는 제6 유로용 구멍(212b)을 갖는다. 제1 유로용 구멍(212a)과 제6 유로용 구멍(212b)은 동일한 개구 면적을 갖는다.
제2 세라믹 시트(213)는, 적층된 상태에 있어서, 제1 세라믹 시트(212)의 하방에 위치한다. 제2 세라믹 시트(213)는, 제1 유로용 구멍(213a)과, 제6 유로용 구멍(213b)을 갖는다. 제1 유로용 구멍(213a)은, 제1 세라믹 시트(212)의 제1 유로용 구멍(212a)과 동(同)위치에 형성되며 당해 제1 유로용 구멍(212a)과 연통하고, 또한 당해 제1 유로용 구멍(212a)과 동일한 개구 면적을 갖는다. 제6 유로용 구멍(213b)은, 제1 세라믹 시트(212)의 제6 유로용 구멍(212b)과 동위치에 형성되며 당해 제6 유로용 구멍(212b)과 연통하고, 또한 당해 제6 유로용 구멍(212b)과 동일한 개구 면적을 갖는다. 또한, 제2 세라믹 시트(213)는, 제1 유로용 구멍(213a)과 제6 유로용 구멍(213b)과의 사이에, 슬릿 형상의 복수개의 제3 유로용 구멍(213c)을(제2 실시 형태에서는 5개) 갖는다. 각 제3 유로용 구멍(213c)은, 동일 형상이며, 직선 형상으로 연장되어 있다. 또한, 제3 유로용 구멍(213c)에 있어서, 그 연장되는 방향(길이 방향)을 따른 길이는, 탑재부(222)에 있어서의 동일 방향을 따른 길이보다도 길고, 복수의 제3 유로용 구멍(213c)은, 그 연장되는 방향(길이 방향)에 직교하는 방향을 따라 등간격으로 위치하고 있다. 그리고, 도 18 및 도 19에 나타내는 바와 같이, 제3 유로용 구멍(213c)은, 부분적으로, 탑재부(222)의 바로 아래에 위치하고 있으며, 그 외의 제3 유로용 구멍(213c)의 부분은, 적층 방향 B로부터 보아, 탑재부(222)의 외측에 위치하고 있다.
제3 세라믹 시트(214)는, 적층된 상태에 있어서, 제2 세라믹 시트(213)의 하방에 위치한다. 제3 세라믹 시트(214)는, 제1 유로용 구멍(214a)과, 제6 유로용 구멍(214b)을 갖는다. 제1 유로용 구멍(214a)은, 제2 세라믹 시트(213)의 제1 유로용 구멍(213a)과 동위치에 형성되며, 당해 제1 유로용 구멍(213a)과 연통하고, 또한 당해 제1 유로용 구멍(213a)과 동일한 개구 면적을 갖는다. 제6 유로용 구멍(214b)은, 제2 세라믹 시트(213)의 제6 유로용 구멍(213b)과 연통하고, 또한 당해 제6 유로용 구멍(213b)과 동일한 개구 면적을 갖는다. 또한, 제3 세라믹 시트(214)는, 제1 유로용 구멍(214a)과 제6 유로용 구멍(214b)과의 사이에, 슬릿 형상의 복수개의 제3 유로용 구멍(214c)을(제2 실시 형태에서는 5개) 갖는다. 각 제3 유로용 구멍(214c)은, 동일 형상이며, 직선 형상으로 연장되어 있다. 각 제3 유로용 구멍(214c)은, 적층 방향 B로부터 보아, 제2 세라믹 시트(213)의 제3 유로용 구멍(213c)과 부분적으로 겹치는 위치에 있다. 그리고, 각 제3 유로용 구멍(214c)에 있어서, 그 연장되는 방향(길이 방향)을 따른 길이는, 제2 세라믹 시트(213)의 제3 유로용 구멍(213c)에 있어서의 동일 방향을 따른 길이보다도 길다. 또한 복수의 제3 유로용 구멍(214c)은, 그 연장되는 방향(길이 방향)에 직교하는 방향을 따라 등간격으로 위치하고 있다. 또한, 제2 세라믹 시트(213)와 제3 세라믹 시트(214)가 적층된 상태에 있어서, 제3 유로용 구멍(214c)의 양단은, 적층 방향 B로부터 보아, 제3 유로용 구멍(213c)의 양단의 위치로부터 외방을 향하여 각각 동일한 길이만큼 돌출된 위치에 있다.
제2 세라믹 시트(213)와 제3 세라믹 시트(214)가 적층된 상태에서는, 도 19에 나타내는 바와 같이, 각 제3 유로용 구멍(213c)과 각 제3 유로용 구멍(214c)이 적층 방향에서 서로 겹쳐, 세라믹 시트 2매 분의 높이인 제3 유로(L3)가 형성된다.
제4 세라믹 시트(215)는, 적층된 상태에 있어서, 제3 세라믹 시트(214)의 하방에 위치한다. 제4 세라믹 시트(215)는, 제1 유로용 구멍(215a)을 갖고 있다. 이 제1 유로용 구멍(215a)은, 제3 세라믹 시트(214)가 적층된 상태에서, 적층 방향 B로부터 보아, 제1 유로용 구멍(214a)의 전(全)범위와 겹침과 함께, 제3 유로용 구멍(214c)에 있어서의 제1 유로용 구멍(214a) 측의 일부의 범위와 겹치는 위치에 있다. 제1 유로용 구멍(215a)의 개구 면적은, 제3 세라믹 시트(214)의 제1 유로용 구멍(214a)의 개구 면적보다도 크다. 또한, 제1 유로용 구멍(215a)에 있어서, 제3 세라믹 시트(214)의 제3 유로용 구멍(214c)이 연장되는 방향에 직교하는 방향을 따른 길이는, 최외(最外)에 각각 위치하는 제3 유로용 구멍(214c)의 내면 간의 길이와 동일하다.
또한, 제4 세라믹 시트(215)는, 제6 유로용 구멍(215b)을 갖고, 이 제6 유로용 구멍(215b)은, 제3 세라믹 시트(214)의 제6 유로용 구멍(214b)과 동위치에 형성되며 당해 제6 유로용 구멍(214b)과 연통하고, 또한 당해 제6 유로용 구멍(214b)과 동일한 개구 면적을 갖는다. 또한, 제4 세라믹 시트(215)는, 제1 유로용 구멍(215a)과 제6 유로용 구멍(215b)과의 사이에 제4 유로용 구멍(215c)을 갖고, 이 제4 유로용 구멍(215c)은, 적층 방향 B로부터 보아, 각 제3 유로용 구멍(214c)에 있어서의 제6 유로용 구멍(214b) 측의 일부의 범위와 겹쳐지는 위치에 있다.
또한, 제4 세라믹 시트(215)는, 제1 유로용 구멍(215a)과 제4 유로용 구멍(215c)과의 사이에, 슬릿 형상의 복수의 제7 유로용 구멍(215d)을(제2 실시 형태에서는 5개) 갖는다. 각 제7 유로용 구멍(215d)은, 동일 형상이며, 직선 형상으로 연장되어 있다. 또한, 각 제7 유로용 구멍(215d)은, 적층 방향 B로부터 보아, 제3 세라믹 시트(214)의 제3 유로용 구멍(214c)과 겹치는 위치에 있다. 그리고, 각 제7 유로용 구멍(215d)에 있어서, 그 연장되는 방향(길이 방향)을 따른 길이는, 제2, 제3 세라믹 시트(213, 214)의 각 제3 유로용 구멍(213c, 214c)에 있어서의 동일 방향을 따른 각각의 길이보다도 짧다. 또한 복수의 제7 유로용 구멍(215d)은, 그 연장되는 방향(길이 방향)에 직교하는 방향을 따라 등간격으로 위치하고 있다. 또한, 제7 유로용 구멍(215d)의 각각의 중심은, 탑재부(222)의 중심을, 제3 유로용 구멍(213c, 214c)이 연장되는 방향에 직교하는 방향으로 통과하는 선 상에 위치하고 있다.
제5 세라믹 시트(216)는, 적층된 상태에 있어서, 제4 세라믹 시트(215)의 하방에 위치한다. 제5 세라믹 시트(216)는, 제1 유로용 구멍(216a)과 제5 유로용 구멍(216b)을 갖는다. 제1 유로용 구멍(216a)은, 제4 세라믹 시트(215)가 적층된 상태에서, 적층 방향 B로부터 보아, 제1 유로용 구멍(215a)의 전범위 및, 각 제7 유로용 구멍(215d)의 전범위와 겹치는 위치에 있다. 또한, 제5 유로용 구멍(216b)은, 제4 세라믹 시트(215)가 적층된 상태에서, 적층 방향 B로부터 보아, 제6 유로용 구멍(215b)의 전범위 및, 제4 유로용 구멍(215c)의 전범위와 겹치는 위치에 있다. 제6 세라믹 시트(217)는, 적층된 상태에서, 제5 세라믹 시트(216)의 하방에 위치한다. 제6 세라믹 시트(217)는, 방열 장치(11)의 저판을 구성한다.
방열 장치(11)의 기체(218)는, 제6 세라믹 부재(217) 상에, 제5 세라믹 부재(216), 제4 세라믹 부재(215), 제3 세라믹 부재(214), 제2 세라믹 부재(213), 제1 세라믹 부재(212)의 순서대로 적층됨으로써 구성된다. 이와 같이 구성된 기체(218)에는, 전술한 바와 같이, 이 기체(218)의 내부에 냉매 유로(228)가 형성된다.
제1 유로(L1)는, 제1∼제5 세라믹 부재(212∼216)의 각 제1 유로용 구멍(212a, 213a, 214a, 215a, 216a)이 연결됨으로써 형성된다. 제2 유로(L2)는, 제4 세라믹 부재(215)의 제1 유로용 구멍(215a)의 일부의 범위와, 제3 세라믹 부재(214)의 제3 유로용 구멍(214c)의 일부의 범위와, 제2 세라믹 부재(213)의 제3 유로용 구멍(213c)의 일부의 범위가 계단 형상으로 연결됨으로써 형성된다. 제3 유로(L3)는, 제2 세라믹 부재(213)의 제3 유로용 구멍(213c)과 제3 세라믹 부재(214)의 제3 유로용 구멍(214c)이 연결됨으로써 형성된다.
제4 유로(L4)는, 제3 세라믹 부재(214)의 제3 유로용 구멍(214c)의 일부의 범위와, 제4 세라믹 부재(215)의 제4 유로용 구멍(215c)과, 제5 세라믹 부재(216)의 제5 유로용 구멍(216b)의 일부의 범위가 직선 형상으로 연결됨으로써 형성된다. 제5 유로(L5)는, 제4 세라믹 부재(215)의 제4 유로용 구멍(215c)에 연결되는 제5 세라믹 부재(216)의 제5 유로용 구멍(216b)에 의해 형성된다. 제6 유로(L6)는, 제5 세라믹 부재(216)의 제5 유로용 구멍(216b)에 연결됨과 함께, 제1∼제4 세라믹 부재(212∼215)의 각 제6 유로용 구멍(212b, 213b, 214b, 215b)이 연결됨으로써 형성된다. 제7 유로(L7)는, 제5 세라믹 부재(216)의 제1 유로용 구멍(216a)에 연결되는 제4 세라믹 부재(215)의 제7 유로용 구멍(215d)에 의해 형성된다.
제2 실시 형태에 있어서 제3 유로(L3)는, 탑재부(222)의 바로 아래에 있어서 냉매를 흘리는 직하 유로가 된다. 또한, 제2 실시 형태에 있어서 제2 유로(L2)는 제3 유로(L3)에 있어서의 냉매가 흐르는 방향의 상류측에 연통되고, 제2 유로(L2)에 연결되는 제1 유로(L1)와 함께 냉매를 제3 유로(L3)에 공급하는 공급 유로를 구성한다. 또한, 제2 실시 형태에 있어서 제4 유로(L4)는 제3 유로(L3)에 있어서의 냉매가 흐르는 방향의 하류측에 연통되고, 제4 유로(L4)에 연결되는 제5 유로(L5)와, 제5 유로(L5)에 연결되는 제6 유로(L6)와 함께 제3 유로(L3)를 흐른 냉매를 배출하는 배출 유로를 구성한다. 또한, 제2 실시 형태에 있어서 제7 유로(L7)는 상기 공급 유로와 상기 배출 유로와의 사이에 위치하고, 제3 유로(L3)에 대하여 연직 방향 하방으로부터 상방을 향하여 냉매를 분출시키는 분출 유로가 된다. 분출 유로가 되는 제7 유로(L7)는, 탑재부(222)의 중앙부를 향하여 냉매를 분출시킨다.
또한, 도 19에 나타내는 바와 같이, 기체(218)에는, 제3 유로(L3)를 구성하는 제2 세라믹 부재(213)의 제3 유로용 구멍(213c)의 사이에 핀(230)이 형성됨과 함께, 제3 유로(L3)를 구성하는 제3 세라믹 부재(214)의 제3 유로용 구멍(214c)의 사이에는 핀(231)이 형성된다. 핀(230, 231)은, 적층 방향 B에서 서로 겹친다. 이들 핀(230, 31)은, 스트레이트 핀이다.
다음으로, 제2 실시 형태의 작용을 설명한다.
제2 실시 형태의 방열 장치(11)에서는, 냉매 공급공(219)을 통하여 냉매 유로(228)에 유입된 냉매가 제1 유로(L1)에 의해 일단, 방열 장치(11)의 하방으로 흐른다. 제1 유로(L1)를 흐른 냉매는, 제1 유로(L1)로부터 분기되는 제2 유로(L2)와 제7 유로(L7)로 분류하여, 각각의 유로를 흐름과 함께, 제2 유로(L2) 및 제7 유로(L7)로부터 제3 유로(L3)로 흐른다. 제3 유로(L3)를 흐르는 냉매에는, 제3 유로(L3)를 막는 제1 세라믹 부재(212)의 면 및 핀(230, 231)을 통하여 전자 부품(221)(반도체 소자(226)와 금속판(227))의 열이 방열된다. 그리고, 제3 유로(L3)를 흐르는 열교환 후의 냉매는, 제4 유로(L4), 제5 유로(L5) 및 제6 유로(L6)를 흘러, 냉매 배출공(220)으로부터 외부로 배출된다.
제2 실시 형태의 방열 장치(11)에서는, 제3 유로(L3)에 대하여 전자 부품(221)의 탑재부(222)의 외주 영역으로부터 탑재부(222)를 향하여 경사 방향으로부터 냉매를 흘리는 제2 유로(L2)와, 탑재부(222)의 중앙부를 향하여 아래에서 위로 냉매를 흘리는 제7 유로(L7)를 구비하고 있다. 이들 제2 유로(L2) 및 제7 유로(L7)를 흐르는 냉매는, 제3 유로(L3)를 향하여 아래에서 위로 분출된다. 이에 따라, 제3 유로(L3)를 흐르는 냉매에 분류가 발생하여, 냉매가 교반된다. 이 교반에 의해, 제3 유로(L3)를 흐르는 냉매의 온도 경계층을 얇게 한다. 특히, 제7 유로(L7)에 의해, 탑재부(222)에 있어서 가장 고온이 되는 전자 부품(221)의 중앙부를 향하여 냉매를 분출시킴으로써, 냉매를 직접적으로 발열면에 닿게 할 수 있어, 온도 경계층을 효과적으로 얇게 한다.
따라서, 제2 실시 형태에 의하면, 이하에 나타내는 효과를 얻을 수 있다.
(8) 제3 유로(L3)에 대하여 연직 방향 하방으로부터 상방을 향하여 냉매를 분출시키는 제7 유로(L7)를 설치함으로써, 냉매를 탑재부(222)를 향하여 직접적으로 닿게 할 수 있다. 이에 따라, 제3 유로(L3)를 흐르는 냉매의 교반을 효과적으로 행할 수 있어, 제3 유로(L3)를 흐르는 냉매의 온도 경계층을 얇게 할 수 있다. 따라서, 냉각 대상물에 대한 냉각 성능을 향상시킬 수 있다.
(9) 제7 유로(L7)를 제1 유로(L1)로부터 분기된 유로로서 형성하고 있다. 이 때문에, 기체(218)에 형성되는 냉매 유로(228)의 구성을 간소화할 수 있다.
　(10) 제7 유로(L7)는, 냉매를 탑재부(222)의 중앙부를 향하여 분출시킨다. 이에 따라, 제3 유로(L3)를 흐르는 냉매의 온도 경계층을 효과적으로 얇게 할 수 있다. 따라서, 냉각 대상물에 대한 냉각 성능을 더욱 향상시킬 수 있다.
(11) 냉매 공급공(219)이나 냉매 배출공(220)을, 탑재부(222)를 형성한 기체(218)의 면(제1면)에 개구시키고 있다. 이 때문에, 냉매 공급공(219)에 접속되는 공급관(P1)이나 냉매 배출공(220)에 접속되는 배출관(P2) 등의 방열 장치(11)에 필요한 부품을 집약하여 배치할 수 있다. 그 결과, 방열 장치(11)를 소형화할 수 있다.
(12) 제3 유로(L3)에 대하여 제2 유로(L2)와 제7 유로(L7)의 2개의 유로로부터 냉매를 분출시킨다. 이 때문에, 제3 유로(L3)를 흐르는 냉매의 교반을 효과적으로 행할 수 있다. 따라서, 제3 유로(L3)를 흐르는 냉매의 온도 경계층을 얇게 할 수 있다.
(13) 직선 형상의 제4 유로(L4)를 형성하고 있다. 이 때문에, 제4 유로(L4)를 계단 형상의 유로로 하는 경우에 비하여 냉매의 압력 손실을 저감시킬 수 있다. 또한, 제4 유로(L4)를 직선 형상의 유로로 함으로써, 냉매 유로(228)에 있어서 계단 형상이 되는 부분을 줄일 수 있어, 냉매 유로(228)의 횡방향으로의 확대를 저감할 수 있다. 따라서, 방열 장치(11)를 소형화할 수 있다.
(14) 방열 장치(11)를 갖는 반도체 장치(10)에서는, 전자 부품(221)(반도체 소자(226)와 금속판(227))을 효율 좋게 냉각할 수 있어, 전자 부품(221)에 대한 냉각 성능을 향상시킬 수 있다.
(15) 세라믹제의 방열 장치(11)에서는, 방열 장치(11) 자체에 냉각 기능과 절연 기능을 갖게 하는 것이 가능해진다. 이 때문에, 방열 장치(11)에 전자 부품(221)(반도체 소자(226)와 금속판(227))을 직접 접합함으로써 반도체 장치(10)를 구성할 수 있다. 따라서, 반도체 장치(10)에 있어서의 부품 점수의 삭감이나 소형화를 도모할 수 있다.
또한, 제2 실시 형태는 이하와 같이 변경해도 좋다.
상기 제2 실시 형태에 있어서, 도 21에 나타내는 바와 같이, 냉매 유로(228)에 복수의 제7 유로(L7)를 형성해도 좋다. 복수의 제7 유로(L7)를 형성하는 경우, 이들 제7 유로(L7)는 냉매의 분출 위치를, 적층 방향 B로부터 보아, 탑재부(222)의 영역 내에 위치시킴으로써, 분류의 효과를 보다 발휘시킬 수 있다. 또한, 복수의 제7 유로(L7) 중, 적어도 하나의 제7 유로(L7)를 탑재부(222)의 중앙부를 향하여 냉매를 분출시키는 위치에 형성하면 좋다. 이 구성에 의하면, 복수의 제7 유로(L7)에 의해 탑재부(222)에 대하여 광범위에서 냉매를 직접적으로 닿게 할 수 있어, 제3 유로(L3)를 흐르는 냉매의 온도 경계층을 효과적으로 얇게 할 수 있다. 따라서, 냉각 대상물에 대한 냉각 성능을 더욱 향상시킬 수 있다.
상기 제2 실시 형태에 있어서, 기체(218)에는, 제3 유로용 구멍(213c, 214c)을 물결 형상으로 함으로써 물결 형상의 핀이 형성되어도 좋다. 물결 형상의 핀은, 냉매와의 접촉 면적이 증가하고, 또한 냉매의 교반 효과를 갖기 때문에, 냉각 성능을 향상시킬 수 있다.
상기 제2 실시 형태에 있어서, 제2 유로(L2)에 냉매를 공급하는 유로와 제7 유로(L7)에 냉매를 공급하는 유로를 상이하게 해도 좋다. 예를 들면, 제7 유로(L7)에 대하여, 냉매를 외부로부터 직접 공급해도 좋다.
상기 제2 실시 형태에 있어서, 기체(218)에 있어서의 냉매 공급공(219)이나 냉매 배출공(220)의 위치가 변경되어도 좋다. 예를 들면, 냉매 공급공(219)이나 냉매 배출공(220)을 제6 세라믹 부재(217)에 배치해도 좋고, 어느 한쪽을 제1 세라믹 부재(212)에 배치하고, 다른 한쪽을 제6 세라믹 부재(217)에 배치해도 좋다.
상기 제2 실시 형태에 있어서, 제3 세라믹 부재(214)의 제3 유로용 구멍(214c)의 일부의 범위와, 제4 세라믹 부재(215)의 제4 유로용 구멍(215c)과, 제5 세라믹 부재(216)의 제5 유로용 구멍(216b)의 일부의 범위를 계단 형상으로 연결함으로써, 제4 유로(L4)를 비스듬히 하방으로 연장되는 유로로 해도 좋다.
상기 제2 실시 형태에 있어서, 제3 유로용 구멍(213c, 214c)의 갯수가 변경되어도 좋다. 이들 갯수는, 반도체 소자의 면적이나 냉매 유로(228)의 통로폭 등에 의해 변경된다. 예를 들면, 냉매 유로(228)를 형성하는 영역 면적을 동일하게 하면, 통로폭을 크게 하면 수는 적어지고, 통로폭을 작게 하면 수는 많아진다.
상기 제2 실시 형태에 있어서, 방열 장치(11)의 기체(218)를 구성하는 세라믹 부재의 적층 매수가 변경되어도 좋다. 예를 들면, 세라믹 부재의 적층 매수는, 방열 장치(11) 내에 형성되는 냉매 유로(228)의 단면적(유로 면적)에 따라서 증감시킨다.
상기 제2 실시 형태에 있어서, 방열 장치(11)의 냉각 방식은 액냉 및 공냉 중 어느 쪽이라도 좋다.
상기 제2 실시 형태에 있어서, 방열 장치(11)에 탑재하는 전자 부품(221)의 수를 변경해도 좋다. 또한, 기체(218) 내부의 냉매 유로(228)는, 전자 부품(221)을 탑재하는 탑재부(222)의 수나 배치 등에 의해 적절히 변경된다.
10 : 반도체 장치
11 : 방열 장치
12, 218 : 기체
12a : 제1면
12b : 제2면
13a, 14a, 17a, 226 : 반도체 소자(냉각 대상물)
13b, 14b, 17b, 227 : 금속판
15, 228 : 냉매 유로
21 : 세라믹 시트로서의 제1 세라믹 시트
21a, 219 : 냉매 공급공
21b, 220 : 냉매 배출공
22 : 슬릿 형성층에 상당하는 세라믹 시트로서의 제2 세라믹 시트
22c, 43 : 슬릿으로서의 제1 슬릿
22d, 44 : 슬릿으로서의 제2 슬릿
22h : 연통부
23 : 연통로 형성층에 상당하는 세라믹 시트로서의 제3 세라믹 시트
23c : 연통로에 상당하는 제1 연통공
23d : 연통로에 상당하는 제2 연통공
23e : 연통로에 상당하는 제3 연통공
23f : 연통로에 상당하는 제4 연통공
24 : 세라믹 시트로서의 제4 세라믹 시트
25 : 세라믹 시트로서의 제5 세라믹 시트
35, 36 : 겹침부
41 : 슬릿
121 : 탑재부로서의 제1 탑재부
131 : 탑재부로서의 제2 탑재부
171 : 탑재부로서의 제3 탑재부
212∼217 : 제1∼제6 세라믹 부재(세라믹 시트)
222 : 탑재부
212a, 213a, 214a, 215a, 216a : 제1 유로용 구멍
212b, 213b, 214b, 215b : 제6 유로용 구멍
213c, 214c : 제3 유로용 구멍
215c : 제4 유로용 구멍
215d : 제7 유로용 구멍
216b : 제5 유로용 구멍
W, W1, W2 : 연설 유로
X1, Y1 : 유로면
L1∼L7 : 제1∼제7 유로

Claims (13)

  1. 방열 장치로서,
    복수의 세라믹 시트가 적층되어 이루어지는 기체(基體)와,
    당해 기체의 내부에 형성된 냉매가 흐르는 냉매 유로와,
    냉각 대상물이 탑재되는 부위로서 상기 기체의 제1면에 형성된 적어도 하나의 탑재부와,
    상기 복수의 세라믹 시트 중 적어도 하나에 의해 형성되는 슬릿 형성층으로서, 당해 슬릿 형성층은, 상기 냉매 유로의 일부를 구성하는 복수의 슬릿을 갖고, 당해 복수의 슬릿은, 상기 세라믹 시트의 적층 방향으로부터 보아, 적어도 부분적으로 상기 탑재부를 포함하는 영역과 서로 겹치도록 형성된, 상기 슬릿 형성층과,
    상기 복수의 세라믹 시트 중 적어도 하나에 의해 형성되는 연통로 형성층으로서, 당해 연통로 형성층은, 상기 냉매 유로의 일부를 구성함과 함께 상기 복수의 슬릿에 연통하는 연통로를 갖고, 상기 세라믹 시트의 적층 방향에 있어서, 상기 슬릿은, 상기 연통로에 대하여 상기 탑재부 측에 위치하는, 상기 연통로 형성층을 갖고,
    상기 적층 방향으로부터 보아, 상기 슬릿과 상기 연통로에 있어서의 겹침부는, 상기 탑재부가 형성된 영역의 근방에 위치하고 있는 방열 장치.
  2. 제1항에 있어서,
    단면에서 보았을 때에 있어서, 상기 탑재부에 대응하는 냉매 유로의 상류측에 위치하는 상기 겹침부는, 상기 탑재부 바로 아래의 제1 겹침부와, 당해 제1 겹침부 이외의 제2 겹침부를 포함하고, 당해 제2 겹침부의 길이가, 상기 제1 겹침부의 길이보다도 길게 되어 있는 방열 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 기체의 제1면에는, 복수의 상기 탑재부가 병설되어 있음과 함께,
    상기 적층 방향으로부터 보아, 서로 이웃하는 탑재부의 사이에 위치하는 상기 냉매 유로의 일부는, 상기 서로 이웃하는 탑재부의 한쪽으로부터, 상기 기체에 있어서의 상기 제1면 대하여 반대측의 제2면을 향하는 방향으로 연장됨과 함께, 추가로 당해 제2면으로부터 상기 서로 이웃하는 탑재부의 다른 한쪽을 향하는 방향으로 연장되어 있는 방열 장치.
  4. 제3항에 있어서,
    상기 기체는, 서로 이웃하는 탑재부의 한쪽으로부터 상기 제2면을 향하는 방향으로 상기 냉매 유로의 일부가 연장된 끝에 위치하는 상기 제2면의 부위에, 다른 냉각 대상물이 탑재되는 탑재부를 추가로 갖고 있는 방열 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 슬릿 형성층의 슬릿에 있어서 상기 냉매가 흐르는 방향의 하류측에는, 상기 기체에 있어서의 상기 제1면에 대하여 반대측의 제2면을 향하여 연장되는 연설(延設) 유로가 형성되어 있고,
    상기 제1면 측에 위치하는 상기 연설 유로의 유로면의 일부와 상기 제2면 측에 위치하는 상기 연설 유로의 유로면의 일부가 상기 적층 방향에 있어서 대향하고 있는 방열 장치.
  6. 제3항에 있어서,
    상기 슬릿 형성층은, 복수의 제1 슬릿, 복수의 제2 슬릿 및, 이들 복수의 제1 슬릿과 복수의 제2 슬릿을 연통하는 연통부를 갖고 있고,
    상기 복수의 제1 슬릿은, 상기 적층 방향으로부터 보아, 서로 이웃하는 탑재부의 한쪽을 포함하는 영역과 적어도 부분적으로 서로 겹쳐져 있고,
    상기 복수의 제2 슬릿은, 상기 적층 방향으로부터 보아, 서로 이웃하는 탑재부의 다른 한쪽을 포함하는 영역과 적어도 부분적으로 서로 겹쳐져 있는 방열 장치.
  7. 제1항에 있어서,
    상기 냉매 유로는,
    상기 탑재부의 바로 아래에 형성된 직하(直下) 유로와,
    상기 직하 유로에 있어서의 냉매가 흐르는 방향의 상류측에 연통됨과 함께 냉매를 상기 직하 유로에 공급하는 공급 유로와,
    상기 직하 유로에 있어서의 냉매가 흐르는 방향의 하류측에 연통됨과 함께 상기 직하 유로를 흐른 냉매를 배출하는 배출 유로와,
    상기 공급 유로와 상기 배출 유로와의 사이에 위치하고, 상기 직하 유로에 대하여 연직 방향 하방으로부터 상방을 향하여 냉매를 분출시키는 분출 유로를 갖는 방열 장치.
  8. 제7항에 있어서,
    상기 분출 유로는, 상기 공급 유로로부터 분기되어 있는 방열 장치.
  9. 제7항 또는 제8항에 있어서,
    복수의 상기 분출 유로를 갖는 방열 장치.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 분출 유로는, 상기 탑재부의 중앙부를 향하여 상기 냉매를 분출시키는 방열 장치.
  11. 방열 장치로서,
    복수의 세라믹 부재가 적층되어 이루어지는 기체와,
    상기 기체의 내부에 형성된 냉매 유로와,
    냉각 대상물이 탑재되는 부위로서 상기 기체의 제1면에 형성된 적어도 하나의 탑재부를 구비하고,
    상기 냉매 유로는,
    상기 탑재부의 바로 아래에 형성된 직하 유로와,
    상기 직하 유로에 있어서의 냉매가 흐르는 방향의 상류측에 연통됨과 함께 냉매를 상기 직하 유로에 공급하는 공급 유로와,
    상기 직하 유로에 있어서의 냉매가 흐르는 방향의 하류측에 연통됨과 함께 상기 직하 유로를 흐른 냉매를 배출하는 배출 유로와,
    상기 공급 유로와 상기 배출 유로와의 사이에 위치하고, 상기 직하 유로에 대하여 연직 방향 하방으로부터 상방을 향하여 냉매를 분출시키는 분출 유로를 갖는 방열 장치.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 냉매 유로는, 상기 기체에 있어서의 상기 제1면에 개구된 냉매 공급공 및 냉매 배출공을 구비하는 방열 장치.
  13. 제1항 내지 제12항 중 어느 한 항에 기재된 방열 장치와,
    상기 방열 장치의 상기 탑재부에 탑재되는 금속판과,
    상기 금속판에 실장되는 반도체 소자를 구비하는 반도체 장치.
KR1020157001315A 2012-07-18 2013-07-18 방열 장치 및, 반도체 장치 KR101624523B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2012159734 2012-07-18
JPJP-P-2012-159734 2012-07-18
JP2012284011 2012-12-27
JPJP-P-2012-284011 2012-12-27
JPJP-P-2012-284012 2012-12-27
JP2012284012 2012-12-27
PCT/JP2013/069515 WO2014014054A1 (ja) 2012-07-18 2013-07-18 放熱装置、及び半導体装置

Publications (2)

Publication Number Publication Date
KR20150032868A true KR20150032868A (ko) 2015-03-30
KR101624523B1 KR101624523B1 (ko) 2016-05-26

Family

ID=49948877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157001315A KR101624523B1 (ko) 2012-07-18 2013-07-18 방열 장치 및, 반도체 장치

Country Status (6)

Country Link
US (1) US9646915B2 (ko)
EP (1) EP2876678A4 (ko)
JP (1) JP6124890B2 (ko)
KR (1) KR101624523B1 (ko)
CN (1) CN104471706A (ko)
WO (1) WO2014014054A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3176532B1 (en) * 2014-07-29 2022-07-20 Kyocera Corporation Heat exchanger
DE102015114291B4 (de) 2014-08-27 2022-01-05 Rogers Germany Gmbh Kühlanordnung
JP6502653B2 (ja) * 2014-11-26 2019-04-17 京セラ株式会社 冷却プレートおよび半導体モジュール
EP3038152A1 (en) * 2014-12-26 2016-06-29 Kabushiki Kaisha Toshiba Wiring board and semiconductor package including wiring board
WO2017047824A1 (ja) * 2015-09-18 2017-03-23 株式会社ティラド 積層コア型ヒートシンク
US11948860B2 (en) 2017-08-29 2024-04-02 Welcon Inc. Heat sink
DE102017121015A1 (de) 2017-09-12 2019-03-14 Rogers Germany Gmbh Adapterelement zum Anbinden eines Bauelements wie einer Laserdiode an einen Kühlkörper, ein System aus einer Laserdiode, einem Kühlkörper und einem Adapterelement und Verfahren zur Herstellung eines Adapterelements
JP6974499B2 (ja) * 2017-11-28 2021-12-01 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
JP6991892B2 (ja) * 2018-02-27 2022-01-13 新光電気工業株式会社 ループ型ヒートパイプ
JP6997008B2 (ja) 2018-02-27 2022-01-17 新光電気工業株式会社 平板型ループヒートパイプ
DE102018112000A1 (de) * 2018-05-18 2019-11-21 Rogers Germany Gmbh System zum Kühlen eines Metall-Keramik-Substrats, ein Metall-Keramik-Substrat und Verfahren zum Herstellen des Systems
JP7323975B2 (ja) * 2019-08-26 2023-08-09 株式会社ティラド プレート積層型熱交換器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2578099B1 (fr) * 1985-02-26 1987-12-04 Eurofarad Substrat monolithique pour composant electronique de puissance, et procede pour sa fabrication
DE4315580A1 (de) 1993-05-11 1994-11-17 Fraunhofer Ges Forschung Anordnung aus Laserdioden und einem Kühlsystem sowie Verfahren zu deren Herstellung
JP4031903B2 (ja) * 1999-10-21 2008-01-09 イェーノプティク アクチエンゲゼルシャフト ダイオードレーザを冷却する装置
JP2002327993A (ja) * 2001-05-01 2002-11-15 Fujitsu Ltd 薄型ヒートパイプ、薄型ヒートシンク、熱制御システムおよび薄型ヒートパイプの製造方法
JP2004095599A (ja) * 2002-08-29 2004-03-25 Denso Corp 積層冷却器
JP4721412B2 (ja) * 2005-06-28 2011-07-13 本田技研工業株式会社 冷却器およびその製造方法
JP2007184479A (ja) * 2006-01-10 2007-07-19 Toyota Central Res & Dev Lab Inc 冷却器と、その冷却器上に半導体素子が実装されている半導体装置
JP4789813B2 (ja) * 2007-01-11 2011-10-12 トヨタ自動車株式会社 半導体素子の冷却構造
EP2565920A4 (en) * 2010-04-28 2016-12-21 Toyota Jidoshokki Kk HEAT DISPOSING DEVICE AND SEMICONDUCTOR DEVICE

Also Published As

Publication number Publication date
JP6124890B2 (ja) 2017-05-10
EP2876678A1 (en) 2015-05-27
WO2014014054A1 (ja) 2014-01-23
US9646915B2 (en) 2017-05-09
EP2876678A4 (en) 2016-04-13
US20150221579A1 (en) 2015-08-06
CN104471706A (zh) 2015-03-25
KR101624523B1 (ko) 2016-05-26
JPWO2014014054A1 (ja) 2016-07-07

Similar Documents

Publication Publication Date Title
KR101624523B1 (ko) 방열 장치 및, 반도체 장치
JP5600097B2 (ja) 冷却板アセンブリおよびパワーエレクトロニクス・モジュール
KR101540146B1 (ko) 전력 모듈용 방열 시스템
US7259965B2 (en) Integrated circuit coolant microchannel assembly with targeted channel configuration
JP5769834B2 (ja) 液冷式冷却器
US20090090490A1 (en) Cooler
JP2010161184A (ja) 半導体装置
CN103137573A (zh) 功率模块封装
US20150122465A1 (en) Heat sink device
JP6482955B2 (ja) 液冷式冷却装置
JP2016219572A (ja) 液冷式冷却装置
JP6279980B2 (ja) 液冷式冷却装置
JP2014072395A (ja) 冷却装置
US8899307B2 (en) Cooling device
JP2017017133A (ja) 液冷式冷却装置
JP6932632B2 (ja) 液冷式冷却装置
EP3770958B1 (en) Liquid-cooled cooler
EP2833403B1 (en) Header for electronic cooler
US20190080985A1 (en) Liquid-cooled type cooling device
JP2019054224A (ja) 液冷式冷却装置
JP2010016295A (ja) 半導体装置
JP2015149361A (ja) 冷却器
JP4522725B2 (ja) ヒートシンク
JP2007273755A (ja) ヒートシンク並びにパワーモジュール用部材およびパワーモジュール
KR101893113B1 (ko) 전자부품 냉각장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee