KR20150029635A - 고체형 2차 전지의 전극 구조 - Google Patents

고체형 2차 전지의 전극 구조 Download PDF

Info

Publication number
KR20150029635A
KR20150029635A KR20147034242A KR20147034242A KR20150029635A KR 20150029635 A KR20150029635 A KR 20150029635A KR 20147034242 A KR20147034242 A KR 20147034242A KR 20147034242 A KR20147034242 A KR 20147034242A KR 20150029635 A KR20150029635 A KR 20150029635A
Authority
KR
South Korea
Prior art keywords
electrode
slit
main electrode
layer
slits
Prior art date
Application number
KR20147034242A
Other languages
English (en)
Inventor
다쿠오 구도
기요야스 히와다
아키라 나카자와
Original Assignee
가부시키가이샤 니혼 마이크로닉스
구엘라 테크놀로지 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 니혼 마이크로닉스, 구엘라 테크놀로지 가부시키가이샤 filed Critical 가부시키가이샤 니혼 마이크로닉스
Publication of KR20150029635A publication Critical patent/KR20150029635A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M14/00Electrochemical current or voltage generators not provided for in groups H01M6/00 - H01M12/00; Manufacture thereof
    • H01M14/005Photoelectrochemical storage cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00Secondary cells; Manufacture thereof
    • H01M10/42Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00Secondary cells; Manufacture thereof
    • H01M10/42Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/46Accumulators structurally combined with charging apparatus
    • H01M10/465Accumulators structurally combined with charging apparatus with solar battery as charging system
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/32Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries for charging batteries from a charging set comprising a non-electric prime mover rotating at constant speed
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00Subject matter not provided for in other groups of this subclass
    • H10N99/05Devices based on quantum mechanical effects, e.g. quantum interference devices or metal single-electron transistors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Photovoltaic Devices (AREA)
  • Secondary Cells (AREA)
  • Connection Of Batteries Or Terminals (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

열팽창 계수가 상이한 절연성 수지와 금속 전극을 적층하는 경우에, 제조 공정에서의 가열에 의해 금속 전극에 발생하는 크랙을 방지하는 전극 구조를 제공한다. 반도체 회로용 절연성 수지로 이루어지는 기판에 적층되는 전극으로서, 그 전극 구조는, 기판과의 열팽창 계수의 차이로부터 생기는 제조 공정에서의 크랙 발생을 방지하기 위하여, 일부를 절결한 슬릿을 구비한 주전극(70)과, 주전극의 슬릿을 덮는 보조 전극(74)으로 구성되어 있다. 주전극의 슬릿과 보조 전극의 슬릿이 중첩되는 부분은, 슬릿을 형성하지 않고 브리지로 함으로써, 전극이 존재하지 않는 공극부를 없앨 수 있다.

Description

고체형 2차 전지의 전극 구조{ELECTRODE STRUCTURE OF SOLID TYPE RECHARGEABLE BATTERY}
본 발명은, 전기 에너지를 충전하는 기능을 가지는 충전 기능층을 전극에 끼워 기판 상에 적층하는 고체형 2차 전지의 전극 구조에 관한 것이다.
2차 전지는 휴대 전화기나 노트북 컴퓨터 등의 모바일 단말기로부터, 전기 자동차에 이르기까지 널리 보급되어 있고, 충방전을 행하여 반복적으로 사용되고 있다. 종래의 2차 전지는, 니켈·카드뮴 전지나 리튬 이온 전지가 있고, 기본적인 구조는, 충전 기능을 가지는 층을 전극으로 협지하고 있다. 니켈·카드뮴 전지는, 양극에 수산화 니켈, 음극에 수산화 카드뮴을 사용한 전지이며, 리튬 이온 전지는, 양극에 리튬을 포함하는 산화물, 음극에 흑연을 사용한 전지이다(특허 문헌 1 등을 참조).
이에 비해, 본 발명자들은, 간단한 구성에 의해 저비용화 및 안정적인 동작이 가능한 전고체형 반도체 전지(이하 양자 전지라고 함)를 제안하고 있다(PCT/JP2010-067643). 본 양자 전지는, 자외선 조사(照射)에 의한 금속 산화물의 광 여기(勵起) 구조 변화를 이용하여, 밴드 갭 중에 새로운 에너지 준위를 형성하고, 이 중간 에너지 준위에 전자를 포획함으로써 충전을 행하는 동작 원리에 기초하고 있다.
본 양자 전지는, 절연물로 코팅된 금속 산화물을 충전층으로 하고 있지만, 이 충전층을 제조할 때 가열에 의한 소성(燒成) 공정이 있고, 기재(基材)와 전극의 열팽창 계수가 상이하므로, 전극에 크랙이 발생하는 경우가 있다.
기재와 전극의 열팽창 계수가 상이하기 때문에 발생하는 문제는, 일반적인 반도체 집적 회로나 태양 전지용에서 마찬가지로 발생하며, 종래부터 다양한 제안이 이루어지고 있다.
예를 들면, 기재와 전극의 열팽창 계수의 차이를 완화하기 위하여, 절연층 상에 응력 완화층을 형성하고, 광전 변환 소자를 구성하는 층의 박리를 억제한 광전 변환 소자, 박막 태양 전지가 제안되어 있다. 금속 기재와 Al 기재가 적층되어 일체화된 금속 기판, 및 금속 기판의 Al 기재의 표면에 형성된 전기 절연층을 구비하는 절연층을 가진 기판에 대하여, 전기 절연층 상에 형성된 응력 완화층을 형성하고, 응력 완화층 상에 형성된 하부 전극과, 하부 전극 상에 형성되고, 화합물 반도체층으로 구성되는 광전 변환 층과, 광전 변환층 상에 형성된 상부 전극을 가지는 구조로 하고 있다(특허 문헌 2 참조).
응력 완화용 접속 매체를 이용한 예로서는, 또한, 랜드 그리드 어레이형 패키지와 열팽창 계수가 상이한 프린트 배선 기판을 높은 신뢰성으로 접합하는 예가 있다. 어레이형 단자 전극을 가지는 랜드 그리드 어레이형 반도체 패키지와, 어레이형 단자 전극과 동일 배치의 전극을 가지는 프린트 배선 기판을, 랜드 그리드 어레이형 패키지의 어레이형 전극에 접속되는 제1 접속 패드와 프린트 배선 기판 상의 전극에 접속되는 제2 접속 패드를 구비하고 가요성(可撓性)을 가지는 응력 완화용 접속 매체를 통하여 전기적으로 접속되어 있다. 응력 완화용 접속 매체는, 가요성 시트이며, 전극 접속용 관통공을 구비하고, 또한 가요성 시트의 소정 부분에 절결을 형성하고 있다(특허 문헌 3 참조).
응력 완화용 슬릿을 이용한 예로서는, 표면 실장형 세라믹 기판에 적용한 예가 있다. 세라믹 기판 본체와 배선 기판과의 열팽창율 차이에 기인하여, 외부 접속용 전극과 배선 기판의 도체 패턴의 사이에 개재(介在)하는 접합부에 크랙이 발생하는 것을 방지할 수 있고, 또한 세라믹 기판 본체에 생기는 인장 응력에 기인하여 세라믹 기판 본체에 크랙이 발생하는 것을 방지한다. 표면 실장형 세라믹 기판은, 세라믹 기판 본체에 있어서 외부 접속용 전극이 설치된 부위와 방열용 도체부가 설치된 부위의 사이에 접합부의 응력 완화용 슬릿이 형성되어 있다. 세라믹 기판 본체의 인장 응력이 집중되는 부위는, 두께 치수를 외부 접속용 전극이 설치된 부위의 두께 치수보다 크게 하고 있다(특허 문헌 4 참조).
또한, 반도체칩을 회로 기판 및 유리 기판 상에 페이스 다운 본딩하고, 전기적, 기계적으로 접속을 행하는 경우에, 납땜 범프 용융 후의 땜납 및 도전성 접착제에는, 회로 기판, 유리 기판과 반도체칩의 열팽창 계수의 상이에 의해, 열응력이 납땜 범프 용융 후의 땜납 및 도전성 접착제에 집중하고, 회로 기판과 땜납, 유리 기판과 도전성 접착제 사이에서 박리를 일으킨다. 이 때문에, 일본공개특허 제2000-260811호 공보에서는, 반도체칩의 이면(裏面)에, 슬릿을 다수 형성함으로써, 회로 기판, 반도체칩이 유리 기판의 휨을 따르도록 하여, 납땜 범프 용융 후의 땜납, 유리 기판과 도전성 접착제에 발생하는 열팽창 차이에 의해 생기는 내재 응력을 완화시키고 있다(특허 문헌 5 참조).
또한 일본공개특허 제1998-223698호 공보에서는, Tape-BGA 타입의 반도체 장치에 있어서, TAB 테이프 보강판과 실장 기판의 열팽창의 차이에 의해 발생하는 응력을 완화하고, 분산시키기 위해, 슬릿을 형성한 보강판이 제안되어 있다. 폴리이미드 등의 내열 절연성 수지 필름 상에 신호 배선이 형성되고, 이 신호 배선의 선단부가 반도체 소자의 전극과 전기적으로 접속된 후에, 반도체 소자 탑재용 개구부가 형성된 보강판이 내열 절연성 수지 필름 표면에 고정되고, 또한 신호 배선의 외부 접속부에 땜납볼이 탑재되어 형성되는 Tape-BGA 타입의 반도체 소자에 있어서, 보강판의 개구부를 따라 슬릿부가 천설(穿設)되어 있다(특허 문헌 6 참조).
일본 특허 제3531866호 공보 일본공개특허 제2011-178288호 공보 일본공개특허 제1996-236898호 공보 일본공개특허 제2008-288536호 공보 일본공개특허 제2000-260811호 공보 일본공개특허 제1998-223698호 공보
본 발명은, 간단한 구성에 보다 대용량의 2차 전지를 실현하기 위하여, 도전성의 제1 전극과, 절연성 물질로 덮힌 n형 금속 산화물 반도체를 광 여기 구조 변화시킴으로써 밴드 갭 중에 에너지 준위를 형성하여 전자를 포획하는 충전층과, p형 반도체층과, 도전성의 제2 전극을 적층하여 구성되는 2차 전지인 양자 전지를 대상으로 하고 있다.
이 양자 전지에 있어서는, 유리판 상에 절연성 수지인 폴리이미드 필름을 적층한 기판을 사용하고, 충전층과 p형 반도체층을 전극으로 양측으로부터 협지한 적층 구조로 되어 있고, 전극 재료로서 금속 재료를 사용하고 있다. 이와 같은 적층 구조에서는, 양자 전지의 제조 시에서의 소성 공정에서의 가열에 의해, 폴리이미드 필름과 전극과의 열팽창 계수가 상이하므로, 전극에 크랙이 발생하는 문제가 있다.
폴리이미드 필름의 물성값인 열팽창 계수를 작게 하는 것은, 고비용의 재료를 사용하지 않으면 안되며, 한편 종래부터 제안되어 있는 기술인 응력 완화층을 형성하는 것은, 재료의 선택이 곤란한 것 외에, 구조적으로도 적층수가 증가하여 비용 증가의 원인이 된다. 또한, 반도체칩의 이면에 슬릿을 형성하는 것이나, 슬릿이 헝성된 보강판 등의 종래 기술은 적용할 수 없다. 예를 들면, 전극에 슬릿을 형성하여 응력 완화를 도모하더라도, 양자 전지는 전극에 대향한 면에서의 충전층이 기능하므로, 슬릿 부분은 충전층으로서의 기능을 행하지 않아, 성능을 저하시키는 문제가 있다.
본 발명은, 열팽창 계수가 상이한 절연성 수지와 금속 전극을 적층하는 경우에, 제조 공정에서의 가열에 의해 금속 전극에 발생하는 크랙을 방지하는 전극 구조를 제공하는 동시에, 이 전극 구조를 적용하여 크랙의 발생을 방지한 반도체 기능 소자, 특히 충전 기능을 가지는 양자 전지를 제공하는 것을 목적으로 하고 있다.
본 발명은, 반도체 회로용 절연성 수지로 이루어지는 기판에 적층되는 전극으로서, 그 전극 구조는, 기판과의 열팽창 계수의 차이로부터 생기는 제조 공정에서의 크랙 발생을 방지하기 위하여, 일부를 절결하여 형성한 슬릿을 구비한 주전극과, 주전극의 슬릿을 덮는 보조 전극으로 구성되어 있는 것을 특징으로 하는 반도체 회로용 전극이다. 절연성 수지는 가열에 의해 팽창하고, 중심부로부터 이격됨에 따라 변위가 커지고, 이 때문에, 적층되는 전극에도, 중심부로부터 이격될수록 큰 응력이 가해지게 된다. 그러므로, 주전극에는 복수의 슬릿이 배치되고, 주전극 면의 중심으로부터 멀어짐에 따라 슬릿 간격을 좁게 하는 것이 바람직하다.
주전극의 슬릿은, 주전극의 중심부로부터 동심원형으로 복수 형성되어 있고, 또는 주전극의 중심부를 에워싸도록 직사각형으로 복수 형성한다. 또한, 주전극 및 보조 전극에 복수 배치된 슬릿에 의해 분할된 전극부에는, 복수의 전극으로 재분할하는 재분할 슬릿이 더 배치되고, 전극 패턴을 작은 면으로 만들어 응력의 분산을 도모할 수도 있다.
이 경우에, 주전극에 배치되는 재분할 슬릿과, 보조 전극에 배치되는 재분할 슬릿은, 중첩되지 않는 위치에 배치된다. 또한, 재분할 슬릿이, 주전극 및 보조 전극에 배치되어 있는 슬릿과 중첩되는 부분은, 분할 슬릿을 배치하지 않도록 하여, 슬릿 및 재분할 슬릿에 의한 공극부가 존재하지 않도록 할 수 있다.
보조 전극의 슬릿은, 주전극의 슬릿과 동일한 패턴을 어긋나게 배치할 수 있고, 또한, 주전극의 슬릿과 동일한 패턴을 회전시켜 배치할 수도 있다. 이 경우의 주전극의 슬릿은, 전극을 직사각형으로 분할하는 메쉬형이며, 또한, 전극을 원형으로 분할하는 슬릿일 수도 있다. 또한, 슬릿에 의해 분할된 직사각형 또는 원형의 분할 전극은, 전극의 중심으로부터 이격된 위치에 있는 분할 전극을, 중심부에 있는 분할 전극보다 작게 함으로써, 보다 큰 응력에 대응할 수 있게 된다.
이 경우에도, 주전극의 슬릿과 상기 보조 전극의 슬릿이 중첩되는 부분은, 슬릿을 형성하지 않고, 슬릿에 의한 공극부의 존재하지 않게 할 수 있다.
본 발명은, 기판과 전극과의 열팽창 계수의 차이로부터 생기는 제조 공정에서의 전극에서의 크랙 발생을 방지하기 위한 전극 구조를 제공하지만, 제조 공정에서의 가열이 원인이 되어, 금속 재료를 사용한 전극은, 가열에 의해 산화하여 열화된다. 이 때문에, 주전극과 보조 전극은, 산화를 방지하는 부동태 특성을 가지는 금속 재료로 한다. 또한, 가열에 의한 금속 전극의 산화를 방지하기 위하여, 부동태 특성을 가지는 금속층을 적층하여, 공기 중의 산소가 접하지 않도록 할 수도 있다.
부동태층으로서 사용할 수 있는 금속 재료는, 적어도 크롬, 니켈, 티탄, 몰리브덴 중 어느 1종, 또는 크롬, 니켈, 티탄, 몰리브덴 중 어느 1종이 포함되는 합금이다.
본 발명에 의한 반도체 회로용 전극을 사용하여, 이 전극으로부터 공급되는 전기적 에너지에 의해 기능하는 기능층을 기판 상에 적층함으로써, 가열 공정을 필요로 하는 반도체 기능 소자에 적용할 수 있다. 특히 기능층이 전기적 에너지를 충전하는 2차 전지로서의 반도체 기능 소자는, 기능층 전체를 전극으로 덮지 않으면 안되므로, 넓은 면적에 걸쳐서 전극에서의 크랙의 발생을 방지할 필요가 있으므로, 슬릿 전극의 적용은 효과적이다.
기능층은, 절연성의 피막이 형성되고, 자외선이 조사되어 광 여기 구조 변화를 생기게 하여 n형 금속 산화물 반도체로 이루어지는 충전층과, p형 금속 산화물 반도체층으로 구성된다. 이 경우에는, 제조 공정에서 n형 금속 산화물 반도체를 소성하는 공정이 있으며, 슬릿 전극을 사용함으로써, 소성 공정에서의 가열이 원인이 되어 전극에 발생하는 크랙을 방지할 수 있다.
본 발명에 의한, 슬릿을 형성한 전극 구조에 의하면, 전극과 기판의 열팽창 계수가 상이한 재료를 사용하는 반도체 기능 소자를 제조하는 경우에, 제조 공정에서의 가열에 의한 전극과 기판의 팽창율의 차이를 전극의 슬릿으로 흡수할 수 있으므로, 전극면에서의 크랙의 발생을 방지할 수 있다.
특히 기능층에 충전 기능을 가지는 2차 전지는, 충전층면 전체에 전극을 적층하므로, 넓은 면적의 전극이 필요하며, 전극에서의 크랙이 쉽게 발생한다. 이 경우에도, 본 발명에 의한 반도체 회로용 전극은 효과가 크며, 변위를 슬릿에 의해 흡수함으로써 크랙의 발생을 방지할 수 있다.
또한, 전극의 재료를, 부동태 특성을 가지는 금속 재료로 함으로써, 제조 공정에서의 가열이 원인으로 되는, 금속 전극의 산화에 의한 전극 박리의 문제를 방지하고, 또한 경년(經年) 변화에 의한 전극의 산화를 억지함으로써, 열화나 박리를 방지하고, 장기간에 걸쳐 반복적으로 충방전 가능한 안정된 양자 전지를 제공할 수 있다.
도 1은 본 발명에 의한 슬릿 전극 구조를 사용한 양자 전지의 구성을 나타낸 도면이다.
도 2는 본 발명에 의한 양자 전지의 충전층을 설명하는 도면이다.
도 3은 광 여기 구조 변화에 의해 형성된 새로운 에너지 준위를 설명하는 밴드도이다.
도 4는 광 여기 구조 변화에 의한 전자의 거동(擧動)을 설명하는 도면이다.
도 5는 양자 전지의 충방전 기능을 설명하는 밴드도이다.
도 6은 크랙 발생 원인을 설명하는 개념도이다.
도 7은 전극의 크랙 발생 상태를 조사하기 위한 샘플이다.
도 8은 전극에 발생한 크랙을 나타낸 도면이다.
도 9는 열팽창 계수의 상이에 의한 변위와 응력을 해석하기 위한 모델이다.
도 10은 열팽창 계수의 상이에 의한 변위와 응력을 해석하기 위한 모델에서의 대각(對角) 방향의 설명도이다.
도 11은 해석 모델의 변위를 설명하는 도면이다.
도 12는 유한 요소법에 의한 해석 결과이다.
도 13은 해석 결과를 바탕으로 한 슬릿의 위치를 설명하는 도면이다.
도 14는 주전극의 원형 슬릿을 나타낸 도면이다.
도 15는 보조 전극의 원형 슬릿을 나타낸 도면이다.
도 16은 원형 슬릿을 형성한 주전극과 보조 전극을 중첩한 슬릿 형성 전극 구조를 나타낸 도면이다.
도 17은 슬릿에 의해 분할된 전극을, 또한 재분할 슬릿으로 분할한 도면이다.
도 18은 원형 슬릿에 분할 슬릿을 형성한 주전극과 보조 전극을 중첩한 슬릿 형성 전극 구조를 나타낸 도면이다.
도 19는 직사각형 슬릿을 형성한 주전극을 나타낸 도면이다.
도 20은 모서리를 원형상으로 한 직사각형 슬릿이 형성된 주전극을 나타낸 도면이다.
도 21은 직사각형 메쉬 슬릿에 의해 직사각형으로 분할된 전극의 직사각형 메쉬 슬릿 전극 패턴 A를 나타낸 도면이다.
도 22는 주전극과 보조 전극을, 동일한 직사각형 메쉬 슬릿 전극 패턴 A를 사용하여, 위치를 어긋나게 하여 중첩한 직사각형 메쉬 슬릿 전극을 설명하는 도면이다.
도 23은 주전극과 보조 전극을, 동일한 직사각형 메쉬 슬릿 전극 패턴 A를 사용하여, 회전시켜 중첩한 직사각형 메쉬 슬릿 전극을 설명하는 도면이다.
도 24는 중심으로부터 먼 부분의 전극을 작게 한 직사각형 메쉬 슬릿에 의해 메쉬 전극 패턴 B를 나타낸 도면이다.
도 25는 주전극과 보조 전극을, 동일한 직사각형 메쉬 슬릿 전극 패턴 B를 사용하여, 위치를 어긋나게 하여 중첩한 직사각형 메쉬 슬릿 전극을 설명하는 도면이다.
도 26은 원형 메쉬 슬릿에 의해 원형으로 분할된 전극의 원형 메쉬 슬릿 전극 패턴을 나타낸 도면이다.
도 27은 주전극과 보조 전극을, 동일한 원형 메쉬 슬릿 전극 패턴을 사용하여, 위치를 어긋나게 하여 중첩한 원형 메쉬 슬릿 전극을 설명하는 도면이다.
도 28은 브리지가 형성된 직사각형 메쉬 슬릿에 의해 직사각형으로 분할된 전극을, 브리지로 연결한 브리지가 형성된 직사각형 메쉬 슬릿 전극 패턴을 나타낸 도면이다.
도 29는 주전극과 보조 전극을, 동일한 브리지가 형성된 직사각형 메쉬 슬릿 전극 패턴을 사용하여, 위치를 어긋나게 하여 중첩한 브리지가 형성된 직사각형 메쉬 슬릿 전극을 설명하는 도면이다.
도 30은 브리지가 형성된 원형 메쉬 슬릿에 의해 원형상으로 분할된 전극을, 브리지로 연결한 브리지가 형성된 원형 메쉬 슬릿 전극 패턴을 나타낸 도면이다.
도 31은 주전극과 보조 전극을, 동일한 브리지가 형성된 원형 메쉬 슬릿 전극 패턴을 사용하여, 위치를 어긋나게 하여 중첩한 브리지가 형성된 원형 메쉬 슬릿 전극을 설명하는 도면이다.
반도체 회로용 절연성 수지로 이루어지는 기판에 적층되는 전극은 일반적으로 금속 재료를 사용하고 있고, 절연성 수지 등을 사용하는 기판과의 열팽창 계수의 차이가 크다. 이 때문에, 전극 상에 적층하여 형성되는 기능층의 제조 시에, 고온으로 가열하는 적층 기술을 사용하는 경우에는, 열팽창 계수가 상이한 전극에 크랙이 발생하는 경우가 있다. 본 발명은, 전극의 크랙 발생을 방지하기 위하여, 전극에 슬릿을 형성하여 열팽창 계수의 상이에 의한 변위를 흡수한다. 특히 2차 전지는, 충전층 전체면에 전극을 납작한 패턴으로 형성할 수 없고, 이와 같은 기능층의 면적이 넓은 경우에는 효과가 현저하다.
도 1은, 반도체 기능 소자로서의 전고체형 2차 전지이며, 에너지 갭 중에 중간 밴드를 가지는 양자 전지의 단면도를 나타내고 있다.
도 1에 있어서, 양자 전지(10)는, 기판(11)에, 제1 전극(12)이 적층되어 있다. 이 제1 전극(12)은, 슬릿(20)이 형성된 주전극(13)과, 주전극의 슬릿(20)을 덮는 전극으로 구성되는 보조 전극(15)의 2중 적층 구조로서 있다. 이하에서, 슬릿(20)이 형성된 주전극(13)과, 주전극의 슬릿(20)을 덮는 전극으로 구성되는 보조 전극(15)의 2중 적층 구조의 전극을, 슬릿 전극으로 부르기로 한다. 또한, 슬릿은, 가느다란 홈형의 공극뿐만 아니라, 전극이 남아 있는 공극을 형성하는 형상을 넓은 의미에서 슬릿이라고 한다.
슬릿 전극은, 기능층(17)을 형성할 때, 고온 가열하는 제조 공정에서의 크랙 발생 방지를 목적으로 하고 있지만, 고온 가열하면 전극에 금속제의 재료를 사용하고 있는 경우, 예를 들면, 구리, 구리 합금, 니켈, 알루미늄, 아연 또는 주석 등을 사용하고 있는 경우에는, 산화에 의해 전극 재료의 열화도 발생한다. 이 때문에, 도 1에 나타낸 바와 같이, 슬릿 전극을 협지하여 부동태층(19)을 설치하고 있다.
부동태란, 금속의 전기 화학 열(列)이 비(卑)(활성)한 위치에 있음에도 불구하고, 극히 늦은 속도로 부식하는 금속 상태를 말하여, 금속 재료의 내식성(耐蝕性)의 근저(根底)가 되고 있는 성질이다. 근소한 애노드 전류에 의해 크게 분극하는 금속이, 전기 화학적으로 매우 귀(貴)(비활성)한 금속의 거동에 가까워짐으로써 부동태화한다.
이 경우에, 부식 생성물로서의 산화 피막이 보호성을 가지게 되어 내식성이 부여된다. 부동태 특성을 가지는 금속 재료로서는, 크롬, 니켈, 티탄, 몰리브덴 등이 있고, 또는 이들 크롬, 니켈, 티탄, 몰리브덴 등이 적어도 1종이 포함된 합금일 수도 있다.
제1 전극(12)에는, 기능층(17)이 적층된다. 본 실시예에서의 양자 전지의 경우에는, 기능층(17)으로서 충전층(14)과 p형 금속 산화물 반도체층(16)이 적층된다. 또한, 제2 전극(18)과 부동태층(19)이 적층되어, 양자 전지로서 기능한다.
제2 전극(18)은, 제1 전극(12)과 동일한 금속 재료가 사용되지만, 고온으로 가열되는 기능층(17)의 제조 공정 후에 형성되므로, 가열에서의 산화는 생기지 않는다. 그러나, 대기 환경 하에 방치해 두면 장기적으로 대기 중의 산소와 반응하여 산화함으로써 열화된다.
예를 들면, 제2 전극으로서 구리를 사용한 경우에는, 산화 제1 구리의 피막이 형성되고, 습도가 높으면 염기성 탄산 구리가 형성된다. 또한, 공기 중에 있는 유황 산화물에 의해 산화되어 유화 구리나 황산 구리가 형성되는 경우도 있다. 열화가 현저한 경우에는 박리가 생켜, 장기적인 신뢰성을 해쳐, 제품 수명을 짧게 하는 큰 요인이 된다. 그러므로, 제2 전극(18)에도 산화 방지용 부동태층(19)을 설치하고 있다.
도 2는, 양자 전지(10)의 충전층(14)을 설명하는 도면이다. 도 2에 있어서 충전층(14)은, 절연성 피막(22)으로서 실리콘을, n형 금속 산화물 반도체(21)로서 이산화 티탄을 사용하고 있고, 미립화한 이산화 티탄을 실리콘으로 덮고, 충전층(14)에 충전된 구조로 되어 있다. 이산화 티탄에 자외선을 조사하여 광 여기 구조 변화를 생기게 함으로써, 에너지를 저장할 수 있는 기능을 가지고 있다.
충전층(14)에 사용되는 n형 금속 산화물 반도체(21)의 재료로서는, 이산화 티탄, 산화 제2 주석, 산화 아연이 있고, 금속의 지방족산염을 분해함으로써 제조된다. 그러므로, 금속의 지방족산염으로서는, 산화성 분위기 하에서의 연소에 의해 금속 산화물로 변화할 수 있는 것이 사용된다. 금속 전극으로서 부동태 특성을 가지는 재료를 사용함으로써, 연소에 의한 산화를 방지할 수 있다.
절연 피막(22)에는, 실리콘 외에, 무기 절연물로서 광유, 산화 마그네슘(MgO), 이산화규소(SiO2)를 사용할 수도 있고, 절연성 수지로서는, 폴리에틸렌, 폴리프로필렌 등의 열가소성 수지, 페놀 수지, 아미노 수지 등의 열경화성 수지를 사용할 수도 있다.
충전층(14)에서는, 자외선이 조사된 물질이 광 여기 구조 변화에 의해 새로운 에너지 준위를 형성하고 있다. 광 여기 구조 변화란, 광의 조사에 의해 여기된 물질의 격자간 거리가 변화하는 현상이며, 비정질의 금속 산화물인 n형 금속 산화물 반도체(21)가 광 여기 구조 변화를 생기게 하는 성질을 가지고 있다. 충전층(14)에 있어서, n형 금속 산화물 반도체(21)로서 이산화 티탄, 절연 피막의 재료로서 실리콘을 사용한 경우에 대하여, 광 여기 구조 변화에 의한 새로운 에너지 준위의 형성 상태를, 밴드도을 사용하여 이하에서 설명한다.
도 3의 (A), (B)는, 제1 전극(12)으로서의 금속의 구리(30)와 n형 금속 산화물 반도체(21)로서의 이산화 티탄(32)의 사이에 절연 피막(22)으로서의 실리콘(34)이 존재하는 경우에, 광 여기 구조 변화에 의해 새로운 에너지 준위(44)의 형성 상태를 설명하는 밴드도이다. 광 여기 구조 변화 현상에 의해, n형 금속 산화물 반도체(21)의 밴드 갭 내에 새로운 에너지 준위(44)가 형성된다. 전도대(傳導帶)(36)에는, 실리콘(34)에 의한 절연층에 의해 장벽이 존재한다.
도 3의 (A)는, 이산화 티탄(32)과 구리(30)의 사이에 실리콘(34)에 의한 절연층을 가지는 경우에, 자외선(38)을 조사한 상태이다.
절연 피막된 이산화 티탄(32)에 자외선(38)이 조사되면, 이산화 티탄(32)의 가전자대(valence band)(40)에 있는 전자(42)가, 전도대(36)에 여기된다. 구리(30)와의 계면 부근에서는, 이 전자(42)가 있는 확률로 실리콘(34)의 절연층을 빠져나가서 일시적으로 구리(30)로 이동한다. 이산화 티탄(32)의 광 여기 구조 변화는, 전자(42)의 부재 중에 일어나고, 가전자대(40)의 전자(42)가 빠진 부위의 원자간 거리가 변화한다. 이 때의 에너지 준위(44)는, 페르미 준위(46) 내의 밴드 갭으로 이동하고 있다.
도 3의 (B)는, 자외선(38)이 조사되고 있는 동안에 전술한 현상이 반복적으로 일어나서, 밴드 갭 내에 다수의 에너지 준위(44)가 형성된 상태이다. 그러나, 이들 에너지 준위(44)에 있어야 할 전자(42)는 자외선(38)에 의해 여기되어 구리(30)로 이동하고 있다. 이와 같이 하여 생긴 전자 부재의 밴드 갭 내의 에너지 준위(44)는, 자외선 조사가 종료된 후에도 잔존한다.
절연층으로서의 실리콘(34)의 역할은 구리(30)와 이산화 티탄(32)의 사이에 장벽을 만들고, 여기된 전자(42)를 터널 효과에 의해 통과시키고, 전자 부재의 밴드 갭 내의 에너지 준위(44)를 형성하는 것이다. 구리(30)로 이동한 전자(42)는, 실리콘(34) 주변의 대전(帶電) 전위에 의해 구리(30)에 머무른다.
도 4는, 실리콘(34)으로 덮힌 이산화 티탄(32)이, 자외선 조사에 의해 광 여기 구조 변화가 생겨, 전자(42)가 구리(30)로 이동한 상태를, 모식적으로 표시한 도면이다. 전자(42)는, 실리콘(34)에 의한 장벽을 터널 효과에 의해 통과하여 구리(30)로 이동하고, 실리콘(34)의 전위에 의해 생기는 약한 포획력으로 잔류하고 있다.
2차 전지로서는, 또한 충전층(14)에 중첩시켜 p형 금속 산화물 반도체층(16)을 적층하여 블록킹 층을 형성하고, 그 위에 제2 전극(18)을 형성하고 있다. 이와 같은 구조에 의한 2차 전지의 원리에 대하여는, 도 5의 밴드도로 설명한다.
도 5의 (A)는, 제1 전극(12)을 구성하는 구리(30)와 제2 전극(18)을 구성하면 구리(48)에 끼워지고, 충전층(14)에서의 실리콘(34)과 이산화 티탄(32)과, p형 금속 산화물 반도체층(16)으로서 기능하는 산화 니켈(50)로 구성되는 양자 전지(10)에 대하여, 제2 전극(18)을 구성하는 구리(48)에 마이너스 전압을 인가하고, 제1 전극(12)을 구성하는 구리(30)를 접지하여 0V로 한 경우의 밴드도이다.
밴드 갭 내에 에너지 준위(44)를 가지는 이산화 티탄(32)은, 바이어스 전계(-)를 인가하면, 구리(30)의 전자(42)가 실리콘(34)에 의한 장벽을 통과(터널링)하여 이산화 티탄(32)으로 이동한다. 이동한 전자(42)는, 산화 니켈(50)에 의해 구리(48)로의 더 이상의 이동이 블록킹되므로, 이산화 티탄(32)의 밴드 갭 사이에 존재하는 에너지 준위(44)에 포획되고, 이에 따라 에너지가 축적된다. 즉, 충전 상태이며, 충전층(14)에 전자(42)가 충만한 상태가 된다. 이 상태는, 바이어스 전계의 인가를 해제해도 유지되므로, 2차 전지로서의 기능을 가지게 된다.
도 5의 (B)는, 부하(도시하지 않음)를 구리(30)와 구리(48)에 접속하여, 방전하는 경우의 밴드도이다. 밴드 갭에 포획되어 있던 전자(42)는, 전도대(36)의 자유전자가 된다. 이 자유전자는 구리(30)로 이동하여, 부하로 흐른다. 이 현상이 에너지의 출력 상태이며, 방전 상태이다. 그리고, 최종적으로는 밴드 갭 내의 에너지 준위(44)에 전자(42)가 없는 상태가 되어, 에너지가 전부 사용된다.
이상 설명한 바와 같이, 이산화 티탄의 밴드 갭에 형성된 에너지 준위, 즉 중간 밴드에, 외부로부터 전압을 인가함으로써 전계를 형성하여 전자를 충만시키고, 전극에 부하를 접속함으로써, 전자를 방출하여 에너지를 인출하고, 전지로서의 기능을 한다. 이 현상을 반복적으로 행함으로써, 2차 전지로서 사용할 수 있다.
양자 전지(10)의 제조는, 유리판에 약 4㎛ 두께의 폴리이미드 필름이 적층된 기판(11)을 사용한다. 통상의 평판 형상의 제1 전극(12)은, 이 기판(11)에, 부동태 특성을 가지는 크롬 50 ㎚, 구리 300 ㎚, 그리고 크롬 50 ㎚를 적층한다. 각 층의 형성 방법으로서는 스퍼터링, 이온 플레이팅, 전자빔 증착, 진공 증착, 화학 증착 등의 기상 성막법을 예로 들 수 있다. 또한, 금속 전극은 전해 도금법, 무전해 도금법 등에 의해 형성할 수 있다.
다음으로, 충전층(14)은, 미립화한 이산화 티탄(32)을 실리콘 액에 혼합하고, 제1 전극(12) 상에, 스핀코팅하여 1000 ㎚ 이상의 박층을 형성하고, 그 후, 약 300℃에서 소성한다. 이 단계에서 충전층(14)에 자외선을 조사하여, 이산화 티탄(32)을 광 여기 구조 변화시켜, 새로운 중간 밴드를 형성한다.
그 후, 또한 p형 금속 산화물 반도체층(16)으로서의 산화 니켈을 150 ㎚ 적층하고, 제2 전극(18)으로서 동을 300 ㎚, 부동태층(19)으로서 크롬을 50 ㎚ 적층함으로써 양자 전지(10)가 제조된다.
이 양자 전지의 제조에 있어서, 소성 공정에서의 가열이 제1 전극의 크랙 발생 원인이 된다. 열에 의한 선팽창 계수는, 유리가 9.9 ppm/℃, 폴리이미드가 46 ppm/℃, 크롬이 6.2 ppm/℃, 동이 16.6 ppm/℃이다. 크롬이나 동에 비해, 폴리이미드의 선팽창 계수는 극히 큰 값이다.
도 6은, 충전층(14)의 소성 공정 시에, 가열에 의해 크랙이 발생하는 상태를 설명하는 모식도이다. 도 6에 있어서, 유리판(54)에 폴리이미드층(56)이 형성되고, 부동태층으로서 크롬층(58)이 구리층(60)을 그 사이에 두고 적층되고, 또한 충전층(14)이 스핀코팅되어 있다. 이 상태에서 고온 상태로 가열하면, 폴리이미드층(56)과 금속 전극(크롬층(58)과 구리층(60))은, 도 6에 나타낸 화살표 방향으로 열팽창한다. 폴리이미드의 선팽창 계수는, 크롬이나 구리에 비해 극히 크며, 그러므로, 금속 전극에 큰 인장력(引張力)이 가해지게 되고, 한계를 초과하면 크랙이 발생한다. 이에 따라, 충전층(14)에도 크랙이 발생한다.
도 7은, 크랙의 발생 상태를 관찰하기 위하여, 유리판(54)에, 4㎛ 두께의 폴리이미드층(56), 50 ㎚ 두께의 크롬층을 양측으로부터 협지한 300 ㎚의 두께의 구리층으로 이루어지는 금속 전극(62)을 적층한 시료이다. 이 시료를 가열로에서 300℃로 가열한 후, 실온까지 냉각하여 인출하였다.
도 8은, 시료에서의 금속 전극(62)의 표면 상태(64)이다. 도 8로부터 밝혀진 바와 같이, 많은 크랙이 발생하고 있다. 크랙은, 전극면의 전체면에 발생하고 있다.
이 크랙의 발생은, 2개의 중첩된 재료에 있어서, 크게 상이한 열팽창의 차이에 의해 인장력이 생기고, 응력에 견딜 수 없게 된 금속 전극이 갈라지기 때문이다.
그래서, 상이한 열팽창에 의해 어떤 변위 및 응력이 발생하는지를, 유한 요소법에 의한 해석에 의해 검토하기로 했다.
도 9는, 해석 모델을 나타내고 있다. 해석 모델은, 폴리이미드층(56)과 구리층(60)으로 구성되며, X축 및 Y축 방향의 길이가 각각 15 ㎜인 직사각형 적층판이다. 이 해석 모델은 선형 점탄성 모델로 하고, 맥스웰 모델을 적용하여 열팽창 계수를 고려하여, 열변형과 미세스 응력을 계산한다.
해석에 있어서 적층판은, 면내 방향에 있어서 등방성이면서 균일하고, 면에 대하여 수직인 방향의 응력은 발생하지 않고, 적층판은 구속받고 있지 않는 것으로 하고, 균일한 온도 분포가 주어져 휨이 발생하지 않는 것으로 한다. 각 층의 변형은 독립적인 것으로 생각하고, 각각의 계면이 연속인 것으로 하여 전체의 휨을 구한다.
각 층에 있어서 발생하는 불균일은, 열불균일, 판의 면내 방향력에 의한 불균일, 판의 모멘트에 의한 불균일이다. 또한, 등방성 및 무구속의 조건이므로, 곡률은 xy 평면 내의 모든 방향에 대하여 같다. 도 10에 나타낸 바와 같이, 적층판의 중심으로부터 모서리까지의 거리를 D로 하고, 이 라인 상의 단면(斷面)을 도 11과 같이 생각하면, 곡률 반경(R), 적층판 선단의 경사를 θ로 나타내고, θ가 미소한 경우에는, D=D'가 되어 최대 굴곡 δ를 얻을 수 있다.
유한 요소법의 해석은, 가부시키가이샤 메카니컬 디자인의 「점탄성 적층판의 열 휨 간이 평가 프로그램」을 사용하였다. 포아송비는, 폴리이미드 0.30, 구리 0.34로 하고, 선팽창 계수는, 폴리이미드 46 ppm/℃, 구리 16.6 ppm/℃로 하였다. 두께는, 폴리이미드 4㎛, 구리 300 ㎚로 하였다.
도 12는, 온도를 300℃로 한 경우의 해석 결과를 나타내고 있다. 해석에서 중요한 것은, 변위와 미세스 응력의 분포 상태이며, Z 축 방향의 변위는 중심점을 0으로 하여 최대 변위 ∂로 규격화하고, 미세스 응력도 최대값으로 규격화했다. 또한, X축 및 Y축 방향의 길이도 규격화하여 나타내고 있다.
해석 결과에서는, 변위는 직사각형의 적층판 중심점으로부터 동심원형의 분포이며, 중심점으로부터 이격될수록 급격하게 크게 변위되고 있다. 이에 따라 미세스 응력도, 직사각형의 적층판 중심점으로부터 이격됨에 따라 급격하게 큰 값이 되고 있다.
도 13은, 도 12에 나타낸 해석 결과를 바탕으로, 전극의 응력을 분산하는 효과적인 슬릿의 위치를 나타내고 있다. 응력은 적층판의 중심으로부터 이격될수록, 급격하게 큰 값이 되므로, 중심부로부터의 슬릿의 위치를 도 13에 나타낸 바와 같이, d1, d2, d3, d4로 하면, d1> d2> d3> d4로 하는 것이 효과적인 것을 알 수 있다. 슬릿에 의해 분할된 전극은, 인장 강도가, 전극이 견딜 수 있는 내력(耐力) 이하가 되도록 분할된다.
슬릿에 의해 분할된 전극은, 주전극으로 칭하기로 한다. 주전극의 슬릿에 의해 생긴 공극부에서는, 충전층은 충전층로서 기능하지 않으므로, 주전극에서의 슬릿을 커버하는 보조 전극을 설치하여, 전극 전체면에 공극부가 생기지 않도록 하고 있다. 이 주전극과 보조 전극을 조합한 것이 슬릿 전극이다. 슬릿 전극에서는, 인장 강도가 내력 이하가 되도록 슬릿을 형성하면 되며, 다양한 패턴을 고려할 수 있고, 이하에서 설명한다.
도 14는, 주전극에 원형 슬릿 패턴을 형성한 예이다. 주전극(70)에 형성된 원형 슬릿 패턴의 슬릿 폭은, 10㎛∼100㎛ 정도이면 되고, 이보다 넓은 슬릿 폭이라도 된다. 슬릿의 폭에 한정은 없으며, 슬릿에 의해 전극이 분리되어 있으면 된다. 원형 슬릿(72)은, 직사각형 전극의 중심점으로부터 동심원으로 형성되고, 중심점으로부터 멀어짐에 따라, 원형 슬릿(72)의 간격을 좁게 하고 있다.
도 15는, 도 14에 나타낸 원형 슬릿 패턴의 슬릿부를 덮기 위한 보조 전극에서의 원형 슬릿 패턴이다. 도 14의 (A)는, 슬릿 폭을 넓게 하여, 주전극(70)의 슬릿부를 덮기에 충분한 전극부만을 남긴 원형 슬릿(76)이 형성된 보조 전극(74)이다. 도 14의 (B)는, 주전극(70)의 슬릿과 중첩되지 않는 위치에, 주전극과 동일한 원형 슬릿(76)을 형성한 예이다.
도 16은, 도 14에 나타낸 원형 슬릿(72)이 형성된 주전극(70)에, 도 15에서 나타낸 보조 전극(74)을 적층한 슬릿 전극이다. 도 16의 (A)는, 도 15의 (A)의 보조 전극(74)을 적층한 슬릿 전극(78)이며, 도 16의 (B)는, 도 15의 (B)의 보조 전극(74)을 적층한 슬릿 전극(80)이다. 이와 같이, 보조 전극(74)의 패턴은, 주전극(70)의 슬릿부가 보조 전극(74)에 의해 덮혀 있으면 되지만, 보조 전극(74)도 폴리이미드의 열팽창에 의해 응력을 받으므로, 슬릿은 반드시 필요하다.
도 17은, 도 14 및 15에서 나타낸 원형 슬릿(72, 76)에 의해 분할된 전극을, 더욱 분할하여, 전극으로의 응력을 분산시키고 있다. 도 17의 (A)는, 주전극(70)의 슬릿 패턴을 나타내고 있다. 재분할 슬릿(82)은, 주전극의 중심부를 지나는 세로 방향과 가로 방향의 슬릿이며, 보조 전극의 원형 슬릿(76)과 중첩되는 부분은, 슬릿을 없게 하여 브리지(84)를 형성하고 있다. 도 17의 (B)는, 보조 전극(74)의 슬릿 패턴을 나타내고 있다. 재분할 슬릿(86)은, 보조 전극(74)의 대각선 방향의 슬릿이며, 주전극의 원형 슬릿(72)과 중첩되는 부분은, 슬릿을 없게 하여 브리지(88)를 형성하고 있다.
도 18은, 재분할 슬릿(82)이 형성된 주전극(70)과, 재분할 슬릿(86)이 형성된 보조 전극(74)을 중첩시켜 제작한 슬릿 전극(90)이다. 재분할 슬릿(82, 86)에 의해 분할된 전극은, 브리지(84, 88)를 형성함으로써, 서로 중첩시켜도, 전극이 충전층 전체를 덮어, 공극이 되는 부분을 없앨 수 있다.
주전극의 슬릿에 의한 분할 패턴은 원형으로 한정되지 않고 다양한 형상을 고려할 수 있으며, 일례로서 도 19에 직사각형 슬릿(92)을, 도 20에는, 도 19에서 나타낸 직사각형 슬릿(92)의 모서리부를 원형으로 한 직사각형 슬릿(94)을 나타내고 있다. 이는, 모서리부를 원형으로 함으로써, 동일한 전극 패턴 중에서의 응력의 집중을 완화하기 위해서이다. 그 외에, 다각형이나 타원 형상의 슬릿 패턴 등을 고려할 수 있으며, 형상은 한정되지 않는다.
지금까지, 해석 결과를 바탕으로 전극면의 중심부로부터의 응력에 대하여, 전극을 슬릿에 의해 분리하는 구조에 대하여 설명했으나, 보조 전극은 주전극의 슬릿의 형성에 의해 생기는 공극부를 덮는 컨셉으로 슬릿 형상을 설치하고 있다. 그러나, 이 경우에는, 전극의 제조 공정에 있어서, 주전극과 보조 전극의 2개의 슬릿 패턴을 형성하기 위하여, 각각 상이한 마스크 패턴을 준비할 필요가 있어, 비용이 높아지는 요인이 된다.
그러므로, 주전극과 보조 전극의 슬릿 패턴을 동일하게 하면, 동일한 마스크 패턴을 이용함으로써, 비용을 억제할 수 있다. 또한, 동일한 성막 기술, 예를 들면, 스퍼터법, 증착법, 스크린 인쇄법 등에 의해 전극을 형성하면, 비용적으로 더 한층 효과를 얻을 수 있다.
도 21은, 주전극과 보조 전극에 대하여 동일한 슬릿을 형성하기 위한 직사각형 메쉬 슬릿 전극 패턴 A(96)이다. 전극은, 메쉬형의 직사각형 메쉬 슬릿(98)에 의해, 직사각형으로 분할되어, 분할 전극(100)이 배치되어 있는 구조로 된다. 이 분할 전극(100)의 어느 영역에 있어서도, 인장 강도가 내력 이하이면, 전극에서의 크랙의 발생은 억제된다.
도 22는, 도 21에 나타낸 직사각형 메쉬 슬릿 전극 패턴 A(96)에 의해, 주전극과 보조 전극의 슬릿을 형성하여, 슬릿 전극을 제작하는 설명도이다. 도 22의 (A)는, 동일한 직사각형 메쉬 슬릿 전극 패턴 A(96-1, 96-2)에 의해, 주전극과 보조 전극의 슬릿 위치를 어긋나게 하여 중첩한 상태를 나타내고 있다. 도 22의 (B)는, 도 22의 (A)에서 설명한 동일한 직사각형 메쉬 슬릿 전극 패턴 A(96-1, 96-2)를 슬릿이 중첩되지 않는 위치에 어긋나게 하여, 주전극과 보조 전극을 제작한 직사각형 메쉬 슬릿 전극(102)이다.
도 23은, 보조 전극의 슬릿을, 주전극의 직사각형 메쉬 슬릿 전극 패턴 A(96)와 동일한 마스크로 형성하는 경우에, 마스크를 회전시켜 보조 전극의 슬릿을 형성한 설명도이다. 보조 전극에서는, 직사각형 메쉬 슬릿 전극 패턴 A(96-2)는, 45° 회전시키고 있다. 도 23의 (B)는, 도 23의 (A)에서 설명한 동일한 직사각형 메쉬 슬릿 전극 패턴 A를, 전극의 중심부에서 회전시켜 제작한 직사각형 메쉬 슬릿 전극(104)이다.
도 24는, 메쉬형의 슬릿 패턴에 있어서, 중심부 부근에서 분할된 전극을 크게 하고, 주변부의 분할된 전극을 작게 한 직사각형 메쉬 슬릿 전극 패턴 B(106)이다. 도 24에서 나타낸 바와 같이, 직사각형 메쉬 슬릿(108)에서의 전극 분할은, 동일한 전극 형상으로 할 필요는 없으며, 강한 응력의 발생하는 전극의 주변부일수록 할 수 있다.
도 25는, 도 24에 나타낸 직사각형 메쉬 슬릿 전극 패턴 B(106)로 주전극과 보조 전극의 슬릿을 형성하고, 슬릿 전극을 제작한 도면이다. 도 25의 (A)는, 동일한 직사각형 메쉬 슬릿 전극 패턴 B(106-1, 106-2)에 의해, 주전극과 보조 전극의 슬릿 위치를 어긋나게 하여 중첩한 도면을 나타내고 있다. 도 25의 (B)는, 도 25의 (A)에서 설명한 동일한 직사각형 메쉬 슬릿 전극 패턴 A(106-1, 106-2)를 슬릿이 중첩되지 않는 위치에 어긋나게 하여, 주전극과 보조 전극을 제작한 직사각형 메쉬 슬릿 전극(112)이다.
도 26은, 전극을 원형상으로 분할하고, 응력의 분산을 도모한 원형 메쉬 슬릿 전극 패턴(114)을 나타내고 있다. 원형 메쉬 슬릿(116)에 의해, 전극을 원형의 분할 전극(118)으로 하고, 응력이 강한 모서리부를 없게 하고 있다. 그러므로, 보다 효과적으로 크랙의 발생을 방지할 수 있다.
도 27은, 도 26에서 나타낸 원형 메쉬 슬릿 전극 패턴(114)을 어긋나게 하여, 주전극과 보조 전극을 제작하는 경우의 설명도이다. 도 27의 (A)은, 주전극과 보조 전극에 대하여, 동일 형상의 원형 메쉬 슬릿 전극 패턴(114-1, 114-2)을 어긋나게 배치한 도면이다. 원 전극 슬릿 패턴(106)은, 슬릿부의 면적이 넓고, 중첩시켰을 때의 공극부를 최소로 하기 위해서는, 원형 전극의 반경만큼 어긋나게 한다. 도 27의 (B)는, 도 27의 (A)에서 설명한 바와 같이, 원형 메쉬 슬릿 전극 패턴(114-1, 114-2)을 어긋나게 하여 주전극과 보조 전극을 제작한 원형 메쉬 슬릿 전극(120)이다.
전극을 분할하는 슬릿 패턴에 대하여, 도 21, 24, 26에서 설명하였으나, 모든 경우에 있어서 분할된 전극은 각각 분리하고, 주전극과 보조 전극의 분할 전극 형성에 동일한 패턴을 사용하고 있으므로, 주전극과 보조 전극의 슬릿이 중첩되는 위치에서, 전극이 형성되지 않은 공극부가 생기고 있다. 이 전극의 공극부를 없애기 위해는, 사전에 패턴을 어긋나게 하는 위치를 결정해 두고, 슬릿이 중첩되는 부분에, 분할 전극을 연결하는 브리지를 설치함으로써 실현할 수 있다.
도 28은, 브리지가 형성된 직사각형 메쉬 슬릿 전극 패턴을 나타내고 있다. 브리지가 형성된 직사각형 메쉬 슬릿(124)에 의해 형성하였다. 브리지가 형성된 직사각형 메쉬 슬릿 전극 패턴(122)은, 도 21에서 나타낸 직사각형 메쉬 슬릿 전극 패턴 A(96)에 대하여, 분할된 전극을 가로 방향으로 연결하는 연결 브리지(126)가 형성되어 있다. 그러므로, 분할 전극(128)은 독립된 전극이 되지는 않지만, 연결 브리지(126)의 폭은 좁아서, 크랙의 발생에 대한 영향이 적다.
도 29는, 브리지가 형성된 직사각형 메쉬 슬릿 전극 패턴(122)을 사용하여, 주전극과 보조 전극의 패턴이 어긋나게 제작하는 경우의 설명도이다. 도 29의 (A)는, 브리지가 형성된 직사각형 메쉬 슬릿 전극 패턴(122-1)에 의해 주전극을 제작하고, 동일 형상의 브리지가 형성된 직사각형 메쉬 슬릿 전극 패턴(122-2)을 어긋나게 하여 보조 전극을 제작하는 중첩의 위치 관계를 나타내고 있다. 주전극용의 브리지가 형성된 직사각형 메쉬 슬릿 전극 패턴(122-1)에 대하여, 브리지가 형성된 직사각형 메쉬 슬릿 전극 패턴(122-2)을, 전극에 공극부가 발생하지 않는 위치에, 연결 브리지(126)를 이용하여 중첩시키고 있다.
도 29의 (B)는, 브리지가 형성된 직사각형 메쉬 슬릿 전극 패턴(122)에 의해 주전극과 보조 전극을 제작한, 브리지가 형성된 직사각형 메쉬 슬릿 전극(130)이다. 전극에서의 공극부가 없어, 충전층 전체를 이용한 충전이 가능하다.
도 30은, 브리지가 형성된 원형 메쉬 슬릿 전극 패턴을 나타내고 있다. 브리지가 형성된 원형 메쉬 슬릿(134)에 의해 형성된, 브리지가 형성된 원형 메쉬 슬릿 전극 패턴(132)은, 도 26에서 나타낸 원형 메쉬 슬릿 전극 패턴(114)에 대하여, 분할된 원형의 전극을 가로 방향으로 연결하는 연결 브리지(136)가 형성되어 있다. 분할 전극(138)이 원형인 경우에는, 원형 메쉬 슬릿 전극 패턴(114)의 어긋나는 위치는, 형상적으로 반경 만큼으로 정해져 있기 때문에, 연결 브리지(136)를 형성하는 위치도, 자연히 원형 전극의 중심을 연결하는 위치가 된다. 이 경우에도, 연결 브리지(136)의 폭은 좁아, 크랙의 발생에 대한 영향이 적다.
도 31은, 브리지가 형성된 원형 메쉬 슬릿 전극 패턴(132)을 사용하여, 주전극과 보조 전극의 패턴을 어긋나게 하여 제작하는 경우의 설명도이다. 도 30의 (A)은, 브리지가 형성된 원형 메쉬 슬릿 전극 패턴(132-1)에 의해 주전극을 제작하고, 동일 형상의, 브리지가 형성된 직사각형 메쉬 슬릿 전극 패턴(132-2)을 어긋나게 하여 보조 전극을 제작하는 중첩의 위치 관계를 나타내고 있다. 주전극용의 브리지가 형성된 원형 메쉬 슬릿 전극 패턴(132-1)에 대하여, 보조 전극용의 브리지가 형성된 직사각형 메쉬 슬릿 전극 패턴(132-2)을, 전극에 공극부가 발생하지 않는 위치에, 연결 브리지(126)를 이용하여 중첩시키고 있다.
도 31의 (B)는, 브리지가 형성된 원형 메쉬 슬릿 전극 패턴(122)에 의해 주전극과 보조 전극을 제작한, 브리지가 형성된 원형 메쉬 슬릿 전극(140)이다. 전극에서의 공극부가 없어, 충전층 전체를 이용한 충전이 가능하다.
이상, 본 발명의 실시형태를 설명하였으나, 본 발명은 그 목적과 장점을 손상시키지 않는 적절한 변형을 포함하며, 또한 상기한 실시형태에 의해서는 한정되지 않는다.
10: 양자 전지
11: 기판
12: 제1 전극
13: 주전극
14: 충전층
15: 보조 전극
17: 기능층
16: p형 금속 산화물 반도체층
18: 제2 전극
19: 부동태층
20: 슬릿
21: n형 금속 산화물 반도체
22: 절연 피막
30, 48: 구리
32: 이산화 티탄
34: 실리콘
36: 전도대
38: 자외선
40: 가전자대
42: 전자
44: 에너지 준위
46: 페르미 준위
48: 구리
50: 산화 니켈
54: 유리판
56: 폴리이미드층
58: 크롬층
60: 구리층
62: 금속 전극
64: 금속 전극의 표면 상태
66: 해석 모델
70: 주전극
72, 76: 원형 슬릿
74: 보조 전극
78, 80, 90: 슬릿 전극
82, 86: 재분할 슬릿
84, 88: 브리지
92, 94: 직사각형 슬릿
96, 96-1, 96-2: 직사각형 메쉬 슬릿 전극 패턴 A
98: 직사각형 메쉬 슬릿
100, 110, 118, 128, 138: 분할 전극
102, 104, 112: 직사각형 메쉬 슬릿 전극
106, 106-1, 106-2: 직사각형 메쉬 슬릿 전극 패턴 B
108: 직사각형 메쉬 슬릿
114, 114-1, 114-2: 원형 메쉬 슬릿 전극 패턴
116: 원형 메쉬 슬릿
120: 원형 메쉬 슬릿 전극
122: 브리지가 형성된 직사각형 메쉬 슬릿 전극 패턴
124: 브리지가 형성된 직사각형 메쉬 슬릿
126, 136: 연결 브리지
130: 브리지가 형성된 직사각형 메쉬 슬릿 전극
132: 브리지가 형성된 원형 메쉬 슬릿 전극 패턴
134: 브리지가 형성된 원형 메쉬 슬릿
140: 브리지가 형성된 원형 메쉬 슬릿 전극

Claims (19)

  1. 반도체 회로용 절연성 수지로 이루어지는 기판에 적층되는 반도체 회로용 전극으로서,
    상기 전극은,
    상기 기판과의 열팽창 계수의 차이로부터 생기는 제조 공정에서의 크랙 발생을 방지하기 위하여, 일부를 절결하여 형성한 슬릿을 구비한 주전극; 및
    상기 주전극의 슬릿을 덮는 보조 전극
    으로 구성되어 있는, 반도체 회로용 전극.
  2. 제1항에 있어서,
    상기 주전극에는 복수의 슬릿이 배치되고, 주전극 면의 중심으로부터 멀어짐에 따라 슬릿 간격이 좁게 되어 있는, 반도체 회로용 전극.
  3. 제1항에 있어서,
    상기 주전극의 슬릿은, 상기 주전극의 중심부로부터 동심원형으로 복수 형성되어 있는, 반도체 회로용 전극.
  4. 제1항에 있어서,
    상기 주전극의 슬릿은, 상기 주전극의 중심부를 에워싸도록 직사각형으로 복수 형성되어 있는, 반도체 회로용 전극.
  5. 제3항 또는 제4항에 있어서,
    상기 주전극 및 상기 보조 전극에 복수 배치된 슬릿에 의해 분할된 전극부에는, 복수의 전극으로 재분할하는 재분할 슬릿이 더 배치되어 있는, 반도체 회로용 전극.
  6. 제5항에 있어서,
    상기 주전극에 배치되는 재분할 슬릿과, 상기 보조 전극에 배치되는 재분할 슬릿은, 서로 중첩되지 않는 위치에 배치되어 있는, 반도체 회로용 전극.
  7. 제6항에 있어서,
    상기 재분할 슬릿은, 상기 주전극 및 상기 보조 전극에 배치되어 있는 상기 슬릿과 중첩되는 부분에는 배치되지 않는, 반도체 회로용 전극.
  8. 제1항에 있어서,
    상기 보조 전극의 슬릿은, 상기 주전극의 슬릿과 동일한 패턴을 어긋나게 하여 배치되어 있는, 반도체 회로용 전극.
  9. 제1항에 있어서,
    상기 보조 전극의 슬릿은, 상기 주전극의 슬릿과 동일한 패턴을 회전하여 배치되어 있는, 반도체 회로용 전극.
  10. 제8항 또는 제9항에 있어서,
    상기 주전극의 슬릿은, 전극을 직사각형으로 분할하는 메쉬형인, 반도체 회로용 전극.
  11. 제8항에 있어서,
    상기 주전극의 슬릿은, 전극을 원형으로 분할하는, 반도체 회로용 전극.
  12. 제10항 또는 제11항에 있어서,
    상기 슬릿에 의해 분할된 직사각형 또는 원형의 분할 전극은, 전극의 중심부로부터 이격된 위치에 있는 분할 전극이 중심부에 있는 분할 전극보다 작은, 반도체 회로용 전극.
  13. 제8항 또는 제9항에 있어서,
    상기 주전극의 슬릿과 상기 보조 전극의 슬릿이 중첩되는 부분에는, 슬릿이 형성되지 않는, 반도체 회로용 전극.
  14. 제1항에 있어서,
    상기 주전극과 상기 보조 전극은, 산화를 방지하기 위한 부동태 특성을 가지는 금속 재료인, 반도체 회로용 전극.
  15. 제1항에 있어서,
    상기 반도체 회로용 전극은, 산화를 방지하기 위한 부동태 특성을 가지는 금속층이 적층된 것인, 반도체 회로용 전극.
  16. 제13항 또는 제14항에 있어서,
    상기 부동태층의 금속 재료는, 적어도 크롬, 니켈, 티탄, 몰리브덴 중 어느 1종, 또는 크롬, 니켈, 티탄, 몰리브덴 중 어느 1종이 포함되는 합금인, 반도체 회로용 전극.
  17. 제1항에 기재된 반도체 회로용 전극;
    상기 반도체 회로용 전극으로부터 공급되는 전기적 에너지에 의해 기능하는 기능층; 및
    기판
    을 포함하는 반도체 기능 소자.
  18. 제17항에 있어서,
    상기 기능층은, 전기적 에너지를 충전하는 기능을 가지는, 반도체 기능 소자.
  19. 제17항에 있어서,
    상기 기능층은, 절연성 재료로 피막된 후, 자외선이 조사되어 광 여기(勵起) 구조 변화를 생기게 한 n형 금속 산화물 반도체로 이루어지는 충전층과, p형 금속 산화물 반도체층인, 반도체 기능 소자.
KR20147034242A 2012-06-06 2012-06-06 고체형 2차 전지의 전극 구조 KR20150029635A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/064593 WO2013183132A1 (ja) 2012-06-06 2012-06-06 固体型二次電池の電極構造

Publications (1)

Publication Number Publication Date
KR20150029635A true KR20150029635A (ko) 2015-03-18

Family

ID=49711549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20147034242A KR20150029635A (ko) 2012-06-06 2012-06-06 고체형 2차 전지의 전극 구조

Country Status (8)

Country Link
US (1) US9865908B2 (ko)
EP (1) EP2860759B1 (ko)
JP (1) JP5988401B2 (ko)
KR (1) KR20150029635A (ko)
CN (1) CN104428899B (ko)
CA (1) CA2872684C (ko)
TW (1) TWI481099B (ko)
WO (1) WO2013183132A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180033198A (ko) * 2015-07-31 2018-04-02 가부시키가이샤 니혼 마이크로닉스 이차전지 탑재 칩의 제조 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6367575B2 (ja) * 2014-02-25 2018-08-01 株式会社日本マイクロニクス 二次電池搭載回路チップ及びその製造方法
JP2016028408A (ja) * 2014-03-24 2016-02-25 パナソニックIpマネジメント株式会社 蓄電素子及び蓄電素子の製造方法
CA2984747C (en) * 2015-07-02 2020-06-30 Kabushiki Kaisha Nihon Micronics Battery and method of charging and discharging the same
CN105609570A (zh) * 2016-02-03 2016-05-25 泰州优宾晶圆科技有限公司 一种肖特基二极管
JP6872388B2 (ja) * 2016-05-19 2021-05-19 株式会社日本マイクロニクス 二次電池の製造方法
WO2017212578A1 (ja) * 2016-06-08 2017-12-14 三菱電機株式会社 半導体装置
JP6813982B2 (ja) * 2016-08-01 2021-01-13 株式会社日本マイクロニクス 二次電池
JP6854100B2 (ja) * 2016-08-31 2021-04-07 株式会社日本マイクロニクス 二次電池
TWI618260B (zh) * 2016-10-28 2018-03-11 行政院原子能委員會核能研究所 具核殼結構之量子電池的製法及其製品
JP7010843B2 (ja) * 2016-12-21 2022-01-26 株式会社東芝 半導体固体電池
US10230212B1 (en) * 2017-12-22 2019-03-12 Cisco Technology, Inc. Method and apparatus to prevent laser kink failures
CN110010908A (zh) * 2019-04-09 2019-07-12 深圳市致远动力科技有限公司 一种燃料电池及电池堆
CN110010910A (zh) * 2019-04-09 2019-07-12 深圳市致远动力科技有限公司 一种基于阳极的固体燃料电池及其制备方法
CN109980257A (zh) * 2019-04-09 2019-07-05 深圳市致远动力科技有限公司 一种以阴电极为支持体的电池及其制备工艺
CN109888308A (zh) * 2019-04-09 2019-06-14 深圳市致远动力科技有限公司 一种以电解质层为基体的燃料电池及其制备方法
CN111129125B (zh) * 2019-12-18 2022-07-12 武汉华星光电半导体显示技术有限公司 Tft阵列基板

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0622141B2 (ja) * 1986-08-14 1994-03-23 呉羽化学工業株式会社 リブ高さの異なる複合電極基板及びその製造方法
JPH0692949B2 (ja) * 1990-12-11 1994-11-16 トステム株式会社 建物用雨センサー
JP2703673B2 (ja) 1991-05-17 1998-01-26 三菱電機株式会社 半導体装置
JPH08236898A (ja) 1995-02-27 1996-09-13 Matsushita Electric Ind Co Ltd 応力緩和用接続媒体、応力緩和型実装体及び応力緩和型部品
JP2924840B2 (ja) 1997-02-13 1999-07-26 日本電気株式会社 Tape−BGAタイプの半導体装置
JP2000114556A (ja) 1998-09-30 2000-04-21 Sharp Corp 太陽電池およびその製造方法
JP2000260811A (ja) 1999-03-08 2000-09-22 Citizen Watch Co Ltd 半導体装置
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP3531866B2 (ja) 2000-07-28 2004-05-31 独立行政法人 科学技術振興機構 薄膜固体リチウムイオン二次電池
JP4148501B2 (ja) * 2002-04-02 2008-09-10 三井金属鉱業株式会社 プリント配線板の内蔵キャパシタ層形成用の誘電体フィラー含有樹脂及びその誘電体フィラー含有樹脂を用いて誘電体層を形成した両面銅張積層板並びにその両面銅張積層板の製造方法
US20090133741A1 (en) * 2005-09-02 2009-05-28 Kyocera Corporation Photoelectric Conversion Device and Method of Manufacturing the Same, and Photoelectric Power Generation Device
EP1887632B1 (en) * 2005-11-28 2011-01-19 Mitsubishi Electric Corporation Solar battery cell and method for manufacturing same
JP5082239B2 (ja) 2005-12-28 2012-11-28 大日本印刷株式会社 触媒層−電解質膜積層体及びその製造方法
US8034724B2 (en) * 2006-07-21 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5077633B2 (ja) 2006-09-12 2012-11-21 日産自動車株式会社 固体酸化物形燃料電池用電極及び固体酸化物形燃料電池
US20080085439A1 (en) * 2006-09-28 2008-04-10 Hilliard Donald B Solid oxide electrolytic device
JP2008288536A (ja) 2007-05-21 2008-11-27 Panasonic Electric Works Co Ltd 表面実装型セラミック基板
EP2264779B1 (en) * 2008-03-31 2018-09-05 Sharp Kabushiki Kaisha Solar cell, solar cell string and solar cell module
KR101094635B1 (ko) * 2009-06-24 2011-12-20 서울대학교산학협력단 양호한 도전성 및 투명성을 갖는 플렉시블 투명 전극 및 그의 제조 방법
JP5285571B2 (ja) * 2009-10-23 2013-09-11 シャープ株式会社 太陽電池および太陽電池の製造方法
JP2011176288A (ja) 2010-02-01 2011-09-08 Fujifilm Corp 光電変換素子、薄膜太陽電池および光電変換素子の製造方法
JP5381812B2 (ja) 2010-03-02 2014-01-08 トヨタ車体株式会社 シートベルト装置
CN201859886U (zh) * 2010-05-13 2011-06-08 无锡尚德太阳能电力有限公司 太阳电池、网版及其太阳电池组件
KR101117704B1 (ko) * 2010-06-24 2012-02-29 삼성에스디아이 주식회사 광전 변환 모듈과, 이의 제조 방법
JP2012064933A (ja) * 2010-08-19 2012-03-29 Semiconductor Energy Lab Co Ltd 光電変換モジュール及びその作製方法
WO2012046326A1 (ja) 2010-10-07 2012-04-12 グエラテクノロジー株式会社 太陽電池
JP5508542B2 (ja) 2010-10-07 2014-06-04 グエラテクノロジー株式会社 二次電池
JP5594069B2 (ja) * 2010-11-05 2014-09-24 セイコーエプソン株式会社 電気泳動表示装置及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180033198A (ko) * 2015-07-31 2018-04-02 가부시키가이샤 니혼 마이크로닉스 이차전지 탑재 칩의 제조 방법

Also Published As

Publication number Publication date
US9865908B2 (en) 2018-01-09
WO2013183132A1 (ja) 2013-12-12
TW201414055A (zh) 2014-04-01
EP2860759B1 (en) 2019-03-06
CN104428899B (zh) 2017-10-03
TWI481099B (zh) 2015-04-11
CA2872684C (en) 2018-10-09
JPWO2013183132A1 (ja) 2016-01-21
US20150155608A1 (en) 2015-06-04
JP5988401B2 (ja) 2016-09-07
CN104428899A (zh) 2015-03-18
EP2860759A1 (en) 2015-04-15
CA2872684A1 (en) 2013-12-12
EP2860759A4 (en) 2016-01-20

Similar Documents

Publication Publication Date Title
KR20150029635A (ko) 고체형 2차 전지의 전극 구조
KR20140095071A (ko) 반복 충방전 가능한 양자 전지
KR101493569B1 (ko) 전기 공급 시스템 및 이의 전기 공급 소자
US20210305579A1 (en) Battery
KR101097679B1 (ko) 에너지 변환 소자 및 그 제조 방법, 그리고 상기 에너지 변환 소자를 구비하는 전자 장치
US12074292B2 (en) Laminated battery
WO2021166422A1 (ja) 電池
JP7437786B2 (ja) 電池
US20220302462A1 (en) Battery
US20240213495A1 (en) Battery and method for manufacturing battery
US12051816B2 (en) Laminated battery
US20230024599A1 (en) Battery
KR102050439B1 (ko) 다중 접합 박막 전지 및 그 제조 방법
JP7406564B2 (ja) 電池
WO2021210446A1 (ja) 電池
WO2022153642A1 (ja) 電池及び積層電池
US20240079658A1 (en) Battery and stacked battery
US20220037713A1 (en) Battery
US20240222809A1 (en) Battery and method for manufacturing battery
US20240213436A1 (en) Battery and method for manufacturing battery
US20230307717A1 (en) Battery, laminated battery, and method for manufacturing same
WO2024062778A1 (ja) 電池およびその製造方法
WO2023079792A1 (ja) 積層電池
US20220302490A1 (en) Method for manufacturing battery
US20240213629A1 (en) Battery and method for manufacturing battery

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application