JP7010843B2 - 半導体固体電池 - Google Patents

半導体固体電池 Download PDF

Info

Publication number
JP7010843B2
JP7010843B2 JP2018558077A JP2018558077A JP7010843B2 JP 7010843 B2 JP7010843 B2 JP 7010843B2 JP 2018558077 A JP2018558077 A JP 2018558077A JP 2018558077 A JP2018558077 A JP 2018558077A JP 7010843 B2 JP7010843 B2 JP 7010843B2
Authority
JP
Japan
Prior art keywords
semiconductor
insulating layer
type semiconductor
level
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018558077A
Other languages
English (en)
Other versions
JPWO2018117235A1 (ja
Inventor
敦也 佐々木
亮人 佐々木
好則 片岡
英明 平林
秀一 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Materials Co Ltd
Original Assignee
Toshiba Corp
Toshiba Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Materials Co Ltd filed Critical Toshiba Corp
Publication of JPWO2018117235A1 publication Critical patent/JPWO2018117235A1/ja
Application granted granted Critical
Publication of JP7010843B2 publication Critical patent/JP7010843B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/36—Accumulators not provided for in groups H01M10/05-H01M10/34
    • H01M10/38—Construction or manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M14/00—Electrochemical current or voltage generators not provided for in groups H01M6/00 - H01M12/00; Manufacture thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/052—Li-accumulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/056—Accumulators with non-aqueous electrolyte characterised by the materials used as electrolytes, e.g. mixed inorganic/organic electrolytes
    • H01M10/0561—Accumulators with non-aqueous electrolyte characterised by the materials used as electrolytes, e.g. mixed inorganic/organic electrolytes the electrolyte being constituted of inorganic materials only
    • H01M10/0562—Solid materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/36—Selection of substances as active materials, active masses, active liquids
    • H01M4/38—Selection of substances as active materials, active masses, active liquids of elements or alloys
    • H01M4/386—Silicon or alloys based on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/36—Selection of substances as active materials, active masses, active liquids
    • H01M4/48—Selection of substances as active materials, active masses, active liquids of inorganic oxides or hydroxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/36—Selection of substances as active materials, active masses, active liquids
    • H01M4/58—Selection of substances as active materials, active masses, active liquids of inorganic compounds other than oxides or hydroxides, e.g. sulfides, selenides, tellurides, halogenides or LiCoFy; of polyanionic structures, e.g. phosphates, silicates or borates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/40—Separators; Membranes; Diaphragms; Spacing elements inside cells
    • H01M50/409—Separators, membranes or diaphragms characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/50—Current conducting connections for cells or batteries
    • H01M50/572—Means for preventing undesired use or discharge
    • H01M50/584—Means for preventing undesired use or discharge for preventing incorrect connections inside or outside the batteries
    • H01M50/59—Means for preventing undesired use or discharge for preventing incorrect connections inside or outside the batteries characterised by the protection means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

後述する実施形態は、半導体固体電池に関する。
近年、電気機器の普及、省エネの観点から電気を効率的に活用することが求められている。これに伴い、電気を充放電できる二次電池の開発が進められている。二次電池としては、Ｌｉイオン二次電池、鉛蓄電池、ニッケル水素蓄電池など様々なものが開発されている。例えば、特開２００１－３３８６４９（特許文献１）にはＬｉ複合酸化物を正極活物質に使ったＬｉイオン二次電池が開示されている。Ｌｉイオン二次電池は、小型化も可能であることから電気機器の電池として活用されている。
一方、Ｌｉイオン二次電池は、電解液を介してＬｉイオンを出し入れする構造である。そのため、電解液を必須とした電池である。鉛蓄電池やニッケル水素蓄電池も同様に電解液を必須とした電池である。電解液が漏れると火災や爆発の原因となる。このため、Ｌｉイオン二次電池では、液漏れを起こさないように密閉構造をとっている。しかしながら、長期使用による劣化、電気機器の使い方、使用環境によって液漏れが発生してしまうといった問題が生じていた。
このような液漏れによる不具合を無くすために半導体固体電池の開発が進められている。半導体固体電池はエネルギー準位に電子を捕獲し充電を行うものである。全固体の二次電池とすることができるため、電解液を使う必要がない。
半導体固体電池としては、特開２０１４－１５４２２３（特許文献２）が例示される。
特開２００１－３３８６４９号公報 特開２０１４－１５４２２３号公報
特許文献２の半導体固体電池は、充電層としての金属酸化物半導体と絶縁材料とを混合した薄膜を形成し、複数の電極の対を設けた構造となっている。特許文献２では、この構造により、出力電圧や放電容量の設計自由度の改善を図っている。
しかしながら、更なる改善の要望があった。実施形態はこのような問題を解決するためのものであり、出力電圧や放電容量を改善した半導体固体電池を提供するためのものである。
実施形態にかかる半導体固体電池は、Ｎ型半導体とＰ型半導体の間に第一の絶縁層を設けたことを特徴とするものである。第一の絶縁層は膜厚が３ｎｍ以上３０μｍ以下、かつ比誘電率が１０以下である。また、第一の絶縁層は金属酸化物、金属窒化物、絶縁性樹脂から選ばれる１種または２種以上である。Ｎ型半導体またはＰ型半導体は１０ １７ ｃｍ －３ ～１０ ２２ ｃｍ －３ の範囲内の電子または正孔の捕獲準位を導入している。
図１は、実施形態にかかる半導体固体電池の模式図である。 図２は、実施形態にかかる他の半導体固体電池の模式図である。 図３は、実施形態にかかる一例の半導体固体電池の電子と正孔の移動を示す模式図である。 図４は、Ｎ型半導体層の準位位置を表す概念図である。 図５は、Ｐ型半導体層の準位位置を表す概念図である。 図６は、実施形態にかかる他の例の半導体固体電池の電子と正孔の移動を示す模式図である。 図７は、実施形態にかかるさらに他の例の半導体固体電池の電子と正孔の移動を示す模式図である。 図８は、実施例４９の半導体固体電池の放電曲線を示すグラフである。
実施形態にかかる半導体固体電池は、Ｎ型半導体とＰ型半導体の間に第一の絶縁層を設けたことを特徴とするものである。図１に実施形態にかかる半導体固体電池の模式図を示した。図中、１は半導体固体電池、２は第一の絶縁層、３はＮ型半導体、４はＰ型半導体、５は電極（Ｎ型側電極）、６は電極（Ｐ型側電極）、である。
まず、Ｎ型半導体３とＰ型半導体４の間に第一の絶縁層２を設けている。第一の絶縁層２を設けることにより、Ｎ型半導体３およびＰ型半導体４にある電子と正孔が再結合することを抑制することができる。電子と正孔の再結合を抑制することにより自己放電が抑制される。これにより、蓄電容量を大きくすることができる。
第一の絶縁層２の厚さは３ｎｍ以上３０μｍ以下であることが好ましい。第一の絶縁層２の膜厚が３ｎｍ未満では絶縁層が薄すぎるため電子・正孔の再結合抑制効果が不十分である。一方、３０μｍを越えて厚いと、体積や重量が増大し、エネルギー密度（容量）や出力密度の低下につながる。このため、第一の絶縁層２の厚さは３ｎｍ以上３０μｍ以下、さらには１０ｎｍ以上１μｍ以下が好ましい。
また、第一の絶縁層２の比誘電率は、５０以下が好ましく、３０以下、さらには１０以下が好ましい。比誘電率は、物質の誘電率を真空の誘電率で割った値を示す。比誘電率εｒ＝物質の誘電率ε／真空の誘電率ε０で表される。比誘電率が５０を超えると電圧による分極が大きすぎ、大量の電子・正孔が絶縁層表面に吸着することで、瞬時に充電が完了してしまうため、電池容量が低下してしまう。このため第一の絶縁層の比誘電率は５０以下が好ましく、３０以下がより好ましい。比誘電率は、１０以下がさらに好ましく、それよりもさらには５以下が好ましい。なお、比誘電率の下限は２以上が好ましい。比誘電率が２未満では分極が小さいため、充電時に電子・正孔を引き寄せる力が弱くなり過ぎ、電子・正孔の半導体層への注入量が不十分となる恐れがある。
比誘電率は、材料により固有の値である。しかしながら、膜密度などといった材料の状態で比誘電率は変化する。膜密度が低下するほど誘電損失が大きくなり、比誘電率は低下する傾向にある。したがって、膜密度を向上させることで、比誘電率を理論値に近づけることができる。理論的には、膜密度が真密度に到達すれば、その材料の理論値の比誘電率が得られる。ここでいう真密度とは、物質の真実の状態の密度を意味する。詳細には、ある物体の真密度は、その物体の表面や内部に含まれている気孔や空隙などを除いた体積、即ち物体そのものの体積によって、その物体の質量を割った値に等しい。
膜密度を向上させ、真密度に近づけるためには、成膜中の基板加熱や、膜形成後の熱処理により結晶化を促進する方法が有効である。例えば、Si3N4膜をスパッタ法で成膜する場合は、成膜中に基板を200℃～400℃で加熱することが好ましい。
電子・正孔の再結合抑制効果を十分得るには絶縁層の厚さと比誘電率を制御することが好ましい。また、これにより電池のコンデンサー化を防ぐことができる。コンデンサー化が進むとエネルギー密度が低くなる恐れがある。
このため第一の絶縁層２は、厚さ３ｎｍ以上３０μｍ以下かつ比誘電率５０以下が好ましく、３０以下、さらには１０以下がより好ましい。第一の絶縁層２は、さらには厚さ１０ｎｍ以上１μｍ以下かつ比誘電率３０以下が好ましく、５以下がより好ましい。この範囲にすることにより、半導体層への蓄電容量を高めることができるため、半導体固体電池のエネルギー密度を向上させることができる。
また、第一の絶縁層の膜厚は断面の拡大写真で測定することができる。拡大写真としてはＳＥＭ写真またはＴＥＭ写真が挙げられる。５０００倍以上に拡大することが好ましい。
また、比誘電率の測定は共振器法が挙げられる。共振器法は、空洞共振器などの共振器を用い、微小な被測定対象による共振の変化を基にして測定する方法である。共振器法は多層膜のまま測定できる方法である。
また、多層膜の膜厚が１００ｎｍ以上の場合は、摂動方式の空洞共振器法が有効である。また、試験環境の温度は常温（２５±２℃）で行うものとする。また、１００ｎｍ未満の多層膜の場合は容量－電圧測定（Ｃ－Ｖ測定）が有効である。
また、第一の絶縁層は、金属酸化物、金属窒化物、絶縁性樹脂から選ばれる１種または２種以上が好ましい。金属酸化物は、珪素、アルミニウム、タンタル、ニッケル、銅、鉄から選ばれる１種または２種以上の酸化物（複合酸化物含む）が好ましい。また、金属窒化物は、珪素、アルミニウムから選ばれる１種または２種以上の窒化物（複合窒化物含む）が好ましい。また、金属酸窒化物であってもよい。また、絶縁性樹脂であってもよい。
また、金属酸化物膜または金属窒化物膜は、ＣＶＤ法、スパッタ法、溶射法など様々な成膜方法を適用することができる。また、成膜雰囲気を酸素含有雰囲気にして酸化物膜にすることも有効である。同様に、成膜雰囲気を窒素含有雰囲気にして窒化物膜にしてもよい。また、必要に応じ、熱処理を加えても良いものとする。
また、第一の絶縁層は膜密度がバルク体の６０％以上であることが好ましい。膜密度は、絶縁層を構成する物質の充填率であり、空孔の割合を示すものである。膜密度が大きいほど空孔が少ないことになる。膜密度が６０％以上であると、第一の絶縁層による電子・正孔の再結合抑制効果を得易くなる。膜密度が高いほど、その効果を得易くなる。そのため、膜密度はバルク体の６０％以上、さらには８０％以上１００％以下が好ましい。また、膜密度が低いと電流リークが発生し易くなる恐れがある。
ここでいう膜密度とは、上述した真密度に対する膜密度の比と同義である。つまり、第一の絶縁層は膜密度が真密度の６０％以上であることが好ましい。例えば、膜密度がバルク体の１００％である絶縁層は、真密度の状態にある。このような絶縁層には、空孔などが含まれていない。
以下に、真密度の具体的な値を例示する。真密度は、ＳｉＯ２の場合、三方晶系のα-石英であれば２．６５ｇ／ｃｍ３、六方晶系のβ-石英であれば２．５３ｇ／ｃｍ３である。Ａｌ２Ｏ３の場合、真密度は、菱面体系のα-Ａｌ２Ｏ３であれば４．０ｇ／ｃｍ３、六方晶系のβ-Ａｌ２Ｏ３であれば３．３ｇ／ｃｍ３、立方晶系のγ-Ａｌ２Ｏ３であれば３．６ｇ／ｃｍ３である。ＳｉＯＮの場合、真密度は、斜方晶であれば２．８ｇ／ｃｍ３、正方晶であれば３．９ｇ／ｃｍ３、単斜晶であれば４．１ｇ／ｃｍ３である。また、真密度は、六方晶系のＳｉ３Ｎ４であれば３．４４ｇ／ｃｍ３、六方晶系のＡｌＮであれば３．２ｇ／ｃｍ３、立方晶系のＡｌＮであれば４．１ｇ／ｃｍ３、単斜晶のＨｆＯ２であれば９．６８ｇ／ｃｍ３である。
また、真密度の６０％以上であれば、比誘電率はおおむね以下の値となる。
ＳｉＯ２の場合３．０～５．０、Ａｌ２Ｏ３の場合７.０～１０.０、ＳｉＯＮの場合５．０～９．０、Ｓｉ３Ｎ４の場合６．５～９．０、ＡｌＮの場合７．５～１０．５、ＨｆＯ２の場合２２.０～２６.０、シリコーン樹脂の場合２．０～４．０。
なお、第一の絶縁層の膜密度の測定方法は、任意の断面を拡大写真にとり、画像解析により膜を構成する材料と空孔を見分けるものとする。
また、Ｘ線反射率法（ＸＲＲ）により膜密度や膜厚を測定する方法も有効である。試料の表面粗さＲａが数ｎｍ以下の平坦である場合、ＸＲＲが好ましい。反射率強度を測定すると、Ｘ線の干渉により、散乱角（2θ）に対して反射率強度が振動する。測定データを各層の膜厚、膜密度、表面・界面粗さをパラメータとし、フィッティングを行う。フィッティングの理論式としては、Ｐａｒｒａｔｔの多層膜モデルにＮｅｖｏｔ－Ｃｒｏｃｅのラフネスの式を組み合わせたものを用いるものとする。ＴＥＭ、ＳＥＭにより予め膜厚等の値を調べることにより、それをフィッティングパラメータとして用いることで膜密度などをより正確に測定することができる。
また、Ｎ型半導体およびＰ型半導体は、少なくとも一方が金属シリサイド、金属酸化物、アモルファスシリコン、多結晶シリコン、結晶シリコン、単結晶シリコンからなる群より選ばれる１種からなることが好ましい。
Ｎ型半導体およびＰ型半導体の両方がこれらの材料から選択される１種から、単独で形成されていることがより好ましい。Ｎ型半導体およびＰ型半導体の材料は、同じであってもよく、異なっていてもよい。上記の材料の中でも、Ｎ型半導体の材料およびＰ型半導体の材料を金属シリサイド及び金属酸化物の何れかとすることがより好ましい。
Ｎ型半導体３は電子をキャリアとする。また、Ｐ型半導体４は正孔をキャリアとする。Ｎ型半導体３、第一の絶縁層２、Ｐ型半導体４の積層構造をとることにより、蓄電後の電子・正孔の再結合を抑制することができる。電子・正孔の再結合を抑制すると、自己放電を抑制できるので半導体固体電池の高容量化を成し得ることができる。
また、高容量化のためには、半導体層の電子また正孔の量を適正化する必要がある。金属シリサイド、金属酸化物、アモルファスシリコン、多結晶シリコン、結晶シリコン、単結晶シリコンは、キャリアとなる電子また正孔の量を制御し易い。また、Ｎ型半導体３とＰ型半導体４は不純物ドープや欠損導入によりキャリアの量を制御可能である。
また、金属シリサイドは、バリウムシリサイド（ＢａＳｉ２）、鉄シリサイド（ＦｅＳｉ２）、マグネシウムシリサイド（ＭｇＳｉ２）、マンガンシリサイド（ＭｎＳｉ１．７）、ゲルマニウムシリサイド（ＳｉＧｅ）、ニッケルシリサイド（ＮｉＳｉ２）から選ばれる１種が好ましい。また、金属酸化物は、酸化タングステン（ＷＯ３）、酸化モリブデン（ＭｏＯ２、ＭｏＯ３）、酸化チタン（ＴｉＯ２）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化ニッケル（ＮｉＯ）、酸化銅（Ｃｕ２Ｏ）、酸化カドミウム（ＣｄＯ）、酸化アルミニウム（Ａｌ２Ｏ３）から選ばれる１種が好ましい。
また、Ｎ型半導体またはＰ型半導体は、電子または正孔の捕獲準位を多数導入していることが好ましい。捕獲準位とは、電子または正孔を捕獲するエネルギー準位のことであり、トラップ準位とも呼ぶ。また、捕獲準位は１０１７ｃｍ－３～１０２２ｃｍ－３の範囲内であることが好ましく、１０１８ｃｍ－３～１０２２ｃｍ－３の範囲内であることがより好ましい。捕獲準位としては、不純物準位、欠陥準位がある。不純物準位は不純物のドープにより元素を置換することにより得られる準位である。不純物のドープ量を調整することにより制御できる。また、欠陥準位は元素の欠損により生じる準位である。金属酸化物であれば酸素欠損や金属欠損を設けることにより得られる準位である。
金属シリサイドであれば不純物ドープや組成ずれを設けることにより、欠陥準位を得られる。また、アモルファスシリコン、多結晶シリコン、結晶シリコン、単結晶シリコンは、粒界にキャリアをトラップすることができる。これにより、トラップ準位（捕獲準位）を導入することができる。
上記のように、不純物ドープ、欠損（欠陥）、粒界による電子・正孔の捕獲準位を導入することができる。また、これらは１種であってもよいし、２種以上を組合せてもよい。
なお、Ｎ型半導体におけるキャリアは電子であるため、Ｎ型半導体に導入される捕獲準位は、電子の捕獲準位である。同様に、Ｐ型半導体におけるキャリアは正孔であるため、Ｐ型半導体に導入される捕獲準位は、正孔の捕獲準位である。Ｎ型半導体およびＰ型半導体の何れか一方に捕獲準位が導入されていてもよい。或いは、Ｎ型半導体とＰ型半導体の両方に捕獲準位が導入されていてもよい。
また、半導体の伝導機構としては、ホッピング伝導とバンド伝導がある。ホッピング伝導は、半導体において、電子がほとんど局在的状態にあり、それらの間を次々に飛躍（ホッピング）することによって電気伝導が担われている状態を示す。ホッピング伝導では、電子の平均自由工程は原子間距離（不純物伝導では不純物原子間距離）の程度により、電気伝導率は自由電子的な場合よりもはるかに小さく、長い平均自由工程を有する自由電子と対照的な挙動を示す。飛躍（ホッピング）過程は原子の熱振動によって助けられる。また、「電子がほとんど局在的状態にある」とは、伝導帯（コンダクションバンド）に存在する電子が伝導帯のエネルギー極小点の付近に存在する状態を示す。
一方、バンド伝導は、半導体において、電子（または正孔）が比較的広い範囲（幅広いバンド領域）で電気伝導が担われている状態を示す。電子（または正孔）は、半導体が化学量論組成からずれることによって生じるものである。
金属シリサイドまたは金属酸化物からなる半導体は、不純物ドープや欠陥導入により、準位量（位置）や伝導機構を制御することができる。
例えば、金属シリサイドでは不純物ドープにより、不純物準位を導入できる。不純物準位導入により、ホッピング伝導が支配的になり、トラップ準位にキャリアを溜めやすくなる。
また、金属酸化物は酸素欠損を設けることにより、欠陥準位を導入できる。欠陥準位導入により、欠陥を介したホッピング伝導が支配的になり、トラップ準位にキャリアを溜めやすくなる。
上記のように金属シリサイドまたは金属酸化物からなる半導体は、不純物準位または欠陥準位を導入することによりホッピング伝導が支配的になる。言い換えれば、ホッピング伝導特性を示すものは、トラップ準位にキャリアを溜めやすい状態となっているといえる。
また、金属シリサイドまたは金属酸化物からなる半導体はホッピング伝導特性が支配的になると抵抗率の温度依存性が低下する。縦軸に抵抗率、横軸に１０００／Ｔ、Ｔは温度（Ｋ：ケルビン）を取ったとき、ホッピング伝導特性が支配的になると、グラフの傾斜が緩やかになる。一方、バンド伝導が支配的になると、グラフの傾斜は大きくなる。言い換えると、抵抗率と１０００／Ｔのグラフを作成したときのグラフの傾斜角度で、ホッピング伝導とバンド伝導のどちらが支配的かを判断することが出来る。特に、１０００／Ｔが２．８～４．０の範囲のグラフの傾斜を比較するものとする。
また、金属シリサイドは、縦軸に抵抗率、横軸に１／Ｔをとったときに、ホッピング伝導特性を示すとほぼ直線状またはほぼ放物線状の挙動を示す。ここでＴはケルビン温度である。
前述のようにＷＯ３などの金属酸化物は酸素欠損によりホッピング伝導を示す。また、ＢａＳｉ２などの金属シリサイドは不純物ドープによりホッピング伝導を示す。ホッピング伝導特性を示すことにより、捕獲準位（トラップ準位）にキャリアを溜めやすい状態に出来る。
ホッピング伝導には、主にNNH（Nearest Neighbor Hopping：最近接ホッピング伝導）、Mott-type VRH（Mott-type Variable-Range Hopping：モット型可変領域ホッピング伝導）、Shklovskii-type VRH（Shklovskii-type Variable-Range Hopping：シクロフスキー型可変領域ホッピング伝導）が挙げられる。例えば、WO3は酸素欠損により、NNH伝導特性を示す。一方、BaSi２では特定の不純物（例えば、Ga, Al, Ag, Cuなど）をドープすることでVRH伝導を示す。VRH伝導を示すと、その特徴であるlnρ∝T１/２や、Shklovskii型VRH伝導の特徴であるlnρ∝T１/４の関係式（ここでρ(Ω・cm)は抵抗率、Tは抵抗測定時の温度を示す）を満たすようになる。
ここで金属シリサイドまたは金属酸化物からなる半導体はホッピング伝導特性が支配的になると、不純物ドープがない（アンドープ）金属シリサイドや、酸素欠損がない金属酸化物に比べて、抵抗率が大幅に低下する。ホッピング伝導特性を支配的にすることにより、抵抗率を大幅に低下させることができる。
また、酸化タングステン粉末（ＷＯ３）の常温での抵抗率は１０３Ω・ｃｍ以上である。ホッピング伝導特性を支配的にすることにより、抵抗率を大幅に低下させることができる。半導体の抵抗率が下がることにより内部抵抗を低下させることができる。内部抵抗を低下させることにより、出力密度を増加させることができる。これにより電池の急速充放電性が向上する。
Ｎ型半導体層において、バンドギャップを１００としたとき５０以上９０以下の範囲に準位が形成されていることが好ましい。一例として、図４にＮ型酸化物半導体層の準位位置の概念図を示した。図４中、Ｅｃは伝導帯の底（伝導帯と禁止帯の境目）、Ｅｖは価電子帯の頂上（禁止帯と価電子帯の境目）である。ＥｃとＥｖの幅（Ｅｃ―Ｅｖ）がバンドギャップとなる。バンドギャップにおける準位の位置は、Ｅｃを１００としてカウントし、Ｅｖを０としてカウントする。図４では、バンドギャップの幅をＧ１００と表し、このバンドギャップＧ１００を１００としたときに５０に該当する準位位置をＥ５０、９０に該当する準位位置をＥ９０と表す。
バンドギャップの幅を１００としたとき、準位の位置は５０以上９０以下の範囲にあることが好ましい。つまり、図示する準位位置Ｅ５０と準位位置Ｅ９０との間に準位があることが好ましい。準位が準位位置Ｅ９０より高い範囲にあると、Ｎ型酸化物半導体層（または金属シリサイド半導体層）の伝導帯近くに準位があることになる。伝導帯近くに準位があると電子が第１の絶縁層近傍に直ぐに集まってしまうため、界面キャリア集中が生じてしまう。準位を５０以上９０以下の範囲にするということは、準位をやや深いところに設けていることになる。これにより、直ぐに界面キャリア集中が発生するのを防ぐことができる。これにより、容量低下を抑制できる。また、準位の位置が準位位置Ｅ５０より低いと準位が深すぎて電子の取出しが困難となる恐れがある。電子の取出しが困難となると、電池容量が低下する。
また、一例として、図５にＰ型酸化物半導体層の準位位置の概念図を示した。図５中、Ｅｃは伝導帯の底（伝導帯と禁止帯の境目）、Ｅｖは価電子帯の頂上（禁止帯と価電子帯の境目）である。ＥｃとＥｖの幅（Ｅｃ―Ｅｖ）がバンドギャップとなる。Ｐ型半導体層において、バンドギャップを１００としたとき１０以上５０以下の範囲に準位が形成されていることが好ましい。バンドギャップにおける準位の位置は、Ｅｃを１００としてカウントし、Ｅｖを０としてカウントする。図５では、バンドギャップの幅をＧ１００と表し、このバンドギャップＧ１００が１００としたときに１０に該当する準位位置をＥ１０、５０に該当する準位位置をＥ５０と表す。
バンドギャップの幅を１００としたとき、準位の位置は１０以上５０以下であることが好ましい。つまり、図示する準位位置Ｅ１０と準位位置Ｅ５０との間に準位があることが好ましい。準位位置Ｅ１０未満の価電子帯近くの位置に準位があると、正孔（ホール）が第１の絶縁層近傍に直ぐに集まってしまうため、界面キャリア集中が生じてしまう。準位を１０以上５０以下にするということは、準位をやや深いところに設けていることになる。これにより、直ぐに界面キャリア集中が発生するのを防ぐことができる。これにより、容量低下を抑制できる。また、準位の位置が準位位置Ｅ５０より高いと準位が深すぎて正孔の取出しが困難となる恐れがある。正孔の取出しが困難となると、電池容量が低下する。
Ｎ型半導体層が酸化物半導体または金属シリサイド半導体であり、且つ該半導体におけるバンドギャップの幅を１００としたとき５０以上９０以下の範囲に準位が形成されていることがさらに好ましい。同様に、Ｐ型半導体層が酸化物半導体または金属シリサイド半導体であり、且つ該半導体におけるバンドギャップの幅を１００としたとき１０以上５０以下の範囲に準位が形成されていることがさらに好ましい。
また、酸化物半導体の準位位置を制御する方法としては、酸素や金属の欠損を設けることが好ましい。酸素や金属の欠損は、例えば、成膜中の条件を制御することによって設けることができる。また、成膜後の熱処理でも欠損導入は可能である。他に、電子線や紫外線の照射により欠損を形成させることも可能である。欠損を導入する方法の詳細は、後述する。
また、金属シリサイド半導体の準位位置を制御する方法としては、元素比やドープ元素を制御する方法が挙げられる。元素比の制御は、金属シリサイドを構成する金属とシリコンの原子比によるものである。金属シリサイドをＭＳｉｎで表し、ここでＭは金属、ｎは価数で表すと、ＢａＳｉ２はＭ＝Ｂａ、ｎ＝２となる。バリウムシリサイドは、ＢａＳｉ２が安定となる。
バリウムシリサイド層は、全体または部分的に組成ずれを有するように形成することが好ましい。ＢａＳｉ２ではｎ＝２が安定である。これをｎ＝１．５以上２．５以下の範囲でｎ＝２とならない部分を形成することが有効である。また、金属シリサイド層の組成ずれは、成膜工程の成膜レート（ｎｍ／ｓｅｃ）を変えることにより形成することができる。
酸化物半導体または金属シリサイドの準位の位置の測定は、単膜から、準位の深さを求める測定手法とバンドギャップを求める測定手法を組み合わせることが有効である。ここで、準位深さとは、Ｎ型半導体であれば伝導帯下端と準位位置のエネルギー差を意味する。また、Ｐ型半導体であれば、準位深さとは、価電子帯上端から準位位置までのエネルギー差を意味する。
準位深さを求める測定手法には、例えば、抵抗率の温度依存性から活性化エネルギーを求める方法、及び深い準位過渡分光法（DLTS）を用いる方法が挙げられる。
抵抗率の温度依存性から活性化エネルギーを求める方法では、測定温度Ｔ（ケルビン）における抵抗値を測定する。単膜にオーミック電極を成膜し、抵抗率を測定する。横軸を１／Ｔ、縦軸を抵抗値とし、グラフの傾きから活性化エネルギーを求める。ここで例えばＮ型半導体の場合、下記式をフィッティングすることで、準位の深さに相当する活性化エネルギーEaを求めることができる。Ｐ型半導体でも同様の方法で、準位深さを求めることができる。
Figure 0007010843000001
 ρ(T) ：薄膜の抵抗率
Nd ：伝導帯のキャリア密度、No ：最近接ホッピング伝導帯のキャリア密度
μb ：伝導帯のキャリア移動度、 μh ：最近接ホッピング伝導帯のキャリア移動度
Ea ：準位と伝導帯下端のエネルギー差、ｑ：電気素量、
ε ：準位での近接キャリアトラップ間の電子の平均活性化エネルギー。
また、深い準位の場合は、深い準位過渡分光法（DLTS）を用いることができる。この手法では、単膜にショットキー接合の金属電極を成膜し、ショットキーダイオードを作る必要がある。このダイオードに逆方向の電圧を印加して空乏層を広げ、印加した電圧を変化させた際の静電容量の応答をシグナルとして得ることで、準位深さを測定することができる。
バンドギャップ中の準位位置を特定するためには、上記の方法で準位深さを求める他に、バンドギャップ自体の測定を行う必要がある。バンドギャップの測定方法としては、分光光度計での吸光度の測定が挙げられる。単膜の透過スペクトルを測定し、横軸の波長をeVに、縦軸の透過率を√αhv（α：吸収係数、h：プランク定数、v：光速度）に変換する。変換後のスペクトルにおいて、吸収が立ち上がる部分に直線をフィッティングする。この直線がベースラインと交わるところのeV値がバンドギャップに相当する。また他の手法としてはPAS（光音響測定法）を用いる方法もある。
以上により求めたバンドギャップと準位深さを組合せて、準位位置を特定することができる。
前述のバリウムシリサイド、鉄シリサイド、ニッケルシリサイド、酸化タングステン、酸化モリブデンは欠陥準位導入により、トラップ準位にキャリアを溜めやすい半導体である。また、金属シリサイドはＰ型半導体に適している。また、金属酸化物はＮ型半導体に適している。
また、アモルファスシリコン、多結晶シリコン、結晶シリコン、単結晶シリコンは、粒界にキャリアをトラップすることができる。これにより、トラップ準位（捕獲準位）を導入することができる。
上記のように、不純物ドープ、欠損、粒界による電子・正孔の捕獲準位を導入することができる。また、これらは１種であってもよいし、２種以上を組合せてもよい。
また、金属シリサイドへの不純物ドープ量は、１０１７ｃｍ－３～１０２２ｃｍ－３の範囲内が好ましく、１０１８ｃｍ－３～１０２２ｃｍ－３の範囲内がより好ましい。また、アモルファスシリコン、多結晶シリコン、結晶シリコン、単結晶シリコンへの不純物ドープ量は、１０１７ｃｍ－３～１０２２ｃｍ－３の範囲内が好ましく、１０１８ｃｍ－３～１０２２ｃｍ－３の範囲内がより好ましい。また、ドープする不純物は、Ａｇ、Ａｌ、Ｃｕ、Ｇａ、Ｉｎ、Ｓｂなど様々なものが挙げられる。また、Ａｇ、Ａｌ、Ｃｕ、Ｇａから選ばれる１種または２種以上の不純物は金属シリサイドに捕獲準位を導入するために好適な元素である。ＩｎまたはＳｂは表面準位までしか導入できない恐れがある。
なお、不純物ドープ量の測定はＳＩＭＳ（二次イオン質量分析法）により分析することができる。また、不純物ドープ量を変えた標準試料を複数作製し、検量線を作成する方法も有効である。また、事前にＸＰＳ（Ｘ線光電分光法）などにより、不純物元素を特定してから、ＳＩＭＳを行うことも有効である。
また、酸素欠損は１０１７ｃｍ－３～１０２２ｃｍ－３の範囲内が好ましく、１０１８ｃｍ－３～１０２２ｃｍ－３の範囲内がより好ましい。
ここで酸素欠損とは、半導体を構成する材料の結晶格子において、結晶格子を構成する酸素原子の一部が存在しない状態を示す。キャリア密度とは、キャリアとなる電子またはホール（正孔）の存在量を示すものである。Ｐ型半導体ではキャリアはホール、Ｎ型半導体ではキャリアは電子となる。キャリア密度は、状態密度とフェルミディラック分布関数の積で求められる。
酸素欠損は結晶格子の酸素原子の欠落量を示す一方、キャリア密度は電子（またはホール）の存在量を示している。酸素欠陥とキャリア密度は、それぞれ異なるパラメータである。ホッピング伝導を示すと、酸素欠陥に伴う格子ひずみと伝導電子とでポーラロンを形成する。ポーラロンにより伝導機構を生じさせている。そのため、ホッピング伝導特性を示すことにより、酸素欠損量とキャリア密度とをほぼ同じ値にすることができる。
このため、ホッピング伝導が支配的となる半導体の場合、キャリア密度を測定すれば欠損量を求めることが出来る。また、キャリア密度はＳＭＭまたはＳＣＭにて測定することができる。ＳＭＭは、走査型マイクロ波顕微鏡法（Ｓｃａｎｎｉｎｇ Ｍｉｃｒｏｗａｖｅ Ｍｉｃｒｏｓｃｏｐｙ）のことである。また、ＳＣＭは、走査型静電容量顕微鏡法（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）のことである。
また、不純物ドープ量の測定は、所定の不純物量をドープした標準試料を用いて変調信号（ｄＣ／ｄＶ）やマイクロ波反射率の強度を比較する方法がよい。このとき、予めドープ量を変えた標準試料を複数作製し、検量線を作成しておくことが有効である。また、不純物ドープ材を事前にＸＰＳなどで特定しておくことも有効である。また、ＳＭＭまたはＳＣＭで測定する場合は、試料表面を鏡面研磨（表面粗さＲａ０．１μｍ以下）にしてから行うものとする。
また、深い準位の場合は、深い準位過渡分光法（DLTS）を用いることで直接準位量を測定することができる。ショットキーダイオードに逆方向の電圧を印加して空乏層を広げ、印加した電圧を変化させた際の静電容量の応答をシグナルとして得る。例えば、ＴｉＯ２やＮｉＯは化学量論比（ＴｉＯ２ではＯ／Ｔｉ比が２、ＮｉＯではＯ／Ｎｉ比が１）では絶縁性が高い。一方で、抵抗率が減少している場合、ＴｉＯ２では酸素欠損が、ＮｉＯではＮｉ欠損が導入されていると判断できる。こうして、準位量を測定することができる。
また、粒界の量は結晶サイズを調整することで制御できる。平均結晶粒径は、５０ｎｍ以上１０００ｎｍ以下の範囲であることが好ましい。平均結晶粒径が５０ｎｍ未満では、粒界が多くなりすぎて、電子・正孔が移動時に妨害され、電気抵抗が非常に大きくなる。電気抵抗が高いと放電時の電圧ドロップが大きくなり、電池容量や動作電圧が低下する。また、電子・正孔が移動時にトラップされすぎて、移動度は低下すると考えられる。移動度の低下は出力密度の低下につながる。また、平均結晶粒径が１０００ｎｍ（１μｍ）を超えると、粒界トラップ効果が小さいため電池容量（エネルギー密度）の向上効果が小さい。エネルギー密度と出力密度を両立し、さらに動作電圧を増大させるためには平均結晶粒径を５０ｎｍ以上１０００ｎｍ以下の範囲にすることが好ましい。
また、粒界の存在比率は、半導体の結晶サイズによって決まる。半導体の結晶サイズは、ＳＥＭまたはＴＥＭによる拡大写真によって確認することができる。粒界によるトラップ準位の導入は結晶質の半導体に有効である。そのため、金属シリサイド、金属酸化物、アモルファスシリコン、結晶シリコン、多結晶シリコン、単結晶シリコンの中で結晶質の半導体に適用できる。
また、Ｎ型半導体３とＰ型半導体４の厚さは特に限定されるものではないが０．１μｍ以上２００μｍ以下が好ましい。
半導体の厚みが０．１μｍ（１００ｎｍ）未満と薄いとキャリアの発生量が少ないためエネルギー密度、即ち重量や面積あたりの電気容量を高くすることが困難となる恐れがある。また、２００μｍを超えて厚いと、キャリアの移動距離が長くなるため内部抵抗が増大し、放電時の電圧ドロップが大きくなる可能性がある。また、急速充放電特性が低下する恐れがある。なお、電気容量に関してはエネルギー密度（Ｗｈ／ｋｇ）で示される。また、急速充放電特性は、出力密度（Ｗ／ｋｇ）で示されることがある。
また、Ｎ型半導体３には電極５が設けられている。電極５はＮ型側電極と呼ぶ。また、Ｐ型半導体４には電極６が設けられている。電極６はＰ型側電極と呼ぶ。図１ではＮ型半導体３およびＰ型半導体４の端面にそれぞれ電極を設けている。電極の形成位置は端面に限られるものではなく、側面部であっても良い。また、電極５は一つであってもよいし、複数個設けても良い。同様に、電極６も一つであってもよいし、複数個設けても良い。
また、電極５および電極６は、銅、アルミニウムなどの導電性のよい金属材料が好ましい。また、ＩＴＯ（Indium-doped Tin Oxide）などの透明電極であってもよい。
また、Ｎ型半導体と電極の間に第二の絶縁層またはＰ型半導体と電極の間に第三の絶縁層のいずれか一方または両方を設けた構造が好ましい。図２に第二の絶縁層および第三の絶縁層を設けた構造を示した。図中、１は半導体固体電池、２は第一の絶縁層、３はＮ型半導体、４はＰ型半導体、５は電極（Ｎ型側電極）、６は電極（Ｐ型側電極）、７は第二の絶縁層、８は第三の絶縁層、である。
図２では、第二の絶縁層７と第三の絶縁層８の両方を設けた構造を例示したが、どちらか一方であってもよい。つまり、図示する構造のようにＮ型半導体３と電極５との間に第二の絶縁層７を設けると共に、Ｐ型半導体４と電極６との間に第三の絶縁層８を設けてもよい。一方で、Ｎ型半導体３と電極５との間に第二の絶縁層７を設け、第三の絶縁層８を省略してもよい。あるいは、Ｐ型半導体４と電極６との間に第三の絶縁層８を設け、第二の絶縁層７を省略してもよい。
第二の絶縁層７および第三の絶縁層８を設けると、それぞれトンネル効果を得ることが出来る。トンネル効果を得ることにより、高容量化を得ることができる。第二の絶縁層７がないと、Ｎ型半導体３に蓄電されたキャリアが電極５に流れ易くなり電気が溜まり難い。同様に、第三の絶縁層８がないと、Ｐ型半導体４に蓄電されたキャリアが電極６に流れ易くなり電気が溜まり難い。
また、第二の絶縁層７または第三の絶縁層８は、少なくとも一方が膜厚３０ｎｍ以下、比誘電率５０以下であることが好ましい。比誘電率が３０以下、さらには１０以下であることがより好ましい。膜厚が３０ｎｍを超えて厚いと抵抗体となってしまい電気が取り出し難くなる。同様に、比誘電率が５０を超えて大きいとこれらの絶縁層にキャリアが多く集中してしまい、半導体層にキャリアを多く蓄積できなくなる恐れがある。
このため、第二の絶縁層７または第三の絶縁層８は膜厚３０ｎｍ以下、さらには１０ｎｍ以下が好ましい。また、膜厚の下限値は特に限定されるものではないが３ｎｍ以上であることが好ましい。膜厚が３ｎｍ未満と薄いとトンネル効果が不十分となり、キャリアが消失し易くなる。また、比誘電率は、５０以下が好ましく、３０以下がさらに好ましい。より好ましくは、比誘電率は１０以下、さらには５以下が好ましい。また、比誘電率の下限値は特に限定されるものではないが２以上が好ましい。比誘電率が２未満ではトンネル効果が不十分となる恐れがある。
また、第二の絶縁層７または第三の絶縁層８の材質は、少なくとも一方が金属酸化物、金属窒化物、絶縁性樹脂から選ばれる１種または２種以上が好ましい。金属酸化物は、珪素、アルミニウム、タンタル、ニッケル、銅、鉄から選ばれる１種または２種以上の酸化物（複合酸化物含む）が好ましい。また、金属窒化物は、珪素、アルミニウムから選ばれる１種または２種以上の窒化物（複合窒化物含む）が好ましい。また、金属酸窒化物であってもよい。また、絶縁性樹脂であってもよい。
次に動作の説明をする。図３にキャリア（電子または正孔）の動きの概略を示した。図３中、１は半導体固体電池、２は第一の絶縁層、３はＮ型半導体、４はＰ型半導体、５は電極（Ｎ型側電極）、６は電極（Ｐ型側電極）、７は第二の絶縁層、８は第三の絶縁層、９は電子、１０は正孔、１１は電源、である。また、図３は、半導体固体電池のバンドの概念図であり、縦方向はエネルギー準位、横方向は距離を示す。
電源１１から電気が流れると、Ｎ型半導体３には電子９、Ｐ型半導体４には正孔１０が発生する。キャリアとなる電子９および正孔１０が溜まる。キャリアを溜めることにより蓄電状態となる。第一の絶縁層２を設けることにより、蓄電後の電子・正孔の再結合が抑制される。再結合を抑制することにより、自己放電を抑制できるので高容量化することができる。
図３において、半導体層（Ｎ型半導体３およびＰ型半導体４）の実線の上側は伝導帯下端、実線の下側は価電子帯上端を示す。また、電子９または正孔１０が直線状に並んだ箇所（点線で表示）はフェルミ準位を示す。
充電時は、伝導帯を動く電子が捕獲準位にトラップ、価電子帯を動く正孔が捕獲準位にトラップされるようになる。また、前述のように半導体にホッピング伝導を導入することにより、捕獲準位（不純物準位、欠陥準位）を介してキャリア（電子、正孔）が伝導できる。このため、伝導帯や価電子帯に電子や正孔を再励起させる必要がなく、内部抵抗を小さくできる。このため出力密度が向上する。これにより、急速充放電特性を得ることができる。
また、他の半導体電池に見られる絶縁被覆した半導体微粒子を塗布した膜では絶縁被膜により放電時のキャリアの移動が阻害され、内部抵抗が非常に高くなる。これに対し、実施形態にかかる半導体固体電池では、半導体単層を用いることや、各々の半導体単層に深い捕獲準位を導入することにより、キャリアを多く蓄積できる。そのため、放電時のキャリア移動の阻害が少なくなり、内部抵抗を低減させることができる。内部抵抗を低減することで、電圧ドロップを０．５Ｖさらには０．３Ｖ以下に抑制することができる。これは電池の動作電圧増大に繋がる。
捕獲準位が浅い位置にある例の概略を図６に示す。ここでは、半導体のバンドギャップを１００としたとき、Ｎ型半導体３では９１以上１００以下、Ｐ型半導体４では０以上９以下の範囲の位置に準位がある例を示す。図６に示すように、浅い準位が形成されていることで、中央絶縁体（第一の絶縁層２）へキャリア（電子または正孔）が集中する。
捕獲準位が深い位置にある、より好ましい例の概略を図７に示す。ここでは、半導体のバンドギャップを１００としたとき、Ｎ型半導体３では５０以上９０以下、Ｐ型半導体４では１０以上５０以下の範囲の位置に準位がある例を示す。図７に示すように、深い準位が形成されていることで、中央絶縁体へのキャリア集中が抑制される。Ｎ型とＰ型の半導体層単層にキャリアを多く蓄積できるようになり、高容量化することができる。以上により高容量化することで、例えば、エネルギー密度を２μＷｈ／ｃｍ２以上、さらには３μＷｈ／ｃｍ２以上とすることができる。
以上のような半導体固体電池であれば、高いエネルギー密度と高い動作電圧を有する半導体固体二次電池を提供することができる。また、従来のＬｉイオン二次電池のように電解液を使用しないで済むので液漏れの不具合が発生しない。
次に製造方法について説明する。実施形態にかかる半導体固体電池は上記構成を有していれば、その製造方法については限定されるものではないが、効率的に得るための方法として次のものが挙げられる。
基板上に、電極を成膜する。次に、必要に応じ、第二の絶縁層（または第三の絶縁層）を成膜する。
次に、Ｎ型半導体（またはＰ型半導体）を成膜する。その次に、第一の絶縁層、Ｐ型半導体（またはＮ型半導体）、第三の絶縁層（または第二の絶縁層）、電極を成膜していく。なお、Ｎ型半導体とＰ型半導体は、どちらを先に成膜しても良い。
また、成膜方法は、化学気相成長法（Chemical Layer Deposition；ＣＶＤ法）、スパッタ法、溶媒に分散させた微粒子の塗布など様々な成膜方法を適用することができる。また、成膜工程では、必要に応じ、基板を加熱してもよいものとする。また、Ａｒ雰囲気、真空雰囲気など適宜調整するものとする。
また、酸化膜または窒化膜を形成する場合は、原子層堆積法（Atomic Layer Deposition；ＡＬＤ法）、熱酸化法（酸化雰囲気中での熱処理）、熱窒化法（窒化雰囲気中での熱処理）などを用いても良い。
アモルファスシリコンを用いる場合は、スパッタリング法、真空蒸着法、化学気相成長法（CVD法）などの成膜方法を用いることができる。多結晶シリコン、結晶シリコンについては、上記手法に加え、成膜中の基板加熱、成膜後の熱処理などの手法によりアモルファスシリコンを結晶化させる必要がある。例えば、アモルファスシリコン薄膜を成膜した後、窒素等の不活性雰囲気で、かつ６００℃以上の温度で一定時間熱処理を行うと、多結晶シリコン、結晶シリコンを得ることができる。結晶粒径は、熱処理温度や熱処理時間によって制御可能である。
また、半導体層の成膜工程にて、不純物ドープを行うときは、不純物元素を同時蒸着する方法が有効である。同時蒸着の割合を調整することにより、不純物ドープ量、つまりは不純物準位量を制御することができる。
また、不純物のドープは、成膜中のガス導入、異なる蒸着源を用いた同時成膜によって不純物をドープできる。例えば、ＣＶＤ法の場合は、Ｎ型層の成膜にはモノシランにリンの水素化合物であるフォスフィン（ＰＨ３）をガスとして混合することが好ましい。Ｐ型層の成膜には硼素（ボロン）の水素化合物であるジボラン（Ｂ２Ｈ６）などをガスとして混合することが好ましい。
金属シリサイドからなる半導体層とする場合は、先に説明したとおり元素比やドープ元素を制御することで準位位置を制御できる。また、成膜工程の成膜レートを変えることにより、金属シリサイドの組成ずれを形成することができる。
酸素や金属の欠損を設ける方法には、例えば、真空成膜などの成膜中の酸素分圧制御、成膜後の膜の熱処理（大気雰囲気でのアニール、酸化雰囲気ガスによるアニールなど）、電子線・紫外線照射などが挙げられる。
ここで成膜中の酸素制御では、成膜装置への導入ガスを不活性ガスと酸素の混合ガスにし、酸素分圧を制御することが好ましい。例えば、成膜中の酸素分圧制御では、出力０．３ｋＷ以上のＲＦスパッタ時に、基板加熱温度を１５０℃以上２８０℃以下、Ｏ２とＡｒのガス流量比Ｏ２/Ａｒを０．０５以上とすることが好ましい。出力は０．５ｋＷ以上１．０ｋＷ以下の範囲内が好ましい。また、基板加熱温度は１８０℃以上２４０℃以下の範囲内が好ましい。また、ガス流量比Ｏ２/Ａｒは０．０９以上０．２０以下の範囲内が好ましい。
また、Ｏ２ガス流量は８ｓｃｃｍ以上が好ましい。また、Ａｒガス流量は１００ｓｃｃｍ以上が好ましい。例えば、ＮｉＯ層の場合は、スパッタ中の酸素ガスが過剰となることでＮｉ金属が欠損し、Ｎｉ1-xＯの金属欠損膜が得られる。また、ＲＦスパッタの出力や基板加熱温度が上記範囲であれば、金属と酸素の反応を促進することができる。
具体例として、スパッタリング法でのＴｉＯ２成膜（ＤＣスパッタリング、基板加熱２００℃、出力１．０ｋＷ）やＮｉＯ成膜（ＲＦスパッタリング、基板加熱２００℃、出力０．６ｋＷ）の場合、Ｏ２とＡｒのガス流量比Ｏ２/Ａｒを０/１２０以上２０/１２０以下の範囲内で変化させると、抵抗率が１０１Ω・ｃｍ以上１０７Ω・ｃｍ以下の間で変化する。ＴｉＯ２やＮｉＯは化学量論比（ＴｉＯ２ではＯ／Ｔｉ比が２、ＮｉＯではＯ／Ｎｉ比が１）では絶縁性が高いが、抵抗率が減少する場合、ＴｉＯ２では酸素欠損が、ＮｉＯではＮｉ欠損が導入されていることを示している。このように酸素量（酸素分圧）により、膜内の欠損を導入することが可能である。
成膜後の熱処理による欠損導入には、例えば、次の方法がある。例えば、成膜後の薄膜に対して、還元ガス雰囲気、または酸化ガス雰囲気や真空雰囲気で熱処理を実施すると、酸素不足により酸素欠損が導入され、または酸素過剰により金属欠損が導入される。例えば、バンドギャップ約３．２ｅＶのＴｉＯ２薄膜に対して、超高真空で加熱処理をすると、伝導帯下端から０．８ｅＶから１．０ｅＶ下の位置に酸素欠損による欠損準位を形成することができる。他の例として、酸素と窒素の混合ガス中で６００℃以上の温度で熱処理することで、金属欠損を設ける方法も挙げられる。
また、酸素欠損を設ける場合は、半導体層形成後に還元雰囲気中で熱処理する方法が効果的である。また、金属酸化物半導体層の場合は、水素と窒素の混合ガス中で６００℃以上の温度で熱処理することが好ましい。また、金属酸化物半導体層の場合は、必要に応じ成膜後にネッキング焼成を行うものとする。また、ネッキング焼成を還元雰囲気で行い、ネッキングと酸素欠損を設ける工程を一つにしてもよい。
電子線照射などの電子線・紫外線照射による欠損形成は、膜表層から数nmから数100nm程度という膜表面近傍に欠損を多く作るという特徴をもつ。例えば、ＴｉＯ２に電子線を照射すると膜表面付近の内核正孔が励起し、Ｏ元素が正に帯電する。その結果Ｔｉ元素と反発し、Ｏ元素が抜け出し酸素欠損が生じる。このようなＴｉＯ２への電子線照射では、バンドギャップ約３．２ｅＶのＴｉＯ２薄膜に対して、伝導帯下端から１．２ｅＶから１．４ｅＶ下の位置に欠損準位を形成することができる。
また、酸素欠損を設ける場合は、金属酸化物粉を還元雰囲気中で熱処理した後、蒸着工程を行っても良い。
また、粒界の量を調整するには、成膜時の加熱、成膜レート、後工程の熱処理などを制御することが好ましい。これらを制御することにより、平均結晶粒径を制御することが出来る。
（実施例）
（実施例１～７）
Ｐ型半導体として、Ｐ型ＢａＳｉ２層を用意した。また、Ｎ型半導体としてＮ型ＷＯ３層を用意した。また、第一の絶縁層としてＳｉＯ２層を用意した。
また、Ｐ型ＢａＳｉ２層には、不純物ドープ量や粒界量を変えたものを用意した。また、Ｐ型ＢａＳｉ２層の厚さは０．５μｍ（５００ｎｍ）に統一した。また、Ｎ型ＷＯ３層は酸素欠損量や粒界量を変えたものを用意した。また、Ｎ型ＷＯ３層の厚さは０．５μｍ（５００ｎｍ）に統一した。これにより、捕獲準位の導入を調整した。
また、第一の絶縁層は、ＳｉＯ２のスパッタ条件を変えることにより、膜厚を変えたものを用意した。なお、ＳｉＯ２膜の膜密度は９５％、比誘電率は３．８に統一した。ここでいう膜密度は、真密度に対する膜密度である。つまり、実施例１～７では、第一の絶縁層の膜密度をＳｉＯ２の真密度の９５％に統一した。
半導体層、絶縁層の面積は全て４cm2に統一した。捕獲準位の位置については、バンドギャップの幅（Ｅｃ－Ｅｖ）を１００としたとき、より詳細には、伝導帯の底Ｅｃを１００とし価電子帯の頂点Ｅｖを０としたときの位置が、Ｐ型半導体では１～３に統一、Ｎ型半導体では９７～９９に統一されるようにした。ここに示す準位の位置は、先に説明した方法により同じものを３回測定したときに得られる最小値～最大値の範囲として表記したものである。
また、電極としてＡｌ電極を設けた。これにより表１に示した構造を有する半導体固体電池を作製した。
Figure 0007010843000002
（実施例８～実施例１５）
実施例２～実施例５にかかる半導体固体電池に対し、表２に示す第二の絶縁層および第三の絶縁層を設けた。第二の絶縁層および第三の絶縁層は、ＳｉＯ２層とし、膜密度９５％、比誘電率３．８に統一した。また、電極層はＡｌ層で統一した。
これにより、実施例８～１５にかかる半導体固体電池を作製した。
Figure 0007010843000003
実施例１～１５にかかる半導体固体電池に対して、エネルギー密度と電圧ドロップを測定した。
エネルギー密度を測定するため、充放電装置を用いて一定電流で電圧２．０Ｖまで充電を行い、連続して一定電流で０Ｖまでの放電を実施した。放電時の電気容量から半導体固体電池の容量（mAh）を求めた。
半導体固体電池について得られた容量と平均放電電圧(V)との積を算出し、さらに蓄電部の重量で除すことでWh/kgで表されるエネルギー密度を求めた。ここで、蓄電部の重量とは、基板（半導体層の成膜時に用いた基板）および電極層を除く半導体層と絶縁層の合計重量を表す。
また半導体固体電池の容量(mAh)と平均放電電圧(V)の積を算出し、さらに蓄電部の面積４ｃｍ２で除すことでμWh/cm2で表されるエネルギー密度を求めた。ここで、蓄電部の面積とは、基板および電極層を除く半導体層と絶縁層の平均面積を表す。
電圧ドロップの測定は、次のように実施した。先ず、電圧源で1.5 Vの定電圧を50秒間電池に印加することで充電を行った。その直後、回路上のスイッチ切替え等により、電圧源との接続を切断し、代わりに定負荷抵抗0.9 MΩを電池に直列に接続した。電圧計により電池電圧をモニタして、定負荷抵抗0.9 MΩ接続直後の電圧ドロップ(V)を測定した。
その結果を表３に示す。
Figure 0007010843000004
表から分かる通り、実施例にかかる半導体固体電池はエネルギー密度が向上し、電圧ドロップが抑制された。また、捕獲準位量や結晶子サイズを制御することにより、エネルギー密度が１．９１Ｗｈ／ｋｇ、１．２５μWh/cm2に到達し、電圧ドロップを０．４７Ｖとすることができた。また、第二の絶縁層および第三の絶縁層を設けることにより、エネルギー密度が２．３９Ｗｈ／ｋｇ、１.６３μWh/cm2にまでなった。
（実施例１６～２２）
Ｐ型半導体として、Ｐ型ＢａＳｉ２層を用意した。また、Ｎ型半導体としてＮ型ＢａＳｉ２層を用意した。また、第一の絶縁層としてＳｉ３Ｎ４層を用意した。
また、Ｐ型ＢａＳｉ２層およびＮ型ＢａＳｉ２層は、不純物ドープ量や粒界量を変えたものを用意した。また、Ｐ型ＢａＳｉ２層およびＮ型ＢａＳｉ２層の厚さは０．５μｍ（５００ｎｍ）に統一した。これにより、捕獲準位の導入を調整した。
また、第一の絶縁層は、Ｓｉ３Ｎ４のスパッタ条件を変えることにより、膜厚を変えたものを用意した。なお、Ｓｉ３Ｎ４膜の膜密度は９３％、比誘電率は７．５に統一した。
半導体層、絶縁層の面積は全て４cm2に統一した。準位位置については、Ｐ型半導体は１～３、Ｎ型半導体は９７～９９に統一した。
また、電極としてＡｌ電極を設けた。これにより表４に示した構造を有する半導体固体電池を作製した。
Figure 0007010843000005
（実施例２３～実施例３０）
実施例１７～実施例２０にかかる半導体固体電池に対し、表５に示す第二の絶縁層および第三の絶縁層を設けた。第二の絶縁層および第三の絶縁層は、Ｓｉ３Ｎ４層とし、膜密度９３％、比誘電率７．５に統一した。また、電極層はＡｌ層で統一した。
これにより、実施例２３～３０にかかる半導体固体電池を作製した。
Figure 0007010843000006
実施例１６～３０にかかる半導体固体電池に対して、エネルギー密度と電圧ドロップを測定した。測定方法は実施例１と同じ方法とした。その結果を表６に示した。
Figure 0007010843000007
表から分かる通り、実施例にかかる半導体固体電池はエネルギー密度が向上し、電圧ドロップが抑制された。また、捕獲準位量や結晶子サイズを制御することにより、エネルギー密度が３．０７Ｗｈ／ｋｇ、１．０４μWh/cm2にまで到達し、電圧ドロップを０．４６V以下とすることができた。また、第二の絶縁層および第三の絶縁層を設けることにより、エネルギー密度が３．７８Ｗｈ／ｋｇ、１．３０μWh/cm2にまでなった。
（実施例３１～３７）
Ｐ型半導体として、Ｐｏｌｙ－Ｓｉ（多結晶シリコン）を用意した。また、Ｎ型半導体としてＮ型ＢａＳｉ２層を用意した。また、第一の絶縁層としてＳｉＯ２層を用意した。
また、Ｐ型Ｐｏｌｙ－Ｓｉ層およびＮ型ＢａＳｉ２層は、不純物ドープ量や粒界量を変えたものを用意した。また、Ｐ型Ｐｏｌｙ－Ｓｉ層およびＮ型ＢａＳｉ２層の厚さは０．５μｍ（５００ｎｍ）に統一した。これにより、捕獲準位の導入を調整した。
また、第一の絶縁層は、ＳｉＯ２のスパッタ条件を変えることにより、膜厚を変えたものを用意した。なお、ＳｉＯ２膜の膜密度は９５％、比誘電率は３．８に統一した。
半導体層、絶縁層の面積は全て４cm2に統一した。準位位置については、Ｐ型半導体は１～３、Ｎ型半導体は９７～９９に統一した。
また、電極としてＡｌ電極を設けた。これにより表７に示した構造を有する半導体固体電池を作製した。
Figure 0007010843000008
（実施例３８～実施例４５）
実施例３２～実施例３５にかかる半導体固体電池に対し、表８に示す第二の絶縁層および第三の絶縁層を設けた。第二の絶縁層および第三の絶縁層は、ＳｉＯ２層とし、膜密度９５％、比誘電率３．８に統一した。また、電極層はＡｌ層で統一した。
これにより、実施例３８～４５にかかる半導体固体電池を作製した。
Figure 0007010843000009
実施例３１～４５にかかる半導体固体電池に対して、エネルギー密度と電圧ドロップを測定した。測定方法は実施例１と同じ方法とした。その結果を表９に示した。
Figure 0007010843000010
表から分かる通り、実施例にかかる半導体固体電池はエネルギー密度が向上し、電圧ドロップが抑制された。また、捕獲準位量や結晶子サイズを制御することにより、エネルギー密度が４．７１Ｗｈ／ｋｇ、１．４６μWh/cm2に達し、電圧ドロップを０．５０Vとすることができた。また、第二の絶縁層および第三の絶縁層を設けることにより、エネルギー密度が６．１７Ｗｈ／ｋｇ、１.７６μWh/cm2にまでなった。
また、Ｎ型半導体およびＰ型半導体の材質を変更した場合でも、捕獲準位を導入することにより、特性が向上した。
（実施例４６～５２）
Ｐ型半導体として、Ｎｉ欠損を導入したＰ型ＮｉＯ層を用意した。また、Ｎ型半導体としてＯ欠損を導入したＮ型ＴｉＯ２層を用意した。また、第一の絶縁層としてＳｉＯＮ層を用意した。
また、Ｐ型ＮｉＯ層には、Ｎｉ欠損量、準位位置、粒界量を変えたものを用意した。Ｎｉ欠損量および準位位置については、一部のＰ型ＮｉＯ層の成膜中の酸素分圧を制御することにより、Ｎｉ欠陥による準位を設けた。また、Ｐ型ＮｉＯ層の厚さは０．５μｍ（５００ｎｍ）に統一した。また、Ｎ型ＴｉＯ２層はＯ欠損量、準位位置、粒界量を変えたものを用意した。Ｏ欠損および準位位置については、一部のＮ型ＴｉＯ２層の成膜中の酸素分圧を制御することにより、Ｏ欠陥による準位を設けた。また、Ｎ型ＴｉＯ２層の厚さは０．５μｍ（５００ｎｍ）に統一した。
また、第一の絶縁層は、ＳｉＯＮのスパッタ条件を変えることにより、膜厚を変えたものを用意した。なお、ＳｉＯＮ膜の膜密度は９０％、比誘電率は７．３に統一した。
また、ＴｉＯ２層側の負電極としてＡｕ/Ｔｉを用い、ＮｉＯ層側の正電極としてＩＴＯを用いた。半導体層、絶縁層の面積は全て４cm2に統一した。準位位置については、表１０に示す範囲となるようにした。表１０に示す準位の位置は、同じものを３回測定したときに得られる最小値～最大値の範囲として表記したものである。これにより表１０に示した構造を有する半導体固体電池を作製した。
Figure 0007010843000011
（実施例５３～実施例６０）
実施例４６～実施例５２にかかる半導体固体電池に対し、表１１に示す第二の絶縁層および第三の絶縁層を設けた。第二の絶縁層および第三の絶縁層は、ＳｉＯＮ層とし、膜密度９０％、比誘電率７．３に統一した。また、電極層はＴｉＯ２層側の負電極としてＡｕ/Ｔｉ、ＮｉＯ層側の正電極としてＩＴＯで統一した。
これにより、実施例５３～６０にかかる半導体固体電池を作製した。
Figure 0007010843000012
（比較例１）
次のようにして、金属酸化物半導体材料と絶縁材料を混合した薄膜を用いて、半導体固体電池を作製した。脂肪酸チタンとシリコーンオイルを溶媒に混合して撹拌し作製した塗布液をスピンコートし、充電層（１μm）を形成した。乾燥した後に３５０℃で３０分加熱し、ＴｉＯ２とシリコーンの混合膜を得た。さらに、波長２５４nm、強度２０ｍＷ/cm2の紫外線照射を約４０分間行い、捕獲準位を導入した。充電層の上部にブロック層ＮｉＯ(１５０nm)を成膜した。正負電極共にＩＴＯを使用し、充電層やブロック層の面積は４cm2とした。こうして、比較例１としての半導体固体電池を作製した。
実施例４６～６０と比較例１にかかる半導体固体電池に対して、エネルギー密度と電圧ドロップを測定した。測定方法は実施例１と同じ方法とした。その結果を表１２に示した。
Figure 0007010843000013
表から分かる通り、実施例４７～５１、５３～６０にかかる半導体固体電池は比較例１と比べてエネルギー密度が向上し、電圧ドロップを抑制できた。また、深い捕獲準位を導入することにより、エネルギー密度が３．１２Wh/kg以上、２．４μWh/cm2にまで到達し、電圧ドロップを0.35Vにまで抑えることができた。実施例１～４５と比べても、蓄電部の面積を４ｃｍ２で統一させて求めたμWh/kgのエネルギー密度を向上させることができた。Wh/kg単位のエネルギー密度については、実施例１～４５と比べると最大性能値が劣るものもある。これは、用いた半導体材料、絶縁層材料の違いから膜密度に差が生じたためと考えられる。
また、図８に実施例４９における電圧ドロップを測定した際の放電曲線を示した。放電曲線を示す図８のグラフでは、横軸が時間を示し、縦軸が電池電圧を示す。横軸に示す時間では、放電開始時、つまり電池の接続を電圧源（1.5 Vの定電圧）との接続から定負荷抵抗（0.9 MΩ）との接続へ切替えた時点をゼロとした。図８が示すとおり、放電開始時（時間：0 sec）に電池電圧が1.5 Vから1.01 Vに急速に低下する。電圧の低下量を電圧ドロップＤと表す。
図８から分かる通り、電圧ドロップＤが抑制されると、放電開始直後からの動作電圧を高くすることができる。これは電池容量を高くすることにも繋がる。また、実施例５３～６０が示すとおり、第二の絶縁層および第三の絶縁層を設けることにより、エネルギー密度が３．９９Wh/kg、３.１２μWh/cm2にまで達した。
（実施例６１～６７）
Ｐ型半導体として、Fe/Siの組成比を制御したＰ型β-FeSi2層を用意した。また、Ｎ型半導体としてＮ型ＴｉＯ２層を用意した。また、第一の絶縁層としてＨｆＯ２層を用意した。
Ｐ型β-FeSi2層には、ＦｅターゲットとＳｉターゲットを用いた共蒸着により形成した。また、共蒸着はFe : Si = 1 : 2、またはFe : Si = 1 : 2.25と蒸着レートを調整し、フォーミングガス中で、８００℃、５分間の熱処理を行った。これによりFe/Si組成比、準位位置、粒界量を変えたものを用意した。また、Ｐ型β-FeSi2層の厚さは０．５μｍ（５００ｎｍ）に統一した。
Ｎ型ＴｉＯ２層はＯ欠損量、準位位置、粒界量を変えたものを用意した。Ｎ型ＴｉＯ２層は一部、真空雰囲気中で熱処理することにより、Ｏ欠陥による準位を設けた。また、Ｎ型ＴｉＯ２層の厚さは０．５μｍ（５００ｎｍ）に統一した。
また、第一の絶縁層は、ＨｆＯ２のスパッタ条件を変えることにより、膜厚を変えたものを用意した。なお、ＨｆＯ２膜の膜密度は９５％、比誘電率は２５.０に統一した。
また、ＴｉＯ２層側の負電極としてＡｕ/Ｔｉを用い、β-FeSi2層側の正電極としてＩＴＯを用いた。半導体層、絶縁層の面積は全て４cm2に統一した。準位位置については、表１３に示す範囲となるようにした。これにより表１３に示した構造を有する半導体固体電池を作製した。
Figure 0007010843000014
実施例６１～６７にかかる半導体固体電池に対して、エネルギー密度と電圧ドロップを測定した。測定方法は実施例１と同じ方法とした。その結果を表１４に示した。
Figure 0007010843000015
表から分かる通り、実施例６２～６６にかかる半導体固体電池はエネルギー密度が向上し、電圧ドロップが抑制された。また、捕獲準位を深い準位に導入することにより、エネルギー密度が２．０９Wh/kg、２．０４μWh/cm2にまで到達し、電圧ドロップを０．３３Vにまで抑えることができた。
（実施例６８～７４）
Ｐ型半導体として、Ｐ型ａ－Ｓｉ：Ｈを用意した。また、Ｎ型半導体としてＮ型ＴｉＯ２層を用意した。また、第一の絶縁層としてＨｆＯ２層を用意した。
また、Ｐ型ａ－Ｓｉ：Ｈ層はジボラン（Ｂ２Ｈ６）ガスを用いたプラズマＣＶＤ法により成膜し、不純物ドープ量、準位位置、粒界量を変えたものを用意した。また、Ｐ型ａ－Ｓｉ：Ｈ層およびＮ型ＴｉＯ２層の厚さは０．５μｍ（５００ｎｍ）に統一した。
Ｎ型ＴｉＯ２層は、次のようにしてＴｉＯ２半導体にＯ欠陥による準位を設けた。実施例６８及び６９では、成膜後のアニールにより酸素欠損を設けた。実施例７０～７４では、Ｎ型ＴｉＯ２層の表面をレーザ処理することにより、表層付近にのみＯ欠陥による準位を設けた。
また、第一の絶縁層は、ＳｉＯ２のスパッタ条件を変えることにより、膜厚を変えたものを用意した。なお、ＨｆＯ２膜の膜密度は９５％、比誘電率は２５に統一した。
また、ＴｉＯ２層側の負電極としてＡｕ/Ｔｉを用い、ａ－Ｓｉ：Ｈ層側の正電極としてＩＴＯを用いた。半導体層、絶縁層の面積は全て４cm2に統一した。準位位置については、表１５及び表１６に示す範囲となるようにした。これにより表１５、１６に示した構造を有する半導体固体電池を作製した。
Figure 0007010843000016
Figure 0007010843000017
実施例６８～７４にかかる半導体固体電池に対して、エネルギー密度と電圧ドロップを測定した。測定方法は実施例１と同じ方法とした。その結果を表１７に示した。
Figure 0007010843000018
表から分かる通り、実施例６９～７３にかかる半導体固体電池はエネルギー密度が向上し、電圧ドロップが抑制された。また、捕獲準位を深い準位に導入することにより、エネルギー密度が５．７４Wh/kg、２．８８μWh/cm2に達し、電圧ドロップを０．３７Vまで抑えることができた。
（実施例７５及び７６）
実施例４のＮ型半導体層を実施例４９のＮ型半導体層に置き換えた半導体固体電池を実施例７５として作製した。また、実施例４のＰ型半導体層を実施例４９のＰ型半導体層に置き換えた半導体固体電池を実施例７６として作製した。
実施例７５及び７６にかかる半導体固体電池に対して、エネルギー密度と電圧ドロップを測定した。測定方法は実施例１と同じ方法とした。その結果を表１８に示した。
Figure 0007010843000019
表から分かる通り、実施例７５及び７６にかかる半導体固体電池はエネルギー密度が向上し、電圧ドロップが抑制された。Ｎ型半導体層およびＰ型半導体層のいずれかの一層のみ捕獲準位位置を深くすることでもエネルギー密度向上、電圧ドロップ抑制を確認することができた。
また、第一の絶縁層、第二の絶縁層、第三の絶縁層を制御することによって特性が向上した。また、Ｎ型半導体およびＰ型半導体の材質を変えたとしても捕獲準位を導入することにより、特性が向上した。
以上に説明した少なくとも１つの実施形態及び実施例によると、Ｎ型半導体とＰ型半導体と第一の絶縁層とを含み、第一の絶縁層がＮ型半導体とＰ型半導体との間に設けられている半導体固体電池が提供される。この半導体固体電池は、高いエネルギー密度を有しており、且つ電圧ドロップが少ない。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
以下に本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］ Ｎ型半導体とＰ型半導体との間に第一の絶縁層を設けた半導体固体電池。
［２］ 前記第一の絶縁層は膜厚が３ｎｍ以上３０μｍ以下、かつ比誘電率が５０以下である［１］記載の半導体固体電池。
［３］ 前記第一の絶縁層の比誘電率が１０以下である［２］に記載の半導体固体電池。
［４］ 前記第一の絶縁層は膜密度が真密度の６０％以上である［１］ないし［３］のいずれか１つに記載の半導体固体電池。
［５］ 前記Ｎ型半導体および前記Ｐ型半導体の少なくとも一方は、金属シリサイド、金属酸化物、アモルファスシリコン、結晶シリコン、多結晶シリコン、単結晶シリコンからなる群より選ばれる１種からなる［１］ないし［４］のいずれか１つに記載の半導体固体電池。
［６］ 前記Ｎ型半導体または前記Ｐ型半導体は、電子または正孔の捕獲準位を導入している［１］ないし［５］のいずれか１つに記載の半導体固体電池。
［７］ 前記Ｎ型半導体は、前記Ｎ型半導体におけるバンドギャップを１００としたとき、５０以上９０以下の範囲に前記電子の捕獲準位が導入されている［６］に記載の半導体固体電池。
［８］ 前記Ｐ型半導体は、前記Ｐ型半導体におけるバンドギャップを１００としたとき、１０以上５０以下の範囲に前記正孔の捕獲準位が導入されている［６］又は［７］に記載の半導体固体電池。
［９］ 前記Ｎ型半導体および前記Ｐ型半導体にそれぞれ電極が設けられている［１］ないし［８］のいずれか１つに記載の半導体固体電池。
［１０］ 前記Ｎ型半導体と前記電極との間に第二の絶縁層が設けられている、または前記Ｐ型半導体と前記電極との間に第三の絶縁層が設けられている、または前記Ｎ型半導体と前記電極との間に前記第二の絶縁層が設けられていると共に前記Ｐ型半導体と前記電極との間に前記第三の絶縁層とのが設けられている［９］記載の半導体固体電池。
［１１］ 前記第二の絶縁層および前記第三の絶縁層の少なくとも一方は膜厚が３０ｎｍ以下、かつ比誘電率が５０以下である［１０］に記載の半導体固体電池。
［１２］ 前記第二の絶縁層および前記第三の絶縁層の少なくとも一方の比誘電率が１０以下である［１１］に記載の半導体固体電池。

Claims (9)

  1. Ｎ型半導体とＰ型半導体との間に第一の絶縁層を設けた、前記第一の絶縁層は膜厚が３ｎｍ以上３０μｍ以下、かつ比誘電率が１０以下であり、前記第一の絶縁層は金属酸化物、金属窒化物、絶縁性樹脂から選ばれる１種または２種以上であり、前記Ｎ型半導体または前記Ｐ型半導体は１０ １７ ｃｍ －３ ～１０ ２２ ｃｍ －３ の範囲内の電子または正孔の捕獲準位を導入している半導体固体電池。
  2. 前記第一の絶縁層は膜密度が真密度の６０％以上である請求項１に記載の半導体固体電池。
  3. 前記Ｎ型半導体および前記Ｐ型半導体の少なくとも一方は、金属シリサイド、金属酸化物、アモルファスシリコン、結晶シリコン、多結晶シリコン、単結晶シリコンからなる群より選ばれる１種からなる請求項１又は２に記載の半導体固体電池。
  4. 前記Ｎ型半導体は、前記Ｎ型半導体におけるバンドギャップを１００としたとき、５０以上９０以下の範囲に前記電子の捕獲準位が導入されている請求項１ないし請求項３の何れか１項に記載の半導体固体電池。
  5. 前記Ｐ型半導体は、前記Ｐ型半導体におけるバンドギャップを１００としたとき、１０以上５０以下の範囲に前記正孔の捕獲準位が導入されている請求項１ないし請求項４の何れか１項に記載の半導体固体電池。
  6. 前記Ｎ型半導体および前記Ｐ型半導体にそれぞれ電極が設けられている請求項１ないし請求項５のいずれか１項に記載の半導体固体電池。
  7. 前記Ｎ型半導体と前記電極との間に第二の絶縁層が設けられている、または前記Ｐ型半導体と前記電極との間に第三の絶縁層が設けられている、または前記Ｎ型半導体と前記電極との間に前記第二の絶縁層が設けられていると共に前記Ｐ型半導体と前記電極との間に前記第三の絶縁層が設けられている請求項６記載の半導体固体電池。
  8. 前記第二の絶縁層および前記第三の絶縁層の少なくとも一方は膜厚が３０ｎｍ以下、かつ比誘電率が５０以下である請求項７に記載の半導体固体電池。
  9. 前記第二の絶縁層および前記第三の絶縁層の少なくとも一方の比誘電率が１０以下である請求項８に記載の半導体固体電池。
JP2018558077A 2016-12-21 2017-12-21 半導体固体電池 Active JP7010843B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016247739 2016-12-21
JP2016247739 2016-12-21
PCT/JP2017/046002 WO2018117235A1 (ja) 2016-12-21 2017-12-21 半導体固体電池

Publications (2)

Publication Number Publication Date
JPWO2018117235A1 JPWO2018117235A1 (ja) 2019-10-31
JP7010843B2 true JP7010843B2 (ja) 2022-01-26

Family

ID=62626756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018558077A Active JP7010843B2 (ja) 2016-12-21 2017-12-21 半導体固体電池

Country Status (5)

Country Link
US (1) US11600866B2 (ja)
JP (1) JP7010843B2 (ja)
KR (1) KR102282074B1 (ja)
CN (1) CN110024154B (ja)
WO (1) WO2018117235A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7244386B2 (ja) * 2019-07-30 2023-03-22 株式会社Uacj 半導体電池、負極材、正極材及び半導体電池の製造方法
JP7346275B2 (ja) 2019-12-18 2023-09-19 株式会社東芝 半導体固体電池

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012046325A1 (ja) 2010-10-07 2012-04-12 グエラテクノロジー株式会社 二次電池
WO2013179471A1 (ja) 2012-05-31 2013-12-05 株式会社日本マイクロニクス 量子電池の試験用半導体プローブ、試験装置及び試験方法
US20150270329A1 (en) 2014-03-24 2015-09-24 Panasonic Intellectual Property Management Co., Ltd. Electricity storage device and method for manufacturing electricity storage device
JP2016014128A (ja) 2014-06-09 2016-01-28 出光興産株式会社 二次電池及びそれに用いる構造体
JP2017182969A (ja) 2016-03-29 2017-10-05 イムラ・ジャパン株式会社 二次電池及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338649A (ja) 2000-05-29 2001-12-07 Toshiba Corp 非水電解液二次電池用正極材料およびそれを用いた非水電解液二次電池
WO2009081594A1 (ja) * 2007-12-26 2009-07-02 Panasonic Corporation 非水電解質二次電池
WO2013183132A1 (ja) * 2012-06-06 2013-12-12 株式会社日本マイクロニクス 固体型二次電池の電極構造
JP2014154223A (ja) 2013-02-05 2014-08-25 Ricoh Co Ltd 二次電池モジュールおよび太陽電池−二次電池一体型給電素子
JP2016028408A (ja) * 2014-03-24 2016-02-25 パナソニックＩｐマネジメント株式会社 蓄電素子及び蓄電素子の製造方法
JP6854100B2 (ja) * 2016-08-31 2021-04-07 株式会社日本マイクロニクス 二次電池

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012046325A1 (ja) 2010-10-07 2012-04-12 グエラテクノロジー株式会社 二次電池
US20130224596A1 (en) 2010-10-07 2013-08-29 Guala Technology Co., Ltd. Secondary cell
WO2013179471A1 (ja) 2012-05-31 2013-12-05 株式会社日本マイクロニクス 量子電池の試験用半導体プローブ、試験装置及び試験方法
US20150270329A1 (en) 2014-03-24 2015-09-24 Panasonic Intellectual Property Management Co., Ltd. Electricity storage device and method for manufacturing electricity storage device
JP2015195335A (ja) 2014-03-24 2015-11-05 パナソニックＩｐマネジメント株式会社 蓄電素子及び蓄電素子の製造方法
JP2016014128A (ja) 2014-06-09 2016-01-28 出光興産株式会社 二次電池及びそれに用いる構造体
JP2017182969A (ja) 2016-03-29 2017-10-05 イムラ・ジャパン株式会社 二次電池及びその製造方法

Also Published As

Publication number Publication date
US11600866B2 (en) 2023-03-07
KR20190076013A (ko) 2019-07-01
JPWO2018117235A1 (ja) 2019-10-31
WO2018117235A1 (ja) 2018-06-28
CN110024154B (zh) 2023-06-20
US20190296401A1 (en) 2019-09-26
KR102282074B1 (ko) 2021-07-27
CN110024154A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
US10283776B2 (en) Electrode material, and electrode layer, battery, and electrochromic device using the electrode material
Huang et al. The role of Ag in aqueous solution processed (Ag, Cu) 2 ZnSn (S, Se) 4 kesterite solar cells: antisite defect elimination and importance of Na passivation
Tao et al. Co-electrodeposited Cu 2 ZnSnS 4 thin-film solar cells with over 7% efficiency fabricated via fine-tuning of the Zn content in absorber layers
Teranishi et al. Low‐Temperature High‐Rate Capabilities of Lithium Batteries via Polarization‐Assisted Ion Pathways
JP6438249B2 (ja) 電極材料およびそれを用いた電極層、電池並びにエレクトロクロミック素子
TWI455333B (zh) 太陽能電池
JP7010843B2 (ja) 半導体固体電池
IL138173A (en) PN junction from diamond to diode and method of forming it
KR20140121463A (ko) 프닉타이드 흡수체 필름 및 발광체 필름 간의 감소된 전도 밴드 옵셋을 가진 광발전 장치의 제조 방법
Dou et al. Optimization of Doping Cd Te with Group-V Elements: A First-Principles Study
JP2018101560A (ja) 半導体固体電池
JP6977929B2 (ja) 半導体固体電池
Shen et al. A new technique for evaluating stacked nanosheet inner spacer TDDB reliability
JP7346275B2 (ja) 半導体固体電池
Serralta-Macías et al. Energy storage performance in lead-free antiferroelectric 0.92 (Bi0. 54Na0. 46) TiO3-0.08 BaTiO3 ultrathin films by pulsed laser deposition
Qasem et al. Effective role of the SnO2 cap layer thickness in improving the structural morphology, optical properties and enhancing the photovoltaic performance of fabricated n-SnO2/n-CdS/p-Si solar cells
KR101922065B1 (ko) 박막 태양전지의 제조방법
Gao et al. Annealing temperature dependent electrical properties and leakage current transport mechanisms in atomic layer deposition-derived Al2O3-incorporated HfO2/Si gate stack
Victor et al. Growth and electrical characterization of laser ablated highly oriented zirconium titanate thin films in a metal–oxide semiconductor configuration
Triyoso et al. Lanthanum aluminate by atomic layer deposition and molecular beam epitaxy
US11705288B1 (en) Polymer capacitors that mitigate anomalous charging current
US11610903B2 (en) Capacitive memory structure, functional layer, electronic device, and methods thereof
JP2010177278A (ja) 可変容量素子
Shi et al. An investigation into ultra-thin pseudobinary oxide (TiO 2) x (Al 2 O 3) 1-x films as high-k gate dielectrics
Su et al. Effect of Sintering Temperature on the Microstructural Evolution of Zno Varistors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220113

R150 Certificate of patent or registration of utility model

Ref document number: 7010843

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150