KR20150024425A - 디바이스형 산란측정 오버레이 타겟 - Google Patents

디바이스형 산란측정 오버레이 타겟 Download PDF

Info

Publication number
KR20150024425A
KR20150024425A KR20157001960A KR20157001960A KR20150024425A KR 20150024425 A KR20150024425 A KR 20150024425A KR 20157001960 A KR20157001960 A KR 20157001960A KR 20157001960 A KR20157001960 A KR 20157001960A KR 20150024425 A KR20150024425 A KR 20150024425A
Authority
KR
South Korea
Prior art keywords
grating structures
target
layer
grating
overlay
Prior art date
Application number
KR20157001960A
Other languages
English (en)
Other versions
KR102114512B1 (ko
Inventor
블라디미르 레빈스키
다니엘 칸델
에란 아미트
Original Assignee
케이엘에이-텐코 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이-텐코 코포레이션 filed Critical 케이엘에이-텐코 코포레이션
Publication of KR20150024425A publication Critical patent/KR20150024425A/ko
Application granted granted Critical
Publication of KR102114512B1 publication Critical patent/KR102114512B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/26—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes
    • G01B11/27—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes
    • G01B11/272—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes using photoelectric detection means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/47—Scattering, i.e. diffuse reflection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

하나의 실시예에서, 기판의 둘 이상의 연속 층들 사이 또는 기판의 단일 층 상의 둘 이상의 개별적으로 생성된 패턴들 사이의 오버레이 오차를 검출하기 위한 반도체 타겟이 개시된다. 타겟은, 검사 툴에 의해 분석가능한 굵은 피치를 갖는 복수의 제1 그레이팅 구조물들, 및 제1 그레이팅 구조물들에 관련하여 위치된 복수의 제2 그레이팅 구조물들을 포함한다. 제2 그레이팅 구조물들은 굵은 피치보다 더 작은 미세 피치를 갖고, 제1 및 제2 그레이팅 구조물들은 둘 다 기판의 둘 이상의 연속 층들에 또는 기판의 단일 층 상의 둘 이상의 개별적으로 생성된 패턴들 사이에 형성된다. 제1 및 제2 그레이팅은 전부 미리 정의된 설계 규칙 사양에 따르는 피처 치수를 갖는다.

Description

디바이스형 산란측정 오버레이 타겟{DEVICE-LIKE SCATTEROMETRY OVERLAY TARGETS}
관련 출원에 대한 상호 참조
본 출원은 다음 우선권 출원들, 즉 (i) Daniel Kandel 등에 의해 2012년 6월 26일 출원되고 발명의 명칭이 "Device-Like Scatterometry Targets"인 미국 가출원 번호 제61/664,453호, 및 (ii) Vladimir Levinski 등에 의해 2013년 3월 15일 출원되고 발명의 명칭이 "Device-Like Scatterometry Overlay Targets"인 미국 가출원 번호 제61/792,674호의 이점을 주장하며, 이들 출원은 모든 목적에 대하여 그 전체가 참조에 의해 여기에 포함된다.
본 발명은 일반적으로 반도체 제조 프로세스에 사용되는 오버레이(overlay) 측정 기술에 관한 것이다. 보다 상세하게는, 본 발명은 반도체 웨이퍼 스택의 상이한 층들 또는 동일 층 상의 상이한 패턴들 사이의 정렬 오차를 측정하기 위한 기술에 관련된다.
오버레이 측정은 일반적으로, 제1 패터닝된 층이 그 위에 또는 아래에 배치된 제2 패터닝된 층에 관련하여 얼마나 정확하게 정렬되는지 또는 제1 패턴이 동일 층 상에 배치된 제2 패턴에 관련하여 얼마나 정확하게 정렬되는지 명시한다. 오버레이 오차(overlay error)는 통상적으로 워크피스(예를 들어, 반도체 웨이퍼)의 하나 이상의 층 상에 형성된 구조물들을 갖는 오버레이 타겟을 이용해 결정된다. 구조물은 그레이팅(grating)의 형태를 취할 수 있고, 이들 그레이팅은 주기적일 수 있다. 2개의 층들 또는 패턴들이 적절하게 형성된다면, 하나의 층 또는 패턴 상의 구조물은 다른 층 또는 패턴 상의 구조물에 대해 정렬되는 경향이 있다. 2개의 층들 또는 패턴들이 적절하게 형성되지 않는다면, 하나의 층 또는 패턴 상의 구조물은 다른 층 또는 패턴 상의 구조물에 대해 오정렬되거나 오프셋되는 경향이 있다.
개선된 오버레이 타겟 뿐만 아니라, 오버레이를 측정 및 결정하기 위한 기술 및 장치에 대한 필요성이 계속해서 존재한다.
다음은 본 발명의 특정 실시예의 기본 이해를 제공하기 위하여 본 개시의 단순화된 요약을 제시한다. 이 요약은 본 개시의 광범위한 개요가 아니고, 본 발명의 핵심/중요 요소를 나타내는 것도 또는 본 발명의 범위를 기술하는 것도 아니다. 이 요약의 유일한 목적은, 나중에 제시되는 보다 상세한 설명에 대한 서론으로서 여기에 개시되는 일부 개념을 단순화된 형태로 제시하는 것이다.
일반적으로, 본 발명의 특정 실시예는 산란측정(scatterometry) 유형의 검사 프로세스를 용이하게 하도록 배열되는 그레이팅을 갖는 타겟을 포함한다. 그레이팅은 2개의 스케일, 즉 굵은(coarse) 피치 및 미세(fine) 피치를 특징으로 할 수 있다. 미세 피치는 설계 규칙(design rule)에 따른 피치이고, 굵은 그레이팅 및 미세 그레이팅을 포함한 전체 그레이팅도 또한 설계 규칙에 따른 그레이팅을 형성하며, 이의 듀티 사이클은 굵은 피치 크기에 대응하는 주기에 따라 변한다. 하나의 주기 내의 이 변화는 연속적이거나 불연속적일 수 있다.
하나의 실시예에서, 기판의 둘 이상의 연속 층들 사이 또는 기판의 단일 층 상의 둘 이상의 개별적으로 생성된 패턴들 사이의 오버레이 오차를 검출하기 위한 반도체 타겟이 개시된다. 타겟은 적어도, 검사 툴에 의해 분석가능한(resolvable) 굵은 피치를 갖는 복수의 제1 그레이팅 구조물들 및 제1 그레이팅 구조물들에 관련하여 위치된 복수의 제2 그레이팅 구조물들을 포함한다. 제2 그레이팅 구조물들은 굵은 피치보다 더 작은 미세 피치를 갖고, 제1 및 제2 그레이팅 구조물들은 둘 다 기판의 둘 이상의 연속 층들에 또는 기판의 단일 층 상의 둘 이상의 개별적으로 생성된 패턴들 사이에 형성된다. 제1 및 제2 그레이팅은 전부 미리 정의된 설계 규칙 사양에 따르는 피처(feature) 치수를 갖는다.
특정 구현에서, 굵은 피치는 제2 그레이팅 구조물들을 갖지 않고 미리 정의된 설계 규칙 사양에 따르지 않으면서, 제1 및 제2 그레이팅 구조물의 복수의 공간들은 미리 정의된 설계 규칙 사양을 따르도록, 제2 그레이팅 구조물들이 제1 그레이팅 구조물들의 각 쌍 사이에 배열된다. 다른 구현에서, 듀티 사이클은 제1 및 제2 그레이팅 구조물들 사이에 달라진다. 또다른 양상에서, 제1 및 제2 그레이팅 구조물들은 복수의 상이한 임계 치수(CD; critical dimension) 값을 갖는다. 부가의 양상에서, 제1 그레이팅 구조물들은 선폭 및 간격 폭에 대한 제1 CD 값 세트를 갖고, 제2 그레이팅 구조물들은 선폭 및 간격 폭에 대한 제2 CD 값 세트를 갖는다. 제2 CD 값 세트는 제1 CD 값 세트와 상이하다. 또 부가의 양상에서, 제1 CD 값 세트는 굵은 피치의 사이클에 걸쳐 달라진다.
다른 실시예에서, 제1 및 제2 그레이팅 구조물들은, 기판의 둘 이상의 연속 층들에 또는 기판의 단일 층 상의 둘 이상의 개별적으로 생성된 패턴들 사이에 형성된 복수의 홀(hole)들이고, 이러한 홀들은 상이한 복수의 CD 값들을 갖는다. 다른 실시예에서, 굵은 피치는, 제1 및 제2 그레이팅으로부터의 1차 회절을 강화시키는 반면 다른 회절 차수를 최소화하도록 선택된다. 부가의 양상에서, 제1 및 제2 그레이팅은 둘 다 제1 층 그리고 제1 층과 상이한 제2 층에 형성되고, 제1 및 제2 CD 값 세트는 산란측정 검사 프로세스 동안 제1 층과 제2 층 둘 다에서 제1 및 제2 그레이팅으로부터 측정된 신호의 진폭을 균등화(equalize)하도록 선택된다.
다른 실시예에서, 본 발명은 기판의 둘 이상의 연속 층들 사이 또는 기판의 단일 층 상의 둘 이상의 개별적으로 생성된 패턴들 사이의 오버레이 오차를 검출하기 위한 반도체 타겟을 제조하는 방법에 관한 것이다. 방법은, 상기 기재한 타겟의 하나 이상을 형성하는 것을 포함한다.
다른 실시예에서, 본 발명은 기판의 둘 이상의 연속 층들 사이 또는 기판의 단일 층 상의 둘 이상의 개별적으로 생성된 패턴들 사이의 오버레이 오차를 검출하기 위한 장치에 관한 것이다. 장치는, 검사 장치에 의해 분석가능한 굵은 피치를 갖는 복수의 제1 그레이팅 구조물들 및 제1 그레이팅 구조물들에 관련하여 위치된 복수의 제2 그레이팅 구조물들을 포함한 오버레이 타겟으로부터 산란측정 신호를 획득하기 위한, 적어도 산란측정 모듈을 포함하며, 제2 그레이팅 구조물들은 굵은 피치보다 더 작은 미세 피치를 갖고, 제1 및 제2 그레이팅 구조물들은 둘 다 기판의 둘 이상의 연속 층들에 또는 기판의 단일 층 상의 둘 이상의 개별적으로 생성된 패턴들 사이에 형성된다. 장치는 획득된 산란측정 신호를 분석함으로써 이러한 타겟 내의 오버레이 오차를 결정하도록 구성된 프로세서를 더 포함한다. 특정 구현에서, 산란측정 모듈은, 오버레이 타겟에 걸쳐 방사선(radiation)을 스캔하도록 배향된 조명 모듈, 및 오버레이 타겟에 걸쳐 스캔된 방사선에 응답하여 오버레이 타겟으로부터 산란된 산란측정 신호를 검출하도록 배향된 하나 이상의 검출기를 포함하고, 조명 모듈은 대물 렌즈 및 대물 렌즈와 오버레이 타겟 사이에 위치된 고체 잠입 렌즈를 포함한다. 하나의 양상에서, 고체 잠입 렌즈는 평면인 전면(front surface)을 갖는 무수차 렌즈(aplanatic lens)이다.
본 발명의 이들 및 기타 특징은 본 발명의 실시예의 다음 설명 및 첨부 도면에서 보다 상세하게 제시될 것이며, 첨부 도면은 예로써 본 발명의 원리를 예시한다.
도 1은 설계 규칙에 따르지 않는 치수를 갖는 산란측정 오버레이(SCOL; scatterometry overlay) 타겟의 그레이팅의 상부 평면도이다.
도 2는 설계 규칙에 따르는 미세 세그먼트 및 설계 규칙에 따르지 않는 굵은 세그먼트를 갖는 그레이팅의 상부 평면도이다.
도 3은 본 발명의 제1 실시예에 따른 디바이스형(device-like) SCOL 타겟의 도면이다.
도 4는 본 발명의 하나의 실시예에 따라, 표준 대형 피치 그레이팅이 디바이스형 SCOL 그레이팅으로 어떻게 변환될 수 있는지의 제1 예를 예시한다.
도 5는 본 발명의 다른 실시예에 따라, 표준 대형 피치 그레이팅이 디바이스형 SCOL 그레이팅으로 어떻게 변환될 수 있는지의 제2 예를 예시한다.
도 6a는 본 발명의 하나의 실시예에 따라, 패터닝된 상부 층(L2)이 패터닝된 하부 층(L1)으로부터 미리 정의된 오프셋(+f) 만큼 오프셋된 것의 측면도이다.
도 6b는 본 발명의 하나의 실시예에 따라, 패터닝된 상부 층(L2)이 패터닝된 하부 층(L1)으로부터 미리 정의된 오프셋(+f) 및 오버레이 오차(+ε)만큼 오프셋된 것의 측면도이다.
도 6c는 본 발명의 하나의 실시예에 따라, 패터닝된 상부 층(L2)이 패터닝된 하부 층(L1)으로부터 미리 정의된 오프셋(-f)만큼 오프셋된 것의 측면도이다.
도 6d는 본 발명의 하나의 실시예에 따라, 패터닝된 상부 층(L2)이 패터닝된 하부 층(L1)으로부터 미리 정의된 오프셋(-f) 및 오버레이 오차(+ε)만큼 오프셋된 것의 측면도이다.
도 7은 본 발명의 하나의 실시예에 따라 오버레이 오차를 결정하기 위한 절차를 예시한 흐름도이다.
도 8은 본 발명의 디바이스형 SCOL 타겟이 측정될 수 있는 측정 시스템의 도면이다.
도 9는 본 발명의 대안의 실시예에 따라 상이한 형상을 갖는 복수의 홀들로 형성된 디바이스형 타겟을 예시한다.
도 10a는 상이한 층들에 디바이스형 그레이팅을 갖는 층 스택의 측면도이다.
도 10b는 디바이스형 타겟 그레이팅에 추가된 추가의 CD의 함수로서 강도를 예시한 그래프이다.
이제 본 발명의 특정 실시예를 상세하게 참조할 것이다. 이 실시예의 예가 첨부 도면에 예시되어 있다. 본 발명은 이 특정 실시예에 관련하여 기재될 것이지만, 본 발명을 하나의 실시예에 한정하고자 하는 것이 아님을 이해하여야 할 것이다. 반대로, 첨부된 청구항에 의해 정의된 본 발명의 사상 및 범위 내에 포함될 수 있듯이 대안, 수정, 및 등가물을 커버하도록 의도된다. 다음의 설명에서, 본 발명의 철저한 이해를 제공하기 위하여 다수의 구체적 세부사항들이 서술된다. 본 발명은 이들 구체적 세부사항들의 일부 또는 전부 없이도 실시될 수 있다. 다른 경우로, 본 발명을 불필요하게 모호하게 하지 않기 위하여 잘 알려진 프로세스 동작은 상세하게 기재되지 않았다.
산란측정 오버레이(SCOL; Scatterometry overlay) 타겟은 2개의 상이한 제조 층들 또는 동일 층의 2개의 개별적으로 생성된 패턴들에 형성된 2개의 그레이팅을 포함할 수 있다. 이러한 그레이팅 사이의 정렬을 측정하도록, 입사 광이 SCOL 그레이팅으로부터 산란될 수 있고, 산란된 광에 기초하여 스펙트럼이 SCOL 그레이팅으로부터 측정 및 획득된다. 그 다음, 2개의 그레이팅으로부터 측정되는 스펙트럼은 여기에 더 기재되는 바와 같이 오버레이 오차를 결정하는데 사용될 수 있다.
현행 SCOL 타겟은, 400nm 만큼 큰 공간 또는 피처(feature)를 포함할 수 있는, 비-설계-규칙(non-design-rule) 타겟이다. 통상의 SCOL 타겟은 여러 셀들을 가지며, 셀들의 각각은 적어도 2개의 그레이팅(측정될 층들 각각에 하나씩)을 포함한다. 이들 층 중 하나에서의 그레이팅(100)의 상부도가 도 1에 예시되어 있다. 이 그레이팅은 설계 규칙에 따르지 않는 치수를 갖는다. 예를 들어, 수십 나노미터 크기인 설계 규칙 피처에 반해, 이 타겟(100)에서 피처 또는 공간의 통상의 크기는 수백 나노미터일 수 있다.
SCOL 타겟의 피처는 또한 도 2에 예시된 바와 같이 보다 나은 프로세스 적합성(compatibility)을 위해 분할될 수 있다. 예를 들어, 도 2의 SCOL 타겟(200)은 수십 나노미터 정도인 미세 분할 피치(202)를 가지며, 이는 디바이스에 대한 현행 설계 규칙과 유사한 것이다. 그러나, SCOL 타겟(200)은 또한, 이러한 분할된 타겟에, 예를 들어 수백 나노미터의 크기를 갖는, 설계 규칙에 따르지 않는 공간(204)도 포함한다. 따라서, 이 분할된 SCOL 타겟(200)은 반드시 대응하는 디바이스와 동일한 오버레이를 갖는 것이 여전히 아니며, 이러한 오버레이는 또한 프로세스 영향으로 인해 왜곡되고 노이지(noisy)될 수 있다.
본 발명의 특정 실시예는 설계 규칙의 미리 정의된 세트를 모두 충족하는 피처 치수를 갖는 그레이팅을 갖는 타겟을 제공한다. 도 3은 본 발명의 제1 실시예에 따른 SCOL 타겟(300)의 도면이다. 도시된 바와 같이, SCOL 타겟은, 미리 정의된 설계 규칙에 따르는 조밀하게 패킹된 피처들로 각각 채워진 공간을 갖는 격리된 피처들(예를 들어, 306a, 306b, 306c) 사이의 굵은 피치(304)를 포함한다. 예를 들어, 밀집(dense) 피처들(308a~308d)은, 굵은 피치와 조밀하게 패킹된 피처(미세 피치를 가짐)가 모두 설계 규칙에 따르도록, 격리된 피처들(306a 및 306b) 사이에 위치된다.
듀티 사이클은, 밀집 피처와 격리된 피처 사이에(또는 이들에 걸쳐), 그 뿐만 아니라 전체 타겟 그레이팅에 대하여 달라질 수 있다(예를 들어, 그레이팅은 굵은 피치 크기에 대응하는 주기를 가지고 변하는 듀티 사이클을 가짐). 미세 피치는 광학 툴에 의해 분해되지 않으므로, 광학 디바이스는 600nm 보다 클 수 있는 굵은 피치만 볼 것이다. 이 타겟(300)에서(도 1 및 도 2의 타겟과 비교하여), 모든 피처 폭 및 공간이 수십 나노미터 정도로 이루어진 크기를 갖고 설계 규칙에 따른다는 것을 주목한다.
도 4는 본 발명의 하나의 실시예에 따라 표준 대형 피치 그레이팅(401)이 디바이스형(device-like) SCOL 그레이팅(403)으로 어떻게 변환될 수 있는지를 예시한다. 이 예에서, 임계 치수(CD)의 전체 분포보다는 CD의 2개의 값이 사용된다. 이 실시예에서, 디바이스형 그레이팅(403)의 격리된 그레이팅 구조물들(404a~404d)은 그레이팅(401)의 대형 피치 구조물, 예를 들어 402a~402d에 대응하는 위치에 형성될 수 있다.
도시된 바와 같이, 결과적인 디바이스형 SCOL 타겟(403)은 선폭 및 간격에 대한 제1 CD 값 세트를 갖는 격리 구조물들(404a~404d)을 포함한다. 디바이스형 SCOL 타겟(403)은 또한 밀집 구조물들을 포함하며, 이들은 각각의 격리 구조물 사이에 선폭 및 간격에 대한 제2 CD 값 세트를 갖는다. 예를 들어, 밀집 구조물들은 격리 구조물들(404a 및 404b) 사이의 공간(406)에 위치된다.
CD 변동 대신, 선들(또는 다른 주기적 구조물들) 사이의 공간이 디바이스형 SCOL 타겟의 유효한 굵은 피치를 생성하는데 사용될 수 있다. 또한, CD와 공간 치수는 둘 다 도 5의 디바이스형 SCOL 그레이팅(500)에 예시된 바와 같이 굵은 피치 내에서 달라질 수 있다.
하나 또는 두 방향으로 비교적 큰 굵은 피치를 가지고 임의의 적합한 유형의 설계 규칙에 따르는 2D 그레이팅(예를 들어, 홀)을 생성하는데 동일한 원리가 사용될 수 있다. 하나의 실시예에 따르면, 타겟에 포함된 구조물들은 예를 들어, 선, 그리드, 직사각형, 사각형, 곡선, 곡형, 원, 원통 형상, 원뿔 형상 또는 전술한 바의 조합을 포함한 다양한 구성 및 형상으로 구조화될 수 있다. 구조물들의 이러한 구성들은 타겟 내의 다양한 위치에 배치될 수 있고, 타겟에 입사되는 전자기 방사선에 관련하여 다양한 각도를 기술할 수 있다. 예를 들어, 구조물들 세트는 타겟에 입사되는 빔의 또는 방사선의 시준된 세트의 전파 방향에 수직인 평행 선들의 세트로서 구조화될 수 있다. 다른 경우에, 평행 선들의 세트로서 구조화된 구조물들은, 가능하면 45도의 각도로, 입사 방사선에 관련하여 예각으로 배치될 수 있다. 이러한 구성은 x 및 y 방향 둘 다에서 오버레이의 결정을 용이하게 하며, 그리하여 추가의 오버레이 패턴 또는 측정에 대한 필요성을 감소시킬 수 있다. 대안으로서, 입사 방사선은, 구조물을 정의하거나 구조물을 포함하는 평행 선들의 적어도 일부에 실질적으로 평행하도록 지향될 수 있다. 이 기술은 샘플을 회전시키지 않고서 x 및 y 오버레이 측정이 수행될 수 있게 한다.
추가적으로, 임의의 적합한 굵은 피치 오퍼레이 타겟이 디바이스형 타겟으로 변환될 수 있다. 예를 들어, 2006년 6월 27일 허여된, Ghinovker 등의 미국 특허 번호 제7,068,833호에 기재된 임의의 주기적 구조물들은 이 특허의 임의의 주기적 이미지 분석가능한 구조물들 사이에 밀집 주기적 구조물들을 형성함으로써 디바이스형 그레이팅으로 변환될 수 있다. 이 특허 미국 특허 번호 제7,068,833호는 그 전체가 참조에 의해 여기에 포함된다. 결과적인 디바이스형 타겟이 낮은 콘트라스트 검출 신호를 일으킨다고 예상되는 경우, 신호 측정 동안 낮은 콘트라스트를 보상하도록 더 작은 선두 주파수 대역폭이 사용될 수 있다.
하나의 실시예에서, 디바이스형 타겟은, CD와 간격의 합을 일정하게, 예를 들어 30-150nm 사이의 값(일반적으로, 이 값이 일정해야 하는 것은 아니며, 설계 규칙 내에 유지될 정도로 작기만 하면 됨)으로 유지하면서, 상이한 CD(예를 들어, 홀 폭)를 갖는 복수의 홀들로 형성될 수 있다. 듀티 사이클은, 측정가능한 굵은 피치를 정의하는 200-1500nm의 주기로 달라질 수 있다. 주기 및 홀 CD는 x 및 y에 대하여 상이할 수 있다.
상이한 층들의 굵은 피치들은 동일해야 하는 것은 아니다. 예를 들어, 디바이스형 SCOL 타겟의 층들 중의 하나는 500nm의 굵은 피치를 가질 수 있는 반면, 다른 층은 100nm의 굵은 피치를 갖는다(예를 들어, 타겟 주기는 500 nm임). 또한, 홀 형상이 동일해야 하는 것은 아니다. 직사각형 홀, 원형 홀 또는 선이 동일 타겟의 일부일 수 있다. 도 9는 본 발명의 대안의 실시예에 따라 상이한 형상들을 갖는 복수의 홀들로부터 형성된 디바이스형 타겟을 예시한다.
디바이스형 그레이팅은 반도체 웨이퍼와 같은 샘플의 2개의 상이한 층들에 또는 샘플의 동일 층의 2개의 개별적으로 생성된 패턴들에 형성될 수 있다. 2개의 층들 또는 동일 층의 2개의 개별적으로 생성된 패턴들 사이의 오버레이는 임의의 적합한 방식으로 결정될 수 있다. 하나의 SCOL 기술에서, 서로에 관련하여 미리 정의된 오프셋을 갖는 2개의 디바이스형 그레이팅이 2개의 상이한 층들에 형성된다. 오프셋은 일반적으로, 계산된 이론적 또는 보정 데이터를 사용하지 않고 이러한 타겟 그레이팅으로부터 측정된 스펙트럼으로부터 오버레이가 결정될 수 있도록 선택된다. 다음의 예에서, 오버레이 결정의 기재를 단순하게 하기 위해 각각의 층의 그레이팅은 CD 파라미터의 단일 세트를 갖는 그레이팅 구조물들을 포함하도록 단순화된다. 그러나, 상이한 CD 파라미터를 갖는 상이한 그레이팅 구조물들이 타겟의 각각의 층에 형성될 수 있다. 예를 들어, 상이한 CD 선폭을 갖는 다른 그레이팅 구조물들이 예시된 그레이팅 구조물들 사이에 형성될 수 있다.
도 6a는 본 발명의 하나의 실시예에 따라, 패터닝된 하부 층(L1)으로부터 미리 정의된 오프셋(+f) 만큼 오프셋된, 패터닝된 상부 층(L2)의 측면도이다. 각각의 층(L1 및 L2)은 구조물들 세트로 패터닝되어 있다. 구조물들은 선, 트렌치 또는 컨택의 행 또는 다른 유형의 구조물들과 같은 임의의 적합한 그레이팅 피처를 포함할 수 있다. 구조물은 반도체 디바이스 피처와 유사하도록 설계될 수 있다. 구조물은 또한 상이한 피처들의 조합으로부터 형성될 수 있다. 또한, 구조물은 샘플의 임의의 층 상에, 예를 들어 샘플의 상부 층 위나, 샘플의 임의의 층 안이나, 또는 샘플의 층 내에 부분적으로 또는 완전히, 위치될 수 있다. 도 6a의 예시된 실시예에서, 층(L1)은 완전한 구조물(604a-c)을 포함하며, 층(L2)은 완전한 구조물(602a-c)을 포함한다.
도시된 바와 같이, 상부 층(L2)의 구조물은 하부 층(L1)의 구조물로부터 +f의 양만큼 오프셋된다. 2개의 오프셋된 층들의 구조물들은 인접한 층 내에 위치되거나, 또는 2개의 오프셋된 층들 사이에 배치된 임의의 적합한 수 및 유형의 층들을 가질 수 있다. 도 6a는 또한, 패터닝된 층들(L1 및 L2) 사이의 3개의 필름(T1, T2, 및 T3) 및 그의 대응하는 구조물을 도시한다. 구조물들을 갖는 2개의 층들 사이에 임의의 다른 층이 존재할 경우에, 이 다른 층은 구조물들을 갖는 층들 사이의 방사선의 전파를 허용하도록 전자기 방사선에 대하여 최소한 최소 수준의 투과를 나타낸다. 사이에 있는 층이 불투명하다면, 이들 층은 통상적으로, 그 토포그래피(topography)로부터 반사된 방사선의 측정을 허용하도록 하부 그레이팅에 의해 유도되는 최소 수준의 토포그래피를 가질 것이다.
도 6b는 본 발명의 하나의 실시예에 따라, 패터닝된 하부 층(L1)으로부터 미리 정의된 오프셋(+f) 및 오버레이 오차(+ε)에 의해 오프셋된 패터닝된 상부 층(L2)의 측면도이다. 도 6c는 본 발명의 하나의 실시예에 따라, 패터닝된 하부 층(L1)으로부터 미리 정의된 오프셋(-f)에 의해 오프셋된 패터닝된 상부 층(L2)의 측면도이다. 도 6d는 본 발명의 하나의 실시예에 따라, 패터닝된 하부 층(L1)으로부터 미리 정의된 오프셋(-f) 및 오버레이 오차(+ε)에 의해 오프셋된 패터닝된 상부 층(L2)의 측면도이다.
여기에 기재된 디바이스형 타겟으로부터 오버레이를 결정하는데 임의의 적합한 기술이 사용될 수 있다. 하나의 실시예에서, 디바이스형 타겟은 셀들로 구성된다. 각각의 셀은 적어도, 제1 프로세스에 의해 형성된 적어도 제1 그레이팅 구조물 및 제2 프로세스에 의해 형성된 제2 그레이팅 구조물을 포함하며, 각각의 셀은 이러한 각각의 셀의 제1 및 제2 그레이팅 구조물 사이에 미리 정의된 오프셋을 갖는다. 상이한 셀들의 제1 및 제2 그레이팅 구조물들은 동일하거나 상이한 미리 정의된 오프셋을 가질 수 있다. 예를 들어, 각각의 셀의 각각의 미리 정의된 오프셋은, 각각의 셀로부터 산란 및 측정된 방사선을 나타내는 주기적 함수로부터 하나 이상의 항이 상쇄되게 하도록, 선택될 수 있다. 각각의 셀의 산란된 방사선은 예를 들어, 미지의(unknown) 오버레이 오차를 포함하는 복수의 미지의 파라미터를 갖는 주기적 함수로 나타날 수 있고, 미지의 오버레이 오차는 복수의 셀들에 대한 복수의 주기적 함수의 분석에 기초하여 결정된다.
도 7은 본 발명의 하나의 실시예에 따라 오버레이 오차를 결정하기 위한 절차(700)를 예시한 흐름도이다. 처음에, 동작 702에서 미리 정의된 오프셋을 갖는 각각의 셀(또는 각각의 서브셀)로부터 하나 이상의 산란된 스펙트럼들이 측정된다. 예를 들어, 입사 방사선 빔은 이러한 구조물들로부터 산란된 방사선을 측정하도록 미리 정의된 오프셋을 갖는 셀 구조물들 각각을 향해(또는 각 셀의 각각의 서브셀 구조물로) 지향된다. 측정은 측정 시스템의 능력에 따라 순차적으로 또는 동시에 수행될 수 있다. 입사 빔은 레이저, 발광 다이오드(LED), 또는 광대역 방사선과 같은 임의의 적합한 형태의 전자기 방사선일 수 있다.
본 발명의 산란측정 기술은 복수의 셀들 또는 서브셀들로부터의 측정된 스펙트럼 또는 산란된 방사선을 이용하는 것으로 기재되어 있지만, 오버레이 타겟으로부터 획득된 임의의 적합한 유형의 측정 가능한 신호가 본 발명의 기술을 실시하는데 사용될 수 있다. 예시적인 신호는,
Figure pct00001
,
Figure pct00002
, Rs(s 편광의 복소 반사율), Rp(p 편광의 복소 반사율), Rs(
Figure pct00003
), Rp(
Figure pct00004
), R(무편광 반사율),
Figure pct00005
(분광 "알파" 신호),
Figure pct00006
(분광 "베타" 신호), 및
Figure pct00007
등과 같은 이들 파라미터의 함수를 포함하여, 임의의 유형의 분광 타원측정 또는 반사측정 신호를 포함하지만, 이에 한정되는 것은 아니다. 신호는 대안으로서 또는 추가적으로, 입사각, 검출각, 편광, 입사 방위각, 검출 방위각, 각 분포, 위상, 또는 파장, 또는 이들 파라미터 중 하나보다 많은 파라미터들의 조합의 함수로서 측정될 수 있다. 신호는 또한, 복수의 임의의 상기 기재한 타원편광 및/또는 반사측정 신호 유형들의 평균 값과 같이, 신호들의 조합의 특성화(characterization)일 수 있다. 신호는 대안으로서, 강도 값(들) 또는 강도 값들의 조합(예를 들어, 평균 또는 가산)과 같이, 하나 이상의 신호(들)의 특성의 형태를 취할 수 있다. 다른 실시예는, 신호들 중의 적어도 하나가 복수의 파장 대신에 단일 파장으로 획득될 수 있는 경우에, 단색 또는 레이저 광원을 사용할 수 있다.
오버레이를 결정하기 위해 산란측정 신호를 측정하는 광학 시스템 및 방법의 예는, Mieher 등에 의해 2007년 11월 20일 허여된 미국 특허 번호 제7,298,481호에서 찾을 수 있으며, 이 특허는 참조에 의해 그 전체가 여기에 포함된다. 오버레이 오차를 결정하기 위해 적합한 측정 시스템 및 그의 용도의 부가의 실시예는 이 7,298,481호 특허에 더 기재되어 있다.
각각의 타겟으로부터 측정이 획득된 후에, 동작 704에서, 각각의 측정된 스펙트럼 또는 신호(또는 서브셀 스펙트럼들의 세트)는 이어서 푸리에 급수와 같은 주기적 함수로 표현될 수 있다. 이 함수에서, 미리 정의된 오프셋에 부분적으로 기인하여, 하나 이상의 항이 상쇄될 수 있다.
그 다음, 동작 706에서 오버레이 오차 ε를 결정하도록 대표 함수가 분석될 수 있다. 예를 들어, 복수의 주기적 함수는 각각, 미지의 오버레이 오차를 포함한 복수의 미지수를 포함하고, 이들 주기적 함수는 미지의 오버레이 오차를 결정하는데 사용될 수 있다. 셀들(또는 서브셀들)로부터의 측정된 스펙트럼은 하나보다 많은 층에 적어도 부분적으로 위치된 구조물들의 오버레이를 결정하는데 사용될 수 있지만, 이는 또한 실질적으로 단일 층에 위치된 구조물들의 오버레이를 결정하는 데에도 사용될 수 있다.
그 다음, 동작 708에서, 측정된 오버레이 오차가 사양에 벗어나는지 여부가 결정될 수 있다. 오버레이 오차가 상당한(미리 결정된 값보다 더 큰) 것이 아니라면, 동작 710에서 타겟이 사양 내에 있다고 결정될 수 있다. 예를 들어, 상이한 층 구조물들 사이에 오버레이 오차가 아예 없거나 최소한이라고 결정될 수 있다.
오버레이 오차가 사양을 벗어나는 경우, 동작 712에서 타겟이 사양을 벗어난다고 결정될 수 있다. 즉, 둘 이상의 층의 구조물들 사이에 상당한 오버레이 오차가 존재한다. 상당한 오버레이 오차가 발견될 때, 다이는 폐기되거나 보수될 수 있다. 프로세스가 사양을 벗어난 경우, 문제를 해결하도록 다수의 기술이 구현될 수 있다. 첫 번째 기술에서, 후속 프로세스는 사양을 벗어난 프로세스를 보상하도록 조정될 수 있다. 추가적인 또는 다른 기술에서, 포토레지스트 패턴이 임의의 부분에 오정렬되어 있다고 결정되는 경우, 오정렬을 없애도록 포토레지스트가 스트리핑되고 보정된 패턴으로 재적용될 수 있다.
여기에 개시된 타겟은 임의의 표준 SCOL 장치에 의해 측정될 수 있다. 예를 들어, 이러한 디바이스형 타겟은 분광 반사계 또는 타원계를 사용하여 또는 퓨필 이미징을 이용한 각 분해 산란계를 사용하여 측정될 수 있다. 하나의 예시적인 구현에서, 특정 회절 차수(통상적으로 0차 또는 1차)가 측정될 수 있는 반면, 다른 상이한 회절 차수는 검출 및 분석되지 않는다. 일부 실시예에서, 개시된 타겟은 임의의 0차나 1차를 이용해 측정될 수 있지만, 1차를 이용하는 것이 유리할 것이다. 이들 타겟으로부터 0차 반사를 측정하는 것은 오버레이에 매우 둔감할 수 있다. 1차 회절은 약할 수 있지만, 오버레이에 대한 그의 감도가 일반적으로 높다. 최적의 측정 모드는 +1차 및 -1차만 측정하도록 레이저와 같은 매우 밝은 광원을 사용할 수 있다. 또한, 검출기의 극심한 포화를 피하기 위해 검출기에 도달하기 전에 0차 반사를 차단하는 것이 유리할 수 있다.
1차 측정에 대하여, 도 3의 타겟(300)은 예를 들어, 그레이팅으로부터의 1차 회절을 강화시키면서 다른 회절 차수를 최소화하도록 최적화된 굵은 피치 내의 피처 크기에 의존하여 사용될 수 있다. 이 구성은 측정의 정확도 및 정밀도를 향상시킬 수 있다.
SCOL 타겟에 대하여, 집광 퓨필(굵은 피치 및 조명 파장에 의해 결정됨)에 의해 캡처되는 회절 차수에 대한 제어는, 더 높은 회절 차수 그리고 또한 상이한 배향과 차수 간의 결합(예를 들어, x의 1차가 y의 1차와 결합됨)을 사용할 수 있는 분석 알고리즘을 가능하게 할 수 있다. 이 기술은 예를 들어, 동시에 x 및 y에서 의도한 오버레이가 상이한 (홀 격자와 같은)2D 격자를 갖는 2개 셀들(또는 하나의 셀이라도) 타겟을 설계하는데 사용될 수 있다. 필요한 경우 상이한 측정 조건(편광, 파장 등)을 사용함으로써 얻은 정보와 결합하면, 이 작은 타겟은 오버레이 오차에 관하여 동일하거나 또는 훨씬 더 많은 정보를 제공할 수 있다.
1차 산란측정 접근법은 상이한 층들의 상이한 회절 유효성으로 인해 연관된 정밀도 열화를 가질 수 있다. 보통, 예를 들어 상부 레지스트 층으로부터 얻은 1차 회절 차수의 진폭은 하부 프로세스 층으로부터 얻은 1차 회절 차수의 진폭보다 상당히 더 크다. 퓨필에서 대응하는 회절 차수의 부가의 간섭은 또한, OVL 정보를 포함한 신호의 비교적 작은 진폭 및 큰 DC를 초래할 수 있다. 이 문제를 극복하기 위해, 디바이스형 타겟은 더 큰 회절 유효성을 갖는 층(보통 상부 층)에 대응하는 회절 차수의 진폭을 효과적으로 감소시키도록 설계될 수 있다.
도 10a는 피치(P)와 제1 임계 치수(CD1)를 갖는 초기 설계된 그레이팅(예를 들어, 1002a)을 갖는, 산화물과 같은 하부 프로세스 층을 포함한 층 스택(1001a), 그리고 동일한 P와 CD1를 갖는 초기 설계된 그레이팅(예를 들어, 1004a)을 갖는, 포토레지스트와 같은 상부 프로세스 층을 포함한 층 스택(1001b)의 측면도이다. 각각의 초기 설계 그레이팅에 추가적인 그레이팅(예를 들어, 1002b, 및 1004b)이 추가될 수 있고, 이러한 추가적인 그레이팅은 예로써, 처음 그레이팅과 동일한 피치, 및 원래 그레이팅에 비해 1/2 주기로 시프트된 상이한 임계 치수 CD2를 가질 수 있다.
도 10b는 디바이스형 타겟 그레이팅에 추가된 추가적인 CD 그레이팅의 함수로서 강도를 예시한 그래프이다. 도시된 바와 같이, 층 그레이팅의 1차 회절 차수의 강도 진폭은 CD2=0일 때 1.0(100%)으로 설정된다. 또한, 0의 1차 회절 차수의 진폭은 CD2=CD1에 대응한다. 따라서, 0< CD2 < CD1일 때, 1차의 진폭은 CD2 변화에 따라 단색으로(monotonically) 변화하며, 예를 들어 R~100%*(CD1-CD2)/CD1이다. 예로서 취한 특정 스택의 RCWA(rigorous wave soupled analysis) 기반의 시뮬레이션 결과가 도 10b에 도시되어 있다. 따라서, 모든 층 그레이팅으로부터의 진폭이 균등해지도록(equalized), 특정 CD2 값은 대응하는 층 그레이팅(예를 들어, 상부 층)의 진폭을 낮추도록 선택될 수 있다.
CD2 그레이팅은 또한 디바이스형 타겟에 추가될 수 있다. 굵은 피치에 대응하는 회절 차수의 진폭을 결정하는 CD 변조 범위를 변경함으로써, 둘 다의 층으로부터 회절 차수의 진폭은 균등해질 수 있고, 오버레이 측정의 정밀도를 상당히 개선할 수 있다.
디바이스형 타겟의 특정 실시예는 더 적은 공간 평균화를 요구할 수 있고, 그레이팅의 더 적은 영역이 최적의 계측 정확도에 충분할 수 있다. 매우 작은 타겟 크기(예를 들어 2-3 ㎛)를 가능하게 하도록 스몰 스팟(small spot) 레이저가 사용될 수 있다.
이러한 스몰 스팟을 이용한 장치의 공간 간섭성(spatial coherence)은 매우 높고, 따라서 측정은 광학계의 결함 및 먼지에 매우 민감할 수 있다. 이러한 결함은 스페클(speckle)을 생성하며, 이는 성능 및 정확도 불이익을 초래할 수 있다. 이러한 불이익을 피하기 위해, 검사 툴은 공간 간섭성을 처리하기 위한 메커니즘을 또한 포함할 수 있다. 예를 들어, 툴은, 스캐닝 미러를 이용해 퓨필 평면에서 각 스캔을 수행하고, 스캔에 걸쳐 신호를 평균화하여 오버레이를 계산하도록 구성될 수 있다. 이 스캔은 광학 표면의 상이한 영역들에 걸쳐 평균화되고, 광학적 결함 및 먼지의 영향을 상당히 감소시킬 수 있다. 이러한 스캔의 불리한 면은, 타겟 상의 다른 영역도 샘플링할 수 있다는 것이다. 따라서, 더 큰 타겟이 사용될 수 있다.
검사 툴은 또한, 광학 스캔에 더하여, 별도의 웨이퍼 스캔(예를 들어, 웨이퍼 스테이지를 이용하여)을 제공하도록 구성될 수 있다. 웨이퍼 스캔은 광학계 스캔과 동기화될 수 있으며, 그리하여 퓨필 평면에서 광학 스캔에 의해 야기된 필드 평면에서의 조명 스팟 위치 이동은 스테이지에 의해 제공된 타겟 이동에 의해 보상되며, 이는 광학계의 스캔에 의해 유도된 타겟 스캔을 효과적으로 상쇄한다. 최종 결과는, 광학 표면에 걸쳐 스캔하지만 웨이퍼 상의 단일 위치 위에 정지되어 있는 장치이다. 여기에 개시된 디바이스형 SCOL 타겟의 측정에 고체 잠입이 또한 사용될 수 있다. 이 장치는 예를 들어, 대물 렌즈와 웨이퍼 사이에 추가의 고체 잠입 렌즈를 갖는 각 분해 산란계를 포함할 수 있다. 고체 잠입 렌즈는 평면인 전면을 갖는 무수차 렌즈(aplanatic lens)일 수 있다. 본 발명의 타겟이 사용될 수 있는 장치 및 방법의 여러 실시예들은, Noam Sapiens 등에 의해 발명의 명칭이 "Solid Immersion for Semiconductor Metrology, Near-Field Optical Device for Semiconductor Metrology, System and Methods for Reducing Noise in an Angular Resolved Reflectometer"인 미국 가출원 번호 제61/664,477호에 더 기재되어 있으며, 이 출원은 그 전체가 참조에 의해 여기에 포함된다.
본 발명의 여러 기술들은 소프트웨어 및/또는 하드웨어 시스템의 임의의 적합한 조합을 사용하여 구현될 수 있다. 예를 들어, 기술은 오버레이 계측 툴 내에서 구현될 수 있다. 바람직하게, 이러한 계측 툴은 본 발명의 많은 동작들을 구현하는 컴퓨터 시스템과 통합된다. 이러한 복합 시스템은 바람직하게, 오버레이 타겟의 산란측정 신호를 획득하기 위한, 적어도 산란측정 모듈, 및 획득된 산란측정 신호를 분석함으로써 이러한 타겟 내의 오버레이 오차를 결정하도록 구성된 프로세서를 포함한다. 최소한, 산란측정 모듈은 보통, (i) 샘플의 지정된 위치에 방사선을 지향시키도록 배향된 조명원; 및 (ii) 샘플에 의해 산란된 산란측정 신호를 검출하도록 배향된 하나 이상의 검출기를 포함할 것이다.
본 발명의 기술의 적어도 일부는 또한, 종래의 박스인박스(box-in-box) 또는 프레임인프레임(frame-in-frame) 오버레이 타겟에 사용된 것과 같은 이미지 분석에 기초한 오버레이 측정 시스템 또는 서브시스템 또는 다른 이미징 유형의 오버레이 측정 구조를 보완하는 추가의 오버레이 측정 능력으로서 오버레이 계측 시스템에서 구현될 수 있다.
시스템의 구성에 관계없이, 일반 용도 검사 동작 및/또는 여기에 기재된 발명의 기술에 대한 데이터, 프로그램 명령어를 저장하도록 구성된 하나 이상의 메모리 또는 메모리 모듈을 채용할 수 있다. 프로그램 명령어는 운영 체제 및/또는 하나 이상의 애플리케이션의 동작을 제어할 수 있다. 메모리 또는 메모리들은 또한 타겟으로부터 획득된 산란측정 데이터 및 오버레이 오차 결과 그리고 선택적으로 다른 오버레이 측정 데이터를 저장하도록 구성될 수 있다.
여기에 기재된 시스템/방법을 구현하도록 이러한 정보 및 프로그램 명령어가 채용될 수 있기 때문에, 본 발명의 실시예는 여기에 기재된 다양한 동작을 수행하기 위한 프로그램 명령어, 상태 정보 등을 포함하는 기계 판독가능한 매체에 관련된다. 기계 판독가능한 매체의 예는, 하드 디스크, 플로피 디스크, 및 자기 테이프와 같은 자기 매체; CD-ROM 디스크와 같은 광 매체; 플롭티컬 디스크와 같은 광자기 매체; 및 ROM 및 RAM과 같이 프로그램 명령어를 저장 및 수행하도록 특별히 구성된 하드웨어 디바이스를 포함하지만, 이에 한정되는 것은 아니다. 프로그램 명령어의 예는 컴파일러에 의해 생성된 것과 같은 기계 코드, 그리고 인터프리터를 사용하여 컴퓨터에 의해 실행될 수 있는 상위 레벨 코드를 포함한 파일 둘 다 포함한다.
도 8은 본 발명의 디바이스형 SCOL 타겟이 측정될 수 있는 측정 시스템(800)의 도면이다. 도시된 바와 같이, 측정 시스템(800)은 전자기 방사선의 입사 빔(803)을 생성하기 위한 빔 발생기(802), 입사 빔(805)을 샘플(808)을 향해 지향시키기 위한 빔 스플리터(804)를 포함한다. 통상적으로, 입사 빔은 조명 렌즈들(806)의 세트에 의해 샘플로 포커싱된다. 그 다음, 출력 빔(809)이 입사 빔에 응답하여 샘플로부터 방사되거나 산란되고, 빔 스플리터(804)를 통해 릴레이 렌즈(810)를 통해 검출기(812)로 전달된다. 검출기(812)는 출력 빔(809)에 기초하여 샘플의 신호를 발생시킨다.
시스템(800)은 또한, 빔 발생기(802), 조명 렌즈(806) 및 검출기(812)와 같은 다양한 컴포넌트를 제어하도록 구성되는 프로세서 및 하나 이상의 메모리(814)를 포함한다. 프로세서 및 메모리는 또한 상기 기재된 다양한 산란측정 기술을 구현하여 검출된 출력 빔을 분석하도록 구성될 수 있다.
여기에 기재된 산란측정 오버레이 기술로 획득된 오버레이 결과는, 오버레이 오차를 최소화하도록 리소그래피 스텝퍼 설정에 대한 보정을 계산하는데 사용될 수 있다. 리소그래피 스텝퍼 또는 스캐너에 대하여 이들 계산된 보정은 일반적으로 "스텝퍼 보정치(stepper correctables)"라 불린다. 산란측정 오버레이 측정으로부터 획득된 스텝퍼 보정치는 후속 웨이퍼 프로세싱에 대하여 오버레이 오차를 최소화하도록 스텝퍼에 대한 입력으로서 사용될 수 있다. 산란측정 오버레이로부터 획득된 오버레이 오차 또는 스텝퍼 보정치는 자동화된 프로세스 제어 시스템으로 입력될 수 있고, 자동화된 프로세스 제어 시스템은 이어서 후속 웨이퍼 프로세싱에 대한 오버레이 오차를 최소화하도록 스텝퍼에 대한 입력으로 스텝퍼 보정 세트를 계산할 수 있다. 산란측정 오버레이를 이용해 획득된 오버레이 오차, 스텝퍼 보정치, 또는 웨이퍼 상의 계산된 최악의 오버레이 오차는, 웨이퍼가 재작업을 요하는지 또는 부가의 웨이퍼 프로세싱에 대한 오버레이 요건을 충족하는지 여부를 결정하도록 제품 웨이퍼를 후처리(disposition)하는데 사용될 수 있다.
디바이스형 타겟은 특정 타겟 규칙을 따르도록 설계되며, 이는 바람직하게 특정 유형의 툴에 의해 측정 가능 또는 검사 가능한 층에 타겟이 배치되어야 한다는 요건을 포함한다. 예를 들어, 타겟이 광학 툴에 의해 검사될 수 있도록, 타겟은 광학적으로 투명한 층으로만 덮히거나 아니면 상부 층 상에 있어야 할 수 있다. 다른 응용에서, 타겟은, 아래의 타겟에 대한 불투명 층의 적합성이 검사 및/또는 측정될 수 있도록, 불투명 층 아래에 있도록 요구될 수 있다. 또한, 각각의 검사, 검토, 또는 계측 툴은 통상적으로 측정 또는 검사되는 구조물에 따라 크기 제약을 갖는다. 즉, 특정 크기 아래의 구조물은 보일 수 없다. 따라서, 타겟은 관련 툴에 의해 측정 또는 검사될 수 있는 크기로 된 굵은 피치 구조물을 포함한다.
여기에 기재된 본 발명의 디바이스형 타겟은 웨이퍼 상의 임의의 적합한 공간에 배치될 수 있다. 예로써, 타겟은 스크라이브 라인에 또는 다이 자체 내에 배치될 수 있다. 타겟이 다이에 배치될 때, 다이 레이아웃은 또한, 다이 레이아웃의 다른 영역과 비교하여 볼 때, 특정 부분 또는 영역이 계측 또는 검사 결과에 부정적으로 또는 긍정적으로 영향을 미치는 특성을 갖는지 여부를 결정하도록 분석될 수 있다. 예를 들어, 특정 레이아웃 특성은 보다 신뢰성있고 또는 정확한 계측 또는 검사 결과를 이끌어낼 수 있다. 하나의 특정 경우에, 타겟은 계측 또는 검사에 긍정적으로 영향을 미치는 특성을 갖는 영역에 배치될 수 있다. 이러한 피처 특성의 예에서, 통상적으로 특정 피처 밀도 범위로 우수한 정확도를 달성하도록 화학 기계적 연마(CMP; chemical mechanical polishing) 절차가 조정된다. 따라서, 오버레이 타겟과 같은 타겟은 최적의 CMP 프로세스를 위해 특정 피처 밀도 범위 내에 있는 레이아웃 영역에 배치될 수 있다.
회로 설계자는 오차 또는 결함에 가장 민감한 다이 레이아웃 내의 피처 위치를 알고 있을 수 있다. 설계자는 이러한 피처의 위치를 타겟 배치 소프트웨어 또는 레이아웃 엔지니어에게 전달할 수 있으며, 그리하여 타겟은 이러한 문제 피처 부근에 배치될 수 있다. 이 배치 기술은 아마도 더 높은 발생의 결함 캡처 및 보다 신뢰성 있는 결과적인 제품을 이끌어낼 것이다.
타겟은 또한 더미 층 내에 배치될 수 있다. 균일한 패턴 밀도를 보장하도록 회로 레이아웃의 개방된 영역에 더미 구조물을 포함시키는 것이 오늘날 반도체 제조에 있어서 통례이다. 더미 구조물은 일반적으로 화학 기계적 연마 및 기타 반도체 제조 프로세스에서 최적의 결과를 위해 사용된다.
칩 영역 내의 타겟을 가능하게 하기 위하여, 특정 계측(또는 검사) 타겟의 기능이 더미 구조물의 목적과 결합될 수 있다. 즉, 더미 구조물 및 계측(또는 검사) 타겟 둘 다의 목적을 돕는 2개의 컴포넌트를 갖는 구조물은, 다이 영역의 개방된 공간을 효율적으로 이용하여 CMP 균일도(및 적용 가능한 경우 다른 더미 요건)를 증가시킬 뿐만 아니라, 계측 또는 검사 타겟을 제공할 것이다. 또한, 새로운 유형의 계측 또는 검사가 이러한 결합 타겟과 함께 사용될 수 있다. 예를 들어, 특정 설계 패턴의 충실성(fidelity)이 이러한 결합 타겟을 통해 모니터링될 수 있다. 즉, 특정 패턴의 기능 또는 구조에 관한 설계자의 의도는, 더미 구조물에 결합되고 측정 또는 검사될 패턴에 관련하여 확인될 수 있다.
결합 타겟 및 더미 구조물은 다수의 상이한 방식으로 달성될 수 있다. 오버레이 유형 결합 및 더미 구조물은 제1 층 또는 마스크 상에 하나 그리고 제2 층 또는 마스크 상에 하나씩 2개의 컴포넌트를 포함한다. 각각의 컴포넌트는 바람직하게 그 층 또는 마스크와 연관된 프로세스 단계의 더미 구조물에 대한 요건에 따른다. 부가의 예는, 마스크들이 올바르게 정렬되어 있을 때 제1 마스크 상의 컴포넌트가 제2 마스크 상의 컴포넌트에 관련하여 대칭으로 위치되도록, 이들 구조물이 정렬되는 경우일 수 있다. 또한, 제1 마스크 상의 컴포넌트는 제2 마스크 상의 컴포넌트 내의 개방된 공간에 맞도록 설계될 수 있고, 그 반대로도 설계될 수 있다.
검사 툴의 FOV(field of view)가 타겟과 디바이스를 둘 다 포함할 때, 먼저 신호의 어느 부분이 노이즈(또는 디바이스 구조물)인지 그리고 어느 부분이 타겟 구조물에 대응하는지 결정될 수 있다. 이 결정은 적합한 방식으로 달성될 수 있다. 하나의 실시예에서, 신호(또는 이러한 신호로부터 발생된 이미지)는 디바이스 구조물을 식별하는 설계 파일과 비교될 수 있고, 신호(또는 이미지)에 대한 디바이스 구조물의 기여도가 신호(또는 이미지)로부터 감산된다. 결과적인 신호(또는 이미지)는 타겟에 대응하고, 이는 그 다음 앞서 언급된 바와 같이 평가될 수 있다. 대안으로서, 툴을 기지의(known) 타겟 위치로 수동으로 이동시키고 타겟을 식별함으로써 타겟의 위치를 찾도록 계측 툴을 수동으로 트레이닝할 수 있다. 그 다음, 이들 식별된 타겟은 표준 패턴 인식 기술을 사용하여 유사한 외관을 갖는 다른 타겟을 탐색하도록 계측 툴에 의해 사용될 수 있다. 대안으로서, 설계 파일 내의 대표 타겟이 계측 툴을 트레이닝하도록 사용될 수 있다. 대표 타겟은 또한, 스크라이브 라인과 같이 쉽게 찾아지는 위치에 위치될 수 있다.
일반적으로, 결합 더미 및 타겟 구조물을 형성할 때 더미 구조물 및 특정 타겟 유형 둘 다에 대한 규칙을 따른다. 예를 들어, 더미 구조물 규칙은 특정 수준의 CMP 균일도를 보장하기 위해 특정 패턴 밀도 또는 최대 개방 공간 크기를 요구할 수 있다. 또한, 타겟에 대한 특정 계측 또는 검사 절차 규칙을 따른다.
통상적으로, 현재 프로세스에서 상당한 빈(패턴 없는) 영역은 허용되지 않는다. 패터닝되지 않은 영역은 더미화(dummification) 구조물에 의해 채워질 수 있으며, 그리하여 이들 구조물은 2차원 프로세싱이 오버레이 계산에 사용되어야 할 때 어떠한 실질적인 크로스토크도 도입하지 않을 것이다. 하나의 해결책은, 더미화된 영역이 "그레이" 패터닝되지 않은 것으로서 인지 또는 측정되도록, 매우 깊은 서브분해능(sub-resolution) 더미화 피치를 사용하는 것일 수 있다. 또한, 더미화 패턴이 훨씬 더 억제되는 방식으로 툴 광학계가 설계될 수 있다.
여기에 기재된 타겟 구조물 및 서브구조물은 일반적으로 적합한 포토리소그래피 기술을 사용하여 패터닝되고, 그 다음에 리소그래피 패턴은 에칭 및 증착과 같은 확립된 프로세싱 기술을 사용하여 다른 재료 및 층으로 전사된다. 가장 단순한 응용에서, 전사된 패턴은 에칭되거나 증착된 라인 또는 비아를 구성한다. 예를 들어, 구조물 및 서브구조물은 포토레지스트 재료의 형성, 리세스된 캐비티 형성, 웨이퍼 층 내의 매립된 트렌치 및/또는 기타 구조물들일 수 있다. 캐비티에 의해 형성된 구조물 및 서브구조물은 반도체 제조 프로세스 동안 임의의 층에 형성된 캐비티일 수 있다. 예를 들어, 캐비티는 포토레지스트 층, 유전체 재료 층, 또는 금속 층에 형성될 수 있다. 상기 프로세스는 한정이 아니며, 임의의 적합한 제조 기술이 사용될 수 있다는 것을 유의하여야 한다.
전술한 발명은 이해를 명확하게 하기 위한 목적으로 일부 상세하게 기재되었지만, 첨부된 청구항의 범위 내에서 특정 변경 및 수정이 실시될 수 있다는 것이 명백할 것이다. 따라서, 기재된 실시예는 제한적인 것이 아니라 예시적인 것으로서 취해져야 하고, 본 발명은 여기에 주어진 세부사항에 한정되어서는 안 되며 다음의 청구항 및 그 전체 범위의 등가물에 의해 정의되어야 한다.

Claims (21)

  1. 기판의 둘 이상의 연속 층들 사이 또는 기판의 단일 층 상의 둘 이상의 개별적으로 생성된 패턴들 사이의 오버레이 오차(overlay error)를 검출하기 위한 반도체 타겟에 있어서,
    검사 툴에 의해 분석가능한(resolvable) 굵은(coarse) 피치를 갖는 복수의 제1 그레이팅(grating) 구조물들; 및
    상기 제1 그레이팅 구조물들에 관련하여 위치된 복수의 제2 그레이팅 구조물들을 포함하고,
    상기 제2 그레이팅 구조물들은 상기 굵은 피치보다 더 작은 미세(fine) 피치를 갖고, 상기 제1 및 제2 그레이팅 구조물들은 둘 다 기판의 둘 이상의 연속 층들에 또는 기판의 단일 층 상의 둘 이상의 개별적으로 생성된 패턴들 사이에 형성되고,
    상기 제1 및 제2 그레이팅은 전부 미리 정의된 설계 규칙 사양에 따르는 피처(feature) 치수를 갖는 것인, 오버레이 오차를 검출하기 위한 반도체 타겟.
  2. 청구항 1에 있어서, 상기 굵은 피치는 상기 제2 그레이팅 구조물들을 갖지 않고 상기 미리 정의된 설계 규칙 사양에 따르지 않으면서, 상기 제1 및 제2 그레이팅 구조물들의 복수의 공간들은 상기 미리 정의된 설계 규칙 사양에 따르도록, 상기 제2 그레이팅 구조물들이 상기 제1 그레이팅 구조물들의 각 쌍 사이에 배열되는 것인, 오버레이 오차를 검출하기 위한 반도체 타겟.
  3. 청구항 1에 있어서, 상기 제1 및 제2 그레이팅의 듀티 사이클(duty cycle)은 상기 굵은 피치의 크기에 대응하는 주기에 따라 변하는 것인, 오버레이 오차를 검출하기 위한 반도체 타겟.
  4. 청구항 1에 있어서, 상기 제1 및 제2 그레이팅 구조물들은 복수의 상이한 임계 치수(CD; critical dimension) 값을 갖는 것인, 오버레이 오차를 검출하기 위한 반도체 타겟.
  5. 청구항 4에 있어서, 상기 제1 그레이팅 구조물들은 선폭 및 간격 폭에 대한 제1 CD 값 세트를 갖고, 상기 제2 그레이팅 구조물들은 상기 제1 CD 값 세트와는 상이한, 선폭 및 간격 폭에 대한 제2 CD 값 세트를 갖는 것인, 오버레이 오차를 검출하기 위한 반도체 타겟.
  6. 청구항 5에 있어서, 상기 제1 CD 값 세트는 상기 굵은 피치의 사이클에 걸쳐 달라지는 것인, 오버레이 오차를 검출하기 위한 반도체 타겟.
  7. 청구항 1에 있어서, 상기 제1 및 제2 그레이팅 구조물들은 기판의 둘 이상의 연속 층들에 또는 기판의 단일 층 상의 둘 이상의 개별적으로 생성된 패턴들 사이에 형성된 복수의 홀(hole)들이고, 이러한 홀들은 상이한 복수의 CD 값들을 갖는 것인, 오버레이 오차를 검출하기 위한 반도체 타겟.
  8. 청구항 1에 있어서, 상기 굵은 피치는, 상기 제1 및 제2 그레이팅으로부터의 1차 회절을 강화시키는 반면, 다른 회절 차수를 최소화하도록 선택되는 것인, 오버레이 오차를 검출하기 위한 반도체 타겟.
  9. 청구항 8에 있어서, 상기 제1 및 제2 그레이팅은 둘 다 제1 층 그리고 상기 제1 층과 상이한 제2 층에 형성되고, 상기 제1 및 제2 CD 값 세트는 산란측정(scatterometry) 검사 프로세스 동안 상기 제1 층과 상기 제2 층 둘 다에서 상기 제1 및 제2 그레이팅으로부터 측정된 신호의 진폭을 균등화(equalize)하도록 선택되는 CD 값들의 서브세트를 포함하는 것인, 오버레이 오차를 검출하기 위한 반도체 타겟.
  10. 반도체 오버레이 타겟을 검사하기 위한 검사 장치에 있어서,
    상기 검사 장치에 의해 분석가능한 굵은 피치를 갖는 복수의 제1 그레이팅 구조물들 및 상기 제1 그레이팅 구조물들에 관련하여 위치된 복수의 제2 그레이팅 구조물들을 포함한 오버레이 타겟으로부터 산란측정 신호를 획득하기 위한, 적어도 산란측정 모듈 - 상기 제2 그레이팅 구조물들은 상기 굵은 피치보다 더 작은 미세 피치를 갖고, 상기 제1 및 제2 그레이팅 구조물들은 둘 다 기판의 둘 이상의 연속 층들에 또는 기판의 단일 층 상의 둘 이상의 개별적으로 생성된 패턴들 사이에 형성됨 - ; 및
    상기 획득된 산란측정 신호를 분석함으로써 이러한 타겟 내의 오버레이 오차를 결정하도록 구성된 프로세서
    를 포함하는, 반도체 오버레이 타겟을 검사하기 위한 검사 장치.
  11. 청구항 10에 있어서, 상기 산란측정 모듈은,
    상기 오버레이 타겟에 걸쳐 방사선을 스캔하도록 배향된 조명 모듈 - 상기 조명 모듈은 대물 렌즈 및 상기 대물 렌즈와 상기 오버레이 타겟 사이에 위치된 고체 잠입 렌즈를 포함함 - ; 및
    상기 오버레이 타겟에 걸쳐 스캔된 방사선에 응답하여 상기 오버레이 타겟으로부터 산란된 산란측정 신호를 검출하도록 배향된 하나 이상의 검출기
    를 포함하는 것인, 반도체 오버레이 타겟을 검사하기 위한 검사 장치.
  12. 청구항 11에 있어서, 상기 고체 잠입 렌즈는 평면인 전면(front surface)을 갖는 무수차 렌즈인 것인, 반도체 오버레이 타겟을 검사하기 위한 검사 장치.
  13. 기판의 둘 이상의 연속 층들 사이 또는 기판의 단일 층 상의 둘 이상의 개별적으로 생성된 패턴들 사이의 오버레이 오차를 검출하기 위한 반도체 타겟을 제조하는 방법에 있어서,
    검사 툴에 의해 분석가능한 굵은 피치를 갖는 복수의 제1 그레이팅 구조물들을 형성하는 단계; 및
    상기 제1 그레이팅 구조물들에 관련하여 위치된 복수의 제2 그레이팅 구조물들을 형성하는 단계를 포함하고,
    상기 제2 그레이팅 구조물들은 상기 굵은 피치보다 더 작은 미세 피치를 갖고, 상기 제1 및 제2 그레이팅 구조물들은 둘 다 기판의 둘 이상의 연속 층들에 또는 기판의 단일 층 상의 둘 이상의 개별적으로 생성된 패턴들 사이에 형성되고,
    상기 제1 및 제2 그레이팅은 전부 미리 정의된 설계 규칙 사양에 따르는 피처 치수를 갖는 것인, 오버레이 오차를 검출하기 위한 반도체 타겟의 제조 방법.
  14. 청구항 13에 있어서, 상기 굵은 피치는 상기 제2 그레이팅 구조물들을 갖지 않고 상기 미리 정의된 설계 규칙 사양에 따르지 않으면서, 상기 제1 및 제2 그레이팅 구조물들의 복수의 공간들은 상기 미리 정의된 설계 규칙 사양에 따르도록, 상기 제2 그레이팅 구조물들이 상기 제1 그레이팅 구조물들의 각 쌍 사이에 배열되는 것인, 오버레이 오차를 검출하기 위한 반도체 타겟의 제조 방법.
  15. 청구항 13에 있어서, 상기 제1 및 제2 그레이팅의 듀티 사이클은 상기 굵은 피치의 크기에 대응하는 주기에 따라 변하는 것인, 오버레이 오차를 검출하기 위한 반도체 타겟의 제조 방법.
  16. 청구항 13에 있어서, 상기 제1 및 제2 그레이팅 구조물들은 복수의 상이한 임계 치수(CD) 값을 갖는 것인, 오버레이 오차를 검출하기 위한 반도체 타겟의 제조 방법.
  17. 청구항 16에 있어서, 상기 제1 그레이팅 구조물들은 선폭 및 간격 폭에 대한 제1 CD 값 세트를 갖고, 상기 제2 그레이팅 구조물들은 상기 제1 CD 값 세트와는 상이한, 선폭 및 간격 폭에 대한 제2 CD 값 세트를 갖는 것인, 오버레이 오차를 검출하기 위한 반도체 타겟의 제조 방법.
  18. 청구항 16에 있어서, 상기 제1 CD 값 세트는 상기 굵은 피치의 사이클에 걸쳐 달라지는 것인, 오버레이 오차를 검출하기 위한 반도체 타겟의 제조 방법.
  19. 청구항 13에 있어서, 상기 제1 및 제2 그레이팅 구조물들은 기판의 둘 이상의 연속 층들에 또는 기판의 단일 층 상의 둘 이상의 개별적으로 생성된 패턴들 사이에 형성된 복수의 홀들이고, 이러한 홀들은 상이한 복수의 CD 값들을 갖는 것인, 오버레이 오차를 검출하기 위한 반도체 타겟의 제조 방법.
  20. 청구항 13에 있어서, 상기 굵은 피치는, 상기 제1 및 제2 그레이팅으로부터의 1차 회절을 강화시키는 반면, 다른 회절 차수를 최소화하도록 선택되는 것인, 오버레이 오차를 검출하기 위한 반도체 타겟의 제조 방법.
  21. 청구항 20에 있어서, 상기 제1 및 제2 그레이팅은 둘 다 제1 층 그리고 상기 제1 층과 상이한 제2 층에 형성되고, 상기 제1 및 제2 CD 값 세트는 산란측정 검사 프로세스 동안 상기 제1 및 제2 층 둘 다에서 상기 제1 및 제2 그레이팅으로부터 측정된 신호의 진폭을 균등화하도록 선택되는 CD 값들의 서브세트를 포함하는 것인, 오버레이 오차를 검출하기 위한 반도체 타겟의 제조 방법.
KR1020157001960A 2012-06-26 2013-06-26 디바이스형 산란측정 오버레이 타겟 KR102114512B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201261664453P 2012-06-26 2012-06-26
US61/664,453 2012-06-26
US201361792674P 2013-03-15 2013-03-15
US61/792,674 2013-03-15
US13/904,318 2013-05-29
US13/904,318 US8913237B2 (en) 2012-06-26 2013-05-29 Device-like scatterometry overlay targets
PCT/US2013/047887 WO2014004669A1 (en) 2012-06-26 2013-06-26 Device-like scatterometry overlay targets

Publications (2)

Publication Number Publication Date
KR20150024425A true KR20150024425A (ko) 2015-03-06
KR102114512B1 KR102114512B1 (ko) 2020-05-25

Family

ID=49774198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157001960A KR102114512B1 (ko) 2012-06-26 2013-06-26 디바이스형 산란측정 오버레이 타겟

Country Status (6)

Country Link
US (1) US8913237B2 (ko)
JP (1) JP6305399B2 (ko)
KR (1) KR102114512B1 (ko)
CN (1) CN104520982B (ko)
TW (1) TWI596736B (ko)
WO (1) WO2014004669A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200010476A (ko) * 2017-06-20 2020-01-30 에이에스엠엘 네델란즈 비.브이. 엣지 러프니스 파라미터 결정
KR20220097543A (ko) * 2013-12-23 2022-07-07 케이엘에이 코포레이션 다중 패턴화 파라미터의 측정
KR20230002526A (ko) * 2020-04-15 2023-01-05 케이엘에이 코포레이션 반도체 디바이스의 오정합을 측정하는 데 유용한 디바이스 스케일 피쳐를 갖는 오정합 타겟

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9958791B2 (en) * 2013-10-30 2018-05-01 Asml Netherlands B.V. Inspection apparatus and methods, substrates having metrology targets, lithographic system and device manufacturing method
US10415963B2 (en) 2014-04-09 2019-09-17 Kla-Tencor Corporation Estimating and eliminating inter-cell process variation inaccuracy
KR102179990B1 (ko) * 2014-04-09 2020-11-18 케이엘에이 코포레이션 셀간 프로세스 변동 부정확성의 추정 및 제거
US9784690B2 (en) * 2014-05-12 2017-10-10 Kla-Tencor Corporation Apparatus, techniques, and target designs for measuring semiconductor parameters
EP3149544B1 (en) 2014-06-02 2018-10-10 ASML Netherlands B.V. Method of designing metrology targets, substrates having metrology targets, method of measuring overlay, and device manufacturing method
JP6341883B2 (ja) 2014-06-27 2018-06-13 キヤノン株式会社 位置検出装置、位置検出方法、インプリント装置及び物品の製造方法
CN106575630B (zh) 2014-07-13 2021-05-25 科磊股份有限公司 使用叠加及成品率关键图案的度量
US10228320B1 (en) 2014-08-08 2019-03-12 KLA—Tencor Corporation Achieving a small pattern placement error in metrology targets
KR101986258B1 (ko) 2014-08-29 2019-06-07 에이에스엠엘 네델란즈 비.브이. 메트롤로지 방법, 타겟 및 기판
WO2016123552A1 (en) * 2015-01-30 2016-08-04 Kla-Tencor Corporation Device metrology targets and methods
KR102025215B1 (ko) * 2015-02-25 2019-09-25 에이에스엠엘 네델란즈 비.브이. 검사와 계측을 위한 방법 및 장치
KR102512180B1 (ko) 2015-04-28 2023-03-20 케이엘에이 코포레이션 계산 효율적인 x 선 기반의 오버레이 측정
CN111948239B (zh) * 2015-04-28 2024-01-12 科磊股份有限公司 计算上高效的基于x射线的叠盖测量系统与方法
KR102076021B1 (ko) * 2015-05-04 2020-03-02 에이에스엠엘 네델란즈 비.브이. 검사와 계측을 위한 방법 및 장치
US9410902B1 (en) 2015-05-05 2016-08-09 United Microelectronics Corp. Overlay measurement method
SG10201912822UA (en) * 2015-05-19 2020-02-27 Kla Tencor Corp Topographic phase control for overlay measurement
US10248029B2 (en) * 2015-07-17 2019-04-02 Asml Netherlands B.V. Method and apparatus for inspection and metrology
TWI656409B (zh) * 2015-09-09 2019-04-11 美商克萊譚克公司 基於輔助電磁場之引入之一階散射測量疊加之新方法
US9824940B2 (en) * 2015-09-30 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Intelligent metrology based on module knowledge
NL2017505A (en) * 2015-10-09 2017-04-11 Asml Netherlands Bv Method and apparatus for inspection and metrology
JP6789295B2 (ja) * 2015-12-08 2020-11-25 ケーエルエー コーポレイション 偏光ターゲットおよび偏光照明を用いた回折光の振幅および位相の制御
US9754895B1 (en) 2016-03-07 2017-09-05 Micron Technology, Inc. Methods of forming semiconductor devices including determining misregistration between semiconductor levels and related apparatuses
WO2017176314A1 (en) * 2016-04-04 2017-10-12 Kla-Tencor Corporation Process compatibility improvement by fill factor modulation
US10712673B2 (en) 2016-09-12 2020-07-14 Asml Netherlands B.V. Method of determining a property of a structure, inspection apparatus and device manufacturing method
WO2018081147A1 (en) * 2016-10-25 2018-05-03 Kla-Tencor Corporation Fault discrimination and calibration of scatterometry overlay targets
US10527952B2 (en) 2016-10-25 2020-01-07 Kla-Tencor Corporation Fault discrimination and calibration of scatterometry overlay targets
EP3339959A1 (en) * 2016-12-23 2018-06-27 ASML Netherlands B.V. Method of determining a position of a feature
US10551749B2 (en) * 2017-01-04 2020-02-04 Kla-Tencor Corporation Metrology targets with supplementary structures in an intermediate layer
JP7179742B2 (ja) * 2017-02-10 2022-11-29 ケーエルエー コーポレイション 散乱計測オーバーレイターゲット及び方法
US10732516B2 (en) * 2017-03-01 2020-08-04 Kla Tencor Corporation Process robust overlay metrology based on optical scatterometry
CN108962776B (zh) * 2017-05-26 2021-05-18 台湾积体电路制造股份有限公司 半导体装置及其制造方法和覆盖误差的测量方法
EP3639166A4 (en) * 2017-06-06 2021-02-24 KLA-Tencor Corporation RETICLE OPTIMIZATION AND OPTIMAL TARGET DRAWING ALGORITHMS
US11112369B2 (en) 2017-06-19 2021-09-07 Kla-Tencor Corporation Hybrid overlay target design for imaging-based overlay and scatterometry-based overlay
US11085754B2 (en) * 2017-12-12 2021-08-10 Kla Corporation Enhancing metrology target information content
US11294293B2 (en) 2018-09-19 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay marks for reducing effect of bottom layer asymmetry
US11119417B2 (en) * 2018-11-21 2021-09-14 Kla-Tencor Corporation Single cell grey scatterometry overlay targets and their measurement using varying illumination parameter(s)
US11231362B1 (en) * 2018-12-20 2022-01-25 Kla Corporation Multi-environment polarized infrared reflectometer for semiconductor metrology
JP7308284B2 (ja) * 2019-03-25 2023-07-13 ケーエルエー コーポレイション 改善された計量用自己モアレ格子デザイン
EP3739389A1 (en) * 2019-05-17 2020-11-18 ASML Netherlands B.V. Metrology tools comprising aplanatic objective singlet
JP2022539425A (ja) * 2019-07-08 2022-09-08 エーエスエムエル ネザーランズ ビー．ブイ． メトロロジ方法及び関連のコンピュータプロダクト
US10921721B1 (en) * 2019-09-13 2021-02-16 Applied Materials, Inc. Measurement system and grating pattern array
WO2021072743A1 (en) 2019-10-18 2021-04-22 Yangtze Memory Technologies Co., Ltd. Systems and methods for evaluating critical dimensions based on diffraction-based overlay metrology
CN112612185B (zh) * 2020-12-15 2022-11-22 长江存储科技有限责任公司 套刻误差检测用图形结构及方法
US11726410B2 (en) * 2021-04-20 2023-08-15 Kla Corporation Multi-resolution overlay metrology targets

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003506741A (ja) * 1999-08-02 2003-02-18 ゼテティック・インスティチュート 走査干渉計近視野共焦点顕微鏡
JP2007142419A (ja) * 2005-11-22 2007-06-07 Asml Netherlands Bv アライメントマークとしての２元正弦サブ波長回折格子
JP2008311645A (ja) * 2007-06-13 2008-12-25 Asml Netherlands Bv インスペクション方法および装置、リソグラフィ装置、リソグラフィ処理セル、ならびにデバイス製造方法
JP2009539109A (ja) * 2006-06-01 2009-11-12 ケーエルエー−テンカー テクノロジィース コーポレイション 次数選択されたオーバレイ測定

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317531B2 (en) 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
US6934024B2 (en) * 2000-10-18 2005-08-23 Regents Of The University Of Minnesota Ellipsometry methods and apparatus using solid immersion tunneling
DE10142316A1 (de) 2001-08-30 2003-04-17 Advanced Micro Devices Inc Halbleiterstruktur und Verfahren zur Bestimmung kritischer Dimensionen und Überlagerungsfehler
US6778275B2 (en) 2002-02-20 2004-08-17 Micron Technology, Inc. Aberration mark and method for estimating overlay error and optical aberrations
US7170604B2 (en) 2002-07-03 2007-01-30 Tokyo Electron Limited Overlay metrology method and apparatus using more than one grating per measurement direction
US6927080B1 (en) * 2002-10-28 2005-08-09 Advanced Micro Devices, Inc. Structures for analyzing electromigration, and methods of using same
US7608468B1 (en) * 2003-07-02 2009-10-27 Kla-Tencor Technologies, Corp. Apparatus and methods for determining overlay and uses of same
JP2005032911A (ja) * 2003-07-10 2005-02-03 Sony Corp アライメント誤差検出装置およびアライメント誤差検出方法
JP2007049074A (ja) * 2005-08-12 2007-02-22 Oki Electric Ind Co Ltd 合わせ誤差計測マークおよびこれを用いた半導体装置の製造方法
NL2002954A1 (nl) * 2008-06-11 2009-12-14 Asml Netherlands Bv Sub-segmented alignment mark arrangement.
JP5439375B2 (ja) * 2008-08-06 2014-03-12 株式会社日立ハイテクノロジーズ 校正用標準部材及びそれを用いた走査電子顕微鏡並びに走査電子顕微鏡の校正方法
US8891061B2 (en) * 2008-10-06 2014-11-18 Asml Netherlands B.V. Lithographic focus and dose measurement using a 2-D target
EP2457071A4 (en) * 2009-07-22 2015-09-02 Kla Tencor Corp ANTISYMMETRIC RADAR DIFFUSIOMETRY WITH ANGULAR RESOLUTION
JP2011203325A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 合わせずれ検査マーク

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003506741A (ja) * 1999-08-02 2003-02-18 ゼテティック・インスティチュート 走査干渉計近視野共焦点顕微鏡
JP2007142419A (ja) * 2005-11-22 2007-06-07 Asml Netherlands Bv アライメントマークとしての２元正弦サブ波長回折格子
JP2009539109A (ja) * 2006-06-01 2009-11-12 ケーエルエー−テンカー テクノロジィース コーポレイション 次数選択されたオーバレイ測定
JP2008311645A (ja) * 2007-06-13 2008-12-25 Asml Netherlands Bv インスペクション方法および装置、リソグラフィ装置、リソグラフィ処理セル、ならびにデバイス製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220097543A (ko) * 2013-12-23 2022-07-07 케이엘에이 코포레이션 다중 패턴화 파라미터의 측정
KR20200010476A (ko) * 2017-06-20 2020-01-30 에이에스엠엘 네델란즈 비.브이. 엣지 러프니스 파라미터 결정
KR20230002526A (ko) * 2020-04-15 2023-01-05 케이엘에이 코포레이션 반도체 디바이스의 오정합을 측정하는 데 유용한 디바이스 스케일 피쳐를 갖는 오정합 타겟

Also Published As

Publication number Publication date
KR102114512B1 (ko) 2020-05-25
US20130342831A1 (en) 2013-12-26
CN104520982A (zh) 2015-04-15
WO2014004669A1 (en) 2014-01-03
CN104520982B (zh) 2017-06-09
TW201409648A (zh) 2014-03-01
JP6305399B2 (ja) 2018-04-04
US8913237B2 (en) 2014-12-16
JP2015528922A (ja) 2015-10-01
TWI596736B (zh) 2017-08-21

Similar Documents

Publication Publication Date Title
KR102114512B1 (ko) 디바이스형 산란측정 오버레이 타겟
US11320745B2 (en) Measuring a process parameter for a manufacturing process involving lithography
US20220113638A1 (en) Method and apparatus for design of a metrology target
KR102356949B1 (ko) 광학 스캐터로메트리에 기반한 프로세스 견고한 오버레이 계측
US10107765B2 (en) Apparatus, techniques, and target designs for measuring semiconductor parameters
US9739719B2 (en) Measurement systems having linked field and pupil signal detection
JP4871943B2 (ja) 検査方法および装置、リソグラフィ装置、リソグラフィ処理セルおよびデバイス製造方法
US20170184977A1 (en) Metrology method, target and substrate
KR101860038B1 (ko) 메트롤로지 타겟의 디자인을 위한 방법 및 장치
JP2013522610A (ja) リソグラフィ用の検査
KR102416276B1 (ko) 패터닝 프로세스 파라미터를 결정하는 방법
US10747124B2 (en) Method of measuring a target, metrology apparatus, polarizer assembly
US20220252990A1 (en) Metrology method and associated computer product

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant