KR20140125646A - 입력 절연형 스위칭 소자용 게이트 드라이버 - Google Patents

Abstract

스위칭 소자를 구동하는 게이트 드라이버가 개시된다. 이 게이트 드라이버는 상기 스위칭 소자의 입력과 커플링(coupling) 되는 커패시터를 포함한다. 이 추가된 커패시터에 의해 스위칭 소비 전력이 절감된다.

Description

입력 절연형 스위칭 소자용 게이트 드라이버{Drive circuit for input insulated switching device with zero-voltage switching}

본 발명은 스위칭 소자용 게이트 드라이버에 관한 것으로, 특히 스위칭 소자의 구동 효율을 개선하기 위한 게이트 드라이버에 관한 것이다.

도 1은 종래 MOSFET 스위치로 구성된 LLC 공진형 인버터 회로도이다.

도 1과 같이 구성된 LLC 공진형 인버터 회로에서는 MOSFET 스위치인 M1과 M2가 스위칭을 교번하여 부하(load)로 에너지를 공급하게 된다. 이때, 인덕터(L1), 커패시터(C1), 트랜스포머의 자화 인덕턴스(magnetizing inductance)로 결정되는 공진 주파수보다 높은 스위칭 주파수로 M1과 M2를 구동하게 되면, M1 또는 M2의 드레인-소스(drain-source) 양단 전압이 거의 0일 때 스위치를 on 시킬 수 있다. 이러한 동작을 제로 전압 스위칭(zero-voltage switching, ZVS)이라 한다. ZVS 동작을 할 경우 스위치의 도통 손실(conduction loss)을 최소화할 수 있으며, EMI(electromagnetic interference)를 감소시키는 효과가 있다.

도 2는 종래 동기식 벅 컨버터 회로도이다.

도 2와 같이 구성된 동기식 벅 컨버터(Synchronous Buck Converter)에서는 M1 on되면 L1을 통해 부하로 에너지가 공급된다. 그리고 M1이 off 되면 인덕터 전류는 M2를 통해 free-wheeling 하게 되는데, 이때 M2의 드레인-소스 양단 전압은 거의 0이 되므로 ZVS를 만족시킬 수 있다.

도 3은 종래 게이트 드라이버를 이용한 ZVS 동작시 등가 회로도이다.

도 3은 기존의 게이트 구동 회로(conventional gate driver)(10)를 이용하여 ZVS 조건을 만족하는 스위치를 on 할 때의 등가 회로를 나타낸 것이다. ZVS 조건이므로, M1의 드레인은 소스와 같은 전위가 된다. 도 3에서는 그라운드 레벨로 설정되어 있다. 이때 M2가 on 되면 M1이 on 되어 ZVS가 완성된다. M1이 on 되기 위해서는 게이트-소스 간 기생 커패시터(Cgs)와 게이트-드레인 간 기생 커패시터(Cgd)를 MOSFET이 on 되기 위한 문턱 전압(threshold voltage) 이상으로 충전해야 한다. 이때 전원(VDD)에서 공급되는 전력(Pswitching)은 수학식 1과 같다.

공급되는 전하(charge)인 Qg는 (Cgs+Cgd)*VDD가 되므로 Pswitching은 수학식 1과 같이 게이트의 총 기생 커패시턴스(Cg=Cgs+Cgd)에 비례하고, 구동 전압의 제곱에 비례하며, 스위칭 주파수에 비례하게 된다. 구동 주파수가 느린 경우 스위칭 손실(switching loss)은 MOSFET의 on 저항인 Rdson에 의한 conduction loss에 비해 무시할 만한 경우가 많지만, 주파수가 올라갈수록 오히려 switching loss가 더 증가하게 된다. 이 경우 스위치의 Rdson을 아무리 개선하여도 효율 좋은 시스템을 구현할 수 없게 된다.

본 발명은 스위칭 소자를 구동할 때 게이트 충전을 위해 소모되는 스위칭 소비 전력을 절감할 수 있는 게이트 드라이버를 제공하는 것을 목적으로 한다.

전술한 기술적 과제를 달성하기 위한 본 발명의 일 양상에 따른 스위칭 소자를 구동하는 게이트 드라이버는 상기 스위칭 소자의 입력과 커플링(coupling) 되는 커패시터를 포함한다.

상기 게이트 드라이버는 상기 커패시터를 통해 전하를 공급하여 상기 스위칭 소자를 온 시키고, 상기 스위칭 소자를 오프할 때 상기 커패시터를 방전시킨다.

상기 게이트 드라이버는 상기 커패시터를 통해 전하를 공급하여 상기 스위칭 소자를 온 시키고, 상기 스위칭 소자의 오프시 상기 커패시터에 충전된 전하를 보존하며, 상기 스위칭 소자를 다시 온 하기 위한 입력시에 상기 커패시터에 보존된 전하를 재활용한다. 상기 게이트 드라이버는 상기 스위칭 소자를 다시 온 하기 위한 입력시에 상기 커패시터에 보존된 전하를 상기 스위칭 소자의 기생 커패시터에 공유시킨다. 상기 스위칭 소자의 기생 커패시터는 상기 스위칭 소자의 게이트-소스 간 기생 커패시터 및 게이트-드레인 간 기생 커패시터이다.

본 발명에 따른 게이트 드라이버, 구체적으로 CCGD(Capacitor Coupled Gate Driver)와 CRCCGD(Charge Recycle Capacitor Coupled Gate Driver)는 둘 다 모두 커패시터 결합형 드라이버(capacitor coupled driver)에 기반을 두고 있으며, conduction loss는 다소 증가하지만 switching loss를 더 큰 비율로 감소시켜 전체적으로 효율을 상승시키는 효과를 창출한다.

특히, 본 발명에 따른 게이트 드라이버는 zero-voltage switching을 하며 입력이 절연되어 이는 스위칭 소자, 예컨대 MOSFET, GaN device 등을 고속으로 구동하는 application에서 기존의 방식 대비 뛰어난 효율 개선 효과를 창출한다.

도 1은 종래 MOSFET 스위치로 구성된 LLC 공진형 인버터 회로도.
도 2는 종래 동기식 벅 컨버터 회로도.
도 3은 종래 게이트 드라이버를 이용한 ZVS 동작시 등가 회로도.
도 4는 게이트 구동 전압과 MOSFET의 on 저항 그래프.
도 5는 MOSFET 사이즈에 따른 최대 효율 지점을 나타낸 그래프.
도 6은 본 발명의 일 실시예에 따른 게이트 구동 회로도.
도 7은 도 6에 도시된 게이트 구동 회로의 동작 원리를 나타낸 도면.
도 8은 본 발명의 다른 실시예에 따른 게이트 구동 회로도.
도 9는 도 8에 도시된 각 스위치의 구동 파형을 나타낸 도면.
도 10은 도 8에 도시된 게이트 구동 회로의 동작 원리를 나타낸 도면.
도 12는 커패시터(Cs)의 크기에 따른 게이트 전압 크기를 나타낸 그래프.
도 13은 CRCCGD와 CCGD의 PSF 비교 그래프.
도 14는 능동 정류기 효율 검증 회로도.
도 15는 능동 정류기의 효율을 나타낸 그래프.

전술한, 그리고 추가적인 본 발명의 양상들은 첨부된 도면을 참조하여 설명되는 바람직한 실시예들을 통하여 더욱 명백해질 것이다. 이하에서는 본 발명을 이러한 실시예를 통해 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 설명하기로 한다.

도 4는 게이트 구동 전압과 MOSFET의 on 저항 그래프이다.

도 4는 20v급 LDMOS(Lateral Double diffused MOS)의 게이트 구동 전압에 따른 MOSFET의 on 저항(Rdson)을 나타낸 그래프이다. X축은 게이트 구동 전압[V]이고, Y축은 MOSFET의 on 저항인 Rdson[mOhm]이다. 20V급 LDMOS의 문턱 전압은 대략 0.8V 정도이고, 2V 이상 구동하면 원하는 on 특성을 얻을 수 있다. 그리고 게이트 전압을 높일수록 Rdson은 작아지지만 급격히 작아지는 것은 아니며, 전압이 증가한다 하더라도 미세하게 감소하는 수준이 된다. 그래프에 사용된 MOSFET의 게이트 폭(width)과 길이(length)의 비는 6000*NR/1.3[um/um]이다. 이때 NR을 증가시켜 MOSFET의 크기를 크게 할수록 Rdson이 감소함을 알 수 있다. MOSFET의 크기(size)가 증가됨에 따라 Rdson이 감소하여 conduction loss는 감소하지만, 반면에 총 게이트 커패시턴스(total gate capacitance)인 Cg는 증가하게 된다. 따라서 switching loss는 증가하게 되어 도 5와 같은 결과를 일반적으로 얻을 수 있다. 따라서 두 효율이 만나는 지점에서 최대의 효율(Maximum efficency), 즉 최소의 손실을 만족하게 된다. 이하에서는 switching loss를 감소시켜 효율을 증가시키는 스위칭 방식에 대해 상세히 설명한다.

도 6은 본 발명의 일 실시예에 따른 게이트 구동 회로도이며, 도 7은 도 6에 도시된 게이트 구동 회로의 동작 원리를 나타낸 도면이다.

도 6은 CCGD(capacitor coupled gate driver) 회로를 나타낸다. 이 CCGD 회로는 M2와 M3로 구성된 드라이버의 출력단과 M1 사이에 커패시터(Cs)가 직렬 연결된다. 그리고 이에 대한 동작은 도 7에 도시되어 있다. 도 7의 (a)는 M1 turn-on 시의 동작을 나타내며, (b)는 M2 turn-off 시의 동작을 나타낸다. 도 7의 (a)에 도시된 바와 같이, M2가 on 되면 Cs를 통해 전하가 공급되고 Vg가 상승하여 M1이 온 된다. M1을 off 할 때는 M3과 M4가 동시에 on 되어 Vg=0V가 되고 Cs는 방전이 된다. Cs를 방전하지 않으면 Cs를 통해 전하가 M1 게이트로 전달될 수 없다.

이와 같이 구동을 하는 경우에서 Cs의 크기에 따라 Vg 전압이 달라진다. Cg=Cgs+Cgd이고 Cs는 수학식 2와 같은 관계를 갖는다고 하면, 게이트 전압 Vg는 수학식 3과 같이 결정된다.

전원에서 충전해야 하는 총 커패시턴스(total capacitance, Ctotal)는 Cs와 Cg의 직렬 연결된 용량과 같으므로 수학식 4와 같다.

따라서 CCGD에 의한 switching loss(P_{s , CCGD})는 수학식 1과 수학식 4를 이용하여 수학식 5와 같이 표현할 수 있다.

여기서 PSF는 Power Save Factor의 약자로 기존 드라이버로 구동할 때의 switching loss 대비 감소하는 비율을 의미한다.

수학식 3에서 알 수 있듯이, Cs 크기를 조절하면 Vg 전압을 조절할 수 있다. Cs를 낮춤에 따라 Vg 전압이 낮아지므로 conduction loss가 커지게 된다. 그러나 수학식 5에서 알 수 있듯이, switching loss는 작아지게 된다. 도 4를 통해 확인된 바와 같이, MOSFET의 Rdson은 게이트 전압이 2.5V 이상이 되면 크게 개선되지 않으므로 Cs를 첨가하여 손해 보는 conduction loss에 비해 switching loss의 감소를 더 크게 할 수 있다. 이러한 조건을 만족하도록 α를 설정하여 Cs를 설정한다면 효율을 개선할 수 있게 된다. α=1인 경우 VDD=5V라면 Vg=2.5V가 된다. 이때 Rdson은 대략 20% 정도 증가를 하게 되지만, PSF=1/2이 되므로 50% switching loss가 감소하게 된다. 따라서, 이 기법을 이용할 경우 25%의 효율 개선 효과를 기대할 수 있다.

도 8은 본 발명의 다른 실시예에 따른 게이트 구동 회로도이다.

도 8은 switching loss를 더욱 개선하기 위해 개선된 게이트 구동 회로를 나타낸다. 도 6의 게이트 구동 회로에서는 M1이 off 될 때 Cs 전하가 방전되므로 효율 개선 효과가 크지 않다. 반면에, 도 8의 게이트 구동 회로에서는 Cs에 저장된 전하를 M1이 off 되었다가 다시 on 될 때 cg를 충전하는데 사용하여 switching loss를 더 개선한다. Cs 전하를 재활용(recycle) 하므로, 도 8의 게이트 구동 회로를 CRCCGD(Charge Recycle Capacitor Coupled Gate Driver)라 한다. 참고로, 도 9는 도 8에 도시된 각 스위치의 구동 파형을 나타낸 것이다.

도 10은 도 8에 도시된 게이트 구동 회로의 동작 원리를 나타낸 도면이다.

도 10의 (a)에 도시된 바와 같이, M1을 완전히 on 시키는 위상(phase)으로 CCGD와 마찬가지로 Cs가 직렬 연결된 형태로 Cg를 충전하게 된다. 도 10의 (b)는 M1이 off 되는 상태이다. M3이 on 되어 Cg를 방전하여 M1을 off 하나, Cs는 방전 경로(path)가 발생되지 않으므로 도 10의 (a) 상태에서 저장된 Cs의 전하는 보존된다. 도 10의 (c)는 다시 M1을 on 시키는 입력이 들어왔을 때의 동작이다. 도 10의 (a)와 같은 동작을 하기에 앞서 M4, M5를 on시켜 Cs에 충전된 전하를 Cg와 공유한다. 따라서, 도 9와 같이 OUT 전압은 최대 전압과 최소 전압 사이로 충전이 된다. 이후, 도 10의 (d)에서는 M2를 다시 온 시켜 Cg를 더 충전하게 되고 Cs에서 Cg로 공유되어 감소한 전하만큼을 재충전하게 된다.

설명한 방식으로 구동될 때 Vg 전압의 크기와 PSF를 분석하면 다음과 같다. 도 11의 (a)는 게이트 구동이 완료되어 Cs와 Cg가 완충된 상태의 등가 회로이다. Cs는 앞의 경우처럼 Cg보다 α배 크다고 가정하며, 도 11의 (a)처럼 완충이 완료되었을 때 Cs에 충전된 전압이 ΔV라고 가정한다. 도 11의 (b)에서는 SW1이 on 되어 Cs의 전하가 Cg를 충전하기 위해 재활용된다. 전하량 보존 법칙(charge conservation theory)에 의해 수학식 6을 만족하게 된다.

수학식 6에서 Vx 전압을 구하면 수학식 7과 같다.

도 11의 (c)는 M1을 완전히 on 시킬 때의 등가 회로이다. 따라서, VDD로부터 Cs와 Cg에 전하가 공급되지만, 도 11의 (b)에서 recycle된 전하에 의해 Cs와 Cg가 Vx로 충전되어 있으므로, 도 11의 (c)와 같은 등가 회로가 된다. 이 등가 회로에서 게이트 전압인 Vg를 구하면 수학식 8과 같다.

이때 Cs의 전압은 수학식 9와 같이 표현된다.

도 11의 (c) 과정이 끝난 후의 Vcs는 도 11의 (a)의 ΔV와 같아야 한다. 수학식 7과 수학식 9로부터 구한 ΔV는 수학식 10과 같다.

그리고 수학식 7과 수학식 8 및 수학식 10으로부터 구한 Vg 전압은 수학식 11과 같다.

이상의 스위칭 동작에서, VDD에서 Cs와 Cg에 전하가 공급되는 동작은 도 11의 (c) 동작에 해당된다. 이때 VDD에서 공급된 전하는 CS와 Cg로 직렬 연결된 커패시터에 (VDD-2*Vx)를 곱한 만큼의 전하가 공급되므로, 수학식 12와 같은 전하가 공급된다.

따라서, VDD에서 공급한 전력은 수학식 13과 같다.

위 수식에서 CRCCGD의 PSF인 PSF_CRCCGD는 α/(1+3α)와 같이 표현된다.

도 12는 커패시터(Cs)의 크기에 따른 게이트 전압 크기를 나타낸 그래프이다.

VDD는 5V이다. CCGD의 경우 α가 커짐에 따라 VDD에 가까워지지만, CRCCGD의 경우 2/3*VDD가 최대값이 된다. α=1인 경우는 두 겨우 모두 동일한 Vg 전압인 VDD/2를 갖는다.

도 13은 CRCCGD와 CCGD의 PSF 비교 그래프이다.

도 13은 Cs 크기에 따른 PSF 변화를 나타낸다. CCGD의 경우 α가 커짐에 따라 PSF가 1에 근접해가므로 전원 절약(power save) 효과가 사라지게 된다. 그러나 CRCCGD의 경우 최대 PSF=1/3이 되므로, 어떠한 Cs를 사용하더라도 약 67% 이상의 개선효과가 발생한다. α=1일 때는 두 경우 모두 게이트 전압은 동일하지만, PSF는 CCGD가 1/2, CRCCGD가 1/4이다. 즉, CRCCGD가 CCGD 대비 50% 개선 효과가 있으며, 기존의 게이트 드라이버 대비 75%의 개선 효과가 발생한다. 이 경우 게이트 전압이 절반으로 감소하므로 conduction loss가 감소하지만, 2.5V로 구동될 때의 conduction loss는 20% 정도 증가하는 반면에 CRCCGD에 의한 switching loss는 75% 감소하므로 오히려 전체적인 효율은 증가하게 된다.

CCGD와 CRCCGD는 구동하려는 MOSFET과 coupling 되는 Cs 커패시터를 이용하여 구동을 하므로, Cs 커패시터가 완전 충전되면 더 이상 MOSFET 게이트를 충전할 수 없게 된다. 만약 M1이 turn-on 되는 시점에 drain 전압이 감소한다면 밀러(Miller) 효과에 의해 Cgd를 통해 흐르는 전류가 drain 전압의 변화량에 비례하여 증가하기 때문에 Cgd가 증폭되는 효과가 발생한다. 따라서 Cg가 증가하는 효과가 발생하고, 이는 α가 작아지는 효과와 유사하다. 따라서 게이트 전압이 원활히 상승하지 못하므로, MOSFET을 구동하기 어려워진다. 이러한 이유로 CCGD와 CRCCGD는 MOSFET의 drain과 source 전위가 같은 상태에서 on 되고 drain과 source 전위가 고정되는 ZVS 응용 회로에 적합하다.

도 14는 능동 정류기 효율 검증 회로도이며, 도 15는 능동 정류기의 효율을 나타낸 그래프이다.

CRCCGD에 의한 효율 증가 효과를 검증하기 위해, 도 14와 같이 자기 공명(magnetic resonance) 전력 전송 시스템에서 능동 정류기(active rectifier)를 구현하였을 때의 효율을 모의 실험하였다. 능동 정류기(100)는 MOSFTET과 CRCCGD로 구성된 능동 다이오드(active diode)(200)를 이용하여 구현하였다. 능동 다이오드도 A,K 양단 전압이 0보다 크면 on 되며, on 되는 시점에서 ZVS 조건을 만족하므로 CRCCGD를 사용할 수 있다. 출력에서 효율 90%의 DC-DC 컨버터(300)가 부하에 5W를 공급한다고 가정한다. 따라서 능동 정류기(100)에서 공급되는 전력은 5.5W가 된다. 기존의 게이트 드라이버와 CRCCGD의 효과를 비교하기 위한 모의 실험 조건은 다음과 같다.

① MOSFET: 20V내압, W/L=6000*NR/1.3 [um/um]

② Input power source 주파수: 6.78MHz

→ 따라서, 능동 정류기의 스위칭 주파수는 6.78MHz가 됨

③ NR: 8 ~ 22

④ 정류기 출력 전압 (Vrect): ~ 8V

⑤ α of CRCCGD: α=1

⑥ CRCCGD의 VDD: 5V

⑦ 능동 정류기에 연결된 converter의 효율: 90%

⑧ 최종 부하의 전력 소모: 5W

일반 게이트 드라이버로 능동 다이오드의 MOSFET을 구동할 때의 게이트 전압은 5V가 된다. 반면, CRCCGD의 경우 α=1이므로 수학식 11에 의해 게이트 구동 전압은 2.5V가 된다. 따라서, CRCCGD의 경우 일반 게이트 드라이버로 구현된 경우와 대비하였을 때 conduction loss는 열세가 된다. 그러나 스위칭 주파수가 6.78MHz로 매우 높아서 switching loss가 매우 큰 상태가 된다. CRCCGD에 의한 switching loss 감소가 전체적인 효율을 개선할 수 있어서 도 14와 같은 결과를 얻을 수 있다. 모의 실험 결과로부터 모든 조건에서 CRCCGD를 이용한 회로의 효율이 기존 드라이버에 의한 효율보다 높음을 알 수 있다.

CCGD와 CRCCGD 두 경우 모두 커패시터 결합형 드라이버(capacitor coupled driver)에 기반을 두고 있으며, conduction loss는 다소 증가하지만, switching loss를 더 큰 비율로 감소시켜 전체적인 효율을 상승시키고 있다. 특히, 본 발명에 따른 CCGD와 CRCCGD는 zero-voltage switching을 하며 입력이 절연되어 있는 스위칭 소자, 예컨대 MOSFET, GaN device 등을 고속으로 구동하는 application에서 기존의 방식 대비 효율 개선 효과를 발생시킨다.

이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

Claims (7)

1. 스위칭 소자를 구동하는 게이트 드라이버에 있어서,
   상기 스위칭 소자의 입력과 커플링(coupling) 되는 커패시터;
   를 포함하는 게이트 드라이버.
2. 제1항에 있어서,
   상기 게이트 드라이버는 상기 커패시터를 통해 전하를 공급하여 상기 스위칭 소자를 온 시키고, 상기 스위칭 소자를 오프할 때 상기 커패시터를 방전시키는 게이트 드라이버.
3. 제1항에 있어서,
   상기 게이트 드라이버는 상기 커패시터를 통해 전하를 공급하여 상기 스위칭 소자를 온 시키고, 상기 스위칭 소자의 오프시 상기 커패시터에 충전된 전하를 보존하며, 상기 스위칭 소자를 다시 온 하기 위한 입력시에 상기 커패시터에 보존된 전하를 재활용하는 게이트 드라이버.
4. 제3항에 있어서,
   상기 게이트 드라이버는 상기 스위칭 소자를 다시 온 하기 위한 입력시에 상기 커패시터에 보존된 전하를 상기 스위칭 소자의 기생 커패시터에 공유시키는 게이트 드라이버.
5. 제4항에 있어서,
   상기 스위칭 소자의 기생 커패시터는 상기 스위칭 소자의 게이트-소스 간 기생 커패시터 및 게이트-드레인 간 기생 커패시터인 게이트 드라이버.
6. 제1항에 있어서,
   상기 스위칭 소자는 제로 전압 스위칭(zero-voltage switching)을 하며 입력이 절연되어 있는 게이트 드라이버.
7. 제1항 내지 제6항 중 어느 한 항에 있어서,
   상기 커패시터의 용량은 상기 스위칭 소자의 도통 손실(conduction loss)의 증가 비율에 비해 스위칭 손실(switching loss) 감소 비율이 더 높도록 설정되는 게이트 드라이버.

Images