KR20140119066A - 플라즈마 처리 장치 및 플라즈마 처리 방법 - Google Patents

플라즈마 처리 장치 및 플라즈마 처리 방법 Download PDF

Info

Publication number
KR20140119066A
KR20140119066A KR1020147021296A KR20147021296A KR20140119066A KR 20140119066 A KR20140119066 A KR 20140119066A KR 1020147021296 A KR1020147021296 A KR 1020147021296A KR 20147021296 A KR20147021296 A KR 20147021296A KR 20140119066 A KR20140119066 A KR 20140119066A
Authority
KR
South Korea
Prior art keywords
plasma
value
plasma processing
unit
process result
Prior art date
Application number
KR1020147021296A
Other languages
English (en)
Inventor
도시카즈 아키모토
히로시 간난
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140119066A publication Critical patent/KR20140119066A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32926—Software, data control or modelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32972—Spectral analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/0006—Investigating plasma, e.g. measuring the degree of ionisation or the electron temperature
    • H05H1/0012—Investigating plasma, e.g. measuring the degree of ionisation or the electron temperature using electromagnetic or particle radiation, e.g. interferometry
    • H05H1/0037—Investigating plasma, e.g. measuring the degree of ionisation or the electron temperature using electromagnetic or particle radiation, e.g. interferometry by spectrometry
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H05H1/461—Microwave discharges
    • H05H1/463—Microwave discharges using antennas or applicators

Abstract

[과제] 1회의 매엽 플라즈마 처리 중에 플라즈마 프로세스의 변동이나 불균일을 정밀하게 억제한다.
[해결수단] OES 계측부(110)는, 각 단계의 종료시 또는 종료 직후에 분광 계측치(MOESi)를 출력한다. CD 추정부(140)는, 추정 모델 기억부(142)로부터 받아들이는 CD 추정 모델(AMi)과 분광 계측치(MOESi)를 이용하여 각 단계분의 CD 추정치(ACDi)를 구한다. 프로세스 제어부(132)는, 다음 단계에 있어서, 레시피 기억부(136)로부터 받아들인 다음 단계분의 프로세스 조건 설정치(PCi +1) 및 제어 모델 기억부(138)로부터 받아들인 다음 단계분의 프로세스 제어 모델(CMi +1)에 더하여, CD 추정부(140)로부터 수취한 앞 단계분의 CD 추정치(ACDi)를 제어 대상(130)의 자동 제어에 이용한다.

Description

플라즈마 처리 장치 및 플라즈마 처리 방법{PLASMA PROCESSING DEVICE, AND PLASMA PROCESSING METHOD}
본 발명은 APC를 이용하는 플라즈마 처리 장치 및 플라즈마 처리 방법에 관한 것이다.
오늘날 반도체 디바이스나 플랫 패널 디스플레이(FPD) 등의 제조에 이용되고 있는 플라즈마 처리 장치는, 소자의 미세화와 기판의 대형화에 따라, 프로세스 윈도가 점점 좁아지고, 다른 한편으로 생산성 및 장치 성능의 한층 더한 향상이 요구되고 있다.
이러한 배경 하에서, 동일한 프로세스를 반복하여 행하더라도 매회 동일한 프로세스 결과를 얻을 수 있도록 하는 프로세스 제어, 즉 변동이나 불균일이 없는 프로세스 제어의 방법이 플라즈마 처리 장치에 서서히 도입되고 있다. 이런 유형의 프로세스 제어에 있어서 대상이 되는 불균일에는, 원인면에서 보면 프로세스 조건의 드리프트나 장치 사이 또는 챔버 사이의 기기차 등이 있고, 현상면에서 보면 로트 사이 불균일이나 로트 내 불균일, 나아가서는 클리닝 또는 시즈닝 전후의 불균일 등이 있다.
이러한 불균일을 억제하는 대책으로서, 당초에는, 주어지는 매엽 플라즈마 처리를 위한 프로세스 조건과 순서를 지시하는 레시피 중에, 로트 단위 또는 웨이퍼 단위로 특정 프로세스 조건을 축차 보정하는 비율(보정량)을 미리 설정해 두고, 그 레시피 테이블을 참조하면서 프로세스를 실행하는 방법이 채용되고 있었다. 그러나, 이 방법은, 레시피 테이블에 포함된 보정량을 고정치로 설정하기 때문에, 여러 가지 외란에 대한 적응성과 적확성이 부족하여, 불균일이 있는 플라즈마 프로세스를 정밀하게 제어하기는 곤란했다.
그래서 최근에는, 프로세스 변동을 피드백 제어나 피드포워드 제어에 의해서 억제하는 APC(Advanced Process Control) 기술을 채용하는 플라즈마 처리 장치가 늘어나고 있다. 특히, MOS 트랜지스터의 특성을 좌우하는 가장 중요한 파라미터인 게이트 전극의 폭은 게이트 CD(Critical Dimension)라고 불리며, 게이트 에칭용의 플라즈마 에칭 장치에서는 게이트 CD의 불균일을 억제하기 위한 APC를 탑재하는 것이 서서히 증가하고 있다.
플라즈마 처리 장치에 이용되고 있는 종래의 APC는, 1회의 매엽 플라즈마 처리에 있어서 처리 중인 장치 상태를 In-Situ 센서에 의해 모니터링하고, 처리의 종료 후에 가공 결과 추정 모델을 이용하여 In-Situ 센서의 측정치를 기초로 프로세스 결과(예컨대 CD치)를 추정한다. 그리고, 프로세스 결과의 추정치와 목표치의 편차에 따라서, 다음번 매엽 플라즈마 처리에서는 그 편차를 영에 가깝게 하도록 프로세스 조건의 값을 보정하도록 하고 있다(예컨대 특허문헌 1). 혹은 프로세스 결과의 목표치에 대한 최적의 프로세스 조건의 값을 연산하기 위한 최적 레시피 계산 모델을 갖춰, 프로세스 조건의 값을 보정하는 대신에, 편차에 따라서 최적 레시피 계산 모델을 수정하는 방법도 제안되어 있다(예컨대 특허문헌 2).
특허문헌 1: 일본 특허공개 2003-17471호 공보 특허문헌 2: 일본 특허공개 2004-119753호 공보
상기한 것과 같이, 플라즈마 처리 장치에 있어서의 종래의 APC는, 매엽 플라즈마 처리 단위, 즉 웨이퍼 단위로 피드백 제어 혹은 피드포워드 제어를 하는, 소위 Run-to-Run 방식이며, 1장의 웨이퍼에 대한 1회의 매엽 플라즈마 처리 중에 피드백 제어 혹은 피드포워드 제어를 하는 실시간 방식은 아니다. 이 때문에, 1회의 매엽 플라즈마 처리 중에 프로세스 조건 내지 레시피가 전환되도록 한 애플리케이션에는 대응할 수 없다. 따라서, 예컨대, 다층의 막을 복수 단계에서 연속적으로 에칭 가공하는 다층 레지스트법에 있어서 CD의 변동이나 불균일을 정밀하게 억제할 수는 없다.
본 발명은 상기와 같은 종래 기술의 문제점에 감안하여 이루어진 것으로, 1회의 매엽 플라즈마 처리 중에 기능하는 APC에 의해 플라즈마 프로세스의 변동이나 불균일을 정밀하게 억제할 수 있는 플라즈마 처리 장치 및 플라즈마 처리 방법을 제공한다.
특히, 본 발명은, 1회의 매엽 플라즈마 처리를 레시피가 상이한 복수의 단계로 분할하는 멀티스텝 방식에 적합하게 적용할 수 있는 APC 기능을 갖는 플라즈마 처리 장치 및 플라즈마 처리 방법을 제공한다.
본 발명의 제1 관점에 있어서의 플라즈마 제어 장치는, 1장의 피처리 기판에 대한 플라즈마 처리를 복수의 단계로 분할하여, 각 단계마다 프로세스 조건을 독립적으로 설정하는 플라즈마 처리 장치로서, 상기 기판을 출납 가능하게 수용하는 진공 배기 가능한 처리 용기와, 각 단계마다 상기 프로세스 조건에 따라서 상기 처리 용기 내에서 처리 가스의 플라즈마를 생성하는 플라즈마 생성부와, 소정의 프로세스 결과에 관해서 각 단계마다 목표치를 설정하는 목표치 설정부와, 상기 처리 용기 내에서 생성되는 플라즈마의 발광을 분광 계측하는 플라즈마 계측부와, 각 단계의 종료 후에, 상기 플라즈마 계측부로부터 얻어지는 분광 계측치로부터 해당 단계에 있어서의 상기 프로세스 결과의 값을 추정하는 프로세스 결과 추정부와, 다음 단계에 있어서, 상기 목표치 설정부로부터 주어지는 해당 단계분의 상기 프로세스 결과 목표치와, 상기 프로세스 결과 추정부로부터 주어지는 앞 단계분의 상기 프로세스 결과 추정치에 기초하여, 해당 단계에 있어서의 상기 프로세스 조건 중의 적어도 하나를 프로세스 파라미터로서 조정하는 프로세스 제어부를 갖는다.
본 발명의 제1 관점에 있어서의 플라즈마 제어 방법은, 1장의 피처리 기판에 대한 플라즈마 처리를 복수의 단계로 분할하여, 각 단계마다 프로세스 조건을 독립적으로 설정하는 플라즈마 처리 방법으로서, 소정의 프로세스 결과에 관해서 각 단계마다 목표치를 설정하는 공정과, 각 단계마다 상기 프로세스 조건에 따라서, 기판을 출납 가능하게 수용하는 처리 용기 내에서 처리 가스의 플라즈마를 생성하는 공정과, 상기 처리 용기 내에서 생성되는 플라즈마의 발광을 분광 계측하여 분광 계측치를 구하는 공정과, 각 단계의 종료 후에, 상기 분광 계측치로부터 해당 단계에 있어서의 상기 프로세스 결과의 값을 추정하는 공정과, 각 단계의 다음 단계에 있어서, 해당 다음 단계분의 상기 프로세스 결과 목표치와, 각 단계분의 상기 프로세스 결과 추정치에 기초하여, 상기 프로세스 조건 중의 적어도 하나를 프로세스 파라미터로서 조정하는 공정을 갖는다.
상기 제1 관점에서는, 프로세스 결과의 목표치의 설정, 플라즈마 발광의 분광 계측, 프로세스 결과의 값의 추정 및 프로세스 파라미터의 조정을 전부 단계 단위로 행하기 때문에, 1회의 매엽 플라즈마 처리 중에 단계간 제어를 하는 APC를 구축할 수 있다.
본 발명의 제2 관점에 있어서의 플라즈마 제어 장치는, 상기 기판을 출납 가능하게 수용하는 진공 배기 가능한 처리 용기와, 1장의 피처리 기판에 대한 플라즈마 처리를 위한 프로세스 조건을 설정하는 프로세스 조건 설정부와, 상기 프로세스 조건에 따라서 상기 처리 용기 내에서 처리 가스의 플라즈마를 생성하는 플라즈마 생성부와, 소정의 프로세스 결과에 관해서 목표치를 설정하는 목표치 설정부와, 상기 처리 용기 내에서 생성되는 플라즈마의 발광을 분광 계측하여, 일정 시간을 두고 분광 계측치를 산출하는 플라즈마 계측부와, 상기 플라즈마 계측부로부터 얻어지는 분광 계측치로부터 일정 시간을 두고 상기 프로세스 결과의 값을 예측하는 프로세스 결과 예측부와, 상기 목표치 설정부로부터 주어지는 상기 프로세스 결과 목표치와, 상기 프로세스 결과 예측부로부터 일정 시간을 두고 주어지는 상기 프로세스 결과 예측치에 기초하여, 해당 단계에 있어서의 상기 프로세스 조건 중의 적어도 하나를 프로세스 파라미터로서 조정하는 프로세스 제어부를 갖는다.
상기 제2 관점에서는, 프로세스 결과의 목표치의 설정, 플라즈마 발광의 분광 계측, 프로세스 결과의 값의 예측 및 프로세스 파라미터의 조정을 전부 일정 시간을 두고 행하기 때문에, 실시간 제어를 하는 APC를 구축할 수 있다.
본 발명에 있어서, 실시간 제어란, 고속으로 처리를 하는 시스템이라는 의미가 아니라, 결정된 시간에 맞춰 결과를 낸다고 하는, 시간에 관한 제약 조건이 요구되는 제어를 말한다. 여기서, 결정된 시간이란, 로트 단위, 웨이퍼 단위, 레시피 단위, 레시피 내의 단계 단위, 초 단위, 밀리초 단위 등을 가리킨다.
본 발명의 플라즈마 처리 장치 또는 플라즈마 처리 방법에 따르면, 상기와 같은 구성 및 작용에 의해, 1회의 매엽 플라즈마 처리 중에 기능하는 APC에 의해 플라즈마 프로세스의 변동이나 불균일을 정밀하게 억제할 수 있고, 특히 멀티스텝 방식에 있어서 큰 이점을 가져올 수 있다.
도 1은 본 발명에 있어서의 플라즈마 처리 장치의 적용 가능한 클러스터 툴 방식의 진공 처리 장치의 레이아웃을 도시하는 도면이다.
도 2는 도 1의 클러스터 툴 방식의 진공 처리 장치에 프로세스·모듈로서 탑재할 수 있는 마이크로파 플라즈마 처리 장치의 구성을 도시하는 도면이다.
도 3은 상기 마이크로파 플라즈마 처리 장치에서 실시할 수 있는 다층 레지스트법의 일례를 도시하는 도면이다.
도 4는 상기 다층 레지스트법의 에칭 가공에서 이용되는 레시피의 일례를 도시하는 도면이다.
도 5는 상기 다층 레지스트법의 에칭 가공에서 각 단계마다 CD의 목표치가 설정되는 예를 도시하는 도면이다.
도 6은 상기 마이크로파 플라즈마 처리 장치에 탑재되는 APC 기구의 적합한 일 실시예를 도시하는 블럭도이다.
도 7은 도 6의 APC 기구의 주된 처리 순서를 도시하는 흐름도이다.
도 8은 실시예에서 단계마다 플라즈마 조건 설정치, CD 목표치, 프로세스 제어 모델 및 CD 추정치를 전환하는 구조를 표로 나타내는 도면이다.
도 9a는 프로세스 파라미터와 CD 실측치 사이의 상관 관계(제1 함수)를 도시하는 도면이다.
도 9b는 프로세스 파라미터와 분광 계측치 사이의 상관 관계(제2 함수)를 도시하는 도면이다.
도 9c는 분광 계측치와 CD 실측치 사이의 상관 관계(제3 함수)를 도시하는 도면이다.
도 10은 실시예의 CD 추정 모델을 PLSR법에 의해 구축하는 순서를 도시하는 흐름도이다.
도 11은 OES 계측부로부터 얻어지는 OES 데이터(분광 계측치)의 3차원 스펙트럼을 도시하는 도면이다.
도 12는 어느 시점에서의 OES의 스펙트럼을 도시하는 도면이다.
도 13은 특정 파장의 스펙트럼의 시간축 상의 변화를 도시하는 플롯도이다.
도 14는 PLSR의 CD 추정 모델을 이용하여 CD 추정치를 얻는 온라인 상의 신호 처리의 순서를 도시하는 흐름도이다.
도 15는 CD 추정치와 CD 실측치의 플롯도이다.
도 16은 도 15의 데이터를 플롯한 산포도(散布圖)이다.
도 17은 상기 마이크로파 플라즈마 처리 장치에 탑재되는 APC 기구의 적합한 다른 실시예를 도시하는 블럭도이다.
도 18은 도 17의 APC 기구의 주된 처리 순서를 도시하는 흐름도이다.
이하, 첨부 도면을 참조하여 본 발명의 적합한 실시형태에 관해서 설명한다.
[실시형태에 있어서의 멀티챔버 시스템]
도 1에, 본 발명에 있어서의 플라즈마 처리 장치를 적용할 수 있는 멀티챔버 시스템의 일 구성예로서의 클러스터 툴 방식의 진공 처리 장치를 도시한다. 이 진공 처리 장치는, 클린룸 내에 설치되어, 장치 안길이 방향으로 뻗는 대략 오각형상의 플랫폼 또는 진공 반송실(PH) 둘레에, 예컨대 4대의 프로세스·모듈(PM1, PM2, PM3, PM4)과 2대의 로드록·모듈(LLMa, LLMb)을 클러스터형으로 배치하고 있다.
보다 상세하게는, 진공 반송실(PH)에는, 도면 좌측의 긴 변에 2대의 프로세스·모듈(PM1, PM2)이 게이트 밸브(GV1, GV2)를 통해 각각 연결되고, 도면 우측의 긴 변에 2대의 프로세스·모듈(PM3, PM4)이 게이트 밸브(GV3, GV4)를 통해 각각 연결되고, 도면 하측에 ハ자로 뻗는 한 쌍의 짧은 변에 로드록·모듈(LLMa, LLMb)이 게이트 밸브(GVa, GVb)를 통해 각각 연결되어 있다.
프로세스·모듈(PM1, PM2, PM3, PM4)은, 도시하지 않는 각 전용의 배기 장치에 의해 실내가 가변의 압력으로 항상 감압 상태로 유지되는 진공 챔버(10)를 갖고 있고, 전형적으로는 실내의 중앙부에 배치한 배치대 또는 서셉터(도시하지 않음) 위에 1장의 피처리 기판, 예컨대 반도체 웨이퍼(W)를 얹어, 소정의 용력(처리 가스, 전력, 감압 등)을 이용하여 원하는 매엽 플라즈마 처리, 예컨대 드라이 에칭 가공, CVD(Chemical Vapor Deposition), ALD(Atomic Layer Deposition) 혹은 스퍼터 등의 진공성 막처리, 열처리, 애싱, 반도체 웨이퍼 표면의 클리닝 처리 등을 행하도록 되어 있다.
로드록·모듈(LLMa, LLMb)은, 각각 도어 밸브(DVC, DVd)를 통해 후술하는 로더 반송실(LM)의 대기 반송실과도 연통할 수 있게 되어 있고, 각각의 로드록실(202) 내에 로더 반송실(LM)과 진공 반송실(PH) 사이에서 전송되는 반도체 웨이퍼(W)를 일시적으로 잡아 두기 위한 배치대 또는 전달대(도시하지 않음)가 설치되어 있다.
진공 반송실(PH)은 전용의 진공 배기 장치(도시하지 않음)에 접속되어 있고, 실내가 통상은 일정한 압력으로 항상 감압 상태로 유지된다. 실내에는, 신축 가능한 한 쌍의 반송 아암(Fa, Fb)을 갖고, 슬라이드 동작, 선회 동작 및 승강 동작이 가능한 매엽식의 진공 반송 로봇(기판 반송 장치)(204)이 설치되어 있다. 이 진공 반송 로봇(204)은, 반송 제어부(206)로부터의 커맨드에 따라서 프로세스·모듈(PM1~PM4) 및 로드록·모듈(LLMa, LLMb) 사이를 오고 가 반도체 웨이퍼(W)를 매엽 단위로 반송하도록 되어 있다.
로더 반송실(LM)과 인접하여 로드 포트(LP), 위치맞춤 기구(ORT) 및 프로세스 결과 측정부(208)가 설치되어 있다. 로드 포트(LP)는, 외부 반송차와의 사이에서, 예컨대 1 배치(batch) 25장의 반도체 웨이퍼(W)를 수납할 수 있는 웨이퍼 카세트(CR)의 투입, 인출에 이용된다. 여기서, 웨이퍼 카세트(CR)는 FOUP(Front Open Unified Pod)나 SMIF(Standard Mechanical Interface) 박스 등으로서 구성되어 있다. 위치맞춤 기구(ORT)는, 반도체 웨이퍼(W)의 노치 또는 오리엔테이션 플랫을 소정의 위치 또는 방향에 맞추기 위해서 이용된다. 프로세스 결과 측정부(208)는, 프로세스·모듈(PM1~PM4) 중 어느 것에서 플라즈마 처리를 받아 로더 반송실(LM)로 되돌아간 모든 처리를 마친 반도체 웨이퍼(W)에 관해서, 또는 주기적으로 샘플링되는 처리를 마친 반도체 웨이퍼(W)에 관해서, 소정의 프로세스 결과(예컨대, CD치, 형상, 막 두께, 조성 등)를 측정한다. 예컨대, 프로세스 결과로서 CD치를 측정하는 경우는, IM(Integrated Metrology) 장치를 적합하게 이용할 수 있다.
로더 반송실(LM) 내에 설치되어 있는 매엽식의 대기 반송 로봇(기판 반송 장치)(210)은, 상하 2단 겹침의 신축 가능한 한 쌍의 반송 아암(Fc, Fd)을 갖고, 리니어 모터(212)의 리니어 가이드(214) 상에서 수평 방향으로 이동 가능하고, 승강·선회 가능하고, 반송 제어부(206)로부터의 커맨드에 따라서 로드 포트(LP), 오리엔테이션 플랫 맞춤 기구(ORT), 로드록·모듈(LLMa, LLMb), 프로세스 결과 측정부(208) 사이를 오고 가, 반도체 웨이퍼(W)를 매엽 단위로 반송하도록 되어 있다.
여기서, 로드 포트(LP)에 투입된 웨이퍼 카세트(CR) 내의 1장의 웨이퍼에 이 클러스터 툴 내에서 일련의 처리를 받게 하게 하기 위한 기본적인 웨이퍼 반송 시퀀스를 설명한다.
로더 반송실(LM) 내의 대기 반송 로봇(210)은, 로드 포트(LP) 상의 웨이퍼 카세트(CR)로부터 LP 도어(216)가 열려 있는 상태에서 1장의 반도체 웨이퍼(W)를 꺼내고, 이 반도체 웨이퍼(W)를 위치맞춤 기구(ORT)로 반송하여 위치맞춤을 받게 하고, 그것이 끝난 후에 로드록·모듈(LLMa, LLMb) 중 어느 한쪽(예컨대 LLMa)으로 이송한다. 이송처인 로드록·모듈(LLMa)은, 대기압 상태에서 반도체 웨이퍼(W)를 수취하고, 반입한 후에 실내를 진공 배기하여, 감압 상태에서 반도체 웨이퍼(W)를 진공 반송실(PH)의 진공 반송 로봇(204)에 건넨다.
진공 반송 로봇(204)은, 반송 아암(Fa, Fb) 중 한쪽을 이용하여, 로드록·모듈(LLMa)로부터 꺼낸 반도체 웨이퍼(W)를 1번째의 프로세스·모듈(예컨대 PM1)에 반입한다. 프로세스·모듈(PM1) 내에서는, 미리 설정된 레시피에 따라서 소정의 프로세스 조건(가스, 압력, 전력, 시간 등) 하에서 제1 공정의 매엽 처리가 행해진다.
이 제1 공정의 매엽 처리가 종료된 후에, 진공 반송 로봇(204)은, 반도체 웨이퍼(W)를 프로세스·모듈(PM1)로부터 반출하여, 다음 공정이 있을 때에는 2번째의 프로세스·모듈(예컨대 PM2)로 반입하고, 다음 공정이 없을 때에는 로드록·모듈(LLMa, LLMb) 중 한쪽으로 반송한다. 2번째의 프로세스·모듈(예컨대 PM2)에 반입된 경우는, 이 2번째의 프로세스·모듈(PM2)에서도, 미리 설정된 레시피에 따라서 소정의 프로세스 조건으로 제2 공정의 매엽 처리가 행해진다.
이 제2 공정의 매엽 처리가 종료되면, 진공 반송 로봇(204)은, 반도체 웨이퍼(W)를 2번째의 프로세스·모듈(PM2)로부터 반출하고, 그 반출한 반도체 웨이퍼(W)를, 다음 공정이 있을 때에는 3번째의 프로세스·모듈(예컨대 PM3)로 반입하고, 다음 공정이 없을 때에는 로드록·모듈(LLMa, LLMb) 중 한쪽으로 반송한다. 3번째의 프로세스·모듈(예컨대 PM3)에서 처리가 행해진 경우도, 그 후에 다음 공정이 있을 때에는 후단의 프로세스·모듈(예컨대 PM4)로 반입하고, 다음 공정이 없을 때에는 로드록·모듈(LLMa, LLMb) 중 한쪽으로 복귀시킨다.
상기한 것과 같이 하여 진공계의 프로세스·모듈(PM1, PM2 ··)에서 단일의 매엽 플라즈마 처리 또는 일련의 매엽 플라즈마 처리를 받은 반도체 웨이퍼(W)가 한쪽의 로드록·모듈(예컨대 LLMb)에 반입되면, 이 로드록·모듈(LLMb)의 실내는 감압 상태에서 대기압 상태로 전환된다. 그러한 후, 로더 반송실(LM) 내의 대기 반송 로봇(210)이, 대기압 상태의 로드록·모듈(LLMb)로부터 반도체 웨이퍼(W)를 꺼내어, 그 처리를 마친 반도체 웨이퍼(W)를 프로세스 결과 측정부(208)로 반입한다.
그리고, 프로세스 결과 측정부(208)가 그 반도체 웨이퍼(W)에 관해서 프로세스 결과의 측정 내지 평가를 끝내면, 대기 반송 로봇(210)이, 프로세스 결과 측정부(208)로부터 반도체 웨이퍼(W)를 꺼내고, 꺼낸 반도체 웨이퍼(W)를 해당하는 웨이퍼 카세트(CR)로 복귀시킨다.
이 클러스터 툴 방식의 진공 처리 장치에서는, 하나의 시스템 형태로서, 4대 전부의 프로세스·모듈(PM1~PM4)에 동일 기종의 플라즈마 처리 장치를 사용하여, 이들 플라즈마 처리 장치(PM1~PM4)에 동일 레시피의 플라즈마 처리를 하게 할 수 있다. 그 경우는, 각각의 프로세스·모듈(PM1~PM4)에서 제1 공정의 매엽 처리가 종료되면, 다음 공정, 즉 제2 공정은 없기 때문에, 진공 반송 로봇(204)은 해당 프로세스·모듈로부터 반출한 처리가 끝난 반도체 웨이퍼(W)를 로드록·모듈(LLMa, LLMb) 중 어느 것으로 직접 반송하게 된다. 도시하지는 않지만, 이 진공 처리 장치에는, 시스템 전체의 동작을 통괄 제어하기 위한 시스템 컨트롤러가 갖춰져 있다.
[실시형태에 있어서의 플라즈마 처리 장치]
도 2에, 상기 클러스터 툴 방식의 진공 처리 장치에 프로세스·모듈(PM1~PM4)로서 탑재할 수 있는 본 발명의 일 실시형태에 의한 마이크로파 플라즈마 처리 장치의 구성을 도시한다. 이 마이크로파 플라즈마 처리 장치는, 마이크로파 및 평판 슬롯 안테나를 이용하여 여기되는 표면파 플라즈마 하에서, 예컨대 플라즈마 에칭, 플라즈마 CVD, 플라즈마 ALD 등의 플라즈마 처리를 하는 장치이며, 알루미늄 또는 스테인리스강 등의 금속제의 원통형 진공 챔버(처리 용기)(10)를 갖고 있다. 챔버(10)는 접지되어 있다.
우선, 이 마이크로파 플라즈마 처리 장치에 있어서 플라즈마 생성에 관계되지 않는 각 부의 구성을 설명한다.
챔버(10) 내의 하부 중앙에는, 피처리 기판으로서, 예컨대 반도체 웨이퍼(W)를 얹어 놓는 원판형의 서셉터(12)가 기판 유지대로서 수평으로 배치되어 있다. 이 서셉터(12)는, 예컨대 알루미늄으로 이루어지고, 챔버(10)의 바닥에서 수직 위쪽으로 뻗는 절연성의 통형 지지부(14)에 지지되어 있다.
통형 지지부(14)의 외주를 따라서 챔버(10)의 바닥에서 수직 위쪽으로 뻗는 도전성의 통형 지지부(16)와 챔버(10)의 내벽과의 사이에 환형의 배기로(18)가 형성되어 있다. 이 배기로(18)의 상부 또는 입구에 환형의 배플판(20)이 부착되고, 바닥부에 하나 또는 복수의 배기 포트(22)가 마련되어 있다. 각 배기 포트(22)에는 배기관(24)을 통해 배기 장치(26)가 접속되어 있다. 배기 장치(26)는, 터보 분자 펌프 등의 진공 펌프를 갖고 있어, 챔버(10) 내의 플라즈마 처리 공간을 원하는 진공도까지 감압할 수 있다. 챔버(10)의 측벽 밖에는, 반도체 웨이퍼(W)의 반입반출구(27)를 개폐하는 게이트 밸브(28)가 마련되어 있다.
서셉터(12)의 상면에는, 반도체 웨이퍼(W)에 이온을 인입하기 위한 바이어스 전극과, 반도체 웨이퍼(W)를 정전 흡착력으로 유지하기 위한 전극(36a)을 구비한 정전 척(36)이 설치되어 있다. 바이어스 전극에는, RF 바이어스용의 고주파 전원(30)이 매칭 유닛(32) 및 급전 막대(34)를 통해 전기적으로 접속되어 있다. 이 고주파 전원(30)은, 반도체 웨이퍼(W)에 인입하는 이온의 에너지를 제어하는 데 알맞은 일정한 주파수, 예컨대 13.56 MHz의 고주파를 소정의 파워로 출력한다. 매칭 유닛(32)은, 고주파 전원(30) 측의 임피던스와, 부하(주로 전극, 플라즈마, 챔버) 측의 임피던스 사이에서 정합을 취하기 위한 정합기를 수용하고 있다. 이 정합기 속에 블로킹 콘덴서가 포함되어 있다.
정전 척(36)의 반경 방향 외측에 반도체 웨이퍼(W)의 주위를 환형으로 둘러싸는 포커스 링(38)이 마련된다. 전극(36a)에는, 고압의 직류 전원(40)이 스위치(42) 및 피복선(43)을 통해 전기적으로 접속되어 있다. 직류 전원(40)으로부터 인가되는 직류 전압에 의해, 정전기력으로 반도체 웨이퍼(W)를 정전 척(36) 상에 흡착 유지할 수 있다.
서셉터(12)의 내부에는, 예컨대 원주 방향으로 뻗는 환형의 냉매 유로(44)가 형성되어 있다. 이 냉매 유로(44)에는, 칠러 유닛(도시하지 않음)으로부터 배관(46, 48)을 통해 소정 온도의 냉매, 예컨대 불소계 열매체나 냉각수(cw)가 순환 공급된다. 냉매의 온도에 의해서 정전 척(36) 상의 반도체 웨이퍼(W)의 처리 온도를 제어할 수 있다. 또한, 전열 가스 공급부(도시하지 않음)로부터의 전열 가스, 예컨대 He 가스가, 가스 공급관(50)을 통해 정전 척(36)의 상면과 반도체 웨이퍼(W)의 이면 사이에 공급된다. 또한, 반도체 웨이퍼(W)의 로딩/언로딩을 위해, 서셉터(12)를 수직 방향으로 관통하여 상하 이동할 수 있는 리프트 핀 및 그 승강 기구(도시하지 않음) 등도 설치되어 있다.
이어서, 이 마이크로파 플라즈마 에칭 장치에 있어서 플라즈마 생성에 관계되는 각 부의 구성을 설명한다.
챔버(10)의 서셉터(12)와 대향하는 천장면에는, 마이크로파 도입용의 원형의 유전체창(52)이 천판(天板)으로서 기밀하게 부착된다. 이 유전체창(52) 바로 아래의 챔버내 공간이 플라즈마 생성 공간으로 된다. 유전체창(52)은, 마이크로파를 투과하는 유전체, 예컨대 석영 혹은 Al2O3 등의 세라믹스로 만들어져 있다.
유전체창(52)은, 그 상면에 첨부 또는 배치된 도체의 슬롯판(54)을 갖는다. 슬롯판(54)은, 마이크로파를 방사하기 위한 슬롯으로서 동심원형으로 분포하는 회전 대칭의 다수의 슬롯쌍(도시하지 않음)을 갖고 있다. 슬롯판(54) 위에는, 그 내부를 전파하는 마이크로파의 파장을 단축하기 위한 유전체판(56)이 마련되어 있다. 슬롯판(54)은 마이크로파 전송 선로(58)에 전자(電磁)적으로 결합되어 있다. 슬롯판(54), 유전체판(56) 및 슬롯판의 대면(對面)에 설치된 안테나 후면판으로, 평판형의 슬롯 안테나, 예컨대 원판형의 레이디얼 라인 슬롯 안테나(55)가 구성되어 있다.
마이크로파 전송 선로(58)는, 마이크로파 발생기(60)로부터 소정의 파워로 출력되는, 예컨대 2.45 GHz의 마이크로파를 레이디얼 라인 슬롯 안테나(55)까지 전송하는 선로이며, 도파관(62)과 도파관-동축관 변환기(64)와 동축관(66)을 갖고 있다. 도파관(62)은 예컨대 사각형 도파관이며, TE 모드를 전송 모드로 하여 마이크로파 발생기(60)로부터의 마이크로파를 도파관-동축관 변환기(64)에 전송한다.
도파관-동축관 변환기(64)는, 사각형 도파관(62)의 종단부와 동축관(66)의 시단부(始端部)를 결합하여, 사각형 도파관(62)의 전송 모드를 동축관(66)의 전송 모드로 변환한다. 동축관(66)은, 도파관-동축관 변환기(64)로부터 챔버(10)의 상면 중심부까지 연직 아래쪽으로 뻗고, 그 동축 선로의 종단부가 유전체판(56)을 통해 레이디얼 라인 슬롯 안테나(55)에 결합되어 있다. 동축관(66)의 외부 도체(70)는 사각형 도파관(62)과 일체 형성된 원통체를 포함하고, 마이크로파는 내부 도체(68)와 외부 도체(70) 사이의 공간을 TEM 모드로 전파한다.
마이크로파 발생기(60)로부터 출력된 마이크로파는, 상기와 같은 마이크로파 전송 선로(58)의 도파관(62), 도파관-동축관 변환기(64) 및 동축관(66)을 전파하여, 레이디얼 라인 슬롯 안테나(55)에 유전체판(56)을 통해 급전된다. 그리고, 유전체판(56) 내에서 파장을 단축하면서 반경 방향으로 넓혀진 마이크로파는, 안테나(55)의 각 슬롯쌍으로부터 2개의 직교하는 편파 성분을 포함하는 원편파의 평면파로 되어 챔버(10) 내부로 향해 방사된다. 그리고, 유전체창(52)의 표면을 따라서 레이디얼 방향으로 전파하는 표면파의 전계(마이크로파 전계)에 의해서 부근의 가스가 전리(電離)하여, 고밀도로 전자 온도가 낮은 플라즈마가 생성되도록 되어 있다.
유전체판(56) 위에는, 안테나 후면판을 겸하는 냉각 자켓판(72)이 챔버(10)의 상면을 덮도록 설치되어 있다. 이 냉각 자켓판(72)은, 예컨대 알루미늄으로 이루어지며, 유전체창(52) 및 유전체판(56)에서 발생하는 유전 손실의 열을 흡수(방열)하는 기능을 갖고 있다. 이 냉각 기능을 위해, 냉각 자켓판(72)의 내부에 형성되어 있는 유로(74)에는, 칠러 유닛(도시하지 않음)으로부터 배관(76, 78)을 통해 소정 온도의 냉매, 예컨대 불소계 열매체나 냉각수(cw)가 순환 공급된다.
이 마이크로파 플라즈마 처리 장치는, 챔버(10) 내에 처리 가스를 도입하기 위한 가스 도입 기구로서, 유전체창(52) 내에 형성된 가스 유로를 포함하는 상부 가스 도입부(80)와, 챔버(10)의 측벽에 형성된 가스 유로를 포함하는 측부(사이드) 가스 도입부(82)의 2 계통을 갖고 있다.
상부 가스 도입부(80)에서는, 동축관(66)의 내부 도체(68)에, 그 내부를 축 방향으로 관통하는 중공(中空)의 가스 유로(84)가 형성되어 있다. 내부 도체(68)의 상단에는 처리 가스 공급원(86)으로부터의 제1 가스 공급관(88)이 접속되고, 제1 가스 공급관(88)의 가스 유로와 동축관(66)의 가스 유로(84)는 연통되어 있다.
내부 도체(68)의 하단에는, 가스 노즐 또는 인젝터(90)가 접속되어 있다. 동축관(66)의 가스 유로(84)와 인젝터(90)의 가스 유로는 연통되어 있다. 인젝터(90)는, 유전체창(52)의 관통 구멍에 끼워 넣어져 있고, 그 선단(토출구)이 챔버(10) 내의 플라즈마 생성 공간을 향하고 있다.
이러한 구성의 상부 처리 가스 도입부(80)에 있어서, 처리 가스 공급원(86)으로부터 소정의 압력으로 송출된 처리 가스는, 제1 가스 공급관(88), 동축관(66)의 각 가스 유로를 순차 흘러 인젝터(90)의 토출구로부터 분출되어, 챔버(10) 내의 플라즈마 생성 공간으로 확산되도록 되어 있다. 한편, 제1 가스 공급관(88) 도중에는, MFC(매스 플로우 컨트롤러)(92) 및 개폐 밸브(94)가 설치되어 있다.
측부 가스 도입부(82)는, 유전체창(52)의 하면보다 낮은 위치에 있고, 챔버(10)의 측벽 내(또는 그 내측)에 환형으로 형성된 버퍼실(매니폴드)(96)과, 원주 방향으로 등간격으로 버퍼실(96)로부터 플라즈마 생성 공간을 향하는 다수의 측벽 가스 분출구(98)와, 처리 가스 공급원(86)으로부터 버퍼실(96)까지 뻗는 제2 가스 공급관(100)을 갖고 있다. 제2 가스 공급관(100) 도중에는 MFC(102) 및 개폐 밸브(104)가 설치되어 있다.
이 측부 가스 도입부(82)에 있어서, 처리 가스 공급원(86)으로부터 소정의 압력으로 송출된 처리 가스(예컨대 에칭 가스 혹은 성막 가스)는, 제2 가스 공급관(100)을 지나 챔버(10) 측벽 내의 버퍼실(96)에 도입되고, 버퍼실(96) 내에서 둘레 방향의 압력을 균일화하고 나서 각 측벽 가스 분출구(98)로부터 대략 수평으로 분출되어, 챔버(10) 내의 주변부로부터 중심부로 향해 플라즈마 생성 공간으로 확산되도록 되어 있다.
한편, 상부 가스 도입부(80) 및 측부 가스 도입부(82)로부터 챔버(10) 내에 각각 도입하는 처리 가스는, 통상은 동종의 가스라도 좋지만, 다른 종류의 가스라도 좋으며, 각 MFC(92, 102)를 통해 각각 독립된 유량으로 혹은 임의의 유량비로 도입할 수 있다.
챔버(10)의 측벽에는, 서셉터(12)의 상면보다도 다소 높은 위치에서 플라즈마의 발광을 모니터링하기 위한 광센서(106)가 부착되어 있다. 이 광센서(106)의 출력은, 광파이버(107)를 통해 OES(Optical Emission Spectroscopy) 연산부(108)에 접속되어 있다. 광센서(106), 광파이버(107) 및 OES 연산부(108)에 의해서 OES 계측부(110)가 구성된다. 이 OES 계측부(110)는, 챔버(10) 내에서 생성되는 관측 가능한 상태량인 플라즈마의 발광을 분광 계측하여, 특정 스펙트럼에 대해서, 혹은 일정 범위 내의 모든 스펙트럼에 대해서, 그 강도에 관한 소정의 분광 계측치(MOES)를 취득한다.
주제어부(112)는, 하나 또는 복수의 마이크로 컴퓨터를 갖고 있고, 이 마이크로파 플라즈마 처리 장치 내의 각 부, 예컨대 배기 장치(26), 고주파 전원(30), 정전 척(36)용의 스위치(42), 마이크로파 발생기(60), 상부 가스 도입부(80), 측부 가스 도입부(82), 처리 가스 공급원(86), 전열 가스 공급부(도시하지 않음) 등의 개개의 동작 및 장치 전체의 동작을 제어한다. 또한, 주제어부(112)는, 전술한 OES 계측부(110)로부터 분광 계측치(MOES)를 받아들이게 되어 있다. 더욱이, 주제어부(112)는, 맨 머신 인터페이스용의 터치 패널(도시하지 않음), 이 플라즈마 처리 장치의 제반 동작을 규정하는 각종 프로그램 및 레시피 등의 각종 설정치 데이터나 각종 계측치 데이터를 저장하는 외부 기억 장치(도시하지 않음), 또한 반송 제어부(206)나 프로세스 결과 측정부(208)(도 1) 등과도 접속되어 있다. 이 실시형태에서는, 주제어부(112)가 하나의 제어 유닛으로서 나타내어져 있지만, 복수의 제어 유닛이 주제어부(112)의 기능을 병렬적 또는 계층적으로 분담하는 형태를 채용하더라도 좋다.
이 마이크로파 플라즈마 처리 장치에 있어서, 예컨대 에칭을 행하기 위해서는, 우선 게이트 밸브(28)를 개방 상태로 하여 가공 대상의 반도체 웨이퍼(W)를 챔버(10) 내에 반입하여, 정전 척(36) 위에 얹어 놓는다. 그리고, 처리 가스 도입부(80, 82)로부터 처리 가스, 즉 에칭 가스(일반적으로 혼합 가스)를 소정의 유량 및 유량비로 챔버(10) 내에 도입하고, 배기 장치(26)에 의해 챔버(10) 내의 압력을 설정치까지 감압한다. 또한, 전열 가스 공급부로부터 정전 척(36)과 반도체 웨이퍼(W)의 접촉 계면에 전열 가스(헬륨 가스)를 공급하고, 스위치(42)를 온으로 하여 정전 척(36)의 정전 흡착력에 의해 반도체 웨이퍼(W)를 고정한다. 그리고, 마이크로파 발생기(60)를 온으로 하여, 마이크로파 발생기(60)로부터 소정 파워로 출력되는 마이크로파를 마이크로파 전송 선로(58)로부터 전파시켜 레이디얼 라인 슬롯 안테나(55)에 급전하여, 안테나(55)로부터 챔버(10) 내에 마이크로파를 방사시킨다. 또한, 고주파 전원(30)을 온으로 하여 소정의 파워로 RF 바이어스용의 고주파를 출력시키고, 이 고주파를 매칭 유닛(32) 및 급전 막대(34)를 통해 바이어스 전극에 인가한다.
상부 가스 도입부(80)의 인젝터(90) 및 측부 가스 도입부(82)의 가스 분출구(98)로부터 챔버(10) 내의 플라즈마 생성 공간에 도입된 에칭 가스는, 유전체창(52)의 하면과 플라즈마를 따라서 레이디얼 방향으로 전파하는 마이크로파 표면파에 의해서 전리 내지 해리된다. 이렇게 해서, 유전체창(52) 근방에서 생성된 플라즈마는 아래쪽으로 확산되어, 반도체 웨이퍼(W) 주면(主面)의 피가공막에 대하여 플라즈마 속의 라디칼에 의한 등방성 에칭 및/또는 이온 조사에 의한 수직 에칭이 이루어진다.
[실시형태에 있어서의 다층 레지스트법의 에칭]
이어서, 다층 레지스트법을 이용하여 MOS 트랜지스터의 게이트 전극을 패터닝하기 위한 게이트 에칭 가공에 이 마이크로파 플라즈마 처리 장치를 이용하는 일 실시예를 설명한다.
도 3에, 이 마이크로파 플라즈마 처리 장치로 실시할 수 있는 다층 레지스트법의 일례를 도시한다. 가공 대상인 반도체 웨이퍼(W)의 메인면에는, 본래의 피가공막(예컨대 게이트 전극용의 다결정 Si막)(114) 위에 최하층(최종 마스크)으로서 SiN층(116)이 형성된다. 그리고, SiN층(116) 위에 중간층으로서 유기막(예컨대 카본)(118)이 형성되고, 유기막(118) 위에 반사 방지막(BARC)(120)을 개재하여 최상층의 포토레지스트(122)가 형성된다. SiN층(116), 유기막(118) 및 반사 방지막(120)의 성막에는 CVD 혹은 스핀온 도포법이 이용된다. 포토레지스트(122)의 패터닝에는 포토리소그래피가 이용된다. 한편, 다결정 Si막(114) 아래에는 게이트 절연막용의 열산화막(도시하지 않음)이 형성되어 있다.
맨 처음에, 제1 단계의 에칭 프로세스로서, 도 3의 (A), (B)에 도시하는 것과 같이, 미리 패터닝되어 있는 포토레지스트(122)를 마스크로 하여 반사 방지막(120)을 에칭한다. 이 경우, 에칭 가스에는, 예컨대 Ar/HBr/O2의 혼합 가스가 이용된다.
이어서, 제2 단계의 에칭 프로세스로서, 도 3의 (B), (C)에 도시하는 것과 같이, 포토레지스트(122) 및 패터닝된 반사 방지막(120)을 마스크로 하여 유기막(118)의 표면을 얇게 에칭한다. 이 경우, 에칭 가스에는, 예컨대 Ar/Cl2의 혼합 가스가 이용된다. 한편, 이 에칭 가공은, 제1 단계의 에칭 가스에 O2를 이용함으로써 제1 단계의 종료 시점에서 유기막(118)의 표면에 산화막이 퇴적되어 있기 때문에, 이 산화막을 제거하기 위해서 행해진다. 따라서, 에칭량은 비교적 적고, 에칭 시간도 비교적 짧다.
마지막으로, 제3 단계의 에칭 프로세스로서, 도 3의 (C), (D)에 도시하는 것과 같이, 포토레지스트(122)와 반사 방지막(120)을 마스크로 하여 유기막(118)의 메인 에칭을 행한다. 이 경우, 에칭 가스에는, 예컨대 Ar/O2의 혼합 가스가 이용된다.
이와 같이 하여, 포토레지스트(122)의 패턴이 반사 방지막(120)을 통해 유기막(118)에 전사된다. 이 후에는, 도시하지는 않지만, 웨트 에칭이나 애싱에 의해, 포토레지스트(122) 및 반사 방지막(120)의 잔막을 제거한다. 그리고, 유기막(118)의 패턴을 마스크로 하여 SiN막(116)을 에칭하고, 이어서 SiN막(116)의 패턴을 마스크로 하여 다결정 Si막(114)을 에칭한다. 이들의 후속 공정은, 통상은 별도의 처리 장치에 의해서 행해진다. 그러나, 상기 반사 방지막(120) 및 유기막(118)의 연속 에칭 가공에 이용한 마이크로파 플라즈마 처리 장치(도 2)를, SiN막(116)의 에칭 가공 및/또는 다결정 Si막(114)의 에칭 가공에 이용하는 것도 물론 가능하다.
이 실시형태의 마이크로파 플라즈마 처리 장치에 있어서, 상기와 같은 다층 레지스트법의 에칭 가공을 하는 경우는, 미리 예컨대 도 4에 도시하는 것과 같은 레시피를 작성하여, 주제어부(112) 내의 메모리 또는 외부 기억 장치에 그 레시피의 데이터를 저장해 둔다. 주제어부(112)는, 내부 메모리 또는 외부 기억 장치에 저장되어 있는 레시피의 데이터를 참조하여, 각 단계마다 레시피의 프로세스 조건 설정치에 따라서 장치 내의 각 부(배기 장치(26), 마이크로파 발생기(60), 고주파 전원(30), 처리 가스 공급원(86), MFC(92, 102) 등)를 제어한다.
도 4의 레시피에 따르면, 제1 단계에서는, 챔버(10) 내의 압력이 P1(mTorr), 레이디얼 라인 슬롯 안테나(55)에 공급되는 상부 마이크로파의 파워(상부 MW)가 MP1(W), 서셉터(12)에 인가되는 하부 고주파의 파워(하부 RF)가 RP1(W), 에칭 가스(Ar/HBr/O2)의 유량이 a1/b1/d1(sccm), 상부 가스 도입부(80)와 측부 가스 도입부(82) 사이의 중심/측부 가스 유량비가 RDC1, 스테이지(하부 전극)의 센터/엣지/칠러 온도가 TC1/TE1/TR1(degC), 에칭 시간이 t1(sec)로 각각 설정된다.
제2 단계에서는, 압력이 P2(mTorr), 상부 마이크로파의 파워(상부 MW)가 MP2(W), 하부 고주파의 파워(하부 RF)가 RP2(W), 에칭 가스(Ar/Cl2)의 유량이 a2/c2(sccm), 중심/측부 가스 유량비가 RDC2, 스테이지(하부 전극)의 센터/엣지/칠러 온도가 TC2/TE2/TR2(degC), 에칭 시간이 t2(sec)로 각각 설정된다.
제3 단계에서는, 압력이 P3(mTorr), 상부 마이크로파의 파워(상부 MW)가 MP3(W), 하부 고주파의 파워(하부 RF)가 RP3(W), 에칭 가스(Ar/O2)의 유량이 a3/d3(sccm), 중심/측부 가스 유량비가 RDC3, 스테이지(하부 전극)의 센터/엣지/칠러 온도가 TC3/TE3/TR3(degC), 에칭 시간이 t3(sec)으로 각각 설정된다.
이 레시피에서는, 제1, 제2 및 제3 단계의 각각에 관해서, 프로세스 조건(전력, 가스종, 가스 유량, 중심/측부 가스 유량비, 온도, 에칭 시간)이 독립적으로 설정된다. 그렇다고는 해도, 어떤 프로세스 조건의 설정치가 상이한 단계 사이에서 동일하게 되는 일은 빈번하게 있을 수 있다.
또한, 이 실시형태에서는, 상기 레시피 중에서, 혹은 상기 레시피와는 별개로, 제1, 제2 및 제3 단계의 각각에 관해서 CD(예컨대 하부 CD)의 목표치가 설정된다. 즉, 도 5에 도시하는 것과 같이, 이 다층 레지스트법의 에칭 가공에 있어서는, 포토레지스트(122)의 패턴 단치수(short dimension)가 주사형 전자 현미경(SEM) 등에 의해 미리 측정되어 있고, 그 CD 측정치가 초기치(CD0)로서 설정된다. 이 초기치(CD0)에 대하여, 제1 단계의 에칭에 의한 반사 방지막(120)의 패턴 단치수가 제1 목표치(CD1)로서 설정되고, 제2 단계의 에칭에 의한 유기막(118a)의 상부 패턴 단치수가 제2 목표치(CD2)로서 설정되고, 제3 단계의 에칭에 의한 유기막(118b)의 주부 패턴 단치수가 제3 목표치(CD3)로서 설정된다. 상기한 초기치(CD0) 및 제1, 제2 및 제3 목표치(CD1, CD2, CD3)는 주제어부(112)의 내부 메모리 또는 외부 기억 장치에 저장된다.
한편, 통상은, MOS 트랜지스터의 미세화에 대응하도록, 도 5에 도시하는 것과 같이, 에칭 가공의 단계를 거듭할 때마다 CD를 작게 하여 최종 목적의 CD(게이트 CD)에 가깝게 해가는 방법이 채용된다. 그러나, 모든 단계를 통해 CD를 동일한 값으로 유지하는 것이나, 단계를 거듭할 때마다 CD를 점점 크게 하는 것도 가능하다.
[APC의 실시예 1]
도 6에, 상기와 같은 다층 레지스트법의 에칭 가공(도 3)을 실시하기 위해서 이 마이크로파 플라즈마 처리 장치에 탑재할 수 있는 APC 기구의 적합한 일 실시예를 도시한다. 이 APC 기구는, OES 계측부(110)와, 주제어부(112) 내의 하드웨어(특히 CPU, 내부 메모리, 인터페이스) 및 소프트웨어(프로그램, 알고리즘, 설정치 및 측정치 데이터)에 의해서 구축된다. 도 7에 이 APC 기구의 주요한 처리 순서를 도시한다.
이 APC 기구에 있어서, 제어 대상(130)은 챔버(10) 내에서 행해지는 에칭 프로세스이며, 다양한 외란을 받는다. 프로세스 제어부(132)는, 각 단계마다, CD 목표치 설정부(134)로부터 CD의 목표치 CDi(i=1, 2, 3)를 수취하고, 그 목표치(CDi)에 일치 또는 근사하는 CD를 얻을 수 있도록 제어 대상의 에칭 프로세스(130)를 제어한다. 여기서, 프로세스 제어부(132)는, 각 단계마다 레시피 기억부(136)로부터 프로세스 조건 설정치(PCi)(도 4)를 받아들이고, 제어 모델 기억부(138)로부터 각 단계용의 프로세스 제어 모델(CMi)을 받아들여, 이들의 프로세스 조건 설정치(PCi) 및 프로세스 제어 모델(CMi)을, 제어 대상인 에칭 프로세스(130)의 자동 제어에 이용한다(도 7의 S1, S2). 프로세스 제어 모델(CMi) 및 프로세스 조건, 특히 조작 변수로서의 프로세스 파라미터에 관해서는 후에 자세히 설명한다.
제어 대상인 에칭 프로세스(130)의 출력 또는 제어 변수는 플라즈마 발광이며, 각 단계의 에칭 가공 중에 OES 계측부(110)에 의해서 모니터링된다(도 7의 S3→S4→S5→S3··). 이 실시예에 있어서의 OES 계측부(110)는, 각 단계의 종료시 또는 종료 직후에 각 단계분의 분광 계측치(MOESi)를 출력한다(도 7의 S4→S6). 예컨대, OES 계측부(110)는, 플라즈마 에칭과의 상관성이 높은 특정 분광 스펙트럼의 강도의 평균치, 적분치 혹은 소정의 타이밍(예컨대, 단계 종료 직전)에 있어서의 순시값을 각 단계분의 분광 계측치(MOESi)로서 구한다. 여기서, 모니터창 오염 등의 측정 환경의 시간 경과적인 변동을 보상하기 위해서, 상기한 것과 같이 플라즈마 에칭과 상관성이 높은 분광 스펙트럼의 강도와, 플라즈마 에칭과의 상관성이 거의 없거나 또는 매우 낮은 분광 스펙트럼의 강도의 비를 취하여, 그 비의 평균치, 적분치 혹은 소정 타이밍에 있어서의 순시값을 각 단계의 분광 계측치(MOESi)로 할 수도 있다. 혹은, 일정한 파장 범위에 포함되는 모든 스펙트럼(강도)의 총합의 시간적 적분치를 각 단계의 분광 계측치(MOESi)로 할 수도 있다.
CD 추정부(140)는, 각 단계마다 추정 모델 기억부(142)로부터 각 단계용의 CD 추정 모델(AMi)을 받아들이고, 각 단계의 종료 후에 이 CD 추정 모델(AMi)과 OES 계측부(110)로부터의 분광 계측치(MOESi)를 이용하여 각 단계분의 CD 추정치(ACDi)를 구한다(도 7의 S7). CD 추정 모델(AMi)에 관해서는 후에 자세히 설명한다.
이렇게 하여 각 단계의 종료 직후에 CD 추정부(140)에서 생성되는 CD 추정치(ACDi)는, 피드포워드 신호로서 프로세스 제어부(132)에 주어진다. 프로세스 제어부(132)는, CD 추정부(140)로부터 수취한 CD 추정치(ACDi)를 다음 단계에서 이용한다. 즉, 다음 단계에서, 프로세스 제어부(132)는, 레시피 기억부(136)로부터 받아들인 다음 단계분의 프로세스 조건 설정치(PCi +1) 및 제어 모델 기억부(138)로부터 받아들인 다음 단계분의 프로세스 제어 모델(CMi +1)에 더하여, CD 추정부(140)로부터 수취한 앞 단계분의 CD 추정치(ACDi)(또는 편차 ΔCD1=CD1-ACD1)를 제어 대상(에칭 프로세스)(130)의 자동 제어에 이용한다(도 7의 S8→S9→S10→S1).
예컨대, 편차(ΔCD1=CD1-ACD1)가 + 부호의 값일 때에는, 제1 단계에 있어서 제1 목표치(CD1)보다도 추정치(ACDi)가 작은 경우이다. 즉, 상기 다층 레지스트법의 에칭 가공(도 3)에 있어서, 제1 단계의 에칭 결과로서 반사 방지막(120)의 CD가 제1 목표치(CD1)보다도 작은 값으로 되어 있다고 추정된 경우이다. 이 반사 방지막(120)의 CD는, 다음 제2 단계에 있어서의 유기막(118)의 에칭의 마스크 치수(기준치)가 된다. 따라서, 이 반사 방지막(120)의 CD가 실제로는 제1 목표치(CD1)보다도 작은 경우에, 다음 제2 단계의 에칭이 레시피 대로 행해졌으면, 제2 단계의 종료 시점에서 유기막(118)의 상부 패턴 단치수가 제2 목표치(CD2)보다도 확실하게 작아진다. 그래서, 프로세스 제어부(132)는, 상기 편차(ΔCD1)를 고려하여, 제2 목표치(CD2)보다 큰 CD를 목표로 하여, 제2 단계분의 프로세스 조건 설정치(PC2) 중에서 조작 변수의 프로세스 파라미터를 조정한다.
반대로, 편차(ΔCD1=CD1-ACD1)가 - 부호의 값일 때에는, 제1 단계에 있어서 제1 목표치(CD1)보다도 추정치(ACDi)가 큰 경우이며, 이 경우는 역방향으로 보정을 행한다. 즉, 프로세스 제어부(132)는, - 부호의 상기 편차(ΔCD1)에 비추어, 제2 목표치(CD2)보다 작은 CD를 목표로 하여, 제2 단계분의 프로세스 조건 설정치(PC2) 중에서 조작 변수의 프로세스 파라미터를 조정한다.
도 6에서, 판정부(144)는, 에칭 가공의 양부(良否)를 판정하기 위해서, 각 단계마다, CD 목표치 설정부(134)로부터의 목표치(CDi)와 CD 추정부(140)로부터의 CD 추정치(ACDi)를 수취하여, 양자의 차분 또는 편차(ΔCDi)를 검사한다. 그리고, 편차(ΔCDi)가 허용 범위 내에 수습되어 있을 때에는 해당 단계의 에칭 가공은 양호하다고 판정하고, 그렇지 않을 때(편차(ΔCDi)가 허용 범위에서 벗어났을 때)에는 해당 단계의 에칭 가공은 불량이라고 판정한다.
그렇기는 해도, 제1 단계 및/또는 제2 단계가 불량이라도, 마지막 제3 단계가 양호하다고 하는 판정 결과가 나오면, 결과적으로 이번의 매엽 에칭 프로세스는 양호했다고 판정하여도 좋다. 반대로, 제1 단계 및 제2 단계 모두 양호했다고 하여도, 마지막 제3 단계에서 불량의 판정 결과가 나오면, 결과적으로 금회의 매엽 에칭 처리는 불량이었다고 판정하여도 좋다. 주제어부(112)는, 판정부(144)로부터 얻어지는 판정 결과를 기초로, 후속의 매엽 에칭 처리를 계속할 것인지 중지할 것인지를 판단한다.
시퀀스 제어부(146)는, 상기한 처리 순서에 따라서 이 APC 기구 내의 각 부가 서로 연계하여 동작하도록 각 부의 타이밍을 제어한다.
상기한 것과 같이, 이 실시예의 APC 기구는, CD 추정부(140)와 프로세스 제어부(132)를 구비하고 있다. 여기서, CD 추정부(140)는, 각 단계의 종료 후에 OES 계측부(110)로부터 얻어지는 분광 계측치(MOESi)로부터 해당 단계에 있어서의 CD의 값을 CD 추정 모델(AMi)을 이용하여 추정한다. 한편, 프로세스 제어부(132)는, 각 단계의 다음 단계에 있어서 CD 목표치 설정부(134)로부터 주어지는 다음 단계분의 CD 목표치(CDi +1)와, CD 추정부(140)로부터 주어지는 각 단계분의 CD 추정치(ACDi)에 기초하여, 프로세스 조건 중에서 선택되는 소정의 프로세스 파라미터를 프로세스 제어 모델(CMi)을 이용하여 조정한다. 즉, 상기 프로세스 파라미터의 설정치에 보정을 행한다. 그리고, 각 단계마다, 프로세스 제어부(132)에서 이용하는 프로세스 조건 설정치(PCi), CD 목표치(CDi) 및 프로세스 제어 모델(CMi)을 전환하고, CD 추정부(140)에서 이용하는 CD 추정 모델(AMi)을 전환한다. 이 구조를 도 8의 표에 나타낸다.
이와 같이, 이 실시예의 APC 기구는, CD 목표치의 설정, 플라즈마 발광의 분광 계측, 프로세스 결과의 값의 추정 및 프로세스 파라미터의 조정을 전부 단계 단위로 행하기 때문에, 다층막 레지스트법에 의한 1회의 매엽 에칭 프로세스 중에 단계간 제어를 하는 APC를 구축할 수 있다. 또한, 프로세스 제어부(132)에서 이용하는 프로세스 제어 모델(CMi) 및 CD 추정부(140)에서 이용하는 CD 추정 모델(AMi)을, 단계마다 전환하도록 하고 있다. 이 실시형태에 있어서의 마이크로파 플라즈마 처리 장치는, 이러한 APC 기구를 갖춤으로써, 프로세스 조건의 설정만으로는 안정화할 수 없는 프로세스 실행 상태, 및 하드웨어로 대처할 수 없는 장치 상태의 변동을 정밀하게 억제하여, 변동이나 불균일이 없는 멀티스텝의 에칭 프로세스를 실행하여, 전체 단계 종료 후의 CD를 목표치에 일치 내지 가급적 근사시킬 수 있다. 이에 따라, 장치 사이 또는 모듈 사이의 기기차를 없애, 프로세스 변동을 억제할 수 있다.
이 실시예의 APC 기구에 있어서, CD 추정부(140)에서 이용하는 CD 추정 모델(AMi)은, 바람직하게는 실험 계획법(DOE)을 이용하여 다변량 해석에 의해 구해지는 통계적 모델이다. 예컨대, 통계 데이터 또는 실험 데이터로부터, 조작 변수의 프로세스 파라미터와 CD 실측치 사이의 상관 관계를 나타내는 제1 함수(도 9a)를 취득하고, 조작 변수의 프로세스 파라미터와 분광 계측치(MOES) 사이의 상관 관계를 나타내는 제2 함수(도 9b)를 취득한다. 그리고, 제1 함수(도 9a)와 제2 함수(도 9b)로부터, 분광 계측치(MOES)와 CD 추정치(ACD) 사이의 상관 관계를 나타내는 제3 함수, 즉 CD 추정 모델(AM)(도 9c)을 작성한다.
CD 추정 모델(AM)을 구축하기 위한 다른 방법으로서, 다변수 해석, 예컨대 PLSR(Partial Least Squares Regression)도 적합하게 사용할 수 있다. 도 10에, PLSR법에 의해 CD 추정 모델(AM)을 구축하는 순서를 도시한다.
우선, 다수(바람직하게는 10장 이상)의 반도체 웨이퍼에 관해서 실시된, 주어진 레시피에 기초한 플라즈마 에칭의 실제의 프로세스 또는 실험을 통해, OES 계측부(110) 및 프로세스 결과 측정부(208)로부터 OES 및 CD의 실 데이터를 각각 취득한다(도 10의 A1).
OES 계측부(110)로부터 얻어지는 OES 데이터(분광 계측치 MOES)는, 도 11에 도시하는 것과 같은 파장축 상 및 시간축 상의 3차원 스펙트럼으로서 주어진다. 예컨대, 파장의 계측 범위를 200 nm ~ 800 nm, 측정 분해능을 0.5 nm로 하면, 파장축 상에서 1201개 파장의 광강도가 측정된다. 또한, 샘플링 시간을, 예컨대 0.1초로 하면, 프로세스 시간이 50초인 경우는, 프로세스 시작시부터 종료시까지 0.1초 간격으로 계 500회, 각 파장분의 OES 데이터가 취득된다.
이와 같이, 1회의 프로세스에서 OES 계측부(110)로부터 얻어지는 OES 데이터는 방대하다. 그래서, OES 데이터에 관해서 데이터 압축(필터링 처리)을 행하는 것이 바람직하다. 구체적으로는, 어느 시점에서 관측하면, 도 12에 도시하는 것과 같이, 200 nm ~ 800 nm의 스펙트럼은 크게 불균일이 생기고 있다. 이 경향은, 프로세스의 전체 시간을 통하여 거의 변함이 없다. 그래서, OES 데이터 중에서, 상대적으로 강도가 너무 낮은 파장을 노이즈 데이터로서 제외하는 필터링 처리(도 10의 A2) 및 상대적으로 강도가 너무 높은(예컨대 포화되어 있는) 파장을 제외하는 필터링 처리(도 10의 A3)를 행한다. 이들 필터링 처리에 의해서, 상기 1201개의 피관측 파장을, 예컨대 400개 정도까지 줄일 수 있다.
또한, 도 13에 도시하는 것과 같이, 시간축 상에서, 프로세스 시작 직후는, 각 파장의 광강도가 급속히 수직 상승하여, 오버슈트도 일어나기 쉽고, 안정될 때까지 잠시 시간이 걸린다. 그래서, 이러한 과도 시간(도시하는 예는 5초)을 제외하고 평균치를 구한다(도 10의 A4). 이에 따라, OES 데이터를 더욱 압축할 수 있다. 한편, 도 13은 상기 제2 단계의 에칭 프로세스에 있어서 취득되는 CN(탄화질소) 스펙트럼(387.0 nm)의 시간축 상의 변화를 도시하는 플롯도이다. 다른 스펙트럼에서도 같은 과도 특성이 보인다.
그리고, 상기한 것과 같이 압축한 OES의 실 데이터와 CD의 실 데이터로부터, 오프라인 컴퓨터 상에서 PLSR의 알고리즘에 의해 하기와 같은 회귀 분석의 식(1)으로 나타내어지는 CD 추정 모델(AM)의 회귀 계수 bj(j=0, 1, ··p)를 구한다(도 10의 A5, A6).
CD=b0+b1*X1+b2*X2+···+bp*Xp ···(1)
단, Xj(j>0)는, 압축된 OES 데이터에 포함되는 각 파장(λj)의 광강도(평균치)이다. 상기한 예에서 OES 데이터의 파장을 400개까지 압축한 경우, 최후의 항은 p=399이다.
도 12에 도시하는 것과 같은 OES 데이터수는, 데이터 전(前)처리를 했다고 해도, 그 수는 수백이나 되고, 또한, 강한 다중공선성(multicolinearity)이 보인다(회귀 계수의 값은 불안정하게 되어, 예측 정밀도가 매우 나빠진다)
중회귀는, 많은 인자(파장)를 포함한 데이터 해석에 이용할 수 있는데, 인자의 수가 지나치게 많으면 과도한 적합(over-fitting)이 발생하여 예측 정밀도가 나빠져 버린다. 따라서, 다중공선성, 과도한 적합을 피하기 위해서 PLSR이나 PCR을 이용하여 추정 모델을 구축한다.
상기한 것과 같이 하여 PLSR법에 의해 구축된 CD 추정 모델(AM)은, 본 실시형태의 플라즈마 처리 장치(도 2)에 있어서 APC 기구(도 6)의 추정 모델 기억부(142)에 저장된다. 그리고, 실제의 플라즈마 에칭에 있어서, 이 PLSR의 CD 추정 모델(AM)을 이용하여 CD 추정치(ACD)를 구할 때에는, 온라인 상에서 도 14에 도시하는 것과 같은 신호 처리가 행해진다.
즉, OES 계측부(110)로부터 얻어지는 OES 데이터(분광 계측치 MOES)에 대하여(도 14의 B1), CD 추정부(140) 내(혹은 OES 계측부(110) 내)에서 상기와 마찬가지로 강도가 너무 낮은 파장을 제외하는 필터링 처리(도 14의 B2) 및 강도가 너무 높은 파장을 제외하는 데이터 압축의 필터링 처리(도 14의 B3)가 행해지고, 또한 과도 시간을 제외하고 평균화 처리(도 14의 B4)가 행해진다. 그리고, 이렇게 해서 압축된 OES 데이터, 즉 p개(400개) 파장분의 광강도(평균치) 데이터가, CD 추정부(140)에 있어서 상기 식(1)으로 나타내어지는 PLSR의 CD 추정 모델(AM)의 독립 변수에 셋트됨으로써(도 14의 B5), 종속 변수의 CD 추정치가 산출된다(도 14의 B6).
도 15에, 동일 기종의 플라즈마 에칭 장치(도 2)인 클러스터 툴 A의 제1 프로세스·모듈(APM1), 클러스터 툴 B의 제1 및 제2 프로세스·모듈(BPM1, BPM2), 클러스터 툴 C의 제1 및 제2 프로세스·모듈(CPM1, CPM2)에 있어서 상기 제2 단계의 에칭 프로세스를 동일 레시피로 실시했을 때에 얻어진 데이터 세트를 이용하여 PLSR에 의해 구한 CD 추정치와 CD 실측치의 플롯도를 도시한다. 이 그래프에서, 횡축의 숫자 1, 2, 3은 각 프로세스·모듈(PM)에서 연속하여 동일 레시피의 에칭 프로세스를 행한 웨이퍼의 처리 순서이다. 또한, 종축의 숫자는 CD의 값(추정치 및 실측치)이다.
도시하는 것과 같이, 상기 에칭 프로세스의 CD에 관해서는, 장치 사이의 기기차, 챔버 사이의 기기차가 명백하게 존재하는 것과, 그와 같은 기기차에도 불구하고 PLSR법의 CD 추정치가 어느 프로세스·모듈에서도 CD 실측치에 매우 높은 정밀도로 근사하는 것을 알 수 있다. 도 15에서, 절대 평균 비율 오차(MAPE)는 -0.4이고, 2승 평균 평방근 오차(RMSE)는 0.038이다.
도 15의 데이터 상관성(그래프)에 관해서 회귀 분석(최소제곱법)을 행하면, 도 16에 도시하는 것과 같이 된다. 도 16에서, 회귀 직선은 y=0.99x-0.064로 나타내어지고, R2=0.988이다. 한편, 도 16에는, PLSR의 회귀 분석과 더불어 PCR(Principal Least Squares Regression)의 회귀 분석도 도시되어 있다. 이와 같이, PLSR 이외의 다변량 해석도 CD 추정 모델(AM)의 구축에 적합하게 이용할 수 있다.
이 실시예는, 다층 레지스트법의 에칭 가공에 있어서 각 단계마다 프로세스 조건에 따라서 CD 추정 모델(AMi)을 독립적으로 설정한다. 즉, 각 단계마다 독립적으로 설정되는 프로세스 조건에 대응하여, 각 단계의 에칭 프로세스에 관해서 플라즈마 발광 상태로부터 프로세스 결과의 CD를 정확하게 추정할 수 있도록, 예컨대 상기 PLSR의 CD 추정 모델(수식 및/또는 계수)을 각 단계마다 독립적으로 구축 또는 설정하도록 하고 있다.
프로세스 제어부(132)에서 이용하는 프로세스 제어 모델(CMi)도, 바람직하게는, 실험 계획법(DOE)을 이용하여 다변량 해석에 의해 구해지는 통계적 모델이다. 이 실시예에서는, 다층 레지스트법의 에칭 가공에 있어서 각 단계마다 프로세스 조건에 따라서 프로세스 제어 모델(CMi)을 독립적으로 설정한다. 즉, 각 단계마다 독립적으로 설정되는 프로세스 조건에 따라서, 각 단계의 에칭 프로세스에 있어서 앞 단계분의 추정치(ACDi -1)를 고려하면서 목표치(CDi)에 일치 내지 근사하는 CD를 얻을 수 있도록 조작 변수의 프로세스 파라미터를 조정한다. 한편, 최초(제1) 단계는, 앞 단계분의 추정치가 애당초 존재하지 않기 때문에, 그것을 고려할 필요는 없다.
이 실시예에서는, 프로세스 조건이 각 단계마다 독립적으로 설정되는 것과 관련하여, 매체 변수의 프로세스 파라미터도 단계마다 독립적으로 설정 또는 선정된다. 통상, 프로세스 파라미터는 실험에 기초하여 선정된다. 예컨대, 각 단계마다 설정된 프로세스 조건에 관해서 개별적으로 파라미터를 선택하여, 그 설정치 또는 소정의 기준치 부근에서 그 파라미터를 소정량 가변했을 때의 프로세스 결과(CD)의 변화량을 측정함으로써, 각 파라미터에 관해서 감도를 구할 수 있다. 따라서, 모든 프로세스 조건 사이에서 각각의 감도에 순위를 매길 수 있다. 그 중에서 최적인 것(통상은 하나면 되지만, 복수도 가능)을 매체 변수의 프로세스 파라미터로 선정하면 된다.
예컨대, 상기 다층 레지스트법의 에칭 가공에 있어서, 도 4에 도시하는 것과 같은 레시피가 작성된 경우, 제1 단계의 프로세스 조건 중에서 가장 감도가 높은 것은 O2 유량이고, 2번째는 HBr 유량이고, 3번째는 하부 RF의 파워이다. 다른 프로세스 조건(압력, 상부 MW, 온도, 시간 등)의 감도는 대체로 매우 낮다. 따라서, O2 유량, HBr 유량, 하부 RF 파워 중 어느 하나 또는 복수를 제1 단계의 프로세스 파라미터로 선정하여도 좋다.
또한, 제2 단계의 프로세스 조건 중에서는 Cl2 유량과 하부 RF 파워의 감도가 돌출적으로 높다. 다른 프로세스 조건(압력, 상부 MW, 온도, 시간 등)의 감도는 대체로 낮다. 따라서, Cl2 유량, 하부 RF 파워 중 어느 한쪽 또는 양쪽을 제2 단계의 프로세스 파라미터로 선정하여도 좋다.
또한, 제3 단계의 프로세스 조건 중에서는 O2 유량과 하부 RF 파워가 돌출적으로 높다. 다른 프로세스 조건(압력, 상부 MW, 온도, 시간 등)의 감도는 대체로 낮다. 따라서, O2 유량, 하부 RF 파워 중 어느 한쪽 또는 양쪽을 제3 단계의 프로세스 파라미터로 선정하여도 좋다.
[다른 실시형태 또는 변형예]
도 17에, 상기와 같은 다층 레지스트법의 에칭 가공(도 3)을 실시하기 위해서 이 마이크로파 플라즈마 처리 장치에 탑재할 수 있는 APC 기구의 다른 적합한 실시예를 도시한다. 도면에서, 상기 제1 실시예에 있어서의 APC 기구(도 6)와 같은 구성 또는 기능을 갖는 부분에는 동일한 부호를 부여하고 있다. 도 18에, 이 제2 실시예에 있어서의 APC 기구의 주요한 처리 순서를 도시한다.
이 실시예에서, OES 계측부(110)는, 각 단계의 프로세스 실행 중에 분광 계측치(MOESn)를 일정 시간(Tn)(예컨대 100 msec)의 주기로 출력한다(도 18의 S3, S4). 따라서, 이 분광 계측치(MOESn)는, 플라즈마 에칭과의 상관성이 높은 특정 분광 스펙트럼 강도의 각 샘플링 시점에 있어서의 순시값, 상가평균치(arithmetic mean value) 또는 적분치라도 좋다. 혹은, 일정한 파장 범위에 포함되는 모든 스펙트럼(강도)의 총합의 각 샘플링 시점에 있어서의 순시값, 상가평균치 또는 적분치라도 좋다.
CD 예측부(150)는, 각 단계마다 예측 모델 기억부(152)로부터 각 단계용의 CD 예측 모델(FMi)을 받아들여, 각 단계의 프로세스 실행 중에, 이 CD 예측 모델(FMi)과, OES 계측부(110)로부터 일정 시간(Tn)마다 축차 주어지는 분광 계측치(MOESn)를 이용하여, 일정 시간(Tn)마다 각 단계분의 CD 예측치(FCDi)를 구한다(도 18의 S7). CD 예측 모델(FMi)은, 바람직하게는, 실험 계획법(DOE)을 이용하여 다변량 해석에 의해 구하는 통계적인 이산 시간 모델이다. 예컨대, 상기 CD 예측 모델(FM)에 시간의 파라미터를 집어넣음으로써 이산 시간형의 CD 예측 모델(FMi)을 작성하더라도 좋다.
이렇게 해서 각 단계의 프로세스 실행 중에, OES 계측부(110)로부터 일정 시간(Tn)마다 분광 계측치(MOESn)가 피드백 신호로서 프로세스 제어부(132)에 주어진다. 프로세스 제어부(132)는, OES 계측부(110)로부터 일정 시간(Tn)마다 주어지는 분광 계측치(MOESn)에 따라서, 목표치(CDi)와 예측치(FCDn)의 편차(ΔCD)가 영에 근접하도록 조작 변수의 프로세스 파라미터를 조정한다. 이 실시예의 APC 기구는, CD 목표치의 설정, 플라즈마 발광의 분광 계측, CD의 예측 및 프로세스 파라미터의 조정을 전부 소정 시간 간격으로 행하기 때문에, 실시간 제어의 APC를 구축할 수 있다.
프로세스 제어부(132)에서 이용하는 프로세스 제어 모델(CMi')도, 바람직하게는, 실험 계획법(DOE)을 이용하여 다변량 해석에 의해 구해지는 통계적인 이산 시간 모델이다. 예컨대, 상기 제1 실시예에 있어서의 프로세스 제어 모델(CM)에 시간의 파라미터를 집어넣음으로써 이산 시간형의 프로세스 제어 모델(CMi')을 작성하더라도 좋다.
상기 실시형태의 마이크로파 플라즈마 처리 장치에 있어서, 주제어부(112)는, 클러스터 툴 시스템에 갖춰져 있는 프로세스 결과 측정부(208)(도 1)로부터 CD 실측치를 취득할 수 있다. 이 CD 실측치는, 제1, 제2 및 제3 단계분의 각각의 CD 실측치를 포함하고 있는 것이 바람직하다. 따라서, 웨이퍼 단위 또는 로트 단위로 프로세스 결과 측정부(208)로부터 얻어지는 CD 실측치를 프로세스 제어부(132)에 부여하여 Run-2-Run 방식의 피드백 제어 혹은 피드포워드 제어를 하는 것도 가능하고, 그와 같은 Run-2-Run 방식과 상술한 실시예의 APC 기구를 병용하는 것도 가능하다. 또한, 상기 실시예의 APC 기구에, 프로세스 결과 측정부(208)로부터의 CD 실측치에 기초하여 프로세스 제어 모델(CMi), CD 추정 모델(AMi), CD 예측 모델(FMi)을 수정하는 학습 기능을 갖게 할 수도 있다.
상술한 실시형태는 다층 레지스트법의 에칭 가공에 관한 것이었다. 그러나, 본 발명은, 1장의 피처리 기판에 대한 매엽 플라즈마 처리를 복수의 단계로 분할하여, 각 단계마다 프로세스 조건을 독립적으로 설정하는 임의의 플라즈마 프로세스에 적용할 수 있다. 예컨대, 1회의 매엽 성막 처리 중에 프로세스 조건을 변경하여 복수의 박막을 형성하는 플라즈마 CVD나 플라즈마 ALD에 본 발명을 적용할 수도 있다. 따라서, 본 발명에 있어서의 프로세스 결과는, CD에 한하는 것이 아니라, 예컨대 에칭 프로세스에 있어서의 형상이나 면내 균일성 혹은 성막 프로세스에 있어서의 막 두께나 조성 등도 포함한다.
또한, 본 발명(특히 제2 실시예의 실시간 APC)은, 단일 단계의 플라즈마 프로세스에도 적용할 수 있다. 본 발명은, 클러스터 툴 방식과 같은 멀티챔버 시스템에 조립되는 플라즈마 처리 장치에 적합하게 적용할 수 있는데, 스탠드 얼론의 플라즈마 처리 장치 또는 플라즈마 처리 방법에도 물론 적용할 수 있다.
본 발명의 플라즈마 처리 장치는, 상기 실시형태에 있어서의 마이크로파 플라즈마 장치에 한정되는 것이 아니라, 용량 결합형의 플라즈마 처리 장치나 유도 결합형의 플라즈마 처리 장치 등이어도 좋다. 따라서, 본 발명의 플라즈마 처리 방법은, 용량 결합형 또는 유도 결합형의 플라즈마 처리 방법에도 적용할 수 있다.
본 발명에 있어서의 피처리 기판은 반도체 웨이퍼에 한하는 것이 아니라, 플랫 패널 디스플레이, 유기 EL, 태양 전지용의 각종 기판이나, 포토마스크, CD 기판, 프린트 기판 등도 가능하다.
10: 챔버, 12: 서셉터, 30: (RF 바이어스용) 고주파 전원, 55: 레이디얼 라인 슬롯 안테나, 86: 처리 가스 공급원, 80: 상부 가스 도입부, 82: 측부 가스 도입부, 110: OES 계측부, 112: 주제어부, 132: 프로세스 제어부, 134: CD 목표치 설정부, 136: 레시피 기억부, 138: 제어 모델 기억부, 140: CD 추정부, 142: 추정 모델 기억부, 144; 판정부, 146: 시퀀스 제어부, 150: CD 예측부, 152: 예측 모델 기억부, 208: 프로세스 결과 측정부

Claims (12)

1장의 피처리 기판에 대한 플라즈마 처리를 복수의 단계로 분할하여, 각 단계마다 프로세스 조건을 독립적으로 설정하는 플라즈마 처리 장치로서,
상기 기판을 출납 가능하게 수용하는 진공 배기 가능한 처리 용기와,
각 단계마다 상기 프로세스 조건에 따라서 상기 처리 용기 내에서 처리 가스의 플라즈마를 생성하는 플라즈마 생성부와,
정해진 프로세스 결과에 관해서 각 단계마다 목표치를 설정하는 목표치 설정부와,
상기 처리 용기 내에서 생성되는 플라즈마의 발광을 분광 계측하는 플라즈마 계측부와,
각 단계의 종료 후에, 상기 플라즈마 계측부로부터 얻어지는 분광 계측치로부터 해당 단계에 있어서의 상기 프로세스 결과의 값을 추정하는 프로세스 결과 추정부와,
각 단계의 다음 단계에 있어서, 상기 목표치 설정부로부터 주어지는 다음 단계분의 상기 프로세스 결과의 목표치와 상기 프로세스 결과 추정부로부터 주어지는 각 단계분의 상기 프로세스 결과의 추정치에 기초하여, 상기 프로세스 조건 중의 적어도 하나를 프로세스 파라미터로서 조정하는 프로세스 제어부
를 갖는 플라즈마 처리 장치.
제1항에 있어서, 상기 프로세스 결과 추정부는, 실험 계획법을 이용하여 중회귀 분석에 의해 구해지는 제1 통계적 모델을 이용하여, 상기 프로세스 결과의 추정치를 구하는 것인 플라즈마 처리 장치.
제2항에 있어서, 상기 제1 통계적 모델은, 상기 프로세스 조건 및 상기 프로세스 파라미터에 따라서 설정되어, 각 단계마다 전환되는 것인 플라즈마 처리 장치.
제1항에 있어서, 상기 프로세스 제어부는, 실험 계획법을 이용하여 중회귀 분석에 의해 구해지는 제2 통계적 모델을 이용하여, 상기 프로세스 파라미터의 보정치를 구하는 것인 플라즈마 처리 장치.
제4항에 있어서, 상기 제2 통계적 모델은, 상기 프로세스 조건 및 상기 프로세스 파라미터에 따라서 설정되어, 각 단계마다 전환되는 것인 플라즈마 처리 장치.
제1항에 있어서, 각 단계에 있어서의 상기 프로세스 결과의 값을 측정하는 프로세스 결과 측정부를 갖고, 상기 프로세스 결과 측정부로부터 얻어지는 프로세스 결과 측정치에 기초하여 상기 제1 통계적 모델을 수정하는 플라즈마 처리 장치.
제1항에 있어서, 최후의 단계에 있어서의 상기 프로세스 결과의 추정치에 기초하여 상기 기판에 대한 상기 플라즈마 처리의 양부 판정을 하는 판정부를 갖는 플라즈마 처리 장치.
제1항에 있어서, 상기 플라즈마 계측부는, 플라즈마에 포함되는 특정 분광 스펙트럼의 값을 상기 분광 계측치로서 구하는 것인 플라즈마 처리 장치.
제1항에 있어서, 상기 플라즈마 계측부는, 플라즈마에 포함되는 제1 및 제2 분광 스펙트럼의 비를 상기 분광 계측치로서 구하는 것인 플라즈마 처리 장치.
제1항에 있어서, 상기 플라즈마 계측부는, 플라즈마에 포함되는 일정한 파장 범위 내의 전체 스펙트럼의 적분치를 상기 분광 계측치로서 구하는 것인 플라즈마 처리 장치.
상기 기판을 출납 가능하게 수용하는 진공 배기 가능한 처리 용기와,
1장의 피처리 기판에 대한 플라즈마 처리를 위한 프로세스 조건을 설정하는 프로세스 조건 설정부와,
상기 프로세스 조건에 따라서 상기 처리 용기 내에서 처리 가스의 플라즈마를 생성하는 플라즈마 생성부와,
정해진 프로세스 결과에 관해서 목표치를 설정하는 목표치 설정부와,
상기 처리 용기 내에서 생성되는 플라즈마의 발광을 분광 계측하여, 일정 시간 간격으로 분광 계측치를 산출하는 플라즈마 계측부와,
상기 플라즈마 계측부로부터 얻어지는 분광 계측치로부터 일정 시간을 두고 상기 프로세스 결과의 값을 예측하는 프로세스 결과 예측부와,
상기 목표치 설정부로부터 주어지는 상기 프로세스 결과의 목표치와, 상기 프로세스 결과 예측부로부터 일정 시간을 두고 주어지는 상기 프로세스 결과의 예측치에 기초하여, 해당 단계에 있어서의 상기 프로세스 조건 중의 적어도 하나를 프로세스 파라미터로서 조정하는 프로세스 제어부
를 갖는 플라즈마 처리 장치.
1장의 피처리 기판에 대한 플라즈마 처리를 복수의 단계로 분할하여, 각 단계마다 프로세스 조건을 독립적으로 설정하는 플라즈마 처리 방법으로서,
정해진 프로세스 결과에 관해서 각 단계마다 목표치를 설정하는 공정과,
각 단계마다 상기 프로세스 조건에 따라서, 기판을 출납 가능하게 수용하는 처리 용기 내에서 처리 가스의 플라즈마를 생성하는 공정과,
상기 처리 용기 내에서 생성되는 플라즈마의 발광을 분광 계측하여 분광 계측치를 구하는 공정과,
각 단계의 종료 후에, 상기 분광 계측치로부터 해당 단계에 있어서의 상기 프로세스 결과의 값을 추정하는 공정과,
각 단계의 다음 단계에 있어서, 해당 다음 단계분의 상기 프로세스 결과의 목표치와 각 단계분의 상기 프로세스 결과의 추정치에 기초하여, 상기 프로세스 조건 중의 적어도 하나를 프로세스 파라미터로서 조정하는 공정
을 갖는 플라즈마 처리 방법.
KR1020147021296A 2012-02-03 2013-01-30 플라즈마 처리 장치 및 플라즈마 처리 방법 KR20140119066A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-021991 2012-02-03
JP2012021991A JP2013161913A (ja) 2012-02-03 2012-02-03 プラズマ処理装置及びプラズマ処理方法
PCT/JP2013/000487 WO2013114870A1 (ja) 2012-02-03 2013-01-30 プラズマ処理装置及びプラズマ処理方法

Publications (1)

Publication Number Publication Date
KR20140119066A true KR20140119066A (ko) 2014-10-08

Family

ID=48904915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147021296A KR20140119066A (ko) 2012-02-03 2013-01-30 플라즈마 처리 장치 및 플라즈마 처리 방법

Country Status (5)

Country Link
US (1) US20150004721A1 (ko)
JP (1) JP2013161913A (ko)
KR (1) KR20140119066A (ko)
TW (1) TW201346972A (ko)
WO (1) WO2013114870A1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180010946A (ko) * 2016-07-21 2018-01-31 가부시키가이샤 히다치 하이테크놀로지즈 플라스마 처리 장치 및 플라스마 처리 데이터를 해석하는 해석 방법
KR20180018416A (ko) * 2016-08-12 2018-02-21 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
KR20180034168A (ko) * 2016-09-26 2018-04-04 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20180114435A (ko) 2017-04-10 2018-10-18 서울대학교산학협력단 Oes 기반의 플라즈마 상태 변수 제어 장치
KR20190079366A (ko) * 2017-12-27 2019-07-05 삼성전자주식회사 미세 패턴 형성 방법 및 기판 처리 장치
US10408762B2 (en) 2015-01-30 2019-09-10 Hitachi High-Technologies Corporation Plasma processing apparatus, plasma processing method and plasma processing analysis method
US10510519B2 (en) 2015-06-26 2019-12-17 Hitachi High-Technologies Corporation Plasma processing apparatus and data analysis apparatus
US10872750B2 (en) 2017-08-08 2020-12-22 Hitachi High-Tech Corporation Plasma processing apparatus and plasma processing system
KR102200152B1 (ko) * 2019-09-16 2021-01-08 (주)화백엔지니어링 플라즈마 공정 모니터링 장치 및 방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150118416A1 (en) * 2013-10-31 2015-04-30 Semes Co., Ltd. Substrate treating apparatus and method
TW201613421A (en) * 2014-07-03 2016-04-01 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
US10049862B2 (en) * 2015-04-17 2018-08-14 Lam Research Corporation Chamber with vertical support stem for symmetric conductance and RF delivery
WO2016179023A1 (en) * 2015-05-01 2016-11-10 Adarza Biosystems, Inc. Methods and devices for the high-volume production of silicon chips with uniform anti-reflective coatings
US10386829B2 (en) * 2015-09-18 2019-08-20 Kla-Tencor Corporation Systems and methods for controlling an etch process
US10358715B2 (en) 2016-06-03 2019-07-23 Applied Materials, Inc. Integrated cluster tool for selective area deposition
US10748745B2 (en) 2016-08-16 2020-08-18 Applied Materials, Inc. Modular microwave plasma source
JP6723660B2 (ja) * 2017-03-24 2020-07-15 住友重機械イオンテクノロジー株式会社 ウェハ保持装置及びウェハ着脱方法
US10707058B2 (en) 2017-04-11 2020-07-07 Applied Materials, Inc. Symmetric and irregular shaped plasmas using modular microwave sources
US11037764B2 (en) 2017-05-06 2021-06-15 Applied Materials, Inc. Modular microwave source with local Lorentz force
JP6778666B2 (ja) * 2017-08-24 2020-11-04 株式会社日立製作所 探索装置及び探索方法
US10784174B2 (en) * 2017-10-13 2020-09-22 Lam Research Corporation Method and apparatus for determining etch process parameters
JP6971805B2 (ja) * 2017-11-28 2021-11-24 株式会社日立ハイテク プラズマ処理装置及びプラズマ処理方法
JP6999410B2 (ja) * 2017-12-25 2022-01-18 東京エレクトロン株式会社 基板処理方法
US10504699B2 (en) 2018-04-20 2019-12-10 Applied Materials, Inc. Phased array modular high-frequency source
US11081317B2 (en) 2018-04-20 2021-08-03 Applied Materials, Inc. Modular high-frequency source
US11393661B2 (en) 2018-04-20 2022-07-19 Applied Materials, Inc. Remote modular high-frequency source
US11756840B2 (en) * 2018-09-20 2023-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Reflectance measurement system and method thereof
JP6830464B2 (ja) * 2018-09-26 2021-02-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法および記録媒体。
US10903050B2 (en) * 2018-12-10 2021-01-26 Lam Research Corporation Endpoint sensor based control including adjustment of an edge ring parameter for each substrate processed to maintain etch rate uniformity
US11039527B2 (en) * 2019-01-28 2021-06-15 Mattson Technology, Inc. Air leak detection in plasma processing apparatus with separation grid
JP7454915B2 (ja) * 2019-04-11 2024-03-25 東京エレクトロン株式会社 処理装置および処理方法
US11568101B2 (en) 2019-08-13 2023-01-31 International Business Machines Corporation Predictive multi-stage modelling for complex process control
TW202204876A (zh) * 2020-07-16 2022-02-01 日商東京威力科創股份有限公司 資料處理裝置、資料處理系統、資料處理方法及資料處理程式
US20220028716A1 (en) * 2020-07-22 2022-01-27 Applied Materials, Inc. Substrate measurement subsystem
USD977504S1 (en) 2020-07-22 2023-02-07 Applied Materials, Inc. Portion of a display panel with a graphical user interface
US11688616B2 (en) 2020-07-22 2023-06-27 Applied Materials, Inc. Integrated substrate measurement system to improve manufacturing process performance
KR102335854B1 (ko) * 2020-08-20 2021-12-06 한국핵융합에너지연구원 스마트센서를 이용한 플라즈마 공정 제어 방법 및 시스템
KR102600286B1 (ko) * 2020-11-30 2023-11-08 세메스 주식회사 플라즈마 공정 장치 및 이를 이용한 반도체 장치의 제조 방법
US20240094056A1 (en) * 2022-09-20 2024-03-21 Tokyo Electron Limited Optical Emission Spectroscopy for Advanced Process Characterization

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5711843A (en) * 1995-02-21 1998-01-27 Orincon Technologies, Inc. System for indirectly monitoring and controlling a process with particular application to plasma processes
JP3708031B2 (ja) * 2001-06-29 2005-10-19 株式会社日立製作所 プラズマ処理装置および処理方法
JP3799314B2 (ja) * 2002-09-27 2006-07-19 株式会社日立ハイテクノロジーズ エッチング処理装置およびエッチング処理方法
JP2010199126A (ja) * 2009-02-23 2010-09-09 Panasonic Corp プラズマ処理方法およびプラズマ処理装置
JP5334787B2 (ja) * 2009-10-09 2013-11-06 株式会社日立ハイテクノロジーズ プラズマ処理装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10408762B2 (en) 2015-01-30 2019-09-10 Hitachi High-Technologies Corporation Plasma processing apparatus, plasma processing method and plasma processing analysis method
US10510519B2 (en) 2015-06-26 2019-12-17 Hitachi High-Technologies Corporation Plasma processing apparatus and data analysis apparatus
US11538671B2 (en) 2015-06-26 2022-12-27 Hitachi High-Tech Corporation Plasma processing apparatus and data analysis apparatus
KR20180010946A (ko) * 2016-07-21 2018-01-31 가부시키가이샤 히다치 하이테크놀로지즈 플라스마 처리 장치 및 플라스마 처리 데이터를 해석하는 해석 방법
US10734207B2 (en) 2016-07-21 2020-08-04 Hitachi High-Tech Corporation Plasma processing apparatus and analysis method for analyzing plasma processing data
US11404253B2 (en) 2016-07-21 2022-08-02 Hitachi High-Tech Corporation Plasma processing apparatus and analysis method for analyzing plasma processing data
KR20180018416A (ko) * 2016-08-12 2018-02-21 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
KR20180034168A (ko) * 2016-09-26 2018-04-04 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20180114435A (ko) 2017-04-10 2018-10-18 서울대학교산학협력단 Oes 기반의 플라즈마 상태 변수 제어 장치
US10872750B2 (en) 2017-08-08 2020-12-22 Hitachi High-Tech Corporation Plasma processing apparatus and plasma processing system
KR20190079366A (ko) * 2017-12-27 2019-07-05 삼성전자주식회사 미세 패턴 형성 방법 및 기판 처리 장치
KR102200152B1 (ko) * 2019-09-16 2021-01-08 (주)화백엔지니어링 플라즈마 공정 모니터링 장치 및 방법

Also Published As

Publication number Publication date
JP2013161913A (ja) 2013-08-19
TW201346972A (zh) 2013-11-16
US20150004721A1 (en) 2015-01-01
WO2013114870A1 (ja) 2013-08-08

Similar Documents

Publication Publication Date Title
KR20140119066A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
KR102402866B1 (ko) 고 종횡비의 구조체들의 콘택 세정
KR100789007B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
US7354866B2 (en) Cluster tool and method for process integration in manufacture of a gate structure of a field effect transistor
US20170032955A1 (en) Plasma processing apparatus and plasma processing method
US20090139657A1 (en) Etch system
US20230178419A1 (en) Scaled liner layer for isolation structure
US20030045098A1 (en) Method and apparatus for processing a wafer
JP2005129906A (ja) エッチングプロセスの精度及び反復性を制御する装置及び方法
US20090203218A1 (en) Plasma etching method and computer-readable storage medium
EP1733325A2 (en) Method and system for run-to-run control
CN107039303B (zh) 通过颜色感测估计晶片上氧化物层还原效率的方法和装置
KR101903215B1 (ko) 에칭 방법 및 장치
TWI490912B (zh) Pattern forming method and manufacturing method of semiconductor device
US7723236B2 (en) Gas setting method, gas setting apparatus, etching apparatus and substrate processing system
US20230377958A1 (en) Cluster processing system for forming a metal containing material
JP2005109514A (ja) エッチングプロセス中に最小寸法を制御する方法
KR20180108864A (ko) 선택된 에칭 가스 혼합물에 의한 무기 레지스트의 트리밍 및 동작 변수의 조절
US11328933B2 (en) Etching method, substrate processing apparatus, and substrate processing system
US10504741B2 (en) Semiconductor manufacturing method and plasma processing apparatus
TW201833982A (zh) 基板處理裝置及隔熱板
US20220351981A1 (en) Etching method, plasma processing apparatus, substrate processing system, and program
US20230343593A1 (en) Multi-layer hardmask for defect reduction in euv patterning
JP2005072614A (ja) 試料処理装置及び試料処理システム
JP2004071798A (ja) 試料処理装置及び試料処理システム

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid