KR20140111583A - 상변화 메모리 및 반도체 기록 재생장치 - Google Patents

상변화 메모리 및 반도체 기록 재생장치 Download PDF

Info

Publication number
KR20140111583A
KR20140111583A KR1020130121533A KR20130121533A KR20140111583A KR 20140111583 A KR20140111583 A KR 20140111583A KR 1020130121533 A KR1020130121533 A KR 1020130121533A KR 20130121533 A KR20130121533 A KR 20130121533A KR 20140111583 A KR20140111583 A KR 20140111583A
Authority
KR
South Korea
Prior art keywords
film
phase
recording
superlattice
snte
Prior art date
Application number
KR1020130121533A
Other languages
English (en)
Inventor
스스무 소에야
타카히로 오다카
토시미치 신타니
준지 토미나가
Original Assignee
도꾸리쯔교세이호진상교기쥬쯔소고겡뀨죠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도꾸리쯔교세이호진상교기쥬쯔소고겡뀨죠 filed Critical 도꾸리쯔교세이호진상교기쥬쯔소고겡뀨죠
Publication of KR20140111583A publication Critical patent/KR20140111583A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/46—Sulfur-, selenium- or tellurium-containing compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified
    • Y10T428/24975—No layer or component greater than 5 mils thick

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

저소비 전력화를 도모할 수 있는 초격자 상변화 메모리 및 반도체 기록 재생장치를 제공한다.
SnXTe100－X막과 Sb2Te3막을 적층 형성하는 것에 의해 얻어지는 SnXTe100－X/Sb2Te3 초격자막은 SnTe와 Sb2Te3로 이루어지는 SnTe/Sb2Te3 초격자상과 SnSbTe 합금상과 Te상을 포함하도록 구성되며, SnTe/Sb2Te3 초격자상은 SnSbTe 합금상과 Te상으로 희석되어 있는 구성을 하고 있다. 이 때, SnXTe100－X막의 X는 4 원자%≤X≤55 원자%이다.

Description

상변화 메모리 및 반도체 기록 재생장치{PHASE-CHANGE MEMORY AND SEMICONDUCTOR RECORDING/REPRODUCING DEVICE}
본 발명은 상변화 메모리 및 반도체 기록 재생장치에 관한 것이다.
상변화 메모리는, 차세대 불휘발성 메모리(PCRAM：(Phase-Change Random Access Memory))로서 기대되고 있다. 왜냐하면, 상변화 메모리는, 소자 사이즈의 축소화 및 재기록 내성이 뛰어나기 때문이다. 그렇지만, 상변화 메모리에 대해서는, 리세트 전류가 높다고 하는 문제가 있다.
이 문제를 해결하기 위해, GeTe(111)/Sb2Te3(001) 초격자막으로 구성되는 초격자 상변화 메모리, 통칭 「interfacial Phase-Change Memory (iPCM)」의 제안이 이루어지고 있다. 이러한 초격자 상변화 메모리에서는, 제일 원리 계산과 검증 실험에 의해, 종래의 GST225(GST225:Ge2Sb2Te5의 약칭)로 불리는 「비정질」과「결정질」사이의 상변화를 동작 메카니즘으로 하는 상변화 메모리와 비교해서, 스위칭 파워를 약 1/10로 저감할 수 있는 것이 나타나고 있다.
비특허문헌 1, 비특허문헌 2 및 일본특개 2010－263131호 공보(특허문헌 1)에 의하면, GeTe(111)와 Sb2Te3(001)로 이루어지는 초격자를 사용하는 초격자 상변화 메모리는, 인가 전압이나 전류에 의해서, Ge원자의 위치가 「6배위 중심 위치」와「4배위 중심 위치」의 사이에 가역적으로 변화하는 것을 동작 원리로 하고 있다. 이 변화를 본 명세서에서는 「Ge스위치」라고도 한다. 또, GeTe(111)와 Sb2Te3(001)로 이루어지는 초격자를 사용하는 초격자 상변화 메모리를 간략화하여 GeTe(111)/Sb2Te3(001) 초격자 상변화 메모리라고도 한다.
이러한 문헌에서는, Ge원자가 6배위 중심 위치에 있는 경우, 저저항을 나타내는 한편, Ge원자가 4배위 중심 위치에 있는 경우, 고저항을 나타내므로, 저저항 상태를 세트 상태로 하고, 고저항 상태를 리세트 상태로서 기능시킬 수 있는 것이 개시되어 있다. 즉, 초격자 상변화 메모리에 의하면, 상술한 저저항 상태와 고저항 상태의 각각에, 디지털값인 「0」과「1」을 대응 부착하는 것에 의해, 정보를 기억할 수 있다.
상술한 문헌에 의하면, Sb2Te3(001) 층은, Sb2Te3[001]방향으로, 반 데르 발스 갭층(Van der Waals Gap)이 있는 Te층-Te층의 약결합(Weak Bond) 부위를 제외하고, Te층과 Sb층이 교대로 적층하여 구성된다. 한편, GeTe(111) 층은, GeTe[111]방향으로, 공공(空孔)층이 있는 Te층-Te층의 적층 부위를 제외하고, Te층과 Ge층이 교대로 적층하여 구성되어 있다고 하고 있다.
또한 상술한 특허문헌에 의하면, 「Ge스위치」시에, GeTe[111]방향의 적층 상태가 「－Ge층-Te층-공공층-Te층-Ge층-」인 Ge원자의 6배위 중심 위치 상태와 「－Te층-Ge층-공공층-Ge층-Te층-」인 Ge원자의 4배위 중심 위치 상태의 사이에 격자의 재편성이 일어나고, 이것에 의해, 초격자 상변화 메모리에서는, 저전압 동작이 가능하게 되는 것이 개시되고 있다. 이 때, Ge원자의 6배위 중심 위치 상태가 저저항 상태에 대응하고, Ge원자의 4배위 중심 위치 상태가 고저항 상태에 대응하고 있다.
[선행기술문헌]
[특허문헌]
[특허문헌 1]일본 특개 2010－263131호 공보
[비특허문헌]
[비특허문헌 1]Simpson et al.,Nature Nanotechnology 6, 501 (2011)
[비특허문헌 2]Tominaga et al.,Proceeding of the IEEE International Electron Device Meeting, San Francisco (2010), pp.22.3.1-22.3.4
현재, 제품화되고 있는 GST225로 대표되는 상변화 메모리는, 기록 재생막에 있어서 「비정질」상태와 「결정질」상태의 사이에 상변화를 일으키는 것을 동작 원리로 하고 있다. 그렇지만, 이 종류의 상변화 메모리는 스위칭 파워로 대표되는 소비 전력이 크고, 소비 전력을 저감하는 것이 요구되고 있다.
이 점에 관해, 상술한 GeTe(111)/Sb2Te3(001) 초격자 상변화 메모리가 제안되어, 이 GeTe(111)/Sb2Te3(001) 초격자 상변화 메모리에 의하면, 종래의 상변화 메모리인 GST225에 비해 스위칭 파워를 약 1/10로 저감할 수 있는 것이 실증되었지만, 새로운 소비 전력의 저감이 요구되고 있다.
여기서, 본 발명의 목적은 저소비 전력화를 도모할 수 있는 초격자 상변화 메모리 및 반도체 기록 재생장치를 제공하는 것에 있다.
그 외의 과제와 신규 특징은 본 명세서의 기술 및 첨부 도면으로부터 밝혀질 것이다.
일실시의 형태에 있어서 상변화 메모리는, Sn, Sb 및 Te를 함유하는 기록 재생막을 구비한다. 이 때, 기록 재생막은, SnTe와 Sb2Te3로 이루어지는 SnTe/Sb2Te3 초격자상과 SnSbTe 합금상과 Te상을 포함한다.
또, 일실시의 형태에 있어서 상변화 메모리는, Sn, Sb 및 Te를 함유하는 기록 재생막을 구비한다. 이 때, 기록 재생막은, 적어도, SnTe와 Sb2Te3로 이루어지는 SnTe/Sb2Te3 초격자상을 포함한다.
일실시의 형태에 있어서 상변화 메모리는, Sn, Sb 및 Te를 함유하는 기록 재생막을 구비하고, 기록 재생막은, 적어도, SnSbTe 합금상을 포함한다.
또, 일실시의 형태에 있어서 상변화 메모리는, Sn, Sb 및 Te를 함유하고, 한편, SnXTe100－X막과 Sb2Te3막을 적층 형성하는 것에 의해 얻어지는 기록 재생막을 구비하고, 기록 재생막은, SnTe와 Sb2Te3로 이루어지는 SnTe/Sb2Te3 초격자상과 SnSbTe 합금상과 Te상을 포함한다.
일실시의 형태에 있어서 반도체 기록 재생장치는, 복수의 메모리 셀을 구비하고, 복수의 메모리 셀의 각각은, (a) 메모리 셀을 선택하는 선택 트랜지스터, (b) 상기 선택 트랜지스터와 전기적으로 접속되며 Sn, Sb 및 Te를 함유하는 기록 재생막을 포함한 메모리부를 갖는다. 이 때, 기록 재생막은, SnTe와 Sb2Te3로 이루어지는 SnTe/Sb2Te3 초격자상과 SnSbTe 합금상과 Te상을 포함한다.
또, 일실시의 형태에 있어서 반도체 기록 재생장치는, 복수의 메모리 셀을 구비하고, 복수의 메모리 셀의 각각은, (a) 메모리 셀을 선택하는 선택 트랜지스터, (b) 상기 선택 트랜지스터와 전기적으로 접속되며 Sn, Sb 및 Te를 함유하는 기록 재생막을 포함한 메모리부를 갖는다. 이 때, 기록 재생막은, 적어도, SnTe와 Sb2Te3로 이루어지는 SnTe/Sb2Te3 초격자상을 포함한다.
일실시의 형태에 있어서 반도체 기록 재생장치는, 복수의 메모리 셀을 구비하고, 복수의 메모리 셀의 각각은, (a) 메모리 셀을 선택하는 선택 트랜지스터, (b) 상기 선택 트랜지스터와 전기적으로 접속되며 Sn, Sb 및 Te를 함유하는 기록 재생막을 포함한 메모리부를 갖는다. 이 때, 기록 재생막은, 적어도, SnSbTe 합금층을 포함한다.
또, 일실시의 형태에 있어서 반도체 기록 재생장치는, 복수의 메모리 셀을 구비하고, 복수의 메모리 셀의 각각은, (a) 메모리 셀을 선택하는 선택 트랜지스터, (b) 상기 선택 트랜지스터와 전기적으로 접속되며 Sn, Sb 및 Te를 함유하고, 한편, SnXTe100－X막과 Sb2Te3막을 적층 형성하는 것에 의해 얻어지는 기록 재생막을 포함한 메모리부를 갖는다. 이 때, 기록 재생막은, SnTe와 Sb2Te3로 이루어지는 SnTe/Sb2Te3 초격자상과 SnSbTe 합금상과 Te상을 포함한다.
일실시의 형태에 의하면, 저소비 전력화를 실현한 초격자 상변화 메모리 및 반도체 기록 재생장치를 제공할 수 있다. 예를 들면, 일실시의 형태에 있어서 초격자 상변화 메모리에 의하면, 종래의 상변화 메모리에 비해 소비 전력을 약 1/7070로 저감할 수 있다.
[도 1]　실시의 형태 1에 있어서 상변화 메모리의 주요부인 메모리부의 모식적인 구성을 나타내는 단면도이다.
[도 2]　실시의 형태 1에 있어서 기록 재생막을 형성하는 방법을 나타내는 도면이다.
[도 3]　X=35 원자%의 경우에 있어서 SnXTe100－X/Sb2Te3 초격자막의 X선 회절 프로파일을 나타내는 도면이다.
[도 4]　(a)는 2θ=24.5°부근을 나타내는 확대 X선 회절 프로파일이며, (b)는 2θ=50.1°부근을 나타내는 확대 X선 회절 프로파일이다.
[도 5]　X선 결정 구조 해석의 결과로부터 시사되는 SnXTe100－X/Sb2Te3 초격자막의 모식적인 구조를 나타내는 도면이다.
[도 6]　(a)는 실시예 1의 상변화 메모리에 대하여, 리드 저항의 펄스 전압 의존성을 나타내는 실험 결과이며, (b)는 실시예 1의 상변화 메모리에 대하여, 리드 저항의 다이나믹 전류 의존성을 나타내는 실험 결과이다.
[도 7]　X=20 원자%의 경우에 있어서 SnXTe100－X/Sb2Te3 초격자막의 X선 회절 프로파일을 나타내는 도면이다.
[도 8]　(a)는 2θ=24.5°부근을 나타내는 확대 X선 회절 프로파일이며, (b)는 2θ=50.1°부근을 나타내는 확대 X선 회절 프로파일이다.
[도 9]　X선 결정 구조 해석의 결과로부터 시사되는 SnXTe100－X/Sb2Te3 초격자막의 모식적인 구조를 나타내는 도면이다.
[도 10]　(a)는 실시예 2의 상변화 메모리에 대하여, 리드 저항의 펄스 전압 의존성을 나타내는 실험 결과이며, (b)는 실시예 2의 상변화 메모리에 대하여, 리드 저항의 다이나믹 전류 의존성을 나타내는 실험 결과이다.
[도 11]　X=10 원자%의 경우에 있어서 SnXTe100－X/Sb2Te3 초격자막의 X선 회절 프로파일을 나타내는 도면이다.
[도 12]　(a)는 2θ=24.5°부근을 나타내는 확대 X선 회절 프로파일이며, (b)는 2θ=50.1°부근을 나타내는 확대 X선 회절 프로파일이다.
[도 13]　X선 결정 구조 해석의 결과로부터 시사되는 SnXTe100－X/Sb2Te3 초격자막의 모식적인 구조를 나타내는 도면이다.
[도 14]　(a)는 실시예 3의 상변화 메모리에 대하여, 리드 저항의 펄스 전압 의존성을 나타내는 실험 결과이며, (b)는 실시예 3의 상변화 메모리에 대하여, 리드 저항의 다이나믹 전류 의존성을 나타내는 실험 결과이다.
[도 15]　X=5 원자%의 경우에 있어서 SnXTe100－X/Sb2Te3 초격자막의 X선 회절 프로파일을 나타내는 도면이다.
[도 16]　(a)는 2θ=24.5°부근을 나타내는 확대 X선 회절 프로파일이며, (b)는 2θ=50.1°부근을 나타내는 확대 X선 회절 프로파일이다.
[도 17]　X선 결정 구조 해석의 결과로부터 시사되는 SnXTe100－X/Sb2Te3 초격자막의 모식적인 구조를 나타내는 도면이다.
[도 18]　(a)는 실시예 4의 상변화 메모리에 대하여, 리드 저항의 펄스 전압 의존성을 나타내는 실험 결과이며, (b)는 실시예 4의 상변화 메모리에 대하여, 리드 저항의 다이나믹 전류 의존성을 나타내는 실험 결과이다.
[도 19]　실시의 형태 2에 있어서 반도체 기록 재생장치의 메모리 셀의 구성을 나타내는 단면도이다.
[도 20]　실시의 형태 2에 있어서 반도체 기록 재생장치의 메모리 셀 어레이의 구성예를 나타내는 등가 회로도이다.
[도 21]　(a)는 SnTe/Sb2T3 초격자상 중의 SnTe 격자의 결정 구조를 나타내는 도면이며, (b)는 GeTe/Sb2Te3 초격자 중의 GeTe 격자의 결정 구조를 나타내는 도면이다.
[도 22]　X=50 원자%의 경우에 있어서 SnXTe100－X/Sb2Te3 초격자막의 X선 회절 프로파일을 나타내는 그림이다.
[도 23]　(a)는 X=50 원자%의 경우의 SnXTe100－X/Sb2Te3 초격자막에 포함되는 SnSbTe 합금상이 갖는 결정 구조를 나타내는 도면이며, (b)는 GeTe/Sb2Te3 초격자 중의 GeTe 격자의 결정 구조를 나타내는 도면이다.
[도 24]　도 23(a)에 나타내는 SnSbTe 합금상의 결정 구조를 SnSbTe[111]방향인 초격자 성장 방향으로 2개 거듭한 구조를 나타내는 도면이다.
[도 25]　hcp 육방정의 SnSbTe 합금상의〔001〕방향의 결정 구조를 나타내는 도면이다.
[도 26]　(a)는 X=50 원자%의 경우의 SnXTe100－X/Sb2Te3 초격자막을 사용한 상변화 메모리에 대하여, 리드 저항의 펄스 전압 의존성을 나타내는 실험 결과이며, (b)는 리드 저항의 다이나믹 전류 의존성을 나타내는 실험 결과이다.
[도 27]　SnXTe100－X/Sb2Te3 초격자막을 사용한 상변화 메모리에 대하여, 소비 전력의 대 GST225비의 조성비 X의 의존성을 나타내는 것과 동시에, GeXTe100－X/Sb2Te3 초격자막을 사용한 상변화 메모리에 대하여, 소비 전력의 대 GST225비의 조성비 X의 의존성을 나타내는 그래프이다.
[도 28]　형광 X선 분석장치를 사용하여 Sn50Te50 단층막의 조성 분석을 실시한 결과를 나타내는 도면이다.
[도 29]　(a)는 X=35 원자%의 SnXTe100－X/Sb2Te3 초격자막을 사용한 상변화 메모리의 재기록 내성을 나타내는 그래프이며, (b)는 X=50 원자%의 SnXTe100－X/Sb2Te3 초격자막을 사용한 상변화 메모리의 재기록 내성을 나타내는 그래프이다.
이하의 실시의 형태에 대해서는 편의상 필요가 있을 때는, 복수의 섹션 또는 실시의 형태로 분할하여 설명하지만, 특히 명시한 경우를 제외하고 그들은 서로 무관한 것이 아니며, 한편은 다른 하나의 일부 또는 전부의 변형예, 상세, 보충 설명 등의 관계에 있다.
또, 이하의 실시의 형태에 대하여, 요소의 수 등(개수, 수치, 양, 범위 등을 포함)에 언급하는 경우, 특히 명시한 경우 및 원리적으로 분명하게 특정의 수로 한정되는 경우 등을 제외하고, 그 특정의 수로 한정되는 것이 아니고, 특정의 수 이상이어도 이하이어도 좋다.
또한 이하의 실시의 형태에 대하여, 그 구성요소(요소 스텝 등도 포함)는, 특히 명시했을 경우 및 원리적으로 분명하게 필수라고 생각할 수 있는 경우 등을 제외하고, 반드시 필수의 것은 아닌 것은 말할 필요도 없다.
마찬가지로 이하의 실시의 형태에 대하여, 구성요소 등의 형상, 위치 관계 등에 언급할 때는, 특히 명시한 경우 및 원리적으로 분명하게 그렇지 않다고 생각할 수 있는 경우 등을 제외하고, 실질적으로 그 형상 등에 근사 또는 유사한 것 등을 포함하는 것으로 한다. 이것은, 상기 수치 및 범위에 대해서도 마찬가지이다.
또, 실시의 형태를 설명하기 위한 전 도면에 대하여, 동일한 부재에는 원칙으로서 동일한 부호를 붙이고, 그 반복의 설명은 생략한다. 한편 도면을 알기 쉽게 하기 위해서 평면도이어도 해칭을 부가한 경우가 있다.
(실시의 형태 1)
＜상변화 메모리의 메모리부의 구성＞
도 1은 본 실시의 형태 1에 있어서 상변화 메모리의 주요부인 메모리부의 모식적인 구성을 나타내는 단면도이다. 도 1에 나타내듯이, 메모리부(MU)는 하부 전극(BE)을 갖고, 이 하부 전극(BE) 상에 시드층(SDL)이 형성되어 있다. 그리고, 이 시드층(SDL) 상에 하지막(FDF)이 형성되며, 하지막(FDF) 상에 기록 재생막(MRF)이 형성되어 있다. 또한 기록 재생막(MRF) 상에는, 상부 전극(UE)이 형성되어 있다. 이러한 막은, 예를 들면, 스퍼터링법에 의해 형성할 수 있다.
하부 전극(BE)은, 예를 들면, 텅스텐막(W막)으로 구성되고, 예를 들면, 막두께는 100 nm이다. 또, 시드층(SDL)은, 예를 들면, 질화 티탄막(TiN막)으로 구성되고, 예를 들면, 막두께는 1 nm이다. 이 시드층(SDL)은 상방에 형성되는 하지막(FDF)과 기록 재생막(MRF)을 조밀면 배향시키는 기능을 갖고 있다. 또한 하지막(FDF)은, 예를 들면, Sb2Te3막으로 구성되며, 예를 들면, 막두께는 10 nm이다. 이 하지막(FDF)도 상술한 시드층(SDL)과 마찬가지로, 상방에 형성되는 기록 재생막(MRF)를 조밀면 배향시키는 기능을 갖고 있다. 그리고, 기록 재생막(MRF) 상에 형성되는 상부 전극(UE)은, 예를 들면, 텅스텐막으로 형성되며, 예를 들면, 막두께는 50 nm이다.
기록 재생막(MRF)은 Sn, Sb 및 Te를 함유하는 막으로 구성된다. 구체적으로, 도 2는 본 실시의 형태 1에 있어서 기록 재생막(MRF)를 형성하는 방법을 나타내는 도면이다. 도 2에 나타내듯이, 기록 재생막(MRF)은, 예를 들면, 스퍼터링법을 사용하는 것에 의해 자유층(FRL)과 고정층(FXL)을 교대로 적층하는 것에 의해 형성된다. 즉, 기록 재생막(MRF)은 초격자막을 구성하도록 형성되는 것으로 된다.
이 때, 예를 들면, 자유층(FRL)은 SnXTe100－X막으로 구성되며, 그 막두께는, 예를 들면, 약 1 nm이다. 한편, 고정층(FXL)은 Sb2Te3막으로 구성되며, 그 막두께는, 예를 들면, 약 4 nm이다. 본 명세서에서는 이러한 초격자막을 SnXTe100－X/Sb2Te3 초격자막이라고 한다. 이 SnXTe100－X/Sb2Te3 초격자막의 총막두께는, 예를 들면, 45 nm이다. 여기서, 본 실시의 형태 1에 대하여, SnXTe100－X막의 X는 4 원자%≤X≤55 원자%이다.
본 실시의 형태 1에 있어서 기록 재생막(MRF)은, 도 2에 나타내는 SnXTe100－X/Sb2Te3 초격자막으로 형성되는 것으로 되지만, 도 2는, SnXTe100－X/Sb2Te3 초격자막의 제조 방법을 모식적으로 나타내는 것이고, 실제의 기록 재생막(MRF)의 구조는, 도 2에 나타내는 모식적인 구조와 상위한 것을 본 발명자는 발견했다. 즉, 도 2에 나타내는 방법으로 형성되는 SnXTe100－X/Sb2Te3 초격자막은, 도 2에 나타내는 구조는 되지 않고, 실제로 SnXTe100－X/Sb2Te3 초격자막은 SnTe와 Sb2Te3로 이루어지는 SnTe/Sb2Te3 초격자상과 SnSbTe 합금상과 Te상을 포함하도록 구성되며, SnTe/Sb2Te3 초격자상은, SnSbTe 합금상과 Te상으로 희석되어 있는 구성을 하고 있는 것을 본 발명자는 발견했다. 즉, 본 실시의 형태 1에 있어서 기록 재생막(MRF)은 Sn, Sb 및 Te를 함유하는 SnXTe100－X/Sb2Te3 초격자막으로 구성되지만, 이 SnXTe100－X/Sb2Te3 초격자막은 상술한 신규 구조를 갖고 있는 것으로 된다.
이하에서는, 대표적인 X에 대해서, SnXTe100－X/Sb2Te3 초격자막이 상술한 신규 구조를 갖고 있는 점, 및 이와 같이 구성되는 SnXTe100－X/Sb2Te3 초격자막을 기록 재생막(MRF)으로서 채용하는 것으로 상변화 메모리의 소비 전력을 큰폭으로 저감할 수 있는 점을 실험 데이터에 근거하면서 설명하기로 한다.
＜실시예 1：X=35 원자%의 경우＞
도 3은 X=35 원자%의 경우에 있어서 SnXTe100－X/Sb2Te3 초격자막의 X선 회절 프로파일을 나타내는 도면이다. 도 3에 나타내듯이, SnXTe100－X/Sb2Te3 초격자막에는 SnSbTe 합금상에 대응하는 큰 복수의 피크가 관측되는 것과 동시에, Te상에 대응하는 큰 피크도 관측되고 있는 것을 알 수 있다. 따라서, 도 3으로부터, SnXTe100－X/Sb2Te3 초격자막은 적어도 hcp 육방정의 결정 구조를 갖는 SnSbTe 합금상과 Te상을 포함한 구조를 하고 있는 것을 알 수 있다. 여기서, 도 3에 있어서는 보이기 어렵지만, 2θ=24.5°부근에 SnTe(111)에 대응하는 작은 피크가 존재하고, 2θ=50.1°부근에 SnTe(222)에 대응하는 작은 피크가 존재하는 것이 확인되었다.
이 점에 대해서 보다 상세하게 설명한다. 도 4는 X=35 원자%의 경우에 있어서 SnXTe100－X/Sb2Te3 초격자막의 확대 X선 회절 프로파일을 나타내는 도면이다. 구체적으로, 도 4(a)는 2θ=24.5°부근을 나타내는 확대 X선 회절 프로파일이며, 도 4(b)는 2θ=50.1°부근을 나타내는 확대 X선 회절 프로파일이다. 도 4(a)에 나타내듯이, 2θ=24.5°부근에 작아도 SnTe(111)에 대응하는 피크가 존재하는 것을 알 수 있다. 마찬가지로 도 4(b)에 나타내듯이, 2θ=50.1°부근에 작아도 SnTe(222)에 대응하는 피크가 존재하는 것을 알 수 있다.
이와 같이, SnXTe100－X/Sb2Te3 초격자막에는 SnTe(111)에 대응하는 피크와 SnTe(222)에 대응하는 피크가 존재하는 것으로부터, SnXTe100－X/Sb2Te3 초격자막은, SnTe와 Sb2Te3로 이루어지는 SnTe/Sb2Te3 초격자상(SnTe(111)/Sb2Te3(001) 초격자상)를 포함하는 것을 알 수 있었다. 또한 도 3에 있어서, Sb2Te3에 대응하는 피크는 SnSbTe 합금상에 대응하는 피크에 숨어 안보이는 것 뿐이다.
따라서, 도 3 및 도 4로부터, SnXTe100－X/Sb2Te3 초격자막은, SnTe/Sb2Te3 초격자상과 hcp 육방정의 결정 구조를 갖는 SnSbTe 합금상과 Te상이 공존하고 있는 구조를 갖고 있는 것이 시사되는 것으로 된다. 그리고, SnTe(111)에 대응하는 피크와 SnTe(222)에 대응하는 피크가 작은 것으로부터, SnXTe100－X/Sb2Te3 초격자막에 있어서 대부분은 hcp 육방정의 결정 구조를 갖는 SnSbTe 합금상과 Te상으로 되어 있고, 약간의 일부분으로서 SnTe/Sb2Te3 초격자상이 포함되어 있는 구조가 시사되는 것으로 된다.
이하에, 도 3 및 도 4에 나타내는 X선 결정 구조 해석의 결과로부터 시사되는 SnXTe100－X/Sb2Te3 초격자막의 모식적인 구조에 대해 설명한다. 도 5는 도 3 및 도 4에 나타내는 X선 결정 구조 해석의 결과로부터 시사되는 SnXTe100－X/Sb2Te3 초격자막의 모식적인 구조를 나타내는 도면이다. 도 5에 나타내듯이, SnTe/Sb2Te3 초격자상(SLP)은 SnSbTe 합금상과 Te상으로 둘러싸여 있다. 즉, SnXTe100－X/Sb2Te3 초격자막은 SnTe/Sb2Te3 초격자상(SLP)이 SnSbTe 합금상과 Te상으로 구성되는 모체(매트릭스)(MTX) 중에 산재하고 있는 구조하고 있는 것이 추측된다. 이 때, 모체(MTX)는 주로 SnSbTe 합금상으로 구성되어 있다고 생각할 수 있다.
또한 도 5는 SnXTe100－X/Sb2Te3 초격자막의 구조를 알기 쉽게 설명하기 위해 SnTe/Sb2Te3 초격자상(SLP)의 양을 과장해 나타내고 있다. 실제의 SnTe/Sb2Te3 초격자상(SLP)의 점유 면적 및 체적은 적다. 이것은 후술하는 실시예 2~4에서도 마찬가지이다.
이상과 같이, 본 실시예 1에 있어서 기록 재생막(MRF)을 구성하는 SnXTe100－X/Sb2Te3 초격자막은 SnTe/Sb2Te3 초격자상과 hcp 육방정의 결정 구조를 갖는 SnSbTe 합금상과 Te상이 공존하고 있는 구조를 갖고 있고, 한편, SnTe/Sb2Te3 초격자상이 SnSbTe 합금상과 Te상으로 구성되는 모체 중에 산재하고 있는 것을 알 수 있다. 바꾸어 말하면, 본 실시예 1에 있어서 기록 재생막(MRF)을 구성하는 SnXTe100－X/Sb2Te3 초격자막은 SnTe/Sb2Te3 초격자상이 SnSbTe 합금상과 Te상으로 희석되어 있다고 할 수 있다.
이어서, 상술한 신규 구조를 갖는 SnXTe100－X/Sb2Te3 초격자막을 기록 재생막(MRF)로서 채용하는 것에 의해, 상변화 메모리의 소비 전력을 큰폭으로 저감할 수 있는 점에 대해 설명한다.
도 6(a)는 본 실시예 1의 상변화 메모리에 있어서, 리드 저항의 펄스 전압(인가 전압) 의존성을 나타내는 실험 결과이며, 도 6(b)는 본 실시예 1의 상변화 메모리에 있어서, 리드 저항의 다이나믹 전류 의존성을 나타내는 실험 결과이다. 도 6(a)에 나타내듯이, 리세트 전압(VReset)은 약 0.65 V이며, 도 6(b)에 나타내듯이, 리세트 전류(IReset)는 약 175 μA인 것을 알 수 있다. 이 때문에, 리세트 전압과 리세트 전류의 곱셈에 의해 얻어지는 스위칭 파워는 약 114μW이게 된다. 이 값은 같은 방법으로 작성 및 측정한 GST225로 불리는 종래의 상변화 메모리의 스위칭 파워(약 6080μW)의 약 1/50이 된다. 따라서, 본 실시예 1에 있어서 상변화 메모리에 의하면, 종래의 상변화 메모리에 비해 소비 전력을 약 1/50으로 저감할 수 있다. 즉, 반도체 기록 재생장치의 메모리 셀에 본 실시예 1에 있어서 상변화 메모리를 채용하는 것에 의해 소비 전력을 약 1/50으로 저감한 반도체 기록 재생장치를 제공할 수 있다.
＜실시예 2：X=20 원자%의 경우＞
도 7은 X=20 원자%의 경우에 있어서 SnXTe100－X/Sb2Te3 초격자막의 X선 회절 프로파일을 나타내는 도면이다. 도 7에 나타내듯이, SnXTe100－X/Sb2Te3 초격자막에는 SnSbTe 합금상에 대응하는 큰 복수의 피크가 관측되는 것과 동시에, Te상에 대응하는 큰 피크도 관측되고 있는 것을 알 수 있다. 따라서, 도 7로부터 SnXTe100－X/Sb2Te3 초격자막은 적어도 hcp 육방정의 결정 구조를 갖는 SnSbTe 합금상과 Te상을 포함한 구조를 하고 있는 것을 알 수 있다. 여기서, 도 7에 있어서는 보이기 어렵지만, 2θ=24.5° 부근에 SnTe(111)에 대응하는 작은 피크가 존재하고, 2θ=50.1°부근에 SnTe(222)에 대응하는 작은 피크가 존재하는 것이 확인되었다.
이 점에 대해서 보다 상세하게 설명한다. 도 8은 X=20 원자%의 경우에 있어서 SnXTe100－X/Sb2Te3 초격자막의 확대 X선 회절 프로파일을 나타내는 도면이다. 구체적으로, 도 8(a)은, 2θ=24.5°부근을 나타내는 확대 X선 회절 프로파일이며, 도 8(b)은 2θ=50.1°부근을 나타내는 확대 X선 회절 프로파일이다. 도 8(a)에 나타내듯이, 2θ=24.5°부근에 작아도 SnTe(111)에 대응하는 피크가 존재하는 것을 알 수 있다. 마찬가지로 도 8(b)에 나타내듯이, 2θ=50.1°부근에 작아도 SnTe(222)에 대응하는 피크가 존재하는 것을 알 수 있다.
이상으로부터, SnXTe100－X/Sb2Te3 초격자막에는 SnTe(111)에 대응하는 피크와 SnTe(222)에 대응하는 피크가 존재하는 것부터, SnXTe100－X/Sb2Te3 초격자막은 SnTe와 Sb2Te3로 이루어지는 SnTe/Sb2Te3 초격자상(SnTe(111)/Sb2Te3(001) 초격자상)를 포함하는 것을 알 수 있었다. 또한 도 7에 있어서, Sb2Te3에 대응하는 피크는 SnSbTe 합금상에 대응하는 피크에 숨어 안보이는 것 뿐이다.
따라서, 도 7 및 도 8로부터, SnXTe100－X/Sb2Te3 초격자막은 SnTe/Sb2Te3 초격자상과 hcp 육방정의 결정 구조를 갖는 SnSbTe 합금상과 Te상이 공존하고 있는 구조를 갖고 있는 것이 시사되게 된다. 그리고, SnTe(111)에 대응하는 피크와 SnTe(222)에 대응하는 피크가 작은 것으로부터, SnXTe100－X/Sb2Te3 초격자막에 있어서, 대부분은 hcp 육방정의 결정 구조를 갖는 SnSbTe 합금상과 Te상으로 되어 있고, 약간의 일부분으로서 SnTe/Sb2Te3 초격자상이 포함되어 있는 구조가 시사되게 된다.
이하에, 도 7 및 도 8에 나타내는 X선 결정 구조 해석의 결과로부터 시사되는 SnXTe100－X/Sb2Te3 초격자막의 모식적인 구조에 대해 설명한다. 도 9는 도 7 및 도 8에 나타내는 X선 결정 구조 해석의 결과로부터 시사되는 SnXTe100－X/Sb2Te3 초격자막의 모식적인 구조를 나타내는 도면이다. 도 9에 나타내듯이, X=20 원자%에 대응한 본 실시예 2에 대해도, X=35 원자%에 대응한 상기 실시예 1과 마찬가지로, SnTe/Sb2Te3 초격자상(SLP)는 SnSbTe 합금상과 Te상으로 둘러싸여 있다. 즉, SnXTe100－X/Sb2Te3 초격자막은 SnTe/Sb2Te3 초격자상(SLP)이 SnSbTe 합금상과 Te상으로 구성되는 모체(MTX) 중에 산재하고 있는 구조하고 있는 것이 추측된다. 이 때, 모체(MTX)는 주로 SnSbTe 합금상으로 구성되어 있다고 생각할 수 있다.
여기서, 본 실시예 2에서는 상기 실시예 1에 비해 Sn의 조성비 X가 작은 것으로부터, 모체(MTX) 중에 산재하고 있는 SnTe/Sb2Te3 초격자상(SLP)의 양이 적게 되어 있는 것을 알 수 있다.
이상과 같이, 본 실시예 2에 있어서 기록 재생막(MRF)를 구성하는 SnXTe100－X/Sb2Te3 초격자막은 SnTe/Sb2Te3 초격자상과 hcp 육방정의 결정 구조를 갖는 SnSbTe 합금상과 Te상이 공존하고 있는 구조를 갖고 있고, 한편 SnTe/Sb2Te3 초격자상이 SnSbTe 합금상과 Te상으로 구성되는 모체 중에 산재하고 있는 것을 알 수 있다. 바꾸어 말하면, 본 실시예 2에 있어서 기록 재생막(MRF)을 구성하는 SnXTe100－X/Sb2Te3 초격자막은 SnTe/Sb2Te3 초격자상이 SnSbTe 합금상과 Te상으로 희석되어 있다고 할 수 있다.
이어서, 상술한 신규 구조를 갖는 SnXTe100－X/Sb2Te3 초격자막을 기록 재생막(MRF)로서 채용하는 것으로, 상변화 메모리의 소비 전력을 큰폭으로 저감할 수 있는 점에 대해 설명한다.
도 10(a)은 본 실시예 2의 상변화 메모리에 있어서, 리드 저항의 펄스 전압 의존성을 나타내는 실험 결과이며, 도 10(b)은 본 실시예 2의 상변화 메모리에 있어서, 리드 저항의 다이나믹 전류 의존성을 나타내는 실험 결과이다. 도 10(a)에 나타내듯이, 리세트 전압은 약 1.81 V이며, 도 10(b)에 나타내듯이, 리세트 전류는, 약 13.5μA인 것을 알 수 있다. 이 때문에, 리세트 전압과 리세트 전류의 곱셈에 의해 얻어지는 스위칭 파워는, 약 24μW이게 된다. 이 값은, 같은 방법으로 작성 및 측정한 GST225로 불리는 종래의 상변화 메모리의 스위칭 파워(약 6080μW)의 약 1/250이 된다. 따라서, 본 실시예 2에 있어서 상변화 메모리에 의하면, 종래의 상변화 메모리에 비해 소비 전력을 약 1/250으로 저감할 수 있다. 즉, 반도체 기록 재생장치의 메모리 셀에 본 실시예 2에 있어서 상변화 메모리를 채용하는 것에 의해, 소비 전력을 약 1/250으로 저감한 반도체 기록 재생장치를 제공할 수 있다.
＜실시예 3：X=10 원자%의 경우＞
도 11은 X=10 원자%의 경우에 있어서 SnXTe100－X/Sb2Te3 초격자막의 X선 회절 프로파일을 나타내는 도면이다. 도 11에 나타내듯이, SnXTe100-X/Sb2Te3 초격자막에는, SnSbTe 합금상에 대응하는 큰 복수의 피크가 관측되는 것과 동시에, Te상에 대응하는 큰 피크도 관측되고 있는 것을 알 수 있다. 따라서, 도 11로부터, SnXTe100-X/Sb2Te3 초격자막은, 적어도, hcp 육방정의 결정 구조를 갖는 SnSbTe 합금상과 Te상을 포함한 구조를 하고 있는 것을 알 수 있다. 여기서, 도 11에 있어서는 보이기 어렵지만, 2θ=24.5°부근에 SnTe(111)에 대응하는 작은 피크가 존재하고, 2θ=50.1°부근에 SnTe(222)에 대응하는 작은 피크가 존재하는 것이 확인되었다.
이 점에 대해서 보다 상세하게 설명한다. 도 12는, X=10 원자%의 경우에 있어서 SnXTe100－X/Sb2Te3 초격자막의 확대 X선 회절 프로파일을 나타내는 도면이다. 구체적으로, 도 12(a)는 2θ=24.5°부근을 나타내는 확대 X선 회절 프로파일이며, 도 12(b)는 2θ=50.1°부근을 나타내는 확대 X선 회절 프로파일이다. 도 12(a)에 나타내듯이, 2θ=24.5°부근에 작지만 SnTe(111)에 대응하는 피크가 존재하는 것을 알 수 있다. 마찬가지로 도 12(b)에 나타내듯이, 2θ=50.1°부근에 작지만 SnTe(222)에 대응하는 피크가 존재하는 것을 알 수 있다.
이상으로부터, SnXTe100－X/Sb2Te3 초격자막에는 SnTe(111)에 대응하는 피크와 SnTe(222)에 대응하는 피크가 존재하는 것으로부터, SnXTe100－X/Sb2Te3 초격자막은 SnTe와 Sb2Te3로 이루어지는 SnTe/Sb2Te3 초격자상(SnTe(111)/Sb2Te3(001) 초격자상)를 포함하는 것을 알 수 있었다. 또한 도 11에 있어서, Sb2Te3에 대응하는 피크는 SnSbTe 합금상에 대응하는 피크에 숨어 안보이는 것 뿐이다.
따라서, 도 11 및 도 12로부터, SnXTe100－X/Sb2Te3 초격자막은 SnTe/Sb2Te3 초격자상과 hcp 육방정의 결정 구조를 갖는 SnSbTe 합금상과 Te상이 공존하고 있는 구조를 갖고 있는 것이 시사되게 된다. 그리고, SnTe(111)에 대응하는 피크와 SnTe(222)에 대응하는 피크가 작은 것으로부터, SnXTe100－X/Sb2Te3 초격자막에 있어서 대부분은 hcp 육방정의 결정 구조를 갖는 SnSbTe 합금상과 Te상으로 되어 있고, 약간의 일부분으로서 SnTe/Sb2Te3 초격자상이 포함되어 있는 구조가 시사되게 된다.
이하에, 도 11 및 도 12에 나타내는 X선 결정 구조 해석의 결과로부터 시사되는 SnXTe100－X/Sb2Te3 초격자막의 모식적인 구조에 대해 설명한다. 도 13은 도 11 및 도 12에 나타내는 X선 결정 구조 해석의 결과로부터 시사되는 SnXTe100－X/Sb2Te3 초격자막의 모식적인 구조를 나타내는 도면이다. 도 13에 나타내듯이, X=10 원자%에 대응한 본 실시예 3에 대해서도, X=35 원자%에 대응한 상기 실시예 1이나 X=20 원자%에 대응한 상기 실시예 2와 마찬가지로, SnTe/Sb2Te3 초격자상(SLP)는, SnSbTe 합금상과 Te상으로 둘러싸여 있다. 즉, SnXTe100－X/Sb2Te3 초격자막은, SnTe/Sb2Te3 초격자상(SLP)가 SnSbTe 합금상과 Te상으로 구성되는 모체(MTX) 중에 산재하고 있는 구조하고 있는 것이 추측된다. 이 때, 모체(MTX)는 주로 SnSbTe 합금상으로부터 구성되어 있다고 생각할 수 있다.
여기서, 본 실시예 3에서는, 상기 실시예 1이나 상기 실시예 2에 비해, Sn의 조성비 X가 작은 것으로부터, 모체(MTX) 중에 산재 하고 있는 SnTe/Sb2Te3 초격자상(SLP)의 양이 적게 되어 있는 것을 알 수 있다.
이상과 같이 하여, 본 실시예 3에 있어서 기록 재생막(MRF)를 구성하는 SnXTe100－X/Sb2Te3 초격자막은 SnTe/Sb2Te3 초격자상과 hcp 육방정의 결정 구조를 갖는 SnSbTe 합금상과 Te상이 공존하고 있는 구조를 갖고 있고, 한편, SnTe/Sb2Te3 초격자상이 SnSbTe 합금상과 Te상으로 구성되는 모체 중에 산재하고 있는 것을 알 수 있다. 바꾸어 말하면, 본 실시예 3에 있어서 기록 재생막(MRF)를 구성하는 SnXTe100－X/Sb2Te3 초격자막은 SnTe/Sb2Te3 초격자상이 SnSbTe 합금상과 Te상으로 희석되어 있다고 할 수 있다.
계속해서, 상술한 신규 구조를 갖는 SnXTe100－X/Sb2Te3 초격자막을 기록 재생막(MRF)으로서 채용하는 것에 의해, 상변화 메모리의 소비 전력을 큰폭으로 저감할 수 있는 점에 대해 설명한다.
도 14(a)는 본 실시예 3의 상변화 메모리에 있어서, 리드 저항의 펄스 전압 의존성을 나타내는 실험 결과이며, 도 14(b)는 본 실시예 3의 상변화 메모리에 있어서, 리드 저항의 다이나믹 전류 의존성을 나타내는 실험 결과이다. 도 14(a)에 나타내듯이, 리세트 전압은 약 0.92 V이며, 도 14(b)에 나타내듯이, 리세트 전류는 약 3.2μA인 것을 알 수 있다. 이 때문에 리세트 전압과 리세트 전류의 곱셈에 의해 얻어지는 스위칭 파워는, 약 2.9μW인 것으로 된다. 이 값은 같은 방법으로 작성 및 측정한 GST225로 불리는 종래의 상변화 메모리의 스위칭 파워(약 6080μW)의 약 1/2100이 된다. 따라서, 본 실시예 3에 있어서 상변화 메모리에 의하면, 종래의 상변화 메모리에 비해 소비 전력을 약 1/2100으로 저감할 수 있다. 즉, 반도체 기록 재생장치의 메모리 셀에 본 실시예 3에 있어서 상변화 메모리를 채용하는 것에 의해, 소비 전력을 약 1/2100으로 저감한 반도체 기록 재생장치를 제공할 수 있다.
＜실시예 4：X=5 원자%의 경우＞
도 15는 X=5 원자%의 경우에 있어서 SnXTe100－X/Sb2Te3 초격자막의 X선 회절 프로파일을 나타내는 도면이다. 도 15에 나타내듯이, SnXTe100－X/Sb2Te3 초격자막에는 SnSbTe 합금상에 대응하는 큰 복수의 피크가 관측되는 것과 동시에, Te상에 대응하는 큰 피크도 관측되고 있는 것을 알 수 있다. 따라서, 도 15로부터 SnXTe100－X/Sb2Te3 초격자막은 적어도 hcp 육방정의 결정 구조를 갖는 SnSbTe 합금상과 Te상을 포함한 구조를 하고 있는 것을 알 수 있다. 여기서, 도 15에 있어서는 보이기 어렵지만, 2θ=24.5°부근에 SnTe(111)에 대응하는 작은 피크가 존재하고, 2θ=50.1°부근에 SnTe(222)에 대응하는 작은 피크가 존재하는 것이 확인되었다.
이 점에 대해서 보다 상세하게 설명한다. 도 16은, X=5 원자%의 경우에 있어서 SnXTe100－X/Sb2Te3 초격자막의 확대 X선 회절 프로파일을 나타내는 도면이다. 구체적으로, 도 16(a)은 2θ=24.5°부근을 나타내는 확대 X선 회절 프로파일이며, 도 16(b)은 2θ=50.1°부근을 나타내는 확대 X선 회절 프로파일이다. 도 16(a)에 나타내듯이, 2θ=24.5°부근에 작지만 SnTe(111)에 대응하는 피크가 존재하는 것을 알 수 있다. 마찬가지로 도 16(b)에 나타내듯이, 2θ=50.1°부근에 작지만 SnTe(222)에 대응하는 피크가 존재하는 것을 알 수 있다.
이상으로부터, SnXTe100－X/Sb2Te3 초격자막에는 SnTe(111)에 대응하는 피크와 SnTe(222)에 대응하는 피크가 존재하는 것부터, SnXTe100－X/Sb2Te3 초격자막은 SnTe와 Sb2Te3로 이루어지는 SnTe/Sb2Te3 초격자상(SnTe(111)/Sb2Te3(001) 초격자상)를 포함하는 것을 알 수 있었다. 또한 도 15에 있어서, Sb2Te3에 대응하는 피크는 SnSbTe 합금상에 대응하는 피크에 숨어 안보이는 것뿐이다.
따라서, 도 15 및 도 16으로부터, SnXTe100－X/Sb2Te3 초격자막은 SnTe/Sb2Te3 초격자상과 hcp 육방정의 결정 구조를 갖는 SnSbTe 합금상과 Te상이 공존하고 있는 구조를 갖고 있는 것이 시사되게 된다. 그리고, SnTe(111)에 대응하는 피크와 SnTe(222)에 대응하는 피크가 작은 것으로부터, SnXTe100－X/Sb2Te3 초격자막에 있어서 대부분은 hcp 육방정의 결정 구조를 갖는 SnSbTe 합금상과 Te상으로 되어 있고, 약간의 일부분으로서 SnTe/Sb2Te3 초격자상이 포함되어 있는 구조가 시사되게 된다.
이하에, 도 15 및 도 16에 나타내는 X선 결정 구조 해석의 결과로부터 시사되는 SnXTe100－X/Sb2Te3 초격자막의 모식적인 구조에 대해 설명한다. 도 17은 도 15 및 도 16에 나타내는 X선 결정 구조 해석의 결과로부터 시사되는 SnXTe100－X/Sb2Te3 초격자막의 모식적인 구조를 나타내는 도면이다. 도 17에 나타내듯이, X=5 원자%에 대응한 본 실시예 4에 대해서도, X=35 원자%에 대응한 상기 실시예 1이나 X=20 원자%에 대응한 상기 실시예 2나 X=10 원자%에 대응한 상기 실시예 3과 마찬가지로, SnTe/Sb2Te3 초격자상(SLP)는 SnSbTe 합금상과 Te상으로 둘러싸여 있다. 즉, SnXTe100－X/Sb2Te3 초격자막은 SnTe/Sb2Te3 초격자상(SLP)가 SnSbTe 합금상과 Te상으로 구성되는 모체(MTX) 중에 산재하고 있는 구조하고 있는 것이 추측된다. 이 때, 모체(MTX)는 주로 SnSbTe 합금상으로 구성되어 있다고 생각할 수 있다.
여기서, 본 실시예 4에서는 상기 실시예 1이나 상기 실시예 2나 상기 실시예 3에 비해 Sn의 조성비 X가 작은 것으로부터, 모체(MTX) 중에 산재하고 있는 SnTe/Sb2Te3 초격자상(SLP)의 양이 적게 되어 있는 것을 알 수 있다.
이상과 같이 하여, 본 실시예 4에 있어서 기록 재생막(MRF)를 구성하는 SnXTe100－X/Sb2Te3 초격자막은 SnTe/Sb2Te3 초격자상과 hcp 육방정의 결정 구조를 갖는 SnSbTe 합금상과 Te상이 공존하고 있는 구조를 갖고 있고, 한편, SnTe/Sb2Te3 초격자상이 SnSbTe 합금상과 Te상으로 구성되는 모체 중에 산재하고 있는 것을 알 수 있다. 바꾸어 말하면, 본 실시예 4에 있어서 기록 재생막(MRF)를 구성하는 SnXTe100－X/Sb2Te3 초격자막은 SnTe/Sb2Te3 초격자상이 SnSbTe 합금상과 Te상으로 희석되어 있을 수 있다고 할 수 있다.
계속해서, 상술한 신규 구조를 갖는 SnXTe100－X/Sb2Te3 초격자막을 기록 재생막(MRF)로서 채용하는 것에 의해, 상변화 메모리의 소비 전력을 큰폭으로 저감할 수 있는 점에 대해 설명한다.
도 18(a)은 본 실시예 4의 상변화 메모리에 있어서 리드 저항의 펄스 전압 의존성을 나타내는 실험 결과이며, 도 18(b)은 본 실시예 4의 상변화 메모리에 있어서 리드 저항의 다이나믹 전류 의존성을 나타내는 실험 결과이다. 도 18(a)에 나타내듯이 리세트 전압은 약 0.41 V이며, 도 18(b)에 나타내듯이 리세트 전류는 약 2.1μA인 것을 알 수 있다. 이 때문에, 리세트 전압과 리세트 전류의 곱셈에 의해 얻어지는 스위칭 파워는 약 0.86μW으로 된다. 이 값은, 같은 방법으로 작성 및 측정한 GST225로 불리는 종래의 상변화 메모리의 스위칭 파워(약 6080μW)의 약 1/7070이 된다. 따라서, 본 실시예 4에 있어서 상변화 메모리에 의하면, 종래의 상변화 메모리에 비해 소비 전력을 약 1/7070으로 저감할 수 있다. 즉, 반도체 기록 재생장치의 메모리 셀에 본 실시예 4에 있어서 상변화 메모리를 채용하는 것에 의해 소비 전력을 약 1/7070로 저감한 반도체 기록 재생장치를 제공할 수 있다.
이상, 실시예 1~실시예 4로 나타내 보인 것처럼, SnXTe100－X/Sb2Te3 초격자막의 X를 X=5 원자%, 10 원자%, 20 원자%, 35 원자%로 하는 것으로써, 상변화 메모리의 소비 전력을 약 1/50 ~ 약 1/7070로 저감할 수 있다. 즉, 반도체 기록 재생장치의 메모리 셀에 실시예 1~실시예 4에 있어서 상변화 메모리를 채용하는 것에 의해, 소비 전력을 약 1/50~ 약 1/7070로 저감한 반도체 기록 재생장치를 제공할 수 있다.
여기서, 실시예 1~실시예 4를 고려하면, X의 값을 작게 하는 것으로써, 단조 감소적으로 상변화 메모리의 소비 전력을 저감할 수 있는 것이 나타나고 있다. 이것으로부터, 실시예 1~실시예 4의 결과를 고려하면, 5 원자%≤X≤35 원자%의 범위에 대해도, 상변화 메모리의 소비 전력을 약 1/50 ~ 약 1/7070로 저감할 수 있다고 할 수 있다고 생각할 수 있다.
(실시의 형태 2)
본 실시의 형태 2에서는 상기 실시의 형태 1에 있어서 상변화 메모리를 사용한 반도체 기록 재생장치에 대해 설명한다.
＜메모리 셀의 구성＞
도 19는 본 실시의 형태 2에 있어서 반도체 기록 재생장치의 메모리 셀의 구성을 나타내는 단면도이다. 도 19에 있어서, 본 실시의 형태 2에 있어서 메모리 셀(MC1)은, 예를 들면 단결정 실리콘으로 이루어지는 반도체 기판(1S)의 주면에 형성되며 메모리 셀(MC1)을 선택하는 선택 트랜지스터(ST)인 전계 효과 트랜지스터와 선택 트랜지스터(ST)의 상방에 형성된 메모리부(MU)를 구비하고 있다. 메모리 셀(MC1)에서는 메모리부에 포함되는 기록 재생막(MRF)의 원자 배열 또는 원자 위치의 변화에 의해, 기록 재생막(MRF)의 전기 저항을 저저항 상태와 고저항 상태 사이에 변화시켜 정보를 기록한다.
이하의 설명에서는 기록 재생막(MRF)의 저항이 상대적으로 낮은 상태(저저항 상태)를 「세트 상태」라고 하고, 기록 재생막(MRF)의 저항이 상대적으로 높은 상태(고저항 상태)를 「리세트 상태」라고 부르기로 한다. 또, 기록 재생막(MRF)을 고저항 상태로부터 저저항 상태로 변화시키는 동작을 「세트 동작」이라고 하고, 기록 재생막(MRF)을 저저항 상태로부터 고저항 상태로 변화시키는 동작을 「리세트 동작」이라고 부르기로 한다.
또한 본 실시의 형태 2에서는, 반도체 기판(1S)을 이용하는 예에 대해 설명하지만, 반도체 기판(1S)에 대신하여 유리 기판이나 그 다른 각종의 기판 상에 반도체층이 형성된 기판을 이용할 수도 있다.
이하에 본 실시의 형태 2에 있어서 메모리 셀(MC1)의 구체적인 구성에 대해 설명한다. 도 19에 나타내듯이, 반도체 기판(1S)의 주면 상에는 게이트 절연막(GOX)을 개재하고, 게이트 전극(GE)이 형성되며, 반도체 기판(1S)내에는 게이트 전극(GE)를 사이에 두도록 드레인 영역(DR)과 소스 영역(SR)이 형성되어 있다. 드레인 영역(DR), 소스 영역(SR) 및 게이트 전극(GE)은 전계 효과 트랜지스터로 이루어지는 선택 트랜지스터(ST)를 구성하고 있다. 그리고, 게이트 전극(GE)의 양측의 측벽에는 사이드 월 스페이서(SW)가 형성되어 있고, 이 사이드 월 스페이서(SW)도 선택 트랜지스터의 일부를 구성하고 있다.
게이트 전극(GE)은 도 19에서는 도시를 생략하지만, 예를 들면 텅스텐(W) 등으로 이루어지는 워드 선(word line)과 전기적으로 접속되어 있고, 드레인 영역(DR)은 후술하듯이 배선(M1a(M1)) 및 메모리부(MU)를 개재시켜서 비트선(BL)과 전기적으로 접속되어 있다.
반도체 기판(1S)의 주면에는 드레인 영역(DR) 또는 소스 영역(SR)에 접하여 소자 분리 영역(STI)이 형성되어 있고, 반도체 기판(1S) 상에는 게이트 전극(GE) 및 소자 분리 영역(STI)를 가리도록, 예를 들면 산화 실리콘막으로 이루어지는 층간 절연막(ILD1)이 형성되어 있다.
층간 절연막(ILD1) 상에는, 예를 들면 금속막으로 이루어지는 배선(M1)이 형성되어 있고, 이 배선(M1)은 층간 절연막(ILD1)를 관통하도록 형성된 컨택트 플러그(CP1)를 개재시켜서, 드레인 영역(DR) 혹은 소스 영역(SR)와 전기적으로 접속되어 있다. 컨택트 플러그(CP1)는, 예를 들면 텅스텐막으로 구성되어 있다.
층간 절연막(ILD1) 상에는 배선(M1)을 가리도록, 예를 들면 산화 실리콘막으로 이루어지는 층간 절연막(ILD2)이 형성되어 있다. 층간 절연막(ILD2) 가운데 드레인 영역(DR)과 전기적으로 접속된 배선(M1a)의 상부에는 층간 절연막(ILD2)를 관통하도록 하부 전극(BE)이 형성되어 있다. 이 하부 전극(BE)은 배선(M1a)와 전기적으로 접속되어 있다.
층간 절연막(ILD2) 상에는 기록 재생막(MRF)이 형성되어 있다. 이 기록 재생막(MRF)에는, 예를 들면 상기 실시예 1~4에서 설명한 SnXTe100－X/Sb2Te3 초격자막이 이용되고 있다. 이 기록 재생막(MRF)은 하부 전극(BE)과 전기적으로 접속되어 있다. 즉, 기록 재생막(MRF)은 하부 전극(BE), 배선(M1a) 및 컨택트 플러그(CP1)를 개재시켜서, 드레인 영역(DR)과 전기적으로 접속되어 있다. 또, 기록 재생막(MRF)상에는 상부 전극(UE)이 형성되어 있고, 이 상부 전극(UE)은 기록 재생막(MRF)과 전기적으로 접속되어 있다. 그리고, 상술한 하부 전극(BE), 기록 재생막(MRF) 및 상부 전극(UE)에 의해서 메모리부(MU)가 형성되며, 이 메모리부(MU)는 선택 트랜지스터(ST)와 전기적으로 접속되어 있게 된다.
층간 절연막(ILD2) 상에는 기록 재생막(MRF) 및 상부 전극(UE)을 가리도록 예를 들면, 산화 실리콘막으로 이루어지는 층간 절연막(ILD3)이 형성되어 있다. 이 층간 절연막(ILD3) 가운데 상부 전극(UE)의 상부에는 층간 절연막(ILD3)를 관통하도록, 예를 들면 텅스텐 등으로 이루어지는 컨택트 플러그(CP2)가 형성되어 있다.이 컨택트 플러그(CP2)는 상부 전극(UE)과 전기적으로 접속되어 있다.
층간 절연막(ILD3) 상에는 예를 들면, 텅스텐 등으로 이루어지는 비트선(BL)이 형성되어 있다. 이 비트선(BL)은 컨택트 플러그(CP2)와 전기적으로 접속되어 있다. 즉, 기록 재생막(MRF)은 상부 전극(UE) 및 컨택트 플러그(CP2)를 개재시켜서, 비트선(BL)과 전기적으로 접속되어 있다. 따라서, 선택 트랜지스터(ST)의 드레인 영역(DR)은 컨택트 플러그(CP1), 배선(M1a), 하부 전극(BE), 기록 재생막(MRF), 상부 전극(UE) 및 컨택트 플러그(CP2)를 개재시켜서, 비트선(BL)과 전기적으로 접속되어 있게 된다. 또한 비트선(BL)은 또 다른 회로와 전기적으로 접속되어 있다.
또한 도 19에서는, 1개의 메모리 셀(MC1)에 대해서 비트선(BL)이 연재하는 방향에 따른 단면도의 일례를 나타내고 있지만, 실제로는 반도체 기판(1S) 상에 상술한 메모리 셀(MC1)와 같은 구성을 한 복수의 메모리 셀이 평면시에 있어서 어레이상으로 배치되어 있다.
＜메모리 셀 어레이의 구성＞
다음에, 본 실시의 형태 2에 있어서 반도체 기록 재생장치의 메모리 어레이의 구성예에 대해 설명한다. 도 20은 본 실시의 형태 2에 있어서 반도체 기록 재생장치의 메모리 셀 어레이(MA1)의 구성예를 나타내는 등가 회로도이다.
도 20에 나타내듯이, 본 실시의 형태 2에 있어서 반도체 기록 재생장치는, 제1 방향으로 연재하는 복수의 워드 선(WL)(WL1~WL5), 제1 방향과 교차하는 제2 방향으로 연재하는 복수의 비트선(BL)(BL1~BL4) 및 각 워드 선(WL)과 각 비트선(BL)이 교차하는 영역에 배치된 복수의 메모리 셀(MC1)를 포함한 메모리 셀 어레이(MA1)를 구비하고 있다. 복수의 메모리 셀(MC1)의 각각은 선택 트랜지스터(ST)와 기록 재생막을 포함한 메모리부(MU)를 구비하고 있다. 선택 트랜지스터(ST)의 드레인 영역(DR)은 메모리부(MU)를 개재시켜서 비트선(BL)와 전기적으로 접속되어 있다. 또, 선택 트랜지스터(ST)의 소스 영역(SR)은 예를 들면, 기준 전위(GND 전위)에 접지되어 있다.
또한 도 20에서는, 기록 재생막을 포함한 메모리부(MU)를 전기 저항으로서 표시하고 있다. 또, 도 20에서는 도시를 간단하게 하기 위해서 각 워드 선(WL)과 각 비트선(BL)이 교차하는 영역에 배치된 복수의 메모리 셀(MC1) 가운데 1개에만 부호를 교부하고 있다.
＜메모리 셀 어레이의 동작＞
본 실시의 형태 2에 있어서 메모리 셀 어레이(MA1)는 상기와 같이 구성되어 있고 이하에 그 동작에 대해 설명한다. 구체적으로, 메모리 셀 어레이(MA1)는 이하에 나타내듯이 동작한다. 예로서 상기 실시예 2에 기재된 X=20 원자%의 SnXTe100－X/Sb2Te3 초격자막을 기록 재생막에 이용한 경우에 대해 설명한다.
우선, 선택 셀(SMC)인 메모리 셀(MC1)의 게이트 전극에 접속된 워드 선(WL1)에, 예를 들면 2 V를 인가해 선택 셀(SMC)의 선택 트랜지스터(ST)를 온 상태로 한다. 또, 선택 셀(SMC)의 드레인 영역(DR)에 메모리부(MU)를 개재시켜서 접속된 비트선(BL1)에 리세트 동작시에는 예를 들면, 1.85 V, 세트 동작시에는 예를 들면, 1 V, 읽기 동작시에는 예를 들면 0.1 V를 각각 인가한다. 그리고, 워드 선(WL1) 이외의 워드 선(WL2, WL3, WL4 및 WL5)의 전위를 예를 들면, 0 V로 하고, 비트선(BL1) 이외의 비트선(BL2, BL3 및 BL4)의 전위를 예를 들면, 0 V로 한다.
이 때, 선택 셀(SMC)에서는 선택 트랜지스터(ST)가 온 상태이기 때문에 메모리부(MU)의 기록 재생막에 전류가 흐른다. 리세트 동작 시에는 선택 셀(SMC)의 기록 재생막에 흐르는 전류(리세트 동작용의 프로그래밍 전류)에 의해서, 기록 재생막에 열에너지를 부여하는 것에 의해 기록 재생막의 원자 배열 또는 원자 위치를 변화시킨다. 이 결과, 기록 재생막의 저항값을 고저항 상태로 변화시키는 것에 의해 리세트 동작이 완료한다. 한편, 세트 동작 시에는 선택 셀(SMC)의 기록 재생막에 흐르는 전류(세트 동작용의 프로그래밍 전류)에 의해서 기록 재생막에 열에너지를 부여하는 것에 의해 기록 재생막의 원자 배열 또는 원자 위치를 변화시킨다. 이 결과, 기록 재생막의 저항값을 저저항 상태로 변화시키는 것에 의해 세트 동작이 완료한다. 읽기 동작 시에는 선택 셀(SMC)의 기록 재생막에 흐르는 전류치를 판정하는 것에 의해 정보의 읽기를 행한다.
이것에 대해, 비트선(BL2, BL3 및 BL4) 중 어느 쪽에 접속되고, 한편, 워드 선(WL1)에 접속된 메모리 셀에서는 비트선(BL2, BL3 및 BL4)의 전위가 0 V이며, 기록 재생막의 양단에 전위차가 생기지 않기 때문에, 기록 재생막에 전류가 흐르지 않고 동작하지 않게 된다. 또, 비트선(BL1, BL2, BL3 및 BL4) 중 어느 쪽에 접속되고, 한편, 워드 선(WL2, WL3, WL4 및 WL5) 중 어느 쪽에 접속된 메모리 셀에서는 선택 트랜지스터가 오프 상태가 되어 전류가 흐르지 않기 때문에 동작하지 않는다. 이와 같이, 메모리 셀 어레이(MA1)에서는 선택 셀(SMC) 이외의 메모리 셀을 불활성 상태로 하면서, 대상이 되는 선택 셀(SMC)에 대해 활성 상태로 하는 것에 의해, 선택 셀(SMC)에 대해서 리세트 동작, 세트 동작 혹은 읽기 동작을 실시할 수 있다.
또한 상술한 메모리 셀 어레이(MA1)의 동작에서는 상기 실시예 2에 기재된 기록 재생막에 이용한 경우를 예로 들어서, 워드 선(WL)이나 비트선(BL)에 인가하는 전압을 구체적으로 예시했다. 따라서, 상기 실시예 1, 3, 4에 기재된 기록 재생막에 이용한 경우에 대해서는 워드 선(WL)이나 비트선(BL)에 인가하는 구체적인 전압치는 상위하는 것으로 되지만, 기본적인 메모리 셀 어레이(MA1)의 동작은 상술한 동작과 같게 행할 수 있다.
(실시의 형태 3)
본 실시의 형태 3에서는 SnXTe100－X/Sb2Te3 초격자막을 기록 재생막에 사용한 상변화 메모리의 저전력 동작 메카니즘에 대해 설명하고, 그 후 X의 하한치와 상한치에 대해 설명하기로 한다.
SnXTe100－X/Sb2Te3 초격자막을 기록 재생막에 사용한 상변화 메모리에서는, (1) SnTe/Sb2T3 초격자상에서 저전력 동작하고 있을 가능성과 (2) SnSbTe 합금상에서 저전력 동작을 하고 있을 가능성을 생각할 수 있다. 이하에, 각각 대해 설명한다.
＜SnTe/Sb2T3 초격자상에서 저전력 동작하고 있는 경우의 메카니즘＞
예로서 상기 실시예 2에 기재되어 있는 X=20 원자%의 경우에 대해 설명한다.
우선, 동작 원리를 분명히 하기 위해, SnTe/Sb2Te3 초격자상(SnTe(111)/Sb2Te3(001) 초격자상)의 SnTe층의 결정 구조 해석을 실시했다.
해석 순서는 이하와 같다.
(1) 도 8(a) 및 도 8(b)에 기재되어 있는 확대 X선 회절 프로파일의 SnTe(111)에 대응한 피크와 SnTe(222)에 대응한 피크로부터 실험 적분 강도비(I111/I222)obs를 산출했다.
(2) 생각할 수 있을 수 있는 공공을 SnTe 결정 구조로 조합하여 모델화했다.
(3) 모델화한 모든 SnTe 결정 구조에 대해서, (식 1) 및(식 2)에 근거하여, 이론 적분 강도비(I111/I222)cal를 산출했다.
Ｉｈｋｌ≒│Ｆｈｋｌ│２·ＬＺ·Ｐ
　　　＝│Ｆｈｋｌ│２·Ｐ·（１＋ｃｏｓ２２θ）／（ｓｉｎ２θ·ｃｏｓθ）
…（식 １）
Ｆｈｋｌ＝Σｆｎ·ｅｘｐ（２πｉ（ｈｘ（ｎ）＋ｋｙ（ｎ）＋ｌｚ（ｎ）））
…（식 ２）
Fhkl：결정 구조 인자
LZ：로렌츠 인자
P：다중도 인자
θ：브랙각
fn：원자 산란 인자
n：원자의 종류
h, k, l：밀러 지수
x, y, z：원자의 결정 격자내에서의 분수 좌표
(4) 모델화한 모든 SnTe 결정 구조에 대해서, (식 3)에 나타내는 규칙도 S를 산출했다.
S2=(I111/I222)obs/(I111/I222)cal… (식 3)
(5) 결정이 규칙화하고 있다고 여겨지는 0.7(±0.1)≤S≤1.0(±0.1)을 만족하는 결정 구조를 찾았다.
이 해석에 의해, SnTe/Sb2T3 초격자상 중의 SnTe층은 도 21(a)에 나타내는 결정 구조를 갖는 것이 시사되었다. 즉, 도 21(a)에 나타내듯이 SnTe층은 초격자 성장 방향인 SnTe[111]방향으로, 「－Te층-Sn층-Te층-공공층-Te층-Sn층-Te층-」의 순서로 적층되고, 공공층에는 1 단위격자 주변, 평균하여 약 0.5개의 Sn원자가 혼입해 있는 것이 시사되었다. 상기 실시예 2에 있어서 SnXTe100－X/Sb2Te3 초격자막은 스퍼터링법으로 성막하여 있고 불균일성이 있다. 이 불균일성이 있다고 하는 것은 SnTe층 중에는 Sn원자의 혼입이 없는 「－Te층-Sn층-Te층-공공층-Te층-Sn층-Te층-」의 순서로 적층되어 있는 SnTe 격자가 있는 것을 의미한다. 이 적층순서는 관련 문헌 1( 「Soeya et al.,Journal of Applied Physics 112,034301(2012)」)에 기재가 있는, GeTe/Sb2Te3 초격자 중의 GeTe 격자의 「－Te층-Ge층-Te층-공공층-Te층-Ge층-Te층-」과 일치한다. 즉, 도 21(a)에 나타내는 SnTe 격자의 결정 구조는 도 21(b)에 나타내는 GeTe 격자의 결정 구조와 일치한다.
비특허문헌 1 및 비특허문헌 2에 의하면, GeTe/Sb2Te3 초격자에서는 인가 전장 및 인가 전류에 따라서, 공공층이라고 하는 공간을 사용하는 GeTe[111]방향의 적층 상태가 「－Te층-Ge층-Te층-공공층-Te층-Ge층-Te층-」상태인 Ge원자의 6배위 중심 위치(As－dep.상태)와 「－Te층-공공층-Te층-Ge층-Te층-공공층-Te층-」상태인 Ge원자의 4배위 중심 위치와의 사이에 변화하는 것에 의해, 저전력 동작한다고 개시되어 있다(도 21(b)). 이 현상은, 「Ge스위치」라고 불린다.
상술한 것처럼, SnTe/Sb2T3 초격자상 중에는 SnTe[111]방향의 적층 상태가 「－Te층-Sn층-Te층-공공층-Te층-Sn층-Te층-」상태로 되어 있는 SnTe 격자가 있다. 따라서, GeTe/Sb2Te3 초격자로부터 유추하면, 이 SnTe 격자는 인가 전장 및 인가 전류에 따라서 공공층이라고 하는 공간을 사용해 「－Te층-Sn층-Te층-공공층-Te층-Sn층-Te층-」상태인 Sn원자의 6배위 중심 위치 상태(As－dep.상태)와 「－Te층-공공층-Te층-Sn층-Te층-공공층-Te층-」상태인 Sn원자의 4배위 중심 위치의 사이에 변화할 가능성이 있다. 즉, 공공층에서 Sn의 삽입과 이탈이 행해지는 「Sn스위치」라고 불리는 현상이 생기고 있을 가능성이 있다(도 21(a)).
본 실시의 형태 3에 있어서 SnTe/Sb2T3 초격자상은 SnTe 격자와 Sb2Te3 격자의 적층 구조를 하고 있고, SnTe 격자에서 상술한 「Sn스위치」가 발현한 경우, Sn원자의 배치 위치의 상위에 의해서 SnTe 격자의 체적 변화가 생긴다고 생각할 수 있다. 이 경우, Sb2Te3 격자 중에 반 데르 발스 갭층(Te－Te약결합층)이 존재하고, 이 반 데르 발스 갭층이 상술한 SnTe 격자의 체적 변화를 흡수한다고 생각할 수 있다. 즉, SnTe/Sb2T3 초격자상에서 「Sn스위치」가 발현하기 위해서는 SnTe 격자의 체적 변화를 흡수할 필요성이 있지만, Sb2Te3 격자 중의 반 데르 발스 갭층이 이 체적 변화를 흡수하는 완충층으로서 기능한다고 생각할 수 있다. 따라서, SnTe/Sb2T3 초격자상에서 「Sn스위치」가 발현하는 것이 가능하다고 생각할 수 있다.
특히, 상기 실시예 2에 있어서, SnTe/Sb2T3 초격자상은 SnSbTe 합금상과 Te상으로 희석되어 있다고 생각할 수 있다. 이와 같이 SnTe/Sb2T3 초격자상이 희석되어 있는 경우, 「Sn스위치」하는 장소도 적게 된다. 따라서, SnXTe100－X/Sb2Te3 초격자막을 기록 재생막에 사용한 상변화 메모리에서 생기는 저전력 동작은 SnTe/Sb2T3 초격자상에서 「Sn스위치」가 일어나고, 이 「Sn스위치」를 일으키고 있는 SnTe/Sb2T3 초격자상이 SnSbTe 합금상과 Te상으로 희석되어 있기 때문에 생길 가능성이 있다. 이러한 동작 메카니즘이 발현하고 있는 경우, 기록 재생막에는 적어도 SnTe/Sb2T3 초격자상이 존재하면 상변화 메모리의 저전력 동작을 실현될 수 있다고 생각할 수 있다.
또한 여기에서는 X=20 원자%인 상기 실시예 2를 예로 들어 설명했지만, X=35 원자%인 상기 실시예 1, X=10 원자%인 상기 실시예 3 및 X=5 원자%인 상기 실시예 4의 경우도 동일하게 생각할 수 있다.
＜SnSbTe 합금상에서 저전력 동작하고 있는 경우의 메카니즘＞
도 22는, X=50 원자%의 경우에 있어서 SnXTe100－X/Sb2Te3 초격자막의 X선 회절 프로파일을 나타내는 도면이다. 도 22에 나타내듯이, X=50 원자%의 경우에 있어서 SnXTe100－X/Sb2Te3 초격자막 내에서는 SnTe/Sb2Te3 초격자상과 NaCl형(fcc 구조)의 결정 구조를 갖는 SnSbTe상이 공존하고 있는 것이 추측된다.
도 22에 나타내는 결과에 대해 검토했는데, 관측되지 않을 SnSbTe(111)에 대응하는 피크가 존재하는 것이 판명되었다. 즉, X=50 원자%의 경우에 있어서 SnXTe100－X/Sb2Te3 초격자막을 제조하는 스퍼터링 방법에 있어서, 도 2에 나타내는 적층 형성법을 사용하지 않고 일체막으로서 형성하는 경우에는 상술한 SnSbTe(111)에 대응하는 피크는 존재하지 않는다. 이것은 SnSbTe상이 단순한 NaCl형의 결정 구조를 하고 있는 것을 나타내고 있다고 말할 수 있다.
구체적으로, SnSbTe(111)에 대응하는 피크의 상대적 이론 적분 강도 I111는 이하에 나타내는 (식 4)로 주어진다.
Ｉ１１１≒│４ｆ（Ｓｎ、Ｓｂ）－４ｆＴｅ│２·ＬＺ·Ｐ…（식 ４）
이 때, 단순한 NaCl형의 결정 구조에서는 fSn≒fSb≒fTe이므로, 이 결과 I111≒0이 된다. 즉, 단순한 NaCl의 결정 구조에서는 SnSbTe(111)에 대응하는 피크는 관측되지 않을 것이다.
이것에 대해, 도 2에 나타내듯이, SnXTe100－X막(X=50 원자%)과 Sb2Te3막을 독립 별개의 막으로서 적층 형성하면, 도 22에 나타내듯이, 관측되지 않을 SnSbTe(111)에 대응하는 피크가 존재하는 것을 본 발명자는 발견했다. 이것은, 도 2에 나타내는 적층 방법으로 X=50 원자%의 경우에 있어서 SnXTe100－X/Sb2Te3 초격자막을 형성하는 경우, SnSbTe상이 단순한 NaCl형의 결정 구조와는 다른 결정 구조를 취하고 있을 가능성을 시사하고 있는 것을 의미하고 있다.
거기서, 본 발명자는 SnSbTe(111)에 대응하는 피크가 관측되어도 좋은 SnSbTe 합금상의 결정 구조를 찾았다. 이 해석 순서는 이하와 같다.
(1) 도 22에 기재되어 있는 X선 회절 프로파일의 SnSbTe(111)에 대응한 피크와 SnSbTe(222)에 대응한 피크로부터 실험 적분 강도비(I111/I222)obs를 산출했다.
(2) 생각할 수 있을 수 있는 공공을 SnSbTe 결정 구조에 조합하여 모델화했다.
(3) 모델화한 모든 SnSbTe 결정 구조에 대해서 상술한 (식 1) 및 (식 2)에 따라서 이론 적분 강도비(I111/I222)cal를 산출했다.
(4) 모델화한 모든 SnSbTe 결정 구조에 대해서 상술한 (식 3)에 나타내는 규칙도 S를 산출했다.
(5) 결정이 규칙화하고 있다고 여겨지는 0.7(±0.1)≤S≤1.0(±0.1)을 만족하는 결정 구조를 찾았다.
이 해석에 의해, SnSbTe 합금상의 격자는 단순한 NaCl형의 결정 구조가 아니고, 격자의 내부에 공공층이 도입된 결정 구조를 갖고 있을 가능성이 높은 것이 판명되었다. 즉, X=50 원자%의 경우의 SnXTe100－X/Sb2Te3 초격자막에 포함되는 SnSbTe 합금상은 도 23(a)에 나타내는 결정 구조를 갖는 것을 알 수 있었다. 구체적으로는, 도 23(a)에 나타내듯이, SnSbTe 합금상은 SnSbTe[111]방향인 초격자상 성장 방향으로 「－Te층-(Sn, Sb)층-Te층-공공층-Te층-(Sn, Sb)층-Te층-」의 순서로 적층된 결정 구조를 갖는 것을 알 수 있었다. 이 결정 구조는 상술한 관련 문헌 1에 기재가 있는 GeTe[111]방향인 초격자 성장 방향으로, 「－Te층-Ge층-Te층-공공층-Te층-Ge층-Te층-」의 순서로 적층되어 있는 GeTe/Sb2Te3 초격자상 중의 GeTe 격자의 결정 구조와 일치한다. 즉, 도 23(a)에 나타내는 SnSbTe 합금상의 격자의 결정 구조는 도 23(b)에 나타내는 GeTe 격자의 결정 구조와 일치한다.
도 24는 도 23(a)에 나타내는 SnSbTe 합금상의 결정 구조를 SnSbTe[111]방향인 초격자 성장 방향으로 2개 거듭한 구조를 나타내는 도면이다. 도 23(b)에 나타내는 GeTe/Sb2Te3 초격자의 구조로부터의 유추에 의해, SnSbTe 합금상은 상방의 결정 구조에 포함되어 있는 공공층이 「Sn스위치」하는데 있어서 중요한 공간층인 한편, 하방의 결정 구조에 대해서는, 「Sn스위치」때의 체적 변화를 흡수하는 완충층으로서 기능하기 위해서 필요한 공간인 반 데르 발스 갭층을 갖고 있는 초격자 구조를 취하고 있을 가능성이 높다.
따라서, SnSbTe 합금상의 격자에 대해서는 인가 전장 및 인가 전류에 따라서 공공층이라고 하는 공간을 사용해 「－Te층-(Sn, Sb)층-Te층-공공층-Te층-(Sn, Sb)층-Te층-」상태인 Sn원자의 6배위 중심 위치(As－dep.상태)와 「－Te층-공공층-Te층-(Sn, Sb)층-Te층-공공층-Te층-」상태인 Sn원자의 4배위 중심 위치의 사이에 적층 구조가 변화할 가능성이 있다. 즉, SnSbTe 합금상에 존재하는 공공층에서 Sn의 삽입과 이탈이 행해지는 「Sn스위치」가 생기고 있을 가능성이 있다.
이상은 X=50 원자%의 경우의 SnXTe100－X/Sb2Te3 초격자막 중에 있어서 NaCl형의 SnSnTe 합금상의 결정 구조 및 X=50 원자%의 경우의 SnXTe100－X/Sb2Te3 초격자막을 사용한 상변화 메모리의 동작 원리의 한 고찰이다. 이 점에 관해, 이 고찰은 상기 실시예 1~4에 기재되어 있는 SnXTe100－X/Sb2Te3 초격자막 중의 hcp 육방정의 SnSbTe 합금상의 결정 구조 및 상기 실시예 1~4에 기재되어 있는 SnXTe100－X/Sb2Te3 초격자막을 사용한 상변화 메모리의 저전력 동작의 원리도 유추해 적용할 수 있다.이하에 설명한다.
우선, 도 25는 hcp 육방정의 SnSbTe 합금상의〔001〕방향의 결정 구조를 나타내는 도면이다. 면심 입방 격자 구조인 fcc(face centered cubic) 구조와 육방최밀격자 구조인 hcp(hexagonal closest packed) 구조의 조밀면 방향의 적층순서는 유사하여, fcc 구조를 좌표변화 하면 hcp 구조와 같이 되는 것은 알려진 사실이다.브라베이 격자는 14 종류이며, 도 24의 NaCl 구조는 fcc 구조로 분류된다. 한편, 도 24의 fcc 구조를 좌표변화 하면 도 25의 hcp 구조와 같이 된다.
도 25에 나타내듯이, SnSbTe 합금상은 상측의 결정 구조에 포함되어 있는 공공층이 「Sn스위치」하는데 있어서 중요한 공간층인 한편, 하측의 결정 구조에 대해서는 「Sn스위치」때의 체적 변화를 흡수하는 완충층으로서 기능하기 위해서 필요한 공간인 반 데르 발스 갭층을 갖고 있는 초격자 구조를 취하고 있을 가능성이 높다.
따라서, hcp 육방정의 SnSbTe 합금상의 격자에 대해서도 인가 전장 및 인가 전류에 따라서 공공층이라고 하는 공간을 사용하여 「－Te층-(Sn, Sb)층-Te층-공공층-Te층-(Sn, Sb)층-Te층-」상태인 Sn원자의 6배위 중심 위치(As－dep.상태)와 「－Te층-공공층-Te층-(Sn, Sb)층-Te층-공공층-Te층-」상태인 Sn원자의 4배위 중심 위치의 사이에 적층 구조가 변화할 가능성이 있다. 즉, hcp 육방정의 SnSbTe 합금상에 대해서도 공공층에서의 Sn의 삽입과 이탈에 의한 「Sn스위치」가 생기고 있을 가능성이 있다.
상기 실시예 1~4에 기재되어 있는 SnXTe100－X/Sb2Te3 초격자막에 대해서는 hcp 육방정의 SnSbTe 합금상이 가장 지배적이다고 생각할 수 있다. 따라서, 상기 실시예 1~4에 기재되어 있는 SnXTe100－X/Sb2Te3 초격자막에 대해서는 면내의 대부분이 도 25의 결정 구조를 갖는 SnSbTe 합금상으로 차지할 수 있고 있다고 해도 과언은 아니다. 이것으로부터, X를 줄이면 (Sn, Sb) 층내에 있어서 「Sn스위치」하는 Sn원자의 수가 줄어 들어서, 스위칭 파워가 작아지고 있을 가능성이 있다. 즉, X를 줄이는 것에 의해 (Sn, Sb) 층내에서 「Sn스위치」하는 Sn원자의 수가 적게 되는 결과, 상기 실시예 1~4에 기재되어 있는 SnXTe100－X/Sb2Te3 초격자막을 사용한 상변화 메모리에서 저전력 동작을 하고 있을 가능성을 생각할 수 있다. 이러한 동작 메카니즘이 발현하고 있는 경우, 기록 재생막에는 적어도 SnSbTe 합금상이 존재하면 상변화 메모리의 저전력 동작을 실현될 수 있다고 생각할 수 있다.
이상, 상변화 메모리의 저전력 동작의 메카니즘으로서 SnTe/Sb2Te3 초격자상에서 「Sn스위치(Sn스위칭)」가 생기고 있을 가능성과 SnSbTe 합금상에서 「Sn스위치」가 생기고 있을 가능성이 있는 것에 대하여 설명했지만, 어느 가능성도 생각할 수 있다.
＜X의 하한치＞
다음에, X의 하한치에 대해 설명한다. 예를 들면, SnSbTe 합금상에서 「Sn스위치」가 생기고 있는 경우 Sn원자의 양을 어떻게 줄여도 「Sn스위치」하고, 저전력 동작의 하락 정지가 없다고 생각될지도 모른다. 그렇지만, 그렇지 않다. SnSbTe 합금상 내의 「Sn스위치」는 인가 전장 및 인가 전류에 따라서 Sn원자가 6배위 중심 위치와 4배위 중심 위치의 사이에서 이동하는 것으로 생긴다. 따라서, 1 부분 격자 주위, 최소 1개의 Sn원자가 없으면 「Sn스위치」는 발생할 수가 없다. 도 25에 나타내듯이, hcp 구조로서 1 부분 격자를 조합하고 있는 경우, 1 부분 격자는 공공 사이트를 포함해 27개의 원자로 구성되어 있다. 따라서, X의 하한치는 X=(Sn원자의 수：1개)/(1 부분 격자의 원자의 총수：27개)≒3.7이며, 소수는 있을 수 없기 때문에 X=4 원자%가 된다.
＜X의 상한치＞
계속해서, X의 상한치에 대해 설명한다. 도 26(a)은 X=50 원자%의 경우의 SnXTe100－X/Sb2Te3 초격자막을 사용한 상변화 메모리에 있어서, 리드 저항의 펄스 전압 의존성을 나타내는 실험 결과이며, 도 26(b)은 X=50 원자%의 경우의 SnXTe100－X/Sb2Te3 초격자막을 사용한 상변화 메모리에 있어서, 리드 저항의 다이나믹 전류 의존성을 나타내는 실험 결과이다.
도 26(a) 및 도 26(b)에 나타내듯이, 리세트 전압은 약 1.0 V, 리세트 전류는 약 340μA인 것을 확인할 수 있다. 리세트 전압에 리세트 전류를 곱하는 것으로 산출되는 스위칭 파워는 약 340μW였다. 이 값은 같은 방법으로 제작 및 측정한 GST225의 스위칭 파워(약 6080μW)의 약 1/20이다. 바꾸어 말하면, X=50 원자%의 경우의 SnXTe100－X/Sb2Te3 초격자막을 사용한 상변화 메모리는 대 GST225비로 소비 전력이 약 1/20로 저감할 수 있다. 이 값은 예를 들면 비특허문헌 1 및 비특허문헌 2에 기재되어 있는 GeTe/Sb2Te3 초격자를 사용한 상변화 메모리의 약 1/10을 견디고 있다.
또한 상기 실시예 1~4에 기재된 상변화 메모리의 소비 전력은 대 GST225비로 각각 약 1/50, 약 1/250, 약 1/2100, 약 1/7070이며, X의 값을 X=50 원자%로부터 줄이면 상변화 메모리의 소비 전력은 내리는 것을 알 수 있다.
도 27은 SnXTe100－X/Sb2Te3 초격자막을 사용한 상변화 메모리에 있어서, 소비 전력의 대 GST225비의 조성비 X의 의존성을 나타내는 것과 동시에, GeXTe100－X/Sb2Te3 초격자막을 사용한 상변화 메모리에 있어서, 소비 전력의 대 GST225비의 조성비 X의 의존성을 나타내는 그래프이다.
●표가 SnXTe100－X/Sb2Te3 초격자막을 사용한 상변화 메모리를 나타내고 있고, ■표가 GeXTe100－X/Sb2Te3 초격자막을 사용한 상변화 메모리를 나타내고 있다. 도 27에 나타내듯이, 조성비 X를 X=50 원자%로부터 감소시키는 것에 따라서, SnXTe100－X/Sb2Te3 초격자막을 사용한 상변화 메모리의 소비 전력이 감소하는 것을 알 수 있다. 또, X=50 원자%로 이미 SnXTe100－X/Sb2Te3 초격자막을 사용한 상변화 메모리는, GeXTe100－X/Sb2Te3 초격자막을 사용한 상변화 메모리보다도 저소비 전력인 것을 알 수 있다. 이상으로부터 X의 상한치는 적어도 50 원자%라고 말할 수 있다.
또한 형광 X선 분석장치를 사용하여 Sn50Te50 단층막의 조성 분석을 실시했다. 이 결과, 도 28에 나타내듯이, Sn：Te≒55：45의 조성도 확인되었다. 이것을 근거로 X의 상한치는 55 원자%라고 말할 수 있다.
이상으로부터 X의 하한치는 X=4 원자%이며, X의 상한치는 X=55 원자%인 것을 알 수 있다. 따라서, SnXTe100－X/Sb2Te3 초격자막의 조성비 X를 4 원자%≤X≤55 원자%로 하는 것에 의해, SnXTe100－X/Sb2Te3 초격자막을 사용한 상변화 메모리에 대해서는, 종래의 상변화 메모리에 비해 스위칭 파워 및 소비 전력을 작게 할 수 있는 것을 알 수 있다.
다만, X=50 원자%의 SnXTe100－X/Sb2Te3 초격자막을 사용한 상변화 메모리에서는, GeXTe100－X/Sb2Te3 초격자막을 사용한 상변화 메모리의 성능과 별로 다르지 않기 때문에 X＜50 원자%인 것이 바람직하다.
이와 같이, SnXTe100－X/Sb2Te3 초격자막의 X를 4 원자%≤X≤55 원자%로 하는 것에 의해 본원 발명의 상변화 메모리의 소비 전력을 저감할 수 있다. 즉, 반도체 기록 재생장치의 메모리 셀에 본원 발명의 상변화 메모리를 채용하는 것에 의해 소비 전력을 저감한 반도체 기록 재생장치를 제공할 수 있다.
＜재기록 내성＞
마지막으로, 본원 발명의 상변화 메모리의 재기록 내성에 대해 설명한다.
도 29(a)는 X=35 원자%의 SnXTe100－X/Sb2Te3 초격자막을 사용한 상변화 메모리의 재기록 내성을 나타내는 그래프이다. 도 29(a)에 나타내듯이, 적어도 대략 105회의 재기록 내성이 있는 것을 확인했다. 도 29(a) 세트 상태 및 리세트 상태의 저항값이 도 6과 다른 것은 전기적 특성의 평가에 사용한 프로바가 차이가 나기 때문이다.
도 29(b)는 X=50 원자%의 SnXTe100－X/Sb2Te3 초격자막을 사용한 상변화 메모리의 재기록 내성을 나타내는 그래프이다. 도 29(b)에 나타내듯이, 적어도 대략 108회의 재기록 내성이 있는 것을 확인했다. 도 29(b) 세트 상태 및 리세트 상태의 저항값이 도 26과 다른 것은 전기적 특성의 평가에 사용한 프로바가 차이가 나기 때문이다.
이상은 X=35 원자%과 X=50 원자%의 경우의 재기록 내성이지만, X=5 원자%, 10 원자% 및 20 원자%의 경우, 또 4 원자%≤X≤55 원자%의 범위여도 같은 재기록 내성을 얻을 수 있다고 생각할 수 있다.
이상, 본 발명자에 의해서 이루어진 발명을 그 실시의 형태에 근거해 구체적으로 설명했지만, 본 발명은 상기 실시의 형태로 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 여러 가지 변경 가능한 것은 말할 필요도 없다.
예를 들면, 상기 실시의 형태 1에서는 시드층(SDL)으로서 TiN막으로 구성하는 예에 대해 설명했지만, 이것에 한정하지 않고, 예를 들면, 시드층(SDL)은 TaN막, ReO3막, TiO막, NbO막, MoO3막, RuO2막, MoO2막, WO2막, RhO2막, PtO2막, NiO막, 혹은 CoO막 등의 막을 포함하도록 구성해도 좋다. 또한 시드층(SDL)은 Ta/Cu막, Ta/NiFe막, Ta/Ni막, Ta/Co막, Ta/CoFe막 등으로 구성해도 좋다.
[산업상의 이용 가능성]
본 발명은 상변화 메모리를 포함한 반도체 기록 재생장치를 제조하는 제조업에 폭넓게 이용할 수 있다. 또한 현재 실용화되고 있는 GST225로 대표되는 상변화 메모리에 대신하여 본 발명의 상변화 메모리가 반도체 기록 재생장치에 적용될 가능성이 높다.
　1S　반도체 기판
　BE　하부 전극
　BL　비트선
　BL1　비트선
　BL2　비트선
　BL3　비트선
　BL4　비트선
　CP1　컨택트 플러그
　CP2　컨택트 플러그
　DR　드레인 영역
　FDF　하지막
　FRL　자유층
　FXL　고정층
　GE　게이트 전극
　GOX　게이트 절연막
　ILD1　층간 절연막
　ILD2　층간 절연막
　ILD3　층간 절연막
　MA1　메모리 셀 어레이
　MC1　메모리 셀
　MRF　기록 재생막
　MTX　모체
　MU　메모리부
　M1　배선
　M1a　배선
　SDL　시드층
　SLP　SnTe/Sb2Te3 초격자상
　SMC　선택 셀
　SR　소스 영역
　ST　선택 트랜지스터
　STI　소자 분리 영역
　SW　사이드 월 스페이서
　UE　상부 전극
　WL　워드 선
　WL1　워드 선
　WL2　워드 선
　WL3　워드 선
　WL4　워드 선
　WL5　워드 선

Claims (21)

  1. Sn, Sb 및 Te를 함유하는 기록 재생막을 구비하고,
    상기 기록 재생막은,
    SnTe와 Sb2Te3로 이루어지는 SnTe/Sb2Te3 초격자상과,
    SnSbTe 합금상과,
    Te상
    을 포함하는, 상변화 메모리.
  2. Sn, Sb 및 Te를 함유하는 기록 재생막을 구비하고,
    상기 기록 재생막은 적어도 SnTe와 Sb2Te3로 이루어지는 SnTe/Sb2Te3 초격자상을 포함하는, 상변화 메모리.
  3. Sn, Sb 및 Te를 함유하는 기록 재생막을 구비하고,
    상기 기록 재생막은 적어도 SnSbTe 합금상을 포함하는, 상변화 메모리.
  4. Sn, Sb 및 Te를 함유하고, 또한 SnXTe100－X막과 Sb2Te3막을 적층 형성하는 것에 의해 얻어지는 기록 재생막을 구비하고,
    상기 기록 재생막은,
    SnTe와 Sb2Te3로 이루어지는 SnTe/Sb2Te3 초격자상과,
    SnSbTe 합금상과,
    Te상
    을 포함하는, 상변화 메모리.
  5. 제4항에 있어서,
    상기 SnXTe100－X막의 X는 4 원자%≤X≤50 원자%인, 상변화 메모리.
  6. 제4항에 있어서,
    상기 SnXTe100－X막의 X는 4 원자%≤X≤55 원자%인, 상변화 메모리.
  7. 제4항에 있어서, 　
    상기 SnXTe100－X막의 X는 5 원자%, 10 원자%, 20 원자%, 35 원자%, 50 원자% 중 어느 것인, 상변화 메모리.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 기록 재생막의 하층에 Sb2Te3를 포함하는 하지막이 형성되어 있는, 상변화 메모리.
  9. 제8항에 있어서,
    상기 하지막의 하층에 시드층이 형성되어 있는, 상변화 메모리.
  10. 제9항에 있어서,
    상기 시드층은 TiN막, TaN막, ReO3막, TiO막, NbO막, MoO3막, RuO2막, MoO2막, WO2막, RhO2막, PtO2막, NiO막 또는 CoO막 중 어느 하나의 막을 포함하는, 상변화 메모리.
  11. 제4항에 있어서,
    상기 SnXTe100－X막의 막두께는 1 nm이며,
    상기 Sb2Te3막의 막두께는 4 nm인, 상변화 메모리.
  12. 제1항, 제3항 또는 제4항 중 어느 한 항에 있어서,
    상기 SnSbTe 합금상은 초격자 구조를 하고 있는, 상변화 메모리.
  13. 제12항에 있어서,
    상기 초격자 구조는, 적어도 반 데르 발스 갭층을 포함한 제1 부분 격자와, 공공(空孔)층을 포함한 제2 부분 격자가 초격자 성장 방향으로 인접하는 구조를 포함하는, 상변화 메모리.
  14. 제13항에 있어서,
    상기 공공층은 Sn의 삽입과 이탈이 행해지는 층으로서 기능하고,
    상기 반 데르 발스 갭층은 상기 공공층에서의 Sn의 삽입과 이탈에 기인하는 체적 변화를 완화하는 완충층으로서 기능하는, 상변화 메모리.
  15. 제1항 또는 제4항에 있어서,
    상기 기록 재생막은, SnSbTe 합금상과 Te상으로 이루어지는 모체 중에, 상기 SnTe/Sb2Te3 초격자상이 산재하고 있는 구조를 갖고 있는, 상변화 메모리.
  16. 제1항 내지 제15항 중 어느 한 항에 기재된 상변화 메모리를 포함하는 반도체 기록 재생장치.
  17. 복수의 메모리 셀을 구비하고,
    상기 복수의 메모리 셀의 각각은,
    (a) 메모리 셀을 선택하는 선택 트랜지스터,
    (b) 상기 선택 트랜지스터와 전기적으로 접속되며 Sn, Sb 및 Te를 함유하는 기록 재생막을 포함한 메모리부,
    를 갖고,
    상기 기록 재생막은,
    SnTe와 Sb2Te3로 이루어지는 SnTe/Sb2Te3 초격자상과,
    SnSbTe 합금상과,
    Te상
    을 포함하는, 반도체 기록 재생장치.
  18. 복수의 메모리 셀을 구비하고,
    상기 복수의 메모리 셀의 각각은,
    (a) 메모리 셀을 선택하는 선택 트랜지스터,
    (b) 상기 선택 트랜지스터와 전기적으로 접속되며, Sn, Sb 및 Te를 함유하는 기록 재생막을 포함한 메모리부,
    를 갖고,
    상기 기록 재생막은 적어도 SnTe와 Sb2Te3로 이루어지는 SnTe/Sb2Te3 초격자상을 포함하는, 반도체 기록 재생장치.
  19. 복수의 메모리 셀을 구비하고,
    상기 복수의 메모리 셀의 각각은,
    (a) 메모리 셀을 선택하는 선택 트랜지스터,
    (b) 상기 선택 트랜지스터와 전기적으로 접속되며, Sn, Sb 및 Te를 함유하는 기록 재생막을 포함한 메모리부,
    를 갖고,
    상기 기록 재생막은 적어도 SnSbTe 합금상을 포함하는, 반도체 기록 재생장치.
  20. 복수의 메모리 셀을 구비하고,
    상기 복수의 메모리 셀의 각각은,
    (a) 메모리 셀을 선택하는 선택 트랜지스터,
    (b) 상기 선택 트랜지스터와 전기적으로 접속되며, Sn, Sb 및 Te를 함유하고, 또한 SnXTe100－X막과 Sb2Te3막을 적층 형성하는 것에 의해 얻어지는 기록 재생막을 포함한 메모리부,
    를 갖고,
    상기 기록 재생막은,
    SnTe와 Sb2Te3로 이루어지는 SnTe/Sb2Te3 초격자상과,
    SnSbTe 합금상과,
    Te상
    을 포함하는, 반도체 기록 재생장치.
  21. 제20항에 있어서,
    상기 SnXTe100－X막의 X는 4 원자%≤X≤50 원자%인, 반도체 기록 재생장치.
KR1020130121533A 2013-03-11 2013-10-11 상변화 메모리 및 반도체 기록 재생장치 KR20140111583A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-048050 2013-03-11
JP2013048050A JP6014521B2 (ja) 2013-03-11 2013-03-11 相変化メモリおよび半導体記録再生装置

Publications (1)

Publication Number Publication Date
KR20140111583A true KR20140111583A (ko) 2014-09-19

Family

ID=51486715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130121533A KR20140111583A (ko) 2013-03-11 2013-10-11 상변화 메모리 및 반도체 기록 재생장치

Country Status (4)

Country Link
US (1) US9082970B2 (ko)
JP (1) JP6014521B2 (ko)
KR (1) KR20140111583A (ko)
TW (1) TW201436318A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6162031B2 (ja) 2013-11-26 2017-07-12 株式会社日立製作所 相変化メモリおよび半導体記録再生装置
JP6270600B2 (ja) * 2014-04-07 2018-01-31 株式会社日立製作所 相変化メモリ
US9601689B2 (en) * 2014-09-11 2017-03-21 Kabushiki Kaisha Toshiba Memory device
WO2016068912A1 (en) 2014-10-29 2016-05-06 Hewlett-Packard Development Company, L.P. Printhead with a number of memristors and inverters
US9281473B1 (en) 2015-03-13 2016-03-08 Kabushiki Kaisha Toshiba Memory device
US9928903B2 (en) * 2015-03-30 2018-03-27 Toshiba Memory Corporation Semiconductor storage device with voltage generator which generates voltages and currents for read and write operations
US10541271B2 (en) * 2017-10-18 2020-01-21 Macronix International Co., Ltd. Superlattice-like switching devices
CN109037439B (zh) * 2018-06-28 2021-02-09 江苏理工学院 Sn20Sb80/Si多层相变薄膜材料及其制备方法
CN110534644B (zh) * 2019-08-30 2021-01-15 华中科技大学 一种双向生长的超晶格相变单元的制备方法及相变存储器
CN113611798B (zh) * 2021-07-02 2023-08-29 深圳大学 多层相变薄膜及其相变存储器单元的制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100566699B1 (ko) * 2004-08-17 2006-04-03 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
KR100682946B1 (ko) * 2005-05-31 2007-02-15 삼성전자주식회사 상전이 램 및 그 동작 방법
KR100657972B1 (ko) * 2005-10-28 2006-12-14 삼성전자주식회사 상변화 메모리 소자와 그 동작 및 제조 방법
KR100763916B1 (ko) * 2006-06-21 2007-10-05 삼성전자주식회사 ＧｅＳｂＴｅ 박막의 제조방법 및 이를 이용한 상변화메모리 소자의 제조방법
KR100896180B1 (ko) * 2007-01-23 2009-05-12 삼성전자주식회사 선택적으로 성장된 상변화층을 구비하는 상변화 메모리소자 및 그 제조방법
KR101378413B1 (ko) * 2007-08-09 2014-03-27 엠. 테크닉 가부시키가이샤 반도체 미립자의 제조방법 및 그 미립자
JP4595125B2 (ja) * 2007-08-31 2010-12-08 独立行政法人産業技術総合研究所 固体メモリ
JP4621897B2 (ja) * 2007-08-31 2011-01-26 独立行政法人産業技術総合研究所 固体メモリ
US7960203B2 (en) * 2008-01-29 2011-06-14 International Business Machines Corporation Pore phase change material cell fabricated from recessed pillar
US7729163B2 (en) * 2008-03-26 2010-06-01 Micron Technology, Inc. Phase change memory
US7888165B2 (en) * 2008-08-14 2011-02-15 Micron Technology, Inc. Methods of forming a phase change material
JP2010263131A (ja) * 2009-05-08 2010-11-18 Elpida Memory Inc 超格子デバイス及びその製造方法、並びに、超格子デバイスを含む固体メモリ、データ処理システム及びデータ処理装置
JP2010287744A (ja) * 2009-06-11 2010-12-24 Elpida Memory Inc 固体メモリ、データ処理システム及びデータ処理装置
KR101604041B1 (ko) * 2009-08-27 2016-03-16 삼성전자주식회사 상변화 물질을 포함하는 비휘발성 메모리 소자
KR101653569B1 (ko) * 2009-09-01 2016-09-02 삼성전자주식회사 상변화 물질을 포함하는 비휘발성 메모리 소자
KR101617381B1 (ko) * 2009-12-21 2016-05-02 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
KR101835709B1 (ko) * 2010-11-16 2018-03-08 삼성전자주식회사 버퍼 전극을 포함하는 반도체 소자와 그 제조방법, 및 그것을 포함하는 반도체 모듈 및 전자 시스템
KR101823111B1 (ko) * 2011-01-20 2018-01-30 삼성전자주식회사 반도체 기억 소자 및 그 제조 방법
KR20130033019A (ko) * 2011-09-26 2013-04-03 에스케이하이닉스 주식회사 상변화 메모리 장치 및 그의 제조방법
FR2985840B1 (fr) * 2012-01-12 2014-02-28 Commissariat Energie Atomique Cellule memoire a changement de phase
JP2013175570A (ja) 2012-02-24 2013-09-05 National Institute Of Advanced Industrial & Technology 半導体記憶装置およびその製造方法
KR20130131707A (ko) * 2012-05-24 2013-12-04 에스케이하이닉스 주식회사 저항성 메모리 소자 및 그 제조 방법
US8729522B2 (en) * 2012-10-23 2014-05-20 Micron Technology, Inc. Memory constructions comprising thin films of phase change material
US8988926B2 (en) * 2013-01-11 2015-03-24 Micron Technology, Inc. Method, system and device for phase change memory with shunt

Also Published As

Publication number Publication date
JP2014175528A (ja) 2014-09-22
JP6014521B2 (ja) 2016-10-25
US20140252304A1 (en) 2014-09-11
US9082970B2 (en) 2015-07-14
TW201436318A (zh) 2014-09-16

Similar Documents

Publication Publication Date Title
JP6014521B2 (ja) 相変化メモリおよび半導体記録再生装置
JP7283891B2 (ja) メモリ素子
JP6162031B2 (ja) 相変化メモリおよび半導体記録再生装置
US10546894B2 (en) Memory device
JP4538067B2 (ja) 半導体記憶装置
KR101180294B1 (ko) 고체-상태 메모리 디바이스, 데이터 프로세싱 시스템, 및 데이터 프로세싱 디바이스
US7615769B2 (en) Nonvolatile memory device and fabrication method thereof
US9059391B2 (en) Self-rectifying RRAM cell structure and 3D crossbar array architecture thereof
JP4846817B2 (ja) 抵抗変化型メモリ
US8335106B2 (en) Superlattice device, manufacturing method thereof, solid-state memory including superlattice device, data processing system, and data processing device
WO2016047254A1 (ja) メモリセルユニットアレイ
KR102507303B1 (ko) 메모리 소자
JP2009081251A (ja) 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
JP5420436B2 (ja) 不揮発性記憶装置およびその製造方法
JP2010123664A (ja) 不揮発性メモリ装置
JP5621541B2 (ja) 記憶装置
KR20190124106A (ko) 저항 스위칭 소자 및 이를 이용한 상변화 메모리 소자
WO2020261736A1 (ja) 選択素子、メモリセル、および、記憶装置
JP2016119373A (ja) 半導体記憶装置及びその製造方法
EP4161233A2 (en) Chalcogenide-based material, and switching device and memory device that include the same
JP2015115388A (ja) 相変化メモリの製造方法および相変化メモリの初期化方法
Qureshi et al. Next Generation Memory Technologies

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
WITB Written withdrawal of application