KR20140108550A - 발광 다이오드 및 그 제조 방법 - Google Patents

발광 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR20140108550A
KR20140108550A KR1020147018885A KR20147018885A KR20140108550A KR 20140108550 A KR20140108550 A KR 20140108550A KR 1020147018885 A KR1020147018885 A KR 1020147018885A KR 20147018885 A KR20147018885 A KR 20147018885A KR 20140108550 A KR20140108550 A KR 20140108550A
Authority
KR
South Korea
Prior art keywords
layer
film
light emitting
compound semiconductor
mesa structure
Prior art date
Application number
KR1020147018885A
Other languages
English (en)
Other versions
KR101589855B1 (ko
Inventor
Noriyuki Aihara
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20140108550A publication Critical patent/KR20140108550A/ko
Application granted granted Critical
Publication of KR101589855B1 publication Critical patent/KR101589855B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Abstract

보호막 및 그 위에 형성된 전극막이 균일한 막 두께로 형성되어 있음과 함께 광 취출 효율이 높은 발광 다이오드 및 그 제조 방법이 제공된다. 그러한 발광 다이오드는, 상부에 평탄부와, 경사 측면 및 정상면을 갖는 메사형 구조부를 구비하고, 경사 측면은 웨트 에칭에 의해 형성되어 이루어지고, 보호막은 평면에서 보아 주연 영역의 내측이며 또한 광 사출 구멍의 주위에 배치하여, 화합물 반도체층의 표면의 일부를 노출시키는 통전창을 갖고, 전극막은 통전창으로부터 노출된 화합물 반도체층의 표면과 접촉함과 함께, 평탄부 상에 형성된 보호막의 일부를 덮고, 정상면 상에 광 사출 구멍을 갖도록 형성된 연속막이며, 투명막은 반사층과 화합물 반도체층 사이에 형성되고, 투명막 내이며 광 사출 구멍과 겹치는 범위 내에 관통 전극이 관통 설치되어 있다.

Description

발광 다이오드 및 그 제조 방법{LIGHT-EMITTING DIODE, AND METHOD FOR PRODUCING SAME}
본 발명은 발광 다이오드 및 그 제조 방법에 관한 것이다.
본원은, 2011년 12월 19일에 일본에 출원된 일본 특허 출원 제2011-277536호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
발광층에서 발생한 광을 소자 상면의 일부로부터 취출하는 점 광원형 발광 다이오드가 알려져 있다. 이 형태의 발광 다이오드에 있어서, 발광층에 있어서의 통전 영역을 그 면 내의 일부에 제한하기 위한 전류 협착 구조를 갖는 것이 알려져 있다(예를 들어, 특허문헌 1). 전류 협착 구조를 갖는 발광 다이오드에서는, 발광 영역이 한정된다. 그 영역의 바로 위에 설치된 광 사출 구멍으로부터 광을 사출시키기 위해서, 높은 광출력이 얻어짐과 함께 사출시킨 광을 광학 부품 등에 효율 좋게 도입하는 것이 가능하다.
점 광원형 발광 다이오드에 있어서, 기판과 평행한 방향에 있어서 발광 영역을 좁게 하기 위하여 활성층 등을 필러 구조로 하고, 그 필러 구조의 정상면의 광 취출면에 광 사출용 개구(광 사출 구멍)를 갖는 층을 구비한 구성이 알려져 있다(예를 들어, 특허문헌 2).
도 15는, 기판(131) 상에 하부 미러층(132)과, 활성층(133)과, 상부 미러층(134)과, 콘택트층(135)을 순서대로 구비한 발광 다이오드이며, 활성층(133)과, 상부 미러층(134)과, 콘택트층(135)을 필러 구조(137)로 하고, 필러 구조(137) 및 그 주위를 보호막(138)으로 피복하고, 그 보호막(138) 상에 전극막(139)을 형성하고, 필러 구조(137)의 정상면(137a)(광 취출면)에 있어서 전극막(139)에 광 출사용 개구(139a)를 형성한 공진기형 발광 다이오드를 나타낸다. 참조 부호 140은 이면 전극이다.
일본 특허 공개 제2003-31842호 공보 일본 특허 공개 평성 9-283862호 공보
상기 필러 구조를 형성할 때, 활성층 등을 성막한 후의, 필러 구조 이외의 부분의 제거를 이방성 드라이 에칭에 의해 실시한다. 그로 인해, 도 15에 도시하는 바와 같이, 필러 구조(137)의 측면(137b)은 기판(131)에 대하여 수직 또는 급경사로 형성되어버린다. 이 필러 구조의 측면에는 통상, 증착법이나 스팩터법에 의해 보호막이 형성된 후, 증착법에 의해 전극용 금속(예를 들어, Au)막을 형성한다. 그러나, 이 수직 또는 급경사의 측면에, 보호막이나 전극용 금속막을 균일한 막 두께로 형성하는 것은 용이하지 않고, 불연속인 막이 되기 쉽다는 문제가 있다. 보호막이 불연속인 막이 된 경우(도 15 중의 부호A)에는, 그 불연속 부분에 전극용 금속막이 인입하여 활성층 등에 접촉하여, 누설의 원인이 된다. 또한, 전극용 금속막이 불연속인 막이 된 경우(도 15 중의 부호B)에는, 통전 불량의 원인이 된다.
또한, 필러 구조 이외의 부분의 제거를 드라이 에칭으로 행하면, 고가인 장치가 필요로 되어, 에칭 시간도 길어진다는 문제도 있다.
또한, 도 15에 도시한 바와 같은 필러 구조의 정상면에 광 사출 구멍을 갖는 점 광원형 발광 다이오드에서는, 필러 구조 내의 발광층 전체에 전류가 흐른다. 그로 인해, 발광층 중 광 사출 구멍의 바로 아래 이외의 부분에서 발광하는 광의 양이 많고, 광 사출 구멍 바로 아래 이외의 부분에서 발광한 광은 광 사출 구멍의 바로 아래에서 발광한 광에 비하여 발광 다이오드의 외부로 사출될 확률이 낮다. 그 때문에, 광 취출 효율의 향상이 저지되고 있었다.
본 발명은 상기 사정을 감안하여 이루어진 것이며, 보호막 및 그 위에 형성된 전극막이 균일한 막 두께로 형성되어 있음과 함께 광 취출 효율이 높은 발광 다이오드 및 누설이나 통전 불량이 저감되어 수율이 향상됨과 함께 종래보다 저비용으로 제조 가능한 발광 다이오드의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 이하의 수단을 제공한다.
(1) 지지 기판 상에, 금속으로 이루어지는 반사층과, 투명막과, 활성층 및 콘택트층을 순서대로 포함하는 화합물 반도체층을 순서대로 구비하고, 광 사출 구멍으로부터 광을 외부로 사출하는 발광 다이오드이며, 그 상부에 평탄부와, 경사 측면 및 정상면을 갖는 메사형 구조부를 구비하고, 상기 평탄부 및 상기 메사형 구조부는 각각, 적어도 일부는 보호막, 전극막에 의해 순서대로 덮여져서 이루어지고, 상기 메사형 구조부는 적어도 상기 활성층의 일부를 포함하는 것이고, 상기 경사 측면은 웨트 에칭에 의해 형성되어 이루어짐과 함께 상기 정상면을 향하여 수평 방향의 단면적이 연속적으로 작게 형성되어 이루어지고, 상기 보호막은, 상기 평탄부의 적어도 일부와, 상기 메사형 구조부의 상기 경사 측면과, 상기 메사형 구조부의 상기 정상면의 주연 영역을 덮음과 함께, 평면에서 보아 상기 주연 영역의 내측이며 또한 상기 광 사출 구멍의 주위에 배치하여, 상기 화합물 반도체층의 표면의 일부를 노출시키는 통전창을 갖고, 상기 전극막은, 상기 통전창으로부터 노출된 화합물 반도체층의 표면에 직접 접촉함과 함께, 상기 평탄부 상에 형성된 보호막의 일부를 적어도 덮고, 상기 메사형 구조부의 정상면 상에 상기 광 사출 구멍을 갖도록 형성된 연속막이며, 상기 투명막은, 상기 반사층과 상기 화합물 반도체층 사이에 형성되고, 상기 투명막 내이며 평면에서 보아 상기 광 사출 구멍과 겹치는 범위 내에, 상기 화합물 반도체층 및 상기 반사층에 접촉하도록, 관통 전극이 관통 설치되어 있는, 것을 특징으로 하는 발광 다이오드.
(2) 지지 기판 상에, 금속으로 이루어지는 반사층과, 투명막과, 활성층 및 콘택트층을 순서대로 포함하는 화합물 반도체층을 순서대로 구비하고, 광 사출 구멍으로부터 광을 외부로 취출하는 발광 다이오드이며, 그 상부에 평탄부와, 경사 측면 및 정상면을 갖는 메사형 구조부를 구비하고, 상기 평탄부 및 상기 메사형 구조부는 각각, 적어도 일부는 보호막, 전극막에 의해 순서대로 덮여져서 이루어지고, 상기 메사형 구조부는 적어도 상기 활성층의 일부를 포함하는 것이고, 상기 경사 측면은 웨트 에칭에 의해 형성되어 이루어짐과 함께 상기 정상면을 향하여 수평 방향의 단면적이 연속적으로 작게 형성되어 이루어지고, 상기 보호막은, 상기 평탄부의 적어도 일부와, 상기 메사형 구조부의 상기 경사 측면과, 상기 메사형 구조부의 상기 정상면의 주연 영역을 적어도 덮음과 함께, 평면에서 보아 상기 주연 영역의 내측이며 또한 상기 광 사출 구멍의 주위에 배치하여, 상기 화합물 반도체층의 표면 일부를 노출시키는 통전창을 갖고, 상기 전극막은, 상기 통전창으로부터 노출된 화합물 반도체층의 표면에 직접 접촉함과 함께, 상기 평탄부 상에 형성된 보호막의 일부를 적어도 덮고, 상기 메사형 구조부의 정상면 상에 상기 광 사출 구멍을 갖도록 형성된 연속막이며, 상기 투명막은, 상기 반사층과 상기 화합물 반도체층 사이에 형성되고, 상기 투명막 내이며 평면에서 보아 상기 통전창에 겹치는 위치에, 상기 화합물 반도체층 및 상기 반사층에 접촉하도록, 관통 전극이 관통 설치되어 있는, 것을 특징으로 하는 발광 다이오드.
(3) 상기 관통 전극이, 상기 통전창의 외주와 상기 광 사출 구멍을 상기 활성층에 투영시킨 도형의 외주를 최단 거리로 각 점간을 연결하는 선분을 그대로 연장함으로써 상기 투명막 상에 축소 투영되는 상기 광 사출 구멍의 축소 투영 도형의 범위 내에 형성되어 있는, 것을 특징으로 하는 (1)에 기재된 발광 다이오드.
(4) 상기 관통 전극이 AuBe, AuZn 중 어느 하나로 이루어지는 것을 특징으로 하는 (1) 내지 (3) 중 어느 한 항에 기재된 발광 다이오드.
(5) 상기 투명막이 SiO2, SiN, SiON, Al2O3, MgF2, TiO2, TiN, ZnO, 중 어느 하나로 이루어지는 것을 특징으로 하는 (1) 내지 (4) 중 어느 한 항에 기재된 발광 다이오드.
(6) 상기 콘택트층은 상기 전극막에 접촉하는 것을 특징으로 하는 (1) 내지 (5) 중 어느 한 항에 기재된 발광 다이오드.
(7) 상기 메사형 구조부는 평면에서 보아 직사각형인 것을 특징으로 하는 (1) 내지 (6) 중 어느 한 항에 기재된 발광 다이오드.
(8) 상기 메사형 구조부의 각 경사 측면은 상기 기판의 오리엔테이션 플랫에 대하여 오프셋하여 형성되어 있는 것을 특징으로 하는 (7)에 기재된 발광 다이오드.
(9) 상기 메사형 구조부의 높이가 3 내지 7㎛이며, 평면에서 본 상기 경사 측면의 폭이 0.5 내지 7㎛인 것을 특징으로 하는 (1) 내지 (8) 중 어느 한 항에 기재된 발광 다이오드.
(10) 상기 광 출사 구멍은 평면에서 보아 원형 또는 타원인 것을 특징으로 하는 (1) 내지 (9) 중 어느 한 항에 기재된 발광 다이오드.
(11) 상기 광 출사 구멍의 직경이 50 내지 150㎛인 것을 특징으로 하는 (10)에 기재된 발광 다이오드.
(12) 상기 전극막의 상기 평탄부 상의 부분에 본딩 와이어를 갖는 것을 특징으로 하는 (1) 내지 (11) 중 어느 한 항에 기재된 발광 다이오드.
(13) 상기 활성층에 포함되는 발광층이 다중 양자 웰을 포함하는 것을 특징으로 하는 (1) 내지 (12) 중 어느 한 항에 기재된 발광 다이오드.
(14) 상기 활성층에 포함되는 발광층이 ((AlX1Ga1-X1)Y1In1-Y1P(0≤X1≤1, 0<Y1≤1), (AlX2Ga1-X2)As(0≤X2≤1), (InX3Ga1-X3)As(0≤X3≤1)) 중 어느 하나로 이루어지는 것을 특징으로 하는 (1) 내지 (13) 중 어느 한 항에 기재된 발광 다이오드.
(15) 지지 기판 상에, 금속으로 이루어지는 반사층과, 투명막과, 활성층 및 콘택트층을 순서대로 포함하는 화합물 반도체층을 순서대로 구비하고, 광 사출 구멍으로부터 광을 외부로 사출하는 발광 다이오드의 제조 방법이며, 성장용 기판 상에, 콘택트층 및 활성층을 순서대로 포함하는 화합물 반도체층을 형성하는 공정과, 상기 화합물 반도체층 상에, 투명막과, 해당 투명막 내이며 평면에서 보아 형성 예정의 상기 광 사출 구멍과 겹치는 범위 내에, 상기 화합물 반도체층 및 상기 반사층에 접촉하도록 관통 설치된 관통 전극을 형성하는 공정과, 상기 투명막 및 상기 관통 전극 상에 금속으로 이루어지는 반사층을 형성하는 공정과, 상기 반사층 상에 지지 기판을 접합하는 공정과, 상기 성장용 기판을 제거하는 공정과, 상기 화합물 반도체층을 웨트 에칭하고, 정상면을 향하여 수평 방향의 단면적이 연속적으로 작게 형성되어 이루어지는 메사형 구조부와 해당 메사형 구조부의 주위에 배치하는 평탄부를 형성하는 공정과, 상기 평탄부의 적어도 일부와, 상기 메사형 구조부의 상기 경사 측면과, 상기 메사형 구조부의 상기 정상면의 주연 영역을 적어도 덮음과 함께, 평면에서 보아 상기 주연 영역의 내측이며 또한 상기 광 사출 구멍의 주위에 배치하여, 상기 화합물 반도체층의 표면의 일부를 노출시키는 통전창을 갖도록, 보호막을 형성하는 공정과, 상기 통전창으로부터 노출된 화합물 반도체층의 표면에 직접 접촉함과 함께, 상기 평탄부 상에 형성된 보호막의 일부를 적어도 덮고, 상기 메사형 구조부의 정상면 상에 상기 광 사출 구멍을 갖도록 형성된 연속막인 전극막을 형성하는 공정을 갖는 것을 특징으로 하는 발광 다이오드의 제조 방법.
(16) 지지 기판 상에, 금속으로 이루어지는 반사층과, 투명막과, 활성층 및 콘택트층을 순서대로 포함하는 화합물 반도체층을 순서대로 구비하고, 광 사출 구멍으로부터 광을 외부로 사출하는 발광 다이오드의 제조 방법이며, 성장용 기판 상에, 콘택트층 및 활성층을 순서대로 포함하는 화합물 반도체층을 형성하는 공정과, 상기 화합물 반도체층 상에, 투명막과, 해당 투명막 내이며 평면에서 보아 형성 예정의 통전창에 겹치는 위치에, 상기 화합물 반도체층 및 상기 반사층에 접촉하도록 관통 설치된 관통 전극을 형성하는 공정과, 상기 투명막 및 상기 관통 전극 상에 금속으로 이루어지는 반사층을 형성하는 공정과, 상기 반사층 상에 지지 기판을 접합하는 공정과, 상기 성장용 기판을 제거하는 공정과, 상기 화합물 반도체층을 웨트 에칭하고, 정상면을 향하여 수평 방향의 단면적이 연속적으로 작게 형성되어 이루어지는 메사형 구조부와 해당 메사형 구조부의 주위에 배치하는 평탄부를 형성하는 공정과, 상기 평탄부의 적어도 일부와, 상기 메사형 구조부의 상기 경사 측면과, 상기 메사형 구조부의 상기 정상면의 주연 영역을 적어도 덮음과 함께, 평면에서 보아 상기 주연 영역의 내측이며 또한 상기 광 사출 구멍의 주위에 배치하여, 상기 화합물 반도체층의 표면의 일부를 노출시키는 상기 통전창을 갖도록, 보호막을 형성하는 공정과, 상기 통전창으로부터 노출된 화합물 반도체층의 표면에 직접 접촉함과 함께, 상기 평탄부 상에 형성된 보호막의 일부를 적어도 덮고, 상기 메사형 구조부의 정상면 상에 상기 광 사출 구멍을 갖도록 형성된 연속막인 전극막을 형성하는 공정을 갖는 것을 특징으로 하는 발광 다이오드의 제조 방법.
(17) 상기 웨트 에칭을, 인산/과산화수소수 혼합액, 암모니아/과산화수소수 혼합액, 브롬 메탄올 혼합액, 요오드화 칼륨/암모니아의 군에서 선택되는 적어도 1종류 이상을 사용하여 행하는 것을 특징으로 하는 (15) 또는 (16) 중 어느 한 항에 기재된 발광 다이오드의 제조 방법.
본 발명의 일 형태에 따른 발광 다이오드는, 지지 기판 상에, 금속으로 이루어지는 반사층과, 투명막과, 활성층 및 콘택트층을 순서대로 포함하는 화합물 반도체층을 순서대로 구비하고, 광 사출 구멍으로부터 광을 외부로 사출함과 함께, 보호막이 메사형 구조부의 정상면의 주연 영역의 내측이며 또한 광 사출 구멍의 주위에 배치하여, 화합물 반도체층의 표면의 일부를 노출시키는 통전창을 갖고, 전극막이 통전창으로부터 노출된 화합물 반도체층의 표면에 직접 접촉하고, 또한, 투명막 내이며 평면에서 보아 광 사출 구멍과 겹치는 범위 내에, 화합물 반도체층 및 반사층에 접촉하도록, 관통 전극이 관통 설치되어 있는 구성을 채용하였다. 그 결과, 전극막 중 통전창을 매립한 부분과 관통 전극 사이에 전류가 집중함으로써, 활성층 중 광 사출 구멍의 바로 아래 부분에서 발광하는 광의 양이 그 바로 아래 이외의 부분에서 발광하는 광의 양에 비하여 많아진다. 그 결과, 광 사출 구멍을 향하는 광의 비율이 높아져, 광 취출 효율의 향상이 도모되고 있다.
본 발명의 일 형태에 따른 발광 다이오드에 의하면, 그 상부에 평탄부와, 경사 측면 및 정상면을 갖는 메사형 구조부를 갖는 구성을 채용하였다. 그 결과, 높은 광출력이 얻어짐과 함께 사출시킨 광을 광학 부품 등에 효율적으로 도입하는 것이 가능하다.
본 발명의 발광 다이오드는, 메사형 구조부의 경사 측면은 웨트 에칭에 의해 형성되어 이루어짐과 함께 정상면을 향하여 수평 방향의 단면적이 연속적으로 작게 형성되어 이루어지는 구성을 채용하였다. 그 결과, 수직 측면의 경우에 비하여 측면에 보호막 및 그 위의 전극막을 형성하기 쉽기 때문에 균일한 막 두께로 연속인 막이 형성된다. 그로 인해, 불연속인 막에 기인한 누설이나 통전 불량이 없고, 안정되고 고휘도인 발광이 담보되고 있다. 이러한는 효과는, 웨트 에칭에 의해 형성되어 이루어지는 경사 측면을 갖는 메사형 구조부를 구비하고 있으면 발휘하는 효과이며, 발광 다이오드의 내부 적층 구조나 기판의 구성에 의하지 않고 얻어지는 효과이다.
본 발명의 일 형태에 따른 발광 다이오드는, 지지 기판 상에, 금속으로 이루어지는 반사층과, 투명막과, 활성층 및 콘택트층을 순서대로 포함하는 화합물 반도체층을 순서대로 구비하고, 광 사출 구멍으로부터 광을 외부로 사출함과 함께, 투명막 내이며 평면에서 보아 통전창에 겹치는 위치에, 화합물 반도체층 및 반사층에 접촉하도록, 관통 전극이 관통 설치되어 있는 구성을 채용하였다. 그 결과, 전극막 중 통전창을 매립한 부분과 관통 전극 사이에 전류가 집중된다. 그것에 의해, 활성층 중 통전창의 바로 아래 부분에서 발광하는 광의 양이 그 바로 아래 이외의 부분에서 발광하는 광의 양에 비하여 많아진다. 그 결과, 광 사출 구멍을 향하는 광의 비율이 높아져, 광 취출 효율의 향상이 도모되고 있다.
본 발명의 일 형태에 따른 발광 다이오드는, 관통 전극이, 통전창의 외주와 광 사출 구멍을 활성층에 투영시킨 도형의 외주를 최단 거리로 각 점간을 연결하는 선분을 그대로 연장함으로써 투명막 상에 축소 투영되는 광 사출 구멍의 축소 투영 도형의 범위 내에 형성되어 있는 구성을 채용하였다. 그 결과, 활성층 중 광 사출 구멍에 겹치는 범위보다도 좁은 범위의 바로 아래 부분에서 발광하는 광의 양이 그 바로 아래 이외의 부분에서 발광하는 광의 양에 비하여 많아진다. 그 결과, 광 사출 구멍을 향하는 광의 비율이 더욱 높아져, 광 취출 효율의 한층 더한 향상이 도모되고 있다.
본 발명의 일 형태에 따른 발광 다이오드는, 관통 전극이 AuBe, AuZn 중 어느 하나로 이루어지는 구성을 채용하였다. 그 결과, 화합물 반도체층 및 반사층과의 접촉 저항이 낮아, 저전압 구동이 가능해진다.
본 발명의 일 형태에 따른 발광 다이오드는, 투명막이 SiO2, SiN, SiON, Al2O3, MgF2, TiO2, TiN, ZnO 중 어느 하나로 이루어지는 구성을 채용하였다. 그 결과, 반사층으로부터 반사시키는 광의 높은 투과성을 확보하여 고출력이 도모되고 있다.
본 발명의 일 형태에 따른 발광 다이오드는, 콘택트층이 전극막에 접촉하는 구성을 채용하였다. 그 결과, 오믹 전극의 접촉 저항을 낮춰서 저전압 구동이 가능해진다.
본 발명의 일 형태에 따른 발광 다이오드는, 메사형 구조부를 평면에서 보아 직사각형인 구성을 채용하였다. 그 결과, 제조 시의 웨트 에칭에 있어서의 이방성의 영향에 의해 에칭 깊이에 따라 메사 형상이 변화되는 것이 억제된다. 그로 인해, 메사부 면적의 제어가 용이하므로, 고정밀도의 치수 형상이 얻어지고 있다.
본 발명의 일 형태에 따른 발광 다이오드는, 메사형 구조부의 각 경사 측면이 기판의 오리엔테이션 플랫에 대하여 오프셋하여 형성되어 있는 구성을 채용하였다. 그 결과, 직사각형 메사형 구조부를 구성하는 4변에 대하여 기판 방위에 의한 이방성의 영향이 완화되고, 균등한 메사 형상·구배가 얻어지고 있다.
본 발명의 일 형태에 따른 발광 다이오드는, 메사형 구조부의 높이가 3 내지 7㎛이며, 평면에서 본 경사 측면의 폭이 0.5 내지 7㎛인 구성을 채용하였다. 그 결과, 수직 측면의 경우에 비하여 측면에 보호막 및 그 위의 전극막을 형성하기 쉽기 때문에 균일한 막 두께로 연속인 막이 형성된다. 그로 인해, 불연속인 막에 기인한 누설이나 통전 불량이 없고, 안정되고 고휘도인 발광이 담보되고 있다.
본 발명의 일 형태에 따른 발광 다이오드는, 광 사출 구멍이 평면에서 보아 원형 또는 타원인 구성을 채용하였다. 그 결과, 직사각형 등의 각을 갖는 구조에 비해 균일한 콘택트 영역을 형성하기 쉽고, 코너부에서의 전류 집중 등의 발생을 억제할 수 있다. 또한, 수광측에서의 파이버 등에의 결합에 적합하다.
본 발명의 일 형태에 따른 발광 다이오드는, 광 사출 구멍의 직경이 50 내지 150㎛인 구성을 채용하였다. 그 결과, 50㎛ 미만에서는 메사형 구조부에서의 전류 밀도가 높아지고, 저전류에서 출력이 포화되어버린다. 그 한편, 150㎛를 초과하면 메사형 구조부 전체에의 전류 확산이 곤란하기 때문에, 역시 출력은 포화된다는 문제가 회피되고 있다.
본 발명의 일 형태에 따른 발광 다이오드는, 전극막의 평탄부 상의 부분에 본딩 와이어를 갖는 구성을 채용하였다. 그 결과, 충분한 하중(및 초음파)을 걸 수 있는 평탄부에 와이어 본딩이 이루어져 있으므로, 접합 강도가 강한 와이어 본딩이 실현되고 있다.
본 발명의 발광 다이오드는, 활성층에 포함되는 발광층이 다중 양자 웰로 이루어지는 구성을 채용하였다. 그 결과, 웰층 내에 충분한 주입 캐리어가 감금됨으로써, 웰층 내의 캐리어 밀도가 높아진다. 그 결과, 발광 재결합 확률이 증대되어, 응답 속도가 높다.
본 발명의 일 형태에 따른 발광 다이오드의 제조 방법은, 지지 기판 상에, 금속으로 이루어지는 반사층과, 투명막과, 활성층 및 콘택트층을 순서대로 포함하는 화합물 반도체층을 순서대로 구비하고, 광 사출 구멍으로부터 광을 외부로 취출하는 발광 다이오드의 제조 방법이며, 성장용 기판 상에, 콘택트층 및 활성층을 순서대로 포함하는 화합물 반도체층을 형성하는 공정과, 화합물 반도체층 상에, 투명막과, 해당 투명막 내이며 평면에서 보아 형성 예정의 상기 광 사출 구멍과 겹치는 범위 내에, 화합물 반도체층 및 반사층에 접촉하도록 관통 설치된 관통 전극을 형성하는 공정을 갖는 구성을 채용하였다. 그 결과, 전극막 중 통전창을 매립한 부분과 관통 전극 사이에 전류가 집중된다. 이에 의해, 활성층 중 광 사출 구멍의 바로 아래 부분에서 발광하는 광의 양이 그 바로 아래 이외의 부분에서 발광하는 광의 양에 비하여 많아진다. 그 결과, 광 사출 구멍을 향하는 광의 비율이 높아져, 광 취출 효율이 향상된 발광 다이오드를 제조할 수 있다.
본 발명의 발광 다이오드의 제조 방법에 의하면, 반사층 상에 지지 기판을 접합하는 공정과, 성장용 기판을 제거하는 공정을 갖는 구성을 채용하였다. 그 결과, 화합물 반도체층의 성장 기판으로서 통상 사용되는 GaAs 기판 등의 성장용 기판에 의한 광의 흡수를 회피하여, 발광 출력이 향상한 발광 다이오드를 제조할 수 있다.
본 발명의 일 형태에 따른 발광 다이오드의 제조 방법은, 화합물 반도체층을 웨트 에칭하여, 정상면을 향하여 수평 방향의 단면적이 연속적으로 작게 형성되어 이루어지는 메사형 구조부와 해당 메사형 구조부의 주위에 배치하는 평탄부를 형성하는 공정과, 메사형 구조부의 정상면에, 화합물 반도체층의 표면 일부를 노출시키는 통전창을 갖도록, 메사형 구조부 및 평탄부 상에 보호막을 형성하는 공정과, 통전창으로부터 노출된 화합물 반도체층의 표면에 직접 접촉함과 함께, 평탄부 상에 형성된 보호막의 일부를 적어도 덮고, 메사형 구조부의 정상면 상에 광 사출 구멍을 갖도록, 연속막인 전극막을 형성하는 공정을 갖는 구성을 채용하였다. 그 결과, 높은 광출력을 가짐과 함께 사출시킨 광을 광학 부품 등에 효율적으로 도입하는 것이 가능하다. 또한, 수직 측면의 경우에 비하여 경사 경사면에 보호막 및 그 위의 전극막을 형성하기 쉽기 때문에 균일한 막 두께로 연속인 막이 형성된다. 그로 인해, 불연속인 막에 기인한 누설이나 통전 불량이 없고, 안정되고 고휘도인 발광이 담보된 발광 다이오드를 제조할 수 있다. 종래의 이방성 드라이 에칭에 의해 필러 구조를 형성하면 측면이 수직으로 형성되지만, 웨트 에칭에 의해 메사형 구조부를 형성함으로써, 완만한 경사의 측면을 형성할 수 있다. 또한, 웨트 에칭에 의해 메사형 구조부를 형성함으로써, 종래의 드라이 에칭에 의해 필러 구조를 형성하는 경우에 비하여 형성 시간을 단축할 수 있다.
본 발명의 일 형태에 따른 발광 다이오드의 제조 방법은, 지지 기판 상에, 금속으로 이루어지는 반사층과, 투명막과, 활성층 및 콘택트층을 순서대로 포함하는 화합물 반도체층을 순서대로 구비하고, 광 사출 구멍으로부터 광을 외부로 취출하는 발광 다이오드의 제조 방법이며, 성장용 기판 상에, 콘택트층 및 활성층을 순서대로 포함하는 화합물 반도체층을 형성하는 공정과, 화합물 반도체층 상에, 투명막과, 해당 투명막 내이며 평면에서 보아 형성 예정의 통전창에 겹치는 위치에, 화합물 반도체층 및 반사층에 접촉하도록 관통 설치된 관통 전극을 형성하는 공정을 갖는 구성을 채용하였다. 그 결과, 활성층 중 통전창의 바로 아래 부분에서 발광하는 광의 양이 그 바로 아래 이외의 부분에서 발광하는 광의 양에 비하여 많다. 그로 인해, 광 사출 구멍을 향하는 광의 비율이 높아져, 광 취출 효율이 향상된 발광 다이오드를 제조할 수 있다.
도 1은 본 발명의 제1 실시 형태인 발광 다이오드의 단면 모식도.
도 2는 본 발명의 제1 실시 형태인 발광 다이오드의 사시도.
도 3은 본 발명의 발광 다이오드 메사형 구조부의 경사 경사면의 단면을 나타내는 전자 현미경 사진.
도 4는 본 발명의 제1 실시 형태인 발광 다이오드의 관통 전극 및 통전창 근방의 확대 단면도.
도 5는 본 발명의 제1 실시 형태인 발광 다이오드의 활성층 단면 모식도.
도 6은 본 발명의 제2 실시 형태인 발광 다이오드의 관통 전극 및 통전창 근방의 확대 단면도.
도 7은 본 발명의 제3 실시 형태인 발광 다이오드의 단면 모식도.
도 8은 본 발명의 지지 기판에 사용하는 금속 기판의 제조 공정 일례를 도시하는 공정 단면도.
도 9는 본 발명의 제1 실시 형태의 발광 다이오드의 제조 방법을 설명하기 위한 단면 모식도.
도 10a는 본 발명의 제1 실시 형태의 발광 다이오드의 제조 방법의 일례를 도시하는 공정 단면도.
도 10b는 본 발명의 제1 실시 형태의 변형예의 발광 다이오드의 제조 방법의 일례를 도시하는 공정 단면도.
도 11은 본 발명의 제1 실시 형태의 발광 다이오드의 제조 방법의 일례를 도시하는 공정 단면도.
도 12는 본 발명의 제1 실시 형태의 발광 다이오드의 제조 방법의 일례를 도시하는 공정 단면도.
도 13은 웨트 에칭의 에칭 시간에 대한 깊이 및 폭의 관계를 나타내는 그래프.
도 14는 본 발명의 제1 실시 형태의 발광 다이오드의 보호막의 통전창을 설명하기 위한 평면도.
도 15는 종래의 발광 다이오드의 단면도.
이하, 본 발명을 적용한 발광 다이오드 및 그 제조 방법에 대해서, 도면을 사용하여 그 구성을 설명한다. 또한, 이하의 설명에서 사용하는 도면은, 특징을 이해하기 쉽게 하기 위하여 편의상 특징이 되는 부분을 확대하여 나타내고 있는 경우가 있고, 각 구성 요소의 치수 비율 등은 실제와 동일하다고는 할 수 없다. 또한, 이하의 설명에 있어서 예시되는 재료, 치수 등은 일례이며, 본 발명은 그들에 한정되는 것이 아니라, 그 요지를 변경하지 않는 범위에서 적절히 변경하여 실시하는 것이 가능하다.
또한, 본 발명의 효과를 손상시키지 않는 범위에서 이하에 기재하고 있지 않은 층을 구비해도 된다.
〔발광 다이오드(제1 실시 형태)〕
도 1에, 본 발명을 적용한 발광 다이오드의 일례의 단면 모식도이다. 도 2는, 도 1에서 나타낸 발광 다이오드를 포함하는 웨이퍼 상에 형성된 발광 다이오드의 사시도이다.
이하에, 도 1 및 도 2를 참조하여, 본 발명을 적용한 일 실시 형태의 발광 다이오드에 대하여 상세하게 설명한다.
도 1에 도시하는 발광 다이오드(100)는, 지지 기판(1) 상에 금속으로 이루어지는 반사층(2)과, 투명막(30)과, 활성층(4) 및 콘택트층(5)을 순서대로 포함하는 화합물 반도체층(20)(도 4 참조)을 순서대로 구비하고, 광 사출 구멍(9b)으로부터 광을 외부로 사출하는 발광 다이오드이다. 당해 발광 다이오드는, 그 상부에 평탄부(6)와, 경사 측면(7a) 및 정상면(7b)을 갖는 메사형 구조부(7)를 구비한다. 평탄부(6) 및 메사형 구조부(7)는 각각, 적어도 일부는 보호막(8), 전극막(9)에 의해 순서대로 덮여져 이루어진다. 메사형 구조부(7)는 적어도 활성층(4)의 일부를 포함하는 것이고, 경사 측면(7a)은 웨트 에칭에 의해 형성되어 이루어짐과 함께 정상면(7b)을 향하여 수평 방향의 단면적이 연속적으로 작게 형성되어 이루어진다. 보호막(8)은, 평탄부(6)의 적어도 일부와, 메사형 구조부(7)의 경사 측면(7a)과, 메사형 구조부(7)의 정상면(7b)의 주연 영역(7ba)을 덮는다. 보호막(8)은 또한, 평면에서 보아 주연 영역(7ba)의 내측이며 또한 광 사출 구멍(9b)의 주위에 배치하여, 화합물 반도체층(20)(콘택트층(5))의 표면의 일부를 노출시키는 통전창(8b)을 갖는다. 전극막(9)은 통전창(8b)으로부터 노출된 화합물 반도체층(20)(콘택트층(5))의 표면과 접촉한다. 게다가 전극막(9)은 평탄부(6) 상에 형성된 보호막(8)의 일부를 적어도 덮고, 메사형 구조부(7)의 정상면(7b) 상에 광 사출 구멍(9b)을 갖도록 형성된 연속막이다. 투명막(30)은 반사층(2)과 화합물 반도체층(20) 사이에 형성된다. 투명막(30) 내이며 평면에서 보아 광 사출 구멍(9b)에 겹치는 범위 내에, 화합물 반도체층(20) 및 반사층(2)에 접촉하도록, 관통 전극(31)이 관통 설치되어 있다. 또한, 반사층(2)과 활성층(4) 사이에 접합(콘택트)층(3)이 형성되어 있다.
본 실시 형태의 발광 다이오드 메사형 구조부(7)는, 평면에서 보아 직사각형이며, 전극막(9)의 광 사출 구멍(9b)은 평면에서 보아 원형이다. 메사형 구조부(7)를 평면에서 보았을 때는 직사각형에 한정되지 않고, 또한, 광 사출 구멍(9b)을 평면에서 보았을 때도 원형에 한정되지 않는다.
메사형 구조부(7)의 전극막 상에, 측면으로부터의 광의 누설을 방지하기 위한 광 누설 방지막(16)을 구비하고 있다.
또한, 기판(1)의 하면측에는 이면 전극(40)을 구비하고 있다.
본 발명의 발광 다이오드는, 도 2에 도시하는 바와 같이, 웨이퍼 형상의 기판 상에 다수의 발광 다이오드(100)를 제작한 후, 각 발광 다이오드마다 스트리트(절단 예정 라인)(21)(일점쇄선(22)은 스트리트(21)의 길이 방향의 중심선)를 따라 절단함으로써 제조할 수 있다. 즉, 일점쇄선(22)을 따라 스트리트(21)의 부분에 레이저나 블레이드 등을 대는 것에 의해, 각 발광 다이오드마다 절단하여 개편화할 수 있다.
메사형 구조부(7)는, 평탄부(6)에 대하여 상방으로 돌출된 구조이며, 경사 측면(7a)과 정상면(7b)을 갖는다. 도 1에서 나타낸 예의 경우, 경사 측면(7a)은 활성층(4)의 전체층 및 콘택트층(5)의 경사 단면을 포함하고, 경사 측면(7a) 상에 보호막(8), 전극막(표면 전극막)(9), 광 누설 방지막(16)이 순서대로 설치되어 있다. 또한, 정상면(7b)은 콘택트층(5)의 표면을 포함하고, 정상면(7b) 상에 보호막(8)(참조 부호 8ba 및 참조 부호 8d의 부분)과, 전극막(9)(참조 부호 9ba, 9bb 및 9d의 부분)이 형성되어 있다.
또한, 본 발명의 메사형 구조부(7)의 내부에는, 콘택트층(5)과, 활성층(4)의 적어도 일부가 포함된다.
도 1에서 나타낸 예의 경우, 메사형 구조부(7)의 내부에는, 콘택트층(5)과, 활성층(4)의 전체층이 포함된다. 메사형 구조부(7)의 내부에는, 활성층(4)의 일부만이 포함되어도 된다. 활성층(4)의 전체층이 메사형 구조부(7)의 내부에 포함되는 것이 바람직하다. 활성층(4)에서 발광한 광을 모두 메사형 구조부 내에서 발생하게 되어, 광 취출 효율이 향상하기 때문이다.
또한, 메사형 구조부(7)는, 그 경사 측면(7a)이 웨트 에칭에 의해 형성되어 이루어진다. 또한, 메사형 구조부(7)는, 지지 기판(1) 측으로부터 정상면(7b)을 향하여 수평 방향의 단면적이 연속적으로 작게 형성되어 이루어진다. 경사 측면(7a)은 웨트 에칭에 의해 형성된 것이므로, 정상면 측에서 지지 기판(1) 측으로 경사가 완만하게 형성되어 이루어진다. 메사형 구조부(7)의 높이 h는 3 내지 7㎛이며, 평면에서 본 경사 측면(7a)의 폭 w가 0.5 내지 7㎛인 것이 바람직하다. 또한, 높이 h는 5 내지 7㎛인 것이 보다 바람직하다. 또한, 폭 w가 3 내지 7㎛인 것이 보다 바람직하고, 4 내지 6㎛인 것이 더욱 바람직하다. 메사형 구조부(7)의 측면이 수직 또는 급경사가 아니고, 완만한 경사이기 때문에, 보호막이나 전극용 금속막을 균일한 막 두께로 형성하는 것이 용이하게 되고, 불연속인 막이 될 우려가 없으며, 그로 인해, 불연속인 막에 기인한 누설이나 통전 불량이 없고, 안정되고 고휘도인 발광이 담보되기 때문이다.
또한, 높이가 7㎛를 초과할 때까지 웨트 에칭을 행하면, 경사 측면이 오버행 형상(역테이퍼 형상)으로 되기 쉬워지므로 바람직하지 않다. 오버행 형상(역테이퍼 형상)에서는 보호막이나 전극막을 균일한 막 두께로 불연속 개소 없이 형성하는 것이 수직 측면의 경우보다도 더욱 곤란해지기 때문이다.
또한, 본 명세서에 있어서, 높이 h란, 평탄부(6) 상의 보호막을 개재하여 형성된 전극막(9)(참조 부호 9c 부분)의 표면으로부터, 보호막(8)의 참조 부호 8ba 부분을 덮는 전극막(9)(참조 부호 9ba 부분)의 표면까지의 수직 방향의 거리(도 1 참조)를 말한다. 또한, 폭 w란, 보호막(8)의 참조 부호 8ba 부분을 덮는 전극막(9)(참조 부호 9ba 부분)의 에지로부터 그 에지에 연결된 경사 측면의 전극막(9)(참조 부호 9a 부분)의 가장 아래의 에지 수평 방향 거리(도 1 참조)를 말한다.
도 3은, 메사형 구조부(7) 근방의 단면 전자 현미경 사진이다.
도 3에서 나타낸 예의 층 구성은, 콘택트층이 Al0.3Ga0.7As로 이루어지고, 층 두께가 3㎛인 점 이외는, 후술하는 실시예와 마찬가지의 구성이다.
본 발명의 메사형 구조부는 웨트 에칭에 의해 형성되어 이루어지므로, 그 정상면측에서 기판측으로 갈수록(도면에서 하방으로 갈수록), 메사형 구조부의 수평 단면 적(또는, 폭 또는 직경)의 증대율이 커지도록 형성되어 있다. 이 형상에 의해 메사형 구조부가 드라이 에칭이 아니고, 웨트 에칭에 의해 형성된 것인 것을 판별할 수 있다.
도 3에서 나타낸 예에서는, 높이 h는 7㎛이며, 폭 w는 3.5 내지 4.5㎛이었다.
메사형 구조부(7)는, 평면에서 보아 직사각형인 것이 바람직하다. 제조 시의 웨트 에칭에 있어서의 이방성의 영향으로 에칭 깊이에 의해 메사 형상이 변화되는 것이 억제되고, 메사형 구조부의 각 면의 면적의 제어가 용이하므로, 고정밀도의 치수 형상이 얻어지기 때문이다.
발광 다이오드에 있어서의 메사형 구조부(7)의 위치는, 도 1 및 도 2에 도시하는 바와 같이, 소자의 소형화를 위해서는 발광 다이오드의 장축 방향의 한쪽으로 치우쳐 있는 것이 바람직하다. 평탄부(6)는 본딩 와이어(도시하지 않음)를 부착하는 데에 필요로 하는 넓이가 필요하기 때문에, 좁게 하기에는 한계가 있다. 메사형 구조부(7)를 다른 한쪽에 치우치게 하는 것에 의해, 평탄부(6)의 범위를 최소화할 수 있고, 소자의 소형화를 도모할 수 있기 때문이다.
평탄부(6)는 메사형 구조부(7)의 주위에 배치하는 부분이다. 본 발명에서는, 충분한 하중 및/또는 초음파를 가하는 것이 가능한 전극막의 평탄부에 위치하는 부분에와이어 본딩이 이루어지므로, 접합 강도가 강한 와이어 본딩을 실현할 수 있다.
평탄부(6)에는, 보호막(8), 전극막(표면 전극막)(9)이 순서대로 형성되어 있고, 전극막(9) 상에는 본딩 와이어(도시하지 않음)가 부착된다. 평탄부(6)의 보호막(8) 바로 아래에 배치하는 재료는, 메사형 구조부(7)의 내부 구성에 의해 결정된다.
보호막(8)은 메사형 구조부(7)의 경사 측면(7a)을 덮는 부분(8a)과, 평탄부(6)의 적어도 일부를 덮는 부분(8c)(메사형 구조부(7)를 사이에 두고 반대측의 평탄부를 덮는 부분(8cc)도 포함함)과, 메사형 구조부(7)의 정상면(7b)의 주연 영역(7ba)을 덮는 부분(8ba)과, 상기 정상면(7b)의 중앙 부분을 덮는 부분(8d)을 포함한다. 보호막(8)은 평면에서 보아 주연 영역(7ba)의 내측에 콘택트층(5)의 표면 일부를 노출시키는 통전창(8b)을 갖는다.
본 실시 형태의 통전창(8b)은, 메사형 구조부(7)의 정상면(7b)에 있어서 콘택트층(5)의 표면 중, 주연 영역(7ba) 아래에 위치하는 부분(8ba)과 중앙 부분을 덮는 부분(8d) 아래에 위치하는 부분 사이의 직경이 상이한 2개의 동심원간의 영역(환상 영역)을 노출시킨다.
통전창(8b)의 형상에 제한은 없다. 환상이 아니어도 되고, 연속되는 것이 아니고 이산되는 복수의 영역을 포함해도 된다.
보호막(8)의 제1 기능은 발광이 발생하는 영역 및 광을 취출하는 범위를 좁게 하기 위해서, 표면 전극막(9)의 하층에 배치하고, 표면 전극막(9) 중, 화합물 반도체층(20)에 접촉하여 화합물 반도체층(20)과의 사이의 전류 유입 또는 유출을 정상면의 통전창(8b) 부분에 제한하는 것이다. 즉, 보호막(8)을 형성한 후, 보호막(8)을 포함하는 전체면에 표면 전극막을 형성하고, 그 후, 표면 전극막을 패터닝하지만, 보호막(8)을 형성한 부분에 대해서는 표면 전극막을 제거하지 않아도 전류가 흐르는 일은 없다. 전류를 흘리고 싶은 곳에 보호막(8)의 통전창(8b)을 형성한다.
따라서, 제1 기능을 갖게 하도록, 메사형 구조부(7)의 정상면(7b)의 일부에 통전창(8b)을 형성하는 구성이라면, 통전창(8b)의 형상이나 위치는 도 1과 같은 형상이나 위치에 한정되지 않는다.
제1 기능은 필수적인 기능인데 반해, 보호막(8)의 제2 기능은 필수적인 기능은 아니지만. 도 1에 도시하는 보호막(8)의 경우, 제2 기능으로서, 평면에서 보아 표면 전극막(9)의 광 사출 구멍(9a) 내의 콘택트층(5)의 표면에 배치하여, 보호막(8) 너머로 광을 취출할 수 있고, 또한, 광을 취출하는 콘택트층(5)의 표면을 보호하는 것이다.
또한, 후술하는 제2 실시 형태에서는, 광 사출 구멍 아래에 보호막을 갖지 않고, 보호막을 통하지 않고 광 사출 구멍(9b)으로부터 직접, 광을 취출하는 구성이며, 제2 기능을 갖지 않는다.
보호막(8)의 재료로서는 절연층으로서 공지된 것을 사용할 수 있다. 안정된 절연막의 형성이 용이하다는 것 때문에, 실리콘 산화막이 바람직하다.
또한, 본 실시 형태에서는, 이 보호막(8)(8d) 너머로 광을 취출하므로, 보호막(8)은 투광성을 가질 필요가 있다.
또한, 보호막(8)의 막 두께는, 0.3 내지 1㎛가 바람직하고, 0.5 내지 0.8㎛가 보다 바람직하다. 0.3㎛ 미만에서는 절연이 충분하지 않기 때문이며, 1㎛를 초과하면 형성하는 데 시간이 너무 걸리기 때문이다.
여기서, 보호막의 막 두께란, 지지 구조부의 상면이나 메사형 구조부의 정상면 등의 평탄 부분에 있어서의 막 두께이다.
전극막(표면 전극막)(9)은, 보호막(8) 중 경사 측면(7a)을 덮는 부분(8a)을 덮는 부분(9a)과, 보호막(8) 중 평탄부(6)의 적어도 일부를 덮는 부분(8c)을 덮는 부분(9c)과, 보호막(8) 중 메사형 구조부(7)의 정상면(7b)의 주연 영역(7ba)을 덮는 부분(8ba)의 부분을 덮는 부분(9ba)과, 보호막(8)의 통전창(8b)을 매립하는 부분(9bb)(이하 적절히, 「콘택트 부분」이라고 함)과, 메사형 구조부(7)의 정상면(7b)에 있어서 보호막(8) 중 정상면(7b)의 중앙 부분을 덮는 부분(8d)의 외주연부를 덮는 부분(9d)을 포함한다.
전극막(표면 전극막)(9)의 제1 기능은 전류를 흘리기 위한 전극으로서의 기능이며, 제2 기능은 발광한 광이 사출되는 범위를 제한하는 것이다. 도 1에서 나타낸 예의 경우, 제1 기능은 콘택트 부분(9bb)이 담당하고, 제2 기능은 중앙 부분을 덮는 부분(8d)의 외주연부를 덮는 부분(9d)이 담당하고 있다.
제2 기능에 대해서는 비투광성의 보호막을 사용함으로써, 그 보호막에 담당시키는 구성이어도 된다.
전극막(9)은 평탄부(6)의 보호막(8) 전체를 덮고 있어도 되고, 그 일부를 덮어도 상관없다. 본딩 와이어를 적절하게 설치하기 위해서는 가능한 한 광범위를 덮고 있는 것이 바람직하다. 비용 저감의 관점에서, 도 2에 도시하는 바와 같이, 각 발광 다이오드마다 절단할 때의 스트리트(21)에는 전극막을 덮지 않는 것이 바람직하다.
이 전극막(9)은 메사형 구조부(7)의 정상면(7b)에 있어서 콘택트 부분(9bb)에서만 콘택트층(5)에 접촉하고 있다. 그로 인해, 발광 다이오드의 내부를 흘러 온 전류는 콘택트부(9bb)를 개재해서만 흐른다.
전극막(9)의 재료로서는, 콘택트층에 대하여 양호한 오믹 콘택트가 얻어지는 공지된 전극 재료를 사용할 수 있다. 예를 들어, n형 전극으로 하는 경우에는, AuGe층과 Ni층과 Au층이 순서대로 형성된 층 구조(AuGe/Ni/Au)를 사용할 수 있다.
또한, 전극막(9)의 막 두께는, 0.5 내지 2.0㎛가 바람직하고, 1.2 내지 1.8㎛가 보다 바람직하다. 0.5㎛ 미만에서는 균일 또한 양호한 오믹 콘택트를 얻는 것이 곤란함과 함께, 본딩 시의 강도, 두께가 불충분하기 때문이며, 2.0㎛를 초과하면 너무 비용이 들기 때문이다.
여기서, 전극막의 막 두께란, 지지 구조부의 상면이나 메사형 구조부의 정상면 등의 평탄 부분에 있어서의 막 두께이다.
투명막(30)은 반사층(2)과 화합물 반도체층(20) 사이에 형성되어 있다.
투명막(30)을 구성하는 재료로서는 투광성을 갖고, 관통 전극(31)보다도 도전성이 낮은 재료라면, 제한은 없다. 예를 들어, SiO2, SiN, SiON, Al2O3, MgF2, TiO2, TiN, ZnO를 사용할 수 있다.
또한, 투명막(30)의 막 두께는 관통 전극의 막 두께로 결정된다. 후술하는 바와 같이, 관통 전극(31)의 막 두께는 0.05 내지 2㎛로 하는 것이 바람직하므로, 투명막(30)의 막 두께로서도 0.05 내지 2㎛로 하는 것이 바람직하다.
관통 전극(31)은, 투명막(30) 내이며 평면에서 보아 광 사출 구멍(9b)에 겹치는 범위(R2(도 4 참조)) 내에, 화합물 반도체층(20) 및 반사층(2)에 접촉하도록 관통 설치되어 있다. 관통 전극(31)이 이 범위 내에 배치되면, 전극막(9) 중 통전창을 매립한 부분(콘택트 부분(9bb))과 관통 전극(31) 사이에 전류가 집중하게 된다. 그것에 의해, 활성층 중 광 사출 구멍(9b)에 겹치는 범위의 바로 아래 부분에서 발광하는 광의 양이 그 바로 아래 이외의 부분에서 발광하는 광의 양에 비하여 많아진다. 그 결과, 광 사출 구멍을 향하는 광의 비율이 높아져, 광 취출 효율의 향상이 도모되고 있다.
또한, 관통 전극(31)은, 통전창(8b)의 외주와 광 사출 구멍(9b)을 활성층(4)에 투영시킨 도형의 외주를 최단 거리로 각 점간을 연결하는 선분을 그대로 연장함으로써 투명막(30) 상에 축소 투영되는 광 사출 구멍(9b)의 축소 투영 도형의 범위(R4(도 4 참조)) 내에 형성되어 있는 것이 바람직하다. 관통 전극(31)이 이 범위 내에 배치되면, 활성층 중 광 사출 구멍과 겹치는 범위(9b)보다도 좁은 범위(R5(도 4 참조))의 바로 아래 부분에서 발광하는 광의 양이 그 바로 아래 이외의 부분에서 발광하는 광의 양에 비하여 많아진다. 그 결과, 광 사출 구멍을 향하는 광의 비율이 더욱 높아져, 광 취출 효율의 한층 더한 향상이 도모되고 있다.
관통 전극(31)의 형상은 특별히 제한은 없고, 이산적으로 배치하는 복수의 전극으로 구성되어도 된다.
관통 전극(31)을 구성하는 금속 재료로서는 접합(콘택트)층(5)에 오믹 콘택트할 수 있는 재료라면, 제한은 없다. 예를 들어, AuBe, AuZn 중 어느 하나를 사용할 수 있다.
또한, 관통 전극(31)의 막 두께로서는, 0.05 내지 2㎛로 하는 것이 바람직하다. 0.05㎛ 미만에서는 관통 전극의 작성이 곤란하고, 2㎛를 초과하면 비용이 증대하기 때문이다.
도 4에, 도 1에 도시한 발광 다이오드의 관통 전극(31) 및 통전창(8b) 근방의 확대 단면도를 도시한다. 도 4를 사용하여, 도 4에 도시한 단면에 있어서의, 관통 전극(31)의 평면상의 배치 관계에 대하여 설명한다.
도 4에 있어서, R1은, 통전창(8b)의 외주의 내측(통전창(8b) 및 통전창(8b)으로 둘러싸인 범위 S(도 1 참조))을 나타낸다. R2는, 광 사출 구멍(9b)의 범위(확대)를 나타낸다. R3은, 광 사출 구멍(9b)을 활성층(4)에 투영시킨 도형의 외주 내측을 나타낸다. R3은 R2와 동일한 크기이다. R4는, 통전창(8b)의 외주(점 P는 외주상의 1점)와 광 사출 구멍(9b)을 활성층(4)에 투영시킨 도형의 외주(점 Q는 외주상의 1점. 또한, 점 Q는 활성층(9)의 두께 분, 임의성이 있지만, 어느 위치에 있어서도 본 발명의 효과는 얻어짐)를 최단 거리로 각 점간(그 중 하나가 PQ간)을 연결하는 선분을 그대로 연장함으로써 투명막(30) 상에 축소 투영되는 광 사출 구멍(9b)의 축소 투영 도형의 범위를 나타낸다. R5는, 관통 전극(31)이 실제로 형성되어 있는 범위를 나타낸다.
도 4에 있어서, 관통 전극(31)은 평면에서 보아, R4의 범위 내인, R5의 범위를 매립하도록 형성되어 있다.
관통 전극(31)이 이 범위에 형성되어 있음으로써, 전극막(9)의 콘택트 부분(9bb)(통전창(8b)을 매립하고 있는 부분)과 관통 전극(31)을 연결하는 범위에 전류가 집중된다. 이에 의해, 활성층(4) 중 T-T와 Q-Q 사이에 배치하는 부분에서 발광하는 광의 양이 이 부분 이외에서 발광하는 광의 양보다도 많아진다. 이에 의해, 광 사출 구멍(9b)의 바로 아래에서 발광하는 광의 양이 그 이외에서 발광하는 광의 양보다도 현저히 많아진다. 그 결과, 광 사출 구멍(9b)으로부터 사출되는 광의 비율이 많아져, 광 취출 효율이 향상된다.
도 1에 도시하는 바와 같이, 활성층에서 발광한 광이 메사형 구조부(7)의 측면으로부터 소자 밖으로 누설되는 것을 방지하는 광 누설 방지막(16)을 구비해도 된다.
광 누설 방지막(16)의 재료로서는 공지된 반사 재료를 사용할 수 있다. 예를 들어, 전극막(9)의 재료로서 AuGe/Ni/Au를 사용한 경우에는, 동일한 AuGe/Ni/Au를 사용할 수 있다.
본 실시 형태에 있어서는, 광 사출 구멍(9b) 아래에 보호막(8d)(8)이 형성되어 있고, 메사형 구조부(7)의 정상면에 있어서 보호막(8d)(8)을 개재하여 광 사출 구멍(9b)으로부터 광을 취출하는 구성이다.
광 사출 구멍(9b)의 형상은, 평면에서 보아 원형 또는 타원인 것이 바람직하다. 직사각형 등의 각을 갖는 구조에 비해 균일한 콘택트 영역을 형성하기 쉽고, 코너부에서의 전류 집중 등의 발생을 억제할 수 있다. 또한, 수광측에서의 파이버 등에의 결합에 적합하기 때문이다.
광 사출 구멍(9b)의 직경은, 50 내지 150㎛인 것이 바람직하다. 50㎛ 미만에서는 사출부에서의 전류 밀도가 높아지고, 저전류에서 출력이 포화되어버리는 한편, 150㎛를 초과하면 사출부 전체에의 전류 확산이 곤란하기 때문에, 주입 전류에 대한 발광 효율이 저하되기 때문이다.
지지 기판(1)의 재료로서는, 금속, Ge, Si, GaP, GaInP, SiC 등을 사용할 수 있다. Ge 기판, Si 기판은 저렴하고 내습성이 우수하다는 이점이 있다. GaP, GaInP, SiC 기판은, 발광부와 열팽창 계수가 가깝고, 내습성이 우수하고, 열전도성이 좋다는 이점이 있다. 금속 기판은 비용면, 기계 강도, 방열성의 관점에서 우수하다. 또한, 후술하는 바와 같이, 복수의 금속층(금속판)을 적층한 구조로 함으로써, 금속 기판 전체로서 열팽창 계수를 조정할 수 있다는 이점이 있다.
지지 기판(1)으로서 금속 기판을 사용하는 경우, 복수의 금속층(금속판)을 적층한 구조로 할 수 있다.
복수의 금속층(금속판)을 적층한 구조로 하는 경우, 2종류의 금속층이 교대로 적층되어 이루어지는 것이 바람직하다. 특히, 이 2종류의 금속층(예를 들어, 이들을 제1 금속층, 제2 금속층이라고 함)의 층수는 합해서 홀수로 하는 것이 바람직하다.
예를 들어, 제2 금속층을 제1 금속층 사이에 끼운 금속 기판으로 한 경우, 금속 기판의 휨이나 깨짐의 관점에서, 제2 금속층으로서 화합물 반도체층보다 열팽창 계수가 작은 재료를 사용할 때에는, 제1 금속층을 화합물 반도체층보다 열팽창 계수가 큰 재료로 이루어지는 것을 사용하는 것이 바람직하다. 금속 기판 전체로서의 열팽창 계수가 화합물 반도체층의 열팽창 계수에 가까운 것으로 되기 때문에, 화합물 반도체층과 금속 기판을 접합할 때의 금속 기판의 휨이나 깨짐을 억제할 수 있고, 발광 다이오드의 제조 수율을 향상시킬 수 있기 때문이다. 마찬가지로, 제2 금속층으로서 화합물 반도체층보다 열팽창 계수가 큰 재료를 사용할 때는, 제1 금속층을 화합물 반도체층보다 열팽창 계수가 작은 재료로 이루어지는 것을 사용하는 것이 바람직하다. 금속 기판 전체로서의 열팽창 계수가 화합물 반도체층의 열팽창 계수에 가까운 것으로 되기 때문에, 화합물 반도체층과 금속 기판을 접합할 때의 금속 기판의 휨이나 깨짐을 억제할 수 있고, 발광 다이오드의 제조 수율을 향상시킬 수 있기 때문이다.
이상의 관점에서는, 2종류의 금속층은 어느 쪽이 제1 금속층이어도 제2 금속층이어도 상관없다.
2종류의 금속층으로서는, 예를 들어 은(열팽창 계수=18.9ppm/K), 구리(열팽창 계수=16.5ppm/K), 금(열팽창 계수=14.2ppm/K), 알루미늄(열팽창 계수=23.1ppm/K), 니켈(열팽창 계수=13.4ppm/K) 및 이들의 합금 중 어느 하나로 이루어지는 금속층과, 몰리브덴(열팽창 계수=5.1ppm/K), 텅스텐(열팽창 계수=4.3ppm/K), 크롬(열팽창 계수=4.9ppm/K) 및 이들의 합금 중 어느 하나로 이루어지는 금속층의 조합을 사용할 수 있다.
적합한 예로서는, Cu/Mo/Cu의 3층으로 이루어지는 금속 기판을 들 수 있다. 상기한 관점에서는 Mo/Cu/Mo의 3층으로 이루어지는 금속 기판이어도 마찬가지의 효과가 얻어지지만, Cu/Mo/Cu의 3층으로 이루어지는 금속 기판은, 기계적 강도가 높은 Mo를 가공하기 쉬운 Cu 사이에 끼운 구성이므로, Mo/Cu/Mo의 3층으로 이루어지는 금속 기판보다도 절단 등의 가공이 용이하다는 이점이 있다.
금속 기판 전체로서의 열팽창 계수는 예를 들어, Cu(30㎛)/Mo(25㎛)/Cu(30㎛)의 3층으로 이루어지는 금속 기판에서는 6.1ppm/K이며, Mo(25㎛)/Cu(70㎛)/Mo(25㎛)의 3층으로 이루어지는 금속 기판에서는 5.7ppm/K로 된다.
또한, 방열의 관점에서는, 금속 기판을 구성하는 금속층은 열전도율이 높은 재료로 이루어지는 것이 바람직하다. 이에 의해, 금속 기판의 방열성을 높게 하고, 발광 다이오드를 고휘도로 발광시킬 수 있음과 함께, 발광 다이오드의 수명을 장수명화할 수 있기 때문이다.
예를 들어, 은(열전도율=420W/m·K), 구리(열전도율=398W/m·K), 금(열전도율=320W/m·K), 알루미늄(열전도율=236W/m·K), 몰리브덴(열전도율=138W/m·K), 텅스텐(열전도율=174W/m·K) 및 이들의 합금 등을 사용하는 것이 바람직하다.
그들 금속층의 열팽창 계수가 화합물 반도체층의 열팽창 계수와 대략 동일한 재료로 이루어지는 것이 더욱 바람직하다. 특히, 금속층의 재료가, 화합물 반도체층의 열팽창 계수의 ±1.5ppm/K 이내인 열팽창 계수를 갖는 재료인 것이 바람직하다. 이에 의해, 금속 기판과 화합물 반도체층의 접합시의 발광부에의 열에 의한 스트레스를 작게 할 수 있다. 그리고 그 결과, 금속 기판을 화합물 반도체층과 접속시켰을 때의 열에 의한 금속 기판의 깨짐을 억제할 수 있고, 발광 다이오드의 제조 수율을 향상시킬 수 있다.
금속 기판 전체로서의 열전도율은 예를 들어, Cu(30㎛)/Mo(25㎛)/Cu(30㎛)의 3층으로 이루어지는 금속 기판에서는 250W/m·K로 되고, Mo(25㎛)/Cu(70㎛)/Mo(25㎛)의 3층으로 이루어지는 금속 기판에서는 220W/m·K로 된다.
또한, 성장용 기판에 화합물 반도체층 등을 성장한 후에, 금속 기판을 접합하여 그 성장용 기판을 에칭액을 사용하여 제거할 때에 그 에칭액에 의한 열화를 피하기 위해서, 금속 기판의 상면 및 하면을 금속 보호막으로 덮는 것이 바람직하다. 또한 그 측면도 금속 보호막으로 덮는 것이 바람직하다.
금속 보호막의 재료로서는, 밀착성이 우수한 크롬, 니켈, 화학적으로 안정된 백금, 또는 금 중 적어도 어느 하나를 포함하는 금속으로 이루어지는 것인 것이 바람직하다.
금속 보호막은 밀착성이 좋은 니켈과 내약품이 우수한 금을 조합한 층으로 이루어지는 것이 최적이다.
금속 보호막의 두께는 특별히 제한은 없지만, 에칭액에 대한 내성과 비용 밸런스로부터, 0.2 내지 5㎛이다. 바람직하게는, 0.5 내지 3㎛가 적정한 범위이다. 고가인 금의 경우에는, 두께는 2㎛ 이하가 바람직하다.
반사층(2) 및 화합물 반도체층(20)(접합층(3), 활성층(4), 콘택트층(5))의 구조에는, 공지된 기능층을 적시 첨가할 수 있다. 예를 들어, 소자 구동 전류를 발광부의 전반에 평면적으로 확산시키기 위한 전류 확산층, 반대로 소자 구동 전류가 통류하는 영역을 제한하기 위한 전류 저지층이나 전류 협착층 등 공지의 층 구조를 설치할 수 있다.
도 5에 도시하는 바와 같이, 활성층(4)은, 하부 클래드층(11), 하부 가이드층(12), 발광층(13), 상부 가이드층(14), 상부 클래드층(15)이 순차 적층되어 구성되어 있다. 즉, 활성층(4)은 방사 재결합을 초래하는 캐리어(담체; carrier) 및 발광을 발광층(13)에 「감금하기」 위해서, 발광층(13)의 하측 및 상측에 대치하여 배치한 하부 클래드층(11), 하부 가이드층(12) 및 상부 가이드층(14), 상부 클래드층(15)을 포함하는, 소위, 더블 헤테로(영문 약칭: DH) 구조로 하는 것이 고강도의 발광을 얻는데 있어서 바람직하다.
도 5에 도시하는 바와 같이, 발광층(13)은 발광 다이오드(LED)의 발광 파장을 제어하기 위해서, 양자 웰 구조로 할 수 있다. 즉, 발광층(13)은 배리어층(장벽층이라고도 함)(18)을 양단에 갖는, 웰층(17)과 배리어층(18)의 다층 구조(적층 구조)로 할 수 있다.
발광층(13)의 층 두께는, 0.02 내지 2㎛의 범위인 것이 바람직하다. 발광층(13)의 전도형은 특별히 한정되는 것이 아니고, 언도핑, p형 및 n형 모두 선택할 수 있다. 발광 효율을 높이기 위해서는, 결정성이 양호한 언도핑 또는 3×1017㎝-3 미만의 캐리어 농도로 하는 것이 바람직하다.
웰층(17)의 재료로서는 공지된 웰층 재료를 사용할 수 있다. 예를 들어, AlGaAs, InGaAs, AlGaInP를 사용할 수 있다.
웰층(17)의 층 두께는, 3 내지 30㎚의 범위가 적합하다. 보다 바람직하게는, 3 내지 10㎚의 범위이다.
배리어층(18)의 재료로서는, 웰층(17)의 재료에 대하여 적합한 재료를 선택하는 것이 바람직하다. 배리어층(18)에서의 흡수를 방지하여 발광 효율을 높이기 위해서, 웰층(17)보다도 밴드 갭이 커지는 조성으로 하는 것이 바람직하다.
예를 들어, 웰층(17)의 재료로서 AlGaAs 또는 InGaAs를 사용한 경우에는 배리어층(18)의 재료로서 AlGaAs나 AlGaInP가 바람직하다. 배리어층(18)의 재료로서 AlGaInP를 사용한 경우, 결함을 만들기 쉬운 As를 포함하지 않으므로 결정성이 높고, 고출력에 기여한다.
웰층(17)의 재료로서(AlX1Ga1-X1)Y1In1-Y1P(0≤X1≤1, 0<Y1≤1)를 사용한 경우, 배리어층(18)의 재료로서 보다 Al 조성이 높은 (AlX4Ga1-X4)Y1In1-Y1P(0≤X4≤1, 0<Y1≤1, X1<X4) 또는 웰층(AlX1Ga1-X1)Y1In1-Y1P(0≤X1≤1, 0<Y1≤1)보다 밴드 갭 에너지가 커지는 AlGaAs를 사용할 수 있다.
배리어층(18)의 층 두께는, 웰층(17)의 층 두께와 동일하거나 또는 웰층(17)의 층 두께보다 두꺼운 것이 바람직하다. 터널 효과가 발생하는 층 두께 범위에서 충분히 두껍게 함으로써, 터널 효과에 의한 웰 층간에의 확대가 억제되어 캐리어의 감금 효과가 증대된다. 그로 인해, 전자와 정공의 발광 재결합 확률이 커져, 발광 출력의 향상을 도모할 수 있다.
웰층(17)과 배리어층(18)의 다층 구조에 있어서, 웰층(17)과 배리어층(18)을 교대로 적층하는 쌍의 수는 특별히 한정되는 것이 아니고, 2대 이상 40대 이하인 것이 바람직하다. 즉, 발광층(13)에는, 웰층(17)이 2 내지 40층 포함되어 있는 것이 바람직하다. 여기서, 발광층(13)의 발광 효율의 적합한 범위로서는, 웰층(17)이 5층 이상인 것이 바람직하다. 한편, 웰층(17) 및 배리어층(18)은 캐리어 농도가 낮기 때문에, 많은 쌍으로 하면 순방향 전압(VF)이 증대해버린다. 이로 인해, 40대 이하인 것이 바람직하고, 20대 이하인 것이 보다 바람직하다.
하부 가이드층(12) 및 상부 가이드층(14)은 도 5에 도시하는 바와 같이, 발광층(13)의 하면 및 상면에 각각 형성되어 있다. 구체적으로는, 발광층(13)의 하면에 하부 가이드층(12)이 형성되고, 발광층(13)의 상면에 상부 가이드층(14)이 형성되어 있다.
하부 가이드층(12) 및 상부 가이드층(14)의 재료로서는, 공지된 화합물 반도체 재료를 사용할 수 있다. 발광층(13)의 재료에 대하여 적합한 재료를 선택하는 것이 바람직하다. 예를 들어, AlGaAs, AlGaInP를 사용할 수 있다.
예를 들어, 웰층(17)의 재료로서 AlGaAs 또는 InGaAs를 사용함과 함께, 배리어층(18)의 재료로서 AlGaAs 또는 AlGaInP를 사용한 경우, 하부 가이드층(12) 및 상부 가이드층(14)의 재료로서는 AlGaAs 또는 AlGaInP가 바람직하다. 하부 가이드층(12) 및 상부 가이드층(14)의 재료로서 AlGaInP를 사용한 경우, 결함을 만들기 쉬운 As를 포함하지 않으므로 결정성이 높고, 고출력에 기여한다.
웰층(17)의 재료로서(AlX1Ga1-X1)Y1In1-Y1P(0≤X1≤1, 0<Y1≤1)를 사용한 경우, 가이드층(14)의 재료로서 보다 Al 조성이 높은 (AlX4Ga1-X4)Y1In1-Y1P(0≤X4≤1, 0<Y1≤1, X1<X4) 또는 웰층(AlX1Ga1-X1)Y1In1-Y1P(0≤X1≤1, 0<Y1≤1)보다 밴드 갭 에너지가 커지는 AlGaAs를 사용할 수 있다.
하부 가이드층(12) 및 상부 가이드층(14)은 각각, 하부 클래드층(11) 및 상부 클래드층(15)과 발광층(13)의 결함의 전반을 저감하기 위하여 형성되어 있다. 이로 인해, 하부 가이드층(12) 및 상부 가이드층(14)의 층 두께는 10㎚ 이상이 바람직하고, 20㎚ 내지 100㎚이 보다 바람직하다.
하부 가이드층(12) 및 상부 가이드층(14)의 전도형은 특별히 한정되는 것이 아니고, 언도핑, p형 및 n형 모두 선택할 수 있다. 발광 효율을 높이기 위해서는, 결정성이 양호한 언도핑 또는 3×1017㎝-3 미만의 캐리어 농도로 하는 것이 바람직하다.
하부 클래드층(11) 및 상부 클래드층(15)은 도 5에 도시하는 바와 같이, 하부 가이드층(12)의 하면 및 상부 가이드층(14)의 상면에 각각 형성되어 있다.
하부 클래드층(11) 및 상부 클래드층(15)의 재료로서는, 공지된 화합물 반도체 재료를 사용할 수 있다. 발광층(13)의 재료에 대하여 적합한 재료를 선택하는 것이 바람직하다. 예를 들어, AlGaAs, AlGaInP를 사용할 수 있다.
예를 들어, 웰층(17)의 재료로서 AlGaAs 또는 InGaAs를 사용하고, 배리어층(18)의 재료로서 AlGaAs 또는 AlGaInP를 사용한 경우, 하부 클래드층(11) 및 상부 클래드층(15)의 재료로서는 AlGaAs 또는 AlGaInP가 바람직하다. 하부 클래드층(11) 및 상부 클래드층(15)의 재료로서 AlGaInP를 사용한 경우, 결함을 만들기 쉬운 As를 포함하지 않으므로 결정성이 높고, 고출력에 기여한다.
웰층(17)의 재료로서 (AlX1Ga1-X1)Y1In1-Y1P(0≤X1≤1, 0<Y1≤1)를 사용한 경우, 클래드층(15)의 재료로서 보다 Al 조성이 높은 (AlX4Ga1-X4)Y1In1-Y1P(0≤X4≤1, 0<Y1≤1, X1<X4) 또는 웰층(AlX1Ga1-X1)Y1In1-Y1P(0≤X1≤1, 0<Y1≤1)보다 밴드 갭 에너지가 커지는 AlGaAs를 사용할 수 있다.
하부 클래드층(11)과 상부 클래드층(15)이란, 극성이 상이하게 구성되어 있다. 또한, 하부 클래드층(11) 및 상부 클래드층(15)의 캐리어 농도 및 두께는, 공지된 적합 한 범위를 사용할 수 있다. 발광층(13)의 발광 효율이 높아지도록 조건을 최적화하는 것이 바람직하다. 또한, 하부 및 상부 클래드층은 형성하지 않아도 된다.
또한, 하부 클래드층(11) 및 상부 클래드층(15)의 조성을 제어함으로써, 화합물 반도체층(20)의 휨을 저감시킬 수 있다.
콘택트층(5)은, 전극과의 접촉 저항을 저하시키기 위해서 형성되어 있다. 콘택트층(5)의 재료는, 발광층(13)보다 밴드 갭이 큰 재료인 것이 바람직하다. 또한, 콘택트층(5)의 캐리어 농도의 하한값은, 전극과의 접촉 저항을 저하시키기 위해서 5×1017㎝-3 이상인 것이 바람직하고, 1×1018㎝-3 이상이 보다 바람직하다. 캐리어 농도의 상한값은, 결정성의 저하가 일어나기 쉬워지는 2×1019㎝-3 이하가 바람직하다. 콘택트층(5)의 두께는, 0.05㎛ 이상이 바람직하다. 콘택트층(5)의 두께의 상한값은 특별히 한정되지 않지만, 에피택셜 성장에 관한 비용을 적정 범위로 하기 위해서, 10㎛ 이하로 하는 것이 바람직하다.
본 발명의 발광 다이오드는, 램프, 백라이트, 휴대 전화, 디스 플레이, 각종 패널류, 컴퓨터, 게임기, 조명 등의 전자 기기나, 그들의 전자 기기를 내장한 자동차 등의 기계 장치 등에 내장할 수 있다.
〔발광 다이오드(제2 실시 형태)〕
도 6에, 본 발명을 적용한 발광 다이오드의 변형예이며, 관통 전극(32) 및 통전창(8b) 근방의 확대 단면도를 도시한다.
제1 실시 형태에서는, 관통 전극(31)은 평면에서 보아 광 사출 구멍(9b)에 겹치는 범위(R2 또는 R3) 내(특히 R4 내)에 형성되어 있었지만, 제2 실시 형태에서는, 관통 전극(32)은 평면에서 보아 통전창(8b)에 겹치는 위치에 형성된 구성인 점이 상이하다.
관통 전극(32)의 형상은 특별히 제한은 없고, 이산적으로 배치하는 복수의 전극으로 구성되어도 된다.
도 6을 사용하여, 도 6에 나타낸 단면에 있어서의, 관통 전극(32)의 평면상의 배치 관계에 대하여 설명한다.
도 6에 있어서, R1은, 통전창(8b)의 외주의 내측(통전창(8b) 및 통전창(8b)으로 둘러싸인 범위 S(도 1 참조))을 나타내고, R2는, 광 사출 구멍(9b)의 범위(확대)를 나타내는 점은 도 4와 마찬가지이다. R6은, 통전창(8b)의 폭을 나타내는 것이고, 통전창(8b)에 겹치는 위치(범위)를 나타낸다. 점선은 그 범위를 나타내기 위해, 통전창(8b)의 외주 및 내주로부터 하방으로 내린 것이다. R7은, 관통 전극(32)이 실제로 형성되어 있는 범위를 나타낸다.
도 6에 도시하는 바와 같이, 관통 전극(32)은 투명막(2) 내이며 평면에서 보아 통전창(8b)에 겹치는 위치 R6에 형성되어 있다.
관통 전극(32)이 이 범위 내에 배치하면, 전극막(9) 중 통전창을 매립한 부분(콘택트 부분(9bb))과 관통 전극(32) 사이에 전류가 집중된다. 이 전류가 집중하는 부분은 광 사출 구멍(9b)의 바로 아래에 가까운 부분이다. 전류가 집중하는 부분은 발광량이 많아지기 때문에, 광 사출 구멍을 향하는 광의 비율은 높아지고, 광 취출 효율의 향상이 도모되고 있다.
〔발광 다이오드(제3 실시 형태)〕
도 7에, 본 발명을 적용한 제1 실시 형태의 발광 다이오드 변형예를 나타낸 단면 모식도를 나타낸다.
제1 실시 형태에 있어서는, 광 사출 구멍 아래에 보호막이 형성되어 있고, 메사형 구조부의 정상면에 있어서 보호막을 개재하여 광 사출 구멍으로부터 광을 취출하는 구성이었다. 제3 실시 형태는, 광 사출 구멍 아래에 보호막을 갖지 않고, 보호막을 통하지 않고 직접 광 사출 구멍(9b)으로부터 광을 취출하는 구성이다.
즉, 제3 실시 형태에 따른 발광 다이오드(200)에서는, 보호막(28)은 평탄부(6)의 적어도 일부(28c)와, 메사형 구조부(7)의 경사 측면(7a)과, 메사형 구조부(7)의 정상면(7b)의 주연 영역(7ba)을 덮는다. 보호막(28)은 또한, 평면에서 보아 주연 영역(7ba)의 내측에 콘택트층(5)의 표면을 노출시키는 통전창(28b)을 갖는다. 전극막(29)은, 보호막(28)을 개재하여 평탄부(6)의 적어도 일부와, 보호막(28)을 개재하여 메사형 구조부(7)의 경사 측면(7a)과, 보호막(28)을 개재하여 메사형 구조부(7)의 정상면(7b)의 주연 영역(7ba)을 덮는다. 또한, 전극막(29)은, 메사형 구조부(7)의 정상면에 있어서 통전창(28b)으로부터 노출되는 콘택트층(5)의 표면 일부만을 덮어서 콘택트층(5)의 표면의 다른 부분(5a)을 노출시키는 광 사출 구멍(29b)을 갖는다.
도 7에 도시하는 바와 같이, 제2 실시 형태의 보호막(28)은 메사형 구조부(7)의 경사 측면(7a)을 덮는 부분(28a)과, 평탄부(6)의 적어도 일부를 덮는 부분(28c)(메사형 구조부(7)를 사이에 두고 반대측의 평탄부를 덮는 부분(28cc)도 포함함)과, 메사형 구조부(7)의 정상면(7b)의 주연 영역(7ba)을 덮는 부분(28ba)을 포함한다. 보호막(28)은 또한, 평면에서 보아 주연 영역(7ba)의 내측에 콘택트층(5)의 표면을 노출시키는 통전창(28b)을 갖는다. 즉, 통전창(28b)은 메사형 구조부(7)의 정상면(7b)에 있어서 콘택트층(5)의 표면 중, 주연 영역(7ba) 아래에 위치하는 부분 이외를 노출시킨다. 보호막(8) 상에 전극막(표면 전극막)(9)을 형성하지만, 전류를 흘리지 않는 부분에 보호막(8)을 형성하고 있다.
또한, 도 7에 도시하는 바와 같이, 제2 실시 형태의 전극막(표면 전극막)(29)은, 보호막(28) 중 경사 측면(7a)을 덮는 부분(28a)을 덮는 부분(29a)과, 보호막(28) 중 평탄부(6)의 적어도 일부를 덮는 부분(28c)을 덮는 부분(29c)과, 보호막(28) 중 메사형 구조부(7)의 정상면(7b)의 주연 영역(7ba)을 덮는 부분(28ba)의 부분을 덮는 부분(29ba)과, 메사형 구조부(7)의 정상면(7b)에 있어서 보호막(28) 중 참조 부호 28ba의 부분을 너머서 광 사출 구멍(29b)을 개구하도록 콘택트층(5)을 덮는 부분(29bb)을 포함한다.
제2 실시 형태의 전극막(표면 전극막)(29)에서는, 부분(29bb)이 상기한 제1 기능 및 제2 기능 양쪽을 담당하고 있다.
〔발광 다이오드의 제조 방법〕
이어서, 본 발명의 발광 다이오드의 제조 방법을 설명한다.
<지지 기판의 제조 공정>
〔1〕 지지 기판(1)으로서 Ge 기판을 사용한 경우(부호는 도 10a 참조)
게르마늄 기판(41)의 표면(41A)에 예를 들어, Ti층과 Au층과 In층이 순서대로 형성된 층 구조(Ti/Au/In으로 이루어지는 층)(42)를 형성하고, 게르마늄 기판(41)의 이면에 예를 들어, Ti층과 Au층이 순서대로 형성된 층 구조(Ti/Au로 이루어지는 층)(43)을 형성하고, 지지 기판(1)을 제작한다.
〔2〕 지지 기판(1)으로서 금속 기판을 사용한 경우(변형예)
도 8의 (a) 내지 도 8의 (c)는 금속 기판의 제조 공정을 설명하기 위한 금속 기판의 일부 단면 모식도이다.
금속 기판(1)으로서, 열팽창 계수가 활성층의 재료보다 큰 제1 금속층(제1 금속판)(51b)과, 열팽 창 계수가 활성층의 재료보다 작은 제2 금속층(제2 금속판)(51a)을 채용하여, 핫 프레스하여 형성한다.
구체적으로는 먼저, 2매의 대략 평판 형상의 제1 금속층(51b)과, 1매의 대략 평판 형상의 제2 금속층(51a)을 준비한다. 예를 들어, 제1 금속층(51b)으로서는 두께 10㎛의 Cu, 제2 금속층(51a)으로서는 두께 75㎛의 Mo를 사용한다.
이어서, 도 8의 (a)에 도시하는 바와 같이, 2매의 제1 금속층(51b) 사이에 제2 금속층(51a)을 삽입하여 이들을 겹쳐 배치한다.
이어서, 중첩한 그들의 금속층을 소정의 가압 장치에 배치하여, 고온 하에서 제1 금속층(51b)과 제2 금속층(51a)에 화살표 방향으로 하중을 가한다. 이에 의해, 도 8의 (b)에 도시하는 바와 같이, 제1 금속층(51b)이 Cu이고, 제2 금속층(51a)이 Mo이며, Cu(10㎛)/Mo(75㎛)/Cu(10㎛)의 3층으로 이루어지는 금속 기판(1)을 형성한다.
금속 기판(1)은, 예를 들어 열팽창 계수가 5.7ppm/K로 되고, 열전도율은 220W/m·K로 된다.
이어서, 도 8의 (c)에 도시하는 바와 같이, 금속 기판(1)의 전체면 즉, 상면, 하면 및 측면을 덮는 금속 보호막(51c)를 형성한다. 이때, 금속 기판은 각 발광 다이오드에 개편화를 위하여 절단되기 전이므로, 금속 보호막이 덮는 측면이란 금속 기판(플레이트)의 외주측면이다. 따라서, 개편화 후의 각 발광 다이오드의 금속 기판(1)의 측면을 금속 보호막(51c)으로 덮는 경우에는 별도로 금속 보호막으로 측면을 덮는 공정을 실시한다.
도 8의 (c)는 금속 기판(플레이트)의 외주 단부측이 아닌 개소의 일부를 나타내고 있는 것이기 때문에, 외주측면의 금속 보호막은 도면에 도시되어 있지 않다.
금속 기판은 금속 보호막을 구비하지 않는 구성이어도 된다.
금속 보호막은 공지된 막 형성 방법을 사용할 수 있지만, 측면을 포함시킨 전체면에 막 형성을 할 수 있는 도금법이 가장 바람직하다.
예를 들어, 무전해 도금법에서는, 니켈 그 후, 금을 도금하고, 금속 기판의 상면, 측면, 하면이 순서대로 니켈막 및 금막(금속 보호막)으로 덮인 금속 기판(1)을 제작할 수 있다.
도금 재질은, 특별히 제한은 없고, 구리, 은, 니켈, 크롬, 백금, 금 등 공지된 재질을 적용할 수 있지만, 밀착성이 좋은 니켈과 내약품이 우수한 금을 조합한 층이 최적이다.
도금법은, 공지된 기술, 약품을 사용할 수 있다. 전극이 불필요한 무전해 도금법이, 간편하여 바람직하다.
<화합물 반도체층의 형성 공정>
먼저, 도 9에 도시하는 바와 같이, 반도체 기판(성장용 기판)(61)의 일면(61a) 상에 복수의 에피택셜층을 성장시켜서 활성층(4)을 포함하는 에피택셜 적층체(80)를 형성한다.
반도체 기판(61)은 에피택셜 적층체(80) 형성용 기판이며, 예를 들어 일면(61a)이 (100)면으로부터 15° 기울인 면으로 된, Si 도핑한 n형 GaAs 단결정 기판이다. 에피택셜 적층체(80)로서 AlGaInP층 또는 AlGaAs층을 사용하는 경우, 에피택셜 적층체(80)를 형성하는 기판으로서 비화 갈륨(GaAs) 단결정 기판을 사용할 수 있다.
활성층(4)의 형성 방법으로서는, 유기 금속 화학기상성장(Metal Organic Chemical Vapor Deposition: MOCVD)법, 분자선 에피택셜(Molecular Beam Epitaxicy: MBE)법이나 액상 에피택셜(Liquid Phase Epitaxicy: LPE)법 등을 사용할 수 있다.
본 실시 형태에서는, 트리메틸알루미늄((CH3)3Al), 트리메틸갈륨((CH3)3Ga) 및 트리메틸인듐((CH3)3In)을 III족 구성 원소의 원료에 사용한 감압 MOCVD법을 사용하여, 각 층을 에피택셜 성장시킨다.
또한, Mg의 도핑 원료에는 비스시클로펜타디에닐마그네슘((C5H5)2Mg)을 사용한다. 또한, Si의 도핑 원료에는 디실란(Si2H6)을 사용한다. 또한, V족 구성 원소의 원료로서는, 포스핀(PH3) 또는 아르신(AsH3)을 사용한다.
또한, p형 GaP층(3)은 예를 들어, 750℃에서 성장시키고, 기타의 에피택셜 성장층은 예를 들어, 730℃에서 성장시킨다.
구체적으로는, 먼저, 성장용 기판(61)의 일면(61a) 상에 Si를 도핑한 n형 GaAs로 이루어지는 완충층(62a)을 성막한다. 완충층(62a)으로서는, 예를 들어 Si를 도핑한 n형 GaAs를 사용하고, 캐리어 농도를 2×1018㎝-3으로 하고, 층 두께를 0.2㎛로 한다.
이어서, 본 실시 형태에서는, 완충층(62a) 상에 에칭 스톱층(62b)을 성막한다.
에칭 스톱층(62b)은, 반도체 기판을 에칭 제거할 때, 클래드층 및 발광층까지가 에칭되어버리는 것을 방지하기 위한 층이며, 예를 들어 Si 도프의 (Al0.5Ga0.5)0.5In0.5P로 이루어지고, 층 두께를 0.5㎛로 한다.
이어서, 에칭 스톱층(62b) 상에 예를 들어, Si 도핑한 n형 AlXGa1-XAs(0.1≤X≤0.3)로 이루어지는 콘택트층(5)을 성막한다.
이어서, 콘택트층(5) 상에 예를 들어, Si를 도핑한 n형 (Al0.7Ga0.3)0.5In0.5P로 이루어지는 클래드층(63a)을 성막한다.
이어서, 클래드층(63a) 상에 예를 들어, Al0.17Ga0.83As/Al0.3Ga0.7As의 쌍으로 이루어지는 웰층/배리어층의 3쌍의 적층 구조를 포함하는 발광층(64)을 성막한다.
이어서, 발광층(64) 상에 예를 들어, Mg를 도핑한 p형 (Al0.7Ga0.3)0.5In0.5P로 이루어지는 클래드층(63b)을 성막한다.
이어서, 클래드층(63b) 상에 예를 들어, Mg 도핑한 p형 GaP층의 접합(콘택트)층(3)을 성막한다.
후술하는 금속 기판 등의 기판에 부착하기 전에, 부착면을 정돈하기(즉, 경면 가공한다. 예를 들어, 표면 조도를 0.2㎚ 이하로 함) 위해서, 예를 들어 1㎛ 정도 연마하는 것이 바람직하다.
또한, 클래드층과 발광층 사이에 가이드층을 형성해도 된다.
<투명막 및 관통 전극의 형성 공정>
본 공정에서는, 도 9에 도시하는 바와 같이, 에피택셜 적층체(80) 상에 투명막(30)과, 투명막(30) 내에 투명막(30)을 관통하는 관통 전극(31)(제2 실시 형태의 경우에는 「관통 전극(32)」)을 형성한다.
공지된 방법을 사용하여 투명막(30)과 관통 전극(31) 중 어느 쪽을 먼저 형성해도 되지만, 이하에서는, 투명막(30), 관통 전극(31)의 순서대로 형성하는 경우를 설명한다.
먼저, 접합(콘택트)층(3)의 전체면에 투명막(30)을 예를 들어, CDV법에 의해 성막한다.
이어서, 포토리소그래피 및 에칭 방법을 사용하여, 투명막(30)의 평면에서 보아 형성 예정의 광 사출 구멍과 겹치는 범위 내(제2 실시 형태의 경우에는 「평면에서 보아 형성 예정의 통전창에 겹치는 위치에」)에 관통 전극용 구멍을 형성한다.
구체적으로는, 투명막(30) 상에 관통 전극용 구멍에 대응하는 개구를 갖는 레지스트 패턴을 형성하고, 에칭을 행하여 투명막(30)에 관통 전극용 구멍을 형성한다.
이어서, 그 위에 전체면에 예를 들어, 증착법에 의해 관통 전극을 구성하는 금속 재료로 이루어지는 막을 성막하고, 투명막(30)의 관통 전극용 구멍을 매립하여, 투명막(30) 내에 관통 전극(31)을 형성한다.
그 후, 레지스트 패턴을 제거한다.
<반사층의 형성 공정>
이어서, 도 9에 도시하는 바와 같이, 투명막(30) 상에, 예를 들어 Au로 이루어지는 반사층(2)을 형성한다.
<지지 기판의 접합 공정>
〔1〕 지지 기판(1)으로서 Ge 기판을 사용한 경우(부호는 도 10a 참조)
게르마늄 기판(41)의 표면에 Ti/Au/In으로 이루어지는 층(42)을 형성하고, 이면에 Ti/Au로 이루어지는 층(43)을 형성하여 제작한 상술한 지지 기판(1)의 표면측의 In층과, 도 10a에 나타낸 구조체의 Au로 이루어지는 반사층(2)을 중첩해서, 예를 들어 320℃ 에서 가열·500g/㎠로 가압하고, 도 10a에 도시하는 바와 같이, 지지 기판(1)을에피택셜 적층체를 포함하는 구조체에 접합한다.
〔2〕 지지 기판(1)으로서 금속 기판을 사용한 경우
금속 기판을 반사층(2)에 접합하기 전에, 반사층(2) 상에 순서대로, 배리어층(도시하지 않음), 접합층(도시하지 않음) 또는 그 어느 하나의 층을 형성해도 된다.
배리어층은, 금속 기판에 포함되는 금속이 확산되어 반사층(2)과 반응하는 것을 억제할 수 있다.
배리어층의 재료로서는, 니켈, 티타늄, 백금, 크롬, 탄탈륨, 텅스텐, 몰리브덴 등을 사용할 수 있다. 배리어층은, 2종류 이상의 금속 조합, 예를 들어 반사층 측으로부터 순서대로 백금층과 티타늄층의 조합 등에 의해, 배리어 성능을 향상시킬 수 있다.
또한, 배리어층을 형성하지 않아도, 접합층에 그들 재료를 첨가함으로써 접합층에 배리어층과 마찬가지의 기능을 갖게 할 수도 있다.
접합층은, 활성층(4)을 포함하는 화합물 반도체층(20) 등을 밀착성 좋게 금속 기판(1)에 접합하기 위한 층이다.
접합층의 재료로서는, 화학적으로 안정되고, 융점이 낮은 Au계의 공정 금속 등을 사용할 수 있다. Au계의 공정 금속으로서는, 예를 들어 AuGe, AuSn, AuSi, AuIn 등의 합금의 공정 조성을 들 수 있다.
이어서, 도 10b에 도시하는 바와 같이, 에피택셜 적층체(80)나 반사층(2) 등을 형성한 반도체 기판(61)과, 금속 기판의 제조 공정에서 형성한 금속 기판(1)을 감압 장치 내에 반입하고, 반사층의 접합면(접합층 등을 갖는 경우에는 그 접합면(도 10b에서는 접합층 등은 도시하고 있지 않음)과 금속 기판(1)의 접합면(1A)이 대향하여 중첩되도록 배치한다.
이어서, 감압 장치 내를 3×10-5Pa까지 배기한 후, 중첩한 반도체 기판(61)과 금속 기판(1)을 400℃로 가열한 상태에서, 500㎏의 하중을 인가하여 반사층의 접합면(접합층 등을 갖는 경우에는 그 접합면)과 금속 기판(1)의 접합면(1A)을 접합하여, 접합 구조체(90)를 형성한다.
이하에서는, 지지 기판(1)으로서 Ge 기판을 사용한 경우로 설명한다.
<반도체 기판 및 완충층 제거 공정>
이어서, 도 11에 도시하는 바와 같이, 접합 구조체(90)로부터, 반도체 기판(61) 및 완충층(62a)을 암모니아계 에칭액에 의해 선택적으로 제거한다.
이때, 본 실시 형태의 금속 기판은 금속 보호막으로 덮여 있고, 에칭액에 대한 내성이 높기 때문에, 금속 기판이 품질 열화되는 것을 회피할 수 있다.
<에칭 스톱층 제거 공정>
또한, 도 11에 도시하는 바와 같이, 에칭 스톱층(62b)을 염산계 에칭액에 의해 선택적으로 제거한다.
본 실시 형태의 금속 기판은 금속 보호막으로 덮여 있고, 에칭액에 대한 내성이 높기 때문에, 금속 기판이 품질 열화되는 것이 방지된다.
(이면 전극의 형성 공정)
이어서, 도 11에 도시하는 바와 같이, 금속 기판(1)의 이면에 이면 전극(40)을 형성한다.
또한, 지지 기판(1)으로서 금속 기판을 사용하는 경우에는, 이면 전극(40)을 형성하지 않아도 된다.
(메사형 구조부의 형성 공정)
이어서, 메사형 구조부(보호막 및 전극막을 제외함)를 형성하기 위해서, 메사형 구조부 이외의 부분의 화합물 반도체층 즉, 콘택트층과 활성층의 적어도 일부와, 또는, 콘택트층과 활성층과 접합(콘택트)층의 적어도 일부를 웨트 에칭한다. 도 1에서 나타낸 메사형 구조부를 형성하기 위해서는, 콘택트층(5)과 활성층(4)을 웨트 에칭한다.
구체적으로는, 먼저, 도 12에 도시하는 바와 같이, 화합물 반도체층의 최상층인 콘택트층 상에 포토 레지스트를 퇴적하고, 포토리소그래피에 의해 메사형 구조부 이외에 개구(65a)를 갖는 레지스트 패턴(65)을 형성한다.
메사형 구조부의 평면에서 본 형상은 레지스트 패턴(65)의 개구(65a)의 형상에 따라 결정된다. 레지스트 패턴(65)에 원하는 평면에서 본 형상에 대응하는 형상의 개구(65a)를 형성한다.
레지스트 패턴에 있어서 메사형 구조부 형성 예정 개소의 크기를, 「메사형 구조부」의 정상면에서부터 각 변 상하 좌우 10㎛ 정도 크기로 형성하는 것이 바람직하다.
또한, 에칭의 깊이 즉, 화합물 반도체층 중, 어느 층까지 에칭 제거할지는, 에천트의 종류 및 에칭 시간에 의해 결정된다.
웨트 에칭을 행한 후에, 레지스트를 제거한다.
이어서, 메사형 구조부 이외의 부분의 화합물 반도체층에 대하여 웨트 에칭을 행한다.
웨트 에칭에 사용하는 에천트로서는 한정적이지 않지만, AlGaAs 등의 As계의 화합물 반도체 재료에 대해서는 암모니아계 에천트(예를 들어, 암모니아/과산화수소수 혼합액)가 적합하고, AlGaInP 등의 P계의 화합물 반도체 재료에 대해서는 요오드계 에천트(예를 들어, 요오드화 칼륨/암모니아)가 적합하고, 인산/과산화수소수 혼합액은 AlGaAs계에, 브롬 메탄올 혼합액은 P계에 적합하다.
또한, As계만으로 형성되어 있는 구조에서는 인산 혼합액, As/P계가 혼재되어 있는 구조에서는 As계 구조부에 암모니아 혼합액, P계 구조부에 요오드 혼합액을 사용해도 된다.
상기에 나타낸 바와 같은 화합물 반도체층의 경우 즉, 최상층의 AlGaAs로 이루어지는 콘택트층(5), AlGaInP로 이루어지는 클래드층(63a), AlGaAs로 이루어지는 발광층(64), AlGaInP로 이루어지는 클래드층(63b), GaP층(3)의 경우, As계의 콘택트층(5) 및 발광층(64)과, 다른 P계의 층에서 각각 에칭 속도가 높은, 서로 다른 에천트를 사용하는 것이 바람직하다.
예를 들어, P계의 층의 에칭에는 요오드계 에천트를 사용하고, As계의 콘택트층(5) 및 발광층(64)의 에칭에는 암모니아계 에천트를 사용하는 것이 바람직하다.
요오드계 에천트로서는 예를 들어, 요오드(I), 요오드화 칼륨(KI), 순수(H2O), 암모니아수(NH4OH)를 혼합한 에천트를 사용할 수 있다.
또한, 암모니아계 에천트로서는 예를 들어, 암모니아/과산화수소수 혼합액(NH4OH: H2O2: H2O)을 사용할 수 있다.
이 바람직한 에천트를 사용하여 메사형 구조부 이외의 부분을 제거하는 경우를 설명하면, 먼저, 메사형 구조부 이외의 부분의 AlGaAs로 이루어지는 콘택트층(5)을 암모니아계 에천트를 사용하여 에칭 제거한다.
이 에칭 시, 다음의 층인 AlGaInP로 이루어지는 클래드층(63a)이 에칭 스톱층으로서 기능하므로, 에칭 시간을 엄밀하게 관리하는 것은 필요로 하지 않지만, 예를 들어 콘택트층(5)의 두께를 0.05㎛ 정도로 하면, 10초 정도 에칭을 행하면 된다.
이어서, 메사형 구조부 이외의 부분의 AlGaInP로 이루어지는 클래드층(63a)을 요오드계 에천트를 사용하여 에칭 제거한다.
에칭 속도는, 요오드(I) 500cc, 요오드화 칼륨(KI) 100g, 순수(H2O) 2000cc, 수산화 암모니아수(NH4OH) 90cc의 비율로 혼합된 에천트를 사용한 경우, 0.72㎛/min이었다.
이 에칭 시에도, 다음의 층인 AlGaAs로 이루어지는 발광층(64)이 에칭 스톱층으로서 기능하므로, 에칭 시간을 엄밀하게 관리하는 것은 필요로 하지 않지만, 이 에천트의 경우, 클래드층(63a)의 두께를 4㎛ 정도로 하면, 6분간 정도 에칭을 행하면 된다.
이어서, 메사형 구조부 이외의 분의 AlGaAs로 이루어지는 발광층(64)을 암모니아계 에천트를 사용하여 에칭 제거한다.
이 에칭 시에도, 다음의 층인 AlGaInP로 이루어지는 클래드층(63b)이 에칭 스톱 층으로서 기능하므로, 에칭 시간을 엄밀하게 관리하는 것은 필요로 하지 않지만, 발광층(64)의 두께를 0.25㎛ 정도로 하면, 40초 정도 에칭을 행하면 된다.
이어서, 메사형 구조부 이외의 부분의 AlGaInP로 이루어지는 클래드층(63b)을 요오드계 에천트를 사용하여 에칭 제거한다.
이 클래드층(63b) 아래에는 GaP층(3)이 있지만, GaP층(3) 아래의 금속으로 이루어지는 반사층(2)이 노출되면 전기 특성상 바람직하지 않으므로, GaP층(3)까지에서 에칭을 멈출 필요가 있다.
예를 들어, GaP층을 3.5㎛ 형성하고, 그 후 1㎛ 연마한 것으로 하면 GaP층의 두께는 2.5㎛가 되고, 클래드층(63b)의 두께를 0.5㎛로 하면, 상기한 요오드계 에천트를 사용한 경우에는, 에칭 시간은 4분간 이하로 할 필요가 있다.
또한, 인산/과산화수소수 혼합액(예를 들어, H2PO4: H2O2: H2O=1 내지 3: 4 내지 6: 8 내지 10))을 사용하여, 웨트 에칭 시간을 30 내지 120초간으로 해서, 상기 에칭 제거를 행할 수 있다.
도 13에, H2PO4: H2O2: H2O=2:5:9(100:250:450), 56％(H2O), 액온 30℃ 내지 34℃의 에천트를 사용하여, 후술하는 실시예 1에서 나타낸 화합물 반도체층에 대하여 웨트 에칭을 행한 경우의 에칭 시간에 대한 깊이 및 폭의 관계를 나타낸다. 표 1에 그 조건 및 결과를 수치로 나타낸다.
시간(sec) 깊이(㎛) 폭(㎛)
5 0.45 0.25
10 0.91 0.55
30 2.7 1.6
45 4.2 2.6
60 5.45 3.8
90 8.5 7.2
도 13 및 표 1로부터, 에칭 깊이(도 1의 「h」에 상당)는 에칭 시간(sec)에 거의 비례하지만, 에칭 폭은 에칭 시간이 길어질수록 증대율이 커지는 것을 알 수 있다. 즉, 도 13에 도시하는 바와 같이, 깊어질수록(도면에서 하방으로 갈수록), 메사형 구조부의 수평 단면적(또는, 폭 또는 직경)의 증대율이 커지도록 형성된다. 이 에칭 형상은 드라이 에칭에 의한 에칭 형상과는 상이하다. 따라서, 메사형 구조부의 경사 경사 면의 형상으로부터, 메사형 구조부가 드라이 에칭으로 형성된 것인지, 또는, 웨트 에칭으로 형성된 것인지를 판별할 수 있다.
(보호막의 형성 공정)
이어서, 전체면에 보호막(8)의 재료를 성막한다. 구체적으로는, 예를 들어 SiO2를 전체면에 스퍼터링법에 의해 성막한다.
(스트리트 및 콘택트층 부분의 보호막 제거 공정)
이어서, 전체면에 포토레지스트를 퇴적하고, 포토리소그래피에 의해 콘택트층 상의 통전창(8b)에 대응하는 부분과 스트리트에 대응하는 부분을 개구로 하는 레지스트 패턴을 형성한다.
계속해서, 예를 들어 버퍼드 불산을 사용하여 웨트 에칭에 의해, 메사형 구조부의 정상면의 통전창(8b)에 대응하는 부분과 스트리트에 대응하는 부분의 보호막(8)의 재료를 제거하여 보호막(8)을 형성한다.
도 14에, 보호막(8)의 통전창(8b) 근방의 평면도를 나타낸다.
그 후, 레지스트를 제거한다.
(표면 전극막의 형성 공정)
이어서, 표면 전극막(9)을 형성한다. 즉, 보호막(8) 상 및 보호막(8)의 통전창(8b)으로부터 노출되어 있는 콘택트층(5) 상에 광 사출 구멍(9b)을 갖는 표면 전극막(9)을 형성한다.
구체적으로는, 전체면에 포토레지스트를 퇴적하고, 포토리소그래피에 의해 광 사출 구멍(9b)에 대응하는 부분과, 웨이퍼 기판 상의 다수의 발광 다이오드간의 절단 부분(스트리트)을 포함하는, 전극막이 불필요한 부분 이외를 개구로 하는 레지스트 패턴을 형성한다. 계속해서, 전극막 재료를 증착한다. 이 증착만으로는 메사형 구조부의 경사 측면에는 전극막 재료가 충분히는 증착되지 않는 경우에는, 다시, 메사형 구조부의 경사 측면에 전극막 재료를 증착하기 위하여 증착 금속이 돌아들어가기 쉬운 플래니터리 타입의 증착 장치를 사용하여 증착을 행한다.
그 후, 레지스트를 제거한다.
광 사출 구멍(9b)의 형상은 레지스트 패턴(도시하지 않음)의 개구의 형상에 따라 결정된다. 이 개구 형상을 원하는 광 사출 구멍(9b)의 형상에 대응하는 것으로 한 레지스트 패턴을 형성한다.
(개편화 공정)
이어서, 웨이퍼 기판 상의 발광 다이오드를 개편화한다.
구체적으로는, 예를 들어 다이싱 소 또는 레이저에 의해, 스트리트 부분을 절단하여 웨이퍼 기판 상의 발광 다이오드마다 절단하여 개편화한다.
(금속 기판 측면의 금속 보호막 형성 공정)
지지 기판으로서 금속 기판을 사용한 경우에는, 개편화된 발광 다이오드의 절단된 금속 기판의 측면에 대해서, 상면 및 하면의 금속 보호막의 형성 조건과 마찬가지의 조건에서 금속 보호막을 형성해도 된다.
실시예
(실시예)
이하에, 본 발명의 발광 다이오드는 제1 실시 형태의 실시예에 의해 더욱 상세하게 설명하는데, 본 발명은 이 실시예에만 한정되는 것은 아니다. 본 실시예에서는, 특성 평가를 위하여 발광 다이오드 칩을 기판 상에 실장한 발광 다이오드 램프를 제작하였다.
본 실시예에서는, 도 1 및 도 4를 참조하여, 통전창(8b)의 외경 R1을 166㎛, 그 내경을 154㎛, 광 사출 구멍의 직경 R2를 150㎛, 관통 전극(31)의 외경 R5를 100㎛로 하였다.
먼저, 게르마늄 기판(41)의 표면에 Ti/Au/In으로 이루어지는 층(42)을 0.1㎛/0.5㎛/0.3㎛의 두께로 형성하였다. 게르마늄 기판(41)의 이면에, Ti/Au로 이루어지는 층(43)을 0.1㎛/0.5㎛의 두께로 형성하였다.
이어서, Si를 도핑한 n형 GaAs 단결정으로 이루어지는 GaAs 기판 상에, 화합물 반도체층을 순차 적층하여 발광 파장 730㎚의 에피택셜 웨이퍼를 제작하였다.
GaAs 기판은, (100)면으로부터 (0-1-1) 방향으로 15° 기울인 면을 성장면으로 하고, 캐리어 농도를 2×1018㎝-3으로 하였다. 또한, GaAs 기판의 층 두께는, 약 0.5㎛로 하였다. 화합물 반도체층으로서는, Si를 도핑한 GaAs로 이루어지는 n형 완충층(62a), Si 도프의 (Al0.5Ga0.5)0.5In0.5P로 이루어지는 에칭 스톱층(62b), Si 도핑한 n형 Al0.3GaAs로 이루어지는 콘택트층(5), Si를 도프한 (Al0.7Ga0.3)0.5In0.5P로 이루어지는 n형 상부 클래드층(63a), Al0.4Ga0.6As로 이루어지는 상부 가이드층, Al0.17Ga0.83As/Al0.3Ga0.7As의 쌍으로 이루어지는 웰층/배리어층(64), Al0.4Ga0.6As로 이루어지는 하부 가이드층, Mg를 도프한 (Al0.7Ga0.3)0.5In0.5P로 이루어지는 p형 하부 클래드층(63b), (Al0.5Ga0.5)0.5In0.5P로 이루어지는 박막의 중간층, Mg 도핑한 p형 GaP층(3)이다.
본 실시예에서는, 감압 유기 금속 화학 기상 퇴적 장치법(MOCVD 장치)을 사용하고, 직경 50㎜, 두께 250㎛의 GaAs 기판에 화합물 반도체층을 에피택셜 성장시켜서, 에피택셜 웨이퍼를 형성하였다. 에피택셜 성장층을 성장시킬 때, III족 구성 원소의 원료로서는, 트리메틸알루미늄((CH3)3Al), 트리메틸갈륨((CH3)3Ga) 및 트리메틸인듐((CH3)3In)을 사용하였다. 또한, Mg의 도핑 원료로서는, 비스시클로펜타디에닐마그네슘(bis-(C5H5)2Mg)을 사용하였다. 또한, Si의 도핑 원료로서는, 디실란(Si2H6)을 사용하였다. 또한, V족 구성 원소의 원료로서는, 포스핀(PH3), 아르신(AsH3)을 사용하였다.
또한, 각 층의 성장 온도로서는, p형 GaP층은 750℃로 성장시켰다. 그밖의 각 층에서는 700℃에서 성장시켰다.
GaAs로 이루어지는 완충층은, 캐리어 농도를 약 2×1018㎝-3, 층 두께를 약 0.5㎛로 하였다. 에칭 스톱층은, 캐리어 농도를 2×1018㎝-3, 층 두께를 약 0.5㎛로 하였다. 콘택트층은, 캐리어 농도를 약 2×1018㎝-3, 층 두께를 약 0.05㎛로 하였다. 상부 클래드층은, 캐리어 농도를 약 1×1018㎝-3, 층 두께를 약 3.0㎛로 하였다. 웰층은, 언도핑으로 층 두께가 약 7㎚인 Al0.17Ga0.83As로 하고, 배리어층은 언도핑으로 층 두께가 약 19㎚인 Al0.3Ga0.7As로 하였다. 또한, 웰층과 배리어층을 교대로 3대 적층하였다. 하부 가이드층은, 언도핑으로 층 두께를 약 50㎚로 하였다. 하부 클래드층은, 캐리어 농도를 약 8×1017㎝-3, 층 두께를 약 0.5㎛로 하였다. 중간층은, 캐리어 농도를 약 8×1017㎝-3, 층 두께를 약 0.05㎛로 하였다. GaP층은, 캐리어 농도를 약 3×1018㎝-3, 층 두께를 약 3.5㎛로 하였다.
이어서, GaP층(3)을 표면으로부터 약 1㎛의 깊이에 이르는 영역까지 연마하여, 경면 가공하였다. 이 경면 가공에 의해, GaP층의 표면의 조도를 0.18㎚로 하였다.
이어서, GaP층(3) 상에 막 두께 500㎚이고 또한 외경 R5(도 4 참조) 100㎛의 AuBe로 이루어지는 관통 전극(31)과, 막 두께 500㎚의 SiO2로 이루어지는 투명막(30)을 형성하였다.
이어서, 투명막(30) 및 관통 전극(31) 상에 Au로 이루어지는 반사층(2)을 두께 0.7㎛로 형성하였다. 또한, 반사층 상에 배리어층으로서 Ti층을 두께 0.5㎛로 형성하고, 배리어층 상에 접합층으로서 AuGe층을 두께 1.0㎛로 형성하였다.
이어서, GaAs 기판 상에 화합물 반도체층 및 반사층 등을 형성한 구조체와, 금속 기판을 대향하여 서로 겹치도록 배치하여 감압 장치 내에 반입하고, 400℃로 가열한 상태에서, 500㎏중의 하중으로 그들을 접합하여 접합 구조체를 형성하였다.
이어서, 접합 구조체로부터, 화합물 반도체층의 성장 기판인 GaAs 기판과 완충층을 암모니아계 에천트에 의해 선택적으로 제거하고, 또한, 에칭 스톱층을 염산계 에천트에 의해 선택적으로 제거하였다.
(이면 전극의 형성 공정)
이어서, 금속 기판(1)의 이면에, Au를 1.2㎛, AuBe를 0.15㎛ 순서대로 진공 증착법에 의해 성막하고, 이면 전극(40)을 형성하였다.
이어서, 메사형 구조부를 형성하기 위해서, 레지스트 패턴을 형성한 후, 암모니아/과산화수소수 혼합액(NH4OH: H2O2: H2O)을 사용하여, 10초간 웨트 에칭을 행하여, 메사형 구조부 이외의 부분의 콘택트층(5)을 제거하였다.
이어서, 요오드(I) 500cc, 요오드화 칼륨(KI) 100g, 순수(H2O) 2000cc, 수산화 암모니아수(NH4OH) 90cc의 비율로 혼합된 요오드계 에천트를 사용하여, 45초간 웨트 에칭을 행하여, 메사형 구조부 이외의 부분의 상부 클래드층(63a)을 제거하였다.
이어서, 상기 암모니아/과산화수소수 혼합액(NH4OH: H2O2: H2O)을 사용하여, 40초간 웨트 에칭을 행하여, 메사형 구조부 이외의 부분의 상부 가이드층, 발광층(64) 및 하부 가이드층을 제거하였다.
이어서, 상기 요오드계 에천트를 사용하여, 50초간 웨트 에칭을 행하여, 메사형 구조부 이외의 부분의 하부 클래드층(63b)을 제거하였다.
이렇게 하여 메사형 구조부를 형성하였다.
이어서, 보호막을 형성하기 위해서, SiO2로 이루어지는 보호막을 0.5㎛ 정도 형성하였다.
그 후, 레지스트 패턴을 형성한 후, 버퍼드 불산을 사용하여, 평면에서 보아 동심 원형(외경 dout: 166㎛, 내경 din: 154㎛)의 개구(도 11 참조) 및, 스트리트부의 개구를 형성하였다.
이어서, 표면 전극(막)을 형성하기 위해서, 레지스트 패턴을 형성한 후, AuGe, Ni 합금을 두께가 0.5㎛, Pt를 0.2㎛, Au를 1㎛가 되도록 진공 증착법에 의해 성막하고, 리프트 오프에 의해 평면에서 보아 원형(직경: 150㎛)의 광 사출 구멍(9b)을 갖는, 긴 변 350㎛, 짧은 변 250㎛로 형성해서 이루어지는 표면 전극(n형 오믹 전극)을 형성하였다.
그 후, 450℃에서 10분간 열처리를 행하여 합금화하고, 저저항의 n형 오믹 전극을 형성하였다.
이어서, 메사형 구조부의 측면에 광 누설 방지막(16)을 형성하기 위해서, 레지스트 패턴을 형성한 후, Ti를 0.5㎛, Au를 0.17㎛ 순서대로 증착하고, 리프트 오프에 의해 광 누설 방지막(16)을 형성하였다.
이어서, 웨트 에칭과 레이저 절단을 순서대로 행하여 개편화하여, 실시예의 발광 다이오드를 제작하였다.
상기와 같이 하여 제작한 실시예의 발광 다이오드 칩을, 마운트 기판 상에 실장한 발광 다이오드 램프를 100개 조립하였다. 이 발광 다이오드 램프는, 마운트는, 다이 본더로 지지(마운트)하고, p형 오믹 전극과 p전극 단자를 금선으로 와이어 본딩한 후, 일반적인 에폭시 수지로 밀봉하여 제작하였다.
이 발광 다이오드(발광 다이오드 램프)에 대해서, n형 및 p형 전극간에 전류를 흘린 바, 피크 파장 730㎚로 하는 적외광이 출사되었다. 순방향으로 20밀리암페어(㎃)의 전류를 통류했을 때의 순방향 전압(VF)은 1.8V이었다. 순방향 전류를 20㎃로 했을 때의 발광 출력은 4.3㎽이었다. 또한, 응답 속도(상승 시간: Tr)는 12nsec이었다.
제작한 100개의 발광 다이오드 램프 중 어느 것에 대해서도, 동일 정도의 특성이 얻어지고, 보호막이 불연속인 막이 된 경우의 누설(단락)이나 전극용 금속막이 불연속인 막이 된 경우의 통전 불량이 원인이라고 생각되는 불량은 없었다.
(비교예)
비교예의 발광 다이오드는, 종래 기술인 액상에피 택셜법으로 형성하였다. GaAs 기판에 Al0.2Ga0.8As 발광층으로 하는 더블 헤테로 구조의 발광부를 갖는 발광 다이오드로 변경한 것이다.
비교예의 발광 다이오드 제작은, 구체적으로는, n형 (100)면의 GaAs 단결정 기판에, Al0.7Ga0.3As로 이루어지는 n형 상부 클래드층을 20㎛, Al0.2Ga0.8As로 이루어지는 언도핑의 발광층을 2㎛, Al0.7Ga0.3As로 이루어지는 p형 하부 클래드층을 20㎛, 발광 파장에 대하여 투명한 Al0.6Ga0.4As로 이루어지는 p형 후막층을 120㎛가 되도록 액상 에피택셜 방법에 의해 제작하였다. 이 에피택셜 성장 후에 GaAs 기판을 제거하였다. 이어서, n형 AlGaAs의 표면에 직경 100㎛의 n형 오믹 전극을 형성하였다. 이어서, p형AlGaAs의 이면에 직경 20㎛의 p형 오믹 전극을 80㎛ 간격으로 형성하였다. 이어서, 다이싱 소에 의해 350㎛ 간격으로 절단한 후, 파쇄층을 에칭 제거하여 비교예의 발광 다이오드 칩을 제작하였다.
n형 및 p형 오믹 전극간에 전류를 흘린 바, 피크 파장을 730㎚로 하는 적외광이 출사되었다. 또한, 순방향으로 20밀리암페어(㎃)의 전류를 통류했을 때의 순방향 전압(VF)은 약 1.9볼트(V)가 되었다. 또한, 순방향 전류를 20㎃로 했을 때의 발광 출력은, 5㎽이었다. 또한, 응답 속도(Tr)는 15.6nsec이며, 본 발명의 실시예에 비하여 느렸다.
1 : 지지 기판
2 : 반사층
3 : 접합(콘택트)층
4 : 활성층
5 : 콘택트층
6 : 평탄부
7 : 메사형 구조부
7a : 경사 측면
7b : 정상면
7ba : 주연 영역
8, 28 : 보호막
8b, 28b : 통전창
9, 29 : 전극막
9b, 29b : 광 사출 구멍
11 : 하부 클래드층
12 : 하부 가이드층
13 : 발광층
14 : 상부 가이드층
15 : 상부 클래드층
16 : 광 누설 방지막
20 : 화합물 반도체층
30 : 투명막
31, 32 : 관통 전극
40 : 이면 전극
51c : 금속 보호막
61 : 반도체 기판(성장용 기판)
63a : 상부 클래드층
63b : 하부 클래드층
64 : 발광층
65 : 레지스트 패턴
100, 200 : 발광 다이오드

Claims (17)

  1. 지지 기판 상에, 금속으로 이루어지는 반사층과, 투명막과, 활성층 및 콘택트층을 순서대로 포함하는 화합물 반도체층을 순서대로 구비하고, 광 사출 구멍으로부터 광을 외부로 사출하는 발광 다이오드이며,
    그 상부에 평탄부와, 경사 측면 및 정상면을 갖는 메사형 구조부를 구비하고,
    상기 평탄부 및 상기 메사형 구조부는 각각, 적어도 일부는 보호막, 전극막에 의해 순서대로 덮여서 이루어지고,
    상기 메사형 구조부는 적어도 상기 활성층의 일부를 포함하는 것이고, 상기 경사 측면은 웨트 에칭에 의해 형성되어 이루어짐과 함께 상기 정상면을 향하여 수평 방향의 단면적이 연속적으로 작게 형성되어 이루어지고,
    상기 보호막은, 상기 평탄부의 적어도 일부와, 상기 메사형 구조부의 상기 경사 측면과, 상기 메사형 구조부의 상기 정상면의 주연 영역을 덮음과 함께, 평면에서 보아 상기 주연 영역의 내측이며 또한 상기 광 사출 구멍의 주위에 배치하여, 상기 화합물 반도체층의 표면의 일부를 노출시키는 통전창을 갖고,
    상기 전극막은, 상기 통전창으로부터 노출된 화합물 반도체층의 표면에 직접 접촉함과 함께, 상기 평탄부 상에 형성된 보호막의 일부를 적어도 덮고, 상기 메사형 구조부의 정상면 상에 상기 광 사출 구멍을 갖도록 형성된 연속막이며,
    상기 투명막은, 상기 반사층과 상기 화합물 반도체층 사이에 형성되고,
    상기 투명막 내이며 평면에서 보아 상기 광 사출 구멍과 겹치는 범위 내에, 상기 화합물 반도체층 및 상기 반사층에 접촉하도록, 관통 전극이 관통 설치되어 있는 것을 특징으로 하는 발광 다이오드.
  2. 지지 기판 상에, 금속으로 이루어지는 반사층과, 투명막과, 활성층 및 콘택트층을 순서대로 포함하는 화합물 반도체층을 순서대로 구비하고, 광 사출 구멍으로부터 광을 외부로 취출하는 발광 다이오드이며,
    그 상부에 평탄부와, 경사 측면 및 정상면을 갖는 메사형 구조부를 구비하고,
    상기 평탄부 및 상기 메사형 구조부는 각각, 적어도 일부는 보호막, 전극막에 의해 순서대로 덮여서 이루어지고,
    상기 메사형 구조부는 적어도 상기 활성층의 일부를 포함하는 것이고, 상기 경사 측면은 웨트 에칭에 의해 형성되어 이루어짐과 함께 상기 정상면을 향하여 수평 방향의 단면적이 연속적으로 작게 형성되어 이루어지고,
    상기 보호막은, 상기 평탄부의 적어도 일부와, 상기 메사형 구조부의 상기 경사 측면과, 상기 메사형 구조부의 상기 정상면의 주연 영역을 적어도 덮음과 함께, 평면에서 보아 상기 주연 영역의 내측이며 또한 상기 광 사출 구멍의 주위에 배치하여, 상기 화합물 반도체층의 표면의 일부를 노출시키는 통전창을 갖고,
    상기 전극막은, 상기 통전창으로부터 노출된 화합물 반도체층의 표면에 직접 접촉함과 함께, 상기 평탄부 상에 형성된 보호막의 일부를 적어도 덮고, 상기 메사형 구조부의 정상면 상에 상기 광 사출 구멍을 갖도록 형성된 연속막이며,
    상기 투명막은, 상기 반사층과 상기 화합물 반도체층 사이에 형성되고,
    상기 투명막 내이며 평면에서 보아 상기 통전창에 겹치는 위치에, 상기 화합물 반도체층 및 상기 반사층에 접촉하도록, 관통 전극이 관통 설치되어 있는 것을 특징으로 하는 발광 다이오드.
  3. 제1항에 있어서,
    상기 관통 전극이, 상기 통전창의 외주와 상기 광 사출 구멍을 상기 활성층에 투영시킨 도형의 외주를 최단 거리로 각 점간을 연결하는 선분을 그대로 연장함으로써 상기 투명막 상에 축소 투영되는 상기 광 사출 구멍의 축소 투영 도형의 범위 내에 형성되어 있는 것을 특징으로 하는 발광 다이오드.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 관통 전극이 AuBe, AuZn 중 어느 하나로 이루어지는 것을 특징으로 하는 발광 다이오드.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 투명막이 SiO2, SiN, SiON, Al2O3, MgF2, TiO2, TiN, ZnO 중 어느 하나로 이루어지는 것을 특징으로 하는 발광 다이오드.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 콘택트층은 상기 전극막에 접촉하는 것을 특징으로 하는 발광 다이오드.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 메사형 구조부는 평면에서 보아 직사각형인 것을 특징으로 하는 발광 다이오드.
  8. 제7항에 있어서,
    상기 메사형 구조부의 각 경사 측면은 상기 기판의 오리엔테이션 플랫에 대하여 오프셋하여 형성되어 있는 것을 특징으로 하는 발광 다이오드.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 메사형 구조부의 높이가 3 내지 7㎛이며, 평면에서 본 상기 경사 측면의 폭이 0.5 내지 7㎛인 것을 특징으로 하는 발광 다이오드.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 광 출사 구멍은 평면에서 보아 원형 또는 타원인 것을 특징으로 하는 발광 다이오드.
  11. 제10항에 있어서,
    상기 광 출사 구멍의 직경이 50 내지 150㎛인 것을 특징으로 하는 발광 다이오드.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 전극막의 상기 평탄부 상의 부분에 본딩 와이어를 갖는 것을 특징으로 하는 발광 다이오드.
  13. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 활성층에 포함되는 발광층이 다중 양자 웰을 포함하는 것을 특징으로 하는 발광 다이오드.
  14. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 활성층에 포함되는 발광층이 ((AlX1Ga1-X1)Y1In1-Y1P(0≤X1≤1, 0<Y1≤1), (AlX2Ga1-X2)As(0≤X2≤1), (InX3Ga1-X3)As(0≤X3≤1)) 중 어느 하나로 이루어지는 것을 특징으로 하는 발광 다이오드.
  15. 지지 기판 상에, 금속으로 이루어지는 반사층과, 투명막과, 활성층 및 콘택트층을 순서대로 포함하는 화합물 반도체층을 순서대로 구비하고, 광 사출 구멍으로부터 광을 외부로 사출하는 발광 다이오드의 제조 방법이며,
    성장용 기판 상에, 콘택트층 및 활성층을 순서대로 포함하는 화합물 반도체층을 형성하는 공정과,
    상기 화합물 반도체층 상에, 투명막과, 해당 투명막 내이며 평면에서 보아 형성 예정의 상기 광 사출 구멍과 겹치는 범위 내에, 상기 화합물 반도체층 및 상기 반사층에 접촉하도록 관통 설치된 관통 전극을 형성하는 공정과,
    상기 투명막 및 상기 관통 전극 상에 금속으로 이루어지는 반사층을 형성하는 공정과,
    상기 반사층 상에 지지 기판을 접합하는 공정과,
    상기 성장용 기판을 제거하는 공정과,
    상기 화합물 반도체층을 웨트 에칭하여, 정상면을 향하여 수평 방향의 단면적이 연속적으로 작게 형성되어 이루어지는 메사형 구조부와 해당 메사형 구조부의 주위에 배치하는 평탄부를 형성하는 공정과,
    상기 평탄부의 적어도 일부와, 상기 메사형 구조부의 상기 경사 측면과, 상기 메사형 구조부의 상기 정상면의 주연 영역을 적어도 덮음과 함께, 평면에서 보아 상기 주연 영역의 내측이며 또한 상기 광 사출 구멍의 주위에 배치하여, 상기 화합물 반도체층의 표면의 일부를 노출시키는 통전창을 갖도록, 보호막을 형성하는 공정과,
    상기 통전창으로부터 노출된 화합물 반도체층의 표면에 직접 접촉함과 함께, 상기 평탄부 상에 형성된 보호막의 일부를 적어도 덮고, 상기 메사형 구조부의 정상면 상에 상기 광 사출 구멍을 갖도록 형성된 연속막인 전극막을 형성하는 공정을 갖는 것을 특징으로 하는 발광 다이오드의 제조 방법.
  16. 지지 기판 상에, 금속으로 이루어지는 반사층과, 투명막과, 활성층 및 콘택트층을 순서대로 포함하는 화합물 반도체층을 순서대로 구비하고, 광 사출 구멍으로부터 광을 외부로 사출하는 발광 다이오드의 제조 방법이며,
    성장용 기판 상에, 콘택트층 및 활성층을 순서대로 포함하는 화합물 반도체층을 형성하는 공정과,
    상기 화합물 반도체층 상에, 투명막과, 해당 투명막 내이며 평면에서 보아 형성 예정의 통전창에 겹치는 위치에, 상기 화합물 반도체층 및 상기 반사층에 접촉하도록 관통 설치된 관통 전극을 형성하는 공정과,
    상기 투명막 및 상기 관통 전극 상에 금속으로 이루어지는 반사층을 형성하는 공정과,
    상기 반사층 상에 지지 기판을 접합하는 공정과,
    상기 성장용 기판을 제거하는 공정과,
    상기 화합물 반도체층을 웨트 에칭하고, 정상면을 향하여 수평 방향의 단면적이 연속적으로 작게 형성되어 이루어지는 메사형 구조부와 해당 메사형 구조부의 주위에 배치하는 평탄부를 형성하는 공정과,
    상기 평탄부의 적어도 일부와, 상기 메사형 구조부의 상기 경사 측면과, 상기 메사형 구조부의 상기 정상면의 주연 영역을 적어도 덮음과 함께, 평면에서 보아 상기 주연 영역의 내측이며 또한 상기 광 사출 구멍의 주위에 배치하여, 상기 화합물 반도체층의 표면의 일부를 노출시키는 상기 통전창을 갖도록, 보호막을 형성하는 공정과,
    상기 통전창으로부터 노출된 화합물 반도체층의 표면에 직접 접촉함과 함께, 상기 평탄부 상에 형성된 보호막의 일부를 적어도 덮고, 상기 메사형 구조부의 정상면 상에 상기 광 사출 구멍을 갖도록 형성된 연속막인 전극막을 형성하는 공정을 갖는 것을 특징으로 하는 발광 다이오드의 제조 방법.
  17. 제15항 또는 제16항에 있어서,
    상기 웨트 에칭을, 인산/과산화수소수 혼합액, 암모니아/과산화수소수 혼합액, 브롬 메탄올 혼합액, 요오드화 칼륨/암모니아의 군에서 선택되는 적어도 1종류 이상을 사용하여 행하는 것을 특징으로 하는 발광 다이오드의 제조 방법.
KR1020147018885A 2011-12-19 2012-12-18 발광 다이오드 및 그 제조 방법 KR101589855B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011277536A JP5865695B2 (ja) 2011-12-19 2011-12-19 発光ダイオード及びその製造方法
JPJP-P-2011-277536 2011-12-19
PCT/JP2012/082790 WO2013094601A1 (ja) 2011-12-19 2012-12-18 発光ダイオード及びその製造方法

Publications (2)

Publication Number Publication Date
KR20140108550A true KR20140108550A (ko) 2014-09-11
KR101589855B1 KR101589855B1 (ko) 2016-02-12

Family

ID=48668488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147018885A KR101589855B1 (ko) 2011-12-19 2012-12-18 발광 다이오드 및 그 제조 방법

Country Status (8)

Country Link
US (1) US9166110B2 (ko)
EP (1) EP2797126A4 (ko)
JP (1) JP5865695B2 (ko)
KR (1) KR101589855B1 (ko)
CN (1) CN103999246B (ko)
SG (1) SG11201403362RA (ko)
TW (1) TW201338206A (ko)
WO (1) WO2013094601A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180097468A (ko) * 2017-02-23 2018-08-31 한국산업기술대학교산학협력단 조준경용 마이크로 발광다이오드 광원 및 이의 제조방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI440210B (zh) 2007-01-22 2014-06-01 Cree Inc 使用發光裝置外部互連陣列之照明裝置及其製造方法
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
CN104377287B (zh) * 2013-08-14 2017-04-26 展晶科技(深圳)有限公司 发光二极管及其制造方法
CN104362240B (zh) * 2014-10-31 2017-10-20 广东德力光电有限公司 一种LED芯片的Al2O3/SiON钝化层结构及其生长方法
DE102015117662B4 (de) 2015-10-16 2021-07-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
CN105742433B (zh) * 2016-04-29 2018-03-02 厦门市三安光电科技有限公司 一种AlGaInP发光二极管
WO2019028314A1 (en) 2017-08-03 2019-02-07 Cree, Inc. HIGH DENSITY PIXELIZED LED CHIPS AND NETWORK DEVICES AND METHODS OF MANUFACTURE
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
US10529773B2 (en) 2018-02-14 2020-01-07 Cree, Inc. Solid state lighting devices with opposing emission directions
WO2019193892A1 (ja) * 2018-04-06 2019-10-10 株式会社村田製作所 光半導体素子
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
JP6858899B2 (ja) * 2019-03-26 2021-04-14 Ｄｏｗａエレクトロニクス株式会社 点光源型発光ダイオード及びその製造方法
US20220190199A1 (en) * 2019-03-26 2022-06-16 Dowa Electronics Materials Co., Ltd. Point source type light-emitting diode and manufacturing method thereof
WO2021087109A1 (en) 2019-10-29 2021-05-06 Cree, Inc. Texturing for high density pixelated-led chips
WO2021102696A1 (zh) 2019-11-26 2021-06-03 天津三安光电有限公司 一种红外发光二极管
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods
EP4089746A1 (en) * 2021-05-11 2022-11-16 Excellence Opto. Inc. Vertical light-emitting diode structure with metal layer capable of testing and protecting sidewalls
JP2023115682A (ja) * 2022-02-08 2023-08-21 古河電気工業株式会社 半導体素子、半導体素子アレイ、およびウエハ
CN116314245B (zh) * 2023-05-10 2023-08-04 季华实验室 发光面板及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283862A (ja) 1996-02-15 1997-10-31 Sharp Corp 単一共振器モード光エレクトロニクス装置
JP2003031842A (ja) 2001-07-17 2003-01-31 Daido Steel Co Ltd 半導体発光素子
JP2004111648A (ja) * 2002-09-18 2004-04-08 Hamamatsu Photonics Kk 半導体発光素子
JP2008053476A (ja) * 2006-08-25 2008-03-06 Sanyo Electric Co Ltd 半導体チップおよびその製造方法
KR20080089860A (ko) * 2007-04-02 2008-10-08 엘지이노텍 주식회사 반도체 발광소자 및 반도체 발광소자의 제조 방법
JP2010067891A (ja) * 2008-09-12 2010-03-25 Hitachi Cable Ltd 発光素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2783210B2 (ja) * 1995-09-04 1998-08-06 日本電気株式会社 面発光型ダイオード
US6784462B2 (en) 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
JP5376104B2 (ja) * 2005-07-04 2013-12-25 ソニー株式会社 面発光型半導体レーザ
JP2007221029A (ja) * 2006-02-20 2007-08-30 Sony Corp 半導体発光素子およびその製造方法
KR100732191B1 (ko) 2006-04-21 2007-06-27 한국과학기술원 다층 반사기 구조의 고효율 발광다이오드 및 그의 제조방법
KR100684455B1 (ko) 2006-11-30 2007-02-22 (주)에피플러스 발광다이오드의 형성 방법
DE102008028886B4 (de) * 2008-06-18 2024-02-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
JP2010114337A (ja) * 2008-11-10 2010-05-20 Hitachi Cable Ltd 発光素子
JP2011035017A (ja) 2009-07-30 2011-02-17 Hitachi Cable Ltd 発光素子
KR100999733B1 (ko) * 2010-02-18 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101769075B1 (ko) * 2010-12-24 2017-08-18 서울바이오시스 주식회사 발광 다이오드 칩 및 그것을 제조하는 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283862A (ja) 1996-02-15 1997-10-31 Sharp Corp 単一共振器モード光エレクトロニクス装置
JP2003031842A (ja) 2001-07-17 2003-01-31 Daido Steel Co Ltd 半導体発光素子
JP2004111648A (ja) * 2002-09-18 2004-04-08 Hamamatsu Photonics Kk 半導体発光素子
JP2008053476A (ja) * 2006-08-25 2008-03-06 Sanyo Electric Co Ltd 半導体チップおよびその製造方法
KR20080089860A (ko) * 2007-04-02 2008-10-08 엘지이노텍 주식회사 반도체 발광소자 및 반도체 발광소자의 제조 방법
JP2010067891A (ja) * 2008-09-12 2010-03-25 Hitachi Cable Ltd 発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180097468A (ko) * 2017-02-23 2018-08-31 한국산업기술대학교산학협력단 조준경용 마이크로 발광다이오드 광원 및 이의 제조방법

Also Published As

Publication number Publication date
US20140291612A1 (en) 2014-10-02
US9166110B2 (en) 2015-10-20
CN103999246B (zh) 2017-06-13
EP2797126A1 (en) 2014-10-29
EP2797126A4 (en) 2015-09-02
CN103999246A (zh) 2014-08-20
SG11201403362RA (en) 2014-10-30
KR101589855B1 (ko) 2016-02-12
JP5865695B2 (ja) 2016-02-17
JP2013128072A (ja) 2013-06-27
WO2013094601A1 (ja) 2013-06-27
TW201338206A (zh) 2013-09-16

Similar Documents

Publication Publication Date Title
KR101589855B1 (ko) 발광 다이오드 및 그 제조 방법
JP5913955B2 (ja) 発光ダイオード及びその製造方法
RU2491683C2 (ru) Контакт для полупроводникового светоизлучающего устройства
JP5961358B2 (ja) 発光ダイオード及びその製造方法
KR101276053B1 (ko) 반도체 발광소자 및 발광장치
KR20100108597A (ko) 화합물 반도체 발광 다이오드
KR101445451B1 (ko) 발광 다이오드 및 그의 제조 방법
KR20120136613A (ko) 발광소자
JP5557649B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP6088132B2 (ja) 発光ダイオード及びその製造方法
JP5586371B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
US20130134390A1 (en) Light-emitting diode, light-emitting diode lamp, and illumination device
JP6101303B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP5557648B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
KR101318492B1 (ko) 발광 다이오드 및 발광 다이오드 램프
JP2014168101A (ja) 発光ダイオード、発光ダイオードランプ及び照明装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 4