CN103999246B - 发光二极管及其制造方法 - Google Patents

发光二极管及其制造方法 Download PDF

Info

Publication number
CN103999246B
CN103999246B CN201280062289.9A CN201280062289A CN103999246B CN 103999246 B CN103999246 B CN 103999246B CN 201280062289 A CN201280062289 A CN 201280062289A CN 103999246 B CN103999246 B CN 103999246B
Authority
CN
China
Prior art keywords
layer
light emitting
structure portion
compound semiconductor
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280062289.9A
Other languages
English (en)
Other versions
CN103999246A (zh
Inventor
粟饭原范行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN103999246A publication Critical patent/CN103999246A/zh
Application granted granted Critical
Publication of CN103999246B publication Critical patent/CN103999246B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种保护膜及在其上方形成的电极膜以均匀膜厚形成、并且光取出效率高的发光二极管及其制造方法。这样的发光二极管，在其上部具备平坦部和具有倾斜侧面及顶面的台面型结构部，倾斜侧面采用湿式蚀刻形成，保护膜具有配置在俯视为周缘区域的内侧且光射出孔的周围而使化合物半导体层的表面的一部分露出的通电窗，电极膜是形成为与从通电窗露出来的化合物半导体层的表面相接触，并且覆盖在平坦部上形成的保护膜的一部分，在顶面上具有光射出孔的连续膜，透明膜形成在反射层与化合物半导体层之间，在透明膜内、与光射出孔重叠的范围内贯穿地设有贯通电极。

Description

发光二极管及其制造方法
技术领域
本发明涉及发光二极管及其制造方法。
本申请基于2011年12月19日在日本申请的专利申请2011-277536号要求优先权，在此引用其内容。
背景技术
已知从元件上面的一部分取出在发光层发生的光的点光源型的发光二极管。已知在这种类型的发光二极管中具有用于将发光层的通电区域限制为其面内的一部分的电流狭窄构造(例如专利文献1)。在具有电流狭窄构造的发光二极管中发光区域被限定。由于使光从设置在该区域的正上方的光射出孔射出，因此能够得到较高的光输出，并且能够高效地向光学部件等输入所射出的光。
在点光源型的发光二极管中，已知以下的结构：在与基板平行的方向上为了使发光区域狭窄而将活性层等形成为柱状构造，在该柱状构造的顶面的光取出面具备具有光射出用的开口(光射出孔)的层(例如专利文献2)。
图15示出一种共振器型发光二极管，该发光二极管是在基板131上依次具备下部镜层(mirror layer)132、活性层133、上部镜层134、接触层135的发光二极管，将活性层133、上部镜层134、接触层135形成为柱状构造137，用保护膜138覆盖柱状构造137及其周围，在该保护膜138上形成电极膜139，在柱状构造137的顶面137a(光取出面)上，在电极膜139上形成了光射出用的开口139a。标记140为背面电极。
在先技术文献
专利文献1:日本特开2003-31842号公报
专利文献2:日本特开平9-283862号公报
发明内容
在形成上述柱状构造时，通过各向异性的干式蚀刻来实施成膜活性层等之后的柱状构造以外的部分的除去。因此，如图15所示，柱状构造137的侧面137b相对于基板131垂直或者急倾斜地形成。在该柱状构造的侧面，通过采用蒸镀法、溅射法形成了保护膜以后，通过蒸镀法形成电极用金属(例如Au)膜。但是存在以下问题：在该垂直或者急倾斜的侧面，不容易以一样的膜厚形成保护膜、电极用金属膜，容易变成不连续的膜。在保护膜变为不连续的膜的情况下(图15中的标记A)，在该不连续部分钻入电极用金属膜而与活性层等相接触，成为漏电的原因。另外，在电极用金属膜变为不连续的膜的情况下(图15中的标记B)，成为通电不良的原因。
另外，当使用干式蚀刻进行柱状构造以外的部分的除去时，还存在需要高价格的装置，蚀刻时间也花费得很长的问题。
而且，在如图15所示的柱状构造的顶面具有光射出孔的点光源型的发光二极管中，在柱状构造内的整个发光层流过电流。因而，发光层中光射出孔的正下方以外的部分发出的光的量多，与光射出孔的正下方发出的光相比，光射出孔的正下方以外的部分发出的光向发光二极管的外部射出的概率较低。因而，阻碍了光取出效率的提高。
本发明鉴于上述情况而完成，其目的在于，提供一种发光二极管以及发光二极管的制造方法，该发光二极管是在保护膜及其上所形成的电极膜以均匀的膜厚形成、并且光取出效率高的发光二极管，该发光二极管的制造方法降低漏电、通电不良从而提高成品率，并且能够用比以往低的成本来制造。
本发明提供以下方案。
(1)一种发光二极管，在支持基板上依次具备包含金属的反射层、透明膜、和依次包含活性层和接触层的化合物半导体层，从光射出孔向外部射出光，所述发光二极管的特征在于，在其上部具备平坦部和具有倾斜侧面及顶面的台面型结构部，所述平坦部和所述台面型结构部，分别至少一部分被保护膜、电极膜依次覆盖，所述台面型结构部包含至少所述活性层的一部分，所述倾斜侧面采用湿式蚀刻形成，并且水平方向的截面积朝向所述顶面连续变小地形成，所述保护膜覆盖所述平坦部的至少一部分、所述台面型结构部的所述倾斜侧面、和所述台面型结构部的所述顶面的周缘区域，并且具有配置在俯视为所述周缘区域的内侧且所述光射出孔的周围而使所述化合物半导体层的表面的一部分露出的通电窗，所述电极膜是形成为与从所述通电窗露出来的化合物半导体层的表面直接接触、并且至少覆盖在所述平坦部上形成的保护膜的一部分、在所述台面型结构部的顶面上具有所述光射出孔的连续膜，所述透明膜形成在所述反射层与所述化合物半导体层之间，在所述透明膜内、俯视下与所述光射出孔重叠的范围内以与所述化合物半导体层及所述反射层相接触的方式贯穿地设有贯通电极。
(2)一种发光二极管，在支持基板上依次具备包含金属的反射层、透明膜、和依次包含活性层和接触层的化合物半导体层，从光射出孔向外部射出光，所述发光二极管的特征在于，在其上部具备平坦部和具有倾斜侧面及顶面的台面型结构部，所述平坦部和所述台面型结构部，分别至少一部分被保护膜、电极膜依次覆盖，所述台面型结构部包含至少所述活性层的一部分，所述倾斜侧面采用湿式蚀刻形成，并且水平方向的截面积朝向所述顶面连续变小地形成，所述保护膜至少覆盖所述平坦部的至少一部分、所述台面型结构部的所述倾斜侧面、和所述台面型结构部的所述顶面的周缘区域，并且具有配置在俯视为所述周缘区域的内侧且所述光射出孔的周围而使所述化合物半导体层的表面的一部分露出的通电窗，所述电极膜是形成为与从所述通电窗露出来的化合物半导体层的表面直接接触、并且至少覆盖在所述平坦部上形成的保护膜的一部分、在所述台面型结构部的顶面上具有所述光射出孔的连续膜，所述透明膜形成在所述反射层与所述化合物半导体层之间，在所述透明膜内、俯视下与所述通电窗重叠的位置以与所述化合物半导体层及所述反射层相接触的方式贯穿地设有贯通电极。
(3)根据(1)所述的发光二极管，其特征在于，所述贯通电极形成在：通过将以最短距离连结所述通电窗的外周和使所述光射出孔投影到所述活性层的图形的外周的各点间的线段原样地延长，从而缩小投影到所述透明膜上的所述光射出孔的缩小投影图形的范围内。
(4)根据(1)～(3)的任一项所述的发光二极管，其特征在于，所述贯通电极由AuBe、AuZn中的任一种形成。
(5)根据(1)～(4)的任一项所述的发光二极管，其特征在于，所述透明膜由SiO2、SiN、SiON、Al2O3、MgF2、TiO2、TiN、ZnO中的任一种形成。
(6)根据(1)～(5)的任一项所述的发光二极管，其特征在于，所述接触层与所述电极膜接触。
(7)根据(1)～(6)的任一项所述的发光二极管，其特征在于，所述台面型结构部在俯视下为矩形。
(8)根据(7)所述的发光二极管，其特征在于，所述台面型结构部的各倾斜侧面相对于所述基板的定向平面偏移地形成。
(9)根据(1)～(8)的任一项所述的发光二极管，其特征在于，所述台面型结构部的高度为3～7μm，俯视下的所述倾斜侧面的宽度为0.5～7μm。
(10)根据(1)～(9)的任一项所述的发光二极管，其特征在于，所述光出射孔在俯视下为圆形或椭圆。
(11)根据(10)所述的发光二极管，其特征在于，所述光出射孔的径为50～150μm。
(12)根据(1)～(11)的任一项所述的发光二极管，其特征在于，在所述电极膜的所述平坦部上的部分具有接合线。
(13)根据(1)～(12)的任一项所述的发光二极管，其特征在于，所述活性层所含有的发光层包含多量子阱。
(14)根据(1)～(13)的任一项所述的发光二极管，其特征在于，所述活性层所含有的发光层由((AlX1Ga1-X1)Y1In1-Y1P(0≤X1≤1，0＜Y1≤1)、(AlX2Ga1-X2)As(0≤X2≤1)、(InX3Ga1-X3)As(0≤X3≤1))中的任一种形成。
(15)一种发光二极管的制造方法，所述发光二极管在支持基板上依次具备包含金属的反射层、透明膜、和依次包含活性层和接触层的化合物半导体层，从光射出孔向外部射出光，所述制造方法的特征在于，具有：在生长用基板上形成依次包含接触层和活性层的化合物半导体层的工序；在所述化合物半导体层上形成透明膜和贯通电极的工序，所述贯通电极在该透明膜内、俯视下与预定形成的所述光射出孔重叠的范围内以与所述化合物半导体层及所述反射层相接触的方式贯穿地设置；在所述透明膜和所述贯通电极上形成包含金属的反射层的工序；在所述反射层上接合支持基板的工序；除去所述生长用基板的工序；对所述化合物半导体层进行湿式蚀刻，形成台面型结构部和配置在该台面型结构部的周围的平坦部的工序，所述台面型结构部是水平方向的截面积朝向顶面连续变小地形成的；形成保护膜的工序，所述保护膜至少覆盖所述平坦部的至少一部分、所述台面型结构部的所述倾斜侧面、和所述台面型结构部的所述顶面的周缘区域，并且具有配置在俯视为所述周缘区域的内侧且所述光射出孔的周围而使所述化合物半导体层的表面的一部分露出的通电窗；和形成电极膜的工序，所述电极膜是形成为与从所述通电窗露出来的化合物半导体层的表面直接接触、并且至少覆盖在所述平坦部上形成的保护膜的一部分、在所述台面型结构部的顶面上具有所述光射出孔的连续膜。
(16)一种发光二极管的制造方法，所述发光二极管在支持基板上依次具备包含金属的反射层、透明膜、和依次包含活性层和接触层的化合物半导体层，从光射出孔向外部射出光，所述制造方法的特征在于，具有：在生长用基板上形成依次包含接触层和活性层的化合物半导体层的工序；在所述化合物半导体层上形成透明膜和贯通电极的工序，所述贯通电极在该透明膜内、俯视下与预定形成的通电窗重叠的位置以与所述化合物半导体层及所述反射层相接触的方式贯穿地设置；在所述透明膜和所述贯通电极上形成包含金属的反射层的工序；在所述反射层上接合支持基板的工序；除去所述生长用基板的工序；对所述化合物半导体层进行湿式蚀刻，形成台面型结构部和配置在该台面型结构部的周围的平坦部的工序，所述台面型结构部是水平方向的截面积朝向顶面连续变小地形成的；形成保护膜的工序，所述保护膜至少覆盖所述平坦部的至少一部分、所述台面型结构部的所述倾斜侧面、和所述台面型结构部的所述顶面的周缘区域，并且具有配置在俯视为所述周缘区域的内侧且所述光射出孔的周围而使所述化合物半导体层的表面的一部分露出的所述通电窗；和形成电极膜的工序，所述电极膜是形成为与从所述通电窗露出来的化合物半导体层的表面直接接触、并且至少覆盖在所述平坦部上形成的保护膜的一部分、在所述台面型结构部的顶面上具有所述光射出孔的连续膜。
(17)根据(15)或(16)所述的发光二极管的制造方法，其特征在于，使用从磷酸/过氧化氢水混合液、氨/过氧化氢水混合液、溴甲醇混合液、碘化钾/氨中选择的至少一种以上来进行所述湿式蚀刻。
本发明的一种方式涉及的发光二极管采用了如下结构：在支持基板上依次具备包含金属的反射层、透明膜、和依次包含活性层和接触层的化合物半导体层，从光射出孔向外部射出光，并且保护膜具有配置在台面型结构部的顶面的周缘区域的内侧且光射出孔的周围而使化合物半导体层的表面的一部分露出的通电窗，电极膜与从通电窗露出来的化合物半导体层的表面直接接触，而且在透明膜内俯视下与光射出孔重叠的范围内以与化合物半导体层及反射层相接触的方式贯穿地设有贯通电极。其结果，电流集中在电极膜之中填埋通电窗的部分与贯通电极之间，由此活性层之中光射出孔的正下方的部分发出的光的量比其正下方以外的部分发出的光的量多。其结果，朝向光射出孔的光的比例变高，能谋求光取出效率的提高。
根据本发明的一种方式涉及的发光二极管，采用了在其上部具备平坦部和具有倾斜侧面及顶面的台面型结构部的结构。其结果，能得到较高的光输出，并且能够将所射出的光高效地输入到光学部件等中。
本发明的发光二极管，采用了台面型结构部的倾斜侧面通过湿式蚀刻来形成、并且水平方向的截面积朝向顶面连续变小地形成的结构。其结果，与垂直侧面的情况相比，在侧面容易形成保护膜及其上的电极膜，因此能以均匀的膜厚形成连续的膜。因而，没有由不连续的膜引起的漏电、通电不良，担保了稳定而高辉度的发光。该效果是只要具备具有通过湿式蚀刻形成的倾斜侧面的台面型结构部就能获得的效果，是无论发光二极管的内部的层叠结构、基板的结构如何都能得到的效果。
本发明的一种方式涉及的发光二极管采用了如下结构：在支持基板上依次具备包含金属的反射层、透明膜、和依次包含活性层和接触层的化合物半导体层，从光射出孔向外部射出光，并且在透明膜内、俯视下与通电窗重叠的位置以与化合物半导体层及反射层相接触的方式贯穿地设有贯通电极。其结果，电流集中在电极膜之中填埋通电窗的部分与贯通电极之间。由此，活性层之中通电窗的正下方的部分发出的光的量比其正下方以外的部分发出的光的量多。其结果，朝向光射出孔的光的比例变高，能谋求光取出效率的提高。
本发明的一种方式涉及的发光二极管采用了下述结构：贯通电极形成在：通过将以最短距离连结通电窗的外周和使光射出孔投影到活性层的图形的外周的各点间的线段原样地延长，从而缩小投影到透明膜上的光射出孔的缩小投影图形的范围内。其结果，活性层之中比与光射出孔重叠的范围狭小的范围的正下方的部分发出的光的量，多于其正下方以外的部分发出的光的量。其结果，朝向光射出孔的光的比例变高，能谋求光取出效率的提高。
本发明的一种方式涉及的发光二极管采用了贯通电极由AuBe、AuZn中的任一种形成的结构。其结果，与化合物半导体层及反射层的接触电阻变低，能够进行低电压驱动。
本发明的一种方式涉及的发光二极管采用了透明膜由SiO2、SiN、SiON、Al2O3、MgF2、TiO2、TiN、ZnO中的任一种形成的结构。其结果，能确保从反射层反射的光的较高的透射性，谋求高输出。
本发明的一种方式涉及的发光二极管采用了接触层与电极膜相接触的结构。其结果，降低欧姆电极的接触电阻，能够进行低电压驱动。
本发明的一种方式涉及的发光二极管采用了台面型结构部在俯视下为矩形的结构。其结果，能抑制由于制造时的湿式蚀刻中的各向异性的影响而导致台面形状根据蚀刻深度发生变化的情况。因而，容易进行台面部面积的控制，能得到高精度的尺寸形状。
本发明的一种方式涉及的发光二极管采用了台面型结构部的各倾斜侧面相对于基板的定向平面偏移地形成的结构。其结果，对于构成矩形台面型结构部的4边，由基板方位所致的各向异性的影响得到缓解，能得到均等的台面形状、梯度。
本发明的一种方式涉及的发光二极管采用了台面型结构部的高度为3～7μm，俯视下的倾斜侧面的宽度为0.5～7μm的结构。其结果，与垂直侧面的情况相比，在侧面容易形成保护膜及其上的电极膜，因此能以均匀的膜厚形成连续的膜。因而，没有由不连续的膜引起的漏电、通电不良，担保了稳定而高辉度的发光。
本发明的一种方式涉及的发光二极管采用了光出射孔在俯视下为圆形或椭圆的结构。其结果，与矩形等的具有角的结构相比，容易形成均匀的接触区域，能够抑制在角部的电流集中等的发生。另外，适于与受光侧的光纤等的结合。
本发明的一种方式涉及的发光二极管采用了光出射孔的径为50～150μm的结构。其结果避免了下述问题：当小于50μm时，在台面型结构部的电流密度变高，在低电流下输出就饱和；另一方面，当超过150μm时，很难进行向台面型结构部整体的电流扩散，因此仍然输出饱和。
本发明的一种方式涉及的发光二极管采用了在电极膜的平坦部上的部分具有接合线的结构。其结果，在施加了充分的负荷(和超声波)的平坦部形成线接合，因此能实现接合强度较强的线接合。
本发明的发光二极管采用了活性层所含有的发光层包含多量子阱的结构。其结果，通过在阱层内关入充分的注入载流子，阱层内的载流子密度变高。其结果，发光再结合概率增大，应答速度高。
本发明的一种方式涉及的发光二极管的制造方法采用了如下方案：所述发光二极管在支持基板上依次具备包含金属的反射层、透明膜、和依次包含活性层和接触层的化合物半导体层，从光射出孔向外部射出光，该制造方法具有：在生长用基板上形成依次包含接触层和活性层的化合物半导体层的工序；和在化合物半导体层上形成透明膜和贯通电极的工序，所述贯通电极在该透明膜内、俯视下与预定形成的所述光射出孔重叠的范围内以与化合物半导体层及反射层相接触的方式贯穿地设置。其结果，电流集中在电极膜之中填埋通电窗的部分与贯通电极之间。由此，活性层之中光射出孔的正下方的部分发出的光的量多于其正下方以外的部分发出的光的量。其结果，能够制造朝向光射出孔的光的比例变高、光取出效率提高了的发光二极管。
根据本发明的发光二极管的制造方法，采用了具有在反射层上接合支持基板的工序、和除去生长用基板的工序的方案。其结果，避免了由作为化合物半导体层的生长基板而通常使用的GaAs基板等的生长用基板所导致的光的吸收，能够制造发光输出提高了的发光二极管。
本发明的一种方式涉及的发光二极管的制造方法，采用了下述方案：具有：对化合物半导体层进行湿式蚀刻，形成水平方向的截面积朝向顶面连续变小地形成的台面型结构部和配置在该台面型结构部的周围的平坦部的工序；以在台面型结构部的顶面具有使化合物半导体层的表面的一部分露出的通电窗的方式在台面型结构部和平坦部上形成保护膜的工序；形成电极膜的工序，所述电极膜是使得与从通电窗露出来的化合物半导体层的表面直接接触，并且至少覆盖在平坦部上形成的保护膜的一部分，在台面型结构部的顶面上具有光射出孔的连续膜。其结果，能够具有较高的光输出，并且将所射出的光高效地输入到光学部件等中。进而，与垂直侧面的情况相比，在倾斜斜面容易形成保护膜及其上的电极膜，因此能以均匀的膜厚形成连续的膜。因而，能够制造没有由不连续的膜引起的漏电、通电不良，担保了稳定而高辉度的发光的发光二极管。当采用以往的各向异性的干式蚀刻来构成柱状结构时，侧面垂直地形成，而通过采用湿式蚀刻形成台面型结构部，能够形成使侧面平缓地倾斜的侧面。另外，通过采用湿式蚀刻来形成台面型结构部，与采用以往的干式蚀刻来形成柱状结构的情况相比，能够缩短形成时间。
本发明的一种方式涉及的发光二极管的制造方法采用了如下方案：所述发光二极管在支持基板上依次具备包含金属的反射层、透明膜、和依次包含活性层和接触层的化合物半导体层，从光射出孔向外部射出光，该制造方法具有：在生长用基板上形成依次包含接触层和活性层的化合物半导体层的工序；在化合物半导体层上形成透明膜和贯通电极的工序，该贯通电极在该透明膜内、俯视下与预定形成的通电窗重叠的位置以与化合物半导体层及反射层相接触的方式贯穿地设置。其结果，活性层之中通电窗的正下方的部分发出的光的量多于其正下方以外的部分发出的光的量。因而，能制造朝向光射出孔的光的比例变高、光取出效率提高了的发光二极管。
附图说明
图1是本发明的第1实施方式的发光二极管的剖面示意图。
图2是本发明的第1实施方式的发光二极管的立体图。
图3是表示本发明的发光二极管的台面型结构部的倾斜斜面的剖面的电子显微镜照片。
图4是本发明的第1实施方式的发光二极管的贯通电极和通电窗附近的放大剖视图。
图5是本发明的第1实施方式的发光二极管的活性层的剖面示意图。
图6是本发明的第2实施方式的发光二极管的贯通电极和通电窗附近的放大剖视图。
图7是本发明的第3实施方式的发光二极管的剖面示意图。
图8是表示本发明的支持基板所使用的金属基板的制造工序的一例的工序剖视图。
图9是用于说明本发明的第1实施方式的发光二极管的制造方法的剖面示意图。
图10A是表示本发明的第1实施方式的发光二极管的制造方法的一例的工序剖视图。
图10B是表示本发明的第1实施方式的变形例的发光二极管的制造方法的一例的工序剖视图。
图11是表示本发明的第1实施方式的发光二极管的制造方法的一例的工序剖视图。
图12是表示本发明的第1实施方式的发光二极管的制造方法的一例的工序剖视图。
图13是表示湿式蚀刻的深度以及宽度相对于蚀刻时间的关系的曲线图。
图14是用于说明本发明的第1实施方式的发光二极管的保护膜的通电窗的平面图。
图15是现有的发光二极管的剖视图。
具体实施方式
以下，针对应用了本发明的发光二极管及其制造方法，使用附图来说明其构成。再有，在以下的说明中使用的附图存在为了便于理解特征而将成为特征的部分放大来示出的情况，各构成要素的尺寸比率等未必与实际相同。另外，在以下的说明中所例示的材料、尺寸等为一例，本发明并不被它们限定，在不改变其主旨的范围能够适当地变更来实施。
再有，在不损害本发明的效果的范围也可以具备以下未记载的层。
〔发光二极管(第1实施方式)〕
图1是应用了本发明的发光二极管的一例的剖面示意图。图2是在包含图1所示的发光二极管的晶片上所形成的发光二极管的立体图。
以下，参照图1和图2，对应用了本发明的一个实施方式的发光二极管进行详细说明。
图1所示的发光二极管100，是在支持基板1上依次具备包含金属的反射层2、透明膜30、和依次包含活性层4及接触层5的化合物半导体层20(参照图4)，从光射出孔9b向外部射出光的发光二极管。该发光二极管，在其上部具备平坦部6、和具有倾斜侧面7a及顶面7b的台面型结构部7。平坦部6和台面型结构部7各自至少一部分被保护膜8、电极膜9依次覆盖。台面型结构部7包含至少活性层4的一部分，倾斜侧面7a通过湿式蚀刻而形成，并且水平方向的截面积朝向顶面7b连续变小地形成。保护膜8覆盖平坦部6的至少一部分、台面型结构部7的倾斜侧面7a、和台面型结构部7的顶面7b的周缘区域7ba。保护膜8还具有配置在俯视下为周缘区域7ba的内侧且光射出孔9b的周围而使化合物半导体层20(接触层5)的表面的一部分露出的通电窗8b。电极膜9与从通电窗8b露出来的化合物半导体层20(接触层5)的表面相接触。而且，电极膜9是形成使得至少覆盖在平坦部6上形成的保护膜8的一部分、在台面型结构部7的顶面7b上具有光射出孔9b的连续膜。透明膜30形成在反射层2与化合物半导体层20之间。在透明膜30内、俯视下与光射出孔9b重叠的范围内以与化合物半导体层20及反射层2相接触的方式贯穿地设有贯通电极31。另外，在反射层2与活性层4之间设置有接合(接触)层3。
本实施方式的发光二极管的台面型结构部7在俯视下为矩形，电极膜9的光射出孔9b在俯视下为圆形。台面型结构部7的俯视图不限于矩形，另外，光射出孔9b的俯视图也不限于圆形。
在台面型结构部7的电极膜上，具备用于防止从侧面漏出光的防漏光膜16。
另外，在基板1的下面侧具备背面电极40。
本发明的发光二极管，如图2所示，能够通过在晶片状的基板上制作了多个发光二极管100以后，按各发光二极管沿着切道(预定切割线)21(单点划线22是切道21的长度方向的中心线)进行切割来制造。即，通过沿着单点划线22向切道21的部分射入激光、切入刀具等，能够按各发光二极管进行切割来进行单片化。
台面型结构部7是相对于平坦部6向上方突出的结构，具有倾斜侧面7a和顶面7b。在图1所示的例子的情况下，倾斜侧面7a由活性层4的整个层和接触层5的倾斜截面构成，在倾斜侧面7a之上依次设置有保护膜8、电极膜(表面电极膜)9、防漏光膜16。另外，顶面7b由接触层5的表面构成，在顶面7b之上设置有保护膜8(标记8ba和标记8d的部分)、和电极膜9(标记9ba、9bb以及9d的部分)。
另外，在本发明的台面型结构部7的内部，包含接触层5、和活性层4的至少一部分。
在图1所示的例子的情况下，在台面型结构部7的内部包含接触层5、和活性层4的整个层。在台面型结构部7的内部也可以仅包含活性层4的一部分。优选的是，活性层4的整个层包含在台面型结构部7的内部。其原因是，变成为使活性层4发出的光全部在台面型结构部内产生，光取出效率提高。
另外，台面型结构部7是采用湿式蚀刻形成该倾斜侧面7a而成的。另外，台面型结构部7是从支持基板1侧朝向顶面7b水平方向的截面积连续变小地形成而成的。倾斜侧面7a是采用湿式蚀刻形成的，因此形成使得从顶面侧向支持基板1侧倾斜变得平缓。优选的是，台面型结构部7的高度h为3～7μm，俯视的倾斜侧面7a的宽度w为0.5～7μm。另外，高度h更优选为5～7μm。另外，宽度w更优选为3～7μm，进一步优选为4～6μm。其原因是，由于台面型结构部7的侧面不是垂直或者急倾斜而是平缓的倾斜，所以容易以同样的膜厚形成保护膜、电极用金属膜，没有变成不连续的膜之虞，因而没有由不连续的膜引起的漏电、通电不良，担保稳定而高辉度的发光。
另外，当进行湿式蚀刻直至高度超过7μm时，倾斜侧面容易变成悬突(overhang)形状(倒锥形状)，因此不优选。其原因是，当为悬突形状(倒锥形状)时，要以均匀的膜厚无不连续部位地形成保护膜、电极膜比垂直侧面的情况更困难。
再有，在本说明书中，高度h是指从隔着平坦部6上的保护膜而形成的电极膜9(标记9c的部分)的表面到覆盖保护膜8的标记8ba的部分的电极膜9(标记9ba的部分)的表面的垂直方向的距离(参照图1)。另外，宽度w是指从覆盖保护膜8的标记8ba的部分的电极膜9(标记9ba的部分)的边缘到与该边缘连接的倾斜侧面的电极膜9(标记9a的部分)的最下方的边缘的水平方向的距离(参照图1)。
图3是台面型结构部7附近的剖面的电子显微镜照片。
图3所示的例子的层构成，是除了接触层由Al0.3Ga0.7As形成、层厚为3μm这一点以外与后述的实施例相同的构成。
本发明的台面型结构部通过湿式蚀刻形成，因此，形成使得从其顶面侧越趋向基板侧(在图中越趋向下方)，台面型结构部的水平截面积(或宽度或径)的增大率越大。根据该形状，能够判别台面型结构部不是采用干式蚀刻而是采用湿式蚀刻形成的。
在图3所示的例子中，高度h为7μm，宽度w为3.5～4.5μm。
台面型结构部7优选俯视下为矩形。其原因是，可抑制由于制造时的湿式蚀刻的各向异性的影响而导致台面形状根据蚀刻深度发生变化的情况，容易进行台面型结构部的各面的面积的控制，因此能得到高精度的尺寸形状。
发光二极管中的台面型结构部7的位置，如图1和图2所示，为了元件的小型化，优选为偏置于发光二极管的长轴方向的一方。由于平坦部6需要安装接合线(未图示)所需的幅度，因此要使其狭窄存在极限。通过使台面型结构部7偏置于另一方，能够将平坦部6的范围最小化，能够谋求元件的小型化。
平坦部6是配置在台面型结构部7的周围的部分。在本发明中，在能施加充分的负荷和/或超声波的电极膜的位于平坦部的部分形成线接合，因此能够实现接合强度较强的线接合。
在平坦部6上依次形成有保护膜8、电极膜(表面电极膜)9，在电极膜9之上安装接合线(未图示)。在平坦部6的保护膜8的正下方配置的材料，根据台面型结构部7的内部构成来决定。
保护膜8包含：覆盖台面型结构部7的倾斜侧面7a的部分8a；覆盖平坦部6的至少一部分的部分8c(也包含隔着台面型结构部7而覆盖相反侧的平坦部的部分8cc)；覆盖台面型结构部7的顶面7b的周缘区域7ba的部分8ba；和覆盖所述顶面7b的中央部分的部分8d。保护膜8具有俯视下在周缘区域7ba的内侧使接触层5的表面的一部分露出的通电窗8b。
本实施方式的通电窗8b，在台面型结构部7的顶面7b上使接触层5的表面之中、位于周缘区域7ba之下的部分8ba与位于覆盖中央部分的部分8d之下的部分之间的直径不同的两个同心圆间的区域(环状区域)露出。
对通电窗8b的形状没有限制。可以不是环状，可以由并不连续而是离散的多个区域构成。
保护膜8的第1功能是，为了使产生发光的区域和取出光的范围狭窄而配置在表面电极膜9的下层，将表面电极膜9之中与化合物半导体层20接触而与化合物半导体层20之间的电流的流入或者流出限制在顶面的通电窗8b的部分。即，形成保护膜8之后，在包含保护膜8的全部面形成表面电极膜，然后将表面电极膜进行图案化，但对于形成了保护膜8的部分，即使不除去表面电极膜，也不会流过电流。在流过电流时，形成保护膜8的通电窗8b。
因而，为了使其具有第1功能，如果是在台面型结构部7的顶面7b的一部分形成通电窗8b的结构，则通电窗8b的形状、位置不限于如图1那样的形状、位置。
相对于第1功能是必需的功能，保护膜8的第2功能不是必需的功能。在图1所示的保护膜8的情况下，作为第2功能，俯视下配置在表面电极膜9的光射出孔9a内的接触层5的表面，能够越过保护膜8取出光，且保护取出光的接触层5的表面。
再有，在后述的第2实施方式中，是在光射出孔之下不具有保护膜，不经由保护膜而从光射出孔9b直接取出光的结构，不具有第2功能。
作为保护膜8的材料，能使用作为绝缘层公知的材料。从容易形成稳定的绝缘膜来看，优选硅氧化膜。
再有，在本实施方式中，由于越过该保护膜8(8d)取出光，因此保护膜8需要具有透光性。
另外，保护膜8的膜厚优选为0.3～1μm，更优选为0.5～0.8μm。其原因是，在小于0.3μm的情况下绝缘不充分，当超过1μm时形成就过于需要时间。
在此，保护膜的膜厚是指支持结构部的上面、台面型结构部的顶面等的平坦部分处的膜厚。
电极膜(表面电极膜)9包括：对保护膜8之中覆盖倾斜侧面7a的部分8a进行覆盖的部分9a；对保护膜8之中覆盖平坦部6的至少一部的部分8c进行覆盖的部分9c；对保护膜8之中覆盖台面型结构部7的顶面7b的周缘区域7ba的部分8ba的部分进行覆盖的部分9ba；填埋保护膜8的通电窗8b的部分9bb(以下适当称作“接触部分”)；对在台面型结构部7的顶面7b上、保护膜8之中覆盖顶面7b的中央部分的部分8d的外周缘部进行覆盖的部分9d。
电极膜(表面电极膜)9的第1功能是作为用于流过电流的电极的功能，第2功能是限制发出的光所射出的范围。在图1所示的例子的情况下，第1功能由接触部分9bb担负，第2功能由对覆盖中央部分的部分8d的外周缘部进行覆盖的部分9d担负。
对于第2功能，也可以是通过使用非透光性的保护膜而使该保护膜担负的结构。
电极膜9可以覆盖平坦部6的保护膜8整体，也可以覆盖其一部分。优选的是，为了适宜安装接合线而覆盖尽量大的范围。从降低成本的观点来看，如图2所示，优选在按各发光二极管进行切割时的切道21上不覆盖电极膜。
该电极膜9在台面型结构部7的顶面7b上仅由接触部分9bb与接触层5接触。因而，在发光二极管的内部流过来的电流仅经由接触部9bb而流动。
作为电极膜9的材料，能使用相对于接触层能得到良好的欧姆接触的公知的电极材料。例如，在设为n型电极的情况下，能够使用依次形成有AuGe层、Ni层、和Au层的层结构(AuGe/Ni/Au)。
另外，电极膜9的膜厚优选为0.5～2.0μm，更优选为1.2～1.8μm。其原因是，在小于0.5μm的情况下很难得到均匀且良好的欧姆接触，而且接合时的强度、厚度不充分，当超过2.0μm时过于消耗成本。
在此，电极膜的膜厚是指支持结构部的上面、台面型结构部的顶面等的平坦部分处的膜厚。
透明膜30形成在反射层2与化合物半导体层20之间。
作为构成透明膜30的材料，如果是具有透光性，导电性比贯通电极31低的材料，则没有限制。例如能使用SiO2、SiN、SiON、Al2O3、MgF2、TiO2、TiN、ZnO。
另外，透明膜30的膜厚由贯通电极的膜厚来决定。如后面所述，贯通电极31的膜厚优选设为0.05～2μm，因此，作为透明膜30的膜厚，也优选设为0.05～2μm。
贯通电极31在透明膜30内、俯视下与光射出孔9b重叠的范围(R2(参照图4))内贯穿设置使得其与化合物半导体层20及反射层2相接触。当贯通电极31配置在该范围内时，电流集中在电极膜9之中填埋通电窗的部分(接触部分9bb)与贯通电极31之间。由此，活性层之中与光射出孔9b重叠的范围的正下方的部分发出的光的量比其正下方以外的部分发出的光的量多。其结果，朝向光射出孔的光的比例变高，能谋求光取出效率的提高。
另外，优选：贯通电极31形成在：通过将以最短距离连结通电窗8b的外周和使光射出孔9b投影到活性层4上的图形的外周的各点间的线段原样地延长，从而缩小投影到透明膜30上的光射出孔9b的缩小投影图形的范围(R4(参照图4))内。当贯通电极31配置在该范围内时，活性层之中比与光射出孔重叠的范围9b狭窄的范围(R5(参照图4))的正下方的部分发出的光的量，多于其正下方以外的部分发出的光的量。其结果，朝向光射出孔的光的比例进一步变高，能谋求光取出效率的进一步提高。
贯通电极31的形状不特别限制，也可以由离散配置的多个电极构成。
作为构成贯通电极31的金属材料，如果是能够与接合(接触)层5进行欧姆接触的材料，则没有限制。例如，能使用AuBe、AuZn中的任一种。
另外，作为贯通电极31的膜厚，优选设为0.05～2μm。其原因是，在小于0.05μm的情况下很难作成贯通电极，当超过2μm时成本增加。
图4示出图1所示的发光二极管的贯通电极31和通电窗8b附近的放大剖视图。使用图4来说明图4所示的剖面中的贯通电极31的平面上的配置关系。
在图4中，R1表示通电窗8b的外周的内侧(通电窗8b和被通电窗8b所包围的范围S(参照图1))。R2表示光射出孔9b的范围(展宽)。R3表示使光射出孔9b投影到活性层4的图形的外周的内侧。R3是与R2相同的尺寸。R4表示通过将以最短距离连结通电窗8b的外周(点P为外周上的1点)和使光射出孔9b投影到活性层4的图形的外周(点Q为外周上的1点。再有，点Q虽然在活性层9的厚度的量上有任意性，但是不论取在哪个位置都能得到本发明的效果)、并原样地延长连结各点间(其中之一为PQ间)的线段，从而缩小投影到透明膜30上的光射出孔9b的缩小投影图形的范围。R5表示贯通电极31实际所形成的范围。
在图4中，贯通电极31以俯视下填埋R4的范围内的R5的范围的方式形成。
通过在该范围形成有贯通电极31，电流集中在连结电极膜9的接触部分9bb(填埋通电窗8b的部分)和贯通电极31的范围内。由此，活性层4之中配置在Ｔ-Ｔ与Q-Q之间的部分发出的光的量，多于该部分以外发出的光的量。由此，光射出孔9b的正下方发出的光的量显著多于其以外发出的光的量。其结果，从光射出孔9b射出的光的比例变多，光取出效率提高。
如图1所示，也可以具备防止由活性层发出的光从台面型结构部7的侧面向元件外泄漏的防漏光膜16。
作为防漏光膜16的材料，能使用公知的反射材料。例如，在作为电极膜9的材料使用了AuGe/Ni/Au的情况下，能使用相同的AuGe/Ni/Au。
在本实施方式中，是在光射出孔9b之下形成有保护膜8d(8)、在台面型结构部7的顶面上经由保护膜8d(8)而从光射出孔9b取出光的结构。
光射出孔9b的形状，优选俯视下为圆形或椭圆形。与矩形等的具有角的结构相比，容易形成均匀的接触区域，能够抑制在角部的电流集中等的发生。另外，适于与受光侧的光纤等的结合。
光射出孔9b的径优选为50～150μm。在小于50μm的情况下，在射出部的电流密度变高，在低电流下输出就饱和，而当超过150μm时很难进行向射出部整体的电流扩散，因此相对于注入电流的发光效率降低。
作为支持基板1的材料，能使用金属、Ge、Si、GaP、GaInP、SiC等。Ge基板、Si基板具有价廉、耐湿性优良这样的优点。GaP、GaInP、SiC基板具有热膨胀系数与发光部接近、耐湿性优良、热传导性良好这样的优点。金属基板从成本方面、机械强度、散热性的观点来看是优良的。另外，如后面所述，通过形成为层叠有多个金属层(金属板)的结构，具有能够作为金属基板整体来调整热膨胀系数这样的优点。
在作为支持基板1使用金属基板的情况下，能够作成为层叠有多个金属层(金属板)的结构。
在设为层叠有多个金属层(金属板)的结构的情况下，优选为2种金属层交替地层叠而成。特别优选的是，这2种金属层(例如将它们称作第1金属层、第2金属层)的层数加起来为奇数。
例如，在设为用第1金属层夹着第2金属层的金属基板的情况下，从金属基板的翘曲、开裂的观点来看，在作为第2金属层使用热膨胀系数比化合物半导体层小的材料时，优选由热膨胀系数比化合物半导体层大的材料构成第1金属层。其原因是，由于作为金属基板整体的热膨胀系数接近化合物半导体层的热膨胀系数，因此能够抑制将化合物半导体层和金属基板接合时的金属基板的翘曲、破裂，能够使发光二极管的制造成品率提高。同样地，在作为第2金属层使用热膨胀系数比化合物半导体层大的材料时，优选由热膨胀系数比化合物半导体层小的材料构成第1金属层。其原因是，由于作为金属基板整体的热膨胀系数接近化合物半导体层的热膨胀系数，因此能够抑制将化合物半导体层和金属基板接合时的金属基板的翘曲、破裂，能够提高发光二极管的制造成品率。
从以上的观点来看，2种金属层中的任一个可以是第1金属层，也可以是第2金属层。
作为2种金属层，例如能够使用由银(热膨胀系数＝18.9ppm/K)、铜(热膨胀系数＝16.5ppm/K)、金(热膨胀系数＝14.2ppm/K)、铝(热膨胀系数＝23.1ppm/K)、镍(热膨胀系数＝13.4ppm/K)及它们的合金中的任一种形成的金属层、和由钼(热膨胀系数＝5.1ppm/K)、钨(热膨胀系数＝4.3ppm/K)、铬(热膨胀系数＝4.9ppm/K)及它们的合金中的任一种形成的金属层的组合。
作为适合的例子，可列举由Cu/Mo/Cu这3层构成的金属基板。以上述的观点来看，即使是由Mo/Cu/Mo这3层构成的金属基板也能够得到同样的效果，但由Cu/Mo/Cu这3层构成的金属基板是由容易加工的Cu夹着机械强度高的Mo的结构，因此与由Mo/Cu/Mo这3层构成的金属基板相比，具有容易进行切割等加工这样的优点。
作为金属基板整体的热膨胀系数，例如在由Cu(30μm)/Mo(25μm)/Cu(30μm)这3层构成的金属基板的情况下为6.1ppm/K，在由Mo(25μm)/Cu(70μm)/Mo(25μm)这3层构成的金属基板的情况下变为5.7ppm/K。
另外，从散热的观点来看，构成金属基板的金属层，优选由热传导率高的材料形成。其原因是，由此提高金属基板的散热性，能够使发光二极管以高辉度进行发光，并且使发光二极管的寿命成为长寿命。
例如，优选使用银(热传导率＝420W/m·K)、铜(热传导率＝398W/m·K)、金(热传导率＝320W/m·K)、铝(热传导率＝236W/m·K)、钼(热传导率＝138W/m·K)、钨(热传导率＝174W/m·K)以及它们的合金等。
进一步优选：这些金属层由其热膨胀系数与化合物半导体层的热膨胀系数大致相等的材料形成。特别优选的是，金属层的材料是具有化合物半导体层的热膨胀系数的±1.5ppm/K以内的热膨胀系数的材料。由此，能够减小金属基板与化合物半导体层接合时的由热引起的对发光部的应力。并且，其结果，能够抑制由将金属基板与化合物半导体层连接时的热引起的金属基板的开裂，能够使发光二极管的制造成品率提高。
作为金属基板整体的热传导率，例如在由Cu(30μm)/Mo(25μm)/Cu(30μm)这3层构成的金属基板的情况下变为250W/m·K，在由Mo(25μm)/Cu(70μm)/Mo(25μm)这3层构成的金属基板的情况下变为220W/m·K。
另外，在生长用基板上使化合物半导体层等生长后，接合金属基板，使用蚀刻液除去该生长用基板时，为了避免由该蚀刻液产生的劣化，优选用金属保护膜覆盖金属基板的上面及下面。进而优选其侧面也用金属保护膜覆盖。
作为金属保护膜的材料，优选是由包含密着性优良的铬、镍、化学性稳定的铂、或金中的至少任一种的金属构成的材料。
金属保护膜，最适合的是由将密着性良好的镍和耐化学药品性优良的金组合的层构成。
金属保护膜的厚度不特别地限制，从对于蚀刻液的耐受性和成本的平衡来看为0.2～5μm。优选的是，0.5～3μm为合理的范围。在高价格的金的情况下，厚度最好是2μm以下。
在反射层2以及化合物半导体层20(接合层3、活性层4、接触层5)的结构中，能够适时增加公知的功能层。例如，能够设置用于使元件驱动电流在整个发光部平面地扩散的电流扩散层、反之用于限制元件驱动电流流通的区域的电流阻止层和电流狭窄层等公知的层结构。
如图5所示，活性层4是依次层叠下部覆盖层11、下部引导层12、发光层13、上部引导层14、上部覆盖层15而构成。即，为了将带来辐射再结合的载流子(carrier)和发光“关入”发光层13中，活性层4形成为所谓的双异质(英文简称为DH)结构，即包含在发光层13的下侧及上侧对峙地配置的下部覆盖层11、下部引导层12以及上部引导层14、上部覆盖层15，这在得到高强度的发光方面是优选的。
如图5所示，为了控制发光二极管(LED)的发光波长，发光层13能够形成为量子阱结构。即，发光层13能够形成为在两端具有势垒层(也称为垒层)18的、阱层17与势垒层18的多层结构(层叠结构)。
发光层13的层厚优选为0.02～2μm的范围。发光层13的传导类型不特别限定，能够选择无掺杂、p型和n型的任意一种。为了提高发光效率，最好设为结晶性良好的无掺杂或小于3×1017cm-3的载流子浓度。
作为阱层17的材料，能使用公知的阱层材料。例如，能使用AlGaAs、InGaAs、AlGaInP。
阱层17的层厚，3～30nm的范围是较适合的。更优选为3～10nm的范围。
作为势垒层18的材料，优选：选择相对于阱层17的材料适合的材料。为了防止在势垒层18的吸收从而提高发光效率，优选取为带隙比阱层17大的组成。
例如，在作为阱层17的材料使用了AlGaAs或InGaAs的情况下，作为势垒层18的材料，优选为AlGaAs、AlGaInP。作为势垒层18的材料使用了AlGaInP的情况下，由于不包含容易造成缺陷的As，所以结晶性高，有助于高输出。
在作为阱层17的材料使用了(AlX1Ga1-X1)Y1In1-Y1P(0≤X1≤1，0＜Y1≤1)的情况下，作为势垒层18的材料，能使用Al组成更高的(AlX4Ga1-X4)Y1In1-Y1P(0≤X4≤1，0＜Y1≤1，X1＜X4)或带隙能量比阱层(AlX1Ga1-X1)Y1In1-Y1P(0≤X1≤1，0＜Y1≤1)大的AlGaAs。
势垒层18的层厚，优选与阱层17的层厚相等或比阱层17的层厚厚。通过在产生隧道效应的层厚范围充分变厚，可抑制由隧道效应导致的向阱层间的扩展，载流子的关入效果增大。因而，电子和空穴的发光再结合概率变大，能够谋求发光输出的提高。
在阱层17与势垒层18的多层结构中，交替层叠阱层17与势垒层18的对数不特别限定，优选为2对以上40对以下。即，优选的是，在发光层13中包含2～40层的阱层17。在此，作为发光层13的发光效率适合的范围，优选阱层17为5层以上。另一方面，阱层17和势垒层18由于载流子浓度很低，因此当取为许多对时，正向电压(VF)增大。因而，优选为40对以下，更优选为20对以下。
如图5所示，下部引导层12和上部引导层14分别设置在发光层13的下面及上面。具体而言，在发光层13的下面设置有下部引导层12，在发光层13的上面设置有上部引导层14。
作为下部引导层12和上部引导层14的材料，能使用公知的化合物半导体材料。优选：选择相对于发光层13的材料合适的材料。例如，能使用AlGaAs、AlGaInP。
例如，在作为阱层17的材料使用了AlGaAs或InGaAs，并且作为势垒层18的材料使用了AlGaAs或AlGaInP的情况下，作为下部引导层12和上部引导层14的材料，优选为AlGaAs或AlGaInP。在作为下部引导层12和上部引导层14的材料使用了AlGaInP的情况下，由于不包含容易造成缺陷的As，所以结晶性高，有助于高输出。
在作为阱层17的材料使用了(AlX1Ga1-X1)Y1In1-Y1P(0≤X1≤1，0＜Y1≤1)的情况下，作为引导层14的材料，能使用Al组成更高的(AlX4Ga1-X4)Y1In1-Y1P(0≤X4≤1，0＜Y1≤1，X1＜X4)或带隙能量比阱层(AlX1Ga1-X1)Y1In1-Y1P(0≤X1≤1，0＜Y1≤1)大的AlGaAs。
下部引导层12和上部引导层14分别为了降低下部覆盖层11及上部覆盖层15与发光层13的缺陷的传播而设置。因而，下部引导层12和上部引导层14的层厚优选为10nm以上，更优选为20nm～100nm。
下部引导层12和上部引导层14的传导类型不特别限定，能够选择无掺杂的p型和n型的任意一种。为了提高发光效率，最好是设为结晶性良好的无掺杂或小于3×1017cm-3的载流子浓度。
下部覆盖层11和上部覆盖层15如图5所示分别设置在下部引导层12的下面和上部引导层14上面。
作为下部覆盖层11和上部覆盖层15的材料，能使用公知的化合物半导体材料。优选为选择相对于发光层13的材料合适的材料。例如，能使用AlGaAs、AlGaInP。
例如，在作为阱层17的材料而使用了AlGaAs或InGaAs，作为势垒层18的材料而使用了AlGaAs或AlGaInP的情况下，作为下部覆盖层11和上部覆盖层15的材料，优选为AlGaAs或AlGaInP。在作为下部覆盖层11和上部覆盖层15的材料而使用了AlGaInP的情况下，由于不包含容易造成缺陷的As，结晶性高，有助于高输出。
在作为阱层17的材料而使用了(AlX1Ga1-X1)Y1In1-Y1P(0≤X1≤1，0＜Y1≤1)的情况下，作为覆盖层15的材料，能使用Al组成更高的(AlX4Ga1-X4)Y1In1-Y1P(0≤X4≤1，0＜Y1≤1，X1＜X4)或带隙能量比阱层(AlX1Ga1-X1)Y1In1-Y1P(0≤X1≤1，0＜Y1≤1)大的AlGaAs。
下部覆盖层11和上部覆盖层15以极性不同的方式构成。另外，下部覆盖层11和上部覆盖层15的载流子浓度及厚度，能使用公知的适合的范围。优选将条件最佳化，使得发光层13的发光效率提高。再有，下部覆盖层和上部覆盖层也可以不设置。
另外，通过控制下部覆盖层11和上部覆盖层15的组成，能够减少化合物半导体层20的翘曲。
接触层5是为了使与电极的接触电阻降低而设置的。接触层5的材料优选为带隙比发光层13大的材料。另外，为了使与电极的接触电阻降低，接触层5的载流子浓度的下限值优选为5×1017cm-3以上，更优选为1×1018cm-3以上。载流子浓度的上限值最好是容易引起结晶性的下降的2×1019cm-3以下。接触层5的厚度优选为0.05μm以上。接触层5的厚度的上限值不特别限定，但为了使外延生长涉及的成本位于合适范围，最好设为10μm以下。
本发明的发光二极管能够装入灯、背光源、移动电话、显示器、各种面板类、计算机、游戏机、照明等的电子设备、装有这些电子设备的汽车等的机械装置等中。
〔发光二极管(第2实施方式)〕
图6是应用了本发明的发光二极管的变形例，示出贯通电极32和通电窗8b附近的放大剖视图。
在第1实施方式中，贯通电极31形成在俯视下与光射出孔9b重叠的范围(R2或R3)内(特别是R4内)，而在第2实施方式中，不同点在于，贯通电极32是形成在俯视下与通电窗8b重叠的位置的结构。
贯通电极32的形状不特别限制，也可以由离散地配置的多个电极构成。
使用图6，对图6所示的剖面中的贯通电极32的平面上的配置关系进行说明。
在图6中，R1表示通电窗8b的外周的内侧(通电窗8b和被通电窗8b包围的范围S(参照图1))，R2表示光射出孔9b的范围(展宽)，这一点与图4相同。R6是表示通电窗8b的宽度的，示出与通电窗8b重叠的位置(范围)。虚线是为表示该范围而从通电窗8b的外周及内周向下方降下的线。R7表示贯通电极32实际所形成的范围。
如图6所示，贯通电极32形成在透明膜内2、俯视下与通电窗8b重叠的位置R6。
当贯通电极32配置在该范围内时，电流集中在电极膜9之中填埋通电窗的部分(接触部分9bb)与贯通电极32之间。该电流集中的部分是靠近光射出孔9b的正下方的部分。电流集中的部分，发光量变多，所以朝向光射出孔的光的比例变高，能谋求光取出效率的提高。
〔发光二极管(第3实施方式)〕
图7示出表示应用了本发明的第1实施方式的发光二极管的变形例的剖面示意图。
在第1实施方式中是如下结构：在光射出孔之下形成有保护膜，在台面型结构部的顶面上，经由保护膜从光射出孔取出光。第3实施方式是在光射出孔之下不具有保护膜，不经由保护膜而直接从光射出孔9b取出光的结构。
即，在第3实施方式涉及的发光二极管200中，保护膜28覆盖平坦部6的至少一部分28c、台面型结构部7的倾斜侧面7a、和台面型结构部7的顶面7b的周缘区域7ba。保护膜28还俯视下在周缘区域7ba的内侧具有使接触层5的表面露出的通电窗28b。电极膜29隔着保护膜28覆盖平坦部6的至少一部分，隔着保护膜28覆盖台面型结构部7的倾斜侧面7a，隔着保护膜28覆盖台面型结构部7的顶面7b的周缘区域7ba。进而，电极膜29具有在台面型结构部7的顶面上仅覆盖从通电窗28b露出的接触层5的表面的一部分而使接触层5的表面的其他部分5a露出的光射出孔29b。
如图7所示，第2实施方式的保护膜28包含覆盖台面型结构部7的倾斜侧面7a的部分28a、覆盖平坦部6的至少一部分的部分28c(还包含隔着台面型结构部7覆盖相反侧的平坦部的部分28cc)、和覆盖台面型结构部7的顶面7b的周缘区域7ba的部分28ba。保护膜28还俯视下在周缘区域7ba的内侧具有使接触层5的表面露出的通电窗28b。即，通电窗28b在台面型结构部7的顶面7b上使接触层5的表面之中位于周缘区域7ba之下的部分以外露出。在保护膜8之上形成电极膜(表面电极膜)9，但在不流过电流的部分形成有保护膜8。
另外，如图7所示，第2实施方式的电极膜(表面电极膜)29包含：将保护膜28之中覆盖倾斜侧面7a的部分28a进行覆盖的部分29a；将保护膜28之中覆盖平坦部6的至少一部分的部分28c进行覆盖的部分29c；将保护膜28之中覆盖台面型结构部7的顶面7b的周缘区域7ba的部分28ba的部分进行覆盖的部分29ba；在台面型结构部7的顶面7b上超过保护膜28之中标记28ba的部分来覆盖接触层5以使得将光射出孔29b开口的部分29bb。
在第2实施方式的电极膜(表面电极膜)29中，部分29bb承担上述的第1功能和第2功能这双方。
〔发光二极管的制造方法〕
接着，说明本发明的发光二极管的制造方法。
＜支持基板的制造工序＞
〔1〕作为支持基板1使用了Ge基板的情况(标记参照图10A)
在锗基板41的表面41A上形成例如依次形成有Ti层、Au层和In层的层结构(由Ti/Au/In构成的层)42，在锗基板41的背面形成例如依次形成有Ti层和Au层的层结构(由Ti/Au构成的层)43，制作支持基板1。
〔2〕作为支持基板1使用了金属基板的情况(变形例)
图8(a)～图8(c)是用于说明金属基板的制造工序的金属基板的一部分的剖面示意图。
作为金属基板1，采用热膨胀系数比活性层的材料大的第1金属层(第1金属板)51b和热膨胀系数比活性层的材料小的第2金属层(第2金属板)51a，通过热压来形成。
具体而言，首先，准备两张大致平板状的第1金属层51b、和一张大致平板状的第2金属层51a。例如，作为第1金属层51b，使用厚度10μm的Cu，作为第2金属层51a，使用厚度75μm的Mo。
接着，如图8(a)所示，在两张第1金属层51b之间插入第2金属层51a，使它们重叠地配置。
接着，将重叠后的这些金属层配置在预定的加压装置中，在高温下向第1金属层51b和第2金属层51a沿着箭头方向施加载荷。由此，如图8(b)所示，形成第1金属层51b为Cu，第2金属层51a为Mo，由Cu(10μm)/Mo(75μm)/Cu(10μm)这3层构成的金属基板1。
金属基板1，例如热膨胀系数成为5.7ppm/K，热传导率成为220W/m·K。
接着，如图8(c)所示，形成覆盖金属基板1的全部面即上面、下面及侧面的金属保护膜51c。此时，由于金属基板是为了单片化成为各发光二极管而切割之前，所以金属保护膜覆盖的侧面是金属基板(平板)的外周侧面。因此，在用金属保护膜51c覆盖单片化后的各发光二极管的金属基板1的侧面的情况下，另行实施用金属保护膜覆盖侧面的工序。
图8(c)是示出了金属基板(平板)的非外周端侧的部位的一部分的图，因此外周侧面的金属保护膜没有表现在图中。
金属基板也可以是不具备金属保护膜的结构。
金属保护膜能使用公知的膜形成方法，但最优选能够在包含侧面的全部面进行膜形成的镀敷法。
例如，在非电解镀法中，在镀镍之后镀金，能制作依次用镍膜和金膜(金属保护膜)覆盖了金属基板的上面、侧面、下面的金属基板1。
镀层材质不特别限制，能应用铜、银、镍、铬、铂、金等公知的材质，但将密着性好的镍和耐化学药品性优良的金组合的层为最佳。
镀敷法能使用公知的技术、药品。为简便起见，最好是不需要电极的非电解镀法。
＜化合物半导体层的形成工序＞
首先，如图9所示，在半导体基板(生长用基板)61的一面61a上使多个外延层生长来形成包含活性层4的外延叠层体80。
半导体基板61是外延叠层体80形成用的基板，例如是一面61a设为从(100)面倾斜了15°的面的、掺杂了Si的n型GaAs单晶基板。在作为外延叠层体80使用AlGaInP层或AlGaAs层的情况下，作为形成外延叠层体80的基板，能使用砷化镓(GaAs)单晶基板。
作为活性层4的形成方法，能使用有机金属化学气相沉积(Metal OrganicChemical Vapor Deposition：MOCVD)法、分子束外延(Molecular Beam Epitaxicy：MBE)法、液相外延(Liquid Phase Epitaxicy：LPE)法等。
在本实施方式中，采用III族构成元素的原料使用了三甲基铝((CH3)3Al)、三甲基镓((CH3)3Ga)以及三甲基铟((CH3)3In)的减压MOCVD法，使各层外延生长。
再有，Mg的掺杂原料使用双(环戊二烯基)镁((C5H5)2Mg)。另外，Si的掺杂原料使用乙硅烷(Si2H6)。另外，作为V族构成元素的原料使用膦(PH3)或胂(AsH3)。
再有，p型的GaP层3例如在750℃下使其生长，其他的外延生长层例如在730℃下使其生长。
具体而言，首先，在生长用基板61的一面61a上成膜由掺杂了Si的n型GaAs形成的缓冲层62a。作为缓冲层62a，例如使用掺杂了Si的n型GaAs，将载流子浓度设为2×1018cm-3，将层厚设为0.2μm。
接着，在本实施方式中，在缓冲层62a上成膜蚀刻停止层62b。
蚀刻停止层62b是用于防止在蚀刻除去半导体基板时蚀刻至覆盖层和发光层的层，例如由掺杂Si的(Al0.5Ga0.5)0.5In0.5P形成，层厚设为0.5μm。
接着，在蚀刻停止层62b上成膜例如由掺杂了Si的n型AlXGa1-XAs(0.1≤X≤0.3)形成的接触层5。
接着，在接触层5上成膜例如由掺杂了Si的n型(Al0.7Ga0.3)0.5In0.5P形成的覆盖层63a。
接着，在覆盖层63a上成膜例如由Al0.17Ga0.83As/Al0.3Ga0.7As对构成的阱层/势垒层的3对的层叠结构所构成的发光层64。
接着，在发光层64上成膜例如由掺杂了Mg的p型(Al0.7Ga0.3)0.5In0.5P形成的覆盖层63b。
接着，在覆盖层63b上成膜例如掺杂了Mg的p型GaP层的接合(接触)层3。
在粘贴到后述的金属基板等的基板之前，整理粘贴面(即进行镜面加工。例如，将表面粗糙度设为0.2nm以下)，因此优选研磨例如1μm左右。
再有，也可以在覆盖层与发光层之间设置引导层。
＜透明膜和贯通电极的形成工序＞
在本工序中，如图9所示，在外延叠层体80上形成透明膜30、和在透明膜30内贯通透明膜30的贯通电极31(在第2实施方式的情况下为“贯通电极32”)。
也可以使用公知的方法先形成透明膜30和贯通电极31的任意一个，以下说明依次形成透明膜30、贯通电极31的情况。
首先，采用例如CDV法，在接合(接触)层3的全部面成膜透明膜30。
接着，采用光刻和蚀刻的方法，在透明膜30的俯视下与预定形成的光射出孔重叠的范围内(第2实施方式的情况下为“俯视下与预定形成的通电窗重叠的位置”)形成贯通电极用的孔。
具体而言，在透明膜30上形成具有与贯通电极用的孔对应的开口的抗蚀剂图案，通过进行蚀刻而在透明膜30中形成贯通电极用的孔。
接着，在其上全部面采用例如蒸镀法成膜由构成贯通电极的金属材料形成的膜，填埋透明膜30的贯通电极用的孔，在透明膜30内形成贯通电极31。
然后，除去抗蚀剂图案。
＜反射层的形成工序＞
接着，如图9所示，在透明膜30上形成例如由Au形成的反射层2。
＜支持基板的接合工序＞
〔1〕作为支持基板1使用了Ge基板的情况(标记参照图10A)
在锗基板41的表面形成由Ti/Au/In构成的层42，在背面形成由Ti/Au构成的层43，使所制作的上述支持基板1的表面侧的In层、和图10A所示的结构体的由Au构成的反射层2重叠，例如在320℃加热且以500g/cm2加压，如图10A所示，将支持基板1与包含外延叠层体的结构体接合。
〔2〕作为支持基板1使用了金属基板的情况
在将金属基板接合到反射层2之前，也可以在反射层2上依次形成阻挡层(未图示)、接合层(未图示)或其中任意一个层。
阻挡层能够抑制金属基板所含有的金属发生扩散而与反射层2进行反应。
作为阻挡层的材料，能使用镍、钛、铂、铬、钽、钨、钼等。阻挡层采用2种以上的金属的组合、例如从反射层侧依次为铂层和钛层的组合等，能够使阻挡性能提高。
再有，即使不设置阻挡层，也能够通过向接合层添加这些材料而使接合层具有与阻挡层同样的功能。
接合层是用于将包含活性层4的化合物半导体层20等密着性好地与金属基板1接合的层。
作为接合层的材料，能使用化学性稳定、熔点低的Au系的共晶金属等。作为Au系的共晶金属，例如能列举AuGe、AuＳn、AuSi、AuIn等的合金的共晶组成。
接着，如图10B所示，将形成了外延叠层体80、反射层2等的半导体基板61、和在金属基板的制造工序中形成的金属基板1运入到减压装置内，反射层的接合面(具有接合层等的情况下为其接合面(在图10B中接合层等未图示)和金属基板1的接合面1A相对地重叠来配置。
接着，将减压装置内排气至3×10-5Pa为止后，将重叠的半导体基板61和金属基板1加热到400℃的状态下，施加500kg的载荷而将反射层的接合面(在具有接合层等的情况下为其接合面)和金属基板1的接合面1A进行接合，形成接合结构体90。
以下，以作为支持基板1使用Ge基板的情况进行说明。
＜半导体基板和缓冲层除去工序＞
接着，如图11所示，利用氨系蚀刻液从接合结构体90选择性地除去半导体基板61和缓冲层62a。
此时，本实施方式的金属基板被金属保护膜覆盖，由于对蚀刻液的耐受性较高，所以能够避免金属基板发生品质劣化。
＜蚀刻停止层除去工序＞
进而，如图11所示，采用盐酸系蚀刻液选择性地除去蚀刻停止层62b。
本实施方式的金属基板被金属保护膜覆盖，由于对蚀刻液的耐受性较高，所以能防止金属基板发生品质劣化。
(背面电极的形成工序)
接着，如图11所示，在金属基板1的背面形成背面电极40。
再有，在作为支持基板1使用金属基板的情况下，也可以不形成背面电极40。
(台面型结构部的形成工序)
接着，为了形成台面型结构部(除保护膜和电极膜以外)，对台面型结构部以外的部分的化合物半导体层、即接触层和活性层的至少一部分、或接触层、活性层和接合(接触)层的至少一部分进行湿式蚀刻。为了形成图1所示的台面型结构部，对接触层5和活性层4进行湿式蚀刻。
具体而言，首先，如图12所示，在化合物半导体层的最上层即接触层上沉积光致抗蚀剂，采用光刻形成在台面型结构部以外具有开口65a的抗蚀剂图案65。
台面型结构部的俯视形状根据抗蚀剂图案65的开口65a的形状来决定。在抗蚀剂图案65中形成与所希望的俯视形状对应的形状的开口65a。
优选的是，在抗蚀剂图案中将台面型结构部预定形成部位的大小形成为各边上下左右比“台面型结构部”的顶面大出10μm左右。
另外，对于蚀刻的深度即蚀刻除去到化合物半导体层之中的哪个层为止，根据蚀刻剂的种类和蚀刻时间来决定。
在进行了湿式蚀刻以后，除去抗蚀剂。
接着，针对台面型结构部以外的部分的化合物半导体层进行湿式蚀刻。
作为湿式蚀刻所使用的蚀刻剂，并不限定，但对于AlGaAs等的As系的化合物半导体材料，氨系蚀刻剂(例如氨/过氧化氢水混合液)较适合，对于AlGaInP等P系化合物半导体材料，碘系蚀刻剂(例如碘化钾/氨)较适合，磷酸/过氧化氢水混合液适合于AlGaAs系，溴甲醇混合液适合于P系。
另外，在仅由As系形成的结构中可以使用磷酸混合液，在As/P系混合的结构中，可以对As系结构部使用氨混合液，对P系结构部使用碘混合液。
在如上述所示的化合物半导体层的情况、即最上层的由AlGaAs形成的接触层5、由AlGaInP形成的覆盖层63a、由AlGaAs形成的发光层64、由AlGaInP形成的覆盖层63b、GaP层3的情况下，优选在As系接触层5及发光层64、和其他P系层中分别使用蚀刻速度高的、不同的蚀刻剂。
例如，优选的是，对P系的层的蚀刻使用碘系蚀刻剂，对As系的接触层5及发光层64的蚀刻使用氨系蚀刻剂。
作为碘系蚀刻剂，能使用例如混合了碘(I)、碘化钾(KI)、纯水(H2O)、氨水(NH4OH)的蚀刻剂。
另外，作为氨系蚀刻剂，能使用例如氨/过氧化氢水混合液(NH4OH：H2O2：H2O)。
说明使用该优选的蚀刻剂来除去台面型结构部以外的部分的情况，首先，使用氨系蚀刻剂来蚀刻除去台面型结构部以外的部分的由AlGaAs形成的接触层5。
该蚀刻时，作为下一层的由AlGaInP形成的覆盖层63a作为蚀刻停止层来发挥功能，因此不需要严格地管理蚀刻时间，但例如当将接触层5的厚度设为0.05μm左右时，进行10秒左右蚀刻即可。
接着，使用碘系蚀刻剂来蚀刻除去台面型结构部以外的部分的由AlGaInP形成的覆盖层63a。
在使用了以碘(I)500cc、碘化钾(KI)100g、纯水(H2O)2000cc、氢氧化铵水(NH4OH)90cc的比率混合而成的蚀刻剂的情况下，蚀刻速度为0.72μm/min。
该蚀刻时，也由于作为下一层的由AlGaAs形成的发光层64作为蚀刻停止层来发挥作用，因此不需要严格地管理蚀刻时间，但在该蚀刻剂的情况下，当覆盖层63a的厚度设为4μm左右时，进行6分钟左右蚀刻即可。
接着，使用氨系蚀刻剂来蚀刻除去台面型结构部以外的部分的由AlGaAs形成的发光层64。
该蚀刻时，也由于作为下一层的由AlGaInP形成的覆盖层63b作为蚀刻停止层来发挥作用，因此不需要严格地管理蚀刻时间，但当将发光层64的厚度设为0.25μm左右时，进行40秒左右蚀刻即可。
接着，使用碘系蚀刻剂来蚀刻除去台面型结构部以外的部分的由AlGaInP形成的覆盖层63b。
在该覆盖层63b之下有GaP层3，但当GaP层3之下的包含金属的反射层2露出来时，在电特性方面不是优选的，因此需要至GaP层3为止停止蚀刻。
例如，设为形成3.5μm的GaP层，然后研磨1μm时，GaP层的厚度变为2.5μm，当将覆盖层63b的厚度设为0.5μm时，在使用了上述的碘系蚀刻剂的情况下，蚀刻时间需要设为4分钟以下。
另外，使用磷酸/过氧化氢水混合液(例如H2PO4：H2O2：H2O＝1～3：4～6：8～10)，将湿式蚀刻时间设为30～120秒，能够进行上述蚀刻除去。
图13示出在使用H2PO4：H2O2：H2O＝2：5：9(100：250：450)、56％(H2O)、液温30℃～34℃的蚀刻剂，针对后述的实施例1所示的化合物半导体层进行了湿式蚀刻的情况下的相对于蚀刻时间的深度及宽度的关系。表1中用数值示出其条件及结果。
表1
时间(sec) 深度(μm) 宽度(μm)
5 0.45 0.25
10 0.91 0.55
30 2.7 1.6
45 4.2 2.6
60 5.45 3.8
90 8.5 7.2
从图13和表1可知，蚀刻深度(相当于图1的“h”)与蚀刻时间(sec)大致成比例，但可知蚀刻时间越长，蚀刻宽度的增大率越大。即，如图13所示，形成为：越深(图中越趋向下方)，台面型结构部的水平截面积(或宽度或者径)的增大率越大。该蚀刻形状与由干式蚀刻形成的蚀刻形状不同。因此，能够从台面型结构部的倾斜斜面的形状来判别台面型结构部是使用干式蚀刻形成还是使用湿式蚀刻形成。
(保护膜的形成工序)
接着，在全部面成膜保护膜8的材料。具体而言，例如采用溅射法在全部面成膜SiO2。
(切道和接触层的部分的保护膜的除去工序)
接着，在全部面沉积光致抗蚀剂，采用光刻形成使接触层上的与通电窗8b对应的部分和与切道对应的部分成为开口的抗蚀剂图案。
然后，例如采用湿式蚀刻，使用缓冲氢氟酸除去台面型结构部的顶面的与通电窗8b对应的部分和与切道对应的部分的保护膜8的材料来形成保护膜8。
图14示出保护膜8的通电窗8b附近的平面图。
然后，除去抗蚀剂。
(表面电极膜的形成工序)
接着，形成表面电极膜9。即，在保护膜8上、及从保护膜8的通电窗8b露出来的接触层5上形成具有光射出孔9b的表面电极膜9。
具体而言，在全部面沉积光致抗蚀剂，采用光刻形成包含与光射出孔9b对应的部分、和晶片基板上的多个发光二极管间的切割部分(切道)、将不需要电极膜的部分以外取为开口的抗蚀剂图案。然后，蒸镀电极膜材料。在仅该蒸镀中在台面型结构部的倾斜侧面电极膜材料没有充分被蒸镀的情况下，进而，为了在台面型结构部的倾斜侧面蒸镀电极膜材料，使用蒸镀金属容易蔓延的行星式的蒸镀装置进行蒸镀。
然后，除去抗蚀剂。
光射出孔9b的形状根据抗蚀剂图案(未图示)的开口的形状来决定。形成将该开口形状取为与所希望的光射出孔9b的形状对应的形状的抗蚀剂图案。
(单片化工序)
接着，将晶片基板上的发光二极管进行单片化。
具体而言，例如采用切割机或者激光，切割切道部分，按晶片基板上的发光二极管进行切割来单片化。
(金属基板侧面的金属保护膜形成工序)
在作为支持基板使用了金属基板的情况下，针对单片化后的发光二极管的被切割的金属基板的侧面，也可以在与上面及下面的金属保护膜的形成条件相同的条件下形成金属保护膜。
(实施例)
以下，对于本发明的发光二极管，通过第1实施方式的实施例进一步详细说明，但本发明不仅限于该实施例。在本实施例中，为了特性评价，制作了将发光二极管芯片安装到基板上的发光二极管灯。
在本实施例中，参照图1和图4，将通电窗8b的外径R1设为166μm，将其内径设为154μm，将光射出孔的直径R2设为150μm，将贯通电极31的外径R5设为100μm。
首先，在锗基板41的表面以0.1μm/0.5μm/0.3μm的厚度形成了由Ti/Au/In形成的层42。在锗基板41的背面以0.1μm/0.5μm的厚度形成了由Ti/Au形成的层43。
接着，在由掺杂了Si的n型的GaAs单晶形成的GaAs基板上，依次层叠化合物半导体层，制作了发光波长730nm的外延晶片。
GaAs基板是将从(100)面向(0-1-1)方向倾斜了15°的面设为生长面，将载流子浓度设为2×1018cm-3。另外，GaAs基板的层厚设为约0.5μm。作为化合物半导体层，是由掺杂了Si的GaAs形成的n型缓冲层62a、由掺杂了Si的(Al0.5Ga0.5)0.5In0.5P形成的蚀刻停止层62b、由掺杂了Si的n型的Al0.3GaAs形成的接触层5、由掺杂了Si的(Al0.7Ga0.3)0.5In0.5P形成的n型的上部覆盖层63a、由Al0.4Ga0.6As形成的上部引导层、由Al0.17Ga0.83As/Al0.3Ga0.7As对形成的阱层/势垒层64、由Al0.4Ga0.6As形成的下部引导层、由掺杂了Mg的(Al0.7Ga0.3)0.5In0.5P形成的p型的下部覆盖层63b、由(Al0.5Ga0.5)0.5In0.5P形成的薄膜的中间层、掺杂了Mg的p型GaP层3。
在本实施例中，使用减压有机金属化学气相沉积装置法(MOCVD装置)，在直径50mm、厚度250μm的GaAs基板上使化合物半导体层外延生长，形成了外延晶片。使外延生长层生长时，作为III族构成元素的原料，使用了三甲基铝((CH3)3Al)、三甲基镓((CH3)3Ga)及三甲基铟((CH3)3In)。另外，作为Mg的掺杂原料，使用了双(环戊二烯)镁(bis-(C5H5)2Mg)。另外，作为Si的掺杂原料，使用了乙硅烷(Si2H6)。另外，作为V族构成元素的原料，使用了膦(PH3)、胂(AsH3)。
另外，作为各层的生长温度，p型GaP层在750℃下生长。其他各层在700℃下生长。
对于由GaAs形成的缓冲层，将载流子浓度设为约2×1018cm-3，将层厚设为约0.5μm。对于蚀刻停止层，将载流子浓度设为2×1018cm-3，将层厚设为约0.5μm。对于接触层，将载流子浓度设为约2×1018cm-3，将层厚设为约0.05μm。对于上部覆盖层，将载流子浓度设为约1×1018cm-3，将层厚设为约3.0μm。阱层设为无掺杂且层厚为约7nm的Al0.17Ga0.83As，势垒层设为无掺杂且层厚为约19nm的Al0.3Ga0.7As。另外，交替地层叠了3对的阱层和势垒层。下部引导层设为无掺杂，将层厚设为约50nm。对于下部覆盖层，将载流子浓度设为约8×1017cm-3，将层厚设为约0.5μm。对于中间层，将载流子浓度设为约8×1017cm-3，将层厚设为约0.05μm。对于GaP层，将载流子浓度设为约3×1018cm-3，将层厚设为约3.5μm。
接着，研磨GaP层3，从表面至约1μm的深度的区域为止，并进行镜面加工。通过该镜面加工，使GaP层的表面的粗糙度为0.18nm。
接着，在GaP层3上形成了膜厚500nm且外径R5(参照图4)100μm的由AuBe形成的贯通电极31、和膜厚500nm的由SiO2形成的透明膜30。
接着，在透明膜30和贯通电极31上形成了厚度0.7μm的由Au形成的反射层2。进而，在反射层上作为阻挡层形成了厚度0.5μm的Ti层，在阻挡层上作为接合层而形成了厚度1.0μm的AuGe层。
接着，将在GaAs基板上形成了化合物半导体层及反射层等的结构体和金属基板相对重叠地进行配置，并搬入到减压装置内，在用400℃加热的状态下，以500kg重的载荷将它们接合而形成了接合结构体。
接着，采用氨系蚀刻剂从接合结构体中选择性地除去作为化合物半导体层的生长基板的GaAs基板和缓冲层，进而采用盐酸系蚀刻剂选择性地除去蚀刻停止层。
(背面电极的形成工序)
接着，采用真空蒸镀法在金属基板1的背面依次成膜1.2μm的Au、0.15μm的AuBe，形成了背面电极40。
接着，为了形成台面型结构部，形成抗蚀剂图案以后，使用氨/过氧化氢水混合液(NH4OH：H2O2：H2O)进行10秒的湿式蚀刻，除去了台面型结构部以外的部分的接触层5。
接着，使用以碘(I)500cc、碘化钾(KI)100g、纯水(H2O)2000cc、氨水(NH4OH)90cc的比率混合后的碘系蚀刻剂，进行45秒湿式蚀刻，除去了台面型结构部以外的部分的上部覆盖层63a。
接着，使用上述氨/过氧化氢水混合液(NH4OH：H2O2：H2O)，进行40秒湿式蚀刻，除去了台面型结构部以外的部分的上部引导层、发光层64以及下部引导层。
接着，使用上述碘系蚀刻剂进行50秒湿式蚀刻，除去了台面型结构部以外的部分的下部覆盖层63b。
这样，形成了台面型结构部。
接着，为了形成保护膜，形成了0.5μm左右的由SiO2形成的保护膜。
然后，在形成抗蚀剂图案以后，使用缓冲氢氟酸形成了俯视同心圆形(外径dout：166μm，内径din：154μm)的开口(参照图11)以及切道部的开口。
接着，为了形成表面电极(膜)，在形成抗蚀剂图案以后采用真空蒸镀法成膜，使得AuGe、Ni合金变为厚度0.5μm，使Pt成为0.2μm，使Au成为1μm，采用剥离技术(lift-off)形成了具有俯视圆形(径：150μm)的光射出孔9b的形成为长边350μm、短边250μm的表面电极(n型欧姆电极)。
然后，用450℃进行10分钟热处理来进行合金化，形成了低电阻的n型欧姆电极。
接着，为了在台面型结构部的侧面形成防漏光膜16，在形成抗蚀剂图案以后依次蒸镀0.5μm的Ti、0.17μm的Au，采用剥离技术形成了防漏光膜16。
接着，依次进行湿式蚀刻和激光切割来进行单片化，制作了实施例的发光二极管。
组装有100个将如上述这样制作的实施例的发光二极管芯片安装到安装基板(mount substrate)上的发光二极管灯。该发光二极管灯如下这样制作：安装基板用芯片焊接机进行支持(安装)，用金线将p型欧姆电极和p电极端子进行引线接合以后，用一般的环氧树脂进行密封。
对于该发光二极管(发光二极管灯)，在n型及p型电极间流通电流，射出了设为峰值波长730nm的红外光。沿正向流通20毫安(mA)的电流时的正向电压(VF)为1.8V。将正向电流取为20mA时的发光输出为4.3mW。另外，响应速度(上升时间：Tr)为12nsec。
对于制作成的100个发光二极管灯的任一个，都能得到相同程度的特性，不存在保护膜成为不连续的膜的情况下的漏电(短路)、电极用金属膜成为不连续的膜的情况下的通电不良被认为是其原因的不良。
(比较例)
比较例的发光二极管用作为现有技术的液相外延法来形成。在GaAs基板上变更为形成为Al0.2Ga0.8As发光层的具有双异质结构的发光部的发光二极管。
比较例的发光二极管的制作如下：具体而言，在n型的(100)面的GaAs单晶基板上采用液相外延方法进行制作了20μm的由Al0.7Ga0.3As形成的n型的上部覆盖层、2μm的由Al0.2Ga0.8As形成的无掺杂的发光层、20μm的由Al0.7Ga0.3As形成的p型的下部覆盖层、120μm的相对于发光波长为透明的由Al0.6Ga0.4As形成的p型的厚膜层。在该外延生长后，除去了GaAs基板。接着，在n型AlGaAs的表面形成了直径100μm的n型欧姆电极。接着，在p型AlGaAs的背面以80μm间隔形成了直径20μm的p型欧姆电极。接着，采用切割机(dicing saw)以350μm间隔进行切割以后，蚀刻除去破碎层，由此制作了比较例的发光二极管芯片。
在n型及p型欧姆电极间流通了电流，射出了将峰值波长设为730nm的红外光。另外，沿正向流通了20毫安(mA)的电流时的正向电压(VF)变为约1.9伏(V)。另外，将正向电流设为20mA时的发光输出为5mW。另外，响应速度(Tr)为15.6nsec，与本发明的实施例相比迟缓。
附图标记说明
1支持基板
2反射层
3接合(接触)层
4活性层
5接触层
6平坦部
7台面型结构部
7a倾斜侧面
7b顶面
7ba周缘区域
8、28保护膜
8b、28b通电窗
9、29电极膜
9b、29b光射出孔
11下部覆盖层
12下部引导层
13发光层
14上部引导层
15上部覆盖层
16防漏光膜
20化合物半导体层
30透明膜
31、32贯通电极
40背面电极
51c金属保护膜
61半导体基板(生长用基板)
63a上部覆盖层
63b下部覆盖层
64发光层
65抗蚀剂图案
100、200发光二极管

Claims (28)

1.一种发光二极管，是在支持基板上依次具备包含金属的反射层、透明膜、和依次包含活性层和接触层的化合物半导体层，从光射出孔向外部射出光的发光二极管，其特征在于，
在其上部具备平坦部和具有倾斜侧面及顶面的台面型结构部，
所述平坦部和所述台面型结构部，分别至少一部分被保护膜、电极膜依次覆盖，
所述台面型结构部包含至少所述活性层的一部分，所述倾斜侧面采用湿式蚀刻形成，并且水平方向的截面积朝向所述顶面连续变小地形成，
所述保护膜覆盖所述平坦部的至少一部分、所述台面型结构部的所述倾斜侧面、和所述台面型结构部的所述顶面的周缘区域，并且具有配置在俯视为所述周缘区域的内侧且所述光射出孔的周围而使所述化合物半导体层的表面的一部分露出的通电窗，
所述电极膜是形成为与从所述通电窗露出来的化合物半导体层的表面直接接触，并且至少覆盖在所述平坦部上形成的保护膜的一部分，在所述台面型结构部的顶面上具有所述光射出孔的连续膜，
所述透明膜形成在所述反射层与所述化合物半导体层之间，在所述透明膜内、俯视下与所述光射出孔重叠的范围内以与所述化合物半导体层及所述反射层相接触的方式贯穿地设有贯通电极。
2.根据权利要求1所述的发光二极管，其特征在于，所述贯通电极形成在：通过将以最短距离连结所述通电窗的外周和使所述光射出孔投影到所述活性层的图形的外周的各点间的线段原样地延长，从而缩小投影到所述透明膜上的所述光射出孔的缩小投影图形的范围内。
3.根据权利要求1或2所述的发光二极管，其特征在于，所述贯通电极由AuBe、AuZn中的任一种形成。
4.根据权利要求1或2所述的发光二极管，其特征在于，所述透明膜由SiO2、SiN、SiON、Al2O3、MgF2、TiO2、TiN、ZnO中的任一种形成。
5.根据权利要求1或2所述的发光二极管，其特征在于，所述接触层与所述电极膜接触。
6.根据权利要求1或2所述的发光二极管，其特征在于，所述台面型结构部在俯视下为矩形。
7.根据权利要求6所述的发光二极管，其特征在于，所述台面型结构部的各倾斜侧面相对于所述基板的定向平面偏移地形成。
8.根据权利要求1或2所述的发光二极管，其特征在于，所述台面型结构部的高度为3～7μm，俯视下的所述倾斜侧面的宽度为0.5～7μm。
9.根据权利要求1或2所述的发光二极管，其特征在于，所述光射出孔在俯视下为圆形或椭圆。
10.根据权利要求9所述的发光二极管，其特征在于，所述光射出孔的直径为50～150μm。
11.根据权利要求1或2所述的发光二极管，其特征在于，在所述电极膜的所述平坦部上的部分具有接合线。
12.根据权利要求1或2所述的发光二极管，其特征在于，所述活性层所含有的发光层包含多量子阱。
13.根据权利要求1或2所述的发光二极管，其特征在于，所述活性层所含有的发光层由(AlX1Ga1-X1)Y1In1-Y1P、(AlX2Ga1-X2)As、(InX3Ga1-X3)As中的任一种形成，其中0≤X1≤1、0＜Y1≤1、0≤X2≤1、0≤X3≤1。
14.一种发光二极管，是在支持基板上依次具备包含金属的反射层、透明膜、和依次包含活性层和接触层的化合物半导体层，从光射出孔向外部射出光的发光二极管，其特征在于，
在其上部具备平坦部和具有倾斜侧面及顶面的台面型结构部，
所述平坦部和所述台面型结构部，分别至少一部分被保护膜、电极膜依次覆盖，
所述台面型结构部包含至少所述活性层的一部分，所述倾斜侧面采用湿式蚀刻形成，并且水平方向的截面积朝向所述顶面连续变小地形成，
所述保护膜至少覆盖所述平坦部的至少一部分、所述台面型结构部的所述倾斜侧面、和所述台面型结构部的所述顶面的周缘区域，并且具有配置在俯视为所述周缘区域的内侧且所述光射出孔的周围而使所述化合物半导体层的表面的一部分露出的通电窗，
所述电极膜是形成为与从所述通电窗露出来的化合物半导体层的表面直接接触、并且至少覆盖在所述平坦部上形成的保护膜的一部分、在所述台面型结构部的顶面上具有所述光射出孔的连续膜，
所述透明膜形成在所述反射层与所述化合物半导体层之间，在所述透明膜内、俯视下与所述通电窗重叠的位置以与所述化合物半导体层及所述反射层相接触的方式贯穿地设有贯通电极。
15.根据权利要求14所述的发光二极管，其特征在于，所述贯通电极由AuBe、AuZn中的任一种形成。
16.根据权利要求14所述的发光二极管，其特征在于，所述透明膜由SiO2、SiN、SiON、Al2O3、MgF2、TiO2、TiN、ZnO中的任一种形成。
17.根据权利要求14所述的发光二极管，其特征在于，所述接触层与所述电极膜接触。
18.根据权利要求14所述的发光二极管，其特征在于，所述台面型结构部在俯视下为矩形。
19.根据权利要求18所述的发光二极管，其特征在于，所述台面型结构部的各倾斜侧面相对于所述基板的定向平面偏移地形成。
20.根据权利要求14所述的发光二极管，其特征在于，所述台面型结构部的高度为3～7μm，俯视下的所述倾斜侧面的宽度为0.5～7μm。
21.根据权利要求14所述的发光二极管，其特征在于，所述光射出孔在俯视下为圆形或椭圆。
22.根据权利要求21所述的发光二极管，其特征在于，所述光射出孔的直径为50～150μm。
23.根据权利要求14所述的发光二极管，其特征在于，在所述电极膜的所述平坦部上的部分具有接合线。
24.根据权利要求14所述的发光二极管，其特征在于，所述活性层所含有的发光层包含多量子阱。
25.根据权利要求14所述的发光二极管，其特征在于，所述活性层所含有的发光层由(AlX1Ga1-X1)Y1In1-Y1P、(AlX2Ga1-X2)As、(InX3Ga1-X3)As中的任一种形成，其中0≤X1≤1、0＜Y1≤1、0≤X2≤1、0≤X3≤1。
26.一种发光二极管的制造方法，所述发光二极管在支持基板上依次具备包含金属的反射层、透明膜、和依次包含活性层和接触层的化合物半导体层，从光射出孔向外部射出光，所述制造方法的特征在于，具有：
在生长用基板上形成依次包含接触层和活性层的化合物半导体层的工序；
在所述化合物半导体层上形成透明膜和贯通电极的工序，所述贯通电极在该透明膜内、俯视下与预定形成的所述光射出孔重叠的范围内以与所述化合物半导体层及所述反射层相接触的方式贯穿地设置；
在所述透明膜和所述贯通电极上形成包含金属的反射层的工序；
在所述反射层上接合支持基板的工序；
除去所述生长用基板的工序；
对所述化合物半导体层进行湿式蚀刻，形成台面型结构部和配置在该台面型结构部的周围的平坦部的工序，所述台面型结构部是水平方向的截面积朝向顶面连续变小地形成的；
形成保护膜的工序，所述保护膜至少覆盖所述平坦部的至少一部分、所述台面型结构部的倾斜侧面、和所述台面型结构部的所述顶面的周缘区域，并且具有配置在俯视为所述周缘区域的内侧且所述光射出孔的周围而使所述化合物半导体层的表面的一部分露出的通电窗；和
形成电极膜的工序，所述电极膜是形成为与从所述通电窗露出来的化合物半导体层的表面直接接触，并且至少覆盖在所述平坦部上形成的保护膜的一部分，在所述台面型结构部的顶面上具有所述光射出孔的连续膜。
27.一种发光二极管的制造方法，所述发光二极管在支持基板上依次具备包含金属的反射层、透明膜、和依次包含活性层和接触层的化合物半导体层，从光射出孔向外部射出光，所述制造方法的特征在于，具有：
在生长用基板上形成依次包含接触层和活性层的化合物半导体层的工序；
在所述化合物半导体层上形成透明膜和贯通电极的工序，所述贯通电极在该透明膜内、俯视下与预定形成的通电窗重叠的位置以与所述化合物半导体层及所述反射层相接触的方式贯穿地设置；
在所述透明膜和所述贯通电极上形成包含金属的反射层的工序；
在所述反射层上接合支持基板的工序；
除去所述生长用基板的工序；
对所述化合物半导体层进行湿式蚀刻，形成台面型结构部和配置在该台面型结构部的周围的平坦部的工序，所述台面型结构部是水平方向的截面积朝向顶面连续变小地形成的；
形成保护膜的工序，所述保护膜至少覆盖所述平坦部的至少一部分、所述台面型结构部的倾斜侧面、和所述台面型结构部的所述顶面的周缘区域，并且具有配置在俯视为所述周缘区域的内侧且所述光射出孔的周围而使所述化合物半导体层的表面的一部分露出的所述通电窗；和
形成电极膜的工序，所述电极膜是形成为与从所述通电窗露出来的化合物半导体层的表面直接接触，并且至少覆盖在所述平坦部上形成的保护膜的一部分，在所述台面型结构部的顶面上具有所述光射出孔的连续膜。
28.根据权利要求26或27所述的发光二极管的制造方法，其特征在于，使用从磷酸/过氧化氢水混合液、氨/过氧化氢水混合液、溴甲醇混合液、碘化钾/氨混合液中选择的至少一种来进行所述湿式蚀刻。
CN201280062289.9A 2011-12-19 2012-12-18 发光二极管及其制造方法 Expired - Fee Related CN103999246B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-277536 2011-12-19
JP2011277536A JP5865695B2 (ja) 2011-12-19 2011-12-19 発光ダイオード及びその製造方法
PCT/JP2012/082790 WO2013094601A1 (ja) 2011-12-19 2012-12-18 発光ダイオード及びその製造方法

Publications (2)

Publication Number Publication Date
CN103999246A CN103999246A (zh) 2014-08-20
CN103999246B true CN103999246B (zh) 2017-06-13

Family

ID=48668488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280062289.9A Expired - Fee Related CN103999246B (zh) 2011-12-19 2012-12-18 发光二极管及其制造方法

Country Status (8)

Country Link
US (1) US9166110B2 (zh)
EP (1) EP2797126A4 (zh)
JP (1) JP5865695B2 (zh)
KR (1) KR101589855B1 (zh)
CN (1) CN103999246B (zh)
SG (1) SG11201403362RA (zh)
TW (1) TW201338206A (zh)
WO (1) WO2013094601A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI440210B (zh) 2007-01-22 2014-06-01 Cree Inc 使用發光裝置外部互連陣列之照明裝置及其製造方法
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
CN104377287B (zh) * 2013-08-14 2017-04-26 展晶科技(深圳)有限公司 发光二极管及其制造方法
CN104362240B (zh) * 2014-10-31 2017-10-20 广东德力光电有限公司 一种LED芯片的Al2O3/SiON钝化层结构及其生长方法
DE102015117662B4 (de) 2015-10-16 2021-07-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
CN105742433B (zh) * 2016-04-29 2018-03-02 厦门市三安光电科技有限公司 一种AlGaInP发光二极管
KR101995161B1 (ko) * 2017-02-23 2019-07-02 한국산업기술대학교산학협력단 조준경용 마이크로 발광다이오드 광원 및 이의 제조방법
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
WO2019028314A1 (en) 2017-08-03 2019-02-07 Cree, Inc. HIGH DENSITY PIXELIZED LED CHIPS AND NETWORK DEVICES AND METHODS OF MANUFACTURE
US10529773B2 (en) 2018-02-14 2020-01-07 Cree, Inc. Solid state lighting devices with opposing emission directions
CN111937164A (zh) * 2018-04-06 2020-11-13 株式会社村田制作所 光半导体元件
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
WO2020196411A1 (ja) * 2019-03-26 2020-10-01 Ｄｏｗａエレクトロニクス株式会社 点光源型発光ダイオード及びその製造方法
JP6858899B2 (ja) * 2019-03-26 2021-04-14 Ｄｏｗａエレクトロニクス株式会社 点光源型発光ダイオード及びその製造方法
US11817526B2 (en) 2019-10-29 2023-11-14 Creeled, Inc. Texturing for high density pixelated-LED chips and chip array devices
CN111819702B (zh) 2019-11-26 2024-04-09 天津三安光电有限公司 一种红外发光二极管
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods
EP4089746A1 (en) * 2021-05-11 2022-11-16 Excellence Opto. Inc. Vertical light-emitting diode structure with metal layer capable of testing and protecting sidewalls
JP2023115682A (ja) * 2022-02-08 2023-08-21 古河電気工業株式会社 半導体素子、半導体素子アレイ、およびウエハ
CN116314245B (zh) * 2023-05-10 2023-08-04 季华实验室 发光面板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127383A (zh) * 2006-02-20 2008-02-20 索尼株式会社 半导体发光装置及其制造方法
CN101740684A (zh) * 2008-11-10 2010-06-16 日立电线株式会社 发光元件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2783210B2 (ja) * 1995-09-04 1998-08-06 日本電気株式会社 面発光型ダイオード
GB2310316A (en) 1996-02-15 1997-08-20 Sharp Kk Semiconductor laser
JP2003031842A (ja) 2001-07-17 2003-01-31 Daido Steel Co Ltd 半導体発光素子
US6784462B2 (en) 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
JP2004111648A (ja) * 2002-09-18 2004-04-08 Hamamatsu Photonics Kk 半導体発光素子
JP5376104B2 (ja) 2005-07-04 2013-12-25 ソニー株式会社 面発光型半導体レーザ
KR100732191B1 (ko) 2006-04-21 2007-06-27 한국과학기술원 다층 반사기 구조의 고효율 발광다이오드 및 그의 제조방법
JP2008053476A (ja) * 2006-08-25 2008-03-06 Sanyo Electric Co Ltd 半導体チップおよびその製造方法
KR100684455B1 (ko) 2006-11-30 2007-02-22 (주)에피플러스 발광다이오드의 형성 방법
KR20080089860A (ko) * 2007-04-02 2008-10-08 엘지이노텍 주식회사 반도체 발광소자 및 반도체 발광소자의 제조 방법
DE102008028886B4 (de) * 2008-06-18 2024-02-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
JP5024247B2 (ja) * 2008-09-12 2012-09-12 日立電線株式会社 発光素子
JP2011035017A (ja) 2009-07-30 2011-02-17 Hitachi Cable Ltd 発光素子
KR100999733B1 (ko) * 2010-02-18 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101769075B1 (ko) * 2010-12-24 2017-08-18 서울바이오시스 주식회사 발광 다이오드 칩 및 그것을 제조하는 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127383A (zh) * 2006-02-20 2008-02-20 索尼株式会社 半导体发光装置及其制造方法
CN101740684A (zh) * 2008-11-10 2010-06-16 日立电线株式会社 发光元件

Also Published As

Publication number Publication date
JP5865695B2 (ja) 2016-02-17
CN103999246A (zh) 2014-08-20
EP2797126A4 (en) 2015-09-02
EP2797126A1 (en) 2014-10-29
KR101589855B1 (ko) 2016-02-12
KR20140108550A (ko) 2014-09-11
SG11201403362RA (en) 2014-10-30
JP2013128072A (ja) 2013-06-27
US9166110B2 (en) 2015-10-20
WO2013094601A1 (ja) 2013-06-27
US20140291612A1 (en) 2014-10-02
TW201338206A (zh) 2013-09-16

Similar Documents

Publication Publication Date Title
CN103999246B (zh) 发光二极管及其制造方法
CN103999247B (zh) 发光二极管及其制造方法
CN103430332B (zh) 发光二极管及其制造方法
US8679869B2 (en) Contact for a semiconductor light emitting device
US11973163B2 (en) Light emitting device and production method and use thereof
JP4974867B2 (ja) 発光ダイオード及びその製造方法
JP2005217406A (ja) 電流拡散層を含む半導体発光装置
CN108389940A (zh) 发光二极管及其制造方法
CN203218312U (zh) 发光二极管
JP6088132B2 (ja) 発光ダイオード及びその製造方法
CN103081135B (zh) 发光二极管、发光二极管灯和照明装置
CN203055975U (zh) 发光二极管
JP2006128425A (ja) 発光素子および発光素子の製造方法
CN114287065A (zh) 微发光二极管及制备方法和显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170613

Termination date: 20201218

CF01 Termination of patent right due to non-payment of annual fee