KR20140105409A - Iq 변조기에서의 dc 오프셋의 측정 - Google Patents
Iq 변조기에서의 dc 오프셋의 측정 Download PDFInfo
- Publication number
- KR20140105409A KR20140105409A KR20140020445A KR20140020445A KR20140105409A KR 20140105409 A KR20140105409 A KR 20140105409A KR 20140020445 A KR20140020445 A KR 20140020445A KR 20140020445 A KR20140020445 A KR 20140020445A KR 20140105409 A KR20140105409 A KR 20140105409A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- modulator
- polynomial function
- offset
- function
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/10—Monitoring; Testing of transmitters
- H04B17/101—Monitoring; Testing of transmitters for measurement of specific parameters of the transmitter or components thereof
- H04B17/104—Monitoring; Testing of transmitters for measurement of specific parameters of the transmitter or components thereof of other parameters, e.g. DC offset, delay or propagation times
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/38—Angle modulation by converting amplitude modulation to angle modulation
- H03C3/40—Angle modulation by converting amplitude modulation to angle modulation using two signal paths the outputs of which have a predetermined phase difference and at least one output being amplitude-modulated
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
- H04L27/364—Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
- H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
Abstract
IQ 변조기의 DC 오프셋 전압을 결정하는 시스템 및 방법이 개시된다. 먼저, IQ 변조기에의 입력 중 하나에 대해 2개의 상이한 DC 테스트 전압이 선택된다. 그런 다음, IQ 변조기의 하나의 입력에 제1 테스트 전압이 인가되고, 그때 IQ 변조기의 다른 입력에 인가되는 신호 세트로부터 출력을 측정함으로써 테스트 데이터가 생성된다. 다음으로, 제2 테스트 전압이 인가되고 다른 테스트 데이터 세트가 생성된다. 제1 및 제2 테스트 데이터 세트로부터, 2차 다항 함수들이 구성되고 서로 비교되어 파워 값 출력의 비율을 산출한다. 그러면, DC 오프셋 전압은 파워 값 출력의 비율로부터 결정될 수 있다.
Description
본 개시는 IQ 변조기에서 파라미터를 측정하기 위한 시스템 및 방법에 관한 것으로서, 보다 구체적으로는, IQ 변조기에서 DC 오프셋이라고 통상 불리는 오프셋 전압을 측정하는 시스템 및 방법에 관한 것이다.
IQ 변조기는 RF 및 마이크로파 통신 분야에서 잘 알려져 있고, 아날로그 및 디지털 변조 포맷 양쪽에서 사용된다. IQ 변조는 반송파를 변조하는 방법이고, 이것은 전형적으로 2개의 기저대역 입력 신호를 가지지만 항상 정현파인 것은 아니다. 이 2개의 신호는 때때로 I(In-channel) 및 Q(Quadrature-phase) 성분으로 지칭된다.
도 1은 예시적인 종래의 I-Q 변조기(5)의 블록도이다. 이것은, ωC로 나타내어지는 반송 주파수로 정현파 신호를 생성하는 로컬 오실레이터("LO")(10)를 포함한다. LO(10)는 같은 크기를 가지면서 정확히 위상이 90도 다른 2개의 출력을 가진다. LO(10)로부터의 신호는 혼합기(12, 14)에서 2개의 독립된 기저대역 입력인 I 입력 및 Q 입력에 의해 곱해진다. I 입력과 Q 입력의 적(product)과 반송 주파수 ωC가 합산되어 주파수-변환된 결과를 낳는다. 기저대역 입력들은, 그들의 대역폭이 통상은 반송 주파수보다는 작지만, 임의의 파형을 가질 수 있다.
도 1에서, 기저대역 입력들은 x(in-phase) 및 y(quadrature)로 나타내어지고 2개의 LO 신호들은 I 및 Q로 나타내어진다. 반송 주파수에서의 페이저 표현(phasor notation)으로 표현된다면, 이들 2개의 LO 신호들은 간단히 다음과 같다.
I = ej0 = 1, Q = ej π/2 = j
변조기(5)의 출력은, 2개의 기저대역 변조 입력({x,y]로 나타내어짐)에 의해 곱해진 이들 2개의 쿼드러처 LO 신호들 I 및 Q의 합이다:
z = xI + yQ = x + jy
이러한 방식으로, I-Q 변조기(5)는, 마치 함께 된다면 복소수 값 입력 (x+jy)인 것처럼, 실수 기저대역 입력 {x,y}을 높은 주파수로 변환한다.
도 2는 이상적인 I 벡터(20)와 이상적인 Q 벡터(22)fmf 나타내는 페이저 다이어그램이다. 이상적인 변조기가 요구되는 주파수에 걸쳐 정확하게 동일한 진폭 게인을 가지며 정확히 90도로 서로 위상이 다른 I 및 Q 채널을 생성한다고 할지라도, I 및 Q 신호의 실제는 동일한 크기를 가지지도 않고 정확히 90도로 위상이 다르게 되지도 않는다. 2개의 혼합기 간에 상이한 게인 및 위상과 같이, I-Q 변조기의 추가적인 비이상적인 측면은 또한 I 및 Q LO 신호 간의 크기 및 위상 불균형으로서 모델링될 수 있다. 이러한 불균형은 변조기의 생성 신호의 품질에 영향을 줄 수 있다. 보편성의 손실 없이, I 벡터는 어느 것으로 임의로 정의될 수 있고 그렇다면 Q 벡터는 다음과 같이 다시 기술할 수 있다.
Q = (1 + ε)ej [π/2+γ],
여기서, ε 및 γ는 각각 크기 및 위상의 오차를 나타낸다. 이 오차 자체는 페이저 다이어르갬에서 나타내어질 수 있다. 예컨대, 도 2에서, 이 오차를 가진 Q 벡터가 벡터(24)로서 도시되어 있다. 그러한 오차는 또한 "IQ 불균형"으로 지칭될 수도 있고, 때로는 로컬 오실레이터(10)의 반송 주파수 및 구동 파워와 같은 동작 파라미터의 변화에 따라 가변될 수 있다.
IQ 변조기의 설계 및 구현에서의 불완전성은 {x,y} 입력에서 분명한 DC 오프셋이 나타나게 되는 결과를 야기한다. 이것은 정확히 반송 주파수에서 변조된 신호에 문제를 야기한다. 때때로, 반송 주파수에서 그 신호 성분을 제거하는 것이 요구될 수 있다. 변조된 신호에서 이러한 결과를 달성하기 위해, {x,y} 입력에서 나타난 아날로그 파형이 통상은 평균 DC 레벨이 제로(0)가 되도록 설계될 수 있다. 불행하게도, 변조기에서의 DC 오프셋은 이러한 조건 하에서 반송 주파수에서 바람직하지 않은 신호 성분을 낳는다.
따라서 IQ 변조기에서 내부 오프셋을 보상하기 위해 아날로그 입력 파형의 평균 DC 레벨을 조정하는 것이 중요하고, 이로써 변조된 신호로부터 반송파 성분을 제거한다. 특정 크기와 위상을 가진 성분이 의도적으로 반송 주파수에서 생성되어져야 할 때에도 유사한 문제가 발생한다.
DC 오프셋을 결정하지 않고 IQ 변조기 출력으로부터 반송파 성분을 제어가는 것은 가능하지 않고, DC 오프셋이 먼저 측정되어야 한다. DC 오프셋을 측정하는 종래의 방법 중 하나가 도 3에 도시되어 있다. 전형적인 방법에서는, x 입력의 DC 평균이 반송파 신호 진폭을 최소화하도록 조정된다. 일반적으로, 이것은, 변조기의 y 입력에 나타나는 미지의 DC 오프셋 때문에 반송파 진폭을 제로로 감소시키지 않는다. 그래서, 오프셋을 측정하는 표준 방법은 반복 처리(iterative process)가 되고, 여기서 x 입력의 첫번째 DC 평균이 먼저 조정되고 그런 다음 y 입력이 조정된다. 그러나 y 입력을 조정하는 것은 x 오프셋에 영향을 주므로, 그 후 x 입력이 다시 조정되고, 이후 다시 y 입력이 조정된다. 매 반복마다 전형적으로 후속하는 반복에서 이루어질 조정량을 감소시키는데, 반송파 진폭이 허용가능한 정도로 낮은 레벨로 될 때까지 감소시키게 된다. 또 다른 복잡한 문제는, 반송파 파워 대 DC 오프셋의 변동량이 선형적이지 않다는 것이고, 현재의 기술은 반송파 파워를 최소화하는 오프셋을 찾기 위해 여러 가지 반복 탐색 기법을 이용한다. 도 3은 단지 처음 4번의 반복을 나타낸 것이지만, 실제로는 최종 DC 측정을 위한 많은 반복이 이루어진다.
상술한 것으로부터 상정할 수 있듯이, DC 오프셋의 종래의 측정 기술, 예컨대 반복법(iterative technique)은 측정에 더디고 시간이 소요되는 것과 같은 단점때문에 문제가 있다. 그래서 종래의 DC 오프셋 테스트 방법은 부정확하고 시간 소요가 크거나 또는 둘 다의 문제를 가지고 있다.
본 발명의 실시예들은 이러한 종래 기술의 한계 및 다른 한계에 대해 해법을 제공하고자 한다.
본 발명의 일측면은, IQ 변조기에서 DC 오프셋을 결정하는 방법을 포함하는데, 이 방법은 IQ 변조기에의 제1 입력, 예컨대 Q 입력을 위한 제1 및 제2 전압을 선택하는 단계, 그런 다음, Q 입력에 인가된 제1 전압 및 제2 전압 각각에 대해, 입력 신호 세트를 IQ 변조기의 제2 입력, 예컨대 I 입력에 인가하는 단계 및 IQ 변조기의 출력으로부터 각각의 측정된 파라미터 세트를 생성하는 단계를 포함한다. 임의의 실시예에서, 측정된 파라미터를 생성하는 단계는 반송파 파워를 결정하는 단계를 포함한다. 다름으로, 이 방법은, IQ 변조기의 제1 입력의 제1 전압에 관계된 측정된 파라미터 세트로부터 제1의 2차 다항 함수를 생성하는 단계 및 IQ 변조기의 제1 입력의 제2 전압에 관계된 측정된 파라미터 세트로부터 제2의 2차 다항 함수를 생성하는 단계를 포함할 수 있다. 임의의 실시예에서, 2차 다항 함수는 포물선일 수 있다. 그러면, 제1의 함수 및 제2의 함수의 인자가 제1의 함수 및 제2의 함수의 관계를 결정하기 위해 서로 비교될 수 있고, 이들 함수들의 결정된 관계로부터 DC 오프셋이 결정된다.
본 발명의 다른 측면은 IQ 변조기에서의 DC 오프셋을 결정하는 장치를 포함한다. 그러한 장치는, IQ 변조기에의 제1 입력, 예컨대 Q 입력과, IQ 변조기에의 제2 입력을 포함하는데, 제1 입력에서는 제1 및 제2 전압이 인가될 수 있고, 제2 입력에서는 제1 및 제2 전압 각각에 대한 입력 신호 세트가 인가될 수 있다. 제2 입력은 I 입력일 수 있고, 예컨대 3개 이상의 신호를 포함할 수 있다. 입력 신호 세트의 각각에 대해 IQ 변조기의 출력으로부터 측정된 파라미터 세트를 각각 생성하도록 검출기가 구성되고, 예컨대 포물선과 같은 다항 함수를 측정된 파라미터로부터 생성하도록 함수 생성기가 구성된다. 함수가 생성되면, 생성된 다항 함수의 인자들, 예컨대 파워 레벨을 서로 비교하여 측정된 파라미터 간의 관계를 생성하기 위해 비교기가 사용될 수 있다. 그런 다음, 오프셋 연산기가 결정된 관계로부터 DC 오프셋을 결정할 수 있다.
도 1은, 예시적인 종래의 I-Q 변조기의 블록도이다.
도 2는, 종래의 I-Q 변조기의 예시적인 IQ 불균형을 도시한 페이저 다이어드램이다.
도 3은, 종래 기술에 따른 반복 오프셋 측정 기법을 나타낸 것이다.
도 4는, 본 발명의 실시예에 따른 오프셋 측정 기법을 나타낸 것이다.
도 5는, 본 발명의 실시예에 따른, IQ 변조기에서의 DC 오프셋 결정 방법의 일례를 나타낸 흐름도이다.
도 6은, 본 발명의 실시예에 따른, IQ 변조기의 DC 오프셋을 결정하기 위한 장치의 구성요소를 나타내는 기능 블록도이다.
도 2는, 종래의 I-Q 변조기의 예시적인 IQ 불균형을 도시한 페이저 다이어드램이다.
도 3은, 종래 기술에 따른 반복 오프셋 측정 기법을 나타낸 것이다.
도 4는, 본 발명의 실시예에 따른 오프셋 측정 기법을 나타낸 것이다.
도 5는, 본 발명의 실시예에 따른, IQ 변조기에서의 DC 오프셋 결정 방법의 일례를 나타낸 흐름도이다.
도 6은, 본 발명의 실시예에 따른, IQ 변조기의 DC 오프셋을 결정하기 위한 장치의 구성요소를 나타내는 기능 블록도이다.
본 개시는 일반적으로 수신 장비가 아니라 신호 생성 시스템에서 IQ 변조기를 사용하는 경우를 고려한 것이지만, 본 발명의 실시예는 수신기에도 적용가능하다. 이와 같이, 수신 장비의 경우와 출력 신호가 될 것이지만 여기서는 기저대역 신호가 입력 신호인 것으로 가정한다.
본 발명의 실시예들은 반복적이지 않은(non-iterative) DC 오프셋 결정 시스템 및 방법에 관한 것으로서, 겨우 6번의 측정으로 이루어질 수 있다. 수학적인 개념이 알고리즘을 이해하는 데에 도움이 될 것이다. 변조기의 I(in-phase) 입력에 어느 DC 레벨을 인가함으로써 얻어지는 I 벡터는 다음과 같이 정의될 수 있다:
여기서, vI는 의도적으로 인가된 전압이고, εI는 DC 오프셋이다. 이 인자들은 위와 같이 I 벡터의 실제 크기로서 평균 DC 입력 전압에 미지의 오프셋을 더한 결과인 α에 의해 결합될 수 있다. Q에 대해서도 마찬가지로 다음과 같이 정의될 수 있다:
반송파 출력 파워는 I 및 Q 의 벡터 합의 크기의 자승에 비례한다. 이것은 다음과 같이 나타내어질 수 있다:
쉽게 이해할 수 있도록, 특정 단위로 파워를 생산하기 위해 종종 사용되는 일정한 승수(constant multiplier)는 생략하였다. 또한 로컬 오실레이터의 I 및 Q 신호 간 크기의 차이는, 이 알고리즘이 하기하는 바와 같이 그 차이에 민감하지 않기 때문에, 무시되었다.
도 4는 벡터 합을 그래픽으로 나타낸 것이다. 도면 부호 '210'으로 나타내어진 것이 서로 다른 길이의 Q 벡터이다. 각각의 경우, I 벡터의 크기를 변경하는 것에 의해 접근할 수 있는 1차원 서브 공간이 직선 '220' 및 '230'으로 나타나 있다. 각각의 서브 공간에 있어서, I 벡터(222, 232)는 각각, 대응하는 Q 벡터에 더해진 때, 그 결과 벡터의 크기를 최소화시킨다. 이것은 2개의 Q 벡터의 각각에 대한 가능한 최소 반송파 진폭에 대응한다. 이 지점들이 P1 및 P2로 도 4에 나타내어져 있다.
물론, 문제는 도 4에서의 I 및 Q 벡터의 길이가 각각 위 수식에서의 α, β와 같다는 것이다. DC 오프셋 {εI,εQ}을 알지 못하므로, 제어되는 양만큼 벡터의 길이를 변경하는 것만이 가능하다.
수식 (1)에서 α 또는 β 중 임의의 것이 고정 값인 경우, 파워 함수 P(*)는 다른 하나의 변수, 따라서 입력 전압 vI 또는 vQ에 있어서 2차(quadratic) 함수로 된다. 이러한 것의 인식은 도 4에서의 지점 P1, P2를 결정하기 위한 새로운 방법을 가능하게 한다.
처음에는, 적어도 본 발명의 실시예가 DC 오프셋을 결정하는 동안, DC 오프셋 εQ 또한 고정된다는 가정 하에, vQ(따라서 β)를 고정한다. 이제, 반송파 파워가 최소인 vI의 값을 결정하고, 이 지점을 {vI1, vQ1, P1}라고 한다. 이러한 조건에서 vI와 P 간의 관계가 2차(quadratic)로 될 것을 알고 있으므로, P는 3개의 상이한 값의 vI에 대해 측정되고 데이터 지점은 2차 다항식에 맞추어진다. 다항식의 계수를 일단 알게 되면, 최소 지점은 쉽게 계산되거나 결정된다.
다음으로, vQ를 다른 값으로 변경하고 위 과정을 반복한다. 이로써 새로운 최소 지점 {vI2, vQ2, P2}이 얻어진다. 이들 2개 지점의 일례가 도 4에 도시되어 있다. 2개의 닯은꼴 삼각형이 이 실험에 의해 형성된 것에 주목하자. 어떤 경우에는, 두번째 실험으로 인해 반대 방향으로 향하는 Q 벡터가 얻어질 수도 있지만, 결과적으로 얻어지는 삼각형은 여전히 닮은꼴이다.
이들 두 지점의 닮은 삼각꼴로 인해, 반송파 전압의 비율(이하 'r'로 나타냄)이 2개의 (미지의) Q 벡터 크기의 비율과 같을 것이다:
위 수식에서, P1, P2, vQ1, vQ2는 알고 있는 값이므로, 모르는 값은 오직 오프셋 전압인 εQ뿐이다. 이것은 다음과 같이 결정된다:
앞선 수식들에서 명확히 하기 위해, DC 오프셋과 실제 반송파 파워 간의 일정한 승수는 무시했다. 위 수식에서 효과적으로 파워가 비율화되고 있다는 사실에 의해 그러한 승수를 삭제하고 또 고려 대상에서 제외할 수 있다.
동일한 기하학적 닮은꼴로 인해, 실제 I 벡터 크기가 두 지점 사이에서 변화하는 양도 반송파 전압 비율과 같다:
또한 명확히 하기 위해, 상술한 설명은 I 및 Q 벡터 간 크기의 차이를 무시한다. 본 발명이 파워 레벨과 I 간의 비율에 중점을 두고 있으므로, Q 벡터와의 그러한 차이는 중요하지 않다.
상술한 수식에 있는 절대값 연산자로 인해 사실상 그 문제에 대해 4개의 가능한 해법이 있다. 가장 좋지 않은 경우, 어느 해답을 가장 유용한 해답으로서 선택할지 결정하기 위해 4번 이상의 측정 또는 테스트를 해야 한다. 실제, 가장 올바른 해답은 수식들에 대한 해답들 중에서 추정되고 한 번의 측정에 의해 확인된다.
본 발명의 실시예에 의해 생성된 해답이 터무니없거나 의미 없는 것으로서 인식될 수 있는 상황이 있다. 예컨대, 측정 파워 중 하나가 제로(0)인 경우, 수식으로부터 출력이 정의되지 않는다. 그러나 이 경우 정확한 DC 오프셋은 우연히 발견되었고 그래서 실제 문제는 없다.
또 다른 문제가 다음과 같은 경우에 발생할 수 있다:
이 경우, r=1이고 수식의 분모가 제로(0)fh 된다 이 경우, 오프셋 전압 εQ는 여전히 용이하게 결정될 수 있다:
도 5는 본 발명의 실시예에 따른 예시적인 방법을 도시한 흐름도이다. 흐름(500)은 단계 510에서 시작하며 여기서는 2개의 상이한 DC 테스트 전압이 vQ에 대해 선택된다. 바람직한 실시예에서, 선택된 전압은 대략 예상 DC 오프셋 값만큼 차이가 나고 또한 측정 가능한 반송파 진폭을 생성하기에 충분할 정도로 크다.
단계 520에서는, 선택된 제1 테스트 전압이 Q 입력에 인가되고, 적어도 3개의 상이한 DC 전압을 I 입력에 인가하면서 반송파 파워가 측정된다. 바람직한 실시예에서는, 특히 시스템 노이즈나 측정 해상도가 상당할 때는, 3번 이상 측정이 이루어진다. 다시 말해, 수치적인 정확성을 위해, 이들 전압들은 단계 510을 참조하여 기술한 양만큼 상이하게 되는 것이 좋다.
단계 530에서는, 측정된 지점들이 2차 다항식에 맞추어지고, 그런 다음 단계 540에서 다항 함수의 최소 지점을 결정한다. 이것은 {vI1, vQ1, P1}이다.
단계 550에서는, 단계 520, 530, 540dl 제2 Q 테스트 전압에 대해 반복되어 {vI2, vQ2, P2}를 획득한다. 바람직한 실시예에서, 3개의 I 테스트 전압이 지점 vI1을 가로지르도록 시프트될 수도 있다.
단계 560에서는, r이 2개의 Q 벡터 크기에 대해 다음 수식을 이용하여 계산된다:
그런 다음, 단계 570에서는, 단계 560에서 계산된 r 값을 이용하여 수식 2 및 수식 3을 이용하여 DC 오프셋 εQ 및 εI를 각각 계산한다.
DC 오프셋이 계산된 후에, 특별한 경우들이 고려될 수 있다. 예컨대, 만일 단계 560에서 계산된 r이 1에 가까우면, I에 대한 제2 테스트 전압이 변경되고 과정은 다시 실행된다. 또 만일 vI1과 vI2가 거의 동일하면, εI가 그들의 평균과 대략 같다. 또한, 반송파 파워 중 하나가 제로(0)이면, 정확한 DC 오프셋은 처음에 선택되고 더 이상 계산은 필요 없게 된다.
구체적으로, 본 발명의 예시적인 실시예는 IQ 변조기에서 DC 오프셋을 결정하는 방법을 포함하고, 이 방법은 IQ 변조기에의 제1 입력, 예컨대 Q 입력을 위한 제1 및 제2 전압을 선택하는 단계, 그런 다음, Q 입력에 인가된 제1 전압 및 제2 전압 각각에 대해, 입력 신호 세트를 IQ 변조기의 제2 입력, 예컨대 I 입력에 인가하는 단계 및 IQ 변조기의 출력으로부터 각각의 측정된 파라미터 세트를 생성하는 단계를 포함한다. 임의의 실시예에서, 측정된 파라미터를 생성하는 단계는 반송파 파워를 결정하는 단계를 포함한다. 다름으로, 이 방법은, IQ 변조기의 제1 입력의 제1 전압에 관계된 측정된 파라미터 세트로부터 제1의 2차 다항 함수를 생성하는 단계 및 IQ 변조기의 제1 입력의 제2 전압에 관계된 측정된 파라미터 세트로부터 제2의 2차 다항 함수를 생성하는 단계를 포함할 수 있다. 임의의 실시예에서, 2차 다항 함수는 포물선일 수 있다. 그러면, 제1의 함수 및 제2의 함수의 인자가 제1의 함수 및 제2의 함수의 관계를 결정하기 위해 서로 비교될 수 있고, 이들 함수들의 결정된 관계로부터 DC 오프셋이 결정된다.
이 방법은 또한, 예컨대 제1의 2차 다항 함수 및 제2의 2차 다항 함수의 최소값을 결정하는 단계 및 제1의 2차 다항 함수 및 제2의 2차 다항 함수의 최소값으로부터 파워 레벨을 결정하는 단계를 더 포함한다.
본 발명의 실시예들이 또한 x 및 y 입력을 수학에서의 명백한 변경으로 교체함으로써 실행될 수도 있다는 것은 자명하다.
도 6은, 전압 오프셋 측정기(652)를 포함하는 콤포넌트(600)의 기능 블록도이다. 오프셋 측정기(652)는 또한 콤포넌트(600)의 IQ 변조기(610)가 자기 조정(self-calibration)되도록 보상 회로가 결합되어 있을 수 있다. 다시 말해, 오프셋 측정기는 상술한 기법을 이용하여 IQ 변조기(610)의 DC 오프셋을 측정하고 측정된 양만큼 변조기(610)를 보상하여 IQ 변조기를 가장 효율적으로 만든다.
다른 실시예에서, 오프셋 측정기(652)는 콤포넌트(600)에 결합되어 IQ 변조기(610)에서의 DC 오프셋을 측정하거나 이를 보상하는 데 사용되는 다른 기구(도시되지 않음) 내에 있을 수 있다. 또 다른 실시예에서, 오프셋 측정기는 또는 프로세서(658)에 의해 실행되어 DC 측정값 또는 보상값을 생성하는, 메모리(659) 또는 컴퓨터에 의해 판독 가능한 매체 내에 저장된 소프트웨어에 의해 구현될 수 있다.
특정의 실시예에서, IQ 변조기에서의 DC 오프셋을 결정하는 장치는, IQ 변조기에의 제1 입력, 예컨대 Q 입력과, IQ 변조기에의 제2 입력을 포함하는데, 제1 입력에서는 제1 및 제2 전압이 들어올 수 있고, 제2 입력에서는 제1 및 제2 전압 각각에 대한 입력 신호 세트가 인가될 수 있다. 제2 입력은 I 입력일 수 있고, 예컨대 3개 이상의 신호를 포함할 수 있다. 입력 신호 세트의 각각에 대해 IQ 변조기의 출력으로부터 측정된 파라미터 세트를 각각 생성하도록 검출기가 구성되고, 예컨대 포물선과 같은 다항 함수를 측정된 파라미터로부터 생성하도록 함수 생성기가 구성된다. 함수가 생성되면, 생성된 다항 함수의 인자들, 예컨대 파워 레벨을 서로 비교하여 측정된 파라미터 간의 관계를 생성하기 위해 비교기가 사용될 수 있다. 그런 다음, 오프셋 연산기가 결정된 관계로부터 DC 오프셋을 결정할 수 있다.
실시예들은 또한 생성된 다항 함수의 최소값을 검출하도록 구성된 최소값 검출기와 다항 함수의 최소값으로부터 파워 레벨을 결정하도록 구성된 파워 검출기를 포함할 수도 있다.
이 장치는 기구로 구현될 수 있고 또한 그 기구 자체에 대한 자기 조정 회로에 포함될 수 있다.
실시예를 참고하여 본 발명의 원리를 기술하고 설명하였지만, 여기 기술된 실시예들은 그러한 원리를 벗어나지 않는 범위 내에서 배치나 구체화를 위해 변형될 수 있고 또 필요한 방식으로 결합될 수 있다는 것은 쉽게 이해될 것이다. 이상의 설명이 특정 실시예를 중심으로 하고 있지만, 다른 구성들도 얼마든지 생각할 수 있다.
구체적으로, '본 발명의 실시예에 따른'과 같은 표현이 여기서 사용되었지만, 이것은 구현 가능성을 포괄적으로 언급하려는 것이지 본 발명을 특정의 실시예의 구성으로 한정하려는 의도가 아니다. 여기서 사용되는 바와 같이, 이들 용어들은 다른 실시 형태로 결합될 수 있는 동일하거나 상이한 실시예들을 지칭할 수도 있다.
결과적으로, 여기서 기술된 실시예들에 대한 폭넓고 다양한 대체의 관점에서, 이 상세한 설명 및 첨부된 것들은 설명을 위한 것일 뿐이며 따라서 본 발명의 권리 범위를 제한하는 데 사용되어서는 안 된다. 따라서 본 발명으로서 청구되는 것은 이하의 청구 범위와 그 기술적 사상 그리고 그 균등의 범위에 포함되는 모든 변형예이다.
Claims (16)
- IQ 변조기에서의 DC 오프셋을 결정하는 방법에 있어서,
IQ 변조기에의 제1 입력을 위한 제1 및 제2 전압을 선택하는 단계;
상기 제1 및 제2 전압의 각각에 대해, 상기 IQ 변조기의 제2 입력에 입력 신호 세트를 인가하고 상기 IQ 변조기의 출력으로부터 측정된 파라미터 세트를 각각 생성하는 단계;
상기 IQ 변조기의 제1 입력의 제1 전압과 관련된 측정된 파라미터 세트로부터 제1의 2차 다항 함수를 생성하는 단계;
상기 IQ 변조기의 제1 입력의 제2 전압과 관련된 측정된 파라미터 세트로부터 제2의 2차 다항 함수를 생성하는 단계;
상기 제1의 2차 다항 함수 및 상기 제2의 2차 다항 함수의 인자들을 서로 비교하여 상기 제1의 2차 다항 함수와 상기 제2의 2차 다항 함수의 관계를 결정하는 단계; 및
상기 결정된 관계로부터 DC 오프셋을 결정하는 단계
를 포함하는 방법. - 제1항에 있어서,
상기 제1의 2차 다함 함수 및 상기 제2의 2차 다항 함수의 최소값을 결정하는 단계를 더 포함하는 방법. - 제2항에 있어서,
상기 제1의 2차 다항 함수 및 상기 제2의 2차 다항 함수의 최소값으로부터 파워 레벨을 결정하는 단계를 더 포함하는 방법. - 제3항에 있어서,
상기 결정된 관계는 상기 제1의 2차 다항 함수 및 상기 제2의 2차 다항 함수의 최소값으로부터 결정된 상기 파워 레벨의 비율인, 방법. - 제1항에 있어서,
상기 IQ 변조기의 출력으로부터 측정된 파라미터 세트를 각각 생성하는 단계가, 상기 제1 입력에 전압이 인가되는 동안 상기 IQ 변조기의 반송파 파워를 측정하는 단계를 포함하는, 방법. - 제1항에 있어서,
상기 제1 입력은 상기 IQ 변조기에의 Q 입력인, 방법. - 제1항에 있어서,
상기 제1의 2차 다항 함수를 생성하는 단계는 포물선 함수를 생성하는 단계를 포함하는, 방법. - IQ 변조기에서의 DC 오프셋을 결정하기 위한 장치에 있어서,
제1 및 제2 전압이 인가될 수 있는, 상기 IQ 변조기의 제1 입력;
상기 제1 및 제2 전압의 각각에 대해, 입력 신호 세트가 인가될 수 있는, 상기 IQ 변조기의 제2 입력;
상기 입력 신호 세트 각각에 대해 상기 IQ 변조기의 출력으로부터 각 세트의 측정된 파라미터를 생성하는 검출기;
상기 측정된 파라미터로부터 다항 함수를 생성하는 함수 생성기;
상기 생성된 다항 함수의 인자들을 서로 비교하여 상기 측정된 파라미터 간의 관계를 생성하는 비교기; 및
상기 관계로부터 DC 오프셋을 결정하는 오프셋 연산기
를 포함하는 장치. - 제8항에 있어서,
상기 다항 함수의 최소값을 검출하는 최소값 검출기를 더 포함하는 장치. - 제9항에 있어서,
상기 다항 함수의 최소값으로부터 파워 레벨을 결정하는 파워 검출기를 더 포함하는 장치. - 제10항에 있어서,
상기 비교기가 상기 다항 함수의 최소값으로부터 결정된 파워 레벨의 비율을 결정하는, 장치. - 제8항에 있어서,
상기 제1 입력이 상기 IQ 변조기에의 Q 입력인, 장치. - 제8항에 있어서,
상기 다항 함수가 포물선 함수인, 장치. - 제8항에 있어서,
상기 제1 입력에 인가된 상기 제1 및 제2 전압 각각에 대해, 상기 제2 입력에 인가된 입력 전압 세트가 적어도 3개의 전압을 포함하는, 장치. - 제8항에 있어서,
상기 장치가 조정 회로 내에 구현되어 있는, 장치. - 제15항에 있어서,
상기 장치가 측정 기구의 자기 조정 회로 내에 구현되어 있는, 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/774,565 | 2013-02-22 | ||
US13/774,565 US9025648B2 (en) | 2013-02-22 | 2013-02-22 | Measurement of DC offsets in IQ modulators |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20140105409A true KR20140105409A (ko) | 2014-09-01 |
Family
ID=50156607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20140020445A KR20140105409A (ko) | 2013-02-22 | 2014-02-21 | Iq 변조기에서의 dc 오프셋의 측정 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9025648B2 (ko) |
EP (1) | EP2770632B1 (ko) |
JP (1) | JP6415825B2 (ko) |
KR (1) | KR20140105409A (ko) |
CN (1) | CN104022834B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9742600B2 (en) | 2015-02-05 | 2017-08-22 | Samsung Electronics Co., Ltd. | Method and system for estimating and compensating for direct current (DC) offset in ultra-low power (ULP) receiver |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10470070B1 (en) * | 2018-06-20 | 2019-11-05 | Viavi Solutions Inc. | Radio frequency (RF) power measurements in common public radio interface (CPRI) spectrum analysis |
CN112737610B (zh) * | 2020-12-29 | 2023-07-07 | 芯翼信息科技(上海)有限公司 | 直流偏移的估计和校准方法及装置 |
US11683026B1 (en) | 2022-08-30 | 2023-06-20 | International Business Machines Corporation | Calibrating signal currents in a radio frequency signal generator |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2785111B1 (fr) * | 1998-10-23 | 2004-08-20 | St Microelectronics Sa | Procede et systeme de reglage du niveau des raies parasites du spectre frequentiel de sortie d'un dispositif de transposition de frequence a bande laterale unique, en particulier incorpore dans un telephone mobile |
US6298096B1 (en) * | 1998-11-19 | 2001-10-02 | Titan Corporation | Method and apparatus for determination of predistortion parameters for a quadrature modulator |
US6421398B1 (en) * | 2000-01-28 | 2002-07-16 | Alcatel Canada Inc. | Modulation system having on-line IQ calibration |
US6801581B1 (en) | 2000-09-13 | 2004-10-05 | Intel Corporation | DC offset cancellation |
US7003263B2 (en) | 2003-05-12 | 2006-02-21 | Lucent Technologies Inc. | Telecommunications receiver and a transmitter |
US7369813B2 (en) * | 2003-05-14 | 2008-05-06 | Telefonaktiebolaget L M Ericsson (Publ) | Fast calibration of electronic components |
US7376200B2 (en) * | 2003-06-06 | 2008-05-20 | Interdigital Technology Corporation | Method and apparatus for suppressing carrier leakage |
US7280619B2 (en) * | 2003-12-23 | 2007-10-09 | Intel Corporation | Method and apparatus for compensating I/Q imbalance in receivers |
DE602005027113D1 (de) * | 2004-12-16 | 2011-05-05 | Nxp Bv | Kalibrierung von Amplituden- und Phasenungleichgewicht sowie DC-Offset eines analogen I/Q-Modulators bei einem Hochfrequenzsender |
EP1854259B1 (en) | 2005-02-24 | 2013-09-04 | Unwired Planet, LLC | Iq-modulator pre-distortion |
JP2010504678A (ja) * | 2006-09-20 | 2010-02-12 | エヌエックスピー ビー ヴィ | 送信機のアナログi/q変調器をキャリブレーションするための方法およびシステム |
CN101518014A (zh) * | 2006-09-20 | 2009-08-26 | Nxp股份有限公司 | 发射机的模拟i/q调制器的i/q不均衡和dc偏移校准 |
US8224269B2 (en) * | 2006-10-16 | 2012-07-17 | Agilent Technologies, Inc. | Vector modulator calibration system |
US8010064B2 (en) | 2008-03-13 | 2011-08-30 | Samsung Electro—Mechanics Company, Ltd. | Systems and methods for transmitter calibration |
JP2012085100A (ja) * | 2010-10-12 | 2012-04-26 | Nec Casio Mobile Communications Ltd | 無線通信装置およびキャリアリーク低減方法 |
US20130128931A1 (en) * | 2011-11-17 | 2013-05-23 | Aviacomm Inc. | On-chip radio calibration |
-
2013
- 2013-02-22 US US13/774,565 patent/US9025648B2/en active Active
-
2014
- 2014-02-21 CN CN201410059681.9A patent/CN104022834B/zh not_active Expired - Fee Related
- 2014-02-21 EP EP14156198.5A patent/EP2770632B1/en not_active Not-in-force
- 2014-02-21 KR KR20140020445A patent/KR20140105409A/ko unknown
- 2014-02-24 JP JP2014033356A patent/JP6415825B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9742600B2 (en) | 2015-02-05 | 2017-08-22 | Samsung Electronics Co., Ltd. | Method and system for estimating and compensating for direct current (DC) offset in ultra-low power (ULP) receiver |
Also Published As
Publication number | Publication date |
---|---|
JP2014165922A (ja) | 2014-09-08 |
US20140241407A1 (en) | 2014-08-28 |
EP2770632A1 (en) | 2014-08-27 |
US9025648B2 (en) | 2015-05-05 |
JP6415825B2 (ja) | 2018-10-31 |
CN104022834A (zh) | 2014-09-03 |
EP2770632B1 (en) | 2015-09-09 |
CN104022834B (zh) | 2018-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1649334B (zh) | 正交调制器的调整装置及调整方法、以及通信装置 | |
US8224269B2 (en) | Vector modulator calibration system | |
Nelson et al. | A collapse of the cross-spectral function in phase noise metrology | |
EP0477720A2 (en) | Calibration of vector modulators | |
JP4376689B2 (ja) | 直交変調システム | |
KR20080005261A (ko) | 무선 주파수 송신기를 위한 내부 캘리브레이션 시스템 | |
KR20140105409A (ko) | Iq 변조기에서의 dc 오프셋의 측정 | |
US10374643B2 (en) | Transmitter with compensating mechanism of pulling effect | |
JPWO2003101061A1 (ja) | 直交変調器のキャリア直交誤差検出方法及び直交変調装置 | |
JP6689558B2 (ja) | Iq変調器のiqインバランス決定方法及び機器 | |
JP7258406B2 (ja) | 側波帯抑圧方法、装置、コンピュータ機器及びコンピュータプログラム | |
JP4923276B2 (ja) | 周波数変換装置の周波数応答の特徴付け方法 | |
JP2005328529A (ja) | 電子回路を較正するシステム及び方法 | |
US7038465B2 (en) | System and method for calibrating balanced signals | |
JP2007101350A (ja) | Nmr磁場安定化装置 | |
CN117201250B (zh) | 一种相位生成载波解调方法、装置、电子设备及存储介质 | |
JP2003315395A (ja) | ベクトル・ネットワーク・アナライザおよびその位相測定方法 | |
CN116991198B (zh) | 一种波形发生器、多信号通道延迟校正方法及介质 | |
JP5572662B2 (ja) | 直交変調器及び信号発生装置並びに直交変調方法 | |
US20050111577A1 (en) | Method for residual carrier suppression in an arrangement which has a vector modulator | |
JP6607446B2 (ja) | 誤差測定装置 | |
CN116953596A (zh) | 一种非整周期的电参量计算方法及装置 | |
JP3863097B2 (ja) | ダブルバランスド・ミキサのキャリアリーク測定方法 | |
Fedurin et al. | LOW RF CONTROL FEEDBACK AND IQ VECTOR MODULATOR COMPENSATION FUNCTIONS. |