KR20140080284A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20140080284A
KR20140080284A KR1020120149911A KR20120149911A KR20140080284A KR 20140080284 A KR20140080284 A KR 20140080284A KR 1020120149911 A KR1020120149911 A KR 1020120149911A KR 20120149911 A KR20120149911 A KR 20120149911A KR 20140080284 A KR20140080284 A KR 20140080284A
Authority
KR
South Korea
Prior art keywords
voltage
temperature
voltage level
driving
level
Prior art date
Application number
KR1020120149911A
Other languages
English (en)
Other versions
KR102004255B1 (ko
Inventor
임종만
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120149911A priority Critical patent/KR102004255B1/ko
Publication of KR20140080284A publication Critical patent/KR20140080284A/ko
Application granted granted Critical
Publication of KR102004255B1 publication Critical patent/KR102004255B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2272—Latency related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Pulse Circuits (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

온도 변화에 따라 전압 레벨이 가변되는 온도 전압을 생성하는 온도 전압 생성부, 상기 온도 전압의 전압 레벨에 대응되는 전압 레벨을 갖는 구동 전압을 생성하는 구동 전압 생성부, 및 상기 온도 전압 및 상기 구동 전압의 전압 레벨에 응답하여 지연 시간이 결정되는 지연부를 포함한다.

Description

반도체 장치{Semiconductor Apparatus}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 장치에 관한 것이다.
일반적인 반도체 장치는 트랜지스터들로 구성된 회로를 포함한다.
일반적으로 트랜지스터는 게이트와 소오스에 각각 인가되는 전압의 차가 문턱전압보다 높을 경우 턴온된다.
트랜지스터의 문턱전압은 온도 변화에 따라 달라진다.
예를 들어, 트랜지스터는 온도가 높아질수록 낮은 전압 레벨의 문턱 전압을 갖게 된다. 또한 트랜지스터는 온도가 낮아질수록 높은 전압 레벨의 문턱 전압을 갖게 된다.
반도체 장치는 트랜지스터들로 구성된 지연 회로를 포함하도록 구성된다. 따라서 온도가 높아지면 트랜지스터의 문턱 전압이 낮아지기 때문에 트랜지스터로 구성된 지연 회로의 지연 시간은 짧아지게 된다. 한편, 온도가 낮아지면 트랜지스터의 문턱 전압이 높아지기 때문에 트랜지스터로 구성된 지연 회로의 지연 시간을 길어지게 된다.
반도체 장치는 온도에 따라 지연 시간이 변하는 지연 회로를 포함하므로, 반도체 장치는 온도 변화에 따라 정상적으로 또는 비정상적으로 동작할 수 있다.
본 발명은 온도 변화와는 무관하게 일정한 지연 시간을 갖는 지연 회로를 포함하는 반도체 장치를 제공한다.
본 발명의 실시예에 따른 반도체 장치는 온도 변화에 따라 전압 레벨이 가변되는 온도 전압을 생성하는 온도 전압 생성부, 상기 온도 전압의 전압 레벨에 대응되는 전압 레벨을 갖는 구동 전압을 생성하는 구동 전압 생성부, 및 상기 온도 전압 및 상기 구동 전압의 전압 레벨에 응답하여 지연 시간이 결정되는 지연부를 포함한다.
본 발명의 다른 실시예에 따른 반도체 장치는 구동 노드에 구동 전압을 인가 받고 싱크 노드를 통해 접지단으로 전류를 흘려 구동하는 지연부를 포함하며, 온도 변화에 따라 상기 구동 전압의 전압 레벨을 제어하고, 상기 온도 변화에 따라 상기 싱크 노드를 통해 상기 접지단으로 흐르는 전류의 양을 제어한다.
본 발명에 따른 반도체 장치는 온도 변화와는 무관하게 지연 시간이 일정한 지연 회로를 포함하므로, 온도 변화와는 무관하게 정상적인 동작을 수행할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성도,
도 2는 도 1의 구동 전압 생성부의 구성도,
도 3은 도 1의 지연부의 구성도,
도 4는 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
본 발명의 실시예에 따른 반도체 장치는 도 1에 도시된 바와 같이, 온도 전압 생성부(100), 구동 전압 생성부(200), 및 지연부(300)를 포함한다.
상기 온도 전압 생성부(100)는 온도 변화에 따라 전압 레벨이 가변되는 온도 전압(V_temp)을 생성한다. 예를 들어, 상기 온도 전압 생성부(100)는 온도가 높아질수록 전압 레벨이 낮아지는 상기 온도 전압(V_temp)을 생성한다. 또한 상기 온도 전압 생성부(100)는 온도가 낮아질수록 전압 레벨이 높아지는 상기 온도 전압(V_temp)을 생성한다.
상기 온도 전압 생성부(100)는 밴드 갭 회로(band gap circuit)를 포함하며, 상기 밴드 갭 회로는 온도 변화에 따라 문턱 전압의 전압 레벨이 가변되는 트랜지스터를 포함한다.
상기 구동 전압 생성부(200)는 상기 온도 전압(V_temp)의 전압 레벨에 대응하는 전압 레벨을 갖는 구동 전압(V_drv)을 생성한다. 이때, 상기 구동 전압(V_drv)은 상기 온도 전압(V_temp)의 전압 레벨보다 높다. 예를 들어, 상기 구동 전압 생성부(200)는 상기 온도 전압(V_temp)의 전압 레벨이 높아질수록 상기 구동 전압(V_drv)의 전압 레벨을 높이고, 상기 온도 전압(V_temp)의 전압 레벨이 낮아질수록 상기 구동 전압(V_drv)의 전압 레벨을 낮춘다.
상기 지연부(300)는 상기 온도 전압(V_temp) 및 상기 구동 전압(V_drv)의 전압 레벨에 응답하여 지연 시간이 결정되고, 결정된 지연 시간으로 입력 신호(IN_signal)를 지연시켜 출력 신호(OUT_signal)로서 출력한다. 예를 들어, 온도가 변하지 않는 상태에서 상기 지연부(300)는 상기 온도 전압(V_temp)과 상기 구동 전압(V_drv)의 전압 레벨이 낮아지면 지연 시간을 증가시키고, 상기 온도 전압(V_temp)과 상기 구동 전압(V_drv)의 전압 레벨이 높아지면 지연 시간을 감소시킨다.
상기 구동 전압 생성부(200)는 도 2에 도시된 바와 같이, 비교부(210), 전압 인가부(220), 및 전압 분배부(230)를 포함한다.
상기 비교부(210)는 상기 온도 전압(V_temp)과 피드백 전압(V_fb)의 전압 레벨을 비교하여 비교 신호(Com_s)를 생성한다. 예를 들어, 상기 비교부(210)는 상기 온도 전압(V_temp)이 상기 피드백 전압(V_fb)의 전압 레벨보다 낮으면 상기 비교 신호(Com_s)를 디스에이블시키고, 상기 온도 전압(V_temp)이 상기 피드백 전압(V_fb)의 전압 레벨보다 높으면 상기 비교 신호(Com_s)를 인에이블시킨다.
상기 전압 인가부(220)는 상기 비교 신호(Com_s)에 응답하여 출력 노드(Node_out)에 외부 전압(VDD)을 인가시킨다. 예를 들어, 상기 전압 인가부(220)는 상기 비교 신호(Com_s)가 인에이블되면 상기 출력 노드(Node_out)에 외부 전압(VDD)을 인가시키고, 상기 비교 신호(Com_s)가 디스에이블되면 외부 전압(VDD)이 상기 출력 노드(Node_out)에 인가되는 것을 방지한다. 이때, 상기 출력 노드(Node_out)에서 상기 구동 전압(V_drv)을 출력된다.
상기 전압 인가부(220)는 제 1 트랜지스터(P11)를 포함한다. 상기 제 1 트랜지스터(P11)는 게이트에 상기 비교 신호(Com_s)를 입력 받고 소오스에 외부 전압(VDD)을 인가 받으며 드레인에 상기 출력 노드(Node_out)가 연결된다.
상기 전압 분배부(230)는 상기 출력 노드(Node_out)의 전압을 전압 분배하여 상기 피드백 전압(V_fb)을 생성한다. 상기 전압 분배부(230)는 상기 출력 노드(Node_out)와 접지단(VSS) 사이에 연결된다.
상기 전압 분배부(230)는 제 1 및 제 2 저항 소자(R11, R12)를 포함한다.
상기 제 1저항 소자(R11)는 일단에 상기 출력 노드(Node_out)가 연결된다. 상기 제 2 저항 소자(R12)는 일단에 상기 제 1 저항 소자(R11)의 타단이 연결되고, 타단에 접지단(VSS)이 연결된다. 이때, 상기 제 1 및 제 2 저항 소자(R11, R12)가 연결된 노드에서 상기 피드백 전압(V_fb)이 출력된다.
상기 지연부(230)는 도 3에 도시된 바와 같이, 인버터 체인(310), 및 전류 싱크 제어부(320)를 포함한다.
상기 인버터 체인(310)는 직렬로 연결된 제 1 내지 제 4 인버터(IV11, IV12, IV13, IV14)를 포함한다. 이때, 상기 제 1 인버터(IV11)는 상기 입력 신호(IN_signal)를 입력 받고, 상기 제 4 인버터(IV14)는 상기 출력 신호(OUT_signal)를 출력한다. 또한 상기 제 1 내지 제 4 인버터(IV11~IV14) 각각은 구동 노드(Node_drv)로부터 인가되는 상기 구동 전압(V_drv)을 인가 받아 구동된다.
상기 전류 싱크 제어부(320)는 상기 온도 전압(V_temp)의 전압 레벨에 따라 상기 제 1 내지 제 4 인버터(IV11~IV14)로부터 접지단(VSS)에 흐르는 전류의 양을 제어 한다. 예를 들어, 상기 전류 싱크 제어부(320)는 상기 온도 전압(V_temp)의 전압 레벨이 높아질수록 상기 제 1 내지 제 4 인버터(IV11~IV14)로부터 접지단(VSS)에 흐르는 전류의 양을 증가시키고, 상기 온도 전압(V_temp)의 전압 레벨이 낮아질수록 상기 제 1 내지 제 4 인버터(IV11~IV14)로부터 접지단(VSS)에 흐르는 전류의 양을 감소시킨다.
상기 전류 싱크부(320)는 제 2 내지 제 5 트랜지스터(N11, N12, N13, N14)를 포함한다. 상기 제 2 트랜지스터(N11)는 게이트에 상기 온도 전압(V_temp)을 인가 받으며 드레인에 상기 제 1 인버터(IV11)의 제 1 싱크 노드(Node_sink1)가 연결되며 소오스에 접지단(VSS)이 연결된다. 상기 제 3 트랜지스터(N12)는 게이트에 상기 온도 전압(V_temp)을 인가 받으며 드레인에 상기 제 2 인버터(IV12)의 제 2 싱크 노드(Node_sink2)가 연결되며 소오스에 접지단(VSS)이 연결된다. 상기 제 4 트랜지스터(N13)는 게이트에 상기 온도 전압(V_temp)을 인가 받으며 드레인에 상기 제 3 인버터(IV13)의 제 3 싱크 노드(Node_sink3)가 연결되며 소오스에 접지단(VSS)이 연결된다. 상기 제 5 트랜지스터(N15)는 게이트에 상기 온도 전압(V_temp)을 인가 받으며 드레인에 상기 제 4 인버터(IV14)의 제 4 싱크 노드(Node_sink4)가 연결되며 소오스에 접지단(VSS)이 연결된다.
이때, 상기 제 1 인버터(IV11)는 상기 구동 노드(Node_drv)로부터 상기 구동 전압(V_drv)을 인가받고, 상기 제 1 싱크 노드(Node_sink1)를 통해 접지단(VSS)으로 전류를 흘려 구동된다. 상기 제 2 인버터(IV12)는 상기 구동 노드(Node_drv)로부터 상기 구동 전압(V_drv)을 인가받고, 상기 제 2 싱크 노드(Node_sink2)를 통해 접지단(VSS)으로 전류를 흘려 구동된다. 상기 제 3 인버터(IV13)는 상기 구동 노드(Node_drv)로부터 상기 구동 전압(V_drv)을 인가받고, 상기 제 3 싱크 노드(Node_sink3)를 통해 접지단(VSS)으로 전류를 흘려 구동된다. 상기 제 4 인버터(IV14)는 상기 구동 노드(Node_drv)로부터 상기 구동 전압(V_drv)을 인가받고, 상기 제 4 싱크 노드(Node_sink4)를 통해 접지단(VSS)으로 전류를 흘려 구동된다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 장치는 다음과 같이 동작한다.
도 4를 참조하면, 온도 전압 생성부(100)는 온도가 높아질수록 전압 레벨이 낮아지는 온도 전압(V_temp)을 생성한다.
또한, 구동 전압 생성부(200)는 상기 온도 전압(V_temp)의 전압 레벨이 낮아질수록 전압 레벨이 낮아지는 구동 전압(V_drv)을 생성한다. 이때, 상기 구동 전압(V_drv)은 상기 온도 전압(V_temp)의 전압 레벨보다 높다.
이와 같은 특성을 갖는 상기 온도 전압(V_temp)과 상기 구동 전압(V_drv)이 지연부(300)에 인가된다.
상기 지연부(300)는 입력 신호(IN_signal)를 지연시켜 출력 신호(OUT_signal)로서 출력하는 인버터 체인(310)를 포함한다. 이때, 상기 인버터 체인(310)는 직렬로 연결된 제 1 내지 제 4 인버터(IV11~IV14)를 포함한다. 상기 제 1 내지 제 4 인버터(IV11~IV14) 각각은 트랜지스터들로 구성된다.
그러므로, 온도가 높아지면 상기 제 1 내지 제 4 인버터(IV11~IV14)들을 구성하는 트랜지스터들의 문턱 전압 레벨이 낮아지고, 온도가 낮아지면 상기 제 1 내지 제 4 인버터(IV11~IV14)들의 문턱 전압 레벨은 높아진다.
온도가 높아지면 전압 레벨이 낮아지는 상기 구동 전압(V_drv) 및 상기 온도 전압(V_temp)을 상기 제 1 내지 제 4 인버터(IV11~IV14) 및 전류 싱크 제어부(320)에 제공한다. 그러므로 상기 제 1 내지 제 4 인버터(IV11~IV14)를 구성하는 트랜지스터들의 문턱 전압이 변하더라도, 상기 제 1 내지 제 4 인버터(IV11~IV14)의 각각에 포함된 트랜지스터들이 입력 신호(IN_signal)의 전압 레벨에 따라 턴온되는 속도를 일정하게 유지시킴으로써, 상기 지연부(300)의 지연 시간을 온도와 무관하게 일정하게 유지시킬 수 있다.
더욱 상세히 설명하면, 상기 제 1 인버터(IV11)는 상기 제 2 내지 제 4 인버터(IV12~IV14)와 동일하게 구성된다. 상기 제 1 인버터(IV11)는 피모스 트랜지스터(P1)와 엔모스 트랜지스터(N1)를 포함한다. 상기 피모스 트랜지스터(P1)는 게이트에 상기 입력 신호(IN_signal)를 입력 받고 소오스에 상기 구동 전압(V_drv)을 인가 받으며 소오스에 제 1 싱크 노드(Node_sink1)가 연결된다.
상기 제 1 인버터(IV11)의 피모스 트랜지스터(P1)와 엔모스 트랜지스터(N1)는 온도가 높아지면 문턱 전압 레벨이 낮아지고, 온도가 낮아지면 문턱 전압 레벨이 높아진다. 이때, 상기 피모스 트랜지스터(P1)의 소오스에 상기 구동 전압(V_drv)이 인가되고, 상기 엔모스 트랜지스터(N1)의 소오스에 제1 싱크 노드(Node_sink1)가 연결된다.
온도가 높아져 상기 피모스 트랜지스터(P1)의 문턱 전압 레벨이 낮아질 경우 상기 피모스 트랜지스터(P1)의 소오스에 인가되는 상기 구동 전압(V_drv)의 전압 레벨이 또한 낮아진다.
일반적으로 트랜지스터는 게이트와 소오스 간의 전압 차가 문턱 전압 레벨보다 커지면 턴온된다.
온도에 의해 상기 피모스 트랜지스터(P1)의 문턱 전압 레벨이 낮아지더라도 상기 피모스 트랜지스터(P1)의 소오스에 인가되는 전압 레벨이 낮아진다. 따라서 상기 피모스 트랜지스터(P1)의 게이트와 소오스간의 전압 차를 감소시킴으로써 문턱 전압이 낮아진 것을 보상한다.
또한 온도 변화에 의해 상기 피모스 트랜지스터(P1)의 문턱 전압 레벨이 높아질 경우 상기 피모스 트랜지스터(P1)의 소오스에 인가되는 상기 구동 전압(V_drv) 레벨 또한 높아진다.
온도에 의해 상기 피모스 트랜지스터(P1)의 문턱 전압 레벨이 높아지더라도, 상기 피모스 트랜지스터(P1)의 소오스에 인가되는 상기 구동 전압(V_drv)의 전압 레벨을 높인다. 따라서, 상기 피모스 트랜지스터(P1) 게이트와 소오스간의 전압 차를 증가시킴으로써 문턱 전압 레벨이 높아진 것을 보상한다.
즉, 일반적인 피모스 트랜지스터의 경우 온도에 따라 문턱 전압 레벨이 높아지면 문턱 전압 레벨이 상승한 만큼 게이트에 입력되는 입력 신호의 전압 레벨이 더 낮아져야 턴온되므로, 문턱 전압 레벨이 높아지면 일반적인 피모스 트랜지스터는 턴온 속도가 더 느려진다. 또한 일반적인 트랜지스터의 경우 온도에 따라 문턱 전압 레벨이 낮아지면 문턱 전압 레벨이 낮아진 만큼 게이트에 입력되는 신호의 전압 레벨이 덜 높아지더라도 턴온되므로, 문턱 전압 레벨이 낮아지면 일반적인 피모스 트랜지스터는 턴온 속도가 빨라진다.
상기 피모스 트랜지스터(P1)는 온도 변화에 따라 문턱 전압 레벨이 변하더라도 소오스게 인가되는 상기 구동 전압(V_drv)의 전압 레벨로 인하여 턴온 속도가 일정해 진다.
상기 제 1 인버터(IV11)의 엔모스 트랜지스터(N1)의 경우에도 온도 변화에 따라 소오스에서 출력되는 전류의 양이 달라진다. 즉, 온도가 높아지는 경우 상기 엔모스 트랜지스터(N1)의 소오스에서 출력되는 전류의 양은 줄어들고 이로 인해 상기 엔모스 트랜지스터(N1)의 소오스의 전압 레벨은 높아지게 된다. 또한 온도가 낮아지는 경우 상기 엔모스 트랜지스터(N1)의 소오스에서 출력되는 전류의 양은 늘어나게 되고 상기 엔모스 트랜지스터(N1)의 소오스 전압 레벨은 낮아지게 된다.
그러므로, 온도가 높아져 상기 엔모스 트랜지스터(N1)의 문턱 전압이 낮아지더라도 상기 엔모스 트랜지스터(N1)의 소오스 전압 레벨이 높아져 상기 엔모스 트랜지스터(N1)의 게이트와 소오스간의 전압 차를 감소시킨다. 따라서 상기 엔모스 트랜지스터(N1)의 문턱 전압 레벨이 낮아지는 것을 상기 엔모스 트랜지스터(N1)의 소오스의 전압 레벨을 상승시켜 보상한다.
또한 온도가 낮아져 상기 엔모스 트랜지스터(N1)의 문턱 전압 레벨이 높아지더라도 상기 엔모스 트랜지스터(N1)의 소오스 전압 레벨이 낮아져 상기 엔모스 트랜지스터(N1)의 게이트와 소오스간의 전압 차를 증가시킨다. 따라서 상기 엔모스 트랜지스터(N1)의 문턱 전압 레벨이 높아지는 것을 상기 엔모스 트랜지스터(N1)의 소오스의 전압 레벨을 낮추어 보상한다.
상기 제 1 인버터(IV11)의 동작은 상기 제 2 내지 제 4 인버터(IV12~IV14)와 동일하다.
그러므로, 상기 제 1 내지 제 4 인버터(IV11~IV14)로 구성된 인버터 체인(310)의 지연 시간을 온도가 변하더라도 일정하게 유지된다. 즉, 지연부(310)는 온도 변화와는 무관하게 일정한 지연 시간을 갖는다.
즉, 본 발명의 실시예에 따른 반도체 장치는 온도 변화와는 무관하게 일정한 지연 시간을 갖는 지연부(지연 회로)를 포함할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (14)

  1. 온도 변화에 따라 전압 레벨이 가변되는 온도 전압을 생성하는 온도 전압 생성부;
    상기 온도 전압의 전압 레벨에 대응되는 전압 레벨을 갖는 구동 전압을 생성하는 구동 전압 생성부; 및
    상기 온도 전압 및 상기 구동 전압의 전압 레벨에 응답하여 지연 시간이 결정되는 지연부를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 온도 전압 생성부는
    상기 온도가 높아질수록 전압 레벨이 낮아지는 상기 온도 전압을 생성하는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 온도 전압 생성부는
    상기 온도 변화에 따라 문턱 전압의 전압 레벨이 가변되는 트랜지스터를 구비한 밴드 갭 회로를 포함하는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 구동 전압 생성부는
    상기 온도 전압의 전압 레벨보다 높은 전압 레벨을 갖는 상기 구동 전압을 생성하는 것을 특징으로 하는 반도체 장치.
  5. 제 4 항에 있어서,
    상기 구동 전압 생성부는
    상기 온도 전압의 전압 레벨이 낮아질수록 상기 구동 전압의 전압 레벨을 낮추고, 상기 온도 전압의 전압 레벨이 높아질수록 상기 구동 전압의 전압 레벨을 높이는 것을 특징으로 하는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 구동 전압 생성부는
    상기 온도 전압과 피드백 전압의 전압 레벨을 비교하여 비교 신호를 생성하는 비교부, 및
    상기 비교 신호에 응답하여 출력 노드에 외부 전압을 인가시키는 전압 인가부,
    상기 출력 노드의 전압을 전압 분배하여 상기 피드백 전압으로서 출력하는 전압 분배부를 포함하며,
    상기 출력 노드에서 상기 구동 전압을 출력하는 것을 특징으로 하는 반도체 장치.
  7. 제 6 항에 있어서,
    상기 비교부는
    상기 온도 전압이 상기 피드백 전압의 전압 레벨보다 낮으면 상기 비교 신호를 디스에이블시키고,
    상기 온도 전압이 상기 피드백 전압의 전압 레벨보다 높으면 상기 비교 신호를 인에이블시키는 것을 특징으로 하는 반도체 장치.
  8. 제 7 항에 있어서,
    상기 전압 인가부는
    상기 비교 신호가 인에이블되면 상기 외부 전압을 상기 출력 노드에 인가시키는 것을 특징으로 하는 반도체 장치.
  9. 제 1 항에 있어서,
    상기 지연부는
    직렬로 연결된 복수개의 인버터를 포함하는 인버터 체인을 포함하며,
    상기 복수개의 인버터는 상기 구동 전압을 인가 받아 구동되는 것을 특징으로 하는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 지연부는
    상기 온도 전압의 전압 레벨에 응답하여 상기 복수개의 인버터로부터 접지단에 흐르는 전류의 양을 제어하는 전류 싱크 제어부를 더 포함하는 것을 특징으로 하는 반도체 장치.
  11. 구동 노드에 구동 전압을 인가 받고 싱크 노드를 통해 접지단으로 전류를 흘려 구동하는 지연부를 포함하며,
    온도 변화에 따라 상기 구동 전압의 전압 레벨을 제어하고, 상기 온도 변화에 따라 상기 싱크 노드를 통해 상기 접지단으로 흐르는 전류의 양을 제어하는 것을 특징으로 하는 반도체 장치.
  12. 제 11 항에 있어서,
    온도가 높아질수록 전압 레벨이 낮아지는 온도 전압을 생성하는 온도 전압 생성부, 및
    상기 온도 전압의 전압 레벨이 낮아지면 전압 레벨이 낮아지는 상기 구동 전압을 생성하는 구동 전압 생성부를 더 포함하는 것을 특징으로 하는 반도체 장치.
  13. 제 12 항에 있어서,
    상기 구동 전압은 상기 온도 전압의 전압 레벨보다 높은 전압 레벨을 갖는 것을 특징으로 하는 반도체 장치.
  14. 제 11 항에 있어서,
    상기 지연부는
    상기 접지단과 상기 싱크 노드 사이에 연결되며,
    상기 온도 전압의 전압 레벨이 높아지면 상기 싱크 노드를 통해 상기 접지단으로 흐르는 전류의 양을 증가시키고, 상기 온도 전압의 전압 레벨이 낮아지면 상기 싱크 노드를 통해 상기 접지단으로 흐르는 전류의 양을 감소시키는 전류 싱크 제어부를 더 포함하는 것을 특징으로 하는 반도체 장치.
KR1020120149911A 2012-12-20 2012-12-20 반도체 장치 KR102004255B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120149911A KR102004255B1 (ko) 2012-12-20 2012-12-20 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120149911A KR102004255B1 (ko) 2012-12-20 2012-12-20 반도체 장치

Publications (2)

Publication Number Publication Date
KR20140080284A true KR20140080284A (ko) 2014-06-30
KR102004255B1 KR102004255B1 (ko) 2019-07-26

Family

ID=51131050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120149911A KR102004255B1 (ko) 2012-12-20 2012-12-20 반도체 장치

Country Status (1)

Country Link
KR (1) KR102004255B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020039809A (ko) * 2000-11-22 2002-05-30 박종섭 내부 전원전압 발생기
KR20100097813A (ko) * 2009-02-27 2010-09-06 주식회사 하이닉스반도체 반도체 메모리 장치의 내부 전압 발생 회로
KR20120021033A (ko) * 2010-08-31 2012-03-08 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 생성 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020039809A (ko) * 2000-11-22 2002-05-30 박종섭 내부 전원전압 발생기
KR20100097813A (ko) * 2009-02-27 2010-09-06 주식회사 하이닉스반도체 반도체 메모리 장치의 내부 전압 발생 회로
KR20120021033A (ko) * 2010-08-31 2012-03-08 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 생성 회로

Also Published As

Publication number Publication date
KR102004255B1 (ko) 2019-07-26

Similar Documents

Publication Publication Date Title
US8947119B2 (en) Impedance calibration circuits with adjustable reference voltages
US8633759B2 (en) Voltage generator and method of generating voltage
US7928784B2 (en) Method and apparatus to improve and control the propagation delay in a current slewing circuit
JP5806972B2 (ja) 出力ドライバ回路
US20130147544A1 (en) Reference voltage generation circuit and internal volatage generation circuit using the same
KR102004255B1 (ko) 반도체 장치
KR100795026B1 (ko) 반도체 집적 회로의 내부 전압 생성 장치 및 방법
KR101003151B1 (ko) 반도체 메모리 장치의 파워 업 신호 생성 회로
KR100904426B1 (ko) 내부 전압 생성 회로
KR100897304B1 (ko) 반도체 메모리 장치의 전압 레벨 비교 회로 및 이를 이용한전압 조정 회로
KR100748459B1 (ko) 반도체 메모리의 벌크 전압 레벨 감지 장치
KR102504181B1 (ko) 내부전압생성회로
US10691151B2 (en) Devices and methods for dynamic overvoltage protection in regulators
KR101003128B1 (ko) 반도체 메모리 장치의 내부 전압 발생 회로
KR101153793B1 (ko) 내부 전압 발생 장치
US9223330B2 (en) Internal voltage generation circuit
KR100753080B1 (ko) 내부전원 생성장치
US8686763B2 (en) Receiver circuit
JP2014085745A (ja) 基準電圧生成回路
KR100996192B1 (ko) 파워 업 신호 생성회로
KR20100078223A (ko) 반도체 메모리 장치의 음 전압 감지 회로
CN111258364B (zh) 过热保护电路以及具备该过热保护电路的半导体装置
KR20080000424A (ko) 반도체 메모리의 출력 버퍼
KR100728903B1 (ko) 반도체 메모리 장치의 내부 전압 제어 회로
KR20110130156A (ko) 전압 검출기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant