KR20140075627A

KR20140075627A - 기판에 형성된 인덕터

Info

Publication number: KR20140075627A
Application number: KR1020130153930A
Authority: KR
Inventors: 미히르 케이. 로이; 매튜 제이 마누샤로; 해롤드 라이언 체이스
Original assignee: 인텔 코오퍼레이션
Priority date: 2012-12-11
Filing date: 2013-12-11
Publication date: 2014-06-19
Also published as: US20140159850A1; US10312007B2; KR101583222B1; TWI614774B; TW201432738A; CN103872010A

Abstract

방법 및 디바이스는 코일의 부분적 턴으로서 제1 유전체층 상에 형성된 제1 컨덕터를 포함한다. 제2 컨덕터는 제1 유전체층과 제1 컨덕터를 덮는 제2 유전체층 상에 형성되고, 이 제2 컨덕터는 코일의 부분적 턴을 형성한다. 수직 상호접속부는 제1 컨덕터와 제2 컨덕터를 결합하여 코일의 제1 풀 턴을 형성한다. 상호접속 결합은 기판에 일부 선택적 자성 재료를 매립함으로써 강화될 수 있다.

Description

기판에 형성된 인덕터{INDUCTOR FORMED IN SUBSTRATE}

현재의 유기 기판들은 코어 재료의 양쪽 측면들 상에 금속층 및 유전체층이 제조되는 대칭 프로세스로 형성된다. 층들이 제조 중일 때, 패터닝된 컨덕터들을 형성하는데 사용된 구리층들을 포함하는, 동시에 제조된 층들은 동일한 두께를 갖는다. 구리로 형성된 인덕터들은 전력 전달 측면에서 고유 리미터들(inherent limiters)이다. 구리선들을 더 얇게 만들수록 더 큰 인덕턴스를 달성하고, 또한 선들의 저항을 증가시키며, 더 나아가 전력 전달에 대한 성능을 감소시킨다.

하나의 제안된 솔루션은, 더 얇은 구리 컨덕터들에 대한 의존도를 감소시킬, 개별 컴포넌트 인덕터들을 이용하는 것이다. 그러나, 그러한 개별 컴포넌트들은 기판에서 다른 전력면에 전력을 전달하는 능력은 다루지 않을 것이다.

디바이스는, 코일의 부분적 턴(partial turn)으로서 제1 유전체층 상에 형성된 제1 컨덕터를 포함한다. 제2 컨덕터는 제1 유전체층과 제1 컨덕터를 덮는 제2 유전체층 상에 형성되고, 제2 컨덕터는 코일의 부분적 턴을 형성한다. 수직 상호접속부(vertical interconnect)는 제1 컨덕터와 제2 컨덕터를 결합하여 코일의 제1 풀 턴(full turn)을 형성한다.

방법은, 제1 층을 형성하는 단계, 제1 층 상에 코일의 제1 부분적 턴을 형성하는 단계, 제1 층과 코일의 제1 부분적 턴 위에 제2 유전체층을 구축하는 단계, 제2 유전체층을 통해 코일의 제1 부분적 턴으로의 도전성 수직 상호접속부를 형성하는 단계, 및 코일의 완전한 턴을 형성하기 위해 도전성 수직 상호접속부를 통해 제1 부분적 턴에 결합된 제2 유전체층 상에 코일의 제2 부분적 턴을 형성하는 단계를 포함한다.

디바이스는, 코일의 부분적 턴으로서 제1 유전체층 상에 형성된 제1 구리 컨덕터를 포함한다. 제2 구리 컨덕터는 제1 유전체층과 제1 컨덕터를 덮는 제2 유전체층 상에 형성되고, 제2 컨덕터는 코일의 부분적 턴을 형성한다. 구리 수직 상호접속부는 제1 컨덕터와 제2 컨덕터를 결합하여 코일의 제1 풀 턴을 형성한다. 초박형 코어(ultra-thin core)는 초박형 코어의 제1 측면 상의 유전체층들과 컨덕터들을 지지한다. 코일의 제1 풀 턴 내에 자기 코어가 배치된다.

도 1은 예시적인 실시예에 따라 임베딩된(embedded) 인덕터들을 갖는 기판의 블록도이다.
도 2는 예시적인 실시예에 따라 임베딩된 인덕터들을 갖는 희생 코어에 의해 분리된 두 개의 기판의 블록도이다.
도 3은 예시적인 실시예에 따라 임베딩된 인덕터들을 갖는 기판의 형성을 도시하는 프로세스 흐름도이다.
도 4는 예시적인 실시예에 따라 임베딩된 인덕터들을 갖는 기판을 형성하기 위한 대안적인 프로세스를 도시하는 프로세스 흐름도이다.

다음과 같은 설명에서는, 본 명세서의 일부를 형성하고, 실시될 수 있는 특정 실시예들을 예로서 도시하는 첨부 도면들을 참조한다. 이러한 실시예들은 당업자가 본 발명을 실시하는 것을 가능하게 하기 위해 충분히 자세하게 설명되며, 다른 실시예들이 이용될 수 있고, 본 발명의 범위를 벗어나지 않고 구조적 및 전기적 변화가 실시될 수 있다는 것을 이해해야 한다. 따라서, 예시적인 실시예에 대한 다음과 같은 설명은 제한된 의미로 취해지는 것이 아니며, 본 발명의 범위는 첨부된 청구항들에 의해 정의된다.

도 1은 다수의 층을 갖는 유기 기판(100)의 단면 개략도이다. 하나의 실시예에서, 기판(100)에는, 코어의 양쪽 측면들 상에 다수의 대칭층들이 구축된, 초박형 코어(110)가 형성된다. 하나의 실시예에서, 코어(110)는 유리 강화 수지로 형성된다. 하나의 실시예에서 전체 기판(100)은, 세미 애디티브 프로세스(semi additive process)로 코어(110)의 양쪽 측면들에 다수의 층이 추가되도록, 대칭적으로 형성될 수 있다. 하나의 실시예에서, 코어(110)의 양쪽 측면들 상에는 115 및 116으로 표시된 바와 같이 컨덕터 패턴들이 패터닝된다. 다음으로, 유전체층들(120 및 121)이 형성되고, 뒤이어, 추가적인 컨덕터 패턴들(125, 126), 유전체층들(130, 131), 컨덕터 패턴들(135, 136), 유전체층들(140, 141), 컨덕터 패턴들(145, 146) 및 유전체층들(150, 151)이 형성된다. 하나의 실시예에서, 코어 및 유전체층들은 모두 유기 재료로 형성되고, 컨덕터들은 구리와 같은 금속, 또는 유기 유전체층들과 양립할 수 있는 도전성이 높은 다른 재료로 형성된다.

기판(100)의 상측(top side; 155) 위에는, 인덕터의 풀(full) 또는 완전한(complete) 턴들을 형성하기 위해 쓰루 홀 컨덕터들(through hole conductors)에 의해 결합된 연속적인 유전체층들 상에 있는 다수의 부분적 턴들로 형성된 두 개의 다수 턴 인덕터들(157, 158)이 있다. 하나의 실시예에서, 각각의 인덕터는 각각의 인덕터의 인덕턴스를 증가시키는 역할을 하는 기판에 임베딩된 높은 자기 유전율의 재료로 형성된 선택적 대응 자기 코어(160, 161)를 갖는다. 자성 재료는, 예를 들면, 기판에 임베딩된 에폭시 수지에서 분산될 수 있다. 하나의 실시예에서, 자기 코어는 강유전체 세라믹 재료인 티탄산 바륨(BaTiO₃)이다. 페라이트와 같은 다른 자성 재료가 사용될 수도 있다. 추가의 실시예에서, 공심 인덕터(air core inductors)와 같은 인덕터를 남겨 두는, 자기 코어는 포함되지 않는다. 이제, 편의를 위해 기판(100)의 상부에서 시작하여, 인덕터들 중 하나의 구조가 자세히 설명될 것이다. 제조하는 동안, 인덕터들은 코어(110)로부터 바깥쪽으로 형성될 수 있다는 것에 유의한다.

인덕터(157)는 제1 부분적 턴의 단부들에 해당할 수 있는 165 및 166로 표시되는 제1 부분적 턴을 포함한다. 제1 부분적 턴(165, 166)은 유전체층(140) 상에 지지된다. 하나의 실시예에서, 부분적 턴은 180도 정도 연장하여 정사각형 또는 직사각형 패턴의 절반을 형성할 수 있다. 이용되는 처리 기술들을 고려할 때 형성가능한 다른 패턴들 또한 형성될 수 있다.

단부(166)에서, 도전성 쓰루 홀은, 수직 상호접속부(167)에 대한 유전체층(140)을 통해 유전체층(130)에 의해 지지된 단부들(170, 171)로 표시되는 제2 부부분적 턴까지 형성된다. 수직 상호접속부(167)는 제1 부분적 턴의 단부(166)를 제2 부분적 턴의 단부(170)에 접속한다. 평면도에서 볼 수 있는 바와 같이, 제2 부분적 턴은 기본적으로 인덕터의 제1 풀 턴을 완성하는데, 자기 코어(160)는 풀 턴을 통해 코어(110) 쪽으로 연장한다.

인덕터의 제2 풀 턴이 동일한 방식으로 형성되는데, 수직 상호접속부(172)는 유전체층(130)을 통해 단부들(175, 176)로 확인된 제3 부분적 턴까지 연장한다. 수직 상호접속부(177)는 단부(176)로부터 유전체층(120)을 통해 단부들(180, 181)로 확인된 제4 부분적 턴까지 연장한다. 단부(181)는 하나의 예시적인 인덕터의 단부로서, 코어(110) 상의 도전성 패터닝을 통해 다른 회로에 결합될 수 있다.

다른 실시예들에서, 더 많은 부분적 턴들이 다른 유전체층들에 추가되어 기판(100)의 전체 설계 파라미터에 의해 허용된 더 높은 인덕턴스의 인덕터들을 원하는 대로 형성할 수 있다. 풀 턴의 수는 그 범위가 1부터 2보다 더 많은 턴, 이를테면, 3, 4 또는 공간이 허용하는 그 이상에 이를 수 있다. 탭들은 인덕터의 임의의 부분적 턴으로부터 각각의 유전체층 상의 컨덕터 패터닝을 통해 연장할 수 있다. 또한, 인덕터의 부분적 턴들은 코어 위의 층들 상에서 시작하거나 끝날 수 있고, 또는 층(140) 보다 낮은 유전체층들 상에서 시작하거나 끝날 수 있다. 유전체층들에 의해 분리된 그러한 부분적 턴들을 사용하면, 더 가는 선(finer line) 및 간격 및 설계 규칙 조절과 함께 구리 두께를 희생하지 않고, 인덕터들에 대한 확장성 경로 및 기판 Z-높이의 확장성을 제공한다. 자성 재료의 통합은, 최대 쓰루 홀 전류에 대한 리미터일 수 있는, 수직 상호접속부의 급속한 스케일링을 방지하는 데 도움이 될 것이다. 선택적 자기 코어는 Z-높이를 줄이기 위한 적은 턴의 사용으로 인한 인덕턴스 손실을 만회하는 데 도움을 준다. 선택적 이중 표면 마감(optional dual surface finish)은 기판에 대해 더 적은 생성 설계 규칙을 사용할 수 있게 한다.

유전체층들(121, 131, 141, 151)을 포함하는 기판(100)의 하측(bottom side)은 표시된 대로 많은 상이한 도전성 패턴들 및 수직 상호접속부들을 포함할 수 있다.

희생 코어(sacrificial core; 200) 상의 패키지의 개략 단면도가 도 2에 도시된다. 이 실시예에서, 기판 제조 프로세스는 희생 코어에서 시작하고, 희생 코어(200)에 대해 대칭적으로 제1 레벨의 상호접속층들을 구축하는데, 구축 프로세스들을 사용하여 도시된 바와 같이 초박형 코어(ultra thin cores; 110)를 갖는 두 개의 버전의 기판(100)을 형성한다. 유리 직물에 의해 ABF 혹은 프리-페그(pre-peg) 중 어느 하나로 이루어진 하나 또는 다수의 층으로 형성된 초박형 코어가 적용될 수 있고, 필요한 두께에 따라 적층형 코어가 구축될 수 있다. 제2 레벨의 상호접속부 또한 구축될 수 있다. 내장형 인턱터를 구성하는 제2 레벨의 상호접속부측면에 대한 유전체층들의 구축 이후에, 인덕터들의 코어들(160, 161)에 대한 개구부들은 양쪽 측면들 상에서 레이저 또는 기계적 드릴을 통해 구멍이 뚫어질 수 있다. 다음으로, 코어 홀들은 디스미어(desmear)될 수 있고, 스퀴지형 프로세스(squeegee type process)를 통해 주 충전제(primary filler)로서 자성 재료를 갖는 플러깅 재료(plugging material)로 채워질 수 있다. 자성 재료는, 임의의 패키지의 신뢰성 문제를 고려하여, 그것의 투과성과 비용에 대해 선택될 수 있다. 플러깅 재료는 경화될 수 있고, 패널들은 기판(100)의 최종 금속층의 패터닝 및 후속 금속 애플리케이션 이전에 평탄성(flatness) 및 제2 레벨의 상호접속부를 확보하기 위해 접지된다. 플러깅 재료 경화 이전에 자기 도메인 정렬 단계가 또한 수행될 수 있다. 예시적인 프로세스 흐름은 도 3에서 300으로 블록 흐름 형태로 도시되는데, 희생 코어를 이용하고, 제2 레벨의 상호접속 층들을 먼저 구축한다. 310에서 희생 코어가 형성 및 준비되고, 뒤이어, 320에서 제2 레벨의 상호접속 층 표면 마감이 형성되고 패드가 형성된다. 330에서, 인덕터들의 형성에 적합한 원하는 도전성 속성들을 얻도록 선택된 두께를 갖는 상호접속부 및 구리 패터닝 및 유전체 재료에 의해 층 형성을 구축한다. 다음으로, 340에서, 솔더 레지스트(solder resist) 및 제1 레벨의 상호접속 층 측면 표면 마감이 형성된다. 350에서, 레이저 또는 접촉 드릴(contact drill)을 사용하여 선택적 자기 코어에 대한 개구부를 형성한다. 디스미어는 일부 실시예에서 자기 도메인 정렬 및 자성 재료의 경화와 함께 행해질 수 있다. 360에서, 희생 코어가 분리될 수 있고, 다이 및 패키지에 결합하기 위해 작은 사이즈(fine size)의 솔더 볼들을 사용하는 가는 선을 형성할 수 있다.

예시적인 프로세스 흐름이 도 4의 400에서 블록도 형태로 도시되는데, 희생 코어를 사용하고, 제1 레벨의 상호접속 층을 먼저 구축한다. 410에서 희생 코어가 형성 및 준비되고, 뒤이어 420에서 제1 레벨의 상호접속 층 표면 마감이 형성되고 패드가 형성된다. 430에서, 인덕터들의 형성에 적합한 원하는 도전성 속성들을 얻도록 선택된 두께를 갖는 상호접속부들 및 구리 패터닝 및 유전체 재료에 의해 층 형성을 구축한다. 다음으로, 440에서, 솔더 레지스트 및 제2 레벨의 상호접속 층 측면 표면 마감이 형성된다. 450에서, 레이저 또는 접촉 드릴을 사용하여 선택적 자기 코어에 대한 개구부를 형성한다. 디스미어는 일부 실시예들에서의 자기 도메인 정렬 및 자성 재료의 경화와 함께 행해질 수 있다. 460에서, 희생 코어가 분리될 수 있다. 470에서, 기판의 제1 레벨의 상호접속 측면 상에 가는 선과 범프 형성이 수행된다.

예들:

1. 디바이스는,

코일의 부분적 턴으로서 제1 유전체층 상에 형성된 제1 컨덕터;

상기 제1 유전체층 및 제1 컨덕터를 덮는 제2 유전체층 상에 형성된 제2 컨덕터 - 상기 제2 컨덕터는 상기 코일의 부분적 턴을 형성함 -; 및

상기 제1 컨덕터 및 제2 컨덕터를 결합하여 상기 코일의 제1 풀 턴을 형성하는 수직 상호접속부

를 포함한다.

2. 예 1의 디바이스는 상기 코일의 상기 제1 풀 턴 내에 배치된 자기 코어를 더 포함한다.

3. 예 2의 디바이스에서, 상기 자기 코어는 정렬된 도메인들을 갖는다.

4. 예 2-3 중 임의의 디바이스는 상기 코일의 제2 풀 턴을 형성하도록 결합된 추가적인 유전체층들 상에 두 개의 추가적인 부분적 턴 컨덕터를 더 포함한다.

5. 예 4의 디바이스에서, 상기 자기 코어는 기판에 임베딩된 에폭시 수지에서 분산된 고 자성 유전율 재료 입자들을 포함한다.

6. 예 1-5 중 임의의 디바이스에서, 상기 컨덕터들은 구리 트레이스들을 포함한다.

7. 예 1-6 중 임의의 디바이스에서, 상기 수직 상호접속부는 구리를 포함한다.

8. 예 1-7 중 임의의 디바이스는 초박형 코어(ultra-thin core)의 제1 측면 상의 상기 유전체층들 및 컨덕터들을 지지하는 초박형 코어를 더 포함한다.

9. 예 1-8 중 임의의 디바이스에서, 상기 초박형 코어의 제2 측면 상에는 유전체층들의 대칭 세트가 지지된다.

10. 예 9의 디바이스는 제1 측면 상의 유전체층들의 대칭 세트, 및 희생 코어의 제2 측면 상의 컨덕터들 및 유전체층들의 제2 대칭 세트를 지지하는 희생 코어를 더 포함한다.

11. 예 9-10 중 임의의 디바이스는 상기 초박형 코어를 통해 다수의 유전체층을 통과하는 도전성 수직 상호접속부를 더 포함한다.

12. 디바이스는,

코일의 부분적 턴으로서 제1 유전체층 상에 형성된 제1 구리 컨덕터;

상기 제1 유전체층 및 제1 컨덕터를 덮는 제2 유전체층 상에 형성된 제2 구리 컨덕터 - 상기 제2 구리 컨덕터는 상기 코일의 부분적 턴을 형성함 -;

상기 제1 컨덕터 및 제2 컨덕터를 결합하여 상기 코일의 제1 풀 턴을 형성하는 구리 수직 상호접속부;

초박형 코어의 제1 측면 상의 상기 유전체층들 및 컨덕터들을 지지하는 초박형 코어; 및

상기 코일의 상기 제1 풀 턴 내에 배치된 자기 코어

를 포함한다.

13. 예 12의 디바이스에서, 상기 자기 코어는 정렬된 도메인들을 갖는다.

14. 예 12-13 중 임의의 디바이스는 상기 코일의 제2 풀 턴을 형성하도록 결합된 추가적인 유전체층들 상의 두 개의 추가적인 부분적 턴 컨덕터를 더 포함한다.

15. 예 14의 디바이스에서, 상기 자기 코어는 기판에 임베딩된 에폭시 수지에서 분산된 고 자성 유전율 재료 입자들을 포함한다.

16. 예 12-15 중 임의의 디바이스는 희생 코어를 포함하고, 상기 희생 코어는, 상기 희생 코어의 제1 측면 상의 초박형 코어 및 유전체층들의 대칭 세트를 지지하고, 상기 희생 코어의 제2 측면 상의 컨덕터들, 초박형 코어 및 유전체층들의 제2 대칭 세트를 지지한다.

17. 방법은,

제1 층을 형성하는 단계;

상기 제1 층 상에 코일의 제1 부분적 턴을 형성하는 단계;

상기 제1 층과 상기 코일의 제1 부분적 턴 위에 제2 유전체층을 구축하는 단계;

상기 제2 유전체층을 통해 상기 코일의 상기 제1 부분적 턴으로의 도전성 수직 상호접속부를 형성하는 단계; 및

상기 코일의 완전한 턴을 형성하기 위해 상기 도전성 수직 상호접속부를 통해 상기 제1 부분적 턴에 결합된 상기 제2 유전체층 상에 상기 코일의 제2 부분적 턴을 형성하는 단계

를 포함한다.

18. 예 17의 방법은 상기 코일의 상기 완전한 턴 내에 배치된 자기 코어를 형성하는 단계를 더 포함한다.

19. 예 18의 방법은 상기 자기 코어를 형성하기 위해 자성 재료를 자기로 정렬하고 경화하는 단계를 더 포함한다.

20. 예 17-19 중 임의의 방법은 상기 코일의 추가적인 완전한 턴을 형성하도록 결합된 추가적인 유전체층들 상에 두 개의 추가적인 부분적 턴을 형성하는 단계를 더 포함한다.

21. 예 20의 방법은 상기 코일의 상기 완전한 턴들 내에 배치된 자기 코어를 형성하는 단계를 더 포함한다.

22. 예 21의 방법은 상기 자기 코어를 형성하기 위해 자성 재료를 자기로 정렬하고 경화하는 단계를 더 포함한다.

23. 예 17-22 중 임의의 방법에서, 상기 컨덕터들 및 수직 상호접속부들은 구리 트레이스들을 포함한다.

24. 예 17-22 중 임의의 방법에서, 상기 제1 층은 유전체층들과 부분적 턴들을 지지하는 초박형 코어를 포함한다.

일부 실시예들이 위에서 자세히 설명되었지만, 다른 변형이 가능하다. 예를 들어, 도면에 도시된 논리 흐름은 바람직한 결과를 달성하기 위해 도시된 특정한 순서 또는 순차적인 순서를 요구하지 않는다. 다른 단계들이 제공될 수 있거나, 설명된 흐름으로부터 단계들이 제거될 수 있고, 다른 컴포넌트들이 추가되거나 설명된 시스템들에서 컴포넌트들이 제거될 수 있다. 다른 실시예들은 다음과 같은 청구항들의 범위 내에 있을 수 있다.

요약서는, 독자가 기술적 개시의 본질 및 요지를 확인할 수 있도록 하는 요약서를 요구하는 37 C.F.R. 섹션 1.72(b)를 준수하기 위해 제공되는 것이다. 그것은 청구항들의 범위나 의미를 제한 또는 해석하기 위해 사용되는 것이 아니라는 이해가 제기된다. 다음과 같은 청구항들은 상세한 설명에 통합되는데, 각각의 청구항은 별개의 실시예로서 독립적이다.

Claims

코일의 부분적 턴(turn)으로서 제1 유전체층 상에 형성된 제1 컨덕터;
상기 제1 유전체층 및 제1 컨덕터를 덮는 제2 유전체층 상에 형성된 제2 컨덕터 - 상기 제2 컨덕터는 상기 코일의 부분적 턴을 형성함 -; 및
상기 제1 컨덕터 및 제2 컨덕터를 결합하여 상기 코일의 제1 풀 턴(full turn)을 형성하는 수직 상호접속부
를 포함하는 디바이스.
제1항에 있어서, 상기 코일의 상기 제1 풀 턴 내에 배치된 자기 코어를 더 포함하는 디바이스.
제2항에 있어서, 상기 자기 코어는 정렬된 도메인들을 갖는 디바이스.
제2항에 있어서, 상기 코일의 제2 풀 턴을 형성하도록 결합된 추가적인 유전체층들 상에 두 개의 추가적인 부분적 턴 컨덕터를 더 포함하는 디바이스.
제4항에 있어서, 상기 자기 코어는 기판에 임베딩된 에폭시 수지에서 분산된 고 자성 유전율 재료 입자들을 포함하는 디바이스.
제1항에 있어서, 상기 컨덕터들은 구리 트레이스들을 포함하는 디바이스.
제1항에 있어서, 상기 수직 상호접속부는 구리를 포함하는 디바이스.
제1항에 있어서, 초박형 코어(ultra-thin core)의 제1 측면 상의 상기 유전체층들 및 컨덕터들을 지지하는 초박형 코어를 더 포함하는 디바이스.
제1항에 있어서, 상기 초박형 코어의 제2 측면 상에는 유전체층들의 대칭 세트가 지지되는 디바이스.
제9항에 있어서, 제1 측면 상의 유전체층들의 대칭 세트, 및 희생 코어의 제2 측면 상의 컨덕터들 및 유전체층들의 제2 대칭 세트를 지지하는 희생 코어를 더 포함하는 디바이스.
제9항에 있어서, 상기 초박형 코어를 통해 다수의 유전체층을 통과하는 도전성 수직 상호접속부를 더 포함하는 디바이스.
코일의 부분적 턴으로서 제1 유전체층 상에 형성된 제1 구리 컨덕터;
상기 제1 유전체층 및 제1 컨덕터를 덮는 제2 유전체층 상에 형성된 제2 구리 컨덕터 - 상기 제2 구리 컨덕터는 상기 코일의 부분적 턴을 형성함 -;
상기 제1 컨덕터 및 제2 컨덕터를 결합하여 상기 코일의 제1 풀 턴을 형성하는 구리 수직 상호접속부;
초박형 코어의 제1 측면 상의 상기 유전체층들 및 컨덕터들을 지지하는 초박형 코어; 및
상기 코일의 상기 제1 풀 턴 내에 배치된 자기 코어
를 포함하는 디바이스.
제12항에 있어서, 상기 자기 코어는 정렬된 도메인들을 갖는 디바이스.
제12항에 있어서, 상기 코일의 제2 풀 턴을 형성하도록 결합된 추가적인 유전체층들 상의 두 개의 추가적인 부분적 턴 컨덕터를 더 포함하는 디바이스.
제14항에 있어서, 상기 자기 코어는 기판에 임베딩된 에폭시 수지에서 분산된 고 자성 유전율 재료 입자들을 포함하는 디바이스.
제12항에 있어서, 희생 코어를 더 포함하고, 상기 희생 코어는, 상기 희생 코어의 제1 측면 상의 초박형 코어 및 유전체층들의 대칭 세트를 지지하고, 상기 희생 코어의 제2 측면 상의 컨덕터들, 초박형 코어 및 유전체층들의 제2 대칭 세트를 지지하는 디바이스.
제1 층을 형성하는 단계;
상기 제1 층 상에 코일의 제1 부분적 턴을 형성하는 단계;
상기 제1 층과 상기 코일의 제1 부분적 턴 위에 제2 유전체층을 구축하는 단계;
상기 제2 유전체층을 통해 상기 코일의 상기 제1 부분적 턴으로의 도전성 수직 상호접속부를 형성하는 단계; 및
상기 코일의 완전한 턴을 형성하기 위해 상기 도전성 수직 상호접속부를 통해 상기 제1 부분적 턴에 결합된 상기 제2 유전체층 상에 상기 코일의 제2 부분적 턴을 형성하는 단계
를 포함하는 방법.
제17항에 있어서, 상기 코일의 상기 완전한 턴 내에 배치된 자기 코어를 형성하는 단계를 더 포함하는 방법.
제18항에 있어서, 상기 자기 코어를 형성하기 위해 자성 재료를 자기로 정렬하고 경화하는 단계를 더 포함하는 방법.
제17항에 있어서, 상기 코일의 추가적인 완전한 턴을 형성하도록 결합된 추가적인 유전체층들 상에 두 개의 추가적인 부분적 턴을 형성하는 단계를 더 포함하는 방법.
제20항에 있어서, 상기 코일의 상기 완전한 턴들 내에 배치된 자기 코어를 형성하는 단계를 더 포함하는 방법.
제21항에 있어서, 상기 자기 코어를 형성하기 위해 자성 재료를 자기로 정렬하고 경화하는 단계를 더 포함하는 방법.
제17항에 있어서, 상기 컨덕터들 및 수직 상호접속부들은 구리 트레이스들을 포함하는 방법.
제17항에 있어서, 상기 제1 층은 유전체층들과 부분적 턴들을 지지하는 초박형 코어를 포함하는 방법.