KR20140070633A - 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 기록 매체 - Google Patents

반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 기록 매체 Download PDF

Info

Publication number
KR20140070633A
KR20140070633A KR1020147011330A KR20147011330A KR20140070633A KR 20140070633 A KR20140070633 A KR 20140070633A KR 1020147011330 A KR1020147011330 A KR 1020147011330A KR 20147011330 A KR20147011330 A KR 20147011330A KR 20140070633 A KR20140070633 A KR 20140070633A
Authority
KR
South Korea
Prior art keywords
silicon
chamber
substrate
wafer
containing film
Prior art date
Application number
KR1020147011330A
Other languages
English (en)
Other versions
KR101568748B1 (ko
Inventor
히로시 아시하라
토미히로 아마노
신 히야마
하루노부 사쿠마
유이치 와다
히데토 타테노
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20140070633A publication Critical patent/KR20140070633A/ko
Application granted granted Critical
Publication of KR101568748B1 publication Critical patent/KR101568748B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 실리콘 함유막이 형성된 기판을 처리실 내에 수용하는 공정; 가스 공급부로부터 상기 처리실 내에 가스를 공급하여 처리실 내를 대기압 이상의 압력으로 하는 공정; 및 처리액 공급부로부터 상기 기판에 처리액을 공급하여 실리콘 함유막을 산화하는 산화 공정;을 포함한다.

Description

반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 기록 매체{PRODUCTION METHOD FOR SEMICONDUCTOR DEVICE, PRODUCTION DEVICE FOR SEMICONDUCTOR DEVICE, AND STORAGE MEDIUM}
본 발명은 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 기록 매체에 관한 것이다.
예컨대 대규모 집적 회로(Large Scale Integrated Circuit: 이하, LSI라고 부른다) 등의 반도체 장치의 미세화에 따라 트랜지스터 소자(素子) 사이의 누설 전류 간섭을 제어하는 가공 기술은 갈수록 기술적인 곤란이 커지고 있다. 일반적으로 LSI의 소자 사이 분리는 예컨대 실리콘(Si)으로 이루어지는 실리콘 기판 등의 기판의 분리하고자 하는 소자 사이에 홈[溝] 또는 공(孔) 등의 공극(空隙)을 형성하고, 그 공극에 절연물을 퇴적하는 방법에 의해 수행된다. 이 절연물로서 산화막이 이용되는 경우가 많다. 산화막으로서는 예컨대 실리콘 산화막을 이용할 수 있다. 이 실리콘 산화막은 실리콘 기판 자체의 자연 산화나, 화학 기상(氣相) 성장법(CVD법)에 의해 기판 상에 형성된다. 예컨대 특허문헌 1에는 CVD법에 의한 절연막의 형성 방법의 일 예가 개시(開示)된다.
최근의 반도체 장치의 미세화에 의해 공극은 종(縱)방향으로 깊거나 또는 횡(橫)방향으로 좁은 미세한 구조로 기판 상에 형성되고 있다. 이와 같은 미세한 구조를 가지는 공극에 대해서는 CVD법을 이용한 매립에 의해 기판 상에 산화막을 형성하고 있었다. 하지만 CVD법을 이용하여 미세한 구조를 가지는 공극을 성막하는 것은 기술 한계에 다다르고 있다.
그래서 유동성을 가지는 산화물을 이용한 매립 방법, 즉 SOD법(절연물 도포법)이 주목되고 있다. SOD법에서는 SOG(Spin on glass)라고 불리는 무기 또는 유기 성분을 포함하는 도포 절연 재료가 이용된다. 이 도포 절연 재료를 이용한 매립 방법은 전술한 CVD법을 이용하여 기판 상에 산화막의 등장 이전부터 LSI의 제조 공정에 채택되고 있었다.
최근의 LSI, DRAM(Dynamic Random Access Memory)이나 플래시 메모리(Flash Memory) 등에 대표되는 반도체 장치는 최소 가공 치수가 50nm 폭보다 작아지고 있다. 하지만 SOD법에서는 가공 치수가 0.35μm 내지 1μm 정도이며, 미세하지는 않았다. 그렇기 때문에 절연막으로서의 품질을 유지한 상태에서 미세한 구조를 가지는 기판에 산화막을 형성하는 것이 어려운 경우가 있었다.
그렇기 때문에 최근 SOD법에서 SOG로 변하는 재료로서 폴리실라잔 등의 실리콘 재료를 이용하는 것이 검토되고 있다. 하지만 폴리실라잔 등의 실리콘 재료는 암모니아에 기인하는 질소를 불순물로서 포함한다고 알려져 있다. 그렇기 때문에 폴리실라잔 등의 실리콘 재료를 이용하여 형성한 절연막 중에도 질소가 포함되는 경우가 있다. 또한 예컨대 특허문헌 2에는 폴리실라잔의 분자 구조가 개시된다.
1. 일본 특개 2010-87475호 공보 2. 일본 특개 2010-111842호 공보
그래서 폴리실라잔 등의 실리콘 재료를 이용하여 형성한 절연막 중에 포함되는 불순물로서의 질소를 제거하고 절연막으로서의 막질을 향상시키기 위해서 기판을 1,000℃ 정도로 가열하는 열처리를 수행할 필요가 있었다.
하지만 트랜지스터의 열 부하에 대한 저감도 요구되고 있다. 열 부하를 저감해야하는 이유로서는 트랜지스터의 동작용에 주입한 붕소나 비소, 인 등의 불순물의 과잉 확산 방지, 전극용의 금속 실리사이드의 응집 방지, 게이트용 일함수 금속 재료의 성능 변동 방지, 메모리 소자의 기입, 판독 반복 수명의 확보 등이 있다. 따라서 폴리실라잔 등의 실리콘 재료를 이용하여 형성한 절연막은 절연막으로서의 품질을 유지하는 것이 어려운 경우가 있었다.
본 발명은 기판 상에 형성되는 산화막의 막질을 향상시킬 수 있는 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 기록 매체를 제공하는 것을 목적으로 한다.
일 형태에 의하면,
실리콘 함유막이 형성된 기판을 처리실 내에 수용하는 공정;
가스 공급부로부터 상기 처리실 내에 가스를 공급하여 상기 처리실 내를 대기압 이상의 압력으로 하는 공정; 및
처리액 공급부로부터 상기 기판에 처리액을 공급하여 상기 실리콘 함유막을 산화하는 산화 공정;
을 포함하는 반도체 장치의 제조 방법이 제공된다.
다른 형태에 의하면,
실리콘 함유막이 형성된 기판을 수용하는 처리실;
상기 처리실 내에 가스를 공급하는 가스 공급부;
상기 기판에 처리액을 공급하는 처리액 공급부; 및
상기 기판에 처리액을 공급하면서 상기 처리실 내의 압력이 대기압 이상의 압력이 되도록 상기 처리실 내에 가스를 공급하도록 상기 처리액 공급부와 상기 가스 공급부를 제어하는 제어부;
를 구비하는 반도체 장치의 제조 장치가 제공된다.
또 다른 형태에 의하면,
가스 공급부로부터 상기 처리실 내에 가스를 공급하여 상기 처리실 내를 대기압 이상의 압력으로 하는 순서; 및
상기 처리실 내에 수용된 실리콘 함유막이 형성된 기판에 처리액 공급부로부터 처리액을 공급하는 순서;
를 컴퓨터에 실행시키기 위한 프로그램이 기록된 기록 매체가 제공된다.
본 발명에 따른 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 기록 매체에 따르면, 기판 상에 형성되는 산화막의 막질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 기판 처리 장치의 횡단면(橫斷面) 개략도.
도 2는 본 발명의 일 실시 형태에 따른 처리실의 종단면(縱斷面) 개략도.
도 3은 본 발명의 실시 형태에서 바람직하게 이용되는 기판 처리 장치의 컨트롤러의 개략 구성도.
도 4는 본 발명의 일 실시 형태에 따른 기판 처리 공정을 도시하는 플로우 차트.
도 5는 본 발명의 다른 실시 형태에 따른 기판 처리 공정을 도시하는 플로우 차트
도 6은 본 발명의 다른 실시 형태에 따른 기판 처리 공정을 도시하는 플로우 차트.
도 7은 본 발명의 다른 실시 형태에 따른 기판 처리 공정을 도시하는 플로우 차트.
도 8은 본 발명의 다른 실시 형태에 따른 기판 처리 공정을 도시하는 플로우 차트.
도 9는 본 발명의 다른 실시 형태에 따른 기판 처리 공정을 도시하는 플로우 차트.
도 10은 본 발명의 다른 실시 형태에 따른 기판 처리 공정을 도시하는 플로우 차트.
도 11은 본 발명의 다른 실시 형태에 따른 기판 처리 공정을 도시하는 플로우 차트.
도 12는 본 발명의 일 실시 형태에 따른 기판 처리 장치가 구비하는 각 처리실에서 수행되는 처리의 일 예를 도시하는 표.
도 13은 본 발명의 다른 실시 형태에 따른 기판 처리 장치의 횡단면 개략도.
도 14는 본 발명의 일 실시예에 따른 기판이 포함하는 실리콘 함유막의 FT-IR에 의한 스펙트럼 데이터의 그래프.
도 15는 본 발명의 일 실시예에 따른 기판이 포함하는 실리콘 함유막의 FT-IR에 의한 스펙트럼 데이터의 그래프.
도 16은 본 발명의 일 실시예에 따른 기판이 포함하는 실리콘 함유막의 FT-IR에 의한 스펙트럼 데이터의 그래프.
<본 발명의 일 실시 형태>
이하, 도면을 참조하여 본 발명의 일 실시 형태에 대하여 설명한다.
(1) 기판 처리 장치의 구성
우선 본 실시 형태에 따른 기판 처리 장치의 구성에 대하여 주로 도 1을 이용하여 설명한다. 도 1은 본 실시 형태에 따른 기판 처리 장치의 횡단면 개략도다. 또한 이하의 설명에서 전후좌우는 도 1을 기준으로 한다. 즉 도 1이 도시되는 지면에 대하여 앞은 지면의 아래, 뒤는 지면의 위, 좌우는 지면의 좌우로 한다.
도 1에 도시하는 바와 같이 기판 처리 장치(100)는 반송실(107)을 구비한다. 반송실(107)에는 복수의 처리실[본 실시 형태에서는 6개의 처리실(108 내지 113)]이 게이트 밸브(105)를 개재하여 반송실(107)과 연통(連通) 가능하도록 각각 설치된다. 처리실(108 내지 113)은 각각 후술하는 바와 같이 예컨대 기판으로서의 웨이퍼(201) 상에 실리콘 함유막을 형성하는 처리나, 웨이퍼(201) 상에 형성된 실리콘 함유막을 산화하는 처리나, 웨이퍼(200)를 건조하는 처리, 웨이퍼(201)를 가열하는 열처리 등의 각종 기판 처리를 실시하도록 구성된다.
또한 본 실시 형태에서는 6개의 처리실(108 내지 113)이 설치되지만, 이에 한정되지 않는다. 기판 처리 장치(100)의 설치 공간의 제약 등에 의해 처리실은 임의의 수로 변경 가능하다. 즉 기판 처리 장치(100)에 설치되는 처리실의 수는 5개 이하이어도 좋고, 7개 이상이어도 좋다. 또한 처리실(108 내지 113)의 배치 위치도 기판 처리 장치(100)의 설치 공간의 제약 등에 의해 적절히 변경 가능하다.
반송실(107) 내에는 제1 반송 기구(반송 로봇)로서의 로드·언로드 암(106)이 설치된다. 로드·언로드 암(106)은 반송실(107)과 각 처리실(108 내지 113) 사이에 웨이퍼(201)를 반송 가능하도록 구성된다. 로드·언로드 암(106)은 예컨대 반송실(107)에 설치된 엘리베이터에 의해 승강 가능하도록 구성되는 것과 함께 예컨대 리니어 액츄에이터에 의해 전후 방향(도 1에서의 전후 방향)으로 왕복 이동 가능하도록 구성된다.
기판 처리 장치(100)의 대기측(大氣側), 즉 반송실(107) 전측(前側)에는 대략 대기압 하에서 이용되는 대기 반송실(104)이 설치된다. 대기 반송실(104)은 예컨대 게이트 밸브 등을 개재하여 반송실(107)과 연통 가능하도록 설치된다. 즉 대기 반송실(104)은 웨이퍼(201)의 수도(受渡) 지역으로서 기능하도록 구성된다.
대기 반송실(104)에는 웨이퍼(201)를 이재(移載)하는 제2 반송 기구(반송 로봇)로서의 반송 암(103)이 설치된다. 반송 암(103)은 예컨대 대기 반송실(104)에 설치된 엘리베이터에 의해 승강 가능하도록 구성되는 것과 함께 예컨대 리니어 액츄에이터에 의해 좌우 방향으로 왕복 이동 가능하도록 구성된다.
대기 반송실(104) 전측에는 웨이퍼(201)를 대기 반송실(104) 내외로 반송하는 기판 반송구가 설치된다. 기판 반송구를 개재하여 대기 반송실(104)의 외측에는 웨이퍼 로더(101)(I/O스테이지)가 설치된다. 웨이퍼 로더(101) 상에는 복수 매의 웨이퍼(200)를 수납하는 카세트(102)가 재치된다. 카세트(102)는 예컨대 반송 장치(RGV)에 의해 웨이퍼 로더(101)에 대하여 반입(공급) 및 반출(배출)되도록 구성된다. 또한 본 실시 형태에서는 4개의 웨이퍼 로더(101)가 설치되지만, 웨이퍼 로더(101)의 수는 이에 한정되지 않고, 임의의 수로 적절히 변경 가능하다.
기판 처리 장치(100)의 구성 각(各) 부(部)에는 후술하는 컨트롤러(121)가 전기적으로 접속된다. 즉 신호선(A)을 통해서 반송 암(103) 및 게이트 밸브(105)의 동작을, 신호선(B)을 통해서 처리실(108)의 동작을, 신호선(C)을 통해서 처리실(109)의 동작을, 신호선(D)을 통해서 처리실(110)의 동작을, 신호선(E)을 통해서 처리실(111)의 동작을, 신호선(F)을 통해서 처리실(112)의 동작을, 신호선(G)을 통해서 처리실(113)의 동작을, 신호선(H)을 통해서 카세트(102)의 동작을 각각 제어하도록 구성된다.
(2) 기판 처리 장치의 동작
다음으로 본 실시 형태에 따른 기판 처리 장치(100)의 동작에 대하여 설명한다.
우선 예컨대 25매의 미처리의 웨이퍼(201)를 수납한 카세트(102)가 반송 장치에 의해 기판 처리 장치(100)에 반입된다. 반입된 카세트(102)는 웨이퍼 로더(101) 상에 재치된다. 그리고 대기 반송실(104) 내에 설치되는 반송 암(103)은 카세트(102)로부터 웨이퍼(200)를 픽업하여 대기 반송실(104) 내에 웨이퍼(201)를 반입한다. 다음으로 대기 반송실(104)과 반송실(107)이 연통된다. 계속해서 반송 암(103)은 웨이퍼(201)를 반송실(107) 내에 반입하고, 반송실(107) 내에 설치된 로드·언로드 암(106)에 웨이퍼(201)를 수도한다. 이후, 반송 암(103)은 전술한 동작을 반복한다.
반송 암(103)에 의한 웨이퍼(201)의 수도가 완료되면, 대기 반송실(104)과 반송실(107) 사이의 게이트 밸브가 닫힌다. 또한 반송실(107) 내가 소정의 압력이 되도록 예컨대 반송실(107)에 설치된 배기 장치에 의해 조정해도 좋다.
대기 반송실(104)과 반송실(107) 사이의 게이트 밸브가 닫히면, 게이트 밸브(105)가 열려 반송실(105)과 예컨대 처리실(108)이 연통된다. 그리고 로드·언로드 암(106)이 웨이퍼(200)를 처리실(108) 내에 반입한다. 처리실(108) 내로의 웨이퍼(201)의 반입이 완료되면, 게이트 밸브(105)가 닫힌다. 그리고 처리실(108) 내에서 웨이퍼(201)에 소정의 처리가 수행된다.
처리실(108)에서 소정의 처리가 종료되면, 게이트 밸브(105)가 열려 로드·언로드 암(106)에 의해 웨이퍼(201)가 처리실(108) 내로부터 반송실(107) 내에 반출된다. 반출된 후, 게이트 밸브(105)가 닫힌다.
계속해서 반송실(107)과 대기 반송실(104)이 연통된다. 그리고 처리실(108)로부터 반출한 웨이퍼(201)는 반송 암(103)에 의해 픽업되어 대기 반송실(104) 내에 반입된다. 그 후, 반송 암(103)은 대기 반송실(104)의 기판 반송구를 통해서 처리 완료된 웨이퍼(201)를 카세트(102)에 수용한다. 여기서 카세트(102)는 최대 25매의 웨이퍼(201)가 다시 수용될 때까지 계속해서 연 상태로 해도 좋고, 빈 카세트(102)에 수용하지 않고 웨이퍼(201)를 반출한 카세트(102)에 다시 수용해도 좋다.
카세트(102) 내의 모든 웨이퍼(201)에 소정의 처리가 수행되고, 처리 완료된 25매의 웨이퍼(201) 전체가 소정의 카세트(102)에 수용되면, 카세트(102)가 닫힌다. 그 후, 카세트(102)는 웨이퍼 로더(101) 상으로부터 다음 공정으로 반송 장치에 의해 반송된다. 이상의 동작이 반복되는 것에 의해 웨이퍼(201)가 25매씩 순차 처리된다.
본 실시 형태에서는 처리실(108)을 사용하는 경우를 예로 들어 설명하였지만, 이에 한정되지 않는다. 즉 처리실(109 내지 113)이 사용되는 경우에 대해서도 각각 마찬가지의 동작이 실시된다. 또한 모든 처리실(108 내지 113)에서 각각 같은 처리를 수행해도 좋고, 각 처리실(103 내지 113)에서 각각 다른 처리를 수행해도 좋다. 그리고 예컨대 처리실(108)과 처리실(109)에서 다른 처리를 수행하는 경우, 처리실(108)에서 웨이퍼(201)에 소정의 처리를 수행한 후, 계속해서 처리실(109)에서 다른 처리를 수행해도 좋다.
(3) 처리실의 구성
다음으로 처리실(108)의 구성에 대하여 주로 도 2를 이용하여 설명한다. 도 2는 본 실시 형태에 따른 처리실(108)의 종단면 개략도다. 또한 처리실(109 내지 113)에 대해서는 처리실(108)과 마찬가지로 구성되기 때문에 설명을 생략한다.
처리실(108)을 구성하는 반응 용기(203)는 제1 용기인 돔형의 상측 용기(210)와, 제2 용기인 완형(碗型)의 하측 용기(211)를 구비한다. 그리고 상측 용기(210)가 하측 용기(211) 상에 피복되는 것에 의해 처리실(108)이 형성된다. 상측 용기(210)는 예컨대 산화알루미늄(Al2O3) 또는 석영(SiO2) 등의 비금속 재료로 형성되고, 하측 용기(211)는 예컨대 산화알루미늄(Al2O3), 석영(SiO2), 탄화실리콘(SiC) 등의 비금속 재료 등으로 형성된다. 또한 상측 용기(210) 및 하측 용기(211)는 알루미늄(Al)이나 스텐레스(SUS) 등의 금속 재료로 구성되어도 좋다. 상측 용기(210) 및 하측 용기(211)를 금속 재료로 구성하는 경우에는 금속과 후술하는 처리액의 반응을 방지하기 위해서 금속 재료의 표면을 Al2O3, SiO2, SiC등의 비금속 재료로 피복하는 것이 바람직하다.
하측 용기(211)의 측벽에는 게이트 밸브로서의 게이트 밸브(105)가 설치된다. 전술한 바와 같이 처리실(108)은 게이트 밸브(105)를 개재하여 반송실(107)(도 1 참조)과 연통 가능하도록 설치된다. 즉 처리실(108)과 반송실(107) 사이에서 웨이퍼(201)가 반송 가능하도록 구성된다. 게이트 밸브(105)가 열리면, 반송 로봇으로서의 로드·언로드 암(106)(도 1 참조)을 이용하여 처리실(108) 내에 웨이퍼(201)를 반입하거나, 또는 처리실(108) 외로 웨이퍼(201)를 반출할 수 있도록 구성된다. 그리고 게이트 밸브(105)를 닫는 것에 의해 처리실(108) 내를 기밀하게 할 수 있도록 이루어진다.
처리실(108) 내의 저측(底側) 중앙에는 웨이퍼(201)를 지지하는 서셉터(217)가 배치된다. 서셉터(217)는 웨이퍼(201)의 금속 오염을 저감할 수 있도록 예컨대 질화알루미늄(AlN), 세라믹스, 석영(SiO2), 탄화실리콘(SiC) 등의 비금속 재료로 형성된다.
서셉터(217)에는 서셉터(217)를 승강시키는 승강 기구(268)가 설치된다. 또한 서셉터(217)에는 복수의 관통공(217a)이 설치된다. 하측 용기(211)의 저면(底面)의 관통공(217a)에 대응하는 위치에는 웨이퍼(201)를 승강시켜서 웨이퍼(201)의 이면(裏面)을 지지하는 복수의 웨이퍼 승강핀(265)이 설치된다. 그리고 웨이퍼 승강핀(265)이 상승되었을 때, 또는 승강 기구(268)에 의해 서셉터(217)가 하강되었을 때, 웨이퍼 승강핀(265)이 서셉터(217)와는 접촉하지 않는 상태에서 관통공(217a)을 통과하도록 웨이퍼 승강핀(265) 및 관통공(217a)이 서로 배치된다.
승강 기구(268)에는 서셉터(217)를 회전시키는 회전 기구(267)가 설치된다. 회전 기구(267)의 회전축은 서셉터(217)에 접속되고, 회전 기구(267)를 작동시키는 것에 의해 서셉터(217)를 회전시킬 수 있도록 구성된다. 회전 기구(267)에는 후술하는 컨트롤러(121)가 커플링부(266)를 개재하여 접속된다. 커플링부(266)는 회전측과 고정측 사이를 금속 브러쉬 등에 의해 전기적으로 접속하는 슬립링 기구로서 구성된다. 이에 의해 서셉터(217)의 회전이 방해되지 않도록 구성된다. 컨트롤러(121)는 서셉터(217)를 소정의 속도로 소정 시간 회전시키도록 회전 기구(267)로의 공급 전력을 제어하도록 구성된다.
[가열부]
서셉터(217)의 내부에는 가열 기구로서의 히터(217b)가 일체적으로 매립되고, 웨이퍼(201)를 가열할 수 있도록 이루어진다. 히터(217b)에 전력이 공급되면, 웨이퍼(201)의 표면이 소정 온도(예컨대 실온 내지 1,000℃ 정도)까지 가열된다. 또한 서셉터(217)에는 온도 센서가 설치된다. 히터(217b) 및 온도 센서에는 후술하는 컨트롤러(121)가 전기적으로 접속된다. 컨트롤러(121)는 온도 센서에 의해 검출된 온도 정보에 기초하여 히터(217b)로의 공급 전력을 제어하도록 구성된다.
처리실(108)의 상방(上方), 즉 상측 용기(210)의 상면에는 처리실(108) 내의 웨이퍼(201)를 가열하는 램프 가열 유닛(218)이 설치된다. 램프 가열 유닛(218)은 상측 용기(210)의 상면에 설치된 광(光) 투과 창(219)을 개재하여 처리실(108) 내에 광을 조사(照射)하도록 구성된다.
램프 가열 유닛(218)으로부터는 예컨대 파장이 약 0.7μm 내지 약 250μm, 바람직하게는 약 1.3μm 내지 약 200μm, 보다 바람직하게는 약 2μm 내지 약 20μm인 적외선, 더욱 바람직하게는 파장이 약 2μm 내지 약 4.5μm인 중파장 적외선이 조사된다. 후술하는 바와 같이 산화 공정(S40)에서 처리액(산화제 용액)로서 예컨대 물(H2O) 분자를 포함하는 과산화수소수나 물이 이용된 경우, 물 분자는 이와 같은 파장대의 적외선을 흡수하기 쉽다. 그 결과, 가열 효율을 향상시킬 수 있다.
이와 같은 램프 가열 유닛(218)으로서는 예컨대 약 2.2μm의 파장을 발광 피크 파장으로 하는 칸탈 선 히터를 이용하면 좋다. 그 외에 램프 가열 유닛(218)으로서는 예컨대 카본 히터, SiC 히터, 텅스텐을 이용한 램프나 할로겐 램프 등을 이용해도 좋다.
[공급부]
처리실(108)의 상부에는 처리실(108) 내에 처리액이나 가스를 공급하는 샤워 헤드(236)가 설치된다. 샤워 헤드(236)는 캡 형상의 개체(233)(蓋體), 처리액 도입부(234), 가스 도입부(235), 버퍼실(237), 차폐 플레이트(240) 및 취출구(239)(吹出口)를 구비한다.
개체(233)는 상측 용기(210)의 상부에 개설된 개구(開口)에 기밀하게 설치된다. 개체(233)의 하부에는 차폐 플레이트(240)가 설치된다. 개체(233)와 차폐 플레이트(240) 사이의 공간이 버퍼실(237)이다. 버퍼실(237)은 처리액 도입부(234)로부터 도입되는 처리액을 분산하는 분산 공간으로서 기능한다. 또한 버퍼실(237)은 가스 도입부(235)로부터 도입되는 가스를 분산하는 분산 공간으로서도 기능한다. 그리고 버퍼실(237)을 통과한 처리액이나 가스가 차폐 플레이트(240)의 측부의 취출구(239)로부터 처리실(108) 내에 공급된다. 또한 개체(233)에는 개구가 설치된다. 개체(233)의 개구에는 처리액 도입부(234) 및 가스 도입부(235)의 하류단이 각각 기밀하게 설치된다. 처리액 도입부(234)의 상류단에는 봉지 부재로서의 O링(203b)을 개재하여 처리액 공급관(220)의 하류단이 접속된다. 가스 도입부(235)의 상류단에는 봉지 부재로서의 O링(203b)을 개재하여 가스 공급관(224)의 하류단이 접속된다.
[처리액 공급부]
처리액 공급관(220)에는 상류측부터 순서대로 처리액을 공급하는 처리액 공급원(221), 액체 유량 제어 장치로서의 액체 유량 컨트롤러(222) 및 개폐 밸브인 밸브(223)가 설치된다.
처리액 공급관(220)으로부터는 처리액으로서 예컨대 과산화수소수나 물(H2O) 등의 산화제 용액이나, 순수(純水) 등이 액체 유량 컨트롤러(222), 밸브(223), 버퍼실(237) 및 취출구(239)를 개재하여 처리실(108) 내에 공급된다. 즉 처리액은 처리액 공급관(220)으로부터 적하(滴下)되어 웨이퍼(201)에 공급된다.
여기서 과산화수소수는 예컨대 상온에서 고체 또는 액체인 과산화수소(H2O2)를 이용하고, 용매로서 물(H2O)을 이용하고, 과산화수소를 물에 용해시켜서 생성된다. 과산화수소수 중의 과산화수소의 농도는 1% 내지 40%가 바람직하다. 본 실시 형태에서는 예컨대 과산화수소의 농도가 15%나 30%의 과산화수소수가 바람직하게 이용된다. 이와 같이 산화제 용액으로서 과산화수소수가 이용되면, 후술하는 산화 공정(S40)을 저온으로 또한 단시간에 수행할 수 있다.
또한 처리액 공급관(220)으로부터 처리액으로서 예컨대 폴리실라잔(SiH2NH)(Perhydro-Polysilazane, 이하, PHPS라고도 부른다) 등의 실리콘 재료를 물(H2O) 등의 용매에 용해한 용액(실리콘 함유 재료)이 액체 유량 컨트롤러(222), 밸브(223), 버퍼실(237) 및 취출구(239)를 개재하여 처리실(108) 내에 공급되어도 좋다. 또한 용매로서 예컨대 크실렌(C8H10), 톨루엔(C6H5CH3), 디부틸에테르(C8H18O) 등의 유기 용매를 이용해도 좋다. 폴리실라잔은 종래부터 사용되고 있는 SOG(Spin on glass)라고 불리는 무기 성분 또는 유기 성분을 포함하는 도포 절연 재료를 대신하는 재료다. 폴리실라잔은 예컨대 디클로로실란이나 트리클로로실란과 암모니아의 촉매 반응에 의해 얻어지는 재료다. 실리콘 재료로서 폴리실라잔이 이용되면, 용이하게 실리콘 산화막을 형성할 수 있다. 또한 실리콘 재료로서는 폴리실라잔 외에 예컨대 헥사메틸디실라잔(HMDS), 헥사메틸시클로트리실라잔(HMCTS), 폴리카르보실라잔, 폴리오르가노실라잔, 트리실릴아민(TSA) 등을 이용해도 좋다.
액체 유량 컨트롤러(222) 및 밸브(223)에는 후술하는 컨트롤러(121)가 전기적으로 접속된다. 컨트롤러(121)는 처리실(108) 내에 공급하는 처리액의 유량이 소정의 타이밍에 소정의 유량이 되도록 액체 유량 컨트롤러(222)의 개도(開度) 및 밸브(223)의 개폐를 제어하도록 구성된다.
주로 처리액 공급관(220), 액체 유량 컨트롤러(222) 및 밸브(223)에 의해 처리액 공급부가 구성된다. 또한 처리액 공급원(221), 버퍼실(237), 취출구(239)를 처리액 공급부에 포함시켜서 생각해도 좋다.
[가스 공급부]
가스 공급관(224)에는 상류측부터 순서대로 예컨대 처리 가스나 불활성 가스 등의 가스를 공급하는 가스 공급원(225), 유량 제어 장치로서의 매스 플로우 컨트롤러(226) 및 개폐 밸브인 밸브(227)가 설치된다.
가스 공급관(224)으로부터는 예컨대 처리 가스나 불활성 가스 등의 가스가 매스 플로우 컨트롤러(226), 밸브(227), 버퍼실(237) 및 취출구(239)를 개재하여 처리실(108) 내에 공급된다. 처리 가스로서는 예컨대 수소(H2) 가스를 질소(N2) 가스로 희석한 포밍 가스나, 질소 가스 등을 이용할 수 있다. 불활성 가스로서는 예컨대 질소 가스나, He가스, Ne가스, Ar가스 등의 희가스를 이용할 수 있다.
가스 공급관(220)의 매스 플로우 컨트롤러(226)와 밸브(227) 사이에는 수분 공급관(228)의 하류단이 접속된다. 수분 공급관(228)에는 상류측부터 순서대로 수분을 공급하는 수분 공급원(229), 유량 제어 장치로서의 매스 플로우 컨트롤러(230) 및 개폐 밸브인 밸브(231)가 설치된다.
수분 공급관(228)으로부터는 예컨대 가스 공급원(225)으로부터 공급되는 질소 가스로 버블링 시키는 수분이 공급된다. 수분으로서는 순수를 기화시킨 수증기나 수소(H2) 가스와 산소(O2) 가스를 이용하여 발생한 수분 등을 이용할 수 있다.
매스 플로우 컨트롤러(226, 230) 및 밸브(227, 231)에는 후술하는 컨트롤러(121)가 전기적으로 접속된다. 컨트롤러(121)는 처리실(108) 내에 공급하는 가스의 유량이 소정의 타이밍에 소정의 유량이 되도록 매스 플로우 컨트롤러(226)의 개도 및 밸브(227)의 개폐를 제어하도록 구성된다. 또한 컨트롤러(121)는 질소 가스로 버블링 시키는 수분의 유량이 소정의 타이밍에 소정의 유량이 되도록 매스 플로우 컨트롤러(230)의 개도 및 밸브(231)의 개폐를 제어하도록 구성된다.
주로 가스 공급관(224), 매스 플로우 컨트롤러(226) 및 밸브(227)에 의해 가스 공급부가 구성된다. 또한 가스 공급원(225), 버퍼실(237), 취출구(239)를 가스 공급부에 포함시켜서 생각해도 좋다. 또한 수분 공급관(228), 매스 플로우 컨트롤러(230) 및 수분 공급원(229)에 의해 수분 공급부가 구성된다. 또한 수분 공급원(229)을 수분 공급부에 포함시켜서 생각해도 좋다. 또한 수분 공급부를 가스 공급부에 포함시켜서 생각해도 좋다.
[배기부]
반응 용기(203)에는 반응 용기(203) 내[처리실(108) 내]의 분위기를 배기하는 제1 배기관(241)의 상류단이 접속된다. 제1 배기관(241)에는 상류 방향부터 순서대로 반응 용기(203) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(242), 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller)밸브(243), 진공 배기 장치로서의 진공 펌프(246a)가 설치된다. 제1 배기관(241)은 진공 펌프(246a)에 의해 반응 용기(203) 내의 압력이 소정의 압력(진공도)이 되도록 진공 배기할 수 있도록 구성된다. 또한 APC밸브(243)는 밸브를 개폐하여 반응 용기(203) 내의 진공 배기·진공 배기 정지를 할 수 있고, 또한 밸브 개도를 조절하여 압력 조정 가능한 개폐 밸브다.
제1 배기관(241)의 APC밸브(243)보다 상류측에는 제2 배기관(244)의 상류단이 접속된다. 제2 배기관(244)에는 상류 방향부터 순서대로 개폐 밸브인 밸브(245), 반응 용기(203)로부터 배기된 배기 가스를 액체와 기체로 분리하는 분리기(247) 및 진공 배기 장치로서의 진공 펌프(246b)가 설치된다. 분리기(247)에는 제3 배기관(248)의 상류단이 접속되고, 제3 배기관(248)에는 액체 회수 탱크(249)가 설치된다. 분리기(247)로서는 예컨대 가스 크로마토그래프 등을 이용할 수 있다.
주로 제1 배기관(241), 제2 배기관(244), 분리기(247), 액체 회수 탱크(249), 압력 센서(242), APC밸브(243) 및 밸브(245)에 의해 배기부가 구성된다. 또한 진공 펌프(246a)나 진공 펌프(246b)를 배기부에 포함시켜서 생각해도 좋다.
[제어부]
도 3에 도시하는 바와 같이 제어부(제어 수단)인 컨트롤러(121)는 CPU(121a)(Central Processing Unit), RAM(121b)(Random Access Memory), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성된다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는 내부 버스(121e)를 개재하여 CPU(121a)와 데이터 교환 가능하도록 구성된다. 컨트롤러(121)에는 입출력 장치(122)로서 예컨대 터치패널, 마우스, 키보드, 조작 단말 등이 접속되어도 좋다. 또한 컨트롤러(121)에는 표시부로서 예컨대 디스플레이 등이 접속되어도 좋다.
기억 장치(121c)는 예컨대 플래시 메모리, HDD(Hard Disk Drive), CD-ROM 등으로 구성된다. 기억 장치(121c)내에는 기판 처리 장치(100)의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 순서나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하도록 격납된다. 또한 프로세스 레시피는 후술하는 기판 처리 공정에서의 각 순서를 컨트롤러(121)에 실행시켜 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하, 이 프로세스 레시피나 제어 프로그램 등을 총칭하여 단순히 프로그램이라고도 부른다. 또한 본 명세서에서 프로그램이라는 단어를 이용한 경우는 프로세스 레시피 단체(單體)만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그 양방(兩方)을 포함하는 경우가 있다. 또한 RAM(121b)은 CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보지(保持)되는 메모리 영역(work area)으로서 구성된다.
I/O 포트(121d)는 전술한 액체 유량 컨트롤러(222), 매스 플로우 컨트롤러(226, 230), 밸브(223, 227, 231, 245), APC밸브(243), 압력 센서(242), 진공 펌프(246a, 246b), 히터(217b), 램프 가열 유닛(218), 회전 기구(267), 승강 기구(268)등에 접속된다.
CPU(121a)는 기억 장치(121c)로부터의 제어 프로그램을 판독하여 실행하는 것과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라 기억 장치(121c)로부터 프로세스 레시피를 판독하도록 구성된다. 그리고 CPU(121a)는 판독한 프로세스 레시피의 내용을 따르도록 신호선(I)을 통해서 액체 유량 컨트롤러(222)에 의한 처리액의 유량 조정 동작, 매스 플로우 컨트롤러(226, 230)에 의한 각종 가스의 유량 조정 동작, 밸브(223, 227, 231)의 개폐 동작, 신호선(J)을 통해서 압력 센서(242)에 기초하는 APC밸브(243)의 개도 조정 동작, 밸브(245)의 개폐 동작 및 진공 펌프(246a, 246b)의 기동·정지, 신호선(K)을 통해서 히터(217b)의 온도 조정 동작, 신호선(L)을 통해서 램프 가열 유닛(218)의 온도 조정 동작, 신호선(M)을 통해서 회전 기구(267)의 회전 속도 조정 동작, 신호선(N)을 통해서 승강 기구(268)의 높이 위치 조정 동작 등을 제어하도록 구성된다.
또한 컨트롤러(121)는 전용의 컴퓨터로서 구성되는 경우에 한정되지 않고, 범용의 컴퓨터로서 구성되어도 좋다. 예컨대 전술한 프로그램을 격납한 외부 기억 장치(123)[예컨대 자기(磁氣) 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광 디스크, MO 등의 광자기 디스크, USB(Universal Serial Bus) 메모리(USB flash drive)나 메모리 카드 등의 반도체 메모리]를 준비하고, 이와 같은 외부 기억 장치(123)를 이용하여 범용의 컴퓨터에 프로그램을 인스톨하는 것 등에 의해 본 실시 형태에 따른 컨트롤러(121)를 구성할 수 있다. 또한 컴퓨터에 프로그램을 공급하기 위한 수단은 외부 기억 장치(123)를 개재하여 공급하는 경우에 한정되지 않는다. 예컨대 인터넷이나 전용 회선 등의 통신 수단을 이용하여 외부 기억 장치(123)를 개재하지 않고 프로그램을 공급해도 좋다. 또한 기억 장치(121c)나 외부 기억 장치(123)는 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하, 이들을 총칭하여 단순히 기록 매체라고도 부른다. 또한 본 명세서에서 기록 매체라는 단어를 이용한 경우는 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그 양방을 포함하는 경우가 있다.
(4) 기판 처리 공정
계속해서 본 실시 형태에 따른 반도체 장치의 제조 공정의 일 공정으로서 실시되는 기판 처리 공정에 대하여 주로 도 4를 이용하여 설명한다. 도 4는 본 실시 형태에 따른 기판 처리 공정을 도시하는 플로우 차트다. 이와 같은 공정은 전술한 기판 처리 장치(100)에 의해 실시된다. 또한 이하의 설명에서 기판 처리 장치(100)를 구성하는 각 부의 동작은 도 3에 도시하는 컨트롤러(121)에 의해 제어된다.
여기서는 웨이퍼(201)로서 미세 구조인 요철(凹凸) 구조를 가지는 기판을 이용하는 경우에 대하여 설명한다. 미세 구조를 가지는 기판이란 실리콘 기판에 대하여 수직 방향으로 깊은 홈[요부(凹部)], 또는 예컨대 10nm 내지 50nm, 바람직하게는 10nm 내지 20nm 정도의 폭의 횡방향으로 좁은 홈(요부) 등의 애스펙트비가 높은 구조를 가지는 기판을 말한다. 이와 같은 미세한 요철 구조는 예컨대 게이트 절연막이나, 게이트 전극, 미소한 반도체 소자 등에 의해 형성된다.
이하에 웨이퍼(201)의 홈 내에 실리콘(Si) 함유막을 형성하고, 처리액인 산화제 용액으로서 과산화수소수를 이용하여 실리콘 함유막을 산화시켜서 절연막으로서의 실리콘 산화막을 형성하는 예에 대하여 설명한다.
[기판 반입·재치 공정(S10)]
우선 웨이퍼(201)의 반송 위치까지 서셉터(217)를 하강시켜 서셉터(217)의 관통공(217a)에 웨이퍼 승강핀(265)을 관통시킨다. 그 결과, 웨이퍼 승강핀(265)이 서셉터(217) 표면보다 소정의 높이만큼만 돌출한 상태가 된다. 계속해서 게이트 밸브(105)를 열고, 로드·언로드 암(106)을 이용하여 예컨대 제1 처리실로서의 처리실(108) 내에 웨이퍼(201)를 반입한다. 그 결과, 웨이퍼(201)는 서셉터(217)의 표면으로부터 돌출한 웨이퍼 승강핀(265) 상에 수평 자세로 지지된다.
처리실(108) 내에 웨이퍼(201)를 반입하면, 로드·언로드 암(106)을 처리실(108) 외에 퇴피시키고, 게이트 밸브(105)를 닫고 처리실(108) 내를 밀폐한다. 그리고 승강 기구(268)를 이용하여 서셉터(217)를 상승시킨다. 그 결과, 웨이퍼(201)는 서셉터(217)의 상면에 배치된다. 그 후, 서셉터(217)를 소정의 위치까지 상승시켜서 웨이퍼(201)를 소정의 처리 위치까지 상승시킨다.
또한 웨이퍼(201)를 처리실(108) 내에 반입할 때에는 배기부에 의해 처리실(108) 내를 배기하면서 가스 공급부로부터 처리실(108) 내에 퍼지 가스로서의 예컨대 질소(N2) 가스 등의 불활성 가스를 공급하는 것이 바람직하다. 즉 진공 펌프(246a) 또는 진공 펌프(246b) 중 적어도 어느 하나를 작동시켜 APC밸브(243) 또는 밸브(245) 중 적어도 어느 하나를 여는 것에 의해 처리실(108) 내를 배기하면서 밸브(227)를 열고 버퍼실(237)을 개재하여 처리실(108) 내에 N2가스를 공급하는 것이 바람직하다. 이에 의해 처리실(108) 내로의 파티클의 침입이나, 웨이퍼(201) 상으로의 파티클의 부착을 억제하는 것이 가능해진다. 또한 진공 펌프(246a) 또는 진공 펌프(246b) 중 적어도 어느 하나는 적어도 기판 반입·재치 공정(S10) 내지 후술하는 기판 반출 공정(S70)이 종료될 때까지의 사이는 항상 작동시킨 상태로 하면 좋다.
또한 회전 기구(267)를 작동시켜 서셉터(217)의 회전, 즉 웨이퍼(201)의 회전을 시작한다. 이 때 서셉터(217)의 회전 속도를 컨트롤러(121)에 의해 제어한다. 또한 서셉터(217)는 적어도 후술하는 열처리 공정(S80)이 종료될 때까지의 사이는 항상 회전시킨 상태로 한다.
[도포 공정(S20)]
다음으로 웨이퍼(201) 상에 예컨대 폴리실라잔(PHPS) 등의 실리콘 재료를 크실렌(C8H10) 등의 용매에 용해한 용액(실리콘 함유 재료)을 웨이퍼(201)의 홈(요부) 내에 충전하도록 예컨대 스핀 코트법에 의해 도포한다. 즉 밸브(223)를 열고 처리액인 실리콘 함유 재료를 처리액 공급관(220)으로부터 버퍼실(237)을 개재하여 처리실(108) 내에 공급한다. 이 때 실리콘 함유 재료의 유량이 소정의 유량이 되도록 액체 유량 컨트롤러(222)에 의해 조정한다. 이에 의해 웨이퍼(201) 상에 실리콘 함유막(PHPS막)이 형성된다. 즉 웨이퍼(201)의 홈 내에 실리콘 함유막이 형성된다.
또한 웨이퍼(201) 상에 형성되는 실리콘 함유막의 막 두께가 100nm 내지 700nm이 되도록 실리콘 함유 재료를 웨이퍼(201)에 도포한다. 실리콘 함유막의 막 두께는 폴리실라잔 등의 실리콘의 분자량, 점도나 웨이퍼(201)의 회전수[서셉터(217)의 회전 속도] 등에 의해 조절할 수 있다.
소정의 처리 시간이 경과하고, 웨이퍼(201) 상에 소정의 막 두께의 실리콘 함유막이 형성되면, 밸브(223)를 닫고, 처리실(108) 내로의 실리콘 함유 재료의 공급을 정지한다.
여기서 웨이퍼(201) 상에 형성되는 실리콘 함유막은 주로 실리콘 재료(폴리실라잔)로 형성된다. 하지만 실리콘 함유막에는 실리콘 함유 재료에 포함되는 용매 성분이 잔류하는 경우가 있다. 또한 실리콘 함유막에는 실리콘(Si) 외에 실리콘 재료에 유래하는 질소(N)나 수소(H) 등의 불순물이 포함된다. 즉 실리콘 함유막은 적어도 실라잔 결합(Si-N결합)을 가진다. 또한 실리콘 함유막에는 경우에 따라서는 탄소(C)나 다른 불순물이 혼합될 가능성이 있다. 즉 스핀 코트법에서는 실리콘 함유 재료로서 폴리실라잔 등의 실리콘 재료에 용매로서 유기 용매를 첨가한 액체가 이용되는 경우가 많다. 이 유기 용매에 유래하는 탄소(C)나 다른 불순물(즉 Si, O 이외의 원소)이 실리콘 함유막 중에 혼합되는 경우가 있다.
[경화 공정(S30)]
도포 공정(S20)이 종료되면, 처리실(108) 내로의 포밍 가스(예컨대 수소 가스를 질소 가스로 희석한 가스)의 공급을 시작한다. 즉 밸브(227)를 열고 처리 가스인 포밍 가스를 가스 공급관(224)으로부터 버퍼실(237)을 개재하여 처리실(108) 내에 공급한다. 이 때 처리 가스의 유량이 소정의 유량이 되도록 매스 플로우 컨트롤러(226)에 의해 조정한다.
처리실(108) 내를 처리 가스로서의 포밍 가스로 충만시킨 후, 서셉터(217)의 내부에 매립된 히터(217b) 또는 램프 가열 유닛(218) 중 적어도 어느 하나에 전력을 공급하여 웨이퍼(201)가 소정의 온도(예컨대 150℃)가 되도록 가열한다. 즉 포밍 가스 분위기 하에서 웨이퍼(201)를 가열하여 프리베이크 처리를 수행한다. 이에 의해 웨이퍼(201) 상에 형성된 실리콘 함유막 중의 용매 성분을 증발시켜 실리콘 함유막을 경화시킬 수 있다.
소정의 처리 시간이 경과하고, 웨이퍼(201) 상의 실리콘 함유막이 경화하면, 히터(217b) 또는 램프 가열 유닛(218)에 대한 전력 공급을 정지한다. 그리고 밸브(233)를 닫고 처리실(108) 내로의 포밍 가스의 공급을 정지한다.
[산화 공정(S40)]
경화 공정(S30)이 종료되면, 처리실(108) 내가 대기압 이상의 압력(예컨대 0.3MPa)이 되도록 진공 펌프(246a) 또는 진공 펌프(246b) 중 적어도 어느 하나 및 가스 공급부에 의해 조정한다. 이 때 처리실(108) 내의 압력은 압력 센서(242)로 측정하고, 이 측정한 압력 정보에 기초하여 APC밸브(243)의 개도 또는 밸브(245)의 개폐 중 적어도 어느 하나를 피드백 제어한다.
처리실(108) 내에 수용된 웨이퍼(201)가 소정의 온도(예컨대 40℃ 이상 100℃ 이하, 바람직하게는 50℃ 이상 100℃ 이하, 보다 바람직하게는 40℃ 이상 50℃ 이하)가 되도록 히터(217b) 또는 램프 가열 유닛(218) 중 적어도 어느 하나에 의해 가열한다.
웨이퍼(201)가 소정의 온도(예컨대 50℃ 정도)에 달하면, 처리실(108) 내로의 처리액인 산화제 용액으로서의 과산화수소수의 공급을 시작한다. 즉 밸브(223)를 열고 처리액인 과산화수소수를 처리액 공급관(220)으로부터 버퍼실(237)을 개재하여 처리실(108) 내에 공급한다. 이 때 처리액의 유량이 소정의 유량이 되도록 액체 유량 컨트롤러(222)에 의해 조정한다.
과산화수소(H2O2)수는 산소 분자에 수소가 결합한 단순 구조이기 때문에 저밀도 매체에 대하여 침투하기 쉽다는 특징을 포함한다. 또한 과산화수소수는 분해하면 히드록시래디컬(OH*)을 발생시킨다. 이 히드록시래디컬은 활성 산소의 일종이며, 산소와 수소가 결합한 중성 래디컬이다. 히드록시래디컬은 강력한 산화력을 가진다. 따라서 본 실시 형태의 경우, 처리실(108) 내에 공급한 과산화수소수가 분해하여 발생한 히드록시래디컬에 의해 웨이퍼(201) 상의 실리콘 함유막(PHPS막)이 산화되어 실리콘 산화막이 형성된다. 즉 히드록시래디컬이 가지는 산화력에 의해 실리콘 함유막이 가지는 실라잔 결합(Si-N결합)이나, Si-H결합이 절단된다. 그리고 절단된 질소(N)나 수소(H)가 히드록시래디컬이 포함하는 산소(O)로 치환되어 실리콘 함유막 중에 Si-O결합이 형성된다. 그 결과, 실리콘 함유막이 산화되어 실리콘 산화막으로 개질된다. 또한 히드록시래디컬에 의해 절단된 질소(N)나 수소(H) 등의 불순물은 예컨대 배기부 등으로부터 처리실(108) 외로 배출된다.
이와 같이 대기압 이상의 압력 분위기 하에 있는 처리실(108) 내에 처리액인 과산화수소수를 공급하고, 웨이퍼(201) 상의 실리콘 함유막을 실리콘 산화막으로 개질하는 것에 의해 실리콘 산화막의 막질을 향상시킬 수 있다. 즉 처리실(108) 내를 대기압 이상의 압력으로 가압하는 것에 의해 웨이퍼(201)의 홈의 바닥(홈 내의 깊은 장소)에 형성된 실리콘 함유막에 과산화수소수를 침투시킬 수 있다. 따라서 웨이퍼(201)의 홈의 저부에 형성된 실리콘 함유막을 산화시킬 수 있어 실리콘 산화막의 막질을 향상시킬 수 있다. 또한 과산화수소수과 실리콘 함유막의 반응을 촉진시킬 수 있다.
또한 산화제 용액으로서 과산화수소수를 이용하여 예컨대 40℃ 내지 100℃ 정도의 저온으로 산화 처리를 수행하는 것에 의해 실리콘 산화막의 막질을 보다 향상시킬 수 있다. 즉 저온으로 처리하는 것에 의해 예컨대 웨이퍼(201)의 미세 구조의 홈 내에 형성된 실리콘 함유막의 표면부만이 먼저 산화되는 것을 억제할 수 있다. 따라서 웨이퍼(201)가 포함하는 홈 내에서 보다 균일한 산화 처리를 수행할 수 있고, 실리콘 산화막의 막질을 보다 향상시킬 수 있다.
또한 과산화수소수는 상온보다 높은 예컨대 40℃ 이상 100℃ 이하, 바람직하게는 50℃ 이상 100℃ 이하의 사용 환경에서 보다 활성하게 작용한다. 이에 의해 웨이퍼(201)의 홈의 깊은 장소에 형성된 실리콘 함유막에 의해 과산화수소수를 공급할 수 있다. 또한 이 온도대에서는 과산화수소의 산화력을 충분히 발휘시킬 수 있다. 따라서 산화 처리를 단시간에 수행할 수 있다. 또한 40℃ 이상 50℃ 이하의 사용 환경에서 웨이퍼(201)로의 처리의 균일성을 보다 향상시킬 수 있다.
소정의 처리 시간이 경과하면, 밸브(233)를 닫고 처리실(108) 내로의 처리액으로서의 과산화수소수의 공급을 정지한다.
[퍼지 공정(S50)]
산화 공정(S40)이 종료된 후, APC밸브(243) 또는 밸브(245) 중 적어도 어느 하나를 연다. 즉 배기부에 의해 처리실(108) 내를 배기하여 처리실(108) 내에 잔류하는 과산화수소수 등의 잔류물을 배출한다. 이 때 밸브(237)를 열고 처리실(108) 내에 퍼지 가스로서의 불활성 가스인 N2가스를 공급하는 것에 의해 처리실(108) 내로부터의 잔류물의 배출을 촉진시킬 수 있다.
그리고 APC밸브(243)의 개도 또는 밸브(245)의 개폐 중 적어도 어느 하나를 제어하여 처리실(108) 내의 압력을 대기압으로 복귀시킨다. 구체적으로는 밸브(237)를 열고 처리실(108) 내에 불활성 가스인 예컨대 N2가스를 공급하면서 압력 센서(242)에 기초하여 배기부의 APC밸브(243)의 개도 또는 밸브(245)의 개폐 중 적어도 어느 하나를 제어하여 처리실(108) 내의 압력을 대기압으로 강하시킨다.
[건조 공정(S60)]
산화 공정(S40)이 종료되면, 회전 기구(267)로의 공급 전력을 조정하여 서셉터(217)의 회전, 즉 웨이퍼(201)의 회전 속도를 소정의 속도로 한다. 웨이퍼(201)의 회전 속도가 소정의 속도에 달하면, 밸브(223)를 열고 처리액으로서의 순수를 처리액 공급관(220)으로부터 버퍼실(237)을 개재하여 처리실(108) 내에 공급한다. 이와 같이 웨이퍼(201)를 회전시키면서 처리실(108) 내에 순수를 공급하는 것에 의해 웨이퍼(201) 상의 수분에 원심력이 작동하여 웨이퍼(201) 상으로부터 수분을 제거하고 웨이퍼(201)를 건조시킬 수 있다. 또한 처리실(108) 내에 순수를 공급하는 것에 의해 처리실(108) 내의 과산화수소나, 산화 공정(S40)에서 생성된 부생성물 등을 웨이퍼(201) 상으로부터 제거할 수 있다.
또한 웨이퍼(201)의 건조는 웨이퍼(201)를 회전시키면서 처리실(108) 내에 예컨대 알코올을 공급하는 것에 의해 수행해도 좋다. 즉 밸브(223)를 열고 처리액으로서의 알코올을 처리액 공급관(220)으로부터 버퍼실(237)을 개재하여 처리실(108) 내에 공급해도 좋다. 이에 의해 웨이퍼(201) 상의 수분을 알코올로 치환하는 것에 의해 웨이퍼(201) 상의 수분을 제거한 후, 웨이퍼(201) 상의 알코올을 제거하는 것에 의해 웨이퍼(201)를 건조시킬 수 있다. 또한 알코올로서는 예컨대 이소프로필알코올(IPA) 등을 이용할 수 있다. 이 때 웨이퍼(201)를 회전시키면서 히터(217b)나, 램프 가열 유닛(218), 저항 가열 히터 등의 발열체에 의해 웨이퍼(201)를 적온으로 가열해도 좋다. 이에 의해 웨이퍼(201) 상으로부터의 알코올의 제거를 촉진시켜서 웨이퍼(201)의 건조를 촉진시킬 수 있다. 또한 알코올은 기체(증기) 상태로 처리실(108) 내에 공급해도 좋다. 즉 밸브(227)를 열고 처리 가스로서의 기체 상태의 알코올을 가스 공급관(224)으로부터 처리실(108) 내에 공급해도 좋다.
또한 웨이퍼(201)의 건조는 예컨대 처리실(108) 내에 질소 가스를 공급하여 수행하는 블로우 건조나, 웨이퍼(201)를 회전시키는 것에 의한 회전 스핀 건조 등의 방법으로 수행해도 좋다.
[기판 반출 공정(S70)]
그리고 서셉터(217)를 웨이퍼(201)의 반송 위치까지 하강시켜 서셉터(217)의 표면으로부터 돌출시킨 웨이퍼 승강핀(265) 상에 웨이퍼(200)를 지지시킨다. 그리고 게이트 밸브(105)를 열고 로드·언로드 암(106)을 이용하여 웨이퍼(201)를 처리실(108) 외로 반출한다. 로드·언로드 암(106)을 이용하여 반출한 웨이퍼(201)는 제1 처리실로서의 처리실(108)과는 다른 예컨대 제2 처리실로서의 처리실(109)에 반입한다.
[열처리 공정(S80)]
건조 공정(S60)이 종료되고, 제2 처리실로서의 처리실(109) 내에 반입하여 수용한 웨이퍼(201)가 소정의 온도(예컨대 250℃ 정도)가 되도록 히터(217b) 또는 램프 가열 유닛(218) 중 적어도 어느 하나에 의해 가열하고, 베이크 처리(어닐링 처리)를 수행한다.
또한 웨이퍼(201)를 처리실(109) 내에 반입할 때에는 배기부에 의해 처리실(109) 내를 배기하면서 가스 공급부로부터 처리실(108) 내에 퍼지 가스로서의 예컨대 질소(N2) 가스 등의 불활성 가스를 공급하는 것이 바람직하다. 이에 의해 처리실(109) 내로의 파티클의 침입이나, 웨이퍼(201) 상으로의 파티클의 부착을 억제하는 것이 가능해진다. 또한 진공 펌프(246a) 또는 진공 펌프(246b) 중 적어도 어느 하나는 적어도 기판 반출 공정(S90)이 종료될 때까지의 사이는 항상 작동시킨 상태로 하면 좋다.
웨이퍼(201)가 소정의 온도에 달하면, 배기부로부터 배기하면서 처리실(109) 내로의 처리 가스의 공급을 시작한다. 즉 밸브(227) 및 밸브(231)를 열고 처리 가스를 처리액 공급관(220)으로부터 버퍼실(237)을 개재하여 처리실(109) 내에 공급한다. 처리 가스로서 예컨대 순수를 질소 가스로 버블링 시킨 가스 등의 수분을 포함시킨 질소 가스를 이용한다. 또한 처리 가스로서 예컨대 수소(H2) 가스와 산소(O2) 가스를 이용하여 발생한 수분을 질소 가스로 버블링 시킨 가스 등을 이용해도 좋다.
처리실(109) 내로의 처리 가스인 수분을 포함시킨 질소 가스의 공급을 시작하면, 웨이퍼(201)를 한층 더 가열한다. 즉 처리실(109) 내에 처리 가스를 공급하면서 웨이퍼(201)가 소정의 온도(예컨대 400℃ 정도)가 되도록 히터(217b) 또는 램프 가열 유닛(218) 중 적어도 어느 하나에 의해 가열한다. 이에 의해 처리 가스에 포함되는 수분을 증발시키면서 웨이퍼(201)를 가열할 수 있다. 즉 스팀 분위기에서 웨이퍼(201)를 가열할 수 있다.
여기서 전술한 산화 공정(S40)이 종료된 후, 열처리 공정(S80)을 실시하는 웨이퍼(201) 상의 실리콘 함유막(실리콘 산화막)은 OH를 포함한다. 즉 산화 공정(S40)에서 처리액으로서의 과산화수소수를 이용하여 산화 처리를 실시하면, 실리콘 함유막(실리콘 산화막)의 표면에는 OH가 흡착한다. 또한 실리콘 함유막(실리콘 산화막) 중에는 OH가 취입(取入)된다. 또한 이 OH는 예컨대 OH의 상태나, H2O의 상태나 H2O2의 상태로 실리콘 함유막(실리콘 산화막)에 포함된다.
이에 의해 처리실(108) 내에 가스화한 히드록시래디컬(OH*)을 발생시킬 수 있다. 이 히드록시래디컬에 의해 전술한 산화 공정(S40)에서 완전히 제거하지 못한 질소(N), 수소(H), 탄소(C) 등의 실리콘 함유막(실리콘 산화막)에 포함되는 불순물을 제거할 수 있다. 즉 전술한 산화 공정(S40)에서 완전히 산화하지 못한 성분을 산화시킬 수 있다. 따라서 실리콘 산화막의 막질을 보다 향상시킬 수 있다. 그 결과, 웨이퍼(201) 상의 실리콘 산화막의 치밀성을 향상시킬 수 있다.
웨이퍼(201)가 소정의 온도(예컨대 400℃ 정도)에 달하면, 밸브(231)를 닫고 처리실(109) 내로의 수분의 공급을 정지한다. 이 때 APC밸브(243) 또는 밸브(245) 중 적어도 어느 하나와 밸브(227)를 연 상태로 한다. 즉 배기부에 의해 처리실(109) 내의 배기 및 처리실(108) 내로의 질소 가스의 공급을 계속하여 처리실(108) 내로부터 수분을 배출(제거)한다.
처리실(109) 내로부터 수분을 배출(제거)하면, 웨이퍼(201)가 소정의 온도(예컨대 450℃)가 되도록 히터(217b) 또는 램프 가열 유닛(218) 중 적어도 어느 하나에 의해 웨이퍼(201)를 한층 더 가열한다. 즉 수분이 없는 질소 분위기 하의 처리실(109) 내에서 웨이퍼(201)를 한층 더 가열한다. 웨이퍼(201)가 소정의 온도(예컨대 450℃)에 달하면, 웨이퍼(201)의 온도를 유지하면서 웨이퍼(201)를 소정의 시간(예컨대 30분간) 계속해서 가열한다. 소정의 시간이 경과하면, 히터(217b) 또는 램프 가열 유닛(218)에 대한 전력 공급을 정지한다. 그리고 웨이퍼(201)를 자연 냉각하여 강온한다. 이와 같이 웨이퍼(201)를 수분이 없는 질소 분위기 하의 처리실(109) 내에서 소정 시간 가열하는 것에 의해 웨이퍼(201) 상에 형성된 실리콘 산화막의 표면에 흡착하거나 실리콘 산화막 중에 취입된 OH를 제거할 수 있다.
[기판 반출 공정(S90)]
그리고 서셉터(217)를 웨이퍼(201)의 반송 위치까지 하강시켜 서셉터(217)의 표면으로부터 돌출시킨 웨이퍼 승강핀(265) 상에 웨이퍼(200)를 지지시킨다. 그리고 게이트 밸브(105)를 열고 로드·언로드 암(106)을 이용하여 웨이퍼(201)를 처리실(109) 외로 반출하고, 본 실시 형태에 따른 기판 처리 공정을 종료한다.
(5) 본 실시 형태에 따른 효과
본 실시 형태에 의하면, 이하에 나타내는 1개 또는 복수의 효과를 갖는다.
(a) 본 실시 형태에 의하면, 대기압 이상의 압력 분위기 하에 있는 처리실(108) 내에 처리액 공급부로부터 처리액을 공급하여 실리콘 함유막이 형성된 웨이퍼(201)의 실리콘 함유막을 산화하는 산화 공정(S40)을 포함한다. 이에 의해 실리콘 함유막을 산화하여 형성되는 실리콘 산화막의 막질을 향상시킬 수 있다. 즉 대기압 이상의 압력 분위기 하에 있는 처리실(108) 내에서 실리콘 함유막의 산화 처리를 수행하는 것에 의해 예컨대 웨이퍼(201)가 포함하는 미세 구조의 홈의 저부(홈 내가 깊은 장소)에 형성된 실리콘 함유막까지 과산화수소수를 공급하여 침투시킬 수 있다. 따라서 웨이퍼(201)의 홈의 저부의 실리콘 함유막까지 산화시킬 수 있여 홈 내에서 균일한 처리를 수행할 수 있다. 또한 예컨대 가공 치수가 50nm 이하의 미소한 요철 구조가 형성되어, 표면적이 커진 웨이퍼(201)이어도 홈 내에서 균일한 처리를 수행하는 것이 가능해진다.
또한 대기압 이상의 압력 분위기 하에 있는 처리실(108) 내에서 산화 처리를 수행하는 것에 의해 처리액과 실리콘 함유막의 반응을 촉진시킬 수 있다. 따라서 처리 시간을 단축할 수 있다.
(b) 본 실시 형태에 의하면, 처리액은 과산화수소를 포함한다. 이에 의해 저온으로 또한 단시간에 웨이퍼(201) 상의 실리콘 함유막을 산화시켜서 실리콘 산화막으로 개질할 수 있다. 이에 의해 실리콘 산화막의 막질을 보다 향상시킬 수 있다.
즉 저온으로 산화 처리를 수행하는 것에 의해 실리콘 함유막의 표면부만이 먼저 산화되는 것을 억제할 수 있다. 따라서 웨이퍼(201)에 의해 균일한 산화 처리를 수행할 수 있고, 실리콘 산화막의 막질을 보다 향상시킬 수 있다. 이에 대하여 고온이어서 처리한 경우에는 실리콘 함유막의 표면부만이 먼저 산화되는 경우가 있다. 또한 저온으로 처리하는 것에 의해 실리콘 산화막(반도체 소자)으로의 열 부하를 저감할 수 있다. 즉 웨이퍼(201)에 형성된 게이트 산화막이나 게이트 전극 등 반도체 소자의 특성을 변질시키지 않고 실리콘 함유막을 실리콘 산화막으로 개질할 수 있다.
또한 저온으로 산화 처리를 수행하는 것에 의해 과산화수소수를 보다 활성화시킬 수 있다. 따라서 웨이퍼(201) 상의 실리콘 함유막의 하부에 과산화수소수를 보다 공급할 수 있고, 실리콘 산화막의 막질을 보다 향상시킬 수 있다. 또한 저온으로 산화 처리를 수행하는 것에 의해 과산화수소의 산화력을 충분히 발휘시킬 수 있다. 이에 의해 산화 처리를 단시간에 수행할 수 있다. 따라서 기판 처리 장치(100)의 처리 스루풋[웨이퍼(201)의 제조 스루풋]을 향상시킬 수 있다.
(c) 본 실시 형태에 의하면, 실리콘 함유막은 폴리실라잔을 함유한다. 이에 의해 미세한 요철 구조를 가지는 웨이퍼(201) 상에 형성된 실리콘 함유막을 보다 용이하게 산화시켜 실리콘 산화막으로 개질할 수 있다.
또한 실리콘 함유막을 NH-을 다량 포함하지 않는 Si-O결합을 주 골격으로 하는 실리콘 산화막을 형성할 수 있다. 이 실리콘 산화막은 종래의 유기 SOG로 형성되는 실리콘 산화막과는 다르며, 높은 내열성을 가진다.
(d) 본 실시 형태에 의하면, 산화 공정(S40)이 종료된 후, 웨이퍼(201)를 건조시키는 건조 공정(S60)을 포함한다. 이에 의해 처리실(108) 내의 과산화수소나, 산화 공정(S40)에서 생성된 부생성물 등을 웨이퍼(201) 상으로부터 제거할 수 있다.
(e) 본 실시 형태에 의하면, 산화 공정(S40)이 종료된 후, 웨이퍼(201)를 가열하는 열처리 공정(S80)을 포함한다. 이에 의해 산화 공정(S40)에서 완전히 산화하지 못한 실리콘 함유막 중의 성분을 산화시킬 수 있다. 즉 열처리 공정(S80)을 실시하는 것에 의해 예컨대 웨이퍼(201)의 홈 내의 최심부에 존재하는 실리콘 함유막 중의 불순물인 질소나 수소, 그 외의 불순물을 제거할 수 있다. 따라서 실리콘 산화막의 막질을 보다 향상시킬 수 있다. 즉 실리콘 함유막을 충분히 산화, 치밀화, 경화시킬 수 있다. 그 결과, 실리콘 산화막은 절연막으로서 양호한 WER(웨이퍼 에칭 레이트) 특성을 얻을 수 있다. 또한 WER은 최종 어닐링 온도 의존성이 크기 때문에 고온이 될수록 WER 특성이 향상한다.
(f) 본 실시 형태에 의하면, 열처리 공정(S80)을 실시하는 웨이퍼(201)가 포함하는 실리콘 함유막은 OH를 포함한다. 이에 의해 열처리 공정(S80)에서 처리실(108) 내에 가스화한 히드록시래디컬(OH*)을 발생시킬 수 있다. 이 히드록시래디컬에 의해 산화 공정(S40)에서 완전히 제거하지 못한 질소, 수소, 탄소 등의 실리콘 함유막(실리콘 산화막)에 포함되는 불순물을 제거할 수 있다.
(g) 본 실시 형태에 의하면, 열처리 공정(S80)에서는 처리실(108) 내에 수분(예컨대 수분을 포함하는 질소 가스)을 공급하면서 히터(217b) 또는 램프 가열 유닛(218) 중 적어도 어느 하나에 의해 처리실(108) 내의 웨이퍼(201)를 가열한다. 그리고 웨이퍼(201)가 소정의 온도에 달하면, 처리실(108) 내로의 수분의 공급을 정지하고 처리실(108) 내로부터 수분을 제거한다. 처리실(108) 내로부터 수분을 제거하면, 히터(217b) 또는 램프 가열 유닛(218) 중 적어도 어느 하나에 의해 웨이퍼(201)를 소정 온도로 소정 시간 가열한다. 이와 같이 웨이퍼(201)를 수분이 없는 분위기 하의 처리실(108) 내에서 소정 시간 가열하는 것에 의해 웨이퍼(201) 상에 형성된 실리콘 산화막의 표면에 흡착하거나 실리콘 산화막 중에 취입된 OH를 제거할 수 있다. 따라서 실리콘 산화막의 막질을 더 향상시킬 수 있다.
(h) 본 실시 형태에 의하면, 가열부로서 소정의 파장의 적외선을 방사하는 램프 가열 유닛(218)을 이용한다. 이에 의해 물 분자를 효율적으로 가열할 수 있고, 웨이퍼(201)의 가열 효율을 향상시킬 수 있다.
(i) 본 실시 형태에 의하면, 도포 공정(S20), 경화 공정(S30), 산화 공정(S40) 및 건조 공정(S60)을 동일한 처리실(108) 내에서 수행하고, 열처리 공정(S80)을 처리실(108)과는 다른 처리실(109)에서 수행한다. 이에 의해 예컨대 복수의 처리실[예컨대 처리실(108, 109)]을 구비하는 기판 처리 장치(100)에서의 처리 스루풋을 향상시킬 수 있다. 즉 열처리 공정(S80)은 도포 공정(S20)이나, 산화 공정(S40), 건조 공정(S60)에 비해 처리 시간이 긴 경우가 많다. 이와 같은 처리 시간이 긴 열처리 공정(S80)과 다른 공정을 다른 처리실에서 수행하는 것에 의해 처리실(108) 및 처리실(109)에서의 처리 시간을 거의 같은 시간으로 할 수 있다. 또한 예컨대 복수의 처리실을 구비하는 기판 처리 장치(100)로 복수의 웨이퍼(201)를 연속적으로 처리할 때에 각 처리실마다 처리 시간이 거의 같기 때문에 웨이퍼(201)의 대기 시간 등의 파라미터를 고려할 필요가 없어지고, 복수 매의 웨이퍼(201)의 반송 관리가 용이해진다. 또한 웨이퍼(201)의 반송 공정을 간략화 할 수 있다.
또한 도포 공정(S20), 산화 공정(S40) 및 건조 공정(S60)과 같이 처리실 내에 처리액을 공급하여 수행되는 처리와, 열처리 공정(S80)과 같이 처리실 내에 가스를 공급하여 수행되는 처리에서 처리실을 다르게 하는 것에 의해, 예컨대 가열 시에 발생하는 폴리실라잔 등의 실리콘 재료의 용매 가스나 과산화수소수 가스와, 수증기가 반응하는 것을 방지할 수 있다.
또한 도포 공정(S20), 경화 공정(S30), 산화 공정(S40) 및 건조 공정(S60)을 동일한 처리실(108) 내에서 수행하는 것에 의해 도포 공정(S20) 내지 산화 공정(S40)의 처리와 처리 사이의 대기 시간, 즉 리드 타임을 단축할 수 있다. 따라서 기판 처리 장치(100)의 처리 스루풋을 향상시킬 수 있다. 또한 폴리실라잔 등의 실리콘 재료가 대기 중의 수분을 흡수하는 것을 억제할 수 있다. 즉 실리콘 함유 재료를 웨이퍼(201)에 도포한 직후부터 발생하는 실리콘 함유막과 대기 중의 수분의 반응을 억제할 수 있다. 따라서 실리콘 함유막의 자연 산화를 억제할 수 있다. 그 결과, 예컨대 로트마다 재현성 있는 처리를 수행할 수 있다.
또한 동일 광체(筐體) 내에서 처리되기 때문에 제조 도중에 상정하지 못한 물질과의 접촉을 방지할 수 있다. 즉 예컨대 반도체 장치 제조 공장의 클린 룸 환경에 존재하는 실록산류의 흡착이나, 화학 성분의 흡착, 또는 대전(帶電) 등 상정할 수 없는 환경 영향을 억제할 수 있다.
<본 발명의 다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명하였지만, 본 발명은 전술한 실시 형태에 한정되지 않고, 그 요지를 일탈하지 않는 범위에서 갖가지 변경이 가능하다.
전술한 실시 형태에서는 산화 공정(S40)을 대기압보다 높은 압력 분위기(예컨대 0.3MPa) 하에 있는 처리실(108) 내에서 수행하였지만, 이에 한정되지 않는다. 즉 산화제 용액인 처리액을 웨이퍼(201) 상의 실리콘 함유막에 침투시킬 수 있는 높은 압력이라면 좋고, 예컨대 산화 공정(S40)을 대기압 상태에 있는 처리실(108) 내에서 수행해도 좋다. 이에 의해 산화 공정(S40)을 수행하는 처리실로서 예컨대 종래의 뱃치형 세정 장치나 매엽(枚葉)의 노즐 분사식의 세정 장치를 이용하는 것이 가능해져 가압·감압에 필요한 프로세스 시간을 단축할 수 있다.
전술한 실시 형태에서는 열처리 공정(S80)에서 처리 가스로서 수분을 포함시킨 질소 가스를 이용하였지만 이에 한정되지 않는다. 즉 처리실(108) 내에 수용된 웨이퍼(201)가 소정의 온도(예컨대 250℃ 정도)에 달하면, 처리 가스로서 수분을 포함하지 않는 질소(N2) 가스를 처리실(108) 내에 공급하여 열처리를 수행해도 좋다. 산화 공정(S40)에서 웨이퍼(201)가 포함하는 실리콘 함유막(실리콘 산화막)이 충분한 수분(OH)을 포함한 경우에 유효하다. 이에 의해 열처리 공정(S80)의 처리 시간을 보다 단축할 수 있다.
또한 예컨대 열처리 공정(S80)은 처리실(108)에 산소 함유 가스를 공급하면서 수행해도 좋다. 산소 함유 가스로서는 예컨대 산소(O2) 가스, 수증기(H2O), 오존(O3) 가스, 아산화질소(NO) 가스, 산화질소(NO2) 가스 등을 이용할 수 있다.
전술한 실시 형태에서는 가열부로서 히터(217b) 및 램프 가열 유닛(218)이 설치되는 경우에 대하여 설명하였지만, 이에 한정되지 않는다. 즉 예컨대 히터(217b) 또는 램프 가열 유닛(218) 중 적어도 어느 하나가 설치되면 좋다. 또한 그 외에 가열부로서 예컨대 마이크로파원 등이 설치되어도 좋다.
또한 예컨대 열처리 공정(S80)을 실시하는 처리실[예컨대 처리실(109)]에 웨이퍼(201)에 자외광을 조사하는 자외광 조사부가 설치되어도 좋다. 이에 의해 보다 치밀한 산화막을 형성할 수 있다. 자외광 조사부가 설치된 처리실에서는 예컨대 이하와 같은 처리가 수행된다. 우선 히터(217b)에 의해 웨이퍼(201)를 소정의 온도(예컨대 400℃)로 가열한다. 웨이퍼(201)가 소정의 온도에 달하면, 처리실(109) 내를 질소 분위기의 감압 상태(진공상태)로 하여 자외광 조사부로부터 웨이퍼(201)에 자외광을 조사한다. 자외광에 의해 산화 공정(S40)에서 웨이퍼(201)에 형성된 실리콘 산화막의 분자 사이의 결합, 즉 Si-O 사이의 결합이 절단된다. 동시에 웨이퍼(201)의 가열 및 진공 처리에 의해 자외광에 의해 절단된 실리콘(Si) 성분 및 산소(O) 성분이 각각 인접하는 분자와 재결합한다. 따라서 실리콘 산화막 중의 불필요한 수분을 탈리시킬 수 있다.
전술한 실시 형태에서는 도포 공정(S20), 경화 공정(S30), 산화 공정(S40) 및 건조 공정(S60)을 처리실(108) 내에서 수행하고, 열처리 공정(S80)을 처리실(108)과는 다른 처리실(109) 내로 수행하였지만, 이에 한정되지 않는다. 즉 예컨대 도 5에 도시하는 바와 같이 도포 공정(S20)을 제1 처리실로서의 도포 처리실에서 수행하고, 경화 공정(S30)을 제2 처리실로서의 프리베이크 처리실에서 수행하고, 산화 공정(S40) 및 건조 공정(S60)을 제3 처리실로서의 산화·건조 처리실에서 수행하고, 열처리 공정(S80)을 제4 처리실로서의 열처리실(베이크 처리실)에서 수행해도 좋다. 또한 도 5에서 기판 반입·재치 공정(S10)이나, 퍼지 공정(S50), 기판 반출 공정(S70), 기판 반출 공정(S90) 등의 도시를 생략한다. 하지만 이들의 공정은 필요에 따라 적절히 수행된다(도 6 내지 도 11도 마찬가지).
또한 예컨대 도포 공정(S20), 경화 공정(S30), 산화 공정(S40), 건조 공정(S60), 열처리 공정(S80)을 각각 다른 처리실에서 수행해도 좋다. 이와 같이 각 공정을 각각 다른 처리실에서 수행하는 것에 의해 각 공정을 수행하는 처리실 내의 분위기의 조정 시간을 단축할 수 있어 기판 처리 장치(100)의 처리 스루풋을 향상시킬 수 있다. 특히, 도포 공정(S20)을 수행하는 처리실과, 산화 공정(S40) 및 건조 공정(S60)을 수행하는 처리실을 각각 다르게 하는 것에 의해, 실리콘 함유 재료에 포함되는 용매와 과산화수소수나 물이 반응하는 것을 억제할 수 있다.
또한 예컨대 도포 공정(S20), 경화 공정(S30), 산화 공정(S40), 건조 공정(S60) 및 열처리 공정(S80)을 동일한 처리실(108) 내에서 수행해도 좋다.
전술한 실시 형태에서는 건조 공정(S60) 다음에 열처리 공정(S80)을 실시하였지만, 이에 한정되지 않는다. 즉 예컨대 도 6 및 도 7에 도시하는 바와 같이 열처리 공정(S80)을 실시하지 않아도 좋다. 이와 같이 열처리를 수행하지 않아도 웨이퍼(201) 상에 실리콘 산화막을 형성할 수 있는 것과 함께 웨이퍼(201) 상에 형성된 반도체 소자의 열 부하를 저감할 수 있다. 즉 웨이퍼(201) 상에 예컨대 게이트 산화막이나 게이트 전극 등의 반도체 소자가 형성되는 경우, 이들 소자의 특성이 변질되는 것을 억제할 수 있다. 또한 열처리 공정(S80)을 실시하지 않는 경우에도 예컨대 도 6에 도시하는 바와 같이 도포 공정(S20)과 경화 공정(S30)과 산화 공정(S40)과 건조 공정(S60)을 각각 다른 처리실에서 수행해도 좋다. 또한 예컨대 도 7에 도시하는 바와 같이 산화 공정(S40) 및 건조 공정(S60)을 동일한 처리실에서 수행해도 좋다. 즉 예컨대 도포 공정(S20)을 제1 처리실로서의 도포 처리실에서 수행하고, 경화 공정(S30)을 제2 처리실로서의 프리베이크 처리실에서 수행하고, 산화 공정(S40) 및 건조 공정(S60)을 제3 처리실로서의 산화·건조 처리실에서 수행해도 좋다.
전술한 실시 형태에서는 도포 공정(S20) 다음에 경화 공정(S30)을 실시하였지만, 이에 한정되지 않는다. 예컨대 도 8 및 도 9에 도시하는 바와 같이 경화 공정(S30)을 실시하지 않아도 좋다. 이에 의해 기판 처리 공정을 간략화할 수 있어 처리 스루풋을 향상시킬 수 있다. 이 때 예컨대 도 8에 도시하는 바와 같이 도포 공정(S20), 산화 공정(S40), 건조 공정(S60) 및 열처리 공정(S80)을 각각 다른 처리실에서 수행해도 좋다. 또한 예컨대 도 9에 도시하는 바와 같이 도포 공정(S20), 산화 공정(S40) 및 건조 공정(S60)을 동일한 처리실에서 수행하고, 열처리 공정(S80)을 도포 공정(S20), 산화 공정(S40) 및 건조 공정(S60)을 수행하는 처리실과는 다른 처리실에서 수행해도 좋다. 즉 예컨대 도포 공정(S20), 산화 공정(S40) 및 건조 공정(S60)을 제1 처리실로서의 도포 처리실에서 수행하고, 열처리 공정(S80)을 제2 처리실로서의 베이크 처리실에서 수행해도 좋다.
또한 예컨대 도 10 및 도 11에 도시하는 바와 같이 경화 공정(S30)과 열처리 공정(S80)을 생략해도 좋다. 이 경우에도 예컨대 도 10에 도시하는 바와 같이 도포 공정(S20)과 산화 공정(S40)과 건조 공정(S60)을 각각 다른 처리실에서 수행해도 좋고, 또한 예컨대 도 11에 도시하는 바와 같이 도포 공정(S20)과 산화 공정(S40)과 건조 공정(S60)을 동일한 처리실(예컨대 제1 처리실로서의 도포 처리실)에서 수행해도 좋다.
도 12에 도 1에서 도시하는 6개의 처리실(108 내지 113)을 구비하는 기판 처리 장치(100)를 이용한 경우에 각 공정을 실시하는 처리실의 배정 예를 도시한다.
예컨대 도 5에 도시하는 바와 같이 도포 공정(S20)을 도포 처리실에서 수행하고, 경화 공정(S30)을 프리베이크 처리실에서 수행하고, 산화 공정(S40) 및 건조 공정(S60)을 산화·건조 처리실에서 수행하고, 열처리 공정(S80)을 열처리실(베이크 처리실)에서 수행하는 경우, 예컨대 도 12에 도시하는 바와 같이 처리실(108)을 도포 처리실로서 이용하고, 처리실(109) 및 처리실(111)을 프리베이크 처리실로서 이용하고, 처리실(112)을 산화·건조 처리실로서 이용하고, 처리실(110) 및 처리실(113)을 베이크 처리실로서 이용할 수 있다.
또한 예컨대 도 7에 도시하는 바와 같이 도포 공정(S20)을 도포 처리실에서 수행하고, 경화 공정(S30)을 프리베이크 처리실에서 수행하고, 산화 공정(S40) 및 건조 공정(S60)을 산화·건조 처리실에서 수행하는 경우, 예컨대 도 12에 도시하는 바와 같이 처리실(108) 및 처리실(111)을 도포 처리실로서 이용하여 처리실(109) 및 처리실(112)을 프리베이크 처리실로서 이용하여 처리실(110) 및 처리실(113)을 산화·건조 처리실로서 이용할 수 있다.
또한 예컨대 도 9에 도시하는 바와 같이 도포 공정(S20), 산화 공정(S40) 및 건조 공정(S60)을 도포 처리실에서 수행하고, 열처리 공정(S80)을 베이크 처리실에서 수행하는 경우, 예컨대 도 12에 도시하는 바와 같이 처리실(108), 처리실(109), 처리실(111) 및 처리실(112)을 도포 처리실로서 이용하고, 처리실(110) 및 처리실(113)을 베이크 처리실로서 이용할 수 있다.
또한 예컨대 도 11에 도시하는 바와 같이 도포 공정(S20)과 산화 공정(S40)과 건조 공정(S60)을 도포 처리실에서 수행하는 경우, 예컨대 도 12에 도시하는 바와 같이 처리실(108) 내지 처리실(113)을 각각 도포 처리실로서 이용할 수 있다.
전술한 실시 형태에서는 산화 공정(S40)에서 과산화수소수를 처리액 공급관(220)으로부터 적하(滴下)하여 웨이퍼(200)에 공급하도록 구성하였지만, 이에 한정되지 않는다. 예컨대 산화 공정(S40)에서 과산화수소수를 기화시킨 기체를 처리실(108) 내에 공급하여 산화 처리를 수행해도 좋다. 이에 의해 복수 매의 웨이퍼(201)를 동시에 처리하는 것이 용이해진다.
또한 예컨대 산화 공정(S40)을 수행하는 처리실에는 과산화수소수를 저장하는 약액(藥液) 용기가 설치되어도 좋다. 즉 처리실 내에 설치된 약액 용기에 미리 과산화수소수를 저장하고, 실리콘 함유막을 포함하는 웨이퍼(201)를 과산화수소수로 채워진 약액 용기에 침지(浸漬)하는 것에 의해 산화 처리를 수행해도 좋다. 예컨대 약액 용기 내를 과산화수소의 농도가 30% 이상, 액체 온도가 50℃인 과산화수소수로 채우고, 웨이퍼(201)를 30분간 침지하는 것에 의해 산화 처리를 수행해도 좋다. 이 때 약액 용기가 설치된 처리실 내는 예컨대 대기압보다 높은 압력(예컨대 0.3MPa)으로 가압되어 조정된다. 또한 약액 용기가 설치된 처리실 내는 대기압 상태가 되도록 압력이 조정되어도 좋다.
또한 전술한 실시 형태에서는 실리콘 함유막으로서 예컨대 폴리실라잔을 함유하는 경우에 대하여 설명하였지만, 이에 한정되지 않는다. 즉 실리콘 함유막 외에 예컨대 과산화수소수 등의 산화제 용액을 이용하여, 산화시킬 수 있는 막이 웨이퍼(201) 상에 형성되면 좋다. 예컨대 트리실릴아민(TSA)이나 암모니아의 플라즈마 중합막을 이용해도 좋다.
전술한 실시 형태에서는 웨이퍼(201) 상에 실리콘 함유막으로서의 폴리실라잔 막을 폴리실라잔을 포함하는 용액을 웨이퍼(201) 상에 도포하는 것에 의해 형성하였지만, 이에 한정되지 않는다. 즉 웨이퍼(201)로서 예컨대 폴리실리콘 막 등의 실리콘 함유막이 미리 형성된 웨이퍼(201)를 이용해도 좋다. 웨이퍼(201) 상에 미리 형성된 실리콘 함유막은 예컨대 모노실란(SiH4) 가스 또는 트리실릴아민(TSA) 가스 등의 실리콘(Si) 원료를 이용한 CVD(Chemical Vapor Deposition)법이나 ALD(Atomic Layer Deposition)법에 의해 형성된다.
또한 전술한 실시 형태에서는 반송 로봇으로서의 로드·언로드 암(106)에 의해 기판 처리 장치(100)가 구비하는 각 처리실(108 내지 113)로의 웨이퍼(201)의 반송을 수행하는 경우에 대하여 설명하였지만, 이에 한정되지 않는다. 예컨대 기판 처리 장치(100)가 구비하는 각 처리실(108 내지 113)을 벨트 컨베이어로 직렬로 접속하고, 벨트 컨베이어에 의해 각 처리실(108 내지 113)에 웨이퍼(201)를 반송해도 좋다.
또한 도 1에 도시하는 기판 처리 장치(100)에 한정되지 않는다. 즉 예컨대 도 13에 도시하는 바와 같은 클러스터형의 기판 처리 장치(100A)이어도 좋다. 도 13에 도시하는 기판 처리 장치(100A)에서는 처리실로서 4개의 처리실(108 내지 111)이 설치된다. 또한 기판 처리 장치(100A)에는 웨이퍼(201)의 위치 보정을 수행하는 보정 장치로서 노치(notch) 맞춤 장치(114)가 설치된다. 노치 맞춤 장치(114)는 웨이퍼(201)의 결정(結晶) 방향이나 위치 맞춤 등을 웨이퍼(201)의 노치를 이용하여 수행하도록 구성된다. 또한 노치 맞춤 장치(114) 대신, 오리엔테이션 플랫(Orientation Flat)맞춤 장치가 설치되어도 좋다.
전술한 실시 형태에서는 하나의 처리실 내에서 1매의 웨이퍼(201)를 처리하는 처리실을 구비하는 매엽식의 기판 처리 장치에 대하여 설명하였지만, 이에 한정되지 않는다. 즉 하나의 처리실 내에서 복수 매의 웨이퍼(201)를 서셉터(217)에 재치하여 처리를 수행할 수 있는 처리실을 구비하는 다매엽식의 기판 처리 장치이어도 좋다. 또한 예컨대 복수 매의 웨이퍼(200)를 수평 자세로 또는 서로 중심을 갖춘 상태에서 수직 방향에 다단으로 정렬시켜서 기판 지지구에 보지하고, 기판 처리를 수행하는 종형(縱型)의 처리실을 구비하는 기판 처리 장치이어도 좋다. 이와 같이 한 번에 복수 매의 웨이퍼(201)를 처리하는 뱃치(batch)식의 기판 처리 장치를 이용하면, 웨이퍼(201)의 처리 스루풋을 향상시킬 수 있다.
또한 예컨대 처리실(108) 내가 복수의 처리 영역으로 분리되어도 좋다. 즉 각 처리 영역에서 각각 전술한 각 공정이 수행되도록 구성되어도 좋다. 이 때 처리실(108) 내에는 복수 매의 웨이퍼(201)를 수평 방향으로 재치 가능한 회전 테이블(서셉터)이 설치된다. 그리고 회전 테이블이 회전하는 것에 의해 웨이퍼(201)가 처리실(108) 내에 설치된 각 처리 영역을 통과하도록 구성된다. 이에 의해 웨이퍼(201)에 전술한 각 공정이 실시되어도 좋다.
또한 전술한 실시 형태에서는 웨이퍼(201)로서 미세한 요철 구조를 가지는 기판을 이용하였지만, 이에 한정되지 않는다. 예컨대 웨이퍼(201)로서 반도체 장치 패턴이 형성된 기판이나, 게이트 산화막이나 게이트 전극이 형성된 기판을 이용해도 좋다. 이와 같은 기판에 전술한 실시 형태의 같은 저온의 산화 처리를 수행하는 것에 의해 미리 기판에 형성된 막 특성을 변질시키지 않고 처리하는 것이 가능해진다.
전술한 실시 형태에서는 웨이퍼(201)로서 미세한 요철 구조를 가지는 기판을 이용하여 미세한 홈(요부) 내에 절연체로서의 실리콘 산화막을 형성하는 공정을 예로 하여 설명하였지만, 이에 한정되지 않는다. 예컨대 웨이퍼(201)의 층간 절연막을 형성하는 공정이나, 반도체 장치의 봉지 공정 등에도 적용 가능하다.
또한 전술한 실시 형태에서는 웨이퍼(200)를 처리하는 기판 처리 장치에 적용하는 경우를 설명하였지만, 이에 한정되지 않는다. 즉 예컨대 액정 디바이스의 제조 공정에서의 액정을 포함하는 기판의 봉지 처리나, 각종 디바이스에 사용되는 유리 기판이나 세라믹 기판에 대한 방수 코팅 처리에도 적용 가능하다. 또한 거울에 대한 방수 코팅 처리 등에도 적용 가능하다.
[실시예]
다음으로 본 발명의 실시예를 도 14 내지 도 16을 참조하면서 설명한다.
본 실시예에서는 폴리실라잔을 포함하는 실리콘 함유막을 포함하는 웨이퍼(201)를 이용하였다. 실리콘 함유막의 막 두께는 600nm으로 하였다. 우선 실리콘 함유막을 포함하는 웨이퍼(201)에 경화 처리(프리베이크 처리)를 수행하였다(실시예1).
또한 경화 처리를 수행한 실리콘 함유막을 포함하는 웨이퍼(201)[실시예1의 웨이퍼(201)]에 50℃로 대기압 상태의 처리실(108) 내에서 산화 처리(과산화수소수 처리, 대기압 과산화수소수 처리)를 수행하였다(실시예2). 또한 산화 처리는 산화제 용액으로서 과산화수소 농도가 30wt%인 과산화수소수를 이용하여 30분간 수행하였다.
또한 경화 처리를 수행한 실리콘 함유막을 포함하는 웨이퍼(201)[실시예1의 웨이퍼(201)]에 50℃로 대기압 상태의 처리실(108) 내에 순수를 공급하여 순수 처리를 수행하였다(실시예3).
또한 경화 처리를 수행한 실리콘 함유막을 포함하는 웨이퍼(201)[실시예1의 웨이퍼(201)]에 50℃로 대기압보다 높은 압력(0.3MPa) 하에 있는 처리실(108) 내에서 산화 처리(가압 과산화수소수 처리)를 수행하였다(실시예4). 또한 산화 처리는 산화제 용액으로서 과산화수소 농도가 30wt%인 과산화수소수를 이용하여 30분간 수행하였다.
또한 경화 처리를 수행한 후, 50℃로 대기압 상태의 처리실(108) 내에서 산화 처리를 수행한 웨이퍼(201)(실시예2의 웨이퍼)에 열처리를 수행하였다(실시예5). 즉 산화 처리(과산화수소수 처리) 후에 스팀 산화 처리를 수행하였다. 또한 열처리는 이하와 같이 수행하였다. 우선 웨이퍼(201)를 소정의 온도(예컨대 250℃)까지 가열한다. 웨이퍼(201)가 소정의 온도(예컨대 250℃)에 달하면, 처리실 내로의 수분을 포함시킨 질소 가스의 공급을 시작하는 것과 함께 웨이퍼(201)가 소정의 온도(400℃)가 될 때까지 웨이퍼(201)를 한층 더 가열한다. 웨이퍼(201)가 소정의 온도(400℃)에 달하면 처리실 내로의 수분의 공급을 정지하고, 웨이퍼(201)가 소정의 온도(450℃)가 될 때까지 한층 더 가열하여, 소정 시간 가열 처리를 수행하였다.
전술한 실시예1 내지 실시예5에 대하여 웨이퍼(201)가 포함하는 실리콘 함유막(실리콘 산화막)의 조성 분석을 FT-IR(Fourier Transform InfraRed spectrometer: 푸리에 변환 적외광도 분광계)에 의해 수행하였다. 그 결과를 도 14 내지 도 16에 각각 도시한다. 즉 도 14는 본 발명의 실시예1 내지 실시예3에 따른 웨이퍼(201)가 각각 포함하는 실리콘 함유막(실리콘 산화막)의 FT-IR에 의한 스펙트럼 데이터의 그래프다. 도 15는 본 발명의 실시예1, 실시예2 및 실시예4에 따른 웨이퍼(201)가 각각 포함하는 실리콘 함유막(실리콘 산화막)의 FT-IR에 의한 스펙트럼 데이터의 그래프다. 도 16은 본 발명의 실시예1, 실시예2 및 실시예5에 따른 웨이퍼(201)가 각각 포함하는 실리콘 함유막(실리콘 산화막)의 FT-IR에 의한 스펙트럼 데이터의 그래프다. 또한 도 14 내지 도 16에서 횡축은 웨이퍼(201)에 조사한 적외선의 파수(cm-1)를 나타내고, 종축은 웨이퍼(201)에 의해 흡수된 적외선의 흡광도(absorbance)를 나타낸다.
도 14로부터 과산화수소수를 이용하여 산화 처리를 수행한 실시예2는 실시예1에 비해 파수가 1,090cm-1 부근의 Si-O의 신축 운동[Si-O(Stretch)]과, 파수가 1,240cm-1 부근의 비대칭 신축 운동(Si-O의 cage구조)[Si-O(cage)]의 명확한 결합 진동을 확인할 수 있다. 또한 실시예1과 실시예3을 비교해본 결과, 웨이퍼(201)가 포함하는 실리콘 함유막 중의 Si-H결합의 양에 거의 차이가 없다는 것을 확인하였다. 즉 프리베이크 처리를 수행한 후, 순수 처리를 수행해도 실리콘 함유막 중으로부터 불순물인 수소(H)를 크게 제거할 수 없다는 것을 확인하였다.
도 15로부터 대기압보다 높은 압력 분위기 하의 처리실 내에서 산화 처리를 수행한 실시예4는 대기압 상태의 처리실 내에서 산화 처리를 수행한 실시예2에 비해 파수가 2,200cm-1 부근의 Si-H결합의 양이 한층 더 감소하고, 불순물이 한층 더 제거된다는 것을 확인할 수 있다. 또한 파수가 1,240cm-1 부근의 비대칭 신축 운동[Si-O(cage)]이 보다 명확하게 드러나고, 실리콘 함유막의 산화, 즉 SiO2화가 보다 촉진되었다는 것을 확인할 수 있다.
도 16로부터 산화 처리를 수행한 후에 열처리를 수행한 실시예5는 실시예4에 비해 파수가 1,240cm-1 부근의 비대칭 신축 운동[Si-O(cage)]이 한층 더 명확하게 드러나고, 실리콘 함유막의 산화가 한층 더 진행된다는 것을 확인할 수 있다.
즉 전술한 본 발명의 실시예로부터 미세 구조를 가지는 웨이퍼(201)이어도 실리콘 함유막을 성막하고, 또한 실리콘 함유막을 실리콘 산화막으로 개질할 수 있다는 것을 확인할 수 있다. 또한 미세 구조를 가지는 웨이퍼(201)이어도 회로 그 자체의 성능이 열화할 수 있는 높은 온도로 처리를 수행하지 않아도 고품질의 치밀한 막을 성막할 수 있다는 것을 확인할 수 있다. 또한 회로 그 자체의 성능이 열화하지 않는 온도란 예컨대 트랜지스터의 동작용에 주입한 붕소나 비소, 인 등의 불순물의 과잉 확산, 전극용의 금속 실리사이드의 응축, 게이트용 일함수의 성능 변동, 메모리 소자의 판독 또는 기입 반복 수명의 열화 등이 발생하지 않는 온도다.
<본 발명의 바람직한 형태>
이하에 본 발명의 바람직한 형태에 대하여 부기(附記)한다.
[부기1]
일 형태에 의하면,
실리콘 함유막이 형성된 기판을 처리실 내에 수용한 후, 대기압 이상의 압력 분위기 하에 있는 상기 처리실 내에 처리액 공급부로부터 처리액을 공급하여 상기 실리콘 함유막을 산화하는 산화 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.
[부기2]
부기1의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 처리액은 과산화수소를 포함한다.
[부기3]
부기1 또는 부기2의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 실리콘 함유막은 실라잔 결합을 포함한다.
[부기4]
부기1 내지 부기3 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 실리콘 함유막은 폴리실라잔을 함유한다.
[부기5]
부기1 내지 부기4 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 산화 공정 후에 상기 기판을 건조시키는 건조 공정을 포함한다.
[부기6]
부기1 내지 부기5 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 산화 공정 후에 상기 기판을 가열하는 열처리 공정을 포함한다.
[부기7]
부기6의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 열처리 공정을 실시하는 상기 기판이 포함하는 상기 실리콘 함유막은 OH를 포함한다.
[부기8]
부기6 또는 부기7의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 열처리 공정에서는,
상기 처리실 내에 수분을 공급하여 상기 가열부에 의해 상기 처리실 내의 상기 기판을 가열하고, 상기 기판이 소정의 온도에 달한 후, 상기 처리실 내로부터 수분을 제거한다.
[부기9]
부기1 내지 부기8 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 실리콘 함유막을 실리콘 함유 재료를 상기 기판 상에 도포하는 것에 의해 형성하는 도포 공정을 포함한다.
[부기10]
부기 9의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 도포 공정 후에 상기 기판을 가열하여 상기 실리콘 함유막을 경화시키는 경화 공정을 포함한다.
[부기11]
부기1 내지 부기10 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
적어도 상기 도포 공정과 상기 산화 공정과 상기 건조 공정을 동일한 상기 처리실 내에서 실시한다.
[부기12]
부기1 내지 부기11 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 도포 공정과 상기 경화 공정과 상기 산화 공정과 상기 건조 공정을 동일한 상기 처리실 내에서 실시한다.
[부기13]
부기10의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 도포 공정과 상기 경화 공정과 상기 산화 공정을 각각 다른 상기 처리실 내에서 실시하고, 상기 산화 공정과 상기 건조 공정을 동일한 상기 처리실 내에서 실시한다.
[부기14]
부기1 내지 부기13 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 건조 공정과 상기 열처리 공정을 각각 다른 상기 처리실 내에서 실시한다.
[부기15]
부기1 내지 부기14 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 산화 공정은 복수 매의 상기 실리콘 함유막을 포함하는 상기 기판을 상기 처리실 내에 수용하여 실시한다.
[부기16]
부기5 내지 부기15 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 건조 공정은 복수 매의 상기 실리콘 함유막을 포함하는 상기 기판을 상기 처리실 내에 수용하여 실시한다.
[부기17]
부기6 내지 부기16 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 열처리 공정은 상기 산화 공정이 종료된 복수 매의 상기 기판을 상기 처리실 내에 수용하여 실시한다.
[부기18]
다른 형태에 의하면,
실리콘 함유막이 형성된 기판을 처리실 내에 수용한 후, 대기압 이상의 압력 분위기 하에 있는 상기 처리실 내에 처리액 공급부로부터 처리액을 공급하여 상기 실리콘 함유막을 산화하는 순서를 컴퓨터에 실행시키는 프로그램이 제공된다.
[부기19]
또 다른 형태에 의하면,
실리콘 함유막이 형성된 기판을 처리실 내에 수용한 후, 대기압 이상의 압력 분위기 하에 있는 상기 처리실 내에 처리액 공급부로부터 처리액을 공급하여 상기 실리콘 함유막을 산화하는 순서를 컴퓨터에 실행시키기 위한 프로그램이 기록된 기록 매체가 제공된다.
[부기20]
부기19의 기록 매체로서, 바람직하게는,
상기 실리콘 함유막을 산화하는 순서 다음에 가열부에 의해 상기 처리실 내의 상기 기판을 가열하는 순서를 포함한다.
[부기21]
부기19 또는 부기20의 기록 매체로서, 바람직하게는,
상기 실리콘 함유막을 실리콘 함유 재료를 상기 기판 상에 도포하는 것에 의해 형성하는 순서를 포함한다.
[부기22]
부기21의 기록 매체로서, 바람직하게는,
상기 기판에 실리콘 함유 재료를 도포하는 순서 다음에 상기 기판을 가열하여 상기 실리콘 함유막을 경화하는 순서를 포함한다.
[부기23]
또 다른 형태에 의하면,
실리콘 함유막이 형성된 기판을 수용하는 처리실;
대기압 이상의 압력 분위기 하에 있는 상기 처리실 내에 처리액을 공급하는 처리액 공급부; 및
적어도 상기 처리액 공급부를 제어하는 제어부;
를 구비하는 반도체 장치의 제조 장치가 제공된다.
[부기24]
부기23의 반도체 장치의 제조 장치로서, 바람직하게는,
상기 처리액은 과산화수소를 함유한다.
[부기25]
부기23 또는 부기24의 반도체 장치의 제조 장치로서, 바람직하게는,
상기 실리콘 함유막은 실라잔 결합을 포함한다.
[부기26]
부기23 내지 부기25 중 어느 하나의 반도체 장치의 제조 장치로서, 바람직하게는,
상기 실리콘 함유막은 폴리실라잔을 함유한다.
[부기27]
또 다른 형태에 의하면,
기판을 처리하는 복수의 처리실;
대기압 이상의 압력 분위기 하에 있는 적어도 1개의 상기 처리실 내에 처리액을 공급하는 처리액 공급부; 및
적어도 상기 처리액 공급부를 제어하는 제어부;
를 구비하는 반도체 장치의 제조 장치가 제공된다.
[부기28]
부기27의 반도체 장치의 제조 장치로서, 바람직하게는,
복수의 상기 처리실은 상기 기판에 실리콘 함유 재료를 도포하여 실리콘 함유막을 형성하는 제1 처리실;
상기 실리콘 함유막이 형성된 상기 기판에 상기 처리액 공급부에서 상기 처리액을 공급하는 제2 처리실; 및
상기 처리액이 공급된 상기 기판을 건조하는 제3 처리실;
을 구비하는 반도체 장치의 제조 장치.
[부기29]
또 다른 형태에 의하면,
실리콘 함유막을 포함하는 기판을 수용하는 처리실;
대기압 이상의 압력 분위기 하에 있는 상기 처리실에 처리액을 공급하는 처리액 공급부; 및
적어도 상기 처리액 공급부를 제어하는 제어부;
를 구비하는 기판 처리 장치가 제공된다.
[부기30]
또 다른 형태에 의하면,
실리콘 함유막을 포함하는 기판을 처리실 내에 수용한 후, 대기압 이상의 압력 분위기 하에 있는 상기 처리실 내에 처리액 공급부로부터 처리액을 공급하여 상기 실리콘 함유막을 산화하는 산화 공정을 포함하는 기판 처리 방법이 제공된다.
[부기31]
또 다른 형태에 의하면,
기판에 실리콘 함유 재료를 도포하여 실리콘 함유막을 형성하는 제1 처리실;
상기 실리콘 함유막이 형성된 상기 기판에 처리액 공급부로부터 처리액을 공급하는 제2 처리실; 및
상기 처리액이 공급된 상기 기판을 건조하는 제3 처리실;
을 구비하는 반도체 장치의 제조 시스템이 제공된다.
[부기32]
또 다른 형태에 의하면,
실리콘 함유막이 형성된 기판을 처리실 내에 수용하는 공정;
가스 공급부로부터 상기 처리실 내에 가스를 공급하여 상기 처리실 내를 대기압 이상의 압력으로 하는 공정; 및
처리액 공급부로부터 상기 기판에 처리액을 공급하여 상기 실리콘 함유막을 산화하는 산화 공정;
을 포함하는 반도체 장치의 제조 방법이 제공된다.
[부기33]
또 다른 형태에 의하면,
실리콘 함유막이 형성된 기판을 수용하는 처리실;
상기 처리실 내에 가스를 공급하는 가스 공급부;
상기 기판에 처리액을 공급하는 처리액 공급부; 및
상기 기판에 처리액을 공급하면서 상기 처리실 내의 압력이 대기압 이상의 압력이 되도록 상기 처리실 내에 가스를 공급하도록 상기 처리액 공급부와 상기 가스 공급부를 제어하는 제어부;
를 구비하는 반도체 장치의 제조 장치가 제공된다.
[부기34]
가스 공급부로부터 상기 처리실 내에 가스를 공급하여 상기 처리실 내를 대기압 이상의 압력으로 하는 순서; 및
상기 처리실 내에 수용된 실리콘 함유막이 형성된 기판에 처리액 공급부로부터 처리액을 공급하는 순서;
를 컴퓨터에 실행시키기 위한 프로그램이 기록된 기록 매체가 제공된다.
100: 기판 처리 장치 108 내지 113: 처리실
201: 웨이퍼(기판) 220: 처리액 공급관
121: 컨트롤러(제어부)

Claims (17)

  1. 실리콘 함유막이 형성된 기판을 처리실 내에 수용하는 공정;
    가스 공급부로부터 상기 처리실 내에 가스를 공급하여 상기 처리실 내를 대기압 이상의 압력으로 하는 공정; 및
    처리액 공급부로부터 상기 기판에 처리액을 공급하여 상기 실리콘 함유막을 산화하는 산화 공정;
    을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 처리액은 과산화수소를 포함하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 실리콘 함유막은 실라잔 결합을 포함하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 실리콘 함유막은 폴리실라잔을 함유하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 산화 공정 후에 상기 기판을 가열하는 열처리 공정을 포함하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서, 상기 산화 공정 후에 상기 열처리 공정을 실시하는 상기 기판이 포함하는 상기 실리콘 함유막은 OH를 포함하는 반도체 장치의 제조 방법.
  7. 제5항에 있어서, 상기 열처리 공정에서는,
    상기 처리실 내에 수분을 공급하고, 상기 가열부에 의해 상기 처리실 내의 상기 기판을 가열하고, 상기 기판이 소정의 온도에 달한 후, 상기 처리실 내로부터 수분을 제거하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서, 상기 실리콘 함유막을 실리콘 함유 재료를 상기 기판 상에 도포하는 것에 의해 형성하는 도포 공정을 포함하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서, 상기 도포 공정 후에 상기 기판을 가열하여 상기 실리콘 함유막을 경화시키는 경화 공정을 포함하는 반도체 장치의 제조 방법.
  10. 실리콘 함유막이 형성된 기판을 수용하는 처리실;
    상기 처리실 내에 가스를 공급하는 가스 공급부;
    상기 기판에 처리액을 공급하는 처리액 공급부; 및
    상기 기판에 처리액을 공급하면서 상기 처리실 내의 압력이 대기압 이상의 압력이 되도록 상기 처리실 내에 가스를 공급하도록 상기 처리액 공급부와 상기 가스 공급부를 제어하는 제어부;
    를 구비하는 반도체 장치의 제조 장치.
  11. 제10항에 있어서, 상기 처리액은 과산화수소를 함유하는 반도체 장치의 제조 장치.
  12. 제10항에 있어서, 상기 실리콘 함유막은 실라잔 결합을 포함하는 반도체 장치의 제조 장치.
  13. 제10항에 있어서, 상기 실리콘 함유막은 폴리실라잔을 함유하는 반도체 장치의 제조 장치.
  14. 가스 공급부로부터 상기 처리실 내에 가스를 공급하여 상기 처리실 내를 대기압 이상의 압력으로 하는 순서; 및
    상기 처리실 내에 수용된 실리콘 함유막이 형성된 기판에 처리액 공급부로부터 처리액을 공급하는 순서;
    를 컴퓨터에 실행시키기 위한 프로그램이 기록된 기록 매체.
  15. 제14항에 있어서, 상기 실리콘 함유막을 산화하는 순서 다음에 가열부에 의해 상기 처리실 내의 상기 기판을 가열하는 순서를 포함하는 기록 매체.
  16. 제14항에 있어서, 상기 실리콘 함유막을 실리콘 함유 재료를 상기 기판 상에 도포하는 것에 의해 형성하는 순서를 포함하는 기록 매체.
  17. 제16항에 있어서, 상기 기판에 실리콘 함유 재료를 도포하는 순서 다음에 상기 기판을 가열하여 상기 실리콘 함유막을 경화시키는 순서를 포함하는 기록 매체.
KR1020147011330A 2011-11-01 2012-11-01 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 기록 매체 KR101568748B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2011-240144 2011-11-01
JP2011240144 2011-11-01
JPJP-P-2012-073753 2012-03-28
JP2012073753 2012-03-28
PCT/JP2012/078284 WO2013065771A1 (ja) 2011-11-01 2012-11-01 半導体装置の製造方法、半導体装置の製造装置及び記録媒体

Publications (2)

Publication Number Publication Date
KR20140070633A true KR20140070633A (ko) 2014-06-10
KR101568748B1 KR101568748B1 (ko) 2015-11-12

Family

ID=48192109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147011330A KR101568748B1 (ko) 2011-11-01 2012-11-01 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 기록 매체

Country Status (5)

Country Link
US (1) US20140235068A1 (ko)
JP (1) JPWO2013065771A1 (ko)
KR (1) KR101568748B1 (ko)
CN (1) CN103999198B (ko)
WO (1) WO2013065771A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220119346A (ko) * 2016-12-08 2022-08-29 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 열처리 장치

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015045678A (ja) * 2013-08-27 2015-03-12 株式会社リコー 硬化槽
JP6511309B2 (ja) * 2015-03-19 2019-05-15 東京エレクトロン株式会社 基板加熱装置及び基板加熱方法
JP6001131B1 (ja) * 2015-04-28 2016-10-05 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、プログラム
WO2017056188A1 (ja) 2015-09-29 2017-04-06 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び記録媒体
JP6339057B2 (ja) * 2015-09-29 2018-06-06 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、プログラム
KR20180017592A (ko) * 2016-08-10 2018-02-21 삼성전자주식회사 열 탈착 시스템 및 이를 이용한 기판 분석 방법
US10062561B2 (en) * 2016-11-01 2018-08-28 Applied Materials, Inc. High-pressure annealing and reducing wet etch rates
JP6955073B2 (ja) * 2016-12-08 2021-10-27 東京エレクトロン株式会社 熱処理方法及び熱処理装置
US10224224B2 (en) 2017-03-10 2019-03-05 Micromaterials, LLC High pressure wafer processing systems and related methods
WO2018173182A1 (ja) * 2017-03-23 2018-09-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6586433B2 (ja) * 2017-03-30 2019-10-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理方法、基板処理装置、プログラム
CN110546744B (zh) * 2017-04-17 2023-10-20 东京毅力科创株式会社 绝缘膜的成膜方法、绝缘膜的成膜装置及基板处理系统
JP6916662B2 (ja) * 2017-05-12 2021-08-11 株式会社ダイセル シランカップリング剤処理装置、半導体チップ製造ライン、及び半導体ウェハの製造方法
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10847360B2 (en) 2017-05-25 2020-11-24 Applied Materials, Inc. High pressure treatment of silicon nitride film
US10770314B2 (en) 2017-05-31 2020-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, tool, and method of manufacturing
CN110637353A (zh) * 2017-06-02 2019-12-31 应用材料公司 在衬底上沉积的膜的质量改进
KR102574914B1 (ko) 2017-06-02 2023-09-04 어플라이드 머티어리얼스, 인코포레이티드 보론 카바이드 하드마스크의 건식 스트리핑
WO2019036157A1 (en) 2017-08-18 2019-02-21 Applied Materials, Inc. HIGH PRESSURE AND HIGH TEMPERATURE RECOVERY CHAMBER
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
KR102659317B1 (ko) 2017-09-12 2024-04-18 어플라이드 머티어리얼스, 인코포레이티드 보호 배리어 층을 사용하여 반도체 구조들을 제조하기 위한 장치 및 방법들
SG11202000375RA (en) * 2017-09-28 2020-02-27 Kokusai Electric Corp Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
US10643867B2 (en) 2017-11-03 2020-05-05 Applied Materials, Inc. Annealing system and method
SG11202003355QA (en) 2017-11-11 2020-05-28 Micromaterials Llc Gas delivery system for high pressure processing chamber
US10854483B2 (en) 2017-11-16 2020-12-01 Applied Materials, Inc. High pressure steam anneal processing apparatus
WO2019099255A2 (en) 2017-11-17 2019-05-23 Applied Materials, Inc. Condenser system for high pressure processing system
JP7299898B2 (ja) * 2018-01-24 2023-06-28 アプライド マテリアルズ インコーポレイテッド 高圧アニールを用いたシーム修復
JP7239598B2 (ja) 2018-03-09 2023-03-14 アプライド マテリアルズ インコーポレイテッド 金属含有材料の高圧アニーリングプロセス
JP6752249B2 (ja) * 2018-03-27 2020-09-09 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7108830B2 (ja) * 2018-03-30 2022-07-29 パナソニックＩｐマネジメント株式会社 準備計画作成方法および準備計画作成装置
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10566188B2 (en) 2018-05-17 2020-02-18 Applied Materials, Inc. Method to improve film stability
US10704141B2 (en) 2018-06-01 2020-07-07 Applied Materials, Inc. In-situ CVD and ALD coating of chamber to control metal contamination
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
CN112640065A (zh) 2018-10-30 2021-04-09 应用材料公司 用于蚀刻用于半导体应用的结构的方法
CN112996950B (zh) 2018-11-16 2024-04-05 应用材料公司 使用增强扩散工艺的膜沉积
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11302526B2 (en) * 2019-01-14 2022-04-12 Samsung Electronics Co., Ltd. Supercritical drying apparatus and method of drying substrate using the same
JP6783888B2 (ja) * 2019-03-15 2020-11-11 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及び記録媒体
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
JP2022145165A (ja) * 2021-03-19 2022-10-03 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法、および、基板処理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565034A (en) * 1993-10-29 1996-10-15 Tokyo Electron Limited Apparatus for processing substrates having a film formed on a surface of the substrate
JPH0970917A (ja) * 1995-09-07 1997-03-18 Oike Ind Co Ltd 透明ガスバリア性積層体
KR100499171B1 (ko) * 2003-07-21 2005-07-01 삼성전자주식회사 스핀온글래스에 의한 산화실리콘막의 형성방법
US7521378B2 (en) * 2004-07-01 2009-04-21 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification
JP4607613B2 (ja) * 2005-02-09 2011-01-05 株式会社東芝 半導体装置の製造方法
JP5091428B2 (ja) * 2005-06-14 2012-12-05 株式会社東芝 半導体装置の製造方法
JP4950800B2 (ja) * 2006-08-25 2012-06-13 株式会社東芝 半導体装置の製造方法
KR20100082170A (ko) * 2009-01-08 2010-07-16 삼성전자주식회사 실리콘 산화막 패턴 및 소자 분리막 형성 방법
US8528224B2 (en) * 2009-11-12 2013-09-10 Novellus Systems, Inc. Systems and methods for at least partially converting films to silicon oxide and/or improving film quality using ultraviolet curing in steam and densification of films using UV curing in ammonia
US20120177846A1 (en) * 2011-01-07 2012-07-12 Applied Materials, Inc. Radical steam cvd

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220119346A (ko) * 2016-12-08 2022-08-29 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 열처리 장치

Also Published As

Publication number Publication date
CN103999198B (zh) 2016-08-24
CN103999198A (zh) 2014-08-20
US20140235068A1 (en) 2014-08-21
WO2013065771A1 (ja) 2013-05-10
JPWO2013065771A1 (ja) 2015-04-02
KR101568748B1 (ko) 2015-11-12

Similar Documents

Publication Publication Date Title
KR101568748B1 (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 기록 매체
US20220341042A1 (en) Batch curing chamber with gas distribution and individual pumping
KR102268929B1 (ko) 반도체 장치의 제조 방법
JP6000665B2 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
US7972979B2 (en) Substrate processing method and substrate processing apparatus
JP3666751B2 (ja) 絶縁膜の形成方法及び絶縁膜形成システム
KR20070049671A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
KR20200004245A (ko) 선택적으로 막을 형성하는 방법 및 시스템
US20170365459A1 (en) Method for manufacturing semiconductor device and recording medium
KR20160034394A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP2009049316A (ja) 半導体装置の製造方法および基板処理装置
US20230146757A1 (en) Method and apparatus for forming silicon carbide-containing film
JP2012256724A (ja) 基板処理装置及び半導体装置の製造方法
TWI837045B (zh) 具有氣體分佈及個別泵送的批次固化腔室
TWI813375B (zh) 具有氣體分佈及個別泵送的批次固化腔室
US20150284849A1 (en) Low-k films with enhanced crosslinking by uv curing
JP2014187258A (ja) 基板処理装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 4