KR20140064270A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20140064270A
KR20140064270A KR1020120131431A KR20120131431A KR20140064270A KR 20140064270 A KR20140064270 A KR 20140064270A KR 1020120131431 A KR1020120131431 A KR 1020120131431A KR 20120131431 A KR20120131431 A KR 20120131431A KR 20140064270 A KR20140064270 A KR 20140064270A
Authority
KR
South Korea
Prior art keywords
command signal
temperature
bank
signal
voltage
Prior art date
Application number
KR1020120131431A
Other languages
English (en)
Inventor
강길옥
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120131431A priority Critical patent/KR20140064270A/ko
Priority to US13/846,769 priority patent/US9177618B2/en
Publication of KR20140064270A publication Critical patent/KR20140064270A/ko
Priority to US14/872,382 priority patent/US9508412B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Abstract

뱅크, 상기 뱅크의 온도 변화에 따라 전압 레벨이 가변되는 온도 전압을 생성하는 온도 센서, 및 상기 온도 전압의 전압 레벨에 따라 상기 뱅크에 입력되는 신호의 타이밍을 제어하는 타이밍 조절부를 포함한다.

Description

반도체 메모리 장치{Semiconductor Memory Apparatus}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치는 입력된 데이터를 저장하고, 저장된 데이터를 출력하도록 구성된다. 반도체 메모리 장치에서 데이터를 저장하는 영역을 뱅크라 하며, 반도체 메모리 장치는 복수개의 뱅크를 포함하도록 구성된다.
반도체 메모리 장치는 수많은 트랜지스터들로 구성되며, 뱅크 또한 트랜지스터들로 구성된다. 이러한 트랜지스터들은 온도 변화에 민감하게 반응한다. 예를 들어, 온도가 높아질수록 트랜지스터의 문턱전압은 높아지고, 온도가 낮아질수록 트랜지스터의 문턱전압은 낮아진다.
트랜지스터의 문턱 전압이 높아질수록 트랜지스터를 턴온시킬 때 요구되는 전압 레벨이 높아지며, 트랜지스터의 문턱 전압이 낮아질수록 트랜지스터를 턴온시킬 때 요구되는 전압 레벨이 낮아진다.
그러므로, 온도가 높아질수록 트랜지스터를 턴온시킬 전압 레벨이 높아지기 때문에 트랜지스터의 턴온 타이밍이 늦어지게 되고, 온도가 낮아질수록 트랜지스터를 턴온시킬 전압 레벨이 낮아지기 때문에 트랜지스터의 턴온 타이밍이 빨라지게 된다.
온도에 따라 트랜지스터들의 턴온 타이밍이 변하면, 트랜지스터들로 구성된 반도체 메모리 장치 또한 응답 특성이 변하게 된다.
일반적으로 반도체 메모리 장치는 도 1에 도시된 바와 같이, 제 1 내지 제 4 뱅크(10~40), 및 신호 전달부(50)를 포함한다.
상기 제 1 뱅크(10)는 제 1 명령 신호(CMD_1)에 응답하여 동작한다.
상기 제 2 뱅크(20)는 제 2 명령 신호(CMD_2)에 응답하여 동작한다.
상기 제 3 뱅크(30)는 제 3 명령 신호(CMD_3)에 응답하여 동작한다.
상기 제 4 뱅크(40)는 제 4 명령 신호(CMD_4)에 응답하여 동작한다.
상기 신호 전달부(50)는 제 1 및 제 2 뱅크 선택 신호(BANK_sel<0:1>)에 응답하여 내부 명령 신호(CMD_internal)를 상기 제 1 내지 제 4 명령 신호(CMD_1~CMD_4) 중 하나의 신호로서 출력한다. 예를 들어, 상기 신호 전달부(50)는 상기 제 1 및 제 2 뱅크 선택 신호(BANK_sel<0:1>)가 모두 로우 레벨일 경우 상기 내부 명령 신호(CMD_internal)를 상기 제 1 명령 신호(CMD_1)로서 출력한다. 상기 신호 전달부(50)는 상기 제 1 뱅크 선택 신호(BANK_sel<0>)가 하이 레벨이고 상기 제 2 뱅크 선택 신호(BANK_sel<1>)가 로우 레벨이면 상기 내부 명령 신호(CMD_internal)를 상기 제 2 명령 신호(CMD_2)로서 출력한다. 상기 신호 전달부(50)는 상기 제 1뱅크 선택 신호(BANK_sel<0>)가 로우 레벨이고, 상기 제 2 뱅크 선택 신호(BANK_sel<1>)가 하이 레벨일 경우 상기 내부 명령 신호(CMD_internal)를 상기 제 3 명령 신호(CMD_3)로서 출력한다. 상기 신호 전달부(50)는 상기 제 1 및 제 2 뱅크 선택 신호(BANK_sel<0:1>)가 모두 하이 레벨일 경우 상기 내부 명령 신호(CMD_internal)를 상기 제 4 명령 신호(CMD_4)로서 출력한다.
만약, 상기 내부 명령 신호(CMD_internal)가 액티브 신호라면 상기 제 1 내지 제 4 뱅크(10~40) 중 하나의 뱅크는 활성화된다. 또한 상기 내부 명령 신호(CMD_internal)가 리드 신호 또는 라이트 신호라면 상기 제 1 내지 제 4 뱅크(10~40) 중 하나의 뱅크는 리드 동작 또는 라이트 동작을 수행한다.
상기 제 1 내지 제 4 뱅크(10~40)는 각각 상기 내부 명령 신호(CMD_internal)에 따른 동작을 수행할 수 있고, 보다 많이 동작하는 뱅크는 덜 동작하는 뱅크보다 온도가 높을 수 있다.
각 뱅크의 온도가 달라지면 응답 속도 또한 변하므로, 각 뱅크의 동작 타이밍이 변하고, 각 뱅크는 서로 다른 타이밍에 신호들을 입출력하게 된다.
따라서, 각 뱅크 별로 출력되는 신호들의 출력 타이밍이 변하면 내부 회로들 간의 신호의 미스 매치(miss match)가 발생할 수 있고, 이러한 현상은 반도체 메모리 장치의 오동작을 유발시킬 수 있다.
본 발명은 각 뱅크의 온도에 따라 각 뱅크에 입력되는 신호의 타이밍을 제어할 수 있는 반도체 메모리 장치를 제공한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 뱅크, 상기 뱅크의 온도 변화에 따라 전압 레벨이 가변되는 온도 전압을 생성하는 온도 센서, 및 상기 온도 전압의 전압 레벨에 따라 상기 뱅크에 입력되는 신호의 타이밍을 제어하는 타이밍 조절부를 포함한다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치는 제 1 명령 신호에 응답하여 동작하는 제 1 뱅크, 제 2 명령 신호에 응답하여 동작하는 제 2 뱅크, 상기 제 1 뱅크의 온도 변화에 따라 제 1 온도 전압을 생성하는 제 1 온도 센서, 상기 제 2 뱅크의 온도 변화에 따라 제 2 온도 전압을 생성하는 제 2 온도 센서, 뱅크 선택 신호에 응답하여 내부 명령 신호를 제 1 예비 명령 신호 또는 제 2 예비 명령 신호로서 출력하는 신호 전달부, 및 상기 제 1 및 제 2 온도 전압의 전압 레벨에 따라 상기 제 1 및 제 2 예비 명령 신호를 지연시켜 상기 제 1 및 제 2 명령 신호로서 출력하는 타이밍 조절부를 포함한다.
본 발명에 따른 반도체 메모리 장치는 각 뱅크의 온도에 따라 각 뱅크에 입력되는 신호의 타이밍을 제어함으로써, 각 뱅크 별로 출력되는 신호들의 출력 타이밍이 온도에 따라 변하는 것을 방지하여 내부 회로들 간에 입출력되는 신호의 미스 매치(miss match)를 해결할 수 있다.
도 1은 일반적인 반도체 메모리 장치의 구성도,
도2는 본 발명의 실시예에 따른 반도체 메모리 장치의 구성도,
도 3은 도 2의 제 1 온도 센서의 구성도,
도 4는 도 2의 타이밍 조절부의 구성도,
도 5는 본 발명의 실시예에 따른 반도체 메모리 장치를 설명하기 위한 그래프이다.
본 발명의 실시예에 따른 반도체 메모리 장치는 도 2에 도시된 바와 같이, 제 1 내지 제 4 뱅크(100, 200, 300, 400), 신호 전달부(500), 제 1 내지 제 4 온도 센서(600, 700, 800, 900), 및 타이밍 조절부(1000)를 포함한다.
상기 제 1 뱅크(100)는 제 1 명령 신호(CMD_1)에 응답하여 동작한다.
상기 제 2 뱅크(200)는 제 2 명령 신호(CMD_2)에 응답하여 동작한다.
상기 제 3 뱅크(300)는 제 3 명령 신호(CMD_3)에 응답하여 동작한다.
상기 제 4 뱅크(400)는 제 4 명령 신호(CMD_4)에 응답하여 동작한다. 이때, 상기 제 1 내지 제 4 뱅크(100~400)가 입력받는 상기 제 1 내지 제 4 명령 신호(CMD_1~CMD_4)는 액티브 신호 또는 리드 신호 또는 라이트 신호 또는 리프레쉬 신호등 뱅크가 입력 받을 수 있는 모든 명령 신호일 수 있다.
상기 신호 전달부(500)는 제 1 및 제 2 뱅크 선택 신호(BANK_sel<0:1>)에 응답하여 내부 명령 신호(CMD_internal)를 제 1 내지 제 4 예비 명령 신호(CMD_pre1~CMD_pre4) 중 하나의 신호로서 출력한다. 예를 들어, 상기 신호 전달부(500)는 상기 제 1 및 제 2 뱅크 선택 신호(BANK_sel<0:1>)가 모두 로우 레벨일 경우 상기 내부 명령 신호(CMD_internal)를 상기 제 1 예비 명령 신호(CMD_pre1)로서 출력한다. 상기 신호 전달부(500)는 상기 제 1 뱅크 선택 신호(BANK_sel<0>)가 하이 레벨이고 상기 제 2 뱅크 선택 신호(BANK_sel<1>)가 로우 레벨이면 상기 내부 명령 신호(CMD_internal)를 상기 제 2 예비 명령 신호(CMD_pre2)로서 출력한다. 상기 신호 전달부(500)는 상기 제 1뱅크 선택 신호(BANK_sel<0>)가 로우 레벨이고, 상기 제 2 뱅크 선택 신호(BANK_sel<1>)가 하이 레벨일 경우 상기 내부 명령 신호(CMD_internal)를 상기 제 3 예비 명령 신호(CMD_pre3)로서 출력한다. 상기 신호 전달부(500)는 상기 제 1 및 제 2 뱅크 선택 신호(BANK_sel<0:1>)가 모두 하이 레벨일 경우 상기 내부 명령 신호(CMD_internal)를 상기 제 4 예비 명령 신호(CMD_pre4)로서 출력한다.
상기 제 1 온도 센서(600)는 상기 제 1 뱅크(100)의 온도 변화에 따라 제 1 온도 전압(TEM_1)을 생성한다. 예를 들어, 상기 제 1 온도 센서(600)는 상기 제 1 뱅크(100)의 온도가 상승할수록 전압 레벨이 높아지는 상기 제 1 온도 전압(TEM_1)을 생성한다.
상기 제 2 온도 센서(700)는 상기 제 2 뱅크(200)의 온도 변화에 따라 제 2 온도 전압(TEM_2)을 생성한다. 예를 들어, 상기 제 2 온도 센서(700)는 상기 제 2 뱅크(200)의 온도가 상승할수록 전압 레벨이 높아지는 상기 제 2 온도 전압(TEM_2)을 생성한다.
상기 제 3 온도 센서(800)는 상기 제 3 뱅크(300)의 온도 변화에 따라 제 3 온도 전압(TEM_3)을 생성한다. 예를 들어, 상기 제 3 온도 센서(800)는 상기 제 3 뱅크(300)의 온도가 상승할수록 전압 레벨이 높아지는 상기 제 3 온도 전압(TEM_3)을 생성한다.
상기 제 4 온도 센서(900)는 상기 제 4 뱅크(400)의 온도 변화에 따라 제 4 온도 전압(TEM_4)을 생성한다. 예를 들어, 상기 제 4 온도 센서(900)는 상기 제 4 뱅크(400)의 온도가 상승할수록 전압 레벨이 높아지는 상기 제 4 온도 전압(TEM_4)을 생성한다.
상기 제 1 내지 제 4 온도 센서(600~900)는 배치되는 위치만 다를 뿐, 동일하게 구성될 수 있다. 그러므로 상기 제 1 온도 센서(600)의 구성을 설명함으로써, 나머지 온도 센서(700~900)의 구성 설명을 대신한다.
상기 제 1 온도 센서(600)는 도 3에 도시된 바와 같이, 트랜지스터(N1), 및 저항 소자(R1)를 포함한다. 상기 트랜지스터(N1)는 드레인에 외부 전압(VDD)을 인가 받고, 게이트에 자신의 드레인이 연결된다. 상기 저항 소자(R1)는 일단에 상기 트랜지스터(N1)의 소오스가 연결되며, 타단에 접지단(VSS)이 연결된다. 이때, 상기 트랜지스터(N1)의 게이트와 드레인이 연결된 노드에서 상기 제 1 온도 전압(TEM_1)이 출력된다.
상기 제 1 온도 센서(600)의 동작을 설명하면 다음과 같다.
상기 트랜지스터(N1)는 게이트와 드레인에 동일한 전압(VDD)을 인가 받아 소오스로부터 전류를 상기 저항 소자(R1)에 전달하며, 상기 저항 소자(R1)는 접지단(VSS)으로 전류를 흘린다. 이때, 온도가 상승하여 상기 트랜지스터(N1)의 문턱 전압이 높아지면 상기 트랜지스터(N1)로부터 상기 저항 소자(R1)에 전달되는 전류의 양이 적어진다. 상기 트랜지스터(N1)가 상기 저항 소자(R1)로 흘리는 전류가 적어지면 상기 트랜지스터(N1)의 드레인과 소오스가 연결된 노드의 전압 레벨은 온도가 낮을 때보다 높아진다. 또한, 온도가 하강하여 상기 트랜지스터(N1)의 문턱 전압이 낮아지면 상기 트랜지스터(N1)로부터 상기 저항 소자(R1)에 전달되는 전류의 양이 많아진다. 상기 트랜지스터(N1)가 상기 저항 소자(R1)로 흘리는 전류의 양이 많아지면 상기 트랜지스터(N1)의 드레인과 소오스가 연결된 노드의 전압 레벨은 온도가 높을 때보다 낮아진다.
결국, 상기 온도 센서(600)는 온도가 상승할수록 높은 전압 레벨을 갖는 상기 제 1 온도 전압(TEM_1)을 생성한다.
상기 타이밍 조절부(1000)는 상기 제 1 내지 제 4 온도 전압(TEM_1~TEM_4)의 전압 레벨에 따라 상기 제 1 내지 제 4 예비 명령 신호(CMD_pre1~CMD_pre4)를 지연시켜 상기 제 1 내지 제 4 명령 신호(CMD_1~CMD_4)로서 출력한다. 예를 들어, 상기 타이밍 조절부(1000)는 상기 제 1 온도 전압(TEM_1)의 전압 레벨에 따라 상기 제 1 예비 명령 신호(CMD_pre1)의 지연 여부를 결정하고, 지연 여부가 결정된 상기 제 1 예비 명령 신호(CMD_pre1)를 상기 제 1 명령 신호(CMD_1)로서 출력한다. 상기 타이밍 조절부(1000)는 상기 제 2 온도 전압(TEM_2)의 전압 레벨에 따라 상기 제 2 예비 명령 신호(CMD_pre2)의 지연 여부를 결정하고, 지연 여부가 결정된 상기 제 2예비 명령 신호(CMD_pre2)를 상기 제 2 명령 신호(CMD_2)로서 출력한다. 상기 타이밍 조절부(1000)는 상기 제 3 온도 전압(TEM_3)의 전압 레벨에 따라 상기 제 3 예비 명령 신호(CMD_pre3)의 지연 여부를 결정하고, 지연 여부가 결정된 상기 제 3 예비 명령 신호(CMD_pre3)를 상기 제 3 명령 신호(CMD_3)로서 출력한다. 상기 타이밍 조절부(1000)는 상기 제 4 온도 전압(TEM_4)의 전압 레벨에 따라 상기 제 4 예비 명령 신호(CMD_pre4)의 지연 여부를 결정하고, 지연 여부가 결정된 상기 제 4 예비 명령 신호(CMD_pre4)를 상기 제 4 명령 신호(CMD_4)로서 출력한다.
상기 타이밍 조절부(1000)는 도 4에 도시된 바와 같이, 비교 신호 생성부(1100), 및 출력 타이밍 제어부(1200)를 포함한다.
상기 비교 신호 생성부(1100)는 온도 변화와는 무관하게 일정한 전압 레벨을 갖는 기준 전압(Vref)과 상기 제 1 내지 제 4 온도 전압(TEM_1~TEM_4)의 전압 레벨을 각각 비교하여 제 1 내지 제 4 비교 신호(com_1~com_4)를 생성한다.
상기 비교 신호 생성부(1100)는 제 1 내지 제 4 비교부(1110~1140)를 포함한다. 상기 제 1 비교부(1110)는 상기 기준 전압(Vref)과 상기 제 1 온도 전압(TEM_1)의 전압 레벨을 비교하여 상기 제 1 비교 신호(com_1)를 생성한다. 상기 제 2 비교부(1120)는 상기 기준 전압(Vref)과 상기 제 2 온도 전압(TEM_2)의 전압 레벨을 비교하여 상기 제 2 비교 신호(com_2)를 생성한다. 상기 제 3 비교부(1130)는 상기 기준 전압(Vref)과 상기 제 3 온도 전압(TEM_3)의 전압 레벨을 비교하여 상기 제 3 비교 신호(com_3)를 생성한다. 상기 제 4 비교부(1140)는 상기 기준 전압(Vref)과 상기 제 4 온도 전압(TEM_4)의 전압 레벨을 비교하여 상기 제 4 비교 신호(com_4)를 생성한다.
상기 출력 타이밍 제어부(1200)는 상기 제 1 비교 신호(com_1)에 응답하여 상기 제 1 예비 명령 신호(CMD_pre1)의 지연 여부를 결정하고, 지연 여부가 결정된 상기 제 1 예비 명령 신호(CMD_pre1)를 상기 제 1 명령 신호(CMD_1)로서 출력한다. 상기 출력 타이밍 제어부(1200)는 상기 제 2 비교 신호(com_2)에 응답하여 상기 제 2 예비 명령 신호(CMD_pre2)의 지연 여부를 결정하고, 지연 여부가 결정된 상기 제 2 예비 명령 신호(CMD_pre2)를 상기 제 2 명령 신호(CMD_2)로서 출력한다. 상기 출력 타이밍 제어부(1200)는 상기 제 3 비교 신호(com_3)에 응답하여 상기 제 3 예비 명령 신호(CMD_pre3)의 지연 여부를 결정하고, 지연 여부가 결정된 상기 제 3 예비 명령 신호(CMD_pre3)를 상기 제 3 명령 신호(CMD_3)로서 출력한다. 상기 출력 타이밍 제어부(1200)는 상기 제 4 비교 신호(com_4)에 응답하여 상기 제 4 예비 명령 신호(CMD_pre4)의 지연 여부를 결정하고, 지연 여부가 결정된 상기 제 4 예비 명령 신호(CMD_pre4)를 상기 제 4 명령 신호(CMD_4)로서 출력한다.
상기 출력 타이밍 제어부(1200)는 제 1 내지 제 4 명령 신호 출력부(1210~1240)를 포함한다.
상기 제 1 명령 신호 출력부(1210)는 상기 제 1 비교 신호(com_1)에 응답하여 상기 제 1 예비 명령 신호(CMD_pre1)의 지연 여부를 결정하고, 지연 여부가 결정된 상기 제 1 예비 명령 신호(CMD_pre1)를 상기 제 1 명령 신호(CMD_1)로서 출력한다.
상기 제 1 명령 신호 출력부(1210)는 제 1 지연부(1211), 및 제 1 멀티 플렉서(1212)를 포함한다. 상기 제 1 지연부(1211)는 상기 제 1 예비 명령 신호(CMD_pre1)를 지연시킨다. 상기 제 1 멀티 플렉서(1212)는 상기 제 1 비교 신호(com_1)에 응답하여 상기 제 1 예비 명령 신호(CMD_pre1)를 상기 제 1 명령 신호(CMD_1)로서 출력하거나, 상기 제 1 지연부(1212)의 출력 신호를 상기 제 1 명령 신호(CMD_1)로서 출력한다.
상기 제 2 명령 신호 출력부(1220)는 상기 제 2 비교 신호(com_2)에 응답하여 상기 제 2 예비 명령 신호(CMD_pre2)의 지연 여부를 결정하고, 지연 여부가 결정된 상기 제 2 예비 명령 신호(CMD_pre2)를 상기 제 2 명령 신호(CMD_2)로서 출력한다.
상기 제 2 명령 신호 출력부(1220)는 제 1 지연부(1221), 및 제 1 멀티 플렉서(1222)를 포함한다. 상기 제 2 지연부(1221)는 상기 제 2 예비 명령 신호(CMD_pre2)를 지연시킨다. 상기 제 2 멀티 플렉서(1222)는 상기 제 2 비교 신호(com_2)에 응답하여 상기 제 2 예비 명령 신호(CMD_pre2)를 상기 제 2 명령 신호(CMD_2)로서 출력하거나, 상기 제 2 지연부(1222)의 출력 신호를 상기 제 2 명령 신호(CMD_2)로서 출력한다.
상기 제 3 명령 신호 출력부(1230)는 상기 제 3 비교 신호(com_3)에 응답하여 상기 제 3 예비 명령 신호(CMD_pre3)의 지연 여부를 결정하고, 지연 여부가 결정된 상기 제 3 예비 명령 신호(CMD_pre3)를 상기 제 3 명령 신호(CMD_3)로서 출력한다.
상기 제 3 명령 신호 출력부(1230)는 제 3 지연부(1231), 및 제 3 멀티 플렉서(1232)를 포함한다. 상기 제 3 지연부(1231)는 상기 제 3 예비 명령 신호(CMD_pre3)를 지연시킨다. 상기 제 3 멀티 플렉서(1232)는 상기 제 3 비교 신호(com_3)에 응답하여 상기 제 3 예비 명령 신호(CMD_pre3)를 상기 제 3 명령 신호(CMD_3)로서 출력하거나, 상기 제 3 지연부(1232)의 출력 신호를 상기 제 3 명령 신호(CMD_3)로서 출력한다.
상기 제 4 명령 신호 출력부(1240)는 상기 제 4 비교 신호(com_4)에 응답하여 상기 제 4 예비 명령 신호(CMD_pre4)의 지연 여부를 결정하고, 지연 여부가 결정된 상기 제 4 예비 명령 신호(CMD_pre4)를 상기 제 4 명령 신호(CMD_4)로서 출력한다.
상기 제 4 명령 신호 출력부(1240)는 제 4 지연부(1241), 및 제 4 멀티 플렉서(1242)를 포함한다. 상기 제 4 지연부(1241)는 상기 제 4 예비 명령 신호(CMD_pre4)를 지연시킨다. 상기 제 4 멀티 플렉서(1242)는 상기 제 4 비교 신호(com_4)에 응답하여 상기 제 4 예비 명령 신호(CMD_pre4)를 상기 제 4 명령 신호(CMD_4)로서 출력하거나, 상기 제 4 지연부(1242)의 출력 신호를 상기 제 4 명령 신호(CMD_4)로서 출력한다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 메모리 장치의 동작을 도 5를 참조하여 설명하면 다음과 같다.
도 2의 제 1 내지 제 4 온도 센서(600, 700, 800, 900)는 온도가 높아질수록 전압 레벨이 높아지는 제 1 내지 제 4 온도 전압(TEM_1, TEM_2, TEM_3, TEM_4)을 생성한다.
도 4의 제 1 내지 제 4 비교부(1110, 1120, 1130, 1140)는 상기 제 1 내지 제 4 온도 전압(TEM_1, TEM_2, TEM_3, TEM_4) 각각과 기준 전압(Vref)의 전압 레벨을 비교하여 제 1 내지 제 4 비교 신호(com_1, com_2, com_3, com_4)를 생성한다.
도 5에 도시된 바와 같이, 상기 기준 전압(Vref)은 온도 변화와는 무관하게 일정한 전압 레벨을 갖는 전압이다. 이러한 상기 기준 전압(Vref)과 상기 제 1 온도 전압(TEM_1)의 전압 레벨을 비교함으로써, 도 2의 제 1 뱅크(100)의 온도가 설정된 온도 이상인지 이하인지를 알 수 있다.
상기 제 1 비교부(1110)는 상기 제 1 온도 전압(TEM_1)의 전압 레벨이 상기 기준 전압(Vref)의 전압 레벨보다 낮으면 상기 제 1 비교 신호(com_1)를 디스에이블시킨다. 한편, 상기 제 1 비교부(1110)는 상기 제 1 온도 전압(TEM_1)의 전압 레벨이 상기 기준 전압(Vref)의 전압 레벨보다 높으면 상기 제 1 비교 신호(com_1)를 인에이블시킨다. 즉, 상기 제 1 비교 신호(com_1)가 디스에이블되었을 경우 상기 제 1뱅크(100)는 설정된 온도 이하이며, 상기 제 1 비교 신호(com_2)가 인에이블되었을 경우 상기 제 1 뱅크(100)는 설정된 온도 이상이다.
상기 제 2 내지 제 4 온도 센서(700, 800, 900) 또한 상기 제 1 온도 센서(600)와 동일하게 구성되므로, 상기 제 2 내지 제 4 온도 전압(TEM_2, TEM_3, TEM_4) 역시 상기 제 1 온도 전압(TEM_1)과 마찬가지로 온도가 높아질수록 전압 레벨이 높아진다.
상기 제 2 내지 제 4 비교부(1120, 1130, 1140)는 상기 제 1 비교부(1110)과 동일하게 구성되고, 상기 제 2 비교부(1120)는 상기 제 2 온도 전압(TEM_2)과 상기 기준 전압(Vref)의 전압 레벨을 비교하며, 상기 제 3 비교부(1130)는 상기 제 3 온도 전압(TEM_3)과 상기 기준 전압(Vref)의 전압 레벨을 비교하고, 상기 제 4 비교부(1140)는 상기 제 4 온도 전압(TEM_4)과 상기 기준 전압(Vref)의 전압 레벨을 비교한다.
그러므로, 상기 제 2 내지 제 4 비교 신호(com_2, com_3, com_4)가 디스에이블되었다는 것은 상기 제 2 내지 제 4 뱅크(200, 300, 400)가 설정된 온도이하라는 것이다. 또한 상기 제 2 내지 제 4 비교 신호(com_2, com_3, com_4)가 인에이블되었다는 것은 상기 제 2 내지 제 4 뱅크(200, 300, 400)가 설정된 온도이상이라는 것이다.
이러한 상기 제 1 내지 제 4 비교 신호(com_1, com_2, com_3, com_4)에 응답하여 각 뱅크(100, 200, 300, 400)에 입력되는 신호의 지연 여부를 결정하고, 결정된 지연 여부에 따라 각 뱅크(100, 200, 300, 400)에 입력되는 각 명령 신호(CMD_1~CMD_4)의 입력 타이밍이 조절된다.
예를 들어 설명하면, 내부 명령 신호(CMD_internal)가 제 1 명령 신호(CMD_1)로서 상기 제 1 뱅크(100)에 입력될 경우, 상기 제 1 비교 신호(com_1)가 인에이블되면 상기 내부 명령 신호(CMD_internal)는 지연되어 상기 제 1 명령 신호(CMD_1)로서 상기 제 1 뱅크(100)에 입력된다. 한편, 상기 내부 명령 신호(CMD_internal)가 상기 제 1 명령 신호(CMD_1)로서 상기 제 1 뱅크(100)에 입력될 경우, 상기 제 1 비교 신호(com_1)가 디스에이블되면 상기 내부 명령 신호(CMD_internal)는 지연되지 않고 상기 제 1 명령 신호(CMD_1)로서 상기 제 1 뱅크(100)에 입력된다.
상기 내부 명령 신호(CMD_internal)가 제 2 명령 신호(CMD_2)로서 상기 제 2 뱅크(200)에 입력될 경우, 상기 제 2 비교 신호(com_2)가 인에이블되면 상기 내부 명령 신호(CMD_internal)는 지연되어 상기 제 2 명령 신호(CMD_2)로서 상기 제 2 뱅크(200)에 입력된다. 한편, 상기 내부 명령 신호(CMD_internal)가 상기 제 2 명령 신호(CMD_2)로서 상기 제 2 뱅크(200)에 입력될 경우, 상기 제 2 비교 신호(com_2)가 디스에이블되면 상기 내부 명령 신호(CMD_internal)는 지연되지 않고 상기 제 2 명령 신호(CMD_1)로서 상기 제 2 뱅크(200)에 입력된다.
상기 내부 명령 신호(CMD_internal)가 제 3 명령 신호(CMD_3)로서 상기 제 3 뱅크(300)에 입력될 경우, 상기 제 3 비교 신호(com_3)가 인에이블되면 상기 내부 명령 신호(CMD_internal)는 지연되어 상기 제 3 명령 신호(CMD_3)로서 상기 제 3 뱅크(300)에 입력된다. 한편, 상기 내부 명령 신호(CMD_internal)가 상기 제 3 명령 신호(CMD_3)로서 상기 제 3 뱅크(300)에 입력될 경우, 상기 제 3 비교 신호(com_3)가 디스에이블되면 상기 내부 명령 신호(CMD_internal)는 지연되지 않고 상기 제 3 명령 신호(CMD_3)로서 상기 제 3 뱅크(300)에 입력된다.
상기 내부 명령 신호(CMD_internal)가 제 4 명령 신호(CMD_4)로서 상기 제 4 뱅크(400)에 입력될 경우, 상기 제 4 비교 신호(com_4)가 인에이블되면 상기 내부 명령 신호(CMD_internal)는 지연되어 상기 제 4 명령 신호(CMD_4)로서 상기 제 4 뱅크(400)에 입력된다. 한편, 상기 내부 명령 신호(CMD_internal)가 상기 제 4 명령 신호(CMD_4)로서 상기 제 4 뱅크(400)에 입력될 경우, 상기 제 4 비교 신호(com_4)가 디스에이블되면 상기 내부 명령 신호(CMD_internal)는 지연되지 않고 상기 제 4 명령 신호(CMD_4)로서 상기 제 4 뱅크(400)에 입력된다.
본 발명의 실시예에 따른 반도체 메모리 장치는 각 뱅크의 온도에 따라 각 뱅크에 입력되는 신호의 입력 타이밍을 조절할 수 있다. 그러므로, 본 발명의 실시예에 따른 반도체 메모리 장치는 각 뱅크 별로 출력되는 신호들의 출력 타이밍이 온도에 따라 변하는 것을 방지하여 내부 회로들 간에 입출력되는 신호의 미스 매치(miss match)를 해결할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (11)

  1. 뱅크;
    상기 뱅크의 온도 변화에 따라 전압 레벨이 가변되는 온도 전압을 생성하는 온도 센서; 및
    상기 온도 전압의 전압 레벨에 따라 상기 뱅크에 입력되는 신호의 타이밍을 제어하는 타이밍 조절부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 온도 센서는
    상기 뱅크의 온도가 상승할수록 전압 레벨이 높아지는 상기 온도 전압을 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 타이밍 조절부는
    상기 온도 전압의 전압 레벨에 따라 상기 뱅크에 입력되는 신호의 지연 여부를 결정하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 타이밍 조절부는
    전압 레벨이 일정한 기준 전압과 상기 온도 전압의 전압 레벨을 비교하여 비교 신호를 생성하는 비교부,
    상기 신호를 지연시키는 지연부; 및
    상기 비교 신호에 응답하여 상기 신호를 상기 뱅크로 출력하거나 상기 지연부의 출력을 상기 뱅크로 출력하는 스위치를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 1 명령 신호에 응답하여 동작하는 제 1 뱅크;
    제 2 명령 신호에 응답하여 동작하는 제 2 뱅크;
    상기 제 1 뱅크의 온도 변화에 따라 제 1 온도 전압을 생성하는 제 1 온도 센서;
    상기 제 2 뱅크의 온도 변화에 따라 제 2 온도 전압을 생성하는 제 2 온도 센서;
    뱅크 선택 신호에 응답하여 내부 명령 신호를 제 1 예비 명령 신호 또는 제 2 예비 명령 신호로서 출력하는 신호 전달부; 및
    상기 제 1 및 제 2 온도 전압의 전압 레벨에 따라 상기 제 1 및 제 2 예비 명령 신호를 지연시켜 상기 제 1 및 제 2 명령 신호로서 출력하는 타이밍 조절부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 5 항에 있어서,
    상기 제1 온도 센서는
    상기 제 1 뱅크의 온도가 상승할수록 전압 레벨이 높아지는 상기 제 1 온도 전압을 생성하고,
    상기 제 2 온도 센서는
    상기 제 2 뱅크의 온도가 상승할수록 전압 레벨이 높아지는 제 2 온도 전압을 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제 5 항에 있어서,
    상기 타이밍 조절부는
    상기 제 1 온도 전압의 전압 레벨에 따라 상기 제 1 예비 명령 신호의 지연 여부를 결정하고, 지연 여부가 결정된 상기 제 1 예비 명령 신호를 상기 제 1 명령 신호로서 출력하며,
    상기 제 2 온도 전압의 전압 레벨에 따라 상기 제 2 예비 명령 신호의 지연 여부를 결정하고, 지연 여부가 결정된 상기 제 2 예비 명령 신호를 상기 제 2 명령 신호로서 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제 7 항에 있어서,
    상기 타이밍 조절부는
    온도 변화와는 무관하게 전압 레벨이 일정한 기준 전압과 상기 제 1 및 제 2 온도 전압의 전압 레벨을 각각 비교하여 제 1 비교 신호, 및 제 2 비교 신호를 생성하는 비교 신호 생성부,
    상기 제 1 비교 신호에 응답하여 상기 제 1 예비 명령 신호의 지연 여부를 결정하고, 지연 여부가 결정된 상기 제 1 예비 명령 신호를 상기 제 1 명령 신호로서 출력하며, 상기 제 2 비교 신호에 응답하여 상기 제 2 예비 명령 신호의 지연 여부를 결정하고, 지연 연부가 결정된 상기 제 2 예비 명령 신호를 상기 제 2 명령 신호로서 출력하는 출력 타이밍 제어부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제 8 항에 있어서,
    상기 비교 신호 생성부는
    상기 기준 전압과 상기 제 1 온도 전압의 전압 레벨을 비교하여 상기 제 1 비교 신호를 생성하는 제 1 비교부, 및
    상기 기준 전압과 상기 제 2 온도 전압의 전압 레벨을 비교하여 상기 제 2 비교 신호를 생성하는 제 2 비교부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제 8 항에 있어서,
    상기 출력 타이밍 제어부는
    상기 제 1 비교 신호에 응답하여 상기 제 1 예비 명령 신호의 지연 여부를 결정하고, 지연 여부가 결정된 상기 제 1 예비 명령 신호를 상기 제 1 명령 신호로서 출력하는 제 1 명령 신호 출력 제어부, 및
    상기 제 2 비교 신호에 응답하여 상기 제 2 예비 명령 신호의 지연 여부를 결정하고, 지연 연부가 결정된 상기 제 2 예비 명령 신호를 상기 제 2 명령 신호로서 출력하는 제 2 명령 신호 출력 제어부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 제 10 항에 있어서,
    상기 제 1 명령 신호 출력 제어부는
    상기 제 1예비 명령 신호를 지연시켜 출력하는 제 1 지연부, 및
    상기 제 1 비교 신호에 응답하여 상기 제 1 예비 명령 신호를 상기 제 1 명령 신호로서 출력하거나 상기 제 1 지연부의 출력 신호를 상기 제 1 명령 신호로서 출력하는 제 1 멀티 플렉서를 포함하며,
    상기 제 2 명령 신호 출력 제어부는
    상기 제 2 예비 명령 신호를 지연시켜 출력하는 제2 지연부, 및
    상기 제 2 비교 신호에 응답하여 상기 제 2 예비 명령 신호를 상기 제 2 명령 신호로서 출력하거나 상기 제 2 지연부의 출력 신호를 상기 제 2 명령 신호로서 출력하는 제 2 멀티 플렉서를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
KR1020120131431A 2012-11-20 2012-11-20 반도체 메모리 장치 KR20140064270A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120131431A KR20140064270A (ko) 2012-11-20 2012-11-20 반도체 메모리 장치
US13/846,769 US9177618B2 (en) 2012-11-20 2013-03-18 Semiconductor memory apparatus
US14/872,382 US9508412B2 (en) 2012-11-20 2015-10-01 Semiconductor memory apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120131431A KR20140064270A (ko) 2012-11-20 2012-11-20 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20140064270A true KR20140064270A (ko) 2014-05-28

Family

ID=50727809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120131431A KR20140064270A (ko) 2012-11-20 2012-11-20 반도체 메모리 장치

Country Status (2)

Country Link
US (2) US9177618B2 (ko)
KR (1) KR20140064270A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102159119B1 (ko) * 2014-05-21 2020-09-23 에스케이하이닉스 주식회사 반도체 메모리 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100378683B1 (ko) * 2000-12-20 2003-04-07 주식회사 하이닉스반도체 반도체 메모리 장치
US6853259B2 (en) * 2001-08-15 2005-02-08 Gallitzin Allegheny Llc Ring oscillator dynamic adjustments for auto calibration
US6762961B2 (en) * 2002-04-16 2004-07-13 Sun Microsystems, Inc. Variable delay compensation for data-dependent mismatch in characteristic of opposing devices of a sense amplifier
US7015960B2 (en) * 2003-03-18 2006-03-21 Candela Microsystems, Inc. Image sensor that uses a temperature sensor to compensate for dark current
KR100576454B1 (ko) * 2004-03-22 2006-05-08 주식회사 하이닉스반도체 뱅크 선택이 가능한 병렬 테스트 회로 및 그 병렬 테스트방법
KR100546416B1 (ko) 2004-07-08 2006-01-26 삼성전자주식회사 다수개의 온도 감지기들을 구비하는 반도체 장치 및 이를이용한 반도체 장치 제어방법
DE102004047376A1 (de) * 2004-09-29 2006-04-06 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Dielektrisch behinderte Entladungslampe mit steckbaren Elektroden
US7275164B2 (en) * 2005-01-31 2007-09-25 International Business Machines Corporation System and method for fencing any one of the plurality of voltage islands using a lookup table including AC and DC components for each functional block of the voltage islands
JP2008033209A (ja) * 2005-09-28 2008-02-14 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
US8049145B1 (en) * 2006-04-19 2011-11-01 Agerson Rall Group, L.L.C. Semiconductor device having variable parameter selection based on temperature and test method
KR100845772B1 (ko) 2006-06-09 2008-07-14 주식회사 하이닉스반도체 반도체 메모리의 뱅크 제어 장치
US20120211642A1 (en) * 2009-10-27 2012-08-23 Konica Minolta Opto, Inc. Solid-State Imaging Device
WO2011063857A1 (en) * 2009-11-30 2011-06-03 Nokia Corporation An apparatus
EP2521120A4 (en) * 2009-12-28 2013-07-24 Sharp Kk DISPLAY DEVICE
JPWO2011096207A1 (ja) * 2010-02-05 2013-06-10 コニカミノルタアドバンストレイヤー株式会社 固体撮像装置
KR101150592B1 (ko) * 2010-05-27 2012-06-01 에스케이하이닉스 주식회사 상 변화 메모리 장치
US8498167B1 (en) * 2012-01-20 2013-07-30 Elite Semiconductor Memory Technology, Inc. Temperature-dependent self-refresh timing circuit for semiconductor memory device

Also Published As

Publication number Publication date
US9177618B2 (en) 2015-11-03
US20160027487A1 (en) 2016-01-28
US20140140150A1 (en) 2014-05-22
US9508412B2 (en) 2016-11-29

Similar Documents

Publication Publication Date Title
US10878854B2 (en) Voltage generation circuit
US10033268B2 (en) Apparatuses and methods for charge pump regulation
US9047927B2 (en) Semiconductor device latching data signal in response to strobe signal and information processing system including the same
US9275718B2 (en) Semiconductor devices with periodic signal generation circuits and semiconductor systems including the same
US9792964B1 (en) Apparatus of offset voltage adjustment in input buffer
US7633822B2 (en) Circuit and method for controlling sense amplifier of a semiconductor memory apparatus
KR100967099B1 (ko) 반도체 메모리 장치와 그의 구동 방법
US9871518B2 (en) Memory interface circuit capable of controlling driving ability and associated control method
KR101212747B1 (ko) 커런트 제어 장치 및 이를 포함하는 상변화 메모리
KR100684904B1 (ko) 온 다이 종단 회로를 포함한 반도체 메모리 장치 및 그것의온 다이 종단 방법
KR20140064270A (ko) 반도체 메모리 장치
KR100985759B1 (ko) 반도체 메모리 장치의 입력 버퍼 회로
US20160049180A1 (en) Semiconductor device including input/output circuit
KR100915825B1 (ko) 반도체 메모리 장치의 펌핑 전압 감지 회로
US9570148B2 (en) Internal voltage generation circuit, semiconductor memory device and semiconductor memory system
KR100820897B1 (ko) 메모리의 동작 전압을 검출하여 메모리 내의 스위칭 모듈을제어하는 장치 및 방법
KR100784909B1 (ko) 반도체 메모리 장치의 내부 전압 생성 회로
KR20100078223A (ko) 반도체 메모리 장치의 음 전압 감지 회로
KR20140136202A (ko) 누설 전류 테스트 기능을 갖는 반도체 회로 및 누설 전류 테스트 시스템
KR20170101006A (ko) 내부 전압 생성 회로 및 이를 이용하는 시스템
KR20090049696A (ko) 기준 전압 생성 회로 및 이를 이용한 반도체 메모리 장치의내부 전압 생성 회로
KR20190013326A (ko) 반도체 장치
KR100852001B1 (ko) 반도체 메모리 장치의 비트 라인 프리 차지 전압 제어 회로
KR20120033926A (ko) 반도체 장치
KR20110047344A (ko) 반도체 메모리 장치의 전압 조절 회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid