KR20140136202A - 누설 전류 테스트 기능을 갖는 반도체 회로 및 누설 전류 테스트 시스템 - Google Patents

누설 전류 테스트 기능을 갖는 반도체 회로 및 누설 전류 테스트 시스템 Download PDF

Info

Publication number
KR20140136202A
KR20140136202A KR1020130056425A KR20130056425A KR20140136202A KR 20140136202 A KR20140136202 A KR 20140136202A KR 1020130056425 A KR1020130056425 A KR 1020130056425A KR 20130056425 A KR20130056425 A KR 20130056425A KR 20140136202 A KR20140136202 A KR 20140136202A
Authority
KR
South Korea
Prior art keywords
pad
signal
response
sensing
test
Prior art date
Application number
KR1020130056425A
Other languages
English (en)
Other versions
KR102071331B1 (ko
Inventor
유정택
유민주
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130056425A priority Critical patent/KR102071331B1/ko
Priority to US14/018,046 priority patent/US9583214B2/en
Publication of KR20140136202A publication Critical patent/KR20140136202A/ko
Application granted granted Critical
Publication of KR102071331B1 publication Critical patent/KR102071331B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 기술은 반도체 회로 외부에서 제공된 명령 및 어드레스에 응답하여 드라이빙 활성화 신호 및 감지 활성화 신호를 생성하도록 구성된 테스트 제어부; 패드; 상기 드라이빙 활성화 신호의 활성화에 응답하여 상기 패드를 정해진 레벨로 구동하도록 구성된 드라이버; 및 상기 감지 활성화 신호가 활성화되면 상기 패드의 전압 레벨과 기준 전압을 비교하여 감지 신호를 출력하도록 구성된 감지부를 포함한다.

Description

누설 전류 테스트 기능을 갖는 반도체 회로 및 누설 전류 테스트 시스템{LEAKAGE CURRENT TEST CIRCUIT AND LEAKAGE CURRENT TEST SYSTEM}
본 발명은 반도체 회로에 관한 것으로서, 특히 누설 전류 테스트 기능을 갖는 반도체 회로 및 이를 이용한 누설 전류 테스트 시스템에 관한 것이다.
반도체 회로는 대용량 고속 처리 요구의 증가에 따라 핀(Pin)의 개수가 증가하고 있다.
따라서 핀 누설 전류를 셀프 테스트 즉, 반도체 회로 내부에서 테스트할 수 있는 누설 전류 테스트 회로가 사용되고 있다.
종래의 누설 전류 테스트 회로의 한 예로서, 2001 IEEE에 소개된 "Contackless Digital Testing of IC Pin Leakage Currents (Stephen Sunter, Charles McDonald, Givargis Danialy)"가 있다.
종래의 누설 전류 테스트 회로의 누설 전류 테스트는 패드를 드라이빙한 후 일정시간 동안 플로팅(floating) 상태로 유지시킨 후 해당 누설 전류에 의한 전압 레벨의 변화를 측정하는 방식으로 이루어진다.
그러나 종래의 누설 전류 테스트 회로는 아래와 같은 문제를 가지고 있다.
첫째, 패드에 인가되는 핀의 커패시턴스가 공정 변화에 따라 가변되는 것을 해결하지 못하여 테스트 신뢰도가 저하된다.
둘째, 패드를 플로팅시킨 상태에서 전압 레벨 변화를 측정하기까지의 시간 즉, 내부 지연시간을 생성하기 위한 회로 구성이 필요하여 회로 면적 증가를 초래한다.
본 발명의 실시예는 회로 면적 증가를 최소화함과 동시에 테스트 신뢰성을 향상시킬 수 있는 누설 전류 테스트 기능을 갖는 반도체 회로 및 누설 전류 테스트 시스템을 제공한다.
본 발명의 실시예는 반도체 회로 외부에서 제공된 명령 및 어드레스에 응답하여 드라이빙 활성화 신호 및 감지 활성화 신호를 생성하도록 구성된 테스트 제어부; 패드; 상기 드라이빙 활성화 신호의 활성화에 응답하여 상기 패드를 정해진 레벨로 구동하도록 구성된 드라이버; 및 상기 감지 활성화 신호가 활성화되면 상기 패드의 전압 레벨과 기준 전압을 비교하여 감지 신호를 출력하도록 구성된 감지부를 포함할 수 있다.
본 발명의 실시예는 반도체 회로 외부에서 제공된 명령 및 어드레스에 응답하여 드라이빙 활성화 신호, 감지 활성화 신호 및 테스트 구동 신호를 생성하도록 구성된 테스트 제어부; 패드; 반도체 회로 내부의 데이터에 응답하여 상기 패드를 정해진 레벨로 구동하도록 구성되는 제 1 드라이버; 상기 드라이빙 활성화 신호가 활성화된 경우, 상기 테스트 구동 신호에 응답하여 상기 패드를 정해진 레벨로 구동하도록 구성된 제 2 드라이버; 및 상기 감지 활성화 신호가 활성화되면 상기 패드의 전압 레벨과 기준 전압을 비교하여 감지 신호를 출력하도록 구성된 감지부를 포함할 수 있다.
본 발명의 실시예는 반도체 회로 외부에서 제공된 명령 및 어드레스에 응답하여 드라이빙 활성화 신호 및 감지 활성화 신호를 생성하도록 구성된 테스트 제어부; 패드; 상기 드라이빙 활성화 신호의 활성화에 응답하여 상기 패드를 정해진 레벨로 구동하도록 구성된 드라이버; 상기 패드를 통해 입력되는 데이터의 전압 레벨과 기준 전압을 비교하여 데이터 입력 동작을 수행하도록 구성되는 제 1 감지부; 및 상기 감지 활성화 신호가 활성화되면 상기 패드의 전압 레벨과 기준 전압을 비교하여 감지 신호를 출력하도록 구성된 제 2 감지부를 포함할 수 있다.
본 발명의 실시예는 반도체 회로 외부에서 제공된 명령 및 어드레스에 응답하여 드라이빙 활성화 신호, 감지 활성화 신호 및 테스트 구동 신호를 생성하도록 구성된 테스트 제어부; 패드; 반도체 회로 내부의 데이터에 응답하여 상기 패드를 정해진 레벨로 구동하도록 구성되는 제 1 드라이버; 상기 드라이빙 활성화 신호가 활성화된 경우, 상기 테스트 구동 신호에 응답하여 상기 패드를 정해진 레벨로 구동하도록 구성된 제 2 드라이버; 상기 패드를 통해 입력되는 데이터의 전압 레벨과 기준 전압을 비교하여 데이터 입력 동작을 수행하도록 구성되는 제 1 감지부; 및 상기 감지 활성화 신호가 활성화되면 상기 패드의 전압 레벨과 기준 전압을 비교하여 감지 신호를 출력하도록 구성된 제 2 감지부를 포함할 수 있다.
본 발명의 실시예는 명령 및 기준 전압을 이용하여 복수의 패드에 대한 누설 전류 테스트를 동시에 수행하고, 테스트 결과에 따른 복수의 감지 신호를 출력하도록 구성된 반도체 회로; 및 상기 명령 및 상기 기준 전압을 상기 반도체 회로에 제공하고, 상기 반도체 회로에서 제공된 상기 복수의 감지 신호에 응답하여 테스트 결과를 판정하도록 구성된 테스터를 포함할 수 있다.
본 기술은 회로 면적 증가를 최소화함과 동시에 테스트 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 누설 전류 테스트 기능을 갖는 반도체 회로(100)의 구성을 나타낸 도면,
도 2는 본 발명의 제 2 실시예에 따른 누설 전류 테스트 기능을 갖는 반도체 회로(101)의 구성을 나타낸 도면,
도 3은 본 발명의 제 3 실시예에 따른 누설 전류 테스트 기능을 갖는 반도체 회로(102)의 구성을 나타낸 도면,
도 4는 본 발명의 제 4 실시예에 따른 누설 전류 테스트 기능을 갖는 반도체 회로(103)의 구성을 나타낸 도면,
도 5는 본 발명의 제 5 실시예에 따른 누설 전류 테스트 기능을 갖는 반도체 회로(104)의 구성을 나타낸 도면,
도 6은 본 발명의 제 6 실시예에 따른 누설 전류 테스트 기능을 갖는 반도체 회로(105)의 구성을 나타낸 도면,
도 7은 본 발명의 제 7 실시예에 따른 누설 전류 테스트 기능을 갖는 반도체 회로(106)의 구성을 나타낸 도면,
도 8은 본 발명의 실시예에 따른 누설 전류 테스트 시스템(107)의 구성을 나타낸 도면,
도 9는 도 8의 반도체 회로(300)의 구성을 나타낸 도면이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 1은 본 발명의 제 1 실시예에 따른 누설 전류 테스트 기능을 갖는 반도체 회로(100)의 구성을 나타낸 도면이다.
도 1에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 누설 전류 테스트 기능을 갖는 반도체 회로(100)는 테스트 제어부(110), 패드(120), 드라이버(130), 감지부(140) 및 보상부(150)를 포함한다.
테스트 제어부(110)는 반도체 회로 외부, 예를 들어, 테스터(도시 생략)에서 제공된 명령(CMD) 및 어드레스(ADDR)에 응답하여 드라이빙 활성화 신호(DRVEN), 감지 활성화 신호(OUTEN) 및 보상 제어신호(TleakL, TleakH)를 생성하도록 구성된다.
패드(120)는 핀(Pin)(도시 생략)과 연결된다.
드라이버(130)는 드라이빙 활성화 신호(DRVEN)의 활성화에 응답하여 패드(120)를 정해진 레벨로 구동한다.
이때 드라이버(130)는 입력 신호(DOUT)에 응답하여 패드(120)를 정해진 레벨로 구동하며, 입력 신호(DOUT)는 외부에서 제공될 수 있다.
감지부(140)는 감지 활성화 신호(OUTEN)가 활성화되면 핀의 누설 전류에 의해 강하된 패드(120)의 전압 레벨과 기준 전압(VREF)을 비교하여 감지 신호(DIN)를 출력하도록 구성된다.
보상부(150)는 보상 제어신호(TleakL, TleakH)에 응답하여 패드(120)에 인가되는 커패시턴스 값을 가변시키도록 구성된다.
보상부(150)는 제 1 보상 유닛(160) 및 제 2 보상 유닛(170)을 포함한다.
제 1 보상 유닛(160)은 보상 제어신호(TleakL)를 반전시키기 위한 인버터, 보상 제어신호(TleakL) 및 인버터의 출력을 각 게이트에 입력받고 드레인이 패드(120)와 연결된 트랜스미션 게이트, 및 일단이 전원단과 연결되고 타단이 상기 트랜스미션 게이트의 소오스와 연결되는 커패시터를 포함한다.
제 2 보상 유닛(170)은 보상 제어신호(TleakH)를 반전시키기 위한 인버터, 보상 제어신호(TleakH) 및 인버터의 출력을 각 게이트에 입력받고 드레인이 패드(120)와 연결된 트랜스미션 게이트, 및 일단이 접지단과 연결되고 타단이 상기 트랜스미션 게이트의 소오스와 연결되는 커패시터를 포함한다.
제 1 보상 유닛(160)은 보상 제어신호(TleakL)의 활성화에 응답하여 패드(120)에 제 1 커패시턴스 값을 인가하도록 구성된다.
제 2 보상 유닛(170)은 보상 제어신호(TleakH)의 활성화에 응답하여 패드(120)에 제 2 커패시턴스 값을 인가하도록 구성된다.
이와 같이 구성된 본 발명의 제 1 실시예의 누설 전류 테스트 동작을 설명하면 다음과 같다.
먼저, 반도체 회로 외부 예를 들어, 외부의 테스터가 제 1 타이밍에 명령(CMD) 및 어드레스(ADDR)를 제공하고, 그에 따라 테스트 제어부(110)가 보상 제어신호(TleakL, TleakH) 중에서 어느 하나(예를 들어, TleakL)와 드라이빙 활성화 신호(DRVEN)를 활성화시킨다.
물론, 패드의 커패시턴스 조건에 따라 보상 제어신호(TleakL, TleakH)를 모두 비 활성화시킬 수도 있다.
보상 제어신호(TleakL)와 드라이빙 활성화 신호(DRVEN)가 활성화됨에 따라 제 1 보상 유닛(160)이 패드(120)에 제 1 커패시턴스 값을 인가한다. 또한 드라이버(130)가 입력 신호(DOUT)에 응답하여 패드(120)를 정해진 레벨로 구동한다.
이후, 외부의 테스터가 제 2 타이밍에 명령(CMD) 및 어드레스(ADDR)를 제공하고, 그에 따라 테스트 제어부(110)가 드라이빙 활성화 신호(DRVEN)를 비 활성화시킨다.
드라이빙 활성화 신호(DRVEN)가 비 활성화됨에 따라 드라이버(130)가 오프되고, 그에 따라 패드(120)는 플로팅 상태가 된다.
외부의 테스터는 원하는 시간만큼 패드(120)를 플로팅 상태로 유지시킨 후,제 3 타이밍에 명령(CMD) 및 어드레스(ADDR)를 제공하고, 그에 따라 테스트 제어부(110)가 감지 활성화 신호(OUTEN)를 활성화시킨다.
감지 활성화 신호(OUTEN)가 활성화됨에 따라 감지부(140)는 핀의 누설 전류에 의해 강하된 패드(120)의 전압 레벨과 기준 전압(VREF)을 비교하여 감지 신호(DIN)를 출력한다.
도 2는 본 발명의 제 2 실시예에 따른 누설 전류 테스트 기능을 갖는 반도체 회로(101)의 구성을 나타낸 도면이다.
도 2에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 누설 전류 테스트 기능을 갖는 반도체 회로(101)는 테스트 제어부(110), 패드(120), 기준 전압 패드(121), 드라이버(130), 감지부(140) 및 보상부(150)를 포함한다.
테스트 제어부(110)는 반도체 회로 외부, 예를 들어, 테스터(도시 생략)에서 제공된 명령(CMD) 및 어드레스(ADDR)에 응답하여 드라이빙 활성화 신호(DRVEN), 감지 활성화 신호(OUTEN) 및 보상 제어신호(TleakL, TleakH)를 생성하도록 구성된다.
패드(120)는 핀(Pin)(도시 생략)과 연결된다.
기준 전압 패드(121)는 외부 기준 전압(VREFEXT)를 제공 받기 위한 전용 핀과 연결된다.
드라이버(130)는 드라이빙 활성화 신호(DRVEN)의 활성화에 응답하여 패드(120)를 정해진 레벨로 구동한다.
이때 드라이버(130)는 입력 신호(DOUT)에 응답하여 패드(120)를 정해진 레벨로 구동하며, 입력 신호(DOUT)는 외부에서 제공될 수 있다.
감지부(140)는 감지 활성화 신호(OUTEN)가 활성화되면 핀의 누설 전류에 의해 강하된 패드(120)의 전압 레벨과 외부 기준 전압(VREFEXT)을 비교하여 감지 신호(DIN)를 출력하도록 구성된다.
보상부(150)는 보상 제어신호(TleakL, TleakH)에 응답하여 패드(120)에 인가되는 커패시턴스 값을 가변시키도록 구성된다.
보상부(150)는 제 1 보상 유닛(160) 및 제 2 보상 유닛(170)을 포함한다.
제 1 보상 유닛(160)은 보상 제어신호(TleakL)를 반전시키기 위한 인버터, 보상 제어신호(TleakL) 및 인버터의 출력을 각 게이트에 입력받고 드레인이 패드(120)와 연결된 트랜스미션 게이트, 및 일단이 전원단과 연결되고 타단이 상기 트랜스미션 게이트의 소오스와 연결되는 커패시터를 포함한다.
제 2 보상 유닛(170)은 보상 제어신호(TleakH)를 반전시키기 위한 인버터, 보상 제어신호(TleakH) 및 인버터의 출력을 각 게이트에 입력받고 드레인이 패드(120)와 연결된 트랜스미션 게이트, 및 일단이 접지단과 연결되고 타단이 상기 트랜스미션 게이트의 소오스와 연결되는 커패시터를 포함한다.
제 1 보상 유닛(160)은 보상 제어신호(TleakL)의 활성화에 응답하여 패드(120)에 제 1 커패시턴스 값을 인가하도록 구성된다.
제 2 보상 유닛(170)은 보상 제어신호(TleakH)의 활성화에 응답하여 패드(120)에 제 2 커패시턴스 값을 인가하도록 구성된다.
이와 같이 구성된 본 발명의 제 2 실시예의 누설 전류 테스트 동작을 설명하면 다음과 같다.
먼저, 반도체 회로 외부의 테스터가 제 1 타이밍에 명령(CMD) 및 어드레스(ADDR)를 제공하고, 그에 따라 테스트 제어부(110)가 보상 제어신호(TleakL, TleakH) 중에서 어느 하나(예를 들어, TleakL)와 드라이빙 활성화 신호(DRVEN)를 활성화시킨다.
물론, 패드의 커패시턴스 조건에 따라 보상 제어신호(TleakL, TleakH)를 모두 비 활성화시킬 수도 있다.
보상 제어신호(TleakL)와 드라이빙 활성화 신호(DRVEN)가 활성화됨에 따라 제 1 보상 유닛(160)이 패드(120)에 제 1 커패시턴스 값을 인가한다. 또한 드라이버(130)가 입력 신호(DOUT)에 응답하여 패드(120)를 정해진 레벨로 구동한다.
이후, 외부의 테스터가 제 2 타이밍에 명령(CMD) 및 어드레스(ADDR)를 제공하고, 그에 따라 테스트 제어부(110)가 드라이빙 활성화 신호(DRVEN)를 비 활성화시킨다.
드라이빙 활성화 신호(DRVEN)가 비 활성화됨에 따라 드라이버(130)가 오프되고, 그에 따라 패드(120)는 플로팅 상태가 된다.
외부의 테스터는 원하는 시간만큼 패드(120)를 플로팅 상태로 유지시킨 후,제 3 타이밍에 명령(CMD) 및 어드레스(ADDR)를 제공하고, 그에 따라 테스트 제어부(110)가 감지 활성화 신호(OUTEN)를 활성화시킨다.
감지 활성화 신호(OUTEN)가 활성화됨에 따라 감지부(140)는 핀의 누설 전류에 의해 강하된 패드(120)의 전압 레벨과 외부 기준 전압(VREFEXT)을 비교하여 감지 신호(DIN)를 출력한다.
도 3은 본 발명의 제 3 실시예에 따른 누설 전류 테스트 기능을 갖는 반도체 회로(102)의 구성을 나타낸 도면이다.
도 3에 도시된 바와 같이, 본 발명의 제 3 실시예에 따른 누설 전류 테스트 기능을 갖는 반도체 회로(102)는 테스트 제어부(111), 패드(120), 드라이버(130), 감지부(140), 보상부(150) 및 감지신호 저장부(200)를 포함한다.
테스트 제어부(111)는 반도체 회로 외부, 예를 들어, 테스터(도시 생략)에서 제공된 명령(CMD) 및 어드레스(ADDR)에 응답하여 드라이빙 활성화 신호(DRVEN), 감지 활성화 신호(OUTEN), 보상 제어신호(TleakL, TleakH) 및 저장 제어신호(LeakLatch, LatchOut)를 생성하도록 구성된다.
패드(120)는 핀(Pin)(도시 생략)과 연결된다.
드라이버(130)는 드라이빙 활성화 신호(DRVEN)의 활성화에 응답하여 패드(120)를 정해진 레벨로 구동한다.
이때 드라이버(130)는 입력 신호(DOUT)에 응답하여 패드(120)를 정해진 레벨로 구동하며, 입력 신호(DOUT)는 외부에서 제공될 수 있다.
감지부(140)는 감지 활성화 신호(OUTEN)가 활성화되면 핀의 누설 전류에 의해 강하된 패드(120)의 전압 레벨과 기준 전압(VREF)을 비교하여 감지 신호(DIN)를 출력하도록 구성된다.
보상부(150)는 보상 제어신호(TleakL, TleakH)에 응답하여 패드(120)에 인가되는 커패시턴스 값을 가변시키도록 구성된다.
보상부(150)는 제 1 보상 유닛(160) 및 제 2 보상 유닛(170)을 포함한다.
제 1 보상 유닛(160)은 보상 제어신호(TleakL)를 반전시키기 위한 인버터, 보상 제어신호(TleakL) 및 인버터의 출력을 각 게이트에 입력받고 드레인이 패드(120)와 연결된 트랜스미션 게이트, 및 일단이 전원단과 연결되고 타단이 상기 트랜스미션 게이트의 소오스와 연결되는 커패시터를 포함한다.
제 2 보상 유닛(170)은 보상 제어신호(TleakH)를 반전시키기 위한 인버터, 보상 제어신호(TleakH) 및 인버터의 출력을 각 게이트에 입력받고 드레인이 패드(120)와 연결된 트랜스미션 게이트, 및 일단이 접지단과 연결되고 타단이 상기 트랜스미션 게이트의 소오스와 연결되는 커패시터를 포함한다.
제 1 보상 유닛(160)은 보상 제어신호(TleakL)의 활성화에 응답하여 패드(120)에 제 1 커패시턴스 값을 인가하도록 구성된다.
제 2 보상 유닛(170)은 보상 제어신호(TleakH)의 활성화에 응답하여 패드(120)에 제 2 커패시턴스 값을 인가하도록 구성된다.
감지신호 저장부(200)는 저장 제어신호(LeakLatch)에 응답하여 감지 신호(DIN)를 저장하고, 저장 제어신호(LatchOut)에 응답하여 저장된 감지신호를 드라이버(130)로 출력하도록 구성된다.
감지신호 저장부(200)는 플립플롭으로 구성할 수 있다.
이와 같이 구성된 본 발명의 제 3 실시예의 누설 전류 테스트 동작을 설명하면 다음과 같다.
먼저, 반도체 회로 외부 예를 들어, 외부의 테스터가 제 1 타이밍에 명령(CMD) 및 어드레스(ADDR)를 제공하고, 그에 따라 테스트 제어부(111)가 보상 제어신호(TleakL, TleakH) 중에서 어느 하나(예를 들어, TleakL)와 드라이빙 활성화 신호(DRVEN)를 활성화시킨다.
물론, 패드의 커패시턴스 조건에 따라 보상 제어신호(TleakL, TleakH)를 모두 비 활성화시킬 수도 있다.
보상 제어신호(TleakL)와 드라이빙 활성화 신호(DRVEN)가 활성화됨에 따라 제 1 보상 유닛(160)이 패드(120)에 제 1 커패시턴스 값을 인가한다. 또한 드라이버(130)가 입력 신호(DOUT)에 응답하여 패드(120)를 정해진 레벨로 구동한다.
이후, 외부의 테스터가 제 2 타이밍에 명령(CMD) 및 어드레스(ADDR)를 제공하고, 그에 따라 테스트 제어부(111)가 드라이빙 활성화 신호(DRVEN)를 비 활성화시킨다.
드라이빙 활성화 신호(DRVEN)가 비 활성화됨에 따라 드라이버(130)가 오프되고, 그에 따라 패드(120)는 플로팅 상태가 된다.
외부의 테스터는 원하는 시간만큼 패드(120)를 플로팅 상태로 유지시킨 후,제 3 타이밍에 명령(CMD) 및 어드레스(ADDR)를 제공하고, 그에 따라 테스트 제어부(111)가 감지 활성화 신호(OUTEN)를 활성화시킨다.
감지 활성화 신호(OUTEN)가 활성화됨에 따라 감지부(140)는 핀의 누설 전류에 의해 강하된 패드(120)의 전압 레벨과 기준 전압(VREF)을 비교하여 감지 신호(DIN)를 출력한다.
한편, 외부의 테스터는 감지 활성화 신호(OUTEN)의 활성화 이후, 제 4 타이밍에 명령(CMD) 및 어드레스(ADDR)를 제공하고, 그에 따라 테스트 제어부(111)가 저장 제어신호(LeakLatch)를 활성화시킨다.
저장 제어신호(LeakLatch)가 활성화됨에 따라 감지신호 저장부(200)가 감지 신호(DIN)를 저장한다.
이후, 외부의 테스터는 저장 제어신호(LeakLatch)의 활성화 이후, 원하는 타이밍에 명령(CMD) 및 어드레스(ADDR)를 제공하고, 그에 따라 테스트 제어부(111)가 저장 제어신호(Latchout)를 활성화시킨다.
저장 제어신호(Latchout)가 활성화됨에 따라 감지신호 저장부(200)가 기 저장된 감지 신호(DIN)를 드라이버(130) 및 패드(120)를 통해 반도체 회로(120) 외부로 출력한다.
도 4는 본 발명의 제 4 실시예에 따른 누설 전류 테스트 기능을 갖는 반도체 회로(103)의 구성을 나타낸 도면이다.
도 4에 도시된 바와 같이, 본 발명의 제 4 실시예에 따른 누설 전류 테스트 기능을 갖는 반도체 회로(103)는 테스트 제어부(112), 패드(120), 드라이버(130), 감지부(140) 및 보상부(151)를 포함한다.
테스트 제어부(112)는 반도체 회로 외부, 예를 들어, 테스터(도시 생략)에서 제공된 명령(CMD) 및 어드레스(ADDR)에 응답하여 드라이빙 활성화 신호(DRVEN), 감지 활성화 신호(OUTEN) 및 보상 제어신호(TleakL<1:n>, TleakH<1:n>)를 생성하도록 구성된다.
패드(120)는 핀(Pin)(도시 생략)과 연결된다.
드라이버(130)는 드라이빙 활성화 신호(DRVEN)의 활성화에 응답하여 패드(120)를 정해진 레벨로 구동한다.
이때 드라이버(130)는 입력 신호(DOUT)에 응답하여 패드(120)를 정해진 레벨로 구동하며, 입력 신호(DOUT)는 외부에서 제공될 수 있다.
감지부(140)는 감지 활성화 신호(OUTEN)가 활성화되면 핀의 누설 전류에 의해 강하된 패드(120)의 전압 레벨과 외부 기준 전압(VREFEXT)을 비교하여 감지 신호(DIN)를 출력하도록 구성된다.
보상부(151)는 보상 제어신호(TleakL<1:n>, TleakH<1:n>)에 응답하여 패드(120)에 인가되는 커패시턴스 값을 가변시키도록 구성된다.
보상부(151)는 제 1 보상 유닛 어레이(160-1 - 160-n) 및 제 2 보상 유닛(171-1 - 170-n)을 포함한다.
제 1 보상 유닛 어레이(160-1 - 160-n)는 동일하게 구성할 수 있으며, 그 중에서 하나 160-1은 보상 제어신호(TleakL1)를 반전시키기 위한 인버터, 보상 제어신호(TleakL1) 및 인버터의 출력을 각 게이트에 입력받고 드레인이 패드(120)와 연결된 트랜스미션 게이트, 및 일단이 전원단과 연결되고 타단이 상기 트랜스미션 게이트의 소오스와 연결되는 커패시터를 포함한다.
이때 제 1 보상 유닛 어레이(160-1 - 160-n)의 커패시터들은 서로 다른 커패시턴스 값을 가질 수 있다.
제 2 보상 유닛(171-1 - 170-n)는 동일하게 구성할 수 있으며, 그 중에서 하나 170-1은 보상 제어신호(TleakH1)를 반전시키기 위한 인버터, 보상 제어신호(TleakH1) 및 인버터의 출력을 각 게이트에 입력받고 드레인이 패드(120)와 연결된 트랜스미션 게이트, 및 일단이 접지단과 연결되고 타단이 상기 트랜스미션 게이트의 소오스와 연결되는 커패시터를 포함한다.
이때 제 2 보상 유닛(171-1 - 170-n)의 커패시터들은 서로 다른 커패시턴스 값을 가질 수 있다.
제 1 보상 유닛 어레이(160-1 - 160-n) 및 제 2 보상 유닛(171-1 - 170-n)는 각각 보상 제어신호(TleakL<1:n>)와 보상 제어신호(TleakH<1:n>)의 활성화에 응답하여 패드(120)의 커패시턴스 값을 가변시키도록 구성된다.
이와 같이 구성된 본 발명의 제 4 실시예의 누설 전류 테스트 동작을 설명하면 다음과 같다.
먼저, 반도체 회로 외부의 테스터가 제 1 타이밍에 명령(CMD) 및 어드레스(ADDR)를 제공하고, 그에 따라 테스트 제어부(110)가 보상 제어신호(TleakL<1:n>)와 보상 제어신호(TleakH<1:n>) 중에서 어느 하나(예를 들어, TleakL<1> 또는 TleakH<1>)와 드라이빙 활성화 신호(DRVEN)를 활성화시킨다.
물론, 패드의 커패시턴스 조건에 따라 보상 제어신호(TleakL<1:n>, TleakH<1:n>)를 모두 비 활성화시킬 수도 있다.
보상 제어신호(TleakL<1>)와 드라이빙 활성화 신호(DRVEN)가 활성화됨에 따라 제 1 보상 유닛(160-1)이 패드(120)에 제 1 커패시턴스 값을 인가한다. 또한 드라이버(130)가 입력 신호(DOUT)에 응답하여 패드(120)를 정해진 레벨로 구동한다.
이후, 외부의 테스터가 제 2 타이밍에 명령(CMD) 및 어드레스(ADDR)를 제공하고, 그에 따라 테스트 제어부(110)가 드라이빙 활성화 신호(DRVEN)를 비 활성화시킨다.
드라이빙 활성화 신호(DRVEN)가 비 활성화됨에 따라 드라이버(130)가 오프되고, 그에 따라 패드(120)는 플로팅 상태가 된다.
외부의 테스터는 원하는 시간만큼 패드(120)를 플로팅 상태로 유지시킨 후,제 3 타이밍에 명령(CMD) 및 어드레스(ADDR)를 제공하고, 그에 따라 테스트 제어부(110)가 감지 활성화 신호(OUTEN)를 활성화시킨다.
감지 활성화 신호(OUTEN)가 활성화됨에 따라 감지부(140)는 핀의 누설 전류에 의해 강하된 패드(120)의 전압 레벨과 외부 기준 전압(VREFEXT)을 비교하여 감지 신호(DIN)를 출력한다.
도 5는 본 발명의 제 5 실시예에 따른 누설 전류 테스트 기능을 갖는 반도체 회로(104)의 구성을 나타낸 도면이다.
도 5에 도시된 바와 같이, 본 발명의 제 5 실시예에 따른 누설 전류 테스트 기능을 갖는 반도체 회로(104)는 테스트 제어부(113), 패드(120), 제 1 드라이버(131), 제 2 드라이버(132), 감지부(140) 및 보상부(150)를 포함한다.
테스트 제어부(113)는 반도체 회로 외부, 예를 들어, 테스터(도시 생략)에서 제공된 명령(CMD) 및 어드레스(ADDR)에 응답하여 테스트 구동 신호(LeakDOUT), 드라이빙 활성화 신호(DRVEN), 감지 활성화 신호(OUTEN) 및 보상 제어신호(TleakL, TleakH)를 생성하도록 구성된다.
패드(120)는 핀(Pin)(도시 생략)과 연결된다.
제 1 드라이버(131)는 노멀 동작시 사용되는 드라이버로서, 입력 신호(DOUT)에 응답하여 패드(120)를 정해진 레벨로 구동하도록 구성되며, 입력 신호(DOUT)는 반도체 회로 메모리 블록(도시 생략)에서 제공되는 내부의 데이터가 될 수 있다.
제 2 드라이버(132)는 테스트 전용으로 사용되는 드라이버로서, 드라이빙 활성화 신호(DRVEN)가 활성화된 경우, 테스트 구동 신호(LeakDOUT)에 응답하여 패드(120)를 정해진 레벨로 구동하도록 구성된다.
감지부(140)는 감지 활성화 신호(OUTEN)가 활성화되면 핀의 누설 전류에 의해 강하된 패드(120)의 전압 레벨과 기준 전압(VREF)을 비교하여 감지 신호(DIN)를 출력하도록 구성된다.
보상부(150)는 보상 제어신호(TleakL, TleakH)에 응답하여 패드(120)에 인가되는 커패시턴스 값을 가변시키도록 구성된다.
보상부(150)는 제 1 보상 유닛(160) 및 제 2 보상 유닛(170)을 포함한다.
제 1 보상 유닛(160)은 보상 제어신호(TleakL)를 반전시키기 위한 인버터, 보상 제어신호(TleakL) 및 인버터의 출력을 각 게이트에 입력받고 드레인이 패드(120)와 연결된 트랜스미션 게이트, 및 일단이 전원단과 연결되고 타단이 상기 트랜스미션 게이트의 소오스와 연결되는 커패시터를 포함한다.
제 2 보상 유닛(170)은 보상 제어신호(TleakH)를 반전시키기 위한 인버터, 보상 제어신호(TleakH) 및 인버터의 출력을 각 게이트에 입력받고 드레인이 패드(120)와 연결된 트랜스미션 게이트, 및 일단이 접지단과 연결되고 타단이 상기 트랜스미션 게이트의 소오스와 연결되는 커패시터를 포함한다.
제 1 보상 유닛(160)은 보상 제어신호(TleakL)의 활성화에 응답하여 패드(120)에 제 1 커패시턴스 값을 인가하도록 구성된다.
제 2 보상 유닛(170)은 보상 제어신호(TleakH)의 활성화에 응답하여 패드(120)에 제 2 커패시턴스 값을 인가하도록 구성된다.
이와 같이 구성된 본 발명의 제 5 실시예의 누설 전류 테스트 동작을 설명하면 다음과 같다.
먼저, 노멀 리드 동작시, 제 1 드라이버(131)가 내부 데이터 즉, 입력 신호(DOUT)에 응답하여 패드(120)를 정해진 레벨로 구동한다.
한편, 테스트 동작 시, 반도체 회로 외부 예를 들어, 외부의 테스터가 제 1 타이밍에 명령(CMD) 및 어드레스(ADDR)를 제공하고, 그에 따라 테스트 제어부(113)가 보상 제어신호(TleakL, TleakH) 중에서 어느 하나(예를 들어, TleakL)와 드라이빙 활성화 신호(DRVEN) 및 테스트 구동 신호(LeakDOUT)를 활성화시킨다.
물론, 패드의 커패시턴스 조건에 따라 보상 제어신호(TleakL, TleakH)를 모두 비 활성화시킬 수도 있다.
보상 제어신호(TleakL)와 드라이빙 활성화 신호(DRVEN)가 활성화됨에 따라 제 1 보상 유닛(160)이 패드(120)에 제 1 커패시턴스 값을 인가한다. 또한 제 2 드라이버(132)가 테스트 구동 신호(LeakDOUT)에 응답하여 패드(120)를 정해진 레벨로 구동한다.
이후, 외부의 테스터가 제 2 타이밍에 명령(CMD) 및 어드레스(ADDR)를 제공하고, 그에 따라 테스트 제어부(113)가 드라이빙 활성화 신호(DRVEN)를 비 활성화시킨다.
드라이빙 활성화 신호(DRVEN)가 비 활성화됨에 따라 제 2 드라이버(132)가 오프되고, 그에 따라 패드(120)는 플로팅 상태가 된다.
외부의 테스터는 원하는 시간만큼 패드(120)를 플로팅 상태로 유지시킨 후,제 3 타이밍에 명령(CMD) 및 어드레스(ADDR)를 제공하고, 그에 따라 테스트 제어부(113)가 감지 활성화 신호(OUTEN)를 활성화시킨다.
감지 활성화 신호(OUTEN)가 활성화됨에 따라 감지부(140)는 핀의 누설 전류에 의해 강하된 패드(120)의 전압 레벨과 기준 전압(VREF)을 비교하여 감지 신호(DIN)를 출력한다.
도 6은 본 발명의 제 6 실시예에 따른 누설 전류 테스트 기능을 갖는 반도체 회로(105)의 구성을 나타낸 도면이다.
도 6에 도시된 바와 같이, 본 발명의 제 6 실시예에 따른 누설 전류 테스트 기능을 갖는 반도체 회로(105)는 테스트 제어부(110), 패드(120), 드라이버(130), 제 1 감지부(141), 제 2 감지부(142) 및 보상부(150)를 포함한다.
테스트 제어부(113)는 반도체 회로 외부, 예를 들어, 테스터(도시 생략)에서 제공된 명령(CMD) 및 어드레스(ADDR)에 응답하여 드라이빙 활성화 신호(DRVEN), 감지 활성화 신호(OUTEN) 및 보상 제어신호(TleakL, TleakH)를 생성하도록 구성된다.
패드(120)는 핀(Pin)(도시 생략)과 연결된다.
드라이버(130)는 드라이빙 활성화 신호(DRVEN)의 활성화에 응답하여 패드(120)를 정해진 레벨로 구동한다.
이때 드라이버(130)는 입력 신호(DOUT)에 응답하여 패드(120)를 정해진 레벨로 구동하며, 입력 신호(DOUT)는 외부에서 제공될 수 있다.
제 1 감지부(141)는 노멀 동작시 사용되는 감지부 즉, 입력 버퍼로서, 패드(120)를 통해 입력되는 데이터의 전압 레벨과 기준 전압(VREF)을 비교하여 데이터 입력 동작을 수행하도록 구성된다.
제 2 감지부(142)는 테스트 전용으로 사용되는 입력 버퍼로서, 감지 활성화 신호(OUTEN)가 활성화되면 핀의 누설 전류에 의해 강하된 패드(120)의 전압 레벨과 기준 전압(VREF)을 비교하여 감지 신호(LeakSenseOut)를 출력하도록 구성된다.
보상부(150)는 보상 제어신호(TleakL, TleakH)에 응답하여 패드(120)에 인가되는 커패시턴스 값을 가변시키도록 구성된다.
보상부(150)는 제 1 보상 유닛(160) 및 제 2 보상 유닛(170)을 포함한다.
제 1 보상 유닛(160)은 보상 제어신호(TleakL)를 반전시키기 위한 인버터, 보상 제어신호(TleakL) 및 인버터의 출력을 각 게이트에 입력받고 드레인이 패드(120)와 연결된 트랜스미션 게이트, 및 일단이 전원단과 연결되고 타단이 상기 트랜스미션 게이트의 소오스와 연결되는 커패시터를 포함한다.
제 2 보상 유닛(170)은 보상 제어신호(TleakH)를 반전시키기 위한 인버터, 보상 제어신호(TleakH) 및 인버터의 출력을 각 게이트에 입력받고 드레인이 패드(120)와 연결된 트랜스미션 게이트, 및 일단이 접지단과 연결되고 타단이 상기 트랜스미션 게이트의 소오스와 연결되는 커패시터를 포함한다.
제 1 보상 유닛(160)은 보상 제어신호(TleakL)의 활성화에 응답하여 패드(120)에 제 1 커패시턴스 값을 인가하도록 구성된다.
제 2 보상 유닛(170)은 보상 제어신호(TleakH)의 활성화에 응답하여 패드(120)에 제 2 커패시턴스 값을 인가하도록 구성된다.
이와 같이 구성된 본 발명의 제 6 실시예의 누설 전류 테스트 동작을 설명하면 다음과 같다.
먼저, 노멀 라이트 동작시, 제 1 감지부(141)가 패드(120)를 통해 입력되는 외부 데이터를 감지하여 감지 신호(DIN)를 생성한다.
감지 신호(DIN)는 라이트 데이터로서 반도체 회로의 메모리 블록(도시 생략)에 저장된다.
한편, 테스트 동작 시, 반도체 회로 외부 예를 들어, 외부의 테스터가 제 1 타이밍에 명령(CMD) 및 어드레스(ADDR)를 제공하고, 그에 따라 테스트 제어부(110)가 보상 제어신호(TleakL, TleakH) 중에서 어느 하나(예를 들어, TleakL)와 드라이빙 활성화 신호(DRVEN) 및 테스트 구동 신호(LeakDOUT)를 활성화시킨다.
물론, 패드의 커패시턴스 조건에 따라 보상 제어신호(TleakL, TleakH)를 모두 비 활성화시킬 수도 있다.
보상 제어신호(TleakL)와 드라이빙 활성화 신호(DRVEN)가 활성화됨에 따라 제 1 보상 유닛(160)이 패드(120)에 제 1 커패시턴스 값을 인가한다. 또한 드라이버(130)가 입력 신호(DOUT)에 응답하여 패드(120)를 정해진 레벨로 구동한다.
이후, 외부의 테스터가 제 2 타이밍에 명령(CMD) 및 어드레스(ADDR)를 제공하고, 그에 따라 테스트 제어부(110)가 드라이빙 활성화 신호(DRVEN)를 비 활성화시킨다.
드라이빙 활성화 신호(DRVEN)가 비 활성화됨에 따라 드라이버(130)가 오프되고, 그에 따라 패드(120)는 플로팅 상태가 된다.
외부의 테스터는 원하는 시간만큼 패드(120)를 플로팅 상태로 유지시킨 후,제 3 타이밍에 명령(CMD) 및 어드레스(ADDR)를 제공하고, 그에 따라 테스트 제어부(110)가 감지 활성화 신호(OUTEN)를 활성화시킨다.
감지 활성화 신호(OUTEN)가 활성화됨에 따라 제 2 감지부(142)는 핀의 누설 전류에 의해 강하된 패드(120)의 전압 레벨과 기준 전압(VREF)을 비교하여 감지 신호(LeakSenseOut)를 출력한다.
도 7은 본 발명의 제 7 실시예에 따른 누설 전류 테스트 기능을 갖는 반도체 회로(106)의 구성을 나타낸 도면이다.
도 7에 도시된 바와 같이, 본 발명의 제 7 실시예에 따른 누설 전류 테스트 기능을 갖는 반도체 회로(106)는 테스트 제어부(110), 패드(120), 드라이버(130), 감지부(140) 및 보상부(152)를 포함한다.
테스트 제어부(110)는 반도체 회로 외부, 예를 들어, 테스터(도시 생략)에서 제공된 명령(CMD) 및 어드레스(ADDR)에 응답하여 드라이빙 활성화 신호(DRVEN), 감지 활성화 신호(OUTEN) 및 보상 제어신호(TleakL, TleakH)를 생성하도록 구성된다.
패드(120)는 핀(Pin)(도시 생략)과 연결된다.
드라이버(130)는 드라이빙 활성화 신호(DRVEN)의 활성화에 응답하여 패드(120)를 정해진 레벨로 구동한다.
이때 드라이버(130)는 입력 신호(DOUT)에 응답하여 패드(120)를 정해진 레벨로 구동하며, 입력 신호(DOUT)는 외부에서 제공될 수 있다.
감지부(140)는 감지 활성화 신호(OUTEN)가 활성화되면 핀의 누설 전류에 의해 강하된 패드(120)의 전압 레벨과 기준 전압(VREF)을 비교하여 감지 신호(DIN)를 출력하도록 구성된다.
보상부(152)는 보상 제어신호(TleakL, TleakH)에 응답하여 패드(120)에 인가되는 커패시턴스 값을 가변시키도록 구성된다.
보상부(152)는 제 1 보상 유닛(161) 및 제 2 보상 유닛(171)을 포함한다.
제 1 보상 유닛(161) 및 제 2 보상 유닛(171)은 각각 인버터, 트랜스미션 게이트 및 커패시터를 포함한다.
제 1 보상 유닛(161)은 보상 제어신호(TleakL)의 활성화와 비 활성화 각각에 응답하여 패드(120)에 인가되는 커패시턴스 값을 가변시키도록 구성된다.
제 1 보상 유닛(161)은 커패시터의 일단을 패드(120)에 고정시킨 상태에서 보상 제어신호(TleakL)의 활성화/비 활성화에 따라 커패시터의 타단을 전원단 또는 패드(120)와 연결함으로써 패드(120)에 인가되는 커패시턴스 값을 가변시킬 수 있다.
제 2 보상 유닛(171)은 보상 제어신호(TleakH)의 활성화와 비 활성화 각각에 응답하여 패드(120)에 인가되는 커패시턴스 값을 가변시키도록 구성된다.
제 2 보상 유닛(171)은 커패시터의 일단을 패드(120)에 고정시킨 상태에서 보상 제어신호(TleakH)의 활성화/비 활성화에 따라 커패시터의 타단을 전원단 또는 패드(120)와 연결함으로써 패드(120)에 인가되는 커패시턴스 값을 가변시킬 수 있다.
이와 같이 구성된 본 발명의 제 7 실시예의 누설 전류 테스트 동작을 설명하면 다음과 같다.
먼저, 반도체 회로 외부 예를 들어, 외부의 테스터가 제 1 타이밍에 명령(CMD) 및 어드레스(ADDR)를 제공하고, 그에 따라 테스트 제어부(110)가 보상 제어신호(TleakL, TleakH)를 선택적으로 활성화 또는 비 활성화시키고, 드라이빙 활성화 신호(DRVEN)를 활성화시킨다.
보상부(152)가 보상 제어신호(TleakL, TleakH)에 따라 정해진 커패시턴스 값을 패드(120)에 인가한다. 또한 드라이빙 활성화 신호(DRVEN)가 활성화됨에 따라 드라이버(130)가 입력 신호(DOUT)에 응답하여 패드(120)를 정해진 레벨로 구동한다.
이후, 외부의 테스터가 제 2 타이밍에 명령(CMD) 및 어드레스(ADDR)를 제공하고, 그에 따라 테스트 제어부(110)가 드라이빙 활성화 신호(DRVEN)를 비 활성화시킨다.
드라이빙 활성화 신호(DRVEN)가 비 활성화됨에 따라 드라이버(130)가 오프되고, 그에 따라 패드(120)는 플로팅 상태가 된다.
외부의 테스터는 원하는 시간만큼 패드(120)를 플로팅 상태로 유지시킨 후,제 3 타이밍에 명령(CMD) 및 어드레스(ADDR)를 제공하고, 그에 따라 테스트 제어부(110)가 감지 활성화 신호(OUTEN)를 활성화시킨다.
감지 활성화 신호(OUTEN)가 활성화됨에 따라 감지부(140)는 핀의 누설 전류에 의해 강하된 패드(120)의 전압 레벨과 기준 전압(VREF)을 비교하여 감지 신호(DIN)를 출력한다.
상술한 바와 같이, 본 발명의 실시예들은 패드(120)의 커패시턴스 특성을 보상함과 동시에 복잡한 내부 제어 없이도 원하는 시간만큼 패드(120)의 플로팅 시간을 조정하여 최적의 테스트를 수행할 수 있다.
또한 외부 기준 전압(VREFEXT)은 외부에서 그 레벨을 조정하는 것이 가능하므로 감지 성능을 반도체 회로의 동작 특성에 맞도록 조정할 수 있으며, 누설 전류 테스트 결과 값을 외부의 테스터에 제공할 수 있다.
도 8은 본 발명의 실시예에 따른 누설 전류 테스트 시스템(107)의 구성을 나타낸 도면이다.
도 8에 도시된 바와 같이, 본 발명의 실시예에 따른 누설 전류 테스트 시스템(107)은 반도체 회로(300) 및 테스터(400)를 포함한다.
반도체 회로(300)는 클럭 신호(CLK), 명령(CMD) 및 기준 전압(VREF)를 이용하여 누설 전류 테스트를 수행하고, 테스트 결과에 따른 감지 신호들(OUT_REFPIN, OUT_PIN<0:n>)을 출력하도록 구성된다.
테스터(400)는 테스트를 위한 클럭 신호(CLK), 명령(CMD) 및 기준 전압(VREF)을 반도체 회로(300)에 제공하고, 반도체 회로(300)에서 제공된 감지 신호들(OUT_REFPIN, OUT_PIN<0:n>)에 응답하여 테스트 결과를 판정하도록 구성된다.
테스터(400)는 클럭 신호(CLK), 명령(CMD) 및 기준 전압(VREF)을 생성하기 위한 회로 구성(도시 생략) 및 판정부(410)를 포함한다.
판정부(410)는 감지 신호(OUT_REFPIN)를 기준으로 나머지 감지 신호들(OUT_PIN<0:n>)을 비교하여 테스트 결과 즉, 누설 전류가 허용 범위 이내인지 여부를 판정하도록 구성된다.
도 9는 도 8의 반도체 회로(300)의 구성을 나타낸 도면이다.
도 9에 도시된 바와 같이, 도 8의 반도체 회로(300)는 테스트 제어부(310), 복수의 패드(320, 420, ...), 복수의 핀(330, 430, ...)(REFPIN, PIN<0:n>), 복수의 풀업/풀다운 드라이버(340, 440, ...) 및 복수의 감지부(350, 450, ...)를 포함한다.
테스트 제어부(310)는 클럭 신호(CLK) 및 명령(CMD)에 응답하여 드라이빙 활성화 신호(DRVEN), 감지 활성화 신호(OUTEN) 및 복수의 드라이빙 제어 신호(TUPDNB_REFPIN, TUPDNB_PIN<0:n>)를 생성하도록 구성된다.
복수의 핀(330, 430, ...)은 테스트 동작 시 누설 전류 판정의 기준으로 사용되는 기준 핀(330)을 포함한다.
복수의 풀업/풀다운 드라이버(340, 440, ...)는 드라이빙 활성화 신호(DRVEN) 및 복수의 드라이빙 제어 신호(TUPDNB_REFPIN, TUPDNB_PIN<0:n>)에 응답하여 복수의 패드(320, 420, ...)를 정해진 레벨로 구동하도록 구성된다.
이때 복수의 풀업/풀다운 드라이버(340, 440, ...)는 각각 드라이빙 제어 신호(TUPDNB_REFPIN, TUPDNB_PIN<0:n>)에 응답하여 복수의 패드(320, 420, ...) 각각을 로직 하이(Logic High = '1') 또는 로직 로우(Logic Low = '0')로 구동하도록 구성된다.
본 발명의 실시예에 따른 누설 전류 테스트 시스템(107)은 테스터(400)에서 제공된 명령(CMD)에 따라 복수의 패드(320, 420, ...) 중에서 일부를 나머지와 다른 로직 레벨로 구동할 수 있다.
예를 들어, 풀업/풀다운 드라이버(340)는 드라이빙 제어 신호(TUPDNB_REFPIN)에 응답하여 패드(320)를 로직 하이로 구동하고, 풀업/풀다운 드라이버(440)는 드라이빙 제어 신호(TUPDNB_PIN<0>)에 응답하여 패드(420)를 로직 로우로 구동할 수 있다.
복수의 감지부(350, 450, ...)는 감지 활성화 신호(OUTEN)가 활성화되면 복수의 핀(330, 430, ...)의 누설 전류에 의해 강하된 복수의 패드(320, 420, ...)의 전압 레벨과 기준 전압(VREF)을 비교하여 감지 신호들(OUT_REFPIN, OUT_PIN<0:n>)을 출력하도록 구성된다.
이와 같이 구성된 본 발명의 실시예에 따른 누설 전류 테스트 시스템(107)의 누설 전류 테스트 방법을 설명하면 다음과 같다.
예를 들어, 복수의 핀(330, 430, ...) 중에서 PIN<0>와 PIN<1>의 연결 패스가 인접하여 전기적 간섭이 발생할 확률이 높고, 다른 핀들의 경우에도 동일한 조건이 적용되는 것으로 가정한다.
따라서 테스터(400)는 복수의 핀(330, 430, ...) 중에서 일부는 로직 하이로 동되고 나머지는 로직 로우로 구동되도록 명령(CMD)을 생성한다.
테스트 제어부(310)는 제 1 타이밍에 테스터(400)로부터 제공된 명령(CMD)에 따라 복수의 드라이빙 제어 신호(TUPDNB_REFPIN, TUPDNB_PIN<0:n>)를 출력한다.
테스트 제어부(310)는 복수의 드라이빙 제어 신호(TUPDNB_REFPIN, TUPDNB_PIN<0:n>)를 출력한 이후 제 2 타이밍에 드라이빙 활성화 신호(DRVEN)를 활성화시킨다.
드라이빙 활성화 신호(DRVEN)가 활성화됨에 따라 복수의 풀업/풀다운 드라이버(340, 440, ...)는 복수의 드라이빙 제어 신호(TUPDNB_REFPIN, TUPDNB_PIN<0:n>)에 따라 설정된 로직 레벨로 복수의 패드(320, 420, ...)를 동시에 구동한다.
이후, 테스터(400)가 제 3 타이밍에 명령(CMD)을 제공하고, 그에 따라 테스트 제어부(310)가 드라이빙 활성화 신호(DRVEN)를 비 활성화시킨다.
드라이빙 활성화 신호(DRVEN)가 비 활성화됨에 따라 복수의 풀업/풀다운 드라이버(340, 440, ...)가 오프되고, 그에 따라 복수의 패드(320, 420, ...)는 플로팅 상태가 된다.
테스터(400)는 원하는 시간만큼 복수의 패드(320, 420, ...)를 플로팅 상태로 유지시킨 후, 제 4 타이밍에 명령(CMD)을 제공하고, 그에 따라 테스트 제어부(310)가 감지 활성화 신호(OUTEN)를 활성화시킨다.
감지 활성화 신호(OUTEN)가 활성화됨에 따라 복수의 감지부(350, 450, ...)는 복수의 핀(330, 430, ...)의 누설 전류에 의해 강하된 복수의 패드(320, 420, ...)의 전압 레벨과 기준 전압(VREF)을 비교하여 감지 신호들(OUT_REFPIN, OUT_PIN<0:n>)을 출력한다.
테스터(400)의 판정부(410)는 감지 신호(OUT_REFPIN)를 기준으로 나머지 감지 신호들(OUT_PIN<0:n>)을 비교하여 테스트 결과 즉, 누설 전류가 허용 범위 이내인지 여부를 판정한다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 반도체 회로 외부에서 제공된 명령 및 어드레스에 응답하여 드라이빙 활성화 신호 및 감지 활성화 신호를 생성하도록 구성된 테스트 제어부;
    패드;
    상기 드라이빙 활성화 신호의 활성화에 응답하여 상기 패드를 정해진 레벨로 구동하도록 구성된 드라이버; 및
    상기 감지 활성화 신호가 활성화되면 상기 패드의 전압 레벨과 기준 전압을 비교하여 감지 신호를 출력하도록 구성된 감지부를 포함하는 누설 전류 테스트 기능을 갖는 반도체 회로.
  2. 제 1 항에 있어서,
    상기 테스트 제어부는 상기 반도체 회로 외부에서 제공된 명령 및 어드레스에 응답하여 복수의 보상 제어신호를 생성하도록 구성된 누설 전류 테스트 기능을 갖는 반도체 회로.
  3. 제 2 항에 있어서,
    상기 복수의 보상 제어신호에 응답하여 상기 패드에 인가되는 커패시턴스 값을 가변시키도록 구성된 보상부를 더 포함하는 누설 전류 테스트 기능을 갖는 반도체 회로.
  4. 제 3 항에 있어서,
    상기 보상부는
    상기 복수의 보상 제어신호 중에서 제 1 보상 제어신호에 응답하여 상기 패드에 제 1 커패시턴스 값을 인가하도록 구성된 제 1 보상 유닛, 및
    상기 복수의 보상 제어신호 중에서 제 2 보상 제어신호에 응답하여 상기 패드에 제 2 커패시턴스 값을 인가하도록 구성된 제 2 보상 유닛을 포함하는 누설 전류 테스트 기능을 갖는 반도체 회로.
  5. 제 1 항에 있어서,
    상기 기준 전압은 상기 반도체 회로 내부에서 생성하거나, 상기 반도체 회로 외부에서 제공받도록 구성되는 누설 전류 테스트 기능을 갖는 반도체 회로.
  6. 제 1 항에 있어서,
    상기 테스트 제어부는
    상기 반도체 회로 외부에서 제공된 명령 및 어드레스에 응답하여 저장 제어신호를 생성하도록 구성된 누설 전류 테스트 기능을 갖는 반도체 회로.
  7. 제 6 항에 있어서,
    상기 저장 제어신호에 응답하여 상기 감지 신호를 저장하고, 저장된 상기 감지신호를 상기 드라이버로 출력하도록 구성된 감지신호 저장부를 더 포함하는 누설 전류 테스트 기능을 갖는 반도체 회로.
  8. 반도체 회로 외부에서 제공된 명령 및 어드레스에 응답하여 드라이빙 활성화 신호, 감지 활성화 신호 및 테스트 구동 신호를 생성하도록 구성된 테스트 제어부;
    패드;
    반도체 회로 내부의 데이터에 응답하여 상기 패드를 정해진 레벨로 구동하도록 구성되는 제 1 드라이버;
    상기 드라이빙 활성화 신호가 활성화된 경우, 상기 테스트 구동 신호에 응답하여 상기 패드를 정해진 레벨로 구동하도록 구성된 제 2 드라이버; 및
    상기 감지 활성화 신호가 활성화되면 상기 패드의 전압 레벨과 기준 전압을 비교하여 감지 신호를 출력하도록 구성된 감지부를 포함하는 누설 전류 테스트 기능을 갖는 반도체 회로.
  9. 제 8 항에 있어서,
    상기 테스트 제어부는 상기 반도체 회로 외부에서 제공된 명령 및 어드레스에 응답하여 복수의 보상 제어신호를 생성하도록 구성된 누설 전류 테스트 기능을 갖는 반도체 회로.
  10. 제 9 항에 있어서,
    상기 복수의 보상 제어신호에 응답하여 상기 패드에 인가되는 커패시턴스 값을 가변시키도록 구성된 보상부를 더 포함하는 누설 전류 테스트 기능을 갖는 반도체 회로.
  11. 반도체 회로 외부에서 제공된 명령 및 어드레스에 응답하여 드라이빙 활성화 신호 및 감지 활성화 신호를 생성하도록 구성된 테스트 제어부;
    패드;
    상기 드라이빙 활성화 신호의 활성화에 응답하여 상기 패드를 정해진 레벨로 구동하도록 구성된 드라이버;
    상기 패드를 통해 입력되는 데이터의 전압 레벨과 기준 전압을 비교하여 데이터 입력 동작을 수행하도록 구성되는 제 1 감지부; 및
    상기 감지 활성화 신호가 활성화되면 상기 패드의 전압 레벨과 기준 전압을 비교하여 감지 신호를 출력하도록 구성된 제 2 감지부를 포함하는 누설 전류 테스트 기능을 갖는 반도체 회로.
  12. 제 11 항에 있어서,
    상기 테스트 제어부는 상기 반도체 회로 외부에서 제공된 명령 및 어드레스에 응답하여 복수의 보상 제어신호를 생성하도록 구성된 누설 전류 테스트 기능을 갖는 반도체 회로.
  13. 제 12 항에 있어서,
    상기 복수의 보상 제어신호에 응답하여 상기 패드에 인가되는 커패시턴스 값을 가변시키도록 구성된 보상부를 더 포함하는 누설 전류 테스트 기능을 갖는 반도체 회로.
  14. 반도체 회로 외부에서 제공된 명령 및 어드레스에 응답하여 드라이빙 활성화 신호, 감지 활성화 신호 및 테스트 구동 신호를 생성하도록 구성된 테스트 제어부;
    패드;
    반도체 회로 내부의 데이터에 응답하여 상기 패드를 정해진 레벨로 구동하도록 구성되는 제 1 드라이버;
    상기 드라이빙 활성화 신호가 활성화된 경우, 상기 테스트 구동 신호에 응답하여 상기 패드를 정해진 레벨로 구동하도록 구성된 제 2 드라이버;
    상기 패드를 통해 입력되는 데이터의 전압 레벨과 기준 전압을 비교하여 데이터 입력 동작을 수행하도록 구성되는 제 1 감지부; 및
    상기 감지 활성화 신호가 활성화되면 상기 패드의 전압 레벨과 기준 전압을 비교하여 감지 신호를 출력하도록 구성된 제 2 감지부를 포함하는 누설 전류 테스트 기능을 갖는 반도체 회로.
  15. 제 14 항에 있어서,
    상기 테스트 제어부는 상기 반도체 회로 외부에서 제공된 명령 및 어드레스에 응답하여 복수의 보상 제어신호를 생성하도록 구성된 누설 전류 테스트 기능을 갖는 반도체 회로.
  16. 제 15 항에 있어서,
    상기 복수의 보상 제어신호에 응답하여 상기 패드에 인가되는 커패시턴스 값을 가변시키도록 구성된 보상부를 더 포함하는 누설 전류 테스트 기능을 갖는 반도체 회로.
  17. 명령 및 기준 전압을 이용하여 복수의 패드에 대한 누설 전류 테스트를 동시에 수행하고, 테스트 결과에 따른 복수의 감지 신호를 출력하도록 구성된 반도체 회로; 및
    상기 명령 및 상기 기준 전압을 상기 반도체 회로에 제공하고, 상기 반도체 회로에서 제공된 상기 복수의 감지 신호에 응답하여 테스트 결과를 판정하도록 구성된 테스터를 포함하는 누설 전류 테스트 시스템.
  18. 제 17 항에 있어서,
    상기 반도체 회로는
    상기 명령에 응답하여 상기 복수의 패드 중에서 일부를 나머지와 다른 레벨로 구동하여 상기 누설 전류 테스트를 수행하도록 구성되는 누설 전류 테스트 시스템.
  19. 제 17 항에 있어서,
    상기 반도체 회로는
    상기 명령에 응답하여 드라이빙 활성화 신호, 감지 활성화 신호 및 복수의 드라이빙 제어 신호를 생성하도록 구성된 테스트 제어부;
    테스트 동작 시 누설 전류 판정의 기준으로 사용되는 기준 핀을 포함하는 복수의 핀;
    상기 복수의 핀과 연결된 복수의 패드;
    상기 드라이빙 활성화 신호 및 상기 복수의 드라이빙 제어 신호에 응답하여 상기 복수의 패드 중에서 일부를 나머지와 다른 레벨로 구동할 수 있도록 구성된 복수의 풀업/풀다운 드라이버; 및
    상기 감지 활성화 신호가 활성화되면 상기 복수의 패드의 전압 레벨과 상기 기준 전압을 비교하여 상기 복수의 감지 신호를 출력하도록 구성된 복수의 감지부를 포함하는 누설 전류 테스트 시스템.
  20. 제 17 항에 있어서,
    상기 테스터는
    상기 복수의 감지 신호 중에서 상기 기준 핀에 따른 감지 신호를 기준으로 나머지 감지 신호들을 비교하여 테스트 결과를 판정하도록 구성되는 누설 전류 테스트 시스템.
KR1020130056425A 2013-05-20 2013-05-20 누설 전류 테스트 기능을 갖는 반도체 회로 및 누설 전류 테스트 시스템 KR102071331B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130056425A KR102071331B1 (ko) 2013-05-20 2013-05-20 누설 전류 테스트 기능을 갖는 반도체 회로 및 누설 전류 테스트 시스템
US14/018,046 US9583214B2 (en) 2013-05-20 2013-09-04 Semiconductor circuit and leakage current test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130056425A KR102071331B1 (ko) 2013-05-20 2013-05-20 누설 전류 테스트 기능을 갖는 반도체 회로 및 누설 전류 테스트 시스템

Publications (2)

Publication Number Publication Date
KR20140136202A true KR20140136202A (ko) 2014-11-28
KR102071331B1 KR102071331B1 (ko) 2020-01-30

Family

ID=51895672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130056425A KR102071331B1 (ko) 2013-05-20 2013-05-20 누설 전류 테스트 기능을 갖는 반도체 회로 및 누설 전류 테스트 시스템

Country Status (2)

Country Link
US (1) US9583214B2 (ko)
KR (1) KR102071331B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10634713B2 (en) * 2018-02-22 2020-04-28 Piecemakers Technology, Inc. Method for testing semiconductor die pad untouched by probe and related test circuit
KR20220090876A (ko) 2020-12-23 2022-06-30 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10123212A (ja) * 1996-10-17 1998-05-15 Fujitsu Ltd 試験回路を有する半導体集積回路
JP2004003985A (ja) * 2002-03-08 2004-01-08 Agilent Technol Inc 集積回路のパッド・ドライバのテストを容易にするためのシステムおよび方法
US20040246017A1 (en) * 2001-04-19 2004-12-09 Intel Corporation AC testing of leakage current in integrated circuits using RC time constant
JP2005033067A (ja) * 2003-07-08 2005-02-03 Matsushita Electric Ind Co Ltd 半導体集積回路、その静電気耐圧試験方法及び装置
US20060273820A1 (en) * 2003-11-24 2006-12-07 Ralf Arnold Input and output circuit an integrated circuit and method for testing the same
US20120286814A1 (en) * 2011-05-11 2012-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC Testing Apparatus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7036055B2 (en) 2002-12-31 2006-04-25 Intel Corporation Arrangements for self-measurement of I/O specifications

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10123212A (ja) * 1996-10-17 1998-05-15 Fujitsu Ltd 試験回路を有する半導体集積回路
US20040246017A1 (en) * 2001-04-19 2004-12-09 Intel Corporation AC testing of leakage current in integrated circuits using RC time constant
JP2004003985A (ja) * 2002-03-08 2004-01-08 Agilent Technol Inc 集積回路のパッド・ドライバのテストを容易にするためのシステムおよび方法
JP2005033067A (ja) * 2003-07-08 2005-02-03 Matsushita Electric Ind Co Ltd 半導体集積回路、その静電気耐圧試験方法及び装置
US20060273820A1 (en) * 2003-11-24 2006-12-07 Ralf Arnold Input and output circuit an integrated circuit and method for testing the same
US20120286814A1 (en) * 2011-05-11 2012-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC Testing Apparatus

Also Published As

Publication number Publication date
KR102071331B1 (ko) 2020-01-30
US9583214B2 (en) 2017-02-28
US20140340971A1 (en) 2014-11-20

Similar Documents

Publication Publication Date Title
CN109716435B (zh) 输入缓冲器中的偏移电压调整的设备
KR20110054542A (ko) 메모리 장치 및 메모리 테스트 시스템
US20150310935A1 (en) Monitoring device of integrated circuit
US5896324A (en) Overvoltage detection circuit for generating a digital signal for a semiconductor memory device in parallel test mode
CN107039066B (zh) 存储器接口电路及其控制方法、存储器系统
KR20070096214A (ko) 데이터 독출 모드에서 ｏｄｔ 회로의 온/오프 상태를테스트할 수 있는 반도체 메모리 장치 및 ｏｄｔ 회로의상태 테스트 방법
KR20210026956A (ko) 파워-업 시퀀스 중에 메모리 셀들을 테스트하고 리페어 하는 방법 및 메모리 장치
JPH06194424A (ja) 半導体装置
KR20150033101A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
KR20160056756A (ko) 반도체 장치의 빌트 인 테스트 회로
KR100621770B1 (ko) 반도체 메모리 장치 및 그의 구동 및 테스팅 방법
KR100933814B1 (ko) 온 다이 터미네이션 테스트 장치 및 온 다이 터미네이션테스트 방법
KR20120109958A (ko) 커맨드/어드레스 캘리브레이션을 채용하는 메모리 장치
KR102071331B1 (ko) 누설 전류 테스트 기능을 갖는 반도체 회로 및 누설 전류 테스트 시스템
EP1355315B1 (en) Voltage detection circuit and method for semiconductor memory devices
US7952381B2 (en) Semiconductor device
KR20150018092A (ko) 반도체 장치 테스트 방법 및 이를 이용한 테스트 시스템
US20200284836A1 (en) Integrated circuit and detection method for multi-chip status thereof
US20110026561A1 (en) Temperature information outputting circuit and a semiconductor memory apparatus using the same
KR101022667B1 (ko) 오버드라이빙 구조를 갖는 반도체메모리소자
KR102443555B1 (ko) 반도체 메모리 장치
US8085056B2 (en) Circuit for testing internal voltage of semiconductor memory apparatus
KR100532964B1 (ko) 메모리 셀 트랜지스터의 하자 측정 방법
KR100282229B1 (ko) 반도체 메모리
KR20170000625A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant