KR100546416B1 - 다수개의 온도 감지기들을 구비하는 반도체 장치 및 이를이용한 반도체 장치 제어방법 - Google Patents

다수개의 온도 감지기들을 구비하는 반도체 장치 및 이를이용한 반도체 장치 제어방법 Download PDF

Info

Publication number
KR100546416B1
KR100546416B1 KR1020040052974A KR20040052974A KR100546416B1 KR 100546416 B1 KR100546416 B1 KR 100546416B1 KR 1020040052974 A KR1020040052974 A KR 1020040052974A KR 20040052974 A KR20040052974 A KR 20040052974A KR 100546416 B1 KR100546416 B1 KR 100546416B1
Authority
KR
South Korea
Prior art keywords
temperature
bank
semiconductor device
banks
temperature sensors
Prior art date
Application number
KR1020040052974A
Other languages
English (en)
Other versions
KR20060004784A (ko
Inventor
오보영
강상석
김경무
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040052974A priority Critical patent/KR100546416B1/ko
Priority to US11/177,242 priority patent/US7569904B2/en
Publication of KR20060004784A publication Critical patent/KR20060004784A/ko
Application granted granted Critical
Publication of KR100546416B1 publication Critical patent/KR100546416B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

다수개의 온도 감지기들을 구비하는 반도체 장치 및 이를 이용한 반도체 장치 제어방법이 제시된다. 상기 반도체 장치는 다수개의 뱅크들; 다수개의 제어 회로들; 및 다수개의 온도 감지기들을 구비하며, 상기 다수개의 온도 감지기들 각각은 상기 다수개의 뱅크들 중에서 대응되는 적어도 하나의 뱅크 주변에 위치하고, 상기 대응되는 적어도 하나의 뱅크 주위의 온도를 감지하고, 그 감지결과에 따른 감지신호를 출력하고, 상기 다수개의 제어 회로들 각각은 적어도 하나의 상기 감지신호에 기초하여 상기 다수개의 뱅크들 중에서 대응되는 뱅크의 동작을 제어하기 위한 적어도 하나의 제어신호를 대응되는 적어도 하나의 뱅크로 출력한다. 상기 적어도 하나의 제어신호의 발생지연은 상기 적어도 하나의 감지신호에 따라 결정된다. 상기 다수개의 온도 감지기들 각각은 자신들이 위치하는 주변의 온도를 정확하게 감지하고, 그 감지결과에 따른 감지신호를 대응되는 제어회로로 출력하므로, 각 제어회로는 상기 감지신호에 응답하여 대응되는 뱅크의 동작-예컨대, 데이터 기입 동작 또는 데이터 독출 동작-에 필요한 적어도 하나의 제어신호의 발생시기(예컨대, 인에이블 또는 디스에이블), 또는 상술한 각 신호의 마진을 정확하게 제어할 수 있으므로, 다수개의 온도 감지기들을 구비하는 반도체 장치는 온도변화에 안정적으로 동작할 수 있다.

Description

다수개의 온도 감지기들을 구비하는 반도체 장치 및 이를 이용한 반도체 장치 제어방법{Semiconductor device having a plurality of temperature sensors and method for controlling semiconductor device using the same}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 하나의 온도 감지기를 구비하는 반도체 장치의 내부 블락도를 나타낸다.
도 2는 본 발명의 실시예에 따른 다수개의 온도 감지기들을 구비하는 반도체 장치의 내부 블락도를 나타낸다.
도 3은 뱅크A 제어회로의 출력신호의 타이밍 도를 나타낸다.
도 4는 본 발명의 다른 실시예에 따른 다수개의 온도 감지기들을 구비하는 반도체 장치의 내부 블락도를 나타낸다.
도 5는 본 발명의 실시예에 따른 다수개의 온도 감지기들의 제1배치도를 나타낸다.
도 6은 본 발명의 실시예에 따른 다수개의 온도 감지기들의 제2배치도를 나타낸다.
도 7은 본 발명의 실시예에 따른 다수개의 온도 감지기들의 제3배치도를 나 타낸다.
도 8은 본 발명의 실시예에 따른 다수개의 온도 감지기들의 제4배치도를 나타낸다.
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는 다수개의 온도 감지기들을 구비하는 반도체 장치와 이를 이용한 반도체 장치-특히 뱅크의 동작을 제어하는 방법에 관한 것이다.
도 1은 하나의 온도 감지기를 구비하는 반도체 장치의 내부 블락도를 나타낸다. 도 1을 참조하면, 종래의 반도체 장치(또는 칩; 100)는 다수개의 뱅크들(110 내지 140), 하나의 온도 감지기(150), 및 컨트롤러(160)를 구비한다.
상기 다수개의 뱅크들(110 내지 140)각각은 서로 독립적으로 동작하고 상기 온도 감지기(150)가 뱅크A(110)의 주변만의 온도만 감지한다고 가정할 때, 뱅크C (130) 또는 뱅크D(140)가 동작하는 경우, 상기 뱅크C(130) 또는 상기 뱅크D(140)의 주변의 온도는 뱅크A(110)의 주변의 온도보다 높게된다. 그러나 상기 온도 감지기(150)는 상기 뱅크C(130) 또는 상기 뱅크D(140)의 주변의 온도를 제대로 감지하지 못하는 문제점이 있다.
뱅크A(110)의 주변의 온도가 45℃미만인 경우 컨트롤러(160)는 상기 온도 감지기(150)의 출력신호에 응답하여 420ms의 주기를 갖는 셀프 리프레쉬 신호를 상기 다수개의 뱅크들(110 내지 140)각각으로 출력하고, 상기 뱅크A(110)의 주변의 온도가 45℃이상인 경우 컨트롤러(160)는 140ms의 주기를 갖는 셀프 리프레쉬 신호를 상기 다수개의 뱅크들(110 내지 140)각각으로 출력한다고 가정한다.
또한, 뱅크D(140)가 동작하여 상기 뱅크D(140)의 주변온도가 50℃이상이고 뱅크A(110)는 동작을 하지 않아 뱅크A(110)의 주변의 온도는 40℃이하인 경우, 상기 온도 감지기(150)는 상기 뱅크A(110)의 주변의 온도만을 감지하고 그 결과를 컨트롤러(160)로 출력한다.
따라서 상기 컨트롤러(160)는 420ms의 주기를 갖는 셀프 리프레쉬 신호를 상기 다수개의 뱅크들(110 내지 140)각각으로 출력하므로, 뱅크D(140)로 입출력되는 데이터는 페일(fail)될 수 있는 문제점이 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 반도체 장치 내부에 위치별로 다수개의 온도 감지기를 구비하고 상기 반도체 장치가 동작하는 경우 상기 위치별로 온도변화를 감지할 수 있는 반도체 장치와 이를 이용한 반도체 장치-특히 뱅크의 동작을 제어하는 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 반도체 장치는 다수개의 뱅크들; 다수개의 제어 회로들; 및 다수개의 온도 감지기들을 구비하며, 상기 다수개의 온도 감지기들 각각은 상기 다수개의 뱅크들 중에서 대응되는 적어도 하나의 뱅크 주변에 위치하고, 상기 대응되는 적어도 하나의 뱅크 주위의 온도를 감지하고, 그 감지결과 에 따른 감지신호를 출력하고, 상기 다수개의 제어 회로들 각각은 적어도 하나의 상기 감지신호에 기초하여 상기 다수개의 뱅크들 중에서 대응되는 뱅크의 동작을 제어하기 위한 적어도 하나의 제어신호를 대응되는 적어도 하나의 뱅크로 출력한다.
상기 적어도 하나의 제어신호의 발생지연은 상기 적어도 하나의 감지신호에 따라 결정된다.
상기 다수개의 온도 감지기들 각각은 내부 전압 변환기, 승압 회로, 출력 드라이버, 감지 증폭기와 입출력 드라이버 중에서 어느 하나의 주변에 위치한다.
상기 기술적 과제를 달성하기 위한 반도체 장치는 다수개의 뱅크들; 다수개의 제어 회로들; 소정의 위치에 존재하는 적어도 하나의 회로의 주변의 온도를 각각 감지하기 위한 다수개의 온도 감지기들; 및 상기 다수개의 온도 감지기들 각각으로부터 출력되는 감지신호들을 논리 조합하고, 그 논리 조합 결과를 출력하는 논리 회로를 구비하며, 상기 다수개의 온도 감지기들 각각은 상기 다수개의 뱅크들 중에서 대응되는 적어도 하나의 뱅크 주변에 위치하고, 상기 대응되는 적어도 하나의 뱅크 주위의 온도를 감지하고, 그 감지결과에 따른 감지신호를 출력하고, 상기 다수개의 제어 회로들 각각은 상기 논리 회로의 출력신호에 기초하여 상기 다수개의 뱅크들 중에서 대응되는 뱅크의 동작을 제어하기 위한 적어도 하나의 제어신호를 대응되는 적어도 하나의 뱅크로 출력한다.
상기 적어도 하나의 회로는 상기 다수개의 뱅크들 중에서 대응되는 적어도 하나의 뱅크, 내부 전압 변환기, 승압 회로, 출력 드라이버, 감지 증폭기와 입출력 드라이버 중에서 어느 하나이다. 상기 적어도 하나의 회로는 전류를 상대적으로 많아 소모하는 회로이다.
상기 기술적 과제를 달성하기 위한 다수개의 뱅크들, 다수개의 제어 회로들, 및 다수개의 온도 감지기들을 구비하는 반도체 장치가 상기 다수개의 온도 감지들의 출력신호를 이용하여 대응되는 뱅크의 동작을 제어하는 방법은 서로 다른 위치에 존재하는 상기 다수개의 온도 감지기들 각각이 대응되는 적어도 하나의 회로의 주위의 온도를 감지하고, 그 감지결과에 따른 감지신호를 출력하는 단계; 상기 다수개의 제어 회로들 각각이 적어도 하나의 상기 감지신호에 기초하여 상기 다수개의 뱅크들 중에서 대응되는 뱅크의 동작을 제어하기 위한 적어도 하나의 제어신호를 발생하는 단계; 및 상기 다수개의 뱅크들 각각이 대응되는 적어도 하나의 제어신호에 기초하여 자신의 동작을 수행하는 단계를 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 실시예에 따른 다수개의 온도 감지기들을 구비하는 반도체 장치의 내부 블락도를 나타낸다. 도 2를 참조하면, 반도체 장치(또는 칩; 200)는 다수개의 뱅크들(210, 220, 230, 및 240), 다수개의 제어회로들(212, 222, 232, 및 242), 및 다수개의 온도 감지기들(214, 224, 234, 및 244)을 구비한다.
상기 다수개의 온도 감지기들(214, 224, 234, 및 244)각각은 대응되는 뱅크(210, 220, 230, 및 240)의 주변 또는 도 5 내지 도 8에 도시된 바와 같이 전류를 많이 사용하는 내부 전압 변환기, 승압 회로, 출력 드라이버, 감지 증폭기와 입출력 드라이버 중에서 적어도 하나의 회로의 주변에 위치하고, 상기 주변의 온도를 감지하고, 온도 감지결과에 따른 감지신호를 대응되는 제어회로(212, 222, 232, 및 242)로 출력한다.
상기 다수개의 제어회로들(212, 222, 232, 및 242)각각은 대응되는 감지신호에 기초하여 대응되는 뱅크(210, 220, 230, 및 240)의 동작을 제어하기 위한 적어도 하나의 제어신호를 대응되는 뱅크(210, 220, 230, 및 240)로 출력한다.
도 3은 뱅크A 제어회로의 출력신호의 타이밍 도를 나타낸다. 도2와 도3을 참조하면, 뱅크A 제어회로(212)는 클락신호(CLK), 명령신호(CMD), 및 온도감지기 (214)로부터 출력되는 감지신호에 응답하여 감지 인에이블 신호(PS)를 뱅크A(210)로 출력한다. 뱅크A(210)는 상기 감지 인에이블 신호(PS)에 응답하여 메모리 셀의 데이터를 감지하고 증폭한 후 독출하는 동작을 수행한다.
도 2와 도 3에서는 설명의 편의를 위하여 감지 인에이블 신호(PS)를 예로 들어 설명하나, 상기 뱅크A 제어회로(212)는 뱅크A(210)의 데이터 기입 동작 또는 데이터 독출 동작을 제어하는 다양한 제어신호들을 상기 뱅크A(210)로 출력한다.
도 3을 참조하면, 뱅크A(210)의 주변 온도가 증가할수록, 상기 감지 인에이블 신호(PS)의 지연(Td)은 감소한다. 따라서 상기 뱅크A(210)의 AC파라미터들-예컨 대, tRCD(/RAS to /CAS delay time), tSAC (clock to valid output delay) 등-은 감지신호에 기초하여 조절된다.
또한, 상기 뱅크A(210)의 부스팅 마진(boosting), 전하 공유 마진(charge shearing margin), 프리차지 마진(precharge margin), 주파수 마진(frequency margin) 등도 감지신호에 기초하여 조절된다.
도 4는 본 발명의 다른 실시예에 따른 다수개의 온도 감지기들을 구비하는 반도체 장치의 내부 블락도를 나타낸다. 도 4에 도시된 반도체 장치(300)는 논리 회로(310)를 제외하고 도 2에 도시된 반도체 장치(200)와 동일하다.
상기 논리 회로(310)는 논리합(OR) 게이트, 논리곱(AND) 게이트, 부정 논리합(NOR) 게이트 또는 부정 논리곱(NAND) 게이트로 구현될 수 있다.
상기 논리 회로(310)가 논리합(OR) 게이트로 구현되는 경우, 상기 논리합 (OR) 게이트는 다수개의 온도 감지기들(214, 224, 234, 및 244)의 출력신호들을 논리합하고, 그 결과를 각 제어회로(212, 222, 232, 및 242)로 출력한다. 따라서 각 제어회로(212, 222, 232, 및 242)는 논리합 게이트(310)의 출력신호에 응답하여 대응되는 뱅크(210, 220, 230, 및 240)의 동작을 제어하기 위한 적어도 하나의 제어신호를 대응되는 뱅크(210, 220, 230, 및 240)로 출력한다.
도 5는 본 발명의 실시예에 따른 다수개의 온도 감지기들의 제1배치도를 나타낸다. 도 5의 제1배치도를 보면, 각 온도 감지기(TS1과 TS2)는 전류 소모가 많은 적어도 하나의 내부 전압 변환기에 인접하여 설치되고, 대응되는 내부 전압 변환기의 주변온도 및/또는 뱅크의 주변온도를 감지하고, 감지 결과를 대응되는 제어회로 로 출력한다. 따라서 대응되는 제어회로는 각 온도 감지기(TS1과 TS2)로부터 입력되는 감지신호에 응답하여 대응되는 적어도 하나의 뱅크의 동작을 제어하기 위한 적어도 하나의 제어신호를 대응되는 적어도 하나의 뱅크로 출력한다.
즉, 상기 제어회로는 내부 전압 변환기 주변온도에 따라 대응되는 뱅크의 부스팅 마진, 전하 공유 마진(charge shearing margin), 프리차지 마진, 주파수 마진 등을 제어할 수 있다.
도 6은 본 발명의 실시예에 따른 다수개의 온도 감지기들의 제2배치도를 나타낸다. 도 6을 참조하면, 반도체 장치는 다수개의 온도 감지기들(TS1, TS2, TS3, 및 TS4)을 구비한다. 각 온도 감지기(TS1과 TS4)는 내부 전압 변환기들 주변의 온도를 감지하고, 그 감지결과에 따른 감지신호를 대응되는 제어회로(미도시)로 출력한다.
온도 감지기(TS2)는 승압회로의 주변의 온도를 감지하고 그 감지결과에 따른 감지신호를 대응되는 제어회로(미도시)로 출력한다. 온도 감지기(TS3)는 승압회로와 출력 드라이버의 주변의 온도를 감지하고 그 감지결과에 따른 감지신호를 대응되는 제어회로로 출력한다.
도 7은 본 발명의 실시예에 따른 다수개의 온도 감지기들의 제3배치도를 나타낸다. 도 7을 참조하면, 반도체 장치는 다수개의 온도 감지기들(TS1, TS2과 TS3)을 구비한다. 각 온도 감지기(TS1과 TS3)는 내부 전압 변환기들 주변의 온도를 감지하고, 그 감지결과에 따른 감지신호를 대응되는 제어회로(미도시)로 출력한다.
온도 감지기(TS2)는 많은 전류를 소비하는 감지 증폭기와 입출력 드라이버의 주변의 온도를 감지하고 그 감지결과에 따른 감지신호를 대응되는 제어회로(미도시)로 출력한다.
도 8은 본 발명의 실시예에 따른 다수개의 온도 감지기들의 제4배치도를 나타낸다. 도 8을 참조하면, 반도체 장치는 다수개의 온도 감지기들(TS1, TS2, TS3과 TS4)을 구비한다. 온도 감지기(TS1)는 승압회로 및/또는 뱅크A의 온도를 감지하고, 그 감지결과에 따른 감지신호를 대응되는 제어회로(미도시)로 출력한다.
온도 감지기(TS2)는 승압회로들 및/또는 뱅크B의 온도를 감지하고, 그 감지결과에 따른 감지신호를 대응되는 제어회로(미도시)로 출력한다.
도 2 내지 도 8을 참조하여 설명한 바와 같이, 상기 다수개의 온도 감지기들 각각은 자신들이 위치하는 주변의 온도를 정확하게 감지하고, 그 감지결과에 따른 감지신호를 대응되는 제어회로로 출력하므로, 각 제어회로는 상기 감지신호에 응답하여 대응되는 뱅크의 동작-예컨대, 데이터 기입 동작 또는 데이터 독출 동작-에 필요한 적어도 하나의 제어신호의 발생시기(예컨대, 인에이블 또는 디스에이블), 또는 상술한 각 신호의 마진을 정확하게 제어할 수 있으므로, 다수개의 온도 감지기들을 구비하는 반도체 장치는 온도변화에 안정적으로 동작할 수 있다.
다수개의 뱅크들, 다수개의 제어 회로들, 및 다수개의 온도 감지기들을 구비하는 반도체 장치가 상기 다수개의 온도 감지들의 출력신호를 이용하여 대응되는 뱅크의 동작을 제어하는 방법은 도 2 내지 도8에 도시된 다수개의 온도 감지기들을 이용하여 수행된다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 다수개의 온도 감지기들을 구비하는 반도체 장치와 이를 이용한 제어방법은 상기 반도체 장치(또는 칩) 내부의 부분별 온도의 변화를 감지할 수 있으므로 온도의 변화에 민감한 상기 반도체 장치 내부에 구현된 제어회로를 제어할 수 있다.
따라서 상기 다수개의 온도 감지기들을 구비하고 온도의 변화에 민감한 회로들을 구비하는 반도체 장치는 온도의 변화에도 불구하고 안정적으로 동작하는 이점이 있다.

Claims (6)

  1. 반도체 장치에 있어서,
    다수개의 뱅크들;
    다수개의 제어 회로들; 및
    다수개의 온도 감지기들을 구비하며,
    상기 다수개의 온도 감지기들 각각은 상기 다수개의 뱅크들 중에서 대응되는 적어도 하나의 뱅크 주변에 위치하고, 상기 대응되는 적어도 하나의 뱅크 주위의 온도를 감지하고, 그 감지결과에 따른 감지신호를 출력하고,
    상기 다수개의 제어 회로들 각각은 적어도 하나의 상기 감지신호에 기초하여 상기 다수개의 뱅크들 중에서 대응되는 뱅크의 동작을 제어하기 위한 적어도 하나의 제어신호를 대응되는 적어도 하나의 뱅크로 출력하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 적어도 하나의 제어신호의 발생지연은 상기 적어도 하나의 감지신호에 따라 결정되는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 다수개의 온도 감지기들 각각은 내부 전압 변환기, 승압 회로, 출력 드라이버, 감지 증폭기와 입출력 드라이버 중에서 어느 하나의 주변에 위치하는 것을 특징으로 하는 반도체 장치.
  4. 반도체 장치에 있어서,
    다수개의 뱅크들;
    다수개의 제어 회로들;
    소정의 위치에 존재하는 적어도 하나의 회로의 주변의 온도를 각각 감지하기 위한 다수개의 온도 감지기들; 및
    상기 다수개의 온도 감지기들 각각으로부터 출력되는 감지신호들을 논리 조합하고, 그 논리 조합 결과를 출력하는 논리 회로를 구비하며,
    상기 다수개의 온도 감지기들 각각은 상기 다수개의 뱅크들 중에서 대응되는 적어도 하나의 뱅크 주변에 위치하고, 상기 대응되는 적어도 하나의 뱅크 주위의 온도를 감지하고, 그 감지결과에 따른 감지신호를 출력하고,
    상기 다수개의 제어 회로들 각각은 상기 논리 회로의 출력신호에 기초하여 상기 다수개의 뱅크들 중에서 대응되는 뱅크의 동작을 제어하기 위한 적어도 하나의 제어신호를 대응되는 적어도 하나의 뱅크로 출력하는 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서, 상기 적어도 하나의 회로는 상기 다수개의 뱅크들 중에서 대응되는 적어도 하나의 뱅크, 내부 전압 변환기, 승압 회로, 출력 드라이버, 감지 증폭기와 입출력 드라이버 중에서 어느 하나인 것을 특징으로 하는 반도체 장치.
  6. 다수개의 뱅크들, 다수개의 제어 회로들, 및 다수개의 온도 감지기들을 구비하는 반도체 장치가 상기 다수개의 온도 감지들의 출력신호를 이용하여 대응되는 뱅크의 동작을 제어하는 방법에 있어서,
    서로 다른 위치에 존재하는 상기 다수개의 온도 감지기들 각각이 대응되는 적어도 하나의 회로의 주위의 온도를 감지하고, 그 감지결과에 따른 감지신호를 출력하는 단계;
    상기 다수개의 제어 회로들 각각이 적어도 하나의 상기 감지신호에 기초하여 상기 다수개의 뱅크들 중에서 대응되는 뱅크의 동작을 제어하기 위한 적어도 하나 의 제어신호를 발생하는 단계; 및
    상기 다수개의 뱅크들 각각이 대응되는 적어도 하나의 제어신호에 기초하여 자신의 동작을 수행하는 단계를 구비하는 것을 특징으로 하는 뱅크 동작 제어방법.
KR1020040052974A 2004-07-08 2004-07-08 다수개의 온도 감지기들을 구비하는 반도체 장치 및 이를이용한 반도체 장치 제어방법 KR100546416B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040052974A KR100546416B1 (ko) 2004-07-08 2004-07-08 다수개의 온도 감지기들을 구비하는 반도체 장치 및 이를이용한 반도체 장치 제어방법
US11/177,242 US7569904B2 (en) 2004-07-08 2005-07-08 Semiconductor device having a plurality of temperature sensors and semiconductor device control method using the plurality of temperature sensors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040052974A KR100546416B1 (ko) 2004-07-08 2004-07-08 다수개의 온도 감지기들을 구비하는 반도체 장치 및 이를이용한 반도체 장치 제어방법

Publications (2)

Publication Number Publication Date
KR20060004784A KR20060004784A (ko) 2006-01-16
KR100546416B1 true KR100546416B1 (ko) 2006-01-26

Family

ID=35599154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040052974A KR100546416B1 (ko) 2004-07-08 2004-07-08 다수개의 온도 감지기들을 구비하는 반도체 장치 및 이를이용한 반도체 장치 제어방법

Country Status (2)

Country Link
US (1) US7569904B2 (ko)
KR (1) KR100546416B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101060471B1 (ko) * 2006-02-16 2011-08-29 인텔 코오퍼레이션 다이-상의 열 센서를 이용한 열 관리
US9177618B2 (en) 2012-11-20 2015-11-03 SK Hynix Inc. Semiconductor memory apparatus

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090037243A1 (en) * 2005-07-01 2009-02-05 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Audio substitution options in media works
US7349762B2 (en) * 2005-11-10 2008-03-25 Kabushiki Kaisha Toshiba Systems and methods for thermal management
JP5046322B2 (ja) * 2006-11-09 2012-10-10 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR101007988B1 (ko) * 2008-01-02 2011-01-14 주식회사 하이닉스반도체 온도정보 출력회로 및 이를 이용한 멀티칩패키지
WO2013067513A1 (en) * 2011-11-04 2013-05-10 Massachusetts Eye & Ear Infirmary Contextual image stabilization
US9442025B2 (en) 2013-10-30 2016-09-13 Apple Inc. System and method for calibrating temperatures sensor for integrated circuits
US9413353B2 (en) 2014-05-12 2016-08-09 Apple Inc. Thermal voltage margin recovery
US10238571B2 (en) * 2016-06-22 2019-03-26 Toyota Motor Engineering & Manufacturing North America, Inc. Vision-assist devices and methods of calibrating image data of a vision-assist device
KR20210036593A (ko) 2019-09-26 2021-04-05 삼성전자주식회사 스토리지 장치
US11347198B2 (en) 2020-09-04 2022-05-31 Apple Inc. Adaptive thermal control system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6167330A (en) * 1998-05-08 2000-12-26 The United States Of America As Represented By The Secretary Of The Air Force Dynamic power management of systems
DE10036914A1 (de) * 2000-07-28 2002-02-14 Infineon Technologies Ag Integrierte Schaltung mit Temperatursensor
US20020084928A1 (en) * 2000-12-29 2002-07-04 Nale William H. Method and apparatus for time multiplexing of thermal sensor
JP2002215258A (ja) 2001-01-23 2002-07-31 Mitsubishi Electric Corp 半導体集積回路装置
JP4021643B2 (ja) 2001-10-29 2007-12-12 富士通株式会社 温度検出機能を備えた半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101060471B1 (ko) * 2006-02-16 2011-08-29 인텔 코오퍼레이션 다이-상의 열 센서를 이용한 열 관리
US9177618B2 (en) 2012-11-20 2015-11-03 SK Hynix Inc. Semiconductor memory apparatus

Also Published As

Publication number Publication date
US20060012930A1 (en) 2006-01-19
KR20060004784A (ko) 2006-01-16
US7569904B2 (en) 2009-08-04

Similar Documents

Publication Publication Date Title
US7569904B2 (en) Semiconductor device having a plurality of temperature sensors and semiconductor device control method using the plurality of temperature sensors
KR100298432B1 (ko) 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법
US7594750B2 (en) Method for outputting internal temperature data in semiconductor memory device and circuit of outputting internal temperature date thereby
US8033720B2 (en) Temperature sensing circuit and semiconductor memory device using the same
KR960038982A (ko) 반도체 메모리장치
US7974140B2 (en) Semiconductor device having a mode register and a plurality of voltage generators
KR20110093086A (ko) 셀프 리프레쉬 동작 모드에서 내부 고 전원전압을 사용하는 반도체 메모리 장치 및 그에 따른 고 전원전압 인가방법
KR20080066249A (ko) 반도체 메모리 장치의 리프레시 주파수 제어회로
US5703829A (en) Synchronous type semiconductor memory device which can be adapted to high frequency system clock signal
KR101092999B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US6826114B2 (en) Data path reset circuit using clock enable signal, reset method, and semiconductor memory device including the data path reset circuit and adopting the reset method
US6012122A (en) Systems and methods for distinguishing between memory types
US6987822B2 (en) Circuit and method for reducing noise interference in digital differential input receivers
KR100748555B1 (ko) 반도체 메모리 장치의 기판 바이어스 전압 발생 회로
US11581032B2 (en) Apparatuses and methods of power supply control for temperature compensated sense amplifiers
KR100265589B1 (ko) 동기식 기억장치
KR20160075006A (ko) 반도체 메모리 장치의 컬럼 제어신호 생성 회로
KR100733473B1 (ko) 비트라인 오버 드라이빙 구조를 가진 반도체 메모리 소자및 그 구동방법
US6262931B1 (en) Semiconductor memory device having voltage down convertor reducing current consumption
JP3880195B2 (ja) 半導体装置及びデータ処理システム
KR100219505B1 (ko) 승압전원발생기
US11276455B1 (en) Systems and methods for memory device power off
KR100338817B1 (ko) 복합 반도체장치의 리프레쉬 특성 자가 테스터
KR100640577B1 (ko) 반도체 메모리 장치의 리후레쉬 제어회로
KR20050101872A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 12