KR20140058515A - 반도체 물질로 된 층을 제조하기 위한 장치 및 방법 - Google Patents

반도체 물질로 된 층을 제조하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR20140058515A
KR20140058515A KR1020147002142A KR20147002142A KR20140058515A KR 20140058515 A KR20140058515 A KR 20140058515A KR 1020147002142 A KR1020147002142 A KR 1020147002142A KR 20147002142 A KR20147002142 A KR 20147002142A KR 20140058515 A KR20140058515 A KR 20140058515A
Authority
KR
South Korea
Prior art keywords
substrate
liquid
donor substrate
bath
temperature
Prior art date
Application number
KR1020147002142A
Other languages
English (en)
Inventor
미쉘 브뤼엘
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20140058515A publication Critical patent/KR20140058515A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/10—Controlling or regulating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/06—Reaction chambers; Boats for supporting the melt; Substrate holders
    • C30B19/062—Vertical dipping system
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/08—Germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Chemically Coating (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 반도체 물질로 된 기판을 제조하는 방법에 관한 것으로서, 초기 온도에서 제 1 반도체 물질로 된 도너 기판(30)으로부터 출발하는 단계; 상기 도너 기판(30)의 한 표면(31)을 상기 초기 온도보다 높은 온도에서 액체 상태로 유지된 제 2 반도체 물질의 배스(bath)(20)와 접촉시키는 단계; 상기 도너 기판(30)을 응고화된 층으로 더 두껍게 하기 위하여 상기 표면(31) 위에 상기 배스 물질을 응고화시키는 단계를 포함하고, 상기 제 2 반도체 물질은 그의 용융점이 상기 제 1 반도체 물질의 용융점보다 낮거나 같도록 선택되는 것을 특징으로 하는 기판의 제조 방법에 관한 것이다. 본 발명은 또한 상기 방법을 적용하기 위한 장치에도 관한 것이다.

Description

반도체 물질로 된 층을 제조하기 위한 장치 및 방법{Method and device for fabricating a layer in semiconductor material}
본 발명은 반도체 물질로 된 기판을 제조하기 위한 방법에 관한 것이다. 또한 본 발명은 실리콘, 저머늄, 또는 실리콘-저머늄 화합물들로 된 기판을 제조하는 데도 응용될 수 있지만, 이들에 한정되는 것은 아니다.
또 본 발명은 반도체 기판을 제조하기 위한 장치에 관한 것이다.
반도체 기판들을 제조하기 위한 다양한 방법들이 존재한다. 이들 기판들은 일반적으로 웨이퍼의 형태를 가지며, (예를 들면, 200 또는 300 mm의 지름을 갖는) 디스크-형상, 또는 다른 형상일 수 있다.
제조 방법의 선택은 반도체 물질의 유형, 의도된 적용 분야, 및 경제적인 제약 조건에 의존하는 것이 일반적이다.
예를 들면, 광전지 셀들을 제조하기 위하여 의도된 실리콘 기판들을 얻고자 하는 경우 용융 실리콘을 재-응고화(re-solidification)하는 방법을 사용하여 바람직한 방향의 방위를 갖는 조대한 입자를 갖는 소위 멀티-결정질 또는 다결정질 실리콘을 얻는 것이 가능하다. 비록 마이크로전자적 응용에 있어서는 단결정 물질을 갖는 것이 일반적으로 선호되지만, 이 방법으로는 단결정질의 물질로 된 기판을 얻는 것이 가능하지 않다.
또한, 이 방법은 내부에 약화된(weakened) 영역이 형성된 도너 기판으로부터 기판을 얻기 위한 것에는 적응되지 않는다.
일부 응용들에 있어서, 약화된 영역이 기판의 두께 내의 제어될 수 있는 깊이에 포함되고 제어된 두께 및 품질을 갖는 반도체 물질로 된 기판을 형성하는 것이 유력하게 선호될 수 있다.
여기에서 "약화된 영역"은 상기 기판의 주면 아래에서 (디스크의 경우, 디스크의 면들 중 어느 하나 아래에서) 연장되고, 또한 상기 기판의 두께 내의 일정한 깊이에서 이 주면에 평행하며, 열처리 공정 또는 기계적 응력과 결합된 열처리 공정에 의하여 기판이 분리되게 되는 영역을 말한다.
통상 상기 약화된 영역은 이온 종들, 예를 들면, 수소 및/또는 헬륨, 및/또는 희가스류를 상기 기판 내부로 삽입하여 그 안에 미세 캐비티들을 생성하고 약화된 영역을 형성함으로써 형성될 수 있다. 이러한 삽입은 주입 또는 종들의 확산과 같은 다른 수단들에 의해서도 달성될 수 있다. 약화된 영역을 생성하기 위해 종들을 삽입하는 방법의 알려진 예들 중 하나는 스마트-컷(Smart-CutTM) 공정이다. 가열의 영향 하에 상기 미세 캐비티들은 상기 기판 내에 응력들을 생성할 수 있으며, 이는 단독으로 또는 상기 약화된 영역의 어느 한 면에서의 기계적 응력의 인가와 결합되어 기판의 분리를 가져올 것이다.
본 발명의 유리한 한 가지 응용은 반도체 물질의 층의 탈착을 가능하게 하는 약화된 영역을 포함하는 기판의 제조이다. 이러한 방식에 있어서, 본 발명은, 예를 들면 50 마이크론의 오더와 같이 낮은 두께값에서도 고도의 정밀도로 제어될 수 있는 두께를 갖는 층들을 형성하는 것을 가능하게 한다. 또한 본 발명을 이용하면, 매우 우수한 품질을 갖는 단결정질 물질로 되면서 여전히 제어된 두께와 매우 작은 두께도 가능한 반도체 물질의 층들을 제조하는 것이 가능하다.
마이크로 전자공학에 응용하기 위한 실리콘 기판들을 제조하기 위하여, 단결정 실리콘의 잉곳을 제조할 수 있게 하는 초크랄스키 인출(pulling) 공정을 사용하는 것이 알려져 있다.
초크랄스키 공정을 이용하여 잉곳을 인출하는 것은, 특히 잉곳의 직경이 큰 경우(예를 들면 300 mm 또는 450 mm) 문제를 일으킬 수 있다. 잉곳 및 그로부터 유도된 기판들의 직경을 증가시키고자 하는 경우, 상기 잉곳의 응고화로부터 잠열을 제거하는 어려움이 더 증가한다. 이것이 잉곳의 인출 속도를 제한한다. 또한, 상기 잉곳 내의 비-균질성을 생성할 수 있다.
위에서 언급된 두 방법들은 실리콘 잉곳들을 생성하는데, 이들은 쏘잉으로 절단함으로써 기판들을 얻는다. 또한 일반적으로는 이들 기판들의 표면들을 처리하는 것이 필요하다.
이들 커팅 및 처리 조작들은 비교적 고비용이 든다.
또한, 이들은 잉곳 물질의 상당한 뿐을 소모하는 불리한 점을 갖고 있다.
또, 이들은 -비록 전혀 아닐 수는 있을지언정- 얇은 기판들을 얻기 어려울 수 있다.
예를 들면, 잉곳을 쏘잉함으로써는 예를 들면 50 마이크론 두께를 갖는 얇은 기판을 얻는 것이 가능하지 않다. 광전지 셀들의 제조와 같은 일부 응용들에 있어서, 얇은 기판 두께가 선호될 수 있다.
또한, 단결정의 시작 기판 상에서, 예를 들면 CVD 타입의 진공 퇴적 방법에 의하여 또는 분자빔 에피택시 방법(molecular beam epitaxy method, MBE)을 이용하여 에피택셜 성장을 수행함으로써 단결정 물질의 층들을 얻는 것이 알려져 있다. 잘 제어된 조건들 하에서, 에피택셜 성장에 의하여 층들을 제조하는 방법은 우수한 품질의 물질을 제조할 수 있다. 이러한 유형의 방법이 갖는 한계는 공정의 느린 속도와 그 비용이다.
본 발명의 목적의 하나는 위에서 언급된 단점들을 피하거나 줄임으로써 얇은 두께(예를 들면, 50 마이크론) 및 큰 두께(예를 들면 500 마이크론 내지 1000 마이크론) 모두와 큰 측방향 치수들(예를 들면 300 mm 또는 더 큰 직경)을 갖는 반도체 기판들을 모두 제조하는 것이다.
위에서 설명한 목적을 달성하기 위하여, 본 발명의 첫 번째 태양에 따르면 반도체 물질로 된 기판을 제조하기 위한 방법이 제공된다. 상기 방법은:
- 초기 온도에서 제 1 반도체 물질로 된 도너 기판으로부터 출발하는 단계;
- 상기 도너 기판의 한 표면을 상기 초기 온도보다 높은 온도에서 액체 상태로 유지된 제 2 반도체 물질의 배스(bath)와 접촉시키는 단계;
- 상기 도너 기판을 응고된 층으로 더 두껍게 하기 위하여 상기 표면 위에 상기 배스 물질을 응고시키는 단계;
의 단계들을 포함한다. 여기서 상기 제 2 반도체 물질은 그의 용융점이 상기 제 1 반도체 물질의 용융점보다 낮거나 같도록 선택된다.
바람직한, 그러나 제한적이지는 않은 본 방법의 태양들은 다음과 같다:
● 상기 제 1 반도체 물질이 실리콘, 저머늄 또는 실리콘-저머늄이고,
● 상기 제 2 반도체 물질은 실리콘, 저머늄 또는 실리콘-저머늄이고,
● 상기 배스는 상기 응고된 층의 원하는 두께에 대응되는 깊이를 갖는 용기(vessel) 내에 수납되고,
● 상기 사항들 중의 하나에 있어서, 상기 배스의 물질은, 상기 배스 내의 물질을 액체 상태로 유지하기 위하여만 맞춰진 가열과 비교하여 수 도(℃) 내지 수십 도 만큼 과열되고,
● 상기 방법은 환원성 분위기에서 수행되고,
● 상기 도너 기판은 상기 액체 표면과 접촉되기 전에 초기 온도로 예열되고,
● 상기 예열은 적어도, 원하는 품질을 갖는 에피택시를 수행하는 것이 가능한 온도와 동일한 온도에서 수행되고,
● 상기 도너 기판은 약화된 영역을 포함하고, 상기 예열 온도는 기포의 발생을 피하면서 수 초의 예열 지속 시간을 허용하고,
● 도너 기판이 시작 온도에 있는 시작 상태에서부터 상기 도너 기판을 상기 기판의 시작 온도와 원하는 초기 온도의 차이의 100 ℃당 1초의 시간 내에 상기 배스의 액체 물질과 접촉시키고,
● 상기 액체 표면을 향하는 상기 기판의 움직임의 동력학은 상기 액체 표면으로부터의 (1 mm 미만의) 매우 짧은 거리에서 상기 기판이 보내는 시간을 최소화하기 위하여 제어되고,
● 상기 기판에 의한 상기 액체 표면의 접근 속도는 상기 기판과 상기 액체 표면 사이의 거리의 역수의 감소함수이고,
● 상기 액체상과의 순차적인 접촉 단계 직전에 화학적 처리가 가해지고,
● 상기 화학적 처리는 묽은 HF를 이용한 탈산화(deoxidation)이고,
● 상기 도너 기판의 표면을 상기 액체와 접촉시키는 동안, 상기 도너 기판의 표면의 모든 지점에서 상기 액체와 상기 기판의 국부 표면의 진입(entry) 사이의 국부 각도의 부호에 연속성이 있고,
● 상기 도너 기판의 표면 변형들은 측정되고, 이러한 측정에 근거하여 기판 표면의 모든 지점에서 상기 기판의 상기 액체와의 국부 접촉 각도가 결정되며, 이는 도너 기판의 표면을 액체와 접촉시키는 동안, 모든 지점에서 상기 기판의 국부 표면의 액체에 대한 국부 진입 각도의 부호가 연속성이 있다는 조건이 만족되는 것을 허용할 것이다.
● 액체 상태로 유지되는 제 2 반도체 물질의 배스 내에 액체 물질의 파동이 생성되고, 상기 파동은 상기 도너 기판의 표면과 접촉하게 된다.
● 상기 기판의 표면에 대한 상기 파동의 움직임의 속도는 초당 수 센티미터의 오더이다.
● 상기 도너 기판은 상기 도너 기판의 두께 내부로 원자 종들을 주입하여 형성된 약화된 영역을 포함한다.
● 본 방법을 적용하기 전에, 상기 약화된 영역이 받는열이 도너 기판에 블리스터링을 만들지 않을 것임을 확실하게 하기위하여 시뮬레이션이 수행된다.
● 상기 시뮬레이션은 다음 적분 값이 1 미만으로 남는지 여부를 확인하기 위하여 사용된다:
Figure pct00001
여기서:
- t1 = 공정의 계획된 시간 길이
- D(Tz) = 블리스터링에 이르는 온도 Tz에 대한 상기 약화된 영역이 노출된 지속 시간
- Tz(t) = 시간 t에서의 상기 약화된 영역에서의 온도
두 번째 태양에 따르면, 본 발명은 위에서 언급된 바와 같은 방법을 적용하기 위한 장치를 제안하며, 다음을 포함하는 것을 특징으로 한다:
● 액체 배스를 수용하기 위한 용기,
● 상기 배스의 물질을 액체 상태로 가져가서 이 상태로 유지하기 위한 가열 수단들.
이 장치의 바람직한 측면들은 다음과 같지만 여기에 한정되는 것은 아니다:
● 상기 가열 수단들이 램프들을 포함하고, 상기 장치가 상기 가열 수단들의 각 램프에 공급되는 전력을 개별 조정하기 위한 수단을 포함한다.
● 상기 가열 수단들이 추가적인 가열 시스템에 의하여 완성된다.
● 상기 추가적인 가열 시스템이 상기 용기의 아래에 배치된 인덕션 가열 시스템이다.
● 상기 장치가 다음을 포함한다.
○ 상기 도너 기판을 전기적으로 절연하기 위한 수단
○ 커패시턴스를 측정하기 위한 수단으로서 상기 수단은 상기 기판의배면과 접촉하는 하나의 전극과 상기 배스의 물질과 접촉하는 다른 전극을 가짐
○ 상기 액체 배스의 표면에 대한 상기 기판의 표면의 경사를 변화시키는 수단
● 상기 장치는 상기 액체 배스의 표면에 대한 상기 기판에 주어진 경사의 각을 결정하기 위한 처리 수단들을 포함한다.
● 상기 장치는 다음을 포함한다:
- 아암 시스템,
- 상기 아암 시스템의 아래에 부착된 메인 잭(main jack) 시스템,
- 상기 메인 잭 시스템의 아래에 부착된 "미세" 액츄에이터의 시스템, 상기 "미세" 액츄에이터의 시스템은 상기 도너 기판을 운반한다.
상기 아암 시스템은 상기 메인 잭 시스템과 상기 미세 액츄에이터를, 따라서 기판을 상기 액체 표면 위로 예를 들면 수 mm의 잘-조정된 거리로 신속하게 이동시키는 것을 가능하게 하고,
상기 메인 잭 시스템은 상기 아암 시스템에 대하여 수직으로 이동 가능하고, 상기 아암 시스템에 의하여 액체 표면 위로 이동된 후, 상기 도너 기판의 중심을 상기 액체 표면으로 프로그램된 속도 및 정밀도로 하강시키는 것을 허용하고,
상기 "미세" 액츄에이터들의 시스템은 상기 도너 기판의 표면의 각도가 변화하는 것을 허용하고 따라서 상기 액체 표면에 대한 상기 기판의 방향을 조정하는 것을 가능하게 한다.
또한 본 발명을 이용하면, 매우 우수한 품질을 갖는 단결정질 물질로 되면서 여전히 제어된 두께와 매우 작은 두께도 가능한 반도체 물질의 층들을 제조하는 것이 가능하다.
본 발명의 다른 측면들은 첨부된 도면들을 참조하여 주어진 다음의 상세한 설명에 설명되어 있다.
도 1a 및 도 1b는 반도체 물질로 된 기판을 제조하기 위한 장치를 나타낸 도면이다.
도 1c는 도너 기판과 액체 물질의 배스의 표면에 의하여 형성된 전기적 커패시턴스를 개념적으로 도시한 도면이다.
도 1d는 도 1c에 모델링된 커패시턴스의 변화를 나타낸 도면이다.
도 1e는 본 발명에 사용될 수 있는 가열 구조물의 개념도이다.
도 1f는 본 발명에 따른 장치의 일 실시예를 나타낸 도면이다.
도 2는 본 발명에 사용될 수 있는 도너 기판의 실시예를 나타낸 도면이다.
도 3은 반도체 물질로 된 층의 응고화를 일으키기 위하여 도 1a 및 도 1b에 나타낸 타입의 장치에 사용되는 상기 도너 기판을 나타낸 도면이다.
도 4는 응고화된 물질의 층을 갖는 본 발명을 이용하여 얻은 기판을 나타낸 도면이다.
도 5는 열에 노출되고 약화된 영역을 포함하는 반도체 물질로 된 기판 표면에 블리스터링이 시작에 대응되는 곡선의 일반적인 모습을 나타낸 그래프이다.
도 6 내지 도 8은 본 발명에 사용된 기판들의 열적 거동의 상이한 시뮬레이션의 실시예들을 나타낸 도면들이다. 이 시뮬레이션들은 각각 다음을 보이기 위하여 수행되었다:
- 저머늄 도너 기판 및 상기 도너 기판이 접촉되는 저머늄 배스에서의 시간에 따른 온도의 트렌드로서, 상기 기판을 상기 액체 물질의 배스와 접촉시킨 후의 트렌드 (도 6),
- 배스 물질 내에서 (여기서는 실리콘) 액체 반도체 물질의 응고화 전선(front)의 시간에 따른 깊이의 트렌드 (도 7),
- 응고화된 (결정화 물질)의 두께의 함수로 나타낸 적분값 I의 트렌드. 여기서 이 적분값은 도너 기판의 표면 위에서의 블리스터링의 위험에 관한 지표를 제공한다.
도 9는 600℃의 초기 온도에서 도너 기판 위 0.2㎲만큼 차이가 나는 에피택시 시작 시간에 대응되는 두 지점들에 대하여 에피택시에 의하여 층을 성장시키는 것을 시간의 함수로 나타낸 것과 이들 두 지점에 대하여 에피택시된 물질의 두께의 차이를 시간의 함수로 나타낸 도면이다.
도 10 내지 도 12는 기판 표면과 방향의 상이한 세 구성에 대하여 도너 기판의 표면 위의 물질의 에피택셜 성장을 모식도로 나타낸 도면이다.
도 13은 (본 발명과 상이한 기술분야인) 부품 솔더링 분야에서의 파동 솔더링 또는 브레이징(brazing)의 일반적인 작용을 상기시키는 블록도이다.
이들 도면에서의 모든 도면들은 개념적인 블록 도면들로서 이들은 실제 응용에서의 스케일로 반드시 그려진 것은 아니다. 특히, 기판의 두께들은 실제 스케일에 따라 그려지지 않았다.
제조 장치
도 1a는 반도체 물질로 된 기판을 제조하기 위한 장치(10)를 개념적으로 나타낸다.
아래에서 설명하는 바와 같이, 상기 기판은 초기의 소위 도너 기판으로부터 제조된다. 상기 도너 기판(30)은 도 1b에 개념적으로 도시된다. 상기 기판은 본 문서의 의미에 있어서 "도너(donor)"라고 불리도록 특정되었는데, 이는 본 발명의 한 응용에서 상기 기판이 약화된 영역을 포함하고 반도체 물질의 층을 주도록(donate) 탈착 공정을 거칠 수 있기 때문이다. 본 발명은 이 "도너" 기판이 약화된 영역을 포함하지 않는 경우까지도 포함한다.
상기 장치(10)는 용융 반도체 물질(20)의 배스를 수용하도록 적응된 용기(100)를 포함한다. 이것은 예를 들면 세라믹제의 용기일 수 있다. 이하의 본 문서에서는 참조번호 (20)과 관련하여, 배스라는 용어 또는 액체 상태에 있는 이 배스의 물질이 구분없이 사용될 것이다.
상기 용기는 열적 절연 물질, 예를 들면 내열 물질로 된 것이 바람직하다.
상기 용기는 도 1a에서는 상기 배스의 표면 위에 위치하는 적외선 램프들(L)의 어셈블리(110)의 형태로 도시되며, 다른 형태를 취할 수도 있는 가열 수단(110)과 관계된다. 이 구성에서, 상기 가열 수단들을 상기 배스의 표면의 반대쪽에 가져가고, 또한 이들을 신속하게 철수하기 위한 수단들이 제공된다.
도 1a에 도시된 실시예의 상기 램프들(L)은 적외선 방사 타입의 가열 램프들이다. 이 램프들은 - 또는 제어될 수 있는 그 외 다른 가열 수단들 - 도 1a에 도시된 바와 같이 상기 배스(20)의 가열 위치에, 상기 배스의 전체 표면에, 그리고 이 표면에만 대향하여 연장되는 영역(1100)에 바람직하게 배열된다. 상기 가열 수단들은 상기 용기는 가열하지 않고 상기 배스의 액체 물질만 가열하도록 배치되는 것이 대체로 바람직하다.
도 1e는 이러한 램프들(L)의 어셈블리(110)를, 축(450)을 중심으로 회전할 수 있는 아암(451)을 통하여 운반할 수 있는 구조물(45)을 나타낸다. 상기 구조물(45)은 상기 램프들을 상기 배스의 상부 위로 가져오기 위하여 사용될 수 있다.
상기 가열 수단들은 상기 배스(20)의 물질이 액체 상태로 전환되고 원하는 만큼 오랫동안 이 상태로 유지되도록 하는 것을 가능하게 한다. 이러한 목적을 위하여, 상기 가열 수단(110)의 각 램프의 전원은 상기 배스(20)의 물질이 모든 지점에서 액체 상태에 있고, 균질한 온도를 갖는 것을 확실하게 하도록 개별적으로 조절된다.
선택적으로 상기 가열 수단들은 추가적인 가열 시스템, 예를 들면, 상기 용기의 아래에 배치될 수 있는 고주파 유도 시스템에 의하여 완전하게 될 수 있다. 상기 추가적인 시스템(도면에는 도시되지 않음)은, 상기 램프 가열 시스템 하에서 상기 배스(20)의 물질이 일단 용융점에 도달하면 이를 액체 상태로 유지하는 데 기여할 수 있다.
따라서 상기 용기(100)는 액체 상태의 반도체 물질(20)로 충진된다. 나중에 보는 바와 같이 이 물질은 상기 도너 기판의 표면 위에서 이 표면 위에 고체 물질의 층을 형성하도록 응고될 것이다.
상기 도너 기판(30)은, (도 1b의 시점에 수직인) 평면 시점에서 볼 때, 제조하고자 하는 기판, 또는 층을 위하여 원하는 모양을 갖는다. 상기 모양은 원하는 직경을 갖는 디스크 모양일 수 있다. 또한 상기 모양은 정사각형, 직사각형, 육각형, 또는 다른 모양일 수 있다. 상기 용기(100)는, 평면 시점에서 볼 때 동일한 모양을 갖는다.
상기 용기의 깊이(101)는 상기 표면(31) 위에 형성될 고체 물질의 층의 두께를 결정할 것이다.
따라서, 상기 깊이(101)는 수용된 액체 물질의 두께가 고체 물질의 이 층을 위하여 원하는 두께에 대응될 수 있도록 선택된다. 즉, 상기 깊이는 고체 물질의 이 층을 위하여 원하는 두께에 비하여, 상기 배스 물질(20)의 액체 상태와 그의 고체 상태의 밀도 차이를 고려하는 양만큼, 그리고 오버스필되는 위험 없이 측방향의 한정을 확실하게 하기 위한 (예를 들면 상기 두께의 20%의 오더의) 추가적인 양만큼 더 클 것이다.
이러한 대비는 상기 기판(30)의 표면이 상기 액체 속으로 약간 침투하는 것으로부터 발생할 수 있는 효과, 즉 상기 액체의 자유 표면의 외부 주위로의 상승, 및/또는 상기 도너 기판과의 접촉의 영향에 따른 상기 액체의 자유 표면의 진동를 방지하기 위하여 이루어진다.
상기 용기의 -도 1b에 치수(102)로 도시된- 측방향 치수는, 양호한 조건 하에서 상기 기판(30)과 그 위에 응고될 층의 수축을 고려하기 위하여 고체 물질의 해당 층의 측방향 치수의 1% 오더의 간극(1021)만큼 증가된, 고체 물질의 해당 층에 대하여 원하는 측방향 치수와 동일하도록 선택된다. 고체 물질의 상기 층의 원하는 디스크-형태의 층에 있어서, 상기 치수(102)는 직경이다.
본 방법의 일반적인 소개
도 1b는 가열 수단(110)을 끈 직후에 (그리고 만일 가열 수단(110)이 배스(20)의 표면과 대향하여 배열된다면 제거된 직후에) 액체 표면(20)과 접촉시켜진 도너 기판(30)을 도시한다.
일반적으로, 본 발명은 반도체 물질이 상기 표면(31) 위에서 에피택시에 의하여 응고되고, 그에 따라 그 위에 반도체 물질의 층이 형성될 수 있도록 하기 위하여 상기 도너 기판(30)의 주면(31)이 반도체 물질(20)의 액체 배스의 표면과 접촉하도록 배치하는 것을 제안한다.
이러한 접촉에 앞서, 상기 도너 기판은 (20 내지 25℃의 오더를 갖는) 주위 온도에 있게 된다. 선택적으로, 예열될 수 있다. 어느 경우이든, 상기 도너 기판을 액체 표면에 처음 접촉시키는 시점에서 상기 도너 기판의 온도는 상기 액체의 온도보다 더 낮은 것이 바람직하다.
계측 및 액츄에이션
상기 도너 기판과 상기 액체 표면 사이의 거리에 관한 지식, 그리고 상기 액체 표면에 대한 상기 도너 기판 표면의 상대적인 방위에 관한 지식은 본 발명의 적용에 대한 정밀한 제어를 가능하게 한다.
이러한 지식이 있으면 이들 파라미터들을 제어하고, 이들을 소정의 시간 함수 법칙의 지배를 받도록 하는 것이 가능하다.
본 발명의 일 측면에 따라, 상기 도너 기판과 상기 액체 사이의 거리를 측정하기 위하여 상기 기판의 표면과 상기 액체의 표면 사이의 전기적인 커패시턴스를 측정하는 것이 가능하다.
이를 위하여, 다음과 같이 진행하는 것이 가능하다:
상기 도너 기판은 전기적으로 절연되고 그의 (상기 액체와 접촉하고 있는 면의 반대쪽의) 배면은 커패시턴스를 측정하기 위하여 측정 장치의 두 전극들 중의 하나와 접촉한다.
상기 액체 배스는:
- 전기적으로 도체이고 고립된 용기 내에 수용되고, 상기 커패시턴스 측정 장치의 다른 전극이 상기 용기와 접촉되거나, 또는
- 비전도성인 용기 내에 수용되고, 상기 커패시턴스 측정 장치의 다른 전극이 상기 액체 물질과 직접 접촉하도록 설치될 수 있다.
도 1c에 개념적으로 도시된 바와 같이, 상기 기판과 상기 액체 표면에의하여 형성되는 커패시턴스는 평면의 커패시턴스로서, 그 값은 다음 식에 의하여 추정된다:
Figure pct00002
여기서:
- d는 상기 기판의 표면과 상기 액체의 표면 사이의 거리,
- S는 상기 액체와 마주하는 상기 기판의 표면적,
- ε0=10E-9/36*π.
엄밀한 의미에서는, 이 결과는 (상기 기판과 상기 액체의) 두 표면들이 엄밀하게 평행할 때 정확하다.
이들 두 표면들이 서로 비스듬하게 각도 α를 이루면서 위치할 때(이 각도는 1차 기하 근사인 sinα=tanα=α가 성립할 만큼 충분히 작아야 하고, 이 각도는 5도보다 작은 것이 바람직하다), 커패시턴스는 다음과 같이 표현된다:
Figure pct00003
여기서,
- L은 상기 각도를 따르는 대향하는 반폭(semi-width)(도 1c 참조),
- d0는 상기 두 표면들 사이의 거리의 평균값.
만일 x=αL/d0로 다시 쓴다면, (x는 상기 평균 거리에 대한 단부에서의 간극의 비를 나타낸다) 상기 표현은 다음 식이 된다:
Figure pct00004
도 1d는 이 함수의 개관을 제공한다 (명백히 x는 1보다 작은 값으로 제한됨).
이들 측정들을 사용하고, 시간에 따라 α가 변화하도록 하면, 즉 상기 기판이 중심점 주위로 진동하도록 함으로써 그리고 (바람직하게는 동기식 검출 타입의 방법들을 사용하여) 시간에 따른 커패시턴스의 변화를 측정함으로써, 수평 방향의 위치를 검출하고 원하는 임의의 틸트 각을 선택하는 것이 가능하다.
상기 액체 표면에 대한 상기 기판의 방향 및 거리에 따른 제어 및 액츄에이션과 관련하여:
도 1e 및 도 1f에 개념적으로 도시된 일 실시예에서, 통상 상승 척(aspiring chuck)(40)인 척(chuck)이 상기 도너 기판을 지지한다.
이 척은 상이한 수단들의 세 시스템들에 연결되고, 이들 시스템들의 각각에 의하여 움직여질 수 있다:
- 아암 시스템(41),
- 상기 아암 시스템의 아래에 부착된 메인 잭(main jack) 시스템(42),
- 상기 메인 잭 시스템(42)의 아래에 부착된 "미세" 액츄에이터의 시스템(43).
상기 "미세" 액츄에이터의 세트(43)는 상기 척과 상기 기판을 운반한다.
아암(411)을 포함하는 상기 아암 시스템(41)은 상기 메인 잭 시스템과 상기 미세 액츄에이터들을, 따라서 상기 기판을 상기 액체 표면의 위로, 예를 들면 수 mm의 잘-조정된 거리로 신속하게 운반하는 것을 가능하게 한다.
상기 메인 잭 시스템과 상기 미세 액츄에이터들을 (그리고 상기 기판을) 상기 액체 표면 영역 위로 가져오는 이러한 움직임은 상기 아암을 회전축(410) 주위로 회전시키는 것을 통하여 이루어질 수 있다.
상기 아암(411)의 아래에 부착된 상기 메인 잭 시스템(42)은 상기 아암에 대하여 수직으로 움직일 수 있다. 이를 위하여 상기 메인 책 시스템은 차동(differential) 스크루-너트 시스템(420)을 갖는 스텝 모터에 의하여 움직여질 수 있다.
상기 아암(411)에 의하여 액체 표면 위로 이동된 후, 상기 메인 잭 시스템(42)은 상기 기판의 중심을 상기 액체 표면으로 프로그램된 속도 및 대략 십 마이크론의 정밀도로 하강시키는 것을 허용한다.
"미세" 액츄에이터의 시스템(43)(예를 들면, 압전성의)은 상기 기판의 표면의 각도가 상기 액체의 표면에 수직하고 서로 수직인 두 평면들에 걸쳐 변화되는 것을 허용한다. 따라서 이 시스템(43)은 상기 액체 표면에 대한 상기 기판의 방향의 미세하고 최종적인 조정을 가능하게 한다.
이 시스템들은 고온 환경에 체류되고 급격한 열 방출에 노출되기 때문에 온도 상승으로부터 보호되어야 한다.
이러한 목적으로, 민감한 요소에 가급적 가까이 액체가 순환하는 냉각 시스템이 효율적인 해법이다. 선택적으로, 또는 여기에 부가하여, 상기 아암 시스템에 대하여 움직임이 가능하도록 장착된 열적 쉴드(44)도 사용될 수 있다.
변형: 예열
다음의 단락들에서는 상기 도너 기판이 액체 표면과 접촉되기 전에 예열되는 경우에 있어서 일부 필요한 조치들이 제공된다.
상기 도너 기판의 예열은, 상기 도너 기판(30)의 주면(31)을 반도체 물질(20)의 액체 배스의 표면과 접촉시키는 단계에 즉시 뒤이어 반도체 물질(20)의 응고화를 가져올 에피택셜 성장에 최적 조건들에 가까운 조건들을 얻는 것을 가능하게 한다.
따라서 에피택셜 응고화의 품질은 (접촉 시점에서의) 상기 도너 기판의 초기 온도 Tinitial에 의존한다.
접촉이 이루어지자마자, 응고화가 개시되며 또한 상기 도너 기판의 표면 위에 고체 상태로 응축되는 상기 반도체 물질(20)의 최초 원자들은 Tinitial과 동일한 온도를 겪게된다.
이 표면 위에서의 원자들의 이동도 및 그에 따라 자신들을 정렬하여 규칙적인 네트워크를 형성할 수 있는 원자들의 능력은 온도에 의존한다. 따라서 Tinitial의 선택은 본 측면에 영향이 있다.
주어진 물질에 있어서, 바람직하게는 Tinitial에 대하여 온도는 얻기를 희망하는 에피택시에 대응되는 양질의 에피택시가 달성될 수 있는 온도와 적어도 동일하게 선택된다.
실리콘에 있어서, 바람직하게는, 초기 온도는 400℃ 내지 600℃의 오더로 선택된다. 다른 반도체 물질들에 있어서는, 예열 온도의 선택은 아래에 설명된 원리들의 고려를 포함하여 조절될 것이다.
약화된 영역을 포함하는 도너 기판에 있어서 이러한 초기 온도의 선택은 아래 사항들 사이의 트레이드-오프로부터 귀결되어야 함은 주의하여야 한다:
● 우수한 초기 성장의 조건을 만족시키기 위한 상당히 높은 온도,
● 그러나 상기 온도는, 특히 예열 단계 동안에, 블리스터링 현상이 개시될 정도로 너무 높아서는 안된다. 약화된 영역을 포함하는 실리콘 도너 기판을 여러 온도로 예열시키는 것에 관하여 얻어진 데이터는 520℃에서 8초의 예열 시간 후에, 그리고 600℃에서는 겨우 0.4초의 예열 시간 후에 블리스터링이 일어날 수 있음을 나타내었다. 이 후자의 매우 짧은 길이의 시간은 예열 조작을 어렵게하며 양호한 조건 하에서 예열을 행할 시간을 갖도록 예열 온도를 500℃, 550℃의 범위로 목표 잡는 것이 바람직하다.
일반적으로, 상기 액체상과 접촉하기 이전에, 약화된 영역을 포함하는 상기 도너 기판을 예열 온도에 노출시키는 것은 블리스터링에 이르지않도록 충분히 짧은 시간인 시간 Tpr 이내에 수행되어야 한다.
따라서, 실리콘으로 된 도너 기판의 실시예에 있어서, 300℃의 초기 온도에 대하여 이 온도에서 블리스터링에 필요한 시간이 수십분이기 때문에, 관련되는 응력은 비교적 약하다.
실제로, 바람직하게는 수초의, 또는 심지어 수십초의 예열 시간 Tpr을 허용하는 예열 온도가 블리스터링의 시작과 관련된 응력들의 함수로서 선택된다.
위에서 설명된 바와 같이, 만일 선택된 초기 온도가 600℃라면, 블리스터링의 시작 시간이 1초의 오더로서 현재 물질에 대하여 실제적인 문제점들을 발생시키기 때문에 시간적인 제약이 비교적 높다.
또한, 상기 액체상과 접촉되기 이전의 상기 도너 기판의 온도는 상기 액체상을 향한 도너 기판의 동력학적(kinetics) 접근에 의하여 제어될 수 있다.
이러한 관점에서 상기 도너 기판과 상기 액체 표면 사이의 열 교환은 세 가지 타입이 있다는 사실을 고려한다: 복사, 전도 및 대류.
복사를 통한 교환들과 관련하여:
만일 상기 액체상이 1687K의 흑체로 고려된다면, 46W/cm2의 오더의 일률 밀도(power density)를 복사한다.
주위 온도로부터 시작하는 상기 도너 기판의 온도에 있어서의 변화는, 액체 실리콘의 온도와 비교하여 도너 기판의 온도가 비교적 낮게 유지되는 한, 다음 수식에 의하여 필수적으로 지배된다:
● 수득된(received) 일률 밀도 = 46W/cm2
● 흡수된 일률 밀도 = g*46W/cm2, 여기서 ε은 상기 기판의 방사율(emissivity)임
●
Figure pct00005
여기서:
- ε은 겉보기 방사율의 계수이고,
- t는 기판이 복사를 받는 시간이고,
- Cp는 열용량이고(실리콘의 경우 0.7 J/g),
- e는 도너 기판의 두께이고,
- p는 밀도임(실리콘의 경우 2.33).
비록 실리콘은 그의 방사 스펙트럼이 흑체의 스펙트럼에 단순히 계수를 곱함으로써 연역될 수 없다는 점에서 회색체(grey body)는 아니지만 이러한 고려들은 복사에 의한 열교환의 실제를 근사하는 것을 가능하게 한다. 따라서, 여기에 제공된 계산들은 근사적으로 구한 값들이며, 상기 계수 ε은 방사(또는 수득(reception))가 일어나는 파장의 윈도우에 특히 의존하기 때문에 겉보기 방사율이라고 명명될 수 있는, 계수 이상의 것이다. 여기서 상기 윈도우는 1673K에서의 흑체의 방사 윈도우로서 1.7㎛에 중심을 두고 있고(비인의 법칙: 람다의 최대값(m)=2.9*E-3/1687), 즉 상기 방사의 최대값은 도핑되지 않은 주위 온도의 실리콘이 거의 흡수하지 않는 스펙트럼 영역에 있다.
방사율 ε은 온도 및 상기 도너 기판의 도핑에 의존하는데, 방사율로 해석되는 강한 기판 도핑은 온도에 덜 의존적이며 따라서 근적외선에서 더 높다.
만일 e = 1mm이고, 주위와 600℃ 사이의 평균 겉보기 방사율이 (실험 결과의 크기의 오더에 대응되는) 0.35의 오더라고 가정한다면 그리고 열적으로 단열되었다면, 도너 기판이 액체 물질의 배스에 접근할 때의 도너 기판에 대한 평균적인 온도 상승률이 초당 98℃, 즉 100℃/초의 오더임이 발견되었다.
이것은 온도 상승 속도의 크기의 오더를 제공하며, 따라서 요구되는 취급상의 급속성, 즉 Tinitial 400℃의 초기온도에 대해서는 4초의 오더, 그리고 Tinitial = 600℃의 초기온도에 대해서는 6초의 오더를 제공한다.
바꾸어 말하면, 상기 도너 기판이, 예를 들면 실온(20℃ 근방)에 있는 시작 상태로부터, 배스 내의 액체 물질과 접촉될 때, 이러한 움직임은 상기 기판의 시작 온도(이 실시예에서는 실온)와 원하는 초기 온도 Tinitial 사이의 차이의 100℃당 대략 1초의 시간 이내에 이루어져야 한다.
그러나, 상기 도너 기판을 취급할 추가적인 시간을 좀 더 자신에게 허용하기 위하여 이러한 온도 상승을 늦추는 것도 가능하다.
다음 세 가지 옵션이 단독으로 또는 조합되어 이용될 수 있다:
● 더 큰 두께의 도너 기판을 선택한다. 통상적인 범위의 동력학과 두께 (수십 마이크론 내지 수 밀리미터의 기판 두께) 내에서, 두께를 두 배로 하면 온도 상승 속도를 절반으로 나눈 양에 해당할 것이다.
● 기판이 지지되는 척과의 양호한 접촉을 통하여 기판의 온도를 제어한다.
● 기판을 액체 실리콘의 복사로부터 보호하기 위하여 움직일 수 있는 열적 쉴드를 사용한다. 필요한 길이의 초(second)만큼, 상기 액체상과의 접촉 이전에 상기 열적 쉴드를 제거한다
전도 및 대류를 통한 교환들과 관련하여:
.기판과 액체 표면 사이의 거리와 실질적으로 독립적이었던 복사에 의한 교환과는 반대로, 전도 및 대류에 의한 교환은 이 거리에 의존한다.
전도에 의한 교환에 있어서:
만일 분위기가 표준 대기압의 공기라면, 기체의 전도도(conductivity)는 0.24 W/(m·K)이다.
이것은 교환 흐름으로 해석된다:
F(W/cm2) = 0.024 * DeltaT/(mm 단위의 거리).
DeltaT = 1400℃인 1 mm의 거리에 있어서, F는 33.6 W/cm2이다.
따라서, 1 mm의 거리에 대하여 이 교환 요소는 복사에 의한 교환 요소와 크기의 오더가 같다.
그 결과, 전도 요소는 상기 기판과 상기 액체 표면 사이의 거리가 1 mm보다 적어지는 순간부터 지배적으로 될 것이다.
따라서, 상기 기판의 상기 액체 표면을 향한 이동의 동력학에 있어서, 기판이 상기 액체 표면으로부터 (1 mm 미만의) 매우 짧은 거리에서 보내는 시간이 최소화되도록 관리되어야 한다.
만일 낮은 압력의 제어된 분위기 하에서 조작이 이루어진다면 전도에 의한 이 교환 요소는 실질적으로 감소될 수 있다.
대류에 의한 교환 요소는 일반적으로 1 cm 미만의 기판-액체 거리에 대하여 전도 요소보다 더 적을 것이다.
본 발명의 방법의 일반적인 설명으로 돌아가서, 도너 기판의 배면 위에 위치될 수 있는 척 타입의 수단들(40)을 사용하여 상기 도너 기판을 적절하게 위치시킴으로써 접촉이 얻어질 수 있다. 상기 도너 기판의 "배면"은 상기 액체와 접촉하게 되는 "전면" 표면(31)의 반대쪽 면(32)이다.
기생적 종들의 방지
특히 유리한 방식에 있어서, 접촉하는 시점에서 상기 도너 기판과 상기 액체 표면 사이에 기생적인 종들이 포획되는 것을 방지하기 위한 조치를 위한 대비가 이루어진다.
이러한 기생적 종들은 재-응고화된 층 내에 결함들로 실질적으로 이어질 수 있다.
이러한 기생적 종들은:
● 외부 입자의 포함,
● 결함있는 결정의 형성 (전위, 적층 결함들, 석출, …)
● 다결정질 기판의 형성으로 이어지는, 에피택셜 성장 및 균일상 결정화의 방해,
잠재적인 기생적 종들은 세 개의 주된 근원들을 갖는다. 이들은 다음으로부터 유도될 수 있다:
● 액체상(liquid phase)의 표면 위의 결함들,
● 포획된 가스상,
● 도너 표면 위의 종들, 결함들 또는 입자들.
이들 세 타입의 기생적 종들은 이들을 방지하기 위한 지적들과 함께 아래에서 검토될 것이다. 이 지적들 각각은 그 자체로 확인된 이점들과 관련된 유리한 대책을 형성할 것이다. 또한 이 지적들은 단독으로 또는 임의의 조합으로 사용될 수 있다.
우선 상기 액체상의 표면 위의 결함들과 관련하여:
상기 액체상의 온도는 반드시 정확하게 제2반도체 물질의 녹는점인 것은 아니다.
상기 액체상의 온도는 이 녹는점보다 더 높을 수도 있다.
가열-융합 시스템은 일반적으로 단순한 융합에 엄밀하게 필요한 것보다 더 많은 에너지를 투입한다는 점을 우선 주의하여야 한다.
또한, 실제로 배스의 물질을 액체 상태로 유지만 하기 위하여 가열량을 정하는 것과 비교하여 배스 내에 담겨진 물질을 수 도 내지 수십 도 과열하는 것이 유리할 수 있다.
이러한 과열은 가열이 중단되고 도너 기판과 접촉하는 시간 사이의 시간 간격 동안 상기 액체 표면 근방에서 전면적인 응고화 또는 국부화된 부분적 응고화의 방지하고, 또는 만일 온도가 녹는점보다 아래로 떨어진다면 국부적인 또는 전체적인 과냉각을 방지하는 것을 목표로 하거나, 또는 예를 들면 균일한 상(相) 결정화를 개시시키는 것을 목표로 한다.
또한 도너 기판의 매우 얇은 표면층을 액화시키기 위하여 도너 기판으로 충분한 양의 에너지를 전달할 수 있도록, 상기 용융물을 수 도 또는 수십 도 과열시키는 것이 바람직할 수 있다.
이 경우, 후속적인 에피택시는 상기 도너 기판과 상기 액체층 사이의 초기 계면으로부터는 더 이상 시작되지 않고, 상기 도너 기판의 (일정한 두께 아래의) "깊은" 층으로부터 시작될 것이다. 이 경우에 있어서, (초기 계면에 비하여) 더 우수한 품질의 액체/고체 계면이 유리하게 생성되고, 따라서 상기 에피택시의 품질은 개선된다.
이제 포획된 가스상의 경우와 관련하여:
포획된 상기 가스상의 근원은 상기 도너 기판과 상기 액체상 사이에 접촉이 일어나는 기체 환경(제어되거나 또는 제어되지 않는 분위기)일 수 있다. 가스상이 포획되고, 상기 기판과 상기 액체 표면 사이의 공간으로부터 접촉이 일어나기 전에 완전히 빼내지 못할 수도 있다.
이러한 리스크를 방지하기 위하여 제어된 분위기, 바람직하게는 환원성 분위기에서 본 발명의 방법을 수행하는 것이 가능하다. 또한, 이 분위기는 저압으로 유지될 수 있다.
또한 상기 기판이 상기 액체 표면을 향하여 접근하는 동력학을 유리하게 제어하는 것도 가능하다.
상기 기판과 액체 표면 사이의 공간이 감소되게 되는 대로, 이 공간의 컨덕턴스(conductance)(공기 역학적 의미에서, 즉 기체 플럭스 및 기판과 액체 표면간 압력차의 비)는 감소하며 이는 점점 더 빠르게 된다(공간의 감소가 선형적으로 고려된다면, 상기 컨덕턴스는 선형 법칙보다 더 빨리 감소할 것이다). 이는 단위 시간당 제거될 수 있는 상대적인 가스의 양을 감소시킨다.
따라서, 양호한 조건 하에서 가스들이 비워질 수 있도록 접근하는 속도가 상기 기판과 액체 표면 사이의 거리의 역수의 감소 함수로 제공되는 것이 유리하다.
또한 제어된 분위기 하에서 조업할 때, 분위기용으로 가벼운 가스 종들(H2, He)을 선택하는 것이 이러한 비움에 기여할 것이다.
마지막으로, 도너 기판의 표면 위의 종들, 결함들 또는 입자들과 관련하여:
이러한 문제점들을 제거하거나 또는 적어도 강력하게 제한하기 위하여, 상기 도너 기판의 표면 조건은 유리하게 준비된다. 이를 위하여 액체 상과의 접촉 시퀀스의 직전에 화학적 처리가 적용된다.
상기 화학적 처리는, 보호적 산화물을 관통하는 이온 주입이 있었다면 이 보호적 산화물을 제거하기 위하여, 예를 들면 묽은 HF를 이용한 탈산화(deoxidation)일 수 있다(이 경우 주입에 의하여 약화된 영역을 포함하는 도너 기판). 그런 다음 파티클과 금속 오염을 제거하기 위하여 RCA 처리(SC1+SC2)가 상기 기판에 적용된다.
본 방법의 일반적인 설명으로 다시 돌아가서, 초기 접촉을 행한 후에, 일 실시예에 따른 상기 도너 기판은 상기 척 수단(40)에 의하여 고정적으로 유지된다. 이 단계에서 상기 배스 물질의 가열은 중단되거나 또는 제어된 방식으로 감소된다. 이러한 상태에서, 상기 액체 반도체 물질은 점진적으로 상기 표면(31) 위에 응고화될 것이다. 이 응고화는 에피택셜 성장에 의하여 일어난다.
에피택시의 품질
다른 구현예에 있어서, 본 기판을 상기 액체상과 접촉시킨 후에 제 2 반도체 물질이 상기 도너 기판 위에 에피택셜 성장하는 것에 의한 응고화에 영향을 미치는 현상들에 대한 고려를 미세 조정(fine-tune)하는 것이 가능하다.
이러한 견지에서, 출원인은 다음과 같은 복합의 고려를 제공한다.
기판의 어느 지점에서의 에피택셜 성장은 이 지점이 상기 액체상과 접촉하게 되자마자 시작된다(만일 상기 표면 위에 이러한 현상을 지연시킬 수 있는 기생적 층이 남아있지 않다면).
이들의 매우 신속한 에너지 손실 때문에, 상기 액체상의 최초 원자는 매우 높은 열적 구배로 인해 상기 표면 위에 응축되고 상기 기판 표면의 원자들과 연결된다.
만일 이 순간에서의 상기 기판의 온도가 충분히 높다면, 만일 초기에 선택된 온도가 주위 온도보다 현저하게 높다면(예를 들면, 600℃), 결정 구조적 견지에서 적합한 사이트(site)들이 상기 원자의 초기 위치로부터 몇 개의 원자간 거리를 두고 있더라도 이러한 사이트(site) 위로 통합되기에는 상기 원자는 충분한 에너지를, 그리고 따라서 이동도(mobility)를 유지한다.
통상의 CVD 에피택시와 관련하여, 에피택셜 성장은 종종 표면 위에 분산된 아일랜드들을 형성함으로써 최초에 일어난다. 이들은 시간에 따라 더 크게 성장하며 서로 병합되어 최종적인 연속 층을 제공함으로써 종료된다.
본 발명에서의 경우와 관련하여, 상기 액체 표면과 최초로 접촉하는 기판 표면의 부분의 지점들 위에서 성장은 시작할 것이며, 점차적으로 상기 접촉 표면이 연장하게 되는 대로 성장은 상기 도너 기판의 전체 표면으로 확장될 것이다.
상기 도너 기판의 표면에 관한 이러한 조건들 하에서, 적어도 상기 접촉을 뒤따르는 (마이크로초 이하의) 최초의 순간들 동안에, 에피택시되는 실리콘의 구역들이 있을 것이다. 이러한 "구역들"은 (어떠한 실리콘 에피택시도 없는-여기서는 제 2 물질이 실리콘인 실시예를 든다) 그대로의(bare) 영역들에 의하여 분리된다.
이들 에피택시된 구역들의 두께는 구역에 따라 다르며, 이 구역을 포함하는 상기 기판의 표면이 상기 액체 표면과 접촉하기 시작한 시간에 직접적으로 의존한다.
시간(1 내지 수 ㎲)이 흐름에 따라, 이러한 구역들 전체는 CVD 타입의 에피택시 동안 병합되는 현상과 유사한 방식으로 서로 병합되고 연속적인 층을 제공한다. (그러나 CVD 타입의 에피택시에서는, 표면 위에서 응축하는 원자들의 흐름이 본 발명에서의 경우보다 여러 오더의 크기만큼 더 작고, 퇴적 속도도 분당 또는 시간당 1 마이크론의 범위 내에 있다) 그리고 원자 재정렬의 동력학은 효율적이 되기 위하여 필요한 시간을 갖는다.
본 발명에서 사용된 에피택시 퇴적을 이용하면, 퇴적 속도의 오더의 크기는 마이크로초당 1 마이크론이고, 본 방법을 최적화하기 위하여 영역들 사이의 정션 경계들에서의 이벤트들에 주의를 기울일 수 있다.
또한 최적화를 위하여, 접촉을 뒤따르는 최초의 순간 동안의 열적 현상에 집중하는 것도 가능하다.
상기 기판의 표면 근방에 있는 지점의 온도 변화의 법칙의 형태는 모든 지점에서 실질적으로 동일할 것이나, 상기 표면의 지점들에 따라 이 법칙은 그 지점이 상기 액체상과 접촉하기 시작한 순간에 관한 시간에 따라 일관되지 않을 수 있다.
이는 상기 기판의 표면의 평면에 열적 구배를 형성할 위험이 있다.
이러한 의견을 기반으로, 결함이 없는 결정 성장에 이를 수 있는 비-동시적인 방법을 결정하기 위한 방법 또는 접촉을 시작하는 것에 대한 비-동시성(non-simultaneity)을 최소화하기 위한 방법이 유리하게 탐구된다.
이러한 관점에서, 다음의 고려들이 유리하게 참작된다.
도 7에 도시된 바와 같이 제 2 결정화되는 물질의 두께 Ep는 실질적으로 시간의 제곱근 함수로 변화한다:
Figure pct00006
.
k의 값은 초기 온도에 의존한다. t를 ㎲로 하고, Ep를 ㎛로 하면, 주위 온도에 대하여 k=2.3이고, 600℃의 온도에 대하여 k=1.2이다.
시간의 제곱근으로서의 이러한 성장은 열의 확산도 1차(first order) 법칙을 따르고 이 때 영향을 미치는 파라미터가 (D*t)의 제곱근이라는 사실에 의하여 설명될 수 있다.
도너 기판이 상기 액체와 접촉하기 시작하는 시점에서 상기 도너 기판의 표면이 상기 액체의 표면과 (다시 여기서 1차 기하 근사인 sinα=tanα=α를 따르기 위한 작은 값의 - 통상 5도 미만) 각도 α를 이루는 것이 고려될 수 있다.
기판의 접근 속도(기판이 액체 표면에 접근하는 속도)를 v로 하면, 거리 x 만큼 이격된 상기 기판 표면의 두 지점들이 액체와 접촉하기 시작하는 시간 간격은 다음과 같다:
Figure pct00007
만일 v의 값이 예를 들어 1 m/s이고 α=1E(-4)이라면,
Figure pct00008
이것은 상기 도너 기판의 (각도 α를 갖는) 표면의 1 센티미터만큼 이격된 두 지점인 낮은 지점과 높은 지점을 고려하면, (상기 액체와 먼저 접촉하게 되는) 상기 낮은 지점이 상기 액체 표면과 접촉하기 시작한 시점으로부터 계산된 1 마이크로초 후에 이 낮은 지점에서 상기 기판 위에서 에피택시된 두께는 예를 들면 1 내지 2 마이크론인 한편, 상기 높은 지점에서는 바로 이 순간에 접촉이 시작되고 따라서 에피택시가 시작되었으므로 에피택시된 두께가 0이라는 사실을 의미한다.
시간의 관점에서 볼 때, 최초의 순간에서의 두께 차이는 시간에 따라 즉 에피택시되는 기판이 성장하게 됨에 따라 감쇠된다.
이것은 도 9에 도시되는데, 도 9는 초기 온도 600℃의 도너 기판 위에서의 두 지점에 대한 층의 성장을 시간의 함수로 나타낸다. 이 두 지점은 0.2 ㎲만큼 차이가 나는 에피택시 개시 시간에 대응되며, 이들 두 지점에 대하여 두께의 차이를 시간의 함수로 나타낸다.
이 도면은 최대 두께 차이가 제 2 지점이 상기 액체와 막 접촉하기 시작하는 순간에 일어나며 그 값은 0.5 ㎛이고, 뒤이어 이 두께 차이의 값은 지속적으로 감소하여 5 마이크로초 후에는, 즉 2.7 ㎛의 오더를 갖는 에피택시된 물질의 두께에 대하여 거의 10배 더 작은 값에 이르게 됨을 보여준다.
δt 만큼 차이가 나게 성장이 개시된 두 지점 사이에서 성장이 일어나게 되는 대로 두께 차이가 감소하는 것은 역설적으로 보일 수도 있다.
이것을 보다 더 잘 이해하기 위하여 출원인은 다음 관점들을 조합하는 것을 고려하였다:
- 기판 표면의 이들 두 지점은 성장의 개시로부터 시작하여 t-δt 까지의 시간의 길이에 따라 동일한 히스토리를 갖고(여기서 t는 기판이 액체와 제 1 지점-가장 낮은 지점-에서 접촉한 동안의 시간임),
- 이 동일한 히스토리의 이후에는, δt의 추가적인 시간 동안 상기 기판은 오직 한 지점(제 2 지점-가장 높은 지점)에서만 계속하여 성장을 겪게 되고,
- 그러나 시간이 증가함에 따라 에피택시되는 두께의 성장 속도는 감소한다.
공간적인 관점에서, 상기 에피태시되는 두께는 상기 액체와 최초 접촉하는 시간에 의존한다.
이것은 도 10 내지 도 12에 설명된 성장 모식도에서 표현된다(이들 도면에서 수평방향 스케일에 대한 수직방향 스케일의 비는 유의되지 않았음을 주의해야 한다. 실제로 양각된 진폭 또는 평행하지 않은 형태의 크기의 오더는 1 마이크론 내지 수십 마이크론의 오더이고 수평 방향 스케일은 mm 또는 cm을 나타낸다).
이들 세 도면들은 (각 시간에 대하여 위쪽 부분에 나타낸) 도너 기판을 (아래 쪽에 나타낸) 액체 물질의 배스와 접촉시킨 이후의 연속적인 시간 시퀀스들, ti,을 개념적으로 나타낸다. 에피택시에 의하여 형성된 부분들은 상기 기판과 액체 물질 배스 사이에 시간 t1에서부터와 같이 도시된다.
도 10은 상기 도너 기판의 표면과 액체 표면 사이의 평행성이 완벽한 경우의 결과들을 도시한다. 그러나, 상기 도너 기판의 표면은 편평하지 않은 양각 부분을 갖는다(톱니 프로파일로 개념적으로 도시됨).
도시된 바와 같이, 기판 표면의 최대 고도의 지점들에 중심을 두고 있는 격리된 소위 에피택시 개시 영역들을 통하여 시간 t1에서 성장이 처음으로 일어난다.
이들 에피택시 개시된 영역들로부터 에피택시된 물질의 층들은 기판 표면의 두 에피택시 개시 영역들 사이의 에피택시 회합(meeting) 표면들에서 결국 서로 만난다.
상기 에피택시의 회합 표면에서의 이 에피택셜 결합(joining up)에 문제가 없지 않을 수 있다.
도 11은 만일 도너 기판이 도 10과 같은 표면 양각들을 갖지만 그 때문에 에피택셜 회합 표면들에서 일어날 수도 있는 문제를 방지하기 위하여 이 기판의 표면이 액체 물질의 배스에 대하여 상기 도너 기판의 표면의 임의의 요소의 경사가 동일한 부호를 갖도록 충분한 각도로 비스듬하게 위치되게 주의를 기울인다면 어떤 일이 일어날지 도시한다.(상기 각도는 액체 표면의 평면에 대하여 측정된다)
이 경우에서, 비록 상기 기판의 표면은 상이한 고위 지점들을 갖지만, 성장은 접촉이 일어나자마자 상기 기판의 전체 표면에 걸쳐 연장되는 단일 영역을 통하여 유효하게 일어난다. 따라서 에피택시 개시 영역들 사이에 이 경우에서는 회합 구역이 더 이상 존재하지 않는다.
따라서 도너 기판의 표면을 액체와 접촉시키는 동안, 특히 유리한 방식으로 모든 지점에서 상기 기판의 국부 표면의 액체에 대한 국부 진입 각도의 부호가 연속성이 있는 본 구성이 우선적이다.
그러므로, 상기 도너 기판의 표면의 변형을 참작하는 것이 실제로 가능하다. 이러한 관점에서, 상기 도너 기판의 표면 변형들은 측정되고, 이러한 측정에 근거하여 기판 표면의 모든 지점에서 상기 기판의 상기 액체와의 국부 접촉 각도가 결정되며, 이는 위에서 언급된 조건이 만족되는 것을 허용할 것이다(즉 도너 기판의 표면을 액체와 접촉시키는 동안, 모든 지점에서 상기 기판의 국부 표면의 액체에 대한 국부 진입 각도의 부호가 연속성이 있다).
특히, 상기 도너 기판의 휨(warp)과 구부러짐(bow)과 같은 변형 요소들에 대하여 고려될 수 있으며 이는 측정될 수 있고, 상기 도너 기판이 상기 액체로 진입하는 각도를 추정하기 위하여 사용될 수 있다.
또한 상기 도너 기판을 적절한 형태를 갖는 척 위에 위치시킴으로써 상기 도너 기판의 표면 위의 토폴로지를 부여하는 것도 가능하다. 따라서 예를 들면 도 12에 나타낸 바와 같이 준-구면적인 돔(dome) 형태의 척을 사용하는 것을 상상하는 것이 가능하다.
도 11 및 도 12에 도시된 진입 구성도 잔존하는 대기 가스들의 양호한 제거를 양호한 효율로 촉진하고, 그에 의하여 가스 분자들이 상기 액체 표면과 상기 도너 기판 표면 사이에 포획되는 것을 방지할 수 있음을 주의하여야 한다.
변형: 파동 에피택시
본 발명을 수행하기 위한 변형은 출원인에 의하여 발명된 접근 방법이며 여기서는 "파동 에피택시"(wave epitaxy)로 부른다.
이 용어는 인쇄 회로 기술에서 솔더링 부품들에 대하여 사용되는, "파동 솔더링"(wave soldering)의 용어와의 유비성에 의하여 여기서 선택되었다.
본 출원인은 (도 13에 개념적으로 상기되는) 인쇄 회로의 기술을 본 발명의 영역으로 바꾸어 넣는 아이디어를 형성하였고, 액체 실리콘과 같은 반도체 물질에 의하여 액체 주석 배스가 대체되고, 상기 인쇄 회로의 배면은 상기 도너 기판의 표면에 의하여 대체된다.
본 발명의 경우에 있어서, 액체 물질의 파동이 액체 상태로 유지되는 상기 제 2 반도체 물질의 배스 내에서 생성되고, 상기 파동은 상기 도너 기판의 표면과 접촉하게 된다. 더욱 구체적으로, 상기 기판이 배치되고, 상기 파동의 높이가 제어됨으로써, 상기 기판의 표면은 상기 파동의 스팟(spot)에서만 상기 배스의 액체 물질과 접촉하게 된다. 따라서, 상기 기판의 표면의 주어진 영역은 상기 액체 물질과 제한된 시간 동안만 즉, 상기 파동이 이 영역 위로 (또는, 오히려 아래로) 지나가는 시간 동안만 접촉하게 될 것이다.
상기 파동을 생성하기 위한 수단들은 파동 솔더링에 있어서 주석 파동을 생성하기 위하여 사용되는 것과 동일한 타입의 것일 수 있다.
상기 액체 물질의 온도 범위는 파동 솔더링에 대하여 사용된 온도 범위와 당연히 상이할 것이다. 이 범위들은 상기 제 2 물질이 액체로 유지되도록 조정될 것이다.
이러한 방식으로 "에피택시 파동"이 생성된다.
상기 파동의 이동 속도 및 에피택시 속도는 동일한 오더의 크기를 갖지 않는다. 실제로, 상기 기판의 표면에 대한 상기 파동의 이동 속도는 초당 수 센티미터의 오더일 것이며, 에피택시 속도는 마이크로초당 수 마이크로미터의 오더일 것이다.
그 결과 상기 기판 표면의 한 영역이 시간 Δt 동안 이 영역에서의 에피택시를 위하여 상기 파동과 접촉하였을 때, 마치 파동이 없는 정적인 배스 내에서 상황(regime)이 정지한 것과 같이 모든 것이 일어난다. 따라서 이 영역 위에서 에피택시된 두께는 한 지점에서 액체 물질의 파동의 통과 시간에 대부분 의존한다(실리콘의 실시예를 유지할 것이다).
하나의 파동 통과에서 응고화되는 물질의 두께를 제어하기 위하여, 상기 파동의 특성들이 제어된다(파동의 형태, 선택적으로, 파동의 이동 속도 및/또는 파동의 높이, 즉 액체 실리콘의 깊이).
이 변형은 수율(yield)의 견지에서 관심의 전망을 더 크게 한다. 많은 수의 기판들을 신속하게 얻는 것이 유효하게 가능하다.
또한 이 변형은 에피택시된 층들을 구조화하는 관점에서 특히 유리하다.
이 변형을 이용하여 도너 기판이 여러 개의 연속적인 파동들을 거치도록 하는 것이 실제로 가능하다. 이 때 한 파동의 물질이 상기 기판의 표면 위에 응고되는 것을 기다린 후, 다음 파동이 상기 기판 위를 통과하도록 할 수 있다(그 위로 통과하였을 뿐인 파동들의 에피택시에 의하여 두꺼워짐).
또한 이러한 방식으로, 에피택시 도너 기판은 여러 연속적인 파동들을 거치도록 될 수 있다. 각 파동은 동일한 또는 상이한 물질일 수 있다. 만일 상이한 연속적인 물질들이 사용된다면(예를 들면, 상이한 도핑 타입을 갖는 실리콘, 그러나 여기에 한정되는 것은 아니다), 하나의 동일한 도너 기판 위에 이들 파동 각각에 대응되는 상이한 타입의 층들을 얻는 것이 잇따라서 가능하다.
물질들
유리하게, 상기 도너 기판의 표면(31)은 단결정 반도체 물질로 되어 있다(예를 들면, 단결정 실리콘 또는 단결정 저머늄, 또는 실리콘-저머늄). 이 경우에 있어서, 만일 액체 물질이 도너 기판의 물질과 동일한 화학적 타입이거나, 또는 액체 물질이 상기 도너 기판의 결정질 네트워크에 적응된 결정질 형태로 존재한다면 (즉, 상기 도너 기판의 물질의 격자 파라미터와 5% 이내로 동일한 격자 파라미터를 갖는) 상기 액체 물질의 응고화는 매우 우수한 품질의 결정 재료를 제조하는, 특히 정돈된 방식으로 일어날 것이다.
따라서 상기 배스(20)의 물질은 실리콘, 저머늄, 또는 실리콘-저머늄일 수 있다. 또한 다른 반도체 물질일 수도 있다.
아무튼, 상기 배스의 반도체 물질은, 그의 용융점이 상기 도너 기판의 반도체 물질의 용융점 이하가 되도록 선택된다.
일반적으로, 본 방법의 현 단계에서 수반되는 시퀀스는 다음과 같다:
- 배스 물질(20)을 용융시키기 위하여 가열 수단들(110)을 적용
- 상기 배스 물질(20)이 일단 용융되면, 물질 내의 온도가 균일하게 되도록 하여 이 물질을 액체 상태로 유지.
○ 이 점에 있어서, 상기 가열 수단들(110)은 상기 물질을 액체 상태로 유지하기 위하여 상기 용기의 아래에 배치된 고주파 유도 가열 수단들과 같은 추가적인 가열 시스템에 의하여 도움을 받을 수 있다. 또한 일단 상기 배스 물질(20)이 액체이면, 이 추가적인 시스템이 상기 가열 수단들(110)로부터 인수받도록 하는 것이 가능하다-이 경우에 있어서, 상기 가열 수단들은 초기 단계에서 이 물질을 액체 상태로 만들기 위하여 사용되었고, 상기 추가적인 시스템은 이 물질을 액체 상태로 유지하기 위하여 사용되는 한편 상기 가열 수단들(110)이 비활성화되어 상기 배스 표면으로의 접근이 방해받지 않도록 멀리 옮겨진다.
- 상기 도너 기판의 표면(31)을 배스 액체(20)의 표면과 접촉. 이 점에 있어서, 만일 상기 가열 수단들(110)이 상기 배스의 표면과 마주하도록 배치되었다면, 이들은 멀리 옮겨졌을 것이다.
- 이 접촉 이후에, 상기 배스는 서서히 냉각되도록 방치된다. 이러한 목적을 위하여, 상기 가열 수단들(110)의 액션 및/또는 추가적인 가열 시스템의 액션은 중단되거나 또는 선택적으로 원하는 온도 감소를 얻도록 제어된다. 이하에 주어진 상세한 설명에서, 이 액션이 초기 접촉의 시기에서 중단되는 것이 고려된다.
열적 확산의 속도론
본 방법을 성공적으로 적용하기 위하여, 당 기술 분야에서 통상의 지식을 가진 자는 열확산의 속도론의 일부 조건들을 유리하게 고려할 것이다.
이 방법을 수행하는 동안, 초기에 액체 형태인 배스(20) 내의 물질은 점진적으로 냉각되어 응고화 전선이 표면(31)으로부터 시작하여 그 위로 지나가며, 상기 표면(31)에 평행하게 연장된다. 또한 이 표면에 실질적으로 수직인 방향으로 그리고 그로부터 멀어지는 방향으로 상기 배스 물질 내에서 전파될 것이다.
동시에, 상기 도너 기판(30)은 상기 배스(20)에 의하여 확산된 열을 받아서 가열될 것이다.
도너 기판의 열화 또는 손상을 방지하기 위하여 상기 도너 기판이 과도하게 가열되지 않도록 주의가 필요하다.
이것은 만일 상기 도너 기판이 도 2에 개념적으로 나타낸 바와 같이 약화된 영역을 포함하는 경우에 특히 그렇다. 본 도면에서, 상기 도너 기판(30)은 약화된 영역(33)을 포함한다.
상기 경우에 있어서, 상기 약화된 영역에 대한 과도한 가열은 이 영역에서의 물리적 현상들을 활성화할 수 있고, 이는 특히 그의 표면에 블리스터링(blistering)을 유발함으로써 상기 기판을 열화시킬 수 있다.
이를 피하기 위하여 통상의 기술자는 다음 측면들을 유용하게 고려할 수 있다:
다음에서, 본 상세한 설명은 상기 약화된 영역이 도너 기판의 표면에 블리스터링이 발생하도록 하는 문턱을 초과하는 열적 부담(thermal budget)을 받는 것을 방지하는 관점에서 이루어진다. 이것은 특정한 경우에 대응되는데, 이는 약화된 영역을 포함하든 그렇지 않든 상기 도너 기판이 받는 열적 부담을 제한하는 것이 바람직한 일반적인 경우로 바로 추정될 수 있다.
초기 접촉 단계로부터 상기 도너 기판의 표면(31) 위에 원하는 두께의 물질이 응고화될 때까지 (이 원하는 두께는 상기 배스 깊이의 전체 또는 일부에 대응된다) 본 방법을 통하여 상기 약화된 영역이 받을 열적 부담을 추정하는 것이 추구된다.
더욱 구체적으로, 약화된 영역을 포함하는 도너 기판과 관련하여, 이 영역에 도달하는 열적 부담이 상기 도너 기판의 표면의 블리스터링에 이르는 것을 방지하도록 하는 것이 추구된다.
만일 상기 약화된 영역이 배면(32)보다 표면(31)에 더 가깝다면, 블리스터링이 일어날 수 있는 표면은 이 면(31)이다. 이것은 본 문서의 이하 나머지에서 사용되는 가정이다.
일단 상기 표면(31)과 상기 배스 사이의 초기 접촉이 이루어지고 상기 배스(20)가 더 이상 가열되지 않도록 상기 가열 수단들(110)이 중단되면, 두 공정들이 개시된다.
첫 번째 공정은 상기 도너 기판 내의 열의 확산이다. 블리스터링으로 이를 수 있는 것은 이 공정이다.
두 번째 공정은 상기 도너 기판의 표면(31) 위에 응고화된 물질의 층을 성장시키는 것이다. 이 층은 도 3에 참조번호 (50)으로 도시된다. 원하는 층의 제조로 이어지는 것은 이 공정이다. 보조적으로, 응고화된 층의 어떤 두께를 넘어, 블리스터링의 위험을 방지할 것도 이 공정이다.
본 방법을 이용하면, 도 4에 나타낸 바와 같은 기판(60)을 제조하는 것이 가능하다. 상기 기판(60)은 다음을 포함한다:
- 선택적으로 약화된 영역(33)이 제공된 도너 기판(30),
- 상기 배스(20)로부터 유도된 물질로 된 두께 "ec"의 응고화 층(50).
응고화에 의하여 상기 층(50)의 성장을 얻을 수 있는 상기 두 번째 공정은 상기 제 1 공정과 관련된 블리스터링의 위험을 감소시키는데, 다음 두 가지 이유가 있다:
- 첫째, 약화된 영역과 상기 액체를 분리하는 물질의 층을 두껍게 함으로써, 열적 근원이 상기 약화된 영역으로부터 멀어지는 방향으로 이동한다.
- 둘째, 상기 층(50)의 특정한 두께에서부터는 약화된 영역과 상기 액체를 분리하는 물질의 층의 전체 두께가 블리스터링이 더 이상 가능하지 않은 두께에 도달하고 초과하게 된다.
미세 캐비티들을 포함하는 약화된 영역으로부터 시작하는 블리스터링 현상은 만일 이 영역이 기판 내의 깊은 깊이(도 4의 깊이 e0)에 위치하지 않는다면 예상할(envisage) 수 있을 뿐이다.
실리콘에 있어서, 그리고 저머늄에 있어서 이 두께는 약 7 ㎛와 10 ㎛의 사이이다. 이 범위 내의 정확한 값은 주입 조건들에 의존하지만, 본 명세서의 상세한 설명에서는 "최악의 경우"에 대응되는 값, 즉 10㎛의 최대값을 안전값으로서 사용하는 것으로 충분하기 때문에 그에 관해 정확하게 알 필요까지는 없다.
e0=10㎛으로 하여 본 방법이 작용하는지 확인함으로써 동일한 물질 내에서, 이 임계적 깊이의 정확한 값과 무관하게 작용할 것임이 보정될 수 있다.
실리콘-저머늄 합금에 있어서, 이 범위의 최대값은 역시 10 ㎛이다.
따라서 블리스터링이 더 이상 일어날 것 같지 않은 임계 깊이와 각 물질은 관련된다. 상기 약화된 영역을 덮는 두께가 상기 임계 깊이를 초과하면, 이 두께의 물질은 상기 약화된 영역에서 생성될 수 있는 응력들을 포함한다. 그 결과 상기 응력들은 상기 기판의 표면 위에서는 풀리지 않고 블리스터링을 그 위에 생성하지 않는다.
편의를 위하여 임계 깊이 또는 임계 두께에 대한 중립적인 언급을 지적한다 - 상기 약화된 영역이 도너 기판의 표면(31)의 아래에 위치하는 깊이이고, 상기 약화된 영역을 덮는 도너 기판 물질의 두께인 것으로 고려될 수도 있다. 따라서, 본 명세서에서는 용어 "임계 두께"와 "임계 깊이"는 동등하다.
출원인은 약화된 영역과 같은 특수성이 열적 부담의 측면에서 한계를 정하는 경우에도, 위에서 설명된 상이한 동력학을 따르는 두 공정들 사이의 대립이 응고화를 통한 기판 제조에 적용될 수 있음을 깨달았다.
응고화 공정(위에서 언급된 제 2 공정)의 동력학은 상기 약화된 영역을 향한 열 확산 공정(제 1 공정)의 동력학보다 훨씬 더 빠른데, 이는 액체상과 접촉하는 시점에서 도너 기판의 표면에서 강한 온도 구배가 형성되는 데 주로 기인한다.
본 방법을 적용하기 전에 본 방법의 동력학에 관하여 양호한 인식을 갖기 위하여, 그리고 그에 의하여 예상된 파라미터들이 적절한지 여부를 결정하기 위하여 다음과 같이 진행하는 것이 가능하다.
만일 약화된 영역을 포함하는 기판 표면 위에서 블리스터링 현상의 시작에 대응되는 열처리의 지속시간 D0가 온도 T0에 대하여 알려져 있다면, 동일한 기판 내의 블리스터링의 시작에 대응되는 지속시간 D는 다른 온도 Tz에 대하여 다음과 같은 타입의 법칙에 의하여 (D0, T0) 값으로부터 추론될 수 있음이 알려져 있다:
(법칙 1):
Figure pct00009
여기서:
- D0는 약화된 영역이 온도 T0에 노출된 지속 시간으로서, 기판 표면 위에서 블리스터링이 일어남이 알려진 포인트 (D0, T0)를 정의하고,
- D는 상기 약화된 영역이 온도 Tz에 노출된 지속 시간으로서, 동일한 기판에 대하여 블리스터링이 발생할 지속 시간이고,
- Tz는 상기 약화된 영역이 노출된 온도이고,
- Ea는 활성화 에너지 값이고,
- k는 볼쯔만 상수이다.
문헌에서는, 그 이상으로 넘어서면 블리스터링이 일어날 수 있는 온도에 대한 노출 시간의 법칙이 활성화 에너지에 의하여 지배받는 물리적 현상의 거동 타입을 갖는다고 명시되어 있다.
명백히, 이러한 타입의 법칙은 임계 두께보다 작은, 약화된 영역의 깊이들에 대하여 유효하다. 더 큰 깊이들에 있어서는, 블리스터링이 더 이상 일어나지 않는다.
(1/Tz)의 함수로 나타낸 Log(1/D)의 그래프 표현에서 이러한 타입의 법칙은 도 5에 도시된 바와 같이 직선으로 해석된다.
통상의 기술자는 문헌에서 상이한 구성들(기판 물질의 타입, 약화된 영역을 형성하기 위하여 주입되는 이온의 타입, 주입 도스, 주입 에너지)에 대한 이러한 타입의 법칙들과 곡선들을 용이하게 찾을 것이다.
과학적 문헌들은 선택된 구성에 대한 이 법칙에 직접적으로 접근할 수 있게 하지는 않지만, 동이한 기판에 대하여 두 개의 상이한 온도에서의 두 개의 블리스터링 실험을 수행하고, 이들 두 온도들에서 블리스터링을 얻는데 필요한 열처리 시간을 측정하는 것으로 충분하다. 가로축을 따라 (1/T), 세로축을 따라 Log(1/지속시간)을 갖는 그래프 상에 이들 두 실험 포인트들을 플로팅함으로써 본 법칙은 완전히 결정될 수 있다.
따라서, 블리스터링으로 이르지 않는, 도 5에서 직선의 옆, 교차-빗금쳐진 부분에 대응되는 (지속시간 D와 온도 Tz의 값에 의하여 정의되는) 영역 B1 -즉, 열적 부담 영역- 내에 잔류하는 것이 추구될 것이다. 영역 B2는 피해야 한다.
통상의 기술자가 방법의 초기 조건들로부터 도너 기판의 블리스터링이 생성될 수 있는지 여부를 어떻게 예측할 수 있는지에 관하여 이하에서 보일 것이다.
도 5의 평면의 어느 부분에 있는지를 결정하기 위하여, 약화된 영역에서의 온도 Tz에서의 트렌드의 모델에 의지한다.
이 온도는 Tz=f(t)의 법칙에 따라 변화하며, 여기서 t는 시간을 나타낸다. 융해 잠열의 전달을 수반하는 상변화를 고려하여 열 방정식을 풀기 위하여 법칙 f(t)는 수치적 방법, 예를 들면 상용 소프트웨어를 사용하여 유한차분법을 이용하여 결정하는 것이 가능하다. 이러한 계산은 현실적인 결과를 얻기 위하여 단순한 1차원 시뮬레이션으로 충분하기 때문에 그만큼 더 쉽고 더 빠르다.
Tz=f(t)의 값을 얻기 위하여 초기 조건들 및 경계 조건(limit condition)들이 사용된다.
계산을 위한 시뮬레이터에 입력되는 초기 조건들은 본질적으로 다음과 같다:
- 기판의 초기온도의 값,
- 배스(20) 내의 액체 상태의 물질의 온도,
- 도너 기판 물질의 열적 성질들. 보다 구체적으로, 이 고체 물질에 대하여, 다음 특성들:
○ 열전도도,
○ 밀도,
○ 고체 상태에서의 열용량
- 초기의 액체 배스 물질의 열적 성질들. 이들은 도너 기판 물질에서와 동일한 특성들이지만, 고체 상태와 액체 상태 모두에 대한 것이다. 또한, 이 물질의 융해 잠열이 고려된다.
- 표면(31) 아래의 약화된 영역의 깊이인 값 e0.
특정되어야 할 상기 계산의 경계 조건들은 상기 기판의 배면 상의 열적 조건들이다.
특히 만일 재응고화 공정의 지속 시간 동안 상기 도너 기판 내의 열 확산의 길이보다 상기 기판의 두께가 짧거나 또는 그에 필적한다면 상기 기판의 배면 상의 이들 열적 조건들은 특정되어야 한다. 이러한 경우에 있어서, 열 에너지는 배면까지 확산될 것이며 상기 물질 내의 온도 프로파일은 이러한 배면의 존재와 배면에서의 열적 조건들에 의하여 영향을 받는다. 이들 배면에서의 열적 조건들에 대하여, 생각될 수 있는 옵션들은 다음과 같다:
- 만일 배면이 열적으로 절연되었으면 열교환이 없거나,
- 또는 만일 도너 기판의 배면(32)이 일정한 온도로 상기 배면을 유지하는 수단과 근접 접촉하고 있다면 일정한 온도. 이 후자의 경우에 있어서, 예를 들면 상기 척 수단들(40)이 온도-조절되고(regulated) 또한 도너 기판의 배면을 일정한 정해진 온도로 지지하는 것을 제공함으로써 실제로 달성될 수 있다.
동일한 시뮬레이션은 최초 접촉 이후의 배스 물질(20) 내의 열적 에너지 밀도의 트렌드도 제공한다.
이러한 관점에서, 상기 시뮬레이션은 융해 잠열(latent heat of fusion)의 에너지 밀도의 값에 관한 지식을 모든 지점에서, 그리고 시간의 함수로 특히 제공한다. 이것은 상기 배스 물질(20)로부터 유도되어 완전히 응고된 부분과 부분적으로 아직도 이 배스의 액체 상태에 있는 부분의 경계의 위치를 시간의 함수로서 확인 가능하도록 한다.
이 경계는 융해 잠열의 열적 에너지 밀도가 0인 영역의 경계에 대응된다.
이러한 방식으로, 상기 배스 내의 응고화 전선의 위치가 시간의 함수로서 얻어진다. 이러한 전선은 시간에 따라 전진하며, 도너 기판의 표면(31)으로부터 멀어지며 이동한다. 이러한 응고화는 특히 상기 도너 기판의 표면(31)이 단결정 물질로서 그의 격자 파라미터가 응고화되는 물질의 격자 파라미터와 근접할 때 매우 우수한 품질의 단결정 물질을 생성한다.
상기 도너 기판의 반도체 물질 - 예를 들면, 실리콘 - 은 상기 배스(20)의 반도체 물질과 동일할 수 있다고 명시되지만 이것이 필수적인 것은 아니다. 상이한 물질들을 제공하는 것도 가능하다.
온도 시뮬레이션 및 블리스터링의 위협을 피하기 위한 열적 부담 결정의 단계들의 순서는 다음과 같이 정리될 수 있다.
첫째, 열적 시뮬레이션을 이용하고, 여기에 설명된 바와 같은 초기 조건들 및 경계 조건들에 근거하여 법칙 Tz=f(t)가 결정된다. 이것은 약화된 영역에서의 온도인 Tz의 값을 모든 시간 값 t에 대하여 제공한다.
동일한 열적 시뮬레이션은 모든 시간 t에 대하여 상기 배스(20) 내의 응고화 전선의 위치에 대한 접근을 가능하게 한다. 이것은 또한 모든 시간 t에 대하여 고체/액체 계면으로부터 상기 약화된 영역을 분리하는 고체 물질의 두께 e(t)에 대한 접근도 가능하게 한다:
e(t) = 두께 e0 + 표면 31 위에서 시간 t에서 응고된 물질의 두께
e0는 도 3에 도시된 바와 같이 상기 도너 기판의 표면(31)으로부터 상기 약화된 영역(33)을 처음으로 분리하는 물질의 두께이다.
두께 e(t)에 관한 지식은 이 두께가 어느 시간 t부터 상기 약화된 영역의 임계 깊이의 값을 초과하는지 결정하기 위하여 사용된다. 이 값을 넘으면 블리스터링의 위험은 사라진다.
따라서 Tz(t)는 각 시간 t에 대하여 알려진다. Tz(t)에 관한 지식과 D(Tz)에 관한 지식은 법칙 D(Tz(t))에 관한 지식을 제공한다.
주어진 시간 t에서 dt의 근처에서의 온도 Tz(t)에 대하여, 양(quantity):
Figure pct00010
는, 시간 간격 dt 동안, 상기 기판의 블리스터링에 도달하기 위하여 필요한 열적 활성화의 양의 얻어진 분율을 나타낸다.
Tz는 시간에 따라 변화하므로, 상기 기판의 블리스터링을 위하여 필요한 열처리에 의한 활성화의, 시간 간격 0 내지 t1 동안 얻어지는 분율은 적분 I에 의하여 표현된다:
Figure pct00011
이 적분이 1과 같아지면, 이것은 열적 활성화가 블리스터링이 일어나기 위해 필요한 값에 도달하였음을 의미한다. 따라서, 응고화 공정을 적용하기 전에, 이 적분의 값이 1 미만에 남아 있는지 여부를 확인하기 위하여 시뮬레이션이 수행되어야 한다.
만일 경우가 그렇지 않다면, 상기 적분 값이 1보다 작아질 때까지 반복될 새로운 시뮬레이션을 위하여 (예를 들면 기판의 초기 온도를 낮춤으로써, 및/또는 더 큰 주입 깊이를 선택함으로써) 본 방법의 파라미터들이 조정되어야 한다.
따라서, 적분 구간의 상한인 t1은 본 방법의 계획된 적용 시간에 대응될 수 있다.
아무튼 본 방법을 적용하기 전에 문턱(threshold)이라고도 불리는 지속 시간을 알기 위하여 시뮬레이션을 수행하는 것은 통상의 기술자에게 흥미롭다. 상기 문턱은 본 방법의 지속시간으로서, 통상의 기술자에 의하여 사용되도록 의도된 파라미터들을 이용하면 (물질의 타입, 온도, 치수, …) 임계 두께의 값과 동일한, 약화된 영역을 덮는 물질의 두께에 이를 수 있다.
이 지속시간이 반드시 미리 알려지는 것은 아니기 때문에, 첫 번째 시뮬레이션을 위하여, 얻어진 결정화된 두께가 임계 두께보다 더 크도록, 충분히 긴 지속 시간을 선택하게 될 것이다. 만일 필요하다면 상기 지속 시간은 상기 문턱 지속 시간을 결정하기 위하여 감소될 수 있다.
Tz(t)와 D(Tz)의 값들이 이산화된 형태로 알고 있으므로 상기 적분 I는 수치적 방법을 이용하여 계산될 수 있다.
고려 중인 이 적분의 값은, 임계 두께에 대응되는 지속 시간에 대하여, 선택된 조건들이 블리스터링으로 이어질지의 여부를 간단히 그리고 명확하게 알려준다:
- 만일 I가 1 미만이면, 블리스터링은 일어나지 않을 것이고,
- 만일 I가 1보다 크거나 같으면, 시뮬레이션에 사용된 방법의 예상된 조건들을 유지하는 경우 블리스터링의 위험이 있다.
따라서 이들 단계들은 통상의 기술자가 위에서 설명된 초기 데이터에 기초하여 부정적인 열적 효과에 의하여 야기되는 기판의 열화 없이 도너 기판의 표면(31) 위에서의 상기 응고화 공정이 정확하게 작용할 것인지 확인하는 것을 가능하게 한다.
본 발명의 방법은 도너 기판(30)과 배스(20)로부터 유도되고 표면(31)을 덮는 반도체 물질의 층에 의하여 헝성되는 기판을 제조하는 것을 가능하게 한다.
이미 언급되었지만, 단결정 물질의 에피택시에 의하여 단결정 표면(31)에 대하여 재응고화가 일어나기 때문에 본 기판은 매우 우수한 결정 품질을 가질 수 있다.
표면(31) 위에 응고화되는 층(도 4의 (50))의 두께는 상기 배스의 깊이(101)를 사이징(sizing)함으로써 정밀하게 제어될 수 있다. 상기 응고화 공정은 통상 상기 배스 물질의 전체가 상기 표면(31) 위에 응고되면 중단된다. 또한 상기 배스 물질의 전체를 응고시키지 않는 것을 예상할 수도 있다.
본 명세서에서 기판(30)은 "도너(donor)" 기판이라고 지칭되는데, 이는 에피택셜 응고화가 얻어지는 표면(31)을 제공하기 때문일 뿐만 아니라 이 기판이 약화된 영역을 포함한다면 에피택셜 응고화 이후에 (또는 도중에) 새로운 기판 또는 층의 탈착을 일으킬 수 있기 때문이다.
이 새로운 기판은 다음을 포함한다:
- 초기에는 상기 약화된 영역(33)과 상기 표면(31) 사이에 포함되어 있던 상기 도너 기판의 일부 (도 3의 (34) 부분), 및
- 상기 배스(20)로부터 유도되어 상기 표면(31) 위에 응고화된 반도체 물질의 층.
이 새로운 기판은 상기 약화된 영역에 추가적인 열처리를 하고, 선택적으로 알려진 바에 따라 기계적 응력을 가함으로써 다시 탈착될 수 있다.
이 새로운 기판의 탈착은 상기 층의 에피택셜 응고화 중에 일어날 수도 있다. 블리스터링의 위험이 제거되도록 일단 응고화된 층의 두께가 임계 깊이를 초과하면, 상기 층을 계속적으로 두껍게하는 것이 가능하고, 선택적으로 추가적인 가열할 필요도 없이 이 때문에 탈착을 위한 열적 부담에 도달하는 것도 가능하다.
이것은 품질이 우수할 뿐만 아니라 제어된 두께, 나아가 얇은 두께를 가질 수 있는 층의 새로운 기판을 형성하는 것을 가능하게 한다.
실시예들
실시예로서, 다음의 파라미터들을 이용하여 본 방법은 수행될 수 있으며 양호한 품질의 층이 응고화될 수 있다:
- 도너 기판 물질: Si
- 배스 물질: Si
- (디스크 모양) 도너 기판 및 배스의 직경: 300 mm
- 도너 기판의 최초 두께: 900 마이크론
- 배스 깊이: 100 마이크론
- 주입 깊이 (e0): 2-4 마이크론 (상이한 두 개의 값들을 고려하였음)
다른 실시예에 따르면 다음 파라미터들이 선택될 수 있다:
- 도너 기판 물질: Ge
- 배스 물질: Ge
- 도너 기판의 최초 두께: 400 마이크론
- 직경 150 mm (디스크 모양)
- 배스 깊이: 150 마이크론
- 주입 깊이 (e0): 1-2 마이크론 (상이한 두 개의 값들을 고려하였음)
또 다른 실시예에 따르면 다음 파라미터들이 선택될 수 있다:
- 도너 기판으로 Si 물질
- 액체상을 위한 물질 (Si 0.9 - Ge 0.1)
- 도너 기판의 최초 두께: 900 마이크론
- 직경 200 mm (디스크 모양)
- 배스 깊이: 150 마이크론
- 주입 깊이 (e0): 2-3 마이크론 (상이한 두 개의 값들을 고려하였음)
도 6 내지 도 8은 다음에 대하여 수행된 상이한 시뮬레이션들의 실시예들을 각각 도시한다:
- 저머늄 도너 기판 및 상기 도너 기판이 접촉되는 저머늄 배스에서의 시간에 따른 온도의 트렌드로서, 상기 기판을 상기 액체 물질의 배스와 접촉시킨 후의 트렌드 (도 6),
- 배스 물질 내에서 (여기서는 실리콘) 응고화 전선(front)의 시간에 따른 깊이의 트렌드 (도 7),
- 응고화된 (결정화 물질)의 두께의 함수로 나타낸 적분값 I의 트렌드.
도 6에서 300K의 온도에서 시작하여 온도가 도너 기판 (100마이크론보다 큰 깊이에 의하여 본 도면의 그래프에 도시됨) 내에서 그리고 배스(100마이크론보다 작은 깊이에 의하여 도시됨)에 의하여 점유된 공간 내에서 모두 점진적으로 변화하는 것을 볼 수 있다.
따라서, 본 그래프에서 깊이의 원점(origin)은 배스(20)를 수용하는 용기의 바닥이고, 상기 기판을 향하여 깊이가 증가한다. 따라서, 이들 "깊이"들은 위에서 언급된 기판 내의 "깊이"와는 혼동되어서는 안된다.
상기 곡선들은 시간의 흐름에 따른 온도의 연속적인 값들을 나타내며, 여기서는 최초 접촉시킨 후 10,010 및 250,001 나노초들 사이를 나타낸다.
온도 분포가 주로 도너 기판 내에서 극히 최초의 순간 동안 초기의 극단적으로 높은 구배로부터 상기 구배가 점진적으로 감소하여 최초의 액체상에 대응되는 부분과 도너 기판 모두로 연장되는 구성으로 변화하는 것이 확인된다.
액체층 내에 포함된 열 에너지는 상기 도너 기판을 향하여 점진적으로 확산되고, 이는 상기 액체 부분 내의 잠열의 밀도의 점진적 감소로 따라서 결정화된 두께의 진행으로 해석된다.
상기 열적 시뮬레이터는 어셈블리(액체층 + 도너 기판)의 모든 지점에서 열 에너지 밀도를 계산하고 따라서 이 모든 데이터에 접근하는 것을 제공한다.
상기 배스의 공간에는, 녹는점 미만으로 온도가 감소될 때 물질이 결정화된다(응고된다). 시뮬레이션은 상기 배스 물질이 초기에 녹는점에 있다는 가정을 사용하므로, 이 그래프는 시간에 따라 응고화된 두께의 값들을 직접적으로 가리킨다.
또한 상기 기판 내에 매립된 약화된 영역에서의 Tz(t)의 값들을 추적하는 것도 상기 약화된 영역의 깊이를 안다면 가능하다.
도 7은 시간에 따른 깊이 d의 트렌드를 나타낸다(본 그래프에서 상기 깊이는 배스의 최초 표면으로부터 시작하는 상기 배스의 깊이이다). 여기서 상기 배스는 실리콘 배스이다. 상기 도너 기판의 초기 온도는 300K이고, 상기 배스의 초기 온도는 실리콘의 녹는점(1,414℃)이다.
계단 형태의 그래프는 이산화(discretization)를 사용하는 모델링으로부터 유도된다. 연속적인 커브는 이 계단 커브를 매끄럽게 한 것이다.
도 8은 "시간" 파라미터가 소거된 동일한 타입의 시뮬레이션 결과이다.
본 도면은 다음 사항들을 조합하여 얻었다:
- 첫째, 적분값 I(t)으로의 접근을 허용하고 이 적분이 적분되는 시간의 함수로 나타낸 트렌드 Tz(t)
- 둘째, 시간의 함수로 나타낸 결정화된 두께.
이들 둘로부터 시간을 소거함으로써, I의 값이 결정화된 두께의 함수로서 얻어지며, 여기서는 저머늄의 배스에서 이루어진다. 이 시뮬레이션에서 값들이 상기 기판의 표면 위에 블리스터링의 발생에 이르게 하는 조건들보다 훨씬 아래에 남아 있는 것을 볼 수 있다.

Claims (28)

  1. 반도체 물질로 된 기판을 제조하는 방법으로서,
    - 초기 온도에서 제 1 반도체 물질로 된 도너 기판(30)으로부터 출발하는 단계;
    - 상기 도너 기판(30)의 한 표면(31)을 상기 초기 온도보다 높은 온도에서 액체 상태로 유지된 제 2 반도체 물질의 배스(bath)(20)와 접촉시키는 단계;
    - 상기 도너 기판(30)을 응고화된 층으로 더 두껍게 하기 위하여 상기 표면(31) 위에 상기 배스 물질을 응고화시키는 단계;
    를 포함하고, 상기 제 2 반도체 물질은 그의 용융점이 상기 제 1 반도체 물질의 용융점보다 낮거나 같도록 선택되는 것을 특징으로 하는 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 반도체 물질이 실리콘, 저머늄 또는 실리콘-저머늄인 것을 특징으로 하는 기판의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 반도체 물질이 실리콘, 저머늄 또는 실리콘-저머늄인 것을 특징으로 하는 기판의 제조 방법.
  4. 제 1 항 내지 제 3 항 중의 어느 한 항에 있어서,
    상기 배스는 상기 응고화된 층의 원하는 두께에 대응되는 깊이를 갖는 용기(vessel) 내에 수납되는 것을 특징으로 하는 기판의 제조 방법.
  5. 제 1 항 내지 제 4 항 중의 어느 한 항에 있어서,
    상기 배스의 물질은, 상기 배스의 물질을 액체 상태로 유지하기 위하여만 맞춰진 가열과 비교하여 수 도(℃) 내지 수십 도 만큼 과열되는 것을 특징으로 하는 기판의 제조 방법.
  6. 제 1 항 내지 제 5 항 중의 어느 한 항에 있어서,
    상기 방법이 환원성 분위기에서 수행되는 것을 특징으로 하는 기판의 제조 방법.
  7. 제 1 항 내지 제 6 항 중의 어느 한 항에 있어서,
    상기 도너 기판은 상기 액체 표면과 접촉되기 전에 초기 온도로 예열되는 것을 특징으로 하는 기판의 제조 방법.
  8. 제 7 항에 있어서,
    상기 예열은 적어도, 원하는 품질을 갖는 에피택시를 수행하는 것이 가능한 온도와 동일한 온도에서 수행되는 것을 특징으로 하는 기판의 제조 방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 도너 기판은 약화된 영역을 포함하고, 상기 예열 온도는 블리스터링의 발생을 피하면서 수 초의 예열 지속 시간을 허용하는 것을 특징으로 하는 기판의 제조 방법.
  10. 제 7 항 내지 제 9 항 중의 어느 한 항에 있어서,
    상기 도너 기판이 시작 온도에 있는 시작 상태에서부터 상기 도너 기판을, 실질적으로 상기 기판의 시작 온도와 원하는 초기 온도의 차이의 100 ℃당 1초의 시간 내에 상기 배스의 액체 물질과 접촉시키는 것을 특징으로 하는 기판의 제조 방법.
  11. 제 7 항 내지 제 10 항 중의 어느 한 항에 있어서,
    상기 액체 표면을 향하는 상기 기판의 움직임의 동력학은 상기 액체 표면으로부터의 (1 mm 미만의) 매우 짧은 거리에서 상기 기판이 보내는 시간을 최소화하기 위하여 제어되는 것을 특징으로 하는 기판의 제조 방법.
  12. 제 1 항 내지 제 11 항 중의 어느 한 항에 있어서,
    상기 기판에 의한 상기 액체 표면의 접근 속도는 상기 기판과 상기 액체 표면 사이의 거리의 역수의 감소함수인 것을 특징으로 하는 기판의 제조 방법.
  13. 제 1 항 내지 제 12 항 중의 어느 한 항에 있어서,
    상기 액체상과의 접촉 단계 순서 직전에 화학적 처리가 가해지는 것을 특징으로 하는 기판의 제조 방법.
  14. 제 13 항에 있어서,
    상기 화학적 처리는 묽은 HF를 이용한 탈산화(deoxidation)인 것을 특징으로 하는 기판의 제조 방법.
  15. 제 1 항 내지 제 14 항 중의 어느 한 항에 있어서,
    상기 도너 기판의 표면을 상기 액체와 접촉시키는 동안, 상기 도너 기판의 표면의 모든 지점에서 상기 액체로의 상기 기판의 국부 표면의 진입(entry)의 국부 각도의 부호에 연속성이 있는 것을 특징으로 하는 기판의 제조 방법.
  16. 제 15 항에 있어서,
    상기 도너 기판의 표면 변형들은 측정되고, 이러한 측정에 근거하여 기판 표면의 모든 지점에서 상기 기판의 상기 액체와의 국부 접촉 각도가 결정될 수 있으며, 이는 도너 기판의 표면을 액체와 접촉시키는 동안, 모든 지점에서 상기 액체로의 상기 기판의 국부 표면의 진입의 국부 각도의 부호가 연속성이 있다는 조건이 만족되는 것을 허용하는 것을 특징으로 하는 기판의 제조 방법.
  17. 제 1 항 내지 제 16 항 중의 어느 한 항에 있어서,
    액체 상태로 유지되는 제 2 반도체 물질의 배스 내에 액체 물질의 파동이 생성되고, 상기 파동은 상기 도너 기판의 표면과 접촉하는 것을 특징으로 하는 기판의 제조 방법.
  18. 제 17 항에 있어서,
    상기 기판의 표면에 대한 상기 파동의 움직임의 속도는 초당 수 센티미터의 오더인 것을 특징으로 하는 기판의 제조 방법.
  19. 제 1 항 내지 제 18 항 중의 어느 한 항에 있어서,
    상기 도너 기판은 상기 도너 기판의 두께 내부로 원자 종들을 주입하여 형성된 약화된 영역을 포함하는 것을 특징으로 하는 기판의 제조 방법.
  20. 제 19 항에 있어서,
    본 방법을 적용하기 전에, 상기 약화된 영역이 받는 열이 도너 기판에 블리스터링을 만들지 않을 것임을 확실하게 하기 위하여 시뮬레이션이 수행되는 것을 특징으로 하는 기판의 제조 방법.
  21. 제 20 항에 있어서,
    상기 시뮬레이션은 다음 적분 값이 1 미만으로 남는지 여부를 확인하기 위하여 사용되는 것을 특징으로 하는 기판의 제조 방법.
    Figure pct00012

    여기서:
    - t1 = 본 방법의 계획된 시간 길이
    - D(Tz) = 블리스터링에 이르는 온도 Tz에 대한 상기 약화된 영역이 노출된 지속 시간
    - Tz(t) = 시간 t에서의 상기 약화된 영역에서의 온도
  22. 제 1 항 내지 제 21 항 중의 어느 한 항에 따른 방법을 적용하기 위한 장치로서,
    ● 액체 배스를 수용하기 위한 용기,
    ● 상기 배스의 물질을 액체 상태로 변화시켜서 이 상태로 유지하기 위한 가열 수단들을 포함하는 것을 특징으로 하는 장치.
  23. 제 22 항에 있어서,
    상기 가열 수단들이 램프들을 포함하고, 상기 장치가 상기 가열 수단들의 각 램프에 공급되는 전력을 개별 조정하기 위한 수단을 포함하는 것을 특징으로 하는 장치.
  24. 제 23 항에 있어서,
    상기 가열 수단들이 추가적인 가열 시스템에 의하여 완성되는 것을 특징으로 하는 장치.
  25. 제 24 항에 있어서,
    상기 추가적인 가열 시스템이 상기 용기의 아래에 배치된 인덕션에 의한 가열 시스템인 것을 특징으로 하는 장치.
  26. 제 23 항 내지 제 25 항 중의 어느 한 항에 있어서,
    상기 장치가,
    - 상기 도너 기판을 전기적으로 절연하기 위한 수단
    - 커패시턴스를 측정하기 위한 수단으로서. 상기 기판의 배면과 접촉하는 하나의 전극 및 상기 배스의 물질과 접촉하는 다른 전극을 갖는 상기 커패시턴스를 측정하기 위한 수단
    - 상기 액체 배스의 표면에 대한 상기 기판의 표면의 경사를 변화시키기 위한 수단
    을 포함하는 것을 특징으로 하는 장치.
  27. 제 26 항에 있어서,
    상기 장치는 상기 액체 배스의 표면에 대한 상기 기판에 주어진 경사의 각도를 결정하기 위한 처리 수단들을 포함하는 것을 특징으로 하는 장치.
  28. 제 23 항 내지 제 27 항 중의 어느 한 항에 있어서,
    - 아암 시스템(41),
    - 상기 아암 시스템의 아래에 부착된 메인 잭(main jack) 시스템(42),
    - 상기 메인 잭 시스템의 아래에 부착된 "미세" 액츄에이터의 시스템(43),
    을 포함하고, 상기 "미세" 액츄에이터의 시스템은 상기 도너 기판을 운반하고,
    상기 아암 시스템은 상기 메인 잭 시스템과 상기 미세 액츄에이터를, 따라서 기판을 상기 액체 표면 위로 예를 들면 수 mm의 잘-조정된 거리로 신속하게 이동시키는 것을 가능하게 하고,
    상기 메인 잭 시스템은 상기 아암 시스템에 대하여 수직으로 이동 가능하고, 상기 아암 시스템에 의하여 액체 표면 위로 이동된 후, 상기 도너 기판의 중심을 상기 액체 표면으로 프로그램된 속도 및 정밀도로 하강시키는 것을 허용하고,
    상기 "미세" 액츄에이터들의 시스템은 상기 도너 기판의 표면의 각도가 변화하는 것을 허용하고 따라서 상기 액체 표면에 대한 상기 기판의 방향을 조정하는 것을 가능하게 하는 것을 특징으로 하는 장치.
KR1020147002142A 2011-07-25 2012-07-25 반도체 물질로 된 층을 제조하기 위한 장치 및 방법 KR20140058515A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1156770A FR2978600B1 (fr) 2011-07-25 2011-07-25 Procede et dispositif de fabrication de couche de materiau semi-conducteur
FR1156770 2011-07-25
PCT/EP2012/064633 WO2013014209A1 (en) 2011-07-25 2012-07-25 Method and device for fabricating a layer in semiconductor material

Publications (1)

Publication Number Publication Date
KR20140058515A true KR20140058515A (ko) 2014-05-14

Family

ID=46598505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147002142A KR20140058515A (ko) 2011-07-25 2012-07-25 반도체 물질로 된 층을 제조하기 위한 장치 및 방법

Country Status (8)

Country Link
US (1) US9528196B2 (ko)
JP (1) JP6069664B2 (ko)
KR (1) KR20140058515A (ko)
CN (1) CN103733306B (ko)
DE (1) DE112012003114T5 (ko)
FR (1) FR2978600B1 (ko)
TW (1) TWI557775B (ko)
WO (1) WO2013014209A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104635792B (zh) * 2015-01-09 2017-10-27 中国科学院工程热物理研究所 基于主动温度梯度法控制表面张力驱动对流的方法
CN109916480B (zh) * 2019-01-16 2020-12-08 创新奇智(南京)科技有限公司 一种重量估算方法、系统及其电子装置

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2475068B1 (fr) 1980-02-01 1986-05-16 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
FR2506344B2 (fr) 1980-02-01 1986-07-11 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
FR2475069A1 (fr) 1980-02-01 1981-08-07 Commissariat Energie Atomique Procede de dopage rapide de semi-conducteurs
FR2504727A1 (fr) 1981-04-28 1982-10-29 Commissariat Energie Atomique Dispositif de traitement d'un echantillon par faisceau electronique impulsionnel
FR2529383A1 (fr) 1982-06-24 1983-12-30 Commissariat Energie Atomique Porte-cible a balayage mecanique utilisable notamment pour l'implantation d'ioris
FR2532112A1 (fr) 1982-08-17 1984-02-24 Commissariat Energie Atomique Procede pour faire varier en fonction du temps la trajectoire d'un faisceau de particules chargees
FR2537768A1 (fr) 1982-12-08 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'obtention de faisceaux de particules de densite spatialement modulee, application a la gravure et a l'implantation ioniques
FR2537777A1 (fr) 1982-12-10 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'implantation de particules dans un solide
FR2563377B1 (fr) 1984-04-19 1987-01-23 Commissariat Energie Atomique Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique
US5167758A (en) 1989-06-08 1992-12-01 Hoxan Corporation Method of forming polycrystalline silicon layer on semiconductor wafer
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2714524B1 (fr) 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
FR2715503B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation.
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
FR2715502B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Structure présentant des cavités et procédé de réalisation d'une telle structure.
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
FR2738671B1 (fr) 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
FR2744285B1 (fr) 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2747506B1 (fr) 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2752768B1 (fr) 1996-08-27 2003-04-11 Commissariat Energie Atomique Procede d'obtention d'une plaquette de materiau semiconducteur de grandes dimensions et utilisation de la plaquette obtenue pour realiser des substrats du type semiconducteur sur isolant
FR2755537B1 (fr) 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
FR2756973B1 (fr) 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede d'introduction d'une phase gazeuse dans une cavite fermee
FR2756847B1 (fr) 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
JP3501606B2 (ja) * 1996-12-27 2004-03-02 キヤノン株式会社 半導体基材の製造方法、および太陽電池の製造方法
EP0851513B1 (en) 1996-12-27 2007-11-21 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
FR2758907B1 (fr) 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
FR2766620B1 (fr) 1997-07-22 2000-12-01 Commissariat Energie Atomique Realisation de microstructures ou de nanostructures sur un support
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2771852B1 (fr) 1997-12-02 1999-12-31 Commissariat Energie Atomique Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2774511B1 (fr) 1998-01-30 2002-10-11 Commissariat Energie Atomique Substrat compliant en particulier pour un depot par hetero-epitaxie
US6558998B2 (en) 1998-06-15 2003-05-06 Marc Belleville SOI type integrated circuit with a decoupling capacity and process for embodiment of such a circuit
US20020089016A1 (en) 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
FR2784796B1 (fr) 1998-10-15 2001-11-23 Commissariat Energie Atomique Procede de realisation d'une couche de materiau enterree dans un autre materiau
FR2784795B1 (fr) 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
FR2794572B1 (fr) 1999-06-02 2003-06-13 Commissariat Energie Atomique Puce et procede de garniture d'une puce comprenant une pluralite d'electrodes
FR2795865B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
FR2795866B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
FR2802340B1 (fr) 1999-12-13 2003-09-05 Commissariat Energie Atomique Structure comportant des cellules photovoltaiques et procede de realisation
JP4450126B2 (ja) * 2000-01-21 2010-04-14 日新電機株式会社 シリコン系結晶薄膜の形成方法
JP2002184709A (ja) * 2000-10-02 2002-06-28 Canon Inc 半導体薄膜の製造方法及びその製造装置
US6551908B2 (en) * 2000-10-02 2003-04-22 Canon Kabushiki Kaisha Method for producing semiconductor thin films on moving substrates
JP2002141327A (ja) * 2000-10-31 2002-05-17 Canon Inc 結晶薄膜の製造方法
FR2816716B1 (fr) 2000-11-10 2003-10-31 Opsitech Optical System Chip Dispositif de transmission d'une onde optique dans une structure munie d'une fibre optique et procede pour sa fabrication
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
FR2819594B1 (fr) 2001-01-15 2003-05-16 Opsitech Optical System Chip Structure optique a poutre isolee et son procede de fabrication
FR2819893B1 (fr) 2001-01-25 2003-10-17 Opsitech Optical System Chip Structure optique integree a birefringence reduite
FR2822247B1 (fr) 2001-03-15 2003-05-16 Opsitech Optical Sys On A Chip Dispositif optique a structure integre, a deviations d'ondes
FR2834654B1 (fr) 2002-01-16 2004-11-05 Michel Bruel Procede de traitement d'une piece en vue de modifier au moins une de ses proprietes
JP2003292398A (ja) * 2002-03-29 2003-10-15 Canon Inc 単結晶シリコンウェファの製造方法
FR2849017B1 (fr) 2002-12-20 2005-11-18 Michel Bruel Procede de traitement d'une structure pour l'obtention d'un espace interne et structure presentant un espace interne.
US8475693B2 (en) 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer
FR2860249B1 (fr) 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
JP2005277186A (ja) * 2004-03-25 2005-10-06 Sharp Corp シートおよびその製造方法、ならびにシートを用いた太陽電池
FR2870988B1 (fr) 2004-06-01 2006-08-11 Michel Bruel Procede de realisation d'une structure multi-couches comportant, en profondeur, une couche de separation
JP4535959B2 (ja) * 2005-07-26 2010-09-01 シャープ株式会社 固相シート製造方法および固相シート製造装置
FR2921752B1 (fr) 2007-10-01 2009-11-13 Aplinov Procede de chauffage d'une plaque par un flux lumineux.
CN101477949A (zh) * 2008-01-04 2009-07-08 陈科 硅片和其制造方法及装置
WO2009108358A1 (en) * 2008-02-29 2009-09-03 Corning Incorporated Methods of making an unsupported article of pure or doped semiconducting material
FR2938116B1 (fr) 2008-11-04 2011-03-11 Aplinov Procede et dispositif de chauffage d'une couche d'une plaque par amorcage et flux lumineux.
US7771643B1 (en) * 2009-02-27 2010-08-10 Corning Incorporated Methods of making an unsupported article of semiconducting material by controlled undercooling
CN102421947B (zh) * 2009-03-09 2016-09-28 1366科技公司 从已熔化材料制造薄半导体本体的方法和装置
US8398768B2 (en) * 2009-05-14 2013-03-19 Corning Incorporated Methods of making an article of semiconducting material on a mold comprising semiconducting material
US8480803B2 (en) 2009-10-30 2013-07-09 Corning Incorporated Method of making an article of semiconducting material
FR2961948B1 (fr) 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
FR2961719B1 (fr) 2010-06-24 2013-09-27 Soitec Silicon On Insulator Procede de traitement d'une piece en un materiau compose
FR2964788B1 (fr) 2010-09-10 2015-05-15 Soitec Silicon On Insulator Procédé de traitement d'un substrat au moyen d'un flux lumineux de longueur d'onde déterminée, et substrat correspondant
FR2965396B1 (fr) 2010-09-29 2013-02-22 S O I Tec Silicon On Insulator Tech Substrat démontable, procédés de fabrication et de démontage d'un tel substrat
FR2969664B1 (fr) 2010-12-22 2013-06-14 Soitec Silicon On Insulator Procede de clivage d'un substrat
FR2971361B1 (fr) 2011-02-04 2014-05-09 Soitec Silicon On Insulator Structure semiconductrice a surface lissée et procédé d'obtention d'une telle structure

Also Published As

Publication number Publication date
CN103733306A (zh) 2014-04-16
TWI557775B (zh) 2016-11-11
JP6069664B2 (ja) 2017-02-01
US20140158041A1 (en) 2014-06-12
FR2978600A1 (fr) 2013-02-01
CN103733306B (zh) 2016-05-18
WO2013014209A1 (en) 2013-01-31
DE112012003114T5 (de) 2014-04-24
TW201312632A (zh) 2013-03-16
JP2014527293A (ja) 2014-10-09
FR2978600B1 (fr) 2014-02-07
US9528196B2 (en) 2016-12-27

Similar Documents

Publication Publication Date Title
US8882077B2 (en) Seed layers and process of manufacturing seed layers
JPH092897A (ja) 多結晶半導体の製造方法および製造装置
EP2773797B1 (en) Crucible and method for the production of a (near) monocrystalline semiconductor ingot
JPH107493A (ja) シリコン半導体基板および太陽電池用基板の製造方法
US20100140558A1 (en) Apparatus and Method of Use for a Top-Down Directional Solidification System
JP5309190B2 (ja) シリコンからなる半導体ウェハを製造するための方法
KR20140058515A (ko) 반도체 물질로 된 층을 제조하기 위한 장치 및 방법
JP5263900B2 (ja) 単結晶ＳｉＣの成長方法
JP6105447B2 (ja) 結晶の製造方法
US20150040818A1 (en) Method for achieving sustained anisotropic crystal growth on the surface of a melt
JPH02112227A (ja) 半導体結晶層の製造方法
WO2013125133A1 (ja) 固相原料の熱処理方法とその装置ならびにインゴット、加工物および太陽電池の製造方法
JP2010192544A (ja) エピタキシャルシリコンウェーハの製造方法
Meyer et al. Study of high-temperature Smart Cut™: Application to thin films of single crystal silicon and silicon-on-sapphire films
TW202136596A (zh) 利用表面冷卻和熔體加熱之組合來控制在熔體表面形成之結晶片材的厚度和寬度
CN115151684A (zh) 在熔体表面上形成的结晶片材的主动边缘控制
JP2013540091A (ja) 半導体材料の微細構造を変更する技法
JP2007176765A (ja) 薄板製造用基板、薄板製造装置、および薄板製造方法
KR20170103642A (ko) 웨이퍼를 위한 열 처리 방법
JPH01131092A (ja) 半導体単結晶層の形成方法
JPS60257123A (ja) 表面層帯溶融結晶成長装置
JPH07321034A (ja) 半導体薄膜の結晶化法
JP2010093140A (ja) エピタキシャルシリコンウェーハの製造方法
JPS59138330A (ja) 単結晶半導体薄膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application