CN103733306B - 用于在半导体材料中制造层的方法和设备 - Google Patents
用于在半导体材料中制造层的方法和设备 Download PDFInfo
- Publication number
- CN103733306B CN103733306B CN201280037068.6A CN201280037068A CN103733306B CN 103733306 B CN103733306 B CN 103733306B CN 201280037068 A CN201280037068 A CN 201280037068A CN 103733306 B CN103733306 B CN 103733306B
- Authority
- CN
- China
- Prior art keywords
- substrate
- donor substrate
- liquid
- plating solution
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B19/00—Liquid-phase epitaxial-layer growth
- C30B19/10—Controlling or regulating
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B19/00—Liquid-phase epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B19/00—Liquid-phase epitaxial-layer growth
- C30B19/06—Reaction chambers; Boats for supporting the melt; Substrate holders
- C30B19/062—Vertical dipping system
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/08—Germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02623—Liquid deposition
- H01L21/02625—Liquid deposition using melted materials
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Chemically Coating (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
本发明涉及一种用于在半导体材料中制造衬底的方法,其特征在于,该方法包括以下步骤:在初始温度下从第一半导体材料中的供体衬底(30)开始,使供体衬底(30)的表面(31)与在高于所述初始温度的温度下保持在液态的第二半导体材料的镀液(20)接触,第二半导体材料被选择为使得其熔点等于或低于第一半导体材料的熔点,在所述表面(31)上固化镀液材料,以利用固化层使供体衬底(30)变厚。本发明还涉及用于实施所述方法的设备。
Description
技术领域
本发明涉及用于在半导体材料中制造衬底的方法。本发明还应用于在硅、锗或硅锗化合物(该列举不限于此)中制造衬底。
本发明进一步涉及用于制造半导体衬底的设备。
背景技术
存在不同方法以用于制造半导体衬底。这些衬底一般以晶片的形式,该晶片可以是盘形(例如,具有200或300mm的直径),或不同形状。
制造方法的选择一般取决于半导体材料的类型、预期的应用和经济限制。
例如,为了获得用来制造光伏电池的硅衬底,可以利用熔融硅的重新固化方法来获得所谓的多晶体(polycrystalline)硅或多晶(multi-crystalline)硅,其有具有优选取向方向的粗颗粒。虽然通常想要用于微电子应用的单晶材料,但利用该方法,不可能获得以单晶材料的衬底。
此外,该方法不适用于从其中已形成弱化区域的供体衬底来获得衬底。
对于一些应用,可能实际上希望以具有受控的厚度和质量,并且包括在衬底的厚度中的同样受控的深度处的弱化区域的半导体材料形成衬底。
在本文中,以“弱化区域”表示在衬底的正面下方(对于盘,在盘的一个面的下方)延伸并且平行于该面的区域,其在衬底的厚度中的恒定深度处并且其在加热可选地与机械应力结合的作用下将导致衬底在该区域处的脱离。
所述弱化区域可典型通过将离子(例如,氢和/或氦)和/或稀有气体嵌入到衬底中,以在其中产生形成弱化区域的微腔。该嵌入可通过注入或甚至通过诸如物质扩散的其他方法实现。利用所述物质的嵌入来创建弱化区域的一个已知示例是Smart-CutTM工艺。在热量平衡的作用下,微腔之后可以在衬底中建立应力,该应力将单独地或与弱化区域的任一侧施加的机械应力结合而导致脱离。
并且,本发明的一个有利应用是制造包括允许半导体材料的层的脱离的弱化区域的衬底。以这种方式,本发明允许形成厚度可以非常精确地受控(甚至在例如大约50微米的低厚度值)的层。利用本发明,还可以以非常好质量的单晶材料制造仍具有受控厚度并且可能非常窄厚度的半导体材料的层。
为了制备在微电子中应用的硅衬底,已知使用允许制造单晶硅的铸锭(ingot)的Czochralsky提拉工艺。
利用Czochralsky工艺的拉锭可能会引起问题,特别是如果铸锭为大直径(例如,300mm或450mm)。当想要增加铸锭的直径并因此从其获得衬底时,从铸锭的固化提取潜伏热变得越来越困难。这限制了拉锭速度。此外,可能产生铸锭内的不均匀性。
上述两种方法产生硅铸锭,其之后必须通过锯切来切割,以获得衬底。通常还必须处理这些衬底的表面。
这些切割和处理操作相对成本较高。
此外,它们具有消耗铸锭块的有效部分的缺点。
并且,它们只会导致难以–甚至不能–获得薄衬底。
例如,通过锯切铸锭,不可能获得具有例如50微米厚度的薄衬底。然而对于一些应用,诸如光伏电池的制造,可能需要窄衬底厚度。
还已知,通过在单晶起始衬底上外延生长、通过例如CVD类型的真空沉积方法、或利用分子束外延方法(MBE)来获得单晶材料的层。在良好的控制条件下,用于通过外延生长制造层的方法可生产良好质量的材料。这种类型的方法的局限性是从工艺的缓慢以及其成本产生的。
本发明的一个目的是通过避免或限制上述缺点而生产窄厚度(例如,50微米)和更大厚度(例如,从500到1000微米),以及具有大横向尺寸(例如,300mm或甚至更大的直径)的半导体衬底。
发明内容
为了达到以上提出的目的,根据第一方面,本发明提出了一种用于在半导体材料中制造衬底的方法,其特征在于该方法包括步骤:
-在初始温度下,从第一半导体材料中的供体衬底开始;
-将供体衬底的一个表面与在高于所述初始温度的温度下保持液态的第二半导体材料的镀液(bath)进行接触,选择第二半导体材料使得其熔点等于或低于第一半导体材料的熔点;
-固化在所述表面上的镀液材料以使供体衬底增厚了固化层。
该方法的优选(但非限定性)方面如下:
·第一半导体材料为硅、锗或硅锗,
·第二半导体材料为硅、锗或硅锗,
·所述镀液包含在容器中,该容器的深度对应于固化层所需的厚度,
·根据前述权利要求中的一项所述的方法,其特征在于,相比于仅校准加热以将镀液的材料保持在液态,镀液的材料过热几度或几十度,
·在还原空气中执行该方法,
·在使供体衬底与液体表面接触之前,将供体衬底预热至初始温度,
·在至少等于可以执行具有所需质量的外延的温度的温度下执行预热,
·供体衬底包括弱化区域并且预热的温度允许若干秒的预热持续时间,同时避免起泡的幻象(apparition),
·在基本上为衬底的起始温度和所需初始温度之差的每100℃一秒的时间内,使供体衬底从处于起始温度下的起始状态变成与镀液的液体材料接触,
·衬底朝向液体表面移动的动态被控制成使衬底在距离液体表面非常短的距离(小于1mm)所花费的时间最少,
·衬底接近液体表面的速度为衬底与液体表面之间的距离的倒数的递减函数,
·就在与液相接触顺序之前应用化学处理,
·所述化学处理为利用稀释HF的脱氧,
·在供体衬底的表面与液体接触的期间,在供体衬底的表面的每一点处,存在衬底的局部表面进入液体的局部角度的符号(sign)的连续性,
·测量供体衬底的表面变形,以便基于这些测量,在衬底的表面的每一点可确定衬底与液体局部接触的角度,其将使得能够满足以下条件:在供体衬底表面与液体接触期间,在每一点处存在衬底的局部表面进入液体的局部角度的符号的连续性,
·在保持处于液态的第二半导体材料的镀液中产生液体材料的波,并且所述波与供体衬底的表面接触,
·波相对于衬底的表面移动的速度为大约每秒几厘米,
·供体衬底包括通过将原子嵌入所述供体衬底的厚度中形成的弱化区域,
·在实施该方法之前,执行模拟以确保由弱化区域接收的热量将不会产生任何供体衬底的起泡,
·所述模拟用于验证积分的值:
保持小于1,其中:
-t1=工艺的计划时间长度
-D(Tz)=弱化区域暴露于导致起泡的温度Tz的持续时间
-Tz(t)=在时刻t在弱化区域处的温度。
根据第二方面,本发明还提出了一种用于实施如上所述的方法的设备,并且其特征在于所述设备包括:
·容器,所述容器用于容纳液体镀液,
·加热装置,所述加热装置将镀液的材料变成液态并将其保持在该状态,
该设备的优选(但非限定性)方面如下:
·加热装置包括灯,并且设备包括用于单独调节馈送至加热装置的每个灯的功率的装置,
·加热装置通过附加的加热系统完成,
·附加的加热系统为位于容器下方的感应加热系统,
·该设备包括:
○用于电绝缘供体衬底的装置,
○用于测量电容的装置,所述装置具有待与衬底的后侧接触的一个电极,和待与镀液的材料接触的另一个电极,
○用于改变衬底的表面相对于液体镀液的表面的倾斜的装置。
·该设备包括用于确定相对于液体镀液的表面给出的到衬底的倾斜的角度的处理装置,
·该设备包括:
-臂系统,
-主顶起系统(jacksystem),所述主顶起系统附接在臂系统下方,
-“精细”致动器的系统,其附接在主顶起系统下面,所述“精细”致动器的系统承载着供体衬底,
该臂系统使得能够快速带动主顶起系统和精细致动器,并因此使得衬底能够到在例如几mm的良好校准的距离处的液体表面之上。
主顶起系统可相对于所述臂系统垂直移动,并且在通过臂系统带到液态表面上之后使得能够以经编程的速度和精度将供体衬底的中心降低至液体表面,
“精细”致动器的系统允许供体衬底的表面的角度改变,并因此允许相对于液体表面调节衬底的定向。
附图说明
在参照所附附图给出的以下描述中陈述本发明的其他方面,其中:
·图1a和1b示出了用于在半导体材料中制造衬底的设备;
·图1c为通过供体衬底和液体材料的镀液的表面形成的电容的示意图;
·图1d示出了在图1c中建模的电容的变化;
·图1e为可用于本发明的加热结构的示意图,
·图1f示出了根据本发明的设备的一个实施方案;
·图2示出了可用于本发明的供体衬底的示例;
·图3示出了用于图1a和1b所示类型的设备以引起半导体材料中层的固化的所述供体衬底;
·图4示出了利用本发明获得的具有其固化材料层的衬底;
·图5为示出了对应于包括弱化区域并接触加热的半导体材料中的衬底的表面上开始起泡的曲线的一般状况的图表;
·图6至8显示对用于本发明的衬底中的热行为的不同模拟的示例,这些模拟被分别进行以示出:
-在衬底与液体材料的镀液接触之后,在锗供体衬底中和在该供体衬底与其接触的锗镀液中温度随时间的趋势(图6),
-在镀液材料(这里为硅)中,液体半导体材料的固化前沿的深度随时间的趋势(图7),
-作为固化(结晶材料)的厚度的函数的积分I的值的趋势,该积分值提供关于供体衬底的表面上起泡的风险的指示。
·图9示出了对于对应于间隔0.2μs的外延起始时间的两个点,在600℃的初始温度下在供体衬底上的层的作为时间的函数的外延生长,以及对于这两个点,作为时间的函数的外延材料的厚度的差,
·图10至12给出了对于衬底表面和取向的三种不同构造,供体衬底的表面上的材料的三种外延生长的示意图,
·图13为回顾在部件焊接领域(与本发明的领域不同)中的波峰焊接或钎焊的一般功能的框图。
这些附图中的所有图为不必要按实际应用的比例绘制的示意框图。具体而言,衬底的厚度不是按真实比例绘制的。
具体实施方式
制造设备
图1示意性地示出了用于在半导体材料中制造衬底的设备10。
如以下将解释的,衬底由初始的所谓供体衬底制造。在图1b中示意性地示出了所述供体衬底30。特别指明的是,由于在本发明的一个应用中,衬底包括弱化区域并且可能经受脱离操作以“捐赠”半导体材料的层,因此衬底在本文中的含义可被认为是“供体”。本发明还覆盖在其中该“供体”衬底不包括弱化区域的情况。
设备10包括容器100,容器100适合于容纳熔融的半导体材料20的镀液。例如,该容器可以为陶瓷缸。在本文的其余部分中,关于附图标记20,术语在液态下的镀液或该镀液的材料将无差别地使用。
容器优选由隔热材料制成,例如耐火材料。
容器与加热装置110相关联,加热装置110可采取不同形式并且在图1a中以放置在镀液的表面上方的红外灯L的组件110的形式示出。在这种结构中,提供用于使加热装置与镀液的表面相对并且用于从中快速撤回的装置。
在图1a中以示例示出的灯L为红外辐射类型的加热灯。这些灯-或任何其他可控的加热装置-优选布置(在如图1a所示的镀液20的加热位置中)在区域1100中,区域1100相对镀液的整个表面延伸,并且仅相对这个表面。有效优选定位加热装置使得它们仅加热镀液的液体材料而不加热容器。
图1e示出了通过臂451承载这样的灯L的组件110的结构45,臂451可绕轴450枢转。结构45可用于将灯带至镀液的上方。
加热装置使得镀液20的材料能够成为液态,并且按照想要的将其保持在液态。为了这个目的,单独地调节加热装置110的每个灯的功率,以确保镀液20的材料在每个点处和在均匀温度下处于液态。
加热装置能够可选地通过可位于容器的下方的另外的加热系统完成,例如高频感应系统。一旦镀液20的材料在灯加热系统下已达到熔点,所述另外的系统(在附图中未示出)可有助于将镀液20的材料保持在液态。
因此,容器100用处于液态的半导体材料20填充。正如将看到的,这种材料将在供体衬底的表面上固化以在该表面上形成固体材料的层。
俯视来看(垂直于图1b中的视图),供体衬底30具有待制造的衬底或层所需的形状。其可以典型为所需直径的盘形。其还可以为正方形、矩形、六边形或其他形状。俯视来看,容器100具有相同的形状。
容器的深度101将限定将在表面31上形成的固体材料的层的厚度。
因此,该深度101被选择成使得所容纳的液体材料的厚度能够对应于该层固体材料所需的厚度,即,该深度将比该层固体材料所需的厚度大考虑到镀液材料20的液态和其固态之间的密度差的量和附加的量(例如大约厚度的20%),以确保侧向约束而没有外溢的风险。
制定该规定以防止可能由衬底30的表面少量穿透到液体中产生的影响,即在与供体衬底接触的影响下四周的液体的自由表面的升高和/或液体的自由表面的波动。
容器的横向尺寸-通过图1b中的尺寸102显示-被选择成等于该层固体材料所需的横向尺寸增加了大约横向尺寸的1%的间隙1021,以允许衬底30和将在良好条件下在其上固化的层的收缩。对于所需盘形的固体材料的层,尺寸102为直径。
方法的一般介绍
图1b示出了紧接在加热装置110被关闭(并且如果它们布置为与镀液20的表面相对,则被移除)之后已与液体表面20接触的供体衬底30。
一般而言,本发明提出放置供体衬底30的正面31与半导体材料20的液体镀液的表面接触,以使该材料能够通过外延在表面31上固化并因此在表面31上形成半导体材料的层。
在该接触之前,供体衬底处于环境温度下(大约20至25℃的)。替代地,供体衬底已被预热。无论哪种情况,在供体衬底与液体表面开始接触时,供体衬底的温度优选低于液体的温度。
计量和促动(actuation)
供体衬底和液体表面之间的距离、以及供体衬底的表面相对于液体表面的定向的信息使得能够对本发明的实施进行精确控制。
利用该信息,可以控制这些参数的值并且使它们遵守预定的时间函数定律。
为了测量供体衬底和液体之间的距离,根据本发明的一个方面,可以测量衬底的表面和液体的表面之间的电容。
为实现这个,可以进行如下操作。
供体衬底为电绝缘的并且其背面(与接触液体的面相对)与测量设备的两个电极中的一个接触以测量电容。
液体镀液可以:
-或者容纳在绝缘的、导电的容器中并且之后电容测量设备的另一电极与容器接触,
-或者容纳在不导电容器中并且之后测量设备的另一电极安装为直接与液体材料接触。如图1c示意性地所示的,通过衬底和液体表面形成的电容为平面电容,其值可通过下式估计:
C=ε0*S/d
其中:
-d为衬底的表面和液体的表面之间的距离,
-S为面对液体的衬底的表面,
-ε0=10Ε-9/36*Π。
在严格意义上,当两个表面(衬底的和液体的)严格平行时,该结果是精确的。
当这两个表面以角度α(该角度应当保持足够小,使得一阶几何近似sinα=tanα=α为真-优选该角度应当小于5度)彼此成角度放置时,电容表达为:
C=(ε0*S/d0)*(d0/2Lα)*Log((1+αL/d0)/(1-αL))=C0*(d0/2αL)*Log((1+αL/d0)/(1-αL/d0))
其中:
-L为角度下面的背对(opposite-facing)半宽(参见图1c),
-d0为两个表面之间的距离的平均值。
如果写为x=αL/d0(x表示在端部处的间隙与平均距离之比),表达式变成:
C/C0=(1/2x)*Log((1+x)/(1-x))。
图1d给出该函数的概览(显然x被严格限定为小于1的值)。
利用这些测量,使α随时间变化,即,通过使衬底围绕中心点波动以及通过测量电容随时间的变化(优选利用同步检测类型的方法),可以检测水平位置并选择任何所需的倾斜角度。
现在,关于对相对于液体表面衬底的距离和定向的促动和控制:
在图1e和1f中示意性示出的一个实施方案中,卡盘(典型为激励卡盘(aspiringchuck)40)支撑供体衬底。
该卡盘连接至不同装置的三个系统,并且它可通过这些系统中的每一个移动。
-臂系统41,
-主顶起系统42,其附接在臂系统下方,
-“精细”致动器的系统43,其附接在主顶起系统42下方,所述“精细”致动器的系统43承载卡盘和衬底。
包括臂411的臂系统41使得能够快速带动主顶起系统和精细致动器,并因此使得衬底能够到液体表面之上例如几mm的良好校准的距离处。
将主顶起系统和精细致动器(和衬底)带到液体表面区域上方的该移动可通过臂围绕旋转轴410的旋转进行。
附接到臂411下方的主顶起系统42相对于所述臂垂直可移动。可实现这个目的的主顶起系统通过具有差动螺杆-螺母系统420的步进电动机移动。
在已通过臂411带到液体表面之后,步进电动机使得衬底的中心以经编程速度和大约10微米量级的精度降低到液体表面。
“精细”致动器(例如,压电的)的系统43允许衬底的表面的角度在彼此正交并且与液体的表面正交的两个平面上变化。因此,该系统43使得能够对衬底相对于液体表面的定向进行精确且最终的调节。
必须保护这些系统免于由于它们在高温环境中的停留时间和暴露在强烈热辐射的温度升高。
为了这个目的,通过液体尽可能靠近敏感元件循环的冷却系统是有效的解决方案。替代地或附加地,可使用相对于臂系统安装为可移动的热屏蔽件44。
变型:预热
在以下段落中,给出对于其中在供体衬底被带到与液体表面接触之前它已被预热的情况的一些表示。
所述供体衬底的预热使得能够就在跟随供体衬底30的正面31与半导体材料20的液体镀液的表面接触的第一时刻后,获得接近用于外延生长的最佳条件的条件,外延生长将产生半导体材料20的固化。
因此,外延固化的质量取决于T初始,T初始为供体衬底的初始温度(在接触的时刻)。
一进行接触,就开始固化并且在供体衬底的表面上凝结至固态的半导体材料20的恰好第一原子承受等于T初始的温度。
在该表面上的原子的迁移率和因此将它们自身组织到规则网络中的能力取决于温度。因此,T初始的选择对这个方面有影响。
对于给定材料,优选T初始的温度被选择为至少等于在其处可实现对应于想要获得的外延的质量外延的温度。
优选地,对于硅,选择大约400℃至600℃的初始温度。对于其他半导体材料,预热温度的选择适合于包括对以下提出的原理的考虑。
然而应当注意,对于包括弱化区域的供体衬底,初始温度的选择必须从以下之间的权衡产生:
·相当高的温度以满足良好初始生长的标准,
·但是温度一定不能太高,特别是在预热阶段,以便不引起起泡的现象。有关在包括弱化区域的硅供体衬底的不同温度下预热所获得的数据表示在520℃下预热8秒时间之后,以及在600℃下预热0.4秒时间之后,可能发生起泡。该后者的非常短的时间长度使得预热成为困难的操作,并且优选在500℃、550℃的范围内的目标预热温度,以便具有在良好条件下进行预热的时间。
一般而言,在与液相接触之前,必须在足够短的时间Tpr内执行将包括弱化区域的供体衬底暴露到预热温度下,以便不引起起泡。
因此,仍采用硅的供体衬底的示例,对于300℃的初始温度,由于在该温度下起泡所需的时间为几十分钟,因此相关的应力相对较弱。
在实际中,有利地选择预热温度作为与起泡的开始有关的应力的函数,该预热温度允许几秒、甚至几十秒的预热时间Tpr。
如上面所提出的,如果初始选择温度为600℃,则时间限制相对较高,这是由于起泡的开始时间为大约一秒,其产生了当前材料的实际问题。
在与液相接触之前的供体衬底的温度还可通过供体衬底朝向液相的接近运动进行控制。
在这个方面,考虑到这样的事实,供体衬底和液体表面之间的热交换分为三类:辐射、传导和对流。
关于经由辐射的交换:
如果液相中被认为是在1687K下的黑体,则它辐射大约46W/cm2的功率密度。
从环境温度开始的供体衬底的温度变化基本上通过下面的等式进行管理(并且只要其温度相较于液体硅的温度保持相对低):
·接收到的功率密度=46W/cm2
·吸收的功率密度=g*46W/cm2,其中g为衬底的发射率
·T(t)-TO=ε*46*t/(Cp*e*p),其中:
-ε为表观发射率的系数,
-t为在其期间衬底接收辐射的时间,
-Cp为热容量(对于硅为0.7J/g),
-e为供体衬底的厚度,
-p为密度(对于硅为2.33)。
这些考虑允许对通过辐射进行的实际交换的近似,尽管硅不是灰体,在这个意义上,其发射光谱不能通过黑体的光谱乘以简单的倍增因子推知。因此这里提出的计算为近似评估,并且系数ε不仅仅是被称为表观发射率的系数,这是由于系数ε尤其取决于其中发生发射(或接收)的波长的窗口。这里,窗口为在1673K下黑体的发射的窗口,该窗口以1.7μm为中心(维恩定律:λmax(m)=2.9*E-3/1687),即,发射最大位于其中在环境环度下几乎不吸收非掺杂硅的光谱的区域中。
发射率ε依赖温度和供体衬底的掺杂,当发射率更少依赖温度则有强衬底掺杂转化并因此在近红外中更高。
如果e=1mm,并且假定环境和600℃之间的平均表观发射率为大约0.35(其对应于实验结果的量级)并且具有热绝缘,则可发现,当供体衬底接近液体材料的镀液时,供体衬底的温度升高的平均速度为98℃每秒,即,大约100℃/s。
这给出了温度升高速度的数量级,并因此给出所需处理的快速性的量级,即,对于初始温度T初始400℃为大约4s,对于T初始=600℃为大约6s。
换句话说,当供体衬底从它例如处于室温(20℃左右)的起始状态变成与镀液的液体材料接触时,移动应当在基本上衬底的起始温度(在该示例中,为室温)和所需初始温度T初始之差的每100℃一秒的时间内完成。
然而,可以使该温度升高变慢以能够给自身一些附加时间来处理供体衬底。
三个选项可以或者单独使用或者组合使用:
·选择更大厚度的供体衬底。在动态和厚度的典型范围(几十微米到几毫米的衬底厚度)内,使厚度加倍将相当于将温度升高速度减半,
·经由与卡盘的良好接触来控制衬底的温度,衬底通过卡盘支撑,
·使用移动热屏来保护衬底免受液体硅的辐射,定位衬底,就在与液相接触之前所需的秒数移除热屏。
现在,关于通过传导和对流的交换:
与基本与衬底和液体表面之间的距离无关的通过辐射的交换相反,通过传导和对流的交换确实依赖该距离。
对于通过传导的交换:
如果在标准大气压力下大气为空气,则气体的传导率为0.24W/(m.K)。
其转换为交换流:
F(W/cm2)=0.024*δT/(距离,以mm为单位)。
对于1mm的距离,其中δT=1400℃,F等于33.6W/cm2。
因此,对于1mm的距离,该交换分量具有与通过辐射的交换分量相同的数量级。
所以,只要衬底和液体表面之间的距离变得小于1mm,传导分量将占主导地位。
因此,对于衬底朝向液体表面移动的动态,应当注意最小化衬底在距离液体表面非常短距离(小于1mm)处所花费的时间。
如果在低压的受控大气下进行操作,则通过传导的该交换分量基本可以减小。
通过对流的交换分量将通常小于对于小于1cm的衬底-液体距离的传导分量。
返回本发明的方法的一般描述,通过利用卡盘类型装置40适当地定位供体衬底来获得接触,卡盘类型装置40可以定位在供体衬底的背面上。供体衬底的“背”面为与“前”表面31相对的面32,“前”表面31与液体接触。
干扰物的预防
以特别有利的方式,对测量制定规定以防止在接触时捕获供体衬底和液体表面之间的干扰物。
这样的干扰物实际上会导致在再固化层中的缺陷。
这些干扰物可以是:
·外来颗粒的内含物,
·缺陷结晶形成(位错、堆叠缺陷、沉淀...),
·被防止的外延生长和均相结晶,导致多晶衬底的形成,
潜在的干扰物有三个主要来源。它们可能来自:
·液相的表面上的缺陷,
·被捕获的气相,
·在供体衬底上的物体、缺陷或颗粒。
以下将采用指示来检查这三种类型的干扰物,以用于防止干扰物。这些指示中的每一个本身形成与确认的益处相关联的有利规定。这些指示还可以单独使用或以任意组合来使用。
首先,关于液相的表面上的缺陷:
液相的温度不一定精确地为第二半导体材料的熔点。
液相的温度可高于该熔点。
首先要注意,加热-熔化系统一般输入比简单熔化严格所需更多的能量。
并且,在实际中,相比于仅校准加热以将镀液的材料保持在液态,其可有利地使包含在镀液中的材料过热几度或几十度。
这种过热的目的在于,在停止加热的时间和供体衬底接触的时间之间的时间间隔中,防止例如在液体表面附近的一般或局部的局部固化,或温度降至低于熔点的局部或普遍过冷、或开始均相结晶。
还可能需要使熔融材料过热几度或几十度,使得可以向供体衬底传递足够量的能量,以便液化供体衬底的非常薄的表面层。
在这种情况下,随后的外延将不再从供体衬底和液体层之间的初始界面开始发生,而是从供体衬底的“深”层(在某个厚度下方)开始。在这种情况下,有利地产生了更好质量的液体/固体界面(相较于初始界面),并因此提高了外延的质量。
现在,关于被捕获的气相的情况:
被捕获的气相的来源可以是其中供体衬底和液相之间发生接触的气体环境(受控的或不受控的大气)。实际上可能的是,气相可能被捕获,并且不能在接触前从衬底和液体表面之间的空间中完全排空。
为了防止这种风险,可以在受控大气(优选还原大气)下执行该方法。此外,该大气可保持在低压。
同样有利的是,可以控制衬底向液体表面接近的动态。
实际上,一旦衬底和液体表面之间的空间减小,该空间的传导性(在其空气动力学意义上,即,气体通量和衬底和液体表面之间的压力差之间的比率)降低,但越来越快(如果认为空间的缩小是线性的,则传导性应当降低地比线性定律更快),这降低了每单位时间能够排出的相对的气体量。
因此,有利地假设接近的速度为衬底与液体表面之间的距离的倒数的递减函数,使得在良好的条件下发生气体的排空。
当在受控大气下工作时,对于大气较轻的气体物(H2,He)选择也将有助于该排空。
最后,关于在供体衬底的表面上的物体、缺陷或颗粒:
为了消除或至少有力地限制这些问题,有利地准备供体衬底的表面条件。为此,就在与液相接触顺序之前应用化学处理。
化学处理可以为例如使用稀释的HF的脱氧,以消除任何可能的保护性氧,通过脱氧可以已经进行注入(在这种情况中,供体衬底包括通过注入的弱化区域)。然后将RCA处理(SC1+SC2)应用至衬底以消除颗粒和金属污染物。
再次返回本方法的一般描述,在开始接触之后,在一个实施方案中的供体衬底通过卡盘装置40稳固地固定。在该阶段的镀液材料的加热以受控的方式停止或降低。在该位置中,液体半导体材料将在表面31上逐步固化。该固化通过外延生长发生。
外延的质量
在另一实施方案中,在该衬底与液相接触之后,可以通过在供体衬底上第二半导体材料的外延生长来精细调整对影响固化的现象做出的考虑。
在这个方面,申请人已给出以下的联合考虑。
在衬底的一点处,只要该点与液相接触,就开始外延生长(如果在表面上保持不存在可延迟该现象的干扰层)。
由于因非常高的热梯度引起它们非常迅速的能量损失,因此液相的第一原子在表面上凝结并且与衬底的表面上的原子连接。
如果在此刻衬底的温度足够高,如果初始选择的温度显著高于环境温度(例如,600℃),则在晶体结构方面,原子保持足够的能量并且因此保持它们并入到合适的位置上的迁移率,即使这些位置位于距离原子的初始位置的几个原子间距处。
关于传统的CVD外延,外延生长通常通过在表面形成分散的岛而首先发生,岛随着时间长大并且通过聚结在一起以产生最后的连续层结束。
关于本发明中的情况,生长将在首先开始与液体表面接触的部分表面的点上开始,并且一旦接触表面延伸,生长将逐渐延伸至供体衬底的整个表面。
在供体衬底的表面上的这些条件下,至少在紧跟接触之后的第一时刻(零点几微秒),将存在经外延的硅的区域,“区域”通过裸区域间隔开(没有任何硅外延-这里该示例采用硅作为第二材料)。
这些经外延的区域的厚度从一个区域变化到另一区域,并且直接取决于承载该区域开始与液体表面接触的衬底的表面的时间。
所有这些区域将随着时间(从1μs到几μs)聚集在一起并且产生连续的层,类似于在CVD类型的外延期间的聚集现象(但在该最新类型的外延中,在表面上凝结的原子的流比本发明中的情况小了几个数量级-沉积速度更多在一微米每分钟(或每小时)的范围内),并且原子重新排列的动态的时间必须高效。
利用在本发明中使用的外延沉积,沉积速度的数量级为一微米每微秒,并且为了优化该方法,可以关注区域之间的结界限(junctionlimits)处的现象。
为了优化的目的,还可以聚焦于紧跟在接触之后的第一时刻的热现象。
在衬底的表面附近的点的温度变化的定律的形式基本上与每点处的相同,但是从表面的一点到另一点,该定律可随着与该点开始与液相接触的时刻有关的时间摆动。
这存在着在衬底的表面的平面中产生热梯度的风险。
基于这些思考,寻找一种用于有利地最小化该开始接触的非同时性的方法,或用于确定能够导致无缺陷晶体生长的非同时方法的方式。
从这个角度,以下考虑因素被有利地纳入考虑。
如图7所示,第二结晶材料的厚度Ep基本上随着时间函数的平方根变化:
Ep=k*t0.5。
k的值取决于初始温度。并且t以μs为单位以及Ep以μm为单位,对于环境温度k=2.3,对于600℃的温度k=1.2。
该随着时间的平方根的生长可通过以下事实解释:热的扩散也是一阶定律,其中影响参数为(D*t)的平方根。
可以认为,供体衬底的表面在它开始与液体接触时与液体的表面形成角度α(α为很小值以在此处再次遵守一阶几何近似sina=tana=α-典型小于5度)。
将v作为衬底的接近速度(衬底接近液体表面的速度),分离通过距离x间隔的衬底的表面的两个点开始与液体接触的时间间隔等于:
δt(\Js)=10000*α*x(Cm)/v(μm/μs)。
如果v的值为例如1m/s以及α=1E-4,则
δt(μs)=x(cm)。
考虑到供体衬底的表面(以角度α成角)的低点和高点,这通过在从低点(首先接触液体)已与液体表面接触的时间开始计算的一微秒之后,两点被分隔一厘米的现象进行解释,在该低点处衬底上的外延的厚度将为例如从1到2微米,然而在高点处,由于接触以及因此的外延在此该刚刚开始,因此外延的厚度将为零。
从时间角度看,第一时刻的所述厚度差随时间(即,一旦外延层生长)衰减。
这在图9中示出,其示出对于对应于间隔0.2μs的外延开始时间的两个点,在600℃的初始温度下,生长作为在供体衬底上的层的时间函数,以及厚度差作为对于这两个点的时间函数。
该图示出了在第二点刚刚到达与液体接触的时刻产生0.5μm的最大厚度差,并且接着该厚度差的值不断减少,以在五微秒之后达到几乎小十倍的值,即,对于大约2.7μm的经外延的材料的厚度。
一旦在其之间初始生长已经偏移δt的两个点之间发生了生长,该厚度差的降低似乎是矛盾的。
为了更好地理解它,申请人已考虑以下观点的组合:
-衬底的表面的这两个点在从生长开始直到t–δt(此处t为在其期间衬底在第一点-最低点处与液体接触的时间)的时间长度上具有相同的历史,
-在该相同历史的基础上,对于δt的附加时间,衬底仅在一个点(第二-最高)处继续经历生长,
-但是,当时间增加时,外延厚度的生长速度降低。
从空间角度看,外延的厚度取决于与液体开始接触的时间。
这在图10到12中所描述的生长示意图中显示(应当注意,在这些图中,不用注意垂直刻度与水平刻度的比率;实际上,起伏度或不平行度的数量级为大约一微米到几十微米,并且水平刻度表示mm或cm)。
这三个图示意性地示出了紧跟在供体衬底(每次显示在上部)与液体材料的镀液(显示在下部)接触之后的连续时间序列ti。示出了从时刻t1开始在衬底和液体材料之间通过外延形成的部分。
图10示出了当供体衬底的表面和液体表面之间的平行度为极佳时,而供体衬底的表面具有不均匀起伏(此处通过锯齿轮廓示意性地示出)的现象。
如所示,在时刻t1,经由隔离的所谓的外延起始区域首先发生生长,该外延起始区域以衬底的表面的最高点为中心。
从这些外延起始区域外延的材料的层最后在外延会合表面处(在衬底的表面的两个外延起始区域之间)结合在一起。
有可能的是,在外延的会合表面处结合的该外延并不是没问题的。
图11示出了如果供体衬底具有与图10相同的表面起伏会发生什么,但是对此已经注意到,以一角度(该角度相对于液体的表面的平面进行测量)将该衬底的表面放置到液体材料的镀液,以足够的角度使得供体衬底的表面的任何元素的倾斜为相同的符号,以防止在外延会合表面中可能产生的任何问题。
在这种情况下,虽然衬底的表面具有不同高度的点,但只要产生接触,生长就经由单个区域有效地发生,该单个区域在在衬底的整个表面上延伸。因此,在这种情况下在外延起始区域之间不再存在任何会合区域。
因此,优先考虑该布局,其中(以特别有利的方式)在供体衬底的表面与液体接触的期间,在每个点处存在衬底的局部表面进入液体的局部角度的符号的连续性。
因此,实际上可以考虑供体衬底的表面的变形。在这个方面,测量供体衬底的表面变形,基于这些测量,使得在衬底的表面的每一点中,可确定衬底与液体的局部接触角度,其将使得上述条件得到满足(在供体衬底表面与液体接触期间,在每个点处存在衬底的局部表面进入液体的局部角度的符号的连续性)。
具体而言,可以考虑可被测量并且用于推导供体衬底进入液体的角度的变形因素,诸如供体衬底的扭曲和弯曲。
还可以通过将供体衬底放置在合适形状的卡盘上而在供体衬底的表面上加入拓扑结构(topology)。因此,例如可以设想使用如图12所示的半球形圆顶形状的卡盘。
应当注意,图11和12所示的进入配置还促进残留大气气体的良好排空效率,从而防止在液体表面和供体衬底表面之间的捕获气体分子。
变型:波峰外延
用于执行本发明的变型为由申请人发明的方法,并且在本文中被称为“波峰外延”的方法。
这里该术语的选择是通过类比术语“波峰焊接”,其在印刷电路技术中用于焊接部件。
申请人设想,将印刷电路的技术(图13中示意性地回顾)变换到本发明的领域,用诸如液体硅的半导体材料镀液代替液体锡镀液,用供体衬底的表面代替印刷电路的背面。
在本发明的情况下,在保持为液态的第二半导体材料的镀液中产生液体材料的波,并且所述波与供体衬底的表面接触。更精确地放置衬底,并且控制波的高度,使得衬底的表面仅在波的位置与镀液的液体材料接触。因此,衬底的表面的给定区域将仅被液体材料接触有限的时间,即,波在该区域上(或者,在之下)通过的时间。
用于产生波的装置可以与那些用于产生波峰焊接的锡波(tinwave)的装置为相同类型。
液体材料的温度范围当然与用于波峰焊接的温度范围不同。调整这些范围使得第二材料保持在液态。
以这种方式产生“外延波”。
波的移动速度和外延的速度不具有相同的数量级。实际上,波相对于衬底的表面的移动速度为大约几厘米每秒,并且外延的速度为大约几微米/微秒。
因此,当在Δt时间内衬底表面的区域与波接触来进行外延时,在该区域中一切发生的就像在静止无波的镀液中状态(regime)是静止的。因此,在该区域上外延厚度主要取决于在一点处液体材料的波通过的时间(我们将保持以硅为示例)。
为了控制在一个波通中固化的材料的厚度,控制波的特性(波的形状、可选地波的传播速度和/或波的高度,即,液体硅的深度)。
这种变型开辟了在感兴趣的产量方面的前景。可以有效地快速获得大量衬底。
该变型还在外延层的结构方面特别有利。
利用该变型,可以有效地使供体衬底经受若干连续波,在相同衬底(通过刚刚通过供体衬底的波的外延加厚)上通过随后的波之前等待一个波的材料以在衬底的表面上固化。
并且以这种方式,外延供体衬底可经受若干连续波。每个波可以在相同或不同材料中。如果使用不同的连续材料(例如,具有不同类型的掺杂的硅,但不限于此),可以在相同的供体衬底上连续获得对应于这些波的每一个的不同类型的层。
材料
有利地,供体衬底的表面31为单晶半导体材料(例如,单晶硅或单晶锗或硅锗,或任何其他半导体材料)。在这种情况下,如果液体材料为与供体衬底的材料相同的化学类型,或如果液体材料以适合于供体衬底的晶体网络的晶体形式存在(即,具有等于供体衬底的材料的晶格参数的5%以内的晶格参数),则液体材料的固化将以产生质量非常好的晶体材料的特定顺序的方式发生。
因此,镀液20的材料可以为硅、锗或硅锗。镀液20的材料还可以是另外的半导体材料。
无论如何,镀液的半导体材料被选择为使得其熔点等于或低于供体衬底的半导体材料的熔点。
一般而言,在该方法的该阶段所遵循的顺序如下:
-应用加热装置110以熔化镀液材料20,
-一旦已经获得熔融的镀液材料20,将该材料保持在液态,并在材料中具有均匀的温度。
ο在这方面,可以通过附加的加热系统(例如,位于容器下方的高频感应加热装置)来辅助加热装置110,以将材料保持在液态。一旦镀液材料20为液态,该附加的系统还可以取代加热装置110-在这种情况下,在初始阶段使用加热装置以使该材料变成液态,并且之后使用附加的系统以将该材料保持在液态,同时加热装置110闲置并且被移除以清理到镀液的表面的通道。
-将供体衬底的表面31与镀液液体20的表面接触。在这方面,如果加热装置110正对镀液的表面,则加热装置110将被移除,
-在该接触后,留下的镀液逐渐冷却。为了这个目的,加热装置110和/或附加的加热系统的动作停止,或可选地控制以获得所需的温度降低。在以下给出的描述中认为在开始接触的时候停止该动作。
热扩散动力学
为了成功地实施该方法,本领域技术技术人员将有利地考虑热扩散动力学的一些条件。
在执行该方法期间,在镀液20中最初以液体形式的材料逐渐冷却下来,并且固化前沿在其上从表面31开始并平行于表面31延伸地行进,固化前沿将在镀液材料中在基本上垂直于该表面并远离该表面的方向中传播。
同时,供体衬底30将加热,接收通过镀液20扩散的热量。
必须注意,供体衬底不能过多地加热,以防止其恶化或损坏。
特别是如果供体衬底如图2中示意性示出地包括弱化区域的情况。在该图中,供体衬底30包括弱化区域33。
在所述情况下,输入至弱化区域的过多热量可能在该区域激活物理现象,其可能使衬底恶化,特别是通过在衬底表面上起泡。
为了避免这种情况,本领域技术人员有效地考虑以下方面:
在下文中,从防止弱化区域接收超过阈值的热量收支的方面进行描述,超过阈值的热量收支将导致供体衬底的表面起泡。这对应于特定情况,其可直接类推到一般情况的,在一般情况中不管供体衬底是否包括弱化区域,都需要限制供体衬底所接收的热量收支。
在整个方法中,试图估计从开始接触直到在供体衬底的表面31上材料的所需厚度的固化,通过弱化区域接收的热量收支(该所需厚度对应于镀液深度的全部或部分)。
更具体地,对于包括弱化区域的供体衬底,试图防止到达该区域的热量收支导致供体衬底的表面的起泡。
如果弱化区域更接近表面31而不是背面32,则在该表面31处可能发生起泡。这是在本文的其余部分中使用的假设。
一旦在表面31和镀液之间产生初始的接触,并且加热装置110已停止使得镀液20不再被加热,则开始两个过程。
一个第一过程为在供体衬底中的热的扩散。该过程可能导致起泡。
第二过程是在供体衬底的表面31上生长固化材料的层。在图3中,以附图标记50示出该层。该过程导致所需层的制造。附加地,该过程(超过固化层的一定厚度)也将防止任何起泡的风险。
利用该方法,可以制造如图4所示的衬底60,其包括:
-供体衬底30,其可选地设置有弱化层33,
-以及从镀液20获得的材料的厚度为“ec”的固化层50。
通过第二过程,利用固化获得了层50的生长,第二过程降低了与第一过程相关的起泡的风险,有两个原因:
-第一,通过加厚将弱化区域与液体隔离的材料的层,该层使热源移动而远离弱化区域,
-第二,从层50的一定厚度开始,将弱化区域与液体隔离的材料的层的总厚度达到并超过不再可能起泡的厚度。
如果弱化区域没有位于衬底中较深的深度(图4中的深度e0)处,则仅能设想表明包括微腔的弱化区域的起泡现象。
对于硅和锗,该厚度在大约7μm和10μm之间。在该范围中的精确值取决于注入条件,但是在本文的描述中,不需要精确知道其值,这是由于作为安全值使用是足够的,该安全值对应于“最糟糕的情况”,即,10μm的最大值。
通过验证该方法将在e0=10μm时起作用,可确保它在相同材料中其同样起作用,与该临界深度的精确值无关。
对于硅锗合金,该范围的最大值也是10μm。
因此,每个材料与临界深度相关联,超过该临界深度不再可能发生所述起泡;当覆盖弱化区域的厚度超过临界深度时,则该厚度的材料包含可在弱化区域中产生的应力,使得它们不在衬底的表面上释放来在其上产生起泡。
应当指出,为了方便起见,临界深度或临界厚度的引用并无差别-临界深度为弱化区域位于供体衬底的表面31下的深度,临界深度还可被认为覆盖弱化区域的供体衬底材料的厚度。因此,术语“临界厚度”和“临界深度”在本文中是等效的。
申请人已意识到,以上提出的遵守不同动力学的两个过程之间的对抗,可以用于经由固化的衬底制造的实施,即使在比如弱化区域降低了在热量收支方面的限制的特殊情况下。
固化过程(上述第二过程)的动力学比朝向弱化区域的热扩散过程(第一过程)的动力学快很多,主要由于在与液相接触时在供体衬底的表面处产生强温度梯度。
为了在方法实施之前较好地了解方法的动力学,并从而确定所设想的参数是否合适,可以进行如下操作。
已知,如果热处理的持续时间D0是已知的,在温度T0下,持续时间T0对应于在包括弱化区域的衬底的表面上起泡现象的开始,对于另一温度Tz,对应于在相同衬底中起泡开始的持续时间D可通过以下类型定律由值(D0,T0)进行推导:
(定律1):1/D(Tz)=(1/D0).EXP(-(Ea/k)*(1/Tz-1/T0))
其中:
-D0为弱化区域暴露至温度T0的持续时间,定义点(D0,T0),已知在衬底的表面上的该点处发生起泡,
-D为弱化区域暴露至温度Tz的持续时间,对于相同的衬底,对于该持续时间将发生起泡,
-Tz为弱化区域所暴露至的温度,
-Ea为激活能量值,
-k为玻尔兹曼常数。
在文献中,表明暴露于温度下的时间的定律具有受激活能量支配的物理现象类型的行为,在该时间之后可能发生起泡。
显然,这种类型的定律对于小于临界厚度的弱化区域深度是有效的。对于更大的深度,不再发生起泡。
在Log(1/D)作为(1/Tz)的函数的图形表示中,这种类型的定律转化为如图5所示的直线。
本领域技术人员将容易在文献中发现对于不同配置(衬底材料的类型、注入以形成弱化区域的离子的类型、注入剂量(implanteddoes)、注入能量)的这种类型的定律和曲线。
虽然科学文献不直接提供对于所选择的配置的该定律,但足以在两个不同温度下在相同衬底上进行两个起泡实验并且测量在这两个温度下获得起泡所需的热处理时间。通过沿着横坐标(1/T),沿着纵坐标的Log(1/持续时间)在曲线图上绘制两个实验点,定律可完全确定。
因此,将试图保持在域B1(通过持续时间D和温度Tz的值限定的)内-即,热量收支域-对应于图5中的交叉的直线的一侧,其不会导致起泡。域B2是要避免的。
现将指出本领域技术人员如何根据方法的初始条件能够预知是否可能产生供体衬底的起泡。
为了确定处于图5中的平面的哪一部分中,借助在弱化区域处温度Tz的趋势的模型。
该温度根据定律Tz=f(t)推断出,其中t表示时间。可以利用数值方法(例如利用商业软件的有限差分方法)确定定律f(t),以求解考虑相变的热方程,相变涉及熔化潜热的转移。由于仅一维模拟就足以获得与实际相关的结果,这种计算完全更简单和更迅速。
利用初始条件和限制条件以获得Tz=f(t)的值。
输入模拟器以用于计算的的初始条件本质上如下:
-衬底的初始温度的值,
-在镀液20中处于液态的材料的温度,
-供体衬底材料的热性质。更具体地,对于该固体材料,它们是以下特性:
ο热导率,
ο密度,
ο固态下的热容量
-最初液体镀液材料的热性质。对于供体衬底材料它们是相同的特性,但是这些特性是针对镀液材料的固态和液体二者的。还考虑了该材料熔化潜热。
-在表面31下方的弱化区域的深度值e0。
被指定的计算的限制条件为衬底的背面上的热条件。
如果衬底的厚度比固化过程期间供体衬底中的热扩散的长度短或相当,必须特别指定衬底的背面上的这些热条件。在这种情况下,热能量将扩散到远至背面,并且材料中的温度概况受到该背面的存在和背面处的热条件的影响。对于背面上的这些热条件,可设想以下选项:
-或者如果背面是隔热的,则没有热交换,
-或者如果供体衬底的背面32与将背面保持在恒定温度的装置紧密接触,则温度恒定。在后一种情况下,实际上其可通过制定例如以下的规定实现:卡盘装置40为温度可调节的,并且将供体衬底的背面保持在恒定的设定温度。
相同模拟还可提供在开始接触后镀液材料20中的热能量密度的趋势。
在这个方面,模拟特别提供在每个点处并且作为时间的函数的熔化潜热的能量密度的值的信息。这使得可以确定作为时间的函数的由镀液材料20获得的完全固化部分和该镀液仍部分地处于液态的部分之间的边界的位置。
该边界对应于其中熔化潜热的热能量密度为零的区域的限制。
以这种方式,在镀液中的固化前沿的位置根据时间的函数获得。该前沿随时间前进,移动远离供体衬底的表面31。该固化产生非常好质量的单晶材料,特别是当供体衬底的表面31在其晶格参数接近被固化的材料的晶格参数的单晶材料中时。
可指定,供体衬底的半导体材料-例如硅-可以与镀液20的半导体材料相同,但是这不是强制的。可以提供不同的材料。
用于避免起泡风险的温度模拟和热量收支确定的步骤的顺序可总结如下:
首先,利用热模拟,基于如以上提出的初始条件和限制条件确定定律Tz=f(t)。这得出对于每个时间值t的Tz的值,在弱化区域处的温度。
相同的热模拟还可提供在每个时刻t镀液20中的固化前沿的位置。其还提供在每个时刻t将弱化区域与固体/液体界面隔离的固体材料的厚度e(t):
e(t)=厚度e0+在时刻t在表面31上固化材料的厚度。
e0为如图3所示的最初将弱化区域33与供体衬底的表面31隔离的材料的厚度。
厚度e(t)的信息被用于确定从哪个时间t开始该厚度超过弱化区域的临界深度的值。超过该值则不存在起泡的风险。
因此,Tz(t)对于每个时间t是已知的。Tz(t)和D(Tz)的信息给出定律D(Tz(t))的信息。
对于在给定时间t的dt附近的温度Tz(t),量:
dt/D(Tz(t))
表示在时间间隔dt期间所获得的需要达到衬底起泡的热激活的量的分式。
由于Tz随时间变化,在0到t1的时间间隔期间通过衬底起泡所需要的热处理的激活获得分式,通过积分I表示:
当该积分等于1时,这表示热激活已达到发生起泡所需要的值。因此,在实施固化过程之前,必须执行模拟以验证该积分的值是否保持小于1。
如果不是这种情况,对于将被重复直到积分的值小于1的新模拟,该方法的参数将被调节(例如通过降低衬底的初始温度和/或通过选择更大的注入深度)。
因此,积分间隔t1的上限可对应于该方法的计划实施时间。
无论如何,本领域技术人员感兴趣的是,在实施该方法之前,利用旨在被本领域技术人员使用的参数(材料的类型、温度、尺寸...)执行模拟以了解作为该方法的持续时间的被称为阈值的持续时间,其将导致覆盖弱化区域的材料的厚度等于临界厚度的值。
由于该持续时间不一定事先已知,对于第一模拟,将选择足够长的持续时间,使得获得的结晶厚度大于临界厚度。如果需要,可以之后降低持续时间以确定阈值持续时间。
由于Tz(t)和D(Tz)的值已知为离散形式,因此可利用数值方法计算积分I。
对于对应于临界厚度的持续时间,所考虑的该积分的值简单且清楚地表明所选择的条件是否会导致起泡:
-如果I小于1,则将不会发生起泡,
-如果I等于或大于1,如果保持模拟中使用的方法的设想条件,则存在起泡的风险。
因此,这些步骤使本领域技术人员能够基于上面提出的初始数据验证供体衬底的表面31上的固化过程将正确地起作用,而不存在由不利的热效应导致的衬底的降解。
本发明的方法允许制造通过供体衬底30和由镀液20获得的半导体材料的层形成的衬底,并且覆盖表面31。
如已经指出的,该衬底可以具有非常好的结晶质量,其中通过单晶材料的外延的单晶表面31发生了固化。
可通过调节镀液的深度101精确控制表面31上固化的层(图4中的50)的厚度。当全部的镀液材料已在表面31上固化时,固化过程通常停止。还可设想不固化全部的镀液材料。
本文中的衬底30被称为“供体”衬底,不仅因为它提供从其获得外延固化的表面31,而且还因为如果该衬底包括弱化区域,则在外延固化之后(或期间)它可引起新衬底或层的脱离。
该新衬底包括:
-部分的供体衬底,其最初包括在弱化区域33和表面31(图3中的部分34)之间,以及
-半导体材料的层,其从镀液20获得并且在表面31上固化。
该新衬底可通过对弱化区域附加的加热和可选地通过已知的机械应力的应用而再次脱离。
该新衬底的脱离还可在层的外延固化期间发生。一旦固化层的厚度超过临界深度,使得起泡的风险得以消除,则可以继续加厚该层并因此可选地达到用于脱离的热量收支,而不必使用附加的加热。
这使得可以形成层的新衬底,其不仅具有极好的质量而且具有受控的厚度,即使对于窄厚度也是如此。
示例
作为示例,利用以下参数可以执行该方法并且可以固化良好质量的层:
-供体衬底材料:Si
-镀液材料:Si
-供体衬底(盘形)和镀液的直径:300mm
-供体衬底的初始厚度:900微米
-镀液深度:100微米
-注入深度(e0):2-4微米(考虑两个不同的值)。
根据另一示例,可选择以下参数:
-供体衬底材料:Ge
-镀液材料:Ge
-供体衬底的初始厚度:400微米
-直径:150mm(盘形)
-镀液深度:150微米
-注入深度(e0):1-2微米(考虑两个不同的值)。
根据另一示例,可选择以下参数:
-用于供体衬底的Si材料
-用于液相的材料(Si0.9-Ge0.1)
-供体衬底的初始厚度:900微米
-直径:200mm(盘形)
-镀液深度:150微米
-注入深度(e0:2-3微米(考虑两个不同的值)。
图6至8示出了分别针对以下执行的不同模拟的示例:
-在衬底与液体材料的镀液接触之后,在锗供体衬底中和在锗镀液中温度在时间上的趋势,其中该供体衬底与锗镀液接触(图6),
-在镀液材料(这里为硅)中,固化前沿的深度在时间上的趋势(图7),
-作为固化(结晶)厚度的函数的积分I的值的趋势,
从图6可以看出,从300K的温度开始,温度在供体衬底(在该图的曲线图中通过大于100微米的深度显示)中和在镀液所占据的空间(通过小于100微米的深度表示)中演变。
因此,在该曲线图中,深度的起始为容纳镀液20的容器的底部,并且深度朝向衬底增加。因此,这些“深度”不应与上述衬底中的“深度”混淆。
曲线表示随着时间发展的连续的温度值,此处为在开始接触之后10,010和250,001纳秒之间的温度。
可确定,主要在供体衬底中,温度分布在第一时刻以初始极高的梯度变化为其中梯度逐步降低的配置,并且在最初对应于液相的部分和在供体衬底两者中延伸。
包含在液体层中的热能量逐步朝供体衬底扩散,其根据液体部分中潜热的密度的逐渐减少而转化,并因此根据结晶厚度的增长而转化。
热模拟器计算组合体(液体层+供体衬底)的每一点处的热能量密度,并因此提供所有这些数据。
在镀液的空间中,当温度降低至低于熔点时,材料结晶(固化)。由于模拟利用镀液材料最初处于熔点的假设,该曲线图直接表示固化厚度随时间的值。
还可以追踪在已知弱化区域的深度的衬底中的被掩埋的弱化区域处的Tz(t)的值。
图7示出了深度d随时间的趋势(在该曲线图中,深度为在镀液中从其初始表面开始的深度)。此处,镀液为硅镀液。供体衬底的初始温度为300K,镀液的初始温度为硅的熔点(1,414℃)。
以阶梯形式的图表从利用离散化的建模获得。连续曲线为该阶梯曲线的平滑。
图8为其中已消除“时间”参数的相同类型的模拟的结果。
该图通过结合以下获得:
-第一,趋势Tz(t),其提供作为时间的函数的积分I(t)的值,其中该积分对时间进行积分,
-第二,结晶厚度作为时间的函数。
通过消除这两个之间的时间,I的值作为结晶厚度(此处为在锗镀液中)的函数而获得。在该模拟中可以看出,值很好地保持低于导致在衬底的表面上开始起泡的条件。
Claims (23)
1.一种用于在半导体材料中制造衬底的方法,其特征在于,所述方法包括以下步骤:
-在初始温度下从包括第一半导体材料的供体衬底(30)开始,
-使所述供体衬底(30)的表面(31)与在高于所述初始温度的温度下保持在液体状态的第二半导体材料的镀液(20)接触,所述第二半导体材料被选择为使得其熔点等于或低于所述第一半导体材料的熔点,
-在所述表面(31)上固化所述镀液材料,以利用固化层使所述供体衬底(30)变厚,
其中,所述供体衬底包括通过将原子嵌入所述供体衬底中形成的弱化区域,
其中,在实施所述方法之前,进行模拟以确保通过所述弱化区域接收的热量不使所述供体衬底起泡,以及
其中,所述模拟用于验证积分的值
保持小于1,其中:
-t1=所述方法的计划时间长度
-D(Tz)=所述弱化区域暴露于导致起泡的温度Tz下的持续时间
-Tz(t)=在时刻t在所述弱化区域处的温度。
2.根据权利要求1所述的方法,其特征在于,所述第一半导体材料为硅、锗或硅锗。
3.根据权利要求1所述的方法,其特征在于,所述第二半导体材料为硅、锗或硅锗。
4.根据权利要求1所述的方法,其特征在于,所述镀液包含在容器中,所述容器的深度对应于所述固化层所需的厚度。
5.根据权利要求1所述的方法,其特征在于,与仅将所述镀液的材料保持在液体状态的校准加热相比,使所述镀液的材料过热几度或几十度。
6.根据权利要求1所述的方法,其特征在于,在还原大气中执行所述方法。
7.根据权利要求1所述的方法,其特征在于,在所述供体衬底与所述液体表面接触之前,将所述供体衬底预热至初始温度。
8.根据权利要求7所述的方法,其特征在于,执行预热的温度至少等于能够执行具有所需质量的外延的温度。
9.根据权利要求7所述的方法,其特征在于,所述供体衬底包括弱化区域,以及预热的温度被选择为使得预热持续时间为几秒,同时避免发生起泡。
10.根据权利要求7所述的方法,其特征在于,在所述衬底的起始温度和所需的初始温度之差除以100℃/秒所得到的时间内,使所述供体衬底从在起始温度下的起始状态变成与所述镀液的液体材料接触。
11.根据权利要求7所述的方法,其特征在于,所述衬底朝向所述液体表面的移动被控制成使得衬底在距离所述液体表面小于1mm处所花费的时间最小化。
12.根据权利要求1所述的方法,其特征在于,所述衬底接近所述液体表面的速度为所述衬底和所述液体表面之间的距离的倒数的递减函数。
13.根据权利要求1所述的方法,其特征在于,就在所述供体衬底的表面与所述液体接触之前应用化学处理。
14.根据权利要求13所述的方法,其特征在于,所述化学处理为利用稀释的HF的脱氧。
15.根据权利要求1所述的方法,其特征在于,在保持在液体状态的所述第二半导体材料的镀液中产生液体材料的波,并且所述波与所述供体衬底的表面接触。
16.根据权利要求15所述的方法,其特征在于,所述波相对于所述衬底的表面的移动速度为几厘米每秒。
17.一种用于实施根据权利要求1至16中的一项的方法的设备,其特征在于,所述设备包括:
·容器,所述容器用于容纳所述液体镀液,
·加热装置,所述加热装置将所述镀液的材料变成液体状态并将其保持在液体状态。
18.根据权利要求17所述的设备,其特征在于,所述加热装置包括灯,以及所述设备包括用于单独地调节馈送至所述加热装置的每个灯的功率的装置。
19.根据权利要求18所述的设备,其特征在于,所述加热装置通过附加的加热系统完成。
20.根据权利要求19所述的设备,其特征在于,所述附加的加热系统为位于所述容器下方的通过感应实现的加热系统。
21.根据权利要求17所述的设备,其特征在于,所述设备包括:
-用于电绝缘所述供体衬底的装置,
-用于测量电容的装置,所述用于测量电容的装置具有待与所述衬底的背侧接触的一个电极,和待与所述镀液的材料接触的另一个电极,
-用于改变所述衬底的表面相对于所述液体镀液的表面的倾斜的装置。
22.根据权利要求21所述的设备,其特征在于,所述设备进一步包括用于确定待给出的所述衬底相对于所述液体镀液的表面的倾斜的角度的处理装置。
23.根据权利要求17所述的设备,其特征在于,所述设备包括:
-臂系统(41),
-主顶起系统(42),所述主顶起系统(42)附接在所述臂系统的下方,
-“精细”致动器的系统(43),所述系统(43)附接在所述主顶起系统下方,所述“精细”致动器的系统承载所述供体衬底,
所述臂系统使得能够快速带动所述主顶起系统和所述精细致动器,并因此使得所述衬底能够到所述液体表面上方的良好校准的距离处,
所述主顶起系统能够相对于所述臂系统垂直移动,并且在通过所述臂系统被带到所述液体表面上之后使得能够以经编程的速度和精度将所述供体衬底的中心降低至所述液体表面,
“精细”致动器的系统允许所述供体衬底的表面的角度改变,并因此允许相对于所述液体表面调节所述衬底的朝向。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1156770A FR2978600B1 (fr) | 2011-07-25 | 2011-07-25 | Procede et dispositif de fabrication de couche de materiau semi-conducteur |
FR1156770 | 2011-07-25 | ||
PCT/EP2012/064633 WO2013014209A1 (en) | 2011-07-25 | 2012-07-25 | Method and device for fabricating a layer in semiconductor material |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103733306A CN103733306A (zh) | 2014-04-16 |
CN103733306B true CN103733306B (zh) | 2016-05-18 |
Family
ID=46598505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201280037068.6A Expired - Fee Related CN103733306B (zh) | 2011-07-25 | 2012-07-25 | 用于在半导体材料中制造层的方法和设备 |
Country Status (8)
Country | Link |
---|---|
US (1) | US9528196B2 (zh) |
JP (1) | JP6069664B2 (zh) |
KR (1) | KR20140058515A (zh) |
CN (1) | CN103733306B (zh) |
DE (1) | DE112012003114T5 (zh) |
FR (1) | FR2978600B1 (zh) |
TW (1) | TWI557775B (zh) |
WO (1) | WO2013014209A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104635792B (zh) * | 2015-01-09 | 2017-10-27 | 中国科学院工程热物理研究所 | 基于主动温度梯度法控制表面张力驱动对流的方法 |
CN109916480B (zh) * | 2019-01-16 | 2020-12-08 | 创新奇智(南京)科技有限公司 | 一种重量估算方法、系统及其电子装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0851513A2 (en) * | 1996-12-27 | 1998-07-01 | Canon Kabushiki Kaisha | Method of producing semiconductor member and method of producing solar cell |
Family Cites Families (71)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2506344B2 (fr) | 1980-02-01 | 1986-07-11 | Commissariat Energie Atomique | Procede de dopage de semi-conducteurs |
FR2475068B1 (fr) | 1980-02-01 | 1986-05-16 | Commissariat Energie Atomique | Procede de dopage de semi-conducteurs |
FR2475069A1 (fr) | 1980-02-01 | 1981-08-07 | Commissariat Energie Atomique | Procede de dopage rapide de semi-conducteurs |
FR2504727A1 (fr) | 1981-04-28 | 1982-10-29 | Commissariat Energie Atomique | Dispositif de traitement d'un echantillon par faisceau electronique impulsionnel |
FR2529383A1 (fr) | 1982-06-24 | 1983-12-30 | Commissariat Energie Atomique | Porte-cible a balayage mecanique utilisable notamment pour l'implantation d'ioris |
FR2532112A1 (fr) | 1982-08-17 | 1984-02-24 | Commissariat Energie Atomique | Procede pour faire varier en fonction du temps la trajectoire d'un faisceau de particules chargees |
FR2537768A1 (fr) | 1982-12-08 | 1984-06-15 | Commissariat Energie Atomique | Procede et dispositif d'obtention de faisceaux de particules de densite spatialement modulee, application a la gravure et a l'implantation ioniques |
FR2537777A1 (fr) | 1982-12-10 | 1984-06-15 | Commissariat Energie Atomique | Procede et dispositif d'implantation de particules dans un solide |
FR2563377B1 (fr) | 1984-04-19 | 1987-01-23 | Commissariat Energie Atomique | Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique |
US5167758A (en) | 1989-06-08 | 1992-12-01 | Hoxan Corporation | Method of forming polycrystalline silicon layer on semiconductor wafer |
FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
FR2714524B1 (fr) | 1993-12-23 | 1996-01-26 | Commissariat Energie Atomique | Procede de realisation d'une structure en relief sur un support en materiau semiconducteur |
FR2715503B1 (fr) | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation. |
FR2715502B1 (fr) | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Structure présentant des cavités et procédé de réalisation d'une telle structure. |
FR2715501B1 (fr) | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Procédé de dépôt de lames semiconductrices sur un support. |
FR2725074B1 (fr) | 1994-09-22 | 1996-12-20 | Commissariat Energie Atomique | Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat |
FR2738671B1 (fr) | 1995-09-13 | 1997-10-10 | Commissariat Energie Atomique | Procede de fabrication de films minces a materiau semiconducteur |
FR2744285B1 (fr) | 1996-01-25 | 1998-03-06 | Commissariat Energie Atomique | Procede de transfert d'une couche mince d'un substrat initial sur un substrat final |
FR2747506B1 (fr) | 1996-04-11 | 1998-05-15 | Commissariat Energie Atomique | Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques |
FR2748850B1 (fr) | 1996-05-15 | 1998-07-24 | Commissariat Energie Atomique | Procede de realisation d'un film mince de materiau solide et applications de ce procede |
FR2748851B1 (fr) | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
FR2752768B1 (fr) | 1996-08-27 | 2003-04-11 | Commissariat Energie Atomique | Procede d'obtention d'une plaquette de materiau semiconducteur de grandes dimensions et utilisation de la plaquette obtenue pour realiser des substrats du type semiconducteur sur isolant |
FR2755537B1 (fr) | 1996-11-05 | 1999-03-05 | Commissariat Energie Atomique | Procede de fabrication d'un film mince sur un support et structure ainsi obtenue |
FR2756973B1 (fr) | 1996-12-09 | 1999-01-08 | Commissariat Energie Atomique | Procede d'introduction d'une phase gazeuse dans une cavite fermee |
FR2756847B1 (fr) | 1996-12-09 | 1999-01-08 | Commissariat Energie Atomique | Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique |
JP3501606B2 (ja) * | 1996-12-27 | 2004-03-02 | キヤノン株式会社 | 半導体基材の製造方法、および太陽電池の製造方法 |
FR2758907B1 (fr) | 1997-01-27 | 1999-05-07 | Commissariat Energie Atomique | Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique |
FR2766620B1 (fr) | 1997-07-22 | 2000-12-01 | Commissariat Energie Atomique | Realisation de microstructures ou de nanostructures sur un support |
FR2767416B1 (fr) | 1997-08-12 | 1999-10-01 | Commissariat Energie Atomique | Procede de fabrication d'un film mince de materiau solide |
FR2771852B1 (fr) | 1997-12-02 | 1999-12-31 | Commissariat Energie Atomique | Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final |
FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
FR2774511B1 (fr) | 1998-01-30 | 2002-10-11 | Commissariat Energie Atomique | Substrat compliant en particulier pour un depot par hetero-epitaxie |
US6558998B2 (en) | 1998-06-15 | 2003-05-06 | Marc Belleville | SOI type integrated circuit with a decoupling capacity and process for embodiment of such a circuit |
US20020089016A1 (en) | 1998-07-10 | 2002-07-11 | Jean-Pierre Joly | Thin layer semi-conductor structure comprising a heat distribution layer |
FR2784796B1 (fr) | 1998-10-15 | 2001-11-23 | Commissariat Energie Atomique | Procede de realisation d'une couche de materiau enterree dans un autre materiau |
FR2784795B1 (fr) | 1998-10-16 | 2000-12-01 | Commissariat Energie Atomique | Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure |
FR2794572B1 (fr) | 1999-06-02 | 2003-06-13 | Commissariat Energie Atomique | Puce et procede de garniture d'une puce comprenant une pluralite d'electrodes |
FR2795865B1 (fr) | 1999-06-30 | 2001-08-17 | Commissariat Energie Atomique | Procede de realisation d'un film mince utilisant une mise sous pression |
FR2795866B1 (fr) | 1999-06-30 | 2001-08-17 | Commissariat Energie Atomique | Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue |
FR2802340B1 (fr) | 1999-12-13 | 2003-09-05 | Commissariat Energie Atomique | Structure comportant des cellules photovoltaiques et procede de realisation |
JP4450126B2 (ja) * | 2000-01-21 | 2010-04-14 | 日新電機株式会社 | シリコン系結晶薄膜の形成方法 |
JP2002184709A (ja) * | 2000-10-02 | 2002-06-28 | Canon Inc | 半導体薄膜の製造方法及びその製造装置 |
US6551908B2 (en) * | 2000-10-02 | 2003-04-22 | Canon Kabushiki Kaisha | Method for producing semiconductor thin films on moving substrates |
JP2002141327A (ja) * | 2000-10-31 | 2002-05-17 | Canon Inc | 結晶薄膜の製造方法 |
FR2816716B1 (fr) | 2000-11-10 | 2003-10-31 | Opsitech Optical System Chip | Dispositif de transmission d'une onde optique dans une structure munie d'une fibre optique et procede pour sa fabrication |
FR2818010B1 (fr) | 2000-12-08 | 2003-09-05 | Commissariat Energie Atomique | Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses |
FR2819594B1 (fr) | 2001-01-15 | 2003-05-16 | Opsitech Optical System Chip | Structure optique a poutre isolee et son procede de fabrication |
FR2819893B1 (fr) | 2001-01-25 | 2003-10-17 | Opsitech Optical System Chip | Structure optique integree a birefringence reduite |
FR2822247B1 (fr) | 2001-03-15 | 2003-05-16 | Opsitech Optical Sys On A Chip | Dispositif optique a structure integre, a deviations d'ondes |
FR2834654B1 (fr) | 2002-01-16 | 2004-11-05 | Michel Bruel | Procede de traitement d'une piece en vue de modifier au moins une de ses proprietes |
JP2003292398A (ja) * | 2002-03-29 | 2003-10-15 | Canon Inc | 単結晶シリコンウェファの製造方法 |
FR2849017B1 (fr) | 2002-12-20 | 2005-11-18 | Michel Bruel | Procede de traitement d'une structure pour l'obtention d'un espace interne et structure presentant un espace interne. |
US8475693B2 (en) | 2003-09-30 | 2013-07-02 | Soitec | Methods of making substrate structures having a weakened intermediate layer |
FR2860249B1 (fr) | 2003-09-30 | 2005-12-09 | Michel Bruel | Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium |
JP2005277186A (ja) * | 2004-03-25 | 2005-10-06 | Sharp Corp | シートおよびその製造方法、ならびにシートを用いた太陽電池 |
FR2870988B1 (fr) | 2004-06-01 | 2006-08-11 | Michel Bruel | Procede de realisation d'une structure multi-couches comportant, en profondeur, une couche de separation |
JP4535959B2 (ja) * | 2005-07-26 | 2010-09-01 | シャープ株式会社 | 固相シート製造方法および固相シート製造装置 |
FR2921752B1 (fr) | 2007-10-01 | 2009-11-13 | Aplinov | Procede de chauffage d'une plaque par un flux lumineux. |
CN101477949A (zh) * | 2008-01-04 | 2009-07-08 | 陈科 | 硅片和其制造方法及装置 |
EP2248152A1 (en) * | 2008-02-29 | 2010-11-10 | Corning Incorporated | Methods of making an unsupported article of pure or doped semiconducting material |
FR2938116B1 (fr) | 2008-11-04 | 2011-03-11 | Aplinov | Procede et dispositif de chauffage d'une couche d'une plaque par amorcage et flux lumineux. |
US7771643B1 (en) * | 2009-02-27 | 2010-08-10 | Corning Incorporated | Methods of making an unsupported article of semiconducting material by controlled undercooling |
CA2754880C (en) * | 2009-03-09 | 2018-07-03 | 1366 Technologies Inc. | Methods and apparati for making thin semiconductor bodies from molten material |
US8398768B2 (en) * | 2009-05-14 | 2013-03-19 | Corning Incorporated | Methods of making an article of semiconducting material on a mold comprising semiconducting material |
US8480803B2 (en) | 2009-10-30 | 2013-07-09 | Corning Incorporated | Method of making an article of semiconducting material |
FR2961948B1 (fr) | 2010-06-23 | 2012-08-03 | Soitec Silicon On Insulator | Procede de traitement d'une piece en materiau compose |
FR2961719B1 (fr) | 2010-06-24 | 2013-09-27 | Soitec Silicon On Insulator | Procede de traitement d'une piece en un materiau compose |
FR2964788B1 (fr) | 2010-09-10 | 2015-05-15 | Soitec Silicon On Insulator | Procédé de traitement d'un substrat au moyen d'un flux lumineux de longueur d'onde déterminée, et substrat correspondant |
FR2965396B1 (fr) | 2010-09-29 | 2013-02-22 | S O I Tec Silicon On Insulator Tech | Substrat démontable, procédés de fabrication et de démontage d'un tel substrat |
FR2969664B1 (fr) | 2010-12-22 | 2013-06-14 | Soitec Silicon On Insulator | Procede de clivage d'un substrat |
FR2971361B1 (fr) | 2011-02-04 | 2014-05-09 | Soitec Silicon On Insulator | Structure semiconductrice a surface lissée et procédé d'obtention d'une telle structure |
-
2011
- 2011-07-25 FR FR1156770A patent/FR2978600B1/fr not_active Expired - Fee Related
-
2012
- 2012-07-24 TW TW101126614A patent/TWI557775B/zh not_active IP Right Cessation
- 2012-07-25 DE DE112012003114.8T patent/DE112012003114T5/de not_active Withdrawn
- 2012-07-25 US US14/131,295 patent/US9528196B2/en not_active Expired - Fee Related
- 2012-07-25 WO PCT/EP2012/064633 patent/WO2013014209A1/en active Application Filing
- 2012-07-25 KR KR1020147002142A patent/KR20140058515A/ko not_active Application Discontinuation
- 2012-07-25 JP JP2014522090A patent/JP6069664B2/ja not_active Expired - Fee Related
- 2012-07-25 CN CN201280037068.6A patent/CN103733306B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0851513A2 (en) * | 1996-12-27 | 1998-07-01 | Canon Kabushiki Kaisha | Method of producing semiconductor member and method of producing solar cell |
Also Published As
Publication number | Publication date |
---|---|
TW201312632A (zh) | 2013-03-16 |
JP6069664B2 (ja) | 2017-02-01 |
FR2978600B1 (fr) | 2014-02-07 |
FR2978600A1 (fr) | 2013-02-01 |
US9528196B2 (en) | 2016-12-27 |
TWI557775B (zh) | 2016-11-11 |
CN103733306A (zh) | 2014-04-16 |
DE112012003114T5 (de) | 2014-04-24 |
WO2013014209A1 (en) | 2013-01-31 |
KR20140058515A (ko) | 2014-05-14 |
US20140158041A1 (en) | 2014-06-12 |
JP2014527293A (ja) | 2014-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Stefanov et al. | Laser synthesis of germanium tin alloys on virtual germanium | |
EP1054452A3 (en) | TFT and method for its fabrication | |
CN103733306B (zh) | 用于在半导体材料中制造层的方法和设备 | |
Luong et al. | Study of dopant activation in biaxially compressively strained SiGe layers using excimer laser annealing | |
JP2020040874A (ja) | 融液上に成長した結晶シートの厚さを制御する装置および方法 | |
WO2013070363A1 (en) | Thermal load leveling using anisotropic materials | |
JP6436255B1 (ja) | シリコンウェーハの反り量の予測方法およびシリコンウェーハの製造方法 | |
Müller | Experimental analysis and modeling of melt growth processes | |
Theuerer et al. | Effect of heat treatment on the electrical properties of germanium | |
Zhang et al. | Modeling of continuous wave laser melting of germanium epitaxial films on silicon substrates | |
Chen et al. | Modeling and experimental analysis in excimer-laser crystallization of a-Si films | |
CN104534879A (zh) | 同步辐射μ-XRD技术原位测量熔融法晶体生长微观结构的方法和微型晶体生长炉 | |
CN102629556B (zh) | 具有平滑表面的半导体结构和用于获得该结构的处理 | |
Müller et al. | Optimization of VGF-growth of GaAs crystals by the aid of numerical modelling | |
Amon et al. | Computer-assisted growth of low-EPD GaAs with 3 ″diameter by the vertical gradient-freeze technique | |
Schmidt et al. | Solid phase epitaxy of silicon thin films by diode laser irradiation for photovoltaic applications | |
Wood et al. | Control of melt‐front velocity during pulsed laser annealing | |
Ahmmed et al. | A detailed study on melting dynamics influenced by the pulse laser-induced transient heating | |
Park et al. | Effects of pulling rate fluctuation on the interstitial-vacancy boundary formation in CZ-Si single crystal | |
CN104775152B (zh) | 一种80‑150kg宝石单晶的自动生长控制方法 | |
Chen et al. | Modeling and Experimental Analysis in Excimer‐Laser Crystallization of Amorphous Si Films on a Glass Substrate with Different Buffer Layers | |
Appapillai et al. | A method for temperature profile measurement of silicon wafers in high-temperature environments | |
Matsuki et al. | 3-D simulator of laser crystallization for polycrystalline-silicon thin-film transistors | |
Shimanskii et al. | Effect of Crystallization Front Shape on the Dislocation Density in Germanium Single Crystals | |
CN107785408A (zh) | Ge/Si虚衬底材料及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160518 Termination date: 20200725 |
|
CF01 | Termination of patent right due to non-payment of annual fee |