JPS59138330A - 単結晶半導体薄膜の製造方法 - Google Patents
単結晶半導体薄膜の製造方法Info
- Publication number
- JPS59138330A JPS59138330A JP58011321A JP1132183A JPS59138330A JP S59138330 A JPS59138330 A JP S59138330A JP 58011321 A JP58011321 A JP 58011321A JP 1132183 A JP1132183 A JP 1132183A JP S59138330 A JPS59138330 A JP S59138330A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- thin film
- semiconductor thin
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は絶縁膜あるいは絶縁物上に単結晶の半導体薄膜
を形成する方法に関するものである。
を形成する方法に関するものである。
３次元集積回路を形成する場合のキーポイント９１つに
ＳＯＩ （Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ−ｏｎ−Ｉｎｓ
ｕｌａｔｏｒ ）構造がある。すなわち、３次元集積回
路とはある基板上の半導体表面に集積回路を形成した後
その上に絶縁膜を設け、さらにその上に半導体薄膜を付
着、させ、単結晶成長を後なった後、この単結晶半導体
表面にも集積回路を形成するという工程の（り返しによ
り形成された立体的な集積回路である。
ＳＯＩ （Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ−ｏｎ−Ｉｎｓ
ｕｌａｔｏｒ ）構造がある。すなわち、３次元集積回
路とはある基板上の半導体表面に集積回路を形成した後
その上に絶縁膜を設け、さらにその上に半導体薄膜を付
着、させ、単結晶成長を後なった後、この単結晶半導体
表面にも集積回路を形成するという工程の（り返しによ
り形成された立体的な集積回路である。
従って、絶縁膜あるいは絶縁物上への単結晶半導体薄膜
の形成、いわゆるＳＯＩ構造の形成が、３次元集積回路
作製のだめのキーポイントの１つになる。３次元集積回
路作製のための、ＳＯＩ構造形成に対する条件としては
、まずチ、ブサイズ以上あるいは現在の集積回路の製造
プロセスで使用さ」ｔている直径４インチのウェハ全面
といった大面積のＳＯＩの形成が必要である。次に必要
な条件としては、ＳＯＩを形成する場合の熱により、下
部集積回路の特性を劣化させないことである。
の形成、いわゆるＳＯＩ構造の形成が、３次元集積回路
作製のだめのキーポイントの１つになる。３次元集積回
路作製のための、ＳＯＩ構造形成に対する条件としては
、まずチ、ブサイズ以上あるいは現在の集積回路の製造
プロセスで使用さ」ｔている直径４インチのウェハ全面
といった大面積のＳＯＩの形成が必要である。次に必要
な条件としては、ＳＯＩを形成する場合の熱により、下
部集積回路の特性を劣化させないことである。
従来、ＳＯＩを形成する手段としては、レーザあるいは
電子ビームを用いる方法と、カーボンヒーターを用いる
方法の２つに大別できる。まず、レーザあるいは電子ビ
ームを用いる従来法について述べる。４０〜１００μｍ
のビーム径を有するレーの作製を行なっている。しかし
、この場合シリコイ薄膜を絶縁膜上に全面に付着させ、
上記の径を有するアルゴンあるいはＹＡＧレーザまたは
Ｗ子ビ・ム°を用いて、シリコンの溶融を行なうと、局
所的なＳｔの加熱が生じるため、歪がその溶融シリコン
の周囲に集中し、その歪を緩和するために、固化したシ
リコン薄膜に数１０μｍ幅、数１０〜数１００μｍ長程
度の大きさでクラックが発生するため、このシリコン薄
膜には良好な特性を有する集積回路を形成できないとい
う大きな問題がある。さらにまた、これらビームを用い
て、シリコンを浴融させる場合ビームのパワー密度が目
安となるが、現存の装置ではパワー密度の安定性が悪（
、大面積のＳＯＩの形成を行なうことは出来ない。すな
わち、例えば４インチ径のウニ／・−全面を４０μｍ径
のビームで処理するには約１時間必要であるが、現存の
装置ではビーム径の制御が出来ず、約５公租度は安定し
ているがそれ以上長時間になるとビーム径が約２０％以
上変動し、ビームの出力も１０チ以上変動してしまい良
好なＳＯＩを形成できなくなる。このように現存のビー
ムを用いた方法には路の劣化はないという利点はある。
電子ビームを用いる方法と、カーボンヒーターを用いる
方法の２つに大別できる。まず、レーザあるいは電子ビ
ームを用いる従来法について述べる。４０〜１００μｍ
のビーム径を有するレーの作製を行なっている。しかし
、この場合シリコイ薄膜を絶縁膜上に全面に付着させ、
上記の径を有するアルゴンあるいはＹＡＧレーザまたは
Ｗ子ビ・ム°を用いて、シリコンの溶融を行なうと、局
所的なＳｔの加熱が生じるため、歪がその溶融シリコン
の周囲に集中し、その歪を緩和するために、固化したシ
リコン薄膜に数１０μｍ幅、数１０〜数１００μｍ長程
度の大きさでクラックが発生するため、このシリコン薄
膜には良好な特性を有する集積回路を形成できないとい
う大きな問題がある。さらにまた、これらビームを用い
て、シリコンを浴融させる場合ビームのパワー密度が目
安となるが、現存の装置ではパワー密度の安定性が悪（
、大面積のＳＯＩの形成を行なうことは出来ない。すな
わち、例えば４インチ径のウニ／・−全面を４０μｍ径
のビームで処理するには約１時間必要であるが、現存の
装置ではビーム径の制御が出来ず、約５公租度は安定し
ているがそれ以上長時間になるとビーム径が約２０％以
上変動し、ビームの出力も１０チ以上変動してしまい良
好なＳＯＩを形成できなくなる。このように現存のビー
ムを用いた方法には路の劣化はないという利点はある。
、ｊニ一方、カーボンヒーターを用いる方法の場合にｌ
；； は、シリコン薄膜にクラックが発生せず大面積の厚 ：’ｓｏｘを形成出来るという利点がある。すなわちこ
一部 の場合、基板を１０００〜１２００℃と高温に加熱して
おき、さらにシリコン薄膜から数朋の距離に置かれた約
２０００°Ｃに加熱されたカーボンの棒を走査すること
により、シリコン薄膜を一方向に溶融させ結晶成長させ
ているために局所的な歪の発生はなく、また溶融シリコ
ンと基板との温度差も少なくクラックは発生せず、大面
積のＳＯＩの形成が出来る。しかし１、この方法では、
基板の加熱時間が約３０〜６０秒と長く、その間１００
０〜１２００℃と高温にさらされているためＳＯＩ形成
時に下部の集積回路の特性の劣化、例えばトランジスタ
のしきい値電圧の変動をもたらすという大きな問題があ
る。
；； は、シリコン薄膜にクラックが発生せず大面積の厚 ：’ｓｏｘを形成出来るという利点がある。すなわちこ
一部 の場合、基板を１０００〜１２００℃と高温に加熱して
おき、さらにシリコン薄膜から数朋の距離に置かれた約
２０００°Ｃに加熱されたカーボンの棒を走査すること
により、シリコン薄膜を一方向に溶融させ結晶成長させ
ているために局所的な歪の発生はなく、また溶融シリコ
ンと基板との温度差も少なくクラックは発生せず、大面
積のＳＯＩの形成が出来る。しかし１、この方法では、
基板の加熱時間が約３０〜６０秒と長く、その間１００
０〜１２００℃と高温にさらされているためＳＯＩ形成
時に下部の集積回路の特性の劣化、例えばトランジスタ
のしきい値電圧の変動をもたらすという大きな問題があ
る。
本発明の目的は上述の如き従来のビームを用いた方法に
おける極部加熱によるクラック発生という欠点、ビーム
アニール装置の操作上の欠点及びカーボンヒータτを用
いた方法における熱の影脅えた基板上に絶縁膜を形成し
、次いで前記基板の少な（とも端部の一部分の前記絶縁
膜を除去し、次いで全面に非晶質あるいは多結晶の半導
体薄膜を形成し、次いで前記基板の端部のうち前記絶縁
膜を除去した部分で、冷却した基板ホルダーで保持し、
低パワー密度の電子ビームを走査して前記半導体薄膜に
照射して全面を同時に溶融し、次いで前記ビームの走査
範囲を前記半導体薄膜と前記半導体層とが直接接した部
分から前記絶縁膜へ向かって縮少してい（ことにより前
記半導体薄膜を単結晶化させることを特徴とした単結晶
半導体薄膜の製造方法を提供するものである。
おける極部加熱によるクラック発生という欠点、ビーム
アニール装置の操作上の欠点及びカーボンヒータτを用
いた方法における熱の影脅えた基板上に絶縁膜を形成し
、次いで前記基板の少な（とも端部の一部分の前記絶縁
膜を除去し、次いで全面に非晶質あるいは多結晶の半導
体薄膜を形成し、次いで前記基板の端部のうち前記絶縁
膜を除去した部分で、冷却した基板ホルダーで保持し、
低パワー密度の電子ビームを走査して前記半導体薄膜に
照射して全面を同時に溶融し、次いで前記ビームの走査
範囲を前記半導体薄膜と前記半導体層とが直接接した部
分から前記絶縁膜へ向かって縮少してい（ことにより前
記半導体薄膜を単結晶化させることを特徴とした単結晶
半導体薄膜の製造方法を提供するものである。
本発明によれば絶縁膜あるいは絶縁物上に大面積かつ平
坦でクラックの発生のない単結晶半導体薄膜を短時間で
形成できる。
坦でクラックの発生のない単結晶半導体薄膜を短時間で
形成できる。
次に本発明をその実施例に基づいて説明する、第１図に
はＳＯＩの形成方法を示す。単結晶Ｓｉ基板１上に５ｉ
０２膜２を形成し、５ｉ０２の一部を除去し全面に多結
晶Ｓｉ膜３を形成して多結晶Ｓｉ膜３とＳｔ基板ｌとが
一部接する構造にする。この部分（シト、゛ド部）はＳ
ｉ基板１の結晶の情報を多結晶Ｓｉ膜３］ト伝える役割
をする。このような構造の基板を形成後シード部分を水
冷されたホルダー４ではさみ込み基板を固定する。この
様にすることにより基板の裏面は断熱に近い状態に保持
され、基板の厚み方向に対する温度勾配は少ないが、ホ
ルダー４に向う方向に対しては一定の温度勾配が生じる
。
はＳＯＩの形成方法を示す。単結晶Ｓｉ基板１上に５ｉ
０２膜２を形成し、５ｉ０２の一部を除去し全面に多結
晶Ｓｉ膜３を形成して多結晶Ｓｉ膜３とＳｔ基板ｌとが
一部接する構造にする。この部分（シト、゛ド部）はＳ
ｉ基板１の結晶の情報を多結晶Ｓｉ膜３］ト伝える役割
をする。このような構造の基板を形成後シード部分を水
冷されたホルダー４ではさみ込み基板を固定する。この
様にすることにより基板の裏面は断熱に近い状態に保持
され、基板の厚み方向に対する温度勾配は少ないが、ホ
ルダー４に向う方向に対しては一定の温度勾配が生じる
。
すなわち、多結晶Ｓｉ膜３をホルダー４で固定されてい
る位置より数朋離れたシード部まで全面にわたり溶融さ
せた場合熱の流れは水冷ホルダー４に向う一方向となり
ホルダー４に向う方向に一定の温度勾配が生じる。よっ
て、溶融された多結晶Ｓｉ膜３は溶融している範囲をシ
ード側から減少させることによりシード部から一方向に
固化し、シード部を介しＳｉ基板１の結晶の情報が表面
の再結晶化したＳｉ薄膜に伝わることになる。第１図に
示した構造の試料において、多結晶Ｓｉ膜３の上方から
２０にｅｖの加速エネルギーを有し〜５朋φにデフォー
カスさせた２、 ５ Ｋｗ／ｃＩＡという低パワー密度
の′ば子ビーム５を４ Ｘ １０’ ｃＩｎ／ ｓｅｃ
の走査速度で３角波によるランダム走査を行なう。この
場合ビームの走査範囲は第１図に示したように０〜ｔ、
ｏまでとし、Ｌｏの位置はホルダー４から数闘離れたシ
ーシード部の多結晶Ｓｉ膜３の一部を大面積にわたり容
易に溶融することができる。またこの時、基板の裏面温
度は約１２００°Ｃ前後と高温になっている。
る位置より数朋離れたシード部まで全面にわたり溶融さ
せた場合熱の流れは水冷ホルダー４に向う一方向となり
ホルダー４に向う方向に一定の温度勾配が生じる。よっ
て、溶融された多結晶Ｓｉ膜３は溶融している範囲をシ
ード側から減少させることによりシード部から一方向に
固化し、シード部を介しＳｉ基板１の結晶の情報が表面
の再結晶化したＳｉ薄膜に伝わることになる。第１図に
示した構造の試料において、多結晶Ｓｉ膜３の上方から
２０にｅｖの加速エネルギーを有し〜５朋φにデフォー
カスさせた２、 ５ Ｋｗ／ｃＩＡという低パワー密度
の′ば子ビーム５を４ Ｘ １０’ ｃＩｎ／ ｓｅｃ
の走査速度で３角波によるランダム走査を行なう。この
場合ビームの走査範囲は第１図に示したように０〜ｔ、
ｏまでとし、Ｌｏの位置はホルダー４から数闘離れたシ
ーシード部の多結晶Ｓｉ膜３の一部を大面積にわたり容
易に溶融することができる。またこの時、基板の裏面温
度は約１２００°Ｃ前後と高温になっている。
従って、表面の溶融した多結晶Ｓｉ膜３と基板との温度
差は約２００℃と小さく、基板にクランクやスリップラ
インなどの欠陥はほとんど発生せず歪を除去できる。次
にビーム５の走査範囲をり、から除々に５ｉ０２膜２の
方向へ縮少させることによりシード部から結晶成長を行
なう。すなわち、最初り、まで多結晶Ｓｉ膜３を溶融さ
せ、時間Ｔ１経過後に走査振幅Ｌ１まで減少させると多
結晶Ｓｉ膜３ ＶｉＬＯからＬｌまでシード側から固化
する。そのためＳｉ基板１の結晶性が、再結晶化した表
面Ｓｉ膜に伝わる。
差は約２００℃と小さく、基板にクランクやスリップラ
インなどの欠陥はほとんど発生せず歪を除去できる。次
にビーム５の走査範囲をり、から除々に５ｉ０２膜２の
方向へ縮少させることによりシード部から結晶成長を行
なう。すなわち、最初り、まで多結晶Ｓｉ膜３を溶融さ
せ、時間Ｔ１経過後に走査振幅Ｌ１まで減少させると多
結晶Ｓｉ膜３ ＶｉＬＯからＬｌまでシード側から固化
する。そのためＳｉ基板１の結晶性が、再結晶化した表
面Ｓｉ膜に伝わる。
実際には試料の大きさを２０關幅、４０ｍｍ長とし、Ｌ
ｏは３５□、Ｔｎは１０−１００ ＠ ｓｅｃとした。
ｏは３５□、Ｔｎは１０−１００ ＠ ｓｅｃとした。
、ｍ１７）様にビームの走査振幅を制御することにより
、固−液界面を制御し大面積のＳｏｌの形成を行なうこ
とが出来だ。この場合、上記に述べた様に基板は１２０
０℃以上の高温になっているが、加熱されている時間は
１０〜１００ ｍ５ｅｃといった短時間であるだめに基
板中の不純物の拡散の影響を無視出来を溶融させ、ビー
ムの走査振幅を制御することにより、クランクの発生の
ほとんどない大面積のＳｏｌを単時間で形成できる。
、固−液界面を制御し大面積のＳｏｌの形成を行なうこ
とが出来だ。この場合、上記に述べた様に基板は１２０
０℃以上の高温になっているが、加熱されている時間は
１０〜１００ ｍ５ｅｃといった短時間であるだめに基
板中の不純物の拡散の影響を無視出来を溶融させ、ビー
ムの走査振幅を制御することにより、クランクの発生の
ほとんどない大面積のＳｏｌを単時間で形成できる。
前記実施例においては多結晶Ｓｉ膜を再結晶化させたが
、非晶％Ｓｉ膜でもよい。また再結晶化させる半導体薄
膜は何も下の半導体層と同じ種類でな（てもよい。例え
ば本発明の方法によれば単結晶Ｓｉ層上に単結晶伽膜、
更にその上に早結晶Ｇ ａ Ａ ｓ膜を形成することも
できる。
、非晶％Ｓｉ膜でもよい。また再結晶化させる半導体薄
膜は何も下の半導体層と同じ種類でな（てもよい。例え
ば本発明の方法によれば単結晶Ｓｉ層上に単結晶伽膜、
更にその上に早結晶Ｇ ａ Ａ ｓ膜を形成することも
できる。
第１図はＳＯＩ形成のためのビームアニール時の試料の
構成及びビームの走査幅と時間の関係を示す図である。 １・・・・・・Ｓｔ基板、 ２・・・・・・５ｉ０２膜、 ３・・・・・・多結晶Ｓｉ膜、 ４−・・・・・水冷されたホルダー、 ５・・・・・・電子ビーム 工業技術院長 手 続 補 正 書″″（自 発）２５ 昭和５９年４月二月 特許庁長官 殿 １、事件の表示 昭和５８年特 許願第１１３２
１号２、発明の名称 単結晶半導体薄膜の製造方法
３、補正をする者 事件との関係 出 願 人４、補正の対象 明細書の発明の詳細な説明の欄 ５、補正の内容 （１）明細書第５頁第１３行目に「極部加熱」とあるの
を「局部加熱」に補正する。 （２）明細書第７頁第１７行目に［Ｒｅｖ Ｊとあるの
を［ｋｅＶ ＪＫ補正する。 工業技術↓１
構成及びビームの走査幅と時間の関係を示す図である。 １・・・・・・Ｓｔ基板、 ２・・・・・・５ｉ０２膜、 ３・・・・・・多結晶Ｓｉ膜、 ４−・・・・・水冷されたホルダー、 ５・・・・・・電子ビーム 工業技術院長 手 続 補 正 書″″（自 発）２５ 昭和５９年４月二月 特許庁長官 殿 １、事件の表示 昭和５８年特 許願第１１３２
１号２、発明の名称 単結晶半導体薄膜の製造方法
３、補正をする者 事件との関係 出 願 人４、補正の対象 明細書の発明の詳細な説明の欄 ５、補正の内容 （１）明細書第５頁第１３行目に「極部加熱」とあるの
を「局部加熱」に補正する。 （２）明細書第７頁第１７行目に［Ｒｅｖ Ｊとあるの
を［ｋｅＶ ＪＫ補正する。 工業技術↓１
Claims (1)
- 少な（とも表面に単結晶半導体層を備えた基板上に絶縁
膜を形成し、次いで前記基板の少なくとも端部の一部分
の前記絶縁膜を除去し、次℃・で全面に非晶質あるいは
多結晶の半導体薄膜を形成し、次いで前記基板の端部の
うち前記絶縁膜を除去した部分を冷却した基板ホルダー
で保持し、低／くワー密度の電子ビームを走査して前記
半導体薄膜に照射して全面を同時に溶融し、次いで前記
ビームの走査範囲を前記半導体薄膜と前記半導体層とが
直接液した部分から前記絶縁膜へ向かって縮少していく
ことにより前記半導体薄膜を瞥結晶化させることを特徴
とした単結晶半導体薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58011321A JPS59138330A (ja) | 1983-01-28 | 1983-01-28 | 単結晶半導体薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58011321A JPS59138330A (ja) | 1983-01-28 | 1983-01-28 | 単結晶半導体薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59138330A true JPS59138330A (ja) | 1984-08-08 |
| JPS6362087B2 JPS6362087B2 (ja) | 1988-12-01 |
Family
ID=11774757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58011321A Granted JPS59138330A (ja) | 1983-01-28 | 1983-01-28 | 単結晶半導体薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59138330A (ja) |
-
1983
- 1983-01-28 JP JP58011321A patent/JPS59138330A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6362087B2 (ja) | 1988-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4323417A (en) | Method of producing monocrystal on insulator | |
| JPS5861622A (ja) | 単結晶薄膜の製造方法 | |
| JPH06177034A (ja) | 半導体単結晶の成長方法 | |
| JPS5939790A (ja) | 単結晶の製造方法 | |
| JPH0249276B2 (ja) | ||
| JPS59138330A (ja) | 単結晶半導体薄膜の製造方法 | |
| JPS61187223A (ja) | 半導体層の再結晶化方法 | |
| JPH02112227A (ja) | 半導体結晶層の製造方法 | |
| JPS6147627A (ja) | 半導体装置の製造方法 | |
| JPS6163018A (ja) | Ｓｉ薄膜結晶層の製造方法 | |
| JPS62296509A (ja) | 半導体装置の製造方法 | |
| JPS61266387A (ja) | 半導体薄膜のレ−ザ再結晶化法 | |
| JPS5825220A (ja) | 半導体基体の製作方法 | |
| JPH01200615A (ja) | 薄い単結晶半導体材料層を絶縁体に形成する方法 | |
| JPS59121823A (ja) | 単結晶シリコン膜形成法 | |
| JPH0371767B2 (ja) | ||
| JPS5835916A (ja) | 半導体装置の製造方法 | |
| JPH038101B2 (ja) | ||
| JPH0136972B2 (ja) | ||
| JPH0113209B2 (ja) | ||
| JPS59121829A (ja) | 単結晶シリコン薄膜の製造方法 | |
| JPH0354819A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2740281B2 (ja) | 結晶性シリコンの製造方法 | |
| JPS63174308A (ja) | 半導体薄膜結晶層の製造方法 | |
| JPS61136219A (ja) | 単結晶シリコン膜の形成方法 |