JPS6362087B2 - - Google Patents

Info

Publication number
JPS6362087B2
JPS6362087B2 JP58011321A JP1132183A JPS6362087B2 JP S6362087 B2 JPS6362087 B2 JP S6362087B2 JP 58011321 A JP58011321 A JP 58011321A JP 1132183 A JP1132183 A JP 1132183A JP S6362087 B2 JPS6362087 B2 JP S6362087B2
Authority
JP
Japan
Prior art keywords
substrate
thin film
film
semiconductor thin
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58011321A
Other languages
English (en)
Other versions
JPS59138330A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP58011321A priority Critical patent/JPS59138330A/ja
Publication of JPS59138330A publication Critical patent/JPS59138330A/ja
Publication of JPS6362087B2 publication Critical patent/JPS6362087B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 本発明は絶縁膜あるいは絶縁物上の単結晶の半
導体薄膜を形成する方法に関するものである。
３次元集積回路を形成する場合のキーポイント
の１つにSCI（Semiconductor−on−Insulator）
構造がある。すなわち、３次元集積回路とはある
基板上の半導体表面に集積回路を形成した後その
上に絶縁膜を設け、さらにその上に半導体薄膜を
付着させ、単結晶成長を後なつた後、この単結晶
半導体表面にも集積回路を形成するという工程の
くり返しにより形成された立体的な集積回路であ
る。従つて、絶縁膜あるいは絶縁物上への単結晶
半導体薄膜の形成、いわゆるSOI構造の形成が、
３次元集積回路作製のためのキーポイントの１つ
になる。３次元集積回路作製のための、SOI構造
形成に対する条件としては、まずチツプサイズ以
上あるいは現在の集積回路の製造プロセスで使用
されている直径４インチのウエハ全面といつた大
面積のSOIの形成が必要である。次に必要な条件
としては、SOIを形成する場合の熱により、下部
集積回路の特性を劣化させないことである。
従来、SOIを形成する手段としては、レーザあ
るいは電子ビームを用いる方法と、カーボンヒー
ターを用いる方法の２つに大別できる。まず、レ
ーザあるいは電子ビームを用いる従来法について
述べる。40〜100μｍのビーム径を有するレーザ
あるいは電子ビームを用いて、絶縁膜上の半導体
薄膜（ここではシリコンの場合について述べる）
を溶融し、その固−液界面を制御することにより
結晶粒の大きな単結晶（約50μｍ幅、数100μｍ
長）の作製を行なつている。しかし、この場合シ
リコン薄膜を絶縁膜上に全面に付着させ、上記の
径を有するアルゴンあるいはYAGレーザまたは
電子ビームを用いて、シリコンの溶融を行なう
と、局所的なSiの加熱が生じるため、歪がその溶
融シリコンの周囲に集中し、その歪を緩和するた
めに、固化したシリコン薄膜に数10μｍ幅、数10
〜数100μｍ長程度の大きさでクラツクが発生す
るため、このシリコン薄膜には良好な特性を有す
る集積回路を形成できないという大きな問題があ
る。さらにまた、これらビームを用いて、シリコ
ンを溶融させる場合ビームのパワー密度が目安と
なるが、現存の装置ではパワー密度の安定性が悪
く、大面積のSOIの形成を行なうことは出来な
い。すなわち、例えば４インチ径のウエハー全面
を40μｍ径のビームで処理するには約１時間必要
であるが、現存の装置ではビーム径の制御が出来
ず、約５分程度は安定しているがそれ以上長時間
になるとビーム径が約20％以上変動し、ビームの
出力も10％以上変動してしまい良好なSOIを形成
できなくなる。このように現存のビームを用いた
方法には装置上の欠点もある。しかしビームを用
いたSOIの形成の場合には、加熱時間が約
10msec以下と短いために、SOI形成時の熱によ
る下部集積回路の劣化はないという利点はある。
一方、カーボンヒーターを用いる方法の場合に
は、シリコン薄膜にクラツクが発生せず大面積の
SOIを形成出来るという利点がある。すなわちこ
の場合、基板を1000〜1200℃と高温に加熱してお
き、さらにシリコン薄膜から数mmの距離に置かれ
た約2000℃に加熱されたカーボンの棒を走査する
ことにより、シリコン薄膜を一方向に溶融させ結
晶成長させているために局所的な歪の発生はな
く、また溶融シリコンと基板との温度差も少なく
クラツクは発生せず、大面積のSOIの形成が出来
る。しかし、この方法では、基板の加熱時間が約
30〜60秒と長く、その間1000〜1200℃と高温にさ
らされているためSOI形成時に下部の集積回路の
特性の劣化、例えばトランジスタのしきい値電圧
の変動をもたらすという大きな問題がある。
本発明の目的は上述の如き従来のビームを用い
た方法における局部加熱によるクラツク発生とい
う欠点、ビームアニール装置の操作上の欠点及び
カーボンヒーターを用いた方法における熱の影響
下部の集積回路の特性劣化という欠点を大幅に改
善した新規な単結晶半導体薄膜の製造方法を提供
するものである。
本発明は少なくとも表面に単結晶半導体層を備
えた基板上に絶縁膜を形成し、次いで前記基板の
少なくとも端部の一部分の前記絶縁膜を除去し、
次いで全面に非晶質あるいは多結晶の半導体薄膜
を形成し、次いで前記基板の端部のうち前記絶縁
膜を除去した部分で、冷却した基板ホルダーで保
持し、低パワー密度の電子ビームを走査して前記
半導体薄膜に照射して全面を同時に溶融し、次い
で前記ビームの走査範囲を前記半導体薄膜と前記
半導体層とが直接接した部分から前記絶縁膜へ向
かつて縮少していくことにより前記半導体薄膜を
単結晶化させることを特徴とした単結晶半導体薄
膜の製造方法を提供するものである。
本発明によれば絶縁膜あるいは絶縁物上に大面
積かつ平坦でクラツクの発生のない単結晶半導体
薄膜を短時間で形成できる。
次に本発明をその実施例に基づいて説明する。
第１図にはSOIの形成方法を示す。単結晶Si基板
１上にSiO2膜２を形成し、SiO2の一部を除去し
全面に多結晶Si膜３を形形成して多結晶Si膜３と
Si基板１とが一部接する構造にする。この部分
（シード部）はSi基板１の結晶の情報を多結晶Si
膜３に伝える役割をする。このような構造の基板
を形成後シード部分を水冷されたホルダー４では
さみ込み基板を固定する。この様にすることによ
り基板の裏面は断熱に近い状態に保持され、基板
の厚み方向に対する温度勾配は少ないが、ホルダ
ー４に向う方向に対しては一定の温度勾配が生じ
る。すなわち、多結晶Si膜３をホルダー４で固定
されている位置より数mm離れたシード部まで全面
にわたり溶融させた場合熱の流れは水冷ホルダー
４に向う一方向となりホルダー４に向う方向に一
定の温度勾配が生じる。よつて、溶融された多結
晶Si膜３は溶融している範囲をシード側から減少
させることによりシード部から一方向に固化し、
シード部を介しSi基板１の結晶の情報が表面の再
結晶化したSi薄膜に伝わることになる。第１図に
示した構造の試料において、多結晶Si膜３の上方
から20KeVの加速エネルギーを有し〜５mmφに
デフオーカスさせた2.5Kw／cm2という低パワー度
の電子ビーム５を４×104cm／secの走査速度で３
角波によるランダム走査を行なう。この場合ビー
ムの走査範囲は第１図に示したようにＯ〜L0ま
でとし、L0の位置はホルダー４から数mm離れた
シード部に存在している。この時Si基板１の裏面
は断熱状態であるため上記に示した様なデフオー
カスされた低パワー密度のビームでも、SiO2２
上及びシード部の多結晶Si膜３の一部を大面積に
わたり容易に溶融することができる。またこの
時、基板の裏面温度は約1200℃前後と高温になつ
ている。従つて、表面の溶融した多結晶Si膜３と
基板との温度差は約200℃と小さく、基板にクラ
ツクやスリツプラインなどの欠陥はほとんど発生
せず歪を除去できる。次にビーム５の走査範囲を
L0から除々にSiO2膜２の方向へ縮少させること
によりシード部から結晶成長を行なう。すなわ
ち、最初L0まで多結晶Si膜３を溶融させ、時間
T1経過後に走査振幅L1まで減少させると多結晶
Si膜３はL0からL1までシード側から固化する。
そのためSi基板１の結晶性が、再結晶化した表面
Si膜に伝わる。実際には試料の大きさを20mm幅、
40mm長とし、L0は35mm、Tnは10−100ｍsecとし
た。この様にビームの走査振幅を制御することに
より、固−液界面を制御し大面積のSOIの形成を
行なうことが出来た。この場合、上記に述べた様
に基板は1200℃以上の高温になつているが、加熱
されている時間は10〜100ｍsecといつた短時間で
あるために基板中の不純物の拡散の影響を無視出
る。従つてSi基板表面に集積回路が形成されてい
たとしてもその特性は劣化することはない。
以上述べてきた様に低いパワー密度を有するビ
ームを高速で走査することにより多結晶Si膜全面
を溶融させ、ビームの走査振幅を制御することに
より、クラツクの発生のほとんどない大面積の
SOIを単時間で形成できる。
前記実施例においては多結晶Si膜を再結晶化さ
せたが、非晶質Si膜でもよい。また再結晶化させ
る半導体薄膜は何も下の半導体層と同じ種類でな
くてもよい。例えば本発明の方法によれば単結晶
Si層上に単結晶Ge膜、更にその上に単結晶GaAs
膜を形成することもできる。
【図面の簡単な説明】
第１図はSOI形成のためのビームアニール時の
試料の構成及びビームの走査幅と時間の関係を示
す図である。 １……Si基板、２……SiO2膜、３……多結晶Si
膜、４……水冷されたホルダー、５……電子ビー
ム。

Claims (1)

    【特許請求の範囲】
  1. １ 少なくとも表面に単結晶半導体層を備えた基
    板上に絶縁膜を形成し、次いで前記基板の少なく
    とも端部の一部分の前記絶縁膜を除去し、次いで
    全面に非晶質あるいは多結晶の半導体薄膜を形成
    し、次いで前記基板の端部のうち前記絶縁膜を除
    去した部分を冷却した基板ホルダーで保持し、低
    パワー密度の電子ビームを走査して前記半導体薄
    膜に照射して全面を同時に溶融し、次いで前記ビ
    ームの走査範囲を前記半導体薄膜と前記半導体層
    とが直接接した部分から前記絶縁膜へ向かつて縮
    少していくことにより前記半導体薄膜を単結晶化
    させることを特徴とした単結晶半導体薄膜の製造
    方法。
JP58011321A 1983-01-28 1983-01-28 単結晶半導体薄膜の製造方法 Granted JPS59138330A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58011321A JPS59138330A (ja) 1983-01-28 1983-01-28 単結晶半導体薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58011321A JPS59138330A (ja) 1983-01-28 1983-01-28 単結晶半導体薄膜の製造方法

Publications (2)

Publication Number Publication Date
JPS59138330A JPS59138330A (ja) 1984-08-08
JPS6362087B2 true JPS6362087B2 (ja) 1988-12-01

Family

ID=11774757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58011321A Granted JPS59138330A (ja) 1983-01-28 1983-01-28 単結晶半導体薄膜の製造方法

Country Status (1)

Country Link
JP (1) JPS59138330A (ja)

Also Published As

Publication number Publication date
JPS59138330A (ja) 1984-08-08

Similar Documents

Publication Publication Date Title
Lam et al. Single Crystal Silicon‐on‐Oxide by a Scanning CW Laser Induced Lateral Seeding Process
US4323417A (en) Method of producing monocrystal on insulator
Fan et al. Lateral epitaxy by seeded solidification for growth of single‐crystal Si films on insulators
JPS5861622A (ja) 単結晶薄膜の製造方法
JPH06177034A (ja) 半導体単結晶の成長方法
WO1982002726A1 (en) Growth of structures based on group iv semiconductor materials
Celler et al. Seeded recrystallization of thick polysilicon films on oxidized 3‐in. wafers
JPS6362087B2 (ja)
Biegelsen et al. Laser induced crystal growth of silicon islands on amorphous substrates
JP2517330B2 (ja) Ｓｏｉ構造の形成方法
JPH02112227A (ja) 半導体結晶層の製造方法
JPH0371767B2 (ja)
JPS6147627A (ja) 半導体装置の製造方法
JPS5983993A (ja) 単結晶半導体層の成長方法
JPS6163018A (ja) Ｓｉ薄膜結晶層の製造方法
JP2740281B2 (ja) 結晶性シリコンの製造方法
JP2692138B2 (ja) 単結晶薄膜の製造方法
JPS58139423A (ja) ラテラルエピタキシヤル成長法
JPH038101B2 (ja)
JPH0136970B2 (ja)
JPH0113209B2 (ja)
JPH0453123A (ja) 半導体膜の製造方法
JPH11121379A (ja) 多結晶シリコン薄膜の特性改善方法
JPS63265464A (ja) 半導体装置の製造方法
JPH1062447A (ja) 半導体加速度センサおよびその製造方法