KR20140044292A - 반도체 기판, 반도체 장치 및 반도체 기판의 제조 방법 - Google Patents

반도체 기판, 반도체 장치 및 반도체 기판의 제조 방법 Download PDF

Info

Publication number
KR20140044292A
KR20140044292A KR1020137022386A KR20137022386A KR20140044292A KR 20140044292 A KR20140044292 A KR 20140044292A KR 1020137022386 A KR1020137022386 A KR 1020137022386A KR 20137022386 A KR20137022386 A KR 20137022386A KR 20140044292 A KR20140044292 A KR 20140044292A
Authority
KR
South Korea
Prior art keywords
crystal layer
layer
crystal
opening
inhibitor
Prior art date
Application number
KR1020137022386A
Other languages
English (en)
Other versions
KR101874663B1 (ko
Inventor
도모유키 다카다
사다노리 야마나카
마사오 시마다
마사히코 하타
다로 이타타니
히로유키 이시이
에이지 구메
Original Assignee
내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지 filed Critical 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지
Publication of KR20140044292A publication Critical patent/KR20140044292A/ko
Application granted granted Critical
Publication of KR101874663B1 publication Critical patent/KR101874663B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/09—Devices sensitive to infrared, visible or ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/108—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type
    • H01L31/1085—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type the devices being of the Metal-Semiconductor-Metal [MSM] Schottky barrier type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Light Receiving Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

표면의 전부 또는 일부가 실리콘 결정면인 베이스 기판과, 베이스 기판의 위에 위치하고, 실리콘 결정면에 도달하는 개구를 갖고, 결정의 성장을 저해하는 저해체와, 개구에 의해 노출되는 실리콘 결정면의 위에 위치하고, SixGe1 -x(0≤x<1)로 이루어지는 제1 결정층과, 제1 결정층의 위에 위치하고, 제1 결정층보다 금제대폭이 큰 III-V족 화합물 반도체로 이루어지는 제2 결정층과, 저해체 및 제2 결정층의 위에 위치하는 한 쌍의 금속층을 갖고, 한 쌍의 금속층의 각각의 금속층이 제1 결정층 및 제2 결정층과 각각 접촉하는 반도체 기판을 제공한다.

Description

반도체 기판, 반도체 장치 및 반도체 기판의 제조 방법{SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR DEVICE, AND METHOD FOR PRODUCING SEMICONDUCTOR SUBSTRATE}
본 발명은 반도체 기판, 반도체 장치 및 반도체 기판의 제조 방법에 관한 것이다.
특허문헌 1에는, MSM(금속-반도체-금속) 구조의 수광 소자 및 그 제조 방법이 기재되어 있다. 이 수광 소자의 광흡수층으로서 논도핑의 InGaAs로 이루어지는 층이 기재되어 있다.
일본 특허 공개 평11-340481호 공보
MSM 구조의 수광 소자에 요구되는 특성으로서, 고속 응답성(고주파 응답성)이 있다. 고속 응답성을 높이기 위해서는, 광흡수층의 캐리어 이동도를 높이는 것이 유효하고, 그 관점에서 결정성이 양호한 III-V족 화합물 반도체를 광흡수층에 적용하는 것이 바람직하다. 또한, 결정성이 양호한 III-V족 화합물 반도체의 제조비용을 낮게 하는 관점에서, 베이스 기판으로서 실리콘 기판을 이용하는 것이 바람직하다. 본 발명의 목적은 베이스 기판으로서 실리콘 기판을 이용하여, 양호한 성능의 MSM 수광 소자(광전도 스위치)를 제조할 수 있는 반도체 기판을 제공하는 것이다.
상기 과제를 해결하기 위해서, 본 발명의 제1 양태에 있어서는, 표면의 전부 또는 일부가 실리콘 결정면인 베이스 기판과, 베이스 기판의 위에 위치하고, 실리콘 결정면에 도달하는 개구를 가지며, 결정의 성장을 저해하는 저해체와, 개구에 의해 노출되는 실리콘 결정면의 위에 위치하고, SixGe1 -x(0≤x<1)로 이루어지는 제1 결정층과, 제1 결정층의 위에 위치하고, 제1 결정층보다 금제대폭이 큰 III-V족 화합물 반도체로 이루어지는 제2 결정층과, 저해체 및 제2 결정층의 위에 위치하는 한 쌍의 금속층을 갖고, 한 쌍의 금속층의 각각의 금속층이 제1 결정층 및 제2 결정층과 각각 접촉하는 반도체 기판을 제공한다.
제2 결정층의 위에 위치하고, 한 쌍의 금속층을 서로 전기적으로 분리하는 절연부를 더 가질 수 있고, 이 경우, 절연부는 금속층을 구성하는 금속 원자의 산화물 또는 질화물로 이루어지는 것이라도 좋다. 절연부의 짧은 변의 길이로서, 1 ㎛ 이하를 들 수 있다. 금속층을 구성하는 재료로서, 티탄, 니오븀, 크롬, 알루미늄, 하프늄, 및 지르코늄으로 이루어지는 군에서 선택된 단일 원자로 이루어지는 금속, 또는 군에서 선택된 2 이상의 원자로 이루어지는 합금을 들 수 있다. 저해체는 개구를 복수개 가질 수 있고, 이 경우, 복수의 개구의 각각에 제1 결정층 및 제2 결정층을 가지며, 복수의 제1 결정층 및 제2 결정층은 각각 한 쌍의 금속층을 갖는 것일 수 있다.
본 발명의 제2 양태에 있어서는, 상기한 반도체 기판을 갖고, 제1 결정층 및 제2 결정층을 광전도층으로 하며, 한 쌍의 금속층을 한 쌍의 전극으로 하는 광전도 스위치를 갖는 반도체 장치를 제공한다.
저해체는 광전도 스위치가 위치하는 개구와는 상이한 위치에 다른 개구를 가질 수 있고, 이 경우, 다른 개구에 위치하는 제1 결정층 및 제2 결정층과, 다른 개구에 위치하는 제2 결정층 또는 그 위에 형성된 다른 결정층을 활성층으로 하는 능동 소자를 더 가질 수 있으며, 광전도 스위치와 능동 소자는 저해체의 위에 위치하는 배선으로 서로 접속되어 있어도 좋다.
상기한 반도체 기판의 저해체가 복수의 개구를 갖고, 복수의 개구의 각각에 제1 결정층 및 제2 결정층을 가지며, 복수의 제1 결정층 및 제2 결정층이 각각 한 쌍의 금속층을 갖는 경우, 반도체 장치는, 복수의 제1 결정층 및 제2 결정층의 각각을 광전도층으로 하고, 복수의 한 쌍의 금속층의 각각을 한 쌍의 전극으로 하는, 복수의 광전도 스위치를 가질 수 있으며, 복수의 광전도 스위치가 어레이형으로 배치되어 있어도 좋다.
저해체는 복수의 광전도 스위치가 위치하는 복수의 개구와는 상이한 위치에 복수의 다른 개구를 가질 수 있고, 이 경우, 복수의 다른 개구의 각각에 위치하는 복수의 제1 결정층 및 제2 결정층과, 복수의 다른 개구의 각각에 위치하는 제2 결정층 또는 그 위에 형성된 다른 결정층을 활성층으로 하는 복수의 능동 소자를 더 가질 수 있으며, 복수의 광전도 스위치의 각각과 복수의 능동 소자의 각각은 저해체의 위에 위치하는 복수의 배선으로 각각 서로 접속되어 있어도 좋다.
본 발명의 제3 양태에 있어서는, 표면의 전부 또는 일부가 실리콘 결정면인 베이스 기판 상에 저해체를 형성하는 단계와, 저해체에, 실리콘 결정면에 도달하는 개구를 형성하는 단계와, 개구에 의해 노출되는 실리콘 결정면의 위에, SixGe1 -x(0≤x<1)로 이루어지는 제1 결정층을 에피택셜법에 의해 형성하는 단계와, 제1 결정층의 상면(上面)에, 제1 결정층보다 금제대폭이 큰 III-V족 화합물 반도체로 이루어지는 제2 결정층을 에피택셜법에 의해 형성하는 단계와, 저해체 및 제2 결정층의 상면에, 제1 결정층의 일부에 접하여, 금속층을 형성하는 단계를 포함하는 반도체 기판의 제조 방법을 제공한다.
제2 결정층 위의 금속층에 절연부를 형성하는 단계를 더 포함할 수 있고, 절연부를 형성하는 단계는 금속층의 일부를 양극 산화시키는 단계일 수 있다.
본 발명의 제4 형태에 있어서는, 표면의 전부 또는 일부가 실리콘 결정면인 베이스 기판 상에 저해체를 형성하는 단계와, 저해체에, 실리콘 결정면에 도달하는 개구를 형성하는 단계와, 개구에 의해 노출되는 실리콘 결정면의 위에, SixGe1 -x(0≤x<1)로 이루어지는 제1 결정층을 에피택셜 성장법에 의해 형성하는 단계와, 제1 결정층의 상면에, 제1 결정층보다 금제대폭이 큰 III-V족 화합물 반도체로 이루어지는 제2 결정층을 에피택셜 성장법에 의해 형성하는 단계와, 제1 결정층 및 제2 결정층에 접하는 한 쌍의 금속층을 서로 분리하여 형성하는 단계를 포함하는 반도체 기판의 제조 방법을 제공한다. 서로 분리하여 형성된 한 쌍의 금속층의 간극에 절연물을 매립하는 단계를 더 포함할 수 있다.
상기한 제3 형태 혹은 제4 형태에 있어서, 금속층을 형성한 후에, 제1 결정층, 제2 결정층 및 금속층을 포함하는 반도체 기판의 전체를, 어닐링하는 단계를 더 포함할 수도 있다. 어닐링은, 수소, 질소 및 아르곤으로 이루어지는 가스군으로부터 선택된 1 이상의 가스를 포함하는 분위기에서, 200℃ 내지 500℃의 범위의 온도로 실시하는 것이 바람직하다.
도 1은 반도체 기판(100)의 단면을 도시하는 도면이다.
도 2는 반도체 기판(200)의 단면을 도시하는 도면이다.
도 3은 반도체 기판(100) 또는 반도체 기판(200)을 상면에서 본 상면도이다.
도 4는 반도체 기판(200)의 제조 과정에서의 단면을 도시하는 도면이다.
도 5는 반도체 기판(200)의 제조 과정에서의 단면을 도시하는 도면이다.
도 6은 반도체 기판(200)의 제조 과정에서의 단면을 도시하는 도면이다.
도 7은 반도체 기판(200)의 제조 과정에서의 단면을 도시하는 도면이다.
도 8은 반도체 기판(200)의 다른 예의 제조 과정에서의 단면을 도시하는 도면이다.
도 9는 반도체 기판(200)의 또 다른 예의 제조 과정에서의 단면을 도시하는 도면이다.
도 10은 반도체 기판(300)의 단면을 도시하는 도면이다.
도 11은 실시예의 반도체 기판의 SEM 사진이다.
도 12는 실시예의 MSM 소자의 상면에서 본 현미경 사진이다.
도 13은 실시예의 MSM 소자의 입사광 에너지에 대한 출력 전압을 나타내는 그래프이다.
도 1은 반도체 기판(100)의 단면을 나타낸다. 반도체 기판(100)은 베이스 기판(102)과, 저해체(104)와, 제1 결정층(106)과, 제2 결정층(108)과, 한 쌍의 금속층(110)을 갖는다.
베이스 기판(102)은 표면의 전부 또는 일부가 실리콘 결정면(102a)이다. 표면의 전부 또는 일부가 실리콘 결정인 기판으로서, 실리콘 기판, SOI(Silicon on Insulator) 기판을 들 수 있다. 베이스 기판(102)으로서 실리콘 기판이 바람직하다. 베이스 기판(102)으로서 표면의 전부 또는 일부가 실리콘 결정인 기판을 이용함으로써, 고가의 화합물 반도체 결정 기판을 이용할 필요가 없다. 또한, 베이스 기판(102)으로서 실리콘 기판을 이용함으로써, 실리콘 웨이퍼 프로세스에서 이용되고 있는 기존의 제조 장치 및 기존의 제조 프로세스를 이용할 수 있고, 또한 화합물 반도체 기판에 비교해서 대구경의 기판을 이용할 수 있기 때문에, 제조 비용을 낮게 할 수 있다.
저해체(104)는 베이스 기판(102)의 위에 위치하고, 실리콘 결정면(102a)에 도달하는 개구(104a)를 갖는다. 저해체(104)는 결정의 성장을 저해한다. 저해체(104)로서, 산화실리콘, 질화실리콘, 산질화실리콘, 산화알루미늄 등을 들 수 있다. 개구(104a)의 사이즈는 30 ㎛ 이하가 바람직하다. 여기서, 「개구(104a)의 사이즈」란, 개구(104a)에 의해 노출되는 베이스 기판(102)의 영역이 정방형인 경우는 그 한 변의 길이이며, 장방형인 경우는 그 짧은 변의 길이이며, 타원형인 경우는 그 단축의 길이이고, 원형인 경우는 그 직경이다.
제1 결정층(106)은 개구(104a)에 의해 노출되는 실리콘 결정면(102a)의 위에 위치하고, SixGe1 -x(0≤x<1)로 이루어진다. 제1 결정층(106)은 바람직하게는 Ge로 이루어진다. 제1 결정층(106)은 30 ㎛ 이하의 작은 개구(104a)의 내부에 형성되기 때문에, 결정 결함이 적고, 많은 경우 무결함으로 형성된다. 이 결과, 제1 결정층(106)의 품질이 높아짐과 함께, 제1 결정층(106)의 위에 형성되는 제2 결정층(108)의 결함을 적게 하고, 혹은 없애, 제2 결정층(108)의 품질을 높일 수 있다. 제1 결정층(106)은 실리콘 결정면(102a)의 위에 직접 성장시켜도 좋고, Si 버퍼층 또는 SiGe 버퍼층을 통해 성장시켜도 좋다.
제1 결정층(106)은 저해체(104)에 있어서의 베이스 기판(102)과 접하는 면과 반대의 면에 대하여 돌출해 있다. 즉, 제1 결정층(106)의 두께는 저해체(104)의 두께보다 두껍다. 제1 결정층(106)은 저해체(104)에 접하는 면과, 베이스 기판(102)에 접하는 면의 반대면의 사이에, 한 쌍의 금속층(110)과 접하는 금속 접촉면을 갖는다. 본 예의 제1 결정층(106)은 저해체(104)에 접하는 면과, 제2 결정층(108)에 접하는 면과의 사이에, 그 금속 접촉면을 갖는다. 이 금속 접촉면은 제1 결정층(106) 및 제2 결정층(108)의 적층 방향에 대하여 경사를 가져도 좋다. 이 금속 접촉면은 제1 결정층(106)이 저해체(104)에 접하는 면과 평행한 면과, 제1 결정층(106)이 베이스 기판(102)에 접하는 면과 평행한 면을 가져도 좋다.
제1 결정층(106)은 저해체(104)에 있어서의 베이스 기판(102)과 접하는 면과 반대의 면에 대하여 오목하여도 좋다. 즉, 제1 결정층(106)의 두께는 저해체(104)의 두께보다 작아도 좋다. 이 경우에 있어서도, 제1 결정층(106)은 저해체(104)에 접하는 면과, 베이스 기판(102)에 접하는 면의 반대면의 사이에, 한 쌍의 금속층(110)과 접하는 금속 접촉면을 갖는다.
제2 결정층(108)은 제1 결정층(106)의 위에 위치하고, 제1 결정층(106)보다 금제대폭이 큰 III-V족 화합물 반도체로 이루어진다. 제2 결정층(108)은 바람직하게는 InGaAlAsP로 이루어진다. 제2 결정층(108)은 결정성이 좋은 제1 결정층(106)의 위에 형성되기 때문에, 결정 결함이 적고, 많은 경우 무결함으로 형성된다.
한 쌍의 금속층(110)은 저해체(104) 및 제2 결정층(108)의 위에 위치한다. 그리고, 한 쌍의 금속층(110)의 각각의 금속층(110)은 제1 결정층(106) 및 제2 결정층(108)과 접촉해 있다. 일례로서, 금속층(110)은 제1 결정층(106)의 금속 접촉면, 제2 결정층(108)의 측면 및 제2 결정층(108)에 있어서의 제1 결정층(106)에 접하는 면의 반대면에 접촉한다. 또한, 한 쌍의 금속층(110)의 각각의 금속층(110)은 제2 결정층(108) 상에 형성된 금속층(110) 사이의 간극(110a)에 의해 분리되어 있다. 한 쌍의 금속층(110)은, 예를 들면 포토리소그래피법과 에칭법을 이용한 패터닝에 의해 형성되어도 좋고, 간극(110a)은 이 패터닝 시에 형성되어도 좋다.
상기한 반도체 기판(100)은, 제1 결정층(106) 및 제2 결정층(108)을 광전도층으로 하고, 한 쌍의 금속층(110)을 한 쌍의 전극으로 함으로써 광전도 스위치로서 기능시킬 수 있다. 또, 이후에 설명하는 다른 반도체 기판에 관해서도, 마찬가지로 광전도 스위치로서 기능시킬 수 있다.
반도체 기판(100)에 있어서는, 한 쌍의 금속층(110)의 각각이 제1 결정층(106) 및 제2 결정층(108)과 접촉하고 있다. 이 때문에, 반도체 기판(100)을 이용하여 광전도 스위치를 구성한 경우, 제1 결정층(106)과 제2 결정층(108) 중 어느 한쪽의 결정층 또는 양쪽의 결정층에서 발생한 광여기 캐리어가 제1 결정층(106) 및 제2 결정층(108)의 어느 결정층에도 전도될 수 있다. 이 결과, 반도체 기판(100)을 이용하여 구성한 광전도 스위치는 복수의 전류 경로를 갖기 때문에, 출력 전류의 포화광 강도를 크게 할 수 있다.
또한, 반도체 기판(100)에 있어서는, 제1 결정층(106)의 금제대폭이 제2 결정층(108)의 금제대폭보다 작다. 따라서, 제1 결정층(106)은 제2 결정층(108)측으로부터 입사한 광 중, 제2 결정층(108)에서 흡수되지 않는 파장의 광을 흡수할 수 있다. 그 결과, 반도체 기판(100)은 한 쌍의 금속층(110)이 제1 결정층(106) 및 제2 결정층(108)에 접촉해 있음으로써, 한 쌍의 금속층(110)이 제2 결정층(108)에만 접촉해 있는 경우에 비교해서 넓은 파장 영역의 광을 검출할 수 있다.
도 2는 반도체 기판(200)의 단면을 나타낸다. 반도체 기판(100)은 한 쌍의 금속층(110)의 각각을 간극(110a)으로 분리한 예를 나타냈지만, 반도체 기판(200)은 절연부(202)를 갖고, 이 절연부(202)에서 각각의 금속층(110)이 분리되어 있다. 즉, 한 쌍의 금속층(110)은 제2 결정층(108)의 위에 위치하는 절연부(202)에서 전기적으로 분리되어 있다.
절연부(202)는 금속층(110)을 구성하는 금속 원자의 산화물 또는 질화물로 이루어지는 것으로 할 수 있다. 후에 설명하는 금속층(110)의 양극 산화법을 이용하는 경우, 이러한 절연부(202)를 형성할 수 있다. 절연부(202)는 패터닝에 의해 형성한 간극에 절연물을 매립하여 형성해도 좋다. 이 경우의 절연물로서, 산화실리콘, 질화실리콘, 산질화실리콘, 산화알루미늄 등을 들 수 있고, 산화실리콘이 바람직하다. 산화실리콘은 증착법, 스퍼터법 등에 의해 형성하는 것이 용이하고, 패터닝하는 것도 용이하며, 선택 성장시키는 것도 용이하다. 또한, 산화실리콘은 실리콘 기판을 열산화함으로써도 형성할 수 있기 때문에, 양산성이 우수하다.
도 1에 있어서의 간극(110a) 또는 도 2에 있어서의 절연부(202)의 짧은 변의 길이로서, 1 ㎛ 이하를 들 수 있다. 간극(110a) 또는 절연부(202)의 짧은 변의 길이는 100 ㎚ 이하인 것이 바람직하다. 여기서, 간극(110a) 또는 절연부(202)의 짧은 변의 길이란, 한 쌍의 금속층(110)의 각각의 금속층(110) 간의 최단 거리에 해당한다.
도 1 또는 도 2에 있어서의 반도체 기판을 상면 방향에서 본 경우, 간극(110a) 또는 절연부(202)의 평면 형상은 장방형 또는 가늘고 긴 장방형(직선형)일 수도 있고, 도 3에 도시하는 바와 같이, 빗형과 같은 지그재그형일 수도 있다. 한 쌍의 금속층(110)에 전압을 인가한 경우에, 금속층(110) 간의 전계가 균일하고, 전계가 집중하는 개소가 생기지 않는 것이 바람직하기 때문에, 한 쌍의 금속층(110)의 각각이 서로 대향하는 면은 평행한 것이 바람직하다. 간극(110a) 또는 절연부(202)가 도 3에 도시하는 바와 같이 지그재그형인 경우, 굴곡부(402)의 형상은 원호형인 것이 바람직하다. 이러한 형상을 채용함으로써, 간극(110a) 또는 절연부(202)에서의 국소적인 전계 집중을 억제할 수 있다.
금속층(110)을 구성하는 재료로서, 티탄, 니오븀, 크롬, 알루미늄, 하프늄 및 지르코늄으로 이루어지는 군에서 선택된 단일 원자로 이루어지는 금속, 또는 상기한 군에서 선택된 2 이상의 원자로 이루어지는 합금을 들 수 있다. 금속층(110)을 구성하는 재료는, 바람직하게는 티탄, 니오븀, 크롬으로 이루어지는 군에서 선택된 단일 원자로 이루어지는 금속, 또는 상기한 군에서 선택된 2 이상의 원자로 이루어지는 합금이며, 티탄이 보다 바람직하다. 금속층(110)은 제1 결정층(106) 및 제2 결정층(108) 중 적어도 하나와 쇼트키 접합을 형성한다. 금속층(110)이 제2 결정층(108)과 쇼트키 접합을 형성할 때, 금속층(110)은 제1 결정층(106)과 오믹 접속할 수 있다.
도 4 내지 도 6은 반도체 기판(200)의 제조 과정에서의 단면을 나타낸다. 도 4에 도시하는 바와 같이, 베이스 기판(102) 상에 저해체(104)를 형성하고, 저해체(104)에, 실리콘 결정면(102a)에 도달하는 개구(104a)를 형성한다. 다음에, 도 5에 도시하는 바와 같이, 개구(104a)에 의해 노출되는 실리콘 결정면(102a)의 위에, SixGe1-x(0≤x<1)로 이루어지는 제1 결정층(106)을 에피택셜 성장법에 의해 형성한다. 또한 제1 결정층(106)의 상면에, 제1 결정층(106)보다 금제대폭이 큰 III-V족 화합물 반도체로 이루어지는 제2 결정층(108)을 에피택셜 성장법에 의해 형성한다.
제1 결정층(106) 및 제2 결정층(108)의 에피택셜 성장에는, CVD(Chemical Vapor Deposition)법 또는 MOCVD(Metal Organic Chemical Vapor Deposition)법을 이용할 수 있다. CVD법에 있어서, Ge 소스로는 GeH4(게르마늄)을, Si 소스로는 SiH4(실란) 또는 Si2H6(디실란)을 이용할 수 있다. MOCVD법에 있어서, In 소스로는 TMIn(트리메틸인듐)을, Ga 소스로는 TMGa(트리메틸갈륨)을, Al 소스로는 TMAl(트리메틸알루미늄)을, As 소스로는 AsH3(아루신)을, P 소스로는 PH3(포스핀)을, Ge 소스로는 tBuGe(터셔리부틸게르만)을, Si 소스로는 TMeSi(테트라메틸실란)을 이용할 수 있다. 캐리어 가스로는 수소를 이용할 수 있다. 반응 온도는 300℃ 내지 900℃의 범위에서, 바람직하게는 450∼750℃의 범위에서 적절하게 선택할 수 있다. 반응 시간을 적절하게 선택함으로써 에피택셜 성장층의 두께를 제어할 수 있다.
제2 결정층(108)을 형성한 후, 도 6에 도시하는 바와 같이, 저해체(104) 및 제2 결정층(108)의 상면 및 제1 결정층(106)의 일부에 접하는 금속층(110)을 성막한다. 또한 금속층(110)의 일부를 양극 산화한다. 금속층(110)의 일부의 양극 산화는, 프로브(204)에 마이너스 전압을 인가하면서 금속층(110)의 표면에 접근시키고, 프로브(204)의 선단으로부터 금속층(110)에 마이너스 전류를 흘림으로써 행할 수 있다. 프로브(204)에의 마이너스 전압의 인가는, 베이스 기판(102)의 전위를 기준으로 한 마이너스 전압 출력의 직류 전원(206)에 의해 행할 수 있다. 프로브(204)를 이동시킴으로써, 산화 영역을 결정할 수 있다. 이러한 양극 산화에 의해 제2 결정층(108) 위의 금속층(110)에 절연부(202)를 형성할 수 있다. 이와 같이 하여 도 2에 도시하는 반도체 기판(200)을 제조할 수 있다. 또한, 금속층(110)을 적절히 패터닝함으로써, 금속층(110)을 한 쌍의 전극으로 하고, 광전도 스위치로서 기능시킬 수도 있다.
베이스 기판(102) 상에 형성된 저해체(104)에 개구(104a)를 형성하고, 그 개구(104a)의 내부에 제1 결정층(106)을 선택 에피택셜 성장법에 의해 형성함으로써, 제1 결정층(106)의 측면에 기울어진 결정면이 형성되기 쉽고, 금속층(110)과의 접촉을 얻기 쉬워진다. 이 때문에, 저해체(104)에 있어서의 개구(104a)의 내부에 제1 결정층(106)을 선택 에피택셜 성장법에 의해 형성하는 것이 바람직하다. 베이스 기판(102)이 (100)면을 주면으로 하는 Si 기판이며, 제1 결정층(106)으로서 SixGe1 -x(0≤x<1)를 형성하는 경우, 제1 결정층(106)의 기울어진 결정면으로서 (311)면이 형성된다. 이 (311)면은 적절한 경사를 갖고 있고, 상기한 금속 접촉면으로서 적합하게 이용할 수 있다.
여기서, 「금속층(110)이 제1 결정층(106)의 일부에 접한다」란, 이하의 경우를 포함한다. 도 7에 도시하는 바와 같이, 제1 결정층(106)의 상면이 저해체(104)의 표면보다 위가 되도록 형성되고, 결과적으로 제1 결정층(106)의 측면(106a)의 적어도 일부가 저해체(104) 표면보다 위에 형성되며, 제2 결정층(108)이 제1 결정층(106)의 상면(106b)에 선택 성장하는 경우, 금속층(110)이 제1 결정층(106)의 측면(106a)에 접한다. 이러한 경우는 상기한 「일부에 접하는」경우의 일례이다.
또한, 도 8에 도시하는 바와 같이, 제1 결정층(106)이 개구(104a) 내부에서 단면이 사다리꼴인 형상으로 형성되고, 제2 결정층(108)이 사다리꼴 형상의 제1 결정층(106)의 상면(106b)에 선택 성장하며, 금속층(110)이 사다리꼴 형상의 제1 결정층(106)의 바닥부에까지 컨포멀하게 형성되는 경우, 금속층(110)이 사다리꼴 형상의 제1 결정층(106)의 측면(106a)에 접한다. 이러한 경우도 상기한 「일부에 접하는」경우의 일례이다.
또한, 도 9에 도시하는 바와 같이, 제1 결정층(106)의 위에 제2 결정층(108)이 형성되고, 제2 결정층(108)의 일부를 에칭에 의해 제거하여 제1 결정층(106)의 상면의 일부(106c)를 노출한 경우, 에칭에 의해 노출된 제1 결정층(106)의 상면의 일부(106c)에 금속층(110)이 접한다. 이러한 경우도 상기한 「일부에 접하는」경우의 일례이다.
또한, 제1 결정층(106)을 어닐링하는 것이 바람직하다. 어닐링함으로써 결정품질이 양호한 제1 결정층(106)이 얻어진다. 또한, 어닐링에 의해, 제1 결정층(106)의 기울어진 결정면의 각도를 조정할 수 있고, 저해체(104)와의 사이에 간극을 형성하여, 넓은 면적에서 금속층(110)과 제1 결정층(106)을 접촉시킬 수 있다. 어닐링의 온도는, 베이스 기판(102)으로서 (100)면을 주면으로 하는 Si 기판을 이용하고, 제1 결정층(106)으로서 SixGe1 -x(0≤x<1)를 형성하는 경우, 600℃ 내지 900℃의 범위인 것이 바람직하다. 어닐링 온도가 600℃보다 낮은 경우, 결정 품질을 충분히 향상시킬 수 없고, 결정 결함이 잔존하기 때문에 바람직하지 않으며, 어닐링 온도가 900℃를 넘는 경우, 제1 결정층(106) 상면의 평탄성이 얻어지지 않게 되고, 그 위에 제2 결정층(108)을 고품질로 성장시킬 수 없게 되기 때문에 바람직하지 않다. 600℃ 이상 900℃ 이하이면 결정 품질을 향상시킬 수 있고, 그리고 양호한 각도로 기울어진 결정면을 형성할 수 있다.
또한, 절연부(202)를 형성하는 다른 방법으로서, 제2 결정층(108) 위의 금속층(110)을 2개로 나누도록 금속층(110)의 일부를 에칭(패터닝)에 의해 제거한 영역에 절연부(202)를 형성해도 좋다.
저해체(104)에 개구(104a)를 형성할 때의 에칭 공정에 있어서, 습식 에칭법을 이용할 수 있다. 습식 에칭법에 의해, 개구(104a)의 형상이 급경사가 되지 않고, 제1 결정층(106)을 저해체(104)의 위에서도 가로 방향으로 성장시킬 수 있다. 이 경우, 저해체(104)의 위에서 가로 방향으로 성장한 제1 결정층(106)의 측면에 있어서도, 금속층(110)과의 접촉을 얻을 수 있다.
또한, 제1 결정층(106), 제2 결정층(108) 및 금속층(110)을 형성한 후, 어닐링(신터링)할 수 있다. 어닐링(신터링)은 수소 분위기에서, 200℃∼500℃의 온도 범위로 행하는 것이 바람직하다. 이 어닐링(신터링)에 의해, 제2 결정층(108)과 금속층(110)의 접촉은 쇼트키 접속을 확보하면서, 제1 결정층(106)과 금속층(110)의 접촉을 오믹 접속으로 할 수 있다. 제2 결정층(108)과 금속층(110)과의 접촉을 쇼트키 접속으로 함으로써, 광전도 스위치로서의 감도가 향상하고, 제1 결정층(106)과 금속층(110)의 접촉을 오믹 접속으로 함으로써, 광전도 스위치의 포화 전류를 크게 할 수 있다. 상기한 어닐링(신터링)과 동일한 효과는, 제1 결정층(106) 및 제2 결정층(108)을 형성한 후, 금속층(110)을 형성하기 전에, 제1 결정층(106) 및 제2 결정층(108)의 표면을 수소 라디칼 분위기에 폭로함으로써도 얻어진다. 또한, 제1 결정층(106) 및 제2 결정층(108)을 형성한 후, 금속층(110)을 형성하기 전의 반도체 기판을 HCl 또는 HF에 침지함으로써도 얻어진다.
도 10은 반도체 기판(300)의 단면을 나타낸다. 반도체 기판(300)에서는, 저해체(104)가, 광전도 스위치가 위치하는 개구(104a)와는 상이한 위치에 다른 개구(104b)를 갖고, 다른 개구(104b)의 내부에 제1 결정층(106) 및 제2 결정층(108)을 갖는다. 또한, 다른 개구(104b)에 위치하는 제2 결정층(108)의 위에 형성된 다른 결정층(302)을 가지고, 다른 결정층(302)을 활성층으로 하는 능동 소자가 형성되어 있다. 또, 능동 소자는 제2 결정층(108)을 활성층으로 해도 좋다.
그리고, 광전도 스위치와 능동 소자는 저해체(104)의 위에 위치하는 배선(304)으로 서로 접속되어 있다. 배선(304)은 절연층(306)에 의해, 다른 개구(104b)에 위치하는 제1 결정층(106) 및 제2 결정층(108)으로부터 분리된다. 배선(304)은 다른 개구(104b)에 위치하는 제2 결정층(108)의 위에서도, 절연부(202)에 의해 분리되어도 좋다. 능동 소자로서, HEMT(High Electron Mobility Transistor), HBT(Heterojunction Bipolar Transistor), HFET(Hetero-Field Effect Transistor) 등을 들 수 있다.
또한, 개구(104a)에 위치하는 제1 결정층(106)과, 개구(104b)에 위치하는 제1 결정층(106)은 동일한 에피택셜 성장 공정에 의해 동시에 형성된 것일 수도 있다. 또한, 개구(104a)에 위치하는 제2 결정층(108)과, 개구(104b)에 위치하는 제2 결정층(108)은 동일한 에피택셜 성장 공정에 의해 동시에 형성된 것일 수도 있다. 제1 결정층(106) 또는 제2 결정층(108)을 동일한 에피택셜 성장 공정에 의해 동시에 형성함으로써, 광전도 스위치 및 능동 소자를 형성하는 공정을 간략화할 수 있고, 제조 비용을 저감할 수 있다.
반도체 기판(300)에 따르면, 단일의 베이스 기판(102)에, 광전도 스위치(MSM 소자)와, 트랜지스터 등의 능동 소자를 집적화할 수 있다. 예를 들면 MSM 소자로부터의 신호를 트랜지스터 등의 능동 소자로 증폭하는 등의 용도에 이용할 수 있다.
또한, 상기한 광전도 스위치(MSM 소자)의 구성은 단일의 베이스 기판(102)에 복수개 가질 수 있다. 즉, 저해체(104)가 개구(104a)를 복수개 갖고, 복수의 개구(104a)의 각각에 제1 결정층(106) 및 제2 결정층(108)을 가지며, 복수의 제1 결정층(106) 및 복수의 제2 결정층(108)의 각각에 한 쌍의 금속층(110)을 가질 수 있다. 또한, 복수의 제1 결정층(106) 및 복수의 제2 결정층(108)의 각각을 광전도층으로 하고, 복수의 한 쌍의 금속층(110)의 각각을 한 쌍의 전극으로 하는, 복수의 광전도 스위치를 가질 수 있으며, 복수의 광전도 스위치를 어레이형으로 배치할 수 있다.
또한, 도 10에 도시하는 광전도 스위치(MSM 소자)와 트랜지스터 등의 능동 소자의 구성을 단일의 베이스 기판(102)에 복수개 가질 수 있다. 즉, 저해체(104)가, 복수의 개구(104a)와, 복수의 개구(104a)와는 상이한 위치에 복수의 다른 개구(104b)를 갖고, 복수의 개구(104a)의 각각에, 제1 결정층(106) 및 제2 결정층(108)을 광전도층으로 하는 광전도 스위치가 형성되며, 복수의 다른 개구(104b)의 각각에, 제2 결정층(108) 또는 그 위에 형성된 다른 결정층을 활성층으로 하는 능동 소자가 형성되어도 좋다. 그리고, 복수의 개구(104a)에 위치하는 복수의 광전도 스위치의 각각과, 복수의 다른 개구(104b)에 위치하는 복수의 능동 소자의 각각이 저해체(104)의 위에 위치하는 복수의 배선으로 각각 서로 접속되어도 좋다.
또한, 제1 결정층(106)과 제2 결정층(108)의 사이에, 제1 결정층(106) 및 제2 결정층(108)보다 밴드갭이 큰 층을 적층할 수 있다. 이에 따라, 제2 결정층(108)만을 광전도층으로 하는 광전도 스위치로서 이용할 수 있다. 이 구성에 있어서는, 제2 결정층(108)에서 흡수된 광에 의해서 발생한 포토캐리어가 제1 결정층(106)에 유입되지 않기 때문에, 제1 결정층(106)보다 전자 캐리어의 이동도가 높고 응답성이 좋은 제2 결정층(108)을 흐르는 전류만을 검출할 수 있다. 따라서, 제1 결정층(106)과 제2 결정층(108)이 접하는 경우에 비교해서, 광전도 스위치의 응답성이 향상된다.
(실시예)
실리콘 기판의 위에 산화실리콘층을 열산화법에 의해서 형성하고, 포토리소그래피와 에칭법을 이용하여, 산화실리콘층에 30 ㎛□의 개구(1변의 길이가 30 ㎛인 정방형의 개구)를 형성했다. 이 개구에 2 ㎛의 두께의 Ge층을 에피택셜 성장법에 의해 형성했다. Ge층을 800℃과 680℃의 2단계로 어닐링하는 사이클 어닐링법으로 10 사이클 어닐링한 후, Ge층의 위에 500 ㎚의 두께의 GaAs층을 에피택셜 성장법에 의해 형성했다. 또한, 6 ㎚의 두께의 Ti층을 진공 증착법에 의해 형성했다. 그 후, AFM(원자간력 현미경) 프로브를 이용하여 Ti층을 양극 산화시키고, TiOx를 형성했다.
도 11은 양극 산화된 후의 Ti층 표면을 관찰한 SEM 사진이다. 짧은 변이 150 ㎚인 절연부(TiOx)가 형성되어 있는 것을 알 수 있다. 도 12는 TiOx에 의한 분리로 애노드 및 캐소드를 형성한 MSM 소자를 상면에서 관찰한 현미경 사진이다. 정밀하게 소자가 형성되어 있는 것을 알 수 있다.
도 13은 MSM 소자의 입사광 에너지에 대한 출력 전압의 관계를 비교예와 함께 나타낸 그래프이다. 입사광으로서 파장 780 ㎚인 광을 MSM 소자에 조사하고, 이 때의 입사광 에너지에 대한 MSM 소자의 출력 전압을 조사했다. 그 결과, 실시예의 MSM 소자에서는, 800 μW의 입사광 에너지까지 출력 전압이 포화하지 않는 것을 알 수 있었다. 제작된 MSM 소자의 단면을 주사형 전자 현미경으로 관찰한 바, 애노드 전극 및 캐소드 전극이 Ge층과 접하고, 그리고 서로 떨어져 있는 것을 확인할 수 있었다.
(비교예)
실시예에 있어서의 실리콘 기판을 GaAs 기판으로 한 점, 및 Ge층을 형성하지 않고 GaAs층을 에피택셜 성장법에 의해 형성한 점을 제외하고, 다른 것을 실시예와 동일하게 한 MSM 소자를 비교예로서 제작했다. 비교예의 MSM 소자에 관해서, 실시예 1과 동일하게 입사광 에너지와 출력 전압 간의 관계를 조사한 바, 도 13에 나타낸 바와 같이, 200 μW 이하의 입사광 에너지에서 출력 전압이 포화했다. 즉, 실시예의 MSM 소자에 있어서의 포화광 강도는 비교예의 MSM 소자에 있어서의 포화광 강도의 4배 이상인 것을 알 수 있었다.
또, 이하와 같이 실시예에 기재된 조건을 변경할 수 있다. 즉, 실시예에 있어서의 GaAs층을 In0 .48Ga0 .52P층으로 하는 점을 제외하고 실시예와 동일하게 MSM 소자를 제작할 수 있다. 얻어지는 MSM 소자에 관해서 실시예와 동일하게 입사광 에너지와 출력 전압의 관계를 조사하면, 출력 전압의 포화가 억제되어 있는 것을 알 수 있다. 혹은, 실시예에 있어서의 GaAs층을 1.55 ㎛의 파장을 흡수단으로 하는 InGaAsP로 한 점을 제외하고 실시예와 동일하게 MSM 소자를 제작할 수 있다. 얻어지는 MSM 소자에 관해서 실시예와 동일하게 입사광 에너지와 출력 전압의 관계를 조사하면, 출력 전압의 포화가 억제되어 있는 것을 알 수 있다. 혹은, 실시예에 있어서의 Ti층을 Nb층으로 한 점을 제외하고 실시예와 동일하게 MSM 소자를 제작할 수 있다. 얻어지는 MSM 소자에 관해서 실시예 1과 동일하게 입사광 에너지와 출력 전압의 관계를 조사하면, 출력 전압의 포화가 억제되어 있는 것을 알 수 있다. 혹은, 실시예에 있어서의 Ti층을 Cr층으로 한 점을 제외하고 실시예와 동일하게 MSM 소자를 제작할 수 있다. 얻어지는 MSM 소자에 관해서 실시예와 동일하게 입사광 에너지와 출력 전압의 관계를 조사하면, 출력 전압의 포화가 억제되어 있는 것을 알 수 있다.
또한, 본 명세서에 있어서, 층, 영역 또는 기판과 같은 제1 요소가 제2 요소의 위에(on) 위치한다고 하는 경우, 제1 요소가 제2 요소 상에 직접적으로 위치하는 경우에 더하여, 제1 요소 및 제2 요소의 사이에 그 밖의 요소가 개재하고, 제1 요소가 제2 요소 상에 간접적으로 위치하는 경우도 포함할 수 있다. 또한, 개구에 의해 노출되는 실리콘 결정면이란, 개구의 바닥부의 실리콘 결정면을 가리킨다.
100 : 반도체 기판 102 : 베이스 기판
102a : 실리콘 결정면 104 : 저해체
104a : 개구 104b : 다른 개구
106 : 제1 결정층 106a : 측면
106b : 상면 106c : 일부
108 : 제2 결정층 110 : 금속층
110a : 간극 200 : 반도체 기판
202 : 절연부 204 : 프로브
206 : 직류 전원 300 : 반도체 기판
302 : 결정층 304 : 배선
306 : 절연층 402 : 굴곡부

Claims (15)

  1. 표면의 전부 또는 일부가 실리콘 결정면인 베이스 기판과,
    상기 베이스 기판의 위에 위치하고, 상기 실리콘 결정면에 도달하는 개구를 가지며, 결정의 성장을 저해하는 저해체와,
    상기 개구에 의해 노출되는 상기 실리콘 결정면의 위에 위치하고, SixGe1 -x(0≤x<1)로 이루어지는 제1 결정층과,
    상기 제1 결정층의 위에 위치하고, 상기 제1 결정층보다 금제대폭이 큰 III-V족 화합물 반도체로 이루어지는 제2 결정층과,
    상기 저해체 및 상기 제2 결정층의 위에 위치하는 한 쌍의 금속층
    을 갖고,
    상기 한 쌍의 금속층의 각각의 금속층은 상기 제1 결정층 및 상기 제2 결정층과 각각 접촉하는 것인 반도체 기판.
  2. 제1항에 있어서, 상기 제2 결정층의 위에 위치하고, 상기 한 쌍의 금속층을 서로 전기적으로 분리하는 절연부를 더 가지며,
    상기 절연부는 상기 금속층을 구성하는 금속 원자의 산화물 또는 질화물로 이루어지는 것인 반도체 기판.
  3. 제2항에 있어서, 상기 절연부의 짧은 변의 길이는 1 ㎛ 이하인 것인 반도체 기판.
  4. 제1항에 있어서, 상기 금속층을 구성하는 재료는, 티탄, 니오븀, 크롬, 알루미늄, 하프늄 및 지르코늄으로 이루어지는 군에서 선택된 단일 원자로 이루어지는 금속, 또는 상기 군에서 선택된 2 이상의 원자로 이루어지는 합금인 것인 반도체 기판.
  5. 제1항에 있어서, 상기 저해체는 상기 개구를 복수개 갖고,
    복수의 상기 개구의 각각에 상기 제1 결정층 및 상기 제2 결정층을 가지며,
    복수의 상기 제1 결정층 및 상기 제2 결정층은 각각 상기 한 쌍의 금속층을 갖는 것인 반도체 기판.
  6. 제1항에 기재된 반도체 기판을 갖는 반도체 장치로서, 상기 제1 결정층 및 상기 제2 결정층을 광전도층으로 하고, 상기 한 쌍의 금속층을 한 쌍의 전극으로 하는 광전도 스위치를 갖는 반도체 장치.
  7. 제6항에 있어서, 상기 저해체는, 상기 광전도 스위치가 위치하는 상기 개구와는 상이한 위치에 다른 개구를 갖고,
    상기 다른 개구에 위치하는 상기 제1 결정층 및 상기 제2 결정층과,
    상기 다른 개구에 위치하는 상기 제2 결정층 또는 그 위에 형성된 다른 결정층을 활성층으로 하는 능동 소자를 더 갖고,
    상기 광전도 스위치와 상기 능동 소자는 상기 저해체의 위에 위치하는 배선으로 서로 접속되어 있는 것인 반도체 장치.
  8. 제5항에 기재된 반도체 기판을 갖는 반도체 장치로서, 상기 복수의 제1 결정층 및 상기 제2 결정층의 각각을 광전도층으로 하고, 복수의 상기 한 쌍의 금속층의 각각을 한 쌍의 전극으로 하는, 복수의 광전도 스위치를 가지며,
    상기 복수의 광전도 스위치는 어레이형으로 배치되어 있는 것인 반도체 장치.
  9. 제8항에 있어서, 상기 저해체는, 상기 복수의 광전도 스위치가 위치하는 상기 복수의 개구와는 상이한 위치에 복수의 다른 개구를 갖고,
    상기 복수의 다른 개구의 각각에 위치하는 복수의 상기 제1 결정층 및 상기 제2 결정층과,
    상기 복수의 다른 개구의 각각에 위치하는 상기 제2 결정층 또는 그 위에 형성된 다른 결정층을 활성층으로 하는 복수의 능동 소자를 더 갖고,
    상기 복수의 광전도 스위치의 각각과 상기 복수의 능동 소자의 각각은, 상기 저해체의 위에 위치하는 복수의 배선으로 각각 서로 접속되어 있는 것인 반도체 장치.
  10. 표면의 전부 또는 일부가 실리콘 결정면인 베이스 기판 상에 저해체를 형성하는 단계와,
    상기 저해체에, 상기 실리콘 결정면에 도달하는 개구를 형성하는 단계와,
    상기 개구에 의해 노출되는 상기 실리콘 결정면의 위에, SixGe1 -x(0≤x<1)로 이루어지는 제1 결정층을 에피택셜 성장법에 의해 형성하는 단계와,
    상기 제1 결정층의 상면(上面)에, 상기 제1 결정층보다 금제대폭이 큰 III-V족 화합물 반도체로 이루어지는 제2 결정층을 에피택셜 성장법에 의해 형성하는 단계와,
    상기 저해체 및 상기 제2 결정층의 상면에, 상기 제1 결정층의 일부에 접하여, 금속층을 형성하는 단계
    를 포함하는 반도체 기판의 제조 방법.
  11. 제10항에 있어서, 상기 제2 결정층 위의 상기 금속층에 절연부를 형성하는 단계를 더 포함하고,
    상기 절연부를 형성하는 단계는 상기 금속층의 일부를 양극 산화시키는 단계인 것인 반도체 기판의 제조 방법.
  12. 표면의 전부 또는 일부가 실리콘 결정면인 베이스 기판 상에 저해체를 형성하는 단계와,
    상기 저해체에, 상기 실리콘 결정면에 도달하는 개구를 형성하는 단계와,
    상기 개구에 의해 노출되는 상기 실리콘 결정면의 위에, SixGe1 -x(0≤x<1)로 이루어지는 제1 결정층을 에피택셜 성장법에 의해 형성하는 단계와,
    상기 제1 결정층의 상면에, 상기 제1 결정층보다 금제대폭이 큰 III-V족 화합물 반도체로 이루어지는 제2 결정층을 에피택셜 성장법에 의해 형성하는 단계와,
    상기 제1 결정층 및 상기 제2 결정층에 접하는 한 쌍의 금속층을 서로 분리하여 형성하는 단계
    를 포함하는 반도체 기판의 제조 방법.
  13. 제12항에 있어서, 서로 분리하여 형성된 상기 한 쌍의 금속층의 간극에 절연물을 매립하는 단계를 더 포함하는 반도체 기판의 제조 방법.
  14. 제10항에 있어서, 상기 금속층을 형성한 후에, 상기 제1 결정층, 상기 제2 결정층 및 상기 금속층을 포함하는 상기 반도체 기판의 전체를 어닐링하는 단계를 더 포함하는 반도체 기판의 제조 방법.
  15. 제14항에 있어서, 상기 어닐링은, 수소, 질소 및 아르곤으로 이루어지는 가스군에서 선택된 1 이상의 가스를 포함하는 분위기에서, 200℃ 내지 500℃의 범위의 온도로 실시되는 것인 반도체 기판의 제조 방법.
KR1020137022386A 2011-03-07 2012-03-05 반도체 기판, 반도체 장치 및 반도체 기판의 제조 방법 KR101874663B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-049565 2011-03-07
JP2011049565 2011-03-07
PCT/JP2012/001502 WO2012120869A1 (ja) 2011-03-07 2012-03-05 半導体基板、半導体装置および半導体基板の製造方法

Publications (2)

Publication Number Publication Date
KR20140044292A true KR20140044292A (ko) 2014-04-14
KR101874663B1 KR101874663B1 (ko) 2018-07-04

Family

ID=46797840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137022386A KR101874663B1 (ko) 2011-03-07 2012-03-05 반도체 기판, 반도체 장치 및 반도체 기판의 제조 방법

Country Status (6)

Country Link
US (1) US8901605B2 (ko)
JP (1) JP5943645B2 (ko)
KR (1) KR101874663B1 (ko)
CN (1) CN103403883B (ko)
TW (1) TWI545750B (ko)
WO (1) WO2012120869A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6811523B2 (ja) * 2015-07-30 2021-01-13 技術研究組合光電子融合基盤技術研究所 光デバイス
JP6903896B2 (ja) * 2016-01-13 2021-07-14 ソニーグループ株式会社 受光素子の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS617670A (ja) * 1984-06-22 1986-01-14 Ricoh Co Ltd 光電変換膜
JPH08148704A (ja) * 1994-11-15 1996-06-07 Advantest Corp フォトコンダクタ及びその製造方法
WO2009102280A1 (en) * 2008-02-15 2009-08-20 Agency For Science, Technology And Research Photodetector with valence-mending adsorbate region and a method of fabrication thereof

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56111270A (en) * 1980-02-06 1981-09-02 Agency Of Ind Science & Technol Manufacture of semiconductor device
JPS60210831A (ja) 1984-04-04 1985-10-23 Agency Of Ind Science & Technol 化合物半導体結晶基板の製造方法
JPH073814B2 (ja) 1984-10-16 1995-01-18 松下電器産業株式会社 半導体基板の製造方法
US4614564A (en) 1984-12-04 1986-09-30 The United States Of America As Represented By The United States Department Of Energy Process for selectively patterning epitaxial film growth on a semiconductor substrate
JPS61188927A (ja) 1985-02-15 1986-08-22 Sharp Corp 化合物半導体装置
JPH05251725A (ja) * 1992-03-05 1993-09-28 Sumitomo Electric Ind Ltd シリコン半導体受光素子とその作製方法
GB9322246D0 (en) * 1993-10-28 1993-12-15 Hitachi Europ Ltd Improved metal-semiconductor-metal photodetector
JP2705757B2 (ja) * 1995-01-23 1998-01-28 工業技術院長 受光素子
JPH08306941A (ja) * 1995-05-11 1996-11-22 Tera Tec:Kk 光導電性スイッチ
JPH11340481A (ja) 1998-05-26 1999-12-10 Nippon Telegr & Teleph Corp <Ntt> 受光素子およびその製造方法
JP2000183373A (ja) * 1998-12-11 2000-06-30 Mitsubishi Cable Ind Ltd 光導電素子
JP2006093338A (ja) * 2004-09-22 2006-04-06 Fuji Xerox Co Ltd フォトダイオード
US20080070355A1 (en) 2006-09-18 2008-03-20 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
US7928471B2 (en) * 2006-12-04 2011-04-19 The United States Of America As Represented By The Secretary Of The Navy Group III-nitride growth on silicon or silicon germanium substrates and method and devices therefor
WO2009084238A1 (ja) 2007-12-28 2009-07-09 Sumitomo Chemical Company, Limited 半導体基板、半導体基板の製造方法および電子デバイス
CN101896998B (zh) 2007-12-28 2013-03-27 住友化学株式会社 半导体基板、半导体基板的制造方法及电子器件
US20110012175A1 (en) 2007-12-28 2011-01-20 Sumitomo Chemical Company, Limited Semiconductor wafer, semiconductor wafer manufacturing method, and electronic device
JP2009177169A (ja) 2007-12-28 2009-08-06 Sumitomo Chemical Co Ltd 半導体基板および半導体基板の製造方法
CN101896999B (zh) 2007-12-28 2012-08-08 住友化学株式会社 半导体基板、半导体基板的制造方法及电子器件
TW200949908A (en) 2008-03-01 2009-12-01 Sumitomo Chemical Co Semiconductor substrate, method for manufacturing the same and electronic device
CN101946307B (zh) 2008-03-01 2012-12-19 住友化学株式会社 半导体基板、半导体基板的制造方法及电子装置
US20110180903A1 (en) 2008-10-02 2011-07-28 Sumitomo Chemical Company, Limited Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate
JP5597379B2 (ja) 2008-10-02 2014-10-01 住友化学株式会社 半導体基板、電子デバイス、および半導体基板の製造方法
US20110038675A1 (en) 2008-10-02 2011-02-17 Nippon Steel Corporation Steel pipe for reinforcing ground, method of reinforcing ground using the same, and method of reinforcing structure
KR20110065446A (ko) 2008-10-02 2011-06-15 스미또모 가가꾸 가부시키가이샤 반도체 기판, 전자 디바이스 및 반도체 기판의 제조 방법
US8686472B2 (en) 2008-10-02 2014-04-01 Sumitomo Chemical Company, Limited Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate
CN102449785A (zh) * 2009-06-05 2012-05-09 住友化学株式会社 光器件、半导体基板、光器件的制造方法、以及半导体基板的制造方法
KR101671552B1 (ko) 2009-06-05 2016-11-01 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지 센서, 반도체 기판 및 반도체 기판의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS617670A (ja) * 1984-06-22 1986-01-14 Ricoh Co Ltd 光電変換膜
JPH08148704A (ja) * 1994-11-15 1996-06-07 Advantest Corp フォトコンダクタ及びその製造方法
WO2009102280A1 (en) * 2008-02-15 2009-08-20 Agency For Science, Technology And Research Photodetector with valence-mending adsorbate region and a method of fabrication thereof

Also Published As

Publication number Publication date
TWI545750B (zh) 2016-08-11
JP5943645B2 (ja) 2016-07-05
JP2012199523A (ja) 2012-10-18
WO2012120869A1 (ja) 2012-09-13
CN103403883A (zh) 2013-11-20
CN103403883B (zh) 2016-06-08
TW201244078A (en) 2012-11-01
US8901605B2 (en) 2014-12-02
US20140008698A1 (en) 2014-01-09
KR101874663B1 (ko) 2018-07-04

Similar Documents

Publication Publication Date Title
US20210328057A1 (en) Three dimensional vertically structured electronic devices
JP6226281B2 (ja) 半導体装置およびその製造方法
EP2472585B1 (en) Tunnel field effect transistor and method for manufacturing same
JP5545713B2 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
JP5627649B2 (ja) 窒化物半導体結晶層の製造方法
US9634114B2 (en) Tunnel field-effect transistor, method for manufacturing same, and switch element
KR102059101B1 (ko) 터널 전계 효과 트랜지스터
KR101904626B1 (ko) Iii-v족 화합물 반도체 나노와이어, 전계효과 트랜지스터 및 스위치 소자
KR101922107B1 (ko) 반도체소자 및 그 제조방법
CN105684164A (zh) 红外线检测元件
CN102376874B (zh) 基于二维电子气材料的半导体磁敏型传感器及其制作方法
JP5158470B2 (ja) 窒化物半導体デバイスの作製方法
WO2007058265A1 (ja) バイポーラトランジスタ及びその製造方法
JPH11103046A (ja) 電界効果トランジスタおよびその製造方法
KR101874663B1 (ko) 반도체 기판, 반도체 장치 및 반도체 기판의 제조 방법
CN114496788A (zh) 一种p型沟道氮化镓晶体管及其制备方法
US20060260676A1 (en) Photodetector
JP2023132638A (ja) 受光素子およびその製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant