KR20140034695A - 방열용 금속박, 이의 제조방법, 상기 방열용 금속박을 포함하는 방열용 금속박 적층판 및 다층 인쇄회로기판 - Google Patents

방열용 금속박, 이의 제조방법, 상기 방열용 금속박을 포함하는 방열용 금속박 적층판 및 다층 인쇄회로기판 Download PDF

Info

Publication number
KR20140034695A
KR20140034695A KR1020130107900A KR20130107900A KR20140034695A KR 20140034695 A KR20140034695 A KR 20140034695A KR 1020130107900 A KR1020130107900 A KR 1020130107900A KR 20130107900 A KR20130107900 A KR 20130107900A KR 20140034695 A KR20140034695 A KR 20140034695A
Authority
KR
South Korea
Prior art keywords
metal foil
layer
barrier layer
metal
heat
Prior art date
Application number
KR1020130107900A
Other languages
English (en)
Inventor
문홍기
Original Assignee
주식회사 두산
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 두산 filed Critical 주식회사 두산
Priority to PCT/KR2013/008196 priority Critical patent/WO2014042413A1/ko
Publication of KR20140034695A publication Critical patent/KR20140034695A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/013—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of an iron alloy or steel, another layer being formed of a metal other than iron or aluminium
    • B32B15/015—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of an iron alloy or steel, another layer being formed of a metal other than iron or aluminium the said other metal being copper or nickel or an alloy thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 내열성 및 접착특성이 우수한 방열용 금속박, 이의 제조방법, 상기 방열용 금속박을 포함하는 방열용 금속박 적층판 및 다층 인쇄회로기판에 대한 것이다.

Description

방열용 금속박, 이의 제조방법, 상기 방열용 금속박을 포함하는 방열용 금속박 적층판 및 다층 인쇄회로기판{METAL FOIL FOR RADIATING HEAT, METHOD OF PREPARING THE SAME, AND METAL-CLAD LAMINATE FOR RADIATING HEAT AND MULTI-LAYER PRINTED CIRCUIT BOARD}
본 발명은 내열성 및 접착특성이 우수한 방열용 금속박, 이의 제조방법, 상기 방열용 금속박을 포함하는 방열용 금속박 적층판 및 다층 인쇄회로기판에 관한 것이다.
산업 발달 및 전자기술의 발달로 모든 전자기기가 얇고, 소형화, 다기능화로 발전하고 있다. 이러한 다기능화 및 고기능화와 LED의 상용화로 인하여 방열 특성이 중요하게 요구되고 있다. 인쇄회로 기판도 부품의 방열을 위하여 방열 특성을 중요하게 요구되어 수지 방열 특성을 개선하고 방열을 위하여 금속을 인쇄회로 기판 내부에 삽입하게 되었다. 특히, 가격이 싸고, 방열 특성이 좋은 금속인 알루미늄, 구리가 주로 사용된다.
이러한 금속판을 인쇄회로 기판 중간에 삽입하여 방열재로 사용하고 있는데, 현재 두꺼운 동박이 한쪽 표면에만 표면 처리되어 사용되고 있다. 이로 인해, 동박의 양면에 프리프레그(prepreg)을 접착할 경우, 동박의 미처리 표면과 프리프레그 간의 접착강도, 내열성, 내약품성이 약하여, 인쇄회로 기판의 제조시 두께가 두꺼운 동박과 수지 사이에 많은 불량이 발생하고 있다. 또한, 두께가 두꺼운 동박을 이용하여 다층 인쇄회로기판의 제조할 경우, 인쇄회로기판의 방열 성능이 향상되더라도, 각 기판의 도금층을 홀(hole)을 통해 연결하여 새로운 회로층을 형성시 동박과 회로층의 단락(short)이 발생되는 문제가 있다.
본 발명은 두께가 두껍더라도 양 표면이 절연층에 대한 접착 특성이 우수하면서 내열성, 내약품성, 방청성 등의 제반 특성이 모두 우수하여 인쇄회로기판의 신뢰성을 향상시킬 수 있는 방열용 금속박을 제공하는 것을 목적으로 한다.
또, 본 발명은 상기 방열용 금속박을 포함함으로써, 방열 특성이 우수한 금속박 적층판 및 다층 인쇄회로기판을 제공하는 것을 또 다른 목적으로 한다.
본 발명은 복수개의 홀이 형성되어 있고, 두께가 35 내지 5000 ㎛인 금속박; 및 상기 금속박의 양면과 상기 홀의 내벽 표면에 각각 형성된 표면 처리층을 포함하는 방열용 금속박을 제공한다.
상기 표면 처리층은 상기 금속박의 양면과 상기 홀의 내벽 표면 위에 각각 형성된 노듈층(nodule layer); 상기 각각의 노듈층 위에 형성되고, 니켈(Ni), 코발트(Co), 니오븀(Nb), 지르코늄(Zr), 바나듐(V), 텅스텐(W), 몰리브덴(Mo), Cu-Zn, Ni-P 및 Ni-Co로 이루어진 군에서 선택된 금속 또는 합금으로 형성된 제1 배리어층; 상기 각각의 제1 배리어층 위에 형성되고, 아연(Zn), 주석(Sn) 및 마그네슘(Mg)으로 이루어진 군에서 선택된 금속으로 형성된 제2 배리어층; 상기 각각의 내약품 배리어층 위에 형성되고, 크롬(Cr), 몰리브덴(Mo) 및 Cr-Mo로 이루어진 군에서 선택된 금속 또는 합금으로 형성된 제3 배리어층; 및 상기 각각의 제3 배리어층 위에 각각 형성되고, 실란계 커플링제로 형성된 실란층을 포함하는 것이 바람직하다.
또, 본 발명은 전술한 방열용 금속박; 상기 방열용 금속박의 양면에 각각 적층된 절연층; 및 상기 각각의 절연층 위에 형성된 금속박을 포함하는 방열용 금속박 적층판을 제공한다.
상기 방열용 금속박(a)에 대한 절연층(b)의 두께 비율(b/a)은 0.01 내지 10이고, 바람직하게는 0.1 내지 2 범위일 수 있다.
또한, 본 발명은 전술한 방열용 금속박 적층판을 포함하는 다층 인쇄회로기판을 제공한다.
그리고, 본 발명은 두께가 35 내지 5000 ㎛인 금속박에 홀을 형성하는 단계; 및 상기 금속박의 양면 및 홀의 내벽 표면을 표면 처리하여 금속박의 양면 및 홀의 내벽 표면에 각각 표면 처리층을 형성하는 단계를 포함하는 방열용 동박의 제조방법을 제공한다.
본 발명의 일례에 따르면, 상기 표면 처리층 형성 단계는 금속박의 양면 및 홀의 내벽 표면을 각각 조화 처리하여 금속박의 양면 및 홀의 내벽 표면에 각각 노듈층을 형성하는 단계; 상기 노듈층들을 니켈(Ni), 코발트(Co), 니오븀(Nb), 지르코늄(Zr), 바나듐(V), 텅스텐(W), 몰리브덴(Mo), Cu-Zn, Ni-P 및 Ni-Co로 이루어진 군에서 선택된 금속 또는 합금으로 도금하여 각각의 노듈층 위에 제1 배리어층을 형성하는 단계; 상기 제1 배리어층들을 아연(Zn), 주석(Sn) 및 마그네슘(Mg)로 이루어진 군에서 선택된 금속으로 도금하여 각각의 제1 배리어층 위에 제2 배리어층을 형성하는 단계; 상기 제2 배리어층들을 각각 크롬(Cr), 몰리브덴(Mo) 및 Cr-Mo로 이루어진 군에서 선택된 금속 또는 합금으로 도금하여 각각의 제2 배리어층 위에 제3 배리어층을 형성하는 단계; 및 상기 제3 배리어층들을 각각 실란계 커플링제로 표면 처리하여 각각의 제3 배리어층 위에 실란층을 형성하는 단계를 포함할 수 있다.
또, 본 발명의 다른 일례에 따르면, 상기 표면 처리층 형성 단계는 (i) 금속박의 일면 및 홀의 내벽 표면을 조화 처리하여 노듈층을 형성하는 단계; (ii) 상기 노듈층들을 니켈(Ni), 코발트(Co), 니오븀(Nb), 지르코늄(Zr), 바나듐(V), 텅스텐(W), 몰리브덴(Mo), Cu-Zn, Ni-P 및 Ni-Co로 이루어진 군에서 선택된 금속 또는 합금으로 도금하여 각각의 노듈층 위에 제1 배리어층을 형성하는 단계; (iii) 상기 제1 배리어층들을 아연(Zn), 주석(Sn) 및 마그네슘(Mg)로 이루어진 군에서 선택된 금속으로 도금하여 각각의 제1 배리어층 위에 제2 배리어층을 형성하는 단계; (iv) 상기 제2 배리어층들을 크롬(Cr), 몰리브덴(Mo) 및 Cr-Mo로 이루어진 군에서 선택된 금속 또는 합금으로 도금하여 각각의 제2 배리어층 위에 제3 배리어층을 형성하는 단계; (v) 상기 제3 배리어층을 실란계 커플링제로 표면 처리하여 제3 배리어층 위에 실란층을 형성하는 단계; 및 (vi) 상기 금속박의 타면에 상기 (i) 단계 내지 (v) 단계를 수행하여 금속박의 타면 위에 노듈층, 제1 배리어층, 제2 배리어층, 제3 배리어층 및 실란층을 순차적으로 형성하는 단계를 포함할 수 있다.
상기 노듈층 형성 단계 이전에, 금속박 표면의 오염물, 산화막, 또는 이들 모두를 제거하는 전처리 단계를 더 포함할 수 있다.
본 발명은 두께가 두꺼운 금속박의 양면과 금속박에 형성된 홀의 내벽 표면을 표면 처리함으로써, 절연층에 대한 접착 특성이 향상될 수 있을 뿐만 아니라, 내열성, 내약품성, 방청성 등의 제반 특성이 모두 향상될 수 있기 때문에, 다층 인쇄회로기판의 신뢰성을 향상시킬 수 있다.
또한, 본 발명에 따른 방열용 금속박 적층판을 이용하여 다층 인쇄회로기판을 제조할 경우, 각 기판의 도금층을 홀을 통해 연결하여 새로운 회로층을 형성하더라도 홀의 내벽 표면이 표면 처리되어 있어 방열용 동박과 회로층 간의 단락(short) 발생이 방지될 수 있다.
도 1은 본 발명에 따른 방열용 금속박의 단면도이다.
도 2는 본 발명에 따른 방열용 금속박 적층판의 단면도이다.
도 3은 본 발명의 일례에 따라 연속적으로 금속박을 표면 처리하는 과정을 나타낸 도면이다.
도 4는 본 발명의 다른 일례에 따라 연속적으로 금속박을 표면 처리하는 과정을 나타낸 도면이다.
도 5(a)는 압연 동박을 제조하는 모습을 나타낸 도면이고, 도 5(b)는 전해 동박을 제조하는 모습을 나타낸 도면이다.
도 6은 실시예 1에서 제조된 인쇄회로기판의 단면을 나타낸 광학현미경 사진이다.
도 7(a) 및 도 7(b)는 각각 내열성 측정 전, 후의 비교예 1의 동박 적층판 단면을 나타낸 광학현미경 사진이다.
도 8(a)는 내열성 측정 전의 실시예 1의 동박 적층판 단면을 나타낸 광학현미경 사진으로, 도 8(b)는 실시예 1의 동박 적층판 단면 일부를 확대한 사진이다.
도 9(a)는 내열성 측정 후의 실시예 1의 동박 적층판 단면을 나타낸 광학현미경 사진으로, 도 9(b)는 실시예 1의 동박 적층판 단면 일부를 확대한 사진이다.
이하, 본 발명을 상세히 설명한다.
본 발명은 방열용 금속박으로서, 두께가 35 내지 5000 ㎛인 금속박의 양면과, 상기 금속박에 형성된 복수개의 홀 내벽 표면에 각각 표면 처리층이 적층됨으로써, 일면이 표면 처리된 종래 동박과 달리, 금속박의 양면이 모두 절연층과의 접착강도가 우수하면서, 내열성, 내약품성, 방청성 등의 제반 특성이 모두 우수하여 다층 인쇄회로기판의 신뢰성을 향상시킬 수 있다. 또한, 본 발명은 상기 방열용 금속박 적층판을 이용하여 다층 인쇄회로기판을 제조함으로써, 각 기판의 도금층이 홀을 통해 연결되어 새로운 회로층이 형성되더라도 홀의 내벽 표면이 표면 처리되어 있어 방열용 금속박과 회로층 간의 단락(short) 발생이 방지될 수 있다.
<방열용 금속박 및 이의 제조방법>
도 1는 본 발명에 따른 방열용 금속박(100)의 단면도로, 상기 방열용 금속박(100)은 금속박(10) 및 표면 처리층(20)을 포함하고, 이때 상기 표면 처리층(20)은 상기 금속박(10)의 양면뿐만 아니라, 상기 금속박(10)에 형성된 복수개의 홀(11) 내벽 표면에도 적층되어 있다.
본 발명에서 사용되는 금속박(10)은 열전도성이 우수하면서 가공이 용이한 금속으로 된 것이면 특별히 제한되지 않는다. 상기 금속의 예로는 구리(Cu), 주석(Sn), 금(Au), 은(Ag), 니켈(Ni), 철(Fe), 알루미늄(Al), Cu 합금, Ni 합금, Fe 합금, Al 합금 등이 있는데, 이에 한정되지 않는다. 바람직하게는 동박일 수 있고, 이때 압연 동박 또는 전해 동박일 수 있다.
다만, 본 발명에서는 금속박을 통해서 인쇄회로기판 내 열을 외부로 확산 및 방출시키기 위해서, 상기 금속박(10)의 두께를 약 35 내지 5,000 ㎛ 범위, 바람직하게는 약 100 내지 2000 ㎛ 범위로 조절한다.
이러한 금속박(10)에는 복수개의 홀(11)이 형성되어있다. 상기 홀(11)은 다층 인쇄회로기판에서 각 기판의 도금층을 접속시켜 층간 도통을 확보하기 위한 통로로 이용될 수 있으며, 이러한 홀을 통해 각 도금층이 연결되어 새로운 회로층이 형성될 수 있다. 또한, 상기 홀은 인쇄회로기판에서 발생된 열이 외부로 방출되는 통로로 이용될 수 있으며, 이에 방열 효율이 더 향상될 수 있다.
상기 홀의 크기(직경)는 특별히 제한되지 않으나, 표면 처리층의 두께 및 도금층의 두께를 고려하여 조절하는 것이 바람직하며, 상기 금속박의 두께 이상일 경우 방열 특성이 더 향상될 수 있다.
또, 상기 홀의 비율은 특별히 제한되지 않으며, 부품 실장, 상하면 회로의 연결 정도 등과 같은 회로 설계를 고려하여 조절하는 것이 바람직하나, 금속박의 전체 면적을 기준으로 35 % 이하일 경우, 인쇄회로기판에서 발생된 열을 효과적으로 외부로 방출시켜 방열 효율을 더 향상시킬 수 있다.
또한, 홀의 형상은 원형, 사각형, 삼각형 등 어떠한 형상이든 제한되지 않는다.
다만, 본 발명에서는 전술한 금속박이 다층 인쇄회로기판의 방열재로 사용될 때 상기 금속박과 절연층(예컨대, 프리프레그(prepreg) 등) 간의 접착력을 향상시키면서, 내열성, 내약품성, 방청성 등의 제반 특성을 향상시키고, 나아가 금속박과 회로층 간의 단락(short) 발생을 방지하기 위해서, 종래 금속박과 달리, 금속박(10)의 양 표면에 표면 처리층(20)이 형성될 뿐만 아니라, 상기 금속박(10)에 형성된 복수개의 홀(11) 내부 표면에도 표면 처리층(20)이 형성된다. 이로써, 본 발명의 방열용 금속박(100)을 포함하는 다층 인쇄회로기판은 사용시 외부 충격 또는 열적 스트레스가 가해지더라도 blister의 발생에 의한 금속박과 절연층 간의 박리 문제를 최소화시킬 수 있고, 또한 방열용 금속박과 회로층 간의 단락이 방지될 수 있다. 또한, 본 발명의 방열용 금속박을 절연층과 프레스 가공시켜 적층시키더라도 방열용 금속박의 홀 주위에 delamination이 발생되지 않는다.
이러한 표면 처리층(20)은 일례로 상기 금속박의 양 표면과 상기 홀의 내벽 표면 위에 각각 순차적으로 적층된 노듈층(nodule layer)(21), 제1 배리어층(22), 제2 배리어층(23), 제3 배리어층(24), 및 실란층(25)을 포함할 수 있다.
상기 노듈층(21)은 노듈(nodule)로 이루어진 층으로서, 금속박(10)의 양 표면 위와, 상기 홀(11)의 내벽 표면 위에 각각 적층되어 있다. 이때, 상기 금속박(10)의 일면에 적층된 노듈층(이하, '제1 노듈층'), 금속박(10)의 타면에 적층된 노듈층(이하, '제2 노듈층')과, 홀의 내벽 표면에 적층된 노듈층(이하, '제3 노듈층')은 서로 동일하거나 상이한 성분으로 형성될 수 있다.
상기 노듈은 금속박의 양 표면 및 홀의 내벽 표면에 각각 분상 또는 수지상의 노듈 핵입자가 생성되고, 이러한 노듈 핵입자의 표면이 도금되어 캡슐화됨으로써, 노듈 핵입자가 성장하면서 서로 연결 및 고정되고 금속박의 표면에 강하게 부착되어 형성된다. 이러한 노듈로 된 노듈층(21)을 포함함으로써, 본 발명에 따른 방열용 금속박은 금속박 양 표면과 홀 내벽 표면의 조도가 증가되어 접착 표면적이 증가될 뿐만 아니라, 앵커 효과(anchor effect)가 발휘되어 금속박의 양면과 절연층 간, 홀의 내벽 표면과 절연층 간의 기계적 접착력이 향상될 수 있다.
상기 노듈층(21)의 성분은 금속박의 금속과 동일하거나 상이할 수 있고, 예컨대 구리(Cu), 주석(Sn), 니켈(Ni), 코발트(Co), 철(Fe), 비소(As), 이들의 합금일 수 있다.
여기서, 상기 금속박의 금속과 동일하거나 유사한 결정 구조를 갖는 금속으로 노듈층(특히, 노듈층의 노듈 핵입자)을 형성할 경우, 노듈층의 노듈 핵입자가 더 단단히 금속박의 표면에 부착되어 생성되고, 이로 인해 노듈층과 금속박 간의 접착력이 향상될 수 있으며, 또한 금속박을 에칭할 때 동일한 에칭액을 사용할 수 있어 공정 진행시 액 오염을 줄일 수 있다. 예를 들어, 금속박이 동박이고, 노듈층의 성분이 구리일 경우, 금속박과 노듈층 간의 접착력이 가장 우수하다. 또한, 금속박이 동박인 경우 노듈층을 니켈로 형성하더라도, 니켈의 결정 구조가 구리와 유사하기 때문에, 금속박과 노듈층 간의 접착력이 향상될 수 있다. 본 발명의 일례에 따르면, 구리박의 양면에 각각 구리 노듈층이 적층되어 있다.
상기 노듈층(21)의 표면 조도(Rz)는 특별히 제한되지 않으나, 금속박의 종류, 금속박과 절연층 간의 접착 강도, PCB 제조 후 단락 등의 위험성을 고려하여 1.5 내지 20 ㎛ 정도로 조절하는 것이 바람직하다.
이때, 제1 노듈층과 제2 노듈층은 표면 조도가 서로 동일하거나 상이할 수 있다. 예를 들어, 금속박(10)이 압연 금속박일 경우, 제1 노듈층과 제2 노듈층의 표면 조도는 서로 동일할 수 있고, 금속박(10)이 전해 금속박일 경우, 제1 노듈층과 제2 노듈층의 표면 조도는 서로 상이할 수 있다. 특히, 금속박(10)이 전해 금속박일 경우, 금속박 제조시 회전 드럼과 맞닿는 표면은 표면 조도가 낮아 매끈하고, 반대 표면은 무광으로서 거칠 수 있다. 따라서, 이러한 점과, 방열용 금속박과 접착되는 절연층과의 접착 특성을 고려하여 표면 조도를 조절하여 노듈층을 형성하는 것이 적절하다.
상기 표면 처리층(20)은 전술한 노듈층들(21) 위에 각각 적층된 제1 배리어층(22)을 포함한다. 상기 제1 배리어층(22)을 포함함으로써, 내열성이 향상되어 금속박과 절연층의 내열 접착강도가 향상될 수 있다.
이러한 제1 배리어층(22)의 성분은 내열성을 부여할 수 있는 것이라면 특별히 한정되지 않으나, 니켈(Ni), 코발트(Co), 니오븀(Nb), 지르코늄(Zr), 바나듐(V), 텅스텐(W), 몰리브덴(Mo), Cu-Zn, Ni-P 및 Ni-Co로 이루어진 군에서 선택된 금속 또는 합금으로 형성될 때 더 우수한 내열성을 부여할 수 있다. 이때, 제1 노듈층 위에 적층된 제1 배리어층(이하, '제1A 배리어층'), 제2 노듈층 위에 적층된 제1 배리어층(이하, '제1B 배리어층')과, 제3 노듈층 위에 적층된 제1 배리어층(이하, '제1C 배리어층')은 서로 동일하거나 상이한 성분(금속 또는 합금)으로 형성될 수 있다.
상기 제1 배리어층(22)의 전착량은 금속의 종류를 고려하여 조절하며, 약 1 mg/d㎡ 내지 9 g/d㎡일 경우, 내열성이 더 향상될 수 있고, 또한 에칭성이 향상되어 원가(가공비)가 절감될 수 있다. 이때, 제1A 배리어층, 제1B 배리어층 및 제1C 배리어층의 두께는 동일하거나 상이할 수 있다.
본 발명에 따른 표면 처리층(20)은 전술한 제1 배리어층들(22) 위에 각각 적층된 제2 배리어층(23)을 포함한다. 상기 제2 배리어층(23)은 인쇄회로기판의 제조시 금속박과 절연층의 계면이 산, 알칼리 등의 화학약품에 의해 침해되는 것을 방지할 수 있다.
상기 제2 배리어층(23)의 성분은 내약품성을 부여할 수 있는 것이라면 특별히 제한되지 않으나, 아연(Zn), 주석(Sn) 및 마그네슘(Mg)으로 이루어진 군에서 선택된 금속으로 형성될 때 더 우수한 내약품성을 부여할 수 있다. 이때, 제1A 배리어층 위에 적층된 제2 배리어층(이하, '제2A 배리어층'), 제1B 배리어층 위에 적층된 제2 배리어층(이하, '제2B 배리어층') 및 제1C 배리어층 위에 적층된 제2 배리어층(이하, '제2C 배리어층')은 서로 동일하거나 상이한 성분으로 형성될 수 있다.
상기 제2 배리어층(23)의 전착량은 금속의 종류를 고려하여 조절하며, 약 1 mg/d㎡ 내지 9 g/d㎡일 경우, 내약품성이 더 향상될 수 있고, 또한 에칭성이 향상되어 원가(가공비)가 절감될 수 있다. 이때, 제2A 배리어층과 제2B 배리어층의 두께는 동일하거나 상이할 수 있다.
상기 표면 처리층(20)은 전술한 각각의 제2 배리어층(23) 위에 각각 적층된 제3 배리어층(24)을 포함한다. 상기 제3 배리어층(24)은 금속박의 보관이나 운송시, 또는 절연층과의 적층 후 금속박의 표면이 공기, 물, 이산화탄소 등과 접촉하여 산화되는 것을 방지하고, 또는 화학적으로 녹이 발생하는 것을 방지할 수 있다.
이러한 제3 배리어층(24)의 성분은 방청성을 부여할 수 있는 것이라면 특별히 제한되지 않으나, 크롬(Cr), 몰리브덴(Mo) 및 Cr-Mo로 이루어진 군에서 선택된 금속 또는 합금으로 형성될 경우 더 우수한 방청성을 부여할 수 있다. 이때, 제2A 배리어층 위에 적층된 제3 배리어층(이하, '제3A 배리어층'), 제2B 배리어층 위에 적층된 제3 배리어층(이하, '제3B 배리어층'), 및 제2C 배리어층 위에 적층된 제3 배리어층(이하, '제3C 배리어층')은 서로 동일하거나 상이한 성분(금속 또는 합금)으로 형성될 수 있다.
상기 제3 배리어층(24)의 전착량은 금속의 종류를 고려하여 조절하며, 약 1 mg/d㎡ 내지 9 g/d㎡일 경우, 방청성이 더 향상될 수 있고, 또한 에칭성이 향상되어 원가(가공비)가 절감될 수 있다. 이때, 제3A 배리어층과 제3B 배리어층의 두께는 동일하거나 상이할 수 있다.
상기 표면 처리층(20)은 전술한 각각의 제3 배리어층(24) 위에 각각 적층된 실란층(25)을 포함한다. 상기 실란층(25)은 실란계 커플링제로 형성된 층으로서, 제3A 배리어층(15A) 위에 적층된 실란층(이하, '제1 실란층'), 제3B 배리어층 위에 적층된 실란층(이하, '제2 실란층'), 및 제3C 배리어층 위에 적층된 실란층(이하, '제3 실란층')은 서로 동일하거나 상이한 실란계 커플링제로 형성될 수 있다. 이러한 실란층(25)은 금속박 적층판의 제조시 절연층과 화학적으로 결합시켜 절연층과의 접착력을 향상시킬 수 있다.
상기 실란계 커플링제는 유기 관능기와 가수분해성기의 종류에 따라 다양한 종류가 있다. 상기 유기 관능기의 예로는 아미노기, 에폭시기, 비닐기, 이미다졸기 등이 있으며, 상기 가수분해성기의 예로는 메톡시기, 에톡시기 등이 있다.
이러한 유기 관능기 및 가수분해성기로 이루어진 실란계 커플링제의 예로는 3-아미노프로필트리에톡시실란, 3-아미노프로필트리메톡시실란, N-2-(아미노에틸)-3-아미노프로필트리에톡시실란, N-2-(아미노에틸)-3-아미노프로필메틸디메톡시실란, N-2-(아미노에틸)-3-아미노프로필트리메톡시실란, N-페닐-3-아미노프로필트리메톡시실란, N-(비닐벤질)-2-아미노에틸-3-아미노프로필 트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필 트리메톡시실란, 비스(2-히드록시에틸)-3-아미노프로필 트리에톡시실란, N-메틸아미노프로필 트리메톡시실란, N-(3-아크릴옥시-2-히드록시프로필)-3-아미노프로필 트리에톡시실란, 4-아미노부틸 트리에톡시실란, (아미노에틸 아미노메틸)페네틸 트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리스(2-에틸헥속시)실란, 6-(아미노헥실 아미노프로필)트리메톡시실란, 아미노페닐 트리메톡시실란, 3-(1-아미노프로폭시)-3,3-디메틸-1-프로페닐 트리메톡시실란, 3-아미노프로필트리스(메톡시에톡시에톡시)실란, ω-아미노운데실트리메톡시실란, 3-(2-N-벤질아미노에틸 아미노프로필)트리메톡시실란, 비스(2-히드록시에틸)-3-아미노프로필트리에톡시실란 3-글리시독시프로필트리에톡시실란, 3-글리시독시프로필메틸디에톡시실란, 3-트리시독시프로필트리메톡시실란, 3-글리시독시프로필메틸디메톡시실란, , 2-(3,4-에폭시시클로헥실)에틸트리메톡시실란, 비닐트리아세톡시실란, 비닐트리에톡시실란, 비닐트리메톡시실란 , 비닐트리이소프로폭시실란, 비닐트리클로르실란, 알릴트리메톡시실란, 디알릴디메틸실란, 3-메타크릴옥시프로필트리에톡시실란, 3-메타크릴옥시프로필메틸디에톡시실란, 3-메타크릴옥시프로필트리메톡시실란, 3-메타크릴옥시프로필메틸디메톡시실란, 3-아크릴옥시프로필트리메톡시실란, 3-메르캅토프로필트리메톡시실란, 3-메르캅토프로필트리에톡시실란, 3-메르캅토프로필메틸디메톡시실란, 3-메르캅토프로필트리메톡시실란, N-(1,3-디메틸부틸리덴)-3-아미노프로필트리에톡시실란, p-스티릴트리메톡시실란, 3-우레이드프로필트리에톡시실란, 3-클로로프로필트리메톡시실란, 3-이소시아네이트프로필트리에톡시실란 등이 있는데, 이에 한정되지 않는다.
상기와 같은 방열용 금속박은 표면 처리층의 표면 조도나 성분을 조절함으로써 표면 조도, 접착강도, 내열 접착강도, 내약품성, 방청성 등의 제반 특성이 제어될 수 있다. 상기 방열용 금속박 양면의 표면 조도(Rz)는 약 1.5 내지 20 ㎛로 조절될 수 있다. 다만, 상기 방열용 금속박 양면의 표면 조도(Rz)가 약 3 내지 20 ㎛로 조절될 경우, 상기 방열용 금속박은 180 ℃의 온도하에서 절연층(예컨대, 에폭시계 프리프레그 [㈜두산전자의 DS-7402])에 대한 접착 강도가 4.0 kgf/㎝ 이상, 바람직하게는 4.0 ~ 5 kgf/㎝의 우수한 접착력을 얻을 수 있고, 내열성도 우수하다.
한편, 본 발명의 방열용 금속박은 두께가 35 내지 5000 ㎛인 금속박에 홀을 형성하는 단계; 및 상기 금속박의 양면 및 홀의 내벽 표면을 표면 처리하여 금속박의 양면 및 홀의 내벽 표면에 각각 표면 처리층을 형성하는 단계를 포함하는 제조에 의해 제조된다.
먼저, 본 발명은 금속박(10)에 복수개의 홀(11)을 형성한다(이하, 'S100 단계').
상기 홀 형성 방법으로는 드릴이나 레이저 조사 등의 기계적 가공 방법을 이용하거나 또는 화학적 에칭 방법이 있는데, 이 중에서 레이저나 드릴 등의 기계적 가공 방법을 이용하는 것이 바람직하다. 상기 레이저는 엑시머 레이저, UV 레이저 및 탄산가스(CO2) 레이저 등을 사용할 수 있다.
한편, 본 발명은 필요에 따라 도 3에 도시된 바와 같이, 하기 S200 단계 이전에, 전처리조(900)에서 S100 단계에서 얻은 금속박의 표면에서 오염물, 산화막, 또는 이들 모두를 제거하는 전처리 단계를 더 포함할 수 있다.
상기 전처리 단계는 탈지처리, 산세처리 및 금속박 표면의 연마 처리를 선택적으로 이용할 수 있다.
상기 탈지처리는 금속박 표면에 잔류하는 압연유를 제거하는 것으로서, 당 업계에 알려진 탈지 용액을 이용하여 침척 또는 스프레이 방식으로 처리할 수 있다. 상기 탈지 용액의 예로는 수산화 나트륨(농도: 3~7g/ℓ의) 등이 있으며, 상기 침적 시간은 처리 강도에 따라 다르지만, 최소 5초 이상인 것이 바람직하다.
또, 산세처리란, 산 용액을 이용하여 금속박의 표면에 존재하는 산화막을 제거하는 것으로서, 상기 산 용액은 공정의 효율성을 위하여 제1 조화처리용액을 이용할 수 있으며, 예를 들어 황산용액(농도: 80 g/ℓ, 25 ℃), 질산용액, 염산 용액 등이 있는데, 이에 한정되지 않는다.
또한, 연마 처리는 당 업계에서 알려진 연마 방법에 의해 금속박의 표면에 존재하는 산화막을 제거하는 것이다. 상기 연마 처리 방법의 예로는 사포 연마, Brush 연마, Sand Blaster 등이 있는데, 이에 한정되지 않는다.
예를 들어, 압연 금속박(10A)의 경우, 도 5(a)에 도시된 바와 같이, 금속괴(예컨대, 동괴)(1)를 압연 롤러들(2A, 2B)로 반복적으로 압연시켜 제조되는데, 압연시 표면 형상 및 압연 작업성을 향상시키기 위해 압연유를 금속박의 표면에 분사하여 압연을 실시하기 때문에, 압연 금속박의 표면에는 압연유가 잔류할 수 있고, 또한 산화막도 존재할 수 있다. 따라서, 본 발명에서 사용되는 금속박이 압연 금속박일 경우, S200 단계를 수행하기 전에 탈지처리 및 산세처리를 수행함으로써, 압연 금속박의 오염물(예컨대, 압연유), 산화막 등을 제거할 수 있다.
또, 전해 금속박(10B)의 경우, 도 5(b)에 도시된 바와 같이, 구리 등의 금속이 용해되어 있는 전해액 처리조(3)에서 Pb, IrO3 등의 전극(4)과 Ti, SUS 등으로 이루어진 회전 드럼(5) 사이에서 전기 도금을 실시하여 제조되는데, 이러한 전해 금속박의 표면에 산화막이 존재할 수 있다. 따라서, 본 발명에서 사용되는 금속박이 전해 금속박일 경우, S200 단계를 수행하기 전에 산세처리를 수행함으로써, 전해 금속박의 산화막 등을 제거할 수 있다.
이후, 상기 S100 단계에서 얻은 금속박의 양면 및 홀의 내벽 표면을 표면 처리한다(이하, 'S200 단계'). 이를 통해 금속박의 양면 및 홀의 내벽 표면에는 각각 표면 처리층이 형성됨으로써, 절연층에 대한 방열용 금속박의 접착성뿐만 아니라, 내열성, 내약품성, 방청성 등의 제반 특성이 향상될 수 있다.
본 발명의 제1 구현예에 따르면, 상기 S200단계는 금속박의 양면 및 홀의 내벽 표면을 각각 조화 처리하여 금속박의 양면 및 홀의 내벽 표면에 각각 노듈층을 형성하는 단계; 상기 노듈층들을 니켈(Ni), 코발트(Co), 니오븀(Nb), 지르코늄(Zr), 바나듐(V), 텅스텐(W), 몰리브덴(Mo), Cu-Zn, Ni-P 및 Ni-Co로 이루어진 군에서 선택된 금속 또는 합금으로 도금하여 각각의 노듈층 위에 제1 배리어층을 형성하는 단계; 상기 제1 배리어층들을 아연(Zn), 주석(Sn) 및 마그네슘(Mg)로 이루어진 군에서 선택된 금속으로 도금하여 각각의 제1 배리어층 위에 제2 배리어층을 형성하는 단계; 상기 제2 배리어층들을 각각 크롬(Cr), 몰리브덴(Mo) 및 Cr-Mo로 이루어진 군에서 선택된 금속 또는 합금으로 도금하여 각각의 제2 배리어층 위에 제3 배리어층을 형성하는 단계; 및 상기 제3 배리어층들을 각각 실란계 커플링제로 표면 처리하여 각각의 제3 배리어층 위에 실란층을 형성하는 단계를 포함할 수 있다. 또한, 각 단계들 사이에 수세 단계를 더 포함할 수 있다.
본 발명의 제2 구현예에 따르면, S200 단계는 (i) 금속박의 일면 및 홀의 내벽 표면을 조화 처리하여 노듈층을 형성하는 단계; (ii) 상기 노듈층들을 니켈(Ni), 코발트(Co), 니오븀(Nb), 지르코늄(Zr), 바나듐(V), 텅스텐(W), 몰리브덴(Mo), Cu-Zn, Ni-P 및 Ni-Co로 이루어진 군에서 선택된 금속 또는 합금으로 도금하여 각각의 노듈층 위에 제1 배리어층을 형성하는 단계; (iii) 상기 제1 배리어층들을 아연(Zn), 주석(Sn) 및 마그네슘(Mg)로 이루어진 군에서 선택된 금속으로 도금하여 각각의 제1 배리어층 위에 제2 배리어층을 형성하는 단계; (iv) 상기 제2 배리어층들을 크롬(Cr), 몰리브덴(Mo) 및 Cr-Mo로 이루어진 군에서 선택된 금속 또는 합금으로 도금하여 각각의 제2 배리어층 위에 제3 배리어층을 형성하는 단계; (v) 상기 제3 배리어층을 실란계 커플링제로 표면 처리하여 제3 배리어층 위에 실란층을 형성하는 단계; 및 (vi) 상기 금속박의 타면에 상기 (i) 단계 내지 (v) 단계를 수행하여 금속박의 타면 위에 노듈층, 제1 배리어층, 제2 배리어층, 제3 배리어층 및 실란층을 순차적으로 형성하는 단계를 포함한다. 또한, 각 단계들 사이에 수세 단계를 더 포함할 수 있다.
이하, 본 발명에 따른 표면 처리층 형성 단계를 제1 구현예를 중심으로 설명하면, 다음과 같다. 다만, 하기 예시된 공정만으로 한정되지 않는다.
먼저, 도 3에 도시된 바와 같이, 금속박(10)의 양면 및 홀(11)의 내벽 표면을 각각 조화 처리하여 금속박(10)의 양면 및 홀(11)의 내벽 표면에 각각 노듈층(21)을 형성한다(이하, 'S210 단계').
구체적으로, 금속박의 일면에는 제1 노듈층이 형성되고, 금속박의 반대 면에는 제2 노듈층이 형성되며, 홀의 내벽 표면에는 제3 노듈층이 형성된다.
일례로, 상기 S210 단계는 구리(Cu), 주석(Sn), 니켈(Ni), 코발트(Co), 철(Fe), 비소(As) 및 이들의 합금으로 이루어진 군에서 선택된 1종 이상의 금속이 용해되어 있는 제1 조화처리 용액을 이용하여 금속박의 양면에 각각 노듈 핵입자를 생성시키는 단계(이하, 'S211 단계'); 및 상기 제1 조화처리 용액의 온도보다 높고 금속 이온 농도가 진한 제2 조화처리 용액을 이용하여 상기 노듈 핵입자를 캡슐화하여 노듈 핵입자를 성장시키는 단계(이하, 'S212 단계')를 포함한다.
상기 S211 단계는 도 3에 도시된 바와 같이 제1 조화처리조(1100)에서 제1 조화처리 용액으로 금속박의 양면을 도금하여 금속박의 양면에 노듈 핵입자를 생성한다.
상기 제1 조화처리조(1100)는 금속박의 양쪽으로 마주하는 대칭 위치에 금속박의 폭과 유사한 크기를 갖는 한 쌍의 전극이 설치되어 있되, 각각의 전극이 상기 금속박으로부터 양쪽으로 각각 이격되게 설치되어 있고, 여기에 Cu, Sn, Ni, Co, Fe, As 및 이들의 합금으로 이루어진 군에서 선택된 1종 이상의 금속이 용해되어 있는 제1 조화처리 용액이 담겨 있다. 이와 같은 형태의 제1 조화처리조(1100) 및 하기 제2 조화처리조(1200)를 이용할 경우, 한번의 처리를 통해 금속박(10)의 양면 및 홀(11)의 내벽 표면에 각각 노듈층(21)을 형성할 수 있기 때문에, 공정 효율이 향상될 수 있고, 처리 비용 및 Loss가 감소될 수 있으며, 나아가 오염물 및 폐수의 발생량도 줄일 수 있다. 다만, 이때 형성되는 제1, 제2 및 제3 노듈층의 성분은 모두 동일하다.
본 발명에서 사용되는 제1 조화처리 용액의 금속 이온 농도는 금속의 종류, 노듈층의 두께 등을 고려하여 선택하는 것이 바람직하며, 약 5 내지 15 g/ℓ일 경우, 노듈 핵입자가 원활하게 생성되어 생산성이 향상될 수 있으며, 도금시 금속박으로부터의 노듈층 박리가 방지될 수 있다.
또, 제1 조화처리 용액의 온도는 특별히 제한되지 않으나, 약 20 내지 30 ℃ 일 경우, 노듈 핵입자가 원활하게 생성되어 생산성이 향상될 수 있으며, 도금시 금속박으로부터의 노듈층 박리가 방지될 수 있다.
또한, 상기 제1 조화처리 용액에는 이종 금속을 투입하여 생성되는 노듈 핵입자의 형상을 제어할 수 있다. 예를 들어, 노듈 핵입자의 금속이 Cu일 경우, Sn, Fe, As 등의 이종 금속을 투입하여 구리로 된 노듈 핵입자의 형상을 제어할 수 있다.
이러한 제1 조화처리 용액으로 도금 처리시 전류밀도는 특별히 제한되지 않으나, 약 10 내지 100 A/d㎡ 일 경우, 금속박으로부터 생성된 노듈 핵입자의 박리 없이 노듈 핵입자가 원활하게 생성되어 생산성이 향상될 수 있다.
상기 S212 단계는 상기 S211 단계에서 생성된 노듈 핵입자를 성장시키는 단계로서, 제2 조화처리조(1200)에서 상기 제1 조화처리 용액의 온도보다 높고 금속 이온 농도가 진한 제2 조화처리 용액으로 상기 노듈 핵입자의 표면을 도금하여 캡슐화함으로써, 노듈 핵입자가 성장하면서 서로 연결 및 고정되고 금속박의 표면에 강하게 부착되어 노듈층(21)이 형성된다.
상기 제2 조화처리조(1200)는 전술한 제1 조화처리조와 마찬가지로, 한 쌍의 전극이 서로 마주하는 대칭 위치에 이격되어 설치되어 있고, 여기에 Cu, Sn, Ni, Co, Fe, As 및 이들의 합금으로 이루어진 군에서 선택된 1종 이상의 금속이 용해되어 있는 제2 조화처리 용액이 담겨 있다.
다만, 상기 제2 조화처리 용액은 S211 단계에서 생성된 노듈 핵입자를 성장시키기 위해서, 제1 조화처리 용액의 금속 이온 농도보다 진하고, 온도가 높은 것이 바람직하다.
예를 들어, 상기 제2 조화처리 용액의 금속 이온 농도는 약 40 내지 50 g/ℓ일 수 있다. 이때, 제2 조화처리 용액의 온도는 약 40 내지 50 ℃일 수 있다.
이러한 제2 조화처리 용액으로 도금 처리시 전류밀도는 특별히 제한되지 않으나, 노듈 크기 및 형상에 따라 약 20 내지 70A/d㎡ 범위로 조절하는 것이 바람직하다.
이후, 상기 S210 단계에서 형성된 각각의 노듈층(21) 위에 각각 제1 배리어층(22)을 형성한다(이하, 'S220 단계'). 구체적으로, 제1 노듈층 위에는 제1A 배리어층이 형성되고, 제2 노듈층 위에는 제1B 배리어층이 형성되며, 제3 노듈층 위에는 제1C 배리어층이 형성된다.
상기 S220 단계는 내열성 처리조(2000)에서 Ni, Co, Nb, Zr, V, W, Mo, Cu-Zn, Ni-P 및 Ni-Co로 이루어진 군에서 선택된 금속 또는 합금이 용해되어 있는 내열성 처리용액으로 노듈층들을 각각 도금한다.
상기 내열성 처리조(2000)는 전술한 제1 조화처리조와 마찬가지로, 한 쌍의 전극이 서로 마주하는 대칭 위치에 이격되어 설치되어 있고, 여기에 Ni, Co, Nb, Zr, V, W, Mo, Cu-Zn, Ni-P 및 Ni-Co로 이루어진 군에서 선택된 금속 또는 합금이 용해되어 있는 내열성 처리용액이 담겨 있다. 이와 같은 형태의 내열성 처리조를 이용할 경우, 한번의 처리를 통해 각각의 노듈층에 제1 배리어층을 형성할 수 있기 때문에, 공정 효율이 향상될 수 있고, 처리 비용 및 Loss가 감소될 수 있으며, 나아가 오염물 및 폐수의 발생량도 줄일 수 있다. 다만, 이때 형성되는 제1A 배리어층, 제1B 배리어층 및 제1C 배리어층의 성분은 동일하다.
상기 내열성 처리용액의 금속 이온 농도는 특별히 한정되지 않으나, 금속의 종류, 제1 배리어층의 두께 등을 고려하여 조절하는 것이 적절하며, 약 0.1 내지 5 g/ℓ일 경우, 노듈층 위에 금속이 균일하게 전착되고, 생산성 및 내열 특성이 더 향상될 수 있을 뿐만 아니라, 에칭성 등의 문제가 발생하지 않고, 비용이 절감될 수 있다.
또, 상기 내열성 처리용액의 온도는 특별히 한정되지 않으나, 약 30 내지 40 ℃일 경우, 균일 적착 특성, 내열 특성 및 생산성이 향상되며, 내열성 처리용액의 온도 유지를 위한 에너지 비용이 절감될 수 있다.
이러한 내열성 처리용액으로 도금 처리시 전류밀도는 특별히 제한되지 않으나, 전착량에 따라 0.1 내지 5 A/d㎡ 범위로 조절할 경우, 균일 전착 특성 및 내열성이 향상될 수 있고, 가공비가 절감될 수 있다.
이어서, 상기 S220 단계에서 형성된 각각의 제1 배리어층(22) 위에 제2 배리어층(23)을 형성한다(이하, 'S230 단계'). 구체적으로, 제1A 배리어층 위에는 제2A 배리어층이 형성되고, 제1B 배리어층 위에는 제2B 배리어층이 형성되며, 제1C 배리어층 위에는 제2C 배리어층이 형성된다.
상기 S230 단계는 내약품성 처리조(3000)에서 Zn, Sn 및 Mg로 이루어진 군에서 선택된 금속이 용해되어 있는 내약품성 처리용액으로 제1 배리어층들(22)을 각각 도금한다.
상기 내약품성 처리조(3000)는 전술한 제1 조화처리조와 마찬가지로, 한 쌍의 전극이 서로 마주하는 대칭 위치에 이격되어 설치되어 있고, 여기에 Zn, Sn 및 Mg로 이루어진 군에서 선택된 금속이 용해되어 있는 내약품성 처리용액이 담겨 있다. 이와 같은 형태의 내약품성 처리조를 이용할 경우, 한번의 처리를 통해 각각의 제1 배리어층에 제2 배리어층을 동시에 형성할 수 있기 때문에, 공정 효율이 향상될 수 있고, 처리 비용 및 Loss가 감소될 수 있으며, 나아가 오염물 및 폐수의 발생량도 줄일 수 있다. 다만, 이때 형성되는 제2A 배리어층, 제2B 배리어층 및 제2C 배리어층의 성분은 모두 동일하다.
상기 내약품성 처리용액의 금속 이온 농도는 특별히 한정되지 않으나, 제2 배리어층의 두께 등을 고려하여 선택하는 것이 적절하며, 약 1 내지 5 g/ℓ일 경우, 균일 전착 특성, 생산성 및 내약품 특성이 더 향상될 수 있을 뿐만 아니라, 에칭성 등의 문제가 발생하지 않고, 비용이 절감될 수 있다.
또, 상기 내약품성 처리용액의 온도는 특별히 한정되지 않으나, 약 30 내지 40 ℃일 경우, 균일 적착 특성, 내약품 특성 및 생산성이 향상되며, 내약품성 처리용액의 온도 유지를 위한 에너지 비용이 절감될 수 있다.
이러한 내약품성 처리용액으로 도금 처리시 전류밀도는 특별히 제한되지 않으나, 전착량에 따라 약 0.1 내지 20 A/d㎡ 범위로 조절할 경우, 균일 전착 특성 및 내약품성이 더 향상될 수 있고, 가공비가 절감될 수 있다.
이후, 상기 S230 단계에서 형성된 각각의 제2 배리어층(23) 위에 제3 배리어층(24)을 형성한다(이하, 'S240 단계'). 구체적으로, 제2A 배리어층 위에는 제3A 배리어층이 형성되고, 제2B 배리어층 위에는 제3B 배리어층이 형성되며, 제2C 배리어층 위에는 제3C 배리어층이 형성된다.
상기 S240 단계는 방청 처리조(4000)에서 Cr, Mo 및 Cr-Mo로 이루어진 군에서 선택된 금속 또는 합금이 용해되어 있는 방청 처리용액으로 제2 배리어층들을 각각 도금한다.
상기 방청 처리조(4000)도 전술한 제1 조화처리조와 마찬가지로, 한 쌍의 전극이 서로 마주하는 대칭 위치에 이격되어 설치되어 있고, 여기에 Cr, Mo 및 Cr-Mo로 이루어진 군에서 선택된 금속 또는 합금이 용해되어 있는 방청 처리용액이 담겨 있다. 이와 같은 형태의 방청 처리조를 이용할 경우, 한번의 처리를 통해 각각의 제2 배리어층에 제3 배리어층을 동시에 형성할 수 있기 때문에, 공정 효율이 향상될 수 있고, 처리 비용 및 Loss가 감소될 수 있으며, 나아가 오염물 및 폐수의 발생량도 줄일 수 있다. 다만, 이때 형성되는 제3A 배리어층, 제3B 배리어층 및 제3C 배리어층의 성분은 모두 동일하다.
상기 방청 처리용액의 금속 이온 농도는 특별히 한정되지 않으나, 금속의 종류, 제3 배리어층의 두께 등을 고려하여 선택하는 것이 적절하며, 약 0.5 내지 5 g/ℓ, 바람직하게는 1 내지 3 g/ℓ일 경우, 균일 전착 특성, 생산성 및 방청 특성이 더 향상될 수 있을 뿐만 아니라, 에칭성 등의 문제가 발생하지 않고, 비용이 절감될 수 있다.
또, 상기 방청 처리용액의 온도는 특별히 한정되지 않으나, 약 30 내지 40 ℃일 경우, 균일 전착 특성, 방청 특성 및 생산성이 향상되며, 방청 처리용액의 온도 유지를 위한 에너지 비용이 절감될 수 있다.
이러한 방청 처리용액으로 도금 처리시 전류밀도는 특별히 제한되지 않으나, 전착량에 따라 약 0.1 내지 5 A/d㎡ 범위로 조절할 경우, 균일 전착 특성 및 방청성이 더 향상될 수 있고, 가공비가 절감될 수 있다.
이어서, 상기 S240 단계에서 형성된 각각의 제3 배리어층(24) 위에 실란층(25)을 형성한다(이하, 'S250 단계'). 구체적으로, 제3A 배리어층 위에는 제1 실란층이 형성되고, 제3B 배리어층 위에는 제2 실란층이 형성되고, 제3C 배리어층 위에는 제3 실란층이 형성된다.
상기 S250 단계는 실란계 커플링제를 포함하는 실란 처리용액이 담긴 실란 처리조(5000)에 상기 S240 단계에서 얻은 금속박을 침적한다. 이로써, 제3A, 제3B 및 제3C 배리어층 위에는 각각 제1, 제2 및 제3 실란층이 형성된다.
상기 실란 처리용액에서 실란계 커플링제의 농도는 특별히 한정되지 않으나, 실란계 커플링제의 종류, 실란층의 두께를 고려하여 약 0.5 내지 5 g/ℓ, 바람직하게는 1.5 내지 3 g/ℓ로 조절할 경우, 방열용 금속박 표면에 얼룩이 생기지 않으며, 실란의 이형 작용으로 인한 접착 강도 저하가 발생되지 않아 방열용 금속박과 절연층 간의 접착력이 더 향상될 수 있다.
이러한 실란 처리용액의 온도는 특별히 제한되지 않으며, 약 20 내지 30 ℃일 경우, 실란이 원활하게 용해되어 반응성이 향상될 수 있을 뿐만 아니라, 실란들 간의 반응으로 인한 노후화가 발생하지 않기 때문에, 접착력이 더 향상될 수 있다.
이와 같은 과정을 통해 금속박의 양면 및 홀의 내벽 표면에 표면 처리층을 형성할 때, 도 3에 도시된 바와 같이 각 단계를 수행한 후 수세 처리조(6000)를 통과시켜 수세함으로써, 각 단계에서 사용되는 전해액이 혼입되지 않도록 하는 것이 바람직하다.
한편, 본 발명의 제2 구현예에 따라 금속박의 양면 및 홀의 내벽 표면에 표면 처리층을 형성하는 경우, 도 4에 도시된 바와 같이 금속박(10)의 일면 및 홀의 내벽 표면 일부에 노듈층, 제1 배리어층, 제2 배리어층, 제3 배리어층 및 실란층을 순차적으로 형성한 다음, 상기 금속박(10)의 반대 면 및 홀 내벽 표면의 나머지 부위에 노듈층, 제1 배리어층, 제2 배리어층, 제3 배리어층 및 실란층을 순차적으로 형성한다.
이때, 각 단계에 사용되는 처리조의 구조(단, 전처리조 및 실란 처리조는 제외)는 제1 구현예에서 사용된 처리조의 구조와 상이하다. 구체적으로, 조화처리조(1000A, 1100A, 1200A), 내열성 처리조(2000A), 내약품성 처리조(3000A) 및 방청 처리조(4000A)는 모두 금속박의 폭과 유사한 크기를 갖는 전극이 금속박의 한쪽 표면으로부터 이격되어 설치되어 있고, 여기에 각 처리용액이 담겨있다. 이러한 구조의 처리조를 이용할 경우, 도 4에 도시된 바와 같이, 금속박(10)의 일면 및 홀의 내벽 표면 일부에 표면 처리층(20)을 형성한 다음, 금속박의 방향(위, 아래면)을 변경하여 금속박(10)의 반대 면 및 홀 내벽 표면의 나머지 부위에 표면 처리층(20)을 형성할 수 있다. 이때, 각 처리조의 처리 용액은 제1 구현예에서 사용된 처리 용액과 같다.
또한, 전극이 금속박의 한쪽 표면으로부터 이격되어 설치되어 있는 일 처리조들(미도시됨)을 이용하여 금속박(10)의 일면 및 홀의 내벽 표면 일부에 표면 처리층(20)을 형성한 다음, 금속박의 반대쪽 표면으로부터 이격되어 설치되어 있는 것과 같이, 동일한 처리를 수행하는 각 처리조의 전극이 금속박을 중심으로 서로 대응되는 위치에 설치되어 있는 다른 처리조들(미도시됨)을 이용하여 금속박(10)의 반대 면 및 홀 내벽 표면의 나머지 부위에 표면 처리층(20)을 형성할 수 있다. 이때, 동일한 처리를 수행하는 각 처리조의 처리용액은 성분이 서로 동일하거나 상이할 수 있다. 이러한 구조의 처리조를 이용할 경우, 제1 구현예에서 사용된 처리조에 비해 공정 효율이 떨어지고, 오염물 및 폐수 발생량이 많고, 처리 비용 및 Loss가 높을 수 있으나, 금속박의 양면에 각각 상이한 성분으로 형성된 층을 용이하게 적층시킬 수 있다.
<금속박 적층판 및 다층 인쇄회로기판>
본 발명은 전술한 방열용 금속박을 포함하는 방열용 금속박 적층판을 제공한다.
본 발명의 일례에 따르면, 도 2에 도시된 바와 같이, 금속박 적층판은 상기 방열용 금속박(100); 상기 방열용 금속박의 양면에 각각 적층된 절연층(200); 및 상기 각각의 절연층 위에 형성된 금속박(300)을 포함한다.
이때, 상기 방열용 금속박(100)에 형성된 복수개의 홀(11)은 상기 절연층으로 충진된다. 이로써, 상기 방열용 금속박과 회로층 간의 단락(short) 발생이 방지될 수 있다.
이러한 금속박 적층판은 절연층에 대한 접착 특성, 방열성, 내열성, 내약품성, 굴곡성이 우수하여 다양한 분야에 사용될 수 있으며, 특히 다층 인쇄회로기판에 사용될 수 있다.
상기 절연층의 재료는 폴리이미드 수지, 에폭시 수지, 페놀 수지, BT 수지(Bismaleimide Triazine resin), 액정 폴리머(LCP) 등을 포함하는 절연수지 조성물이거나, 또는 이러한 절연수지 조성물에 섬유 기재가 함침되어 있는 복합기재일 수 있는데, 이에 한정되지 않는다.
상기 섬유 기재로는 당 업계에 공지된 것이라면 특별히 한정되지 않으며, 예를 들어 유리 섬유 등의 무기 섬유; 탄소섬유, 아라미드섬유 등의 유기 섬유가 있는데, 이에 한정되지 않는다.
또한, 상기 절연수지 조성물은 무기 충진제를 더 포함할 수 있다. 무기 충진제를 포함함으로써, 방열 특성이 더 향상될 수 있으며, 또한 절연층과 방열용 금속박 간의 열팽창 계수(coefficient of thermal expansion, CTE) 차이나 절연층과 금속박 사이의 CTE 차이를 감소시켜 절연층이 박리되는 것을 방지할 수 있다. 이러한 무기 충진제의 비제한적인 예로는 Al2O3, AlN, BN, MgO, SiC, BeO등이 있다.
상기 절연층(200)의 두께는 특별히 제한되지 않으며, 예를 들어 10 내지 500 ㎛ 범위일 수 있다. 일반적으로 절연층의 두께가 두꺼울수록 열 임피던스가 높아지고, 절연층의 두께가 얇을수록 열 임피던스가 낮아진다. 이에, 본 발명에서는 방열용 금속박(a)에 대한 절연층(b)의 두께 비율(b/a)을 0.01 내지 10 범위, 바람직하게는 0.1 내지 2 범위로 조절함으로써, 종래 방열용 금속박 적층판와 달리 낮은 제조단가로 얇고 가벼우며 컴팩트하면서 접착강도의 저하율이 낮고, 내열성 및 방열 특성이 우수한 방열용 금속박 적층판 및 인쇄회로기판을 제조할 수 있다.
본 발명에서 사용되는 금속박(300)으로는 도전성 및 연성을 띠는 금속으로 된 것이면 특별히 제한되지 않는다. 상기 금속의 예로는 Cu, Sn, Au, Ag, Ni, Fe, Al, Cu 합금, Ni 합금, Fe 합금, Al 합금 등이 있는데, 이에 제한되지 않는다. 바람직하게는 동박일 수 있으며, 이때 압연 동박 또는 전해 동박일 수 있다.
상기 금속박(300)의 두께는 특별히 한정되지 않으나, 약 5 내지 200 ㎛ 범위이고, 바람직하게는 약 9 내지 105 ㎛ 범위일 수 있다.
이와 같은 금속박 적층판은 당 업계에 공지된 다양한 방법에 의해서 제조될 수 있다. 예를 들어, 전술한 방열용 금속박의 양면에 절연수지 조성물 또는 복합 기재를 도포한 다음 열을 가하여 반경화상태의 절연층을 형성한 후, 상기 반경화 상태의 절연층 위에 고온·고압의 프레스 가공을 통해 금속박을 적층하여 제조될 수 있다.
나아가, 본 발명은 전술한 방열용 금속박을 포함하는 다층 인쇄회로기판을 제공한다(미도시됨). 이러한 다층 인쇄회로기판은 방열용 금속박과 절연층 간의 박리 없이 방열용 금속박을 통해 방열성, 내열성, 내약품성, 방청성, 수명 특성 등의 우수한 제반 특성을 가질 수 있다.
이하, 실시예 및 비교예를 통하여 본 발명을 더욱 상세히 설명한다. 다만, 하기 실시예는 본 발명을 예시하기 위한 것이며, 이들에 의하여 본 발명의 범위가 한정되는 것은 아니다.
<실시예 1>
1-1. 방열용 동박의 제조
압연 동박(두께: 400 ㎛)을 드릴 가공하여 복수개의 홀을 형성하였다. 이후, 복수개의 홀이 형성된 압연 동박을 50 ℃의 탈지 용액(50 g/ℓ의 수산화 나트륨)에 침지시켜 탈지 처리한 다음, 탈지 처리된 압연 동박을 30 ℃의 황산 용액(농도: 80 g/ℓ)에 침지시켜 산세 처리하였다. 이후, 탈지 및 산세 처리된 압연 동박의 양면 및 홀 내벽을 25 ℃의 황산구리 용액(Cu 이온 농도: 10 g/ℓ)으로 도금 처리한 다음, 45 ℃의 황산구리 용액(Cu 이온 농도: 45 g/ℓ)으로 도금 처리하여 압연 동박의 양면 및 홀의 내벽 표면에 각각 구리 노듈층을 형성하였다. 이후, 구리 노듈층들이 형성된 압연 동박을 35 ℃의 황산니켈 용액(Ni 이온 농도: 1 g/ℓ)으로 도금 처리하여 각각의 구리 노듈층에 각각 제1 배리어층을 형성한 다음, 이를 35 ℃의 황산아연 용액(Zn 이온 농도: 2 g/ℓ)으로 도금 처리하여 각각의 제1 배리어층에 각각 제2 배리어층을 형성한 후, 이를 35 ℃의 크롬산으로 도금 처리하여 각각의 제2 배리어층에 각각 제3 배리어층을 형성하고, 상온하에서 상기 제3 배리어층들에 각각 실란 커플링제(농도: 1.5 g/ℓ)를 도포하여 실란층을 형성하여 방열용 동박을 제조하였다.
1-2. 방열용 동박 적층판의 제조
실시예 1-1에서 제조된 방열용 동박(두께: 400 ㎛)의 양면에 에폭시계 프리프레그[㈜두산전자의 DS-7402, 두께: 200 ㎛, Glass 7628]를 적층시킨 후, 양측 절연층 위에 각각 동박(두께: 70 ㎛)을 적층시킨 다음, 190 ℃의 온도에서 2시간 동안 진공 프레스 가공하여 방열용 동박 적층판을 제조하였다.
1-3. 양면 인쇄회로기판의 제조
실시예 1-2에서 제조된 동박 적층판에 드릴 가공한 다음, 동도금을 실시하였다. 이후, 최외각의 동박을 소프트 에칭처리한 다음 건조하였다. 이어서, 동박 표면에 포토레지스트 필름(Dry film)을 적층한 다음 노광하고, 현상하며, 에칭한 다음, 드라이 필름을 제거하여 회로층이 형성된 양면 인쇄회로기판을 제조하였다.
상기에서 제조된 양면 인쇄회로기판의 단면을 광학현미경으로 관찰한 사진이다.
<실시예 2>
2-1. 방열용 동박의 제조
실시예 1-1에서 사용된 두께가 400 ㎛인 압연 동박 대신 두께가 2000 ㎛인 압연 동박을 사용하는 것을 제외하고는, 실시예 1-1과 동일하게 수행하여 방열용 동박을 제조하였다.
2-2. 동박 적층판 및 양면 인쇄회로기판의 제조
실시예 1에서 사용된 실시예 1-1의 방열용 동박 대신 실시예 2-1에서 제조된 방열용 동박을 사용하는 것을 제외하고는, 실시예 1과 동일하게 수행하여 동박 적층판 및 양면 인쇄회로기판을 제조하였다.
<실시예 3>
3-1. 방열용 동박의 제조
실시예 1-1에서 사용된 두께가 400 ㎛인 압연 동박 대신 두께가 1000 ㎛인 압연 동박을 사용하는 것을 제외하고는, 실시예 1-1과 동일하게 수행하여 방열용 동박을 제조하였다.
3-2. 동박 적층판 및 양면 인쇄회로기판의 제조
실시예 1에서 사용된 실시예 1-1의 방열용 동박 대신 실시예 3-1에서 제조된 방열용 동박을 사용하는 것을 제외하고는, 실시예 1과 동일하게 수행하여 동박 적층판 및 양면 인쇄회로기판을 제조하였다.
<실시예 4>
4-1. 방열용 동박의 제조
실시예 1-1에서 사용된 두께가 400 ㎛인 압연 동박 대신 두께가 210 ㎛인 압연 동박을 사용하는 것을 제외하고는, 실시예 1-1과 동일하게 수행하여 방열용 동박을 제조하였다.
3-2. 동박 적층판 및 양면 인쇄회로기판의 제조
실시예 1에서 사용된 실시예 1-1의 방열용 동박 대신 실시예 4-1에서 제조된 방열용 동박을 사용하는 것을 제외하고는, 실시예 1과 동일하게 수행하여 동박 적층판 및 양면 인쇄회로기판을 제조하였다.
<실시예 5>
5-1. 방열용 동박의 제조
실시예 1-1에서 사용된 두께가 400 ㎛인 압연 동박 대신 두께가 105 ㎛인 압연 동박을 사용하는 것을 제외하고는, 실시예 1-1과 동일하게 수행하여 방열용 동박을 제조하였다.
5-2. 동박 적층판 및 양면 인쇄회로기판의 제조
실시예 1에서 사용된 실시예 1-1의 방열용 동박 대신 실시예 5-1에서 제조된 방열용 동박을 사용하는 것을 제외하고는, 실시예 1과 동일하게 수행하여 동박 적층판 및 양면 인쇄회로기판을 제조하였다.
<실시예 6>
6-1. 방열용 동박의 제조
실시예 1-1에서 사용된 두께가 400 ㎛인 압연 동박 대신 두께가 35 ㎛인 압연 동박을 사용하는 것을 제외하고는, 실시예 1-1과 동일하게 수행하여 방열용 동박을 제조하였다.
6-2. 동박 적층판 및 양면 인쇄회로기판의 제조
실시예 1에서 사용된 실시예 1-1의 방열용 동박 대신 실시예 6-1에서 제조된 방열용 동박을 사용하는 것을 제외하고는, 실시예 1과 동일하게 수행하여 동박 적층판 및 양면 인쇄회로기판을 제조하였다.
<실시예 7>
7-1. 방열용 동박의 제조
실시예 1-1에서 사용된 두께가 400 ㎛인 압연 동박 대신 두께가 5000 ㎛인 압연 동박을 사용하는 것을 제외하고는, 실시예 1-1과 동일하게 수행하여 방열용 동박을 제조하였다.
7-2. 동박 적층판 및 양면 인쇄회로기판의 제조
실시예 1에서 사용된 실시예 1-1의 방열용 동박 대신 실시예 7-1에서 제조된 방열용 동박을 사용하는 것을 제외하고는, 실시예 1과 동일하게 수행하여 동박 적층판 및 양면 인쇄회로기판을 제조하였다.
<실시예 8>
8-1. 방열용 동박의 제조
실시예 1-1에서 사용된 두께가 400 ㎛인 압연 동박 대신 두께가 5000 ㎛인 압연 동박을 사용하는 것을 제외하고는, 실시예 1-1과 동일하게 수행하여 방열용 동박을 제조하였다.
8-2. 동박 적층판의 제조
실시예 1-2에서 사용된 실시예 1-1의 방열용 동박(두께: 400 ㎛) 대신 실시예 8-1에서 제조된 방열용 동박(두께: 5000 ㎛)을 사용하고, 두께가 200 ㎛인 에폭시계 프리프레그[㈜두산전자의 DS-7402, Glass 7628] 대신 두께가 100 ㎛인 에폭시계 프리프레그[㈜두산전자의 DS-7402, Glass 7628]를 사용하는 것을 제외하고는, 실시예 1-2와 동일하게 수행하여 방열용 동박 적층판을 제조하였다.
8-3. 양면 인쇄회로기판의 제조
실시예 1-3에서 사용된 실시예 1-2의 방열용 동박 적층판 대신 실시예 8-2의 방열용 동박 적층판을 사용하는 것을 제외하고는, 실시예 1-3과 동일하게 수행하여 양면 인쇄회로기판을 제조하였다.
< 비교예 1>
1-1. 방열용 동박의 제조
압연 동박(두께: 400 ㎛)을 드릴 가공하여 홀을 형성한 다음, 압연 동박의 양면에 에폭시계 접착제(다우케미컬사의 D.E.R.TM383와 Junkai Chemical사의 APBN 2 = 5:1 중량비율)를 5 ㎛의 두께로 코팅하고, 120 ℃의 온도로 10분 동안 건조하여 접착제가 코팅된 방열용 압연 동박을 제조하였다.
1-2. 동박 적층판 및 양면 인쇄회로기판의 제조
실시예 1에서 사용된 방열용 압연 동박 대신에 비교예 1-1에서 제조된 방열용 동박을 사용하는 것을 제외하고는, 실시예 1과 동일하게 수행하여 동박 적층판 및 양면 인쇄회로기판을 제조하였다.
<비교예 2>
2-1. 방열용 동박의 제조
압연 동박(두께: 400 ㎛)을 드릴 가공하여 홀을 형성한 다음, 압연 동박의 양면을 Sand Paper(#200)로 연마하여 조도면이 형성된 방열용 동박을 제조하였다.
2-2. 동박 적층판 및 양면 인쇄회로기판의 제조
실시예 1에서 사용된 방열용 동박 대신에 비교예 2-1에서 제조된 방열용 동박을 사용하는 것을 제외하고는, 실시예 1과 동일하게 수행하여 동박 적층판 및 양면 인쇄회로기판을 제조하였다.
<비교예 3>
3-1. 방열용 동박의 제조
압연 동박(두께: 400 ㎛)을 드릴 가공하여 홀을 형성한 다음, 압연 동박의 양면을 Sand Paper(#200)로 연마하여 압연 표면에 조도면을 형성한 후, 조도면에 에폭시계 접착제(다우케미컬사의 D.E.R.TM383와 Junkai Chemical사의 APBN 2 = 5:1 중량비율)를 5 ㎛의 두께로 코팅하고, 120 ℃의 온도로 10분 동안 건조하여 접착제가 코팅된 방열용 동박을 제조하였다.
3-2. 동박 적층판 및 양면 인쇄회로기판의 제조
실시예 1에서 사용된 방열용 동박 대신에 비교예 3-1에서 제조된 방열용 동박을 사용하는 것을 제외하고는, 실시예 1과 동일하게 수행하여 동박 적층판 및 양면 인쇄회로기판을 제조하였다.
<비교예 4>
4-1. 방열용 동박의 제조
압연 동박(두께: 400 ㎛)의 양면을 Brown Oxide로 표면 처리하여 방열용 압연 동박을 제조하였다.
4-2. 동박 적층판 및 양면 인쇄회로기판의 제조
실시예 1에서 사용된 방열용 동박 대신에 비교예 4-1에서 제조된 방열용 동박을 사용하는 것을 제외하고는, 실시예 1과 동일하게 수행하여 동박 적층판 및 양면 인쇄회로기판을 제조하였다.
<비교예 5 >
5-1. 방열용 동박의 제조
실시예 1-1에서 사용된 두께가 400 ㎛인 압연 동박 대신 두께가 18 ㎛인 압연 동박을 사용하는 것을 제외하고는, 실시예 1-1과 동일하게 수행하여 방열용 동박을 제조하였다.
5-2. 동박 적층판 및 양면 인쇄회로기판의 제조
실시예 1에서 사용된 방열용 동박 대신에 비교예 5-1에서 제조된 방열용 동박을 사용하는 것을 제외하고는, 실시예 1과 동일하게 수행하여 동박 적층판 및 양면 인쇄회로기판을 제조하였다.
<비교예 6 >
6-1. 방열용 동박의 제조
실시예 1-1에서 복수의 홀이 형성된 압연 동박 대신 홀이 형성되지 않은 압연 동박(두께: 400 ㎛)의 양면에, 실시예 1-1에 기재된 바와 같이 탈지 및 산세 처리하고, 노듈층, 제1 배리어층, 제2 배리어층, 제3 배리어층 및 실란층을 형성하였다. 이후, 상기 표면 처리층이 형성된 동박(두께: 400 ㎛)을 드릴 가공하여 복수개의 홀을 형성하여 방열용 동박을 제조하였다.
6-2. 동박 적층판 및 양면 인쇄회로기판의 제조
실시예 1에서 사용된 방열용 동박 대신에 비교예 6-1에서 제조된 방열용 동박을 사용하는 것을 제외하고는, 실시예 1과 동일하게 수행하여 동박 적층판 및 양면 인쇄회로기판을 제조하였다.
<비교예 7>
6-1. 방열용 동박의 제조
압연 동박(두께: 400 ㎛)을 드릴 가공하여 복수개의 홀을 형성하였다. 이후, 복수개의 홀이 형성된 압연 동박을 50 ℃의 탈지 용액(50 g/ℓ의 수산화 나트륨)에 침지시켜 탈지 처리한 다음, 탈지 처리된 압연 동박을 30 ℃의 황산 용액(농도: 80 g/ℓ)에 침지시켜 산세 처리하였다. 이후, 탈지 및 산세 처리된 압연 동박의 일면에만 실시예 1-1에 기재된 바와 같이, 노듈층, 제1 배리어층, 제2 배리어층, 제3 배리어층 및 실란층을 형성하여 방열용 동박을 제조하였다.
7-2. 동박 적층판 및 양면 인쇄회로기판의 제조
실시예 1에서 사용된 방열용 동박 대신에 비교예 7-1에서 제조된 방열용 동박을 사용하는 것을 제외하고는, 실시예 1과 동일하게 수행하여 동박 적층판 및 양면 인쇄회로기판을 제조하였다.
<비교예 8>
8-1. 방열용 동박 적층판의 제조
실시예 1-2에서 사용된 실시예 1-1의 방열용 동박(두께: 400 ㎛) 대신 비교예 5-1에서 제조된 방열용 동박(두께: 18 ㎛)을 사용하고, 두께가 200 ㎛인 에폭시계 프리프레그[㈜두산전자의 DS-7402, Glass 7628] 대신 두께가 400 ㎛인 에폭시계 프리프레그[㈜두산전자의 DS-7402, Glass 7628]를 사용하는 것을 제외하고는, 실시예 1-2와 동일하게 수행하여 방열용 동박 적층판을 제조하였다.
8-2. 양면 인쇄회로기판의 제조
실시예 1-3에서 사용된 실시예 1-2의 방열용 동박 적층판 대신 비교예 8-1의 방열용 동박 적층판을 사용하는 것을 제외하고는, 실시예 1-3과 동일하게 수행하여 양면 인쇄회로기판을 제조하였다.
<실험예 1>
실시예 1 내지 8, 및 비교예 1 내지 8에서 각각 표면 처리된 압연 동박 및 동박 적층판에 대하여 다음과 같은 실험을 수행하였고, 이 결과를 표 1에 나타내었다. 하기 표 1에서 두께비율은 방열용 동박(a)에 대한 절연층(b)의 두께비율(b/a)을 나타낸 것이고, Dela.은 프레스 가공 후 홀 주위에 delamination이 발생하였음을 의미하는 것이다.
1-1. 조도(Rz) 측정
접촉식 조도측정기(Mitsutoyo사)를 이용하여 방열용 금속박의 표면 처리층을 5 point 측정한 후, 최대/최소 값을 제외한 평균값을 얻었다.
* 측정 조건 *
- Cut-off: 0.8 mm
- 측정 길이: 4.0 mm
- 촉침 반경: 5 ㎛
1-2. 접착 강도 A 측정
UTM을 이용하여 방열용 동박 적층판의 절연층을 적층판의 면에 대하여 90도 방향으로 50 mm/min의 속도로 박리하여, 동박 적층판에서 절연층을 박리하는 데 소요되는 힘의 최저값을 측정하였다.
1-3. 접착 강도 B 측정
방열용 동박 적층판을 180 ℃의 온도로 1시간 동안 오븐에서 베이킹(baking)하였다. 이후, 상기 접착 강도 A의 측정 방법과 동일하게 수행하여 접착강도 B를 측정하였다.
1-4. 내열성 측정
방열용 동박 적층판을 5 ㎝ X 5 ㎝의 크기로 절단한 후, 288 ℃의 납조에 플로팅하여 동박과 절연층 사이에 blister 가 발생하는 시간(s)을 측정하였다. 이때, 내열성 측정 전, 후의 각 동박 적층판 단면을 광학현미경으로 관찰한 사진을 도 7 내지 9에 각각 나타내었다.
두께비율 표면 조도(Rz)
(㎛)		 접착 강도 A
(kgf/㎝)		 접착 강도 B
(kgf/㎝)		 접착강도 저하율(%) 내열성
(s)
비교예 1 0.5 2.8 5.22 4.14 21 57
2 0.5 10.8 4.95 2.75 44 25
3 0.5 9.5 5.83 4.41 24 75
4 0.5 3.5 3.25 2.96 9 98
5 11.1 6.2 1.68 1.58 6 169
6 0.5 - - - - Dela.
7 0.5 2.5/9.3 5.53/4.98 4.05/4.88 27/2 62
실시예 1 0.5 8.7 4.85 4.67 2.6 178
6 5.7 9.5 1.92 1.87 3.7 185
1) 표 1에서 알 수 있는 바와 같이, 실시예 1에서 제조된 방열용 동박의 경우, 표면 조도(Rz)가 약 8.7 ㎛로, 비교예 2 및 3의 방열용 동박에 비해 표면 조도가 낮았고, 비교예 1 및 4의 방열용 동박에 비해 표면 조도가 높았다. 또한, 실시예 1에서 제조된 동박 적층판은 상온에서의 접착 강도 A가 비교예 1 및 3의 동박 적층판에 비해 낮았다. 그러나, 실시예 1에서 표면 처리된 압역 동박을 이용하여 제조된 동박 적층판은 180 ℃의 온도에서 1시간 동안 베이킹한 후의 접착 강도 B가 가장 높았고, 또한 접착 강도 저하율도 가장 낮았다. 게다가, 실시예 1의 동박 적층판은 비교예 1의 동박 적층판과 달리, 288 ℃의 납조에서 가장 오랜 시간 동안 blister가 발생하지 않았다(도 7 내지 9 참조).
또한, 방열용 동박의 홀 내벽에 표면 처리층이 형성되어 있지 않은 비교예 6의 방열용 동박 적층판은 프레스 가공 후 홀 주위에 delamination이 발생하여 방열용 동박과 프리프레그가 분리되었다. 이와 달리, 방열용 동박의 홀 내벽에 표면 처리층이 형성되어 있는 실시예 1의 방열용 동박 적층판은 프레스 가공 후 홀 주위에 delamination이 발생하지 않았으며, 방열용 동박과 프리프레그가 분리되지 않았고, 방열용 동박과 프리프레그 간의 접착강도가 높았으며, 내열성도 높았다.
또, 방열용 동박의 일면에만 표면 처리층이 형성되어 있는 비교예 7의 방열용 동박 적층판은 표면 처리층이 형성되지 않는 방열용 동박 표면과 프리프레그 간의 접착강도 저하율이 27 %로 매우 높았고, 내열성도 낮았다. 반면, 실시예 1의 방열용 동박 적층판은 방열용 동박의 양면 모두 프리프레그와 접착 강도 저하율이 4 %로 매우 낮았으며, 내열성도 높았다.
아울러, 실시예 1 및 8의 방열용 동박 적층판은 비교예 5의 방열용 동박 적층판에 비해 방열용 동박에 대한 절연층의 두께비율이 작더라도 내열성이 더 높았다.
이와 같이 본 발명에 따라 양(兩) 표면 및 홀 내벽에 표면 처리층이 형성되어 있고, 두께가 35 ~ 5000 ㎛로 조절된 방열용 금속박을 이용하여 동박 적층판을 제조할 경우, 프레스 가공 후 홀 주위에 delamination이 발생하지 않았을 뿐만 아니라, 방열용 동박의 표면 조도가 높지 않더라도 열처리 후 내열성 및 절연층에 대한 접착특성이 우수하다는 것을 확인할 수 있었다.
<실험예 2>
실시예 1 내지 8, 비교예 5 및 8에서 각각 제조된 방열용 동박 적층판에 대하여 방열용 동박에 대한 절연층의 두께 비율 변화에 따른 열전도율 및 P/S(Peel Strength)를 다음과 같이 측정하였다. 측정 결과를 하기 표 2에 나타내었다.
2-1. 열전도율
ANTER사의 Quickline-10 설비를 이용하여 동박 적층판을 직경 50.8 mm의 원판형태로 시편을 제작하여 열전도율을 측정하였다.
2-2. P/S(접착강도)
UTM을 이용하여 방열용 동박 적층판의 절연층을 적층판의 면에 대하여 90도 방향으로 50 mm/min의 속도로 박리하여, 동박 적층판에서 절연층을 박리하는 데 소요되는 힘의 최저값을 측정하였다.
실시예 비교예
8 7 2 3 1 4 5 6 5 8
방열용 동박(a)의 두께(㎛) 5000 5000 2000 1000 400 210 105 35 18 18
절연층(b)의 두께(㎛) 100 200 200 200 200 200 200 200 200 400
두께비율(b/a) 0.02 0.04 0.1 0.2 0.5 1.0 1.9 5.7 11.1 22.2
무게(g) 447.2 449.4 182.4 93.4 40.0 23.1 13.7 7.5 6.0 10.4
무게비율 - 32.7 13.3 6.8 2.9 1.7 1 0.5 0.4 -
적층판의 전체 두께(㎛) 5200 5400 2400 1400 800 610 505 435 418 818
열전도율(W/mK) 10.1 5.3 2.4 1.4 0.8 0.6 0.5 0.4 0.4 0.4
P/S(Kgf/㎝) - - 11.7 6.8 4.7 4.4 4.2 1.8 1.6 1.6
실험 결과, 방열용 동박의 두께가 두꺼워질수록 방열용 동박 적층판은 열전도율이 높아졌다. 또한, 두께비율이 0.01 내지 10 범위 이내인 실시예 1 ~ 8의 방열용 동박 적층판의 경우, 두께비율이 0.01 내지 10 범위 이외(以外)인 비교예 5 및 8의 방열용 동박 적층판에 비해 열전도율뿐만 아니라, P/S가 모두 높았다. 특히, 실시예 1 ~ 5의 방열용 동박 적층판은 실시예 6 ~ 7의 방열용 동박 적층판에 비해 방열용 동박의 두께가 얇아 열전도율이 다소 낮았으나, 무게가 더 가볍고, 더 컴팩트하면서 더 플렉시블하였으며, P/S가 4.2 내지 11.7 Kgf/㎝ 정도로 높았다.
1: 금속괴, 2A, 2B: 압연 롤러들
3: 전해액 처리조, 4: 전극,
5: 회전 드럼, 10A: 압연 동박,
10B: 전해 동박, 10: 금속박
11: 홀, 20: 표면 처리층
21: 노듈층, 22: 제1 배리어층,
23: 제2 배리어층, 24: 제3 배리어층,
25: 실란층, 100: 방열용 금속박
200: 절연층, 300: 금속박,
900: 전처리조, 1000: 조화처리조,
1100: 제1 조화처리조, 1200: 제2 조화처리조,
2000: 내열성 처리조, 3000: 내약품성 처리조,
4000: 방청 처리조, 5000: 실란 처리조,
6000: 수세 처리조

Claims (11)

  1. 복수개의 홀이 형성되어 있고, 두께가 35 내지 5000 ㎛인 금속박; 및
    상기 금속박의 양면과 상기 홀의 내벽 표면에 각각 형성된 표면 처리층
    을 포함하는 방열용 금속박.
  2. 제1항에 있어서,
    상기 표면 처리층은
    상기 금속박의 양면과 상기 홀의 내벽 표면 위에 각각 형성된 노듈층(nodule layer);
    상기 각각의 노듈층 위에 형성되고, 니켈(Ni), 코발트(Co), 니오븀(Nb), 지르코늄(Zr), 바나듐(V), 텅스텐(W), 몰리브덴(Mo), Cu-Zn, Ni-P 및 Ni-Co로 이루어진 군에서 선택된 금속 또는 합금으로 형성된 제1 배리어층;
    상기 각각의 제1 배리어층 위에 형성되고, 아연(Zn), 주석(Sn) 및 마그네슘(Mg)으로 이루어진 군에서 선택된 금속으로 형성된 제2 배리어층;
    상기 각각의 내약품 배리어층 위에 형성되고, 크롬(Cr), 몰리브덴(Mo) 및 Cr-Mo로 이루어진 군에서 선택된 금속 또는 합금으로 형성된 제3 배리어층; 및
    상기 각각의 제3 배리어층 위에 각각 형성되고, 실란계 커플링제로 형성된 실란층
    을 포함하는 것이 특징인 방열용 금속박.
  3. 제1항에 있어서,
    상기 방열용 금속박 양면의 표면 조도(Rz)가 표면 처리층에 의해 3 내지 20 ㎛로 조절되어 180 ℃의 온도하에서 절연층인 에폭시계 프리프레그에 대한 접착 강도가 4 kgf/㎝ 이상인 것이 특징인 방열용 금속박.
  4. 제1항 내지 제3항 중 어느 한 항에 기재된 방열용 금속박;
    상기 방열용 금속박의 양면에 각각 적층된 절연층; 및
    상기 각각의 절연층 위에 형성된 금속박
    을 포함하는 방열용 금속박 적층판.
  5. 제4항에 있어서,
    상기 방열용 금속박에 대한 절연층의 두께 비율은 0.01 내지 10 범위인 것이 특징인 방열용 금속박 적층판.
  6. 제4항에 기재된 방열용 금속박 적층판을 포함하는 다층 인쇄회로기판.
  7. 제6항에 있어서,
    상기 방열용 금속박 적층판에서 방열용 금속박에 대한 절연층의 두께 비율은 0.01 내지 10 범위인 것이 특징인 다층 인쇄회로기판.
  8. 두께가 35 내지 5000 ㎛인 금속박에 홀을 형성하는 단계; 및
    상기 금속박의 양면 및 홀의 내벽 표면을 표면 처리하여 금속박의 양면 및 홀의 내벽 표면에 각각 표면 처리층을 형성하는 단계
    를 포함하는 방열용 동박의 제조방법.
  9. 제8항에 있어서,
    상기 표면 처리층 형성 단계는
    금속박의 양면 및 홀의 내벽 표면을 각각 조화 처리하여 금속박의 양면 및 홀의 내벽 표면에 각각 노듈층을 형성하는 단계;
    상기 노듈층들을 니켈(Ni), 코발트(Co), 니오븀(Nb), 지르코늄(Zr), 바나듐(V), 텅스텐(W), 몰리브덴(Mo), Cu-Zn, Ni-P 및 Ni-Co로 이루어진 군에서 선택된 금속 또는 합금으로 도금하여 각각의 노듈층 위에 제1 배리어층을 형성하는 단계;
    상기 제1 배리어층들을 아연(Zn), 주석(Sn) 및 마그네슘(Mg)로 이루어진 군에서 선택된 금속으로 도금하여 각각의 제1 배리어층 위에 제2 배리어층을 형성하는 단계;
    상기 제2 배리어층들을 각각 크롬(Cr), 몰리브덴(Mo) 및 Cr-Mo로 이루어진 군에서 선택된 금속 또는 합금으로 도금하여 각각의 제2 배리어층 위에 제3 배리어층을 형성하는 단계; 및
    상기 제3 배리어층들을 각각 실란계 커플링제로 표면 처리하여 각각의 제3 배리어층 위에 실란층을 형성하는 단계
    를 포함하는 방열용 금속박의 제조방법.
  10. 제8항에 있어서,
    상기 표면 처리층 형성 단계는
    (i) 금속박의 일면 및 홀의 내벽 표면을 조화 처리하여 노듈층을 형성하는 단계;
    (ii) 상기 노듈층들을 니켈(Ni), 코발트(Co), 니오븀(Nb), 지르코늄(Zr), 바나듐(V), 텅스텐(W), 몰리브덴(Mo), Cu-Zn, Ni-P 및 Ni-Co로 이루어진 군에서 선택된 금속 또는 합금으로 도금하여 각각의 노듈층 위에 제1 배리어층을 형성하는 단계;
    (iii) 상기 제1 배리어층들을 아연(Zn), 주석(Sn) 및 마그네슘(Mg)로 이루어진 군에서 선택된 금속으로 도금하여 각각의 제1 배리어층 위에 제2 배리어층을 형성하는 단계;
    (iv) 상기 제2 배리어층들을 크롬(Cr), 몰리브덴(Mo) 및 Cr-Mo로 이루어진 군에서 선택된 금속 또는 합금으로 도금하여 각각의 제2 배리어층 위에 제3 배리어층을 형성하는 단계;
    (v) 상기 제3 배리어층을 실란계 커플링제로 표면 처리하여 제3 배리어층 위에 실란층을 형성하는 단계; 및
    (vi) 상기 금속박의 타면에 상기 (i) 단계 내지 (v) 단계를 수행하여 금속박의 타면 위에 노듈층, 제1 배리어층, 제2 배리어층, 제3 배리어층 및 실란층을 순차적으로 형성하는 단계
    를 포함하는 방열용 금속박의 제조방법.
  11. 제9항 또는 제10항에 있어서,
    상기 노듈층 형성 단계 이전에, 금속박 표면의 오염물, 산화막, 또는 이들 모두를 제거하는 전처리 단계를 더 포함하는 것이 특징인 방열용 금속박의 제조방법.
KR1020130107900A 2012-09-12 2013-09-09 방열용 금속박, 이의 제조방법, 상기 방열용 금속박을 포함하는 방열용 금속박 적층판 및 다층 인쇄회로기판 KR20140034695A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2013/008196 WO2014042413A1 (ko) 2012-09-12 2013-09-11 방열용 금속박, 이의 제조방법, 상기 방열용 금속박을 포함하는 방열용 금속박 적층판 및 다층 인쇄회로기판

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120100882 2012-09-12
KR20120100882 2012-09-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020150121111A Division KR101983875B1 (ko) 2012-09-12 2015-08-27 방열용 금속박, 이의 제조방법, 상기 방열용 금속박을 포함하는 방열용 금속박 적층판 및 다층 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20140034695A true KR20140034695A (ko) 2014-03-20

Family

ID=50645057

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020130107900A KR20140034695A (ko) 2012-09-12 2013-09-09 방열용 금속박, 이의 제조방법, 상기 방열용 금속박을 포함하는 방열용 금속박 적층판 및 다층 인쇄회로기판
KR1020150121111A KR101983875B1 (ko) 2012-09-12 2015-08-27 방열용 금속박, 이의 제조방법, 상기 방열용 금속박을 포함하는 방열용 금속박 적층판 및 다층 인쇄회로기판

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020150121111A KR101983875B1 (ko) 2012-09-12 2015-08-27 방열용 금속박, 이의 제조방법, 상기 방열용 금속박을 포함하는 방열용 금속박 적층판 및 다층 인쇄회로기판

Country Status (1)

Country Link
KR (2) KR20140034695A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101425596B1 (ko) * 2014-05-07 2014-08-01 김병수 방열기판 및 그 제조방법
KR20160120887A (ko) 2015-04-09 2016-10-19 주식회사 더굿시스템 고출력 소자용 방열판재
WO2018212563A1 (ko) * 2017-05-15 2018-11-22 주식회사 아모그린텍 방열복합재

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2842037B2 (ja) * 1992-04-14 1998-12-24 日立化成工業株式会社 金属芯入り印刷配線用基板
KR100974373B1 (ko) * 2008-02-28 2010-08-05 엘에스엠트론 주식회사 인쇄회로용 동박의 표면처리 방법과 그 동박 및 도금장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101425596B1 (ko) * 2014-05-07 2014-08-01 김병수 방열기판 및 그 제조방법
KR20160120887A (ko) 2015-04-09 2016-10-19 주식회사 더굿시스템 고출력 소자용 방열판재
WO2018212563A1 (ko) * 2017-05-15 2018-11-22 주식회사 아모그린텍 방열복합재

Also Published As

Publication number Publication date
KR20150104072A (ko) 2015-09-14
KR101983875B1 (ko) 2019-06-04

Similar Documents

Publication Publication Date Title
TWI719805B (zh) 具低傳輸損耗之銅箔
KR102475944B1 (ko) 구리 방열재, 캐리어 부착 동박, 커넥터, 단자, 적층체, 실드재, 프린트 배선판, 금속 가공 부재, 전자 기기, 및, 프린트 배선판의 제조 방법
KR101851882B1 (ko) 표면 처리 동박, 캐리어가 형성된 동박, 기재, 수지 기재, 프린트 배선판, 구리 피복 적층판 및 프린트 배선판의 제조 방법
WO2017179416A1 (ja) 表面処理銅箔、キャリア付銅箔、並びにそれらを用いた銅張積層板及びプリント配線板の製造方法
KR101705969B1 (ko) 캐리어 부착 동박, 프린트 배선판, 적층체, 전자기기 및 프린트 배선판의 제조 방법
WO2015108191A1 (ja) 表面処理銅箔、キャリア付銅箔、プリント配線板、銅張積層板、積層体及びプリント配線板の製造方法
WO2019208521A1 (ja) 表面処理銅箔、銅張積層板及びプリント配線板
WO2003053680A1 (fr) Feuille de cuivre imbibee d&#39;electrolyte possedant une feuille support, son procede de fabrication, et plaques a couches utilisant la feuille de cuivre imbibee d&#39;electrolyte
WO2015012376A1 (ja) 表面処理銅箔、キャリア付銅箔、基材、樹脂基材、プリント配線板、銅張積層板及びプリント配線板の製造方法
TW201515533A (zh) 表面處理銅箔、附載體銅箔、積層板、印刷配線板、電子機器、以及印刷配線板之製造方法
WO2018211951A1 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
WO2014136785A1 (ja) キャリア付銅箔、それを用いた銅張積層板、プリント配線板、電子機器及びプリント配線板の製造方法
WO2014192895A1 (ja) 銅箔、キャリア付銅箔、銅張積層体、プリント配線板、半導体パッケージ用回路形成基板、半導体パッケージ、電子機器、樹脂基材、回路の形成方法、セミアディティブ工法、プリント配線板の製造方法
TW201942370A (zh) 粗化處理銅箔、附載體銅箔、覆銅積層板及印刷配線板
KR101983875B1 (ko) 방열용 금속박, 이의 제조방법, 상기 방열용 금속박을 포함하는 방열용 금속박 적층판 및 다층 인쇄회로기판
JP2007146258A (ja) 電解銅箔、プリント配線板および多層プリント配線板
KR20090084517A (ko) 내열성과 내약품성이 개선된 인쇄회로용 동박 및 그제조방법
JP6396967B2 (ja) キャリア付銅箔及びキャリア付き銅箔を用いた銅張積層板
TW201942422A (zh) 表面處理銅箔、覆銅層積板、及印刷配線板的製造方法
JP6821370B2 (ja) キャリア付金属箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
WO2014042413A1 (ko) 방열용 금속박, 이의 제조방법, 상기 방열용 금속박을 포함하는 방열용 금속박 적층판 및 다층 인쇄회로기판
JP6827083B2 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板
JP2017505385A (ja) 銅箔、これを含む電気部品及び電池
KR101400778B1 (ko) 레이저 가공용 동박, 이를 채용한 동부착적층판 및 상기 동박의 제조방법
CN116964252A (zh) 带载体铜箔、覆铜层叠板及印刷电路板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
A107 Divisional application of patent