KR20140017483A - 실리콘 에칭액 및 이를 이용한 트랜지스터의 제조 방법 - Google Patents

실리콘 에칭액 및 이를 이용한 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR20140017483A
KR20140017483A KR1020137006756A KR20137006756A KR20140017483A KR 20140017483 A KR20140017483 A KR 20140017483A KR 1020137006756 A KR1020137006756 A KR 1020137006756A KR 20137006756 A KR20137006756 A KR 20137006756A KR 20140017483 A KR20140017483 A KR 20140017483A
Authority
KR
South Korea
Prior art keywords
silicon
etching
general formula
dummy gate
transistor
Prior art date
Application number
KR1020137006756A
Other languages
English (en)
Other versions
KR101797162B1 (ko
Inventor
켄지 시마다
히로시 마츠나가
Original Assignee
미쯔비시 가스 케미칼 컴파니, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 filed Critical 미쯔비시 가스 케미칼 컴파니, 인코포레이티드
Publication of KR20140017483A publication Critical patent/KR20140017483A/ko
Application granted granted Critical
Publication of KR101797162B1 publication Critical patent/KR101797162B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76825—Structures for regeneration, refreshing, leakage compensation or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

본 발명은, 실리콘으로 이루어진 더미 게이트를 제거하여 하프늄, 지르코늄, 티타늄, 탄탈, 또는 텅스텐을 포함하는 금속 게이트로 교체하는 방법으로, 적어도 고유전 재료막과 상기 금속 게이트로 이루어진 적층체를 가지는 트랜지스터를 제조하는 방법에 있어서, 상기 실리콘으로 이루어진 더미 게이트의 에칭에 이용되며, 암모니아, 디아민, 및 일반식(1)로 표시되는 폴리아민으로부터 선택되는 적어도 1종인 알칼리 화합물을 0.1~40중량%, 소정의 다가 알코올, 및 환원성을 갖지 않는 당류로부터 선택되는 적어도 1종인 다가 알코올을 0.01~40중량%, 그리고 물 40~99.89중량%를 함유하는 실리콘 에칭액과, 이것을 이용한 트랜지스터의 제조 방법이다.

Description

실리콘 에칭액 및 이를 이용한 트랜지스터의 제조 방법{SILICON ETCHING FLUID AND METHOD FOR PRODUCING TRANSISTOR USING SAME}
본 발명은, 적어도 고유전 재료막과 실리콘으로 이루어진 더미 게이트가 적층되어 이루어진 더미 게이트 적층체를 가지는 구조체를 이용하고, 상기 더미 게이트를 하프늄, 지르코늄, 티타늄, 탄탈 또는 텅스텐인 금속을 포함하는 금속 게이트로 교체하는 것을 특징으로 하는 트랜지스터의 제조 방법에 있어서, 상기 실리콘으로 이루어진 더미 게이트의 에칭에 이용되며, 상기 실리콘으로 이루어진 더미 게이트를 선택적으로 에칭하는 에칭액 및 이것을 이용한 트랜지스터의 제조 방법에 관한 것이다.
지금까지 반도체는 트랜지스터의 게이트 길이, 게이트 두께를 축소시키는 이른바 미세화를 통해, 성능, 비용, 소비전력을 향상시켜 왔다. 그러나, 오늘날 요구되는 미세화를 달성하고자 한다면, 산화 실리콘을 이용하는 종래의 게이트 절연막에서는 게이트 두께가 너무 얇아져서, 터널 전류에 기인한 누설(leak) 전류가 증대하여, 소비전력이 커진다. 이에 더하여 최근, 반도체 소자가 사용되는 기기에, 휴대전화 및 노트형 퍼스널컴퓨터, 휴대형 음악 플레이어 등 소지하고 다니면서 사용하는 것이 많아졌다. 이 경우, 전력은 충전지로부터 공급되는 경우가 많으므로, 장시간 사용을 목표로 하여 반도체 소자에는 저소비 전력이 요구되고 있다. 이에, 대기(待機) 중인 누설 전류를 감소시킬 목적으로, 트랜지스터를 구성하는 절연재료와 게이트 전극의 조합으로서, 종래부터 이용되고 있는 산화 실리콘과 다결정 실리콘 대신에 고유전 재료와 금속 게이트를 이용하는 기술이 고안되었다(비특허문헌 1).
상기 고유전 재료와 금속 게이트의 제조 방법으로는 다양한 방법이 제안되었으며, 방법 중 하나로서, 고유전 재료와 다결정 실리콘의 조합으로 트랜지스터 형상을 제작한 다음에, 다결정 실리콘을 제거하여 금속 게이트로 교체하는, 게이트 라스트(gate-last)라 불리는 방법이 있다(비특허문헌 1). 도 1에 고유전 재료를 이용한 반도체 소자에 있어서의 다결정 실리콘 제거 전의 트랜지스터의 일부를 단면 모식도로 나타내었다. 다결정 실리콘을 웨트 에칭하는 경우에는, 최근, 파티클을 억제하기 위해 1매씩 실리콘 웨이퍼를 세정하는 매엽 세정 장치를 이용하는 경우가 많다. 그러므로, 다결정 실리콘의 단위시간당 에칭량(이후, 에칭률이라 함)이 작으면, 에칭에 필요한 시간이 길어져, 장치 1대당 제조량이 감소된다. 따라서, 이 다결정 실리콘을 제거하는 공정에서 고유전 재료, 금속, 사이드월 및 층간 절연막을 부식시키지 않고 단시간으로 다결정 실리콘을 에칭하는 기술이 필요해진다.
다결정 실리콘을 에칭하는 방법으로서 드라이 에칭이 알려져 있다(특허문헌 1). 그러나, 드라이 에칭은 다결정 실리콘뿐만 아니라 사이드월이나 층간 절연막까지도 에칭해 버린다. 따라서, 사이드월과 층간 절연막 위에 포토레지스트 등의 보호막을 마련할 필요가 있다. 보호막을 마련하면 제조 공정이 복잡해져, 수율의 저하, 제조비용의 증대를 초래한다. 또한, 포토레지스트를 제거하기 위해 행해지는 에싱처리는, 층간 절연막을 변질시키기 때문에, 트랜지스터의 성능 저하가 우려된다. 또한, 통상, 미소한 실리콘 잔여물을 방지할 목적으로 에칭률로부터 계산되는 에칭 처리에 필요한 시간보다 긴 시간 에칭하는 오버 에칭이 행해진다. 드라이 에칭은 오버 에칭시에 실리콘의 에칭 후에 노출된 고유전 재료를 에칭하거나, 변질시키기 때문에, 트랜지스터의 성능이 저하되는 경우가 있다.
실리콘을 웨트 에칭법으로 에칭하는 세정액으로서 여러 가지 알칼리성 세정액이 알려져 있다(비특허문헌 2). 그러나, 이 세정액은 실리콘의 에칭률이 작기 때문에, 에칭에 필요한 시간이 길어져, 장치 1대당 제조량이 감소된다.
높은 실리콘의 에칭 속도를 얻는 기술로서, 무기 알칼리 화합물 및 하이드록실아민류를 함유하는 에칭 조성물이 제안되어 있다(특허문헌 2). 그러나, 무기 알칼리에 포함되는 알칼리금속이온은 트랜지스터의 성능을 크게 열화시키기 때문에, 사용할 수 없다.
높은 실리콘의 에칭 속도를 얻는 기술로서, 유기 알칼리 화합물 및 하이드록실아민류, 차아인산염류, 환원당류, 아스코르브산, 글리옥실산 및 벤즈카테킨(Brenzcatechin) 그리고 이들의 유도체로부터 선택되는 적어도 1종으로 이루어진 환원성 화합물을 함유하는 에칭 조성물이 제안되어 있다(특허문헌 3, 및 비교예 3을 참조).
또한, 알루미늄의 에칭을 억제하여, 접착필름의 접착력을 약화시키는 박리액으로서 알칼리성 용액에 방식제로서 당알코올을 포함하는 박리액이 제안되어 있다(특허문헌 4). 그러나, 특허문헌 4는 접착필름의 접착력을 약화시키는 능력을 저해하지 않는다는 관점에서 알루미늄의 에칭을 방지하는 알칼리성 박리액을 제안하고 있으며, 상기 알칼리성 박리액의 다결정 실리콘의 에칭능력에 대해서 언급되어 있지 않다. 따라서, 특허문헌 4는 큰 다결정 실리콘의 에칭률을 얻는 것을 목적으로 하는 본 발명과는 상이한 기술이다. 게다가, 특허문헌 4에서 사용할 수 있는 박리액은, 알칼리성을 나타내는 용액이라면 특별히 한정되지 않는다고 개시되어 있다. 그러나, 다결정 실리콘의 에칭에 사용할 수 있는 알칼리성을 나타내는 화합물은 한정된다. 즉, 특허문헌 4를 바탕으로 본 발명에 적합한 화합물을 쉽게 유추해 낼 수는 없다(비교예 4를 참조).
그런데, 금속 게이트의 재료로는, 상기 알루미늄 이외에, 지르코늄, 티타늄, 탄탈 또는 텅스텐 등이 채용되고 있다. 그러나, 이들 재료에 적합한 에칭액은, 좀처럼 보이지 않는 상황이다. 이에, 실리콘으로 이루어진 더미 게이트를 제거하여 하프늄, 지르코늄, 티타늄, 탄탈 또는 텅스텐을 포함하는 금속 게이트로 교체하는 방법으로, 적어도 고유전 재료막과 상기 금속 게이트로 이루어진 적층체를 가지는 트랜지스터를 제조하는 방법에서, 상기 더미 게이트를 선택적으로 제거하는 에칭액, 그리고 상기 트랜지스터의 제조 방법이 크게 요구되고 있다.
미국특허 제7316949호 명세서 일본특허공개 2006-351813호 공보 일본특허 제3994992호 일본특허공개 2005-229053호 공보
응용물리 76, 9, 2007, p.1006 마이크로 머신/MEMS 기술대전 2003, p.111
본 발명은, 실리콘으로 이루어진 더미 게이트를 제거하여 하프늄, 지르코늄, 티타늄, 탄탈 또는 텅스텐을 포함하는 금속 게이트로 교체하는 방법으로, 적어도 고유전 재료막과 상기 금속 게이트로 이루어진 적층체를 가지는 트랜지스터를 제조하는 방법에 있어서, 상기 실리콘으로 이루어진 더미 게이트의 에칭에 이용되며, 상기 실리콘으로 이루어진 더미 게이트를 선택적으로 에칭하는 에칭액, 및 이것을 이용한 트랜지스터의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 상기 목적을 달성하기 위해 예의 연구를 거듭한 결과, 실리콘으로 이루어진 더미 게이트의 에칭에 대하여 특정 실리콘 에칭액을 이용함으로써, 그 목적을 달성할 수 있다는 것을 발견하였다. 본 발명은, 이러한 지견에 기초하여 완성한 것이다. 즉, 본 발명의 요지는 다음과 같다.
1. 기판 상에, 적어도 고유전 재료막과 실리콘으로 이루어진 더미 게이트가 적층되어 이루어진 더미 게이트 적층체, 상기 적층체의 측면을 덮도록 마련되는 사이드월, 및 상기 사이드월을 덮도록 마련되는 층간 절연막을 가지는 구조체를 이용하고, 상기 더미 게이트를 하프늄, 지르코늄, 티타늄, 탄탈, 또는 텅스텐을 포함하는 금속 게이트로 교체하는 것을 특징으로 하는 트랜지스터의 제조 방법에 있어서, 상기 실리콘으로 이루어진 더미 게이트의 에칭에 이용되며, 암모니아, 디아민, 및 일반식(1)로 표시되는 폴리아민으로부터 선택되는 적어도 1종인 알칼리 화합물을 0.1~40중량%, 일반식(2)로 표시되는 다가 알코올, 일반식(3)으로 표시되는 다가 알코올, 일반식(4)로 표시되는 환상 다가 알코올, 및 환원성을 갖지 않는 당류로부터 선택되는 적어도 1종인 다가 알코올을 0.01~40중량%, 그리고 물 40~99.89중량%를 함유하는 실리콘 에칭액.
H2N-(CH2CH2NH)k-H …(1)
(k는 2~5의 정수이다.)
H-(CH(OH))l-R …(2)
(l는 2~6의 정수, R은 수소 또는 알킬기이다.)
C-((CH2)mOH) 4 …(3)
(m은 1 또는 2이다.)
(CH(OH))n …(4)
(n은 3~8의 정수이다.)
2. 디아민 및 일반식(1)로 표시되는 폴리아민이, 에틸렌디아민, 1,2-프로판디아민, 1,3-프로판디아민, 디에틸렌트리아민 및 트리에틸렌테트라민으로부터 선택되는 적어도 1종인 상기 1에 기재된 실리콘 에칭액.
3. 일반식(2)~(4)로 표시되는 다가 알코올이, 에틸렌글리콜, 글리세린, meso-에리스리톨, 자일리톨, 솔비톨, 프로필렌글리콜, 펜타에리스리톨 및 이노시톨로부터 선택되는 적어도 1종인 상기 1에 기재된 실리콘 에칭액.
4. 환원성을 갖지 않는 당류가, 수크로오스, 트레할로오스 또는 라피노오스인 상기 1에 기재된 실리콘 에칭액.
5. 고유전 재료막을 형성하는 고유전 재료가, HfO2, HfSiO, HfSiON, HfLaO, HfLaON, HfTiSiON, HfAlSiON, HfZrO 또는 Al2O3인 상기 1에 기재된 실리콘 에칭액.
6. 기판 상에, 적어도 고유전 재료막과 실리콘으로 이루어진 더미 게이트가 적층되어 이루어진 더미 게이트 적층체, 상기 적층체의 측면을 덮도록 마련되는 사이드월, 및 상기 사이드월을 덮도록 마련되는 층간 절연막을 가지는 구조체를 이용하고, 이하의 공정(I)을 가지면서, 상기 더미 게이트를 하프늄, 지르코늄, 티타늄, 탄탈, 또는 텅스텐을 포함하는 금속 게이트로 교체하는 것을 특징으로 하는 트랜지스터의 제조 방법.
공정(I) 실리콘을, 암모니아, 디아민, 및 일반식(1)로 표시되는 폴리아민으로부터 선택되는 적어도 1종인 알칼리 화합물을 0.1~40중량%, 일반식(2)로 표시되는 다가 알코올, 일반식(3)으로 표시되는 다가 알코올, 일반식(4)로 표시되는 환상 다가 알코올, 및 환원성을 갖지 않는 당류로부터 선택되는 적어도 1종인 다가 알코올을 0.01~40중량%, 그리고 물 40~99.89중량%를 함유하는 실리콘 에칭액을 이용하여 에칭하는 공정
H2N-(CH2CH2NH)k-H …(1)
(k는 2~5의 정수이다.)
H-(CH(OH))l-R …(2)
(l는 2~6의 정수, R은 수소 또는 알킬기이다.)
C-((CH2)mOH) 4 …(3)
(m은 1 또는 2이다.)
(CH(OH))n …(4)
(n은 3~8의 정수이다.)
7. 디아민 및 일반식(1)로 표시되는 폴리아민이, 에틸렌디아민, 1,2-프로판디아민, 1,3-프로판디아민, 디에틸렌트리아민 및 트리에틸렌테트라민으로부터 선택되는 적어도 1종인 상기 6에 기재된 트랜지스터의 제조 방법.
8. 일반식(2)~(4)로 표시되는 다가 알코올이, 에틸렌글리콜, 글리세린, meso-에리스리톨, 자일리톨, 솔비톨, 프로필렌글리콜, 펜타에리스리톨 및 이노시톨로부터 선택되는 적어도 1종인 상기 6에 기재된 트랜지스터의 제조 방법.
9. 환원성을 갖지 않는 당류가, 수크로오스, 트레할로오스 또는 라피노오스인 상기 6에 기재된 트랜지스터의 제조 방법.
10. 고유전 재료막을 형성하는 고유전 재료가, HfO2, HfSiO, HfSiON, HfLaO, HfLaON, HfTiSiON, HfAlSiON, HfZrO 또는 Al2O3인 상기 6에 기재된 트랜지스터의 제조 방법.
본 발명에 따르면, 실리콘으로 이루어진 더미 게이트를 제거하여 하프늄, 지르코늄, 티타늄, 탄탈 또는 텅스텐을 포함하는 금속 게이트로 교체하는 방법으로, 적어도 고유전 재료막과 상기 금속 게이트로 이루어진 적층체를 가지는 트랜지스터를 제조하는 방법에 있어서, 실리콘을 선택적으로 제거할 수 있게 되므로, 고정도(高精度), 고품질의 트랜지스터를 수율 좋게 제조할 수 있다.
도 1은, 실리콘 제거 전의 고유전 재료를 이용한 트랜지스터의 단면도이다.
[실리콘 에칭액]
본 발명의 실리콘 에칭액은, 기판 상에, 적어도 고유전 재료막과 실리콘으로 이루어진 더미 게이트가 적층되어 이루어진 더미 게이트 적층체, 상기 적층체의 측면을 덮도록 마련되는 사이드월, 및 상기 사이드월을 덮도록 마련되는 층간 절연막을 가지는 구조체를 이용하고, 상기 더미 게이트를 하프늄, 지르코늄, 티타늄, 탄탈, 또는 텅스텐을 포함하는 금속 게이트로 교체하는 것을 특징으로 하는 트랜지스터의 제조 방법에 있어서, 상기 실리콘으로 이루어진 더미 게이트의 에칭에 이용되는 것으로서, 암모니아, 디아민, 및 일반식(1)로 표시되는 폴리아민으로부터 선택되는 적어도 1종인 알칼리 화합물을 0.1~40중량%, 일반식(2)로 표시되는 다가 알코올, 일반식(3)으로 표시되는 다가 알코올, 일반식(4)로 표시되는 환상 다가 알코올, 및 환원성을 갖지 않는 당류로부터 선택되는 적어도 1종인 다가 알코올을 0.01~40중량%, 그리고 물 40~99.89중량%를 함유하는 액이다.
H2N-(CH2CH2NH)k-H …(1)
(k는 2~5의 정수이다.)
H-(CH(OH))l-R …(2)
(l는 2~6의 정수, R은 수소 또는 알킬기이다.)
C-((CH2)mOH) 4 …(3)
(m은 1 또는 2이다.)
(CH(OH))n …(4)
(n은 3~8의 정수이다.)
본 발명에서 이용되는 알칼리 화합물은, 실리콘을 에칭하는 것으로, 암모니아, 디아민, 및 일반식(1)로 표시되는 폴리아민으로부터 선택되는 적어도 1종의 화합물이다. 디아민으로는, 에틸렌디아민, 1,2-프로판디아민, 1,3-프로판디아민 등을 바람직하게 들 수 있고, 일반식(1)로 표시되는 폴리아민으로는, 디에틸렌트리아민 및 트리에틸렌테트라민 등을 바람직하게 들 수 있다.
에칭액 중의 알칼리 화합물의 농도는, 통상 0.1~40중량%이고, 바람직하게는 0.2~40중량%로, 보다 바람직하게는 0.3~30중량%이다. 알칼리 화합물 농도가 0.1중량% 미만이거나 40중량%를 넘으면, 유효한 에칭률을 얻을 수 없다.
본 발명에서 이용되는 다가 알코올은, 일반식(2)로 표시되는 다가 알코올, 일반식(3)으로 표시되는 다가 알코올, 일반식(4)로 표시되는 환상 다가 알코올 및 환원성을 갖지 않는 당류로부터 선택되는 적어도 1종이다.
일반식(2)로 표시되는 다가 알코올의 구체예로는, 에틸렌글리콜, 글리세린, meso-에리스리톨, 자일리톨, 솔비톨, 프로필렌글리콜 등을 바람직하게 들 수 있고, 일반식(3)으로 표시되는 다가 알코올로는 펜타에리스리톨을 바람직하게 들 수 있고, 일반식(4)로 표시되는 환상 다가 알코올로는 이노시톨을 바람직하게 들 수 있다. 또한, 환원성을 갖지 않는 당류의 구체예는, 수크로오스, 트레할로오스 및 라피노오스이다. 이들 다가 알코올은 단독 또는 2종 이상을 조합하여 배합할 수 있다.
에칭액 중의 다가 알코올의 농도는 통상 0.001~50중량%로, 바람직하게는 0.005~40중량%이고, 더욱 바람직하게는 0.01~40중량%이다. 다가 알코올의 농도가 0.001중량% 미만인 경우, 실리콘 에칭률이 충분히 커지지 않는다. 다가 알코올의 농도가 50중량%를 초과한 경우, 실리콘의 에칭률이 작아진다.
본 발명의 실리콘 에칭액에는, 원하는 바에 따라 본 발명의 목적을 손상시키지 않는 범위에서 종래부터 에칭액에 사용되고 있는, 계면활성제나 방식제와 같은 첨가제를 배합할 수도 있다.
≪구조체≫
본 발명의 실리콘 에칭액은, 기판 상에, 고유전 재료막, 및 실리콘으로 이루어진 더미 게이트를 포함하는 더미 게이트 적층체, 상기 적층체의 측면을 덮도록 마련되는 사이드월, 및 상기 사이드월을 덮도록 마련되는 층간 절연막을 가지는 구조체의, 실리콘으로 이루어진 더미 게이트의 에칭에 이용된다. 여기서, 도 1에, 본 발명의 에칭액에 의해 에칭하는 더미 게이트를 가지는 구조체의 단면도를 나타낸다. 도 1에 나타낸 구조체는, 기판(9) 상에, 고유전 재료막(3)과 실리콘으로 이루어진 더미 게이트(1)가 적층되어 이루어진 더미 게이트 적층체, 상기 적층체의 측면을 덮도록 마련되는 사이드월(4), 및 상기 사이드월(4)을 덮도록 마련되는 층간 절연막(5)을 가지는 구조체다. 또한, 더미 게이트(1)의 재료로 이용되는 다결정 실리콘 등의 실리콘 재료는, 트랜지스터의 제조 과정에서 공기와 접촉하기 때문에, 그 표면이 자연산화되어, 실리콘 자연산화막(6)이 형성되는 경우가 있으므로, 도 1에 실리콘 자연산화막(6)을 나타내었다.
도 1에 나타낸 바와 같이, 구조체는, 이미 더미 게이트(1)가 하프늄, 지르코늄, 티타늄, 탄탈, 또는 텅스텐을 포함하는 금속 게이트(2)로 교체된 개소가 있을 수도 있다. 또한, 도 1에는 이온 주입 등의 방법에 의해 형성할 수 있는 소스/드레인(8), 아이솔레이션(7)이 도시되어 있으나, 통상 고유전 재료막(3)은, 소스/드레인(8) 사이를 덮도록, 기판(9)의 표면 상에 마련된다.
도 1에 나타낸 바와 같이, 구조체는, 사전에 더미 게이트(1)가 금속 게이트(2)로 교체된 개소가 있을 수도 있다. 여기서, 금속 게이트(2)는, 하프늄, 지르코늄, 티타늄, 탄탈, 또는 텅스텐을 포함하는 금속 게이트를 말하는데, 상기 금속 게이트가 100%의 하프늄, 지르코늄, 티타늄, 탄탈, 또는 텅스텐에 의해 형성되어 있지 않아도 되고, 본 발명의 효과를 유효적으로 얻는 관점으로부터는, 이들 금속의 함유량이 50% 이상인 것이 바람직하다. 또한, 모든 더미 게이트를 이들 금속의 금속 게이트로 교체해도 되고, 그 일부를 교체하는 것이어도 된다. 본 발명에서는, 트랜지스터의 일부의 부위에 이들 금속이 이용되고 있으면, 그 부위를 에칭하는 일 없이, 더미 게이트를 형성하는 실리콘을 선택적으로 에칭한다는 본 발명의 효과를 얻을 수 있기 때문이다.
또한, 도 1에는 이온 주입 등의 방법에 의해 형성할 수 있는 소스/드레인(8), 아이솔레이션(7)이 도시되어 있으나, 통상 고유전 재료막(2)는, 소스/드레인(8) 사이를 덮도록, 기판(9)의 표면 상에 마련된다.
본 발명의 에칭액을 이용할 수 있는 구조체에 있어서, 기판(7)에 이용되는 기판재료로는, 실리콘, 비정질 실리콘, 폴리실리콘, 유리 등을 바람직하게 들 수 있고, 배선재료로는, 구리, 텅스텐, 티타늄-텅스텐, 알루미늄, 알루미늄 합금, 크롬, 크롬 합금 등의 배선재료가 이용되고 있어도 된다.
또한, 층간 절연막(4)에 이용되는 재료로는, 고밀도 플라즈마 화학기상법에 의한 산화 실리콘막(HDP), 테트라에톡시실란(TEOS), Boron Phosphor Silicate Glass(BPSG) 등이 바람직하게 사용되고, 사이드월(3)에 이용되는 재료로는, 질화 실리콘(SiN) 등이 바람직하게 사용되고, 고유전 재료로는, HfO2, Al2O3, 혹은 이들에 규소원자 및/또는 질소원자 및/또는 La, Ti, Zr 등의 금속을 포함하는 재료가 바람직하게 사용된다. 층간 절연막(4), 사이드월(3), 고유전 재료막(2)에 사용되는 재료는, 이것으로 한정되는 것은 아니다.
도 1로부터 알 수 있는 바와 같이, 본 발명의 실리콘 에칭액은, 실리콘으로 이루어진 더미 게이트(1)를 에칭할 때에는, 우선 상기 구조체의 금속 게이트(2), 층간 절연막(5) 및 사이드월(4)에 접하게 된다. 그리고, 상기 더미 게이트(1)의 에칭을 진행하는 경우, 상기 더미 게이트(1)의 아래부터 고유전 재료막(3)이 노출되기 때문에, 상기 고유전 재료막(3)에 접하게 된다. 이와 같은 상황 하에, 본 발명의 실리콘 에칭액은, 금속 게이트(2), 층간 절연막(5), 사이드월(4), 그리고 고유전 재료막(3)을 에칭하지 않고, 실리콘으로 이루어진 더미 게이트(1)를 선택적으로 에칭하는 특성을 가지므로, 트랜지스터의 각 부위의 손상을 방지하여, 고정도, 고품질의 트랜지스터를 수율 좋게 제조하는 것이 가능하다.
≪더미 게이트의 에칭≫
본 발명의 실리콘 에칭액의 사용 온도, 즉, 더미 게이트의 에칭시의 온도는, 통상 20~80℃ 정도의 범위이고, 바람직하게는 20~70℃이고, 보다 바람직하게는 20~60℃로, 에칭의 조건이나 사용되는 기판의 재료에 따라 적당히 선택하면 된다.
본 발명의 실리콘 에칭액에 의한 처리 시간, 즉, 더미 게이트의 에칭시간은, 통상 0.1~10분 정도의 범위이고, 바람직하게는 0.2~8분이고, 보다 바람직하게는 0.3~5분으로, 에칭의 조건이나 사용되는 기판의 재료에 따라 적당히 선택하면 된다.
[트랜지스터의 제조 방법]
본 발명의 트랜지스터의 제조 방법은, 기판 상에, 적어도 고유전 재료막과 실리콘으로 이루어진 더미 게이트가 적층되어 이루어진 더미 게이트 적층체, 상기 적층체의 측면을 덮도록 마련되는 사이드월, 및 상기 사이드월을 덮도록 마련되는 층간 절연막을 가지는 구조체를 이용하고, 상기 더미 게이트를, 암모니아, 디아민, 및 일반식(1)로 표시되는 폴리아민으로부터 선택되는 적어도 1종인 알칼리 화합물을 0.1~40중량%, 일반식(2)로 표시되는 다가 알코올, 일반식(3)으로 표시되는 다가 알코올, 일반식(4)로 표시되는 환상 다가 알코올, 및 환원성을 갖지 않는 당류로부터 선택되는 적어도 1종인 다가 알코올을 0.01~40중량%, 그리고 물 40~99.89중량%를 함유하는 실리콘 에칭액을 이용하여 에칭하는 공정(I)을 가지면서, 상기 더미 게이트를 하프늄, 지르코늄, 티타늄, 탄탈, 또는 텅스텐을 포함하는 금속 게이트로 교체하는 것을 특징으로 하는 것이다.
H2N-(CH2CH2NH)k-H …(1)
(k는 2~5의 정수이다.)
H-(CH(OH))l-R …(2)
(l는 2~6의 정수, R은 수소 또는 알킬기이다.)
C-((CH2)mOH) 4 …(3)
(m은 1 또는 2이다.)
(CH(OH))n …(4)
(n은 3~8의 정수이다.)
본 발명의 트랜지스터의 제조 방법에서, 구조체, 공정(I)에서 사용한 에칭액은, 상기한 바와 같다. 또한, 본 발명의 에칭액을 이용했을 때의 사용 온도, 처리 시간도 상기한 바와 같다.
본 발명의 에칭액을 이용한 에칭 공정(I)에서는, 필요에 따라 초음파를 병용할 수 있다. 또한, 본 발명의 제조 방법에 의해, 기판 상의 에칭 잔사를 제거한 후의 린스액으로는, 알코올과 같은 유기용제를 사용할 필요는 없으며, 물로 린스하는 것만으로도 충분하다.
≪기타 공정≫
본 발명의 트랜지스터의 제조 방법은, 상기한 본 발명의 에칭액을 이용한 에칭 공정(I)을 갖는다면 특별한 제한 없이, 본 발명의 바람직한 트랜지스터의 제조 방법의 일 태양으로는, 공정(A) 기판 상에 고유전 재료막을 형성하는 공정, 공정(B) 상기 고유전 재료막 상에 다결정 실리콘으로 이루어진 더미 게이트를 형성하며, 고유전 재료막 및 더미 게이트를 포함하는 적층체를 형성하는 공정, 공정(C) 상기 적층체의 측면을 덮도록 사이드월을 형성하는 공정, 공정(D) 상기 사이드월을 덮도록 층간 절연막을 형성하는 공정, 공정(E) 실리콘 자연산화막의 에칭 공정, 공정(I) 상기한 본 발명의 에칭액을 이용한 더미 게이트의 에칭 공정, 및 공정(F) 상기 고유전 재료막 상에 금속 게이트를 형성하며, 고유전 재료막 및 금속 게이트를 포함하는 적층체를 형성하는 공정을 순서대로 가지는 제조 방법을 들 수 있다. 상기 공정(A)~(F)에 대하여는, 특별한 제한 없이, 트랜지스터의 제조 방법의 각 공정에서 일반적으로 채용되는 방법에 준하면 된다.
<실리콘 자연산화막의 에칭(공정(E))>
도 1에 나타낸 바와 같이, 실리콘으로 이루어진 더미 게이트(1)는, 트랜지스터의 제조 과정에서 공기와 접촉하기 때문에, 그 표면이 자연산화되어, 실리콘 자연산화막이 형성되는 경우가 있다. 이에, 본 발명의 제조 방법에서는, 본 발명의 에칭액을 이용한 더미 게이트(1)를 에칭하는 공정(공정(I))을 행하기 전에, 실리콘 자연산화막(6)을 미리 에칭하는 것이 바람직하다. 이와 같은 공정을 가짐으로써, 본 발명의 에칭액을 이용한 더미 게이트의 에칭 공정을 효율적으로 행할 수 있게 되므로, 고정도, 고품질의 트랜지스터를 수율 좋게 제조할 수 있게 된다.
본 공정(E)에서 실리콘 자연산화막의 에칭에는, 종래 관용되는, 예를 들면 플루오르화수소산 등의 플루오르 화합물을 포함하는 에칭액 등을 이용할 수 있다. 또한, 본 공정(E)에서는, 구조체의 금속 게이트(2), 층간 절연막(5), 및 사이드월(4)에 닿기 때문에, 이들 부위를 손상시키지 않도록, 즉, 실리콘 자연산화막을 선택적으로 에칭하는 성능을 가지는 에칭액을 이용하는 것이 바람직하다. 그러한 에칭액으로는, 0.01~8중량%의 플루오르 화합물, 20~90중량%의 수용성 유기용매, 및 물을 함유하는 에칭액을 이용하는 것이 바람직하다.
플루오르 화합물의 바람직한 구체예는, 플루오르화수소산, 플루오르화암모늄, 산성 플루오르화암모늄이다. 보다 바람직하게는 플루오르화암모늄, 산성 플루오르화암모늄이다. 본 발명에 있어서, 이들 플루오르 화합물은, 단독 또는 2종 이상을 조합하여 배합할 수 있다.
수용성 유기용매로는, 바람직하게는 에탄올, 2-프로판올, 에틸렌글리콜, 디에틸렌글리콜 등의 알코올류; 디에틸렌글리콜모노메틸에테르, 디에틸렌글리콜모노부틸에테르, 디프로필렌글리콜모노메틸에테르, 디프로필렌글리콜모노프로필에테르 등의 글리콜에테르류; N,N-디메틸포름아미드, N,N-디메틸아세트아미드, N-메틸-2-피롤리돈 등의 아미드류; 디메틸설폭사이드 등을 바람직하게 들 수 있다. 이들 수용성 유기용매는, 단독으로 이용할 수도 있고 2종류 이상을 조합하여 이용할 수도 있다.
또한, 본 공정(E)에 이용되는 에칭액에는, 염산, 질산, 황산, 인산 등의 무기산; 아세트산, 프로피온산, 옥살산, 메탄술폰산 등의 유기산을, 5중량% 이하 정도의 범위로 첨가할 수도 있다. 이들 산은, 단독으로 이용할 수도 있고 2종류 이상을 조합하여 이용할 수도 있다.
≪트랜지스터≫
본 발명의 제조 방법을 통해 얻어지는 트랜지스터는, 기판(9) 상에, 적어도 고유전 재료막(3)과 금속 게이트(2)가 적층되어 이루어진 적층체, 상기 적층체의 측면을 덮도록 마련되는 사이드월(4), 상기 사이드월(4)을 덮도록 마련되는 층간 절연막(5)을 가지는 것, 즉, 본 발명의 에칭액에 의해 에칭하는 공정에 제공되는 도 1에 나타낸 구조체에 있어서, 더미 게이트(1)을 하프늄, 지르코늄, 티타늄, 탄탈, 또는 텅스텐을 포함하는 금속 게이트(2)로 교체한 것이다. 또한, 도 1에 나타낸 바와 같이, 본 발명의 제조 방법을 통해 얻어지는 트랜지스터는, 소스/드레인(8) 및 아이솔레이션(7)을 갖고 있으며, 고유전 재료막(3)은, 상기 소스/드레인(8) 사이를 덮도록, 기판(9)의 표면 상에 마련되어 있다.
본 발명의 제조 방법에 의해 제조할 수 있는 트랜지스터에 있어서, 기판(9)에 이용되는 기판재료, 층간 절연막(5)에 이용되는 재료, 사이드월(4)에 이용되는 재료로는, 상기 구조체에서의 기판(9)에 이용되는 기판재료, 층간 절연막(5)에 이용되는 재료, 사이드월(4)에 이용되는 재료와 동일하다.
또한, 본 발명의 제조 방법을 통해 얻어지는 트랜지스터는, 트랜지스터가 통상 가지는 부위, 예를 들면 배리어층이나 절연막 등을 갖고 있을 수도 있다. 배리어층을 형성하는 배리어 재료로는, 티타늄, 질화티탄, 탄탈, 질화탄탈 등을 바람직하게 들 수 있고, 절연막을 형성하는 절연재료로는, 산화 실리콘, 질화 실리콘, 탄화 실리콘 및 이들의 유도체 등을 바람직하게 들 수 있다.
고유전 재료막(3)과 하프늄, 지르코늄, 티타늄, 탄탈, 또는 텅스텐을 포함하는 금속 게이트(2)가 적층되어 이루어진 적층체에 있어서, 상기 금속 게이트(2)를 형성하는 금속 이외의 금속재료로 이루어진 금속 게이트(2)가 추가로 적층되거나, 예를 들면 특성 제어막이라 하는 기능을 가지는 층이 적층되어 있을 수도 있다. 또한, 반도체 재료로는, 갈륨-비소, 갈륨-인, 인듐-인 등의 화합물 반도체나, 크롬 산화물 등의 산화물 반도체 등을 바람직하게 들 수 있다.
본 발명의 제조 방법을 통해 얻어지는 트랜지스터는, 고정도, 고품질의 트랜지스터이다.
(실시예)
다음에, 본 발명을 실시예를 통해, 더욱 상세하게 설명하지만, 본 발명은, 이들 예에 의해 한정되는 것은 전혀 아니다.
평가 방법
측정기기;
SEM 관찰: Hitachi High-Technologies Corporation제, 초고분해능 전계방출형 주사 전자현미경 S-5500을 이용하여 관찰하였다.
FIB 가공: Hitachi High-Technologies Corporation제, 집속 이온빔 가공 장치 FB-2100을 이용하여 가공하였다.
STEM 관찰: Hitachi High-Technologies Corporation제, 주사투과 전자현미경 HD-2300을 이용하여 관찰하였다.
판정;
(실리콘으로 이루어진 더미 게이트(1)의 에칭 상태)
○: 더미 게이트(1)가 완전히 에칭되었다.
×: 더미 게이트(1)의 에칭이 불충분하였다.
실시예 1~66
기판으로 실리콘 웨이퍼를 채용하고, 상기 실리콘 웨이퍼 상에 트랜지스터 구조를 가지며, 상기 트랜지스터 구조가 표 1에 나타낸 1A~1I인, 도 1에 나타낸 바와 같은 단면도의 구조체를 준비하였다. 각 실시예에 대하여, 표 3에 나타낸 구조체를 이용하고, 실리콘으로 이루어진 더미 게이트(1)의 표면에 존재하는 실리콘 자연산화막을 제거하기 위하여, 0.05중량% 플루오르화수소산의 에칭액에, 25℃, 2분간 침지하고, 초순수에 의한 린스, 건조 질소가스 분사에 의한 건조를 행하였다. 그 후, 표 3에 나타낸 에칭액(각 에칭액의 조성은 표 2를 참조)에 소정의 온도, 시간으로 침지하고, 초순수에 의한 린스, 건조 질소가스 분사에 의한 건조를 행하였다.
에칭 후의 트랜지스터 단면을 SEM으로 관찰함으로써, 실리콘으로 이루어진 더미 게이트(1), 금속 게이트(2), 사이드월(4), 및 층간 절연막(5)의 상태를 판단하였다.
고유전 재료막(3)은 실리콘으로 이루어진 더미 게이트(1)로 덮여 있다. 따라서, 실리콘으로 이루어진 더미 게이트(1)가 에칭액에 의해 제거되면, 상기 에칭액이 고유전 재료막(3)과 접촉되게 되며, 상기 고유전 재료막(3)의 상태를 관찰함으로써 에칭액에 의한 고유전 재료막에 대한 데미지를 판단할 수 있다. 이에, 실리콘으로 이루어진 더미 게이트(1)가 에칭된 경우에 한해, 에칭 후의 트랜지스터를, FIB를 이용하여 200㎚ 이하의 두께로 박막화 가공하고, STEM으로 관찰함으로써, 고유전 재료막(3)의 상태를 판단하였다.
표 2에 나타낸 에칭의 경우에는, 침지 후, 금속 게이트(2), 사이드월(4), 층간 절연막(5) 및 고유전 재료막(3)이 에칭되지 않음을 확인하였다. 이에, 표 3, 및 표 5에서는 실리콘으로 이루어진 더미 게이트(1) 상태의 평가 결과를 나타내었다.
표 2에 나타낸 에칭액을 본 발명의 제조 방법을 적용한 실시예 1~66에서는, 표 3에 나타낸 바와 같이, 실리콘으로 이루어진 더미 게이트(1)를 선택적으로 완전히 에칭하고 있음을 알 수 있다.
비교예 1
트랜지스터 구조(1D)를 가지는 구조체를 이용하여, 실시예 1에서 나타낸 플루오르화수소산 처리를 행한 후, 에칭액(2A) 대신에 비특허문헌 2에 기재된 성분인 수산화테트라메틸암모늄의 2중량% 수용액(표 4, 에칭액(4A))을 이용하여 에칭 처리를 행한 결과, 표 5에 나타낸 바와 같이, 실리콘으로 이루어진 더미 게이트(1)의 에칭능력이 부족했었다. 이를 통해, 비특허문헌 2에 기재된 에칭액은, 본 발명의 대상인 고유전 재료와 알루미늄을 함유하는 금속 게이트를 포함한 트랜지스터 형성 공정에서의 실리콘 에칭에는 사용할 수 없음을 알 수 있다.
비교예 2
트랜지스터 구조(1B)를 가지는 구조체를 이용하여, 실시예 1에서 나타낸 플루오르화수소산 처리를 행한 후, 에칭액(2A) 대신에 비특허문헌 2에 기재된 성분인 에틸렌디아민 58중량%, 카테콜 21중량%, 피라진 0.4중량%, 물 20.6중량%(표 4, 에칭액(4B))를 이용하여 에칭 처리를 행한 결과, 표 5에 나타낸 바와 같이, 실리콘으로 이루어진 더미 게이트(1)의 에칭능력이 부족했었다. 이를 통해, 비특허문헌 2에 기재된 에칭액은, 본 발명의 대상인 고유전 재료와 금속 게이트를 포함한 트랜지스터 형성 공정에서의 실리콘 에칭에는 사용할 수 없음을 알 수 있다.
비교예 3
트랜지스터 구조(1C)를 가지는 구조체를 이용하여, 실시예 1에서 나타낸 플루오르화수소산 처리를 행한 후, 에칭액(2A) 대신에 특허문헌 3에 기재된 수산화테트라메틸암모늄 10중량%와 하이드록실아민 10중량%와 솔비톨 5중량%의 수용액(표 4, 에칭액(4C))을 이용하여 에칭 처리를 행한 결과, 표 5에 나타낸 바와 같이, 실리콘으로 이루어진 더미 게이트(1)의 에칭능력이 부족했었다. 이를 통해, 특허문헌 3에 기재된 수용액은, 실리콘의 에칭률이 너무 작았다. 게다가, 환원성 화합물은 공기 중의 산소와 반응하여 조성물의 에칭능력을 저하시키기 때문에, 보존에 특단의 배려가 필요했었다. 이처럼, 특허문헌 2에 기재된 에칭액은, 본 발명의 대상인 고유전 재료와 금속을 포함한 트랜지스터 형성 공정에서의 실리콘 에칭에는 사용할 수 없음을 알 수 있다.
비교예 4
트랜지스터 구조(1G)를 가지는 구조체를 이용하여, 실시예 1에서 나타낸 플루오르화수소산 처리를 행한 후, 에칭액(2A) 대신에 특허문헌 4에 기재된 헥사메틸렌디아민(1, 6-헥산디아민) 5중량%와 솔비톨 1중량%의 수용액(표 4, 에칭액(4D))을 이용하여 에칭 처리를 행한 결과, 표 5에 나타낸 바와 같이, 실리콘으로 이루어진 더미 게이트(1)의 에칭능력이 부족했었다. 이를 통해, 특허문헌 4에 기재된 수용액은, 본 발명의 대상인 고유전 재료와 금속 게이트를 포함한 트랜지스터 형성 공정에서의 실리콘 에칭에는 사용할 수 없음을 알 수 있다.
비교예 5
트랜지스터 구조(1E)를 가지는 구조체를 이용하여, 실시예 1에서 나타낸 플루오르화수소산 처리를 행한 후, 에칭액(2A) 대신에 암모니아 9중량%, 물 91중량%의 알칼리 수용액(표 4, 에칭액(4E))을 이용하여 에칭 처리를 행한 결과, 표 5에 나타낸 바와 같이, 실리콘으로 이루어진 더미 게이트(1)의 에칭능력이 부족했었다. 이를 통해, 특허문헌 5에 기재된 알칼리 수용액은, 본 발명의 대상인 고유전 재료와 금속 게이트를 포함한 트랜지스터 형성 공정에서의 실리콘 에칭에는 사용할 수 없음을 알 수 있다.
비교예 6
트랜지스터 구조(1I)를 가지는 구조체를 이용하여, 실시예 1에서 나타낸 플루오르화수소산 처리를 행한 후, 에칭액(2A) 대신에 솔비톨 5중량%, 물 95중량%의 다가 알코올을 포함하는 수용액(표 4, 에칭액(4F))을 이용하여 에칭 처리를 행한 결과, 표 5에 나타낸 바와 같이, 실리콘으로 이루어진 더미 게이트(1)의 에칭능력이 부족했었다. 이를 통해, 단순히 다가 알코올을 포함하는 수용액은, 본 발명의 대상인 고유전 재료와 금속 게이트를 포함한 트랜지스터 형성 공정에서의 실리콘 에칭에는 사용할 수 없음을 알 수 있다.
비교예 7
트랜지스터 구조(1F)를 가지는 구조체를 이용하여, 실시예 1에서 나타낸 플루오르화수소산 처리를 행한 후, 에칭액(2A) 대신에 1,3-프로판디아민 5중량%, 카테콜 1중량%, 물 94중량%의 수용액(표 4, 에칭액(4G))을 이용하여 에칭 처리를 행한 결과, 표 5에 나타낸 바와 같이, 실리콘으로 이루어진 더미 게이트(1)의 에칭능력이 부족했었다. 이를 통해, 다가 알코올로서 방향족 다가 알코올을 이용한 알칼리 화합물과 다가 알코올을 포함하는 수용액은, 본 발명의 대상인 고유전 재료와 금속 게이트를 포함한 트랜지스터 형성 공정에서의 실리콘 에칭에는 사용할 수 없음을 알 수 있다.
비교예 8
트랜지스터 구조(1H)를 가지는 구조체를 이용하여, 실시예 1에서 나타낸 플루오르화수소산 처리를 행한 후, 에칭액(2A) 대신에 1,3-프로판디아민 0.5중량%, 물 99.5중량%의 수용액(표 4, 에칭액(4H))을 이용하여 에칭 처리를 행한 결과, 표 5에 나타낸 바와 같이, 실리콘으로 이루어진 더미 게이트(1)의 에칭능력이 부족했었다. 이를 통해, 표 2에 나타낸 에칭액(2D)에서 다가 알코올을 제외한 수용액은, 본 발명의 대상인 고유전 재료와 금속 게이트를 포함한 트랜지스터 형성 공정에서의 실리콘 에칭에는 사용할 수 없음을 알 수 있다.
비교예 9
트랜지스터 구조(1A)를 가지는 구조체를 이용하여, 실시예 1에서 나타낸 플루오르화수소산 처리를 행한 후, 에칭액(2A) 대신에 1,3-프로판디아민 30중량%와 물 70중량%의 수용액(표 4, 에칭액(4I))을 이용하여 에칭 처리를 행한 결과, 표 5에 나타낸 바와 같이, 실리콘으로 이루어진 더미 게이트(1)은 에칭이 부족하였다. 이를 통해, 표 2에 나타낸 에칭액(2E)에서 다가 알코올을 제외한 수용액은, 본 발명의 대상인 고유전 재료와 금속 게이트를 포함한 트랜지스터 형성 공정에서의 실리콘 에칭에는 사용할 수 없음을 알 수 있다.
Figure pct00001
Figure pct00002
Figure pct00003
Figure pct00004
Figure pct00005
(산업상 이용가능성)
본 발명의 에칭액을 사용함으로써, 하프늄, 지르코늄, 티타늄, 탄탈 또는 텅스텐을 포함하는 금속 게이트와 층간 절연막과 사이드월과 고유전 재료막을 에칭하지 않고 실리콘으로 이루어진 더미 게이트를 선택적으로 에칭할 수 있음에 따라 고유전 재료막과 상기 금속 게이트를 포함한 트랜지스터 형성 공정에서 사용할 수 있으므로, 산업상 유용하다.
1 더미 게이트(실리콘)
2 금속 게이트
3 고유전 재료막
4 사이드월
5 층간 절연막
6 실리콘 자연산화막
7 아이솔레이션
8 소스/드레인
9 기판

Claims (10)

  1. 기판상에, 적어도 고유전 재료막과 실리콘으로 이루어진 더미 게이트가 적층되어 이루어진 더미 게이트 적층체, 상기 적층체의 측면을 덮도록 마련되는 사이드월, 및 상기 사이드월을 덮도록 마련되는 층간 절연막을 가지는 구조체를 이용하고, 상기 더미 게이트를 하프늄, 지르코늄, 티타늄, 탄탈, 또는 텅스텐을 포함하는 금속 게이트로 교체하는 것을 특징으로 하는 트랜지스터의 제조 방법에 있어서,
    상기 실리콘으로 이루어진 더미 게이트의 에칭에 이용되며, 암모니아, 디아민, 및 일반식(1)로 표시되는 폴리아민으로부터 선택되는 적어도 1종인 알칼리 화합물을 0.1~40중량%, 일반식(2)로 표시되는 다가 알코올, 일반식(3)으로 표시되는 다가 알코올, 일반식(4)로 표시되는 환상 다가 알코올, 및 환원성을 갖지 않는 당류로부터 선택되는 적어도 1종인 다가 알코올을 0.01~40중량%, 그리고 물 40~99.89중량%를 함유하는 실리콘 에칭액.
    H2N-(CH2CH2NH)k-H …(1)
    (k는 2~5의 정수이다.)
    H-(CH(OH))l-R …(2)
    (l는 2~6의 정수, R은 수소 또는 알킬기이다.)
    C-((CH2)mOH) 4 …(3)
    (m은 1 또는 2이다.)
    (CH(OH))n …(4)
    (n은 3~8의 정수이다.)
  2. 제1항에 있어서,
    디아민 및 일반식(1)로 표시되는 폴리아민이, 에틸렌디아민, 1,2-프로판디아민, 1,3-프로판디아민, 디에틸렌트리아민 및 트리에틸렌테트라민으로부터 선택되는 적어도 1종인 실리콘 에칭액.
  3. 제1항에 있어서,
    일반식(2)~(4)로 표시되는 다가 알코올이, 에틸렌글리콜, 글리세린, meso-에리스리톨, 자일리톨, 솔비톨, 프로필렌글리콜, 펜타에리스리톨 및 이노시톨로부터 선택되는 적어도 1종인 실리콘 에칭액.
  4. 제1항에 있어서,
    환원성을 갖지 않는 당류가, 수크로오스, 트레할로오스 또는 라피노오스인 실리콘 에칭액.
  5. 제1항에 있어서,
    고유전 재료막을 형성하는 고유전 재료가, HfO2, HfSiO, HfSiON, HfLaO, HfLaON, HfTiSiON, HfAlSiON, HfZrO 또는 Al2O3인 실리콘 에칭액.
  6. 기판상에, 적어도 고유전 재료막과 실리콘으로 이루어진 더미 게이트가 적층되어 이루어진 더미 게이트 적층체, 상기 적층체의 측면을 덮도록 마련되는 사이드월, 및 상기 사이드월을 덮도록 마련되는 층간 절연막을 가지는 구조체를 이용하고, 이하의 공정(I)을 가지면서, 상기 더미 게이트를 하프늄, 지르코늄, 티타늄, 탄탈, 또는 텅스텐을 포함하는 금속 게이트로 교체하는 것을 특징으로 하는 트랜지스터의 제조 방법.
    공정(I) 실리콘을, 암모니아, 디아민, 및 일반식(1)로 표시되는 폴리아민으로부터 선택되는 적어도 1종인 알칼리 화합물을 0.1~40중량%, 일반식(2)로 표시되는 다가 알코올, 일반식(3)으로 표시되는 다가 알코올, 일반식(4)로 표시되는 환상 다가 알코올, 및 환원성을 갖지 않는 당류로부터 선택되는 적어도 1종인 다가 알코올을 0.01~40중량%, 그리고 물 40~99.89중량%를 함유하는 실리콘 에칭액을 이용하여 에칭하는 공정
    H2N-(CH2CH2NH)k-H …(1)
    (k는 2~5의 정수이다.)
    H-(CH(OH))l-R …(2)
    (l는 2~6의 정수, R은 수소 또는 알킬기이다.)
    C-((CH2)mOH) 4 …(3)
    (m은 1 또는 2이다.)
    (CH(OH))n …(4)
    (n은 3~8의 정수이다.)
  7. 제6항에 있어서,
    디아민 및 일반식(1)로 표시되는 폴리아민이, 에틸렌디아민, 1,2-프로판디아민, 1,3-프로판디아민, 디에틸렌트리아민 및 트리에틸렌테트라민으로부터 선택되는 적어도 1종인 트랜지스터의 제조 방법.
  8. 제6항에 있어서,
    일반식(2)~(4)로 표시되는 다가 알코올이, 에틸렌글리콜, 글리세린, meso-에리스리톨, 자일리톨, 솔비톨, 프로필렌글리콜, 펜타에리스리톨 및 이노시톨로부터 선택되는 적어도 1종인 트랜지스터의 제조 방법.
  9. 제6항에 있어서,
    환원성을 갖지 않는 당류가, 수크로오스, 트레할로오스 또는 라피노오스인 트랜지스터의 제조 방법.
  10. 제6항에 있어서,
    고유전 재료막을 형성하는 고유전 재료가, HfO2, HfSiO, HfSiON, HfLaO, HfLaON, HfTiSiON, HfAlSiON, HfZrO 또는 Al2O3인 트랜지스터의 제조 방법.
KR1020137006756A 2010-09-17 2011-07-26 실리콘 에칭액 및 이를 이용한 트랜지스터의 제조 방법 KR101797162B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-209475 2010-09-17
JP2010209475 2010-09-17
PCT/JP2011/066998 WO2012035888A1 (ja) 2010-09-17 2011-07-26 シリコンエッチング液及びそれを用いたトランジスタの製造方法

Publications (2)

Publication Number Publication Date
KR20140017483A true KR20140017483A (ko) 2014-02-11
KR101797162B1 KR101797162B1 (ko) 2017-11-13

Family

ID=45831363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137006756A KR101797162B1 (ko) 2010-09-17 2011-07-26 실리콘 에칭액 및 이를 이용한 트랜지스터의 제조 방법

Country Status (7)

Country Link
US (1) US8852451B2 (ko)
EP (1) EP2618367B1 (ko)
JP (1) JPWO2012035888A1 (ko)
KR (1) KR101797162B1 (ko)
CN (1) CN103109356A (ko)
TW (1) TWI504726B (ko)
WO (1) WO2012035888A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102235612B1 (ko) 2015-01-29 2021-04-02 삼성전자주식회사 일-함수 금속을 갖는 반도체 소자 및 그 형성 방법
JP6769760B2 (ja) 2016-07-08 2020-10-14 関東化学株式会社 エッチング液組成物およびエッチング方法
CN108998032B (zh) * 2017-06-06 2021-06-04 关东鑫林科技股份有限公司 蚀刻液组成物及使用该蚀刻液组成物的蚀刻方法
CN112480928A (zh) * 2019-09-11 2021-03-12 利绅科技股份有限公司 硅蚀刻组成物及其作用于硅基材的蚀刻方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359369A (ja) 2001-06-01 2002-12-13 Sony Corp 半導体装置の製造方法
JP3634320B2 (ja) 2002-03-29 2005-03-30 株式会社東芝 半導体装置及び半導体装置の製造方法
US6858483B2 (en) 2002-12-20 2005-02-22 Intel Corporation Integrating n-type and p-type metal gate transistors
JP2005229053A (ja) 2004-02-16 2005-08-25 Mitsubishi Gas Chem Co Inc 薄葉化半導体ウェーハの製造法
JP3994992B2 (ja) 2004-08-13 2007-10-24 三菱瓦斯化学株式会社 シリコン微細加工に用いる異方性エッチング剤組成物及びエッチング方法
JP2006351813A (ja) 2005-06-15 2006-12-28 Mitsubishi Gas Chem Co Inc シリコン微細加工に用いる異方性エッチング剤組成物及びエッチング方法
JP5109261B2 (ja) * 2006-02-10 2012-12-26 三菱瓦斯化学株式会社 シリコン微細加工に用いるシリコン異方性エッチング剤組成物
JP2009152342A (ja) * 2007-12-20 2009-07-09 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP5302551B2 (ja) * 2008-02-28 2013-10-02 林純薬工業株式会社 シリコン異方性エッチング液組成物

Also Published As

Publication number Publication date
EP2618367B1 (en) 2016-10-19
TW201219545A (en) 2012-05-16
WO2012035888A1 (ja) 2012-03-22
EP2618367A4 (en) 2015-02-25
US20130178069A1 (en) 2013-07-11
KR101797162B1 (ko) 2017-11-13
JPWO2012035888A1 (ja) 2014-02-03
US8852451B2 (en) 2014-10-07
CN103109356A (zh) 2013-05-15
EP2618367A1 (en) 2013-07-24
TWI504726B (zh) 2015-10-21

Similar Documents

Publication Publication Date Title
KR101861713B1 (ko) 트랜지스터의 제조 방법
WO2012029450A1 (ja) シリコンエッチング液及びそれを用いたトランジスタの製造方法
KR100734274B1 (ko) 기판 세정용 조성물을 이용한 게이트 형성 방법
KR101608952B1 (ko) 반도체소자의 세정용 액체 조성물, 및 반도체소자의 세정방법
KR101339749B1 (ko) 다제형 반도체 기판용 세정 키트, 그것을 사용한 세정 방법 및 반도체 소자의 제조 방법
JP2005236280A (ja) 半導体基板用洗浄液組成物、半導体基板の洗浄方法、及び導電性構造物の製造方法
CN115044375A (zh) 蚀刻组合物
KR20080017576A (ko) 실리콘 산화막 선택성 습식 식각용액
US9070636B2 (en) Cleaning agent for semiconductor substrate, cleaning method using the cleaning agent, and method for producing semiconductor element
KR101797162B1 (ko) 실리콘 에칭액 및 이를 이용한 트랜지스터의 제조 방법
KR101554191B1 (ko) 반도체 기판 제품의 제조방법 및 에칭액
US20170044470A1 (en) WET CLEAN PROCESS FOR REMOVING CxHyFz ETCH RESIDUE
JP4229762B2 (ja) 半導体装置の製造方法
US20040242446A1 (en) Cleaning agent including a corrosion inhibitor used in a process of forming a semiconductor device
JP4666515B2 (ja) 剥離剤組成物
US10961453B2 (en) Etching compositions
US20230374383A1 (en) Etching Composition, Etching Method, Method for Manufacturing Semiconductor Device, and Method for Manufacturing Gate-All-Around-Type Transistor
KR100906502B1 (ko) 금속실리사이드막 대비 실리콘 산화막에 대한 상대적인식각 선택성이 향상된 식각용액
TW202031872A (zh) 蝕刻組成物

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant