KR20140009323A - Printed wiring board and method for manufacturing printed wiring board - Google Patents

Printed wiring board and method for manufacturing printed wiring board Download PDF

Info

Publication number
KR20140009323A
KR20140009323A KR1020137022431A KR20137022431A KR20140009323A KR 20140009323 A KR20140009323 A KR 20140009323A KR 1020137022431 A KR1020137022431 A KR 1020137022431A KR 20137022431 A KR20137022431 A KR 20137022431A KR 20140009323 A KR20140009323 A KR 20140009323A
Authority
KR
South Korea
Prior art keywords
layer
copper foil
wiring board
printed wiring
resin
Prior art date
Application number
KR1020137022431A
Other languages
Korean (ko)
Inventor
테페이 이토
노리유키 오히가시
Original Assignee
스미토모 베이클리트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클리트 컴퍼니 리미티드 filed Critical 스미토모 베이클리트 컴퍼니 리미티드
Publication of KR20140009323A publication Critical patent/KR20140009323A/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

제품 수율이 뛰어난 프린트 배선판을 제공한다. 적어도 절연층(102)의 1면(30) 상에 캐리어 기재 부착 동박(동박층(104))이 적층된 적층판으로부터 캐리어 기재를 분리하는 공정과, 동박층(104) 상에 동박층(104)보다도 두꺼운 금속층(115)을 전면에 또는 선택적으로 형성하는 공정과, 적어도 동박층(104)을 에칭함으로써 동박층(104) 및 금속층(115)으로 구성되는 도전 회로(119)의 패턴을 얻는 공정을 포함하며, 도전 회로(119)를 얻는 공정에 있어서, JIS B0601로 측정했을 때에 절연층(102)의 1면(30)에서의 Rp가 4.5㎛ 이하이고, 또한 Rku가 2.1 이상이다.Provides a printed wiring board with excellent product yield. A process of separating a carrier base material from the laminated board in which the copper foil with a carrier base material (copper foil layer 104) was laminated on at least one surface 30 of the insulating layer 102, and the copper foil layer 104 on the copper foil layer 104. Forming a thicker metal layer 115 on the entire surface or selectively, and obtaining a pattern of the conductive circuit 119 composed of the copper foil layer 104 and the metal layer 115 by etching the copper foil layer 104 at least. In the process of obtaining the electrically conductive circuit 119, when measured by JIS B0601, Rp in the one surface 30 of the insulating layer 102 is 4.5 micrometers or less, and Rku is 2.1 or more.

Description

프린트 배선판 및 프린트 배선판의 제조 방법{PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING PRINTED WIRING BOARD}Manufacturing method of printed wiring board and printed wiring board {PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING PRINTED WIRING BOARD}

본 발명은 프린트 배선판 및 프린트 배선판의 제조 방법에 관한 것이다.The present invention relates to a printed wiring board and a manufacturing method of the printed wiring board.

전자기기의 고기능화 등의 요구에 수반해, 전자 부품의 고밀도 집적화, 나아가 고밀도 실장화 등이 진행되고 있고, 이것들에 사용되는 고밀도 실장 대응의 프린트 배선판 등은 종래에 비해 늘어나서 소형 박형화, 고밀도화 및 다층화가 진행되고 있다.With the demand for high functionalization of electronic devices, high density integration of electronic components, and high density mounting have progressed, and the printed wiring boards for high density mounting used in these have been increased in comparison with the prior art, so that the compactness, the density and the multilayering are increased. It's going on.

이러한 프린트 배선판의 기판 상에 도체 회로 패턴을 형성하는 방법은 예를 들어, 특허문헌 1에 기재되어 있다.The method of forming a conductor circuit pattern on the board | substrate of such a printed wiring board is described in patent document 1, for example.

특허문헌 1에 기재된 방법에서는 우선, 양면 동장(copper clad) 적층판 상에 절연 수지층을 형성하고 이 절연 수지층의 표면을 거칠기화한 후, 이 표면 상에 도전체층을 형성하고, 계속해서 에칭 레지스트를 마스크로 하여 에칭을 실시함으로써 도전체층의 패턴(도체 회로 패턴)을 형성하는 것이 기재되어 있다. 이 특허문헌 1에서는 이 도체 회로 패턴의 하지(下地)층인 절연 수지층의 표면의 거칠기를 작게 함으로써, 에칭 레지스트의 잔사가 남는 것을 방지하여 도전 회로 패턴의 배선 정도의 저하를 억제할 수 있다는 것이 기재되어 있다.In the method of patent document 1, first, an insulating resin layer is formed on a double-sided copper clad laminated board, and the surface of this insulating resin layer is roughened, a conductor layer is formed on this surface, and an etching resist is continued. It is described to form a pattern (a conductor circuit pattern) of a conductor layer by performing etching using as a mask. This patent document 1 describes that by reducing the roughness of the surface of the insulating resin layer that is the underlying layer of the conductor circuit pattern, the residue of the etching resist can be prevented from remaining and the decrease in the degree of wiring of the conductive circuit pattern can be suppressed. It is.

또, 특허문헌 1에 기재된 절연 수지층의 표면의 거칠기는 그 표면의 요철을 나타내는 차트도의 산측의 중심 거칠기에 대한 평균 거칠기를 나타내는 Ra 및 동일한 도의 산측의 거칠기가 큰 것 5점과 골짜기측의 거칠기가 큰 것 5점의 합계 10점의 평균 거칠기를 나타내는 Rz로 규정되고 있다(이하, 표면의 요철을 나타내는 차트도에 있어서, 오목부에 상당하는 부분을 골짜기, 볼록부에 상당하는 부분을 산이라고 호칭하는 경우가 있음).Moreover, the roughness of the surface of the insulated resin layer of patent document 1 is Ra which shows the average roughness with respect to the center roughness of the mountain side of the chart figure which shows the unevenness | corrugation of the surface, and the roughness of the mountain side of the same figure is 5 points and valley side. It is prescribed | regulated as Rz which shows the average roughness of ten points | pieces in total of five points with a big roughness (Hereinafter, in the chart which shows the unevenness | corrugation of a surface, the part corresponded to a recessed part, and calculated the part corresponded to a valley and a convex part. May be called).

일본 특개 2005-5458호 공보Japanese Patent Laid-Open No. 2005-5458

그렇지만, 종래의 미세한 도전 회로 패턴을 형성하는 공정에 있어서는 절연 수지층 상의 도전체층의 에칭 특성의 불균형을 억제하는 점에는 한계가 있었다. 예를 들어, 도전체층의 에칭 특성을 향상시키려면, 도전체층의 표면 거칠기를 작게 하는 것이 요구된다.However, in the process of forming the conventional fine conductive circuit pattern, there existed a limit in suppressing the imbalance of the etching characteristic of the conductor layer on an insulated resin layer. For example, to improve the etching characteristics of the conductor layer, it is required to reduce the surface roughness of the conductor layer.

그러나, 본 발명자들이 검토한 결과, 프린트 배선판의 기술 분야에서 통상 사용되고 있는 표면 거칠기를 나타내는 Ra 및 Rz는 표면의 형상을 정확하게 규정하고 있지는 않기 때문에, 이들 Ra 및 Rz를 지표로서 채용해, 절연 수지층의 표면에서의 Ra 및 Rz를 작게 제어했다고 해도 제품간에 있어서 그 위에 형성되는 도전체층의 표면 거칠기에 불균형이 발생하는 것이 판명되었다. 예를 들어, Ra 및 Rz는 산의 폭을 나타내지 않는 지표이므로, 이들 지표를 제어하는 것만으로는 하지의 절연 수지층 표면에서의 산의 간격이 넓어지는 일이 있어, 그것에 의해 도전체층에 움푹한 곳이 발생하는 일이 있다.However, as a result of the investigation by the present inventors, since Ra and Rz which show the surface roughness normally used in the technical field of a printed wiring board do not exactly define the shape of a surface, these Ra and Rz are employ | adopted as an index, and an insulating resin layer Even if Ra and Rz on the surface of the metal were controlled small, it was found that an imbalance occurred in the surface roughness of the conductor layer formed thereon between products. For example, since Ra and Rz are indices that do not indicate the width of the acid, the spacing of the acids on the surface of the underlying insulating resin layer may be widened only by controlling these indices, thereby denting the conductor layer. There may be a place.

따라서, 종래 기술에 있어서는 도전체층의 에칭 특성에 불균형이 발생하는 일이 있어 개선의 여지를 가지고 있었다.Therefore, in the prior art, an imbalance may arise in the etching characteristic of a conductor layer, and there existed room for improvement.

본 발명에 의하면,According to the present invention,

적어도 절연층의 1면 상에 캐리어 기재 부착 동박이 적층된 적층판으로부터 상기 캐리어 기재를 분리하는 공정과,Separating the carrier substrate from a laminate in which copper foil with a carrier substrate is laminated on at least one surface of the insulating layer,

상기 동박 상에 상기 동박보다도 두꺼운 금속층을 전면에 또는 선택적으로 형성하는 공정과,Forming a metal layer thicker than the copper foil on the entire surface or selectively on the copper foil;

적어도 상기 동박을 에칭함으로써, 상기 동박 및 상기 금속층으로 구성되는 도전 회로 패턴을 얻는 공정을 포함하고,A step of obtaining a conductive circuit pattern composed of the copper foil and the metal layer by etching at least the copper foil,

상기 도전 회로 패턴을 얻는 상기 공정에 있어서, JIS B0601로 측정했을 때에 상기 절연층의 상기 1면에서의 Rp가 4.5㎛ 이하이고, 또한 Rku가 2.1 이상인 프린트 배선판의 제조 방법이 제공된다.In the said process of obtaining the said electrically conductive circuit pattern, when it measures by JISB0601, the manufacturing method of the printed wiring board with Rp of 4.5 micrometers or less and Rku of 2.1 or more is provided in the said one surface of the said insulating layer.

본 발명자는 검토한 결과, 하지의 절연층의 1면에 산 높이가 작고, 산의 간격이 좁으며, 또한 예각의 산이 존재하는 표면 형상 패턴이 존재할 때, 절연층의 1면 상에 형성되는 동박의 에칭 특성의 불균형이 저감된다고 생각되었다.MEANS TO SOLVE THE PROBLEM As a result of this study, when the surface height pattern which a mountain height is small, the space | interval of a mountain is narrow, and an acid of an acute angle exists on one surface of the insulating layer of the base material exists, it is formed on one surface of an insulating layer. It was thought that the imbalance of the etching characteristics of the was reduced.

본 발명자는 산의 높이가 작은 것을 지시하는 지표 및 산의 간격이 좁고 또한 예각인 것을 지시하는 지표 양자의 적절한 값으로 제어했는데, 하지 상에 형성된 동박의 에칭 특성의 불균형이 저감한 것으로부터, 이러한 지표로서 산의 최대 높이를 나타내는 Rp 및 산의 날카로워져 정도(산의 간격이 좁은 것)을 나타내는 Rku를 채용해, Rp를 4.5㎛ 이하, Rku를 2.1 이상으로 제어함으로써 절연층의 1면의 표면 형상 패턴을 적절히 제어하는 것이 가능해져, 동박의 에칭 특성의 불균형의 억제를 실현할 수 있다는 것을 알아내어 본 발명의 완성에 이른 것이다.The inventors controlled the appropriate values of both the indicator indicating that the height of the acid was small and the indicator indicating that the interval of the acid was narrow and acute, but the imbalance of the etching characteristics of the copper foil formed on the base was reduced. As an index, Rp, which represents the maximum height of the mountain, and Rku, which represents the degree of sharpening of the mountain (the gap between the mountains is narrow), are adopted, and Rp is controlled to 4.5 µm or less and Rku to 2.1 or more, so that It becomes possible to control a surface-shaped pattern suitably, and discovers that the suppression of the imbalance of the etching characteristic of copper foil can be implement | achieved, and came to completion of this invention.

또, 본 발명에 의하면,In addition, according to the present invention,

절연층과The insulating layer

상기 절연층의 1면 상에 마련되어 있고, 동박 및 금속층으로 구성되는 도전 회로 패턴을 구비하며,It is provided on one surface of the said insulating layer, and is provided with the conductive circuit pattern comprised from copper foil and a metal layer,

JIS B0601로 측정했을 때에 상기 절연층의 상기 1면에서의 Rp가 4.5㎛ 이하이고, 또한 Rku가 2.1 이상인 프린트 배선판이 제공된다.When measured by JIS B0601, the printed wiring board which Rp in the said one surface of the said insulating layer is 4.5 micrometers or less, and Rku is 2.1 or more is provided.

절연층의 1면에서의 Rp가 4.5㎛ 이하이며, 또한 Rku가 2.1 이상으로 제어되고 있으므로, 전술한 바와 같이 동박의 에칭 특성의 불균형이 억제되고 있어 제품 수율이 뛰어난 구조가 실현된다.Since Rp on one surface of the insulating layer is 4.5 µm or less and Rku is controlled to 2.1 or more, an imbalance in the etching characteristics of the copper foil is suppressed as described above, and a structure excellent in product yield is realized.

본 발명에 의해, 제품 수율이 뛰어난 프린트 배선판을 제공할 수 있다.According to this invention, the printed wiring board excellent in the product yield can be provided.

상술한 목적 및 그 외의 목적, 특징 및 이점은 이하에 말하는 바람직한 실시 형태, 및 거기에 부수하는 이하의 도면에 의해 더욱 분명해진다.
도 1은 제 1 실시형태의 프린트 배선판의 제조 방법의 일례를 모식적으로 나타내는 단면도이다.
도 2는 본 실시형태의 프린트 배선판의 일부를 모식적으로 나타내는 단면도이다.
도 3은 아랫부분의 남음을 설명하기 위한 프린트 배선판을 모식적으로 나타내는 단면도이다.
도 4는 제 1 실시형태의 효과를 설명하기 위한 프린트 배선판을 모식적으로 나타내는 평면도이다.
도 5는 제 1 실시형태의 배선 형상을 설명하기 위한 단면도이다.
도 6은 제 1 실시형태의 배선 형상의 변형예를 모식적으로 나타내는 단면도이다.
도 7은 제 2 실시형태의 프린트 배선판의 제조 방법의 일례를 모식적으로 나타내는 단면도이다.
도 8은 제 2 실시형태의 프린트 배선판의 제조 방법의 일례를 모식적으로 나타내는 단면도이다.
도 9는 제 2 실시형태의 배선 형상의 변형예를 모식적으로 나타내는 단면도이다.
도 10은 제 3 실시형태의 프린트 배선판의 제조 방법의 일례를 모식적으로 나타내는 단면도이다.
도 11은 제 3 실시형태의 프린트 배선판의 제조 방법의 일례를 모식적으로 나타내는 단면도이다.
도 12는 제 3 실시형태의 프린트 배선판의 제조 방법의 일례를 모식적으로 나타내는 단면도이다.
도 13은 본 실시형태의 프린트 배선판의 제조 방법의 변형예를 모식적으로 나타내는 단면도이다.
도 14는 표면 거칠기를 나타내는 파라미터의 하나인 Rp를 설명하는 모식도이다.
도 15는 표면 거칠기를 나타내는 파라미터의 하나인 Rku를 설명하는 모식도이다.
도 16은 실시예 및 비교예의 SEM 화상을 나타내는 도면이다.
도 17은 실시예 및 비교예의 SEM 화상을 나타내는 도면이다.
The above-mentioned object and other objects, features, and advantages are further clarified by the preferred embodiments described below and the accompanying drawings attached thereto.
1: is sectional drawing which shows typically an example of the manufacturing method of the printed wiring board of 1st Embodiment.
FIG. 2: is sectional drawing which shows a part of printed wiring board of this embodiment typically.
3 is a cross-sectional view schematically showing a printed wiring board for explaining the remaining of the lower portion.
It is a top view which shows typically the printed wiring board for demonstrating the effect of 1st Embodiment.
It is sectional drawing for demonstrating the wiring shape of 1st Embodiment.
It is sectional drawing which shows typically the modification of the wiring shape of 1st Embodiment.
It is sectional drawing which shows typically an example of the manufacturing method of the printed wiring board of 2nd Embodiment.
It is sectional drawing which shows typically an example of the manufacturing method of the printed wiring board of 2nd Embodiment.
It is sectional drawing which shows typically the modification of the wiring shape of 2nd Embodiment.
It is sectional drawing which shows typically an example of the manufacturing method of the printed wiring board of 3rd Embodiment.
It is sectional drawing which shows typically an example of the manufacturing method of the printed wiring board of 3rd Embodiment.
It is sectional drawing which shows typically an example of the manufacturing method of the printed wiring board of 3rd Embodiment.
It is sectional drawing which shows typically the modification of the manufacturing method of the printed wiring board of this embodiment.
It is a schematic diagram explaining Rp which is one of the parameters which show surface roughness.
It is a schematic diagram explaining Rku which is one of the parameters which show surface roughness.
It is a figure which shows the SEM image of an Example and a comparative example.
It is a figure which shows the SEM image of an Example and a comparative example.

이하, 본 발명의 실시형태에 대해서, 도면을 사용해 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described using drawing.

또한, 모든 도면에서 동일한 구성 요소에는 같은 부호를 붙여 적절히 설명을 생략한다.In addition, in all drawings, the same code | symbol is attached | subjected to the same component, and description is abbreviate | omitted suitably.

(제 1 실시형태) (First Embodiment)

도 1은 제 1 실시형태의 프린트 배선판의 제조 방법의 공정 순서를 나타내는 단면도이다.BRIEF DESCRIPTION OF THE DRAWINGS It is sectional drawing which shows the process sequence of the manufacturing method of the printed wiring board of 1st Embodiment.

이하, 제 1 실시형태의 프린트 배선판의 제조 방법의 개략에 대해서 설명한 후에, 이 제조 방법의 작용 효과를 설명한다. 또한, 제 1 실시형태의 상세한 제법 조건이나 재료 등에 대해서는 제 2 실시형태의 란에서 후술한다.Hereinafter, after explaining the outline of the manufacturing method of the printed wiring board of 1st Embodiment, the effect of this manufacturing method is demonstrated. In addition, the detailed manufacturing method conditions, material, etc. of 1st Embodiment are mentioned later in the column of 2nd Embodiment.

제 1 실시형태의 프린트 배선판의 제조 방법의 공정은 적어도 절연층(102)의 1면(30) 상에 캐리어 기재 부착 동박(동박층(104))이 적층된 적층판(캐리어박 부착 동장 적층판(10))으로부터 캐리어 기재(캐리어박층(106))를 분리하는 공정과 동박층(104) 상에 동박층(104)보다도 두꺼운 금속층(115)를 전면에 또는 선택적으로 형성하는 공정과, 적어도 동박층(104)을 에칭함으로써, 동박층(104) 및 금속층(115)으로 구성되는 도전 회로(119)의 패턴을 얻는 공정을 포함한다. 본 제조 공정의 도전 회로(119)의 패턴을 얻는 공정 후에 있어서, JIS B0601로 측정했을 때에 절연층(102)의 1면(30)에서의 Rp가 4.5㎛ 이하이고, 또한 Rku가 2.1 이상이다.The process of the manufacturing method of the printed wiring board of 1st Embodiment is the laminated board (copper laminated board 10 with carrier foil) in which the copper foil with a carrier base material (copper foil layer 104) was laminated on at least one surface 30 of the insulating layer 102. )) Separating the carrier substrate (carrier foil layer 106) from the copper foil layer 104 and forming a metal layer 115 thicker than the copper foil layer 104 on the entire surface or selectively on the copper foil layer 104, and at least the copper foil layer ( By etching 104, the process of obtaining the pattern of the electrically conductive circuit 119 comprised from the copper foil layer 104 and the metal layer 115 is included. After the process of obtaining the pattern of the electrically conductive circuit 119 of this manufacturing process, when measured by JISB0601, Rp in one surface 30 of the insulating layer 102 is 4.5 micrometers or less, and Rku is 2.1 or more.

즉, 제 1 실시형태의 프린트 배선판의 제조 방법의 공정은 이하의 공정을 포함한다. 우선, 도 1(a)에 나타내는 바와 같이, 캐리어박 부착 동장 적층판(10)을 준비한다. 이 캐리어박 부착 동장 적층판(10)에 대해서는 절연층(102)의 양면에 동박층(104)과 함께 캐리어박층(106)이 첩부되어 있다. 계속해서, 도 1(b)에 나타내는 바와 같이, 캐리어박 부착 동장 적층판(10)으로부터 캐리어박층(106)을 떼는내는 등 하여 제거한다. 계속해서, 도 1(c)에 나타내는 바와 같이, 남겨진 동박층(104) 상에 소정의 개구 패턴을 가지는 레지스트층(112)을 형성한다. 이 레지스트층(112)의 개구 패턴 내 및 동박층(104) 상에 도금 처리에 의해 도금층(금속층(115))을 형성한다(도 1(d)). 계속해서, 도 1(e)에 나타내는 바와 같이, 레지스트층(112)을 제거한다. 이것에 의해, 동박층(104) 상에 소정의 금속층(115)의 패턴을 선택적으로 형성할 수 있다. 그 후, 도 1(f)에 나타내는 바와 같이, 금속층(115)으로 덮이지 않은 영역에서, 절연층(102)의 1면(30) 상에 형성된 동박층(104)을, 예를 들면 소프트 에칭에 의해 제거한다. 소프트 에칭하는 공정에 있어서, 절연층(102)의 1면(30)에서의 Rp가 4.5㎛ 이하이고, 또한 Rku가 2.1 이상이다. 이와 같은 동박층(104)의 제거 공정 뒤, 남겨진 동박층(104)과 금속층(115)에 의해 도전 회로(119)의 패턴을 형성할 수 있다. 이상의 공정에 의해, 본 실시형태의 프린트 배선판(101)을 얻을 수 있다(도 1).That is, the process of the manufacturing method of the printed wiring board of 1st Embodiment includes the following processes. First, as shown to Fig.1 (a), the copper clad laminated board 10 with carrier foil is prepared. About this copper clad laminated board 10 with carrier foil, the carrier foil layer 106 is affixed on both surfaces of the insulating layer 102 with the copper foil layer 104. Subsequently, as shown in FIG.1 (b), the carrier foil layer 106 is removed from the copper clad laminated board 10 with carrier foil, etc., and it removes. Subsequently, as shown in FIG. 1C, a resist layer 112 having a predetermined opening pattern is formed on the remaining copper foil layer 104. A plating layer (metal layer 115) is formed by plating in the opening pattern of the resist layer 112 and on the copper foil layer 104 (FIG. 1 (d)). Subsequently, as shown in FIG. 1E, the resist layer 112 is removed. Thereby, the pattern of the predetermined metal layer 115 can be selectively formed on the copper foil layer 104. Subsequently, as shown in FIG. 1 (f), in the region not covered with the metal layer 115, for example, soft etching of the copper foil layer 104 formed on one surface 30 of the insulating layer 102. Remove by In the process of soft etching, Rp in the one surface 30 of the insulating layer 102 is 4.5 micrometers or less, and Rku is 2.1 or more. After the removal process of the copper foil layer 104, the pattern of the conductive circuit 119 can be formed by the copper foil layer 104 and the metal layer 115 which remain. By the above process, the printed wiring board 101 of this embodiment can be obtained (FIG. 1).

또, 도 2는 제 1 실시형태의 프린트 배선판(101)에서의 도전 회로(119)의 확대 단면도이다. 도 2에 나타내는 바와 같이, 본 실시형태의 프린트 배선판(101)은 절연층(102)과 절연층(102)의 1면(30) 상에 마련되어 있고, 동박층(104) 및 금속층(115)으로 구성되는 도전 회로(119)의 패턴을 구비하고 있다. 이 프린트 배선판(101)은 JIS B0601로 측정했을 때에, 절연층(102)의 1면(30)에서의 Rp가 4.5㎛ 이하이고, 또한 Rku가 2.1 이상인 것에 의해 특정된다.2 is an expanded sectional view of the electrically conductive circuit 119 in the printed wiring board 101 of 1st Embodiment. As shown in FIG. 2, the printed wiring board 101 of the present embodiment is provided on one surface 30 of the insulating layer 102 and the insulating layer 102, and is formed of the copper foil layer 104 and the metal layer 115. The pattern of the electrically conductive circuit 119 comprised is provided. When this printed wiring board 101 is measured by JIS B0601, it is specified that Rp in the one surface 30 of the insulating layer 102 is 4.5 micrometers or less, and Rku is 2.1 or more.

이하, 거칠기 곡선의 최대산 높이를 나타내는 Rp, 거칠기 곡선의 첨도(kurtosis)를 나타내는 Rku에 대해서, 도 14 및 도 15를 사용해 설명한다. 이들 Rp 및 Rku는 절연층(102)의 1면(30)의 표면 거칠기에 대해서, JIS B0601(2001년)에 준해 컷오프 값을 없음으로 하여 측정함으로써 얻어진다. 본 실시형태에서는 거칠기 곡선이란, 표면 거칠기를 지시하는 요철 곡선을 의미한다. 이 거칠기 곡선은 시판되는 장치에 의해 얻어진다. 본 실시형태에서는 절연층(102)의 표면(1면(30))의 요철을 나타내는 도면에 있어서, 오목부에 상당하는 부분을 골짜기 및 볼록부에 상당하는 부분을 산으로 의미한다.Hereinafter, Rp representing the maximum peak height of the roughness curve and Rku representing the kurtosis of the roughness curve will be described with reference to FIGS. 14 and 15. These Rp and Rku are obtained by measuring with respect to the surface roughness of the one surface 30 of the insulating layer 102 in the absence of a cutoff value according to JIS B0601 (2001). In the present embodiment, the roughness curve means an uneven curve indicating the surface roughness. This roughness curve is obtained by a commercially available apparatus. In this embodiment, in the figure which shows the unevenness | corrugation of the surface (one surface 30) of the insulating layer 102, the part corresponded to a recessed part means the part corresponded to a valley and a convex part as an acid.

최대산 높이 Rp란, 도 14에 나타내는 바와 같이 기준 길이 lr에서의 윤곽 곡선의 볼록부(Zpi)의 최대값을 가리킨다. 이 때문에, Rp를 작게 하는 것은 절연층(102)의 1면(30)에 있어서, 산의 최대 높이를 작게 하는 것을 의미한다. 따라서, Rp를 작게 함으로써, 산의 최소 높이와 최대 높이의 차이를 작게 할 수 있다. As shown in FIG. 14, the maximum peak height Rp indicates the maximum value of the convex portion Zpi of the contour curve at the reference length lr. For this reason, making Rp small means making the maximum height of an acid small in the one surface 30 of the insulating layer 102. Therefore, by making Rp small, the difference between the minimum height and the maximum height of a mountain can be made small.

또, 거칠기 곡선의 첨도 Rku란, 도 15에 나타내는 바와 같이 절연층(102)의 1면(30)에서의 산의 날카로워진 상태를 나타낸다. 이 때문에, Rku를 크게 하는 것은 절연층(102)의 1면(30)에서 산을 예각으로 하는 것을 의미한다. 따라서, Rku를 크게 함으로써, 산의 폭을 작게 하여 산간의 간격을 좁게 할 수 있다. 또한, Rku는 하기 식에 의해 산출된다.Moreover, kurtosis Rku of a roughness curve shows the sharpened state of the acid in the one surface 30 of the insulating layer 102, as shown in FIG. For this reason, increasing Rku means making the acid acute on one surface 30 of the insulating layer 102. Therefore, by increasing Rku, the width of the mountain can be made small, and the distance between the mountains can be narrowed. In addition, Rku is computed by the following formula.

Figure pct00001
Figure pct00001

여기서, lr:기준 길이, Z(x):구름 원 파상도 곡선(rolling circle waviness curve), Rq:거칠기 곡선의 제곱 평방근을 나타낸다.Here, lr: reference length, Z (x): rolling circle waviness curve, and Rq: square root of the roughness curve are shown.

종래 본 발명이 속하는 기술 분야에서는 통상 표면 거칠기를 Ra 또는 Rz라는 지표로 규정하고 있다(예를 들어, 특허문헌 1 참조).Conventionally, in the technical field to which the present invention belongs, the surface roughness is usually defined by an index of Ra or Rz (see Patent Document 1, for example).

그렇지만, 본 발명자들이 검토한 결과, 이들 지표는 하지의 표면 형상 패턴을 충분히 반영하고 있다고는 말할 수 없다는 것이 판명되었다. 예를 들어, Ra는 산의 높이의 최대값을 직접 지시하는 지표는 아니기 때문에, Ra라는 지표를 작게 제어했다고 해도 산의 높이의 최대값이 커질 수 있다. 그리고, 하지의 표면 패턴은 산의 최대값과 최소값의 차이가 커져, 그 위에 형성되는 동박의 표면에서 높낮이 차이가 생기는 일이 있을 수 있다. 한편, Ra는 산의 폭을 나타내지 않는 지표이므로, 이들 지표를 제어하는 것만으로는 하지의 절연 수지층의 표면에서의 산의 간격이 넓어지는 일이 있어, 그것에 의해 도전체층에 움푹한 곳이 생기는 일이 있을 수 있다.However, as a result of examination by the present inventors, it turned out that these indices cannot fully reflect the surface shape pattern of the lower surface. For example, since Ra is not an indicator that directly indicates the maximum value of the height of the mountain, even if Ra is controlled to be small, the maximum value of the height of the mountain can be increased. And the surface pattern of the base may become large and the difference of the maximum value and minimum value of an acid may arise, and height difference may arise in the surface of the copper foil formed on it. On the other hand, Ra is an index that does not indicate the width of the acid. Therefore, only by controlling these indexes, the spacing of the acids on the surface of the insulating resin layer in the base may be widened, whereby a recess is formed in the conductor layer. There may be work.

이와 같이, 종래의 기술에서는 이러한 지표를 제어했다고 해도, 하지의 표면 형상 패턴을 충분히 조절하는 것이 곤란했다.As described above, in the prior art, even if such an indicator was controlled, it was difficult to sufficiently adjust the surface shape pattern of the lower surface.

따라서, 종래의 하지의 표면 형상 패턴은 산의 높이가 높고, 또한 산의 간격이 넓어지는 경우가 있어, 이와 같은 표면 형상을 가지는 하지의 표면 상에 형성된 동박의 표면에는 표면 형상에 불균형이 생기기 때문에 종래 기술에서는 동박의 에칭 특성을 안정화하는 것이 곤란했다.Therefore, since the height of a mountain and the space | interval of a mountain may widen, the surface shape pattern of the conventional lower surface may cause the imbalance in the surface shape to the surface of the copper foil formed on the surface of the lower surface which has such a surface shape. In the prior art, it was difficult to stabilize the etching characteristics of copper foil.

본 발명자는 더욱 검토한 결과, 하지의 절연층(102)에서의 산의 최대 높이를 나타내는 Rp라는 파라미터를 작게 하고, 또한 산의 첨도(산의 간격이 좁은 것)을 나타내는 Rku라는 파라미터를 크게 함으로써, 동박층(104)(하지 상에 마련된 동박)의 에칭 특성이 향상되어 양호한 배선 형상인 도전 회로(119)의 패턴이 형성되는 것을 알아냈다.As a result of further investigation, the present inventors further reduced the parameter of Rp indicating the maximum height of the acid in the underlying insulating layer 102 and increased the parameter of Rku indicating the kurtosis (the spacing of the mountains is narrow). The etching characteristic of the copper foil layer 104 (copper foil provided on the lower surface) improved and it discovered that the pattern of the electrically conductive circuit 119 which is a favorable wiring shape was formed.

상기 실험 사실 근거해, 본 발명자는 이하의 가정을 세웠다. 즉, 하지의 절연층(102)의 표면에 산 높이가 작고, 산의 간격이 좁으며, 또한 예각의 산이 존재하는 표면 형상 패턴이 존재할 때, 절연층(102) 상에 형성되는 동박층(104)의 에칭 특성의 불균형이 저감된다고 생각했다.Based on the above experiments, the present inventors made the following assumptions. That is, the copper foil layer 104 formed on the insulating layer 102 when the acid height is small on the surface of the insulating layer 102 under the ground, the spacing of the mountains is narrow, and there is a surface-shaped pattern in which an acute angle is present. It was considered that the imbalance of the etching characteristics of the () is reduced.

이에, 각종 실험을 실시한 결과, 산의 높이가 작은 것을 지시하는 지표 및 산의 간격이 좁고 또한 예각인 것을 지시하는 지표의 양자의 적절한 값으로 제어했는데, 하지 상에 형성된 동박의 에칭 특성의 불균형이 저감한 것으로부터, 본 발명자는 이러한 지표로서 산의 최대 높이를 나타내는 Rp 및 산의 첨도(산의 간격이 좁은 것)를 나타내는 Rku를 채용해 Rp를 4.5㎛ 이하, Rku를 2.1 이상으로 제어함으로써, 절연층(102)의 1면(30)의 표면 형상 패턴을 적절히 제어하는 것이 가능해져 동박의 에칭 특성의 불균형의 억제를 실현할 수 있다는 것을 알아내어 본 발명의 완성에 이른 것이다.Therefore, as a result of various experiments, it was controlled by appropriate values of both the indicator indicating that the height of the acid was small and the indicator indicating that the distance between the acid was narrow and acute, but the imbalance of the etching characteristics of the copper foil formed on the base was From the reduction, the present inventors employ Rp indicating the maximum height of the acid and Rku indicating the kurtosis (the narrow spacing of the acid) as these indicators, and controlling Rp to 4.5 µm or less and Rku to 2.1 or more, It has been found that it is possible to appropriately control the surface shape pattern of the one surface 30 of the insulating layer 102, and that the suppression of the imbalance in the etching characteristics of the copper foil can be realized, and thus the present invention has been completed.

본 실시형태에서는 상기 표면 형상 패턴으로서 간격이 좁고 또한 예각의 산이 존재하는 패턴을 형성함으로써, 예를 들어 산의 개수를 증가시킬 수 있다. 이것에 의해, 절연층(102)의 1면(30)의 면적이 증가하므로, 절연층(102)과 동박층(104)의 접촉 면적도 증가한다. 이것에 의해, 절연층(102)과 동박층(104)을 포함하는 도전 회로(119)의 밀착성이 뛰어난 프린트 배선판(101)을 실현하는 것이 가능해진다.In this embodiment, the number of acids can be increased, for example, by forming a pattern in which the spacing is narrow and an acute angle is present as the surface shape pattern. Thereby, since the area of the one side 30 of the insulating layer 102 increases, the contact area of the insulating layer 102 and the copper foil layer 104 also increases. Thereby, the printed wiring board 101 excellent in the adhesiveness of the electrically conductive circuit 119 containing the insulating layer 102 and the copper foil layer 104 becomes possible.

또, 본 실시형태의 프린트 배선판의 제조 방법에 따르면, 절연층(102)의 1면(30)에 줄무늬가 발생하는 것을 억제할 수 있다. 이 메카니즘은 명확하지 않지만, 상기 표면 형상 패턴으로서 절연층(102)의 1면(30)에는 산 높이 및 산의 간격이 균일한 표면 형상 패턴을 형성할 수 있으므로, 절연층(102)이 동박층(104)으로부터 받는 수평 방향에서의 응력의 불균형이 적어지므로 절연층(102)에 줄무늬가 발생하는 것을 억제할 수 있다고 추찰된다.Moreover, according to the manufacturing method of the printed wiring board of this embodiment, generation | occurrence | production of a stripe in the one surface 30 of the insulating layer 102 can be suppressed. Although this mechanism is not clear, since the surface-shaped pattern can form a surface-shaped pattern with a uniform acid height and an interval of the acid on one surface 30 of the insulating layer 102, the insulating layer 102 is a copper foil layer. Since the unbalance of the stress in the horizontal direction received from 104 becomes small, it is inferred that the generation | occurrence | production of a stripe in the insulating layer 102 can be suppressed.

여기서, 절연층(102)에 줄무늬가 발생하면, 줄무늬 중의 잔사(예를 들면, 에칭 잔사)를 제거하기 위해서 에칭이 과잉이 되어 배선 형상이 불량이 되는 일이 있고, 한편 에칭량이 부족하면 줄무늬 중의 잔사를 제거하지 못해 접속 불량이 발생할 우려가 있다. 또, 절연층(102)에 줄무늬가 발생하면, 다층 배선 구조에서 보이드가 발생해 접속 신뢰성이 저하하는 경우가 있다.Here, when streaks occur in the insulating layer 102, the etching may be excessive in order to remove the residues (for example, the etching residues) in the streaks, and the wiring shape may be poor. There is a risk of poor connection due to failure to remove the residue. Moreover, when streaks generate | occur | produce in the insulating layer 102, a void may arise in a multilayer wiring structure, and connection reliability may fall.

그러나, 본 실시형태에서는 상술한 바와 같이 줄무늬의 발생을 억제할 수 있으므로, 이러한 줄무늬에 기인하는 배선 형상의 불량, 접속 불량, 또는 접속 신뢰성의 저하를 방지할 수 있다.However, in this embodiment, since generation | occurrence | production of a stripe can be suppressed as mentioned above, the defect of wiring shape, connection defect, or fall of connection reliability resulting from such a stripe can be prevented.

본 실시형태에서는 절연층(102)의 1면(30)에서의 Rp의 상한값은 4.5㎛ 이하이고, 보다 바람직하게는 3.5㎛ 이하이며, 더욱 바람직하게는 2.5㎛ 이하이다. 한편, Rp의 하한값은 특별히 한정되지 않지만, 예를 들면, 바람직하게는 0.5㎛ 이상이며, 보다 바람직하게는 1.0㎛ 이상이며, 더욱 바람직하게는 1.5㎛ 이상이다. Rp를 상기 범위 내로 함으로써, 미세 배선 형성시에 있어서의 에칭 잔사 등의 불량이 저감되어 제품 수율이 좋게 프린트 배선판을 얻을 수 있다. 나아가 미세 배선 회로간의 절연 신뢰성이 뛰어나다.In this embodiment, the upper limit of Rp in the one surface 30 of the insulating layer 102 is 4.5 micrometers or less, More preferably, it is 3.5 micrometers or less, More preferably, it is 2.5 micrometers or less. On the other hand, although the lower limit of Rp is not specifically limited, For example, Preferably it is 0.5 micrometer or more, More preferably, it is 1.0 micrometer or more, More preferably, it is 1.5 micrometers or more. By carrying out Rp in the said range, defects, such as an etching residue at the time of fine wiring formation, are reduced, and a printed wiring board can be obtained with a favorable product yield. Furthermore, the insulation reliability between fine wiring circuits is excellent.

또, 본 실시형태에서는 절연층(102)의 1면(30)에서의 Rku의 상한값은 특별히 한정되지 않지만, 예를 들면, 바람직하게는 10 이하이고, 보다 바람직하게는 8 이하이며, 더욱 바람직하게는 6 이하이다. 한편, Rku의 하한값은 2.1 이상이고, 보다 바람직하게는 3.0 이상이며, 더욱 바람직하게는 3.5 이상이다. Rku를 상기 범위 내로 함으로써, 하지의 표면이 미세한 요철이 되기 때문에 그 위에 형성되는 동박층(104)의 에칭 특성이 균일해진다. 이 때문에, 동박층(104) 등의 도체층의 사이드 에칭 특성도 균일하게 할 수 있다. 또, 접촉 면적이 증대하므로 도체층과의 밀착성이 향상된다. 따라서, 본 실시형태의 프린트 배선판(101)은 내열성 및 미세 배선간의 절연 신뢰성이 뛰어나다.In addition, in this embodiment, although the upper limit of Rku in the one surface 30 of the insulating layer 102 is not specifically limited, For example, Preferably it is 10 or less, More preferably, it is 8 or less, More preferably, Is 6 or less. On the other hand, the lower limit of Rku is 2.1 or more, More preferably, it is 3.0 or more, More preferably, it is 3.5 or more. By carrying out Rku in the said range, since the surface of a base becomes minute unevenness | corrugation, the etching characteristic of the copper foil layer 104 formed on it becomes uniform. For this reason, the side etching characteristic of conductor layers, such as the copper foil layer 104, can also be made uniform. Moreover, since contact area increases, adhesiveness with a conductor layer improves. Therefore, the printed wiring board 101 of this embodiment is excellent in heat resistance and the insulation reliability between fine wirings.

여기서, 양호한 배선 형상에 대해서 도 2~도 4를 사용해 설명한다. 도 4에 있어서, 동장 적층판(1)은 절연층(2), 동박층(4), 금속층(14)을 가진다. 양호한 배선 형상이란, 제1로 종래와 비교해 아랫부분 남음이 적다는 특성으로 특정되고 있는 형상을 가리킨다. 이 아랫부분 남음이란, 도 4에 나타내는 바와 같이, 평면시에 있어서 금속층(14)의 연재 방향과 직교하는 폭 방향에서 금속층(14)의 외측의 영역에 동박층(4)이 비어져 나오게 형성되어 있는 부분을 말한다. 이 아랫부분 남음이 발생하고 있는지 아닌지의 판단에 대해서 도 2, 도 3을 사용해 설명한다. 이들 도면에 나타내는 바와 같이, 예를 들어 단면시에 있어서, 상기 폭 방향에서의 동박층(104, 4)의 최대 폭을 L1로 하고, 상기 폭 방향에서의 금속층(115,14)의 최소 폭을 L2로 했을 때, L2-L1=ΔL가 0보다 큰 경우에는 아랫부분 남음이 발생하고 있다고 판단한다. 이러한 경우에 있어서, 본 실시형태에서의 도전 회로(119)에 있어서는 ΔL가 종래의 것보다 작으면 되고, 보다 바람직하게는 L1와 L2가 동일하며(도 2(a)), 더욱 바람직하게는 L1이 L2보다 작은 것이다. L1이 L2보다 작은 경우에, 단면시에서의 동박층(104)이 동박층(104)의 평면 방향의 폭이 금속층(115)의 평면 방향의 폭보다 작아지는 영역을 가진다(도 2(b)). 이와 같은 L1 및 L2로 특정되는 도전 회로(119)의 형상은 양호한 배선 형상이라는 것이 된다.Here, the preferable wiring shape is demonstrated using FIGS. In FIG. 4, the copper clad laminate 1 has an insulating layer 2, a copper foil layer 4, and a metal layer 14. The favorable wiring shape refers to the shape specified by the characteristic that the lower part remains less compared with the former first. As shown in FIG. 4, this lower part remains so that the copper foil layer 4 may protrude in the area | region of the outer side of the metal layer 14 in the width direction orthogonal to the extending direction of the metal layer 14 in planar view. Say the part. Determination as to whether or not this bottom portion remains has been described with reference to FIGS. 2 and 3. As shown in these figures, for example, in cross section, the maximum width of the copper foil layers 104 and 4 in the width direction is set to L1, and the minimum width of the metal layers 115 and 14 in the width direction is set to L1. When L2 is set to L2, when L2-L1 = ΔL is greater than 0, it is determined that the bottom portion remains. In this case, in the conductive circuit 119 according to the present embodiment, ΔL may be smaller than the conventional one, more preferably L1 and L2 are the same (FIG. 2 (a)), and still more preferably L1. This is smaller than L2. When L1 is smaller than L2, the copper foil layer 104 in the cross section has a region in which the width in the planar direction of the copper foil layer 104 becomes smaller than the width in the planar direction of the metal layer 115 (Fig. 2 (b)). ). The shape of the conductive circuit 119 specified by such L1 and L2 becomes a favorable wiring shape.

또, 본 실시형태에서의 양호한 배선 형상이란, 제2로 금속층(115)의 형상이 원하는 형상을 유지하고 있다는 특성으로 특정되고 있는 것을 가리킨다(도 2(a) 및 (b)). 여기서 말하는 원하는 형상이란, 설계 그대로의 형상을 의미하고 있으며, 예를 들면 4각 형상 등을 가리킨다. L1이 L2와 동일, 또 L1이 L2보다 작은 경우여도 동박층(104)의 에칭 특성을 향상시키고 있으므로, 이와 같은 형상이 실현될 수 있다.In addition, the favorable wiring shape in this embodiment refers to what is specified by the characteristic that the shape of the 2nd metal layer 115 is maintaining the desired shape (FIG. 2 (a) and (b)). The desired shape here means the shape as it is, and points out, for example, a square shape. Even when L1 is the same as L2 and L1 is smaller than L2, the etching characteristics of the copper foil layer 104 are improved, and such a shape can be realized.

또, 동박층(104)의 단면 형상으로는 도 2(a)에 나타내는 바와 같이, 금속층(115)과 동일한 폭을 가지는 사각형 형상이어도 되고, 도 2(b)에 나타내는 바와 같이 역테이퍼 형상이어도 된다. 이 역테이퍼 형상의 동박층(104)는 평면시에 있어서, 제1면(윗면(20))으로부터 제2면(아랫면(22))으로 향해 그 면적이 작아지는 것이어도 된다(단, 제조 공정에서의 불균형에 의해, 측면(24)의 일부에서 요철이 형성되어 있어도 된다). 또, 도 5에 나타내는 바와 같이, 폭 방향의 단면시에 있어서, 절연층(102)에 대한 수선과 측면(24)이 이루는 각 θ(왼쪽 회전 각도)가 예를 들어, 바람직하게는 0도 이상 20도 이하이며, 보다 바람직하게는 1도 이상 10도 이하이다.In addition, as a cross-sectional shape of the copper foil layer 104, as shown in FIG.2 (a), it may be rectangular shape which has the same width | variety as the metal layer 115, and may be an inverted taper shape as shown in FIG.2 (b). . The reverse tapered copper foil layer 104 may have a smaller area from the first surface (upper surface 20) to the second surface (lower surface 22) in plan view (however, the manufacturing step) Unevenness may be formed in a part of the side surface 24 due to an imbalance at the side). In addition, as shown in FIG. 5, in the cross section of the width direction, the angle (the left rotation angle) formed by the repair line with respect to the insulating layer 102 and the side surface 24 is, for example, preferably 0 degrees or more. It is 20 degrees or less, More preferably, they are 1 degree or more and 10 degrees or less.

또, 그 외의 동박층(104)의 형상으로는 도 6(a)에 나타내는 가운데가 불룩 솟은 형상이어도 되고, 도 6(b)에 나타내는 잘록한 형상이어도 된다. 이와 같은 형상의 동박층(104)을 사용함으로써, 도전 회로(119)에서 L1을 L2보다 작게 할 수 있고, 나아가 역테이퍼 형상과 비교해 절연층(102)과의 접촉 면적을 일정 이상 확보하는 것도 가능해진다.In addition, the shape of the other copper foil layer 104 may be a shape in which the center shown in FIG. 6 (a) is bulging, or the concave shape shown in FIG. 6 (b) may be used. By using the copper foil layer 104 of such a shape, L1 can be made smaller than L2 in the conductive circuit 119, and furthermore, the contact area with the insulating layer 102 can be secured more than a certain level compared with the reverse taper shape. Become.

또, 본 실시형태의 프린트 배선판에서는 라인 앤드 스페이스(이하, L/S라고 호칭함) 제어성이 뛰어난 것에 대하여, 도 4를 사용해 설명한다.In addition, in the printed wiring board of this embodiment, what is excellent in a line-and-space (henceforth L / S) controllability is demonstrated using FIG.

도 4에 나타내는 스페이스 S2 및 스페이스 S1은 도전 회로(19,119)가 연재하는 방향에 대해서, 직교하는 방향의 폭 방향에서의 가장 인접하고 있는 도전 회로(19,119) 사이의 거리를 나타낸다.Spaces S2 and S1 shown in FIG. 4 represent distances between the conductive circuits 19 and 119 that are adjacent to each other in the width direction in the direction perpendicular to the direction in which the conductive circuits 19 and 119 extend.

종래의 프린트 배선판의 제조 방법에 대해서는 동박층(4)의 에칭 특성에 불균형이 생겨 동박층(4)의 아랫부분 남음이나 에칭 잔사가 발생하는 일이 있었다. 이러한 동박층(4)를 항상 이간해 전기적으로 분리하기 위해서, 도 4(b)에 나타내는 바와 같이, 스페이스 S2를 충분히 확보할 필요가 있었다. 바꾸어 말하면, 스페이스 S2는 L1의 변동에 맞춰 조정할 필요가 있다. 종래의 프린트 배선판의 제조 방법에서는 이러한 L1/S2의 제어성은 낮기 때문에 미세한 배선을 형성하는 것이 어려웠다.In the conventional manufacturing method of a printed wiring board, an imbalance occurred in the etching characteristic of the copper foil layer 4, and the lower part of the copper foil layer 4 and the etching residue may generate | occur | produce. In order to always separate and electrically isolate such copper foil layer 4, as shown in FIG.4 (b), it was necessary to ensure sufficient space S2. In other words, the space S2 needs to be adjusted to the variation of L1. In the conventional manufacturing method of the printed wiring board, since the controllability of such L1 / S2 is low, it was difficult to form fine wiring.

이것에 대해서, 본 실시형태의 프린트 배선판의 제조 방법에서는 동박층(104)의 에칭 특성을 향상시킬 수 있으므로, 금속층(115)의 형상을 원하는 형상으로 유지한 채로 폭 방향에서의 동박층(104)의 폭을 제어하는 것이 가능해진다. 이 때문에, L1을 L2 이하로 할 수 있으므로(즉, 아랫부분 남음이 없어지므로), 스페이스 S1을 금속층(115)의 최소 폭 L2에 의해 결정할 수 있다. 이 L2는 전술한 바와 같이 설계 그대로의 값으로 할 수 있다. 따라서, 본 실시형태의 프린트 배선판의 제조 방법에서는 이러한 L2/S1의 제어성이 뛰어나다. 따라서, L/S 제어성이 뛰어나므로, 접속 불량을 억제하면서도 미세 배선 가공이 가능한 프린트 배선판의 제조 방법이 얻어진다.On the other hand, in the manufacturing method of the printed wiring board of this embodiment, since the etching characteristic of the copper foil layer 104 can be improved, the copper foil layer 104 in the width direction while maintaining the shape of the metal layer 115 to a desired shape. It becomes possible to control the width of. For this reason, since L1 can be made into L2 or less (namely, since the remainder of a lower part disappears), the space S1 can be determined by the minimum width L2 of the metal layer 115. As mentioned above, this L2 can be set as the design value. Therefore, in the manufacturing method of the printed wiring board of this embodiment, such controllability of L2 / S1 is excellent. Therefore, since L / S controllability is excellent, the manufacturing method of the printed wiring board which can process fine wiring while suppressing a connection defect is obtained.

또, 본 실시형태에 있어서, 동박층(104)에서의 측면(24)에 대한 에칭을 사이드 에칭이라고 한다. 이 사이드 에칭에서는 절연층(102)의 윗면에 대해서 수평 방향으로 에칭이 진행된다.In addition, in this embodiment, the etching with respect to the side surface 24 in the copper foil layer 104 is called side etching. In this side etching, etching advances in the horizontal direction with respect to the upper surface of the insulating layer 102.

한편, 동박층(104)의 윗면(20)에 대한 에칭을 세로 에칭이라고 한다. 이 세로 에칭에서는 절연층(102)의 윗면에 대해서 수직 방향으로 에칭이 진행된다.In addition, the etching with respect to the upper surface 20 of the copper foil layer 104 is called longitudinal etching. In this longitudinal etching, etching advances in the direction perpendicular to the upper surface of the insulating layer 102.

(제 2 실시형태) (Second Embodiment)

이하, 제 2 실시형태의 프린트 배선판의 제조 방법에 대해서 설명한다. 제 2 실시형태에서는 제 1 실시형태에서 생략한 상세한 제법 조건이나 재료 등에 대해서 예시한다.Hereinafter, the manufacturing method of the printed wiring board of 2nd Embodiment is demonstrated. In 2nd Embodiment, the detailed manufacturing method conditions, material, etc. which were abbreviate | omitted in 1st Embodiment are illustrated.

제 2 실시형태의 프린트 배선판의 제조 방법은 금속층(116)을 전면에 또는 선택적으로 형성하는 공정이 동박층(104) 및 절연층(102)으로 구성되는 동장 적층판(100)을 관통하는 관통공(108)을 형성하는 공정과, 적어도 관통공(108)의 내벽에 약액을 접촉시키는 공정과, 무전해 도금에 의해 절연층(102)의 윗면 위와 뒷면 위의 동박층(104)을 전기적으로 접속하는 무전해 도금층(110)을 형성하는 공정을 더 포함하는 점이 제 1 실시형태와 상이하다.The manufacturing method of the printed wiring board of 2nd Embodiment has the through-hole which penetrates the copper clad laminated board 100 comprised from the copper foil layer 104 and the insulating layer 102 by the process of forming the metal layer 116 on a whole surface, or selectively. 108 is formed, a step of contacting at least the inner wall of the through hole 108 with the chemical liquid, and electroless plating electrically connecting the copper foil layer 104 on the upper and rear surfaces of the insulating layer 102 by electroplating. The point which further includes the process of forming the electroless plating layer 110 differs from 1st Embodiment.

도 7 및 도 8은 제 2 실시형태의 프린트 배선판의 제조 방법의 공정 순서를 나타내는 단면도이다.FIG.7 and FIG.8 is sectional drawing which shows the process sequence of the manufacturing method of the printed wiring board of 2nd Embodiment.

우선, 도 7(a)에 나타내는 바와 같이, 절연층(102)의 양면에 캐리어박층(106)과 함께 동박층(104)을 접착시킨 캐리어박 부착 동장 적층판(10)을 준비한다.First, as shown to Fig.7 (a), the copper clad laminated board 10 with carrier foil which bonded the copper foil layer 104 with the carrier foil layer 106 on both surfaces of the insulating layer 102 is prepared.

캐리어박 부착 동장 적층판(10)으로는 예를 들어, 동장 적층판(100)의 적어도 1면에 박리 가능한 캐리어박층(106)이 적층되어 있는 이 동장 적층판(100)은(이하, 적층판이라고 호칭하기도 함) 특별히 한정되지 않지만, 예를 들면, 기재가 들어간 절연 수지층을 가지는 절연층(102)의 적어도 1면에 동박층(104)이 적층된 것을 사용할 수 있다(도면에서는 섬유 기재를 생략). 이 적층판은 단층이어도 되지만, 다층 구조를 가지고 있어도 된다. 즉, 적층판으로는 코어층만으로 구성되어 있어도 되지만, 코어층 상에 빌드업층이 형성되어 있는 것을 사용해도 된다. 이와 같은 적층판은 공지의 것을 적용할 수 있으며, 예를 들면 프리프레그를 복수매 포개어 맞춘 것 등을 사용할 수 있다. 이 프리프레그는 특별히 한정되지 않지만, 예를 들면, 유리 클로스 등의 기재에 열경화성 수지, 경화제 및 충전제 등을 함유한 수지 조성물을 함침시키는 등의 방법에 의해 얻을 수 있다. 그리고, 적층판으로는 적어도 한면에 캐리어박 부착 극박 금속박을 포개어 맞추고 가열 가압 성형한 것 등을 사용할 수 있다. 또, 빌드업층의 층간 절연층에는 코어층과 동일한 재료의 것을 사용해도 되지만, 기재 또는 수지 조성물이 상이해도 된다. 본 실시형태에서는 절연층(102)은 코어층 또는 빌드업층을 구성하는 절연 수지층에 상당한다. 빌드업층을 구비한 적층판을 사용하는 예에 대해서는 제 3 실시형태에서 후술한다.As the copper clad laminated board 10 with carrier foil, this copper clad laminated board 100 in which the peelable carrier foil layer 106 is laminated | stacked on at least one surface of the copper clad laminated board 100 (henceforth a lamination board is called. ) Although not particularly limited, for example, one in which the copper foil layer 104 is laminated on at least one surface of the insulating layer 102 having the insulating resin layer containing the substrate can be used (fiber substrate is omitted in the drawing). Although this laminated sheet may be a single | mono layer, it may have a multilayered structure. That is, although it may be comprised only from a core layer as a laminated board, you may use what the buildup layer is formed on the core layer. A well-known thing can be applied to such a laminated board, For example, what laminated | stacked several sheets of prepreg, etc. can be used. Although this prepreg is not specifically limited, For example, it can obtain by the method of impregnating the resin composition containing thermosetting resin, a hardening | curing agent, a filler, etc. in base materials, such as glass cloth. And as a laminated board, what superimposed the ultra-thin metal foil with carrier foil on at least one surface, and heat-moulded etc. can be used. Moreover, although the thing of the same material as a core layer may be used for the interlayer insulation layer of a buildup layer, a base material or a resin composition may differ. In this embodiment, the insulating layer 102 is corresponded to the insulating resin layer which comprises a core layer or a buildup layer. The example which uses the laminated board provided with a buildup layer is mentioned later in 3rd Embodiment.

본 실시형태에 사용되는 적층판 및 층간 절연층을 구성하는 수지 조성물은 프린트 배선판의 절연 재료로서 사용되는 공지의 수지(이하, 절연 수지 조성물이라고도 칭함)를 사용할 수 있으며, 통상 내열성, 내약품성이 양호한 열경화성 수지가 주로 사용된다. 상기 수지 조성물은 특별히 한정되지 않고, 적어도 열경화성 수지가 포함되는 수지 조성물인 것이 바람직하다.The resin composition which comprises the laminated board and interlayer insulation layer used for this embodiment can use well-known resin (henceforth an insulated resin composition) used as an insulation material of a printed wiring board, and thermosetting property with favorable heat resistance and chemical-resistance is normally favorable Resin is mainly used. The said resin composition is not specifically limited, It is preferable that it is a resin composition in which a thermosetting resin is contained at least.

열경화성 수지로는 예를 들면, 우레아(요소) 수지, 멜라민 수지, 말레이미드 수지, 폴리우레탄 수지, 불포화 폴리에스테르 수지, 벤조옥사진환을 가지는 수지, 비스알릴나디이미드 화합물, 비닐벤질 수지, 비닐벤질 에테르 수지, 벤조시클로부텐 수지, 시아네이트 수지, 에폭시 수지 등을 들 수 있다. 이들 중에서도, 경화성 수지는 유리 전이 온도가 200℃ 이상이 되는 조합이 바람직하다. 예를 들면, 스피로환 함유, 복소환식, 트리메틸올형, 비페닐형, 나프탈렌형, 안트란형, 노볼락형의 2 또는 3 관능 이상의 에폭시 수지, 시아네이트 수지(시아네이트 수지의 프리폴리머를 포함함), 말레이미드 수지, 벤조시클로부텐 수지, 벤조옥사진환을 가지는 수지를 사용하는 것이 바람직하다. 에폭시 수지 및/또는 시아네이트 수지를 사용하는 경우에는 선 팽창이 작아져 내열성이 현저하게 향상된다. 또, 에폭시 수지 및/또는 시아네이트 수지를 고충전량의 충전재와 조합하면, 난연성, 내열성, 내충격성, 고강성 및 전기 특성(저유전율, 저유전정접)이 뛰어나다는 메리트가 있다. 여기서, 내열성의 향상은 상기 열경화성 수지의 경화 반응 후에 유리 전이 온도가 200℃ 이상이 되는 것, 경화 후의 수지 조성물의 열 분해 온도가 높아지는 것, 250℃ 이상에서의 반응 잔사 등의 저분자량이 저감하는 것에 기인한다고 생각된다. 나아가 또, 난연성의 향상은 방향족계의 열경화성 수지이기 때문에 그 구조상 벤젠환의 비율이 높기 때문에, 이 벤젠환이 탄화(graphite화)하기 쉬워 탄화 부분이 생기는 것에 기인한다고 생각된다.Examples of the thermosetting resin include urea (urea) resins, melamine resins, maleimide resins, polyurethane resins, unsaturated polyester resins, resins having a benzoxazine ring, bisallynalideimide compounds, vinylbenzyl resins, and vinylbenzyl ethers. Resin, benzocyclobutene resin, cyanate resin, epoxy resin and the like. Among these, the combination whose curable resin becomes glass transition temperature 200 degreeC or more is preferable. For example, a spiro ring containing, heterocyclic, trimethylol type, biphenyl type, naphthalene type, antran type, novolak type 2 or trifunctional or more epoxy resin, cyanate resin (including the prepolymer of cyanate resin) , Resin having maleimide resin, benzocyclobutene resin and benzoxazine ring is preferable. When using an epoxy resin and / or a cyanate resin, linear expansion becomes small and heat resistance improves remarkably. In addition, when the epoxy resin and / or cyanate resin are combined with a high-filling filler, there is a merit of being excellent in flame retardancy, heat resistance, impact resistance, high rigidity and electrical characteristics (low dielectric constant, low dielectric loss tangent). Here, the improvement of heat resistance is that the glass transition temperature becomes 200 degreeC or more after the hardening reaction of the said thermosetting resin, the thermal decomposition temperature of the resin composition after hardening becomes high, and low molecular weights, such as the reaction residue in 250 degreeC or more, are reduced. It seems to be due to. Moreover, since the flame retardancy improvement is aromatic thermosetting resin, since the ratio of the benzene ring is high in structure, it is thought that this benzene ring is easy to carbonize (graphite) and the carbonization part arises.

상기 수지 조성물은 본 발명의 효과를 해치지 않는 범위에서 난연제를 더 함유해도 되지만, 환경의 측면에서 비할로겐계 난연제가 바람직하다. 난연제로는 예를 들면, 유기 인계 난연제, 유기계 질소 함유 인 화합물, 질소 화합물, 실리콘계 난연제, 금속 수산화물 등을 들 수 있다. 유기 인계 난연제로는 산코(주) 제의 HCA, HCA-HQ, HCA-NQ 등의 포스핀 화합물, 쇼와 고분자(주) 제의 HFB-2006M 등의 인 함유 벤조옥사진 화합물, 홋쿄 화학공업(주) 제의 PPQ, 클라리언트(주) 제의 OP930, 다이하치 화학(주) 제의 PX200 등의 인산 에스테르 화합물, 토토 화성(주) 제의 FX289, FX310 등의 인 함유 에폭시 수지, 토토 화성(주) 제의 ERF001 등의 인 함유 페녹시 수지 등을 들 수 있다. 유기계 질소 함유 인 화합물로는 시코쿠화성공업(주) 제의 SP670, SP703 등의 인산 에스테르 아미드 화합물, 오오츠카 화학(주)사 제의 SPB100, SPE100, (주)후시미 제작소제 FP-series 등의 포스파젠 화합물 등을 들 수 있다. 금속 수산화물로는 우베 머티리얼즈(주) 제의 UD650, UD653 등의 수산화마그네슘, 스미토모 화학(주) 제 CL310, 쇼와전공(주) 제, HP-350 등의 수산화알루미늄 등을 들 수 있다.Although the said resin composition may contain a flame retardant further in the range which does not impair the effect of this invention, a non-halogen-type flame retardant is preferable from an environmental viewpoint. As a flame retardant, an organophosphorus flame retardant, an organic nitrogen containing phosphorus compound, a nitrogen compound, a silicone flame retardant, a metal hydroxide, etc. are mentioned, for example. As organophosphorus flame retardants, phosphorus-containing benzoxazine compounds such as HCA, HCA-HQ and HCA-NQ manufactured by Sanko Co., Ltd. and HFB-2006M manufactured by Showa Polymer Co., Ltd. Phosphoric acid ester compounds, such as PPQ by the company, OP930 by Clariant, PX200 by Daihachi Chemical, FX289, FX310 by Toto Kasei Co., Ltd., Toto Kasei Co., Ltd. And phosphorus-containing phenoxy resins such as ERF001. Examples of the organic nitrogen-containing phosphorus compounds include phosphate ester amide compounds such as SP670 and SP703 manufactured by Shikoku Chemical Co., Ltd., SPB100 and SPE100 manufactured by Otsuka Chemical Co., Ltd., and FP-series manufactured by Fushimi Corporation. Pazen compounds, and the like. Examples of the metal hydroxides include magnesium hydroxides such as UD650 and UD653 manufactured by Ube Materials, Inc., CL310 manufactured by Sumitomo Chemical Co., Ltd., and aluminum hydroxides such as Showa Electric Co., Ltd. and HP-350.

상기 수지 조성물에 사용하는 에폭시 수지로는 예를 들면 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 E형 에폭시 수지, 비스페놀 S형 에폭시 수지, 비스페놀 M형 에폭시 수지, 비스페놀 P형 에폭시 수지, 비스페놀 Z형 에폭시 수지 등의 비스페놀형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 크실릴렌형 에폭시 수지, 비페닐 아랄킬형 에폭시 수지 등의 아릴 알킬렌형 에폭시 수지, 나프톨형 에폭시 수지, 나프탈렌 디올형 에폭시 수지, 2 관능 내지 4 관능 에폭시형 나프탈렌 수지, 나프틸렌 에테르형 에폭시 수지, 비나프틸형 에폭시 수지, 나프탈렌 아랄킬형 에폭시 수지 등의 나프탈렌형 에폭시 수지, 안트라센형 에폭시 수지, 페녹시형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 노르보넨형 에폭시 수지, 아다만탄형 에폭시 수지, 플루오렌형 에폭시 수지 등을 들 수 있다.As an epoxy resin used for the said resin composition, for example, bisphenol-A epoxy resin, bisphenol F-type epoxy resin, bisphenol E-type epoxy resin, bisphenol S-type epoxy resin, bisphenol M-type epoxy resin, bisphenol P-type epoxy resin, bisphenol Bisphenol-type epoxy resins, such as a Z-type epoxy resin, a phenol novolak-type epoxy resin, a novolak-type epoxy resin, such as a cresol novolak-type epoxy resin, a biphenyl type epoxy resin, a xylylene type epoxy resin, and a biphenyl aralkyl type epoxy resin Naphthalene, such as an aryl alkylene type epoxy resin, a naphthol type epoxy resin, a naphthalene diol type epoxy resin, a bifunctional to tetrafunctional epoxy type naphthalene resin, a naphthylene ether type epoxy resin, a naphthyl type epoxy resin, a naphthalene aralkyl type epoxy resin, etc. Epoxy resin, anthracene epoxy resin, phenoxy epoxy resin, dish As there may be mentioned diene-type epoxy resin, epoxy resin nenhyeong norbornyl, adamantyl tanhyeong epoxy resin, fluorene type epoxy resins.

에폭시 수지로서 이들 중의 1 종류를 단독으로 사용해도 되고, 상이한 중량 평균 분자량을 가지는 2 종류 이상을 병용해도 된다. 또, 이들 중의 1 종류 또는 2 종류 이상과 이들의 프리폴리머를 병용해도 된다.As the epoxy resin, one of these may be used alone, or two or more kinds having different weight average molecular weights may be used in combination. Moreover, you may use together one or two or more types of these, and these prepolymers.

이들 에폭시 수지 중에서 특히 아릴 알킬렌형 에폭시 수지가 바람직하다. 이것에 의해, 흡습 납땜 내열성 및 난연성을 더욱 향상시킬 수 있다.Especially among these epoxy resins, an aryl alkylene type epoxy resin is preferable. Thereby, moisture absorption solder heat resistance and flame retardance can be improved further.

아릴 알킬렌형 에폭시 수지란, 반복 단위 중에 하나 이상의 아릴 알킬렌기를 가지는 에폭시 수지를 말한다. 예를 들면 크실릴렌형 에폭시 수지, 비페닐 디메틸렌형 에폭시 수지 등을 들 수 있다. 이들 중에서도 비페닐 디메틸렌형 에폭시 수지가 바람직하다. 비페닐 디메틸렌형 에폭시 수지는 예를 들면 하기 일반식 (1)로 나타낼 수 있다. 또, 비페닐 디메틸렌형 에폭시 수지로는 예를 들면 일본 화약(주) 제의 NC-3000, NC-3000L, NC-3000-FH를 들 수 있다.An aryl alkylene type epoxy resin means the epoxy resin which has one or more aryl alkylene groups in a repeating unit. For example, xylylene-type epoxy resin, biphenyl dimethylene-type epoxy resin, etc. are mentioned. Among these, biphenyl dimethylene type | mold epoxy resin is preferable. Biphenyl dimethylene type | mold epoxy resin can be represented by following General formula (1), for example. Moreover, as biphenyl dimethylene type | mold epoxy resin, NC-3000, NC-3000L, and NC-3000-FH by a Japanese powder company can be mentioned, for example.

Figure pct00002
Figure pct00002

상기 일반식 (1)로 나타내는 비페닐 디메틸렌형 에폭시 수지의 평균 반복 단위 n은 임의의 정수이다. n의 하한은 특별히 한정되지 않지만, 1 이상이 바람직하고, 특히 2 이상이 바람직하다. n가 너무 작으면, 비페닐 디메틸렌형 에폭시 수지가 결정화되기 쉬워져, 범용 용매에 대한 용해성이 비교적 저하되기 때문에 취급이 곤란해지는 경우가 있다. n의 상한은 특별히 한정되지 않지만, 10 이하가 바람직하고, 특히 5 이하가 바람직하다. n가 너무 크면 수지의 유동성이 저하되어 성형 불량 등의 원인이 되는 경우가 있다.The average repeating unit n of the biphenyl dimethylene type | mold epoxy resin represented by the said General formula (1) is arbitrary integers. The lower limit of n is not particularly limited, but is preferably 1 or more, and particularly preferably 2 or more. When n is too small, biphenyl dimethylene type | mold epoxy resin will become easy to crystallize, and since the solubility to general purpose solvents falls comparatively, handling may become difficult. Although the upper limit of n is not specifically limited, 10 or less are preferable and 5 or less are especially preferable. When n is too large, the fluidity | liquidity of resin may fall and it may become a cause of molding defects.

상기 이외의 에폭시 수지로는 축합환 방향족 탄화수소 구조를 가지는 노볼락형 에폭시 수지가 바람직하다. 이것에 의해, 내열성, 저열 팽창성을 더욱 향상시킬 수 있다.As an epoxy resin of that excepting the above, the novolak-type epoxy resin which has a condensed cyclic aromatic hydrocarbon structure is preferable. Thereby, heat resistance and low thermal expansion property can be improved further.

축합환 방향족 탄화수소 구조를 가지는 노볼락형 에폭시 수지는 나프탈렌, 안트라센, 페난트렌, 테트라센, 크리센, 피렌, 트리페닐렌 및 테트라펜, 그 밖의 축합환 방향족 탄화수소 구조를 가지는 노볼락형 에폭시 수지이다. 축합환 방향족 탄화수소 구조를 가지는 노볼락형 에폭시 수지는 복수의 방향환이 규칙적으로 배열될 수 있기 때문에 저열 팽창성이 뛰어나다. 또, 유리 전이 온도도 높기 때문에 내열성이 뛰어나다. 나아가 반복 구조의 분자량이 크기 때문에 종래의 노볼락형 에폭시 수지에 비해 난연성이 뛰어나며, 시아네이트 수지와 조합됨으로써 시아네이트 수지의 약점의 취약성을 개선할 수 있다. 따라서, 시아네이트 수지와 병용해 사용함으로써, 유리 전이 온도가 더욱 높아지기 때문에 납프리 대응의 실장 신뢰성이 뛰어나다.The novolak type epoxy resins having a condensed cyclic aromatic hydrocarbon structure are naphthalene, anthracene, phenanthrene, tetracene, chrysene, pyrene, triphenylene and tetraphen, and other novolac epoxy resins having a condensed cyclic aromatic hydrocarbon structure. . The novolak-type epoxy resin having a condensed ring aromatic hydrocarbon structure is excellent in low thermal expansion because a plurality of aromatic rings can be arranged regularly. Moreover, since glass transition temperature is also high, it is excellent in heat resistance. Furthermore, since the molecular weight of the repeating structure is large, it is excellent in flame retardancy compared with the conventional novolak-type epoxy resin, and by combining with the cyanate resin, the weakness of the weakness of the cyanate resin can be improved. Therefore, by using together with cyanate resin, since glass transition temperature becomes higher, it is excellent in the mounting reliability corresponding to lead-free.

축합환 방향족 탄화수소 구조를 가지는 노볼락형 에폭시 수지는 페놀류 화합물과 포름알데히드류 화합물 및 축합환 방향족 탄화수소 화합물로부터 합성된 노볼락형 페놀 수지를 에폭시화한 것이다.The novolak-type epoxy resin which has a condensed cyclic aromatic hydrocarbon structure epoxidizes the novolak-type phenol resin synthesize | combined from a phenolic compound, a formaldehyde compound, and a condensed cyclic aromatic hydrocarbon compound.

페놀류 화합물은 특별히 한정되지 않지만, 예를 들면, 페놀, o-크레졸, m-크레졸, p-크레졸 등의 크레졸류, 2,3-크실레놀, 2,4-크실레놀, 2,5-크실레놀, 2,6-크실레놀, 3,4-크실레놀, 3,5-크실레놀 등의 크실레놀류, 2,3,5-트리메틸페놀 등의 트리메틸페놀류, o-에틸페놀, m-에틸페놀, p-에틸페놀 등의 에틸페놀류, 이소프로필페놀, 부틸페놀, t-부틸페놀 등의 알킬페놀류, o-페닐페놀, m-페닐페놀, p-페닐페놀, 카테콜, 1,5-디히드록시나프탈렌, 1,6-디히드록시나프탈렌, 2,7-디히드록시나프탈렌 등의 나프탈렌디올류, 레조르신, 카테콜, 하이드로퀴논, 피로가롤, 플루오로글루신 등의 다가 페놀류, 알킬레졸신, 알킬카테콜, 알킬하이드로퀴논 등의 알킬 다가 페놀류를 들 수 있다. 이들 중, 비용면 및 분해 반응에 부여되는 효과로부터 페놀이 바람직하다.Although a phenolic compound is not specifically limited, For example, cresols, such as a phenol, o-cresol, m-cresol, and p-cresol, 2, 3- xylenol, 2, 4- xylenol, 2, 5- Xylenols, such as xylenol, 2, 6- xylenol, 3, 4- xylenol, 3, 5- xylenol, trimethyl phenols, such as 2, 3, 5- trimethyl phenol, o-ethyl phenol , ethyl phenols such as m-ethyl phenol and p-ethyl phenol, alkyl phenols such as isopropyl phenol, butyl phenol and t-butyl phenol, o-phenyl phenol, m-phenyl phenol, p-phenyl phenol, catechol, 1 Naphthalene diols, such as 5-, 5- dihydroxy naphthalene, 1, 6- dihydroxy naphthalene, and 2, 7- dihydroxy naphthalene, a resorcinol, catechol, hydroquinone, a pyrogarol, fluoroglucin, etc. Alkyl polyhydric phenols, such as polyhydric phenols, an alkylresolecin, alkyl catechol, and alkyl hydroquinone, are mentioned. Among them, phenol is preferred from the viewpoint of cost and the effect imparted to the decomposition reaction.

알데히드류 화합물은 특별히 한정되지 않지만, 예를 들면, 포름알데히드, 파라포름알데히드, 트리옥산, 아세트알데히드, 프로피온알데히드, 폴리옥시메틸렌, 클로랄, 헥사메틸렌테트라민, 푸르푸랄, 글리옥살, n-부틸알데히드, 카프로알데히드, 알릴알데히드, 벤즈알데히드, 크로톤알데히드, 아크롤레인, 테트라옥시메틸렌, 페닐아세트알데히드, o-톨루알데히드, 살리실알데히드, 디히드록시벤즈알데히드, 트리히드록시벤즈알데히드, 4-히드록시-3-메톡시알데히드 파라포름알데히드 등을 들 수 있다.The aldehyde compound is not particularly limited, but for example, formaldehyde, paraformaldehyde, trioxane, acetaldehyde, propionaldehyde, polyoxymethylene, chloral, hexamethylenetetramine, furfural, glyoxal, n-butyl Aldehyde, caproaldehyde, allylaldehyde, benzaldehyde, crotonaldehyde, acrolein, tetraoxymethylene, phenylacetaldehyde, o-tolualdehyde, salicylaldehyde, dihydroxybenzaldehyde, trihydroxybenzaldehyde, 4-hydroxy-3-aldehyde Methoxyaldehyde paraformaldehyde and the like.

축합환 방향족 탄화수소 화합물은 특별히 한정되지 않지만, 예를 들면, 메톡시나프탈렌, 부톡시나프탈렌 등의 나프탈렌 유도체, 메톡시안트라센 등의 안트라센 유도체, 메톡시페난트렌 등의 페난트렌 유도체, 그 외 테트라센 유도체, 크리센 유도체, 피렌 유도체, 유도체 트리페닐렌 및 테트라펜 유도체 등을 들 수 있다.Although a condensed cyclic aromatic hydrocarbon compound is not specifically limited, For example, naphthalene derivatives, such as methoxy naphthalene and butoxynaphthalene, anthracene derivatives, such as methoxy anthracene, phenanthrene derivatives, such as methoxyphenanthrene, and other tetracene derivatives , Chrysene derivatives, pyrene derivatives, derivative triphenylene and tetraphene derivatives.

축합환 방향족 탄화수소 구조를 가지는 노볼락형 에폭시 수지는 특별히 한정되지 않지만, 예를 들면, 메톡시나프탈렌 변성 오르토크레졸노볼락 에폭시 수지, 부톡시나프탈렌 변성 메타 (파라)크레졸노볼락 에폭시 수지 및 메톡시나프탈렌 변성 노볼락 에폭시 수지 등을 들 수 있다. 이들 중에서도, 하기 식 (2)로 나타내는 축합환 방향족 탄화수소 구조를 가지는 노볼락형 에폭시 수지가 바람직하다. 또, 축합환 방향족 탄화수소 구조를 가지는 노볼락형 에폭시 수지로는 예를 들면 DIC(주) 제의 HP-5000을 들 수 있다.Although the novolak-type epoxy resin which has a condensed cyclic aromatic hydrocarbon structure is not specifically limited, For example, a methoxy naphthalene modified ortho cresol novolak epoxy resin, butoxy naphthalene modified meta (para) cresol novolak epoxy resin, and methoxy naphthalene A modified novolak epoxy resin etc. are mentioned. Among these, the novolak-type epoxy resin which has a condensed cyclic aromatic hydrocarbon structure represented by following formula (2) is preferable. Moreover, as a novolak-type epoxy resin which has a condensed cyclic aromatic hydrocarbon structure, HP-5000 by DIC Corporation is mentioned, for example.

Figure pct00003
Figure pct00003

(식 중, Ar은 축합환 방향족 탄화수소기이고, R은 서로 동일해도 상이해도 되며, 수소 원자, 탄소수 1 이상 10 이하의 탄화수소기 또는 할로겐 원소, 페닐기, 벤질기 등의 아릴기 및 글리시딜 에테르를 포함하는 유기기로부터 선택되는 기이고, n, p 및 q는 1 이상의 정수이며, 또 p, q의 값은 반복 단위마다 동일해도 상이해도 된다.)(In the formula, Ar is a condensed cyclic aromatic hydrocarbon group, R may be the same or different from each other, a hydrogen atom, a hydrocarbon group having 1 to 10 carbon atoms or an aryl group such as a halogen element, a phenyl group, a benzyl group, and glycidyl ether) And n, p and q are integers of 1 or more, and the values of p and q may be the same or different for each repeating unit.)

Figure pct00004
Figure pct00004

(식 (2) 중의 Ar은 식 (3) 중의 (Ar1)~(Ar4)로 나타내는 구조이고, 식 (3) 중의 R은 서로 동일해도 상이해도 되며, 수소 원자, 탄소수 1 이상 10 이하의 탄화수소기 또는 할로겐 원소, 페닐기, 벤질기 등의 아릴기 및 글리시딜에테르를 포함하는 유기기로부터 선택되는 기이다.)(Ar in Formula (2) is a structure represented by (Ar1)-(Ar4) in Formula (3), R in Formula (3) may mutually be same or different, and is a hydrogen atom, a C1-C10 hydrocarbon group. Or an aryl group such as a halogen element, a phenyl group, or a benzyl group, and an organic group including glycidyl ether.)

또한, 상기 이외의 에폭시 수지로는 나프톨형 에폭시 수지, 나프탈렌디올형 에폭시 수지, 2 관능 내지 4 관능 에폭시형 나프탈렌 수지, 나프틸렌에테르형 에폭시 수지 등의 나프탈렌형 에폭시 수지가 바람직하다. 이것에 의해, 내열성, 저열 팽창성을 더욱 향상시킬 수 있다. 또, 벤젠환에 비해 나프탈렌환의 π-π 스택킹 효과가 높기 때문에, 특히 저열 팽창성, 저열수축성이 뛰어나다. 또한, 다환 구조 때문에 강직 효과가 높고, 유리 전이 온도가 특히 높기 때문에 리플로우 전후의 열 수축 변화가 작다.Moreover, as an epoxy resin of that excepting the above, naphthalene type epoxy resins, such as a naphthol type epoxy resin, a naphthalene diol type epoxy resin, a bifunctional to tetrafunctional epoxy type naphthalene resin, and a naphthylene ether type epoxy resin, are preferable. Thereby, heat resistance and low thermal expansion property can be improved further. Moreover, since the (pi)-(pi) stacking effect of a naphthalene ring is higher than a benzene ring, it is especially excellent in low thermal expansion property and low thermal contractility. In addition, because of the polycyclic structure, the rigidity effect is high, and the glass transition temperature is particularly high, so that the heat shrinkage change before and after reflow is small.

나프톨형 에폭시 수지는 예를 들면 하기 일반식 (4-1)로 나타낼 수 있다. 또, 나프톨형 에폭시 수지로는 예를 들면 신일철 화학(주) 제의 ESN-375를 들 수 있다.A naphthol type epoxy resin can be represented by following General formula (4-1), for example. Moreover, as a naphthol type epoxy resin, ESN-375 by Shin-Ill Iron Chemical Co., Ltd. is mentioned, for example.

나프탈렌디올형 에폭시 수지는 예를 들면 하기 식 (4-2)로 나타낼 수 있다. 나프탈렌 디올형 에폭시 수지로는 예를 들면 DIC(주) 제의 HP-4032D를 들 수 있다. 2 관능 내지 4 관능 에폭시형 나프탈렌 수지는 예를 들면 하기 식 (4-3), (4-4), (4-5)로 나타낼 수 있다. 2 관능 내지 4 관능 에폭시형 나프탈렌 수지로는 예를 들면, DIC(주) 제의 HP-4700, HP-4770을 들 수 있다.A naphthalenediol type epoxy resin can be represented by following formula (4-2), for example. As naphthalene diol type epoxy resin, DIC Corporation HP-4032D is mentioned, for example. The bifunctional to tetrafunctional epoxy-type naphthalene resin can be represented by the following formulas (4-3), (4-4) and (4-5), for example. As a bifunctional to tetrafunctional epoxy-type naphthalene resin, DIC Corporation HP-4700 and HP-4770 are mentioned, for example.

나프틸렌에테르형 에폭시 수지는 예를 들면 하기 일반식 (4-6)으로 나타낼 수 있다. 나프틸렌에테르형 에폭시 수지로는 예를 들면 DIC(주) 제의 HP-6000을 들 수 있다.A naphthylene ether type epoxy resin can be represented by following General formula (4-6), for example. As a naphthylene ether type epoxy resin, DIC Corporation HP-6000 is mentioned, for example.

Figure pct00005
Figure pct00005

(n은 평균 1 이상 6 이하의 수를 나타내고, R는 글리시딜기 또는 탄소수 1 이상 10 이하의 탄화수소기를 나타낸다.)(n represents an average of 1 or more and 6 or less, and R represents a glycidyl group or a C1 or more and 10 or less hydrocarbon group.)

Figure pct00006
Figure pct00006

Figure pct00007
Figure pct00007

Figure pct00008
Figure pct00008

Figure pct00009
Figure pct00009

Figure pct00010
Figure pct00010

(식 중, R1은 수소 원자 또는 메틸기를 나타내고, R2는 각각 독립적으로 수소 원자, 탄소 원자수 1~4의 알킬기, 아랄킬기, 나프탈렌기 또는 글리시딜에테르기 함유 나프탈렌기를 나타내며, o 및 m는 각각 0~2의 정수이고, 또한 o 또는 m 중 적어도 어느 한쪽은 1 이상이다.)(In formula, R <1> represents a hydrogen atom or a methyl group, R <2> represents a hydrogen atom, a C1-C4 alkyl group, an aralkyl group, a naphthalene group, or a glycidyl ether group containing naphthalene group each independently, o and m is an integer of 0-2 each, and at least one of o or m is 1 or more.)

상기 수지 조성물에 사용하는 시아네이트 수지는 예를 들면 할로겐화 시안 화합물과 페놀류를 반응시킴으로써 얻을 수 있다. 시아네이트 수지의 구체적인 예로는 예를 들면 페놀노볼락형 시아네이트 수지, 크레졸노볼락형 시아네이트 수지 등의 노볼락형 시아네이트 수지, 나프톨아랄킬형 시아네이트 수지, 디시클로펜타디엔형 시아네이트 수지, 비페닐형 시아네이트 수지, 비스페놀 A형 시아네이트 수지, 비스페놀 AD형 시아네이트 수지, 테트라메틸비스페놀 F형 시아네이트 수지 등의 비스페놀형 시아네이트 수지 등을 들 수 있다.The cyanate resin used for the said resin composition can be obtained by making a cyanide halogen compound and phenol react, for example. Specific examples of the cyanate resin include novolak cyanate resins such as phenol novolac cyanate resins, cresol novolac cyanate resins, naphthol aralkyl type cyanate resins, dicyclopentadiene type cyanate resins, And bisphenol cyanate resins such as biphenyl cyanate resin, bisphenol A cyanate resin, bisphenol AD cyanate resin, and tetramethylbisphenol F cyanate resin.

이들 중에서도 특히 노볼락형 시아네이트 수지, 나프톨아랄킬형 시아네이트 수지, 디시클로펜타디엔형 시아네이트 수지, 비페닐형 시아네이트 수지를 포함하는 것이 바람직하다. 또한, 수지 조성물은 이 시아네이트 수지를 수지 조성물의 전체 고형분 중에 10중량% 이상 포함하는 것이 바람직하다. 이것에 의해, 프리프레그의 내열성(유리 전이 온도, 열 분해 온도)을 향상시킬 수 있다. 또, 프리프레그의 열 팽창 계수(특히, 프리프레그의 두께 방향의 열 팽창 계수)를 저하시킬 수 있다. 프리프레그의 두께 방향의 열 팽창 계수가 저하하면, 다층 프린트 배선의 응력 일그러짐을 경감시킬 수 있다. 또한, 미세한 층간 접속부를 가지는 다층 프린트 배선판에서는 그 접속 신뢰성을 큰 폭으로 향상시킬 수 있다.Especially among these, it is preferable to contain novolak-type cyanate resin, a naphthol aralkyl type cyanate resin, a dicyclopentadiene type cyanate resin, and a biphenyl type cyanate resin. Moreover, it is preferable that a resin composition contains 10 weight% or more of this cyanate resin in the total solid of a resin composition. Thereby, the heat resistance (glass transition temperature, thermal decomposition temperature) of a prepreg can be improved. In addition, the thermal expansion coefficient of the prepreg (particularly, the thermal expansion coefficient in the thickness direction of the prepreg) can be reduced. When the thermal expansion coefficient in the thickness direction of the prepreg decreases, the stress distortion of the multilayer printed wiring can be reduced. Moreover, in the multilayer printed wiring board which has a fine interlayer connection part, the connection reliability can be improved significantly.

상기 수지 조성물에 사용하는 노볼락형 시아네이트 수지 중에서도 바람직한 것으로는 하기 식 (5)로 나타내는 노볼락형 시아네이트 수지를 들 수 있다. 중량 평균 분자량이 2000 이상, 보다 바람직하게는 2,000~10,000, 더욱 바람직하게는 2,200~3,500의 식 (5)로 나타내는 노볼락형 시아네이트 수지와 중량 평균 분자량이 1500 이하, 보다 바람직하게는 200~1,300인 식 (5)로 나타내는 노볼락형 시아네이트 수지를 조합해 사용하는 것이 바람직하다(이하, 「~」는 특별히 명시하지 않는 한, 상한값과 하한값을 포함하는 것을 나타낸다). 또한, 본 실시형태에서 중량 평균 분자량은 폴리스티렌 환산의 겔 투과 크로마토그래피법으로 측정한 값이다.As a preferable thing among the novolak-type cyanate resin used for the said resin composition, the novolak-type cyanate resin represented by following formula (5) is mentioned. The weight average molecular weight is 2000 or more, More preferably, 2,000-10,000, More preferably, the novolak-type cyanate resin represented by Formula (5) of 2,200-3,500 and a weight average molecular weight are 1500 or less, More preferably, 200-1,300 It is preferable to use the novolak-type cyanate resin represented by phosphorus formula (5) in combination (Hereinafter, "-" shows including an upper limit and a lower limit unless otherwise specified). In addition, in this embodiment, a weight average molecular weight is the value measured by the gel permeation chromatography method of polystyrene conversion.

Figure pct00011
Figure pct00011

식 (5) 중, n은 0 이상의 정수를 나타낸다.In formula (5), n represents the integer of 0 or more.

또, 시아네이트 수지로는 하기 일반식 (6)으로 나타내는 시아네이트 수지도 매우 적합하게 사용된다. 하기 일반식 (6)으로 나타내는 시아네이트 수지는 α-나프톨 혹은 β-나프톨 등의 나프톨류와 p-크실릴렌글리콜, α,α'-디메톡시-p-크실렌, 1,4-디(2-히드록시-2-프로필)벤젠 등의 반응에 의해 얻어지는 나프톨아랄킬 수지와 시안산을 축합시켜 얻어지는 것이다. 일반식 (6)의 n은 1 이상이지만, 10 이하인 것이 더욱 바람직하다. n이 10 이하인 경우, 수지 점도가 높아지지 않아 기재에 대한 함침성이 양호해서 적층판으로서의 성능의 저하를 억제할 수 있다. 또, 합성시에 분자 내 중합이 일어나기 어려워 물 세정시의 분액성이 향상해 수량(收量)의 저하를 방지할 수 있다.Moreover, as cyanate resin, the cyanate resin represented by following General formula (6) is also used suitably. The cyanate resin represented by the following general formula (6) includes naphthols such as α-naphthol or β-naphthol, p-xylylene glycol, α, α'-dimethoxy-p-xylene, and 1,4-di (2). It is obtained by condensing naphthol aralkyl resin and cyanic acid obtained by reaction, such as -hydroxy-2-propyl) benzene. N of General formula (6) is 1 or more, but it is more preferable that it is 10 or less. When n is 10 or less, resin viscosity does not become high and impregnation with a base material is favorable, and the fall of the performance as a laminated board can be suppressed. In addition, intramolecular polymerization hardly occurs at the time of synthesis, and the liquid-liquidity at the time of water washing is improved, and the fall of water quantity can be prevented.

Figure pct00012
Figure pct00012

식 (6) 중, R는 수소 원자 또는 메틸기를 나타내고, R는 동일해도 상이해도 되며, n은 1 이상의 정수를 나타낸다.In formula (6), R represents a hydrogen atom or a methyl group, R may be same or different, and n represents an integer of 1 or more.

또, 시아네이트 수지로는 하기 일반식 (7)로 나타내는 디시클로펜타디엔형 시아네이트 수지도 매우 적합하게 사용된다. 하기 일반식 (7)로 나타내는 디시클로펜타디엔형 시아네이트 수지는 하기 일반식 (7)의 n은 0 이상 8 이하인 것이 더욱 바람직하다. n이 8 이하인 경우, 수지 점도가 높아지지 않아 기재에 대한 함침성이 양호해서 적층판으로서의 성능의 저하를 억제할 수 있다. 또, 디시클로펜타디엔형 시아네이트 수지를 사용함으로써, 저흡습성 및 내약품이 뛰어나다.Moreover, the dicyclopentadiene type cyanate resin represented by following General formula (7) is also used suitably as cyanate resin. As for dicyclopentadiene type cyanate resin represented by following General formula (7), it is more preferable that n of following General formula (7) is 0 or more and 8 or less. When n is 8 or less, resin viscosity does not become high and impregnation with a base material is favorable, and the fall of the performance as a laminated board can be suppressed. Moreover, it is excellent in low hygroscopicity and chemical-resistance by using dicyclopentadiene type cyanate resin.

Figure pct00013
Figure pct00013

n은 0~8의 정수를 나타낸다.n represents the integer of 0-8.

또, 수지 조성물은 경화촉진제를 더 함유해도 된다. 예를 들면, 열경화성 수지가 에폭시 수지나 시아네이트 수지이면, 페놀 수지나 에폭시 수지나 시아네이트 수지의 경화촉진제를 사용할 수 있다. 페놀 수지는 특별히 한정되지 않지만, 예를 들면, 페놀노볼락 수지, 크레졸노볼락 수지, 비스페놀 A 노볼락 수지, 아릴알킬렌형 노볼락 수지 등의 노볼락형 페놀 수지, 미변성 레졸페놀 수지, 동유, 아마니유, 호두유 등으로 변성한 기름 변성 레졸페놀 수지 등의 레졸형 페놀 수지 등을 들 수 있다. 상기 페놀 수지로는 페놀노볼락 또는 크레졸노볼락 수지가 바람직하다. 그 중에서도, 비페닐아랄킬 변성 페놀 노볼락 수지가 흡습 납땜 내열성의 점에서 바람직하다.In addition, the resin composition may further contain a curing accelerator. For example, if a thermosetting resin is an epoxy resin or a cyanate resin, the hardening accelerator of a phenol resin, an epoxy resin, or a cyanate resin can be used. Although a phenol resin is not specifically limited, For example, novolak-type phenol resins, such as a phenol novolak resin, a cresol novolak resin, a bisphenol A novolak resin, an arylalkylene type novolak resin, an unmodified resolphenol resin, copper oil, Resol type phenol resins, such as oil-modified resol phenol resin modified | modified with amani oil, walnut oil, etc. are mentioned. As said phenol resin, a phenol novolak or a cresol novolak resin is preferable. Especially, biphenyl aralkyl modified phenol novolak resin is preferable at the point of moisture absorption solder heat resistance.

이들 중의 1 종류를 단독으로 사용할 수도 있고, 상이한 중량 평균 분자량을 가지는 2 종류 이상을 병용하거나, 1 종류 또는 2 종류 이상과 이들의 프리폴리머를 병용하거나 할 수도 있다.One type of these may be used alone, or two or more types having different weight average molecular weights may be used in combination, or one or two or more types thereof and prepolymers thereof may be used in combination.

상기 경화촉진제는 특별히 한정되지 않지만, 예를 들면, 나프텐산 아연, 나프텐산 코발트, 옥틸산 주석, 옥틸산 코발트, 비스아세틸아세토네이트 코발트(II), 트리스아세틸아세토네이트 코발트(III) 등의 유기 금속염, 트리에틸아민, 트리부틸아민, 디아자비시클로[2,2,2]옥탄 등의 3급 아민류, 2-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 2-에틸-4-에틸이미다졸, 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸, 2-운데실이미다졸, 1-시아노에틸-2-에틸-4-메틸이미다졸, 1-시아노에틸-2-운데실이미다졸, 2-페닐-4-메틸-5-히드록시이미다졸, 2-페닐-4,5-디히드록시이미다졸, 2,3-디히드로-1H-피로로(1,2-a)벤즈이미다졸 등의 이미다졸류, 페놀, 비스페놀 A, 노닐페놀 등의 페놀 화합물, 아세트산, 벤조산, 살리실산, 파라톨루엔설폰산 등의 유기산, 오늄염 화합물 등 또는 이 혼합물을 들 수 있다. 이들 중의 유도체도 포함해 1 종류를 단독으로 사용할 수도 있고, 이들 유도체도 포함해 2 종류 이상을 병용하거나 할 수도 있다.Although the said hardening accelerator is not specifically limited, For example, organometallic salts, such as zinc naphthenate, cobalt naphthenate, tin octylic acid, octylic acid cobalt, bisacetylacetonate cobalt (II), trisacetylacetonate cobalt (III), etc. , Tertiary amines such as triethylamine, tributylamine, diazabicyclo [2,2,2] octane, 2-methylimidazole, 2-phenylimidazole, 2-phenyl-4-methylimidazole , 2-ethyl-4-ethylimidazole, 1-benzyl-2-methylimidazole, 1-benzyl-2-phenylimidazole, 2-undecylimidazole, 1-cyanoethyl-2- Ethyl-4-methylimidazole, 1-cyanoethyl-2-undecylimidazole, 2-phenyl-4-methyl-5-hydroxyimidazole, 2-phenyl-4,5-dihydroxyimide Imidazoles such as dozol, 2,3-dihydro-1H-pyrrolo (1,2-a) benzimidazole, phenol compounds such as phenol, bisphenol A, nonylphenol, acetic acid, benzoic acid, salicylic acid, paratoluenesul Organic acids such as phonic acid, onium salts Or it may be a mixture. One type may be used independently including derivatives in these, and two or more types may be used together including these derivatives.

또, 상기 열경화성 수지 중에는 내열성의 점에서 말레이미드 화합물이 포함되어 있어도 된다. 말레이미드 화합물은 1 분자 중에 1개 이상의 말레이미드기를 가지는 화합물이면, 특별히 한정되는 것은 아니다. 그 구체적인 예로는 N-페닐말레이미드, N-히드록시페닐말레이미드, 비스(4-말레이미드페닐)메탄, 2,2-비스{4-(4-말레이미드페녹시)-페닐}프로판, 비스(3,5-디메틸-4-말레이미드페닐)메탄, 비스(3-에틸-5-메틸-4-말레이미드페닐)메탄, 비스(3,5-디에틸-4-말레이미드페닐)메탄, 폴리페닐메탄말레이미드, 이들 말레이미드 화합물의 프리폴리머, 혹은 말레이미드 화합물과 아민 화합물의 프리폴리머 등을 들 수 있다.Moreover, the said thermosetting resin may contain the maleimide compound from the heat resistant point. The maleimide compound is not particularly limited as long as it is a compound having one or more maleimide groups in one molecule. Specific examples thereof include N-phenylmaleimide, N-hydroxyphenylmaleimide, bis (4-maleimidephenyl) methane, 2,2-bis {4- (4-maleimidephenoxy) -phenyl} propane, bis (3,5-dimethyl-4-maleimidephenyl) methane, bis (3-ethyl-5-methyl-4-maleimidephenyl) methane, bis (3,5-diethyl-4-maleimidephenyl) methane, Polyphenylmethane maleimide, the prepolymer of these maleimide compounds, or the prepolymer of a maleimide compound and an amine compound, etc. are mentioned.

또, 상기 열경화성 수지 중에는 금속박과의 밀착성의 점에서 페녹시 수지, 폴리비닐알코올계 수지, 폴리이미드, 폴리아미드, 폴리아미드이미드, 폴리에테르술폰 수지, 폴리페닐렌에테르 수지가 포함되어 있어도 된다.Moreover, the said thermosetting resin may contain phenoxy resin, polyvinyl alcohol-type resin, polyimide, polyamide, polyamideimide, polyether sulfone resin, and polyphenylene ether resin from an adhesive point with metal foil.

페녹시 수지로는 예를 들면, 비스페놀 골격을 가지는 페녹시 수지, 나프탈렌 골격을 가지는 페녹시 수지, 비페닐 골격을 가지는 페녹시 수지 등을 들 수 있다. 또, 이들 골격을 복수종 가진 구조의 페녹시 수지를 사용할 수도 있다.As a phenoxy resin, the phenoxy resin which has a bisphenol skeleton, the phenoxy resin which has a naphthalene skeleton, the phenoxy resin which has a biphenyl skeleton, etc. are mentioned, for example. Moreover, the phenoxy resin of the structure which has multiple types of these skeletons can also be used.

이들 중에서도, 페녹시 수지에는 비페닐 골격 및 비스페놀 S골격을 가지는 페녹시 수지를 사용하는 것이 바람직하다. 이것에 의해, 비페닐 골격이 가지는 강직성에 의해, 페녹시 수지의 유리 전이 온도를 높게 할 수 있음과 함께, 비스페놀 S 골격의 존재에 의해 페녹시 수지와 금속의 밀착성을 향상시킬 수 있다. 그 결과, 절연층(102)의 내열성의 향상을 도모할 수 있음과 함께, 다층 기판을 제조할 때에 절연층(102)에 대한 배선부(도전 회로(118))의 밀착성을 향상시킬 수 있다. 또, 페녹시 수지에는 비스페놀 A 골격 및 비스페놀 F 골격을 가지는 페녹시 수지를 사용하는 것도 바람직하다. 이것에 의해, 다층 기판의 제조시에 배선부의 절연층(102)에 대한 밀착성을 더욱 향상시킬 수 있다.Among these, it is preferable to use the phenoxy resin which has a biphenyl skeleton and bisphenol S skeleton as a phenoxy resin. Thereby, while the glass transition temperature of a phenoxy resin can be made high by the rigidity which a biphenyl skeleton has, the adhesiveness of a phenoxy resin and a metal can be improved by presence of a bisphenol S skeleton. As a result, the heat resistance of the insulating layer 102 can be improved, and the adhesion of the wiring portion (the conductive circuit 118) to the insulating layer 102 can be improved when the multilayer substrate is manufactured. Moreover, it is also preferable to use the phenoxy resin which has bisphenol A frame | skeleton and bisphenol F frame | skeleton as phenoxy resin. Thereby, the adhesiveness to the insulating layer 102 of a wiring part can be improved further at the time of manufacture of a multilayer board | substrate.

페녹시 수지의 시판품으로는 토토 화성(주) 제 FX280 및 FX293, 재팬 에폭시 레진(주) 제 YX8100, YX6954, YL6974, YL7482, YL7553, YL6794, YL7213 및 YL7290 등을 들 수 있다. 페녹시 수지의 분자량은 특별히 한정되지 않지만, 중량 평균 분자량이 5,000~70,000인 것이 바람직하고, 10,000~60,000인 것이 보다 바람직하다.Commercially available products of phenoxy resins include To280 Chemical Co., Ltd. FX280 and FX293, Japan Epoxy Resin Co., Ltd. YX8100, YX6954, YL6974, YL7482, YL7553, YL6794, YL7213, and YL7290. Although the molecular weight of a phenoxy resin is not specifically limited, It is preferable that it is 5,000-70,000, and, as for a weight average molecular weight, it is more preferable that it is 10,000-60,000.

페녹시 수지를 사용하는 경우, 그 함유량은 특별히 한정되지 않지만, 수지 조성물 전체의 1~40중량%인 것이 바람직하고, 5~30중량%인 것이 보다 바람직하다.When using a phenoxy resin, the content is not specifically limited, It is preferable that it is 1-40 weight% of the whole resin composition, and it is more preferable that it is 5-30 weight%.

폴리비닐 알코올계 수지의 시판품으로는 덴키화학공업(주) 제 전화 부티랄 4000-2, 5000-A, 6000-C 및 6000-EP, 세키스이 화학공업(주) 제 에스렉 BH 시리즈, BX 시리즈, KS 시리즈, BL 시리즈 및 BM 시리즈 등을 들 수 있다. 특히, 유리 전이 온도가 80℃ 이상인 것이 특히 바람직하다.Commercially available products of polyvinyl alcohol-based resins include Denki Chemical Industries, Ltd., butane 4000-2, 5000-A, 6000-C and 6000-EP, Sekisui Chemicals, Inc. Esrek BH series, BX series , KS series, BL series, and BM series. In particular, it is especially preferable that glass transition temperature is 80 degreeC or more.

폴리이미드, 폴리아미드, 폴리아미드이미드의 시판품으로는 토요 방적(주) 제 「바이로막스 HR11NN(등록상표)」및 「HR-16NN」 「HR15ET」, 히타치 화성공업(주) 제 폴리아미드이미드 「KS-9300」 등을 들 수 있다. 미츠비시 가스화학(주) 제 「네오프림 C-1210(등록상표)」, 신일본이화(주) 제의 가용성 폴리이미드 「리카코트 SN20(등록상표)」 및 「리카코트 PN20(등록상표)」, 일본 GE 플라스틱(주)사 제의 폴리에테르이미드 「울템(등록상표)」, DIC(주) 제 「V8000」및 「V8002」및 「V8005」, 일본 화약(주) 제 「BPAM155」 등을 들 수 있다.Commercially available products of polyimide, polyamide, and polyamideimide include "Biromax HR11NN" and "HR-16NN" "HR15ET" manufactured by Toyo Spinning Co., Ltd. and polyamideimide "Hitachi Chemical Co., Ltd." KS-9300 ”etc. are mentioned. `` Neoprim C-1210 (registered trademark) '' manufactured by Mitsubishi Gas Chemical Co., Ltd., soluble polyimide `` Lika coat SN20 (registered trademark) '' and `` Lika coat PN20 (registered trademark) '' manufactured by Nippon Ewha Co., Ltd., Polyetherimide "Ultem (registered trademark)" manufactured by GE Plastics Co., Ltd., "V8000" and "V8002" and "V8005" manufactured by DIC Corporation, and "BPAM155" manufactured by Nippon Gunpowder Co., Ltd. have.

폴리에테르술폰 수지의 시판품으로는 공지의 것을 사용할 수 있으며, 예를 들면, 스미토모 화학사 제의 PES4100P, PES4800P, PES5003 및 PES5200P 등을 들 수 있다.As a commercial item of a polyether sulfone resin, a well-known thing can be used, For example, PES4100P, PES4800P, PES5003, PES5200P, etc. by Sumitomo Chemical Co., Ltd. are mentioned.

폴리페닐렌에테르 수지로는 예를 들면, 폴리(2,6-디메틸-1,4-페닐렌) 옥사이드, 폴리(2,6-디에틸-1,4-페닐렌) 옥사이드, 폴리(2-메틸-6-에틸-1,4-페닐렌) 옥사이드, 폴리(2-메틸-6-프로필-1,4-페닐렌) 옥사이드, 폴리(2,6-디프로필-1,4-페닐렌) 옥사이드, 폴리(2-에틸-6-프로필-1,4-페닐렌) 옥사이드 등을 들 수 있다. 시판품으로는 예를 들면, 일본 G.E. 플라스틱사 제 「노릴 PX9701(등록상표)」(수평균 분자량 Mn=14,000), 「노릴 640-111(등록상표)」(수평균 분자량 Mn=25,000) 및 아사히화성사 제 「SA202」(수평균 분자량 Mn=20,000) 등이 있으며, 이것들을 공지의 방법으로 저분자량화해 사용할 수 있다.Examples of the polyphenylene ether resin include poly (2,6-dimethyl-1,4-phenylene) oxide, poly (2,6-diethyl-1,4-phenylene) oxide, and poly (2- Methyl-6-ethyl-1,4-phenylene) oxide, poly (2-methyl-6-propyl-1,4-phenylene) oxide, poly (2,6-dipropyl-1,4-phenylene) Oxide, poly (2-ethyl-6-propyl-1,4-phenylene) oxide, and the like. As a commercial item, for example, Japan G.E. "Noryl PX9701 (registered trademark)" (number average molecular weight Mn = 14,000) made by plastic company, "Noryl 640-111 (registered trademark)" (number average molecular weight Mn = 25,000), and "SA202" made by Asahi Kasei Corporation (number average molecular weight) Mn = 20,000) and the like, and these can be used by reducing the molecular weight by a known method.

이들 중에서도, 말단을 관능기로 변성한 반응성 올리고 페닐렌옥사이드가 바람직하다. 이것에 의해, 열경화성 수지와의 상용성이 향상되어 폴리머간의 3차원 가교 구조를 형성할 수 있기 때문에 기계 강도가 뛰어나다. 예를 들면, 일본 특개 2006-28111호 공보에 기재되어 있는 2,2',3,3',5,5'-헥사메틸비페닐-4,4'-디올-2,6-디메틸페놀 중축합물과 클로로메틸스티렌의 반응 생성물을 들 수 있다.Among these, the reactive oligophenylene oxide which modified | denatured the terminal by the functional group is preferable. As a result, the compatibility with the thermosetting resin can be improved to form a three-dimensional crosslinked structure between the polymers, so the mechanical strength is excellent. For example, 2,2 ', 3,3', 5,5'-hexamethylbiphenyl-4,4'-diol-2,6-dimethylphenol polycondensate described in Japanese Patent Laid-Open No. 2006-28111 And reaction products of chloromethylstyrene.

이와 같은 반응성 올리고 페닐렌옥사이드는 공지의 방법에 의해 제조할 수 있다. 또, 시판품을 사용할 수도 있다. 예를 들면, OPE-2st 2200(미츠비시 가스화학사 제)를 매우 적합하게 사용할 수 있다.Such reactive oligophenylene oxide can be produced by a known method. Moreover, a commercial item can also be used. For example, OPE-2st 2200 (made by Mitsubishi Gas Chemical Co., Ltd.) can be used suitably.

반응성 올리고 페닐렌옥사이드의 중량 평균 분자량은 2,000~20,000인 것이 바람직하고, 4,000~15,000인 것이 보다 바람직하다. 반응성 올리고 페닐렌옥사이드의 중량 평균 분자량이 20,000을 넘으면, 휘발성 용제에 용해되기 어려워진다. 한편, 중량 평균 분자량이 2,000 미만이면 가교 밀도가 너무 높아지기 때문에 경화물의 탄성률이나 가요성에 악영향이 생긴다.It is preferable that it is 2,000-20,000, and, as for the weight average molecular weight of reactive oligophenylene oxide, it is more preferable that it is 4,000-15,000. If the weight average molecular weight of reactive oligophenylene oxide exceeds 20,000, it will become difficult to melt | dissolve in a volatile solvent. On the other hand, when a weight average molecular weight is less than 2,000, since crosslinking density becomes high too much, a bad influence will arise on the elasticity modulus and flexibility of hardened | cured material.

본 실시형태에 사용하는 수지 조성물 중의 열경화성 수지의 양은 그 목적에 따라 적절히 조정되면 되고 특별히 한정되지 않지만, 수지 조성물의 전체 고형분 중에 열경화성 수지는 10~90중량%인 것이 바람직하고, 더욱은 20~70중량%, 보다 더욱은 25~50중량%인 것이 바람직하다(이하, 「~」는 특별히 명시하지 않는 한, 상한값과 하한값을 포함하는 것을 나타낸다).Although the quantity of the thermosetting resin in the resin composition used for this embodiment may be suitably adjusted according to the objective, it does not specifically limit, It is preferable that it is 10-90 weight% in the total solid of a resin composition, Furthermore, 20-70 It is preferable that it is 25% by weight, and still more 25-50 weight% (Hereafter, "-" shows including an upper limit and a lower limit, unless it mentions specially.).

또, 열경화성 수지로서 에폭시 수지 및/또는 시아네이트 수지를 사용하는 경우에는 상기 수지 조성물의 전체 고형분 중에 에폭시 수지는 5~50중량%인 것이 바람직하고, 에폭시 수지는 5~25중량%인 것이 더욱 바람직하다. 또, 수지 조성물의 전체 고형분 중에 시아네이트 수지는 5~50중량%인 것이 바람직하고, 시아네이트 수지는 10~25중량%인 것이 더욱 바람직하다.Moreover, when using an epoxy resin and / or a cyanate resin as a thermosetting resin, it is preferable that an epoxy resin is 5-50 weight% in the total solid of the said resin composition, and it is more preferable that an epoxy resin is 5-25 weight%. Do. Moreover, it is preferable that cyanate resin is 5-50 weight% in the total solid of a resin composition, and it is more preferable that cyanate resin is 10-25 weight%.

상기 수지 조성물 중에는 무기 충전재를 함유시키는 것이 저열 팽창과 기계 강도의 점에서 바람직하다. 무기 충전재는 특별히 한정되지 않지만, 예를 들면 탈크, 소성 클레이, 미소성 클레이, 마이카, 글라스 등의 규산염, 산화 티탄, 알루미나, 실리카, 용융 실리카 등의 산화물, 탄산칼슘, 탄산마그네슘, 하이드로탈사이트 등의 탄산염, 수산화알루미늄, 베마이트(AlO(OH)), 「유사」베마이트로 통상 불리는 베마이트(즉, Al2O3·xH2O, 여기서, x=1 내지 2), 수산화마그네슘, 수산화칼슘 등의 금속 수산화물, 황산바륨, 황산칼슘, 아황산칼슘 등의 황산염 또는 아황산염, 붕산아연, 메타붕산바륨, 붕산알루미늄, 붕산칼슘, 붕산나트륨 등의 붕산염, 질화 알루미늄, 질화 붕소, 질화 규소, 질화 탄소 등의 질화물, 티탄산 스트론튬, 티탄산 바륨 등의 티탄산염 등을 들 수 있다. 이들 중의 1 종류를 단독으로 사용할 수도 있고, 2 종류 이상을 병용할 수도 있다.It is preferable to contain an inorganic filler in the said resin composition from the point of low thermal expansion and mechanical strength. The inorganic filler is not particularly limited, but for example, talc, calcined clay, unbaked clay, mica, silicate such as glass, oxides such as titanium oxide, alumina, silica, fused silica, calcium carbonate, magnesium carbonate, hydrotalcite, etc. Carbonate, aluminum hydroxide, boehmite (AlO (OH)), boehmite commonly referred to as "similar" boehmite (ie, Al 2 O 3 xH 2 O, where x = 1 to 2), magnesium hydroxide, calcium hydroxide Such as metal hydroxides, barium sulfate, calcium sulfate, sulfate such as calcium sulfite or sulfite, zinc borate, barium metaborate, borate such as aluminum borate, calcium borate, sodium borate, aluminum nitride, boron nitride, silicon nitride, carbon nitride, etc. And nitrides such as nitride, strontium titanate and barium titanate. One type of them may be used alone, or two or more types may be used in combination.

이들 중에서도 수산화마그네슘, 수산화알루미늄, 베마이트, 실리카, 용융 실리카, 탈크, 소성 탈크, 알루미나가 바람직하다. 저열 팽창성 및 절연 신뢰성의 점에서 특히 실리카가 바람직하고, 더욱 바람직하게는 구상의 용융 실리카이다. 또, 내연성의 점에서 수산화알루미늄이 바람직하다. 또, 본 실시형태에서는 무기 충전재여도 함침하기 쉬운 기재를 사용하기 때문에 상기 수지 조성물 중에 무기 충전재의 양을 많게 할 수 있다. 수지 조성물 중에 무기 충전재가 고농도인 경우, 드릴 마모성이 악화되지만, 무기 충전재가 베마이트인 경우에는 드릴 마모성이 양호하게 되는 점에서 바람직하다.Among these, magnesium hydroxide, aluminum hydroxide, boehmite, silica, fused silica, talc, calcined talc, and alumina are preferable. Silica is particularly preferable in view of low thermal expansion and insulation reliability, and more preferably spherical fused silica. Moreover, aluminum hydroxide is preferable at the point of flame resistance. Moreover, in this embodiment, since the base material which is easy to impregnate even if it is an inorganic filler is used, the quantity of an inorganic filler can be increased in the said resin composition. When the inorganic filler is in high concentration in the resin composition, the drill wear property is deteriorated. However, when the inorganic filler is boehmite, the drill wear property is preferable.

무기 충전재의 입경은 특별히 한정되지 않지만, 평균 입경이 단분산인 무기 충전재를 사용할 수도 있고, 평균 입경이 다분산인 무기 충전재를 사용할 수 있다. 또한, 평균 입경이 단분산 및/또는 다분산인 무기 충전재를 1 종류 또는 2 종류 이상 병용하거나 할 수도 있다. 상기 무기 충전재의 평균 입경은 특별히 한정되지 않지만, 0.1㎛~5.0㎛가 바람직하고, 특히 0.1㎛~3.0㎛가 바람직하다. 무기 충전재의 입경이 상기 하한값 미만이면 수지 조성물의 점도가 높아지기 때문에 프리프레그 제작시의 작업성에 영향을 주는 경우가 있다. 또, 상기 상한값을 넘으면 수지 조성물 중에서 무기 충전재의 침강 등의 현상이 일어나는 경우가 있다. 또한, 평균 입경은 레이저 회절/산란식 입도 분포 측정 장치(시마즈 제작소 제, SALD-7000 등의 일반적인 기기)를 사용해 측정할 수 있다.Although the particle diameter of an inorganic filler is not specifically limited, Inorganic filler whose average particle diameter is monodisperse can also be used, and the inorganic filler which polydispersion of an average particle diameter can be used. Moreover, you may use together one type or two types or more of the inorganic filler whose average particle diameter is monodispersion and / or polydispersion. Although the average particle diameter of the said inorganic filler is not specifically limited, 0.1 micrometer-5.0 micrometers are preferable, and 0.1 micrometer-3.0 micrometers are especially preferable. Since the viscosity of a resin composition becomes it high that the particle size of an inorganic filler is less than the said lower limit, workability at the time of prepreg preparation may be influenced. Moreover, when it exceeds the said upper limit, the phenomenon, such as sedimentation of an inorganic filler, may arise in a resin composition. In addition, an average particle diameter can be measured using a laser diffraction / scattering type particle size distribution measuring apparatus (general apparatuses, such as SALD-7000 by Shimadzu Corporation).

무기 충전재의 함유량은 특별히 한정되지 않지만, 상기 수지 조성물의 전체 고형분 중에 10중량%~90중량%인 것이 바람직하고, 더욱은 30중량%~80중량%, 보다 더욱은 50중량%~75중량%인 것이 바람직하다. 상기 수지 조성물 중에 시아네이트 수지 및/또는 그 프리폴리머를 함유하는 경우에는 상기 무기 충전재의 함유량은 수지 조성물의 전체 고형분 중에 50~75중량%인 것이 바람직하다. 무기 충전재 함유량이 상기 상한값을 넘으면 수지 조성물의 유동성이 극히 나빠지기 때문에 바람직하지 않은 경우가 있고, 상기 하한값 미만이면 수지 조성물로 이루어진 절연층의 강도가 충분하지 않아 바람직하지 않은 경우가 있다.Although content of an inorganic filler is not specifically limited, It is preferable that it is 10 weight%-90 weight% in the total solid of the said resin composition, Furthermore, it is 30 weight%-80 weight%, Furthermore, it is 50 weight%-75 weight% It is preferable. When containing cyanate resin and / or its prepolymer in the said resin composition, it is preferable that content of the said inorganic filler is 50 to 75 weight% in the total solid of a resin composition. If the content of the inorganic filler exceeds the above upper limit, the fluidity of the resin composition may be extremely poor, and if it is less than the lower limit, the strength of the insulating layer made of the resin composition may not be sufficient, which may be undesirable.

또, 본 실시형태에 사용되는 수지 조성물은 고무 성분도 배합할 수 있으며, 예를 들면 본 실시형태에서 사용될 수 있는 고무 입자의 바람직한 예로는 코어 쉘형 고무 입자, 가교 아크릴로니트릴 부타디엔 고무 입자, 가교 스티렌 부타디엔 고무 입자, 아크릴 고무 입자, 실리콘 입자 등을 들 수 있다.Moreover, the resin composition used for this embodiment can also mix | blend a rubber component, For example, a preferable example of the rubber particle which can be used in this embodiment is a core-shell rubber particle, crosslinked acrylonitrile butadiene rubber particle, crosslinked styrene butadiene Rubber particles, acrylic rubber particles, silicon particles, and the like.

코어 쉘형 고무 입자는 코어층과 쉘층을 가지는 고무 입자이며, 예를 들면 외층의 쉘층이 유리상 폴리머로 구성되고, 내층의 코어층이 고무상 폴리머로 구성되는 2층 구조, 또는 외층의 쉘층이 유리상 폴리머로 구성되고, 중간층이 고무상 폴리머로 구성되며, 코어층이 유리상 폴리머로 구성되는 3층 구조의 것 등을 들 수 있다. 유리상 폴리머층은 예를 들면, 메타크릴산 메틸의 중합물 등으로 구성되고, 고무상 폴리머층은 예를 들면, 부틸 아크릴레이트 중합물(부틸 고무) 등으로 구성된다. 코어 쉘형 고무 입자의 구체적인 예로는 스타피로이드 AC3832, AC3816N(상품명, 간츠 화성(주) 제), 메타브렌 KW-4426(상품명, 미츠비시 레이욘(주) 제)을 들 수 있다. 가교 아크릴로니트릴 부타디엔 고무(NBR) 입자의 구체적인 예로는 XER-91(평균 입자 지름 0.5㎛, JSR(주) 제) 등을 들 수 있다.The core-shell rubber particles are rubber particles having a core layer and a shell layer, for example, a two-layer structure in which the shell layer of the outer layer is made of a glassy polymer, and the core layer of the inner layer is made of a rubbery polymer, or the shell layer of the outer layer is a glassy polymer. And a three-layer structure in which the intermediate layer is composed of a rubbery polymer and the core layer is composed of a glassy polymer. The glassy polymer layer is composed of, for example, a polymer of methyl methacrylate, or the like, and the rubbery polymer layer is composed of, for example, a butyl acrylate polymer (butyl rubber) or the like. Specific examples of the core-shell rubber particles include starpiroid AC3832, AC3816N (trade name, manufactured by Gantz Chemical Co., Ltd.), and metabrene KW-4426 (trade name, manufactured by Mitsubishi Rayon Corporation). Specific examples of the crosslinked acrylonitrile butadiene rubber (NBR) particles include XER-91 (average particle diameter of 0.5 µm, manufactured by JSR Corporation), and the like.

가교 스티렌 부타디엔 고무(SBR) 입자의 구체적인 예로는 XSK-500(평균 입자 지름 0.5㎛, JSR(주) 제) 등을 들 수 있다. 아크릴 고무 입자의 구체적인 예로는 메타브렌 W300A(평균 입자 지름 0.1㎛), W450A(평균 입자 지름 0.2㎛)(미츠비시 레이욘(주) 제) 등을 들 수 있다.Specific examples of the crosslinked styrene butadiene rubber (SBR) particles include XSK-500 (average particle diameter of 0.5 µm, manufactured by JSR Corporation), and the like. Specific examples of the acrylic rubber particles include metabrene W300A (average particle diameter of 0.1 µm), W450A (average particle diameter of 0.2 µm) (manufactured by Mitsubishi Rayon Corporation), and the like.

실리콘 입자는 오르가노 폴리실록산으로 형성된 고무 탄성 미립자이면 특별히 한정되지 않고, 예를 들면, 실리콘 고무(오르가노 폴리실록산 가교 엘라스토머) 그 자체로 이루어진 미립자 및 이차원 가교 주체의 실리콘으로 이루어진 코어부를 삼차원 가교형 주체의 실리콘으로 피복한 코어 쉘 구조 입자 등을 들 수 있다. 실리콘 고무 미립자로는 KMP-605, KMP-600, KMP-597, KMP-594(신에츠 화학(주) 제), 트레필 E-500, 트레필 E-600(토오레·다우코닝(주) 제) 등의 시판품을 사용할 수 있다.The silicon particles are not particularly limited as long as they are rubber elastic fine particles formed of organopolysiloxane, and for example, the core part composed of fine particles made of silicone rubber (organo polysiloxane crosslinked elastomer) itself and silicon of a two-dimensional crosslinked main body may be used. And core shell structural particles coated with silicon. As silicone rubber microparticles | fine-particles, KMP-605, KMP-600, KMP-597, KMP-594 (made by Shin-Etsu Chemical Co., Ltd.), trefil E-500, trefil E-600 (made by Toray Dow Corning Co., Ltd.). Commercially available products, such as), can be used.

상기 수지 조성물에는 커플링제를 더 함유시켜도 된다. 커플링제는 열경화성 수지와 무기 충전재의 계면의 습윤성을 향상시킴으로써, 기재에 대해서 수지 및 무기 충전재를 균일하게 정착시켜 내열성, 특히 흡습 후의 납땜 내열성을 개량하기 위해서 배합한다.You may further contain a coupling agent in the said resin composition. A coupling agent is mix | blended in order to improve the wettability of the interface of a thermosetting resin and an inorganic filler, to fix a resin and an inorganic filler uniformly with respect to a base material, and to improve heat resistance, especially the solder heat resistance after moisture absorption.

상기 커플링제는 특별히 한정되지 않지만, 예를 들면, 에폭시실란 커플링제, 카티오닉크실란 커플링제, 아미노실란 커플링제, 티타네이트계 커플링제, 실리콘 오일형 커플링제 등을 들 수 있다. 이것에 의해, 무기 충전재의 계면과의 습윤성을 높게 할 수 있어 그에 따라 내열성을 보다 향상시킬 수 있다.Although the said coupling agent is not specifically limited, For example, an epoxy silane coupling agent, a cationic silane coupling agent, an aminosilane coupling agent, a titanate coupling agent, a silicone oil type coupling agent, etc. are mentioned. Thereby, wettability with the interface of an inorganic filler can be made high, and heat resistance can be improved more by it.

상기 커플링제의 첨가량은 특별히 한정되지 않지만, 무기 충전재 100중량%에 대해서 0.05~3중량%가 바람직하고, 특히 0.1~2중량%가 바람직하다. 함유량이 상기 하한값 미만이면 무기 충전재를 충분히 피복할 수 없기 때문에 내열성을 향상시키는 효과가 저하되는 경우가 있고, 상기 상한값을 넘으면 반응에 영향을 주어 휨 강도 등이 저하되는 경우가 있다.Although the addition amount of the said coupling agent is not specifically limited, 0.05-3 weight% is preferable with respect to 100 weight% of inorganic fillers, and 0.1-2 weight% is especially preferable. When content is less than the said lower limit, since an inorganic filler cannot fully be coat | covered, the effect of improving heat resistance may fall, and when it exceeds the said upper limit, reaction may be affected and bending strength etc. may fall.

본 실시형태에 사용하는 수지 조성물에는 필요에 따라서, 소포제, 레벨링제, 자외선 흡수제, 발포제, 산화 방지제, 난연제, 실리콘 가루 등의 난연조제, 이온 포착제 등의 상기 성분 이외의 첨가물을 첨가해도 된다.If necessary, additives other than the above components, such as an antifoaming agent, a leveling agent, an ultraviolet absorber, a foaming agent, an antioxidant, a flame retardant, a silicone powder, and an ion trapping agent, may be added to the resin composition used in the present embodiment.

상기 수지 조성물은 프리프레그의 저선팽창화, 고강성화 및 고내열화를 실현하기 쉽다는 점에서 적어도 에폭시 수지, 시아네이트 수지 및 무기 충전재를 포함하는 것이 바람직하다. 그 중에서도, 수지 조성물의 고형분 중에 에폭시 수지를 5~50중량%, 시아네이트 수지를 5~50중량% 및 무기 충전재를 10~90중량%포함하는 것이 바람직하고, 에폭시 수지를 5~25중량%, 시아네이트 수지를 10~25중량% 및 무기 충전재를 30~80중량% 포함하는 것이 더 바람직하다.It is preferable that the said resin composition contains at least an epoxy resin, a cyanate resin, and an inorganic filler from the point which is easy to implement | achieve low linear expansion, high rigidity, and high heat resistance of a prepreg. Especially, it is preferable to contain 5-50 weight% of epoxy resins, 5-50 weight% of cyanate resins, and 10-90 weight% of inorganic fillers in solid content of a resin composition, 5-25 weight% of epoxy resins, It is more preferable to contain 10 to 25 weight% of cyanate resin and 30 to 80 weight% of an inorganic filler.

본 실시형태에 사용되는 프리프레그는 기재에 수지 조성물의 바니시를 함침 또는 도공해서 이루어진 것이며, 기재로는 각종 전기 절연 재료용 적층판에 사용되고 있는 주지의 것을 사용할 수 있다. 기재의 재질의 예로는 E 유리, D 유리, T 유리, S 유리 또는 Q 유리 등의 무기물 섬유, 폴리이미드, 폴리에스테르 또는 테트라플루오로에틸렌 등의 유기 섬유 및 이들의 혼합물 등을 들 수 있다. 이들 기재는 예를 들면 직포, 부직포, 로빙, ?드 스트랜드(chopped strand), 서페이싱 매트 등의 형상을 가지지만, 재질 및 형상은 목적으로 하는 성형물의 용도나 성능 에 의해 선택되어 필요에 따라 단독 혹은 2 종류 이상의 재질 및 형상으로부터의 사용이 가능하다. 기재의 두께에는 특별히 제한은 없지만, 통상 0.01~0.5㎜ 정도의 것을 사용하고, 실란 커플링제 등으로 표면 처리한 것이나 기계적으로 개섬 처리 및 편평화를 실시한 것은 내열성이나 내습성, 가공성의 면으로부터 매우 적합하다. 또, 프리프레그는 통상 그 수지 함유율이 건조 후에 20~90중량% 되도록 기재에 수지를 함침 또는 도공하고 120~220℃의 온도에서 1~20분 가열 건조해, 반경화 상태(B 스테이지 상태)함으로써 얻을 수 있다. 또한, 이 프리프레그를 통상 1~20매 포개고, 그 양면에 캐리어박 부착 극박 동박을 추가로 배치한 구성으로 가열 가압해 적층함으로써 적층판을 얻을 수 있다. 복수매의 프리프레그층의 두께는 용도에 따라서 상이하지만, 통상 0.03~2㎜의 두께의 것이 바람직하다. 적층 방법으로는 통상의 적층판의 수법을 적용할 수 있으며, 예를 들면 다단 프레스, 다단 진공 프레스, 연속 성형, 오토클레이브 성형기 등을 사용해, 통상 온도 100~250℃, 압력 0.2~10MPa, 가열 시간 0.1~5시간의 조건으로 적층하거나, 진공 라미네이트 장치 등을 사용해 라미네이트 조건 50~150℃, 0.1~5MPa, 진공압 1.0~760㎜Hg의 조건으로 라미네이트 할 수 있다.The prepreg used for this embodiment is formed by impregnating or coating the varnish of a resin composition to the base material, and the well-known thing used for the laminated board for various electrical insulation materials can be used as a base material. Examples of the material of the substrate include inorganic fibers such as E glass, D glass, T glass, S glass or Q glass, organic fibers such as polyimide, polyester or tetrafluoroethylene, and mixtures thereof. These substrates have the shape of, for example, woven fabrics, nonwovens, rovings, chopped strands, surfacing mats, etc., but the materials and shapes are selected according to the use and performance of the intended molding, Or use from two or more types of materials and shapes is possible. Although there is no restriction | limiting in particular in the thickness of a base material, Usually, what is surface-treated with a silane coupling agent etc. using the thing of about 0.01-0.5 mm, and what mechanically opened and flattened it are suitable from the viewpoint of heat resistance, moisture resistance, and workability. Do. In addition, the prepreg is usually impregnated or coated with a resin so that the resin content is 20 to 90% by weight after drying, followed by drying by heating for 1 to 20 minutes at a temperature of 120 to 220 ° C. You can get it. Moreover, laminated | stacked board can be obtained by laminating | stacking this prepreg normally 1-20 sheets, and heat-pressing and laminating | stacking in the structure which further arrange | positioned the ultra-thin copper foil with carrier foil on both surfaces. Although the thickness of a plurality of prepreg layers differs depending on a use, the thing of thickness of 0.03-2 mm is preferable normally. As a lamination method, the method of a normal laminated board can be applied, For example, using a multistage press, a multistage vacuum press, continuous molding, an autoclave forming machine, etc., normal temperature 100-250 degreeC, pressure 0.2-10 MPa, heating time 0.1 It can laminate | stack on the conditions of -5 hours, or can laminate on the conditions of lamination conditions 50-150 degreeC, 0.1-5 Mpa, and vacuum pressure 1.0-760 mmHg using a vacuum laminating apparatus.

또, 본 실시형태에 사용되는 캐리어박 부착 극박 동박(동박층(104))은 그 극박박의 조화면에 혹 모양의 전착물층(야케 도금이라고 한다. 예를 들어, 일본 특개 평5-029740호 참조)의 형성이나 산화 처리, 환원 처리, 에칭 등에 의해 조화면 처리가 되고 있다. 따라서, 본 실시형태에 사용하는 극박 동박의 조화면의 표면 거칠기는 JIS B0601에 나타내는 10점 평균 거칠기(Rz)의 상한값이 5.0㎛ 이하인 것이 바람직하고, 2.0㎛ 이하인 것이 보다 바람직하며, 한편, 하한값은 특별히 한정되지 않지만, 0.1㎛ 이상이 바람직하다. 또한, 산술 평균 거칠기(Ra)는 1.0㎛ 이하인 것이 바람직하고, 0.5㎛ 이하인 것이 보다 바람직하다.In addition, the ultra-thin copper foil (copper foil layer 104) with carrier foil used for this embodiment is a electrodeposition layer (a yake plating) of the shape of a hump on the rough surface of the ultra-thin foil. For example, Japanese Unexamined Patent Publication No. 5-029740 Coarsening process is performed by formation, oxidation treatment, reduction treatment, etching, or the like. Therefore, it is preferable that the upper limit of the 10-point average roughness Rz shown to JIS B0601 is 5.0 micrometers or less, and, as for the surface roughness of the roughening surface of the ultra-thin copper foil used for this embodiment, it is more preferable that it is 2.0 micrometers or less, On the other hand, Although it does not specifically limit, 0.1 micrometer or more are preferable. Moreover, it is preferable that arithmetic mean roughness Ra is 1.0 micrometer or less, and it is more preferable that it is 0.5 micrometer or less.

또, 본 실시형태에 대해서는 동박층(104)로는 동으로 이루어진 동박(제조 공정상에 불가피하게 혼입되는 혼입물을 제외함) 외에, 니켈이나 알루미늄 등의 첨가 금속 성분을 포함하는 동박이어도 된다(이 경우, 동의 함유량은 특별히 한정되지 않지만, 동박층(104)을 구성하는 전체 금속 성분의 중량의 합계값에 대해서, 90중량% 이상이 바람직하고, 95중량% 이상이 보다 바람직하며, 99중량% 이상이 더욱 바람직하다. 또, 첨가 금속 성분으로는 단독으로도 되고, 복수종 병용해도 된다). 또, 동박층(104) 대신에 니켈박, 알루미늄박 등의 금속박을 사용해도 된다.In addition, in the present embodiment, the copper foil layer 104 may be a copper foil containing an additive metal component such as nickel or aluminum, in addition to copper foil made of copper (except for the inevitably mixed material in the manufacturing process). In the case of copper content, although it does not specifically limit, 90 weight% or more is preferable with respect to the total value of the weight of all the metal components which comprise the copper foil layer 104, 95 weight% or more is more preferable, 99 weight% or more Moreover, as an addition metal component, you may use individually and may use multiple types together). Instead of the copper foil layer 104, metal foils such as nickel foil and aluminum foil may be used.

종래의 동박의 형성 방법으로는 통상 전극 상에 30㎛ 정도의 막 두게의 동박을 도금 처리에 의해 형성하고 있었다. 그렇지만, 이 형성 방법에서는 동박이 하층의 금속층(예를 들어, 전극)의 배향성을 계승하는 일이 있어 원하는 결정면을 가지는 동박을 만드는 것이 어려웠다. 또, 동박의 막 두께가 두꺼우면 예를 들어, 30㎛ 이상이면 두께 방향을 향해 결정립이 조대화되는 경향이 있다.As a conventional copper foil formation method, the copper foil of about 30 micrometers thick was formed on the electrode by plating process. However, in this formation method, it was difficult for copper foil to inherit the orientation of the lower metal layer (for example, electrode), and to make copper foil which has a desired crystal surface. Moreover, when the film thickness of copper foil is thick, it exists in the tendency for a crystal grain to coarsen toward thickness direction, for example, when it is 30 micrometers or more.

이것에 대해서, 본 실시형태의 동박층(104)의 형성 방법에서는 전극 상에 박리층을 형성하고, 이 박리층 상에 동박층(104)을 형성하고 있다. 이 때문에, 동박층(104)이 하층의 전극의 배향성을 계승하는 것을 억제할 수 있다. 바꾸어 말하면, 박리층과 접하는 동박층(104)의 1면에서의 배향성을 적절히 제어함으로써, 동박층(104)의 결정면이 레이어를 구성하므로, 1면에서의 배향성을 다른 면까지 계승하게 하는 것이 가능해진다. 이것에 의해, 원하는 배향성을 가지는 동박층(104)을 형성할 수 있다.On the other hand, in the formation method of the copper foil layer 104 of this embodiment, the peeling layer is formed on an electrode, and the copper foil layer 104 is formed on this peeling layer. For this reason, it can suppress that the copper foil layer 104 inherits the orientation of the lower electrode. In other words, since the crystal plane of the copper foil layer 104 constitutes a layer by appropriately controlling the orientation on one surface of the copper foil layer 104 in contact with the release layer, the orientation on one surface can be inherited to the other surface. Become. Thereby, the copper foil layer 104 which has desired orientation can be formed.

동박층(104)의 막 두께는 특별히 한정되지 않지만, 바람직하게는 0.1㎛ 이상 5㎛ 이하이고, 보다 바람직하게는 0.5㎛ 이상 3㎛ 이하이다. 동박층(104)의 막 두께를 이러한 범위 내로 함으로써, 동박층(104)의 결정립의 입경을 가지런히 할 수 있다. 이것에 의해, 동박층(104)의 막 두께 방향에서 그 배향성이 변동하는 것을 억제할 수 있다.Although the film thickness of the copper foil layer 104 is not specifically limited, Preferably it is 0.1 micrometer or more and 5 micrometers or less, More preferably, they are 0.5 micrometer or more and 3 micrometers or less. By making the film thickness of the copper foil layer 104 into this range, the particle size of the crystal grain of the copper foil layer 104 can be prepared. Thereby, fluctuation | variation in the orientation in the film thickness direction of the copper foil layer 104 can be suppressed.

이상에 의해, 동박층(104)의 윗면(20)에서의 배향성을 제어할 수 있어 예를 들어, 동박층(104)의 아랫면(22)으로부터 윗면(20)에 걸쳐서 결정면의 비율(즉, 배향성)을 동일, 예를 들어, XRD 박막법으로 측정된 면 방위(200)의 비율, 또는 면 방위(200) 및 면 방위(220)의 비율을 동일한 것으로 할 수 있다. 여기서 말하는 동일하다는 것은 제조 공정상의 미차를 허용해, 예를 들면, 동박층(104)의 아랫면(22)에서의 면 방위(200)의 비율이, 그 윗면(20)에서의 면 방위(200)의 비율의 ±5% 이내인 것을 의미한다. 따라서, XRD 박막법으로 측정된 동박층(104)의 아랫면(22)의 면 방위의 비율은 동박층(104)의 윗면의 비율과 동등하다고 말할 수 있다.By the above, the orientation on the upper surface 20 of the copper foil layer 104 can be controlled, for example, the ratio of the crystal surface (that is, the orientation property from the lower surface 22 to the upper surface 20 of the copper foil layer 104). ) May be the same, for example, the ratio of the plane orientation 200 measured by the XRD thin film method, or the ratio of the plane orientation 200 and the plane orientation 220 to be the same. The same thing as said here allows a difference in a manufacturing process, for example, the ratio of the surface orientation 200 in the lower surface 22 of the copper foil layer 104 is the surface orientation 200 in the upper surface 20. It means within ± 5% of the ratio of. Therefore, it can be said that the ratio of the surface orientation of the lower surface 22 of the copper foil layer 104 measured by the XRD thin film method is equivalent to the ratio of the upper surface of the copper foil layer 104.

또, 가열 가압 성형에 의해 동장 적층판(100)을 형성한 후의 동박층(104)의 윗면(20)에서도 배향성은 가열 가압 성형 전의 동박층(박리 가능한 타입의 캐리어박 부착 동박)의 값이 유지되고 있다. 여기서의 가열 가압 성형의 조건으로는 예를 들어, 200℃에서 1h, 압력 3MPa로 한다. 이와 같이 비율이 유지되는 이유는 명확하지 않지만, 동박층(104) 중의 결정립의 평균 입경이 작은 점, 이 평균 입경이 일정 정도 갖추어져 있는 것 등이 추찰된다.Moreover, even in the upper surface 20 of the copper foil layer 104 after forming the copper clad laminated board 100 by heat press molding, the orientation has the value of the copper foil layer (copper foil with carrier foil of a peelable type) before heat press molding, have. As conditions for heat press molding here, it is set as 1 h and pressure 3 MPa at 200 degreeC, for example. Although the reason why a ratio is maintained in this way is not clear, it is inferred that the average particle diameter of the crystal grain in the copper foil layer 104 is small, this average particle diameter is equipped to some extent, and the like.

따라서, 후술하는 동박층(104)의 에칭 공정의 전후에서도 동박층(104)의 윗면(20)(즉, 금속층(116)(예를 들어, 무전해 도금층(110))과의 접촉면)에서의 면 방위(200)의 비율이나, 면 방위(200) 및 면 방위(220)의 비율은 동일하다고 말할 수 있다.Therefore, even before and after the etching process of the copper foil layer 104 described later, the upper surface 20 of the copper foil layer 104 (that is, the contact surface with the metal layer 116 (for example, the electroless plating layer 110)). It can be said that the ratio of the surface orientation 200 and the ratio of the surface orientation 200 and the surface orientation 220 are the same.

본 실시형태의 동박층(104)는 긴 변의 평균 길이가 2㎛ 이하인 결정립을 가지고 있는 것이 바람직하다. 동박층(104)중의 결정립의 형상으로는 예를 들면, 기둥 모양, 삼각뿔 형상이 된다. 이 때문에, 단면시에 있어서, 동박층(104)의 결정립의 최대의 길이를 긴 변으로 한다. 이 긴 변의 평균 길이는 FIB-SIM(Focused Ion Beam Scanning Ion Microscope), 또는 FIB-SEM(Focused Ion Beam Scanning Electron Microscope)을 사용해 약 1만~1만 2천배의 사이에서 세로 10㎛, 가로 10㎛의 단면 화상으로부터 평균을 산출하고, 합계 3개의 시야 화상의 평균치로서 산출한다. 이것에 의해, 동박층(104)의 에칭 특성이 향상된다.It is preferable that the copper foil layer 104 of this embodiment has the crystal grain whose average length of a long side is 2 micrometers or less. As a shape of the crystal grain in the copper foil layer 104, it becomes a columnar shape and a triangular pyramid shape, for example. For this reason, the maximum length of the crystal grain of the copper foil layer 104 is made into a long side at the time of a cross section. The average length of this long side is 10 μm in length and 10 μm in width between approximately 10,000 and 12,000 times using Focused Ion Beam Scanning Ion Microscope (FIB-SIM) or Focused Ion Beam Scanning Electron Microscope (FIB-SEM). An average is computed from the cross-sectional image of, and it computes as an average value of three visual field images in total. Thereby, the etching characteristic of the copper foil layer 104 improves.

또, 본 실시형태의 동박층(104)에서는 단면시에 있어서, 긴 변의 평균 길이가 2㎛ 이하인 결정립이 차지하는 면적율이 바람직하게는 80% 이상이고, 보다 바람직하게는 85% 이상이며, 더욱 바람직하게는 90% 이상이다. 이 면적율은 상기와 같은 단면 화상의 시야를 화상 처리하여 합계 3개의 시야의 평균값으로서 산출한다. 이것에 의해, 동박층(104)의 에칭 특성이 향상된다.Moreover, in the copper foil layer 104 of this embodiment, the area ratio occupied by the crystal grain whose long side average length is 2 micrometers or less becomes like this. Preferably it is 80% or more, More preferably, it is 85% or more, More preferably, Is 90% or more. This area ratio image-processes the visual field of the above-mentioned cross-sectional image, and calculates it as an average value of three visual fields in total. Thereby, the etching characteristic of the copper foil layer 104 improves.

여기서, 동박층(104)에 사용되는 박리 가능한 타입의 동박의 상세한 형성 방법을 설명한다.Here, the detailed formation method of the peelable type copper foil used for the copper foil layer 104 is demonstrated.

본 실시형태에 사용되는 동박의 제조 방법으로는 특별히 한정되지 않고, 예를 들면, 캐리어를 가지는 박리 가능한 타입의 동박을 제조하는 경우, 두께 10~50㎛의 캐리어박 상에 박리층이 되는 금속 등의 무기 화합물 혹은 유기 화합물층을 형성하고, 그 박리층 상에 동박을 도금 처리에 의해 형성한다. 도금 처리의 조건으로는 예를 들면, 황산동욕을 사용했을 경우에는 황산 50~100g/L, 동 30~100g/L, 액온 20℃~80℃, 전류 밀도 0.5~100A/d㎡의 조건이며, 피로인산동욕을 사용했을 경우에는 피로인산칼륨 100~700g/L, 동 10~50g/L, 액온 30℃~60℃, pH 8~12, 전류 밀도 1~10A/d㎡의 조건으로 할 수 있다. 또, 동박의 물성이나 평활성을 고려하여 상기 욕 중에 각종 첨가제를 첨가해도 된다. 또한, 박리 가능한 타입의 금속박이란, 캐리어를 가지는 금속박이며, 캐리어를 떼어내기 가능한 금속박이다.It does not specifically limit as a manufacturing method of the copper foil used for this embodiment, For example, when manufacturing the peelable type copper foil which has a carrier, metal etc. which become a peeling layer on carrier foil of thickness 10-50 micrometers, etc. Inorganic compound or organic compound layer is formed, and copper foil is formed by plating process on the peeling layer. As the conditions of the plating treatment, for example, when a copper sulfate bath is used, sulfuric acid 50-100 g / L, copper 30-100 g / L, liquid temperature 20 ° C.-80 ° C., current density 0.5-100 A / dm 2, When a pyrophosphoric acid copper bath is used, potassium pyrophosphate 100 to 700 g / L, copper 10 to 50 g / L, liquid temperature 30 ° C. to 60 ° C., pH 8 to 12, and current density of 1 to 10 A / dm 2 can be used. have. Moreover, you may add various additives in the said bath in consideration of the physical property and smoothness of copper foil. In addition, the metal foil of the peelable type is a metal foil which has a carrier, and is a metal foil which can remove a carrier.

상기 박리층은 금속물 등의 무기 화합물 혹은 유기 화합물층이며, 적층시의 100~300℃의 사이의 열 처리를 받아도 박리 가능하다면 공지의 것을 사용할 수 있다. 금속 산화물로는 예를 들면, 아연, 크롬, 니켈, 동, 몰리브덴, 합금계, 금속과 금속 화합물의 혼합물이 사용된다. 유기 화합물로는 질소 함유 유기 화합물, 황 함유 유기 화합물 및 카르복시산 중에서 선택되는 1종 또는 2종 이상으로 이루어진 것을 사용하는 것이 바람직하다.The said peeling layer is an inorganic compound or organic compound layers, such as a metal substance, and if it can peel even if it receives the heat processing between 100-300 degreeC at the time of lamination | stacking, a well-known thing can be used. As the metal oxide, for example, zinc, chromium, nickel, copper, molybdenum, alloys, mixtures of metals and metal compounds are used. It is preferable to use what consists of 1 type (s) or 2 or more types chosen from a nitrogen containing organic compound, a sulfur containing organic compound, and a carboxylic acid as an organic compound.

상기 질소 함유 유기 화합물은 치환기를 가지는 질소 함유 유기 화합물인 것이 바람직하다. 구체적으로는 치환기를 가지는 트리아졸 화합물인 1,2,3-벤조트리아졸(이하, 「BTA」라고 칭한다.), 카르복시벤조트리아졸(이하, 「CBTA」라고 칭한다.), N',N'-비스(벤조트리아졸릴메틸)우레아(이하, 「BTD-U」라고 칭한다.), 1H-1,2,4-트리아졸(이하, 「TA」라고 칭한다.) 및 3-아미노-1H-1,2,4-트리아졸(이하, 「ATA」라고 칭한다.) 등을 사용하는 것이 바람직하다.It is preferable that the said nitrogen containing organic compound is a nitrogen containing organic compound which has a substituent. Specifically, 1,2,3-benzotriazole (hereinafter referred to as "BTA") which is a triazole compound having a substituent, carboxybenzotriazole (hereinafter referred to as "CBTA"), N ', N' -Bis (benzotriazolylmethyl) urea (hereinafter referred to as "BTD-U"), 1H-1,2,4-triazole (hereinafter referred to as "TA") and 3-amino-1H-1 , 2,4-triazole (hereinafter, referred to as "ATA") and the like are preferably used.

황 함유 유기 화합물로는 메르캅토벤조티아졸(이하, 「MBT」이라고 칭한다.), 티오시아눌산(이하, 「TCA」라고 칭한다.) 및 2-벤즈이미다졸티올(이하, 「BIT」라고 칭한다) 등을 사용하는 것이 바람직하다.Examples of the sulfur-containing organic compound include mercaptobenzothiazole (hereinafter referred to as "MBT"), thiocyanuric acid (hereinafter referred to as "TCA"), and 2-benzimidazole thiol (hereinafter referred to as "BIT"). ) And the like are preferable.

카르복시산으로는 특히 모노카르복시산을 사용하는 것이 바람직하고, 그 중에서도 올레인산, 리놀산 및 리놀레인산 등을 사용하는 것이 바람직하다.It is preferable to use monocarboxylic acid especially as carboxylic acid, and it is preferable to use an oleic acid, a linoleic acid, a linoleic acid, etc. especially.

이상과 같이 전해 밀도를 높게 하거나 막 두께를 얇게 하거나 하는 등, 제법을 적절히 제어함으로써, 본 실시형태의 동박층(104)의 윗면에서 원하는 배향성을 실현할 수 있다.As described above, desired orientation can be realized on the upper surface of the copper foil layer 104 of the present embodiment by appropriately controlling the production method, such as increasing the electrolytic density or decreasing the film thickness.

또, 본 실시형태에 사용하는 동박층(104)의 적어도 아랫면(22)(절연층(102)의 1면과 접하는 면)에는 동박층(104)과 절연층(102)의 밀착성을 실용 레벨 혹은 그 이상으로 하기 위해서 표면 처리가 실시되어도 된다. 동박층(104)에 사용하는 금속박에 대한 조(粗) 처리로는 예를 들면, 방녹 처리, 크로메이트 처리, 실란 커플링 처리 중 어느 하나, 혹은 이들의 조합 등을 들 수 있다. 절연층(102)을 구성하는 수지 재료에 맞추어 적절히 어느 하나의 표면 처리 수단을 선택할 수 있다.In addition, the adhesion between the copper foil layer 104 and the insulating layer 102 is at a practical level or at least on the lower surface 22 (surface in contact with one surface of the insulating layer 102) of the copper foil layer 104 used in the present embodiment. Surface treatment may be performed in order to make it more than that. As a roughening process with respect to the metal foil used for the copper foil layer 104, any one of antirust process, chromate process, silane coupling process, or a combination thereof is mentioned, for example. Any surface treatment means can be appropriately selected in accordance with the resin material constituting the insulating layer 102.

상기 방녹 처리는 예를 들면, 니켈, 주석, 아연, 크롬, 몰리브덴, 코발트 등의 금속 중 어느 하나, 혹은 이들의 합금을, 스퍼터나 전기 도금, 무전해 도금에 의해 금속박 상에 박막 형성함으로써 실시할 수 있다. 비용면에서는 전기 도금이 바람직하다. 금속 이온의 석출을 용이하게 하기 위해서 시트르산염, 주석산염, 설파민산 등의 착화제를 필요량 첨가할 수도 있다. 도금액은 통상 산성 영역에서 사용하며, 실온(예를 들어, 25℃)~80℃의 온도에서 실시한다. 도금 조건은 전류 밀도 0.1~10A/d㎡, 통전 시간 1~60초, 바람직하게는 1~30초의 범위로부터 적절히 선택한다. 방녹 처리 금속의 양은 금속의 종류에 따라 상이하지만, 합계로 10~2000μg/d㎡가 매우 적합하다. 방녹 처리가 너무 두꺼우면 에칭 저해와 전기 특성의 저하를 일으키고, 너무 얇으면 수지와의 필 강도 저하의 요인이 될 수 있다.The antirust treatment can be carried out by forming a thin film on metal foil by, for example, sputtering, electroplating or electroless plating of any one of metals such as nickel, tin, zinc, chromium, molybdenum and cobalt or alloys thereof. Can be. In terms of cost, electroplating is preferable. In order to facilitate precipitation of metal ions, a complexing agent such as citrate, tartarate, sulfamic acid and the like may be added. The plating solution is usually used in an acidic region and is carried out at a temperature of room temperature (for example, 25 ° C) to 80 ° C. Plating conditions are suitably selected from the range of the current density of 0.1-10 A / dm <2>, energization time 1-60 second, Preferably 1-30 second. Although the amount of antirust treatment metal differs according to the kind of metal, 10-2000 micrograms / dm <2> in total is suitable. If the antirust treatment is too thick, etching inhibition and electrical properties are lowered, and if too thin, the peel strength with the resin may be a factor.

또, 절연층(102)을 구성하는 수지 조성물 중에 시아네이트 수지를 포함하는 경우에는 방녹 처리가 니켈을 포함하는 금속에 의해 행해지고 있는 것이 바람직하다. 이 조합에 있어서는 내열 열화 시험이나 내습 열화 시험에서의 필 강도의 저하가 적어 유용하다.Moreover, when cyanate resin is included in the resin composition which comprises the insulating layer 102, it is preferable that antirust process is performed by the metal containing nickel. In this combination, the fall of peeling strength in a heat resistant deterioration test and a moisture deterioration test is small, and it is useful.

상기 크로메이트 처리로서 바람직하게는 6가 크롬 이온을 포함하는 수용액을 사용한다. 크로메이트 처리는 단순한 침지 처리로도 가능하지만, 바람직하게는 음극 처리로 실시한다. 중크롬산 나트륨 0.1~50g/L, pH 1~13, 욕온 0~60℃, 전류 밀도 0.1~5A/d㎡, 전해 시간 0.1~100초의 조건으로 실시하는 것이 바람직하다. 중크롬산 나트륨 대신에 크롬산 혹은 중크롬산 칼륨을 사용해 실시할 수도 있다. 또, 상기 크로메이트 처리는 상기 방녹 처리 상에 겹치게 실시하는 것이 바람직하다. 이것에 의해, 절연 수지 조성물층(절연층(102))과 금속박(동박층(104))의 밀착성을 보다 향상시킬 수 있다.As the chromate treatment, an aqueous solution containing hexavalent chromium ions is preferably used. The chromate treatment is possible by a simple dipping treatment, but is preferably carried out by cathodic treatment. It is preferable to carry out on the conditions of 0.1-50 g / L sodium dichromate, pH 1-13, bath temperature 0-60 degreeC, current density 0.1-5 A / dm <2>, and electrolysis time 0.1-100 second. It can also be carried out using chromic acid or potassium dichromate instead of sodium dichromate. In addition, the chromate treatment is preferably superimposed on the rust prevention treatment. Thereby, adhesiveness of the insulated resin composition layer (insulating layer 102) and metal foil (copper foil layer 104) can be improved more.

상기 실란 커플링 처리에 사용하는 실란 커플링제로는 예를 들면, 3-글리시독시프로필트리메톡시실란, 2-(3,4-에폭시시클로헥실) 에틸트리메톡시실란 등의 에폭시 관능성 실란, 3-아미노프로필트리메톡시실란, N-2-(아미노에틸) 3-아미노프로필트리메톡시실란, N-2-(아미노에틸) 3-아미노프로필메틸디메톡시실란 등의 아미노 관능성 실란, 비닐트리메톡시실란, 비닐페닐트리메톡시실란, 비닐트리스(2-메톡시에톡시)실란 등의 올레핀 관능성 실란, 3-아크릴옥시프로필트리메톡시실란 등의 아크릴 관능성 실란, 3-메타크릴옥시프로필트리메톡시실란 등의 메타크릴 관능성 실란, 3-메르캅토프로필트리메톡시실란 등의 메르캅토 관능성 실란 등이 사용된다. 이것들은 단독으로 사용해도 되고, 복수를 혼합해 사용해도 된다. 이들 커플링제는 물 등의 용매에 0.1~15g/L의 농도로 용해시켜 사용하고, 얻어진 용액을 실온~50℃의 온도에서 금속박에 도포 또는 전착시킴으로써 금속박에 실란 커플링제를 흡착시킨다. 이들 실란 커플링제가 금속박 표면의 방녹 처리 금속의 수산기와 축합 결합함으로써 금속박 상에 피막이 형성된다. 실란 커플링 처리 후는 가열, 자외선 조사 등에 의해 이러한 결합을 안정적이게 한다. 가열 처리에서는 예를 들어, 100~200℃의 온도, 2~60초의 건조를 실시하는 것이 바람직하다. 자외선 조사는 예를 들면, 파장 200~400㎚, 200~2500mJ/㎠의 범위에서 실시하는 것이 바람직하다. 또, 실란 커플링 처리는 금속박의 최외층에 실시하는 것이 바람직하다. 절연층(102)을 구성하는 절연 수지 조성물 중에 시아네이트 수지를 포함하는 경우에는 아미노실란계의 커플링제로 처리되어 있는 것이 바람직하다. 이 조합은 내열 열화 시험이나 내습 열화 시험에서의 필 강도의 저하가 적어 유용하다.As a silane coupling agent used for the said silane coupling process, epoxy functional silanes, such as 3-glycidoxy propyl trimethoxysilane and 2- (3, 4- epoxycyclohexyl) ethyl trimethoxysilane, for example. Amino functional silanes such as 3-aminopropyltrimethoxysilane, N-2- (aminoethyl) 3-aminopropyltrimethoxysilane, N-2- (aminoethyl) 3-aminopropylmethyldimethoxysilane, Acrylic functional silanes, such as olefin functional silanes, such as a vinyl trimethoxysilane, a vinylphenyl trimethoxysilane, and a vinyl tris (2-methoxyethoxy) silane, and 3-acryloxypropyl trimethoxysilane, 3-metha Methacryl functional silanes, such as kryloxypropyl trimethoxysilane, and mercapto functional silanes, such as 3-mercaptopropyl trimethoxysilane, etc. are used. These may be used independently or may be used in mixture of multiple. These coupling agents are dissolved and used in a solvent such as water at a concentration of 0.1 to 15 g / L, and the silane coupling agent is adsorbed onto the metal foil by applying or electrodeposition the obtained solution to the metal foil at a temperature of room temperature to 50 ° C. A film is formed on metal foil by these silane coupling agents condensing-bonding with the hydroxyl group of the antirust process metal of the metal foil surface. After the silane coupling treatment, such bonding is stabilized by heating, ultraviolet irradiation or the like. In heat processing, it is preferable to perform the temperature of 100-200 degreeC, and drying for 2 to 60 second, for example. It is preferable to perform ultraviolet irradiation in the range of wavelength 200-400 nm and 200-2500 mJ / cm <2>, for example. Moreover, it is preferable to perform a silane coupling process to outermost layer of metal foil. When cyanate resin is included in the insulated resin composition which comprises the insulating layer 102, it is preferable to process with the coupling agent of an aminosilane system. This combination is useful because the peel strength of the heat resistance deterioration test and the moisture resistance deterioration test is small.

또, 실란 커플링 처리에 사용하는 실란 커플링제로는 바람직하게는 60~200℃, 보다 바람직하게는 80~150℃의 가열에 의해, 절연층(102)을 구성하는 절연 수지 조성물과 화학 반응하는 것이 바람직하다. 이것에 의해, 상기 절연 수지 조성물 중의 관능기와 실란 커플링제의 관능기가 화학 반응해 보다 뛰어난 밀착성을 얻는 것이 가능해진다. 예를 들면, 에폭시기가 포함된 절연 수지 조성물에 대해서는 아미노 관능성 실란을 포함하는 실란 커플링제를 사용하는 것이 바람직하다. 이것은 열에 의해 에폭시기와 아미노기가 용이하게 강고한 화학 결합을 형성해, 이 결합이 열이나 수분에 대해 지극히 안정한 것에 기인한다. 이와 같이 화학 결합을 형성하는 조합으로서, 에폭시기-아미노기, 에폭시기-에폭시기, 에폭시기-메르캅토기, 에폭시기-수산기, 에폭시기-카르복실기, 에폭시기-시아네이트기, 아미노기-수산기, 아미노기-카르복실기, 아미노기-시아네이트기 등이 예시된다.Moreover, as a silane coupling agent used for a silane coupling process, Preferably it is 60-200 degreeC, More preferably, it chemically reacts with the insulating resin composition which comprises the insulating layer 102 by heating of 80-150 degreeC. It is preferable. Thereby, the functional group in the said insulated resin composition and the functional group of a silane coupling agent chemically react, and it becomes possible to obtain more excellent adhesiveness. For example, it is preferable to use the silane coupling agent containing an amino functional silane about the insulated resin composition containing an epoxy group. This is due to the formation of a chemical bond in which the epoxy group and the amino group are easily formed by heat, and the bond is extremely stable against heat and moisture. Thus, as a combination which forms a chemical bond, an epoxy group-an amino group, an epoxy group-an epoxy group, an epoxy group-mercapto group, an epoxy group-a hydroxyl group, an epoxy group-a carboxyl group, an epoxy group-a cyanate group, an amino group-a hydroxyl group, an amino group-a carboxyl group, an amino group-a cyanate And the like are exemplified.

또, 본 실시형태에 사용하는 절연 수지 조성물의 절연 수지로서 상온에서 액상인 에폭시 수지를 사용하는 것이 바람직하고, 이 경우 용융시의 점도가 큰폭으로 저하되기 때문에 접착 계면에서의 습윤성이 향상해 에폭시 수지와 실란 커플링제의 화학 반응이 일어나기 쉬워지고, 그 결과, 강고한 필 강도가 얻어진다. 구체적으로는 에폭시 당량 200 정도의 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 페놀 노볼락형 에폭시 수지가 바람직하다.Moreover, it is preferable to use a liquid epoxy resin at normal temperature as an insulation resin of the insulation resin composition used for this embodiment. In this case, since the viscosity at the time of melting falls largely, wettability in an adhesive interface improves and an epoxy resin is used. Chemical reaction of and a silane coupling agent tends to occur, and as a result, firm peel strength is obtained. Specifically, bisphenol A type epoxy resins, bisphenol F type epoxy resins, and phenol novolac type epoxy resins having an epoxy equivalent of about 200 are preferable.

또, 절연 수지 조성물이 경화제를 포함하는 경우, 경화제로는 특히 가열 경화형 잠재성 경화제를 사용하는 것이 바람직하다. 즉, 절연 수지 조성물 중의 관능기와 실란 커플링제의 관능기가 화학 반응하는 경우는 절연 수지 조성물 중의 관능기와 실란 커플링제의 관능기의 반응 온도가 절연 수지 조성물의 경화 반응이 개시되는 온도보다 낮아지도록 경화제를 선택하는 것이 바람직하다. 이것에 의해, 절연 수지 조성물 중의 관능기와 실란 커플링제의 관능기의 반응이 우선적, 선택적으로 행해져 금속박(동박층(104))과 절연 수지 조성물층(절연층(102))의 밀착성이 보다 높아진다. 에폭시 수지를 포함하는 절연 수지 조성물에 대한 열경화형 잠재성 경화제로는 예를 들면, 디시안디아미드, 디히드라지드 화합물, 이미다졸 화합물, 아민-에폭시 어덕트 등의 고체 분산-가열 용해형 경화제나 요소 화합물, 오늄염류, 붕소 트리클로라이드·아민염류, 블록 카르복시산 화합물 등의 반응성기 블록형 경화제를 들 수 있다.Moreover, when an insulated resin composition contains a hardening | curing agent, it is preferable to use especially a heat-hardening type latent hardening | curing agent as a hardening | curing agent. That is, when the functional group in the insulating resin composition and the functional group of the silane coupling agent react chemically, the curing agent is selected so that the reaction temperature of the functional group in the insulating resin composition and the functional group of the silane coupling agent becomes lower than the temperature at which the curing reaction of the insulating resin composition is started. It is desirable to. Thereby, reaction of the functional group in an insulated resin composition and the functional group of a silane coupling agent is performed preferentially and selectively, and adhesiveness of a metal foil (copper foil layer 104) and an insulated resin composition layer (insulating layer 102) becomes higher. As a thermosetting latent hardening | curing agent with respect to the insulated resin composition containing an epoxy resin, solid dispersion-heat dissolving type hardening | curing agent and urea, such as a dicyandiamide, a dihydrazide compound, an imidazole compound, an amine-epoxy adduct, for example, Reactive group block type hardening | curing agents, such as a compound, an onium salt, a boron trichloride amine salt, and a block carboxylic acid compound, are mentioned.

이상과 같은 절연 수지 조성물을 함유하는 프리프레그와 조화면이 미세하고 균일한 조 처리되고, 또한 상기 표면 처리가 실시된 캐리어박 부착 극박 동박을 전술한 방법에 의해 적층 일체화함으로써, 도 7(a)에 나타내는 캐리어박 부착 동장 적층판(10)을 얻을 수 있다. 계속해서, 도 7(b)에 나타내는 바와 같이 이 캐리어박층(106)을 떼어냄으로써 동박층(104)을 절연층(102)의 양면에 가지는 동장 적층판(100)이 얻어진다. 이때, 캐리어박층(106)의 동박의 표면과 대향하는 면(즉, 동박과 접촉하는 표면)의 Ra의 상한치는 1.0㎛ 이하인 것이 바람직하고, 0.4㎛ 이하인 것이 보다 바람직하고, 0.2㎛ 이하인 것이 특히 바람직하다. Ra의 하한치는 특별히 한정되지 않지만, 0.05 이상이 바람직하다. 한편, 그 표면에서의 Rz의 상한치는 4.0㎛ 이하인 것이 바람직하고, 2.0㎛ 이하인 것이 보다 바람직하며, 1.0㎛ 이하인 것이 특히 바람직하다. Rz의 하한치는 특별히 한정되지 않지만, 0.1㎛ 이상이 바람직하다. 또한, 이 태양으로 한정되지 않고, 동박층(104)은 절연층(102)의 적어도 1면에 형성되어 있으면 되고, 또 절연층(102)의 전면 또는 일부에 형성되어 있어도 된다.The prepreg and rough surface containing the above insulating resin composition are finely and uniformly roughened, and the ultra-thin copper foil with carrier foil subjected to the surface treatment is laminated and integrated by the method described above, and FIG. The copper clad laminated board 10 with carrier foil shown to the above can be obtained. Subsequently, as shown in FIG.7 (b), by removing this carrier foil layer 106, the copper clad laminated board 100 which has the copper foil layer 104 on both surfaces of the insulating layer 102 is obtained. At this time, it is preferable that the upper limit of Ra of the surface (that is, the surface which contacts copper foil) of the carrier foil layer 106 facing the surface of copper foil is 1.0 micrometer or less, It is more preferable that it is 0.4 micrometer or less, It is especially preferable that it is 0.2 micrometer or less Do. Although the lower limit of Ra is not specifically limited, 0.05 or more are preferable. On the other hand, it is preferable that the upper limit of Rz in the surface is 4.0 micrometers or less, It is more preferable that it is 2.0 micrometers or less, It is especially preferable that it is 1.0 micrometer or less. Although the lower limit of Rz is not specifically limited, 0.1 micrometer or more is preferable. In addition, it is not limited to this aspect, The copper foil layer 104 should just be formed in at least 1 surface of the insulating layer 102, and may be formed in the whole surface or one part of the insulating layer 102. FIG.

본 실시형태에서는 이러한 캐리어박 표면의 거칠기를 작게 하는 것 및 또는 벌크 동의 결정립도 작고 또한 균일하게 하는 것 및 또는 혹도 작고 또한 균일하게 하는 등 제법을 적절히 제어함으로써, 본 실시형태의 절연층(102)의 1면(30)에서의 Rp 및 Rku를 상기 범위 내로 할 수 있다.In the present embodiment, the insulating layer 102 of the present embodiment is controlled by appropriately controlling the manufacturing method such as reducing the roughness of the surface of the carrier foil and making the grain size of the grains small and uniform, or even small and uniform. Rp and Rku on one side 30 of can be in the above range.

다음에, 도 7(c)에 나타내는 바와 같이 동장 적층판(100)에 층간 접속용의 관통공(108)을 형성한다. 관통공(108)을 형성하는 방법은 각종 공지의 수단을 사용할 수 있지만, 예를 들어, 구멍 지름이 100㎛ 이상인 관통공(108)을 형성하는 경우에는 생산성의 관점에서 드릴 등을 사용하는 수단이 적합하고, 100㎛ 이하인 관통공(108)을 형성하는 경우에는 탄산 가스나 엑시머 등의 기체 레이저나 YAG 등의 고체 레이저를 사용하는 수단이 적합하다.Next, as shown in FIG.7 (c), the through hole 108 for interlayer connection is formed in the copper clad laminated board 100. Then, as shown to FIG. As the method for forming the through hole 108, various known means can be used. For example, when forming the through hole 108 having a hole diameter of 100 µm or more, a means for using a drill or the like from the viewpoint of productivity may be used. When forming the through-hole 108 which is suitable and 100 micrometers or less, the means which use gas lasers, such as a carbon dioxide gas and an excimer, and solid-state lasers, such as YAG, are suitable.

다음에, 적어도 동박층(104) 상에 촉매핵을 부여할 수도 있지만, 본 실시형태에서는 동박층(104)의 전면 상 및 관통공(108)의 내벽면 상에 촉매핵을 부여한다. 이 촉매핵으로는 특별히 한정되지 않지만, 예를 들면, 귀금속 이온이나 팔라듐 콜로이드를 사용할 수 있다. 계속해서, 이 촉매핵을 핵으로 하여 무전해 도금층을 형성하지만, 이 무전해 도금 처리 전에 동박층(104)이나 관통공(108)의 표면 상에 대해서, 예를 들면 약액에 의한 스미어 제거 등을 실시해도 된다. 데스미어 처리로는 특별히 한정되지 않고, 유기물 분해 작용을 가지는 산화제 용액 등을 사용한 습식법 및 대상물이 되는 것에 직접 산화 작용이 강한 활성종(플라스마, 라디칼 등)을 조사해 유기물 잔사를 제거하는 플라스마법 등의 건식법 등의 공지의 방법을 사용할 수 있다. 습식법인 데스미어 처리로는 구체적으로는 수지 표면의 팽윤 처리를 실시한 후, 알칼리 처리에 의해 에칭을 실시하고, 계속해서 중화 처리를 실시하는 방법 등을 들 수 있다.Next, although a catalyst nucleus can be provided on at least the copper foil layer 104, in this embodiment, a catalyst nucleus is provided on the front surface of the copper foil layer 104, and on the inner wall surface of the through hole 108. As shown in FIG. Although it does not specifically limit as this catalyst nucleus, For example, a noble metal ion and a palladium colloid can be used. Subsequently, an electroless plating layer is formed using this catalyst nucleus as a nucleus, but smear removal using, for example, chemicals is performed on the surface of the copper foil layer 104 and the through hole 108 before the electroless plating treatment. You may carry out. The desmear treatment is not particularly limited, such as a wet method using an oxidizing agent solution having an organic decomposition effect or the like, and a plasma method for removing an organic residue by irradiating active species (plasma, radicals, etc.) with strong direct oxidation to the object. Known methods such as a dry method can be used. As a wet desmear process, after performing swelling process of a resin surface specifically, the method of etching by alkali treatment, and then carrying out neutralization treatment is mentioned.

다음에, 도 7(d)에 나타내는 바와 같이 촉매핵을 부여한 동박층(104) 상 및 관통공(108)의 내벽 상에 무전해 도금 처리에 의해 박층의 무전해 도금층(110)을 형성한다. 이 무전해 도금층(110)은 절연층(102)의 윗면 상의 동박층(104)과 그 아랫면 상의 동박층(104)을 전기적으로 접속하고 있다. 무전해 도금에는 예를 들면, 황산동, 포르말린, 착화제, 수산화나트륨 등을 포함하는 것을 사용할 수가 있다. 또한, 무전해 도금 후에 100~250℃의 가열 처리를 실시해 도금 피막을 안정화시키는 것이 바람직하다. 120~180℃의 가열 처리가 산화를 억제할 수 있는 피막을 형성할 수 있다는 점에서 특히 바람직하다. 또, 무전해 도금층(110)의 평균 두께는 다음의 전기 도금을 실시할 수 있는 두께이면 되고, 예를 들면, 0.1~1㎛ 정도로 충분하다. 또, 관통공(108)의 내부는 도전 페이스트, 또는 절연 페이스트를 충전해도 되고, 전기 패턴 도금으로 충전해도 된다. Next, as shown in FIG.7 (d), the thin electroless plating layer 110 is formed on the copper foil layer 104 which provided the catalyst nucleus, and on the inner wall of the through-hole 108 by an electroless plating process. The electroless plating layer 110 electrically connects the copper foil layer 104 on the upper surface of the insulating layer 102 and the copper foil layer 104 on the lower surface thereof. For electroless plating, for example, those containing copper sulfate, formalin, a complexing agent, sodium hydroxide and the like can be used. Moreover, it is preferable to perform 100-250 degreeC heat processing after electroless plating, and to stabilize a plating film. The heat treatment at 120 to 180 ° C is particularly preferable in that a film capable of inhibiting oxidation can be formed. Moreover, the average thickness of the electroless plating layer 110 should just be a thickness which can perform the following electroplating, for example, it is enough about 0.1-1 micrometer. The inside of the through hole 108 may be filled with a conductive paste or an insulating paste, or may be filled with electric pattern plating.

다음에, 도 7(e)에 나타내는 바와 같이 동박층(104) 상에 마련된 무전해 도금층(110) 상에 소정의 개구 패턴을 가지는 레지스트층(112)을 형성한다. 이 개구 패턴은 후술하는 도전 회로 패턴에 상당한다. 이 때문에, 레지스트층(112)은 동박층(104) 상의 비회로 형성 영역을 가리도록 마련되어 있다. 바꾸어 말하면, 레지스트층(112)은 관통공(108) 상과 동박층(104) 상의 도체 회로 형성 영역에는 형성되어 있지 않다. 레지스트층(112)으로는 특별히 한정되지 않고, 공지의 재료를 사용할 수 있지만, 액상 및 드라이 필름을 사용할 수 있다. 미세 배선 형성의 경우에는 레지스트층(112)으로는 감광성 드라이 필름 등을 사용하는 것이 바람직하다. 레지스트층(112)을 형성하려면, 예를 들면, 무전해 도금층(110) 상에 감광성 드라이 필름을 적층하고, 비회로 형성 영역을 노광해 광 경화시키고, 미노광부를 현상액으로 용해, 제거한다. 또한, 잔존하는 경화한 감광성 드라이 필름이 레지스트층(112)이 된다. 레지스트층(112)의 두께는 그 후 도금하는 도체(도금층(114))의 두께와 동일한 정도든가, 보다 두꺼운 막 두께로 하는 것이 매우 적합하다.Next, as shown in FIG. 7E, a resist layer 112 having a predetermined opening pattern is formed on the electroless plating layer 110 provided on the copper foil layer 104. This opening pattern is corresponded to the electrically conductive circuit pattern mentioned later. For this reason, the resist layer 112 is provided so that the non-circuit formation area | region on the copper foil layer 104 may be covered. In other words, the resist layer 112 is not formed on the through hole 108 and the conductor circuit forming region on the copper foil layer 104. The resist layer 112 is not particularly limited and known materials can be used, but liquid and dry films can be used. In the case of forming fine wirings, it is preferable to use a photosensitive dry film or the like as the resist layer 112. In order to form the resist layer 112, for example, a photosensitive dry film is laminated on the electroless plating layer 110, the non-circuit formation region is exposed and photocured, and the unexposed portion is dissolved and removed with a developer. In addition, the cured photosensitive dry film remaining becomes the resist layer 112. It is suitable for the thickness of the resist layer 112 to be about the same as the thickness of the conductor (plating layer 114) plated after that, or to make it thicker.

다음에, 도 8(a)에 나타내는 바와 같이 적어도 레지스트층(112)의 개구 패턴 내부 또한 무전해 도금층(110) 상에 전기 도금 처리에 의해 도금층(114)을 형성한다. 이때 동박층(104)은 급전층으로서의 역할을 한다. 본 실시형태에서는 절연층(102)의 윗면, 관통공(108)의 내벽 및 그 아랫면에 걸쳐 연속하여 도금층(114)이 마련되어 있어도 된다. 이러한 전기 도금으로는 특별히 한정되지 않지만, 통상의 프린트 배선판에서 사용되는 공지의 방법을 사용할 수 있으며, 예를 들면, 황산동 등의 도금액 중에 침지시킨 상태에서 이러한 도금액에 전류를 흘리는 등의 방법을 사용할 수 있다. 도금층(114)의 두께는 특별히 한정되지 않지만, 회로 도체로서 사용할 수 있으면 되고, 예를 들면, 1~100㎛의 범위인 것이 바람직하고, 5~50㎛의 범위인 것이 보다 바람직하다. 도금층(114)은 단층어어도 되고, 다층 구조를 가지고 있어도 된다. 도금층(114)의 재료로는 특별히 한정되지 않지만, 예를 들면, 동, 동합금, 42 합금, 니켈, 철, 크롬, 텅스텐, 금, 납땜 등을 사용할 수 있다.Next, as shown in FIG. 8A, the plating layer 114 is formed by electroplating at least on the inside of the opening pattern of the resist layer 112 and on the electroless plating layer 110. At this time, the copper foil layer 104 serves as a power feeding layer. In this embodiment, the plating layer 114 may be provided continuously over the upper surface of the insulating layer 102, the inner wall of the through-hole 108, and the lower surface. Although it does not specifically limit as such electroplating, The well-known method used by a normal printed wiring board can be used, For example, the method, such as making a current flow through this plating liquid in the state immersed in plating liquids, such as copper sulfate, can be used. have. Although the thickness of the plating layer 114 is not specifically limited, What is necessary is just to be usable as a circuit conductor, For example, it is preferable that it is the range of 1-100 micrometers, and it is more preferable that it is the range of 5-50 micrometers. The plating layer 114 may be a single layer or may have a multilayer structure. Although it does not specifically limit as a material of the plating layer 114, For example, copper, copper alloy, 42 alloy, nickel, iron, chromium, tungsten, gold, soldering etc. can be used.

다음에, 도 8(b)에 나타내는 바와 같이 알칼리성 박리액이나 황산 또는 시판되는 레지스트 박리액 등을 사용해 레지스트층(112)을 제거한다.Next, as shown in Fig. 8B, the resist layer 112 is removed using an alkaline stripping solution, sulfuric acid or a commercially available resist stripping solution.

다음에, 도 8(c)에 나타내는 바와 같이 도금층(114)이 형성되어 있는 영역 이외의 무전해 도금층(110) 및 동박층(104)을 제거한다. 이 동박층(104)을 제거하는 수법은 예를 들면, 소프트 에칭(플래시 에칭) 등을 사용한다. 이것에 의해, 동박층(104) 및 금속층(116)(무전해 도금층(110) 및 도금층(114))이 적층하여 구성되는 도전 회로(118)의 패턴을 형성할 수 있다.Next, as shown in FIG. 8C, the electroless plating layer 110 and the copper foil layer 104 other than the region where the plating layer 114 is formed are removed. As a method of removing this copper foil layer 104, soft etching (flash etching) etc. are used, for example. Thereby, the pattern of the electrically conductive circuit 118 comprised by laminating | stacking the copper foil layer 104 and the metal layer 116 (electroless plating layer 110 and plating layer 114) can be formed.

제 2 실시형태의 프린트 배선판(200)의 도전 회로(118)의 단면 형상으로는 도 9에 나타내는 바와 같이 통상의 사각형 형상 외에도, 도 9(a)에 나타내는 역테이퍼 형상, 도 9(b)에 나타내는 어묵 형상, 또는 도 9(c)에 나타내는 잘록한 형상이어도 된다.As a cross-sectional shape of the electrically conductive circuit 118 of the printed wiring board 200 of 2nd Embodiment, in addition to a normal square shape as shown in FIG. 9, it is shown in the reverse taper shape shown in FIG. 9 (a), FIG. The fish cake shape shown or the concave shape shown in FIG. 9 (c) may be sufficient.

여기서, 본 실시형태의 소프트 에칭에 사용하는 에칭액에 대해서 이하 설명한다. 에칭액으로는 특별히 한정되지 않지만, 종래의 확산률속 타입의 에칭액을 사용했을 경우, 배선의 미세한 부분은 아무래도 액의 교환이 나빠지기 때문에 회로 형성성이 악화되어 버리는 경향이 있다. 이 때문에, 에칭액은 동과 에칭액의 반응이 확산률속이 아니라, 반응률속으로 진행하는 타입을 사용하는 것이 바람직하다. 동과 에칭액의 반응이 반응률속이면, 확산을 그 이상 강하게 했다고 해도 에칭 속도는 변함없다. 즉, 액 교환이 좋은 장소와 나쁜 장소에서의 에칭 속도 차이가 생기지 않는다. 이와 같은 반응률속 에칭액으로는 예를 들면, 과산화수소와 할로겐 원소를 포함하지 않는 산을 주성분으로 하는 것을 들 수 있다. 산화제로서 과산화수소를 사용하므로, 그 농도를 관리함으로써 엄밀한 에칭 속도 제어가 가능해진다. 또한, 에칭액에 할로겐 원소가 혼입하면, 용해 반응이 확산률속이 되기 쉽다. 할로겐을 포함하지 않는 산으로는 질산, 황산, 유기산 등을 사용할 수 있지만, 황산인 것이 저렴하여 바람직하다. 또한, 황산과 과산화수소가 주성분인 경우에는 각각의 농도를 5~300g/L, 5~200g/L로 하는 것이 에칭 속도, 액의 안정성의 면에서 바람직하다. 예를 들면, 과황산암모늄, 과황산나트륨, 과황산소다계 등을 들 수 있다.Here, the etching liquid used for the soft etching of this embodiment is demonstrated below. Although it does not specifically limit as etching liquid, When using the conventional diffusion rate type etching liquid, since the exchange | exchange of liquid worsens by the minute part of wiring, there exists a tendency for circuit formation property to deteriorate. For this reason, as for etching liquid, it is preferable to use the type in which reaction of copper and etching liquid advances not in a diffusion rate but into reaction rate. If reaction of copper and etching liquid is in the reaction rate, even if it diffuses further, etching speed will not change. That is, there is no difference in etching speed between the place where the liquid exchange is good and the place where the liquid is bad. As such a reaction rate etching liquid, what has a main component is an acid which does not contain hydrogen peroxide and a halogen element, for example. Since hydrogen peroxide is used as the oxidizing agent, precise etching rate control is possible by managing the concentration. Moreover, when a halogen element mixes in etching liquid, a dissolution reaction will become easy to become a diffusion rate. As the acid containing no halogen, nitric acid, sulfuric acid, organic acid and the like can be used, but sulfuric acid is preferable because it is inexpensive. In addition, when sulfuric acid and hydrogen peroxide are main components, it is preferable to set each concentration to 5-300 g / L and 5-200 g / L from a viewpoint of an etching rate and liquid stability. For example, ammonium persulfate, sodium persulfate, a sodium persulfate system, etc. are mentioned.

이와 같이 동박층(104)의 에칭 특성이나 에칭 조건을 적절히 선택함으로써, 원하는 형상의 도전 회로(118)가 얻어진다. 이상에 의해, 절연층(102)의 양면에 도전 회로(118)가 형성된 프린트 배선판(200)이 얻어진다. 또, 제 2 실시형태의 프린트 배선판(200)의 제조 방법에 있어서도 제 1 실시형태와 동일한 작용 효과가 얻어진다.Thus, by selecting the etching characteristic and etching conditions of the copper foil layer 104 suitably, the electrically conductive circuit 118 of a desired shape is obtained. By the above, the printed wiring board 200 in which the electrically conductive circuit 118 was formed in both surfaces of the insulating layer 102 is obtained. Moreover, also in the manufacturing method of the printed wiring board 200 of 2nd Embodiment, the effect similar to 1st Embodiment is acquired.

또한, 도 8(d-1)에 나타내는 바와 같이 절연층(102) 상 및 도전 회로(118)의 일부를 가리도록 솔더 레지스트층(120)을 형성해도 된다. 솔더 레지스트층(120)으로는 예를 들면, 절연성이 뛰어난 필러 또는 기재를 포함해도 되고, 감광성 수지, 열경화성 수지 및 열가소성 수지 등의 내열성 수지 조성물을 사용한다. 다음에, 솔더 레지스트층(120)의 개구부가 마련되어 있는 도전 회로(118) 상에 제 1 도금층(122) 및 제 2 도금층(124)을 더 형성해도 된다. 이것에 의해, 금속층(116)을 2 이상의 다층 구조로 해도 된다. 이들 제 1 도금층(122) 및 제 2 도금층(124)으로는 금 도금층을 채용할 수 있다. 금 도금의 방법으로는 종래 공지의 방법이어도 되고, 특별히 한정되지 않지만, 예를 들면, 도금층(114) 상에 무전해 니켈 도금을 0.1~10㎛ 정도 실시하고, 치환 금 도금을 0.01~0.5㎛ 정도 실시한 후에 무전해 금 도금을 0.1~2㎛ 정도 실시하는 등 방법이 있다. 이상에 의해, 도 8(d-1)에 나타내는 프린트 배선판(202)이 얻어진다.As shown in FIG. 8 (d-1), the solder resist layer 120 may be formed so as to cover the insulating layer 102 and a part of the conductive circuit 118. As the soldering resist layer 120, the filler or base material which is excellent in insulation may be included, for example, and heat resistant resin compositions, such as photosensitive resin, a thermosetting resin, and a thermoplastic resin, are used. Next, you may further form the 1st plating layer 122 and the 2nd plating layer 124 on the electrically conductive circuit 118 in which the opening part of the soldering resist layer 120 is provided. As a result, the metal layer 116 may have a multilayer structure of two or more. As the first plating layer 122 and the second plating layer 124, a gold plating layer can be employed. As a method of gold plating, a conventionally well-known method may be sufficient and it does not specifically limit, For example, electroless nickel plating is performed on the plating layer 114 about 0.1-10 micrometers, and substitution gold plating is about 0.01-0.5 micrometers. After implementation, there are methods such as electroless gold plating of about 0.1 to 2 µm. By the above, the printed wiring board 202 shown to FIG. 8 (d-1) is obtained.

또, 도 8(d-2)에 나타내는 바와 같이 솔더 레지스트층(120)을 형성하지 않고, 도전 회로(118)의 주위에 제 1 도금층(122) 및 제 2 도금층(124)을 형성해도 된다. 이들 제 1 도금층(122) 및 제 2 도금층(124)으로는 예를 들면, 니켈 도금층 및 금 도금층의 적층체를 채용해도 된다. 이상에 의해, 도 8(d-2)에 나타내는 프린트 배선판(204)이 얻어진다.In addition, as shown in FIG. 8 (d-2), the first plating layer 122 and the second plating layer 124 may be formed around the conductive circuit 118 without forming the solder resist layer 120. As these 1st plating layer 122 and the 2nd plating layer 124, you may employ | adopt the laminated body of a nickel plating layer and a gold plating layer, for example. By the above, the printed wiring board 204 shown to FIG. 8 (d-2) is obtained.

또, 이들 프린트 배선판(200, 202 및 204) 상에 미도시된 반도체 칩을 실장하여 반도체 장치를 얻을 수 있다.A semiconductor chip (not shown) can be mounted on these printed wiring boards 200, 202, and 204 to obtain a semiconductor device.

(제 3 실시형태) (Third Embodiment)

다음에, 제 3 실시형태의 프린트 배선판의 제조 방법에 대해서 설명한다.Next, the manufacturing method of the printed wiring board of 3rd Embodiment is demonstrated.

도 10~도 12는 제 3 실시형태의 프린트 배선판의 제조 방법의 제조 공정의 순서를 나타내는 단면도이다. 제 3 실시형태의 프린트 배선판의 제조 방법은 예를 들어, 제 2 실시형태에서 얻어진 프린트 배선판(200, 202 및 204)을 내층 회로 기판으로서 사용해 이 내층 회로 기판 상에 빌드업층을 더 형성하는 것이다.10-12 is sectional drawing which shows the procedure of the manufacturing process of the manufacturing method of the printed wiring board of 3rd Embodiment. The manufacturing method of the printed wiring board of 3rd Embodiment uses the printed wiring board 200, 202, and 204 obtained by 2nd Embodiment as an inner layer circuit board, and forms a buildup layer further on this inner layer circuit board, for example.

우선, 내층 회로 기판으로서 도 8(c)에서 얻은 프린트 배선판(200)을 채용한다. 이 프린트 배선판(200)의 내층 회로(도전 회로(118))에 대해서 조화 처리를 실시한다. 여기서, 조화 처리란 도체 회로 표면에 약액 처리 및 플라스마 처리 등을 실시하는 것을 의미한다. 조화 처리로는 예를 들면, 산화 환원을 사용한 흑화 처리, 또는 황산-과산화수소계의 공지의 조화액을 사용한 약액 처리 등을 사용할 수 있다. 이것에 의해, 절연층(130)을 구성하는 층간 절연 재료와 프린트 배선판(200)의 도전 회로(118)의 밀착성을 향상시킬 수 있다. 또, 내층 회로 기판은 제 2 실시형태에서 얻어진 프린트 배선판(200) 대신에 특별히 한정되지 않지만, 도금 스루홀법이나 빌드업법 등에 의해, 프리프레그 또는 기재를 포함하지 않는 수지 조성물층 등이 적층된 통상의 다층 프린트 배선판을 사용할 수도 있다. 내층 회로가 되는 도체 회로층은 종래 공지의 회로 형성 방법에 의해 형성해도 된다. 또, 다층 프린트 배선판에 있어서는 그 코어층이 되는 적층체(프리프레그를 복수 적층시켜 얻어진 적층체) 및 금속 부착 적층판에 드릴 가공, 레이저 가공 등을 실시함으로써 스루홀을 형성하고, 다음에 도금 등으로 양면의 내층 회로를 전기적 접속할 수도 있다.First, the printed wiring board 200 obtained by FIG. 8 (c) is used as an inner circuit board. The inner layer circuit (conductive circuit 118) of this printed wiring board 200 is subjected to a roughening process. Here, roughening process means giving chemical liquid process, plasma process, etc. to the conductor circuit surface. As the roughening treatment, for example, a blackening treatment using redox or a chemical liquid treatment using a known roughening liquid of sulfuric acid-hydrogen peroxide can be used. Thereby, the adhesiveness of the interlayer insulation material which comprises the insulating layer 130, and the electrically conductive circuit 118 of the printed wiring board 200 can be improved. In addition, the inner circuit board is not particularly limited in place of the printed wiring board 200 obtained in the second embodiment, but is usually formed by laminating a prepreg or a resin composition layer containing no base material by a plating through hole method, a buildup method, or the like. It is also possible to use a multilayer printed wiring board. You may form the conductor circuit layer used as an inner layer circuit by a conventionally well-known circuit formation method. Moreover, in a multilayer printed wiring board, through-holes are formed by drilling, laser processing, etc. to the laminated body used as the core layer (the laminated body obtained by laminating | stacking two or more prepregs), and the laminated board with metal, and then forming by a plating etc. Both inner layer circuits may be electrically connected.

다음에, 도 10(a)에 나타내는 바와 같이 도체 회로 표면이 조화된 프린트 배선판(200)의 양측에 각각 절연층(130)(프리프레그) 및 캐리어박층(107) 부착 동박층(105)(캐리어박 부착 극박 동박)을 배치한다. 다음에, 도 10(b)에 나타내는 바와 같이 이것들을 포갠 적층체를 가열 가압 처리함으로써, 다층 적층판을 형성한다. 계속해서, 도 10(c)에 나타내는 바와 같이 캐리어박층(107)을 박리 제거한다.Next, as shown in Fig. 10 (a), the copper foil layer 105 (carrier) with the insulating layer 130 (prepreg) and the carrier foil layer 107 is provided on both sides of the printed wiring board 200 having the conductor circuit surface harmonized, respectively. Place ultra-thin copper foil with foil). Next, as shown in FIG.10 (b), a multilayer laminated board is formed by heat-pressing the laminated body which piled up these. Subsequently, as shown in FIG.10 (c), the carrier foil layer 107 is peeled off.

다음에, 도 10(d)에 나타내는 바와 같이 절연층(130) 및 동박층(105)의 일부를 제거해 구멍(109)을 형성한다. 구멍(109)의 저면에서는 도전 회로(118)의 표면의 일부가 노출하고 있다. 이 구멍(109)을 형성하는 수법으로는 특별히 한정되지 않지만, 예를 들면, 탄산 가스나 엑시머 등의 기체 레이저나 YAG 등의 고체 레이저를 사용하여 구멍 지름 100㎛ 이하인 블라인드 비어 홀을 형성하는 수법 등을 사용할 수 있다. 또한, 구멍(109)은 도 10(d)에서는 비관통공으로 나타내고 있지만, 관통공이어도 된다. 또, 관통공의 경우는 레이저 조사에서도 드릴 가공기를 사용해 형성해도 된다.Next, as shown in FIG.10 (d), a part of the insulating layer 130 and the copper foil layer 105 is removed, and the hole 109 is formed. A portion of the surface of the conductive circuit 118 is exposed at the bottom of the hole 109. Although it does not specifically limit as a method of forming this hole 109, For example, the method of forming the blind via hole of 100 micrometers or less of hole diameters using gas lasers, such as a carbon dioxide gas and an excimer, and solid-state lasers, such as YAG, etc. Can be used. In addition, although the hole 109 is shown as a non-through hole in FIG.10 (d), it may be a through hole. In the case of through-holes, a laser drilling machine may be used for laser irradiation.

다음에, 도 11(a)에 나타내는 바와 같이 전술한 촉매핵을 부여한 도전 회로(118) 상, 구멍(109)의 내벽 상 및 동박층(105) 상에 박층의 무전해 도금층(111)을 형성한다. 무전해 도금층(111)은 전술한 무전해 도금층(110)과 동일하게 하여 형성한다. 이 무전해 도금 전에는 상술한 바와 같이 약액에 의한 스미어 제거 등의 데스미어 처리를 실시해도 된다. 또, 무전해 도금층(110)의 두께는 다음의 전기 도금을 실시할 수 있는 두께이면 되고, 0.1~1㎛ 정도로 충분하다. 또, 구멍(109)(블라인드 비어 홀)의 내부는 도전 페이스트 혹은 절연 페이스트를 충전할 수도 있으며, 전기 패턴 도금으로 충전해 두어도 된다.Next, as shown in FIG. 11A, a thin electroless plating layer 111 is formed on the conductive circuit 118 to which the above-described catalyst nucleus has been applied, on the inner wall of the hole 109, and on the copper foil layer 105. do. The electroless plating layer 111 is formed in the same manner as the electroless plating layer 110 described above. As described above, before the electroless plating, a desmear treatment such as smear removal with a chemical liquid may be performed. In addition, the thickness of the electroless plating layer 110 should just be the thickness which can perform the following electroplating, and is enough in about 0.1-1 micrometer. The inside of the hole 109 (blind via hole) may be filled with a conductive paste or an insulating paste, or may be filled with electric pattern plating.

다음에, 도 11(b)에 나타내는 바와 같이 무전해 도금층(110) 상에 도체 회로 패턴에 상당하는 개구 패턴을 가지는 레지스트층(113)을 형성한다. 바꾸어 말하면, 레지스트층(113)을 형성함으로써, 비회로 형성부를 마스크한다. 이 레지스트층(113)으로는 전술한 레지스트층(112)과 동일한 것을 사용할 수 있다. 레지스트층(113)의 두께는 그 후 도금하는 도체 회로의 두께와 동일한 정도든가, 보다 두꺼운 막 두께로 하는 것이 매우 적합하다.Next, as shown in FIG. 11B, a resist layer 113 having an opening pattern corresponding to the conductor circuit pattern is formed on the electroless plating layer 110. In other words, by forming the resist layer 113, the non-circuit forming portion is masked. As this resist layer 113, the same thing as the resist layer 112 mentioned above can be used. It is suitable for the thickness of the resist layer 113 to be about the same as the thickness of the conductor circuit to plate after that, or to make it thicker.

다음에, 도 11(c)에 나타내는 바와 같이 레지스트층(113)의 개구 패턴 내부에 도금층(132)을 형성한다. 이 도금층(132)은 구멍(109) 내부의 도전 회로(118) 상에 형성해도 되고, 상기 개구 패턴 내부의 무전해 도금층(111) 상에 형성해도 된다. 도금층(132)을 형성하는 전기 도금은 전술한 도금층(114)과 동일한 수법을 사용할 수 있다. 이 도금층(132)의 두께는 회로 도체로서 사용할 수 있으면 되고, 예를 들면, 1~100㎛의 범위인 것이 바람직하고, 5~50㎛의 범위인 것이 보다 바람직하다.Next, as shown in FIG.11 (c), the plating layer 132 is formed in the opening pattern of the resist layer 113. Next, as shown in FIG. The plating layer 132 may be formed on the conductive circuit 118 inside the hole 109 or may be formed on the electroless plating layer 111 inside the opening pattern. Electroplating for forming the plating layer 132 may use the same method as the above-described plating layer 114. What is necessary is just to be able to use the thickness of this plating layer 132 as a circuit conductor, For example, it is preferable that it is the range of 1-100 micrometers, and it is more preferable that it is the range of 5-50 micrometers.

다음에, 도 12(a)에 나타내는 바와 같이 전술한 레지스트층(112)과 동일하게 하여 레지스트층(113)의 박리를 실시한다. 다음에, 도 12(b)에 나타내는 바와 같이 전술한 동박층(104)과 동일하게 하여 동박층(105) 및 무전해 도금층(111)을 소프트 에칭(플래시 에칭)에 의해 제거한다. 이것에 의해, 동박층(105), 무전해 도금층(111) 및 도금층(132)으로 구성되는 도전 회로 패턴을 형성할 수 있다. 또, 도전 회로(118) 상에는 그것과 전기적으로 접속하는 비어 및 패드를 도금층(132)에 의해 형성할 수 있다. 이상에 의해, 프린트 배선판(201)이 얻어진다.Next, as shown in Fig. 12A, the resist layer 113 is peeled off in the same manner as the resist layer 112 described above. Next, as shown to FIG. 12 (b), the copper foil layer 105 and the electroless plating layer 111 are removed by soft etching (flash etching) similarly to the copper foil layer 104 mentioned above. Thereby, the electrically conductive circuit pattern comprised from the copper foil layer 105, the electroless plating layer 111, and the plating layer 132 can be formed. In addition, vias and pads electrically connected to the conductive circuit 118 can be formed by the plating layer 132. The printed wiring board 201 is obtained by the above.

또한, 도 12(c-1)에 나타내는 바와 같이 절연층(130) 상, 도전 회로 패턴의 도금층(132) 상 및 패드의 도금층(132)의 일부 상에 솔더 레지스트층(121)을 형성해도 된다. 솔더 레지스트층(121)으로는 전술한 솔더 레지스트층(120)과 동일한 것을 사용할 수 있다. 다음에, 솔더 레지스트층(121)의 개구부가 마련되어 있는 도금층(132) 상에 예를 들면, 니켈 도금층 및 금 도금층으로 구성되는 제 1 도금층(123) 및 제 2 도금층(125)을 더 형성해도 된다. 이상에 의해, 도 12(c-1)에 나타내는 프린트 배선판(203)이 얻어진다.12 (c-1), a solder resist layer 121 may be formed on the insulating layer 130, on the plating layer 132 of the conductive circuit pattern, and on a part of the plating layer 132 of the pad. . As the solder resist layer 121, the same solder paste layer 120 as that described above may be used. Next, you may further form the 1st plating layer 123 and the 2nd plating layer 125 which consist of a nickel plating layer and a gold plating layer, for example on the plating layer 132 in which the opening part of the soldering resist layer 121 is provided. . By the above, the printed wiring board 203 shown to FIG. 12 (c-1) is obtained.

또, 도 12(c-2)에 나타내는 바와 같이 솔더 레지스트층(121)을 형성하지 않고, 도전 회로 패턴의 주위 및 패드의 주위에 전술한 제 1 도금층(123) 및 제 2 도금층(125)을 형성해도 된다. 이상에 의해, 도 12(c-2)에 나타내는 프린트 배선판(205)이 얻어진다. 제 3 실시형태에서도 제 1 및 제 2 실시형태와 동일한 효과가 얻어진다.As shown in Fig. 12C-2, the first plating layer 123 and the second plating layer 125 described above are formed around the conductive circuit pattern and around the pad without forming the solder resist layer 121. You may form. By the above, the printed wiring board 205 shown to FIG. 12 (c-2) is obtained. Also in 3rd Embodiment, the same effect as 1st and 2nd Embodiment is acquired.

또, 본 실시형태의 프린트 배선판의 제조 방법의 변형예를 도 13을 사용해 설명한다.Moreover, the modification of the manufacturing method of the printed wiring board of this embodiment is demonstrated using FIG.

전술한 제 1 내지 제 3 실시형태에서는 동박 상에 금속층을 선택적으로 형성하고 있었지만, 본 변형예에서는 동박 상에 금속층을 전면에 형성하는 점이 상이한 것이다.Although the metal layer was selectively formed on the copper foil in the above-mentioned first to third embodiments, the point of forming the metal layer on the entire surface on the copper foil is different in this modification.

이하, 본 변형예의 프린트 배선판의 제조 방법을 설명한다.Hereinafter, the manufacturing method of the printed wiring board of this modification is demonstrated.

우선, 도 13(a)에 나타내는 바와 같이 캐리어박 부착 동장 적층판(10)을 준비한다. 이 캐리어박 부착 동장 적층판(10)에 대해서는 절연층(102)의 양면에 동박층(104)과 함께 캐리어박층(106)이 첩부되어 있다. 계속해서, 도 13(b)에 나타내는 바와 같이 캐리어박 부착 동장 적층판(10)으로부터 캐리어박층(106)을 떼어낸다. 계속해서, 도 13(c)에 나타내는 바와 같이 동박층(104)의 전면 상에 금속층(115)(도금층)을 도금 처리에 의해 형성한다. 계속해서, 도 13(d)에 나타내는 바와 같이 플레인 형상의 금속층(115) 상에 소정의 개구 패턴을 가지는 레지스트층(112)를 형성한다. 계속해서, 도 13(e)에 나타내는 바와 같이 이 레지스트층(112)의 개구 패턴 내의 금속층(115) 및 동박층(104)을 예를 들면, 에칭에 의해 제거한다. 이 후, 도 13(f)에 나타내는 바와 같이 레지스트층(112)을 제거한다. 이것에 의해, 동박층(104) 및 금속층(115)으로 구성되는 도전 회로(119)의 패턴을 형성할 수 있다. 이상의 공정에 의해, 본 변형예의 프린트 배선판(101)이 얻어진다.First, as shown to Fig.13 (a), the copper clad laminated board 10 with carrier foil is prepared. About this copper clad laminated board 10 with carrier foil, the carrier foil layer 106 is affixed on both surfaces of the insulating layer 102 with the copper foil layer 104. Subsequently, as shown in FIG.13 (b), the carrier foil layer 106 is removed from the copper clad laminated board 10 with carrier foil. Subsequently, as shown to FIG. 13 (c), the metal layer 115 (plating layer) is formed on the whole surface of the copper foil layer 104 by plating process. Subsequently, as shown in FIG. 13 (d), a resist layer 112 having a predetermined opening pattern is formed on the plane-shaped metal layer 115. Subsequently, as shown in FIG. 13E, the metal layer 115 and the copper foil layer 104 in the opening pattern of the resist layer 112 are removed by, for example, etching. Thereafter, the resist layer 112 is removed as shown in Fig. 13F. Thereby, the pattern of the electrically conductive circuit 119 comprised from the copper foil layer 104 and the metal layer 115 can be formed. By the above process, the printed wiring board 101 of this modification is obtained.

이상과 같이 본 실시형태에 의하면, 캐리어박 부착 극박 동박의 미세 회로 가공, 미세 회로의 형상 및 절연 신뢰성이 뛰어난 프린트 배선판의 제조 방법 및 그 프린트 배선판을 제공하는 것이 가능해진다.As mentioned above, according to this embodiment, it becomes possible to provide the manufacturing method of the printed wiring board excellent in the fine circuit processing of the ultra-thin copper foil with carrier foil, the shape of a fine circuit, and insulation reliability, and this printed wiring board.

본 실시형태의 프린트 배선판의 제조 방법은 프린트 배선판용 기판의 양면에 도체 회로층을 형성하는 경우뿐만 아니라, 프린트 배선판용 기판의 한면에만 도체 회로층을 형성하는 경우에도 적용할 수 있다. 또, 도 8(c)에 나타내는 바와 같이 양면 프린트 배선판을 내층 회로판으로 하여 제 3 실시형태의 다층 프린트 배선판의 경우도 적용할 수 있다. 따라서, 본 실시형태의 프린트 배선판의 제조 방법에 의해, 한면 프린트 배선판, 양면 프린트 배선판 및 다층 프린트 배선판 모두 제조할 수 있다.The manufacturing method of the printed wiring board of this embodiment can be applied not only when forming a conductor circuit layer on both surfaces of a board | substrate for printed wiring boards, but also when forming a conductor circuit layer only on one surface of a board | substrate for printed wiring boards. Moreover, as shown in FIG.8 (c), the case of the multilayer printed wiring board of 3rd Embodiment can also be applied using a double-sided printed wiring board as an inner layer circuit board. Therefore, by the manufacturing method of the printed wiring board of this embodiment, both a single-sided printed wiring board, a double-sided printed wiring board, and a multilayer printed wiring board can be manufactured.

이하, 본 발명에 관한 캐리어박 부착 전해 동박 및 그 동박을 사용한 동장 적층판을 제조하고, 본 발명의 프린트 배선판의 제조 방법의 실시형태에 대해서 설명한다. 여기에서는 캐리어박에 전해 동박을 사용했을 경우를 중심으로 설명하는 것으로 한다. 본 발명을 실시예 및 비교예에 근거해 자세한 내용에 설명하지만, 본 발명은 이것으로 한정되는 것은 아니다.EMBODIMENT OF THE INVENTION Hereinafter, the electrolytic copper foil with carrier foil which concerns on this invention, and the copper clad laminated board using this copper foil are manufactured, and embodiment of the manufacturing method of the printed wiring board of this invention is described. Here, it demonstrates centering around the case where an electrolytic copper foil is used for carrier foil. Although this invention is demonstrated in detail based on an Example and a comparative example, this invention is not limited to this.

실시예Example

(( 금속박Metal foil 1의 제조)  1, manufacture)

캐리어박에 18㎛ 두께의 전해 동박(미츠이금속공업사 제, 3EC-VLP, 광택면의 표면 거칠기는 Ra=0.2㎛, Rz=1.5㎛)의 광택면에 접합 계면층 및 극박 동박층을 차례차례 형성했다. 제조 조건으로서 우선 캐리어박을 산 세정조(묽은 황산 용액, 150g/L, 액온 30℃)에 20초 침지해 표면의 기름 성분, 산화 피막 등의 제거를 실시했다. 다음에, 접합 계면 형성조(카르복시벤조트리아졸 용액, 5g/L, 액온 40℃, pH 5)에 침지해 캐리어박의 광택 표면에 접합 계면층을 형성했다. 다음에, 벌크 동의 형성조(황산동 용액;황산 농도 150g/L, 동 농도 65g/L, 젤라틴 농도 10ppm, 염화물 이온 20ppm, 액온 45℃)에 침지하면서, 캐리어박의 한면에 대해 평판의 어노드 전극(납)을 평행 배치하고, 전류 밀도 15A/d㎡의 평활 도금 조건으로 전해해 1.5㎛의 벌크 동층을 형성했다. 다음에, 벌크 동층의 표면에 미세 동 입자 형성조(황산동 용액;황산 농도 100g/L, 동 농도 18g/L의 황산 용액, 액온 25℃)에 침지하면서, 캐리어박의 한면에 대해 평판의 어노드 전극(납)을 평행 배치하고, 전류 밀도 10A/d㎡의 소(燒) 도금 조건으로 전해했다. 다음에, 미세 동 입자의 탈락을 방지하기 위한 덮개 도금조(황산동 용액;황산 농도 150g/L, 동 농도 65g/L, 액온 45℃)에 침지하면서, 전류 밀도 20A/d㎡의 평활 도금 조건으로 전해해 0.5㎛의 미세 조화를 형성해, 총 두께 2.0㎛ 극박 동박을 제조했다. 다음에, 방녹 처리조(황산아연 용액;황산 농도 70g/L, 아연 농도 20g/L, 액온 40℃)에 침지하고, 전류 밀도 15A/d㎡로 전해해 아연을 사용하여 방녹 처리를 실시했다. 여기에서는 어노드 전극으로서 아연판을 사용한 용해성 어노드로 했다. 다음에, 크로메이트 처리조(크롬산 용액;크롬산 농도 5g/L, pH 11.5, 액온 55℃)에 4초 침지시켰다. 최종적으로, 건조 처리조에서 전열기에 의해 분위기 온도 110℃로 가열된 로 내를 60초 걸쳐 통과시킴으로써 캐리어박 부착 동박을 얻었다. 또한, 각 조마다의 공정간에는 약 30초간의 수세 가능한 수세조에 침지 세정하고 있다.Bonding interface layer and ultra-thin copper foil layer are formed in the carrier foil on the glossy surface of 18 micrometer-thick electrolytic copper foil (made by Mitsui Metal Co., Ltd., 3EC-VLP, gloss surface Ra = 0.2 micrometer, Rz = 1.5 micrometer) did. As a manufacturing condition, carrier foil was first immersed in an acid washing tank (dilute sulfuric acid solution, 150g / L, liquid temperature 30 degreeC) for 20 second, and the oil component, oxide film, etc. of the surface were removed. Next, it immersed in the joining interface formation tank (carboxybenzotriazole solution, 5g / L, 40 degreeC of liquid temperature, pH5), and formed the joining interface layer on the gloss surface of carrier foil. Next, an anode electrode of a flat plate with respect to one surface of the carrier foil while being immersed in a bulk copper forming tank (copper sulfate solution; sulfuric acid concentration 150 g / L, copper concentration 65 g / L, gelatin concentration 10 ppm, chloride ion 20 ppm, liquid temperature 45 ° C.). (Lead) was arrange | positioned in parallel, and it electrolyzed on the smooth plating conditions of a current density of 15 A / dm <2>, and formed the bulk copper layer of 1.5 micrometers. Next, the anode of the plate with respect to one side of the carrier foil while immersing in a fine copper particle forming tank (copper sulfate solution; sulfuric acid concentration 100g / L, sulfuric acid solution of 18g / L, sulfuric acid solution 25 ℃) on the surface of the bulk copper layer Electrodes (lead) were arrange | positioned in parallel and were electrolyzed by the small plating conditions of 10 A / dm <2> of current densities. Next, while immersing in a lid plating tank (copper sulfate solution; sulfuric acid concentration 150 g / L, copper concentration 65 g / L, liquid temperature 45 ° C.) for preventing fine copper particles from falling off, under smooth plating conditions of a current density of 20 A / dm 2. Electrolysis was carried out to form a fine roughness of 0.5 mu m to produce a total thickness of 2.0 mu m ultrathin copper foil. Next, it was immersed in an antirust treatment tank (zinc sulfate solution; sulfuric acid concentration 70g / L, zinc concentration 20g / L, liquid temperature 40 degreeC), electrolytically with a current density of 15A / dm <2>, and antirust process was performed using zinc. Here, it was set as the soluble anode which used the zinc plate as an anode electrode. Next, it was immersed for 4 second in the chromate treatment tank (chromic acid solution; chromic acid concentration 5g / L, pH 11.5, liquid temperature 55 degreeC). Finally, the copper foil with a carrier foil was obtained by passing through the inside of the furnace heated to the atmospheric temperature of 110 degreeC with the heater in the drying process for 60 second. In addition, it is immersed and washed in the water washing tank which can wash about 30 seconds between processes for each tank.

(( 금속박Metal foil 2의 제조)  2, manufacture)

캐리어박에 12㎛ 두께의 전해 동박(후루카와전기공업사 제, F2-WS, 광택면의 표면 거칠기는 Ra=0.2㎛, Rz=1.2㎛)의 광택면에 접합 계면층 및 극박 동박층을 차례차례 형성했다. 제조 조건으로서 우선 캐리어박을 산 세정조(묽은 황산 용액, 150g/L, 액온 30℃)에 20초 침지해 표면의 기름 성분, 산화 피막 등의 제거를 실시했다. 다음에, 접합 계면 형성조(카르복시벤조트리아졸 용액, 5g/L, 액온 40℃, pH 5)에 침지해, 캐리어박의 광택 표면에 접합 계면층을 형성했다. 다음에, 벌크 동의 형성조(황산동 용액;황산 농도 150g/L, 동 농도 65g/L, 젤라틴 농도 10ppm, 염화물 이온 20ppm, 액온 45℃)에 침지하면서, 캐리어박의 한면에 대해 평판의 어노드 전극(납)을 평행 배치하고, 전류 밀도 20A/d㎡의 평활 도금 조건으로 전해해 1.5㎛의 벌크 동층을 형성했다. 다음에, 벌크 동층의 표면에 미세 동 입자 형성조(황산동 용액;황산 농도 100g/L, 동 농도 18g/L의 황산 용액, 액온 25℃)에 침지하면서, 캐리어박의 한면에 대해 평판의 어노드 전극(납)을 평행 배치하고, 전류 밀도 10A/d㎡의 소(燒) 도금 조건으로 전해했다. 다음에, 미세 동 입자의 탈락을 방지하기 위한 덮개 도금조(황산동 용액;황산 농도 150g/L, 동 농도 65g/L, 액온 45℃)에 침지하면서, 전류 밀도 20A/d㎡의 평활 도금 조건으로 전해해 0.5㎛의 미세 조화를 형성하여 총 두께 2.0㎛의 극박 동박을 제조했다. 다음에, 방녹 처리조(황산아연 용액;황산 농도 70g/L, 아연 농도 20g/L, 액온 40℃)에 침지하고, 전류 밀도 15A/d㎡로 전해해 아연을 사용하여 방녹 처리를 실시했다. 여기에서는 어노드 전극으로서 아연판을 사용한 용해성 어노드로 했다. 다음에, 크로메이트 처리조(크롬산 용액;크롬산 농도 5g/L, pH 11.5, 액온 55℃)에 4초 침지시켰다. 최종적으로, 건조 처리조에서 전열기에 의해 분위기 온도 110℃로 가열된 로 내를 60초 걸쳐 통과시킴으로써 캐리어박 부착 동박을 얻었다. 또한, 각 조마다의 공정간에는 약 30초간의 수세 가능한 수세조에 침지 세정하고 있다.Bonding interface layer and ultra-thin copper foil layer are formed in the carrier foil on the glossy surface of 12 micrometer-thick electrolytic copper foil (made by Furukawa Electric Co., F2-WS, and surface roughness of Ra = 0.2 micrometer, Rz = 1.2 micrometer) did. As a manufacturing condition, carrier foil was first immersed in an acid washing tank (dilute sulfuric acid solution, 150g / L, liquid temperature 30 degreeC) for 20 second, and the oil component, oxide film, etc. of the surface were removed. Next, it was immersed in the joining interface formation tank (carboxybenzotriazole solution, 5 g / L, 40 degreeC of liquid temperature, pH 5), and the joining interface layer was formed in the gloss surface of carrier foil. Next, an anode electrode of a flat plate with respect to one surface of the carrier foil while being immersed in a bulk copper forming tank (copper sulfate solution; sulfuric acid concentration 150 g / L, copper concentration 65 g / L, gelatin concentration 10 ppm, chloride ion 20 ppm, liquid temperature 45 ° C.). (Lead) was arrange | positioned in parallel, and it electrolyzed on the smooth plating conditions of 20 A / dm <2> of current density, and formed the bulk copper layer of 1.5 micrometers. Next, the anode of the plate with respect to one side of the carrier foil while immersing in a fine copper particle forming tank (copper sulfate solution; sulfuric acid concentration 100g / L, sulfuric acid solution of 18g / L, sulfuric acid solution 25 ℃) on the surface of the bulk copper layer Electrodes (lead) were arrange | positioned in parallel and were electrolyzed by the small plating conditions of 10 A / dm <2> of current densities. Next, while immersing in a lid plating tank (copper sulfate solution; sulfuric acid concentration 150 g / L, copper concentration 65 g / L, liquid temperature 45 ° C.) for preventing fine copper particles from falling off, under smooth plating conditions of a current density of 20 A / dm 2. Electrolysis was performed to form a fine roughness of 0.5 mu m to produce ultrathin copper foil having a total thickness of 2.0 mu m. Next, it was immersed in an antirust treatment tank (zinc sulfate solution; sulfuric acid concentration 70g / L, zinc concentration 20g / L, liquid temperature 40 degreeC), electrolytically with a current density of 15A / dm <2>, and antirust process was performed using zinc. Here, it was set as the soluble anode which used the zinc plate as an anode electrode. Next, it was immersed for 4 second in the chromate treatment tank (chromic acid solution; chromic acid concentration 5g / L, pH 11.5, liquid temperature 55 degreeC). Finally, the copper foil with a carrier foil was obtained by passing through the inside of the furnace heated to the atmospheric temperature of 110 degreeC with the heater in the drying process for 60 second. In addition, it is immersed and washed in the water washing tank which can wash about 30 seconds between processes for each tank.

(( 금속박Metal foil 3의 제조)  3, manufacture)

캐리어박에 12㎛ 두께의 전해 동박(후루카와전기공업사 제, F2-WS, 광택면의 표면 거칠기는 Ra=0.2㎛, Rz=1.2㎛)의 광택면에 접합 계면층 및 극박 동박층을 차례차례 형성했다. 제조 조건으로서 우선 캐리어박을 산 세정조(묽은 황산 용액;150g/L, 액온 30℃)에 20초 침지해 표면의 기름 성분, 산화 피막 등의 제거를 실시했다. 다음에, 접합 계면 형성조(카르복시벤조트리아졸 용액;5g/L, 액온 40℃, pH 5)에 침지해, 캐리어박의 광택 표면에 접합 계면층을 형성했다. 다음에, 벌크 동의 형성조 1(피로인산동 용액;피로인산칼륨 농도 320g/L, 동 농도 80g/L, 젤라틴 농도 10ppm, 염화물 이온 10ppm, 25% 암모니아수 2㎖/L, pH 8.5, 액온 40℃)에 침지하면서, 캐리어박의 한면에 대해 평판의 어노드 전극(납)을 평행 배치하고, 전류 밀도 7A/d㎡의 평활 도금 조건으로 전해하고, 계속해서 벌크 동의 형성조 2(황산동 용액;황산 농도 100g/L, 동 농도 200g/L, 젤라틴 농도 10ppm, 염화물 이온 20ppm, 액온 45℃)에 침지하면서, 캐리어박의 한면에 대해 평판의 어노드 전극(납)을 평행 배치하고, 전류 밀도 10A/d㎡의 평활 도금 조건으로 전해해 1.5㎛의 벌크 동층을 형성했다. 다음에, 벌크 동층의 표면에 미세 동 입자 형성조(황산동 용액;황산 농도 100g/L, 동 농도 18g/L의 황산 용액, 액온 25℃)에 침지하면서, 캐리어박의 한면에 대해 평판의 어노드 전극(납)을 평행 배치하고, 전류 밀도 10A/d㎡의 소(燒) 도금 조건으로 전해했다. 다음에, 미세 동 입자의 탈락을 방지하기 위한 덮개 도금조(황산동 용액;황산 농도 150g/L, 동 농도 65g/L, 액온 45℃)에 침지하면서, 전류 밀도 20A/d㎡의 평활 도금 조건으로 전해해 0.5㎛ 미세 조화를 형성해, 총 두께 2.0㎛ 극박 동박을 제조했다. 다음에, 방녹 처리조(황산아연 용액;황산 농도 70g/L, 아연 농도 20g/L, 액온 40℃)에 침지해, 전류 밀도 15A/d㎡로 전해하고 아연을 사용하여 방녹 처리를 실시했다. 여기에서는 어노드 전극으로서 아연판을 사용한 용해성 어노드로 했다. 다음에, 크로메이트 처리조(크롬산 용액;크롬산 농도 5g/L, pH 11.5, 액온 55℃)에 4초 침지시켰다. 최종적으로, 건조 처리조에서 전열기에 의해 분위기 온도 110℃로 가열된 로 내를 60초에 걸쳐 통과시킴으로써 캐리어박 부착 동박을 얻었다. 또한, 각 조마다의 공정간에는 약 30초간의 수세 가능한 수세조에 침지 세정하고 있다.Bonding interface layer and ultra-thin copper foil layer are formed in the carrier foil on the glossy surface of 12 micrometer-thick electrolytic copper foil (made by Furukawa Electric Co., F2-WS, and surface roughness of Ra = 0.2 micrometer, Rz = 1.2 micrometer) did. As a manufacturing condition, carrier foil was first immersed in an acid washing tank (dilute sulfuric acid solution; 150 g / L, liquid temperature 30 degreeC) for 20 second, and the oil component, oxide film, etc. of the surface were removed. Next, it was immersed in the joining interface formation tank (carboxybenzotriazole solution; 5 g / L, 40 degreeC of liquid temperature, pH 5), and the joining interface layer was formed in the gloss surface of carrier foil. Next, bulk copper forming tank 1 (copper pyrophosphate solution; potassium pyrophosphate concentration 320g / L, copper concentration 80g / L, gelatin concentration 10ppm, chloride ion 10ppm, 25% ammonia water 2ml / L, pH 8.5, liquid temperature 40 degreeC) ), While the anode electrode (lead) of the flat plate is arranged in parallel with one surface of the carrier foil, and is electrolyzed under smooth plating conditions of a current density of 7 A / dm 2, and then the bulk copper forming bath 2 (copper sulfate solution; sulfuric acid) Concentrated 100 g / L, copper concentration 200 g / L, gelatin concentration 10 ppm, chloride ion 20 ppm, liquid temperature 45 ° C.), while the anode electrode (lead) of the plate was placed in parallel with one side of the carrier foil, the current density was 10 A / Electrolysis was carried out under a smooth plating condition of d 2 m 2 to form a bulk copper layer of 1.5 μm. Next, the anode of the plate with respect to one side of the carrier foil while immersing in a fine copper particle forming tank (copper sulfate solution; sulfuric acid concentration 100g / L, sulfuric acid solution of 18g / L, sulfuric acid solution 25 ℃) on the surface of the bulk copper layer Electrodes (lead) were arrange | positioned in parallel and were electrolyzed by the small plating conditions of 10 A / dm <2> of current densities. Next, while immersing in a lid plating tank (copper sulfate solution; sulfuric acid concentration 150 g / L, copper concentration 65 g / L, liquid temperature 45 ° C.) for preventing fine copper particles from falling off, under smooth plating conditions of a current density of 20 A / dm 2. It electrolyzed and formed 0.5 micrometer fine roughness, and produced ultra-thin copper foil of 2.0 micrometers in total thickness. Next, it was immersed in an antirust treatment tank (zinc sulfate solution; sulfuric acid concentration 70g / L, zinc concentration 20g / L, liquid temperature 40 degreeC), electrolytically with a current density of 15A / dm <2>, and antirust process was performed using zinc. Here, it was set as the soluble anode which used the zinc plate as an anode electrode. Next, it was immersed for 4 second in the chromate treatment tank (chromic acid solution; chromic acid concentration 5g / L, pH 11.5, liquid temperature 55 degreeC). Finally, the copper foil with a carrier foil was obtained by passing the inside of the furnace heated to the atmospheric temperature of 110 degreeC with the heater in the drying process over 60 second. In addition, it is immersed and washed in the water washing tank which can wash about 30 seconds between processes for each tank.

(( 실시예Example 1)  One)

에폭시 수지로서 나프탈렌 변성 크레졸 노볼락 에폭시 수지(DIC사 제, HP-5000) 8.5중량부, 페놀 경화제로서 비페닐 아랄킬형 페놀 수지(메이와화성 주식회사, MEH7851-4H) 8.5중량부, 페놀 노볼락형 시아네이트 수지(LONZA사 제, Primaset PT-30) 17중량부, 구상 용융 실리카(아드마텍스사 제, SO-25R, 평균 입경 0.5㎛) 65.5중량부, 에폭시실란(신에츠 화학공업사 제, KBM-403) 0.5중량부를 메틸에틸케톤에 혼합 용해시켰다. 그 다음에, 고속 교반 장치를 사용해 교반하여 불휘발분 70중량%되도록 조정해 수지 바니시를 조제했다.8.5 weight part of biphenyl aralkyl type phenol resins (Meiwa Kasei Co., Ltd., MEH7851-4H) as a phenol hardening agent, a naphthalene modified cresol novolak epoxy resin (made by DIC Corporation, HP-5000) as an epoxy resin 17 weight part of cyanate resin (made by LONZA company, Primaset PT-30), 65.5 weight part of spherical fused silica (made by Admatex company, SO-25R, average particle diameter: 0.5 micrometer), epoxy silane (made by Shin-Etsu Chemical Co., Ltd., KBM-) 403) 0.5 part by weight was dissolved in methyl ethyl ketone. Next, it stirred using the high speed stirring apparatus and adjusted so that it may be 70 weight% of non volatile matters, and the resin varnish was prepared.

상기 수지 바니시를 유리 직포(평량 104g, 두께 87㎛, 닛토보 제 E 유리 직포, WEA-116E)에 함침해, 150℃의 가열로에서 2분간 건조하여 프리프레그 중의 바니시 고형분이 약 50중량%인 프리프레그를 얻었다. The resin varnish was impregnated into a glass woven fabric (basic weight 104 g, thickness 87 탆, Nittobo E glass woven fabric, WEA-116E), dried in a heating furnace at 150 ° C. for 2 minutes, and the varnish solid content in the prepreg was about 50% by weight. Prepreg was obtained.

상기 프리프레그 2매 포개어 캐리어박 부착 극박 동박(금속박 1)을 포개고, 압력 3MPa, 온도 200℃에서 1시간 가열 가압 성형해, 절연층이 두께 0.20㎜의 양면에 동박을 가지는 적층판을 얻었다.The two prepregs were stacked, and the ultra-thin copper foil (metal foil 1) with carrier foil was piled up and heat-molded by pressure at 3MPa and the temperature of 200 degreeC for 1 hour, and the insulating layer obtained the laminated board which has copper foil on both surfaces of thickness 0.20mm.

(프린트 배선판) (Printed wiring board)

실시예에서 얻어진, 적층판의 캐리어박은 박리 제거하고(도 7(b)), 도 7(c)에 나타내는 바와 같이 극박 금속박 상으로부터 탄산 가스 레이저(미츠비시 전기사 제, ML605GTX3-5100U2)에 의해 직경 75㎛의 관통 스루홀을 열고, 과망간산칼륨 60g/L와 수산화나트륨 45g/L의 수용액에 액온 80℃에서 2분간 침지해 데스미어 처리했다.Carrier foil of the laminated sheet obtained in the Example was peeled off (FIG. 7 (b)), and it showed diameter 75 by carbon dioxide gas laser (ML605GTX3-5100U2 by Mitsubishi Electric Corporation) from ultra-thin metal foil phase, as shown to FIG. 7 (c). The through-hole of micrometer was opened, it was immersed in aqueous solution of 60 g / L potassium permanganate and 45 g / L sodium hydroxide for 2 minutes at 80 degreeC of liquid temperature, and was desmeared.

그 후, 팔라듐 용액(카미무라공업사 제, MAT-2B/MAT-2A)에 액온 55℃에서 5분간 침지해 촉매 부여하고, 카미무라공업사 제, 스루커퍼(through-cupper) PEA-6A를 사용해, 액온 36℃에서 15분간 침지해 무전해 도금층을 0.7㎛ 형성했다(도 7(d)).Subsequently, the solution is immersed in a palladium solution (Kamimura Kogyo Co., Ltd., MAT-2B / MAT-2A) at a liquid temperature of 55 ° C. for 5 minutes, and a catalyst is used, using Kamimura Kogyo Co., Ltd., through-cupper PEA-6A, It was immersed for 15 minutes at 36 degreeC of liquid temperature, and 0.7 micrometer of electroless plating layers were formed (FIG. 7 (d)).

이 무전해 도금층의 표면에 두께 25㎛의 자외선 감광성 드라이 필름(아사히화성사 제, 산포트 UFG-255)을 핫 롤 라미네이터에 의해 첩합하고 최소 선폭/선간이 20/20㎛인 패턴이 묘화된 유리 마스크(토픽사 제)를 사용하여 위치를 맞추어 노광 장치(오노소키 EV-0800)로 노광, 탄산소다 수용액으로 현상하여 레지스트 마스크를 형성했다(도 7(e)). 다음에, 무전해 도금층을 급전층 전극으로 하여 전해동 도금(오쿠노제약사 제 81-HL)을 3A/d㎡, 25분간 실시하여 두께 약 20㎛의 동 배선의 패턴을 형성했다(도 8(a)). 다음에, 박리기를 사용하여 모노에탄올아민 용액(미츠비시가스화학사 제 R-100)에 의해 상기 레지스트 마스크를 박리했다(도 8(b)). 그리고 급전층인 무전해 도금층 및 하지 동박(2㎛)을 플래시 에칭(미츠비시가스화학사 제 CPE-800, 액온:30℃, 스프레이압 0.23MPa)으로 180초간 처리함으로써 제거해 L/S=20/20㎛인 패턴을 형성하여(패턴상 에칭) 프린트 배선판을 얻었다(도 8(c)).A glass with a 25 mm-thick ultraviolet photosensitive dry film (manufactured by Asahi Chemical Co., Ltd., Sanport UFG-255) bonded to the surface of this electroless plating layer by a hot roll laminator and a pattern having a minimum line width / line of 20/20 μm drawn. Using a mask (manufactured by Topic Co., Ltd.), the position was adjusted, and the resultant was exposed with an exposure apparatus (Onosoki EV-0800) and developed with an aqueous solution of sodium carbonate to form a resist mask (Fig. 7 (e)). Next, electrolytic copper plating (Okuno Pharmaceutical Co., Ltd. 81-HL) was performed for 25 minutes at 3 A / dm <2> for 25 minutes using an electroless plating layer as a feed layer electrode, and the pattern of the copper wiring of thickness about 20 micrometers was formed (FIG. 8 (a)). ). Next, the said resist mask was peeled off with the monoethanolamine solution (R-100 by Mitsubishi Gas Chemical Corporation) using a peeler (FIG. 8 (b)). Then, the electroless plating layer and the base copper foil (2 µm), which are the feed layer, were removed by treatment for 180 seconds by flash etching (CPE-800 manufactured by Mitsubishi Gas Chemical Co., Ltd., liquid temperature: 30 ° C, spray pressure 0.23 MPa), and L / S = 20/20 µm. Phosphorus pattern was formed (pattern etching) and the printed wiring board was obtained (FIG. 8 (c)).

마지막으로, 도 8(d-1)에 나타내는 바와 같이 회로 표면에 솔더 레지스트(토요잉크사 제, PSR4000/AUS308)를 형성하고, 니켈 도금층(오쿠노 제약공업사 제, ICP 니코론 GM)을 액온 80℃에서 12분간 침지해 2.5㎛, 그 다음에 금 도금층(오쿠노 제약공업사 제, 플래시골드 330)을 액온 80℃에서 9분간 침지해 0.05㎛를 형성해 프린트 배선판을 얻었다. 또한, 도 8(d-2)에 나타내는 바와 같이 회로 표면에 솔더 레지스트를 형성하지 않는 경우도 있다.Finally, as shown in Fig. 8 (d-1), a solder resist (PSR4000 / AUS308, manufactured by Toyo Ink Co., Ltd.) is formed on the circuit surface, and the nickel plating layer (ICP Nicolon GM, manufactured by Okuno Pharmaceutical Co., Ltd.) is subjected to a liquid temperature of 80 ° C. Was immersed for 12 minutes at 2.5 占 퐉, and then a gold plated layer (Flash Gold 330, manufactured by Okuno Pharmaceutical Co., Ltd.) was immersed at 80 占 폚 for 9 minutes to form 0.05 占 퐉 to obtain a printed wiring board. As shown in Fig. 8 (d-2), a solder resist may not be formed on the circuit surface.

(( 실시예Example 2)  2)

캐리어박 부착 극박 동박을 금속박 2로 바꾼 것 이외에는 실시예 1과 동일하게 했다.It carried out similarly to Example 1 except having changed the ultra-thin copper foil with carrier foil into the metal foil 2.

(( 실시예Example 3)  3)

캐리어박 부착 극박 동박을 금속박 3으로 바꾼 것 이외에는 실시예 1과 동일하게 했다.It carried out similarly to Example 1 except having changed the ultra-thin copper foil with carrier foil into the metal foil 3.

(( 실시예Example 4)  4)

급전층인 무전해 도금층 및 하지 동박(2㎛)의 플래시 에칭의 조건을 하기와 같이 변경한 것 이외에는 실시예 1과 동일하게 했다.It carried out similarly to Example 1 except having changed the conditions of the flash etching of the electroless plating layer which is a power supply layer, and base copper foil (2 micrometers) as follows.

급전층인 무전해 도금층 및 하지 동박(2㎛)을 플래시 에칭(미츠비시 가스화학사 제 CPE-800, 액온:30℃, 스프레이압 0.23MPa)으로 240초간 처리함으로써 제거하고, L/S=20/20㎛의 패턴을 형성해(패턴상 에칭) 프린트 배선판을 얻었다.The electroless plating layer and base copper foil (2 micrometers) which are a power supply layer were removed by processing for 240 second by flash etching (CPE-800 by Mitsubishi Gas Chemical Co., Ltd., liquid temperature: 30 degreeC, spray pressure 0.23 MPa), and L / S = 20/20 A micrometer pattern was formed (pattern etching) and the printed wiring board was obtained.

(( 실시예Example 5)  5)

적층판에 사용하는 수지 조성물을 바꾼 것 이외에는 실시예 1과 동일하게 했다. 에폭시 수지로서 비페닐 아랄킬형 에폭시 수지(일본 화약사 제, NC-3000) 11중량부, 비스말레이미드 화합물(케이아이카세이공업사 제, BMI-70) 20중량부, 4,4'-디아미노디페닐메탄 3.5중량부, 수산화알루미늄(쇼와전공제 HP-360) 65중량부, 에폭시실란(신에츠 화학공업사 제, KBM-403) 0.5중량부를 메틸에틸케톤에 혼합 용해시켰다. 다음에, 고속 교반 장치를 사용해 교반하여 불휘발분 70중량% 되도록 조정해 수지 바니시를 조제했다.It carried out similarly to Example 1 except having changed the resin composition used for a laminated board. As an epoxy resin, 11 weight part of biphenyl aralkyl type epoxy resins (made by Nippon Kayaku Co., Ltd.), 20 weight part of bismaleimide compounds (BMI-70 by Keikasei Co., Ltd.), 4,4'- diamino di 3.5 weight part of phenylmethane, 65 weight part of aluminum hydroxides (HP-360 by Showa Denko), and 0.5 weight part of epoxy silanes (KBM-403 by Shin-Etsu Chemical Co., Ltd.) were mixed and dissolved in methyl ethyl ketone. Next, it stirred using the high speed stirring apparatus and adjusted to 70 weight% of non volatile matters, and prepared the resin varnish.

상기 수지 바니시를 유리 직포(평량 104g, 두께 87㎛, 닛토보 제 E 유리 직포, WEA-116E)에 함침하고, 150℃의 가열로에서 2분간 건조하여 프리프레그 중의 바니시 고형분이 약 50중량%인 프리프레그를 얻었다. 상기 프리프레그 2매 포개어 캐리어박 부착 극박 동박(금속박 1)을 포개고, 압력 3MPa, 온도 200℃에서 1시간 가열 가압 성형해, 절연층이 두께 0.20㎜의 양면에 동박을 가지는 적층판을 얻었다.The resin varnish was impregnated into a glass woven fabric (a basis weight of 104 g, a thickness of 87 μm, manufactured by Nittobo E glass woven fabric, WEA-116E), dried for 2 minutes in a heating furnace at 150 ° C., and the varnish solid content in the prepreg was about 50% by weight. Prepreg was obtained. The two prepregs were stacked, and the ultra-thin copper foil (metal foil 1) with carrier foil was piled up and heat-molded by pressure at 3MPa and the temperature of 200 degreeC for 1 hour, and the insulating layer obtained the laminated board which has copper foil on both surfaces of thickness 0.20mm.

(( 비교예Comparative Example 1)  One)

(( 금속박Metal foil 4의 제조)  4, manufacture)

캐리어박에 35㎛ 두께의 전해 동박(후루카와전기공업사 제, F2-WS, 광택면의 표면 거칠기는 Ra=0.2㎛, Rz=1.2㎛)의 광택면에 접합 계면층 및 극박 동박층을 차례차례 형성했다. 제조 조건으로서 우선 캐리어박을 산 세정조(묽은 황산 용액, 150g/L, 액온 30℃)에 20초 침지해 표면의 기름 성분, 산화 피막 등의 제거를 실시했다. 다음에, 접합 계면 형성조(카르복시벤조트리아졸 용액, 5g/L, 액온 40℃, pH 5)에 침지해 캐리어박의 광택 표면에 접합 계면층을 형성했다. 다음에, 벌크 동의 형성조(황산동 용액;황산 농도 150g/L, 동 농도 65g/L, 액온 45℃)에 침지하면서, 캐리어박의 한면에 대해 평판의 어노드 전극(납)을 평행 배치하고, 전류 밀도 2A/d㎡의 평활 도금 조건으로 전해해 1.5㎛의 벌크 동층을 형성했다. 다음에, 벌크 동층의 표면에 미세 동 입자 형성조(황산동 용액;황산 농도 100g/L, 동 농도 18g/L의 황산 용액, 액온 25℃)에 침지하면서, 캐리어박의 한면에 대해 평판의 어노드 전극(납)을 평행 배치하고, 전류 밀도 10A/d㎡의 소(燒) 도금 조건으로 7초간 전해했다. 다음에, 미세 동 입자의 탈락을 방지하기 위한 덮개 도금조(황산동 용액;황산 농도 150g/L, 동 농도 65g/L, 액온 45℃)에 침지하면서, 전류 밀도 10A/d㎡의 평활 도금 조건으로 전해해 0.5㎛의 미세 조화를 형성해 총 두께 2.0㎛의 극박 동박을 제조했다. 다음에, 방녹 처리조(황산아연 용액;황산 농도 70g/L, 아연 농도 20g/L, 액온 40℃)에 침지하고, 전류 밀도 10A/d㎡로 전해해 아연을 사용하여 방녹 처리를 실시했다. 여기에서는 어노드 전극으로서 아연판을 사용한 용해성 어노드로 했다. 다음에, 크로메이트 처리조(크롬산 용액;크롬산 농도 5g/L, pH 11.5, 액온 55℃)에 4초 침지시켰다. 최종적으로, 건조 처리조에서 전열기에 의해 분위기 온도 110℃로 가열된 로 내를 60초에 걸쳐 통과시킴으로써 캐리어박 부착 동박을 얻었다. 또한, 각 조마다의 공정간에는 약 30초간의 수세 가능한 수세조에 침지 세정하고 있다.Bonding interface layer and ultra-thin copper foil layer are formed in the carrier foil on the glossy surface of 35 micrometer-thick electrolytic copper foil (made by Furukawa Electric Co., F2-WS, the surface roughness of a glossy surface Ra = 0.2 micrometer, Rz = 1.2 micrometer) did. As a manufacturing condition, carrier foil was first immersed in an acid washing tank (dilute sulfuric acid solution, 150g / L, liquid temperature 30 degreeC) for 20 second, and the oil component, oxide film, etc. of the surface were removed. Next, it immersed in the joining interface formation tank (carboxybenzotriazole solution, 5g / L, 40 degreeC of liquid temperature, pH5), and formed the joining interface layer on the gloss surface of carrier foil. Next, the anode electrode (lead) of a flat plate is arrange | positioned in parallel with one side of carrier foil, immersing in a bulk copper forming tank (copper sulfate solution; sulfuric acid concentration 150g / L, copper concentration 65g / L, liquid temperature 45 degreeC), Electrolysis was carried out under smooth plating conditions with a current density of 2 A / dm 2 to form a bulk copper layer of 1.5 μm. Next, the anode of the plate with respect to one side of the carrier foil while immersing in a fine copper particle forming tank (copper sulfate solution; sulfuric acid concentration 100g / L, sulfuric acid solution of 18g / L, sulfuric acid solution 25 ℃) on the surface of the bulk copper layer The electrodes (leads) were placed in parallel and electrolyzed for 7 seconds under a small plating condition of a current density of 10 A / dm 2. Next, while immersing in a lid plating tank (copper sulfate solution; sulfuric acid concentration 150 g / L, copper concentration 65 g / L, liquid temperature 45 ° C.) for preventing fine copper particles from falling off, under smooth plating conditions with a current density of 10 A / dm 2. Electrolysis was performed to form a fine roughness of 0.5 mu m to produce ultrathin copper foil having a total thickness of 2.0 mu m. Next, it was immersed in an antirust treatment tank (zinc sulfate solution; sulfuric acid concentration 70g / L, zinc concentration 20g / L, liquid temperature 40 degreeC), electrolytically with a current density of 10A / dm <2>, and antirust process was performed using zinc. Here, it was set as the soluble anode which used the zinc plate as an anode electrode. Next, it was immersed for 4 second in the chromate treatment tank (chromic acid solution; chromic acid concentration 5g / L, pH 11.5, liquid temperature 55 degreeC). Finally, the copper foil with a carrier foil was obtained by passing the inside of the furnace heated to the atmospheric temperature of 110 degreeC with the heater in the drying process over 60 second. In addition, it is immersed and washed in the water washing tank which can wash about 30 seconds between processes for each tank.

캐리어박 부착 극박 동박을 금속박 4로 바꾼 것 이외에는 실시예 1과 동일하게 하여 프린트 배선판을 얻었다.Except having changed the ultra-thin copper foil with carrier foil into the metal foil 4, it carried out similarly to Example 1, and obtained the printed wiring board.

(( 비교예Comparative Example 2)  2)

(( 금속박Metal foil 5의 제조)  5, manufacture)

캐리어박에 35㎛ 두께의 전해 동박(후루카와전기공업사 제, F2-WS, 광택면의 표면 거칠기는 Ra=0.2㎛, Rz=1.2㎛)의 광택면에 접합 계면층 및 극박 동박층을 차례차례 형성했다. 제조 조건으로서 우선 캐리어박을 산 세정조(묽은 황산 용액;150g/L, 액온 30℃)에 20초 침지해 표면의 기름 성분, 산화 피막 등의 제거를 실시했다. 다음에, 접합 계면 형성조(카르복시벤조트리아졸 용액;5g/L, 액온 40℃, pH 5)에 침지해, 캐리어박의 광택 표면에 접합 계면층을 형성했다. 다음에, 벌크 동의 형성조 1(피로인산동 용액;피로인산칼륨 농도 320g/L, 동 농도 80g/L, 25% 암모니아수 2㎖/L, pH 8.5, 액온 40℃)에 침지하면서, 캐리어박의 한면에 대해 평판의 어노드 전극(납)을 평행 배치하고, 전류 밀도 1.5A/d㎡의 평활 도금 조건으로 전해하고, 계속해서 벌크 동의 형성조 2(황산동 용액;황산 농도 100g/L, 동 농도 200g/L, 액온 45℃)에 침지하면서, 캐리어박의 한면에 대해 평판의 어노드 전극(납)을 평행 배치하고, 전류 밀도 3A/d㎡의 평활 도금 조건으로 전해해 1.5㎛의 벌크 동층을 형성했다. 다음에, 벌크 동층의 표면에 미세 동 입자 형성조(황산동 용액;황산 농도 100g/L, 동 농도 18g/L의 황산 용액, 액온 25℃)에 침지하면서, 캐리어박의 한면에 대해 평판의 어노드 전극(납)을 평행 배치하고, 전류 밀도 5A/d㎡의 소(燒) 도금 조건으로 전해했다. 다음에, 미세 동 입자의 탈락을 방지하기 위한 덮개 도금조(황산동 용액;황산 농도 150g/L, 동 농도 65g/L, 액온 45℃)에 침지하면서, 전류 밀도 10A/d㎡의 평활 도금 조건으로 전해해 0.5㎛의 미세 조화를 형성하여 총 두께 2.0㎛의 극박 동박을 제조했다. 다음에, 방녹 처리조(황산아연 용액;황산 농도 70g/L, 아연 농도 20g/L, 액온 40℃)에 침지하고, 전류 밀도 15A/d㎡로 전해해 아연을 사용히여 방녹 처리를 실시했다. 여기에서는 어노드 전극으로서 아연판을 사용한 용해성 어노드로 했다. 다음에, 크로메이트 처리조(크롬산 용액;크롬산 농도 5g/L, pH 11.5, 액온 55℃)에 4초 침지시켰다. 최종적으로, 건조 처리조에서 전열기에 의해 분위기 온도 110℃로 가열된 로 내를 60초 걸쳐 통과시킴으로써 캐리어박 부착 동박을 얻었다. 또한, 각 조마다의 공정간에는 약 30초간의 수세 가능한 수세조에 침지 세정하고 있다.Bonding interface layer and ultra-thin copper foil layer are formed in the carrier foil on the glossy surface of 35 micrometer-thick electrolytic copper foil (made by Furukawa Electric Co., F2-WS, the surface roughness of a glossy surface Ra = 0.2 micrometer, Rz = 1.2 micrometer) did. As a manufacturing condition, carrier foil was first immersed in an acid washing tank (dilute sulfuric acid solution; 150 g / L, liquid temperature 30 degreeC) for 20 second, and the oil component, oxide film, etc. of the surface were removed. Next, it was immersed in the joining interface formation tank (carboxybenzotriazole solution; 5 g / L, 40 degreeC of liquid temperature, pH 5), and the joining interface layer was formed in the gloss surface of carrier foil. Next, the carrier foil was immersed in a bulk copper forming tank 1 (copper pyrophosphate solution; potassium pyrophosphate concentration 320 g / L, copper concentration 80 g / L, 25% ammonia water 2 ml / L, pH 8.5, liquid temperature 40 ° C). The anode electrode (lead) of the flat plate is arranged in parallel with one surface, and it is electrolyzed under the smooth plating conditions of a current density of 1.5 A / dm 2, and then the bulk copper forming bath 2 (copper sulfate solution; sulfuric acid concentration 100 g / L, copper concentration) While immersing in 200 g / L, liquid temperature of 45 DEG C), the anode electrode (lead) of the flat plate is placed in parallel with one surface of the carrier foil, and is electrolyzed under smooth plating conditions of a current density of 3 A / dm &lt; 2 &gt; Formed. Next, the anode of the plate with respect to one side of the carrier foil while immersing in a fine copper particle forming tank (copper sulfate solution; sulfuric acid concentration 100g / L, sulfuric acid solution of 18g / L, sulfuric acid solution 25 ℃) on the surface of the bulk copper layer Electrodes (lead) were arrange | positioned in parallel and were electrolyzed under the small plating conditions of 5 A / dm <2> of current densities. Next, while immersing in a lid plating tank (copper sulfate solution; sulfuric acid concentration 150 g / L, copper concentration 65 g / L, liquid temperature 45 ° C.) for preventing fine copper particles from falling off, under smooth plating conditions with a current density of 10 A / dm 2. Electrolysis was performed to form a fine roughness of 0.5 mu m to produce ultrathin copper foil having a total thickness of 2.0 mu m. Next, it was immersed in an antirust treatment tank (zinc sulfate solution; sulfuric acid concentration 70g / L, zinc concentration 20g / L, liquid temperature 40 degreeC), electrolytically with a current density of 15A / dm <2>, and antirust process was performed using zinc. Here, it was set as the soluble anode which used the zinc plate as an anode electrode. Next, it was immersed for 4 second in the chromate treatment tank (chromic acid solution; chromic acid concentration 5g / L, pH 11.5, liquid temperature 55 degreeC). Finally, the copper foil with a carrier foil was obtained by passing through the inside of the furnace heated to the atmospheric temperature of 110 degreeC with the heater in the drying process for 60 second. In addition, it is immersed and washed in the water washing tank which can wash about 30 seconds between processes for each tank.

캐리어박 부착 극박 동박을 금속박 5로 바꾼 것 이외에는 실시예 1과 동일하게 하여 프린트 배선판을 얻었다.Except having changed the ultra-thin copper foil with carrier foil into the metal foil 5, it carried out similarly to Example 1, and obtained the printed wiring board.

(평가)(evaluation)

각 실시예 및 비교예에서 얻어진 프린트 배선판을 사용하여 이하의 평가를 실시했다. 평가 항목을 내용과 함께 나타내고, 얻어진 결과를 표 1에 나타낸다.The following evaluation was performed using the printed wiring board obtained by each Example and the comparative example. An evaluation item is shown with the content and the obtained result is shown in Table 1.

Figure pct00014
Figure pct00014

(평가)(evaluation)

각 실시예 및 비교예에서 얻어진 프린트 배선판을 사용하여 이하의 평가를 실시했다. 평가 항목을 내용과 함께 나타내고, 얻어진 결과를 표 1에 나타낸다. 또, 실시예 1 및 비교예 1의 SEM 화상을 도 16 및 도 17에 나타낸다.The following evaluation was performed using the printed wiring board obtained by each Example and the comparative example. An evaluation item is shown with the content and the obtained result is shown in Table 1. Moreover, SEM image of Example 1 and the comparative example 1 is shown to FIG. 16 and FIG.

(1) 절연층의 표면 거칠기(Rp, Rku)(1) Surface roughness of the insulating layer (Rp, Rku)

칼라 3D 레이저 현미경(키엔스사 제, 장치명 VK-9710)을 사용하여, 거칠기 곡선의 최대산 높이 Rp 및 거칠기 곡선의 첨도(날카로운 정도) Rku를 JISB0601:2001(절단치 없음)에 준해 측정했다. 측정은 측정편의 임의의 20점(20개소)에 대해서 관찰 시야면을 100㎛×100㎛로 실시해 평균치로 했다. 또한, 상기 얻어진 적층판(도 7(a))의 캐리어박을 박리 제거 및 극박 동박을 염화동 에칭액으로 전면 에칭한 것을 샘플로 했다.Using a 3D laser microscope (device name VK-9710, manufactured by Keyence), the maximum peak height Rp of the roughness curve and the kurtosis (sharpness) Rku of the roughness curve were measured according to JISB0601: 2001 (no cutting value). The measurement performed the observation visual field surface at 100 micrometers x 100 micrometers about arbitrary 20 points (20 places) of a measurement piece, and made it the average value. In addition, peeling removal and the ultra-thin copper foil of the carrier foil of the said laminated board (FIG. 7 (a)) which made the whole surface etch with the copper chloride etching liquid were made into the sample.

(2) 플래시 에칭 후의 절연층 표면의 모습 및 동 잔사의 유무(2) State of insulating layer surface after flash etching and presence or absence of copper residue

주사형 전자현미경(일본 전자사 제, 장치명:JSM-6060LV)를 사용하여, 바로 위로부터 관찰한 SEM 화상으로부터 판정한다. 또한, 상기 프린트 배선판의 제조 과정에서 배선 가공 직후의 것(도 8(c))을 샘플로 했다.A scanning electron microscope (manufactured by Nippon Electronic Co., Ltd., apparatus name: JSM-6060LV) was used to determine from the SEM image observed from directly above. In addition, the thing immediately after wiring process (FIG. 8 (c)) was made into the sample in the manufacturing process of the said printed wiring board.

각 부호는 이하와 같다.Each code is as follows.

○:절연층 표면에 줄무늬상의 모양, 크레이터 및 동 잔사 없음 (Circle): There is no stripe pattern, crater, and copper residue on the surface of insulating layer

×:절연층 표면에 줄무늬상의 모양, 또는 크레이터 있음, 또는 동 잔사 있음X: Stripe shape, crater, or copper residue on the surface of an insulating layer

(3) LS의 세선 가공시의 박동박의 형상(3) Shape of pulsating foil at the time of thin wire processing of LS

주사형 전자현미경(일본 전자사 제, 장치명:JSM-6060LV)을 사용하여, 바로 위로부터 관찰한 SEM 화상으로부터 판정한다. 또한, 상기 프린트 배선판의 제조 과정에서 배선 가공 직후의 것(도 8(c))을 샘플로 했다.A scanning electron microscope (manufactured by Nippon Electronic Co., Ltd., apparatus name: JSM-6060LV) was used to determine from the SEM image observed from directly above. In addition, the thing immediately after wiring process (FIG. 8 (c)) was made into the sample in the manufacturing process of the said printed wiring board.

각 부호는 이하와 같다.Each code is as follows.

○:배선 회로의 절연층 근방에 아랫부분 남음이 없음 (Circle): No lower part remains in the vicinity of the insulation layer of a wiring circuit.

×:배선 회로의 절연층 근방에 아랫부분 남음이 있음X: The lower part remains in the vicinity of the insulating layer of a wiring circuit

(4) ΔL = L1-L2(4) ΔL = L1-L2

주사형 전자현미경(일본 전자사 제, 장치명:JSM-6060LV)를 사용하여, 배선의 단면 형상을 관찰해 박동박의 최대 폭을 L1, 전기 패턴 도금의 최소 폭을 L2를 산출해 계산했다. 또한, 샘플은 프린트 배선판(도 8(c))을 사용했다.The cross-sectional shape of the wiring was observed using a scanning electron microscope (manufactured by Japan Electronics Co., Ltd .: JSM-6060LV), and the maximum width of the foil was calculated by calculating L1 and the minimum width of the electrical pattern plating by calculating L2. In addition, the sample used the printed wiring board (FIG. 8 (c)).

(5) LS20(L/S=20㎛/20㎛)의 선간 BHAST(5) Line BHAST of LS20 (L / S = 20㎛ / 20㎛)

미세 배선간의 전기 절연 신뢰성은 인가 전압 10V, 온도 130℃ 습도 85%의 조건으로 연속 측정으로 평가했다. 또한, 샘플은 상기 실시예에서 얻어진 프린트 배선판(도 12(b))을 사용했다. 또한, 절연 저항값이 108Ω 미만이 되는 시점에서 종료로 했다.Electrical insulation reliability between fine wirings was evaluated by continuous measurement under conditions of an applied voltage of 10V and a temperature of 130 ° C and a humidity of 85%. In addition, the sample used the printed wiring board (FIG. 12 (b)) obtained by the said Example. In addition, it terminated when the insulation resistance value became less than 10 <8> ohms.

각 부호는 이하와 같다.Each code is as follows.

○:100시간 이상 ○: More than 100 hours

×:100시간 미만이었다.X: It was less than 100 hours.

이 출원은 2011년 1월 26일에 출원된 일본 출원 특원 2011-14127호를 기초로 하는 우선권을 주장하며, 그 공개된 모든 것을 여기에 포함시킨다.This application claims the priority based on Japanese Patent Application No. 2011-14127 for which it applied on January 26, 2011, and includes all that published here.

Claims (11)

적어도 절연층의 1면 상에 캐리어 기재 부착 동박이 적층된 적층판으로부터 상기 캐리어 기재를 분리하는 공정과,
상기 동박 상에 상기 동박보다도 두꺼운 금속층을 전면에 또는 선택적으로 형성하는 공정과,
적어도 상기 동박을 에칭함으로써, 상기 동박 및 상기 금속층으로 구성되는 도전 회로 패턴을 얻는 공정을 포함하고,
상기 도전 회로 패턴을 얻는 상기 공정에 있어서, JIS B0601로 측정했을 때에 상기 절연층의 상기 1면에서의 Rp가 4.5㎛ 이하이고, 또한 Rku가 2.1 이상인 프린트 배선판의 제조 방법.
Separating the carrier substrate from a laminate in which copper foil with a carrier substrate is laminated on at least one surface of the insulating layer,
Forming a metal layer thicker than the copper foil on the entire surface or selectively on the copper foil;
A step of obtaining a conductive circuit pattern composed of the copper foil and the metal layer by etching at least the copper foil,
In the said process of obtaining the said conductive circuit pattern, when measured by JIS B0601, Rp in the said 1 surface of the said insulating layer is 4.5 micrometers or less, and Rku is 2.1 or more, The manufacturing method of the printed wiring board.
청구항 1에 있어서,
상기 절연층의 상기 1면과 대향하는 상기 동박의 표면에서의 Ra가 1.0㎛ 이하인 프린트 배선판의 제조 방법.
The method according to claim 1,
The manufacturing method of the printed wiring board in which Ra on the surface of the said copper foil opposing the said one surface of the said insulating layer is 1.0 micrometer or less.
청구항 1 또는 청구항 2에 있어서,
상기 동박은 긴 변의 평균 길이가 2㎛ 이하인 결정립을 가지고 있는 프린트 배선판의 제조 방법.
The method according to claim 1 or 2,
The said copper foil is a manufacturing method of the printed wiring board which has a crystal grain whose average length of a long side is 2 micrometers or less.
청구항 3에 있어서,
단면시에 있어서, 상기 긴 변의 평균 길이가 2㎛ 이하인 상기 결정립이 차지하는 면적율이 80% 이상인 프린트 배선판의 제조 방법.
The method according to claim 3,
The cross-sectional view WHEREIN: The manufacturing method of the printed wiring board whose area ratio which the said crystal grain which the average length of the said long side is 2 micrometers or less occupies is 80% or more.
청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
상기 동박의 표면과 대향하는 상기 캐리어 기재의 표면의 10점 평균 거칠기(Rz)가 0.1㎛ 이상 5.0㎛ 이하인 프린트 배선판의 제조 방법.
The method according to any one of claims 1 to 4,
The manufacturing method of the printed wiring board whose 10-point average roughness Rz of the surface of the said carrier base material which opposes the surface of the said copper foil is 0.1 micrometer or more and 5.0 micrometers or less.
청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
상기 금속층을 전면에 또는 선택적으로 형성하는 상기 공정은
상기 동박 상에 개구 패턴을 가지는 레지스트를 형성하는 공정과,
상기 개구 패턴 내 또한 상기 동박 상에 도금 처리에 의해 상기 금속층이 되는 도금층을 형성하는 공정과,
상기 레지스트를 제거하는 공정을 포함하고,
상기 도전 회로 패턴을 얻는 상기 공정은 상기 동박을 소프트 에칭하는 공정을 포함하는 프린트 배선판의 제조 방법.
The method according to any one of claims 1 to 5,
The process of forming the metal layer on the front surface or selectively
Forming a resist having an opening pattern on the copper foil;
Forming a plating layer to be the metal layer by plating in the opening pattern and on the copper foil;
Removing the resist;
The step of obtaining the conductive circuit pattern includes a step of soft etching the copper foil.
청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
상기 금속층을 전면에 또는 선택적으로 형성하는 상기 공정의 전에
상기 적층판에 관통공 또는 비관통공을 형성하는 공정과,
적어도 상기 관통공 또는 비관통공의 내벽에 약액을 접촉시키는 공정과,
무전해 도금에 의해 적어도 상기 동박 상 및 상기 관통공의 내벽 상 또는 상기 비관통공의 내벽 상에 무전해 도금층을 형성하는 공정을 더 포함하는 배선판의 제조 방법.
The method according to any one of claims 1 to 6,
Prior to the process of forming the metal layer on the front surface or selectively
Forming a through hole or a non-penetrating hole in the laminate;
Contacting the chemical liquid with at least an inner wall of the through hole or the non-penetrating hole;
The method of manufacturing a wiring board further comprising the step of forming an electroless plating layer on at least the copper foil and the inner wall of the through hole or on the inner wall of the non-penetrating hole by electroless plating.
절연층과,
상기 절연층의 1면 상에 마련되어 있고, 동박 및 금속층으로 구성되는 도전 회로 패턴을 구비하며,
JIS B0601로 측정했을 때에 상기 절연층의 상기 1면에서의 Rp가 4.5㎛ 이하이고, 또한 Rku가 2.1 이상인 프린트 배선판.
With insulation layer,
It is provided on one surface of the said insulating layer, and is provided with the conductive circuit pattern comprised from copper foil and a metal layer,
The printed wiring board with Rp of 4.5 micrometers or less, and Rku of 2.1 or more when measured by JIS B0601.
청구항 8에 있어서,
상기 금속층이 2층 이상의 도금막을 포함하는 프린트 배선판.
The method according to claim 8,
The printed wiring board in which the said metal layer contains two or more plating films.
청구항 8 또는 청구항 9에 있어서,
평면시에 있어서, 상기 도전 회로 패턴의 연재 방향과 직교하는 폭 방향에서의 상기 동박의 최대 폭을 L1로 하고, 상기 금속층의 최소 폭을 L2로 했을 때, 상기 L1은 L2와 동일, 또는 L2보다 작은 프린트 배선판.
The method according to claim 8 or 9,
In the planar view, when the maximum width of the said copper foil in the width direction orthogonal to the extending | stretching direction of the said conductive circuit pattern is made into L1, and the minimum width of the said metal layer is made into L2, said L1 is the same as L2, or L2 Small printed wiring board.
청구항 10에 있어서,
평면시에 있어서, 상기 동박의 제1면으로부터 제2면으로 향해 상기 동박의 면적이 작아지는 프린트 배선판.
The method of claim 10,
The printed wiring board in which the area of the said copper foil becomes small toward the 2nd surface from the 1st surface of the said copper foil in planar view.
KR1020137022431A 2011-01-26 2012-01-18 Printed wiring board and method for manufacturing printed wiring board KR20140009323A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-014127 2011-01-26
JP2011014127 2011-01-26
PCT/JP2012/000263 WO2012101985A1 (en) 2011-01-26 2012-01-18 Printed wiring board and method for manufacturing printed wiring board

Publications (1)

Publication Number Publication Date
KR20140009323A true KR20140009323A (en) 2014-01-22

Family

ID=46580564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137022431A KR20140009323A (en) 2011-01-26 2012-01-18 Printed wiring board and method for manufacturing printed wiring board

Country Status (4)

Country Link
JP (1) JP5929220B2 (en)
KR (1) KR20140009323A (en)
TW (1) TWI600349B (en)
WO (1) WO2012101985A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170017798A (en) * 2015-08-06 2017-02-15 제이엑스금속주식회사 Copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device
KR20170028968A (en) * 2014-09-02 2017-03-14 미쓰이금속광업주식회사 Blackened surface treated copper foil and copper foil with carrier foil
KR20170131832A (en) * 2015-03-24 2017-11-30 미쓰이금속광업주식회사 Ultra-thin copper foil with carrier, manufacturing method therefor, copper-clad laminate, and printed wiring board

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5481577B1 (en) * 2012-09-11 2014-04-23 Jx日鉱日石金属株式会社 Copper foil with carrier
JP5481591B1 (en) * 2012-09-11 2014-04-23 Jx日鉱日石金属株式会社 Copper foil with carrier
TWI452955B (en) * 2012-10-08 2014-09-11 Subtron Technology Co Ltd Manufacturing method of substrate structure
TWI509111B (en) * 2012-11-26 2015-11-21 Jx Nippon Mining & Metals Corp Surface treatment of electrolytic copper foil, laminated board, and printed wiring board, electronic equipment
EP3026145A4 (en) * 2013-07-23 2017-04-12 JX Nippon Mining & Metals Corporation Treated surface copper foil, copper foil with carrier, substrate, resin substrate, printed circuit board, copper clad laminate, and printed circuit board manufacturing method
KR101556658B1 (en) * 2013-11-26 2015-10-01 주식회사 두산 Thermoplastic resin composition having excellent heat resistance and low permittivity, prepreg and copper clad laminate using the same
CN104902675B (en) * 2014-03-05 2018-08-07 深南电路有限公司 A kind of step groove circuit board and its processing method
JP6498091B2 (en) * 2015-09-25 2019-04-10 Jx金属株式会社 Surface-treated metal foil, laminate, printed wiring board, semiconductor package, electronic equipment
KR102511868B1 (en) * 2017-12-20 2023-03-20 삼성전기주식회사 Coil electronic component
JP6826073B2 (en) * 2018-05-31 2021-02-03 デクセリアルズ株式会社 Polarizing plate and its manufacturing method, and optical equipment
CN112739542B (en) * 2018-09-27 2023-04-25 京瓷株式会社 Thermal head and thermal printer
TWI697549B (en) 2019-12-23 2020-07-01 長春人造樹脂廠股份有限公司 Liquid crystal polymer film and laminate comprising the same
TWI740515B (en) 2019-12-23 2021-09-21 長春人造樹脂廠股份有限公司 Liquid crystal polymer film and laminate comprising the same
WO2022009675A1 (en) * 2020-07-08 2022-01-13 住友電気工業株式会社 Flexible printed wiring board and manufacturing method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2680234B2 (en) * 1992-11-12 1997-11-19 株式会社日立製作所 Wiring pattern forming method
JPH07226575A (en) * 1994-02-14 1995-08-22 Hitachi Chem Co Ltd Manufacture of printed wiring board
JP2754157B2 (en) * 1994-03-31 1998-05-20 三井金属鉱業株式会社 Manufacturing method of electrolytic copper foil for printed wiring board
JP4137279B2 (en) * 1999-04-23 2008-08-20 イビデン株式会社 Printed wiring board and manufacturing method thereof
JP2003243810A (en) * 2002-02-15 2003-08-29 Mitsubishi Gas Chem Co Inc Method of manufacturing printed wiring board equipped with very fine wire pattern
JP2003101183A (en) * 2001-09-20 2003-04-04 Matsushita Electric Ind Co Ltd Circuit board, power converting module and production method therefor
JP2004169181A (en) * 2002-10-31 2004-06-17 Furukawa Techno Research Kk Ultrathin copper foil with carrier and method for manufacturing the same, and printed wiring board using ultrathin copper foil with carrier
JP4501492B2 (en) * 2004-03-30 2010-07-14 住友ベークライト株式会社 Manufacturing method of multilayer printed wiring board
JP5588607B2 (en) * 2007-10-31 2014-09-10 三井金属鉱業株式会社 Electrolytic copper foil and method for producing the electrolytic copper foil

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170028968A (en) * 2014-09-02 2017-03-14 미쓰이금속광업주식회사 Blackened surface treated copper foil and copper foil with carrier foil
KR20170131832A (en) * 2015-03-24 2017-11-30 미쓰이금속광업주식회사 Ultra-thin copper foil with carrier, manufacturing method therefor, copper-clad laminate, and printed wiring board
KR20170017798A (en) * 2015-08-06 2017-02-15 제이엑스금속주식회사 Copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device

Also Published As

Publication number Publication date
TWI600349B (en) 2017-09-21
TW201251533A (en) 2012-12-16
JP2012169598A (en) 2012-09-06
JP5929220B2 (en) 2016-06-01
WO2012101985A1 (en) 2012-08-02

Similar Documents

Publication Publication Date Title
KR20140009323A (en) Printed wiring board and method for manufacturing printed wiring board
JP5929219B2 (en) Printed wiring board and printed wiring board manufacturing method
JP5378620B2 (en) LAMINATED BOARD AND PRINTED WIRING BOARD MANUFACTURING METHOD
TWI699459B (en) Surface-treated copper foil and laminated board using the same, copper foil with carrier, printed wiring board, electronic equipment, and manufacturing method of printed wiring board
KR101682886B1 (en) Copper clad adhesive film
US20070243402A1 (en) Copper Foil with Ultra Thin Adhesive Layer, and a Method for Manufacturing the Copper Foil with Ultra Thin Adhesive Layer
KR20070074001A (en) Metal foil with resin and metal-clad laminate, and printed wiring board using the same and method for production thereof
WO2015012376A1 (en) Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed circuit board, copper-clad laminate, and method for manufacturing printed circuit board
JP2015078422A (en) Carrier-provided copper foil
JP2004025835A (en) Resin coated metal foil, metal-clad laminate, printed wiring board using the same, and its manufacturing process
JP5544444B1 (en) Resin base material, printed wiring board, printed circuit board, copper-clad laminate, and printed wiring board manufacturing method
JP2015047795A (en) Copper foil with carrier, printed wiring board, printed circuit board, copper-clad laminate, and method of manufacturing printed wiring board
JP2007001291A (en) Metallic foil with adhesion adjuvant, printed-wiring board using the same, and manufacturing method for printed-wiring board
JP6593979B2 (en) Surface treated copper foil, copper foil with carrier, base material, copper clad laminate manufacturing method, electronic device manufacturing method, and printed wiring board manufacturing method
JP2016146477A (en) Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, laminate, printed wiring board, method for manufacturing electronic apparatus, and method for manufacturing printed wiring board
JP2015078421A (en) Carrier-provided copper foil, method of producing carrier-provided copper foil, printed wiring board, printed circuit board, copper-clad laminated plate, and method of producing printed wiring board
JP5482831B2 (en) Metal foil with adhesion aid, printed wiring board using the same, and method for producing the same
JP2014229775A (en) Printed wiring board, semiconductor package, semiconductor device and printed wiring board manufacturing method
JP6848950B2 (en) Resin composition
JP2015043419A (en) Resin substrate, copper clad laminate, printed wiring board, electronic equipment, and method for manufacturing printed wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application